(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-13
(54)【発明の名称】抵抗結合イジングマシンシステム及び方法
(51)【国際特許分類】
G06G 7/60 20060101AFI20241106BHJP
G06N 10/20 20220101ALI20241106BHJP
G06G 7/184 20060101ALI20241106BHJP
G06G 7/16 20060101ALI20241106BHJP
【ＦＩ】
G06G7/60
G06N10/20
G06G7/184
G06G7/16
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024527174
(86)(22)【出願日】2022-11-07
(85)【翻訳文提出日】2024-05-08
(86)【国際出願番号】 US2022079387
(87)【国際公開番号】W WO2023081877
(87)【国際公開日】2023-05-11
(31)【優先権主張番号】63/276,849
(32)【優先日】2021-11-08
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＰＹＴＨＯＮ
２．イーサネット
(71)【出願人】
【識別番号】508144129
【氏名又は名称】ユニバーシティ オブ ロチェスター
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100112357
【弁理士】
【氏名又は名称】廣瀬 繁樹
(74)【代理人】
【識別番号】100114018
【弁理士】
【氏名又は名称】南山 知広
(74)【代理人】
【識別番号】100153729
【弁理士】
【氏名又は名称】森本 有一
(72)【発明者】
【氏名】ジェリコ イグニャトビク
(72)【発明者】
【氏名】イーチアオ チャン
(72)【発明者】
【氏名】マイケル ホアン
(57)【要約】
イジングマシンシステムは、複数のコンデンサと、第１及び第２の端子を有する複数の抵抗器であって、各コンデンサが、その正極端子及び負極端子の各々を介して、複数の抵抗器のうちの少なくとも１つの抵抗器の第１の端子または第２の端子に電気的に接続されている、複数の抵抗器と、正及び負のレールを備えた電源と、複数のコンデンサの各々を電源からの正または負の電圧で初期化し、その後、複数のコンデンサのすべてを電源から切断して、コンデンサの電圧をフローティングさせるように構成されたスイッチングネットワークと、複数のコンデンサのうちの１つのコンデンサの正極端子と負極端子間の電圧を測定するように構成された少なくとも１つの電圧測定装置と、を備えている。イジングマシンシステムを実行する方法も開示される。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
イジングマシンシステムであって、各々が正極端子及び負極端子を有する複数のコンデンサと、
第１の端子及び第２の端子を有する複数の抵抗器であって、各コンデンサが、その正極端子及び負極端子の各々を介して、前記複数の抵抗器のうちの少なくとも１つの抵抗器の前記第１の端子または前記第２の端子に電気的に接続されている、前記複数の抵抗器と、
正及び負のレールを備えた電源と、
前記複数のコンデンサの各々を前記電源からの正または負の電圧で初期化し、その後、前記複数のコンデンサのすべてを前記電源から切断して、前記コンデンサの電圧をフローティングさせるように構成されたスイッチングネットワークと、
前記複数のコンデンサのうちの１つのコンデンサの前記正極端子と前記負極端子間の電圧を測定するように構成された少なくとも１つの電圧測定装置と、
を備えた前記イジングマシンシステム。
【請求項2】
前記コンデンサの電圧レベルが前記電源の電圧未満である場合に、前記複数のコンデンサの少なくとも１つのコンデンサを充電し、前記コンデンサの前記電圧レベルが、前記電源の前記電圧を超えそうである場合に、前記コンデンサを放電するように構成された、フィードバック回路をさらに備えている、請求項１に記載のイジングマシンシステム。
【請求項3】
前記フィードバック回路が２つのｂａｃｋ－ｔｏ－ｂａｃｋインバータを備えている、請求項２に記載のイジングマシンシステム。
【請求項4】
前記２つのｂａｃｋ－ｔｏ－ｂａｃｋインバータがＣＭＯＳ技術で実施される、請求項３に記載のイジングマシン。
【請求項5】
前記スイッチングネットワークが、前記複数のコンデンサの各コンデンサの正極端子または負極端子に電気的に接続され、各コンデンサの前記正極端子または前記負極端子と、前記電源の前記正のレールまたは前記負のレールとの間に一瞬の電気的接触を形成するように構成されたスイッチのセットを備えている、請求項１から４のいずれかに記載のイジングマシンシステム。
【請求項6】
前記スイッチングネットワークが、前記複数のコンデンサのすべてを前記電源から切断した後、前記複数のコンデンサのうちのコンデンサの１つの正極端子または負極端子をランダムに選択し、前記ランダムに選択された端子を前記電源の前記正のレールまたは前記負のレールに瞬間的に接続し、その後切断するようにさらに構成されている、請求項１から５のいずれかに記載のイジングマシンシステム。
【請求項7】
イジングマシンシステムであって、命令が格納された非一時的コンピュータ可読媒体であって、前記命令が、プロセッサによって実行される場合、
回路ネットワークをエミュレートすることであって、前記エミュレートされた回路ネットワークが、
それぞれ正極端子及び負極端子を有する複数のコンデンサと、
第１及び第２の端子を有する複数の抵抗器であって、各コンデンサが、その正極端子及び負極端子の各々を介して、前記複数の抵抗器のうちの少なくとも１つの抵抗器の前記第１の端子または前記第２の端子に電気的に接続されている、前記複数の抵抗器と、
正及び負のレールを備えた電源と、
を備えている、前記エミュレートすることと、
前記複数のコンデンサの各々を前記電源の前記レールからの正または負の電圧で初期化することと、
前記複数のコンデンサのすべてを前記電源から切断して、前記コンデンサの電圧をフローティングさせることと、
前記複数のコンデンサのうち少なくとも１つのコンデンサの前記正極端子と前記負極端子との間の電圧を一定期間にわたって測定及び記録することと、
を含む各ステップを実施する、前記非一時的コンピュータ可読媒体
を備えている前記イジングマシンシステム。
【請求項8】
前記各ステップが、前記複数のコンデンサのすべてを前記電源から切断した後、前記複数のコンデンサのうちのコンデンサの１つの正極端子または負極端子をランダムに選択することと、
前記ランダムに選択された端子を前記電源の前記正のレールまたは前記負のレールに瞬間的に接続し、その後切断することと、をさらに含む、請求項７に記載にイジングマシン。
【請求項9】
イジングマシンを実行する方法であって、複数の抵抗器及びコンデンサと電源とを提供することと、
前記複数のコンデンサの各々を、前記複数の抵抗器のうちの２つを介して、前記複数のコンデンサのうちの少なくとも１つの他のコンデンサに接続することと、
前記複数のコンデンサの各々を前記電源からの正または負の電圧で初期化することと、
前記電源を前記複数のコンデンサから切断して、前記コンデンサの電圧をフローティングさせることと、
前記複数のコンデンサのうち少なくとも１つのコンデンサの正極端子と負極端子との間の電圧を一定期間にわたって測定及び記録することと、
を含む、前記方法。
【請求項10】
前記複数のコンデンサのすべての前記正極端子と前記負極端子との間の電圧を前記一定期間にわたって測定及び記録することをさらに含む、請求項９に記載の方法。
【請求項11】
前記一定期間の後に正の電圧を有する前記コンデンサを第１のセットとして指定することと、前記一定期間の後に負の電圧を有する前記コンデンサを第２のセットとして指定することであって、前記第１のセット及び前記第２のセットが、最大カット分析におけるノードに対応する、前記指定することと、をさらに含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、２０２１年１１月８日に出願された米国仮特許出願第６３／２７６，８４９号に対する優先権を主張するものであり、その全体が参照により本明細書に組み込まれる。
本出願は、２０２１年１１月８日に出願された米国仮特許出願第６３／２７６，８４９号に対する優先権を主張するものであり、その全体が参照により本明細書に組み込まれる。
【背景技術】
【0002】
近年、暗号化やネットワーク操作などの特定のタイプのタスクにおけるその有効性のために、専用設計がますます採用されるようになっている。関連しているが異なる作業の過程では、研究者たちは動的システムの進化を活用してアルゴリズム全体を効果的に実行しようとしている。最近の多くの例では、この進化は、以下でさらに詳しく説明するイジングモデルと呼ばれる特定の式を最適化する効果がある。動的システムを構成することにより、ユーザは特定のイジング式を最適化するようにマシンを設定する。したがって、進化の最後にそのようなシステムの状態を読み取ると、マッピングされた問題に対する解決策（通常は非常に優れた解決策）が得られるという効果がある。
【0003】
これらのシステムが最適な状態を追求できるようにするメカニズムは設計によって異なるが、従うべき明示的なプログラムがない点でフォンノイマン型機械と異なる。代わりに、これらのシステムは、特定の目的関数（イジング式の形式）を最適化する、物理学に基づいた専用コンピューティングマシンと考えることができる。そのため、これらは一般にイジングマシンと呼ばれる。イジングマシンは、非常に異なる（そして多くの場合複雑な）物理原理を伴う様々な方法で実施されてきた。より複雑な構造（量子アニーラーなど）が、非常に大きい規模で何らかの基本的な利点を発揮するかどうかはまだ不明である。しかし、短期的には、公開された電子版の方がはるかに魅力的な価値提案を提供する。
【0004】
物理学者Ｅｒｎｓｔ Ｉｓｉｎｇにちなんで名付けられたイジングモデルは、統計力学における強磁性の数学的モデルである。このモデルは、２つの状態（＋１または－１）のいずれかを取ることができる原子スピンの磁気双極子モーメント（σ）を表す離散変数からなる。スピンは格子状に配置されており、各スピンが隣接スピンと相互作用することができる。一致する隣接スピンのエネルギーは、一致しないスピンのエネルギーよりも低くなる。このようなシステムのエネルギーは最も低くなる傾向があり、以下の方程式１のハミルトン関数によって記述される。
式中、Ｊｉｊは隣接スピンの相互作用の強さを表し、μは外部磁場であり、ｈｉは外部磁場に対する個々のスピンの各々の反応である。最初の合計の各ペアが、１回だけカウントされることに留意されたい。以下に示すように、外部場のないイジングモデルは、最大カット問題として同等に式で示すことができる。
【数1】
【0005】
グラフＧ＝（Ｖ，Ｅ，Ｗ）を考慮すると、Ｖは頂点を表し、Ｅは頂点を接続する辺を表し、Ｗは対応する辺の重みであり、負の値や整数以外の値になることがある。カットは、Ｖを２つのセット（Ｖ＋及びＶ－）に分割することであり、カット値または解は、頂点の２つのセットにまたがる辺の重みの組み合わせとして定義される。特に、解が最大となる場合、最大カットと呼ばれる。この手順のグラフィカルなデモンストレーションを図１に示す。
【0006】
赤い線１０１は頂点をＶ＋＝｛１，４｝とＶ－＝｛２，３，５｝とに分割するランダムカットである。いくつかの並べ替えを行った後、読みやすい解の表現が右側に得られる。カットアクションを強調するために、破線１０２は同じセット（Ｅｉ＝Ｅｊ）内の頂点を接続する辺を表し、実線１０３はセット（Ｅｉ≠Ｅｊ）間の辺を表す。カットアクションによって合計重量が変化することはないことを指摘しておく価値がある。この理由は、合計重量が特定のグラフの固定値であるためであり、数学的には下記の方程式２で示されている。
【数2】
【0007】
ここで、Ｖ＋内の頂点がσ＝＋１のスピン値を取り、Ｖ－内の頂点が値σ＝－１を取ると仮定すると、頂点の各ペアと対応する重みとを乗算する場合、それらの合計から以下の方程式３が得られる。
【数3】
【0008】
方程式２と方程式３とを組み合わせて共通項を消去すると、以下の方程式４に示すように、イジングモデルと同様の表現が得られる。
【数4】
【0009】
第１の項は定数なので、Ｈ’が最小化されると、第２の項は最大化される。これはまさに最大カットアルゴリズムが検索するものである。したがって、グラフ問題（Ｗｉｊ）を特定のイジングマシンの構成（Ｊｉｊ）に変換できる場合、マシンがハミルトニアンの基底状態を見つけると、それは最大カットと同等になる。
【発明の概要】
【0010】
一態様では、イジングマシンシステムは、各々の正極端子及び負極端子を有する複数のコンデンサと、第１及び第２の端子を有する複数の抵抗器であって、各コンデンサが、その正極端子及び負極端子の各々を介して、複数の抵抗器のうちの少なくとも１つの抵抗器の第１の端子または第２の端子に電気的に接続されている、複数の抵抗器と、正及び負のレールを備えた電源と、複数のコンデンサの各々を電源からの正または負の電圧で初期化し、その後、複数のコンデンサのすべてを電源から切断して、コンデンサの電圧をフローティングさせるように構成されたスイッチングネットワークと、複数のコンデンサのうちの１つのコンデンサの正極端子と負極端子間の電圧を測定するように構成された少なくとも１つの電圧測定装置と、を備えている。
【0011】
一実施形態では、本システムは、コンデンサの電圧レベルが電源の電圧未満である場合に、複数のコンデンサの少なくとも１つのコンデンサを充電し、コンデンサの電圧レベルが、電源の電圧を超えそうである場合に、コンデンサを放電するように構成された、フィードバック回路をさらに備えている。一実施形態では、フィードバック回路は２つのｂａｃｋ－ｔｏ－ｂａｃｋインバータを備えている。一実施形態では、２つのｂａｃｋ－ｔｏ－ｂａｃｋインバータはＣＭＯＳ技術で実施される。一実施形態では、スイッチングネットワークは、複数のコンデンサの各コンデンサの正極端子または負極端子に電気的に接続され、各コンデンサの正極端子または負極端子と、電源の正レールまたは負レールとの間に一瞬の電気的接触を形成するように構成されたスイッチのセットを備えている。一実施形態では、スイッチングネットワークは、複数のコンデンサのすべてを電源から切断した後、複数のコンデンサのうちのコンデンサの１つの正極端子または負極端子をランダムに選択することと、ランダムに選択された端子を電源の正レールまたは負レールに瞬間的に接続し、その後切断することと、を行うようにさらに構成されている。
【0012】
一態様では、イジングマシンシステムは、命令が格納された非一時的コンピュータ可読媒体であって、命令が、プロセッサによって実行される場合、回路ネットワークをエミュレートすることであって、エミュレートされた回路ネットワークが、それぞれ正極端子及び負極端子を有する複数のコンデンサと、第１及び第２の端子を有する複数の抵抗器であって、各コンデンサが、その正極端子及び負極端子の各々を介して、複数の抵抗器のうちの少なくとも１つの抵抗器の第１の端子または第２の端子に電気的に接続されている、複数の抵抗器と、正及び負のレールを備えた電源と、を備えている、エミュレートすることと、複数のコンデンサの各々を電源のレールからの正または負の電圧で初期化することと、複数のコンデンサのすべてを電源から切断して、コンデンサの電圧をフローティングさせることと、複数のコンデンサのうち少なくとも１つのコンデンサの正極端子と負極端子との間の電圧を一定期間にわたって測定及び記録することと、を含む各ステップを実施する、非一時的コンピュータ可読媒体を備えている。
【0013】
一実施形態では、各ステップは、複数のコンデンサのすべてを電源から切断した後、複数のコンデンサのうちのコンデンサの１つの正極端子または負極端子をランダムに選択することと、ランダムに選択された端子を電源の正レールまたは負レールに瞬間的に接続し、その後切断することと、をさらに含む。
【0014】
一態様では、イジングマシンを実行する方法が、複数の抵抗器及びコンデンサならびに電源を提供することと、複数のコンデンサの各々を、複数の抵抗器のうちの２つを介して、複数のコンデンサのうちの少なくとも１つの他のコンデンサに接続することと、複数のコンデンサの各々を電源からの正または負の電圧で初期化することと、電源を複数のコンデンサから切断して、コンデンサの電圧をフローティングさせることと、複数のコンデンサのうち少なくとも１つのコンデンサの正極端子と負極端子との間の電圧を一定期間にわたって測定及び記録することと、を含む。
【0015】
一実施形態では、本方法は、複数のコンデンサのすべての正極端子と負極端子との間の電圧を一定期間にわたって測定及び記録することをさらに含む。一実施形態では、本方法は、一定期間の後に正の電圧を有するコンデンサを第１のセットとして指定することと、一定期間の後に負の電圧を有するコンデンサを第２のセットとして指定することであって、第１のセット及び第２のセットが、最大カット分析におけるノードに対応する、指定することと、をさらに含む。
【0016】
前述の目的及び特徴、ならびに他の目的及び特徴は、以下の説明及び添付の図面を参照することにより明らかになる。これらの図面は、本発明の理解を提供するために含まれ、本明細書の一部を構成するものであり、同様の参照符号は同様の要素を表す。
【図面の簡単な説明】
【0017】
【図1】最大カット問題を示す例示的なグラフである。
【図2】例示的なコンピューティングデバイスである。
【図3A】例示的なイジングマシンの回路図である。
【図3B】時間に対する電圧のグラフである。
【図4A】例示的なフィードバック回路の図である。
【図4B】例示的なフィードバック回路の電流／電圧の図である。
【図5】例示的なイジングマシンノードの図である。
【図6】２０の異なるグラフに関して最大カットが得られた試行の割合を示すグラフである。
【図7】２０の異なるグラフについて得られた平均カット値と、最大カットからの差とを示すグラフである。
【図8A】スピン修正を適用した場合と適用しない場合の時間に対するカット値のグラフである。
【図8B】試行の最初における、複数のノードにおける時間に対する電圧のグラフである。
【図8C】試行の終わりにおける、複数のノードにおける時間に対する電圧のグラフである。
【発明を実施するための形態】
【0018】
本発明の図面及び説明は、本発明の明確な理解に関連する要素を図示するために簡略化されているが、明確化のために、関連するシステム及び方法に見られる他の多くの要素を省略していることを理解されたい。当業者であれば、本発明を実施する上で他の要素及び／またはステップが望ましい及び／または必要であることは認識し得る。しかしながら、そのような要素及びステップが当該技術分野で良く知られているため、また、それらが本発明のより良い理解を促進するものではないため、そのような要素及びステップについての説明は本明細書では提供されない。本明細書の開示は、当業者に公知のこのような要素及び方法に対するすべてのそのような変動及び修正を対象とする。
【0019】
別途定義されない限り、本明細書において使用されるすべての技術的用語及び科学的用語は、本発明が属する当業者によって一般に理解されるものと同じ意味を有する。本明細書に記載のものと同様または同等の任意の方法及び物質が本発明の実施または試験において使用され得るが、例示的な方法及び材料が記載される。
【0020】
本明細書で使用される場合、次の用語の各々は、このセクションにおいてそれに関連付けられた意味を有する。
【0021】
冠詞「ａ」及び「ａｎ」は、本明細書では、冠詞の文法上の目的語の１つ、または２つ以上（すなわち、少なくとも１つ）を示すために使用される。例として、「（ａｎ）要素」は、１つの要素または２つ以上の要素を意味する。
【0022】
本明細書で、量、時間的な持続期間などの測定可能な値を指すときに使用される場合、「約」は、そのような変動が適切であるように、明示された値から±２０％、±１０％、±５％、±１％、及び±０．１％の変動を包含することを意図する。
【0023】
本開示を通じて、本発明の様々な態様を範囲形式で表すことができる。範囲形式の記述は、単に便宜及び簡略化のためのものであり、本発明の範囲に対する柔軟性のない制限と解釈されるべきではないことを理解されたい。したがって、範囲の記述は、具体的に開示されたすべての可能性のあるサブ範囲、及び、その範囲内の個別の数値を有するものとみなされるべきである。例えば、１～６などの範囲の記述は、１～３、１～４、１～５、２～４、２～６、３～６などの具体的に開示されたサブ範囲と、その範囲内の個別の数値、例えば１、２、２．７、３、４、５、５．３、６、ならびにその間の全体的及び部分的な増分とを有するものとみなされるべきである。これは、範囲の幅に関係なく適用される。
【0024】
本発明のいくつかの態様において、本明細書で提供される命令を実行するソフトウェアは、非一時的コンピュータ可読媒体に格納され、そのソフトウェアは、プロセッサ上で実行されると、本発明のステップの一部またはすべてを実行する。
【0025】
本発明の態様は、コンピュータソフトウェアで実行されるアルゴリズムに関する。特定の実施形態が、特定のプログラミング言語で記述されているか、特定のオペレーティングシステムまたはコンピューティングプラットフォーム上で実行されるものとして説明される場合があるが、本発明のシステム及び方法は、任意の特定のコンピューティング言語、プラットフォーム、またはそれらの組み合わせに限定されないことが理解される。本明細書に記載のアルゴリズムを実行するソフトウェアは、Ｃ、Ｃ＋＋、Ｃ＃、Ｏｂｊｅｃｔｉｖｅ－Ｃ、Ｊａｖａ（登録商標）、ＪａｖａＳｃｒｉｐｔ（登録商標）、ＭＡＴＬＡＢ（登録商標）、Ｐｙｔｈｏｎ、ＰＨＰ、Ｐｅｒｌ、Ｒｕｂｙ、またはＶｉｓｕａｌＢａｓｉｃ（登録商標）などを含むがこれらに限定されない、当該技術分野で既知の任意のプログラミング言語で記述、コンパイル、または解釈され得る。さらに、本発明の要素が、サーバ、クラウドインスタンス、ワークステーション、シンクライアント、モバイルデバイス、組み込みマイクロコントローラ、テレビ、または当技術分野で知られている任意の他の適切なコンピューティングデバイスを含むがこれらに限定されない、任意の許容可能なコンピューティングプラットフォーム上で実行され得ることが理解される。
【0026】
本発明の一部は、コンピューティングデバイス上で実行されるソフトウェアとして説明されている。本明細書で説明するソフトウェアが、１つの特定のコンピューティングデバイス（例えば、専用サーバまたはワークステーション）上で動作するものとして開示されている場合があるが、ソフトウェアが本質的に持ち運び可能であること、及び、専用サーバ上で実行されるほとんどのソフトウェアが、本発明の目的のために、デスクトップまたはモバイルデバイス、ラップトップ、タブレット、スマートフォン、腕時計、ウェアラブルエレクトロニクスもしくはその他のワイヤレスデジタル／携帯電話、テレビ、クラウドインスタンス、組み込みマイクロコントローラ、シンクライアントデバイス、または当技術分野で知られている任意の他の適切なコンピューティングデバイスを含む、幅広い範囲のデバイスのいずれかでも実行され得ることが、当技術分野で理解されている。
【0027】
同様に、本発明の一部は、様々な無線または有線のコンピュータネットワークを介して通信するものとして説明されている。本発明の目的のために、「ネットワーク」、「ネットワーク化された」、及び「ネットワーキング」という語は、有線イーサネット、光ファイバー接続、様々な８０２．１１規格のいずれかを含む無線接続、３Ｇ、４Ｇ／ＬＴＥ、もしくは５ＧネットワークなどのセルラーＷＡＮインフラストラクチャ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標） Ｌｏｗ Ｅｎｅｒｇｙ（ＢＬＥ）、もしくはＺｉｇｂｅｅ（登録商標）通信リンク、またはある電子デバイスが別の電子デバイスと通信できる任意の他の方法を包含するものと理解される。いくつかの実施形態では、本発明のネットワーク部分の要素は、仮想プライベートネットワーク（ＶＰＮ）を介して実施されてもよい。
【0028】
図２及び以下の説明は、本発明を実施し得る適切なコンピューティング環境の簡潔かつ一般的な説明を提供することを意図している。本発明は、コンピュータ上のオペレーティングシステム上で実行されるアプリケーションプログラムと連動して実行されるプログラムモジュールの一般的な文脈で上記に説明されているが、当業者であれば、本発明が他のプログラムモジュールと組み合わせて実施されてもよいことを認識するであろう。
【0029】
概して、プログラムモジュールは、特定のタスクを実施するか、または特定の抽象的なデータタイプを実施する、ルーチン、プログラム、構成要素、データ構造及び他のタイプの構造を含む。さらに、当業者は、本発明が、ハンドヘルドデバイス、マイクロプロセッサシステム、マイクロプロセッサベースまたはプログラマブル家庭用電化製品、ミニコンピュータ、メインフレームコンピュータなどを含む他のコンピュータシステム構成で実施され得ることを理解するであろう。本発明は、通信ネットワークを介してリンクされたリモート処理デバイスによってタスクが実行される分散型コンピューティング環境でも実施され得る。分散型コンピューティング環境において、プログラムモジュールは、ローカルとリモートとの両方のメモリ記憶デバイスに位置してもよい。
【0030】
図２は、本発明の様々な実施形態を実施するためのコンピュータ２００の例示的なコンピュータアーキテクチャを示す。図２に示すコンピュータアーキテクチャは、中央処理装置２５０（「ＣＰＵ」）、ランダムアクセスメモリ２１０（「ＲＡＭ」）及びリードオンリメモリ（「ＲＯＭ」）２１５を含むシステムメモリ２０５、ならびに、システムメモリ２０５をＣＰＵ２５０に結合するシステムバス２３５を含む従来のパーソナルコンピュータを示している。起動時等にコンピュータ内の要素間で情報を転送するのを補助する基本的なルーチンを含む基本入力／出力システムは、ＲＯＭ２１５等に記憶される。コンピュータ２００は、オペレーティングシステム２２５、アプリケーション／プログラム２３０、及びデータを格納するための記憶デバイス２２０をさらに含む。
【0031】
記憶デバイス２２０は、バス２３５に接続された記憶コントローラ（図示せず）を介してＣＰＵ２５０に接続される。記憶デバイス２２０及びその関連するコンピュータ可読媒体は、コンピュータ２００に不揮発性ストレージを提供する。本明細書に含まれるコンピュータ可読媒体の記載は、ハードディスクまたはＣＤ－ＲＯＭドライブなどの記憶デバイスを指すが、コンピュータ可読媒体が、コンピュータ２００がアクセスできる任意の利用可能な媒体であり得ることを、当業者には理解されたい。
【0032】
限定するものではないが、一例として、コンピュータ可読媒体は、コンピュータ記憶媒体を含み得る。コンピュータ記憶媒体は、コンピュータ可読命令、データ構造、プログラムモジュール、またはその他のデータ等の情報を記憶するために、任意の方法、または技術で実施される、揮発性、及び不揮発性、着脱可能、及び固定媒体を含む。コンピュータ記憶媒体は、これに限定されないが、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリもしくは他のソリッドステートメモリ技術、ＣＤ－ＲＯＭ、ＤＶＤもしくは他の光記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または、所望の情報を記憶するために使用することができ、かつコンピュータによってアクセスすることができる、任意の他の媒体を含む。
【0033】
本発明の様々な実施形態によれば、コンピュータ２００は、インターネットまたはイントラネットなどのＴＣＰ／ＩＰネットワークなどのネットワーク２４０を介してリモートコンピュータへの論理接続を使用して、ネットワーク環境で動作し得る。コンピュータ２００は、バス２３５に接続されたネットワークインターフェイスユニット２４５を介してネットワーク２４０に接続し得る。ネットワークインターフェイスユニット２４５は、他のタイプのネットワーク及びリモートコンピュータシステムに接続するためにも利用され得ることを理解されたい。
【0034】
コンピュータ２００には、キーボード、マウス、タッチスクリーン、カメラ、マイク、コントローラ、ジョイスティック、または他のタイプの入力デバイスを含む、複数の入力／出力デバイス２６０からの入力を受信して処理するための入力／出力コントローラ２５５も含まれる場合がある。同様に、入力／出力コントローラ２５５は、ディスプレイスクリーン、プリンタ、スピーカー、または他のタイプの出力デバイスに出力を提供し得る。コンピュータ２００は、限定ではないが、光ファイバー、イーサネット、もしくは銅線などの有線接続、または、限定ではないが、Ｗｉ－Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近距離無線通信（ＮＦＣ）、赤外線を含む無線手段、または、他の適切な有線もしくは無線接続などを介して入力／出力デバイス２６０に接続できる。
【0035】
上記で簡単に述べたように、ネットワーク化されたコンピュータの動作を制御するのに適したオペレーティングシステム２２５を含む、多数のプログラムモジュール及びデータファイルが、コンピュータ２００の記憶デバイス２２０及び／またはＲＡＭ２１０に格納され得る。記憶デバイス２２０及びＲＡＭ２１０は、１つまたは複数のアプリケーション／プログラム２３０も格納し得る。特に、記憶デバイス２２０及びＲＡＭ２１０は、ユーザに様々な機能を提供するためのアプリケーション／プログラム２３０を格納し得る。例えば、アプリケーション／プログラム２３０は、ワードプロセッシングアプリケーション、スプレッドシートアプリケーション、デスクトップパブリッシングアプリケーション、データベースアプリケーション、ゲームアプリケーション、インターネットブラウジングアプリケーション、電子メールアプリケーション、メッセージングアプリケーションなど、多くのタイプのプログラムを備えている場合がある。本発明の一実施形態によれば、アプリケーション／プログラム２３０は、ワードプロセッシング機能、スライドプレゼンテーション機能、スプレッドシート機能、データベース機能などを提供する多機能ソフトウェアアプリケーションを含む。
【0036】
いくつかの実施形態におけるコンピュータ２００には、コンピュータ２００の周囲の環境及びコンピュータ２００の内部環境を監視するための様々なセンサー２６５を含めることができる。これらのセンサー２６５には、全地球測位システム（ＧＰＳ）センサー、感光センサー、ジャイロスコープ、磁力計、温度計、近接センサー、加速度計、マイク、生体認証センサー、気圧計、湿度センサー、放射線センサー、または任意の他の適切なセンサーを含めることができる。
【0037】
本明細書では、提案されたイジングマシンを開示する。開示されたイジングマシンは、いくつかの実施形態では、例えばネットワーク内に配置された複数の抵抗器及びコンデンサを含む電子部品のセットによって表される場合がある。いくつかの実施形態では、本開示のデバイスは、例えば１つまたは複数のｐチャネル電界効果トランジスタ（ＦＥＴ）及び／または１つまたは複数のｎチャネルＦＥＴを含むローカルフィードバック回路をさらに備えていてもよい。いくつかの実施形態では、フィードバック回路は、１つまたは複数の論理ゲート、例えば１つまたは複数のインバータを含み得る。いくつかの実施形態では、フィードバック回路は２つのｂａｃｋ－ｔｏ－ｂａｃｋインバータを含み得る。いくつかの実施形態では、インバータを含むがこれに限定されない論理ゲートは、ＣＭＯＳ技術で実施されてもよい。いくつかの実施形態では、本開示のデバイスは、デバイスのコンデンサの片側を正電圧源、負電圧源、または接地基準に一時的に接続するように構成された１つまたは複数のスイッチまたはリレーをさらに備えていてもよい。いくつかの実施形態では、スイッチまたはリレーの１つまたは複数が、コントローラ、例えばマイクロコントローラまたはコンピューティングデバイスによって制御される場合がある。いくつかの実施形態では、本明細書に開示されるシステムは、１つまたは複数のセンサー、例えば、回路ネットワーク内の２点間の電圧を測定するように構成された電圧センサーもしくは電流センサー、またはネットワーク内の１つの経路に沿った電流を測定するように構成された電流センサーを備えていてもよい。いくつかの実施形態では、開示されたデバイスの機能または個々のハードウェアコンポーネントのいくつかまたはすべてが、コンピューティングデバイス上で実行されるソフトウェアシミュレーションで構成される場合がある。
【0038】
方程式１から、イジングモデルを記述するために、２つの量、すなわち、ノード間の結合強度（Ｊｉｊ）及びノードの状態（σｉ，σｊ）が必要であることがわかる。状態を保存したり、ノード間の結合強度を制御したりしてノードが相互作用できるようにするためのいくつかのメカニズムも必要である。これらの機能は、それぞれコンデンサと調整可能な抵抗器とを使用して容易に実現できる。
【0039】
コンデンサを使用してノードを表すことを考えると、プレートのうちの最初のプレートが正として定義され、ここで正の電圧が＋１のスピンに変換され、一方、負の電圧値は－１のスピンに変換される。２つのノード間の結合は、等しい抵抗を持つ１つの対の抵抗器によって実現される。抵抗が低いほど、結合は強くなる。すなわち、Ｒｉｊ∝１／Ｊｉｊである。正の結合は２つのコンデンサの同じ極性を接続することによって実現されるが、負の結合は反対の極性を接続することによって実現される。これらは、本明細書ではそれぞれ並列結合及び反並列結合と呼ばれる。
【0040】
上記の洞察は、イジングモデルが抵抗結合コンデンサネットワークに変換されることに繋がる。その結果、最大カット問題は回路問題になる。図１を例として参照すると、まず、重量と結合抵抗との関係はＲｉｊ＝１／Ｗｉｊに従い、ここでＲはスケーリング抵抗であり、Ｒｉｊの符号は結合の極性を示す。次に、５つのコンデンサを使用して５つのノードを表し、それらの電圧はランダムなスピン構成に対応するランダムな符号に初期化される。全体の回路を図３Ａに示す。赤い線３０１は正極端子を示し、青い線３０２は負極端子である。同じラベルの付いたコンデンサ（例えば、Ｃ２、３０３）は同じノードを表す。結合抵抗器のみが線と交差する。すなわち、線３０２及び線３０４が、一例として、図の中で重なり合っているが、重なりの各々は必ずしも電気的に接続された接合部ではない。抵抗器が線と重なる場所（例えば、抵抗器３０５と線３０４とが重なる場所）、またはコンデンサが線と重なる場所（例えば、コンデンサ３０３と線３０４とが重なる場所）は、電気接合部を表す。
【0041】
回路が平衡に達すると、各コンデンサの電圧は、システムの過渡的定常状態を示すグラフである図３Ｂのグラフに示すように、正のレベルまたは負のレベルに分岐する。正のレベルと負のレベルとは、スピンの２つのグループに等しい。回路は、Ｖ＋＝｛２｝とＶ－＝｛１，３，４，５｝とを明らかにする。方程式４を適用することにより、０．３４のカット値が得られ、これが実際に最大カットとなる。
【0042】
上で説明したシステムは予期されたように機能するが、このシステムは、いくつかの実際上の問題をも有している。まず、コンデンサの漏れにより、すべてのノードは最終的に０Ｖまで低下する。また、平衡時の電圧レベルが非常に低いため、信頼性の高い読み取りが困難になる場合がある。別の問題は、エネルギー地形が通常は凸状ではないため、マシンが全体の最小値に収束することが保証されないことである。言い換えると、多くの局所的な最小値が存在し、マシンは初期条件によってはエネルギーの盆地に簡単に引き寄せられる。これらの問題を克服するための解決策については以下で説明する。
【0043】
ＺＩＶダイオード
ローカルフィードバック回路を導入することで、定常電圧を所望のレベルに安定させることができる。この回路は、電圧が電源電圧の範囲内にあるときにコンデンサをその極性に応じて充電し、電圧が電源電圧を超えそうになったときにコンデンサを放電できる必要がある。さらに、この回路は、他のノードから結合された信号を圧倒しないように、低電圧で低電流を供給する必要がある。図４Ａに示す回路は、これら２つの条件を満たすことができる。図４Ａは、例示的なＺＩＶダイオードの概略図である。図４Ｂは、図４Ａに示した回路のＩ－Ｖ特性のグラフである。
ローカルフィードバック回路を導入することで、定常電圧を所望のレベルに安定させることができる。この回路は、電圧が電源電圧の範囲内にあるときにコンデンサをその極性に応じて充電し、電圧が電源電圧を超えそうになったときにコンデンサを放電できる必要がある。さらに、この回路は、他のノードから結合された信号を圧倒しないように、低電圧で低電流を供給する必要がある。図４Ａに示す回路は、これら２つの条件を満たすことができる。図４Ａは、例示的なＺＩＶダイオードの概略図である。図４Ｂは、図４Ａに示した回路のＩ－Ｖ特性のグラフである。
【0044】
ＶｐとＶｍが差動であり、
の共通モード電圧を中心に変動すると仮定する。差動モード電圧はＶＣＭ＝Ｖｐ－Ｖｍと定義され、Ｖｐに流入する電流は正方向と定義される。回路は対称なので、ＶＤＭ≧０の場合にのみ動作が解析される。ＶＤＭがゼロである場合、すべてのデバイスは飽和領域にあり、ＮＭＯＳペアはＰＭＯＳによって供給されるすべての電流を吸収するため、Ｖｐから電流は流れ出ない。ＶＤＭが増加すると、Ｐ１及びＮ２がＮ１及びＰ２よりも強くなり、このため、Ｖｐから正味の電流が流れ出る。ＶＤＭがさらに増加すると、Ｐ１及びＮ２は三極管領域に入り、Ｐ２及びＮ１はオフになり、Ｖｐから流れ出る電流は小さくなる。ＶＤＭがＶｄｄを超えると、Ｐ１及びＮ２のドレインとソースとが入れ替わり、同時にそれらのソース－バルク接合部が順方向にバイアスされ、Ｖｐに正の電流が流れ込むことになる。この回路の全体のＩ－Ｖ特性は、図３に示されている。斜めの「Ｚ」字型をしているため、このサブシステムは本明細書では「ＺＩＶダイオード」と呼ばれる。回路にＺＩＶダイオードを導入すると、ノード電圧が双安定になり、このため、開示されたシステムは、本明細書では双安定抵抗結合イジングマシン（ＢＲＩＭ）と呼ばれる場合がある。
【数5】
【0045】
スピン固定アニーリング
グラフの複雑さが増し、イジング定式化における局所的な最小値の数が増加するにつれて（例えば、３２ノードのグラフが２２０を超える局所的な最小値を有する可能性がある）、勾配降下に従うマシンは局所的なエネルギー最小値に到達する可能性が高くなる。局所的な最小値から脱出する１つの可能性のある方法は、いくつかのスピンの極性を反転することである。しかし、このスキームは、各ノードの極性を検出及び変更するためのいくつかの監視ブロックが必要であり、これにより、ハードウェアの複雑さが大幅に増加する。本開示では、代わりに１つまたは複数のノードがランダムに選択され、そのノードまたは複数のノードが供給レールの１つに短時間クリップ（すなわち、短絡）される。いくつかの実施形態では、ノードまたは複数のノードは、１ｐｓ～１００ｐｓ、または１ｐｓ～５０ｐｓ、または１ｐｓ～２０ｐｓ、または５ｐｓ～２０ｐｓ、または１０ｐｓ未満、または約１０ｐｓ、または５０μｓ～１０ｍｓ、または５０μｓ～５００μｓ、または１００μｓ～５００μｓ、または２００μｓ～５００μｓ、または１ｍｓ～５００μｓの期間、供給レールにクリップされる場合がある。ノードまたは複数のノードの選択はランダムまたは疑似ランダムであってもよく、または、いくつかの実施形態では、例えば、イジングマシンが生成されたグラフ内のノードの数及び配置に基づいて、順次にまたは事前に決定されてもよい。
グラフの複雑さが増し、イジング定式化における局所的な最小値の数が増加するにつれて（例えば、３２ノードのグラフが２２０を超える局所的な最小値を有する可能性がある）、勾配降下に従うマシンは局所的なエネルギー最小値に到達する可能性が高くなる。局所的な最小値から脱出する１つの可能性のある方法は、いくつかのスピンの極性を反転することである。しかし、このスキームは、各ノードの極性を検出及び変更するためのいくつかの監視ブロックが必要であり、これにより、ハードウェアの複雑さが大幅に増加する。本開示では、代わりに１つまたは複数のノードがランダムに選択され、そのノードまたは複数のノードが供給レールの１つに短時間クリップ（すなわち、短絡）される。いくつかの実施形態では、ノードまたは複数のノードは、１ｐｓ～１００ｐｓ、または１ｐｓ～５０ｐｓ、または１ｐｓ～２０ｐｓ、または５ｐｓ～２０ｐｓ、または１０ｐｓ未満、または約１０ｐｓ、または５０μｓ～１０ｍｓ、または５０μｓ～５００μｓ、または１００μｓ～５００μｓ、または２００μｓ～５００μｓ、または１ｍｓ～５００μｓの期間、供給レールにクリップされる場合がある。ノードまたは複数のノードの選択はランダムまたは疑似ランダムであってもよく、または、いくつかの実施形態では、例えば、イジングマシンが生成されたグラフ内のノードの数及び配置に基づいて、順次にまたは事前に決定されてもよい。
【0046】
このため、ノードのスピンは、一定の時間間隔内に現在の状態を維持するか、反対の状態に切り替わる。スピン固定の発生は、最初はより頻繁に発生するが、徐々に減少する。システムのエネルギーが全体的な最小値に近づくと、単一のスピン固定により、脱出できる可能性が低くなる。このスキームは、本明細書では「スピン固定アニーリング」と呼ばれ、これを実施するために２つの対のスイッチが使用される。これらのスイッチは、エネルギー最小値を求めてマシンの状態が進展される前に、ノード電圧を初期化するためにも使用できることに留意されたい。ＺＩＶダイオードとともに、ＢＲＩＭノードの高レベルの概略図と、他のノードへのその結合が図５に与えられている。
【0047】
実験例
以下の実験例を参照して、本発明をさらに詳細に説明する。これらの実施例は、もっぱら説明の目的で提供されており、別途明記されない限り、限定することを意図するものではない。したがって、本発明は、以下の実施例に限定されるものとはいずれの方法でも解釈されるべきものではなく、むしろ、本明細書で提供される教示の結果として明らかになる任意かつすべての変形形態を包含すると解釈されるべきである。
以下の実験例を参照して、本発明をさらに詳細に説明する。これらの実施例は、もっぱら説明の目的で提供されており、別途明記されない限り、限定することを意図するものではない。したがって、本発明は、以下の実施例に限定されるものとはいずれの方法でも解釈されるべきものではなく、むしろ、本明細書で提供される教示の結果として明らかになる任意かつすべての変形形態を包含すると解釈されるべきである。
【0048】
さらなる記載を伴わずに、当業者であれば、前述の説明及び以下の例示を使用して、本発明のシステム及び方法を製造し、利用することができると考えられる。したがって、以下の動作の例は、本発明の例示的な実施形態を具体的に示すものであり、いかなる方法でも本開示の残りの部分を制限するものとして解釈されるべきではない。
【0049】
提案された回路の性能を評価するために、３２ノードＢＲＩＭを、４５ｎｍ汎用プロセス設計キット（ＧＰＤＫ）で設計し、Ｖｉｒｔｕｏｓｏ Ａｎａｌｏｇ Ｄｅｓｉｇｎ Ｅｎｖｉｒｏｎｍｅｎｔ（ＡＤＥ）でシミュレーションした。どちらもＣａｄｅｎｃｅから提供されている。テストベンチには２０のバイナリ重み付けグラフが含まれている。すなわち、Ｗは±１の値を取る。まず、スピン固定アニーリングを無効にし、各グラフを異なる初期条件で２０回シミュレートした。その後、スピン固定アニーリングが有効にされた。公平な比較のために、同じノード電圧初期条件を使用したが、各実行で異なるスピン固定シーケンスが適用された。
【0050】
シミュレーション結果は図６にまとめられている。図６のグラフは、全体の最小値に到達した実行の割合を示している。各グラフＧ１～Ｇ２０について、合計４０回の実行が実施され、そのうち２０回はスピン固定アニーリングあり、２０回はスピン固定アニーリングなしである。マシンが実際に最適な解（すなわち、全体的なエネルギー最小値）を見つけることができることがわかる。しかし、スピン固定アニーリングなしの場合、全体の最小値に到達する実行の割合は平均で２９．２５％に過ぎず、一方、スピン固定アニーリングを使用すると、マシンは７９．７５％の実行で最適な解を見つけることができる。常に最良の解（すなわち、最大カット値）に到達できたグラフが６つ存在した。最善の解ではなかった解については、各グラフの平均カットと最大カットまでの距離が計算され、その結果が図７にプロットされている。棒グラフのバーは平均カット値を示し、エラーバーは平均カット値と最大カットとの間の距離を表している。図６からの１００％最大カットに達する６つのケース（すなわち、スピン固定アニーリングによるＧ２、Ｇ４、Ｇ５、Ｇ９、Ｇ１７、及びＧ１９）が省略されていることに留意されたい。スピン固定アニーリングでは、解の品質が大幅に向上し、平均カットエラーはスピン固定アニーリングなしの５．８９と比較して１．７５であった。
【0051】
システムの過渡的な動作を調べることも価値がある。グラフＧ５は上記のテストベンチから選択され、そのカット値の変化が、スピン固定アニーリングありとなしとの両方で、時間の進行とともに記録された。図８Ａは、スピン固定アニーリングなし（緑の曲線）とスピン固定アニーリングあり（青の曲線）との両方で、経時的なグラフＧ５のカット値の変化を示している。赤い線は最大カット値を表し、ｙ軸上のその位置は意図的に上方にシフトされており、それにより、最大カット値に達する青い曲線の平坦な部分を隠さないようしている。図８Ａに見られるように、スピン固定アニーリングが無効になっている場合（緑の曲線）、マシンはより低いエネルギーレベルに向かって急速に進展した。これは、カット値の増加に等しいが、残念ながら、局所的な最小値にはまり、その後そこに落ち着いた。
【0052】
図８Ｂは、シミュレーション開始時（０～０．２の正規化された時間）の各ノードの過渡電圧を示しており、ノード間の相互作用が明確に確認できる。一方、スピン固定アニーリングが有効になっている場合（青い曲線）、マシンはエネルギー地形内の多数の吸引領域の探索に忙しくなる。全体の最小値付近に達すると、１つのノードのさらなるスピン固定が、エネルギーレベルを一時的にのみ増加させるが、残りのノードによってすぐに全体の最小値に引き戻される。この動作は、アニーリング時間の終わり近くの過渡電圧を示す図８Ｃに見ることができる。
【0053】
結論
開示された双安定抵抗結合イジングマシンは、実際に、最大カット問題などの困難な計算の問題を解決するその能力を示している。シンプルなビルディングブロックのみを使用することで、開示されたトポロジは、他のデスクサイズのマシンと（または部屋サイズとさえ）比較して、よりスケーラブルで安価になる。スピン固定アニーリングの助けにより、開示された機械の性能がさらに向上する。最大カットに到達する確率が５０．５％増加するだけでなく、全体の最小値に到達しない場合でも解の品質が大幅に向上し、平均カットエラーは１．７５になる。
開示された双安定抵抗結合イジングマシンは、実際に、最大カット問題などの困難な計算の問題を解決するその能力を示している。シンプルなビルディングブロックのみを使用することで、開示されたトポロジは、他のデスクサイズのマシンと（または部屋サイズとさえ）比較して、よりスケーラブルで安価になる。スピン固定アニーリングの助けにより、開示された機械の性能がさらに向上する。最大カットに到達する確率が５０．５％増加するだけでなく、全体の最小値に到達しない場合でも解の品質が大幅に向上し、平均カットエラーは１．７５になる。
【0054】
本明細書で引用される特許、特許出願、及び刊行物の各々及びすべての開示は、参照によりそれらの全体が本明細書に組み込まれる。本発明は、具体的な実施形態を参照して開示されてきたが、他の当業者によって、本発明の真の趣旨及び範囲から逸脱することなく、本発明の他の実施形態及び変形形態が考案されてもよいことは明らかである。添付の特許請求の範囲は、すべてのかかる実施形態及び均等の変形形態を含むように解釈されることが意図される。
【0055】
引用文献
以下の刊行物は、その全体が参照により本明細書に組み込まれる。
以下の刊行物は、その全体が参照により本明細書に組み込まれる。
【0056】
Ｃ．Ｊｏｈｎｓｏｎ，Ｄ．Ｈ．Ａｌｌｅｎ，Ｊ．Ｂｒｏｗｎ，Ｓ．Ｖａｎｄｅｒｗｉｅｌ，Ｒ．Ｈｏｏｖｅｒ，Ｈ．Ａｃｈｉｌｌｅｓ，Ｃ．Ｃｈｅｒ，Ｇ．Ａ．Ｍａｙ，Ｈ．Ｆｒａｎｋｅ，Ｊ．Ｘｅｎｅｄｉｓ、及びＣ．Ｂａｓｓｏ，“Ａ ｗｉｒｅ－ｓｐｅｅｄ ｐｏｗｅｒＴＭ ｐｒｏｃｅｓｓｏｒ：２．３ＧＨｚ ４５ｎｍ ＳＯＩ ｗｉｔｈ １６ ｃｏｒｅｓ ａｎｄ ６４ ｔｈｒｅａｄｓ，”ｉｎ ２０１０ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ－（ＩＳＳＣＣ），２０１０，ｐｐ．１０４－１０５．
【0057】
Ｂ．Ｅｒｂａｇｃｉ，Ｎ．Ｅ．Ｃ．Ａｋｋａｙａ，Ｃ．Ｔｅｅｇａｒｄｅｎ、及びＫ．Ｍａｉ，“Ａ ２７５ Ｇｂｐｓ ＡＥＳ ｅｎｃｒｙｐｔｉｏｎ ａｃｃｅｌｅｒａｔｏｒ ｕｓｉｎｇ ＲＯＭ－ｂａｓｅｄ Ｓ－ｂｏｘｅｓ ｉｎ ６５ｎｍ，”ｉｎ ２０１５ ＩＥＥＥ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ），２０１５，ｐｐ．１－４．
【0058】
Ｔ．Ｉｎａｇａｋｉ，Ｙ．Ｈａｒｉｂａｒａ，Ｋ．Ｉｇａｒａｓｈｉ，Ｔ．Ｓｏｎｏｂｅ，Ｓ．Ｔａｍａｔｅ，Ｔ．Ｈｏｎｊｏ，Ａ．Ｍａｒａｎｄｉ，Ｐ．Ｌ．ＭｃＭａｈｏｎ，Ｔ．Ｕｍｅｋｉ，Ｋ．Ｅｎｂｕｔｓｕ，Ｏ．Ｔａｄａｎａｇａ，Ｈ．Ｔａｋｅｎｏｕｃｈｉ，Ｋ．Ａｉｈａｒａ，Ｋ．－ｉ．Ｋａｗａｒａｂａｙａｓｈｉ，Ｋ．Ｉｎｏｕｅ，Ｓ．Ｕｔｓｕｎｏｍｉｙａ、及びＨ．Ｔａｋｅｓｕｅ，“Ａ ｃｏｈｅｒｅｎｔ ｉｓｉｎｇ ｍａｃｈｉｎｅ ｆｏｒ ２０００－ｎｏｄｅ ｏｐｔｉｍｉｚａｔｉｏｎ ｐｒｏｂｌｅｍｓ，”Ｓｃｉｅｎｃｅ，ｖｏｌ．３５４，ｎｏ．６３１２，ｐｐ．６０３－６０６，２０１６．
【0059】
Ｔ．Ｗａｎｇ 及びＪ．Ｒｏｙｃｈｏｗｄｈｕｒｙ，“ＯＩＭ：Ｏｓｃｉｌｌａｔｏｒ－Ｂａｓｅｄ Ｉｓｉｎｇ Ｍａｃｈｉｎｅｓ ｆｏｒ Ｓｏｌｖｉｎｇ Ｃｏｍｂｉｎａｔｏｒｉａｌ Ｏｐｔｉｍｉｓａｔｉｏｎ Ｐｒｏｂｌｅｍｓ，”２０１９．
【0060】
Ｓ．Ｋｉｒｋｐａｔｒｉｃｋ，Ｃ．Ｄ．Ｇｅｌａｔｔ、及びＭ．Ｐ．Ｖｅｃｃｈｉ，“Ｏｐｔｉｍｉｚａｔｉｏｎ ｂｙ ｓｉｍｕｌａｔｅｄ ａｎｎｅａｌｉｎｇ，”ｓｃｉｅｎｃｅ，ｖｏｌ．２２０，ｎｏ．４５９８，ｐｐ．６７１－６８０，１９８３．
【0061】
Ｅ．Ｇｕｇｌｉｅｌｍｉ，Ｆ．Ｔｏｓｏ，Ｆ．Ｚａｎｅｔｔｏ，Ｇ．Ｓｃｉｏｒｔｉｎｏ，Ａ．Ｍｅｓｒｉ，Ｍ．Ｓａｍｐｉｅｔｒｏ、及びＧ．Ｆｅｒｒａｒｉ，“Ｈｉｇｈ－ｖａｌｕｅ ｔｕｎａｂｌｅ ｐｓｅｕｄｏ－ｒｅｓｉｓｔｏｒｓ ｄｅｓｉｇｎ，”ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．５５，ｎｏ．８，ｐｐ．２０９４－２１０５，２０２０．
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【国際調査報告】