特表 2024-542461 データ記憶デバイス内のハードウェア回路を使用した故障したホールドアップコンデンサの検出及び分離

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-15

(54)【発明の名称】データ記憶デバイス内のハードウェア回路を使用した故障したホールドアップコンデンサの検出及び分離

(51)【国際特許分類】

   G11C 5/14 20060101AFI20241108BHJP

   G06F 13/16 20060101ALI20241108BHJP

【ＦＩ】

G11C5/14 100

G06F13/16 510E

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024529323

(86)(22)【出願日】2023-05-04

(85)【翻訳文提出日】2024-05-16

(86)【国際出願番号】 US2023020997

(87)【国際公開番号】W WO2024005916

(87)【国際公開日】2024-01-04

(31)【優先権主張番号】17/852,103

(32)【優先日】2022-06-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】チョデム、ナギ レディ

(72)【発明者】

【氏名】ゴロベッツ、セルゲイ アナトリエヴィッチ

【テーマコード（参考）】

5B160

5L206

【Ｆターム（参考）】

5B160NA01

5L206AA10

5L206EE08

(57)【要約】

故障したホールドアップコンデンサを検出及び分離し、データ記憶デバイスのための是正措置を実行するシステム及び方法が開示される。ハードウェア回路は、マイクロコントローラ及び不揮発性メモリダイに結合される。方法は、ハードウェア回路において、不揮発性メモリダイ及びマイクロコントローラのためのバックアップ電力を提供することと、ハードウェア回路のホールドアップコンデンサが故障しているかどうかを検出し、ホールドアップコンデンサが故障しているという検出に従ってホールドアップコンデンサを分離することとを含む。方法はまた、マイクロコントローラにおいて、ハードウェア回路に結合されたインターフェースのステータスを取得することと、インターフェースのステータスに基づいてハードウェア回路のステータスを決定することと、ハードウェア回路のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、データ記憶デバイスのための是正措置を実行することと、を含む。

【特許請求の範囲】

【請求項1】

データを記憶するように構成される不揮発性メモリと、
コントローラに結合され、前記不揮発性メモリ及び前記コントローラにバックアップ電力を提供するように構成されたハードウェア回路と、を備えるデータ記憶デバイスであって、前記ハードウェア回路は複数の回路構成要素を備え、前記複数の回路構成要素の各々は、
ホールドアップコンデンサと、
前記ホールドアップコンデンサが故障しているかどうかを検出するように構成され、前記ホールドアップコンデンサが故障しているときに前記ホールドアップコンデンサを分離するように構成された検出及び分離回路と、を備え、
前記コントローラは、前記不揮発性メモリを制御し、ホストと通信するように構成され、前記コントローラは、
前記複数の回路構成要素に結合されたインターフェースのステータスを取得し、
前記インターフェースの前記ステータスに基づいて、前記複数の回路構成要素のステータスを決定し、
前記複数の回路構成要素の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、前記データ記憶デバイスのための是正措置を実行する、ように構成される、データ記憶デバイス。

【請求項2】

前記検出及び分離回路は、前記故障したホールドアップコンデンサを検出又は分離するために前記ホスト又は前記コントローラからいかなるコマンドも受信することなく、前記ホールドアップコンデンサが故障していることを検出し、前記故障したホールドアップコンデンサを分離するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項3】

前記検出及び分離回路は、
前記ホールドアップコンデンサが故障しているかどうかを検出し、前記ホールドアップコンデンサが故障しているかどうかの検出に基づいて出力を生成するように構成された感知回路と、
前記感知回路に結合された比較器回路であって、前記感知回路の前記出力を受信し、前記感知回路の前記出力をトリガ閾値と比較し、前記感知回路の前記出力を前記トリガ閾値と比較することに基づいて前記比較器回路の出力を生成するように構成された、比較器回路と、
前記比較器回路及び前記ホールドアップコンデンサに結合され、前記比較器回路の前記出力に基づいてオン又はオフにされるように構成されたスイッチ回路と、を備える、請求項１に記載のデータ記憶デバイス。

【請求項4】

前記感知回路は、前記ホールドアップコンデンサに短絡故障が発生したとき、前記ホールドアップコンデンサが故障していることを検出するように構成される、請求項３に記載のデータ記憶デバイス。

【請求項5】

前記感知回路は、電流感知構成要素を備え、
前記電流感知構成要素は、前記ホールドアップコンデンサに直列に接続され、
前記ホールドアップコンデンサに短絡故障が発生したとき、前記電流感知構成要素を流れる電流が閾値電流値より大きく、この電流によって前記感知回路の前記出力が前記トリガ閾値より大きくなり、前記感知回路の前記出力によって前記比較器回路の前記出力が前記スイッチ回路をオフにし、前記オフにされたスイッチ回路によって前記ホールドアップコンデンサが分離される、請求項３に記載のデータ記憶デバイス。

【請求項6】

前記スイッチ回路は、前記ホールドアップコンデンサと第１の電源ノードとの間に結合され、
前記感知回路の前記出力が前記トリガ閾値より大きいとき、前記比較器回路の前記出力は、前記スイッチ回路をオフにさせ、
前記スイッチ回路がオフされると、前記ホールドアップコンデンサは前記第１の電源ノードから切り離される、請求項３に記載のデータ記憶デバイス。

【請求項7】

前記スイッチ回路は、前記ホールドアップコンデンサと第１の電源ノードとの間に結合され、
前記感知回路の前記出力が前記トリガ閾値未満であるとき、前記比較器回路の前記出力は、前記スイッチ回路をオンのままにさせ、
前記スイッチ回路がオンのままであるとき、前記ホールドアップコンデンサは分離されず、前記スイッチ回路を介して前記第１の電源ノードに結合される、請求項３に記載のデータ記憶デバイス。

【請求項8】

前記複数の回路構成要素は並列に接続され、
前記複数の回路構成要素の前記ホールドアップコンデンサは並列に接続される、請求項１に記載のデータ記憶デバイス。

【請求項9】

前記検出及び分離回路は、
前記ホールドアップコンデンサに結合された電流感知回路と、
前記電流感知回路に結合された電圧比較器回路と、
前記電圧比較器回路と前記ホールドアップコンデンサとに接続されたスイッチ回路と、を備える、請求項１に記載のデータ記憶デバイス。

【請求項10】

前記ホールドアップコンデンサが故障していないとき、前記電流感知回路の出力が前記電圧比較器回路のトリガ閾値未満であり、前記電圧比較器回路の出力によって前記スイッチ回路がオン位置に留まることが可能になり、
前記ホールドアップコンデンサに短絡故障が発生したとき、前記電流感知回路を流れる電流が閾値電流値より大きく、前記電流感知回路の前記出力が前記電圧比較器回路の前記トリガ閾値より大きくなり、前記電圧比較器回路の前記出力が前記スイッチ回路をオフにすることを可能にし、前記ホールドアップコンデンサを分離させる、請求項９にデータ記憶デバイス。

【請求項11】

前記電流感知回路は、電流感知抵抗器と電流センサとを備え、
前記電流感知抵抗器の第１端は、前記ホールドアップコンデンサに直列に接続され、
前記電流感知抵抗器の第２端は、第２電源ノードに接続され、
前記電流センサは、前記電流感知抵抗器に並列に接続され、前記電流センサの第１のノードは、前記電流感知抵抗器の前記第１端に結合され、前記電流センサの第２のノードは、前記電流感知抵抗器の前記第２端に結合される、請求項９に記載のデータ記憶デバイス。

【請求項12】

前記データ記憶デバイスを前記ホストに結合するためのホストインターフェースを更に備え、
前記是正措置を実行するように構成された前記コントローラは、前記ホストインターフェースを使用して、前記複数の回路構成要素の前記ステータスを前記ホストに通信するように構成された前記コントローラを含む、請求項１に記載のデータ記憶デバイス。

【請求項13】

前記複数の回路構成要素と前記コントローラとの間に接続されたデジタルＩ／Ｏエキスパンダを更に備え、前記デジタルＩ／Ｏエキスパンダは、前記複数の回路構成要素のうち１つのステータスが変化したときに前記コントローラへの割込みを生成するように構成され、前記コントローラは、前記デジタルＩ／Ｏエキスパンダと前記コントローラとの間のインターフェースのステータスをチェックして、前記ホールドアップコンデンサのうちのどれが故障しているかを決定するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項14】

前記インターフェースは、Ｉ／Ｏノードを備え、
前記コントローラは、前記ホールドアップコンデンサのステータスを記憶し、前記Ｉ／Ｏノードのステータスを前記記憶されたステータスと比較するように構成され、
前記ホールドアップコンデンサの前記ステータスの各々は、前記ホールドアップコンデンサのそれぞれの１つに対応し、
前記Ｉ／Ｏノードの前記ステータスの各々は、前記Ｉ／Ｏノードのそれぞれ１つに対応する、請求項１３に記載のデータ記憶デバイス。

【請求項15】

前記複数の回路構成要素は、前記データ記憶デバイスの容量及び前記データ記憶デバイスのタイプのうちの少なくとも１つに基づくいくつかのホールドアップコンデンサを有するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項16】

前記是正措置は、前記ホストからの書き込みコマンドの受信を停止するが、読み取りコマンドの受信を継続することを含む、請求項１に記載のデータ記憶デバイス。

【請求項17】

データ記憶デバイス内の故障したホールドアップコンデンサを検出及び分離するための方法であって、
コントローラ及び不揮発性メモリに結合されたハードウェア回路において、
前記不揮発性メモリ及び前記コントローラにバックアップ電力を提供することと、
前記ハードウェア回路のホールドアップコンデンサが故障しているかどうかを検出し、前記ホールドアップコンデンサが故障している場合、前記ホールドアップコンデンサを分離することと、
前記コントローラにおいて、
前記ハードウェア回路に結合されたインターフェースのステータスを取得することと、
前記インターフェースの前記ステータスに基づいて前記ハードウェア回路のステータスを決定することと、
前記ハードウェア回路の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、前記データ記憶デバイスのための是正措置を実行することと、を含む、方法。

【請求項18】

前記ハードウェア回路は、前記コントローラ又は前記データ記憶デバイスに結合されたホストからいかなるコマンドも受信することなく、前記ホールドアップコンデンサが故障していることを検出し、前記故障したホールドアップコンデンサを分離する、請求項１７に記載の方法。

【請求項19】

前記是正措置は、前記データ記憶デバイスに結合されたホストからの書き込みコマンドの受信を停止するが、読み取りコマンドの受信を継続することを含む、請求項１７に記載の方法。

【請求項20】

不揮発性メモリのためのバックアップ電力を提供し、故障したホールドアップコンデンサを検出及び分離するための第１の手段と、
前記第１の手段に結合されたインターフェースのステータスを取得するための第２の手段と、
前記インターフェースの前記ステータスに基づいて前記第１の手段のステータスを決定するための第３の手段と、
前記第１の手段の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って是正措置を実行するための第４の手段と、を備えるシステム。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２２年６月２８日に出願された「データ記憶デバイス内のハードウェア回路を使用した故障したホールドアップコンデンサの検出及び分離」と題する米国非仮出願第１７／８５２，１０３号の利益を主張し、その内容の全体はあらゆる目的のために参照により本出願に組み込まれる。

【背景技術】

【0002】

記憶デバイスは、ユーザがデータを記憶し検索することを可能にする。記憶デバイスの例には、不揮発性メモリデバイスが含まれる。不揮発性メモリは、一般に、電力サイクル後にデータを保持する。不揮発性メモリの一例はフラッシュメモリであり、これは１つ以上のダイ上にＮＡＮＤセルのアレイ（複数可）を含み得る。フラッシュメモリは、ソリッドステートドライブ（Solid-State Drive、ＳＳＤ）、セキュアデジタル（Secure Digital、ＳＤ）カードなどに見られ得る。フラッシュ記憶デバイスは、データに関連する制御情報を記憶してもよい。例えば、フラッシュ記憶デバイスは、論理アドレスの物理アドレスへのマッピングを含む制御テーブルを維持してもよい。これらの制御テーブルは、フラッシュメモリ内の論理セクタ又はブロックの物理的位置を追跡するために使用されてもよい。制御テーブルは、電力サイクル後に記憶されたデータへのアクセスを可能にするために不揮発性メモリに記憶されてもよい。

【0003】

エンタープライズＳＳＤは、ユーザデータを保護するために、予期せぬ電力損失から保護するためのコンデンサバンクを含んでもよい。コンデンサバンクの１つ以上のコンデンサがドライブの寿命中に故障した場合、ドライブがもはや機能することができず、ユーザがドライブに記憶された情報を読み取ることができない状況につながる可能性がある。したがって、あらゆるコンデンサの不具合を可能な限り早期に検出し、不具合のあるコンデンサを可能な限り迅速に分離し、かつ／又は必要に応じて何らかの是正措置を講じることが重要である。

【0004】

「背景技術」のセクションで提供される説明は、単に「背景技術」のセクションで言及されているか又は関連付けられているという理由で、先行技術であると想定されるべきではない。背景技術のセクションは、主題技術の１つ以上の態様を説明する情報を含んでもよく、このセクションにおける説明は、本発明を限定するものではない。

【図面の簡単な説明】

【0005】

添付の図面を参照して、詳細な説明を行う。

【図1】１つ以上の実施形態による、例示的なデータ記憶システムの構成要素を示すブロック図である。

【図2A】１つ以上の実施形態による、ソリッドステートドライブ（ＳＳＤ）において電力損失保護を提供するための例示的なコンデンサバンク回路を示す。

【図2B】１つ以上の実施形態による、データ記憶デバイスにバックアップ電力を供給するために使用される電力バンク内の任意の故障したコンデンサを検出及び分離するために使用され得る、例示的回路を含む、電子構成要素の例を示す。

【図2C】１つ以上の実施形態による、データ記憶デバイスにバックアップ電力を供給するために使用される電力バンク内の任意の故障したコンデンサを検出及び分離するために使用され得る例示的回路を含む、電子構成要素の別の例を示す。

【図3】１つ以上の実施形態による、データ記憶デバイス内のハードウェア回路を使用して故障したホールドアップコンデンサを検出及び分離するための例示的なプロセスを示すフローチャートである。

【発明を実施するための形態】

【0006】

以下に記載される詳細な説明は、主題技術の様々な構成の説明として意図されており、主題技術が実施され得る唯一の構成を表すことは意図されていない。添付の図面は、本明細書に組み込まれ、詳細な説明の一部を構成する。詳細な説明は、主題技術の完全な理解を提供する目的のために特定の詳細を含む。しかしながら、主題技術は、これらの具体的な詳細なしに実施され得る。いくつかの例では、主題技術の概念を不明瞭にすることを回避するために、構造及び構成要素がブロック図の形態で表される。理解を容易にするために、同様の構成要素には同一の要素番号が付されている。

【0007】

本説明は、一般に、データ記憶システム及び方法に関し、より詳細には、例えば、限定はしないが、データ記憶デバイス内のハードウェア回路を使用した故障したホールドアップコンデンサの検出及び分離に関する。

【0008】

主題技術の１つ以上の実装形態は、コンピュータの機能を改善するいくつかの性能上の利益を提供する。データ記憶デバイス内のハードウェア回路を使用して故障したホールドアップコンデンサを検出及び分離し、必要に応じて是正措置を行うことによって、ユーザデータを保護することができる。次に、データ記憶デバイスに結合されたホストコンピュータもまた、データ記憶デバイスの改善された性能及びセキュリティ上の利益を受ける。

【0009】

図１は、主題技術の態様による、例示的なデータ記憶システムの構成要素を示すブロック図である。データ記憶システムは、システム、データ記憶デバイス、記憶デバイス、ソリッドステートドライブ、ドライブ又はデバイスと呼ばれることもある。図１に示すように、いくつかの態様では、データ記憶システム１００（例えば、ソリッドステートドライブ（ＳＳＤ））は、データ記憶コントローラ１０１と、記憶媒体１０２と、１つ以上のフラッシュメモリ１０３を含むフラッシュメモリアレイとを備える。データ記憶コントローラ１０１は、コントローラ１０１と呼ばれることもある。コントローラ１０１は、データ記憶システム１００を管理するために使用されるデータ及び情報の一時的な記憶のために記憶媒体１０２を使用してもよい。コントローラ１０１は、読み出し専用メモリ、他のタイプのメモリ、フラッシュ構成要素インターフェース（例えば、フラッシュメモリ１０３へのシリアル接続に沿った命令及びデータ転送を管理するマルチプレクサ）、入力／出力（Ｉ／Ｏ）インターフェース、誤り訂正回路などのいくつかの内部構成要素（図示せず）を含んでもよい。いくつかの態様では、コントローラ１０１の要素は、単一のチップに統合されてもよい。他の態様では、これらの要素は、それら自体のパーソナルコンピュータ（Personal Computer、ＰＣ）ボード上で分離されてもよい。

【0010】

いくつかの実装形態では、本開示の態様は、データ記憶システム１００において実装されてもよい。例えば、本開示の態様は、データ記憶コントローラ１０１の機能と統合されてもよく、又はデータ記憶コントローラ１０１とともに使用するための別個の構成要素として実装されてもよい。

【0011】

コントローラ１０１はまた、本明細書で説明される動作及び機能を実行し、要求フロー及びアドレスマッピングを管理し、計算を実行し、コマンドを生成するためのコード又は命令を実行するように構成され得るプロセッサを含んでもよい。コントローラ１０１のプロセッサは、データ記憶コントローラ１０１内の構成要素の動作を監視及び／又は制御するように構成されてもよい。プロセッサは、汎用マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（Digital Signal Processor、ＤＳＰ）、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）、プログラマブルロジックデバイス（Programmable Logic Device、ＰＬＤ）、コントローラ、ステートマシン、ゲートロジック、ディスクリートハードウェア構成要素、又はこれらの組み合わせであってもよい。１つ以上の命令シーケンスは、コントローラ１０１及び／又はそのプロセッサ内の読み出し専用メモリ（Read-Only-Memory、ＲＯＭ）上のファームウェアとして記憶されてもよい。１つ以上の命令シーケンスは、記憶媒体１０２、フラッシュメモリ１０３に記憶され、そこから読み取られる、又はホストデバイス１０４から（例えば、ホストインターフェース１０５を介して）受信されるソフトウェアであってもよい。ＲＯＭ、記憶媒体１０２、フラッシュメモリ１０３は、コントローラ１０１及び／又はそのプロセッサによって実行可能な命令／コードが記憶され得るマシン又はコンピュータ可読媒体の例を表す。マシン又はコンピュータ可読媒体は、一般に、記憶媒体１０２又はコントローラ１０１内のバッファに使用されるダイナミックメモリなどの揮発性媒体、ならびに電子媒体、光媒体及び磁気媒体などの不揮発性媒体を含む、コントローラ１０１及び／又はそのプロセッサに命令を提供するために使用される任意の１つ又は複数の媒体を指すことがある。

【0012】

いくつかの態様では、コントローラ１０１は、ホストデバイス１０４からの書き込みコマンドに応答して、ホストデバイス１０４から受信されたデータをフラッシュメモリ１０３に記憶するように構成されてもよい。また、コントローラ１０１は、ホストデバイス１０４からの読み取りコマンドに応答して、フラッシュメモリ１０３に記憶されたデータを読み取り、読み取ったデータをホストデバイス１０４に転送するように更に構成される。ホストデバイス１０４は、ホスト、ホストシステム又はホストコンピュータと呼ばれることもある。

【0013】

ホストデバイス１０４は、データ記憶システム１００に結合され、データ記憶システム１００にデータを記憶するように構成された任意のデバイスを表す。ホストデバイス１０４は、パーソナルコンピュータ、サーバ、ワークステーション、ラップトップコンピュータ、携帯情報端末（Personal Digital Assistant、ＰＤＡ）、スマートフォンなどのコンピューティングシステムであってもよい。あるいは、ホストデバイス１０４は、デジタルカメラ、デジタルオーディオプレーヤ、デジタルビデオレコーダなどの電子デバイスであってもよい。

【0014】

いくつかの態様では、記憶媒体１０２は、データ記憶システム１００を管理するために使用されるデータ及び情報を一時的に記憶するために使用される揮発性メモリを表す。主題技術の態様によれば、記憶媒体１０２は、ダブルデータレート（Double Data Rate、ＤＤＲ）ＲＡＭなどのランダムアクセスメモリ（Random Access Memory、ＲＡＭ）である。記憶媒体１０２を実装するために、他のタイプのＲＡＭが使用されてもよい。メモリ１０２は、単一のＲＡＭモジュール又は複数のＲＡＭモジュールを使用して実装されてもよい。記憶媒体１０２は、コントローラ１０１とは別個のものとして示されているが、当業者であれば、主題技術の範囲から逸脱することなく、記憶媒体１０２をコントローラ１０１に組み込むことができることを認識するであろう。あるいは、記憶媒体１０２は、磁気ディスク、フラッシュメモリ、周辺ＳＳＤなどの不揮発性メモリであってもよい。

【0015】

図１に更に示すように、データ記憶システム１００は、ホストインターフェース１０５も備えてもよい。ホストインターフェース１０５は、ホストデバイス１０４からデータを受信し、ホストデバイス１０４にデータを送信するために、ホストデバイス１０４に（例えば、有線接続又は無線接続によって）動作可能に結合されるように構成されてもよい。ホストインターフェース１０５は、ホストデバイス１０４をコントローラ１０１に（例えば、コントローラ１０１のＩ／Ｏインターフェースを介して）動作可能に結合するための電気的及び物理的接続又は無線接続を含んでもよい。ホストインターフェース１０５は、ホストデバイス１０４とコントローラ１０１との間でデータ、アドレス及び制御信号を通信するように構成されてもよい。あるいは、コントローラ１０１のＩ／Ｏインターフェースは、ホストインターフェース１０５を備えてもよく、及び／又はホストインターフェース１０５と組み合わされてもよい。ホストインターフェース１０５は、ＳＣＳＩ（Small Computer System Interface）、ＳＡＳ（Serial Attached SCSI）、ファイバーチャネルインターフェース、ＰＣＩｅ（Peripheral Component Interconnect Express）、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＵＳＢ（Universal Serial Bus）などの標準インターフェースを実装するように構成されてもよい。ホストインターフェース１０５は、１つのインターフェースのみを実装するように構成されてもよい。あるいは、ホストインターフェース１０５（及び／又はコントローラ１０１のＩ／Ｏインターフェース）は、複数のインターフェースを実装するように構成されてもよく、それらは、ユーザによって選択される、又は組立時にプログラムされる構成パラメータを使用して、個別に選択可能であってもよい。ホストインターフェース１０５は、ホストデバイス１０４とコントローラ１０１との間の送信をバッファリングするための１つ以上のバッファを含んでもよい。

【0016】

フラッシュメモリ１０３は、データを記憶するための不揮発性メモリデバイスを表してもよい。主題技術の態様によれば、フラッシュメモリ１０３は、例えば、ＮＡＮＤフラッシュメモリを含む。フラッシュメモリ５０３は、単一のフラッシュメモリデバイス若しくはチップを含んでもよく、又は（図１に示されるように）複数のチャネルに配置された複数のフラッシュメモリデバイス若しくはチップを含んでもよい。フラッシュメモリ１０３の容量や構成は特に限定されない。例えば、物理ブロックの数、物理ブロック当たりの物理ページの数、物理ページ当たりのセクタの数及びセクタのサイズは、主題技術の範囲内で変化してもよい。

【0017】

フラッシュメモリは、複数の製造業者からのチップを（少なくとも大部分が）交換可能に使用することができるように、標準インターフェース仕様を有してもよい。インターフェースは、フラッシュの内部動作を隠し、データについて内部で検出されたビット値のみを返す。態様では、フラッシュメモリ１０３のインターフェースは、外部デバイス（例えば、コントローラ１０１）による通信のために、１つ以上の内部レジスタ１０６及び内部フラッシュコントローラ１０７にアクセスするために使用される。いくつかの態様では、レジスタ１０６は、ＮＡＮＤメモリセルアレイ１０８との間で必要なデータを内部で取り出し及び出力する、アドレスレジスタ、コマンドレジスタ及び／又はデータレジスタを含んでもよい。ＮＡＮＤメモリセルアレイ１０８は、ＮＡＮＤアレイ、メモリアレイ又はＮＡＮＤと呼ばれることもある。例えば、データレジスタは、メモリアレイ１０８に記憶されるべきデータ、又はメモリアレイ１０８からのフェッチ後のデータを含んでもよく、一時的データ記憶のために使用されてもよく、及び／又はバッファのように動作してもよい。アドレスレジスタは、データがホストデバイス１０４にフェッチされるメモリアドレス、又はデータが送信され記憶されるアドレスを記憶してもよい。いくつかの態様では、パリティ、割込み制御などを制御するために、コマンドレジスタが含まれる。いくつかの態様では、内部フラッシュコントローラ１０７は、フラッシュメモリ１０３の一般的な挙動を制御するために制御レジスタを介してアクセス可能である。内部フラッシュコントローラ１０７及び／又は制御レジスタは、ストップビットの数、ワード長、受信機クロックソースを制御してもよく、アドレス指定モードの切り替え、ページング制御、コプロセッサ制御などを制御してもよい。

【0018】

いくつかの態様では、レジスタ１０６は、テストレジスタを含んでもよい。テストレジスタは、フラッシュメモリ１０３のインターフェースにおいて提供される特定のアドレス及び／又はデータの組み合わせによって（例えば、フラッシュメモリの内部構成要素に対して様々なテストを実行するために製造業者によって提供される専用ソフトウェアによって）アクセスされてもよい。更なる態様では、テストレジスタは、他の内部レジスタ、例えば、コマンド及び／又は制御レジスタにアクセスし、かつ／又はそれを修正するために使用されてもよい。いくつかの態様では、テストレジスタを介してアクセス可能なテストモードは、データがメモリアレイ１０８のメモリセルからどのように読み出されるかを動的に変更するために、フラッシュメモリ１０３の特定のプログラミング条件（例えば、読み取りレベル）を入力又は修正するために使用されてもよい。レジスタ１０６はまた、フラッシュメモリ１０３に結合された１つ以上のデータラッチを含んでもよい。

【0019】

すべての場合において、データは、必ずしも、ホスト１０４から受信された、及び／又はホスト１０４に返されたコマンドの結果であるとは限らないことを理解されたい。いくつかの態様では、コントローラ１０１は、（例えば、読み取りレベル又はＢＥＲを検証するために）ホスト１０４から独立して読み取り動作を実行するように構成されてもよい。本明細書で使用される「ように構成される（configured to）」、「ように動作可能な（operable to）」及び「ようにプログラムされる（programmed to）」という述語は、主題の任意の特定の有形又は無形の修正を暗示するものではなく、交換可能に使用されることが意図されている。例えば、動作又は構成要素を監視及び制御するように構成されたプロセッサは、プロセッサが動作を監視及び制御するようにプログラムされていること、又はプロセッサが動作を監視及び制御するように動作可能であることも意味してもよい。同様に、コードを実行するように構成されたプロセッサは、コードを実行するようにプログラムされた、又はコードを実行するように動作可能なプロセッサとして解釈することができる。

【0020】

図２Ａは、１つ以上の実施形態による、エンタープライズソリッドステートドライブ（ＳＳＤ）などのデータ記憶デバイスにおいて電力損失保護を提供するための例示的なコンデンサバンク２００を示す。

【0021】

この例では、コンデンサＣ１，Ｃ２，．．．，Ｃ１０が並列に接続されている。コンデンサの数及び／又はコンデンサの容量値は、データ記憶デバイス（例えば、フラッシュメモリの数、データ記憶デバイスの容量）及び／又はデバイスに必要な電力バックアップの量に基づいて決定されてもよい。

【0022】

いくつかのシステムでは、ＳＳＤ上で実行されるファームウェアが、コンデンサバンク２００の健全性を定期的にチェックしてもよい。健全性チェックの頻度を調整してもよい。しかしながら、これらの健全性チェックがあまりに頻繁に実行される場合、過剰な量の中央処理装置（Central Processing Unit、ＣＰＵ）帯域幅が必要とされる可能性がある。これは、次に、ドライブのスループットに影響を与え得る。

【0023】

１つ以上の態様では、主題技術の実施形態は、前述の制限及び他の欠点による１つ以上の問題を未然に防ぐことができるハードウェア回路を対象とする。１つ以上の態様では、主題技術の実装形態は、ファームウェアの介入なしにハードウェアを使用して、不具合のあるコンデンサを検出及び分離するために使用され得る。１つ以上の例では、コンデンサ不具合のタイプは、短絡不具合であってもよい。

【0024】

図２Ｂは、１つ以上の実施形態による、データ記憶デバイスにバックアップ電力を供給するために使用される電力バンク内の任意の故障したコンデンサを検出及び分離するために使用され得る、例示的回路２０４を含む、電子構成要素の例を示す。

【0025】

いくつかの態様では、データ記憶デバイス（例えば、データ記憶デバイス１００又はエンタープライズソリッドステートドライブ）は、データを記憶するように構成された不揮発性メモリ（例えば、フラッシュメモリ１０３）と、コントローラ２０２に結合されたハードウェア回路（例えば、２０４－２及び２０４－４を含む２０４）とを備えてもよい。コントローラ２０２は、マイクロコントローラと呼ばれることもある。

【0026】

一例では、図１のコントローラ（例えば、１０１）は、コントローラ２０２のいくつかの部分若しくは全部を含んでもよく、又はコントローラ２０２の機能の一部若しくは全部を実行してもよい。別の例では、図１のコントローラ（例えば、１０１及び／又は１０７）は、コントローラ２０２の一部又は全部を含んでもよく、あるいはコントローラ２０２の機能の一部又は全部を実行してもよい。更に別の例では、ハードウェア回路（例えば、２０４）の一部又は全部が、図１のコントローラ（例えば、１０１及び／又は１０７）の外部にあるが、データ記憶デバイス１００内にあってもよい。これらは例であり、主題技術はこれらの例に限定されない。

【0027】

ハードウェア回路（例えば、２０４－２及び２０４－４を含む２０４）は、不揮発性メモリ（例えば、不揮発性メモリダイ）及びマイクロコントローラにバックアップ電力を提供するように構成されてもよい。ハードウェア回路は、複数の回路構成要素（例えば、２０４－２及び２０４－４）を備えてもよい。回路構成要素の各々は、ホールドアップコンデンサ（例えば、コンデンサ２０６－２又は２０６－４）を備えてもよい。１つ以上の例では、ホールドアップコンデンサは、電荷を保持するためのコンデンサ、又は予期せぬ電力損失の場合にデータ記憶デバイスのためのバックアップ電源を提供して、デバイスが正常にシャットダウンすることを可能にするためのコンデンサであってもよい。１つ以上の例では、ホールドアップコンデンサは、整流器の出力から整流器の低抵抗及び交流（Alternating Current、ＡＣ）線を介して充電されるコンデンサであってもよい。複数の回路構成要素の各々はまた、検出及び分離回路（例えば、２１０－２、２０８－２、２１２－２及び２１６－２、又は２１０－４、２０８－４、２１２－４及び２１６－４）を備えてもよく、これらの回路は、ホールドアップコンデンサが故障しているかどうかを検出するように構成され、及び、ホールドアップコンデンサが故障しているときにホールドアップコンデンサを分離するように構成される。

【0028】

コントローラ２０２は、不揮発性メモリ（例えば、フラッシュメモリ１０３）を制御し、ホストと通信するように構成されてもよい。コントローラ２０２は、複数の回路構成要素に結合されるインターフェース（例えば、汎用Ｉ／Ｏインターフェース、インターフェース２１８－２、２１８－４）のステータスを取得するように構成されてもよい。コントローラ２０２はまた、インターフェースのステータスに基づいて複数の回路構成要素のステータスを決定するように構成されてもよい。コントローラ２０２は、複数の回路構成要素のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、データ記憶デバイスのための是正措置を実行するように構成されてもよい。

【0029】

いくつかの態様では、各検出及び分離回路は、故障したホールドアップコンデンサを検出又は分離するためにホスト又はコントローラからいかなるコマンドも受信することなく（例えば、ホスト及びコントローラから独立して）、そのホールドアップコンデンサが故障していることを検出し、故障したホールドアップコンデンサを分離するように構成されてもよい。いくつかの態様では、検出及び分離回路は、これらのステップのいずれかを、任意の周期性で繰り返されることなくリアルタイムで、所定の遅延方式で、及び／又は任意のソフトウェア又はファームウェア命令なしに自動的に実行するように構成されてもよい。

【0030】

いくつかの態様では、各検出及び分離回路は、ホールドアップコンデンサ（例えば、Ｃ１ ２０６－２又はＣ２ ２０６－４）が故障しているかどうかを検出し、ホールドアップコンデンサが故障しているかどうかの検出に基づいて出力を生成するように構成される感知回路（例えば、２１２－２、２１０－２及び２１２－２、２１２－４、又は２１０－４及び２１２－４）を備えてもよい。検出及び分離回路はまた、感知回路に結合された比較器回路（例えば、２１６－２又は２１６－４）であって、感知回路の出力を受信し、感知回路の出力をトリガ閾値と比較し、感知回路の出力をトリガ閾値と比較することに基づいて比較器回路の出力を生成するように構成された、比較器回路を備えてもよい。例えば、トリガ閾値は、動作電圧範囲より低くてもよい。予期される電圧範囲がＸボルト＋／－５％である場合、閾値はＸ－５％レベル未満であってもよい。Ｘの値は、予期される電流に基づいてもよく、ここで、電流は、予期される容量に基づく。検出及び分離回路はまた、比較器回路及びホールドアップコンデンサに結合され、比較器回路の出力に基づいてオン又はオフにされるように構成されたスイッチ回路（例えば、２０８－２又は２０８－４）を備えてもよい。いくつかの態様では、短絡故障又は不具合がホールドアップコンデンサに発生した場合、感知回路は、ホールドアップコンデンサが故障していることを検出する。

【0031】

いくつかの態様では、感知回路は、電流感知構成要素を備えてもよい。例えば、電流感知構成要素は、電流センサ（例えば、２１２－２又は２１２－４）に接続された抵抗器（例えば、Ｒ１ ２１０－２又はＲ２ ２１０－４）を備えてもよい。電流感知構成要素（例えば、Ｒ１ ２１０－２又はＲ２ ２１０－４）は、対応するホールドアップコンデンサ（例えば、Ｃ１ ２０６－２又はＣ２ ２０６－４）に直列に接続されてもよい。例えば、コンデンサ（例えば、２０６－２）は、電流センサ（例えば、２１２－２）に結合された電流感知構成要素（例えば、Ｒ１ ２１０－２）に接続される。更なる例では、コンデンサ（例えば、２０６－４）は、電流センサ（例えば、２１２－４）に結合された電流感知構成要素（例えば、Ｒ２ ２１０－４）に接続される。

【0032】

いくつかの態様では、短絡故障がホールドアップコンデンサに発生した場合、電流感知構成要素を流れる電流が閾値電流値より大きく、この電流によって、感知回路（例えば、２１２－２又は２１２－４）の出力がトリガ閾値より大きくなり、感知回路の出力によって、比較器回路（例えば、２１６－２又は２１６－４）の出力がスイッチ回路（例えば、２０８－２又は２０８４）をオフにし、オフにされたスイッチ回路によって、ホールドアップコンデンサ（例えば、Ｃ１ ２０６－２又はＣ２ ２０６－４）が分離される。

【0033】

いくつかの態様では、スイッチ回路は、ホールドアップコンデンサと接地ノードとの間に結合される。例えば、図２Ｂに示される例示的な回路では、スイッチ２０８－２は、コンデンサ２０６－２と接地ノード２１４－２との間に結合され、スイッチ２０８－４は、コンデンサ２０６－４と接地ノード２１４－４との間に結合される。接地ノードは、低電源ノード又は第１の電源ノードと呼ばれることがある。接地ノードは、接地、低電源電圧又は電源の第１端に接続されるように構成されてもよい。

【0034】

感知回路の出力がトリガ閾値より大きい場合、比較器回路の出力は、スイッチ回路をオフにさせる。スイッチ回路がオフされると、ホールドアップコンデンサは接地ノードから切り離される。いくつかの態様では、感知回路の出力がトリガ閾値未満である場合、比較器回路の出力は、スイッチ回路をオンのままにさせる。スイッチ回路がオンのままであれば、ホールドアップコンデンサは分離されず、ホールドアップコンデンサはスイッチ回路を介して接地ノードに結合される。

【0035】

いくつかの態様では、複数の回路構成要素は並列に接続されてよく、複数の回路構成要素のホールドアップコンデンサは並列に接続されてよい。

【0036】

いくつかの態様では、検出及び分離回路は、ホールドアップコンデンサ（例えば、コンデンサ２０６－２）に結合された電流感知回路（例えば、２１２－２、又は２１０－２及び２１２－２）と、電流感知回路に結合された電圧比較器回路（例えば、電圧比較器２１６－２）と、電圧比較器回路及びホールドアップコンデンサに接続されたスイッチ回路（例えば、スイッチ２０８－２）とを備える。ホールドアップコンデンサが故障していない場合、電流感知回路の出力は電圧比較器回路のトリガ閾値未満であり、電圧比較器回路の出力によってスイッチ回路がオン位置に留まることが可能になる。ホールドアップコンデンサに短絡故障が発生した場合、電流感知回路（又は電流感知回路の少なくとも一部）を流れる電流が閾値電流値より大きく、電流感知回路の出力が電圧比較器回路のトリガ閾値より大きくなり、電圧比較器回路の出力がスイッチ回路をオフにすることを可能にし、更にホールドアップコンデンサを分離させる。

【0037】

いくつかの態様では、電流感知回路は、電流感知抵抗器（例えば、抵抗器２１０－２）及び電流センサ（例えば、電流センサ２１２－２）を備える。電流感知抵抗器の第１端は、ホールドアップコンデンサに直列に接続されてもよい（例えば、抵抗器２１０－２の一端は、コンデンサ２０６－２に直列に接続される）。電流感知抵抗器の第２端は、電源ノード（例えば、２１３－２）に接続されてもよく、電流センサは、電流感知抵抗器に並列に接続されてもよい（例えば、抵抗器２１０－２は、電流センサ２１２－２に並列に接続される）。電流センサの第１のノードは、電流感知抵抗器の第１端に結合されてもよく、電流センサの第２のノードは、電流感知抵抗器の第２端に結合されてもよい。例えば、電流センサ２１２－２については、＋ｉｎとラベル付けされたノードが抵抗器２１０－２の一端に接続され、－ｉｎとラベル付けされたノードが抵抗器２１０－２の他端に接続される。電源ノード（例えば、２１３－２又は２１３－４）は、高電源ノード又は第２の電源ノードと呼ばれることがある。電源ノードは、高電源電圧又は電源の第２端に接続されるように構成されてもよい。

【0038】

いくつかの態様では、データ記憶デバイスは、データ記憶デバイスをホスト（例えば、ホスト１０４）に結合するためのホストインターフェース（例えば、インターフェース１０５）を更に備えてもよい。コントローラ２０２は、ホストインターフェースを使用して、複数の回路構成要素のステータスをホストに通信するように構成されてもよい。

【0039】

図２Ｃは、１つ以上の実施形態による、データ記憶デバイスにバックアップ電力を供給するために使用される電力バンク内の任意の故障したコンデンサを検出及び分離するために使用され得る、例示的な回路２０４を含む、電子構成要素の第２の例を示す。図２Ｃに示される構成要素のいくつか（例えば、２０４及び２０２）は、同じ要素番号を有する図２Ｂに示される構成要素と同じ又は実質的に同じであってもよく、したがって、簡潔にするために、それらの繰り返しの説明は省略される場合がある。

【0040】

図２Ｃに示す例では、データ記憶デバイス（例えば、データ記憶デバイス１００又はエンタープライズソリッドステートドライブ）は、複数の回路構成要素とコントローラ２０２との間に接続されたデジタルＩ／Ｏエキスパンダ２２０を更に備えてもよい。デジタルＩ／Ｏエキスパンダは、複数の回路構成要素のうち１つのステータスが変化したときに、コントローラ２０２への割込み（非同期信号）（例えば、入力変化通知割込み２２２として示される）を生成するように構成されてもよい。コントローラ２０２は、デジタルＩ／Ｏエキスパンダ２２０とコントローラ２０２との間のインターフェースのステータスをチェックして、どのホールドアップコンデンサが故障しているかを決定するように構成されてもよい。いくつかの態様では、インターフェースはＩ／Ｏノードを備えてもよく、コントローラ２０２は、ホールドアップコンデンサのステータスを記憶し、Ｉ／Ｏノードのステータスを記憶されたステータスと比較するように構成されてもよい。ホールドアップコンデンサのステータスの各々は、ホールドアップコンデンサのそれぞれ１つに対応してもよい。Ｉ／Ｏノードのステータスの各々は、Ｉ／Ｏノードのそれぞれの１つに対応してもよい。

【0041】

図２Ｂ及び図２Ｃを参照すると、いくつかの態様では、複数の回路構成要素は、データ記憶デバイスの容量及びデータ記憶デバイスのタイプのうち少なくとも１つに基づくいくつかのホールドアップコンデンサを有するように構成されてもよい。例えば、トリプルレベルセル（Triple-Level Cell、ＴＬＣ）又はクアッドレベルセル（Quad-Level Cell、ＱＬＣ）データ記憶デバイスは、１テラバイト（ＴＢ）、２ＴＢ、４ＴＢ、８ＴＢ、１６ＴＢ又は３２ＴＢの容量を有してもよく、ホールドアップコンデンサの数は、データ記憶デバイスの容量及び／又はタイプ（例えば、ＴＬＣ対ＱＬＣ）に基づいて決定されてもよい。データパス設計を含む記憶メモリタイプは、インフライトデータ及び他の脆弱なデータ（制御情報を含む）が確実に保護されるためにどれだけのエネルギーが必要とされるかを規定してもよい。

【0042】

いくつかの態様では、是正措置は、書き込みコマンドを受信することを中止する（例えば、将来のコマンドの処理を中止するが、進行中の書き込みコマンドを完了する）が、ホストから読み取りコマンドを受信し続けることを含んでもよい。例示的な書き込みコマンドは、任意のタイプの不揮発性メモリエクスプレス（Non-Volatile Memory express、ＮＶＭｅ）書き込みプロトコルコマンド、例えば、ＮＶＭｅ書き込みコマンド、ＮＶＭｅゼロ書き込みコマンド、ＮＶＭｅ融合コマンドを含む。

【0043】

更に図２Ｂ及び図２Ｃを参照すると、コンデンサ（例えば、Ｃ１ ２０６－２及びＣ２ ２０６－４）は、並列に接続されてもよい。電流感知構成要素（例えば、Ｒ１ ２１０－２及びＲ２ ２１０－４）は、高精度電流感知抵抗器であってもよい。抵抗器及び電流センサ（例えば、２１０－２及び２１２－２、又は２１０－４及び２１２－４）を備える電流感知回路の出力は、電圧比較器（例えば、２１６－２又は２１６－４）に接続されてもよい。電圧比較器の出力は、コンデンサ（例えば、Ｃ１ ２０６－２又はＣ２ ２０６－４）と直列に接続されたスイッチ（例えば、２０８－２又は２０８－４）に接続されてもよい。コンデンサ（例えば、Ｃ１ ２０６－２又はＣ２ ２０６－４）が健全であり、適切に動作しているとき、電流感知回路の出力は、電圧比較器のトリガ閾値未満であってもよい。したがって、電圧比較器の出力はハイであり、スイッチはオン位置のままである。コンデンサに短絡故障が発生すると、電流感知回路に大電流が流れる場合がある。電流感知回路の出力は、電圧比較器のトリガ閾値より高くてもよい。したがって、電圧比較器の出力はローであり、スイッチはオフにされる。このようにして、故障したコンデンサを分離してもよい。

【0044】

いくつかの態様では、電圧比較器の出力は、コントローラ２０２の汎用入力／出力（General Purpose Input/Output、ＧＰＩＯ）ピンに接続されてもよい。コントローラ上で動作するファームウェアは、これらのＧＰＩＯピンのステータスを読み取り、コンデンサバンク（例えば、２０６－２及び２０６－４）の健全性のステータスを決定してもよい。故障したコンデンサが検出された場合、ファームウェアは、適切な措置を取るために、データ記憶デバイスのステータスをホストに報告してもよい。従来のシステムでは、コンデンサの健全性チェックが頻繁に行われない場合、故障したコンデンサが検出される前に長い期間の遅延が生じる可能性がある。ファームウェアは、コンデンサバンクに関する問題を検出する場合がある。しかしながら、遅延が大きいと、十分な容量がないためにデータ記憶デバイスが電力を失う可能性がある。これは、ユーザデータの損失につながる可能性があり、場合によっては、電源投入後であってもデータ記憶デバイスが機能しなくなる可能性がある。上記で説明した技術及び回路は、そのような問題の１つ以上に対処するために使用されてもよい。

【0045】

１つ以上の実施形態による、データ記憶デバイス内のハードウェア回路を使用して故障したホールドアップコンデンサを検出及び分離するための例示的なプロセス３００を示すフローチャートである図３に関して、図１、図２Ｂ及び図２Ｃに示す構造を説明することが有益であり得る。

【0046】

図１、図２Ｂ、図２Ｃ及び図３を参照すると、データ記憶システムデバイス（例えば、データ記憶デバイス１００）は、不揮発性メモリ（例えば、フラッシュメモリ１０３）と、コントローラ（例えば、コントローラ２０２）と、不揮発性メモリ及びコントローラに結合されたハードウェア回路（例えば、２０４－２及び２０４－４を含む２０４）とを備えてもよい。ハードウェア回路は、不揮発性メモリ及びコントローラを備えてもよいデータ記憶デバイスにバックアップ電力を提供するように構成される。（プロセス３０２を参照）。ハードウェア回路はまた、バックアップ電力を提供するために使用される故障したホールドアップコンデンサ（複数可）を検出し、分離するように構成されてもよい。（プロセス３０４を参照）。ハードウェア回路の例は、１つ以上の実施形態に従って、図２Ｂ及び図２Ｃを参照して上述されている。プロセス３００はまた、コントローラ（例えば、２０２、１０１又は１０７）において、同コントローラによって、又は同コントローラのために、ハードウェア回路に結合されたインターフェースのステータスを取得すること（プロセス３０６参照）と、インターフェースのステータスに基づいてハードウェア回路のステータスを決定すること（プロセス３０８参照）と、ハードウェア回路のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、データ記憶デバイスのための是正措置を実行すること（プロセス３１０を参照）と、を含んでもよい。

【0047】

図３のプロセス３０２及び３０４は、ハードウェアで実装されてもよく、例えば、ハードウェア回路（例えば、２０４、２０４－２、２０４－４又はそれらの構成要素）において、又はそれによって実行されてもよい。１つ以上の例では、プロセス３０２は、例えば、ハードウェアホールドアップコンデンサ（例えば、２０６－２及び２０６－４）において、又はそれによって実行されてもよい。１つ以上の例では、プロセス３０４は、例えば、検出及び分離回路（例えば、２１０－２、２０８－２、２１２－２及び２１６－２、又は２１０－４、２０８－４、２１２－４及び２１６－４）において、又はそれによって実行されてもよい。

【0048】

１つ以上の態様では、プロセス３０２は、ホスト（例えば、１０４）又はコントローラ（例えば、２０２、１０１又は１０７）を使用せずに、ホスト（例えば、１０４）又はコントローラ（例えば、２０２、１０１又は１０７）による介入又は割込みなしに、ホスト（例えば、１０４）から独立して、及び／又はコントローラ（例えば、２０２、１０１又は１０７）から独立して実行される。１つ以上の態様では、プロセス３０２は、ソフトウェア、ファームウェア又は命令を使用せずに実行される。１つ以上の態様では、プロセス３０２はハードウェアのみによって実行される。１つ以上の態様では、プロセス３０２は、命令又はコマンドを受信することなく実行される。１つ以上の態様では、プロセス３０２は、遅延又は待機期間なしに実行される。

【0049】

１つ以上の態様では、プロセス３０４は、ホスト（例えば、１０４）又はコントローラ（例えば、２０２、１０１又は１０７）を使用せずに、ホスト（例えば、１０４）又はコントローラ（例えば、２０２、１０１又は１０７）による介入又は割込みなしに、ホスト（例えば、１０４）から独立して、及び／又はコントローラ（例えば、２０２、１０１又は１０７）から独立して実行される。１つ以上の態様では、プロセス３０４は、ソフトウェア、ファームウェア又は命令を使用せずに実行される。１つ以上の態様では、プロセス３０４はハードウェアのみによって実行される。１つ以上の態様では、プロセス３０４は、命令又はコマンドを受信することなく実行される。１つ以上の態様では、プロセス３０４は、遅延又は待機期間なしに実行される。

【0050】

コントローラ（例えば、２０２、１０１及び／又は１０７）は、図３のプロセス３００のうちのいくつか（例えば、３０６、３０８及び３１０）を実行してもよい。コントローラ（例えば、２０２、１０１及び／又は１０７）は、プロセス３００のうちのいくつか（例えば、３０６、３０８及び３１０）を発生させてもよく、又はコントローラ（例えば、２０２、１０１及び／又は１０７）は、コントローラ１０７（及びレジスタ１０６）にプロセス３００のうちのいくつか（例えば、３０６、３０８及び３１０）を実行させるか、又は容易にする命令を提供してもよい。

【0051】

非一時的マシン可読媒体（例えば、１０２、１０６、又は１０１内のメモリ）は、コンピュータ、マシン又はプロセッサ（例えば、２０２、１０１又は１０７）によって実行されると、図３のプロセスのうちのいくつか（例えば、３０６、３０８及び３１０）を実行するマシン実行可能命令を含んでもよい。プロセス３００のうちのいくつか（例えば、３０６、３０８及び３１０）は、ハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせとして実行されてもよい。

【0052】

図２Ｂ及び図２Ｃに示す例では、ハードウェア回路（例えば、２０４）は、２つの回路構成要素（例えば、２０４－２及び２０４－４）を備える。別の例では、ハードウェア回路は、２つの回路構成要素ではなく１つの回路構成要素を備えてもよいことに留意されたい。更に別の例では、ハードウェア回路は、３つ以上の回路構成要素を備えてもよい。

【0053】

一例では、ハードウェア回路（例えば、２０４）は、ファームウェア又はソフトウェアを使用せずにハードウェア構成要素のみを使用して実装される。

【0054】

本開示の態様の様々な例が以下で説明される。これらは例として提供され、主題技術を限定するものではない。

【0055】

主題技術の１つ以上の態様は、データを記憶するように構成された不揮発性メモリと、ハードウェア回路と、コントローラとを備えてもよいデータ記憶デバイスを提供する。ハードウェア回路は、コントローラに結合されてもよく、不揮発性メモリ及びコントローラにバックアップ電力を提供するように構成されてもよい。ハードウェア回路は、複数の回路構成要素を備えてもよい。複数の回路構成要素の各々は、ホールドアップコンデンサと、ホールドアップコンデンサが故障しているかどうかを検出するように構成され、ホールドアップコンデンサが故障しているときにホールドアップコンデンサを分離するように構成され得る検出及び分離回路とを備えてもよい。コントローラは、不揮発性メモリを制御し、ホストと通信するように構成されてもよい。コントローラは、複数の回路構成要素に結合されたインターフェースのステータスを取得し、インターフェースのステータスに基づいて複数の回路構成要素のステータスを決定し、複数の回路構成要素のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、データ記憶デバイスのための是正措置を実行するように構成されてもよい。

【0056】

他の態様では、データ記憶デバイス内の故障したホールドアップコンデンサを検出及び分離するための方法が提供される。いくつかの態様によれば、方法は、１つ以上のデータ記憶デバイスのための１つ以上のハードウェア回路及び／又はコントローラを使用して実行されてもよい。方法は、コントローラ及び不揮発性メモリに結合されたハードウェア回路において、不揮発性メモリ及びコントローラのためのバックアップ電力を提供することと、ハードウェア回路のホールドアップコンデンサが故障しているかどうかを検出し、ホールドアップコンデンサが故障している場合にホールドアップコンデンサを分離することと、を含んでもよい。方法は、コントローラにおいて、ハードウェア回路に結合されたインターフェースのステータスを取得することと、インターフェースのステータスに基づいてハードウェア回路のステータスを決定することと、ハードウェア回路のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、データ記憶デバイスのための是正措置を実行することと、を含んでもよい。

【0057】

更なる態様では、システムは、（ｉ）不揮発性メモリのためのバックアップ電力を提供し、故障したホールドアップコンデンサを検出し、（ｉｉ）分離するための第１の手段と、第１の手段に結合されたインターフェースのステータスを取得するための第２の手段と、インターフェースのステータスに基づいて第１の手段のステータスを決定するための第３の手段と、第１の手段のステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って是正措置を実行するための第４の手段と、を備えてもよい。

【0058】

データ記憶デバイス内の故障したホールドアップコンデンサを検出及び分離するシステム及び方法が開示される。したがって、説明される方法及びシステムは、記憶デバイスの機能を改善する性能上の利益を提供する。

【0059】

主題技術の他の構成は、主題技術の様々な構成が例示として示され説明されている本明細書の詳細な説明から当業者には容易に明らかになることが理解される。理解されるように、主題技術は、他の異なる構成が可能であり、そのいくつかの詳細は、すべて主題技術の範囲から逸脱することなく、様々な他の点において修正可能である。したがって、図面及び詳細な説明は、本質的に例示的なものとみなされるべきであり、限定的なものとみなされるべきではない。

【0060】

当業者は、本明細書に説明される様々な例解的なブロック、モジュール、要素、構成要素、方法及びアルゴリズムが、電子ハードウェア、コンピュータソフトウェア、又はその両方の組み合わせとして実装され得ることを理解するであろう。ハードウェア及びソフトウェアのこの互換性を例解するために、様々な例解的なブロック、モジュール、要素、構成要素、方法及びアルゴリズムが、概してそれらの機能性に関して上記に説明されている。そのような機能性がハードウェア又はソフトウェアとして実装されるかどうかは、システム全体に課せられる特定のアプリケーション及び設計制約に依存する。当業者は、説明された機能を特定のアプリケーションごとに様々な方法で実装してもよい。様々な構成要素及びブロックは、すべて主題技術の範囲から逸脱することなく、異なって配置（例えば、異なる順序で配置されるか、又は異なる方法で区分）されてもよい。

【0061】

開示されたプロセスにおけるステップの特定の順序又は階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序又は階層が並べ替えられ得ることを理解されたい。ステップのいくつかは同時に実行されてもよい。添付の方法請求項は、様々なステップの要素を例示的な順序で提示しており、提示された特定の順序又は階層に限定されることを意図していない。

【0062】

先の説明は、当業者が本明細書で説明された様々な態様を実施することを可能にするために提供される。先の説明は、主題技術の様々な例を提供しており、主題技術はこれらの例に限定されない。これらの態様に対する様々な修正は、当業者には容易に明らかになり、本明細書で定義される一般原理は、他の態様に適用され得る。したがって、特許請求の範囲は、本明細書に示される態様に限定されるものではなく、特許請求の範囲の文言と一致する全範囲が与えられるべきであり、単数形の要素への言及は、具体的にそのように述べられない限り、「唯一」を意味するものではなく、むしろ「１つ以上」を意味するものである。別段の定めがない限り、「いくつか」という用語は、１つ以上を指す。男性の代名詞（例えば、彼の（his））、女性及び中性（例えば、彼女（her）及びその（its））を含み、逆もまた同様である。見出し及び小見出しは、もしあれば、便宜上使用されるにすぎず、主題技術を限定するものではない。

【0063】

「態様」などの語句は、そのような態様が主題技術に不可欠であること、又はそのような態様が主題技術のすべての構成に適用されることを暗示するものではない。一態様に関する開示は、すべての構成、又は１つ以上の構成に適用されてもよい。一態様は、１つ以上の例を提供してもよい。態様などの語句は、１つ以上の態様を指してもよく、逆もまた同様である。「実施形態」などの語句は、そのような実施形態が主題技術に不可欠であること、又はそのような実施形態が主題技術のすべての構成に適用されることを暗示するものではない。一実施形態に関する開示は、すべての実施形態、又は１つ以上の実施形態に適用されてもよい。一実施形態は、１つ以上の例を提供してもよい。「実施形態」などの語句は、１つ以上の実施形態を指してもよく、逆もまた同様である。「構成」などの語句は、そのような構成が主題技術に不可欠であること、又はそのような構成が主題技術のすべての構成に適用されることを暗示するものではない。一構成に関する開示は、すべての構成、又は１つ以上の構成に適用されてもよい。一構成は、１つ以上の例を提供してもよい。「構成」などの語句は、１つ以上の構成を指してもよく、逆もまた同様である。

【0064】

「例示的な」という語は、本明細書では、「例又は例示として機能すること」を意味するために使用される。本明細書において「例示的な」として記載されたいかなる態様若しくは設計も、他の態様若しくは設計よりも必ずしも好ましい又は有利であると解釈されるべきではない。

【0065】

第１の要素、第２の要素「及び／又は」第３の要素という表現は、第１、第２及び第３の要素のうちの１つとして、又は第１、第２及び第３の要素のいずれか若しくはすべての組み合わせとして理解されるべきである。例として、Ａ、Ｂ及び／又はＣは、Ａのみ、Ｂのみ、Ｃのみ、Ａ、Ｂ及びＣのいずれか又はいくつかの組み合わせ、又はＡ、Ｂ及びＣのすべて、を指すことができる。

【0066】

「少なくとも１つ」という用語は、関連する列挙された項目のうち１つ以上の任意の及びすべての組み合わせを含むものとして理解されるべきである。例えば、「第１項目、第２項目及び第３項目のうち少なくとも１つ」という意味は、第１項目、第２項目又は第３項目のうちいずれか１つだけでなく、第１項目、第２項目及び第３項目のうち２つ以上から提案された項目の組み合わせを意味する。

【0067】

ある要素が別の要素に「接続」又は「結合」されているとき、その要素は、別の要素に直接接続又は結合されているだけでなく、別段の指定がない限り、要素間に配置又は挿入された１つ以上の介在要素を介して別の要素に間接的に接続又は結合されていることもある。

【0068】

当業者に知られている、又は後に知られるようになる、本開示全体にわたって説明される様々な態様の要素に対するすべての構造的及び機能的等価物は、参照によって本明細書に明示的に組み込まれ、特許請求の範囲によって包含されることが意図される。更に、本明細書で開示されるものは、そのような開示が特許請求の範囲に明示的に記載されているかどうかにかかわらず、公衆に捧げられることを意図されていない。要素が「のための手段（means for）」という句を使用して明示的に記載されていない限り、又は方法請求項の場合、要素が「のためのステップ（step for）」という句を使用して記載されていない限り、その要素は、３５ Ｕ．Ｓ．Ｃ．§１１２、第６パラグラフの規定の下で解釈されるべきではない。更に、「含む（include）」、「有する（have）」などの用語が本明細書又は特許請求の範囲で使用される限り、そのような用語は、「備える（comprise）」が特許請求の範囲において移行句として使用されるときに解釈されるように、「備える（comprise）」と同様に包括的であることが意図される。

【図1】

【図2A】

【図2B】

【図2C】

【図3】

【手続補正書】

【提出日】2024-07-03

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

データを記憶するように構成される不揮発性メモリと、
コントローラに結合され、前記不揮発性メモリ及び前記コントローラにバックアップ電力を提供するように構成されたハードウェア回路と、を備えるデータ記憶デバイスであって、前記ハードウェア回路は複数の回路構成要素を備え、前記複数の回路構成要素の各々は、
ホールドアップコンデンサと、
前記ホールドアップコンデンサが故障しているかどうかを検出するように構成され、前記ホールドアップコンデンサが故障しているときに前記ホールドアップコンデンサを分離するように構成された検出及び分離回路と、を備え、
前記コントローラは、前記不揮発性メモリを制御し、ホストと通信するように構成され、前記コントローラは、
前記複数の回路構成要素に結合されたインターフェースのステータスを取得し、
前記インターフェースの前記ステータスに基づいて、前記複数の回路構成要素のステータスを決定し、
前記複数の回路構成要素の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、前記データ記憶デバイスのための是正措置を実行する、ように構成される、データ記憶デバイス。

【請求項2】

前記検出及び分離回路は、前記故障したホールドアップコンデンサを検出又は分離するために前記ホスト又は前記コントローラからいかなるコマンドも受信することなく、前記ホールドアップコンデンサが故障していることを検出し、前記故障したホールドアップコンデンサを分離するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項3】

前記検出及び分離回路は、
前記ホールドアップコンデンサが故障しているかどうかを検出し、前記ホールドアップコンデンサが故障しているかどうかの検出に基づいて出力を生成するように構成された感知回路と、
前記感知回路に結合された比較器回路であって、前記感知回路の前記出力を受信し、前記感知回路の前記出力をトリガ閾値と比較し、前記感知回路の前記出力を前記トリガ閾値と比較することに基づいて前記比較器回路の出力を生成するように構成された、比較器回路と、
前記比較器回路及び前記ホールドアップコンデンサに結合され、前記比較器回路の前記出力に基づいてオン又はオフにされるように構成されたスイッチ回路と、を備える、請求項１に記載のデータ記憶デバイス。

【請求項4】

前記感知回路は、前記ホールドアップコンデンサに短絡故障が発生したとき、前記ホールドアップコンデンサが故障していることを検出するように構成される、請求項３に記載のデータ記憶デバイス。

【請求項5】

前記感知回路は、電流感知構成要素を備え、
前記電流感知構成要素は、前記ホールドアップコンデンサに直列に接続され、
前記ホールドアップコンデンサに短絡故障が発生したとき、前記電流感知構成要素を流れる電流が閾値電流値より大きく、この電流によって前記感知回路の前記出力が前記トリガ閾値より大きくなり、前記感知回路の前記出力によって前記比較器回路の前記出力が前記スイッチ回路をオフにし、前記オフにされたスイッチ回路によって前記ホールドアップコンデンサが分離される、請求項３に記載のデータ記憶デバイス。

【請求項6】

前記スイッチ回路は、前記ホールドアップコンデンサと第１の電源ノードとの間に結合され、
前記感知回路の前記出力が前記トリガ閾値より大きいとき、前記比較器回路の前記出力は、前記スイッチ回路をオフにさせ、
前記スイッチ回路がオフされると、前記ホールドアップコンデンサは前記第１の電源ノードから切り離される、請求項３に記載のデータ記憶デバイス。

【請求項7】

前記スイッチ回路は、前記ホールドアップコンデンサと第１の電源ノードとの間に結合され、
前記感知回路の前記出力が前記トリガ閾値未満であるとき、前記比較器回路の前記出力は、前記スイッチ回路をオンのままにさせ、
前記スイッチ回路がオンのままであるとき、前記ホールドアップコンデンサは分離されず、前記スイッチ回路を介して前記第１の電源ノードに結合される、請求項３に記載のデータ記憶デバイス。

【請求項8】

前記複数の回路構成要素は並列に接続され、
前記複数の回路構成要素の前記ホールドアップコンデンサは並列に接続される、請求項１に記載のデータ記憶デバイス。

【請求項9】

前記検出及び分離回路は、
前記ホールドアップコンデンサに結合された電流感知回路と、
前記電流感知回路に結合された電圧比較器回路と、
前記電圧比較器回路と前記ホールドアップコンデンサとに接続されたスイッチ回路と、を備える、請求項１に記載のデータ記憶デバイス。

【請求項10】

前記ホールドアップコンデンサが故障していないとき、前記電流感知回路の出力が前記電圧比較器回路のトリガ閾値未満であり、前記電圧比較器回路の出力によって前記スイッチ回路がオン位置に留まることが可能になり、
前記ホールドアップコンデンサに短絡故障が発生したとき、前記電流感知回路を流れる電流が閾値電流値より大きく、前記電流感知回路の前記出力が前記電圧比較器回路の前記トリガ閾値より大きくなり、前記電圧比較器回路の前記出力が前記スイッチ回路をオフにすることを可能にし、前記ホールドアップコンデンサを分離させる、請求項９にデータ記憶デバイス。

【請求項11】

前記電流感知回路は、電流感知抵抗器と電流センサとを備え、
前記電流感知抵抗器の第１端は、前記ホールドアップコンデンサに直列に接続され、
前記電流感知抵抗器の第２端は、第２電源ノードに接続され、
前記電流センサは、前記電流感知抵抗器に並列に接続され、前記電流センサの第１のノードは、前記電流感知抵抗器の前記第１端に結合され、前記電流センサの第２のノードは、前記電流感知抵抗器の前記第２端に結合される、請求項９に記載のデータ記憶デバイス。

【請求項12】

前記データ記憶デバイスを前記ホストに結合するためのホストインターフェースを更に備え、
前記是正措置を実行するように構成された前記コントローラは、前記ホストインターフェースを使用して、前記複数の回路構成要素の前記ステータスを前記ホストに通信するように構成された前記コントローラを含む、請求項１に記載のデータ記憶デバイス。

【請求項13】

前記複数の回路構成要素と前記コントローラとの間に接続されたデジタルＩ／Ｏエキスパンダを更に備え、前記デジタルＩ／Ｏエキスパンダは、前記複数の回路構成要素のうち１つのステータスが変化したときに前記コントローラへの割込みを生成するように構成され、前記コントローラは、前記デジタルＩ／Ｏエキスパンダと前記コントローラとの間のインターフェースのステータスをチェックして、前記ホールドアップコンデンサのうちのどれが故障しているかを決定するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項14】

前記インターフェースは、Ｉ／Ｏノードを備え、
前記コントローラは、前記ホールドアップコンデンサのステータスを記憶し、前記Ｉ／Ｏノードのステータスを前記記憶されたステータスと比較するように構成され、
前記ホールドアップコンデンサの前記ステータスの各々は、前記ホールドアップコンデンサのそれぞれの１つに対応し、
前記Ｉ／Ｏノードの前記ステータスの各々は、前記Ｉ／Ｏノードのそれぞれ１つに対応する、請求項１３に記載のデータ記憶デバイス。

【請求項15】

前記複数の回路構成要素は、前記データ記憶デバイスの容量及び前記データ記憶デバイスのタイプのうちの少なくとも１つに基づくいくつかのホールドアップコンデンサを有するように構成される、請求項１に記載のデータ記憶デバイス。

【請求項16】

前記是正措置は、前記ホストからの書き込みコマンドの受信を停止するが、読み取りコマンドの受信を継続することを含む、請求項１に記載のデータ記憶デバイス。

【請求項17】

データ記憶デバイス内の故障したホールドアップコンデンサを検出及び分離するための方法であって、
コントローラ及び不揮発性メモリに結合されたハードウェア回路において、
前記不揮発性メモリ及び前記コントローラにバックアップ電力を提供することと、
前記ハードウェア回路のホールドアップコンデンサが故障しているかどうかを検出し、前記ホールドアップコンデンサが故障している場合、前記ホールドアップコンデンサを分離することと、
前記コントローラにおいて、
前記ハードウェア回路に結合されたインターフェースのステータスを取得することと、
前記インターフェースの前記ステータスに基づいて前記ハードウェア回路のステータスを決定することと、
前記ハードウェア回路の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って、前記データ記憶デバイスのための是正措置を実行することと、を含む、方法。

【請求項18】

前記ハードウェア回路は、前記コントローラ又は前記データ記憶デバイスに結合されたホストからいかなるコマンドも受信することなく、前記ホールドアップコンデンサが故障していることを検出し、前記故障したホールドアップコンデンサを分離する、請求項１７に記載の方法。

【請求項19】

前記是正措置は、前記データ記憶デバイスに結合されたホストからの書き込みコマンドの受信を停止するが、読み取りコマンドの受信を継続することを含む、請求項１７に記載の方法。

【請求項20】

ハードウェア回路と、
不揮発性メモリのためのバックアップ電力を提供し、故障したホールドアップコンデンサを検出及び分離するための第１の手段と、
前記第１の手段に結合されたインターフェースのステータスを取得するための第２の手段と、
前記インターフェースの前記ステータスに基づいて前記第１の手段のステータスを決定するための第３の手段と、
前記第１の手段の前記ステータスが１つ以上の故障したホールドアップコンデンサに対応するという決定に従って是正措置を実行するための第４の手段と、を備えるシステム。

【国際調査報告】