特表 2024-542509 半導体ベースの単一光子放出計算断層撮影検出器のためのインタポーザ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-15

(54)【発明の名称】半導体ベースの単一光子放出計算断層撮影検出器のためのインタポーザ

(51)【国際特許分類】

   G01T 1/24 20060101AFI20241108BHJP

   G01T 1/161 20060101ALI20241108BHJP

【ＦＩ】

G01T1/24

G01T1/161 C

G01T1/161 B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024530414

(86)(22)【出願日】2021-12-01

(85)【翻訳文提出日】2024-06-18

(86)【国際出願番号】 US2021072652

(87)【国際公開番号】W WO2023101702

(87)【国際公開日】2023-06-08

(81)【指定国・地域】

(71)【出願人】

【識別番号】593063105

【氏名又は名称】シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッド

【氏名又は名称原語表記】Ｓｉｅｍｅｎｓ Ｍｅｄｉｃａｌ Ｓｏｌｕｔｉｏｎｓ ＵＳＡ，Ｉｎｃ．

(74)【代理人】

【識別番号】110003317

【氏名又は名称】弁理士法人山口・竹本知的財産事務所

(74)【代理人】

【識別番号】100075166

【弁理士】

【氏名又は名称】山口 巖

(74)【代理人】

【識別番号】100133167

【弁理士】

【氏名又は名称】山本 浩

(74)【代理人】

【識別番号】100169627

【弁理士】

【氏名又は名称】竹本 美奈

(72)【発明者】

【氏名】サンピタック，パタニット

(72)【発明者】

【氏名】ロドリゲス，ミーシャー

(72)【発明者】

【氏名】カルバ，ジェイムス，フランク

【テーマコード（参考）】

2G188

4C188

【Ｆターム（参考）】

2G188AA02

2G188BB04

2G188CC29

2G188DD05

2G188DD06

2G188DD42

2G188DD45

4C188EE02

4C188FF04

4C188JJ05

(57)【要約】

【要約】
ＳＰＥＣＴにおける半導体ベースの検出器の試験または製造のために、導体を有するエラストマデバイスなどのインタポーザが、キャリアと半導体検出器との間に挟まれる。導体は信号処理回路への検出器電極の一時的な別個の接続を可能にし、信号処理回路を用いて動作する検出器の試験を提供する。インタポーザは試験のための別個の電気接続を提供するが、ＳＰＥＣＴシステムで使用するための最終的な完全に一体化された検出器で使用されてもよい。

【特許請求の範囲】

【請求項1】

単一光子放射型コンピュータ断層撮影（ＳＰＥＣＴ）検出器システムであって、
第１の検出器表面上に露出した第１の導体を有する半導体を備えるＳＰＥＣＴ検出器と、
取り付けられた信号処理回路を有するキャリアであって、第１のキャリア表面上に露出した第２の導体を有するキャリアと、前記ＳＰＥＣＴ検出器の第１の表面と前記キャリアの第２の表面との間のインタポーザであって、第１のインタポーザ表面と第２のインタポーザ表面との間に延在する第３の導体を有するインタポーザとを備え、前記第３の導体は、前記ＳＰＥＣＴ検出器の別個の検出セルのための別個の電気経路において前記第１の導体を前記第２の導体と電気的に接続する、インタポーザと、
を備えたＳＰＥＣＴ検出器システム。

【請求項2】

前記ＳＰＥＣＴ検出器が、前記第１の導体が前記別個の検出セルのための電気的に絶縁された電極であり、
前記キャリアがプリント回路基板を備え、
前記信号処理回路が、特定用途向け集積回路を含むピクセル化検出器を備える、
請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項3】

前記インタポーザが、前記ＳＰＥＣＴ検出器との接合がない凹凸接触状態にある、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項4】

前記キャリアが、前記ＳＰＥＣＴ検出器が試験装置内で前記キャリア上の前記インタポーザと取り外し可能に積み重ねられた試験リグ内にある、請求項３に記載のＳＰＥＣＴ検出器システム。

【請求項5】

前記インタポーザが、エラストマによって分離された前記第３の導体のアレイを備える、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項6】

前記別個の電気経路が、前記検出セルのいずれかの間を短絡することなく、前記キャリア上のパッドに前記検出セルを１対１で配置することを含む、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項7】

前記インタポーザが前記第１のインタポーザ表面上にマスクを備え、
前記マスクが前記第３の導体を前記１対１の配置のために露出させる、
請求項６に記載のＳＰＥＣＴ検出器システム。

【請求項8】

前記マスクが、前記検出セルのピッチで前記第３の導体を露出させるインタポーザセルを形成する電気絶縁ストリップの誘電体を備え、
前記電気絶縁ストリップは許容誤差スタックアップを収容する幅を有する、
請求項７に記載のＳＰＥＣＴ検出器システム。

【請求項9】

前記第３の導体が、前記インタポーザ内に湾曲ワイヤを備える、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項10】

前記第３の導体が、前記インタポーザ内に直線ワイヤを備える、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項11】

前記インタポーザが、前記第１および第２のインタポーザ表面がプレートの平行な最大表面であるプレートを備える、請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項12】

前記ＳＰＥＣＴ検出器が前記インタポーザに接合され、
前記インタポーザが前記キャリアに接合される、
請求項１に記載のＳＰＥＣＴ検出器システム。

【請求項13】

ガンマカメラの半導体センサを試験するための方法であって、
テストリグ内のエラストマ導体プレート上への前記半導体センサの配置するステップと、
前記半導体センサを弾性導体板にプレスするステップと、
前記半導体センサをガンマ線に曝露するステップと、
前記エラストマ導体プレートを介して、前記半導体センサに電気的に接続された検出器回路からの信号を使用して、前記ガンマ線を感知するための前記半導体センサの動作を試験するステップと、
を含む方法。

【請求項14】

前記プレスするステップが、前記半導体センサの検出器セルの電極から前記検出器回路に取り付けられたプリント回路基板のパッドまでのピクセル化された電気経路を形成するステップを含み、
前記試験するステップが、個々の前記検出器セルからの検出を試験するステップを含む、
請求項１３に記載の方法。

【請求項15】

前記試験するステップが、前記半導体センサ、前記検出器回路、およびプリント回路基板の動作を一緒に試験するステップを含み、
前記プリント回路基板が前記検出器回路に物理的に接続される、
請求項１３に記載の方法。

【請求項16】

前記試験するステップが、前記半導体センサを前記エラストマ導体プレートに接合することなく試験するステップを含む、請求項１５に記載の方法。

【請求項17】

前記半導体センサを取り外し、前記エラストマ導体プレートと前記検出器回路とが積み重ねられた試験基板を用いて前記検出器回路の動作を試験するステップを含む、請求項１５に記載の方法。

【請求項18】

単一光子放射型コンピュータ断層撮影（ＳＰＥＣＴ）システムであって、
患者領域を形成するハウジングと、
前記患者領域に隣接するガンマカメラであって、半導体検出器と、取り付けられた信号処理回路を有するキャリアと、前記キャリアと前記半導体検出器との間で直接接触するエラストマデバイスと、を備え、前記エラストマデバイスは、前記半導体検出器の電極を前記キャリアのパッドに電気的に接続され、電気的に絶縁された導体を有する、ガンマカメラと、
を備える、ＳＰＥＣＴシステム。

【請求項19】

前記キャリアがプリント回路基板を備え、
前記信号処理回路が特定用途向け集積回路を備え、前記エラストマデバイスが、前記エラストマデバイスの表面上に前記電気的に絶縁された導体を露出させる誘電体マスクを有する、
請求項１８に記載のＳＰＥＣＴシステム。

【請求項20】

前記半導体、前記キャリア、及び前記エラストマデバイスが、接着することなく互いにプレスする、請求項１８に記載のＳＰＥＣＴシステム。

【請求項21】

前記半導体検出器は検出セルの別々の電極を有する前記検出セルのピクセル化された検出器を備え、
前記キャリアの前記パッドは前記信号処理回路の別々の入力に電気的に絶縁されたトレースと接続し、
前記エラストマデバイスは前記絶縁された導体とエラストマ材料とのプレートを備える、請求項１８に記載のＳＰＥＣＴシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、単一光子放出型コンピュータ断層撮影（ＳＰＥＣＴ）発明の半導体検出器に関する。電流検出器は、電子機器に取り付ける前に試験される。唯一の試験はプレコンタクトアタッチメントであり、半導体検出器の製造業者は、複数の用途で使用するための検出器を適格にするための基礎として使用する。コネクタを有するキャリアボードは、検出器が中間ステップによって、またはキャリアおよび電子機器との相互作用によって引き起こされる追加の問題を有するかどうかを確認することなく、検出器に取り付けられる。これは今日の問題ではない。なぜなら、検出器を認定するために使用される試験器具はコネクタを有し、これらの検出器を交換するコストは問題が存在するとしても、重要ではないからである。

【0002】

より深刻な問題は検出器および特定用途向け集積回路（ＡＳＩＣ）がコンパクトで不可分なユニットに組み立てられるように、パッケージが完全に集積されるときに生じる。半導体検出器は、直接取り付け技術を使用する場合、接触後取り付け試験されない。取り付け後に必要に応じて検出器が動作していることの確認はない。正常に動作しない場合は、ＡＳＩＣを含むアセンブリ全体を廃棄する必要がある。

【発明の概要】

【0003】

導入として、以下に記載される好ましい実施形態は、ＳＰＥＣＴにおける半導体ベースの検出器の試験または製造のための方法およびシステムを含む。導体を有するエラストマデバイスなどのインタポーザは、キャリアと半導体検出器との間に挟まれる。導体は信号処理回路への検出器電極の一時的な別個の接続を可能にし、信号処理回路を用いて動作する検出器の試験を提供する。インタポーザは試験のための別個の電気接続を提供するが、ＳＰＥＣＴシステムで使用するための最終的な完全に一体化された検出器で使用されてもよい。

【0004】

第１の態様では、ＳＰＥＣＴ検出器システムが第１の検出器表面上に露出した第１の導体を有する半導体であるＳＰＥＣＴ検出器を含む。キャリアは、取り付けられた信号処理回路と、第１のキャリア表面上に露出した第２の導体とを有する。インタポーザは、ＳＰＥＣＴ検出器の第１の表面とキャリアの第２の表面との間にある。インタポーザは、第１および第２のインタポーザ表面の間に延在する第３の導体を有する。第３の導体は、ＳＰＥＣＴ検出器の別個の検出セルのための別個の電気経路において、第１の導体を第２の導体と電気的に接続する。

【0005】

一実施形態では、ＳＰＥＣＴ検出器が第１の導体が別個の検出セルのための電気的に絶縁された電極であるピクセル化検出器である。キャリアはプリント回路基板である。信号処理回路は、特定用途向け集積回路である。

【0006】

別の実施形態では、インタポーザがＳＰＥＣＴ検出器との接合がない凹凸接触状態にある。例えば、キャリアは、試験装置においてキャリア上のインタポーザと取り外し可能に積み重ねられたＳＰＥＣＴ検出器を有する試験リグ（rig）内にある。別の実施形態では、ＳＰＥＣＴ検出器はインタポーザに接合され、インタポーザはキャリアに接合される。

【0007】

さらに別の実施形態では、インタポーザがエラストマによって分離された第３の導体のアレイである。

【0008】

他の実施形態では、別個の電気経路が検出セルのいずれかの間を短絡することなく、キャリア上のパッドへの検出セルの１対１の配置である。第１のインタポーザ表面上にマスクを設けることによって、標準的なインタポーザまたはエラストマデバイスを使用することができる。マスクは、１対１の配置のための第３の導体を露出させる。例えば、マスクは、検出セルのピッチで第３の導体を露出させるインタポーザセルを形成する電気絶縁ストリップの誘電体である。電気絶縁ストリップは、許容誤差スタックアップを収容する幅を有する。

【0009】

いくつかの実施形態では、第３の導体がインタポーザ内の湾曲ワイヤである。他の実施形態では、第３の導体がインタポーザ内の直線ワイヤである。

【0010】

一実施形態では、インタポーザが第１および第２のインタポーザ表面がプレートの平行な最大表面であるプレートである。

【0011】

第２の態様では、ガンマカメラの半導体センサを試験する方法が提供される。半導体センサは、試験リグ内のエラストマ導体プレート上に配置される。半導体センサは、エラストマ導体プレートにプレスする。半導体センサはガンマ線に曝される。ガンマ線を感知するための半導体センサの動作は、エラストマ導体プレートを介して半導体センサに電気的に接続された検出器回路からの信号を使用して試験される。

【0012】

一実施形態では、押圧が半導体センサの検出器セル電極から検出器回路に取り付けられたプリント回路基板のパッドまでのピクセル化された電気経路を形成する。個々の検出器細胞からの検出を試験する。

【0013】

半導体センサ、検出回路、およびプリント回路基板の動作を試験する。プリント回路基板は検出器回路に物理的に接続されるが、半導体センサは切り離されてもよい。例えば、試験は、半導体センサがエラストマ導体プレートに接合されることなく実施される。

【0014】

第３の態様では、ＳＰＥＣＴシステムが患者領域を形成するハウジングと、患者領域に隣接するガンマカメラとを含む。ガンマカメラは、半導体検出器と、取り付けられた信号処理回路を有するキャリアと、キャリアと半導体検出器との間に直接接触するエラストマデバイスとである。エラストマデバイスは、半導体検出器の電極をキャリアのパッドに電気的に接続する電気的に絶縁された導体を有する。

【0015】

一実施形態ではキャリアはプリント回路基板であり、信号処理回路は特定用途向け集積回路であり、エラストマデバイスはエラストマデバイスの表面上に電気的に絶縁された導体を露出させる誘電体マスクを有する。

【0016】

別の実施形態では半導体、キャリア、およびエラストマデバイスは結合することなく互いにプレスする。他の実施形態では、半導体検出器が検出セルのうちの別々のものための電極のうちの別々の電極を有する検出セルのピクセル化検出器である。キャリアのパッドは電気的に絶縁されたトレースと接続して、信号処理回路の別々の入力に接続され、エラストマデバイスは絶縁された導体およびエラストマ材料のプレートである。

【0017】

本発明は、次の請求の範囲によって定義され、この欄の何れも、それらの請求の範囲を限定するものとして見なされるべきではない。本発明のそれ以上の観点及び利点については、好ましい実施形態と関連して以下において説明し、これらを独立して又は組合せ状態でクレーム請求する場合がある。

【図面の簡単な説明】

【0018】

構成要素（コンポーネント）及び図面は、必ずしも縮尺通りにはなっておらず、それどころか、本発明の原理を説明する際に誇張がなされている。さらに、図面に関し、同一の参照符号は、互いに異なる図全体にわたり対応の部分を示している。

【図1】図１は、試験用などのＳＰＥＣＴ検出器組立体の一実施形態を示す。

【図2】図２は、インタポーザを使用する例示的な試験リグを示す。

【図3】図３は、インタポーザにおける複数のワイヤ形状の例を示す。

【図4】図４は、電気経路接続の例を示す。

【図5】図５は、インタポーザ上の例示的なマスクを示す。

【図6】図６は、ＳＰＥＣＴイメージャまたはシステムの断面図である。

【図7】図７は、ＳＰＥＣＴ使用のための半導体検出器を試験するための方法の例示的な実施形態のフローチャート図である。

【発明を実施するための形態】

【0019】

ピクセル化された半導体検出器のために、マルチモジュール接触後試験器具が提供される。超高性能の次世代ＳＰＥＣＴシステムは、ダイレクトアタッチメント技術を用いた半導体ピクセル化検出器に基づいている。半導体検出器は、トレース長および寄生容量を最小限に抑えるためにＡＳＩＣが配置される同じＰＣＢ基板に直接取り付けられ、したがって、垂直に積み重ねられたコネクタおよび複数のキャリアおよびインタポーザボードを使用して達成可能であることを超えて、スペクトル性能を改善する。試験のために、予め取り付けられたＡＳＩＣを有するキャリアとセンサとの間の直接的な接触は、インタポーザまたは接触後のアタッチメントを介する。ピクセル化された電気経路を有するインタポーザは異なるグレードのセンサをキャリアに予め取り付ける、および／または製造および商業的設定でセンサをキャリアに取り付ける（すなわち、センサ取り付けステップを置き換える）ために、試験固定具として使用することができる。

【0020】

図１は、ＳＰＥＣＴ検出器システム１２０の一実施形態を示す。ＳＰＥＣＴ検出器システム１２０は半導体検出器１０２を試験するために使用され、例えば、初期試験の後、およびＳＰＥＣＴ撮像システムにおけるガンマカメラとして使用するための製造検出器を形成する直前に使用される。あるいは、ＳＰＥＣＴ検出器システム１２０がＳＰＥＣＴ撮像システムに組み立てられた生産検出器として使用される。

【0021】

ＳＰＥＣＴ検出器システム１２０は、ＳＰＥＣＴ検出器１０２と、インタポーザ１０６と、信号処理回路１０４を有するキャリア１０７とを含む。検出器１０２、インタポーザ１０６、およびキャリア１０７のこのスタックはベース（例えば、電子機器または信号ルーティングのためのプリント回路基板）１０８と力アプリケータ１１４（例えば、圧力板）との間などのフレーム内に配置され得る。他のフレームが使用されてもよい。検出器１０２、インタポーザ１０６、およびキャリア１０７のスタックを有するだけなど、追加の、異なる、またはより少ない構成要素が提供され得る。

【0022】

ＳＰＥＣＴ検出器１０２は半導体である。検出器１０２は、固体検出器である。ＳＩ、ＣＺＴ、ＣｄＴｅ、および／または他の材料などの任意の材料を使用することができる。ＳＰＥＣＴ検出器１０２は、ＣＺＴに対して約４ｍｍなどの任意の厚さでウェハ製造を用いて作製される。約５×５ｃｍなど、任意のサイズが使用され得る。図１は、検出器１０２の正方形を示す。長方形または六角形など、正方形以外の形状が使用されてもよい。

【0023】

ＳＰＥＣＴ検出器１０２は、患者からの放出などのガンマ放出を検出するように設計および構成される。例えば、半導体は、シリコン光子増倍セルのアレイとして形成される。

【0024】

ＳＰＥＣＴ検出器１０２は、ピクセル化された検出器である。ＳＰＥＣＴ検出器１０２は、センサのアレイを形成する。例えば、２．５×２．５ｃｍ又は５×５ｃｍの検出器１０２は、約２．２ｍｍのピクセルピッチを有する検出セルの１１×１１又は２１×２１ピクセルアレイである。アレイの各検出セルは、放出事象を別々に検出することができる。他の多数の画素、ピクセルピッチ、および／またはアレイのサイズが使用され得る。ピクセルまたは検出セルの六角形分布など、長方形以外のグリッドを使用することができる。

【0025】

陽極および陰極電極は、検出器１０２の対向する表面上に設けられる。本明細書の例では、より低い電圧（例えば、１０ボルト以下）のアノード電極１１０が使用される。カソード電極には、インタポーザを介して高電圧処理回路のためのキャリアにカソード電極を接続するなど、同じまたは同様の構成を使用することができる。トレースを有するワイヤまたはフレックス回路は、共通処理回路１０４がアノードおよびカソード信号の両方で動作するカソード電極からの信号ルーティングのために使用され得る。

【0026】

アノード電極１１０は、検出器１０２の表面に露出した導体である。電極１１０は検出セルと同じピッチを有し、検出器１０２の検出セルへの別個の接続のために互いに電気的に絶縁される。

【0027】

キャリア１０７は、信号処理回路１０４との電気的および物理的接続のためのプリント回路基板または他の材料である。代替実施形態では、信号処理回路１０４が露出したパッドまたは電極を有する半導体チップであるなど、キャリア１０７である。

【0028】

キャリア１０７は一方の側に信号処理回路１０４を有し、他方の側に露出した導体１１２を有する。キャリア１０７内に堆積されたトレースまたはワイヤは、導体１１２から信号処理回路１０４にルーティングする。導体１１２は、検出器１０２のアノード電極１１０から信号を受信するための電極、パッド、または他の導電性材料である。

【0029】

信号処理回路１０４は、アナログ回路、デジタル回路、またはアナログ回路とデジタル回路の両方である。ワイヤは検出器１０２の検出セルからの受信信号をフィルタリングし、増幅し、タイミングを決定し、エネルギーを決定し、および／または他の方法で処理するために、デバイス間をルーティングする。一実施形態では、信号処理回路１０４が特定用途向け集積回路（ＡＳＩＣ）である。ＡＳＩＣは、処理のためにフォーマットされる。検出器１０２の３×３グリッド内に９つのＡＳＩＣなどの複数のＡＳＩＣを設けることができる。

【0030】

信号処理回路１０４は、キャリア１０７に接続される。接続は、はんだ付け、ボールグリッドアレイ、またはバンプはんだ付けによって行うことができる。フリップチップまたは他のチップ対キャリア１０７接続を使用することができる。

【0031】

一実施形態では、キャリア１０７が試験リグ内または試験リグの一部に固定される。ＳＰＥＣＴ検出器システム１２０は、図１または図２に示されるような試験装置である。ＳＰＥＣＴ検出器１０２は、キャリア１０７上にインタポーザ１０６と共に取り外し可能に積み重ねられる。インタポーザ１０６はキャリア１０７に固定されてもよいし、取り外し可能であってもよい。固定は、ラッチ、ボルト、クランプ、ボンディング、はんだ付け、または検出器１０２を位置合わせするときの移動を防止する他の取り付けを伴う。試験固定具またはリグは、製造装置にＳＰＥＣＴ検出器１０２をキャリアに取り付ける前にＳＰＥＣＴ検出器１０２を試験するための工場または処理施設に設けられる。

【0032】

試験リグは図１に示されるように、個々のＳＰＥＣＴ検出器１０２を一度に１つずつ試験することができる。あるいは、試験リグが同時であるが別個の試験のために複数のＳＰＥＣＴ検出器１０２を受け入れることができる。図２の例では、試験リグ２０２が検出器１０２をインタポーザ１０６にプレスするように閉じられ、インタポーザ１０６との電極１１０の凹凸接触電気接続を形成する。図１の例では、手動または他の力がプレート１１４を検出器１０２にプレスする。

【0033】

試験のために、検出器１０２、インタポーザ１０６、およびキャリア１０７の押圧された配置は、１つまたは複数の放射線源２０４に曝される。例えば、試験リグは、遮蔽されたキャビネット内にある。キャビネットは、検出器１０２を試験リグ内に配置した後に密閉される。封止されると、選択可能な線源２０４のカートリッジは、選択された線源２０４からの放射線が開口部を通過してＳＰＥＣＴ検出器システム１２０に至ることができるように配置される。キャリア１０７および信号処理回路１０４と併せたＳＰＥＣＴ検出器１０２の動作は、信号処理回路１０４によって生成された信号を測定することなどによって試験される。スタックの動作がテストされる。個々の検出細胞を試験することができる。

【0034】

代替実施形態では、ＳＰＥＣＴ検出器システム１２０が生産組立体の一部である。例えば、検出器１０２は、キャリア１０７に接合されたインタポーザ１０６に接合される。別の例として、力アプリケータ１１４は、スタックを一緒に保持するための圧力を使用して、適所に固定される。直接アタッチメントを形成する際の結合を回避することによって、スタックの欠陥のある構成要素は、力アプリケータ１１４を除去することによって個々に除去され得る。組み立てられたＳＰＥＣＴ検出器システム１２０は、患者を走査するためのガンマカメラの一部として使用するためにＳＰＥＣＴイメージャに固定される。

【0035】

インタポーザ１０６は、積み重ねのための形状およびサイズである。インタポーザ１０６は、露出したアノード電極１１０を有する検出器１０２の表面と、露出した導体１１２を有するキャリア１０７の表面との間に積層される。インタポーザ１０６は、検出器１０２とキャリア１０７とを接触させるための対向する平行な最大表面を有するプレートである。インタポーザ１０６は、０．１０～０．２０インチの厚さであるなど、薄い。インタポーザ１０６は、２．５ｘ２．５または５ｘ５ｃｍなど、検出器１０２と同じ最大の表面サイズおよび形状を有する。インタポーザ１０６の最大表面は、露出した電極１１０を有する検出器１０２の表面よりも小さく、大きく、かつ／または異なる形状を有し得る。

【0036】

図１の右側面は、構成要素間に空間を有する２つの視点からの検出器１０２、インタポーザ１０６、およびキャリア１０７のスタックを示す。空間は、インタポーザ１０６の電極１１０または１１２および露出した導体３０２を示すために設けられる。積み重ねられたとき、検出器１０２と、インタポーザ１０６と、キャリア１０７との間には、電気接続のための凹凸接触を形成するような空間は設けられない。

【0037】

インタポーザ１０６は電気絶縁材料から形成され、導体３０２のアレイは絶縁材料内に散在または保持される。例えば、インタポーザ１０６は、導体３０２の周囲に形成された、シリコーンなどのエラストマである。

【0038】

導体３０２は、インタポーザ１０６の１つの対向面から別の対向面まで延在する。導体３０２は、互いに電気的に絶縁されている。導体３０２はワイヤであるが、トレースまたは他の導電性材料を使用することができる。

【0039】

導体３０２は、直線状または湾曲状である。図３ に例を示す。ストレートワイヤは、製造ＳＰＥＣＴ検出器システム１２０などの静的相互接続のために使用される。導体３０２として真っ直ぐなワイヤを有するインタポーザ１０６は、接合された、または永久的な取り付けに取って代わる。湾曲したワイヤは、試験リグでの使用のような、反復圧縮に使用される。湾曲ワイヤは、単一の平面の単一の半径で湾曲していてもよい。他の実施形態では、湾曲ワイヤがバネ（例えば、らせん状）であるか、または異なる部分で異なる曲率を有する。

【0040】

インタポーザ１０６は、検出器１０２およびキャリア１０７の電極１１０および導体１１２とそれぞれ嵌合するために対向する表面上に露出した導体３０２を有する。露出した導体３０２は接合のない凹凸接触を可能にし、検出器１０２からキャリア１０７および信号処理回路１０４への電気経路を形成する。接着を伴わない圧力継手を使用してもよい。他の実施形態では、結合が使用される。

【0041】

導体３０２は、電極１１０および導体１１２と同じまたは一致するピッチを有するように配置され、信号処理回路１０４への別個の検出セルのための別個の電気経路を形成する。単一の導体３０２または２つ以上の導体３０２が、別個の電気経路の各々のために設けられる。図４は、２つの導体３０２（小さな円４１０、４１２）が各電極１１０（小さな正方形）およびそれぞれの導体１１２パッド（大きな円）に対して設けられている例を示している。図４の下の行は電極１１０またはパッド１１２を示し、導体３０２が重ねられている。

【0042】

各経路は、他の経路から電気的に絶縁される。積み重ねられたとき、検出器１０２、インタポーザ１０６、およびキャリア１０７は、短絡が生じないように位置合わせされる。導体３０２は、複数の電極１１０が１つの導体１１２に接続せず、複数の導体１１２が１つの電極１１０に接続しないように配置される。他の実施形態では、１つまたは複数の導体１１２および／または電極１１０に交差接続が提供される。

【0043】

別個の経路は検出セルのいずれかの間を短絡することなく、キャリア１０７上のパッド（導体１１２）への検出セル（例えば、電極１１０）の１対１の配置を形成する。コンタクトの微細アレイおよび対応する導体３０２（４１０、４１２）は片側のセンサコンタクト（例えば、電極１１０）と反対側のＡＳＩＣキャリアパッド（例えば、導体１１２）との間の１－１関係に配置される。したがって、インタポーザ１０６は、検出器１０２とキャリア１０７との間の永続的な取り付けの必要性を置き換える。この構成における導体３０２は、ＡＳＩＣ入力をセンサ電極１１０に電気的に接触させる。

【0044】

インタポーザ１０６は導体３０２のサイズ、ならびに導体３０２のピッチおよび位置決めが、電気的に絶縁された経路を確立し、隣接する検出セル間の短絡を回避するように制御されるカスタムメイドである。エラストマデバイスにおける導電性／非導電性の組合せは、ＡＳＩＣとセンサとの間の１－１接触を可能にする。

【0045】

図５は、既製の、標準化された、またはカスタムでない導体３０２の配置の使用を可能にするインタポーザ１０６の実施形態を示す。マスク５０２は、インタポーザ１０６の最も大きな対向面の一方または両方の上に配置されるかまたはその上に形成される。マスク５０２は導電性ではない（すなわち、絶縁性である）。マスク５０２は経路の電気的分離を引き起こし、１対１の配置を形成する。導体３０２は、マスク５０２内の間隙または孔５０４を通して露出されるか、またはマスク５０２は絶縁ストリップ間に導電性部分を含み、別個の電気経路を形成する。画素間ストリートマスク５０２は、信号を短絡することなく、電極１１０および導体１１２と１対１で一致する。

【0046】

一実施形態では、マスク５０２がストリップのクロスハッチパターンから、またはグリッドとして形成される。導体３０２を露出させるための円形または他の形状の穴を有するシートなどの他の構成が使用されてもよい。露出した部分は、電極１１０および／または導体１１２と同じサイズおよび／またはピッチを有する。ストリップまたは絶縁部分の幅は、公差スタックアップを収容する。画素間ストリートマスク５０２のストリップの幅は、マスク位置合わせ、マスク公差、画素／ストリート公差、および／または別の公差のうちの２つ以上などの公差スタックアップに適応するように選択される。幅は、短絡を回避するように選択される。

【0047】

マスク５０２は、圧力または力の印加下での凹凸接触を可能にするように薄い。一実施形態では、薄いアノード画素間ストリートマスク５０２が検出セルのピッチで第３の導体３０２を露出させるインタポーザセル５０４を形成する電気絶縁ストリップの誘電体である。７５μｍ、１２０μｍおよび１９０μｍの厚さを有する薄い誘電体エポキシガラス樹脂など、任意の厚さを使用することができる。

【0048】

一実施形態では、マスク５０２が２つのステップ（Ｈ／Ｖ）でインタポーザ１０６上にスクリーンされ、硬化される。マスク５０２は、インタポーザ１０６上にスピンされ、結像され、選択的に除去され得る（フォトリソグラフィ）。マスクは、インタポーザ（埋め込みマスク）内に凹状チャネルを形成するダイを使用して、インタポーザ内に成形されてもよい。マスクは、画像形成されたレジストおよび酸化アルミニウムの蒸着された薄膜を使用して、固体検出器（ストリートパッシベーション）上に直接適用されてもよい。

【0049】

インタポーザ１０６は短い導電経路を提供しながら、容易な分解を可能にする。直接取り付けは、追加のインタポーザ１０６を備え、最小のトレース長を可能にし、寄生キャパシタンスを制限する。同じ試験リグを使用して、複数のＳＰＥＣＴ検出器１０２を順次試験することができる。検出器１０２を除去した後、インタポーザ１０６は、検出器回路ＡＳＩＣ基板１０７とテストヘッド／基板との間に配置されて、検出器回路／ＡＳＩＣ入力を同時にテストすることができる。信号処理回路１０４による信号処理を用いた試験は、より包括的であり得、個々の検出セルを試験し得る。試験は、組立体の一部として、または組立体の直前に行うことができる。インタポーザ１０６はソリッドステートセンサ１０２を試験するために、ソリッドステートセンサ１０２と、ＡＳＩＣ基板１０７以外の任意の試験ヘッド／フィクスチャ／装置との間に配置され得る。他の試験構成が使用されてもよい。

【0050】

図６は、ＳＰＥＣＴシステムまたはイメージャ６００で使用されるＳＰＥＣＴ検出器システム１２０を示す。ＳＰＥＣＴ検出器システム１２０は、ＳＰＥＣＴシステム６００におけるガンマカメラ６０６またはガンマカメラ６０６の一部として使用される。

【0051】

ＳＰＥＣＴシステム６００は、ベッド６０４上の患者を撮像するための撮像システムである。ＳＰＥＣＴ検出器システム１２０（例えば、信号処理回路１０４を有する検出器１０２、インタポーザ１０６、およびキャリア１０７）によって形成されるガンマカメラ６０６は、患者からの放出を検出する。

【0052】

ＳＰＥＣＴシステム６００は、ハウジング６０２を含む。ハウジング６０２は金属、プラスチック、ガラス繊維、炭素（例えば、炭素繊維）、および／または他の材料である。一実施形態では、ハウジング６０２の複数の部品が複数の材料である。

【0053】

ハウジング６０２は、画像化のために患者が配置される患者領域を形成する。ベッド６０４は、患者領域内で患者を移動させて、異なる時間に患者の異なる部分を走査することができる。代替的に、または追加的に、ＳＰＥＣＴ検出器システム１２０を保持するガントリーは、検出器１０２を移動させる。

【0054】

ガンマカメラ６０６は、患者領域に隣接している。ガンマカメラ６０６は、別個の電極が別個の検出セルのために提供される、検出セルを有するピクセル化検出器などの１つまたは複数の半導体検出器１０２を含む。プリント回路基板などのキャリア１０７は、試験に使用されるものと同じであるか、または異なるものである。キャリア１０７は、取り付けられた信号処理回路１０４の別々の入力に電気的に絶縁されたトレースと電気的に接続するパッドを含む。エラストマデバイス（すなわち、インタポーザ１０６）は、キャリア１０７と半導体検出器１０２との間で直接接触する。エラストマデバイスは、電気的に絶縁された導体３０２およびエラストマ材料のプレートである。導体３０２は、半導体検出器１０２の電極１１０をキャリア１０７のパッド１１２に電気的に接続する。いくつかの実施形態では、誘電体マスク５０２を使用して、エラストマデバイスの表面上の電気的に絶縁された導体３０２を露出させる。

【0055】

半導体検出器１０２、キャリア１０７、およびエラストマデバイスは、結合することなく互いにプレスする。直接電気的取り付けのためのこの圧入は、患者を撮像する際に使用するためのＳＰＥＣＴ検出器システム１２０に提供される。力嵌めは、破損した構成要素へのアクセスを得るために解放されてもよい。代替的に、ＳＰＥＣＴ検出器システム１２０は、様々な構成要素が互いに接合される接合ユニットである。

【0056】

図７は、ガンマカメラの半導体センサを試験するための方法の一実施形態を示す。エラストマ導体プレートは、半導体センサとキャリアとの間に配置される。エラストマ導体プレートは半導体センサが信号処理を用いて動作を試験されることを可能にし、これはまた、個々の検出器セルを試験することおよび／または撮像することを可能にする。

【0057】

この方法は、図１、図２、または別のシステムによって実装される。試験リグまたは固定具が試験に使用される。放出源は、試験リグ内の圧入された半導体センサに光線を放出する。信号処理回路は動作（すなわち、ソースからの放射の検出）を試験するか、または、信号処理回路によって出力されたデータを試験するなどの試験に使用される。他のシステム、半導体センサ、エラストマ導電性プレート、および／またはキャリアが使用されてもよい。

【0058】

動作は示された順序（すなわち、上から下または数値的に）または他の順序で実行される。追加の、異なる、またはより少ない動作が提供されてもよい。例えば、エラストマ導電性プレートを試験用固定具内に配置するための動作が提供される。別の例として、キャビネットを密閉し、線源を選択し、および／または線源を位置決めするための動作が提供される。

【0059】

動作７０２において、半導体センサは、試験リグ内のエラストマ導体プレート上に配置される。エラストマ導電性プレートは、試験リグ内に固定されるか、またはキャリア上に配置されるなど、取り外し可能であってもよい。エラストマ伝導性プレートおよび／または半導体センサは、試験リグ内に配置される。配置は、位置合わせピンを使用して、エラストマ導電性プレートおよび／またはキャリアに対して位置合わせすることができる。スタックが形成される。

【0060】

動作７０４において、半導体センサは、エラストマ導体プレートにプレスする。半導体センサをエラストマ導電性プレートとキャリアとで積層した後、積層体を共に押圧する。プレートまたはプレスは、スタックに接触するように下降または回転されてもよい。次いで、圧力が加えられ、維持される。圧力は、手動、油圧、または空気圧であってもよい。圧力は、過圧を回避するように調整されてもよい。

【0061】

圧力は、半導体センサ、エラストマ導電性プレート、およびキャリアの導体間に凹凸接触を形成する。画素化された電気経路は、半導体センサの検出器セル電極から検出器回路に取り付けられたプリント回路基板のパッドまで形成される。電気経路はエラストマ伝導性プレートを通って延在し、互いに電気的に絶縁され、個々のセンサセル試験を可能にする。

【0062】

動作７０６において、半導体センサはガンマ放射線に曝露される。一緒に押圧されると、半導体センサを含む試験固定具は、検出のために位置決めされる。ガンマ線源は、ガンマ線を半導体センサに放射するように配置されてもよい。開口部が開かれてもよく、または放射源が開口部によって配置されてもよく、その結果、光線は放射源から半導体センサに通過することができる。

【0063】

動作７０８において、半導体センサの動作がテストされる。線源からのガンマ線または放射を感知する動作が試験される。半導体センサは、発光の検出に応答して電気信号を生成する。検知は１つのセルが所与の放射を検出し、別のセルが検出しないように、セルごとに行うことができる。

【0064】

半導体信号からの信号はエラストマ導電性プレートを通過してキャリアに至り、キャリアは信号を検出器回路（例えば、ＡＳＩＣ）に送る。検出器回路への別個の電気経路は、半導体センサの個々の検出器セルの試験を可能にする。

【0065】

検出器回路によって処理された信号を使用することによって、試験は、半導体センサ、検出器回路、およびプリント回路基板の動作である。プリント回路基板は検出器回路に物理的に接続され、検出器回路はソースからの放出に応答する半導体センサからの信号に基づいて情報を出力する。

【0066】

積層体は試験されるが、半導体センサはエラストマ導体プレートに接合されない。エラストマ導電性プレートは半導体センサの除去を可能にしながら、スタックを試験することを可能にする。

【0067】

複数の半導体センサが試験される。個々のセルを含む性能に基づいて、半導体センサは、グレーディングされ、特定のＳＰＥＣＴ撮像システムに割り当てられる。いったん割り当てられると、半導体センサは、介在するエラストマ導電性プレートの有無にかかわらずキャリアと共に積み重ねられ、ガンマカメラを形成する。ガンマカメラは、次いで、患者を撮像するために使用され得る。

【0068】

本発明を様々な実施形態を参照して上述したが、本発明の範囲から逸脱することなく多くの変更及び修正を行うことができる。したがって、上記詳細な説明は本発明を限定するものではなく例示として解されるものであり、本発明の精神及び範囲を定めるのは、全ての均等例を含む特許請求の範囲の記載に基づくものであることは理解されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【国際調査報告】