特表 2024-542835 チップパッケージモジュール及びその製造方法、パワーモジュール、並びに電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-15

(54)【発明の名称】チップパッケージモジュール及びその製造方法、パワーモジュール、並びに電子デバイス

(51)【国際特許分類】

   H01L 23/48 20060101AFI20241108BHJP

【ＦＩ】

H01L23/48 G

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024533960

(86)(22)【出願日】2022-12-13

(85)【翻訳文提出日】2024-06-06

(86)【国際出願番号】 CN2022138513

(87)【国際公開番号】W WO2023165213

(87)【国際公開日】2023-09-07

(31)【優先権主張番号】202210194673.X

(32)【優先日】2022-03-01

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521531171

【氏名又は名称】ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】ホーァ，ジュインチーン

(72)【発明者】

【氏名】チャーン，モーホワイ

(72)【発明者】

【氏名】リー，イエンチウ

(72)【発明者】

【氏名】ヤーン，ウエンタオ

(57)【要約】

本出願は、第１導電性フレームと、第１導電性フレーム上に配設された第１ベアダイと、第１導電性フレームの横に間隔を置いて配設された第２導電性フレームとを含むチップパッケージモジュールを提供する。チップパッケージモジュールは、第１導電性接続シートと、第２ベアダイと、導電性カバープレートとをさらに含む。第１導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第２導電性フレームに重なるように延びている。第２ベアダイは、第１ベアダイ上に積層され、第１導電性接続シートに接続される。導電性カバープレートは、第１導電性フレームから離れた第２ベアダイの表面に接続され、第１導電性フレームに接続されるように延びている。第１導電性接続シート及び導電性カバープレートを使用して、垂直に積層された第１ベアダイと第２ベアダイとの間の電気的相互接続を実施し、２つのベアダイを１つのデバイス内にパッケージングすることにより、単一のデバイスの性能が向上する。本出願は、チップパッケージモジュールを含むパワーモジュール、電子デバイス及びチップパッケージモジュールの製造方法をさらに提供する。

【特許請求の範囲】

【請求項1】

チップパッケージモジュールであって、
第１導電性フレームと、
前記第１導電性フレーム上に配設された第１ベアダイと、
前記第１導電性フレームから間隔を置いて配設された第２導電性フレームと、
前記第１導電性フレームから離れた前記第１ベアダイの表面に接続され、前記第２導電性フレームに重なるように延びている第１導電性接続シートと、
前記第１導電性フレームから離れた前記第１ベアダイの表面に積層され、前記第１導電性接続シートに接続された第２ベアダイと、
前記第１導電性フレームから離れた前記第２ベアダイの表面に接続され、前記第１導電性フレームに接続されるように延びている導電性カバープレートと
を備えるチップパッケージモジュール。

【請求項2】

前記第１ベアダイの第１電極は、前記第１導電性フレームに電気的に接続され、前記第２ベアダイの第２電極は、前記導電性カバープレートに電気的に接続されて、前記第１電極と前記第２電極との間の電気的接続を実施し、
前記第１ベアダイの第３電極及び前記第２ベアダイの第４電極の両方が、前記第１導電性接続シートに電気的に接続されて、前記第３電極と前記第４電極との間の電気的接続を実施する、
請求項１に記載のチップパッケージモジュール。

【請求項3】

前記チップパッケージモジュールは、第３導電性フレーム及び第２導電性接続シートをさらに備え、前記第１導電性フレーム、前記第２導電性フレーム及び前記第３導電性フレームは、互いに間隔を置いて配設され、前記第２導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に接続され、前記第３導電性フレームに重なるように延びており、前記第２導電性接続シートは、前記第１導電性接続シートから間隔を置いて配設される、請求項１又は２に記載のチップパッケージモジュール。

【請求項4】

前記第１ベアダイの第５電極及び前記第２ベアダイの第６電極の両方が、前記第２導電性接続シートに電気的に接続されて、前記第５電極と前記第６電極との間の電気的接続を実施する、請求項３に記載のチップパッケージモジュール。

【請求項5】

前記第１電極は第１ソースであり、前記第３電極は第１ドレインであり、前記第５電極は第１ゲートであり、前記第２電極は第２ソースであり、前記第４電極は第２ドレインであり、前記第６電極は第２ゲートであり、前記第１ソース、前記第１ドレイン及び前記第１ゲートは、前記第１導電性フレーム、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第２ソース、前記第２ドレイン及び前記第２ゲートは、前記導電性カバープレート、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続される、請求項４に記載のチップパッケージモジュール。

【請求項6】

前記第１ソースは、前記第２ソースに並列に接続され、前記第１ドレインは、前記第２ドレインに並列に接続され、前記第１ゲートは、前記第２ゲートに並列に接続される、請求項５に記載のチップパッケージモジュール。

【請求項7】

前記第１ドレインは、前記第１導電性フレームに電気的に接続され、前記第１ゲートは、前記第１導電性接続シートに電気的に接続され、前記第１ソースは、前記第２導電性接続シートに電気的に接続され、前記第２ドレインは、前記導電性カバープレートに電気的に接続され、前記第２ゲートは、前記第１導電性接続シートに電気的に接続され、前記第２ソースは、前記第２導電性接続シートに電気的に接続される、請求項６に記載のチップパッケージモジュール。

【請求項8】

前記導電性カバープレートは、平坦プレートと、曲げられて前記平坦プレートに接続された少なくとも１つのサイドプレートとを備え、前記平坦プレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面を覆い、各サイドプレートは、前記平坦プレートと前記第１導電性フレームとの間に接続される、請求項１から７のいずれか一項に記載のチップパッケージモジュール。

【請求項9】

各サイドプレートは、前記平坦プレートに垂直に接続される、請求項８に記載のチップパッケージモジュール。

【請求項10】

前記導電性カバープレートは、前記平坦プレートに垂直に接続された３つのサイドプレートを備える、請求項８又は９に記載のチップパッケージモジュール。

【請求項11】

前記第１ベアダイと前記第１導電性フレームとの間にははんだが配設され、はんだ付けによって電気的接続が実施され、前記第１導電性接続シートが前記第１ベアダイ及び前記第２導電性フレームに重なる領域にはんだが配設され、はんだ付けによって前記第１導電性接続シートが前記第１ベアダイ及び前記第２導電性フレームに電気的に接続され、前記第２ベアダイが前記第１導電性接続シートに重なる領域にはんだが配設され、はんだ付けによって前記第２ベアダイが前記第１導電性接続シートに電気的に接続され、前記導電性カバープレートと前記第２ベアダイとの間にははんだが配設され、はんだ付けによって前記導電性カバープレートが前記第２ベアダイに電気的に接続される、請求項８又は９に記載のチップパッケージモジュール。

【請求項12】

回路基板と、前記回路基板上に位置するチップパッケージモジュールとを備えパワーモジュールであって、前記チップパッケージモジュールは、請求項１から１１のいずれか一項に記載のチップパッケージモジュールである、パワーモジュール。

【請求項13】

回路基板と、前記回路基板上に位置するチップパッケージモジュールとを備える電子デバイスであって、前記チップパッケージモジュールは、請求項１から１１のいずれか一項に記載のチップパッケージモジュールである、電子デバイス。

【請求項14】

チップパッケージモジュールの製造方法であって、
第１導電性フレーム及び第２導電性フレームを提供するステップであって、前記第２導電性フレームは、前記第１導電性フレームの横に間隔を置いて配設される、ステップと、
第１ベアダイを前記第１導電性フレームに取り付けるステップと、
第１導電性接続シートを配置するステップであって、前記第１導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの表面に接続され、前記第２導電性フレームに重なるように延びている、ステップと、
第２ベアダイを、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に取り付けるステップであって、前記第２ベアダイは、前記第１導電性接続シートに接続される、ステップと
導電性カバープレートを配置するステップであって、前記導電性カバープレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面に接続され、前記第１導電性フレームに接続されるように延びている、ステップと
を含む、チップパッケージモジュールの製造方法。

【請求項15】

前記製造方法は、前記第２ベアダイが配置される前に、前記第１導電性フレームの横に間隔を置いて位置する第３導電性フレームを設けるステップと、第２導電性接続シートを配置するステップとをさらに含み、前記第２導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に接続され、前記第３導電性フレームに重なるように延びており、前記第２導電性接続シートは、前記第１導電性接続シートから間隔を置いて配設される、請求項１４に記載のチップパッケージモジュールの製造方法。

【請求項16】

前記導電性カバープレートは、平坦プレートと、曲げられて前記平坦プレートに接続された少なくとも１つのサイドプレートとを備え、前記平坦プレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面を覆い、各サイドプレートは、前記平坦プレートと前記第１導電性フレームとの間に接続される、請求項１４又は１５に記載のチップパッケージモジュールの製造方法。

【請求項17】

前記第１ベアダイ及び前記第２ベアダイの各々は、複数の電極を備え、前記第１ベアダイの前記複数の電極は、ソース、ドレイン及びゲートを含み、前記第２ベアダイの前記複数の電極も、ソース、ドレイン及びゲートを含み、前記第１ベアダイの前記ソース、前記ドレイン及び前記ゲートは、前記第１導電性フレーム、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第２ベアダイの前記ソース、前記ドレイン及び前記ゲートは、前記導電性カバープレート、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第１ベアダイの前記ソースは、前記第２ベアダイの前記ソースに並列に接続され、前記第１ベアダイの前記ドレインは、前記第２ベアダイの前記ドレインに並列に接続され、前記第１ベアダイの前記ゲートは、前記第２ベアダイの前記ゲートに並列に接続される、請求項１５に記載のチップパッケージモジュールの製造方法。

【請求項18】

第１ベアダイを前記第１導電性フレームに取り付ける前記ステップは、前記第１導電性フレーム上にはんだを配置し、前記はんだ上に前記第１ベアダイを設置し、その後、はんだ付けによって前記第１ベアダイを前記第１導電性フレームに電気的に接続するステップを含み、
第１導電性接続シートを配置する前記ステップ及び第２導電性接続シートを配置する前記ステップは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に間隔を置いて配設された２群のはんだを配置し、前記第２導電性フレーム及び前記第３導電性フレーム上に別々にはんだを配置し、その後、前記第１ベアダイの一方の群のはんだ及び前記第２導電性フレームの前記はんだ上に前記第１導電性接続シートを設置し、第１ベアダイの他方の群のはんだ及び前記第３導電性フレームの前記はんだ上に前記第２導電性接続シートを配置し、はんだ付けによって前記第１導電性接続シートを前記第１ベアダイ及び前記第２導電性フレームに電気的に接続し、はんだ付けによって前記第２導電性接続シートを前記第１ベアダイ及び前記第３導電性フレームに電気的に接続するステップを含み、
第２ベアダイを取り付ける前記ステップは、前記第１ベアダイから離れた前記第１導電性接続シート及び前記第２導電性接続シートの表面に別々にはんだを配置し、前記はんだ上に前記第２ベアダイを設置し、はんだ付けによって前記第２ベアダイを前記第１導電性接続シート及び前記第２導電性接続シートに電気的に接続するステップを含み、
導電性カバープレートを配置する前記ステップは、前記第１導電性フレームから離れた前記第２ベアダイの前記表面にはんだを配置し、前記はんだ上に前記導電性カバープレートの前記平坦プレートを設置し、はんだ付けによって前記導電性カバープレートを前記第２ベアダイに電気的に接続するステップを含む、
請求項１５に記載のチップパッケージモジュールの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願への相互参照］
本出願は、２０２２年３月１日に中国国家知識産権局に出願された「CHIP PACKAGE MODULE, METHOD FOR MANUFACTURING SAME, POWER MODULE, AND ELECTRONIC DEVICE」と題する中国特許出願第２０２２１０１９４６７３．Ｘ号の優先権を主張するものであり、その全体が参照により本明細書に組み込まれる。

【0002】

[技術分野］
本出願は、チップパッケージングの分野に関し、特に、チップパッケージモジュール、チップパッケージモジュールの製造方法、チップパッケージモジュールが使用されるパワーモジュール及び電子デバイスに関する。

【背景技術】

【0003】

パッケージ内電源（Power Supply In a Package，ＰＳＩＰ）及びブリックモジュール電源（Brick Module Power，ＢＭＰ）などのパワーモジュールによる、電力及び適用頻度に対する要求がますます高くなるにつれ、単一の金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor，ＭＯＳＦＥＴ）チップは、小型化、低損失化、高電力密度化への進化を余儀なくされている。既存の単一トランジスタＭＯＳＦＥＴパッケージは、ベアウェハを１つしか含まない。現在の製造プロセスの下では、ウェハの性能向上速度がパワーモジュールの性能向上速度に追いつかなくなってきている。デバイス内には１つのベアウェハしかパッケージングされず、パッケージ本体の高さ方向の空間が十分に使用されていない。加えて、単一のデバイスの性能は、ベアウェハの性能に完全に依存する。システム要件が高くてもベアウェハの性能が不十分である場合、性能ボトルネックが形成され、パワーモジュールのさらなる最適化を妨げる。

【発明の概要】

【0004】

本出願の実施形態の第１態様は、チップパッケージモジュールを提供し、このチップパッケージモジュールは、以下を含む：
第１導電性フレーム；
第１導電性フレーム上に配設された第１ベアダイ；
第１導電性フレームから間隔を置いて配設された第２導電性フレーム；
第１導電性フレームから離れた第１ベアダイの表面に接続され、第２導電性フレームに重なるように延びている第１導電性接続シート；
第１導電性フレームから離れた第１ベアダイの表面に積層され、第１導電性接続シートに接続された第２ベアダイ；及び
第１導電性フレームから離れた第２ベアダイの表面に接続され、第１導電性フレームに接続されるように延びている導電性カバープレート。

【0005】

本出願の第１態様におけるチップパッケージモジュールによれば、第１導電性接続シート、導電性カバープレートなどを使用して、垂直に積層された第１ベアダイと第２ベアダイとの間の電気的相互接続を実施し、２つのベアダイを１つのデバイス内にパッケージングすることにより、単一のデバイスの性能が向上し、デバイスのための高性能電源システムの要件がある程度満たされる。

【0006】

本出願の一実装形態では、第１ベアダイの第１電極は、第１導電性フレームに電気的に接続され、第２ベアダイの第２電極は、導電性カバープレートに電気的に接続されて、第１電極と第２電極との間の電気的接続を実施し、第１ベアダイの第３電極及び第２ベアダイの第４電極の両方が、第１導電性接続シートに電気的に接続されて、第３電極と第４電極との間の電気的接続を実施する。

【0007】

１つのデバイス内にパッケージングされた垂直に積層された第１ベアダイ及び第２ベアダイは、電気的に相互接続された２対の電極を有する。

【0008】

本出願の一実装形態では、チップパッケージモジュールは、第３導電性フレーム及び第２導電性接続シートをさらに含み、第１導電性フレーム、第２導電性フレーム及び第３導電性フレームは、互いに間隔を置いて配設され、第２導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第３導電性フレームに重なるように延びており、第２導電性接続シートは、第１導電性接続シートから間隔を置いて配設される。

【0009】

本出願の一実装形態では、第１ベアダイの第５電極及び第２ベアダイの第６電極の両方が、第２導電性接続シートに電気的に接続されて、第５電極と第６電極との間の電気的接続を実施する。

【0010】

１つのデバイス内にパッケージングされた垂直に積層された第１ベアダイ及び第２ベアダイは、電気的に相互接続された３対の電極を有する。

【0011】

本出願の一実装形態では、第１電極は第１ソースであり、第３電極は第１ドレインであり、第５電極は第１ゲートであり、第２電極は第２ソースであり、第４電極は第２ドレインであり、第６電極は第２ゲートであり、第１ソース、第１ドレイン及び第１ゲートは、第１導電性フレーム、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第２ソース、第２ドレイン及び第２ゲートは、導電性カバープレート、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続される。

【0012】

本出願の一実装形態では、第１ソースは、第２ソースに並列に接続され、第１ドレインは、第２ドレインに並列に接続され、第１ゲートは、第２ゲートに並列に接続される。

【0013】

第１ベアダイ及び第２ベアダイは、ＭＯＳＦＥＴチップであってもよく、単一のデバイス内に垂直に積層された第２ベアダイ及び第１ベアダイの３つの端子、すなわち、ソース、ドレイン及びゲートを並列に接続して、デバイス性能を大幅に向上させる。

【0014】

本出願の一実装形態では、第１ドレインは、第１導電性フレームに電気的に接続され、第１ゲートは、第１導電性接続シートに電気的に接続され、第１ソースは、第２導電性接続シートに電気的に接続され、第２ドレインは、導電性カバープレートに電気的に接続され、第２ゲートは、第１導電性接続シートに電気的に接続され、第２ソースは、第２導電性接続シートに電気的に接続される。

【0015】

本出願の一実装形態では、導電性カバープレートは、平坦プレートと、曲げられて平坦プレートに接続された少なくとも１つのサイドプレートとを含み、平坦プレートは、第１導電性フレームから離れた第２ベアダイの表面を覆い、各サイドプレートは、平坦プレートと第１導電性フレームとの間に接続される。

【0016】

サイドプレートは、平坦プレートと第１導電性フレームとの間に支持されて支持を提供する。導電性カバープレートは、曲げられたサイドプレートによって第１導電性フレームに接続され、導電性カバープレート自体の重量と、チップパッケージモジュールの一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0017】

本出願の一実装形態では、各サイドプレートは、平坦プレートに垂直に接続される。

【0018】

本出願の一実装形態では、導電性カバープレートは、平坦プレートに垂直に接続された３つのサイドプレートを含む。

【0019】

導電性カバープレートは、垂直に曲げられた３つのサイドプレートによって第１導電性フレームに接続され、３つのサイドプレートは、導電性カバープレート自体の重量と、チップパッケージモジュールの一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0020】

本出願の一実装形態では、第１ベアダイと第１導電性フレームとの間にははんだが配設され、はんだ付けによって電気的接続が実施され、第１導電性接続シートが第１ベアダイ及び第２導電性フレームに重なる領域にはんだが配設され、はんだ付けによって第１導電性接続シートが第１ベアダイ及び第２導電性フレームに電気的に接続され、第２ベアダイが第１導電性接続シートに重なる領域にはんだが配設され、はんだ付けによって第２ベアダイが第１導電性接続シートに電気的に接続され、導電性カバープレートと第２ベアダイとの間にははんだが配設され、はんだ付けによって導電性カバープレートが第２ベアダイに電気的に接続される。

【0021】

本出願の実施形態の第２態様は、回路基板と、回路基板上に位置するチップパッケージモジュールとを含むパワーモジュールを提供する。チップパッケージモジュールは、本出願の実施形態の第１態様によるチップパッケージモジュールである。

【0022】

本出願の実施形態の第３態様は、回路基板と、回路基板上に位置するチップパッケージモジュールとを含む電子デバイスを提供する。チップパッケージモジュールは、本出願の実施形態の第１態様によるチップパッケージモジュールである。

【0023】

本出願の実施形態の第４態様は、チップパッケージモジュールの製造方法を提供し、本方法は、以下を含む：
第１導電性フレーム及び第２導電性フレームを提供するステップであって、第２導電性フレームは、第１導電性フレームの横に間隔を置いて配設される、ステップ；
第１ベアダイを第１導電性フレームに取り付けるステップ；
第１導電性接続シートを配置するステップであって、第１導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第２導電性フレームに重なるように延びている、ステップ；
第２ベアダイを、第１導電性フレームから離れた第１ベアダイの表面に取り付けるステップであって、第２ベアダイは、第１導電性接続シートに接続される、ステップ；及び
導電性カバープレートを配置するステップであって、導電性カバープレートは、第１導電性フレームから離れた第２ベアダイの表面に接続され、第１導電性フレームに接続されるように延びている、ステップ。

【0024】

本出願におけるチップパッケージモジュールの製造方法によれば、デバイス製造プロセスに挑戦にすることなく、パッケージ構造の革新により単一のデバイスの性能が向上し、電力密度が増加され、それにより、デバイスに対する高性能電源システムの要件がある程度満たされ、導電性カバープレートの特別な設計を通じてデバイスの応力状態を最適化することができる。

【0025】

本出願の一実装形態では、製造方法は、第２ベアダイが配置される前に、第１導電性フレームの横に間隔を置いて位置する第３導電性フレームを設けるステップと、第２導電性接続シートを配置するステップとをさらに含み、第２導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第３導電性フレームに重なるように延びており、第２導電性接続シートは、第１導電性接続シートから間隔を置いて配設される。

【0026】

本出願の一実装形態では、導電性カバープレートは、平坦プレートと、曲げられて平坦プレートに接続された少なくとも１つのサイドプレートとを含み、平坦プレートは、第１導電性フレームから離れた第２ベアダイの表面を覆い、各サイドプレートは、平坦プレートと第１導電性フレームとの間に接続される。

【0027】

本出願の一実装形態では、第１ベアダイ及び第２ベアダイの各々は、複数の電極を含み、第１ベアダイの複数の電極は、ソース、ドレイン及びゲートを含み、第２ベアダイの複数の電極も、ソース、ドレイン及びゲートを含み、第１ベアダイのソース、ドレイン及びゲートは、第１導電性フレーム、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第２ベアダイのソース、ドレイン及びゲートは、導電性カバープレート、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第１ベアダイのソースは、第２ベアダイのソースに並列に接続され、第１ベアダイのドレインは、第２ベアダイのドレインに並列に接続され、第１ベアダイのゲートは、第２ベアダイのゲートに並列に接続される。

【0028】

本出願の一実装形態では、第１ベアダイを第１導電性フレームに取り付けるステップは、第１導電性フレーム上にはんだを配置し、はんだ上に第１ベアダイを設置し、その後、はんだ付けによって第１ベアダイを第１導電性フレームに電気的に接続するステップを含み；
第１導電性接続シートを配置するステップ及び第２導電性接続シートを配置するステップは、第１導電性フレームから離れた第１ベアダイの表面に間隔を置いて配設された２群のはんだを配置し、第２導電性フレーム及び第３導電性フレーム上に別々にはんだを配置し、その後、第１ベアダイの一方の群のはんだ及び第２導電性フレームのはんだ上に第１導電性接続シートを設置し、第１ベアダイの他方の群のはんだ及び第３導電性フレームのはんだ上に第２導電性接続シートを配置し、はんだ付けによって第１導電性接続シートを第１ベアダイ及び第２導電性フレームに電気的に接続し、はんだ付けによって第２導電性接続シートを第１ベアダイ及び第３導電性フレームに電気的に接続するステップを含み；
第２ベアダイを取り付けるステップは、第１ベアダイから離れた第１導電性接続シート及び第２導電性接続シートの表面に別々にはんだを配置し、はんだ上に第２ベアダイを設置し、はんだ付けによって第２ベアダイを第１導電性接続シート及び第２導電性接続シートに電気的に接続するステップを含み；
導電性カバープレートを配置するステップは、第１導電性フレームから離れた第２ベアダイの表面にはんだを配置し、はんだ上に導電性カバープレートの平坦プレートを設置し、はんだ付けによって導電性カバープレートを第２ベアダイに電気的に接続するステップを含む。

【図面の簡単な説明】

【0029】

【図1】本出願の第１実施形態によるチップパッケージモジュールの構造の概略図である。

【図2】本出願の実施形態によるチップパッケージモジュールの概略上面図である。

【図3】断面線ＩＩＩ－ＩＩＩに沿って切断された図２のチップパッケージモジュールの概略断面図である。

【図4】本出願の第２実施形態によるチップパッケージモジュールの構造の概略図である。

【図5】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図6】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図7】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図8】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図9】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図10】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図11】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図12】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図13】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図14】本出願の実施形態による、パワーモジュールの概略図である。

【図15】本出願の一実施形態による電子デバイスの概略図である。

【発明を実施するための形態】

【0030】

以下では、本出願の実施形態における添付図面を参照して、本出願の実施形態について説明する。別段の指定がない限り、本出願におけるデータ範囲は、エンドポイント値を含むべきである。

【0031】

本出願の実施形態は、新たな構造を有するチップパッケージモジュールを提供する。ウェハレベルの性能向上が遅いことにより、単一トランジスタの性能がシステムレベルの要件を満たすことができないという問題を解決するために、２つのベアウェハを単一のデバイス内に並列にパッケージングして、単一トランジスタ損失を低減し、電力密度を改善し、シングルチップパッケージモジュールの性能を向上させ得る。

【0032】

図１、図２及び図３を参照すると、本出願の第１実施形態におけるチップパッケージモジュール１００は、第１導電性フレーム１１と、第２導電性フレーム１２と、第３導電性フレーム１３とを含む。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、互いに間隔を置いて配設される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれも平坦プレート状である。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３の各々は、ピン１０１に接続される。ピン１０１は、別の電子部品（例えば、外部回路）に電気的に接続するように構成される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３の材料は、導電性の金属であってもよい。

【0033】

図１に示すように、チップパッケージモジュール１００は、第１ベアダイ４１と、第２ベアダイ４２と、第１導電性接続シート３１と、第２導電性接続シート３２とをさらに含む。第１ベアダイ４１は、第１導電性フレーム１１上に配設される。本実施形態では、第１ベアダイ４１を設置するために使用される第１導電性フレーム１１の上面の面積は、第１ベアダイ４１の面積よりも大きく、第１ベアダイ４１は、第１導電性フレーム１１の上面を部分的に覆う。第１ベアダイ４１と第１導電性フレーム１１との間にははんだ２１が配設され、はんだ付けによって電気的接続が実施される。

【0034】

図１に示すように、第１導電性接続シート３１は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を部分的に覆って接続され、第２導電性フレーム１２に重なるように延びている。第２導電性接続シート３２は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を部分的に覆って接続され、第３導電性フレーム１３に重なるように延びている。第２導電性接続シート３２及び第１導電性接続シート３１は、間隔を置いて配設される。第１導電性接続シート３１が第１ベアダイ４１及び第２導電性フレーム１２と重なる領域には、はんだ２１が配設され、第１導電性接続シート３１は、はんだ付けによって第１ベアダイ４１及び第２導電性フレーム１２の両方と電気的に接続される。第２導電性接続シート３２が第１ベアダイ４１及び第３導電性フレーム１３と重なる領域には、はんだ２１が配設され、第２導電性接続シート３２は、はんだ付けによって第１ベアダイ４１及び第３導電性フレーム１３の両方と電気的に接続される。

【0035】

図１及び図３に示すように、第２ベアダイ４２は、第１導電性接続シート３１及び第２導電性接続シート３２とともに第１ベアダイ４１の表面に積層され、第１導電性接続シート３１及び第２導電性接続シート３２の両方に電気的に接続される。第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設される。第２ベアダイ４２が第１導電性接続シート３１及び第２導電性接続シート３２と重なる領域には、はんだ２１が配設され、第２ベアダイ４２は、はんだ付けによって第１導電性接続シート３１及び第２導電性接続シート３２に電気的に接続される。第１導電性接続シート３１は、第１ベアダイ４１及び第２ベアダイ４２に電気的に接続される。第２導電性接続シート３２も、第１ベアダイ４１及び第２ベアダイ４２に電気的に接続される。

【0036】

図１に示すように、チップパッケージモジュール１００は、導電性カバープレート３３をさらに含む。導電性カバープレート３３は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面に接続され、第１導電性フレーム１１に接続されるように延びている。導電性カバープレート３３は、平坦プレート３３１と、曲げられて平坦プレート３３１に接続された少なくとも１つのサイドプレート３３３とを含む。平坦プレート３３１は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面を覆う。各サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間に接続される。導電性カバープレート３３と第１導電性フレーム１１とは協働して配設される。平坦プレート３３１と第２ベアダイ４２との間にははんだ２１が配設され、サイドプレート３３３と第１導電性フレーム１１との間にもはんだ２１が配設される。導電性カバープレート３３は、はんだ付けによって第２ベアダイ４２及び第１導電性フレーム１１に電気的に接続される。

【0037】

本実施形態では、図１に示すように、導電性カバープレート３３は、平坦プレート３３１に垂直に接続された３つのサイドプレート３３３を含む。第１導電性フレーム１１の、第２導電性フレーム１２及び第３導電性フレーム１３が配設される側には、サイドプレート３３３は配設されず、サイドプレート３３３が、第１導電性接続シート３１及び第２導電性接続シート３２がそれぞれ第２導電性フレーム１２及び第３導電性フレーム１３に重なるように延びていることに影響を及ぼさないようにする。サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間で均等に支持され、支持力を提供する。サイドプレート３３３の構造は、直角曲げ（サイドプレート３３３が平坦プレート３３１に垂直に接続される）、階段状曲げ、支柱などを含むが、これらに限定されない。

【0038】

導電性カバープレート３３は、曲げられた３つのサイドプレート３３３によって第１導電性フレーム１１に接続される。３つのサイドプレート３３３は、導電性カバープレート３３自体の重量と、チップパッケージモジュール１００の一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0039】

図４を参照すると、本出願の第２実施形態におけるチップパッケージモジュール２００の構造は、チップパッケージモジュール１００の構造と基本的に同じである。相違点は、チップパッケージモジュール２００の導電性カバープレート３３が、平坦プレート３３１に垂直に接続された１つのサイドプレート３３３のみを含むことである。第１導電性フレーム１１の、第２導電性フレーム１２及び第３導電性フレーム１３が配設される側が第１側である場合、固有のサイドプレート３３３は、第１側とは反対側の第２側に配設される。単一のサイドプレート３３３は、第１導電性フレーム１１に接続され、これもまた支持の役割を果たし、導電性カバープレート３３の設計及び製造の困難性を低減することができる。

【0040】

図１～図３に示すように、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、全て矩形のプレートであり、第１導電性フレーム１１のサイズは、第２導電性フレーム１２のサイズ及び第３導電性フレーム１３のサイズよりも大きい。第２導電性フレーム１２及び第３導電性フレーム１３は、第１導電性フレーム１１の同じ側縁に位置する。本実施形態では、第１導電性フレーム１１のピン１０１は、第１導電性フレーム１１の、第２導電性フレーム１２から離れた側に接続される。第２導電性フレーム１２のピン１０１は、第２導電性フレーム１２の、第１導電性フレーム１１から離れた側に接続される。第３導電性フレーム１３のピン１０１は、第３導電性フレーム１３の、第１導電性フレーム１１から離れた側に接続される。

【0041】

本実施形態では、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、同じ厚さを有する。従って、第１ベアダイ４１が第１導電性フレーム１１上に配設された場合、第１ベアダイ４１の高さは、第２導電性フレーム１２及び第３導電性フレーム１３の高さよりも大きい。第１導電性接続シート３１は、曲げられ、第１ベアダイ４１から第２導電性フレーム１２まで延びて、第２導電性フレーム１２に重なり、第２導電性フレーム１２を覆う。第２導電性接続シート３２は、曲げられ、第１ベアダイ４１から第３導電性フレーム１３まで延びて、第３導電性フレーム１３に重なり、第３導電性フレーム１３を覆う。第１導電性接続シート３１及び第２導電性接続シート３２は、互いに間隔をあけて設置される。図１に示すように、第１導電性接続シート３１は、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第２導電性フレーム１２を覆う。接続部は、曲げられ、各平坦部３１０の端部から延びている。同様に、第２導電性接続部も、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第３導電性フレーム１３を覆う。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。

【0042】

チップパッケージモジュール１００は、導電性カバープレート３３、第１ベアダイ４１及び第２ベアダイ４２をパッケージングするためのプラスチックパッケージ層（図示せず）をさらに含み得る。導電性カバープレート３３は、プラスチックパッケージ本体の内部に含まれてもよいし、放熱能力を高めるために一部が空気に露出してもよい。

【0043】

第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３は、同じ材料で作られてもよい。材料は、金属材料又は固体導電性有機材料であるが、これらに限定されるものではない。

【0044】

第１ベアダイ４１及び第２ベアダイ４２は、それぞれ複数の電極（図示せず）を含む。第１ベアダイ４１の電極（第１電極）は、第１導電性フレーム１１に電気的に接続される。第２ベアダイ４２の電極（第２電極）は、導電性カバープレート３３に電気的に接続される。第１導電性フレーム１１は、第１ベアダイ４１に電気的に接続される。従って、第１ベアダイ４１及び第２ベアダイ４２の第１電極対は、第１導電性フレーム１１によって導電性カバープレート３３に電気的に接続される。加えて、外部回路との信号伝送は、第１導電性フレーム１１を介して実施される。第１ベアダイ４１の別の電極（第３電極）及び第２ベアダイ４２の別の電極（第４電極）は、いずれも第１導電性接続シート３１に電気的に接続される。言い換えると、第１ベアダイ４１及び第２ベアダイ４２の第２電極対は、第１導電性接続シート３１によって電気的に接続され、次いで、第２導電性フレーム１２によって第１導電性接続シート３１に電気的に接続されて、外部回路との信号伝送を実施する。第１ベアダイ４１のさらに別の電極（第５電極）及び第２ベアダイ４２のさらに別の電極（第６電極）は、いずれも第２導電性接続シート３２に電気的に接続される。すなわち、第１ベアダイ４１及び第２ベアダイ４２の第３電極対は、第２導電性接続シート３２によって電気的に接続され、次いで、第３導電性フレーム１３によって第２導電性接続シート３２に電気的に接続されて、外部回路との信号伝送を実施する。

【0045】

第１ベアダイ４１及び第２ベアダイ４２において電気的に接続される必要がある電極対の数に従って、第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設され、また、必要に応じて対応して増減少され得ることが理解され得る。例えば、第１ベアダイ４１及び第２ベアダイ４２における１対の電極のみを電気的に接続する必要がある場合、第１導電性接続シート３１及び第２導電性フレーム１２並びに第２導電性接続シート３２及び第３導電性フレーム１３を両方省略してもよい。例えば、第１ベアダイ４１及び第２ベアダイ４２における２対の電極を電気的に接続する必要がある場合、第２導電性接続シート３２及び第３導電性フレーム１３を省略してもよい。

【0046】

本出願におけるチップパッケージモジュール１００及び２００によれば、第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３を使用して、垂直に積層されたベアダイ４１と４２との間の電気的相互接続を実施し、２つのベアダイを１つのデバイス内にパッケージングすることにより、単一のデバイスの性能が向上し、デバイスのための高性能電源システムの要件がある程度満たされる。

【0047】

一実施形態では、第１ベアダイ４１及び第２ベアダイ４２の両方がＭＯＳＦＥＴチップである。第１ベアダイ４１の複数の電極は、ソース、ドレイン及びゲートを含み、第２ベアダイ４２の複数の電極も、ソース、ドレイン及びゲートを含む。第１ベアダイ４１のソース、ドレイン及びゲートは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２と１対１対応で電気的に接続される。具体的な対応接続関係は限定されない。例えば、第１ベアダイ４１のソースは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちのいずれか１つに電気的に接続される。第１ベアダイ４１のドレインは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちの残りの２つのうちの１つに電気的に接続される。第１ベアダイ４１のゲートは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちの最後の残りの１つに電気的に接続される。第２ベアダイ４２のソース、ドレイン及びゲートは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２に１対１対応で電気的に接続される。具体的な対応接続関係は限定されない。例えば、第２ベアダイ４２のソースは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちのいずれか１つに電気的に接続される。第２ベアダイ４２のドレインは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちの残りの２つのうちの１つに電気的に接続される。第２ベアダイ４２のゲートは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちの最後の残りの１つに電気的に接続される。第１ベアダイ４１のソースは、第２ベアダイ４２のソースに並列に接続される。第１ベアダイ４１のドレインは、第２ベアダイ４２のドレインに並列に接続される。第１ベアダイ４１のゲートは、第２ベアダイ４２のゲートに並列に接続される。垂直に積層された第２ベアダイ４２及び第１ベアダイ４１の３つの端子、すなわち、ソース、ドレイン及びゲートは並列に接続される。

【0048】

本実施形態では、第１ベアダイ４１の第１電極はドレインであり、第１導電性フレーム１１に電気的に接続される。第１ベアダイ４１の第３電極はゲートであり、第１導電性接続シート３１に電気的に接続される。第１ベアダイ４１の第５電極はソースであり、第２導電性接続シート３２に電気的に接続される。しかしながら、これに限定されるものではない。第２ベアダイ４２の第２電極はドレインであり、導電性カバープレート３３に電気的に接続される。第２ベアダイ４２の第４電極はゲートであり、第１導電性接続シート３１に電気的に接続される。第２ベアダイ４２の第６電極はソースであり、第２導電性接続シート３２に電気的に接続される。しかしながら、これに限定されるものではない。この場合、第２ベアダイ４２及び第１ベアダイ４１の３つの端子、すなわち、ソース、ドレイン及びゲートが並列に接続される。

【0049】

本出願におけるチップパッケージモジュール１００及び２００によれば、第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３を使用して、垂直に積層されたベアダイ４１及び４２の３つの端子の並列接続を実施することにより、単一のデバイスが垂直に積層されたチップを有し、デバイスの性能が大幅に向上する。

【0050】

第１ベアダイ４１及び第２ベアダイ４２のサイズ及び厚さ、並びにチップパッケージモジュール１００においてコーティングされるはんだ２１の面積は、必要に応じて調整及び設計され得ることが理解され得る。

【0051】

図１４に示すように、本出願は、回路基板５３０と、回路基板５３０に位置する前述のチップパッケージモジュール１００及び２００とを含むパワーモジュール４００をさらに提供する。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３のピン１０１、いずれも回路基板５３０に電気的に接続され得る。

【0052】

図１５に示すように、本出願は、ハウジング５１０と、ハウジング５１０内に位置する回路基板５３０と、回路基板５３０上位置する前述のチップパッケージモジュール１００及び２００とを含む電子デバイス５００をさらに提供する。

【0053】

図５～図１３を参照すると、本出願は、以下のステップを含む、前述のチップパッケージモジュールの製造方法をさらに提供する。

【0054】

（１）第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３を設ける。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、互いに間隔を置いて配設される。

【0055】

（２）第１ベアダイ４１を第１導電性フレーム１１に取り付ける。

【0056】

（３）第１導電性接続シート３１及び第２導電性接続シート３２を配置する。第１導電性接続シート３１は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を覆い、第２導電性フレーム１２に重なるように延びている。第２導電性接続シート３２は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を覆い、第３導電性フレーム１３に重なるように延びている。

【0057】

（４）第２ベアダイ４２を、第１導電性接続シート３１及び第２導電性接続シート３２を有する第１ベアダイ４１の表面に取り付ける。

【0058】

（５）導電性カバープレート３３を配置する。導電性カバープレート３３は、平坦プレート３３１と、曲げられて平坦プレート３３１に接続された少なくとも１つのサイドプレート３３３とを含む。平坦プレート３３１は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面を覆う。各サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間に接続される。

【0059】

上述したように、第１ベアダイ４１及び第２ベアダイ４２において電気的に接続される必要がある電極対の数に従って、第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設され、また、必要に応じて対応して増減少され得ることが理解され得る。

【0060】

本実施形態では、図５に示すように、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれも矩形の平坦なブロックであり、第１導電性フレーム１１のサイズは、第２導電性フレーム１２のサイズ及び第３導電性フレーム１３のサイズよりも大きい。第２導電性フレーム１２及び第３導電性フレーム１３は、第１導電性フレーム１１の同じ側縁に位置する。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれもピン１０１に接続される。本実施形態では、第１導電性フレーム１１のピン１０１は、第１導電性フレーム１１の、第２導電性フレーム１２から離れた側に接続される。第２導電性フレームのピン１０１は、第２導電性フレーム１２の、第１導電性フレーム１１から離れた側に接続される。第３導電性フレーム１３のピン１０１は、第３導電性フレーム１３の、第１導電性フレーム１１から離れた側に接続される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、導電性の金属板を切断することによって得ることができる。ピン１０１は、導電性の金属板を加工することによって得られてもよい。具体的には、導電性フレーム及び導電性フレームに接続されたピン１０１は、一体的に形成される。しかしながら、本出願は、これに限定されるものではない。

【0061】

本実施形態では、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、同じ厚さを有する。

【0062】

図６及び図７に示すように、第１ベアダイ４１を第１導電性フレーム１１に取り付けるステップは、第１導電性フレーム１１上にはんだ２１を配置し、はんだ２１上に第１ベアダイ４１を設置し、その後、はんだ付けによって第１ベアダイ４１を第１導電性フレーム１１に電気的に接続するステップを含み、例えば、加熱（加熱温度は一般に４５０℃を超えない）を行って、第１ベアダイ４１と第１導電性フレーム１１との間にはんだ２１を接合する。

【0063】

図８及び図９に示すように、第１導電性接続シート３１を配置するステップ及び第２導電性接続シート３２を配置するステップは、第１導電性フレーム１１から離れた第１ベアダイ４１の表面に間隔を置いて配設された２群のはんだ２１を配置し、第２導電性フレーム１２及び第３導電性フレーム１３上に別々にはんだ２１を配置し、その後、第１ベアダイ４１の一方の群のはんだ２１及び第２導電性フレーム１２のはんだ２１の上に第１導電性接続シート３１を設置し、第１ベアダイ４１の他方の群のはんだ２１及び第３導電性フレーム１３のはんだ２１の上に第２導電性接続シート３２を配置し、はんだ付けによって第１導電性接続シート３１を第１ベアダイ４１及び第２導電性フレーム１２に電気的に接続し、はんだ付けによって第２導電性接続シート３２を第１ベアダイ４１及び第３導電性フレーム１３に電気的に接続するステップを含み、例えば、加熱（加熱温度は一般に４５０℃を超えない）を行って、第１ベアダイ４１と第１導電性接続シート３１との間及び第２導電性フレーム１２と第１導電性接続シート３１との間にはんだ２１を接合し、また、加熱を行って、第１ベアダイ４１と第２導電性接続シート３２との間及び第３導電性フレーム１３と第２導電性接続シート３２との間にはんだ２１を接合する。

【0064】

第１導電性接続シート３１の形状は、第１ベアダイ４１及び第１導電性フレーム１１の形状と一致する必要がある。第１導電性接続シート３１は、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第２導電性フレーム１２を覆う。同様に、第２導電性接続部の形状は、第１ベアダイ４１及び第２導電性フレーム１２の形状に一致する必要がある。第２導電性接続部はまた、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第３導電性フレーム１３を覆う。

【0065】

図１０及び図１１に示すように、第２ベアダイ４２を取り付けるステップは、第１ベアダイ４１から離れた第１導電性接続シート３１及び第２導電性接続シート３２の表面に別々にはんだ２１を配置し、はんだ２１上に第２ベアダイ４２を設置し、はんだ付けによって第２ベアダイ４２を第１導電性接続シート３１及び第２導電性接続シート３２に電気的に接続するステップを含み、例えば、加熱を行って、第２ベアダイ４２と第１導電性接続シート３１との間及び第２ベアダイ４２と第２導電性接続シート３２との間にはんだ２１を接合する。

【0066】

図１２及び図１３に示すように、導電性カバープレート３３を配置するステップは、第１導電性フレーム１１から離れた第２ベアダイ４２の表面にはんだ２１を配置し、はんだ２１上に導電性カバープレート３３の平坦プレート３３１を設置し、はんだ付けによって導電性カバープレート３３を第２ベアダイ４２に電気的に接続するステップを含み、例えば、加熱を行って、導電性カバープレート３３と第２ベアダイ４２との間にはんだ２１を接合する。

【0067】

本出願におけるチップパッケージモジュールの製造方法によれば、デバイス製造プロセスに挑戦にすることなく、パッケージ構造の革新により単一のデバイスの性能が向上し、電力密度が増加され、それにより、デバイスに対する高性能電源システムの要件がある程度満たされ、導電性カバープレートの特別な設計を通じてデバイスの応力状態を最適化することができる。

【0068】

前述の説明は、本出願の特定の実装形態にすぎず、本出願の保護範囲を限定するものではないことに留意されたい。本出願において開示される技術的範囲内で当業者が容易に想到し得る任意の変形又は置換は、本出願の保護範囲内に含まれるものとする。本出願における実装形態及び実装形態における特徴は、いかなる矛盾も引き起こすことなく互いに組み合わされ得る。従って、本出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【手続補正書】

【提出日】2024-06-06

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

チップパッケージモジュールであって、
第１導電性フレームと、
前記第１導電性フレーム上に配設された第１ベアダイと、
前記第１導電性フレームから間隔を置いて配設された第２導電性フレームと、
前記第１導電性フレームから離れた前記第１ベアダイの表面に接続され、前記第２導電性フレームに重なるように延びている第１導電性接続シートと、
前記第１導電性フレームから離れた前記第１ベアダイの表面に積層され、前記第１導電性接続シートに接続された第２ベアダイと、
前記第１導電性フレームから離れた前記第２ベアダイの表面に接続され、前記第１導電性フレームに接続されるように延びている導電性カバープレートと
を備えるチップパッケージモジュール。

【請求項2】

前記第１ベアダイの第１電極は、前記第１導電性フレームに電気的に接続され、前記第２ベアダイの第２電極は、前記導電性カバープレートに電気的に接続されて、前記第１電極と前記第２電極との間の電気的接続を実施し、
前記第１ベアダイの第３電極及び前記第２ベアダイの第４電極の両方が、前記第１導電性接続シートに電気的に接続されて、前記第３電極と前記第４電極との間の電気的接続を実施する、
請求項１に記載のチップパッケージモジュール。

【請求項3】

前記チップパッケージモジュールは、第３導電性フレーム及び第２導電性接続シートをさらに備え、前記第１導電性フレーム、前記第２導電性フレーム及び前記第３導電性フレームは、互いに間隔を置いて配設され、前記第２導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に接続され、前記第３導電性フレームに重なるように延びており、前記第２導電性接続シートは、前記第１導電性接続シートから間隔を置いて配設される、請求項１に記載のチップパッケージモジュール。

【請求項4】

前記第１ベアダイの第５電極及び前記第２ベアダイの第６電極の両方が、前記第２導電性接続シートに電気的に接続されて、前記第５電極と前記第６電極との間の電気的接続を実施する、請求項３に記載のチップパッケージモジュール。

【請求項5】

第１電極は第１ソースであり、第３電極は第１ドレインであり、前記第５電極は第１ゲートであり、第２電極は第２ソースであり、第４電極は第２ドレインであり、前記第６電極は第２ゲートであり、前記第１ソース、前記第１ドレイン及び前記第１ゲートは、前記第１導電性フレーム、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第２ソース、前記第２ドレイン及び前記第２ゲートは、前記導電性カバープレート、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続される、請求項４に記載のチップパッケージモジュール。

【請求項6】

前記第１ソースは、前記第２ソースに並列に接続され、前記第１ドレインは、前記第２ドレインに並列に接続され、前記第１ゲートは、前記第２ゲートに並列に接続される、請求項５に記載のチップパッケージモジュール。

【請求項7】

前記第１ドレインは、前記第１導電性フレームに電気的に接続され、前記第１ゲートは、前記第１導電性接続シートに電気的に接続され、前記第１ソースは、前記第２導電性接続シートに電気的に接続され、前記第２ドレインは、前記導電性カバープレートに電気的に接続され、前記第２ゲートは、前記第１導電性接続シートに電気的に接続され、前記第２ソースは、前記第２導電性接続シートに電気的に接続される、請求項６に記載のチップパッケージモジュール。

【請求項8】

前記導電性カバープレートは、平坦プレートと、曲げられて前記平坦プレートに接続された少なくとも１つのサイドプレートとを備え、前記平坦プレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面を覆い、各サイドプレートは、前記平坦プレートと前記第１導電性フレームとの間に接続される、請求項１に記載のチップパッケージモジュール。

【請求項9】

各サイドプレートは、前記平坦プレートに垂直に接続される、請求項８に記載のチップパッケージモジュール。

【請求項10】

前記導電性カバープレートは、前記平坦プレートに垂直に接続された３つのサイドプレートを備える、請求項８に記載のチップパッケージモジュール。

【請求項11】

前記第１ベアダイと前記第１導電性フレームとの間にははんだが配設され、はんだ付けによって電気的接続が実施され、前記第１導電性接続シートが前記第１ベアダイ及び前記第２導電性フレームに重なる領域にはんだが配設され、はんだ付けによって前記第１導電性接続シートが前記第１ベアダイ及び前記第２導電性フレームに電気的に接続され、前記第２ベアダイが前記第１導電性接続シートに重なる領域にはんだが配設され、はんだ付けによって前記第２ベアダイが前記第１導電性接続シートに電気的に接続され、前記導電性カバープレートと前記第２ベアダイとの間にははんだが配設され、はんだ付けによって前記導電性カバープレートが前記第２ベアダイに電気的に接続される、請求項８に記載のチップパッケージモジュール。

【請求項12】

回路基板と、前記回路基板上に位置するチップパッケージモジュールとを備えパワーモジュールであって、前記チップパッケージモジュールは、請求項１に記載のチップパッケージモジュールである、パワーモジュール。

【請求項13】

回路基板と、前記回路基板上に位置するチップパッケージモジュールとを備える電子デバイスであって、前記チップパッケージモジュールは、請求項１に記載のチップパッケージモジュールである、電子デバイス。

【請求項14】

チップパッケージモジュールの製造方法であって、
第１導電性フレーム及び第２導電性フレームを提供するステップであって、前記第２導電性フレームは、前記第１導電性フレームの横に間隔を置いて配設される、ステップと、
第１ベアダイを前記第１導電性フレームに取り付けるステップと、
第１導電性接続シートを配置するステップであって、前記第１導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの表面に接続され、前記第２導電性フレームに重なるように延びている、ステップと、
第２ベアダイを、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に取り付けるステップであって、前記第２ベアダイは、前記第１導電性接続シートに接続される、ステップと
導電性カバープレートを配置するステップであって、前記導電性カバープレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面に接続され、前記第１導電性フレームに接続されるように延びている、ステップと
を含む、チップパッケージモジュールの製造方法。

【請求項15】

前記製造方法は、前記第２ベアダイが配置される前に、前記第１導電性フレームの横に間隔を置いて位置する第３導電性フレームを設けるステップと、第２導電性接続シートを配置するステップとをさらに含み、前記第２導電性接続シートは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に接続され、前記第３導電性フレームに重なるように延びており、前記第２導電性接続シートは、前記第１導電性接続シートから間隔を置いて配設される、請求項１４に記載のチップパッケージモジュールの製造方法。

【請求項16】

前記導電性カバープレートは、平坦プレートと、曲げられて前記平坦プレートに接続された少なくとも１つのサイドプレートとを備え、前記平坦プレートは、前記第１導電性フレームから離れた前記第２ベアダイの表面を覆い、各サイドプレートは、前記平坦プレートと前記第１導電性フレームとの間に接続される、請求項１４に記載のチップパッケージモジュールの製造方法。

【請求項17】

前記第１ベアダイ及び前記第２ベアダイの各々は、複数の電極を備え、前記第１ベアダイの前記複数の電極は、ソース、ドレイン及びゲートを含み、前記第２ベアダイの前記複数の電極も、ソース、ドレイン及びゲートを含み、前記第１ベアダイの前記ソース、前記ドレイン及び前記ゲートは、前記第１導電性フレーム、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第２ベアダイの前記ソース、前記ドレイン及び前記ゲートは、前記導電性カバープレート、前記第１導電性接続シート及び前記第２導電性接続シートに１対１対応で電気的に接続され、前記第１ベアダイの前記ソースは、前記第２ベアダイの前記ソースに並列に接続され、前記第１ベアダイの前記ドレインは、前記第２ベアダイの前記ドレインに並列に接続され、前記第１ベアダイの前記ゲートは、前記第２ベアダイの前記ゲートに並列に接続される、請求項１５に記載のチップパッケージモジュールの製造方法。

【請求項18】

第１ベアダイを前記第１導電性フレームに取り付ける前記ステップは、前記第１導電性フレーム上にはんだを配置し、前記はんだ上に前記第１ベアダイを設置し、その後、はんだ付けによって前記第１ベアダイを前記第１導電性フレームに電気的に接続するステップを含み、
第１導電性接続シートを配置する前記ステップ及び第２導電性接続シートを配置する前記ステップは、前記第１導電性フレームから離れた前記第１ベアダイの前記表面に間隔を置いて配設された２群のはんだを配置し、前記第２導電性フレーム及び前記第３導電性フレーム上に別々にはんだを配置し、その後、前記第１ベアダイの一方の群のはんだ及び前記第２導電性フレームの前記はんだ上に前記第１導電性接続シートを設置し、第１ベアダイの他方の群のはんだ及び前記第３導電性フレームの前記はんだ上に前記第２導電性接続シートを配置し、はんだ付けによって前記第１導電性接続シートを前記第１ベアダイ及び前記第２導電性フレームに電気的に接続し、はんだ付けによって前記第２導電性接続シートを前記第１ベアダイ及び前記第３導電性フレームに電気的に接続するステップを含み、
第２ベアダイを取り付ける前記ステップは、前記第１ベアダイから離れた前記第１導電性接続シート及び前記第２導電性接続シートの表面に別々にはんだを配置し、前記はんだ上に前記第２ベアダイを設置し、はんだ付けによって前記第２ベアダイを前記第１導電性接続シート及び前記第２導電性接続シートに電気的に接続するステップを含み、
導電性カバープレートを配置する前記ステップは、前記第１導電性フレームから離れた前記第２ベアダイの前記表面にはんだを配置し、前記はんだ上に前記導電性カバープレートの平坦プレートを設置し、はんだ付けによって前記導電性カバープレートを前記第２ベアダイに電気的に接続するステップを含む、
請求項１５に記載のチップパッケージモジュールの製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

[技術分野］
本出願は、チップパッケージングの分野に関し、特に、チップパッケージモジュール、チップパッケージモジュールの製造方法、チップパッケージモジュールが使用されるパワーモジュール及び電子デバイスに関する。

【背景技術】

【0002】

パッケージ内電源（ＰＳＩＰ）及びブリックモジュール電源（ＢＭＰ）などのパワーモジュールによる、電力及び適用頻度に対する要求がますます高くなるにつれ、単一の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）チップは、小型化、低損失化、高電力密度化への進化を余儀なくされている。既存の単一トランジスタＭＯＳＦＥＴパッケージは、ベアウェハを１つしか含まない。現在の製造プロセスの下では、ウェハの性能向上速度がパワーモジュールの性能向上速度に追いつかなくなってきている。デバイス内には１つのベアウェハしかパッケージングされず、パッケージ本体の高さ方向の空間が十分に使用されていない。加えて、単一のデバイスの性能は、ベアウェハの性能に完全に依存する。システム要件が高くてもベアウェハの性能が不十分である場合、性能ボトルネックが形成され、パワーモジュールのさらなる最適化を妨げる。

【発明の概要】

【0003】

本出願の実施形態の第１態様は、チップパッケージモジュールを提供し、このチップパッケージモジュールは、以下を含む：
第１導電性フレーム；
第１導電性フレーム上に配設された第１ベアダイ；
第１導電性フレームから間隔を置いて配設された第２導電性フレーム；
第１導電性フレームから離れた第１ベアダイの表面に接続され、第２導電性フレームに重なるように延びている第１導電性接続シート；
第１導電性フレームから離れた第１ベアダイの表面に積層され、第１導電性接続シートに接続された第２ベアダイ；及び
第１導電性フレームから離れた第２ベアダイの表面に接続され、第１導電性フレームに接続されるように延びている導電性カバープレート。

【0004】

本出願の第１態様におけるチップパッケージモジュールによれば、第１導電性接続シート、導電性カバープレートなどを使用して、垂直に積層された第１ベアダイと第２ベアダイとの間の電気的相互接続を実施し、２つのベアダイを１つのデバイス内にパッケージングすることにより、単一のデバイスの性能が向上し、デバイスのための高性能電源システムの要件がある程度満たされる。

【0005】

本出願の一実装形態では、第１ベアダイの第１電極は、第１導電性フレームに電気的に接続され、第２ベアダイの第２電極は、導電性カバープレートに電気的に接続されて、第１電極と第２電極との間の電気的接続を実施し、第１ベアダイの第３電極及び第２ベアダイの第４電極の両方が、第１導電性接続シートに電気的に接続されて、第３電極と第４電極との間の電気的接続を実施する。

【0006】

１つのデバイス内にパッケージングされた垂直に積層された第１ベアダイ及び第２ベアダイは、電気的に相互接続された２対の電極を有する。

【0007】

本出願の一実装形態では、チップパッケージモジュールは、第３導電性フレーム及び第２導電性接続シートをさらに含み、第１導電性フレーム、第２導電性フレーム及び第３導電性フレームは、互いに間隔を置いて配設され、第２導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第３導電性フレームに重なるように延びており、第２導電性接続シートは、第１導電性接続シートから間隔を置いて配設される。

【0008】

本出願の一実装形態では、第１ベアダイの第５電極及び第２ベアダイの第６電極の両方が、第２導電性接続シートに電気的に接続されて、第５電極と第６電極との間の電気的接続を実施する。

【0009】

１つのデバイス内にパッケージングされた垂直に積層された第１ベアダイ及び第２ベアダイは、電気的に相互接続された３対の電極を有する。

【0010】

本出願の一実装形態では、第１電極は第１ソースであり、第３電極は第１ドレインであり、第５電極は第１ゲートであり、第２電極は第２ソースであり、第４電極は第２ドレインであり、第６電極は第２ゲートであり、第１ソース、第１ドレイン及び第１ゲートは、第１導電性フレーム、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第２ソース、第２ドレイン及び第２ゲートは、導電性カバープレート、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続される。

【0011】

本出願の一実装形態では、第１ソースは、第２ソースに並列に接続され、第１ドレインは、第２ドレインに並列に接続され、第１ゲートは、第２ゲートに並列に接続される。

【0012】

第１ベアダイ及び第２ベアダイは、ＭＯＳＦＥＴチップであってもよく、単一のデバイス内に垂直に積層された第２ベアダイ及び第１ベアダイの３つの端子、すなわち、ソース、ドレイン及びゲートを並列に接続して、デバイス性能を大幅に向上させる。

【0013】

本出願の一実装形態では、第１ドレインは、第１導電性フレームに電気的に接続され、第１ゲートは、第１導電性接続シートに電気的に接続され、第１ソースは、第２導電性接続シートに電気的に接続され、第２ドレインは、導電性カバープレートに電気的に接続され、第２ゲートは、第１導電性接続シートに電気的に接続され、第２ソースは、第２導電性接続シートに電気的に接続される。

【0014】

本出願の一実装形態では、導電性カバープレートは、平坦プレートと、曲げられて平坦プレートに接続された少なくとも１つのサイドプレートとを含み、平坦プレートは、第１導電性フレームから離れた第２ベアダイの表面を覆い、各サイドプレートは、平坦プレートと第１導電性フレームとの間に接続される。

【0015】

サイドプレートは、平坦プレートと第１導電性フレームとの間に支持されて支持を提供する。導電性カバープレートは、曲げられたサイドプレートによって第１導電性フレームに接続され、導電性カバープレート自体の重量と、チップパッケージモジュールの一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0016】

本出願の一実装形態では、各サイドプレートは、平坦プレートに垂直に接続される。

【0017】

本出願の一実装形態では、導電性カバープレートは、平坦プレートに垂直に接続された３つのサイドプレートを含む。

【0018】

導電性カバープレートは、垂直に曲げられた３つのサイドプレートによって第１導電性フレームに接続され、３つのサイドプレートは、導電性カバープレート自体の重量と、チップパッケージモジュールの一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0019】

本出願の一実装形態では、第１ベアダイと第１導電性フレームとの間にははんだが配設され、はんだ付けによって電気的接続が実施され、第１導電性接続シートが第１ベアダイ及び第２導電性フレームに重なる領域にはんだが配設され、はんだ付けによって第１導電性接続シートが第１ベアダイ及び第２導電性フレームに電気的に接続され、第２ベアダイが第１導電性接続シートに重なる領域にはんだが配設され、はんだ付けによって第２ベアダイが第１導電性接続シートに電気的に接続され、導電性カバープレートと第２ベアダイとの間にははんだが配設され、はんだ付けによって導電性カバープレートが第２ベアダイに電気的に接続される。

【0020】

本出願の実施形態の第２態様は、回路基板と、回路基板上に位置するチップパッケージモジュールとを含むパワーモジュールを提供する。チップパッケージモジュールは、本出願の実施形態の第１態様によるチップパッケージモジュールである。

【0021】

本出願の実施形態の第３態様は、回路基板と、回路基板上に位置するチップパッケージモジュールとを含む電子デバイスを提供する。チップパッケージモジュールは、本出願の実施形態の第１態様によるチップパッケージモジュールである。

【0022】

本出願の実施形態の第４態様は、チップパッケージモジュールの製造方法を提供し、本方法は、以下を含む：
第１導電性フレーム及び第２導電性フレームを提供するステップであって、第２導電性フレームは、第１導電性フレームの横に間隔を置いて配設される、ステップ；
第１ベアダイを第１導電性フレームに取り付けるステップ；
第１導電性接続シートを配置するステップであって、第１導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第２導電性フレームに重なるように延びている、ステップ；
第２ベアダイを、第１導電性フレームから離れた第１ベアダイの表面に取り付けるステップであって、第２ベアダイは、第１導電性接続シートに接続される、ステップ；及び
導電性カバープレートを配置するステップであって、導電性カバープレートは、第１導電性フレームから離れた第２ベアダイの表面に接続され、第１導電性フレームに接続されるように延びている、ステップ。

【0023】

本出願におけるチップパッケージモジュールの製造方法によれば、デバイス製造プロセスに挑戦にすることなく、パッケージ構造の革新により単一のデバイスの性能が向上し、電力密度が増加され、それにより、デバイスに対する高性能電源システムの要件がある程度満たされ、導電性カバープレートの特別な設計を通じてデバイスの応力状態を最適化することができる。

【0024】

本出願の一実装形態では、製造方法は、第２ベアダイが配置される前に、第１導電性フレームの横に間隔を置いて位置する第３導電性フレームを設けるステップと、第２導電性接続シートを配置するステップとをさらに含み、第２導電性接続シートは、第１導電性フレームから離れた第１ベアダイの表面に接続され、第３導電性フレームに重なるように延びており、第２導電性接続シートは、第１導電性接続シートから間隔を置いて配設される。

【0025】

本出願の一実装形態では、導電性カバープレートは、平坦プレートと、曲げられて平坦プレートに接続された少なくとも１つのサイドプレートとを含み、平坦プレートは、第１導電性フレームから離れた第２ベアダイの表面を覆い、各サイドプレートは、平坦プレートと第１導電性フレームとの間に接続される。

【0026】

本出願の一実装形態では、第１ベアダイ及び第２ベアダイの各々は、複数の電極を含み、第１ベアダイの複数の電極は、ソース、ドレイン及びゲートを含み、第２ベアダイの複数の電極も、ソース、ドレイン及びゲートを含み、第１ベアダイのソース、ドレイン及びゲートは、第１導電性フレーム、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第２ベアダイのソース、ドレイン及びゲートは、導電性カバープレート、第１導電性接続シート及び第２導電性接続シートに１対１対応で電気的に接続され、第１ベアダイのソースは、第２ベアダイのソースに並列に接続され、第１ベアダイのドレインは、第２ベアダイのドレインに並列に接続され、第１ベアダイのゲートは、第２ベアダイのゲートに並列に接続される。

【0027】

本出願の一実装形態では、第１ベアダイを第１導電性フレームに取り付けるステップは、第１導電性フレーム上にはんだを配置し、はんだ上に第１ベアダイを設置し、その後、はんだ付けによって第１ベアダイを第１導電性フレームに電気的に接続するステップを含み；
第１導電性接続シートを配置するステップ及び第２導電性接続シートを配置するステップは、第１導電性フレームから離れた第１ベアダイの表面に間隔を置いて配設された２群のはんだを配置し、第２導電性フレーム及び第３導電性フレーム上に別々にはんだを配置し、その後、第１ベアダイの一方の群のはんだ及び第２導電性フレームのはんだの上に第１導電性接続シートを設置し、第１ベアダイの他方の群のはんだ及び第３導電性フレームのはんだの上に第２導電性接続シートを配置し、はんだ付けによって第１導電性接続シートを第１ベアダイ及び第２導電性フレームに電気的に接続し、はんだ付けによって第２導電性接続シートを第１ベアダイ及び第３導電性フレームに電気的に接続するステップを含み；
第２ベアダイを取り付けるステップは、第１ベアダイから離れた第１導電性接続シート及び第２導電性接続シートの表面に別々にはんだを配置し、はんだ上に第２ベアダイを設置し、はんだ付けによって第２ベアダイを第１導電性接続シート及び第２導電性接続シートに電気的に接続するステップを含み；
導電性カバープレートを配置するステップは、第１導電性フレームから離れた第２ベアダイの表面にはんだを配置し、はんだ上に導電性カバープレートの平坦プレートを設置し、はんだ付けによって導電性カバープレートを第２ベアダイに電気的に接続するステップを含む。

【図面の簡単な説明】

【0028】

【図1】本出願の第１実施形態によるチップパッケージモジュールの構造の概略図である。

【図2】本出願の実施形態によるチップパッケージモジュールの概略上面図である。

【図3】断面線ＩＩＩ－ＩＩＩに沿って切断された図２のチップパッケージモジュールの概略断面図である。

【図4】本出願の第２実施形態によるチップパッケージモジュールの構造の概略図である。

【図5】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図6】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図7】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図8】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図9】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図10】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図11】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図12】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図13】本出願の一実施形態によるチップパッケージモジュールを製造するプロセスの概略図である。

【図14】本出願の実施形態による、パワーモジュールの概略図である。

【図15】本出願の一実施形態による電子デバイスの概略図である。

【発明を実施するための形態】

【0029】

以下では、本出願の実施形態における添付図面を参照して、本出願の実施形態について説明する。別段の指定がない限り、本出願におけるデータ範囲は、エンドポイント値を含むべきである。

【0030】

本出願の実施形態は、新たな構造を有するチップパッケージモジュールを提供する。ウェハレベルの性能向上が遅いことにより、単一トランジスタの性能がシステムレベルの要件を満たすことができないという問題を解決するために、２つのベアウェハを単一のデバイス内に並列にパッケージングして、単一トランジスタ損失を低減し、電力密度を改善し、シングルチップパッケージモジュールの性能を向上させ得る。

【0031】

図１、図２及び図３を参照すると、本出願の第１実施形態におけるチップパッケージモジュール１００は、第１導電性フレーム１１と、第２導電性フレーム１２と、第３導電性フレーム１３とを含む。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、互いに間隔を置いて配設される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれも平坦プレート状である。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３の各々は、ピン１０１に接続される。ピン１０１は、別の電子部品（例えば、外部回路）に電気的に接続するように構成される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３の材料は、導電性の金属であってもよい。

【0032】

図１に示すように、チップパッケージモジュール１００は、第１ベアダイ４１と、第２ベアダイ４２と、第１導電性接続シート３１と、第２導電性接続シート３２とをさらに含む。第１ベアダイ４１は、第１導電性フレーム１１上に配設される。本実施形態では、第１ベアダイ４１を設置するために使用される第１導電性フレーム１１の上面の面積は、第１ベアダイ４１の面積よりも大きく、第１ベアダイ４１は、第１導電性フレーム１１の上面を部分的に覆う。第１ベアダイ４１と第１導電性フレーム１１との間にははんだ２１が配設され、はんだ付けによって電気的接続が実施される。

【0033】

図１に示すように、第１導電性接続シート３１は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を部分的に覆って接続され、第２導電性フレーム１２に重なるように延びている。第２導電性接続シート３２は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を部分的に覆って接続され、第３導電性フレーム１３に重なるように延びている。第２導電性接続シート３２及び第１導電性接続シート３１は、間隔を置いて配設される。第１導電性接続シート３１が第１ベアダイ４１及び第２導電性フレーム１２と重なる領域には、はんだ２１が配設され、第１導電性接続シート３１は、はんだ付けによって第１ベアダイ４１及び第２導電性フレーム１２の両方と電気的に接続される。第２導電性接続シート３２が第１ベアダイ４１及び第３導電性フレーム１３と重なる領域には、はんだ２１が配設され、第２導電性接続シート３２は、はんだ付けによって第１ベアダイ４１及び第３導電性フレーム１３の両方と電気的に接続される。

【0034】

図１及び図３に示すように、第２ベアダイ４２は、第１導電性接続シート３１及び第２導電性接続シート３２とともに第１ベアダイ４１の表面に積層され、第１導電性接続シート３１及び第２導電性接続シート３２の両方に電気的に接続される。第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設される。第２ベアダイ４２が第１導電性接続シート３１及び第２導電性接続シート３２と重なる領域には、はんだ２１が配設され、第２ベアダイ４２は、はんだ付けによって第１導電性接続シート３１及び第２導電性接続シート３２に電気的に接続される。第１導電性接続シート３１は、第１ベアダイ４１及び第２ベアダイ４２に電気的に接続される。第２導電性接続シート３２も、第１ベアダイ４１及び第２ベアダイ４２に電気的に接続される。

【0035】

図１に示すように、チップパッケージモジュール１００は、導電性カバープレート３３をさらに含む。導電性カバープレート３３は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面に接続され、第１導電性フレーム１１に接続されるように延びている。導電性カバープレート３３は、平坦プレート３３１と、曲げられて平坦プレート３３１に接続された少なくとも１つのサイドプレート３３３とを含む。平坦プレート３３１は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面を覆う。各サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間に接続される。導電性カバープレート３３と第１導電性フレーム１１とは協働して配設される。平坦プレート３３１と第２ベアダイ４２との間にははんだ２１が配設され、サイドプレート３３３と第１導電性フレーム１１との間にもはんだ２１が配設される。導電性カバープレート３３は、はんだ付けによって第２ベアダイ４２及び第１導電性フレーム１１に電気的に接続される。

【0036】

本実施形態では、図１に示すように、導電性カバープレート３３は、平坦プレート３３１に垂直に接続された３つのサイドプレート３３３を含む。第１導電性フレーム１１の、第２導電性フレーム１２及び第３導電性フレーム１３が配設される側には、サイドプレート３３３は配設されず、サイドプレート３３３が、第１導電性接続シート３１及び第２導電性接続シート３２がそれぞれ第２導電性フレーム１２及び第３導電性フレーム１３に重なるように延びていることに影響を及ぼさないようにする。サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間で均等に支持され、支持力を提供する。サイドプレート３３３の構造は、直角曲げ（サイドプレート３３３が平坦プレート３３１に垂直に接続される）、階段状曲げ、支柱などを含むが、これらに限定されない。

【0037】

導電性カバープレート３３は、曲げられた３つのサイドプレート３３３によって第１導電性フレーム１１に接続される。３つのサイドプレート３３３は、導電性カバープレート３３自体の重量と、チップパッケージモジュール１００の一部がプラスチックにパッケージングされた後に得られるプラスチックパッケージ材料の重量とに耐えて、下方の第１ベアダイの応力をある程度緩和することができる。

【0038】

図４を参照すると、本出願の第２実施形態におけるチップパッケージモジュール２００の構造は、チップパッケージモジュール１００の構造と基本的に同じである。相違点は、チップパッケージモジュール２００の導電性カバープレート３３が、平坦プレート３３１に垂直に接続された１つのサイドプレート３３３のみを含むことである。第１導電性フレーム１１の、第２導電性フレーム１２及び第３導電性フレーム１３が配設される側が第１側である場合、固有のサイドプレート３３３は、第１側とは反対側の第２側に配設される。単一のサイドプレート３３３は、第１導電性フレーム１１に接続され、これもまた支持の役割を果たし、導電性カバープレート３３の設計及び製造の困難性を低減することができる。

【0039】

図１～図３に示すように、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、全て矩形のプレートであり、第１導電性フレーム１１のサイズは、第２導電性フレーム１２のサイズ及び第３導電性フレーム１３のサイズよりも大きい。第２導電性フレーム１２及び第３導電性フレーム１３は、第１導電性フレーム１１の同じ側縁に位置する。本実施形態では、第１導電性フレーム１１のピン１０１は、第１導電性フレーム１１の、第２導電性フレーム１２から離れた側に接続される。第２導電性フレーム１２のピン１０１は、第２導電性フレーム１２の、第１導電性フレーム１１から離れた側に接続される。第３導電性フレーム１３のピン１０１は、第３導電性フレーム１３の、第１導電性フレーム１１から離れた側に接続される。

【0040】

本実施形態では、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、同じ厚さを有する。従って、第１ベアダイ４１が第１導電性フレーム１１上に配設された場合、第１ベアダイ４１の高さは、第２導電性フレーム１２及び第３導電性フレーム１３の高さよりも大きい。第１導電性接続シート３１は、曲げられ、第１ベアダイ４１から第２導電性フレーム１２まで延びて、第２導電性フレーム１２に重なり、第２導電性フレーム１２を覆う。第２導電性接続シート３２は、曲げられ、第１ベアダイ４１から第３導電性フレーム１３まで延びて、第３導電性フレーム１３に重なり、第３導電性フレーム１３を覆う。第１導電性接続シート３１及び第２導電性接続シート３２は、互いに間隔をあけて設置される。図１に示すように、第１導電性接続シート３１は、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第２導電性フレーム１２を覆う。接続部は、曲げられ、各平坦部３１０の端部から延びている。同様に、第２導電性接続シートも、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第３導電性フレーム１３を覆う。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。

【0041】

チップパッケージモジュール１００は、導電性カバープレート３３、第１ベアダイ４１及び第２ベアダイ４２をパッケージングするためのプラスチックパッケージ層（図示せず）をさらに含み得る。導電性カバープレート３３は、プラスチックパッケージ層の内部に含まれてもよいし、放熱能力を高めるために一部が空気に露出してもよい。

【0042】

第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３は、同じ材料で作られてもよい。材料は、金属材料又は固体導電性有機材料であるが、これらに限定されるものではない。

【0043】

第１ベアダイ４１及び第２ベアダイ４２は、それぞれ複数の電極（図示せず）を含む。第１ベアダイ４１の電極（第１電極）は、第１導電性フレーム１１に電気的に接続される。第２ベアダイ４２の電極（第２電極）は、導電性カバープレート３３に電気的に接続される。第１導電性フレーム１１は、第１ベアダイ４１に電気的に接続される。従って、第１ベアダイ４１及び第２ベアダイ４２の第１電極対は、第１導電性フレーム１１によって導電性カバープレート３３に電気的に接続される。加えて、外部回路との信号伝送は、第１導電性フレーム１１を介して実施される。第１ベアダイ４１の別の電極（第３電極）及び第２ベアダイ４２の別の電極（第４電極）は、いずれも第１導電性接続シート３１に電気的に接続される。言い換えると、第１ベアダイ４１及び第２ベアダイ４２の第２電極対は、第１導電性接続シート３１によって電気的に接続され、次いで、第２導電性フレーム１２によって第１導電性接続シート３１に電気的に接続されて、外部回路との信号伝送を実施する。第１ベアダイ４１のさらに別の電極（第５電極）及び第２ベアダイ４２のさらに別の電極（第６電極）は、いずれも第２導電性接続シート３２に電気的に接続される。すなわち、第１ベアダイ４１及び第２ベアダイ４２の第３電極対は、第２導電性接続シート３２によって電気的に接続され、次いで、第３導電性フレーム１３によって第２導電性接続シート３２に電気的に接続されて、外部回路との信号伝送を実施する。

【0044】

第１ベアダイ４１及び第２ベアダイ４２において電気的に接続される必要がある電極対の数に従って、第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設され、また、必要に応じて対応して増減少され得ることが理解され得る。例えば、第１ベアダイ４１及び第２ベアダイ４２における１対の電極のみを電気的に接続する必要がある場合、第１導電性接続シート３１及び第２導電性フレーム１２並びに第２導電性接続シート３２及び第３導電性フレーム１３を両方省略してもよい。例えば、第１ベアダイ４１及び第２ベアダイ４２における２対の電極を電気的に接続する必要がある場合、第２導電性接続シート３２及び第３導電性フレーム１３を省略してもよい。

【0045】

本出願におけるチップパッケージモジュール１００及び２００によれば、第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３を使用して、垂直に積層されたベアダイ４１と４２との間の電気的相互接続を実施し、２つのベアダイを１つのデバイス内にパッケージングすることにより、単一のデバイスの性能が向上し、デバイスのための高性能電源システムの要件がある程度満たされる。

【0046】

一実施形態では、第１ベアダイ４１及び第２ベアダイ４２の両方がＭＯＳＦＥＴチップである。第１ベアダイ４１の複数の電極は、ソース、ドレイン及びゲートを含み、第２ベアダイ４２の複数の電極も、ソース、ドレイン及びゲートを含む。第１ベアダイ４１のソース、ドレイン及びゲートは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２と１対１対応で電気的に接続される。具体的な対応接続関係は限定されない。例えば、第１ベアダイ４１のソースは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちのいずれか１つに電気的に接続される。第１ベアダイ４１のドレインは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちの残りの２つのうちの１つに電気的に接続される。第１ベアダイ４１のゲートは、第１導電性フレーム１１、第１導電性接続シート３１及び第２導電性接続シート３２のうちの最後の残りの１つに電気的に接続される。第２ベアダイ４２のソース、ドレイン及びゲートは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２に１対１対応で電気的に接続される。具体的な対応接続関係は限定されない。例えば、第２ベアダイ４２のソースは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちのいずれか１つに電気的に接続される。第２ベアダイ４２のドレインは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちの残りの２つのうちの１つに電気的に接続される。第２ベアダイ４２のゲートは、導電性カバープレート３３、第１導電性接続シート３１及び第２導電性接続シート３２のうちの最後の残りの１つに電気的に接続される。第１ベアダイ４１のソースは、第２ベアダイ４２のソースに並列に接続される。第１ベアダイ４１のドレインは、第２ベアダイ４２のドレインに並列に接続される。第１ベアダイ４１のゲートは、第２ベアダイ４２のゲートに並列に接続される。垂直に積層された第２ベアダイ４２及び第１ベアダイ４１の３つの端子、すなわち、ソース、ドレイン及びゲートは並列に接続される。

【0047】

本実施形態では、第１ベアダイ４１の第１電極はドレインであり、第１導電性フレーム１１に電気的に接続される。第１ベアダイ４１の第３電極はゲートであり、第１導電性接続シート３１に電気的に接続される。第１ベアダイ４１の第５電極はソースであり、第２導電性接続シート３２に電気的に接続される。しかしながら、これに限定されるものではない。第２ベアダイ４２の第２電極はドレインであり、導電性カバープレート３３に電気的に接続される。第２ベアダイ４２の第４電極はゲートであり、第１導電性接続シート３１に電気的に接続される。第２ベアダイ４２の第６電極はソースであり、第２導電性接続シート３２に電気的に接続される。しかしながら、これに限定されるものではない。この場合、第２ベアダイ４２及び第１ベアダイ４１の３つの端子、すなわち、ソース、ドレイン及びゲートが並列に接続される。

【0048】

本出願におけるチップパッケージモジュール１００及び２００によれば、第１導電性接続シート３１、第２導電性接続シート３２及び導電性カバープレート３３を使用して、垂直に積層されたベアダイ４１及び４２の３つの端子の並列接続を実施することにより、単一のデバイスが垂直に積層されたチップを有し、デバイスの性能が大幅に向上する。

【0049】

第１ベアダイ４１及び第２ベアダイ４２のサイズ及び厚さ、並びにチップパッケージモジュール１００においてコーティングされるはんだ２１の面積は、必要に応じて調整及び設計され得ることが理解され得る。

【0050】

図１４に示すように、本出願は、回路基板５３０と、回路基板５３０に位置する前述のチップパッケージモジュール１００及び２００とを含むパワーモジュール４００をさらに提供する。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３のピン１０１、いずれも回路基板５３０に電気的に接続され得る。

【0051】

図１５に示すように、本出願は、ハウジング５１０と、ハウジング５１０内に位置する回路基板５３０と、回路基板５３０上位置する前述のチップパッケージモジュール１００及び２００とを含む電子デバイス５００をさらに提供する。

【0052】

図５～図１３を参照すると、本出願は、以下のステップを含む、前述のチップパッケージモジュールの製造方法をさらに提供する。

【0053】

（１）第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３を設ける。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、互いに間隔を置いて配設される。

【0054】

（２）第１ベアダイ４１を第１導電性フレーム１１に取り付ける。

【0055】

（３）第１導電性接続シート３１及び第２導電性接続シート３２を配置する。第１導電性接続シート３１は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を覆い、第２導電性フレーム１２に重なるように延びている。第２導電性接続シート３２は、第１導電性フレーム１１から離れた第１ベアダイ４１の表面を覆い、第３導電性フレーム１３に重なるように延びている。

【0056】

（４）第２ベアダイ４２を、第１導電性接続シート３１及び第２導電性接続シート３２を有する第１ベアダイ４１の表面に取り付ける。

【0057】

（５）導電性カバープレート３３を配置する。導電性カバープレート３３は、平坦プレート３３１と、曲げられて平坦プレート３３１に接続された少なくとも１つのサイドプレート３３３とを含む。平坦プレート３３１は、第１導電性フレーム１１から離れた第２ベアダイ４２の表面を覆う。各サイドプレート３３３は、平坦プレート３３１と第１導電性フレーム１１との間に接続される。

【0058】

上述したように、第１ベアダイ４１及び第２ベアダイ４２において電気的に接続される必要がある電極対の数に従って、第１導電性接続シート３１と第２導電性フレーム１２とが協働して配設され、第２導電性接続シート３２と第３導電性フレーム１３とが協働して配設され、また、必要に応じて対応して増減少され得ることが理解され得る。

【0059】

本実施形態では、図５に示すように、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれも矩形の平坦なブロックであり、第１導電性フレーム１１のサイズは、第２導電性フレーム１２のサイズ及び第３導電性フレーム１３のサイズよりも大きい。第２導電性フレーム１２及び第３導電性フレーム１３は、第１導電性フレーム１１の同じ側縁に位置する。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、いずれもピン１０１に接続される。本実施形態では、第１導電性フレーム１１のピン１０１は、第１導電性フレーム１１の、第２導電性フレーム１２から離れた側に接続される。第２導電性フレームのピン１０１は、第２導電性フレーム１２の、第１導電性フレーム１１から離れた側に接続される。第３導電性フレーム１３のピン１０１は、第３導電性フレーム１３の、第１導電性フレーム１１から離れた側に接続される。第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、導電性の金属板を切断することによって得ることができる。ピン１０１は、導電性の金属板を加工することによって得られてもよい。具体的には、導電性フレーム及び導電性フレームに接続されたピン１０１は、一体的に形成される。しかしながら、本出願は、これに限定されるものではない。

【0060】

本実施形態では、第１導電性フレーム１１、第２導電性フレーム１２及び第３導電性フレーム１３は、同じ厚さを有する。

【0061】

図６及び図７に示すように、第１ベアダイ４１を第１導電性フレーム１１に取り付けるステップは、第１導電性フレーム１１上にはんだ２１を配置し、はんだ２１上に第１ベアダイ４１を設置し、その後、はんだ付けによって第１ベアダイ４１を第１導電性フレーム１１に電気的に接続するステップを含み、例えば、加熱（加熱温度は一般に４５０℃を超えない）を行って、第１ベアダイ４１と第１導電性フレーム１１との間にはんだ２１を接合する。

【0062】

図８及び図９に示すように、第１導電性接続シート３１を配置するステップ及び第２導電性接続シート３２を配置するステップは、第１導電性フレーム１１から離れた第１ベアダイ４１の表面に間隔を置いて配設された２群のはんだ２１を配置し、第２導電性フレーム１２及び第３導電性フレーム１３上に別々にはんだ２１を配置し、その後、第１ベアダイ４１の一方の群のはんだ２１及び第２導電性フレーム１２のはんだ２１の上に第１導電性接続シート３１を設置し、第１ベアダイ４１の他方の群のはんだ２１及び第３導電性フレーム１３のはんだ２１の上に第２導電性接続シート３２を配置し、はんだ付けによって第１導電性接続シート３１を第１ベアダイ４１及び第２導電性フレーム１２に電気的に接続し、はんだ付けによって第２導電性接続シート３２を第１ベアダイ４１及び第３導電性フレーム１３に電気的に接続するステップを含み、例えば、加熱（加熱温度は一般に４５０℃を超えない）を行って、第１ベアダイ４１と第１導電性接続シート３１との間及び第２導電性フレーム１２と第１導電性接続シート３１との間にはんだ２１を接合し、また、加熱を行って、第１ベアダイ４１と第２導電性接続シート３２との間及び第３導電性フレーム１３と第２導電性接続シート３２との間にはんだ２１を接合する。

【0063】

第１導電性接続シート３１の形状は、第１ベアダイ４１及び第１導電性フレーム１１の形状と一致する必要がある。第１導電性接続シート３１は、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第２導電性フレーム１２を覆う。同様に、第２導電性接続シートの形状は、第１ベアダイ４１及び第２導電性フレーム１２の形状に一致する必要がある。第２導電性接続シートはまた、２つの平坦部３１０と、２つの平坦部３１０の間に接続された接続部３１１とを含む。接続部３１１は、曲げられて各平坦部３１０の端部から延びている。一方の平坦部３１０は第１ベアダイ４１を覆い、他方の平坦部３１０は第３導電性フレーム１３を覆う。

【0064】

図１０及び図１１に示すように、第２ベアダイ４２を取り付けるステップは、第１ベアダイ４１から離れた第１導電性接続シート３１及び第２導電性接続シート３２の表面に別々にはんだ２１を配置し、はんだ２１上に第２ベアダイ４２を設置し、はんだ付けによって第２ベアダイ４２を第１導電性接続シート３１及び第２導電性接続シート３２に電気的に接続するステップを含み、例えば、加熱を行って、第２ベアダイ４２と第１導電性接続シート３１との間及び第２ベアダイ４２と第２導電性接続シート３２との間にはんだ２１を接合する。

【0065】

図１２及び図１３に示すように、導電性カバープレート３３を配置するステップは、第１導電性フレーム１１から離れた第２ベアダイ４２の表面にはんだ２１を配置し、はんだ２１上に導電性カバープレート３３の平坦プレート３３１を設置し、はんだ付けによって導電性カバープレート３３を第２ベアダイ４２に電気的に接続するステップを含み、例えば、加熱を行って、導電性カバープレート３３と第２ベアダイ４２との間にはんだ２１を接合する。

【0066】

本出願におけるチップパッケージモジュールの製造方法によれば、デバイス製造プロセスに挑戦にすることなく、パッケージ構造の革新により単一のデバイスの性能が向上し、電力密度が増加され、それにより、デバイスに対する高性能電源システムの要件がある程度満たされ、導電性カバープレートの特別な設計を通じてデバイスの応力状態を最適化することができる。

【0067】

前述の説明は、本出願の特定の実装形態にすぎず、本出願の保護範囲を限定するものではないことに留意されたい。本出願において開示される技術的範囲内で当業者が容易に想到し得る任意の変形又は置換は、本出願の保護範囲内に含まれるものとする。本出願における実装形態及び実装形態における特徴は、いかなる矛盾も引き起こすことなく互いに組み合わされ得る。従って、本出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

【国際調査報告】