(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-19
(54)【発明の名称】パッドレススタックビアのための凹部構造体
(51)【国際特許分類】
H01L 23/12 20060101AFI20241112BHJP
【ＦＩ】
H01L23/12 N
H01L23/12 Q
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024529232
(86)(22)【出願日】2022-10-25
(85)【翻訳文提出日】2024-05-15
(86)【国際出願番号】 US2022078641
(87)【国際公開番号】W WO2023091846
(87)【国際公開日】2023-05-25
(31)【優先権主張番号】17/455,576
(32)【優先日】2021-11-18
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＷＣＤＭＡ
２．ＢＬＵＥＴＯＯＴＨ
３．ＺＩＧＢＥＥ
(71)【出願人】
【識別番号】507364838
【氏名又は名称】クアルコム，インコーポレイテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100163522
【弁理士】
【氏名又は名称】黒田 晋平
(72)【発明者】
【氏名】ホン・ボク・ウィ
(72)【発明者】
【氏名】ジョアン・レイ・ヴィラルバ・ビュオ
(72)【発明者】
【氏名】アニケット・パティル
(57)【要約】
複数のビアが互いの上に積み重ねられたスタックビア構造体が開示されている。少なくとも１つのビアは、少なくとも１つのビアの上面から形成された凹部を有するビアである。ビアの上の別のビアは、別のビアの底部がビアの凹部内にあるように形成される。このように、ビアと別のビアとの間にキャプチャパッドは必要とされない。また、ビアと別のビアとの間の接触面積が拡大される。
【特許請求の範囲】
【請求項1】
キャプチャパッドと、前記キャプチャパッドの上に積み重ねられて前記キャプチャパッドと電気的に結合された第１のビアと、
前記第１のビアの上に積み重ねられて前記第１のビアと電気的に結合された第２のビアと、
前記第２のビアの上に積み重ねられて前記第２のビアと電気的に結合されたカバーパッドと、
を備え、
前記第１のビアの上部幅が、前記第２のビアの底部幅よりも広く、
凹部が、前記第１のビアの上面内に部分的に延びるように前記第１のビア内に形成されており、
前記第２のビアの底部が、前記凹部内にあり、前記第２のビアの前記底部が、前記第２のビアの底面から前記凹部の深さと等しい高さまで延びており、前記第２のビアが、前記凹部内で前記第１のビアと接触している、
スタックビア構造体。
【請求項2】
前記第１のビアが、前記第１のビアの底部幅よりも前記第１のビアの前記上部幅が広くなるようなテーパ状であり、前記第２のビアが、前記第２のビアの前記底部幅よりも前記第２のビアの上部幅が広くなるようなテーパ状であり、
前記凹部が、前記凹部の底部幅よりも前記凹部の上部幅が広くなるようなテーパ状である、
請求項１に記載のスタックビア構造体。
【請求項3】
前記第２のビアの前記底部の側面が、前記凹部の側面と接触しており、前記第２のビアの前記底部の底面が、前記凹部の底面と接触している、
請求項１に記載のスタックビア構造体。
【請求項4】
前記第１のビアと前記第２のビアとの間にキャプチャパッドが存在しない、請求項１に記載のスタックビア構造体。
【請求項5】
前記第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、前記第２のビアが、前記パターン線と接触している、請求項１に記載のスタックビア構造体。
【請求項6】
前記カバーパッドが、前記スタックビア構造体を備えるスタック層構造体のカバー層内のパッドであり、前記カバー層が、前記スタック層構造体の最外層であり、前記カバーパッドが、外部デバイスと信号接続するように構成されている、請求項１に記載のスタックビア構造体。
【請求項7】
前記第１のビアと前記第２のビアとの間で、前記キャプチャパッドが、前記第１のビア及び前記第２のビアをこの順で介して前記カバーパッドに電気的に接続されている、請求項１に記載のスタックビア構造体。
【請求項8】
前記第１のビアが、銅（Ｃｕ）から形成されており、前記第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、請求項１に記載のスタックビア構造体。
【請求項9】
前記凹部の前記深さが、前記第１のビアの高さの５％～１５％の範囲である、請求項１に記載のスタックビア構造体。
【請求項10】
前記スタックビア構造体が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、及び自動車車両内のデバイスからなるグループから選択された装置内に組み込まれている、請求項１に記載のスタックビア構造体。
【請求項11】
スタック層構造体であって、内側誘電体層内に形成されたキャプチャパッド及び内側ビアであって、前記内側ビアが、前記キャプチャパッドの上に積み重ねられて前記キャプチャパッドと電気的に結合されている、キャプチャパッド及び内側ビアと、
前記内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に形成された１つ又は複数の中間ビアであって、前記内側ビアの上に積み重ねられて前記内側ビアと電気的に結合されている、１つ又は複数の中間ビアと、
前記１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に形成された外側ビアであって、前記１つ又は複数の中間ビアの上に積み重ねられて前記１つ又は複数の中間ビアと電気的に結合されている、外側ビアと、
前記外側ビアの上に積み重ねられて前記外側ビアと電気的に結合されているカバーパッドと、
を備え、
前記スタック層構造体が、第１のビアと、前記第１のビアの上に積み重ねられた第２のビアとを含み、前記第１のビアが、前記内側ビア、又は、前記１つ又は複数の中間ビアのうちの１つであり、前記第２のビアが、前記１つ又は複数の中間ビアのうちの１つ、又は、前記外側ビアであり、
前記第１のビアの上部幅が、前記第２のビアの底部幅よりも広く、
凹部が、前記第１のビアの上面内に部分的に延びるように前記第１のビア内に形成されており、
前記第２のビアの底部が、前記凹部内にあり、前記第２のビアの前記底部が、前記第２のビアの底面から前記凹部の深さと等しい高さまで延びており、前記第２のビアが、前記凹部内で前記第１のビアと接触している、
スタック層構造体。
【請求項12】
前記第１のビアが、前記第１のビアの底部幅よりも前記第１のビアの前記上部幅が広くなるようなテーパ状であり、前記第２のビアが、前記第２のビアの前記底部幅よりも前記第２のビアの上部幅が広くなるようなテーパ状であり、
前記凹部が、前記凹部の底部幅よりも前記凹部の上部幅が広くなるようなテーパ状である、
請求項１１に記載のスタック層構造体。
【請求項13】
前記第２のビアの前記底部の側面が、前記凹部の側面と接触しており、前記第２のビアの前記底部の底面が、前記凹部の底面と接触している、
請求項１１に記載のスタック層構造体。
【請求項14】
前記第１のビアと前記第２のビアとの間にキャプチャパッドが存在しない、請求項１１に記載のスタック層構造体。
【請求項15】
前記第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、前記第２のビアが、前記パターン線と接触している、請求項１１に記載のスタック層構造体。
【請求項16】
前記外側誘電体層の上に積み重ねられたカバー層であって、前記スタック層構造体の最外層である、カバー層を更に備え、前記カバーパッドが、前記カバー層内に形成されており、かつ外部デバイスとの信号接続を可能にするように構成されている、
請求項１１に記載のスタック層構造体。
【請求項17】
前記第１のビアと前記第２のビアとの間で、前記キャプチャパッドが、前記第１のビア及び前記第２のビアをこの順で介して前記カバーパッドに電気的に接続されている、請求項１１に記載のスタック層構造体。
【請求項18】
前記第１のビアが、銅（Ｃｕ）から形成されており、前記第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、請求項１１に記載のスタック層構造体。
【請求項19】
前記凹部の前記深さが、前記第１のビアの高さの５％～１５％の範囲である、請求項１１に記載のスタック層構造体。
【請求項20】
前記内側誘電体層の下に積み重ねられた初期層を更に備え、前記キャプチャパッドが、前記初期層上にあり、かつ前記初期層と接触している、
請求項１１に記載のスタック層構造体。
【請求項21】
前記キャプチャパッド、前記内側ビア、前記内側誘電体層、前記１つ又は複数の中間ビア、前記１つ又は複数の中間誘電体層、前記外側ビア、前記外側誘電体層、及び前記カバーパッドが、前記初期層の上に形成されており、前記スタック層構造体が更に、
前記初期層の下に積み重ねられた下部内側誘電体層内に形成された下部キャプチャパッド及び下部内側ビアであって、前記下部内側ビアが、前記下部キャプチャパッドの下に積み重ねられて前記下部キャプチャパッドと電気的に結合されている、下部キャプチャパッド及び下部内側ビアと、
前記下部内側誘電体層の下に積み重ねられた、対応する１つ又は複数の下部中間誘電体層内に形成された１つ又は複数の下部中間ビアであって、前記下部内側ビアの下に積み重ねられて前記下部内側ビアと電気的に結合されている、１つ又は複数の下部中間ビアと、
前記１つ又は複数の下部中間誘電体層の下に積み重ねられた下部外側誘電体層内に形成された下部外側ビアであって、前記１つ又は複数の下部中間ビアの下に積み重ねられて前記１つ又は複数の下部中間ビアと電気的に結合されている、下部外側ビアと、
前記下部外側ビアの下に積み重ねられて前記下部外側ビアと電気的に結合されている下部カバーパッドと、
を備え、
前記スタック層構造体が、第１の下部ビアと、前記第１の下部ビアの下に積み重ねられた第２の下部ビアとを含み、前記第１の下部ビアが、前記下部内側ビア、又は、前記１つ又は複数の下部中間ビアのうちの１つであり、前記第２の下部ビアが、前記１つ又は複数の下部中間ビアのうちの１つ、又は、前記下部外側ビアであり、
前記第１の下部ビアの底部幅が、前記第２の下部ビアの上部幅よりも広く、
下部凹部が、前記第１の下部ビアの底面内に部分的に延びるように前記第１の下部ビア内に形成されており、
前記第２の下部ビアの上部が、前記下部凹部内にあり、前記第２の下部ビアの前記上部が、前記第２の下部ビアの上面から前記下部凹部の深さと等しい高さまで延びており、前記第２の下部ビアが、前記下部凹部内で前記第１の下部ビアと接触している、
請求項２０に記載のスタック層構造体。
【請求項22】
前記スタック層構造体が、埋め込みトレース基板（embedded trace substrate、ＥＴＳ）、セミアディティブプロセス（semi-additive process、ＳＡＰ）基板、又はモディファイドセミアディティブプロセス（modified semi-additive process、ｍＳＡＰ）基板の構造体である、請求項１１に記載のスタック層構造体。
【請求項23】
前記スタック層構造体が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、及び自動車車両内のデバイスからなるグループから選択された装置内に組み込まれている、請求項１１に記載のスタック層構造体。
【請求項24】
スタックビア構造体を製作する方法であって、キャプチャパッドを形成することと、
前記キャプチャパッドの上に積み重ねられて前記キャプチャパッドと電気的に結合された第１のビアを形成することと、
前記第１のビアの上に積み重ねられて前記第１のビアと電気的に結合された第２のビアを形成することと、
前記第２のビアの上に積み重ねられて前記第２のビアと電気的に結合されたカバーパッドを形成することと、
を含み、
前記第１のビアの上部幅が、前記第２のビアの底部幅よりも広く、
凹部が、前記第１のビアの上面内に部分的に延びるように前記第１のビア内に形成されており、
前記第２のビアの底部が、前記凹部内にあり、前記第２のビアの前記底部が、前記第２のビアの底面から前記凹部の深さと等しい高さまで延びており、前記第２のビアが、前記凹部内で前記第１のビアと接触している、
方法。
【請求項25】
前記凹部を形成するために前記第１のビアの前記上面が穴あけされ、前記第２のビアが形成されているときに、前記第２のビアの前記底部が前記凹部を埋める、
請求項２４に記載の方法。
【請求項26】
前記凹部が、前記第１のビアの前記上面をレーザ穴あけ加工することによって形成される、請求項２５に記載の方法。
【請求項27】
スタック層構造体を製作する方法であって、内側誘電体層内にキャプチャパッド及び内側ビアを形成することであって、前記内側ビアが、前記キャプチャパッドの上に積み重ねられて前記キャプチャパッドと電気的に結合される、ことと、
前記内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に１つ又は複数の中間ビアを形成することであって、前記１つ又は複数の中間ビアが、前記内側ビアの上に積み重ねられて前記内側ビアと電気的に結合される、ことと、
前記１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に外側ビアを形成することであって、前記外側ビアが、前記１つ又は複数の中間ビアの上に積み重ねられて前記１つ又は複数の中間ビアと電気的に結合される、ことと、
前記外側ビアの上に積み重ねられて前記外側ビアと電気的に結合されるカバーパッドを形成することと、
を含み、
前記スタック層構造体が、第１のビアと、前記第１のビアの上に積み重ねられた第２のビアとを含み、前記第１のビアが、前記内側ビア、又は、前記１つ又は複数の中間ビアのうちの１つであり、前記第２のビアが、前記１つ又は複数の中間ビアのうちの１つ、又は、前記外側ビアであり、
前記第１のビアの上部幅が、前記第２のビアの底部幅よりも広く、
凹部が、前記第１のビアの上面内に部分的に延びるようにおり、
前記第２のビアの底部が、前記凹部内にあり、前記第２のビアの前記底部が、前記第２のビアの底面から前記凹部の深さと等しい高さまで延びており、前記第２のビアが、前記凹部内で前記第１のビアと接触している、
方法。
【請求項28】
前記凹部を形成するために前記第１のビアの前記上面が穴あけされ、前記第２のビアが形成されているときに、前記第２のビアの前記底部が前記凹部を埋める、
請求項２７に記載の方法。
【請求項29】
前記凹部が、前記第１のビアの前記上面をレーザ穴あけ加工することによって形成される、請求項２８に記載の方法。
【請求項30】
前記キャプチャパッド、前記内側ビア、前記内側誘電体層、前記１つ又は複数の中間ビア、前記１つ又は複数の中間誘電体層、前記外側ビア、前記外側誘電体層、及び前記カバーパッドが、初期層の上に形成されており、前記方法が更に、
前記初期層の下に積み重ねられた下部内側誘電体層内に下部キャプチャパッド及び下部内側ビアを形成することであって、前記下部内側ビアが、前記下部キャプチャパッドの下に積み重ねられて前記下部キャプチャパッドと電気的に結合される、ことと、
前記下部内側誘電体層の下に積み重ねられた、対応する１つ又は複数の下部中間誘電体層内に１つ又は複数の下部中間ビアを形成することであって、前記１つ又は複数の下部中間ビアが、前記下部内側ビアの下に積み重ねられて前記下部内側ビアと電気的に結合される、ことと、
前記１つ又は複数の下部中間誘電体層の下に積み重ねられた下部外側誘電体層内に下部外側ビアを形成することであって、前記下部外側ビアが、前記１つ又は複数の下部中間ビアの下に積み重ねられて前記１つ又は複数の下部中間ビアと電気的に結合される、ことと、
前記下部外側ビアの下に積み重ねられて前記下部外側ビアと電気的に結合される下部カバーパッドを形成することと、
を含み、
前記スタック層構造体が、第１の下部ビアと、前記第１の下部ビアの下に積み重ねられた第２の下部ビアとを含み、前記第１の下部ビアが、前記下部内側ビア、又は、前記１つ又は複数の下部中間ビアのうちの１つであり、前記第２の下部ビアが、前記１つ又は複数の下部中間ビアのうちの１つ、又は、前記下部外側ビアであり、
前記第１の下部ビアの底部幅が、前記第２の下部ビアの上部幅よりも広く、
下部凹部が、前記第１の下部ビアの底面内に部分的に延びるように前記第１の下部ビア内に形成されており、
前記第２の下部ビアの上部が、前記下部凹部内にあり、前記第２の下部ビアの前記上部が、前記第２の下部ビアの上面から前記下部凹部の深さと等しい高さまで延びており、前記第２の下部ビアが、前記下部凹部内で前記第１の下部ビアと接触している、
請求項２７に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、概して、半導体デバイスに関し、より具体的には、排他的ではないが、パッドレススタックビアのための凹部構造体、及びスタック層構造体、ならびにそれらの製作技法に関する。
【背景技術】
【0002】
集積回路技術は、能動部品及び受動部品を小型化することによって計算能力を向上させるうえで大きな進歩を実現している。パッケージデバイスは、プロセッサ、サーバ、無線周波数（ＲＦ）集積回路などを含む多数の電子デバイスにおいて見ることができる。パッケージング技術は、ピン数の多いデバイス及び／又は生産量の多い部品において費用対効果の高いものになっている。
【0003】
スタックビア構造体設計ルールは、安全なランディングのために大きなパッドを指定する。スタックビア用途の場合、より大きなランディングパッド（キャプチャパッドとも呼ばれる）設計ルールが、配置精度の改善のために適用される。配置精度は、ビア底部応力及び信頼性の問題に直接関連する。更に、スタックビアパッドは、ルーティングスペースの減少に起因して、すべての層のビアパッド寸法及び設計柔軟性に影響を及ぼす。
【0004】
したがって、本明細書において提供される方法、システム、及び装置を含む、従来のスタックビア構造体の欠点を克服するシステム、装置、及び方法が必要とされている。
【発明の概要】
【課題を解決するための手段】
【0005】
以下は、本明細書で開示される装置及び方法に関連する１つ又は複数の態様及び／又は例に関する簡略化された概要を提示する。したがって、以下の概要は、すべての企図される態様及び／又は例に関する広範な概説と見なされるべきではなく、また、以下の概要は、すべての企図される態様及び／若しくは例に関する主要若しくは重要な要素を特定する、又は任意の特定の態様及び／若しくは例に関連する範囲を定めると見なされるべきでもない。したがって、以下の概要は、以下に提示される詳細な説明に先立って、本明細書で開示される装置及び方法に関する１つ又は複数の態様及び／又は例に関する特定の概念を簡略化された形で提示することが唯一の目的である。
【0006】
例示的なスタックビア構造体が開示されている。スタックビア構造体は、キャプチャパッドを備え得る。スタックビア構造体はまた、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合された第１のビアを備え得る。スタックビア構造体は、第１のビアの上に積み重ねられて第１のビアと電気的に結合された第２のビアを更に備え得る。スタックビア構造体は、第２のビアの上に積み重ねられて第２のビアと電気的に結合されたカバーパッドを更に備え得る。第１のビアの上部幅は、第２のビアの底部幅よりも広くてもよい。凹部は、第１のビアの上面内に部分的に延びるように第１のビア内に形成されてもよい。第２のビアの底部は、凹部内にあり得る。第２のビアの底部は、第２のビアの底面から凹部の深さと同じ高さまで延びていてもよい。第２のビアは、凹部内で第１のビアと接触し得る。
【0007】
例示的なスタック層構造体が開示されている。スタック層構造体は、内側誘電体層内に形成されたキャプチャパッド及び内側ビアを備え得る。内側ビアは、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合され得る。スタック層構造体はまた、内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に形成された１つ又は複数の中間ビアを備え得る。１つ又は複数の中間ビアは、内側ビアの上に積み重ねられて内側ビアと電気的に結合され得る。スタック層構造体は、１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に形成された外側ビアを更に備え得る。外側ビアは、１つ又は複数の中間ビアの上に積み重ねられて１つ又は複数の中間ビアと電気的に結合され得る。スタック層構造体は、外側ビアの上に積み重ねられて外側ビアと電気的に結合されたカバーパッドを更に備え得る。スタック層構造体は、第１のビアと、第１のビアの上に積み重ねられた第２のビアとを備え得る。第１のビアは、内側ビア、又は、１つ又は複数の中間ビアのうちの１つであり得る。第２のビアは、１つ又は複数の中間ビアのうちの別の１つ、又は、外側ビアであり得る。第１のビアの上部幅は、第２のビアの底部幅よりも広くてもよい。凹部は、第１のビアの上面内に部分的に延びるように第１のビア内に形成されてもよい。第２のビアの底部は、凹部内にあり得る。第２のビアの底部は、第２のビアの底面から凹部の深さと同じ高さまで延びていてもよい。第２のビアは、凹部内で第１のビアと接触し得る。
【0008】
スタックビア構造体を製作する例示的な方法が開示されている。方法は、キャプチャパッドを形成することを含み得る。方法はまた、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合された第１のビアを備え得る。方法は、第１のビアの上に積み重ねられて第１のビアと電気的に結合された第２のビアを形成することを更に含み得る。方法は、第２のビアの上に積み重ねられて第２のビアと電気的に結合されたカバーパッドを形成することを更に含み得る。第１のビアの上部幅は、第２のビアの底部幅よりも広くてもよい。凹部は、第１のビアの上面内に部分的に延びるように第１のビア内に形成されてもよい。第２のビアの底部は、凹部内にあり得る。第２のビアの底部は、第２のビアの底面から凹部の深さと同じ高さまで延びていてもよい。第２のビアは、凹部内で第１のビアと接触し得る。
【0009】
スタック層構造体を製作する例示的な方法が開示されている。方法は、内側誘電体層内にキャプチャパッド及び内側ビアを形成することを含み得る。内側ビアは、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合され得る。方法はまた、内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に１つ又は複数の中間ビアを形成することを含み得る。１つ又は複数の中間ビアは、内側ビアの上に積み重ねられて内側ビアと電気的に結合され得る。方法は、１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に外側ビアを形成することを更に含み得る。外側ビアは、１つ又は複数の中間ビアの上に積み重ねられて１つ又は複数の中間ビアと電気的に結合され得る。方法は、外側ビアの上に積み重ねられて外側ビアと電気的に結合されたカバーパッドを形成することを更に含み得る。スタック層構造体は、第１のビアと、第１のビアの上に積み重ねられた第２のビアとを備え得る。第１のビアは、内側ビア、又は、１つ又は複数の中間ビアのうちの１つであり得る。第２のビアは、１つ又は複数の中間ビアのうちの別の１つ、又は、外側ビアであり得る。第１のビアの上部幅は、第２のビアの底部幅よりも広くてもよい。凹部は、第１のビアの上面内に部分的に延びるように第１のビア内に形成されてもよい。第２のビアの底部は、凹部内にあり得る。第２のビアの底部は、第２のビアの底面から凹部の深さと同じ高さまで延びていてもよい。第２のビアは、凹部内で第１のビアと接触し得る。
【0010】
本明細書で開示される装置及び方法に関連する他の特徴及び利点は、添付の図面及び詳細な説明に基づいて、当業者に明らかになるであろう。
【0011】
以下の詳細な説明を参照して、本開示を限定するためではなく単に例示するために提示される添付の図面とともに検討されることで、本開示の態様及びその付随する利点の多くがよりよく理解されるため、それらに関するより完全な理解が容易に得られるであろう。
【図面の簡単な説明】
【0012】
【図1A】従来のスタックビア構造体の層の断面図を示す。
【図1B】従来のスタックビア構造体の層の上面図を示す。
【図2A】本開示の１つ又は複数の態様による例示的なスタックビア構造体の層の断面図を示す。
【図2B】本開示の１つ又は複数の態様による例示的なスタックビア構造体の層の上面図を示す。
【図3】本開示の１つ又は複数の態様による、例示的なビア構造体の詳細図を示す。
【図4A】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4B】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4C】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4D】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4E】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4F】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4G】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4H】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図4I】本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例の図を示す。
【図5A】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5B】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5C】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5D】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5E】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5F】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図5G】本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例の図を示す。
【図6】本開示の１つ又は複数の態様による、スタックビア構造体を製作する方法の一例のフローチャートを示す。
【図7】本開示の１つ又は複数の態様による、スタック層構造体を製作する例示的な方法のフローチャートを示す。
【図8】本開示の１つ又は複数の態様による、スタック層構造体を製作する例示的な方法のフローチャートを示す。
【図9】本開示の１つ又は複数の態様による、スタック層構造体を製作する別の例示的な方法のフローチャートを示す。
【図10】本開示の１つ又は複数の態様による、スタック層構造体を製作する更なる例示的な方法のフローチャートを示す。
【図11】本開示の１つ又は複数の態様を利用し得る、様々な電子デバイスを示す。
【発明を実施するための形態】
【0013】
本明細書で開示する態様に関連する他の目的及び利点は、添付の図面及び詳細な説明に基づいて、当業者に明らかとなろう。慣例に従って、図面によって示される特徴は、一定の縮尺で描かれていないことがある。したがって、図示された特徴の寸法は、明快にするために、任意に拡大又は縮小されていることがある。慣例に従って、図面のうちのいくつかは、明瞭にするために簡略化されている。したがって、図面は、特定の装置又は方法のすべての構成要素を示すとは限らない。更に、同様の参照番号は、本明細書及び図の全体で同様の特徴を示す。
【0014】
特定の実施形態を対象とする以下の説明及び関係する図面において、本開示の態様が例示される。本明細書における教示の範囲を逸脱することなく、代替の態様又は実施形態が考案され得る。加えて、本明細書の例示的な実施形態のよく知られている要素は、本開示における教示の関連する詳細を不明瞭にしないように、詳細には説明されないこと、又は省略されることがある。
【0015】
いくつかの説明される例示的な実装形態において、様々な構成要素の構造及び動作の一部が既知の従来の技法から得られ、そして１つ又は複数の例示的な実施形態に従って構成され得るような事例が特定される。そのような事例では、本明細書で開示される例示的な実施形態において例示される概念を曖昧にする可能性を回避することを助けるため、既知の従来の構成要素の構造及び／又は動作の一部の内部の詳細が省略されることがある。
【0016】
本明細書で使用される用語は、特定の実施形態について説明するためのものにすぎず、限定を意図するものではない。本明細書で使用する単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が別段に明確に示さない限り、複数形も含むものとする。「備える（comprises）」、「備える（comprising）」、「含む（includes）」及び／又は「含む（including）」という用語は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことを更に理解されたい。
【0017】
図１Ａは、従来のスタックビア構造体１００の断面図を示している。見られるように、スタックビア構造体１００は、互いの上に垂直に積み重ねられたビア１３０を含む。各ビア１３０は、キャプチャパッド１１０（ランディングパッドとも呼ばれる）上にあり、かつキャプチャパッド１１０と接触している。カバーパッド１２０は、最上部ビア１３０上にあり、かつ最上部ビア１３０と接触している。スタックビア構造体１００は、上部及び底部接続のためにキャプチャパッド１１０及びカバーパッド１２０を使用する。
【0018】
上述したように、スタックビア構造体設計ルールは、安全なランディングのために大きなパッドを指定する。スタックビア用途の場合、より大きなパッド設計ルールが、配置精度の改善のために適用される。特に、キャプチャパッド１１０の直径は、ビア１３０の直径よりも大きい。これは、従来のスタックビア構造体１００の層の上面図を示す図１Ｂに見られる。配置精度にマージンを提供するために、キャプチャパッド１１０の直径は、ビア１３０の直径よりも大きくなるように設計されている。パターン線１５０は、キャプチャパッド１１０を介して層内で２つのビア１３０を互いに電気的に結合することができる。キャプチャパッド１１０の直径が大きくなると、信号のルーティングに利用可能な空間が減少し、これは次いで、設計の柔軟性を低下させることを意味することに留意されたい。
【0019】
従来のスタックビア構造体の１つ又は複数の問題に対処するために、ビアが互いの上に直接積み重ねられ得るスタックビア構造体を提供することが提案される。このように、ビアの各ペア間にキャプチャパッドが必要となる。提案されたスタックビア構造体２００の一例が図２Ａに示されている。スタックビア構造体２００は、底部から上部へ、キャプチャパッド２１０と、内側ビア２４２と、中間ビア２４０と、外側ビア２４４と、カバーパッド２２０とを備え得る。更に進む前に、上、底、上部、下部、左、右などの用語は、説明を容易にするために使用されることに留意されたい。特に明記しない限り、これらの用語は、絶対的な向きを意味すると解釈されるべきではない。ビア２４０、２４２、２４４及び／又はパッド２１０、２２０のスタックは、銅（Ｃｕ）、アルミニウム（Ａｌ）などの導電性材料から形成され得る。
【0020】
内側ビア２４２は、キャプチャパッド２１０上にあり、かつキャプチャパッド２１０と接触し得、中間ビア２４０は、内側ビア２４２上にあり、かつ内側ビア２４２と接触し得、外側ビア２４４は、中間ビア２４０上にあり、かつ中間ビア２４０と接触し得、カバーパッド２１０は、外側ビア２４４上にあり、かつ外側ビア２４４と接触し得る。このように、キャプチャパッド２１０は、内側ビア２４２、中間ビア２４０、及び外側ビア２４４をこの順序で介して、カバーパッド２２０に電気的に結合され得る。
【0021】
任意の２つの直接隣接するビア間に、隣接するビアを積み重ねるための凹部構造体（破線の楕円によって強調表示されている）が存在することに留意されたい。特に、上部ビア（例えば、外側ビア２４４又は中間ビア２４０）の底部は、下部ビア（例えば、内側ビア２４２又は中間ビア２４０）内に形成された凹部内に挿入され得る。
【0022】
また、上部ビアと下部ビアとの間にランディングパッドが存在しないことに留意されたい。これは、ルーティングのための追加のスペースが存在し得ることを意味する。これは、スタックビア構造体２００の層の上面図を示す図２Ｂに見られる。ここで、パターン線２５０は、層内で２つのビア２３０を互いに電気的に結合することができる。しかし、図１Ｂに示される状況とは異なり、スタックビア構造体２００の層内にパッドは存在しない。したがって、パターン線２５０は、中間ビア２４０と直接接触し得る。その結果、信号のルーティングに利用可能な面積を増加させることによって、設計の柔軟性を高めることができる。
【0023】
以下のことに留意すべきである。図２Ａのスタックビア構造体２００では１つの中間ビア２４０しか示されていないが、実際には、内側ビア２４２と外側ビア２４４との間に任意の数の中間ビア２４０が存在し得る。次いで、キャプチャパッド２１０は、内側ビア２４２、１つ又は複数の中間ビア２４０、及び外側ビア２４４をこの順序で介してカバーパッド２２０に電気的に結合され得る。
【0024】
図２Ａでは楕円として強調表示された凹部構造体のより詳細な図が図３に示されており、第１のビア３４０Ａと、第１のビア３４０Ａ上に形成された第２のビア３４０Ｂとを示している。第１のビア３４０Ａは、外側ビア２４４以外の、スタックビア構造体２００の任意のビアであり得る。すなわち、第１のビア３４０Ａは、内側ビア２４２、又は、１つ又は複数の中間ビア２４０のうちの１つであり得る。次いで、第１のビア３４０Ａは、キャプチャパッド２１０の上に積み重ねられてキャプチャパッド２１０と電気的に結合され得る。「上」に積み重ねられたとは、第１のビア３４０Ａが内側ビア２４２と接触していることを必ずしも必要としないが、それは可能性の１つであることに留意されたい。例えば、１つ又は複数の中間ビア２４０のすべてが、キャプチャパッド２１０の上に積み重ねられ得る。しかしながら、内側ビア２４２のみが、キャプチャパッド２１０と接触し得る。より具体的には、キャプチャパッド２１０の上面は、内側ビア２４２の底面と接触し得る。
【0025】
第２のビア３４０Ｂは、内側ビア２４２以外の、スタックビア構造体２００の任意のビアであり得る。すなわち、第２のビア３４０Ｂは、１つ又は複数の中間ビア２４０のうちの１つ、又は、外側ビア２４４であり得る。次いで、第２のビア３４０Ｂは、第１のビア３４０Ａの上に積み重ねられて第１のビア３４０Ａと電気的に結合され得る。この場合、第１のビア３４０Ａ及び第２のビア３４０Ｂは直接隣接したビアであるため、互いに接触し得る。
【0026】
図２Ａの文脈では、カバーパッド２２０は、第２のビア３４０Ｂの上に積み重ねられて第２のビア３４０Ｂと電気的に結合され得る。ここでも、「上」に積み重ねられたとは、必ずしも接触を意味するわけではないが、可能性である。第２のビア３４０Ｂが外側ビア２４４である場合、カバーパッド２２０は、第２のビア３４０Ｂ上にあり、かつ第２のビア３４０Ｂと接触し得る。より具体的には、カバーパッド２２０の底面は、外側ビア２４４の上面と接触し得る。しかし、第２のビア３４０Ｂが１つ又は複数の中間ビア２４０のうちのいずれか１つである場合、カバーパッド２２０と第２のビア３４０Ｂとの間の接触は存在しない。
【0027】
一態様では、ビア（例えば、内側ビア２４２、１つ又は複数の中間ビア２４０、外側ビア２４４）は、それらのそれぞれの上部幅がそれらの底部幅よりも広くなるように、テーパ状であり得る。図３では、これは、第１のビア３４０Ａ及び／又は第２のビア３４０Ｂがテーパ状であり得ることを意味する。第１のビア３４０Ａがテーパ状である場合、第１のビア３４０Ａの上部幅は、第１のビア３４０Ａの底部幅よりも広くてもよい。参照を容易にするために、第１のビア３４０Ａの上部幅及び底部幅は、それぞれ、「第１の上部幅」及び「第１の底部幅」と呼ばれ得る。同様に、第２のビア３４０Ｂがテーパ状である場合、第２の上部幅（第２のビア３４０Ｂの上部幅）は、第２の底部幅（第２のビア３４０Ｂの底部幅）よりも広くてもよい。また、図３に見られるように、第１の上部幅は、第２の底部幅よりも広くてもよい。
【0028】
凹部３４５は、第１のビア３４０Ａの上面から第１のビア３４０Ａ内に部分的に延びるように形成され得る。すなわち、第１のビア３４０Ａは、その上面から第１のビア３４０Ａ内に部分的に延びる凹部３４５を備え得る。第２のビア３４０Ｂの底面から凹部３４５の深さと同じ高さまで延びている第２のビア３４０Ｂの部分は、凹部３４５内に挿入され得る。参照を容易にするために、第２のビア３４０Ｂのこの底部は、「第２の底部」と呼ばれ得る。凹部３４５の深さは、名目上、第１のビア３４０Ａの合計高さの５％～１５％の範囲であり得る。
【0029】
一態様では、第２の底部は、点線の楕円によって強調表示されているように、凹部３４５内で第１のビア３４０Ａと接触し得る。凹部３４５は、凹部上部幅（凹部３４５の上部幅）が凹部底部幅（凹部３４５の底部幅）よりも広くなるようなテーパ状であり得ることに留意されたい。第１のビア３４０Ａと第２のビア３４０Ｂとの間の接触は、第２の底部の側面と凹部３４５の側面とが接触するようなものであり得る。同様に、第２の底面、すなわち、第２の底部（第２のビア３４０Ｂの底部でもある）の底面は、凹部３４５の底面と接触し得る。したがって、接触面積を増大させることができ、それによって構造的完全性を高めることができる。すなわち、第１のビア３４０Ａ及び第２のビア３４０Ｂは、互いにより良好に固定され得る。
【0030】
上記の図２Ａの文脈では、上部ビアと下部ビアとの間にランディングパッドが存在しないことが示されている。図３では、これは、第１のビア３４０Ａと第２のビア３４０Ｂとの間にキャプチャパッドを有さないことに言い換えることができる。また、図２Ｂの文脈では、パターン線２５０が同じ層の２つのビアと接触し得ることが示されている。図３では、これは、パターン線２５０が第１のビア３４０Ａ及び第１のビア３４０Ａと同じ層上のビア（例えば、ビア２４０）と接触していると言い換えることができる。それに代えて又はそれに加えて、別のパターン線２５０は、第２のビア３４０Ｂ及び第２のビア３４０Ｂと同じ層上の同じ又は異なるビア（例えば、同じ又は異なるビア２４０）と接触し得る。更に、図２Ａの文脈では、キャプチャパッド２１０が、カバーパッド２２０に、内側ビア２４２、１つ又は複数の中間ビア２４０、及び外側ビア２４４に、この順序で電気的に結合され得ることが示されている。図３では、これは、キャプチャパッド２１０が第１のビア３４０Ａ及び第２のビア３４０Ｂをこの順序で介してカバーパッド２２０に電気的に結合されていることに言い換えることができる。当然ながら、キャプチャパッド２１０とカバーパッド２２０との間の電気経路内にあり得る他のビア（例えば、内側ビア２４２、他の中間ビア２４０、外側ビア２４４）が存在し得ることに留意されたい。
【0031】
図２Ａ、図２Ｂ、及び図３のスタックビア構造体２００は、スタック層構造体において使用され得る。図４Ａ～図４Ｉは、本開示の１つ又は複数の態様による、スタック層構造体を製作する段階の例を示している。段階を説明する前に、スタックビア構造体２００が組み込まれ得る、例示的なスタック層構造体４００を示す図４Ｉに注目する。スタック層構造体４００は、埋め込みトレース基板（ＥＴＳ）に基づくスタック層構造体の一例であり得る。
【0032】
図４Ｉに見られるように、スタック層構造体４００は、ベース層４６０とも呼ばれる初期層４６０を備え得る。キャプチャパッド２１０及び内側ビア２４２は、初期層４６０の上に積み重ねられ得る内側誘電体層４１５内に形成される。内側ビア２４２は、キャプチャパッド２１０の上に積み重ねられてキャプチャパッド２１０と電気的に結合され得る。
【0033】
スタック層構造体４００はまた、中間誘電体層４２５内に形成された中間ビア２４０を備え得、中間誘電体層４２５自体は、内側誘電体層４１５の上に積み重ねられ得る。スタックビア構造体が任意の数の中間ビア２４０を含み得ることを上記から想起されたい。したがって、図４Ｉでは１つの中間誘電体層４２５が示されているが、任意の数の中間誘電体層４２５が存在し得る。すなわち、スタック層構造体４００は、内側誘電体層４１５の上に積み重ねられ得る、対応する１つ又は複数の中間誘電体層４２５内に形成された１つ又は複数の中間ビア２４０を備え得る。１つ又は複数の中間ビア２４０は、内側ビア２４２の上に積み重ねられて内側ビア２４２と電気的に結合され得る。
【0034】
スタック層構造体４００は、１つ又は複数の中間誘電体層４２５の上に積み重ねられ得る外側誘電体層４３５内に形成された外側ビア２４４を更に備え得る。外側ビア２４４は、１つ又は複数の中間ビア２４０の上に積み重ねられて中間ビア２４０と電気的に結合され得る。
【0035】
スタック層構造体４００は、外側ビア２４４の上に積み重ねられて外側ビア２４４と電気的に結合されたカバーパッド２２０を更に備え得る。カバーパッド２２０は、スタック層構造体４００の最外層であり得るカバー層４４５内に形成され得ることに留意されたい。また、カバーパッド２２０は、露出され得ることに留意されたい。すなわち、カバーパッド２２０は、スタック層構造体４００とスタック層構造体４００の外部のデバイスとの間の信号接続を可能にするように構成され得る。例えば、複数のカバーパッド２２０は、ボールグリッドアレイ（ＢＧＡ）として機能し得る。
【0036】
態様では、スタック層構造体４００は、図３に関して説明したような第１のビア３４０Ａと第２のビア３４０Ｂとを備えると言うことができる。第２のビア３４０Ｂは、第１のビア３４０の上に直接積み重ねられ得る。第１のビア３４０Ａは、内側ビア２４２、又は、１つ又は複数の中間ビア２４０のうちの１つであり得る。第２のビア３４０Ｂは、１つ又は複数の中間ビア２４０のうちの１つ、又は、外側ビア２４４であり得る。第１のビア３４０Ａ及び第２のビア３４０Ｂの詳細は上記で提供されており、したがって、簡潔にするためにここでは繰り返さない。
【0037】
ここで、スタック層構造体４００を製作する様々な段階を説明する。図４Ａは、キャプチャパッド２１０がキャリア４０５上に形成され得る段階を示している。
【0038】
図４Ｂは、内側誘電体層４１５がキャリア４０５上に形成されてキャプチャパッド２１０をカバーし得る段階を示している。例えば、内側誘電体層４１５は、キャリア４０５上に積層され得る。
【0039】
図４Ｃは、キャプチャパッド２１０を露出させるために、内側ビアホール４１７を形成するように内側誘電体層４１５が処理され得る段階を示している。例えば、内側ビアホール４１７は、レーザ穴あけ加工によって形成され得る。
【0040】
図４Ｄは、内側誘電体層４１５及び内側ビアホール４１７が、内側ビアホール４１７を埋めるように内側ビア２４２を形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。この段階では、内側ビア２４２内に凹部はまだ形成されていない。
【0041】
図４Ｅは、中間ビアホール４２７が中間誘電体層４２５内に形成され得る段階を示している。一態様では、中間誘電体層４２５は、内側誘電体層４１５上に積層され得る。次いで、中間誘電体層４２５が、内側ビア２４２を露出させるために、例えばレーザ穴あけ加工によって穴あけされ得る。穴あけ加工はまた、内側２４２内に凹部を穴あけし得る。
【0042】
図４Ｆは、中間誘電体層４２５及び中間ビアホール４２７が、中間ビアホール４２７を埋めるように中間ビア２４０を形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。中間ビア２４０はまた、内側ビア２４２の凹部を埋め得る。この段階では、中間ビア２４０内に凹部はまだ形成されていない。
【0043】
図４Ｇは、外側ビアホール４３７が外側誘電体層４３５内に形成され得る段階を示している。一態様では、外側誘電体層４３５は、中間誘電体層４２５上に積層され得る。次いで、外側誘電体層４３５が、中間ビア２４０を露出させるために、例えばレーザ穴あけ加工によって穴あけされ得る。穴あけ加工はまた、中間ビア２４０内に凹部を穴あけし得る。
【0044】
図４Ｈは、外側誘電体層４３５及び外側ビアホール４３７が、中間ビアホール４２７を埋めるように外側ビア２４４を形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。外側ビア２４４はまた、中間ビア２４０の凹部を埋め得る。
【0045】
図４Ｉは、キャリア４０５が除去され得、初期層４６０が内側誘電体層４１５の下に形成され得る段階を示している。また、カバーパッド２２０が、外側誘電体層４３５上に形成され得、次いで、カバー層４４５が、外側誘電体層４３５及びカバーパッド２２０上に形成（例えば、積層）され得、その後、カバーパッド２２０を露出させるように処理され得る。
【0046】
【0047】
図５Ａ～図５Ｇは、本開示の１つ又は複数の態様による、別のスタック層構造体を製作する段階の例を示している。段階を説明する前に、スタックビア構造体２００が組み込まれ得る、例示的なスタック層構造体５００を示す図５Ｇに注目する。スタック層構造体５００は、セミアディティブプロセス（ＳＡＰ）又はモディファイドＳＡＰ（ｍＳＡＰ）基板に基づくスタック層構造体の一例であり得る。
【0048】
図５Ｇに見られるように、スタック層構造体５００は、コア層５６０とも呼ばれる初期層５６０を備え得る。２つのスタックビア構造体が存在し、一方はコア層の上にあり、他方はコア層の下にあることに留意されたい。参照を容易にするために、コア層５６０の上のスタック層構造体５００の部分は、「Ａ」で終わる要素で参照され、コア層５６０の下の部分は、「Ｂ」で終わる要素で参照されている。
【0049】
コア層５６０の上の部分は、図４Ｉのベース層４６０の上のスタック層構造体４００と同様であり得る。すなわち、初期層５６０の上のスタック層構造体５００は、初期層５６０の上に積み重ねられた内側誘電体層５１５Ａ内に形成されたキャプチャパッド２１０Ａ及び内側ビア２４２Ａを備え得る。内側ビア２４２Ａは、キャプチャパッド２１０Ａの上に積み重ねられてキャプチャパッド２１０Ａと電気的に結合され得る。
【0050】
初期層５６０の上のスタック層構造体５００はまた、内側誘電体層５１５Ａの上に積み重ねられた中間誘電体層５２５Ａ内に形成された中間ビア２４０Ａを備え得る。ここでも、１つの中間誘電体層５１５Ａ内に形成された１つの中間ビア２４０Ａが示されているが、スタック層構造体５００は、内側誘電体層５１５Ａの上に積み重ねられた、対応する１つ又は複数の中間誘電体層５２５Ａ内に形成された１つ又は複数の中間ビア２４０Ａを備え得る。１つ又は複数の中間ビア２４０Ａは、内側ビア２４２Ａの上に積み重ねられて内側ビア２４２Ａと電気的に結合され得る。
【0051】
初期層５６０の上のスタック層構造体５００は、１つ又は複数の中間誘電体層５２５Ａの上に積み重ねられた外側誘電体層５３５Ａ内に形成された外側ビア２４４Ａを更に備え得る。外側ビア２４４Ａは、１つ又は複数の中間ビア２４０Ａの上に積み重ねられて１つ又は複数の中間ビア２４０Ａと電気的に結合され得る。
【0052】
初期層５６０の上のスタック層構造体５００は、外側ビア２４４Ａの上に積み重ねられて外側ビア２４４Ａと電気的に結合されたカバーパッド２２０Ａを更に備え得る。カバーパッド２２０Ａは、初期層５６０の上のスタック層構造体５００の最外層であり得る、カバー層４４５Ａ内に形成され得る。カバーパッド２２０Ａは、露出され得る。例えば、カバーパッド２２０Ａは、スタック層構造体５００の外部のデバイスとの信号接続を可能にするように構成され得る。
【0053】
態様では、初期層５６０の上のスタック層構造体５００は、図３に関して説明したような第１のビア３４０Ａと第２のビア３４０Ｂとを備えると言うことができる。第２のビア３４０Ｂは、第１のビア３４０Ａの上に直接積み重ねられ得る。第１のビア３４０Ａは、内側ビア２４２、又は、１つ又は複数の中間ビア２４０のうちの１つであり得る。第２のビア３４０Ｂは、１つ又は複数の中間ビア２４０のうちの１つ、又は、外側ビア２４４であり得る。第１のビア３４０Ａ及び第２のビア３４０Ｂの詳細は上記で提供されており、したがって、簡潔にするためにここでは繰り返さない。
【0054】
コア層５６０の下の部分は、コア層５６０の上の部分と同様であり得るが、反対向き（例えば、下向き）である。「下部」という用語は、コア層５６０の下の構成要素を上の構成要素から区別するために使用される。初期層５６０の下のスタック層構造体５００は、初期層５６０の下に積み重ねられた下部内側誘電体層５１５Ｂ内に形成された下部キャプチャパッド２１０Ｂ及び下部内側ビア２４２Ｂを備え得る。下部内側ビア２４２Ｂは、下部キャプチャパッド２１０Ｂの下に積み重ねられて下部キャプチャパッド２１０Ｂと電気的に結合され得る。
【0055】
初期層５６０の下のスタック層構造体５００はまた、下部内側誘電体層５１５Ｂの下に積み重ねられた下部中間誘電体層５２５Ｂ内に形成された下部中間ビア２４０Ｂを備え得る。１つの下部中間誘電体層５２５Ｂ内に形成された１つの下部中間ビア２４０Ｂが示されているが、スタック層構造体５００は、下部内側誘電体層５１５Ｂの下に積み重ねられた、対応する１つ又は複数の下部中間誘電体層５２５Ｂ内に形成された１つ又は複数の下部中間ビア２４０Ｂを備え得る。１つ又は複数の下部中間ビア２４０Ｂは、下部内側ビア２４２Ｂの下に積み重ねられて下部内側ビア２４２Ｂと電気的に結合され得る。コア層５６０の上の中間誘電体層５２５Ａの数は、コア層５６０の下の下部中間層５２５Ｂの数とは無関係であってもよいことに留意されたい。
【0056】
初期層５６０の下のスタック層構造体５００は、１つ又は複数の下部中間誘電体層５２５Ｂの下に積み重ねられた下部外側誘電体層５３５Ｂ内に形成された下部外側ビア２４４Ｂを更に備え得る。下部外側ビア２４４Ｂは、１つ又は複数の中間ビア２４０Ｂの下に積み重ねられて１つ又は複数の中間ビア２１０Ｂと電気的に結合され得る。
【0057】
初期層５６０の下のスタック層構造体５００は、下部外側ビア２４４Ｂの下に積み重ねられて下部外側ビア２４４Ｂ電気的に結合された下部カバーパッド２２０Ｂを更に備え得る。下部カバーパッド２２０Ｂは、初期層５６０の下のスタック層構造体５００の最外層であり得る、下部カバー層４４５Ｂ内に形成され得る。下部カバーパッド２２０Ｂは、露出され得る。例えば、下部カバーパッド２２０Ｂは、スタック層構造体５００の外部のデバイスとの信号接続を可能にするように構成され得る。
【0058】
態様では、初期層５６０の下のスタック層構造体５００は、第１及び第２の下部ビアを備え、これらは、向きが逆であり得る（図示せず）ことを除いて、図３に関して説明したような第１のビア３４０Ａ及び第２のビア３４０Ｂと同様であり得ると言うことができる。次いで、第２の下部ビアが、第１の下部ビアの下に直接積み重ねられ得ると言うことができる。第１の下部ビアは、下部内側ビア２４２Ｂ、又は、１つ又は複数の下部中間ビア２４０Ｂのうちの１つであり得る。下部の第２のビアは、１つ又は複数の下部中間ビア２４０Ｂのうちの１つ、又は、下部外側ビア２４４Ｂであり得る。
【0059】
【0060】
ここで、スタック層構造体５００を製作する様々な段階を説明する。説明のために、提案されたスタックビア構造体は、初期層５６０の上及び下の両方に形成されると仮定する。図５Ａは、キャプチャパッド２１０Ａが初期（又はコア）層５６０上に形成され得、下部キャプチャパッド２１０Ｂが初期層５６０の下に形成され得る段階を示している。キャプチャパッド２１０Ａ及び下部キャプチャパッド２１０Ｂのうちの一方又は両方は、初期層５６０と接触し得る。
【0061】
図５Ｂは、内側誘電体層５１５Ａが初期層５６０上に形成されてキャプチャパッド２１０Ａをカバーし得る段階を示している。また、下部内側誘電体層５１５Ｂが、初期層５６０の下に形成されて下部キャプチャパッド２１０Ｂをカバーし得る。例えば、内側誘電体層５１５Ａは、初期層５６０上に積層され得る。それに代えて又はそれに加えて、下部内側誘電体層５１５Ｂは、初期層５６０の下に積層され得る。
【0062】
図５Ｃは、キャプチャパッド２１０Ａを露出させるために、内側ビアホール５１７Ａを形成するように内側誘電体層５１５Ａが処理され得る段階を示している。同様に、下部キャプチャパッド２１０Ｂを露出させるために、下部内側ビアホール５１７Ｂを形成するように下部内側誘電体層５１５Ｂが処理され得る。内側ビアホール５１７Ａ及び／又は下部内側ビアホール５１７Ｂは、レーザ穴あけ加工によって形成され得る。
【0063】
図５Ｄは、内側誘電体層５１５Ａ及び内側ビアホール５１７Ａが、内側ビアホール５１７Ａを埋めるように内側ビア２４２Ａを形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。この段階では、内側ビア２４２Ａ内に凹部はまだ形成されていない。それに代えて又はそれに加えて、下部内側誘電体層５１５Ｂ及び下部内側ビアホール５１７Ｂが、下部内側ビアホール５１７Ｂを埋めるように下部内側ビア２４２Ｂを形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。この段階では、下部内側ビア２４２Ｂ内に下部凹部はまだ形成されていない。
【0064】
図５Ｅは、中間ビアホール５２７Ａが中間誘電体層５２５Ａ内に形成され得る段階を示している。中間誘電体層５２５Ａが、内側誘電体層５１５Ａ上に積層され、次いで、例えばレーザ穴あけ加工によって穴あけされ得る。穴あけ加工はまた、内側ビア２４２Ａ内に凹部を穴あけし得る。
【0065】
それに代えて又はそれに加えて、下部中間ビアホール５２７Ｂが、下部中間誘電体層５２５Ｂ内に形成され得る。下部中間誘電体層５２５Ｂが、下部内側誘電体層５１５Ｂの下に積層され、次いで、例えばレーザ穴あけ加工によって穴あけされ得る。穴あけ加工はまた、下部内側ビア２４２Ｂ内に下部凹部を穴あけし得る。
【0066】
図５Ｆは、中間誘電体層５２５Ａ及び中間ビアホール５２７Ａが、中間ビアホール５２７Ａを埋めるように中間ビア２４０Ａを形成するために、導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る段階を示している。中間ビア２４０Ａはまた、内側ビア２４２Ａの凹部を埋め得る。この段階では、中間ビア２４０Ａ内に凹部はまだ形成されていない。
【0067】
それに代えて又はそれに加えて、下部中間誘電体層５２５Ｂ及び下部中間ビアホール５２７Ｂが、下部中間ビアホール５２７Ｂを埋めるように下部中間ビア２４０Ｂを形成するために導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得る。下部中間ビア２４０Ｂはまた、下部内側ビア２４２Ｂの凹部を埋め得る。この段階では、下部中間ビア２４０Ｂ内に下部凹部はまだ形成されていない。
【0068】
図５Ｇは、外側誘電体層５３５Ａが中間誘電体層５２５Ａ上に積層されて（例えば、レーザによって）穴あけされ得、これにより、中間ビア２４０Ａ内に凹部を形成し得る段階を示している。外側誘電体層５３５Ａ及び中間ビア２４０Ａが、外側ビア２４４Ａを形成するために導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得、外側ビア２４４Ａがまた、中間ビア２４０Ａの凹部を埋め得る。カバーパッド２２０Ａが、外側誘電体層５３５Ａ上に形成され得、カバー層５４５Ａが、次いで、外側誘電体層５３５Ａ及びカバーパッド２２０Ａ上に形成（例えば、積層）され得、次に、カバー層５４５Ａが、例えば外部デバイスとの接続を可能にするように更に処理され得る。
【0069】
それに代えて又はそれに加えて、下部外側誘電体層５３５Ｂが、下部中間誘電体層５２５Ｂの下に積層されて（例えば、レーザによって）穴あけされ得、これによりまた、下部中間ビア２４０Ｂ内に下部凹部を形成し得る。下部外側誘電体層５３５Ｂ及び下部中間ビア２４０Ｂが、下部外側ビア２４４Ｂを形成するために導電性材料（例えば、Ｃｕ、Ａｌなど）でめっきされ得、これによりまた、下部中間ビア２４０Ｂの下部凹部を埋める。下部カバーパッド２２０Ｂが、下部外側誘電体層５３５Ｂの下に形成され得、次いで、下部カバー層５４５Ｂが、下部外側誘電体層５３５Ｂ及び下部カバーパッド２２０Ｂの下に形成（例えば、積層）され得る。次に、下部カバー層５４５Ｂが、例えば、外部デバイスとの接続を可能にするように更に処理され得る。
【0070】
示されていないが、図５Ｅ及び図５Ｆに示される段階を繰り返すことによって、複数の中間誘電体層５２５Ａ及び対応する複数の中間ビア２４０Ａが製作され得ることに留意されたい。それに代えて又はそれに加えて、複数の下部中間誘電体層５２５Ｂ及び対応する複数の下部中間ビア２４０Ｂが製作され得る。ここでも、中間誘電体層５２５Ａの数は、下部中間誘電体層５２５Ｂの数とは無関係であってもよい。
【0071】
図６は、本開示の１つ又は複数の態様による、スタックビア構造体２００などのスタックビア構造体を製作する例示的な方法６００のフローチャートを示している。ブロック６１０において、キャプチャパッド２１０が形成され得る。
【0072】
ブロック６２０において、第１のビア３４０Ａが形成され得る。第１のビア３４０Ａは、キャプチャパッド２１０の上に積み重ねられてキャプチャパッド２１０と電気的に結合され得る。凹部３４５は、第１のビア３４０Ａの上面から第１のビア３４０Ａ内に部分的に延びるように形成され得る。一態様では、凹部３４５は、レーザ穴あけ加工などの穴あけ加工によって形成され得る。
【0073】
ブロック６３０において、第２のビア３４０Ｂが形成され得る。第２のビア３４０Ｂは、第１のビア３４０Ａの上に積み重ねられて第１のビア３４０Ａと電気的に結合され得る。第２の底部（第２のビア３４０Ｂの底面から凹部３４５の深さと等しい高さまで延びている第２のビア３４０Ｂの部分）は、凹部３４５内にあり得る。したがって、第２のビア３４０Ｂは、凹部３４５内で第１のビア３４０Ａと接触し得る。第１のビア３４０Ａ及び第２のビア３４０Ｂの詳細は図２Ａ、図２Ｂ、及び図３に関して上記で説明されており、したがって、簡潔にするためにここでは繰り返さない。
【0074】
ブロック６４０において、カバーパッド２２０が形成され得る。カバーパッド２２０は、第２のビア３４０Ｂの上に積み重ねられて第２のビア３４０Ｂと電気的に結合され得る。
【0075】
図７は、本開示の１つ又は複数の態様による、スタック層構造体４００又は５００などのスタック層構造体を製作する例示的な方法７００のフローチャートを示している。ブロック７１０において、キャプチャパッド２１０、２１０Ａ及び内側ビア２４２、２４２Ａが、内側誘電体層４１５、５１５Ａ内に形成され得る。内側ビア２４２、２４２Ａは、キャプチャパッド２１０、２１０Ａの上に積み重ねられてキャプチャパッド２１０、２１０Ａと電気的に結合され得る。
【0076】
ブロック７２０において、１つ又は複数の中間ビア２４０、２４０Ａが、内側誘電体層４１５、５１５Ａの上に積み重ねられ得る、対応する１つ又は複数の中間誘電体層４２５、５２５Ａ内に形成され得る。１つ又は複数の中間ビア２４０、２４０Ａは、内側ビア２４２、２４２Ａの上に積み重ねられて内側ビア２４２、２４２Ａと電気的に結合され得る。
【0077】
ブロック７３０において、外側ビア２４４、２４４Ａは、１つ又は複数の中間誘電体層４２５、５２５Ａの上に積み重ねられ得る、外側誘電体層４３５、５３５Ａ内に形成され得る。外側ビア２４４、２４４Ａは、１つ又は複数の中間ビア２４０、２４０Ａの上に積み重ねられて１つ又は複数の中間ビア２４０、２４０Ａと電気的に結合され得る。
【0078】
一態様では、内側ビア２４２、２４２Ａ、又は、１つ又は複数の中間ビア２４０、２４０Ａのうちの１つは、第１のビア３４０Ａとして機能し得る。また、１つ又は複数の中間ビア２４０、２４０Ａうちの１つ、又は外側ビア２４４Ａは、第２のビア３４０Ｂとして機能し得る。第１のビア３４０Ａ及び第２のビア３４０Ｂの詳細は図２Ａ、図２Ｂ、及び図３に関して上記で説明されており、したがって、簡潔にするためにここでは繰り返さない。
【0079】
ブロック７４０において、カバーパッド２２０、２２０Ａが形成され得る。カバーパッド２２０、２２０Ａは、外側ビア２４４、２４４Ａの上に積み重ねられて外側ビア２４４、２４４Ａと電気的に結合され得る。
【0080】
ブロック７１０～７４０を実施することにより、スタック層構造体４００を製作することができる、又は初期層５６０の上にスタック層構造体５００の一部を製作することができる。任意選択的に（破線の矩形によって示されるように）、ブロック７５０を実行して、初期層５６０の下にスタック層構造体５００の一部を製作することができる。
【0081】
図８は、ブロック７５０を実施するための例示的なプロセスのフローチャートを示している。ブロック８１０において、下部キャプチャパッド２１０Ｂ及び下部内側ビア２４２Ｂが、下部内側誘電体層５１５Ｂ内に形成され得る。下部内側ビア２４２Ｂが、下部キャプチャパッド２１０Ｂの下に積み重ねられて下部キャプチャパッド２１０Ｂと電気的に結合され得る。
【0082】
ブロック８２０において、１つ又は複数の下部中間ビア２４０Ｂが、下部内側誘電体層５１５Ｂの上に積み重ねられ得る、対応する１つ又は複数の下部中間誘電体層５２５Ｂ内に形成され得る。１つ又は複数の下部中間ビア２４０Ｂが、下部内側ビア２４２Ｂの上に積み重ねられて下部内側ビア２４２Ｂと電気的に結合され得る。
【0083】
ブロック８３０において、下部外側ビア２４４Ｂが、１つ又は複数の下部中間誘電体層５２５Ｂの上に積み重ねられ得る、下部外側誘電体層５３５Ｂ内に形成され得る。下部外側ビア２４４Ｂは、１つ又は複数の下部中間ビア２４０Ｂの上に積み重ねられて１つ又は複数の下部中間ビア２４０Ｂと電気的に結合され得る。
【0084】
一態様では、下部内側ビア２４２Ｂ、又は、１つ又は複数の下部中間ビア２４０Ｂのうちの１つは、第１の下部ビアとして機能し得る。また、１つ又は複数の下部中間ビア２４０Ｂのうちの１つ、又は下部外側ビア２４４Ｂは、第２の下部ビアとして機能し得る。第１及び第２の下部ビアの詳細は上記で提供されており、したがって、簡潔にするためにここでは繰り返さない。
【0085】
ブロック８４０において、下部カバーパッド２２０Ｂが形成され得る。下部カバーパッド２２０Ｂは、下部外側ビア２４４Ｂの上に積み重ねられて下部外側ビア２４４Ｂと電気的に結合され得る。
【0086】
図９は、本開示の１つ又は複数の態様による、スタック層構造体４００などのスタック層構造体を製作する別の例示的な方法９００のフローチャートを示している。ブロック９１０において、パターン層がキャリア（例えば、キャリア４０５）上に形成され得る。キャプチャパッド（例えば、キャプチャパッド２１０）は、パターン層の一部として形成され得る。
【0087】
ブロック９２０において、キャリア（例えば、キャリア４０５）は、誘電体層（例えば、内側誘電体層４１５）が積層され得る。
【0088】
ブロック９３０において、キャプチャパッド（例えば、キャプチャパッド２１０）を露出させるために、誘電体層（例えば、内側誘電体層４１５）が穴あけされ得る。
【0089】
ブロック９４０において、パターン層が誘電体層（例えば、内側誘電体層４１５、中間誘電体層４２５）上に形成され得る。パターン層は、ビア（例えば、内側ビア２４２、中間ビア２４０）を含み得る。
【0090】
ブロック９５０において、誘電体層（例えば、内側誘電体層４１５、中間誘電体層４２５）は、別の誘電体層（例えば、中間誘電体層４２５、外側誘電体層４３５）が積層され得る。
【0091】
ブロック９６０において、ビア（例えば、内側ビア２４２、中間ビア２４０）を露出させるために、別の誘電体層（例えば、中間誘電体層４２５、外側誘電体層４３５）が穴あけされ得る。
【0092】
ブロック９４０、９５０、９６０は、１つ又は複数の中間誘電体層（例えば、１つ又は複数の中間誘電体層４２５）及び対応する１つ又は複数の中間ビア（例えば、１つ又は複数の中間ビア２４０）を形成するために複数回繰り返され得る。ブロック９４０、９５０、９６０の最後の繰り返し時に、外側誘電体層（例えば、外側誘電体層４３５）及び外側ビア（例えば、外側ビア２４４）が形成され得る。
【0093】
ブロック９７０において、キャリア（例えば、キャリア４０５）が取り外され得る。
【0094】
ブロック９８０において、ベース層（例えば、ベース層４６０）が形成され得る。ベース層は、内側誘電体層（例えば、内側誘電体層４１５）の下にあり、かつ内側誘電体層と接触し得る。
【0095】
ブロック９９０において、カバーパッド（例えば、カバーパッド２２０）を含むカバー層（例えば、カバー層４４５）が、外側誘電体層（例えば、外側誘電体層４３５）上に形成され得る。
【0096】
図１０は、本開示の１つ又は複数の態様による、スタック層構造体５００などのスタック層構造体を製作する更なる例示的な方法１０００のフローチャートを示している。ブロック１０１０において、上部パターン層がコア層（例えば、コア層５６０）上に形成され得る。上部キャプチャパッド（例えば、キャプチャパッド２１０Ａ）は、上部パターン層の一部として形成され得る。それに代えて又はそれに加えて、下部パターン層がコア層の下に形成され得る。下部キャプチャパッド（例えば、下部キャプチャパッド２１０Ｂ）は、下部パターン層の一部として形成され得る。
【0097】
ブロック１０２０において、上部誘電体層（例えば、内側誘電体層５１５Ａ）が、コア層（例えば、コア層５６０）上に積層され得る。それに代えて又はそれに加えて、下部誘電体層（例えば、下部内側誘電体層５１５Ｂ）が、コア層上に積層され得る。
【0098】
ブロック１０３０において、上部誘電体層（例えば、内側誘電体層５１５Ａ）が、上部キャプチャパッド（例えば、キャプチャパッド２１０Ａ）を露出させるように穴あけされ得る。それに代えて又はそれに加えて、下部誘電体層（例えば、下部内側誘電体層５１５Ｂ）が、下部キャプチャパッド（例えば、下部キャプチャパッド２１０Ｂ）を露出させるように穴あけされ得る。
【0099】
ブロック１０４０において、上部パターン層が、上部誘電体層（例えば、内側誘電体層５１５Ａ、中間誘電体層５２５Ａ）上に形成され得る。上部パターン層は、上部ビア（例えば、内側ビア２４２Ａ、中間ビア２４０Ａ）を含み得る。それに代えて又はそれに加えて、下部パターン層が、下部誘電体層（例えば、下部内側誘電体層５１５Ｂ、下部中間誘電体層５２５Ｂ）上に形成され得る。下部パターン層は、下部ビア（例えば、下部内側ビア２４２Ｂ、下部中間ビア２４０Ｂ）を含み得る。
【0100】
ブロック１０５０において、上部誘電体層（例えば、内側誘電体層５１５Ａ、中間誘電体層５２５Ａ）は、別の上部誘電体層（例えば、中間誘電体層５２５Ａ、外側誘電体層５３５Ａ）が積層され得る。それに代えて又はそれに加えて、下部誘電体層（例えば、下部内側誘電体層５１５Ｂ、下部中間誘電体層５２５Ｂ）は、他の下部誘電体層（例えば、下部中間誘電体層５２５Ｂ、下部外側誘電体層５３５Ｂ）が積層され得る。
【0101】
ブロック１０６０において、別の上部誘電体層（例えば、中間誘電体層５２５Ａ、外側誘電体層５３５Ａ）が、上部ビア（例えば、内側ビア２４２Ａ、中間ビア２４０Ａ）を露出させるように穴あけされ得る。それに代えて又はそれに加えて、別の下部誘電体層（例えば、下部中間誘電体層５２５Ｂ、下部外側誘電体層５３５Ｂ）が、下部ビア（例えば、下部内側ビア２４２Ｂ、中間ビア２４０Ｂ）を露出させるように穴あけされ得る。
【0102】
ブロック１０４０、１０５０、１０６０は、１つ又は複数の上部中間誘電体層（例えば、１つ又は複数の中間誘電体層５２５Ａ）及び対応する１つ又は複数の上部中間ビア（例えば、１つ又は複数の中間ビア２４０Ａ）を形成するために複数回繰り返され得る。それに代えて又はそれに加えて、ブロック１０４０、１０５０、１０６０は、１つ又は複数の下部中間誘電体層（例えば、１つ又は複数の下部中間誘電体層５２５Ｂ）及び対応する１つ又は複数の下部中間ビア（例えば、１つ又は複数の下部中間ビア２４０Ｂ）を形成するために複数回繰り返され得る。
【0103】
ブロック１０４０、１０５０、１０６０の最後の繰り返し時に、上部外側誘電体層（例えば、外側誘電体層５３５Ａ）及び上部外側ビア（例えば、外側ビア２４４Ａ）が形成され得る。それに代えて又はそれに加えて、下部外側誘電体層（例えば、下部外側誘電体層５３５Ｂ）及び下部外側ビア（例えば、下部外側ビア２４４Ｂ）が形成され得る。
【0104】
ブロック１０９０において、上部カバーパッド（例えば、カバーパッド２２０Ａ）を含む上部カバー層（例えば、カバー層５４５Ａ）が、上部外側誘電体層（例えば、外側誘電体層５３５Ａ）上に形成され得る。それに代えて又はそれに加えて、下部カバーパッド（例えば、下部カバーパッド２２０Ｂ）を含む下部カバー層（例えば、下部カバー層５４５Ｂ）が、下部外側誘電体層（例えば、下部外側誘電体層５３５Ｂ）の下に形成され得る。
【0105】
前述の製作プロセス及び関連する説明は、単に本開示の態様のうちのいくつかの一般的な例示として提供されたにすぎず、本開示又は添付の特許請求の範囲を限定することを意図するものではないことが理解されよう。更に、当業者に知られている製作プロセスにおける多くの詳細は、各詳細及び／又はすべての可能なプロセス変形例の詳細な説明なしに開示されている様々な態様の理解を容易にするために、省略されているか、又は要約プロセス部分において組み合わされている場合がある。更に、図示の構成及び説明が本明細書で開示される様々な態様の説明を助けるために提供されているにすぎないことが理解されよう。例えば、インダクタの数及び位置、メタライゼーション構造体は、より多くの又はより少ない導電層及び絶縁層を有してもよく、キャビティの向き、サイズ、複数のキャビティから形成されているかどうか、閉じているか又は開いているか、及び他の態様は、アンテナの数、アンテナタイプ、周波数範囲、電力などの特定のアプリケーション設計特徴によって駆動される変形態様を有してもよい。したがって、前述の例示的な例及び関連する図は、本明細書で開示及び特許請求される様々な態様を限定すると解釈されるべきではない。
【0106】
図１１は、本開示の１つ又は複数の態様を利用し得る、様々な電子デバイスを示している。例えば、携帯電話デバイス１１０２、ラップトップコンピュータデバイス１１０４、及び定置端末デバイス１１０６は、各々、一般にユーザ機器（ＵＥ）と見なされ得、本明細書で説明される構造体１１００（例えば、スタックビア構造体２００、スタック層構造体４００、又はスタック層構造体５００）のいずれかを含み得る。図１１に示されるデバイス１１０２、１１０４、１１０６は、例示にすぎない。他の電子デバイスはまた、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車車両（例えば、自律走行車両）内に実装された電子デバイス、モノのインターネット（ＩｏＴ）デバイス、又はデータ若しくはコンピュータ命令を記憶する、若しくは取り出す任意の他のデバイス、又はそれらの任意の組合せを含むデバイス（例えば、電子デバイス）のグループを含む、スタックビア構造体及び／若しくはスタック層構造体を含み得るが、これらに限定されない。
【0107】
上記で開示されたデバイス及び機能は、コンピュータ可読媒体に記憶されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）へと設計及び構成されてもよい。そのようなファイルの一部又はすべてが、そのようなファイルに基づいてデバイスを製作する製作業者に提供され得る。得られる製品は、その後に半導体ダイに切断されてガラスデバイス上のアンテナにパッケージ化される半導体ウェハを含んでもよい。次いで、ガラスデバイス上のアンテナは、本明細書で説明するデバイスにおいて使用されてもよい。
【0108】
以下の番号付きの条項において、実装例について説明する。
【0109】
条項１：キャプチャパッドと、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合された第１のビアと、第１のビアの上に積み重ねられて第１のビアと電気的に結合された第２のビアと、第２のビアの上に積み重ねられて第２のビアと電気的に結合されたカバーパッドと、を備え、第１のビアの上部幅が、第２のビアの底部幅よりも広く、凹部が、第１のビアの上面内に部分的に延びるように第１のビア内に形成されており、第２のビアの底部が、凹部内にあり、第２のビアの底部が、第２のビアの底面から凹部の深さと等しい高さまで延びており、第２のビアが、凹部内で第１のビアと接触している、スタックビア構造体。
【0110】
条項２：第１のビアが、第１のビアの底部幅よりも第１のビアの上部幅が広くなるようなテーパ状であり、第２のビアが、第２のビアの底部幅よりも第２のビアの上部幅が広くなるようなテーパ状であり、凹部が、凹部の底部幅よりも凹部の上部幅が広くなるようなテーパ状である、条項１に記載のスタックビア構造体。
【0111】
条項３：第２のビアの底部の側面が、凹部の側面と接触しており、第２のビアの底部の底面が、凹部の底面と接触している、条項１又は２に記載のスタックビア構造体。
【0112】
条項４：第１のビアと第２のビアとの間にキャプチャパッドが存在しない、条項１～３のいずれかに記載のスタックビア構造体。
【0113】
条項５：第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、第２のビアが、パターン線と接触している、条項１～４のいずれかに記載のスタックビア構造体。
【0114】
条項６：カバーパッドが、スタックビア構造体を備えるスタック層構造体のカバー層内のパッドであり、カバー層が、スタック層構造体の最外層であり、カバーパッドが、外部デバイスと信号接続するように構成されている、条項１～５のいずれかに記載のスタックビア構造体。
【0115】
条項７：第１のビアと第２のビアとの間で、キャプチャパッドが、第１のビア及び第２のビアをこの順で介してカバーパッドに電気的に接続されている、条項１～６のいずれかに記載のスタックビア構造体。
【0116】
条項８：第１のビアが、銅（Ｃｕ）から形成されており、第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、条項１～７のいずれかに記載のスタックビア構造体。
【0117】
条項９：凹部の深さが、第１のビアの高さの５％～１５％の範囲である、条項１～８のいずれかに記載のスタックビア構造体。
【0118】
条項１０：スタックビア構造体が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、及び自動車車両内のデバイスからなるグループから選択された装置内に組み込まれている、条項１～９のいずれかに記載のスタックビア構造体。
【0119】
条項１１：スタックビア構造体を製作する方法であって、キャプチャパッドを形成することと、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合された第１のビアを形成することと、第１のビアの上に積み重ねられて第１のビアと電気的に結合された第２のビアを形成することと、第２のビアの上に積み重ねられて第２のビアと電気的に結合されたカバーパッドを形成することと、を含み、第１のビアの上部幅が、第２のビアの底部幅よりも広く、凹部が、第１のビアの上面内に部分的に延びるように第１のビア内に形成されており、第２のビアの底部が、凹部内にあり、第２のビアの底部が、第２のビアの底面から凹部の深さと等しい高さまで延びており、第２のビアが、凹部内で第１のビアと接触している、方法。
【0120】
条項１２：第１のビアが、第１のビアの底部幅よりも第１のビアの上部幅が広くなるようなテーパ状であり、第２のビアが、第２のビアの底部幅よりも第２のビアの上部幅が広くなるようなテーパ状であり、凹部が、凹部の底部幅よりも凹部の上部幅が広くなるようなテーパ状である、条項１１に記載の方法。
【0121】
条項１３：第２のビアの底部の側面が、凹部の側面と接触しており、第２のビアの底部の底面が、凹部の底面と接触している、条項１１又は１２に記載の方法。
【0122】
条項１４：第１のビアと第２のビアとの間にキャプチャパッドが存在しない、条項１１～１３のいずれかに記載の方法。
【0123】
条項１５：第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、第２のビアが、パターン線と接触している、条項１１～１４のいずれかに記載の方法。
【0124】
条項１６：カバーパッドが、スタックビア構造体を備えるスタック層構造体のカバー層内のパッドであり、カバー層が、スタック層構造体の最外層であり、カバーパッドが、外部デバイスと信号接続するように構成されている、条項１１～１５のいずれかに記載の方法。
【0125】
条項１７：第１のビアと第２のビアとの間で、キャプチャパッドが、第１のビア及び第２のビアをこの順で介してカバーパッドに電気的に接続されている、条項１１～１６のいずれかに記載の方法。
【0126】
条項１８：第１のビアが、銅（Ｃｕ）から形成されており、第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、条項１１～１７のいずれかに記載の方法。
【0127】
条項１９：凹部の深さが、第１のビアの高さの５％～１５％の範囲である、条項１１～１８のいずれかに記載の方法。
【0128】
条項２０：凹部を形成するために第１のビアの上面が穴あけされ、第２のビアが形成されているときに、第２のビアの底部が凹部を埋める、条項１１～１９のいずれかに記載の方法。
【0129】
条項２１：凹部が、第１のビアの上面をレーザ穴あけ加工することによって形成される、条項２０に記載の方法。
【0130】
条項２２：内側誘電体層内に形成されたキャプチャパッド及び内側ビアであって、内側ビアが、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合されている、キャプチャパッド及び内側ビアと、内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に形成された１つ又は複数の中間ビアであって、内側ビアの上に積み重ねられて内側ビアと電気的に結合されている、１つ又は複数の中間ビアと、１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に形成された外側ビアであって、１つ又は複数の中間ビアの上に積み重ねられて１つ又は複数の中間ビアと電気的に結合されている、外側ビアと、外側ビアの上に積み重ねられて外側ビアと電気的に結合されているカバーパッドと、を備え、スタック層構造体が、第１のビアと、第１のビアの上に積み重ねられた第２のビアとを含み、第１のビアが、内側ビア、又は、１つ又は複数の中間ビアのうちの１つであり、第２のビアが、１つ又は複数の中間ビアのうちの１つ、又は、外側ビアであり、第１のビアの上部幅が、第２のビアの底部幅よりも広く、凹部が、第１のビアの上面内に部分的に延びるように第１のビア内に形成されており、第２のビアの底部が、凹部内にあり、第２のビアの底部が、第２のビアの底面から凹部の深さと等しい高さまで延びており、第２のビアが、凹部内で第１のビアと接触している、スタック層構造体。
【0131】
条項２３：第１のビアが、第１のビアの底部幅よりも第１のビアの上部幅が広くなるようなテーパ状であり、第２のビアが、第２のビアの底部幅よりも第２のビアの上部幅が広くなるようなテーパ状であり、凹部が、凹部の底部幅よりも凹部の上部幅が広くなるようなテーパ状である、条項２２に記載のスタック層構造体。
【0132】
条項２４：第２のビアの底部の側面が、凹部の側面と接触しており、第２のビアの底部の底面が、凹部の底面と接触している、条項２２又は２３に記載のスタック層構造体。
【0133】
条項２５：第１のビアと第２のビアとの間にキャプチャパッドが存在しない、条項２２～２４のいずれかに記載のスタック層構造体。
【0134】
条項２６：第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、第２のビアが、パターン線と接触している、条項２２～２５のいずれかに記載のスタック層構造体。
【0135】
条項２７：外側誘電体層の上に積み重ねられたカバー層であって、スタック層構造体の最外層である、カバー層を更に備え、カバーパッドが、カバー層内に形成されており、かつ外部デバイスとの信号接続を可能にするように構成されている、条項２２～２６のいずれかに記載のスタック層構造体。
【0136】
条項２８：第１のビアと第２のビアとの間で、キャプチャパッドが、第１のビア及び第２のビアをこの順で介してカバーパッドに電気的に接続されている、条項２２～２７のいずれかに記載のスタック層構造体。
【0137】
条項２９：第１のビアが、銅（Ｃｕ）から形成されており、第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、条項２２～２８のいずれかに記載のスタック層構造体。
【0138】
条項３０：凹部の深さが、第１のビアの高さの５％～１５％の範囲である、条項２２～２９のいずれかに記載のスタック層構造体。
【0139】
条項３１：内側誘電体層の下に積み重ねられた初期層を更に備え、キャプチャパッドが、初期層上にあり、かつ初期層と接触している、条項２２～３０のいずれかに記載のスタック層構造体。
【0140】
条項３２：キャプチャパッド、内側ビア、内側誘電体層、１つ又は複数の中間ビア、１つ又は複数の中間誘電体層、外側ビア、外側誘電体層、及びカバーパッドが、初期層の上に形成されており、スタック層構造体が更に、初期層の下に積み重ねられた下部内側誘電体層内に形成された下部キャプチャパッド及び下部内側ビアであって、下部内側ビアが、下部キャプチャパッドの下に積み重ねられて下部キャプチャパッドと電気的に結合されている、下部キャプチャパッド及び下部内側ビアと、下部内側誘電体層の下に積み重ねられた、対応する１つ又は複数の下部中間誘電体層内に形成された１つ又は複数の下部中間ビアであって、下部内側ビアの下に積み重ねられて下部内側ビアと電気的に結合されている、１つ又は複数の下部中間ビアと、１つ又は複数の下部中間誘電体層の下に積み重ねられた下部外側誘電体層内に形成された下部外側ビアであって、１つ又は複数の下部中間ビアの下に積み重ねられて１つ又は複数の下部中間ビアと電気的に結合されている、下部外側ビアと、下部外側ビアの下に積み重ねられて下部外側ビアと電気的に結合されている下部カバーパッドと、を備え、スタック層構造体が、第１の下部ビアと、第１の下部ビアの下に積み重ねられた第２の下部ビアとを含み、第１の下部ビアが、下部内側ビア、又は、１つ又は複数の下部中間ビアのうちの１つであり、第２の下部ビアが、１つ又は複数の下部中間ビアのうちの１つ、又は、下部外側ビアであり、第１の下部ビアの底部幅が、第２の下部ビアの上部幅よりも広く、下部凹部が、第１の下部ビアの底面内に部分的に延びるように第１の下部ビア内に形成されており、第２の下部ビアの上部が、下部凹部内にあり、第２の下部ビアの上部が、第２のビアの上面から下部凹部の深さと等しい高さまで延びており、第２の下部ビアが、下部凹部内で第１の下部ビアと接触している、条項３１に記載のスタック層構造体。
【0141】
条項３３：スタック層構造体が、埋め込みトレース基板（embedded trace substrate、ＥＴＳ）、セミアディティブプロセス（semi-additive process、ＳＡＰ）基板、又はモディファイドセミアディティブプロセス（modified semi-additive process、ｍＳＡＰ）基板の構造体である、条項２２～３２のいずれかに記載のスタック層構造体。
【0142】
条項３４：スタック層構造体が、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、モノのインターネット（ＩｏＴ）デバイス、ラップトップコンピュータ、サーバ、及び自動車車両内のデバイスからなるグループから選択された装置内に組み込まれている、条項２２～３３のいずれかに記載のスタック層構造体。
【0143】
条項３５：スタック層構造体を製作する方法であって、内側誘電体層内にキャプチャパッド及び内側ビアを形成することであって、内側ビアが、キャプチャパッドの上に積み重ねられてキャプチャパッドと電気的に結合される、ことと、内側誘電体層の上に積み重ねられた、対応する１つ又は複数の中間誘電体層内に１つ又は複数の中間ビアを形成することであって、１つ又は複数の中間ビアが、内側ビアの上に積み重ねられて内側ビアと電気的に結合される、ことと、１つ又は複数の中間誘電体層の上に積み重ねられた外側誘電体層内に外側ビアを形成することであって、外側ビアが、１つ又は複数の中間ビアの上に積み重ねられて１つ又は複数の中間ビアと電気的に結合される、ことと、外側ビアの上に積み重ねられて外側ビアと電気的に結合されたカバーパッドを形成することと、を含み、スタック層構造体が、第１のビアと、第１のビアの上に積み重ねられた第２のビアとを含み、第１のビアが、内側ビア、又は、１つ又は複数の中間ビアのうちの１つであり、第２のビアが、１つ又は複数の中間ビアのうちの１つ、又は、外側ビアであり、第１のビアの上部幅が、第２のビアの底部幅よりも広く、凹部が、第１のビアの上面内に部分的に延びるように第１のビア内に形成されており、第２のビアの底部が、凹部内にあり、第２のビアの底部が、第２のビアの底面から凹部の深さと等しい高さまで延びており、第２のビアが、凹部内で第１のビアと接触している、方法。
【0144】
条項３６：第１のビアが、第１のビアの底部幅よりも第１のビアの上部幅が広くなるようなテーパ状であり、第２のビアが、第２のビアの底部幅よりも第２のビアの上部幅が広くなるようなテーパ状であり、凹部が、凹部の底部幅よりも凹部の上部幅が広くなるようなテーパ状である、条項３５に記載の方法。
【0145】
条項３７：第２のビアの底部の側面が、凹部の側面と接触しており、第２のビアの底部の底面が、凹部の底面と接触している、条項３５又は３６に記載の方法。
【0146】
条項３８：第１のビアと第２のビアとの間にキャプチャパッドが存在しない、条項３５～３７のいずれかに記載の方法。
【0147】
条項３９：第２のビアが、パターン線を介して同じ層において別のビアと電気的に結合されており、第２のビアが、パターン線と接触している、条項３５～３８のいずれかに記載の方法。
【0148】
条項４０：外側誘電体層の上に積み重ねられたカバー層であって、スタック層構造体の最外層である、カバー層を更に備え、カバーパッドが、カバー層内に形成されており、かつ外部デバイスとの信号接続を可能にするように構成されている、条項３５～３９のいずれかに記載の方法。
【0149】
条項４１：第１のビアと第２のビアとの間で、キャプチャパッドが、第１のビア及び第２のビアをこの順で介してカバーパッドに電気的に接続されている、条項３５～４０のいずれかに記載の方法。
【0150】
条項４２：第１のビアが、銅（Ｃｕ）から形成されており、第２のビアが、銅（Ｃｕ）から形成されている、又はその両方である、条項３５～４１のいずれかに記載の方法。
【0151】
条項４３：凹部の深さが、第１のビアの高さの５％～１５％の範囲である、条項３５～４２のいずれかに記載の方法。
【0152】
条項４４：内側誘電体層の下に積み重ねられた初期層を更に備え、キャプチャパッドが、初期層上にあり、かつ初期層と接触している、条項３５～４３のいずれかに記載の方法。
【0153】
条項４５：キャプチャパッド、内側ビア、内側誘電体層、１つ又は複数の中間ビア、１つ又は複数の中間誘電体層、外側ビア、外側誘電体層、及びカバーパッドが、初期層の上に形成されており、方法が更に、初期層の下に積み重ねられた下部内側誘電体層内に下部キャプチャパッド及び下部内側ビアを形成することであって、下部内側ビアが、下部キャプチャパッドの下に積み重ねられて下部キャプチャパッドと電気的に結合される、ことと、下部内側誘電体層の下に積み重ねられた、対応する１つ又は複数の下部中間誘電体層内に１つ又は複数の下部中間ビアを形成することであって、１つ又は複数の下部中間ビアが、下部内側ビアの下に積み重ねられて下部内側ビアと電気的に結合される、ことと、１つ又は複数の下部中間誘電体層の下に積み重ねられた下部外側誘電体層内に下部外側ビアを形成することであって、下部外側ビアが、１つ又は複数の下部中間ビアの下に積み重ねられて１つ又は複数の下部中間ビアと電気的に結合される、ことと、下部外側ビアの下に積み重ねられて下部外側ビアと電気的に結合された下部カバーパッドを形成することと、を含み、スタック層構造体が、第１の下部ビアと、第１の下部ビアの下に積み重ねられた第２の下部ビアとを含み、第１の下部ビアが、下部内側ビア、又は、１つ又は複数の下部中間ビアのうちの１つであり、第２の下部ビアが、１つ又は複数の下部中間ビアのうちの１つ、又は、下部外側ビアであり、第１の下部ビアの底部幅が、第２の下部ビアの上部幅よりも広く、下部凹部が、第１の下部ビアの底面内に部分的に延びるように第１の下部ビア内に形成されており、第２の下部ビアの上部が、下部凹部内にあり、第２の下部ビアの上部が、第２の下部ビアの上面から下部凹部の深さと等しい高さまで延びており、第２の下部ビアが、下部凹部内で第１の下部ビアと接触している、条項４４に記載の方法。
【0154】
条項４６：スタック層構造体が、埋め込みトレース基板（embedded trace substrate、ＥＴＳ）、セミアディティブプロセス（semi-additive process、ＳＡＰ）基板、又はモディファイドセミアディティブプロセス（modified semi-additive process、ｍＳＡＰ）基板の構造体である、条項３５～４５のいずれかに記載の方法。
【0155】
条項４７：凹部を形成するために第１のビアの上面が穴あけされ、第２のビアが形成されているときに、第２のビアの底部が凹部を埋める、条項３５～４６のいずれかに記載の方法。
【0156】
条項４８：凹部が、第１のビアの上面をレーザ穴あけ加工することによって形成される、条項４７に記載の方法。
【0157】
本明細書で使用するとき、「ユーザ機器」（又は「ＵＥ」）、「ユーザデバイス」、「ユーザ端末」、「クライアントデバイス」、「通信デバイス」、「ワイヤレスデバイス」、「ワイヤレス通信デバイス」、「ハンドヘルドデバイス」、「モバイルデバイス」、「モバイル端末」、「移動局」、「ハンドセット」、「アクセス端末」、「加入者デバイス」、「加入者端末」、「加入者局」、「端末」などの用語及びそれらの変形は、ワイヤレス通信及び／又はナビゲーション信号を受信することができる任意の適切なモバイルデバイス又は固定デバイスを互換的に指し得る。これらの用語は、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、ラップトップコンピュータ、サーバ、自動車内の自動車用デバイス、及び／又は通常、人によって携帯され、かつ／若しくは通信機能（例えば、ワイヤレス、セルラ、赤外線、短距離無線など）を有する他のタイプのポータブル電子デバイスを含むが、これらに限定されない。これらの用語はまた、衛星信号受信、支援データ受信、及び／又は位置関連処理がそのデバイスにおいて行われるか、又は他のデバイスにおいて行われるかにかかわらず、短距離ワイヤレス接続、赤外線接続、有線接続、又は他の接続などによってワイヤレス通信及び／又はナビゲーション信号を受信することができる別のデバイスと通信するデバイスを含むことを意図する。更に、これらの用語は、無線アクセスネットワーク（ＲＡＮ）を介してコアネットワークと通信することができる、ワイヤレス及び有線通信デバイスを含むすべてのデバイスを含むことを意図し、コアネットワークを通じて、ＵＥは、インターネットなどの外部ネットワーク及び他のＵＥに接続することができる。当然、有線アクセスネットワーク、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）（例えば、ＩＥＥＥ ８０２．１１などに基づく）などを介した、コアネットワーク及び／又はインターネットに接続する他の機構もＵＥにとって可能である。ＵＥは、プリント回路（ＰＣ）カード、コンパクトフラッシュ（登録商標）デバイス、外部又は内部モデム、ワイヤレス又は有線電話、スマートフォン、タブレット、追跡デバイス、アセットタグなどを含むが、これらに限定されない、いくつかのタイプのデバイスのいずれかによって具現化され得る。ＵＥが信号をＲＡＮに送信することができる通信リンクは、アップリンクチャネル（例えば、逆方向トラフィックチャネル、逆方向制御チャネル、アクセスチャネルなど）と呼ばれる。ＲＡＮが信号をＵＥへ送ることができる通信リンクは、ダウンリンクチャネル又は順方向リンクチャネル（例えば、ページングチャネル、制御チャネル、ブロードキャストチャネル、順方向トラフィックチャネルなど）と呼ばれる。本明細書で使用するトラフィックチャネル（traffic channel、ＴＣＨ）という用語は、アップリンク／逆方向トラフィックチャネル又はダウンリンク／順方向トラフィックチャネルのいずれかを指すことがある。
【0158】
電子デバイス間のワイヤレス通信は、符号分割多元接続（ＣＤＭＡ）、Ｗ－ＣＤＭＡ、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、直交周波数分割多重（ＯＦＤＭ）、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ）、３ＧＰＰ（登録商標）ロングタームエボリューション（ＬＴＥ）、５Ｇ新無線、Ｂｌｕｅｔｏｏｔｈ（ＢＴ）、Ｂｌｕｅｔｏｏｔｈ Ｌｏｗ Ｅｎｅｒｇｙ（ＢＬＥ）、ＩＥＥＥ ８０２．１１（ＷｉＦｉ）、及びＩＥＥＥ ８０２．１５．４（Ｚｉｇｂｅｅ／Ｔｈｒｅａｄ）又は、ワイヤレス通信ネットワーク若しくはデータ通信ネットワークにおいて使用され得る他のプロトコルなどの、様々な技術に基づくことができる。Ｂｌｕｅｔｏｏｔｈ Ｌｏｗ Ｅｎｅｒｇｙ（Ｂｌｕｅｔｏｏｔｈ ＬＥ、ＢＬＥ及びＢｌｕｅｔｏｏｔｈ Ｓｍａｒｔとしても知られる）は、同様の通信距離を維持しながら電力消費量及びコストを大幅に低減することを目的とした、Ｂｌｕｅｔｏｏｔｈ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐによって設計され販売されているワイヤレスパーソナルエリアネットワーク技術である。ＢＬＥは、Ｂｌｕｅｔｏｏｔｈ Ｃｏｒｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｖｅｒｓｉｏｎ ４．０を採用することによって、２０１０年に主要Ｂｌｕｅｔｏｏｔｈ規格に統合され、Ｂｌｕｅｔｏｏｔｈ ５において更新された。
【0159】
「例示的（exemplary）」という語は、「例、事例、又は例示として働くこと」を意味するために本明細書で使用される。「例示的」として本明細書で説明されるいずれの詳細も、他の例よりも有利であると解釈されるべきでない。同様に、「例」という用語は、すべての例が説明される特徴、利点又は動作モードを含むことを意味しない。更に、特定の特徴及び／又は構造は、１つ又は複数の他の特徴及び／又は構造と組み合わせられ得る。その上、本明細書において説明される装置の少なくとも一部分は、本明細書において説明される方法の少なくとも一部分を実行するように構成され得る。
【0160】
「接続される」、「結合される」という用語、又はそれらのいかなる変形も、接続が直接接続されるものとして明示的に開示されない限り、要素間の直接的又は間接的な任意の接続又は結合を意味し、仲介要素を介して共に「接続される」又は「結合される」２つの要素間に中間要素の存在を包含してもよいことに留意されたい。
【0161】
本明細書における「第１の」、「第２の」などの呼称を使用する要素へのあらゆる言及は、これらの要素の数量及び／又は順序を限定するものではない。むしろ、これらの呼称は、２つ以上の要素、及び／又は要素の事例を区別する都合のよい方法として使用されている。また、別段に記載されていない限り、要素のセットは、１つ又は複数の要素を備えることができる。
【0162】
情報及び信号が様々な異なる技術及び技法のいずれかを使用して表され得ることを、当業者は理解されよう。例えば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場若しくは磁性粒子、光場若しくは光学粒子、又はそれらの任意の組み合わせによって表されてもよい。
【0163】
本出願において述べられ、又は図示され、又は示されるもののいずれも、構成要素、行為、特徴、利益、利点、又は均等物が特許請求の範囲に記載されているかどうかにかかわらず、それらの構成要素、行為、特徴、利益、利点、又は均等物を公に供することを意図していない。
【0164】
上記の発明を実施するための形態では、各例において様々な特徴が互いにグループ化されることが分かる。この開示の方式は、特許請求された例が、それぞれの請求項に明示的に述べられたものよりも多い特徴を有するものとして理解されるべきでない。むしろ、本開示は、開示される個々の例のすべてよりも少数の特徴を含むことがある。したがって、以下の特許請求の範囲は、これによって本説明に組み込まれたものと見なされるべきであり、各請求項は単独で別個の例として存在することができる。各請求項は単独で別個の例として存在することができるが、従属請求項は、特許請求の範囲内で１つ又は複数の請求項との具体的な組合せを参照することができ、一方で、他の例は、該従属請求項と任意の他の従属請求項の主題との組合せ、又は任意の特徴と他の従属請求項及び独立請求項との組合せを包含するか、又は含むことが可能であることに留意されたい。そのような組合せは、具体的な組合せが意図されていないことが明示的に表されない限り、本明細書で提案される。更に、請求項の特徴は、該請求項が独立請求項に直接従属していなくても、任意の他の独立請求項に含まれ得ることも意図される。
【0165】
本説明又は特許請求の範囲で開示される方法、システム及び装置は、開示される方法のそれぞれの行為及び／又は機能を実行するための手段を備えるデバイスによって実施され得ることに更に留意されたい。
【0166】
更に、いくつかの例では、個々の行為は、１つ又は複数の部分行為へ細分割されるか、又は１つ又は複数の部分行為を含み得る。そのような部分行為は、個々の行為の開示に含まれ、個々の行為の開示の一部分となり得る。
【0167】
上記の開示は本開示の例示的な例を示すが、添付の特許請求の範囲によって定義される本開示の範囲から逸脱することなく、本明細書で様々な変形及び変更を行うことができることに留意されたい。本明細書において説明される本開示の例による方法クレームの機能及び／又は行為は、いかなる特定の順序で実行される必要もない。加えて、本明細書で開示された態様及び例の関連する詳細を不明瞭にしないように、よく知られている要素は詳細には説明されず、又は省略されることがある。更に、本開示の要素は、単数形で説明又は特許請求されることがあるが、単数形への限定が明示的に述べられていない限り、複数形が企図される。
【符号の説明】
【0168】
２００ スタックビア構造体
２１０、２１０Ａ キャプチャパッド
２１０Ｂ 下部キャプチャパッド
２２０、２２０Ａ カバーパッド
２２０Ｂ 下部カバーパッド
２４０、２４０Ａ 中間ビア
２４０Ｂ 下部中間ビア
２４２、２４２Ａ 内側ビア
２４２Ｂ 下部内側ビア
２４４、２４４Ａ 外側ビア
２４４Ｂ 下部外側ビア
２５０ パターン線
３４０Ａ 第１のビア
３４０Ｂ 第２のビア
３４５ 凹部
４００ スタック層構造体
４０５ キャリア
４１５ 内側誘電体層
４１７ 内側ビアホール
４２５ 中間誘電体層
４２７ 中間ビアホール
４３５ 外側誘電体層
４３７ 外側ビアホール
４４５ カバー層
４６０ ベース層、初期層
５１５Ａ 内側誘電体層
５１５Ｂ 下部内側誘電体層
５１７Ａ 内側ビアホール
５１７Ｂ 下部内側ビアホール
５２５Ａ 中間誘電体層
５２５Ｂ 下部中間誘電体層
５２７Ａ 中間ビアホール
５２７Ｂ 下部中間ビアホール
５３５Ａ 外側誘電体層
５３５Ｂ 下部外側誘電体層
５４５Ａ カバー層
５４５Ｂ 下部カバー層
５６０ コア層、初期層
２１０、２１０Ａ キャプチャパッド
２１０Ｂ 下部キャプチャパッド
２２０、２２０Ａ カバーパッド
２２０Ｂ 下部カバーパッド
２４０、２４０Ａ 中間ビア
２４０Ｂ 下部中間ビア
２４２、２４２Ａ 内側ビア
２４２Ｂ 下部内側ビア
２４４、２４４Ａ 外側ビア
２４４Ｂ 下部外側ビア
２５０ パターン線
３４０Ａ 第１のビア
３４０Ｂ 第２のビア
３４５ 凹部
４００ スタック層構造体
４０５ キャリア
４１５ 内側誘電体層
４１７ 内側ビアホール
４２５ 中間誘電体層
４２７ 中間ビアホール
４３５ 外側誘電体層
４３７ 外側ビアホール
４４５ カバー層
４６０ ベース層、初期層
５１５Ａ 内側誘電体層
５１５Ｂ 下部内側誘電体層
５１７Ａ 内側ビアホール
５１７Ｂ 下部内側ビアホール
５２５Ａ 中間誘電体層
５２５Ｂ 下部中間誘電体層
５２７Ａ 中間ビアホール
５２７Ｂ 下部中間ビアホール
５３５Ａ 外側誘電体層
５３５Ｂ 下部外側誘電体層
５４５Ａ カバー層
５４５Ｂ 下部カバー層
５６０ コア層、初期層
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図4H】
【図4I】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【国際調査報告】