知財求人 - 知財ポータルサイト「IP Force」
特表2024-543389マルチソケットデータ処理システムにおけるシステムリソースの同期
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-21
(54)【発明の名称】マルチソケットデータ処理システムにおけるシステムリソースの同期
(51)【国際特許分類】
G06F 9/52 20060101AFI20241114BHJP
【ＦＩ】
G06F9/52 150Z
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024527426
(86)(22)【出願日】2022-11-09
(85)【翻訳文提出日】2024-05-09
(86)【国際出願番号】 US2022079574
(87)【国際公開番号】W WO2023091872
(87)【国際公開日】2023-05-25
(31)【優先権主張番号】17/455,074
(32)【優先日】2021-11-16
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】591025439
【氏名又は名称】ザイリンクス インコーポレイテッド
【氏名又は名称原語表記】ＸＩＬＩＮＸ ＩＮＣＯＲＰＯＲＡＴＥＤ
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】シャンカー，カーティク
(72)【発明者】
【氏名】ダスティダー，ジャイディープ
(72)【発明者】
【氏名】アンサリ，アーマド・アール
(72)【発明者】
【氏名】アーマド，サグヒーア
(57)【要約】
マルチソケットデータ処理システムのシステムリソースを同期させることは、プライマリシステムオンチップ（ＳＯＣ）からグローバル同期回路にトリガイベントを提供することを含むことができる。プライマリＳＯＣは、複数のＳＯＣのうちの１つであり、トリガイベントは、第１のサイドバンドチャネルを経由して提供される。トリガイベントに応じて、グローバル同期回路は、第２のサイドバンドチャネルを経由して複数のＳＯＣに同期イベントをブロードキャストすることができる。同期イベントに応じて、複数のＳＯＣのうちの各ＳＯＣのシステムリソースは、共通の値でプログラムされる。プログラミングは、複数のＳＯＣのシステムリソースを同期させる。
【特許請求の範囲】
【請求項1】
マルチソケットデータ処理システムのシステムリソースを同期させる方法であって、前記方法は、プライマリシステムオンチップ（ＳＯＣ）の制御下で、複数のシステムリソースであって、各システムリソースが、マルチＳＯＣシステムの複数のＳＯＣのうちの異なるＳＯＣ内に位置し、前記プライマリＳＯＣが、前記複数のＳＯＣのうちの１つである、複数のシステムリソースの各々を停止することと、
前記プライマリＳＯＣを使用して、停止されている間に、前記複数のＳＯＣの各他のＳＯＣの前記システムリソースに更新された値を書き込むことと、
前記書き込むことの後に、前記プライマリＳＯＣを使用して、前記複数のＳＯＣのうちの各ＳＯＣにおける前記システムリソースの動作を開始することと、を含む、方法。
【請求項2】
前記停止することの後かつ前記書き込むことの前に、前記プライマリＳＯＣを使用して、前記複数のシステムリソースの各々から値を読み取ることと、前記プライマリＳＯＣ以外の前記複数のＳＯＣのうちの各ＳＯＣについて、前記プライマリＳＯＣによって、前記プライマリＳＯＣの前記システムリソースから読み取られた値と、前記他のＳＯＣの前記システムリソースから読み取られた前記値との間の差を決定することと、を含む、請求項１に記載の方法。
【請求項3】
前記書き込むことが、前記プライマリＳＯＣが前記他のＳＯＣの各々に前記更新された値を書き込むことを含み、前記他のＳＯＣの各々に書き込まれる前記更新された値が、前記プライマリＳＯＣの前記システムリソースから読み取られた前記値と、前記他のＳＯＣの前記システムリソースから読み取られた前記値との間の前記差に依存する、請求項２に記載の方法。
【請求項4】
前記他のＳＯＣの各システムリソースに前記更新された値を前記書き込むこと及び前記動作を開始することが、前記それぞれの他のＳＯＣにおける前記複数のシステムリソースのうちの前記それぞれのシステムリソースと通信する前記プライマリＳＯＣにおけるレイテンシを考慮する、請求項１に記載の方法。
【請求項5】
前記複数のＳＯＣが、同一である、請求項１に記載の方法。
【請求項6】
前記停止すること、前記書き込むこと、及び前記開始することが、ブートプロセスの一部として伝達される、請求項１に記載の方法。
【請求項7】
前記プライマリＳＯＣと前記他のＳＯＣとの間の通信が、前記複数のＳＯＣを通信可能にリンクする通信バスを経由して伝達される、請求項１に記載の方法。
【請求項8】
マルチソケットデータ処理システムのシステムリソースを同期させるためのシステムであって、前記システムは、複数のシステムオンチップ（ＳＯＣ）であって、前記複数のＳＯＣは、通信バスを介して相互接続されており、各ＳＯＣは、複数のプロセッサコアを含み、前記複数のＳＯＣのうちの１つのＳＯＣがプライマリＳＯＣとして指定されている、複数のＳＯＣと、
グローバル同期回路と、
前記グローバル同期回路を前記複数のＳＯＣの各々に結合する複数のサイドバンドチャネルと、を備え、
前記プライマリＳＯＣは、前記複数のサイドバンドチャネルのうちの第１のサイドバンドチャネルを経由してトリガイベントを提供するように構成されており、前記トリガイベントは、前記複数のＳＯＣ内に配設された前記システムリソースの同期を開始し、
前記グローバル同期回路は、前記トリガイベントを受信することに応じて、前記複数のサイドバンドチャネルのうちの第２のサイドバンドチャネルを経由して前記複数のＳＯＣの各々に同期イベントをブロードキャストするように構成されている、システム。
【請求項9】
前記同期イベントが、前記複数のＳＯＣのうちの各ＳＯＣによって同時に受信される、請求項８に記載のシステム。
【請求項10】
前記複数のＳＯＣのうちの各ＳＯＣが、異なるソケット内に配設されている、請求項８に記載のシステム。
【請求項11】
前記複数のＳＯＣが、同一である、請求項８に記載のシステム。
【請求項12】
前記トリガイベント及び前記同期イベントが、ブートプロセスの一部として伝達される、請求項８に記載のシステム。
【請求項13】
前記プライマリＳＯＣのみの選択されたプロセッサコアが、前記トリガイベントを提供する、請求項８に記載のシステム。
【請求項14】
前記同期イベントが、割り込みであり、前記複数のＳＯＣのうちの各ＳＯＣ内で、前記割り込みが、前記複数のプロセッサコアのうちの選択されたプロセッサコアによって受信され、
各ＳＯＣ内の前記選択されたプロセッサコアが、前記割り込みに応じて、同じＳＯＣ内の前記システムリソースの制御レジスタに書き込むことによって、前記システムリソースをプログラムするために割り込みサービスルーチンを実行する、請求項８に記載のシステム。
【請求項15】
前記複数のＳＯＣのうちの各ＳＯＣ内で、前記同期イベントが、前記システムリソースの制御ロジックによって受信され、
前記同期イベントに応じて、前記システムリソースの前記制御ロジックが、同じＳＯＣ内の前記システムリソースをリセットする、請求項８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示はマルチプロセッシングに関し、より詳細には、マルチソケットデータ処理システム内のシステムリソースを同期させることに関する。
【背景技術】
【0002】
対称型マルチプロセッシング（symmetric multi－processing、ＳＭＰ）データ処理システムは、複数のプロセッサ（例えば、２つ以上のプロセッサ）を含むハードウェア及びソフトウェアアーキテクチャを有するデータ処理システムである。プロセッサは同一であり、各プロセッサを同等に扱う単一のオペレーティングシステムインスタンスによって制御される。すなわち、プロセッサは特別な目的のために予約されない。プロセッサは、単一の共有メインメモリに接続され、全ての入出力デバイスへの完全アクセスを有する。
【0003】
マルチソケット（multi－socket、ＭＳ）データ処理システムは、各々が異なる物理ソケット内に配設された複数の相互接続されたプロセッサを有するデータ処理システムを指す。プロセッサは、通信バスを経由して起動されるコヒーレント通信リンクによって接続される。このような通信プロトコルの一例は、アクセラレータのためのキャッシュコヒーレントインターコネクト（Cache Coherent Interconnect for Accelerators、ＣＣＩＸ）である。コヒーレント通信リンクは、共有メインメモリアクセスをサポートする。
【0004】
いくつかのＭＳ及び／又はＳＭＰデータ処理システムでは、各プロセッサは、システムオンチップ（System－on－Chip、ＳＯＣ）として実装され得る。ＳＯＣは、複数のプロセッサコアを含む集積回路（integrated circuit、ＩＣ）である。各プロセッサコアは、プログラムコードを実行するように構成され得る。ＩＣは、パッケージ内の単一ダイとして、又は単一パッケージにおいて実装されたマルチダイＩＣとして実装され得る。ＳＭＰデータ処理システム内では、オペレーティングシステム及びその中で実行されるアプリケーションは、全てのＳＯＣにわたって統一されたビューを有する。オペレーティングシステムは更に、各プロセッサコアが同じＳＯＣの一部であるかのように統一された方式で各プロセッサコアを見る。
【0005】
特定のマルチプロセッサデータ処理システムの１つの態様は、特定のシステムリソースがＳＯＣにわたって同期化されなければならないことである。ＭＳ－ＳＭＰデータ処理システムを含む様々なタイプのシステムにおいてＳＯＣにわたって同期されなければならないシステムリソースの一例は、システムカウンタである。一例として、ＭＳ－ＳＭＰデータ処理システムのオペレーティングシステムは、第１のソケット内に配設された第１のＳＯＣにおける第１のプロセッサコアから、第２のソケット内に配設された第２のＳＯＣにおける別のプロセッサコアにプロセスを移行し得る。移行されたプロセスは、移行前、移行中、及び移行後に、特定のシステムリソースの一貫した状態を見るべきである。例えば、システムカウンタの場合に、第１のＳＯＣによって使用されるシステムカウンタは、各システムカウンタの値が動作中に一致する（例えば、同期される）ように、第２のＳＯＣのシステムカウンタと同期されるべきである。これにより、移行されたプロセスは、移行前の第１のＳＯＣのシステムカウンタと移行後の第２のＳＯＣのシステムカウンタとに関して一致した状態を見ることが可能となる。
【発明の概要】
【0006】
１つ以上の例示的な実装形態では、マルチソケットデータ処理システムのシステムリソースを同期させる方法は、プライマリシステムオンチップ（ＳＯＣ）の制御下で、複数のシステムリソースの各々を停止させることを含むことができる。各システムリソースは、マルチＳＯＣシステムの複数のＳＯＣのうちの異なるＳＯＣに位置する。プライマリＳＯＣは、複数のＳＯＣのうちの１つである。本方法は、プライマリＳＯＣを使用して、停止されている間に、複数のＳＯＣの各他のＳＯＣのシステムリソースに更新された値を書き込むことを含むことができる。本方法はまた、書き込むことの後に、プライマリＳＯＣを使用して、複数のＳＯＣのうちの各ＳＯＣにおけるシステムリソースの動作を開始することを含むことができる。
【0007】
一態様では、本方法は、停止することの後かつ書き込むことの前に、プライマリＳＯＣを使用して、プライマリＳＯＣ以外の複数のＳＯＣのうちの各ＳＯＣについて、複数のシステムリソースの各々から値を読み取ることと、プライマリＳＯＣによって、プライマリＳＯＣのシステムリソースから読み取られた値と他のＳＯＣのシステムリソースから読み取られた値との間の差を決定することと、を含む。
【0008】
別の態様では、書き込むことが、プライマリＳＯＣが他のＳＯＣの各々に、更新された値を書き込むことを含み、他のＳＯＣの各々に書き込まれる更新された値が、プライマリＳＯＣのシステムリソースから読み取られた値と、他のＳＯＣのシステムリソースから読み取られた値との間の差に依存する。
【0009】
別の態様では、他のＳＯＣの各システムリソースに、更新された値を書き込むこと、及び動作を開始することは、それぞれの他のＳＯＣにおける複数のシステムリソースのうちのそれぞれのシステムリソースと通信するプライマリＳＯＣにおけるレイテンシを考慮する。
【0010】
別の態様では、複数のＳＯＣは、同一である。
【0011】
別の態様では、停止すること、書き込むこと、及び開始することは、ブートプロセスの一部として伝達される。
【0012】
別の態様では、プライマリＳＯＣと他のＳＯＣとの間の通信は、複数のＳＯＣを通信可能にリンクする通信バスを経由して伝達される。
【0013】
１つ以上の例示的な実装形態では、マルチソケットデータ処理システムのシステムリソースを同期させるためのシステムは、複数のＳＯＣを含むことができる。複数のＳＯＣは、通信バスを介して相互接続される。各ＳＯＣは、複数のプロセッサコアを含む。複数のＳＯＣのうちの１つのＳＯＣは、プライマリＳＯＣとして指定される。システムは、グローバル同期回路を含むことができる。システムは、グローバル同期回路を複数のＳＯＣの各々に結合する複数のサイドバンドチャネルを含むことができる。プライマリＳＯＣは、複数のサイドバンドチャネルのうちの第１のサイドバンドチャネルを経由してトリガイベントを提供するように構成されている。トリガイベントは、複数のＳＯＣ内に配設されたシステムリソースの同期を開始する。グローバル同期回路は、トリガイベントを受信することに応じて、複数のサイドバンドチャネルのうちの第２のサイドバンドチャネルを経由して複数のＳＯＣの各々に同期イベントをブロードキャストするように構成されている。
【0014】
一態様では、同期イベントは、複数のＳＯＣのうちの各ＳＯＣによって同時に受信される。
【0015】
別の態様では、複数のＳＯＣのうちの各ＳＯＣは、異なるソケット内に配設される。
【0016】
別の態様では、複数のＳＯＣは、同一である。
【0017】
別の態様では、トリガイベント及び同期イベントは、ブートプロセスの一部として伝達される。
【0018】
別の態様では、プライマリＳＯＣのみの選択されたプロセッサコアは、トリガイベントを提供する。
【0019】
別の態様では、同期イベントは割り込みであり、複数のＳＯＣのうちの各ＳＯＣ内で、割り込みは、複数のプロセッサコアのうちの選択されたプロセッサコアによって受信され、各ＳＯＣ内の選択されたプロセッサコアは、割り込みに応じて、同じＳＯＣ内のシステムリソースの制御レジスタに書き込むことによって、システムリソースをプログラムするために割り込みサービスルーチンを実行する。
【0020】
別の態様では、複数のＳＯＣのうちの各ＳＯＣ内で、同期イベントは、システムリソースの制御ロジックによって受信され、同期イベントに応じて、システムリソースの制御ロジックは、同じＳＯＣ内のシステムリソースをリセットする。
【0021】
１つ以上の例示的な実装形態では、マルチソケットデータ処理システムのシステムリソースを同期させる方法は、プライマリＳＯＣからグローバル同期回路にトリガイベントを提供することを含むことができる。プライマリＳＯＣは、複数のＳＯＣのうちの１つであり、トリガイベントは、第１のサイドバンドチャネルを経由して提供される。方法は、トリガイベントに応じて、グローバル同期回路から、第２のサイドバンドチャネルを経由して複数のＳＯＣに同期イベントをブロードキャストすることを含むことができる。本方法はまた、同期イベントに応じて、複数のＳＯＣのうちの各ＳＯＣのシステムリソースを共通の値でプログラミングすることを含むことができ、プログラミングは、複数のＳＯＣのシステムリソースを同期させる。
【0022】
一態様では、提供すること、ブロードキャストすること、及びプログラミングすることは、複数のＳＯＣを含むマルチソケットデータ処理システムのためのブートプロセスの一部として実行される。
【0023】
別の態様では、複数のＳＯＣは、同一である。
【0024】
別の態様では、複数のＳＯＣのうちの各ＳＯＣは、複数のプロセッサコアを含む。更に、複数のＳＯＣのうちの選択されたＳＯＣの複数のプロセッサコアのうちの選択されたプロセッサコアは、トリガイベントを提供する。
【0025】
別の態様では、同期イベントは割り込みであり、複数のＳＯＣのうちの各ＳＯＣは複数のプロセッサコアを含み、複数のＳＯＣのうちの各ＳＯＣの選択されたプロセッサコアは、同じＳＯＣ内に位置するシステムリソースをプログラムするために、割り込みに応じて割り込みサービスルーチンを実行する。
【0026】
別の態様では、複数のＳＯＣのうちの各ＳＯＣ内の選択されたプロセッサコアは、割り込みサービスルーチンを実行する際に、同じＳＯＣ内のシステムリソースの制御ロジックに書き込む。
【0027】
別の態様では、複数のＳＯＣのうちの各ＳＯＣ内で、同期イベントは、システムリソースの制御ロジックによって受信され、同期イベントに応じて、システムリソースの制御ロジックは、同じＳＯＣ内のシステムリソースをリセットする。
【0028】
この概要のセクションは、単に特定の概念を導入するために提供され、特許請求される主題の任意の重要な又は本質的な特徴を特定するためには提供されない。本発明の構成の他の特徴は、添付図面及び以下の詳細な説明から明らかになるであろう。
【0029】
本発明の構成は、例として添付図面に例解されている。しかしながら、図面は、本発明の構成を、示される特定の実装形態のみに限定するものと解釈されるべきではない。以下の詳細な説明を検討し、図面を参照すると、種々の態様及び利点が明らかになるであろう。
【図面の簡単な説明】
【0030】
【図1】複数の相互接続されたシステムオンチップ（ＳＯＣ）を含む例示的なシステムを例解する。
【図3】ＳＯＣ間の例示的な通信を示す信号フロー図である。
【図6】ＳＯＣ間の例示的な通信を例解する別の信号フロー図である。
【図8】複数のＳＯＣを含む別の例示的なシステムを例解する。
【図11】サイドバンドチャネル及びグローバル同期回路構成を含むマルチソケット（ＭＳ）データ処理システムにおいてシステムリソースを同期させる例示的な方法を例解する。
【図12】サイドバンドチャネル又はグローバル同期回路構成を含まないＭＳデータ処理システムにおいてシステムリソースを同期させる例示的な方法を例解する。
【図13】マルチソケットデータ処理システムの一例を例解する。
【発明を実施するための形態】
【0031】
本開示はマルチプロセッシングに関し、より詳細には、マルチソケット（ＭＳ）データ処理システム内のシステムリソースを同期させることに関する。本発明の構成は、対称型マルチプロセッシング（ＳＭＰ）データ処理システムにも適用され得る。各ソケットがシステムオンチップ（ＳＯＣ）を含むＭＳデータ処理システムが実装されてもよい。各ＳＯＣは、複数のプロセッサコアを含み得る。
【0032】
ＭＳ－ＳＭＰデータ処理システムでは、適切かつエラーのない動作を保証するために、ブートプロセスが完了すると、特定のリソースをソケットにわたって同期させなければならない。ＳＭＰ当たり１つ（例えば、ＳＯＣ当たり１つ）としてＭＳ－ＳＭＰデータ処理システム内でアーキテクチャ的に定義されるリソースは、この同期化を必要とする。これらのリソースの例は、システムカウンタ、デバッグトレースタイムスタンプジェネレータなどを含むが、これらに限定されない。
【0033】
例解の目的で、各ソケットに関連付けられたシステムカウンタはフリーランニングである。各システムカウンタが同じ周波数でカウントするように構成されているにもかかわらず、各システムカウンタが同時に開始する保証はない。それぞれのソケットのシステムカウンタが異なる開始時間を有する場合、システムカウンタの値は等しくないか又は同期しない。各ソケットのシステムカウンタが同期していない状態では、ＭＳ－ＳＭＰデータ処理システムのオペレーティングシステムは、異なるソケットにおけるプロセッサコア上でプロセスを管理しスケジューリングするときに、予測不可能な挙動を呈することがある。
【0034】
デバッグトレースタイムスタンプは、同期を必要とするシステムリソースの別の例である。デバッグトレースタイムスタンプが同期されていないときに、生成されシステムに記憶されたデバッグイベント及び／又はトレースイベントの時系列は正しくないことがある。これは、そのようなイベントの真の時系列を確立することを非常に困難にする。デバッグ活動は、不正確なイベント時系列によって妨げられることがある。デバッグトレースタイムスタンプを同期させることは、イベント時系列の精度を改善することによってＭＳ－ＳＭＰシステムのデバッグ能力を改善し、これは、デバッグ作業を容易にする。
【0035】
本開示内で説明される本発明の構成は、ＭＳデータ処理システム及び／又はＭＳ－ＳＭＰデータ処理システムのいくつかのシステムリソースが同期されることを保証することができる方法、システム、及びコンピュータプログラム製品を提供する。本発明の構成の更なる態様は、図を参照して以下に説明される。
【0036】
図１は、例示的なシステム１００を例解する。システム１００は、ＭＳデータ処理システムの一例である。更に、システム１００は、ＭＳ－ＳＭＰデータ処理システムであり得る。図１の例では、システム１００は、複数のＳＯＣ１０２を含む。システム１００は、図示されるよりも少ない又は多いＳＯＣ１０２を含み得る。図１の例では、各ＳＯＣ１０２は、それ自身のソケット内に配設される。図１の例では、各ＳＯＣ１０２は、複数のプロセッサコア１１２を含む。プロセッサコア１１２は、ハードワイヤードプロセッサコア（例えば、硬化回路）であり得る。各プロセッサコアは、プログラムコードを実行するように構成され得る。更に、各ＳＯＣ１０２は同一であり得る。
【0037】
別の態様では、各ＳＯＣ１０２は、プログラマブルロジックから形成された１つ以上の「ソフトプロセッサ」を含み得る。更に別の態様では、各ＳＯＣ１０２は、ハードワイヤードプロセッサとソフトプロセッサとの組み合わせを含み得る。１つ以上のＳＯＣ１０２がソフトプロセッサを実装する場合に、ソフトプロセッサを実装するＳＯＣ１０２は、ソフトプロセッサが同期されたシステムリソースへのアクセスを有するように実装されるべきである。
【0038】
一態様では、ＳＯＣ１０２の各々は、同じ回路基板又はカード上に配設され得る。別の態様では、ＳＯＣ１０２の各々は、異なる回路基板又はカード上に配設され得る。他の態様では、２つ以上の回路基板又はカードを使用し得、ＳＯＣ１０２は、回路基板ごとに１つ以上のＳＯＣの様々な組み合わせでそのような回路基板／カードにわたって分散される。ＳＯＣ１０２は、データ処理システムのプロセッサとして使用されてもよいし、ホストプロセッサ又は中央処理装置（Central Processing Unit、ＣＰＵ）を含むより大きなデータ処理システムに含まれるアクセラレータであってもよい。
【0039】
システム１００内で、各ソケット、そのため各ＳＯＣ１０２は、ソケット、そのためソケット内に配設されたＳＯＣ１０２を一意に識別するソケット識別子（identifier、ＩＤ）で識別され得る。ＭＳ－ＳＭＰデータ処理システムのオペレーティングシステムは、各ＳＯＣを等しく見ることができるが、１つのＳＯＣがプライマリＳＯＣとして指定されてもよい。したがって、プライマリソケット内に配設されたＳＯＣ１０２は、プライマリＳＯＣとして指定され得る。プライマリソケット内に配設されたＳＯＣは、一般に、他のソケットを含むシステム１００の構成及びブートに関連する動作を処理する役割を果たす。例えば、プライマリＳＯＣは、システム１００のブート、電力管理、エラー、及び健全性管理などの機能を実行し得る。図１の例では、ＳＯＣ１０２－１がプライマリＳＯＣ１０２である。
【0040】
ＳＯＣ１０２は、通信バス１０４に結合される。一態様では、通信バス１０４は、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（Peripheral Component Interconnect Express、ＰＣＩｅ）バスとして実装され得る。論じたように、コヒーレント通信リンクは、バス１０４を経由して起動され得る。ＳＯＣ１０２はまた、グローバル同期回路（global synchronization circuit、ＧＳＣ）１０６に通信可能にリンクされる。図１の例では、ＧＳＣ１０６は、１つ以上のサイドバンドチャネルを介してＳＯＣ１０２の各々に結合される。例えば、各ＳＯＣ１０２は、出力サイドバンドチャネル１０８（例えば、１０８－１、１０８－２、１０８－３、及び１０８－Ｎ）を介してＧＳＣ１０６に接続され得る。各ＳＯＣ１０２はまた、経由してイベント及び／又は割り込みがＧＳＣ１０６からブロードキャストされ得る入力サイドバンドチャネル１１０を介してＧＳＣ１０６に結合される。サイドバンドチャネルは、通信バス１０４に関して実装されるものとは異なる物理信号経路である。すなわち、サイドバンドチャネルは、通信バス１０４とは区別され得る。
【0041】
１つ以上の例示的な実装形態では、サイドバンドチャネル１０８－１が含まれ得る一方で、サイドバンドチャネル１０８－２、１０８－３、及び１０８－Ｎは省略され得る。
【0042】
ＳＯＣ１０２が同じ回路基板上に配設される１つ以上の例示的な実装形態では、ＧＳＣ１０６は、ＳＯＣ１０２と同じ回路基板上に配設され得る。別の例示的な実装形態では、ＧＳＣ１０６は、ＳＯＣ１０２が配設される回路基板とは別個の区別される回路基板上に配設され得る。ＳＯＣ１０２が複数の異なる回路基板上に配設される更に別の例示的な実装形態では、ＧＳＣ１０６は、ＳＯＣ１０２のうちの１つ以上を含む回路基板のうちの１つの上に配設され得る。ＧＳＣ１０６は、回路基板内のワイヤ／トレースを介して、及び／又は専用ケーブルによって、サイドバンドチャネルを介してＳＯＣ１０２に（例えば、ＳＯＣ１０２に対するソケットに）結合され得る。
【0043】
１つ以上の例示的な実装形態では、各ＳＯＣ１０２は、本明細書で説明される同期関連機能を実行するように指定された特定のプロセッサコアを含み得る。場合によっては、指定されたプロセッサコアは、システム制御プロセッサ（System Control Processor、ＳＣＰ）と呼ばれる。ＳＣＰは、典型的には、システムのブート動作、電力管理、エラー管理、及び健全性管理を処理する。
【0044】
他の場合には、指定されたプロセッサコアは、システムリソースリセットプロセッサ（System Resource Reset Processor、ＳＲＲＰ）と呼ばれる。ＳＯＣ１０２が同一である場合、ＳＣＰ及びＳＲＲＰという用語は、そのような用語がプライマリＳＯＣ及び／又は非プライマリＳＯＣ内の特定のプロセッサコアを指すために使用される限りにおいて、それぞれのＳＯＣ１０２内のそれぞれの指定されたプロセッサコアの役割を指すためにのみ使用されると理解されたい。ＳＣＰ及びＳＲＲＰは、アーキテクチャの観点から同じプロセッサコアであってもよい。
【0045】
一態様では、ＳＣＰ／ＳＲＲＰは、本開示内で説明される動作を実行するタスクを課された各ＳＯＣ１０２内の専用プロセッサコアである。１つ以上の他の例示的な実装形態では、各ＳＯＣ１０２のＳＣＰ／ＳＲＲＰは、それぞれのＳＯＣ１０２内の他のプロセッサコアと同じであってもよいが、本明細書で説明される機能を実行するように指定又は選択され得る。すなわち、プロセッサコアは、それぞれのＳＯＣ１０２においてそのように指定された複数の同一のプロセッサコアのうちの１つであるＳＣＰ／ＳＲＲＰと同一であり得る。
【0046】
各ＳＯＣ１０２は、１つ以上の同期システムリソース（synchronized system resource、ＳＳＲ）１１４を更に含む。本開示内では、システムカウンタが例示的なＳＳＲ１１４として使用される。システムカウンタは、単調に増加し、システムのブートセッションの寿命中にロールオーバしない回路である。ＳＯＣ１０２のプロセッサコアは、そのＳＯＣのためのシステムカウンタにサブスクライブし、システムカウンタを使用してプロセッサコアごとにタイマイベントを生成してもよく、このタイマイベントは、スケジューリングなどのために時間の概念を取得するためにオペレーティングシステム及び／又はアプリケーションによって使用され得る。
【0047】
ＳＳＲ１１４の他の例は、デバッグトレースタイムスタンプ生成器を含み得る。しかしながら、ＳＳＲ１１４は、説明された例に限定されることを意図されないと理解されたい。一般に、ＳＭＰごとに１つ、例えば、ＳＯＣ１０２ごとに１つとしてアーキテクチャ的に定義されるＳＭＰリソースは、同期を必要とし得、ＳＳＲ１１４とみなされ得る。
【0048】
図２は、図１のシステム１００の特定の動作特徴を描写する例示的な方法２００を例解する。例解の目的で、ＳＯＣ１０２－１が、システム１００における「プライマリ」ＳＯＣとして指定される。図３は、図１のシステム１００のＳＯＣ１０２間の例示的な通信を例解する信号フロー図である。図２～図３は、システム１００内でＳＳＲ１１４を同期させるための例示的な動作を例解しており、システム１００のブートプロセスの一部として実行され得る。例解の目的で、ＳＳＲ１１４は、システムカウンタであるとみなされる。最初に、言及したように、ＳＳＲ１１４は、フリーランニングであり、システムリソースが同期開始時間を有していなかったので、ＳＳＲ１１４とは異なる値を有する。むしろ、ＳＳＲ１１４のうちの１つ以上又は全てが、異なる時間に動作を開始していることがある。ＳＳＲ１１４の異なる値は、ＳＳＲ１１４－１に対するＸ１、ＳＳＲ１１４－２に対するＸ２、及びＳＳＲ１１４－Ｎに対するＸＮとして示される、各々に記憶される値に反映される。
【0049】
図２～図３を参照すると、ブロック２０２では、プライマリＳＯＣ１０２－１のＳＣＰであるＳＣＰ３０２－１は、トリガイベント３０４をＧＳＣ１０６に提供する。一態様では、トリガイベント３０４はパルスであり得る。この例では、ＳＣＰ３０２－１は、トリガイベント３０４を第１のサイドバンドチャネル１０８－１を経由してＧＳＣ１０６に提供するように構成されている。１つ以上の例示的な実装形態では、ＳＣＰ３０２－１、例えばプライマリＳＯＣのＳＣＰのみが、トリガイベント３０４を生成し、サイドバンドチャネルを介してトリガイベントをＧＳＣ１０６に転送するように構成されている。
【0050】
ブロック２０４では、トリガイベント３０４に応じて、ＧＳＣ１０６は、サイドバンドチャネル１１０を経由して複数のＳＯＣ１０２の各々に同期イベント３０６をブロードキャストすることができる。一態様では、同期イベント３０６は割り込みである。各ＳＯＣ１０２は、同期イベント３０６に応じて、割り込みサービスルーチンを開始することができる。ブロック２０６では、各ＳＯＣ１０２におけるＳＣＰ３０２－１、ＳＲＲＰ３０２－２、３０２－Ｎは、同期イベント３０６の受信に応じて割り込まれる。割り込みハンドラとも呼ばれる「割り込みサービスルーチン」は、ハードウェアデバイス、ソフトウェア割り込み命令、又はソフトウェア例外から生成され得る割り込み要求によって呼び出されるソフトウェアプロセスである。割り込みサービスルーチンは、要求を処理し、割り込みの発生前にプロセッサ／プロセッサコアによって実行されるアクティブプロセスに実行中に割り込む要求を特定のプログラム又はコード部分に送信する。割り込みサービスルーチンが完了するときに、割り込まれたプロセスが再開される。
【0051】
ブロック２０８では、各ＳＯＣ１０２内の指定されたプロセッサコアは、同じＳＯＣ内に位置するそれぞれのＳＳＲ１１４をプログラムする（３０８）。指定されたプロセッサコアは、プライマリＳＯＣ１０２－１におけるＳＣＰ３０２－１、及び非プライマリＳＯＣ１０２－２、１０２－ＮにおけるＳＲＲＰ３０２－２、３０２－Ｎであり得る。各ＳＯＣ１０２のＳＳＲ１１４は、プログラミングの結果として同期される。例えば、プログラミングは、同じ構成データ又は値を各ＳＳＲ１１４に書き込み得る。この例では、同期イベント３０６を受信することに応じて、ＳＣＰ３０２－１、ＳＲＲＰ３０２－２、３０２－Ｎは、それぞれのプロセッサコアに同じＳＯＣ内に位置するそれぞれのＳＳＲ１１４をプログラムさせる割り込みサービスルーチンを実行することができる。各ＳＯＣ１０２は、サイドバンドチャネルを経由してブロードキャストされた同期イベント３０６を受信するので、各々は、同期イベント３０６を同時に受信する。図３を参照すると、各指定されたプロセッサコア（例えば、ＳＣＰ３０２－１、ＳＲＲＰ３０２－２、３０２－Ｎ）は、０の値を対応するＳＳＲ１１４に同時に書き込む。その結果、ＳＳＲ１１４は、同期される。図３に例解されるように、各ＳＳＲ１１４は、初期化された値、例えば、この場合０から動作し続け、その後、Ｘｓｙｎｃにおいて同じ値を有する。
【0052】
図４は、システム１００の別の例示的な実装形態を例解する。図４の例では、説明を容易にし、明確にするために、ＳＯＣ１０２－１及び１０２－２のみが示されている。この例では、各ＳＯＣ１０２は、複数のプロセッサコア４０２、４０４、４０６、及び３０２と、システムカウンタ４０８（例えば、ＳＳＲ１１４）と、システムカウンタ制御レジスタ４１０と、位相ロックループ（phase locked loop、ＰＬＬ）４１２と、出力ピン４１４と、入力ピン４１６と、を含む。
【0053】
図４の例では、ＳＣＰ３０２－１は、サイドバンドチャネル１０８－１を介して出力ピン４１４－１から出てＧＳＣ１０６に伝達されるトリガイベント３０４を生成することができる。この例では、ＳＲＲＰ３０２－２は、出力ピン４１４－２に結合され得る。しかしながら、ＳＲＲＰ３０２－２は、プライマリＳＯＣ１０２－１の一部ではなく、トリガイベントを生成又は送信しない。
【0054】
トリガイベント３０４を受信することに応じて、ＧＳＣ１０６は、サイドバンドチャネル１１０を経由して同期イベント３０６をブロードキャストする。各ＳＯＣ１０２は、対応する入力ピン４１６を介して同期イベント３０６、例えば、割り込みを受信する。同期イベント３０６は、各ＳＯＣ１０２における指定されたプロセッサコアに提供される。プライマリＳＯＣ１０２の指定されたプロセッサコアはＳＣＰ３０２－１であるが、各非プライマリＳＯＣ１０２における指定されたプロセッサコアはＳＲＲＰ３０２－２である。
【0055】
ＳＣＰ３０２－１は、同期イベント３０６を受信することに応じて、ＳＣＰ３０２－１にシステム制御レジスタ４１０－１に構成データを書き込ませてシステムカウンタ４０８－１をリセットさせる割り込みサービスルーチンを実行する。ＳＲＲＰ３０２－２は、同期イベント３０６を受信することに応じて、ＳＲＲＰ３０２－２にシステム制御レジスタ４１０－２に構成データを書き込ませてシステムカウンタ４０８－２をリセットさせる割り込みサービスルーチンを実行する。同期イベント３０６が各ＳＯＣ１０２にブロードキャストされるので、各ＳＯＣ１０２は同期イベント３０６を同時に受信する。そのため、システムカウンタ４０８のリセットは同期して実行される。
【0056】
システムカウンタ４０８は、フリーランニングであるが、各々は、ＰＬＬ４１２を通って流れる共通基準クロックからランオフする。同期されると、各システムカウンタ４０８は、共通基準クロックを受信するそれぞれのＰＬＬ４１２によって各々が駆動されるので、各他のシステムカウンタ４０８と同期された方式でカウントすることができる。システムカウンタ４０８は、同期されると、互いに同期して動作し続ける。したがって、同期されると、各ＳＯＣ１０２におけるプロセッサコア４０２、４０４、及び４０６（並びにＳＣＰ３０２－１及びＳＲＲＰ３０２－２）は各々、任意の所与の時間においてシステムカウンタ４０８－１又は４０８－２のいずれにおいて同じ値を見る。すなわち、システムカウンタ４０８－１は、システムカウンタ４０８－２と同期している。
【0057】
上述したように、カウンタ４０８は、システム１００のブートセッションの寿命中に「ロールオーバ」しない単調増加カウンタであり得る。各ＳＯＣ１０２のプロセッサコアは、時間の概念を決定又は取得するために、及びスケジューリングのために、オペレーティングシステム及び／又はアプリケーションによって使用され得るタイマイベントを（例えば、プロセッサコアごとに）生成するために、同じＳＯＣ内に位置するシステムカウンタにサブスクライブする。
【0058】
【0059】
図５は、図１のシステム１００の特定の動作特徴を描写する例示的な方法５００を例解する。例解の目的で、ＳＯＣ１０２－１が、システム１００における「プライマリ」ＳＯＣとして指定される。図６は、図１のシステム１００のＳＯＣ１０２間の例示的な通信を例解する信号フロー図である。図５～図６は、システム１００内でＳＳＲ１１４を同期させるための例示的な動作を例解しており、システム１００のブートプロセスの一部として実行され得る。例解の目的で、ＳＳＲ１１４は、システムカウンタであるとみなされる。最初に、言及したように、ＳＳＲ１１４は、フリーランニングであり、ＳＳＲ１１４が同期開始時間を有していなかったので、異なる値を有する。ＳＳＲ１１４の異なる値は、ＳＳＲ１１４－１に対するＸ１、ＳＳＲ１１４－２に対するＸ２、及びＳＳＲ１１４－Ｎに対するＸＮとして示される、各々に記憶される値に反映される。
【0060】
図５～図６を参照すると、ブロック５０２では、プライマリＳＯＣ１０２－１のＳＣＰであるＳＣＰ３０２－１は、トリガイベント３０４をＧＳＣ１０６に提供する。一態様では、トリガイベント３０４はパルスであり得る。この例では、ＳＣＰ３０２－１は、トリガイベント３０４を第１のサイドバンドチャネル１０８－１を経由してＧＳＣ１０６に提供するように構成されている。１つ以上の例示的な実装形態では、ＳＣＰ３０２－１、例えばプライマリＳＯＣのＳＣＰのみが、トリガイベント３０４を生成し、トリガイベントをＧＳＣ１０６に転送するように構成されている。
【0061】
ブロック５０４では、トリガイベント３０４に応じて、ＧＳＣ１０６は、サイドバンドチャネル１１０を経由して複数のＳＯＣ１０２の各々に同期イベント３０６をブロードキャストすることができる。一態様では、同期イベント３０６はパルスであり得る。図３～図７の例では、同期イベント３０６は、割り込みサービスルーチンの実行をトリガしない。むしろ、図３～図７の例では、同期イベント３０６は、制御ロジック（例えば、各ＳＯＣ１０２におけるそれぞれのＳＳＲ１１４のための制御ロジック）に直接提供される。ブロック５０６では、各ＳＯＣ１０２における制御ロジックは、同期イベント３０６を受信する。ブロック５０８では、同期イベント３０６を受信することに応じて、各ＳＯＣ１０２における制御ロジックは、その中のＳＳＲ１１４をリセットする。
【0062】
ブロック５０８の結果として、各ＳＯＣ１０２のＳＳＲ１１４は、プログラミングの結果として同期される。例えば、プログラミングは、同じ構成データ又は値を各ＳＳＲ１１４に書き込み得る。各ＳＯＣ１０２は、サイドバンドチャネルを経由してブロードキャストされた同期イベント３０６を受信するので、各々は、同期イベント３０６を同時に受信する。この例では、同期イベント３０６を受信することに応じて、各ＳＯＣ１０２の制御ロジックは、ブロック５０６に対応する行の値が「０」である図６に例解されるように、その中のＳＳＲ１１４を同時に０にリセットする。その結果、ＳＳＲ１１４は、同期される。図６に例解されるように、ＳＳＲ１１４の各々は、初期化された値、例えば、この場合０から動作し続け、その後、Ｘｓｙｎｃにおいて同じ値を有する。
【0063】
図７は、図１のシステム１００の別の例示的な実装形態を例解する。図７の例では、説明を容易にし、明確にするために、ＳＯＣ１０２－１及び１０２－２のみが示されている。この例では、各ＳＯＣ１０２は、複数のプロセッサコア４０２、４０４、４０６、及び３０２と、システムカウンタ４０８（例えば、ＳＳＲ１１４）と、制御ロジック７０２と、位相ロックループ（ＰＬＬ）４１２と、出力ピン４１４と、入力ピン４１６と、を含む。
【0064】
図７の例では、ＳＣＰ３０２－１は、サイドバンドチャネル１０８－１を介して出力ピン４１４－１から出てＧＳＣ１０６に伝達されるトリガイベント３０４を生成することができる。この例では、ＳＣＰ３０２－２は、出力ピン４１４－２に結合され得る。しかしながら、ＳＣＰ３０２－２は、プライマリＳＯＣ１０２－１の一部ではなく、トリガイベントを生成又は送信しない。
【0065】
トリガイベント３０４を受信することに応じて、ＧＳＣ１０６は、サイドバンドチャネル１１０を経由して同期イベント３０６をブロードキャストする。各ＳＯＣ１０２は、対応する入力ピン４１６を介して同期イベント３０６を受信する。同期イベント３０６は、各それぞれのＳＯＣ１０２における制御ロジック７０２に直接提供される。各ＳＯＣ１０２における制御ロジック７０２は、同期イベント３０６を受信することに応じて、対応するシステムカウンタ４０８を０にリセットする。各ＳＯＣ１０２におけるカウンタ制御ロジック７０２は、同期イベント３０６を同時に受信するので、システムカウンタ４０８のリセットは、同期して実行される。
【0066】
システムカウンタ４０８は、フリーランニングであるが、各々は、ＰＬＬ４１２を通って流れる共通基準クロックからランオフする。同期されると、各システムカウンタ４０８は、共通基準クロックを受信するＰＬＬ４１２によって各々が駆動されるので、各他のシステムカウンタ４０８と同期された方式でカウントすることができる。システムカウンタ４０８は、同期されると、互いに同期して動作し続ける。したがって、同期されると、各ＳＯＣ１０２におけるプロセッサコア４０２、４０４、及び４０６（並びにＳＣＰ３０２－１及びＳＣＰ３０２－２）は各々、任意の所与の時間においてシステムカウンタ４０８－１又は４０８－２のいずれにおいて同じ値を見る。すなわち、システムカウンタ４０８－１は、システムカウンタ４０８－２と同期している。
【0067】
図７の例では、カウンタ４０８は、システム１００のブートセッションの寿命中に「ロールオーバ」しない単調増加カウンタであり得る。各ＳＯＣ１０２のプロセッサコアは、時間の概念を決定又は取得するために、及びスケジューリングのために、オペレーティングシステム及び／又はアプリケーションによって使用され得るタイマイベントを（例えば、プロセッサコアごとに）生成するために、同じＳＯＣ内に位置するシステムカウンタにサブスクライブする。
【0068】
図８～図１０は、専用サイドバンドチャネルなしで仮想化同期を利用するＳＳＲ１１４を同期させるための別の代替的な実装形態を説明する。図８～図１０の例では、サイドバンドチャネルを使用するのではなく、システムソフトウェアを使用して、ＭＳ－ＳＭＰデータ処理システムのブートプロセスの一部として同期を実行する。専用サイドバンドチャネルが使用されないので、図８～図１０の例示的な実装形態は、採用されるべき既存のシステムに対する特殊ハードウェア又はハードウェア更新を必要としない。しかしながら、サイドバンドチャネルの欠如は、専用サイドバンドチャネルを利用する例よりも大きいソケット間通信レイテンシをもたらす。
【0069】
図８は、例示的なシステム８００を例解する。システム８００は、実質的に図１に関連して説明したように実装され得る。図８の例では、システム８００は、任意のサイドバンドチャネル又はＧＳＣ１０６を含まない。各ＳＯＣ１０２は、マルチプロセッサコアアーキテクチャを有するとみなされ得る。説明の目的で、各ＳＯＣ１０２は、図７の例に例解されるようなアーキテクチャを有し得るが、各ＳＯＣ１０２において実装される特定のアーキテクチャは、限定することを意図しない。
【0070】
図８～図１０の例では、プライマリＳＯＣ１０２のＳＣＰは、ＭＳ－ＳＭＰデータ処理システムの各個々のソケットにおける必要なリソースにアクセスする。プライマリＳＯＣ１０２のＳＣＰが、ＭＳ－ＳＭＰデータ処理システムの各ソケットのためのシステムカウンタ制御レジスタ及び／又は制御ロジックにアクセスできるようにするために、ＭＳ－ＳＭＰデータ処理システムのシステムアドレスマップは、ＭＳ－ＳＭＰデータ処理システムの制御レジスタ及びステータスレジスタをプライマリＳＯＣ１０２のＳＣＰに公開しなければならない。システムアドレスマップは、例えば、システムにおける構成要素、回路ブロック、周辺機器などの様々なメモリマップされたターゲットのアドレス範囲を指定するデータ構造である。更に、ブートシーケンス中、同期動作は、プライマリＳＯＣ１０２のＳＣＰがそのようなハードウェア構成要素にアクセスすることを可能にするために、いくつかのハードウェア構成要素がリセット状態から出されることに依拠する。
【0071】
図９は、図８のシステム８００、例えば、サイドバンドチャネル又はＧＳＣを含まないＭＰ－ＳＭＰデータ処理システムのいくつかの動作特徴を描写する例示的な方法９００を例解する。例解の目的で、ＳＯＣ１０２－１が、システム８００における「プライマリ」ＳＯＣとして指定される。図１０は、図８のシステム８００のＳＯＣ１０２間の例示的な通信を例解する信号フロー図である。図９～図１０は、システム８００内でＳＳＲ１１４を同期させるための例示的な動作を例解しており、システム８００のブートプロセスの一部として実行され得る。例解の目的で、ＳＳＲ１１４は、システムカウンタであるとみなされる。最初に、言及したように、ＳＳＲ１１４は、フリーランニングであり、ＳＳＲ１１４が同期開始時間を有していなかったので、異なる値を有する。ＳＳＲ１１４の異なる値は、ＳＳＲ１１４－１に対するＹ１、ＳＳＲ１１４－２に対するＹ２、ＳＳＲ１１４－３に対するＹ３、及びＳＳＲ１１４－Ｎに対するＹＮとして示される各々に記憶された値に反映される。図８～図１０の例では、伝達されるイベント及び／又は信号は、バス１０４を経由して伝達される。
【0072】
図９～図１０を参照すると、ブロック９０２では、プライマリＳＯＣ１０２のＳＣＰ（例えば、ＳＣＰ３０２－１）は、停止イベントを各ＳＳＲ１１４に発行する。図１０の例では、ＳＣＰ３０２－１は、停止イベント１００２を同じＳＯＣ、例えばＳＳＲ１１４－１におけるＳＳＲ１１４に発行し、各他のＳＯＣ１０２におけるＳＳＲ１１４に発行する。ブロック９０２の一部として、ＳＣＰは、停止された各ＳＳＲ１１４の値を更に読み取る。一般に、それぞれのＳＳＲ１１４の値は、各他のＳＳＲがＳＳＲ１１４－１の値の後のある量の遅延（delay、Ｄ）である値を有するという点で、ＳＳＲ１１４－１を参照して決定され得る。ＳＣＰ３０２－１は、ＳＳＲ１１４－１を参照して各ＳＳＲ１１４の遅延を決定することができる。
【0073】
ブロック９０４では、プライマリＳＯＣ１０２のＳＣＰは、各他のＳＯＣ１０２におけるＳＳＲを更新する。ＳＣＰは、同じＳＯＣにおけるＳＳＲを更新しない。図１０を参照すると、ＳＣＰ３０２－１は、ブロック９０２で最初に読み取られた値と同じ値をＳＳＲ１１４－１に残す。ＳＣＰ３０２－１は、ＳＳＲ１１４－１の値に更新される特定のＳＳＲ１１４のそれぞれの遅延を加えた値を書き込む（１００４）ことによって、各他のＳＳＲ１１４－２、１１４－３、１１４－Ｎの値を更新する。図１０は、ブロック９０４中にＳＣＰ３０２－１によってＳＳＲ１１４－２、１１４－３、及び１１４－Ｎの各々に書き込まれた更新された値を例解する。
【0074】
ブロック９０６では、プライマリＳＯＣ１０２のＳＣＰは、動作を再開するようにＳＳＲ１１４の各々にシグナリングするイベントを送信する。図１０の例では、ＳＣＰ３０２－１は、動作を再開するためにイベント１００６を各ＳＳＲに送信する。動作を再開するために各ＳＳＲ１１４をシグナリングする際に、ＳＣＰ３０２－１から各それぞれのＳＳＲに提供される信号は、ブロック９０２で測定されたのと同じ遅延を受ける。図１０は、ブロック９０８において、各ＳＳＲ１１４が同期され、フリーランニングであることを例解する。各ＳＳＲ１１４は、論じたように、他のＳＳＲ１１４と同期されたままであるように、共通基準クロックを使用してクロックされ得る。
【0075】
１つ以上の例示的な実装形態では、本明細書において及び／又は図９に関連して説明されるような停止、更新などのイベントは、バス１０４を経由して同期及び伝達されているリソースに関連付けられた、例えば制御レジスタへのレジスタ書き込みとして実装され得る。様々なソケットの同期されたリソースに向けられたレジスタ書き込みは、連続して迅速にバック・ツー・バックで実行され得る。他の例示的な実装形態では、様々なソケットにおける同期されたリソースへの個々の書き込みが実行される必要がないように、イベントを複数のソケットに伝達するための専用ブロードキャスト機能が含まれ得る。バック・ツー・バック書き込み又はブロードキャスト機能性が実行されるかどうかにかかわらず、他のソケットと通信する際の遅延は、本明細書で説明される例示的な技法を使用して説明され得る。
【0076】
【0077】
表１の例では、ソケット１は、ＳＯＣ１０２－１、例えば、プライマリＳＯＣに対応する。最初に、各システムカウンタは、リセットから出ており（例えば、ブートプロセスに対応する）、フリーランニングであり得る。システムカウンタの動作は、各々が異なる値を有するので同期されない。プライマリＳＯＣのＳＣＰは、停止イベントを発行する。システムカウンタが停止すると、ＳＣＰは各システムカウンタの値を読み取り、それぞれのシステムカウンタの値とプライマリソケットにおけるシステムカウンタの値との差を計算する。ソケット「Ｎ」における所与のカウンタの場合、この差はＤＮであり、ここで、ＤＮ＝Ｙ１－ＹＮである。値ＤＮはまた、ソケット「Ｎ」のシステムカウンタの停止とソケット１のシステムカウンタの停止との間の遅延を示す。
【0078】
遅延は、特定のソケット内の特定のＳＳＲの制御レジスタ及び／又は制御ロジック、例えば、この場合、システムカウンタにアクセスするために、プライマリソケット内のＳＣＰによって生じる待ち時間として近似され得る。したがって、ＳＣＰが各システムカウンタをアンフォールトするときに、更新されたカウンタ値がこのレイテンシを補償するように、各システムカウンタ値がＳＣＰによって書き換えられ得る。ＳＣＰは、ソケット「Ｎ」のシステムカウンタをＹ１＋ＤＮに書き換えることができる。これは、ＳＣＰがシステムカウンタをアンフォールトするときに、システムカウンタを再開する際に生じる遅延が、遅延ＤＮを使用して、更新されたシステムカウンタ値において行われる調整によって打ち消されることを保証する。
【0079】
表２は、プライマリソケットのＳＣＰがシステムカウンタの値を上書きし、再開イベント（例えば、イベント１００６）を発行する際、ＳＳＲ１１４、例えば、システムカウンタの例示的な状態を例解する。
【表2】
【0080】
本開示内で説明される例示的な実装形態は、ＭＳ－ＳＭＰデータ処理システムの文脈で説明されるが、本明細書で説明される様々な同期機構及び技法は、ＳＭＰデータ処理システムではない、複数のソケットを有する他のデータ処理システムのシステムリソースを同期させるように拡張され得ると理解されたい。
【0081】
図１１は、ＭＳデータ処理システム（システム）においてシステムリソースを同期させる例示的な方法１１００を例解する。システムは、ＳＭＰデータ処理システムであり得る。
【0082】
ブロック１１０２では、システムのプライマリＳＯＣは、トリガイベントをＧＳＣ１０６に提供することができる。プライマリＳＯＣは、複数のＳＯＣのうちの１つであり、トリガイベントは、第１のサイドバンドチャネル１０８－１を経由して提供される。ブロック１１０４では、トリガイベントに応じて、ＧＳＣ１０６は、第２のサイドバンドチャネル１１０を経由して複数のＳＯＣに同期イベントをブロードキャストすることができる。ブロック１１０６では、同期イベントに応じて、システムの複数のＳＯＣのうちの各ＳＯＣにおけるシステムリソースは、共通の値でプログラムされる。プログラミングは、複数のＳＯＣのシステムリソースを同期させる。
【0083】
前述及び他の実装形態は各々、以下の特徴のうちの１つ以上を単独で又は組み合わせて任意選択で含むことができる。いくつかの例示的な実装形態は、以下の特徴の全てを組み合わせて含む。
【0084】
一態様では、説明される動作、例えば、提供すること、ブロードキャストすること、及びプログラミングすることは、複数のＳＯＣを含むＭＳデータ処理システムのためのブートプロセスの一部として実行される。動作は、システムリソース（例えば、ＳＳＲ１１４）がリセット状態から出ることに応じて実行され得る。
【0085】
別の態様では、複数のＳＯＣは同一である。
【0086】
別の態様では、複数のＳＯＣのうちの各ＳＯＣは、複数のプロセッサコアを含む。複数のＳＯＣのうちの選択されたＳＯＣの複数のプロセッサコアのうちの選択されたプロセッサコアは、トリガイベントを提供する。例えば、本明細書で説明されるＳＣＰは、トリガイベントを提供し得る。
【0087】
別の態様では、複数のＳＯＣのうちの各ＳＯＣは、複数のプロセッサコアを含む。同期イベントは割り込みであってもよい。複数のＳＯＣのうちの各ＳＯＣの選択されたプロセッサコアは、同じＳＯＣ内に位置するシステムリソースをプログラムするために、割り込みに応じて割り込みサービスルーチンを実行する。選択されたプロセッサは、プライマリＳＯＣにおけるＳＣＰ及び非プライマリＳＯＣにおけるＳＲＲＰであり得る。
【0088】
別の態様では、複数のＳＯＣのうちの各ＳＯＣ内の選択されたプロセッサコアは、割り込みサービスルーチンを実行する際に、同じＳＯＣ内のシステムリソースの制御レジスタ及び／又は制御ロジックに書き込む。
【0089】
別の態様では、複数のＳＯＣのうちの各ＳＯＣ内で、同期イベントは、システムリソースの制御ロジックによって受信される。同期イベントに応じて、各それぞれのＳＯＣにおけるシステムリソースの制御ロジックは、同じＳＯＣ内のシステムリソースをリセットする。
【0090】
図１２は、ＭＳデータ処理システム（システム）においてシステムリソースを同期させる例示的な方法１２００を例示する。システムは、ＳＭＰデータ処理システムであり得る。図１２の例では、システムはサイドバンドチャネルを含まず、ＧＳＣ１０６を含まない。
【0091】
ブロック１２０２では、プライマリＳＯＣは、システムにおける複数のシステムリソースの各々を停止させることができる。各システムリソースは、マルチＳＯＣシステムの複数のＳＯＣのうちの異なるＳＯＣに位置する。プライマリＳＯＣは、複数のＳＯＣのうちの１つである。ブロック１２０４では、プライマリＳＯＣは、停止されている間に、複数のＳＯＣの各他のＳＯＣのシステムリソースに更新された値を書き込むことができる。ブロック１２０６では、プライマリＳＯＣは、書き込みに続いて、複数のＳＯＣのうちの各ＳＯＣにおけるシステムリソースの動作を開始（アンフォールト）することができる。
【0092】
前述及び他の実装形態は各々、以下の特徴のうちの１つ以上を単独で又は組み合わせて任意選択で含むことができる。いくつかの例示的な実装形態は、以下の特徴の全てを組み合わせて含む。
【0093】
一態様では、停止することの後かつ書き込むことの前に、プライマリＳＯＣ、例えば、プライマリＳＯＣのＳＣＰは、複数のシステムリソースの各々から値を読み取ることが可能である。プライマリＳＯＣ以外の複数のＳＯＣのうちの各ＳＯＣについて、ＳＣＰは、プライマリＳＯＣのシステムリソースから読み取られた値と、他のＳＯＣのシステムリソースから読み取られた値との間の差を決定することができる。書き込みは、プライマリＳＯＣ、例えば、プライマリＳＯＣのＳＣＰが、他のＳＯＣの各々に更新された値を書き込むことを含む。他のＳＯＣの各々に書き込まれる更新された値は、プライマリＳＯＣのシステムリソースから読み取られた値と、他のＳＯＣのシステムリソースから読み取られた値との間の差に依存する。
【0094】
別の態様では、他のＳＯＣの各システムリソースに更新された値を書き込むこと、及び動作を開始することは、それぞれの他のＳＯＣにおける複数のシステムリソースのうちのそれぞれのシステムリソースと通信するプライマリＳＯＣにおけるレイテンシを考慮する。
【0095】
別の態様では、複数のＳＯＣは同一である。
【0096】
別の態様では、停止すること、書き込むこと、及び開始することは、ブートプロセスの一部として伝達される。動作は、システムリソース（例えば、ＳＳＲ１１４）がリセット状態から出ることに応じて実行され得る。
【0097】
別の態様では、プライマリＳＯＣと他のＳＯＣとの間の通信は、複数のＳＯＣを通信可能にリンクする通信バスを経由して伝達される。
【0098】
図１３は、ＭＳデータ処理システム１３００の例示的な実装形態を例解する。データ処理システム１３００は更に、ＳＭＰタイプのシステムであってもよい。データ処理システム１３００の構成要素は、複数のＳＯＣ１３０２、メモリ１３０４、及びメモリ１３０４を含む様々なシステム構成要素をＳＯＣ１３０２に結合するバス１３０６を含むことができるが、これらに限定されない。ＳＯＣ１３０２は、ｘ８６タイプのアーキテクチャ（ＩＡ－３２、ＩＡ－６４など）、Ｐｏｗｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ、ＡＲＭプロセッサなどを含むが、これらに限定されない様々な異なるアーキテクチャのうちのいずれかを有するプロセッサコアを含み得る。言及したように、場合によっては、ＳＯＣ１３０２は、ＳＯＣの複数のプロセッサコアのうちの１つ以上を実装するために使用され得るプログラマブルロジックを含み得る。
【0099】
論じたように、場合によっては、ＭＳデータ処理システムは、中央処理装置（ＣＰＵ）を含み、アクセラレータとして複数のＳＯＣ１３０２を含み得る。アクセラレータは、１つ以上の異なる回路基板、カード、シャーシ構造上に配設されてもよく、又は、例えばバス１３０６などの通信バスを介してデータ処理システム１３００と通信可能にリンクする他の利用可能なフォームファクタで実装され得る。１つ以上の例示的な実装形態では、アクセラレータは、オープン・コンピュート・プロジェクト（Open Compute Project、ＯＣＰ）及び／又はＯＣＰアクセラレータモジュール（OCP Accelerator Module、ＯＡＭ）仕様の一部として記載された様々な規格及び／又は仕様のいずれかに従って実装され得る。更に、任意のそのようなアクセラレータは、１つ以上の異なる通信プロトコルを使用して異なるシステム及び／又はデバイスに結合するための、様々な異なるコネクタ及び／又はコネクタの組み合わせのいずれかを含み得ると理解されたい。
【0100】
バス１３０６は、様々な通信バス構造のいずれかのうちの１つ以上を表す。限定ではなく例として、バス１３０６は、ペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）バスとして実装され得る。他の通信バスが、ＰＣＩｅの代わりに、又はそれに加えて使用され得る。データ処理システム１３００は、典型的には、様々なコンピュータシステム可読媒体を含む。そのような媒体は、コンピュータ可読揮発性並びに不揮発性媒体及びコンピュータ可読リムーバブル並びに非リムーバブル媒体を含み得る。
【0101】
メモリ１３０４は、ランダムアクセスメモリ（random－access memory、ＲＡＭ）１３０８及び／又はキャッシュメモリ１３１０などの揮発性メモリの形態のコンピュータ可読媒体を含み得る。データ処理システム１３００はまた、他のリムーバブル／非リムーバブル、揮発性／不揮発性コンピュータ記憶媒体を含むことができる。例として、ストレージシステム１３１２は、非リムーバブルの不揮発性磁気及び／又はソリッドステート媒体（図示せず、典型的には「ハードドライブ」と呼ばれる）から読み取り、それに書き込むために提供され得る。示されていないが、リムーバブルの不揮発性磁気ディスク（例えば、「フロッピー（登録商標）ディスク」）から読み取り、それに書き込むための磁気ディスクドライブ、及びＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、又は他の光媒体などのリムーバブルの不揮発性光ディスクから読み取り、それに書き込むための光ディスクドライブが、提供され得る。そのような場合、各々は、１つ以上のデータ媒体インターフェースによってバス１３０６に接続され得る。メモリ１３０４は、少なくとも１つのコンピュータプログラム製品の一例である。
【0102】
プログラムモジュール１３１６のセット（少なくとも１つ）を有するプログラム／ユーティリティ１３１４は、メモリ１３０４に記憶され得る。プログラム／ユーティリティ１３１４は、ＳＯＣ１３０２のプロセッサコアによって実行可能である。例として、プログラムモジュール１３１６は、オペレーティングシステム、１つ以上のアプリケーションプログラム、他のプログラムモジュール、及びプログラムデータを表し得る。プログラムモジュール１３１６は、実行時に、データ処理システム１３００、例えば、１つ以上のＣＰＵ（図示せず）及び／又はＳＯＣ１３０２に、本開示内で説明される例示的な実装形態の機能及び／又は方法論を実行させる。データ処理システム１３００によって使用され、生成され、及び／又は演算されるプログラム／ユーティリティ１３１４及び任意のデータ項目は、データ処理システム１３００によって使用されるときに機能性を与える機能データ構造である。
【0103】
例えば、１つ以上の例示的な実装形態では、ＳＯＣ１３０２は、図１に関連して説明したように実装されてもよく、ＧＳＣ（図示せず）を含み得る。１つ以上の他の例示的な実装形態では、ＳＯＣ１３０２は、図８に関連して説明されたように実装され得る。
【0104】
データ処理システム１３００は、バス１３０６に通信可能にリンクされた１つ以上の入力／出力（Input／Output、Ｉ／Ｏ）インターフェース１３１８を含み得る。Ｉ／Ｏインターフェース１３１８は、データ処理システム１３００が、１つ以上の外部デバイス１３２０と通信すること、並びに／又はローカルエリアネットワーク（local area network、ＬＡＮ）、ワイドエリアネットワーク（wide area network、ＷＡＮ）、及び／若しくはパブリックネットワーク（例えば、インターネット）などの１つ以上のネットワークを経由して通信することを可能にする。Ｉ／Ｏインターフェース１３１８の例としては、ネットワークカード、モデム、ネットワークアダプタ、ハードウェアコントローラなどが挙げられ得るが、これらに限定されない。外部デバイスの例はまた、ユーザがデータ処理システム１３００と対話することを可能にするデバイス（例えば、ディスプレイ、キーボード、及び／又はポインティングデバイス）及び／又はアクセラレータカードなどの他のデバイスを含み得る。
【0105】
データ処理システム１３００は、１つの例示的な実装形態にすぎない。データ処理システム１３００は、スタンドアロンデバイスとして（例えば、ユーザコンピューティングデバイス又はサーバとして、ベアメタルサーバとして）、クラスタ（例えば、２つ以上の相互接続されたコンピュータ）において、又は通信ネットワークを介してリンクされたリモート処理デバイスによってタスクが実行される分散クラウドコンピューティング環境において（例えば、クラウドコンピューティングノードとして）実施され得る。分散クラウドコンピューティング環境では、プログラムモジュールは、メモリ記憶デバイスを含むローカル及びリモートの両方のコンピュータシステム記憶媒体内に位置し得る。図１３の例は、本明細書で説明される例示的な実装形態の使用又は機能性の範囲に関していかなる限定も示唆するものではない。データ処理システムは、この開示内で説明される様々な動作を実行することができるコンピュータハードウェアの一例である。
【0106】
データ処理システム１３００は、実装されるデバイス及び／又はシステムの特定のタイプに応じて、示されるよりも少ない構成要素、又は図１３に例解されない追加の構成要素を含み得る。含まれる特定のオペレーティングシステム及び／又はアプリケーションは、含まれるＩ／Ｏデバイスのタイプと同様に、デバイス及び／又はシステムタイプに従って変化し得る。更に、例解的な構成要素のうちの１つ以上は、別の構成要素に組み込まれ得るか、又は別の構成要素の一部を形成し得る。例えば、プロセッサは、少なくとも何らかのメモリを含み得る。
【0107】
データ処理システム１３００は、多数の他の汎用又は特殊目的コンピューティングシステム環境又は構成で動作可能であり得る。データ処理システム１３００とともに使用するのに好適であり得るコンピューティングシステム、環境、及び／又は構成の例は、パーソナルコンピュータシステム、サーバコンピュータシステム、シンクライアント、シッククライアント、ハンドヘルド又はラップトップデバイス、マルチプロセッサシステム、マイクロプロセッサベースのシステム、セットトップボックス、プログラム可能な家庭用電化製品、ネットワークＰＣ、ミニコンピュータシステム、メインフレームコンピュータシステム、及び上記のシステム又はデバイスのいずれかを含む分散クラウドコンピューティング環境などを含むが、これらに限定されない。
【0108】
いくつかのコンピューティング環境、例えば、データ処理システム１３００又は他の好適なデータ処理システムを使用するクラウドコンピューティング環境及び／又はエッジコンピューティング環境は、一般に、ＦＰＧＡアズ・ア・サービス（FPGA－as－a－Service、ＦａａＳ）モデルをサポートする。ＦａａＳモデルでは、ユーザ機能は、（ホスト）データ処理システムの制御下で動作するプログラマブルＩＣ内に実装された回路設計としてハードウェア加速される。クラウドコンピューティングモデルの他の例は、ＮＩＳＴ（National Institute of Standards and Technology）、より具体的には、Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｌａｂｏｒａｔｏｒｙ ｏｆ ＮＩＳＴに説明されている。
【0109】
本開示は、新規の特徴を定義する特許請求の範囲で終わるが、本開示内で説明される種々の特徴は、図面と併せて説明を検討することからより良好に理解されると考えられる。本明細書において説明されるプロセス、機械、製造、及びそれらの任意の変形例は、例解の目的で提供される。本開示内で説明される特定の構造的及び機能的詳細は、限定として解釈されるべきではなく、単に、特許請求の範囲のための基礎として、及び事実上任意の適切に詳述された構造において説明される特徴を種々に採用するように当業者に教示するための代表的な基礎として解釈されるべきである。更に、本開示内で使用される用語及び句は、限定することを意図するものではなく、説明される特徴の理解可能な説明を提供することを意図するものである。
【0110】
例解を簡単かつ明確にするために、図に示される要素は、必ずしも縮尺どおりに描かれているわけではない。例えば、要素のうちのいくつかの寸法は、明確にするために、他の要素に対して誇張されている場合がある。更に、適切であるとみなされる場合、参照番号は、対応する、類似する、又は同様の特徴を示すために、図の間で繰り返される。
【0111】
本明細書で定義される場合、単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上別途明白に示さない限り、複数形も同様に含むことが意図される。
【0112】
本明細書で定義される場合、「およそ」という用語は、ほぼ正しい又は正確な値又は量に近いが厳密ではないことを意味する。例えば、「およそ」という用語は、列挙された特性、パラメータ、又は値が、正確な特性、パラメータ、又は値の所定の量内にあることを意味し得る。
【0113】
本明細書で定義される場合、「少なくとも１つ」、「１つ以上」、及び「及び／又は」という用語は、明示的に別段に言明しない限り、動作において連言的及び選言的の両方であるオープンエンド表現である。例えば、「Ａ、Ｂ、及びＣのうちの少なくとも１つ」、「Ａ、Ｂ、又はＣのうちの少なくとも１つ」、「Ａ、Ｂ、及びＣのうちの１つ以上」、「Ａ、Ｂ、又はＣのうちの１つ以上」、並びに「Ａ、Ｂ、及び／又はＣ」という表現の各々は、Ａ単独、Ｂ単独、Ｃ単独、Ａ及びＢの組み合わせ、Ａ及びＣの組み合わせ、Ｂ及びＣの組み合わせ、又はＡ、Ｂ及びＣの組み合わせを意味する。
【0114】
本明細書で定義される場合、「自動的に」という用語は、人間の介入がないことを意味する。本明細書で定義される場合、「ユーザ」という用語は人間を意味する。
【0115】
本明細書で使用される場合、「クラウドコンピューティング」という用語は、ネットワーク、サーバ、ストレージ、アプリケーション、ＩＣ（例えば、プログラマブルＩＣ）及び／又はサービスなどの構成可能なコンピューティングリソースの共有プールへの便利なオンデマンドネットワークアクセスを容易にするコンピューティングモデルを指す。これらのコンピューティングリソースは、最小限の管理労力又はサービスプロバイダ相互作用で迅速にプロビジョニング及び解放され得る。クラウドコンピューティングは、可用性を促進し、オンデマンドセルフサービス、広域ネットワークアクセス、リソースプーリング、迅速な弾力性、及び測定されたサービスによって特徴付けられ得る。
【0116】
本明細書で定義される場合、「コンピュータ可読記憶媒体」という用語は、命令実行システム、装置、又はデバイスによって、又はそれに関連して使用するためのプログラムコードを含有又は記憶する記憶媒体を意味する。本明細書で定義される場合、「コンピュータ可読記憶媒体」は、それ自体は一時的な伝搬信号ではない。コンピュータ可読記憶媒体は、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、又は前述の任意の好適な組み合わせであることができるが、これらに限定されない。本明細書で説明される様々な形態のメモリは、コンピュータ可読記憶媒体の例である。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、ポータブルコンピュータディスケット、ハードディスク、ＲＡＭ、読み取り専用メモリ（read－only memory、ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（erasable programmable read－only memory、ＥＰＲＯＭ又はフラッシュメモリ）、電子的消去可能プログラマブル読み取り専用メモリ（electronically erasable programmable read－only memory、ＥＥＰＲＯＭ）、スタティックランダムアクセスメモリ（static random－access memory、ＳＲＡＭ）、ポータブルコンパクトディスク読み取り専用メモリ（portable compact disc read－only memory、ＣＤ－ＲＯＭ）、デジタル多用途ディスク（digital versatile disk、ＤＶＤ）、メモリスティック、フロッピーディスクなどを含み得る。
【0117】
本開示内で定義されるように、「データ構造」という用語は、物理メモリ内のデータのデータモデルの編成の物理的実装形態を意味する。したがって、データ構造は、メモリ内の特定の電気的又は磁気的構造要素から形成される。データ構造は、プロセッサを使用して実行されるアプリケーションプログラムによって使用されるように、メモリに記憶されたデータに物理的編成を課す。
【0118】
本明細書で定義される場合、「場合」という用語は、文脈に応じて、「ときに」又は「～すると」又は「に応答して」又は「に応じて」を意味する。したがって、「～と判定される場合」又は「［記載される条件又はイベント］が検出される場合」という句は、文脈に応じて、「～と判定すると」若しくは「～と判定することに応じて」、又は「［記載される条件又はイベント］を検出すると」若しくは「［記載される条件又はイベント］を検出することに応じて」又は「［記載される条件又はイベント］を検出することに応じて」を意味すると解釈され得る。
【0119】
本明細書で定義される場合、「に応じて」という用語及び上で説明されるような類似の文言、例えば、「場合」、「ときに」、又は「～すると」は、アクション又はイベントに容易に応答又は反応することを意味する。応答又は反応は自動的に実行される。したがって、第２のアクションが第１のアクションに「応じて」実行される場合、第１のアクションの発生と第２のアクションの発生との間に因果関係がある。「に応じて」という用語は、因果関係を示す。
【0120】
本明細書で定義される場合、「データ処理システム」は、データを処理するように構成された１つ以上のハードウェアシステムを意味し、各ハードウェアシステムは、動作を開始するようにプログラムされた少なくとも１つのプロセッサと、メモリと、を含む。
【0121】
本明細書で定義される場合、「プロセッサ」又は「プロセッサコア」という用語は、プログラムコードに含有される命令を実行することができる少なくとも１つの回路を意味する。回路は、集積回路であり得るか、又は集積回路に埋め込まれ得る。ＳＯＣは、本明細書で説明される場合、複数のプロセッサコアを含み、場合によっては、「プロセッサ」と称され得る。
【0122】
本明細書で定義される場合、回路に関して「ソフト」という用語は、回路がプログラマブルロジック又はプログラマブル回路構成で実装されることを意味する。したがって、「ソフトプロセッサ」は、プログラムコードに含有される命令を実行することができるプログラマブル回路構成に実装された少なくとも１つの回路を意味する。
【0123】
本明細書で定義される場合、「出力」という用語は、物理メモリ要素、例えば、デバイスに記憶すること、ディスプレイ又は他の周辺出力デバイスに書き込むこと、別のシステムに送信又は伝送すること、エクスポートすることなどを意味する。
【0124】
本明細書で定義される場合、「実質的に」という用語は、列挙された特性、パラメータ、又は値が、正確に達成される必要はないが、例えば、公差、測定誤差、測定精度制限、及び当業者に公知の他の要因を含む偏差又は変動が、特性が提供することが意図された効果を排除しない量で生じ得ることを意味する。
【0125】
第１、第２などの用語は、様々な要素を説明するために本明細書で使用され得る。これらの要素は、これらの用語によって限定されるべきではない。なぜなら、これらの用語は、別段に言明しない限り、又は文脈が明らかにそうでないことを示さない限り、１つの要素を別の要素から区別するために使用されるにすぎないからである。
【0126】
コンピュータプログラム製品は、プロセッサに本明細書で説明される発明の構成を実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体を含み得る。本開示内で、「プログラムコード」という用語は、「コンピュータ可読プログラム命令」という用語と互換的に使用される。本明細書で説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、又はネットワーク、例えば、インターネット、ＬＡＮ、ＷＡＮ、及び／若しくは無線ネットワークを介して、又は外部コンピュータ若しくは外部記憶デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ、及び／又はエッジサーバを含むエッジデバイスを含み得る。各コンピューティング／処理デバイス内のネットワークアダプタカード又はネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するために伝送する。
【0127】
本明細書で説明される本発明の構成の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（instruction－set－architecture、ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、又はオブジェクト指向プログラミング言語及び／若しくは手続き型プログラミング言語を含む１つ以上のプログラミング言語の任意の組み合わせで書かれたソースコード若しくはオブジェクトコードのいずれかであり得る。コンピュータ可読プログラム命令は、状態設定データを含み得る。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、スタンドアロンソフトウェアパッケージとして、ユーザのコンピュータ上で部分的に、リモートコンピュータ上で部分的に、又はリモートコンピュータ若しくはサーバ上で完全に実行し得る。後者のシナリオでは、リモートコンピュータは、ＬＡＮ若しくはＷＡＮを含む任意のタイプのネットワークを介してユーザのコンピュータに接続され得るか、又は外部コンピュータ（例えば、インターネットサービスプロバイダを使用するインターネットを介して）に接続され得る。場合によっては、例えば、プログラマブルロジック回路構成、ＦＰＧＡ、又はＰＬＡを含む電子回路構成は、本開示に記載される発明の構成の態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路構成を個別化することによって、コンピュータ可読プログラム命令を実行し得る。
【0128】
本開示の構成の特定の態様は、方法、装置（システム）、及びコンピュータプログラム製品のフローチャート例解図及び／又はブロック図を参照して本明細書で説明される。フローチャート例解図及び／又はブロック図の各ブロック、並びにフローチャート例解図及び／又はブロック図におけるブロックの組み合わせは、コンピュータ可読プログラム命令、例えばプログラムコードによって実装され得ることが理解されよう。
【0129】
これらのコンピュータ可読プログラム命令は、コンピュータ又は他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フローチャート及び／又はブロック図のブロックで指定された機能／行為を実装するための手段を作成するような機械をもたらすように、コンピュータ、専用コンピュータ、又は他のプログラム可能なデータ処理装置のプロセッサに提供され得る。これらのコンピュータ可読プログラム命令はまた、命令が記憶されたコンピュータ可読記憶媒体が、フローチャート及び／又はブロック図のブロックで指定された動作の態様を実装する命令を含む製造物品を含むように、コンピュータ、プログラマブルデータ処理装置、及び／又は他のデバイスに、特定の方法で機能するように指示することができる、コンピュータ可読記憶媒体に記憶され得る。
【0130】
コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブルデータ処理装置、又は他のデバイスにロードされて、コンピュータ、他のプログラマブル装置、又は他のデバイス上で実行される命令が、フローチャート及び／又はブロック図のブロックで指定された機能／行為を実装するように、コンピュータによって実装されるプロセスを生成するために、コンピュータ、他のプログラマブル装置、又は他のデバイス上で一連の動作を行わせ得る。
【0131】
図中のフローチャート及びブロック図は、本開示の構成の様々な態様による、システム、方法、及びコンピュータプログラム製品の可能な実装形態のアーキテクチャ、機能性、及び動作を例解する。これに関して、フローチャート又はブロック図の各ブロックは、指定された動作を実装するための１つ以上の実行可能命令を含む、命令のモジュール、セグメント、又は部分を表し得る。
【0132】
いくつかの代替的な実装形態では、ブロックにおいて述べられる動作は、図において述べられる順序から外れて発生する場合がある。例えば、連続して示される２つのブロックは、実質的に同時に実行され得るか、又はブロックは、関与する機能性に応じて、時には逆の順序で実行され得る。他の例では、ブロックは、一般に数字の昇順で実行され得、更に他の例では、１つ以上のブロックは、様々な順序で実行され得、結果は、記憶され、後続のブロック又は直後に続かない他のブロックにおいて利用される。ブロック図及び／又はフローチャート例解図の各ブロック、並びにブロック図及び／又はフローチャート例解図におけるブロックの組み合わせは、指定された機能若しくは行為を実行するか、又は専用ハードウェアとコンピュータ命令との組み合わせを行う、専用ハードウェアベースのシステムによって実装することができることにも留意されたい。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図】
【図】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【国際調査報告】