IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特表2024-543595テクスチャ抑制層を有する上部ビア相互接続構造
<>
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図1
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図2
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図3
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図4
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図5
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図6
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図7
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図8
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図9
  • 特表-テクスチャ抑制層を有する上部ビア相互接続構造 図10
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-21
(54)【発明の名称】テクスチャ抑制層を有する上部ビア相互接続構造
(51)【国際特許分類】
   H01L 21/3205 20060101AFI20241114BHJP
   H01L 21/768 20060101ALI20241114BHJP
【FI】
H01L21/88 R
H01L21/90 A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024533037
(86)(22)【出願日】2022-09-23
(85)【翻訳文提出日】2024-06-03
(86)【国際出願番号】 CN2022120688
(87)【国際公開番号】W WO2023103531
(87)【国際公開日】2023-06-15
(31)【優先権主張番号】17/643,434
(32)【優先日】2021-12-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【住所又は居所原語表記】New Orchard Road, Armonk, New York 10504, United States of America
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000420
【氏名又は名称】弁理士法人MIP
(72)【発明者】
【氏名】ファン デル シュトラテン、オスカー
(72)【発明者】
【氏名】本山 幸一
(72)【発明者】
【氏名】マニスカルコ、ジョセフ エフ
(72)【発明者】
【氏名】チョン、ケネス、チュン クエン
【テーマコード(参考)】
5F033
【Fターム(参考)】
5F033HH07
5F033HH08
5F033HH11
5F033HH15
5F033HH19
5F033HH20
5F033HH21
5F033HH32
5F033KK07
5F033KK11
5F033KK15
5F033KK19
5F033KK20
5F033KK32
5F033PP06
5F033PP14
5F033PP15
5F033QQ13
5F033QQ19
5F033QQ26
5F033RR02
5F033RR04
5F033RR09
5F033RR15
5F033SS11
5F033SS21
5F033TT02
(57)【要約】
相互接続構造および相互接続構造を形成する方法が提供される。相互接続構造は、第1の金属で構成される複数の第1の層と第2の金属で構成される複数の第2の層とを交互に各々が含む、金属線層および上部ビア層を含み、第2の層は第1の層よりも薄い。
【特許請求の範囲】
【請求項1】
第1の金属から構成される複数の第1の層と第2の金属から構成される複数の第2の層とを交互に各々が含む、金属線層および上部ビア層を備え、前記第2の層は前記第1の層よりも薄い、相互接続構造。
【請求項2】
前記金属線層および前記上部ビア層は各々、少なくとも4つの第1の層および4つの第2の層を含む、請求項1に記載の相互接続構造。
【請求項3】
前記第2の層が前記第2の金属の単層である、請求項1に記載の相互接続構造。
【請求項4】
前記金属線層および前記上部ビア層を取り囲む誘電体材料をさらに備える、請求項1に記載の相互接続構造。
【請求項5】
前記第1の金属および前記第2の金属は、実質上同様の抵抗率を有する、請求項1に記載の相互接続構造。
【請求項6】
前記第1の金属は、ルテニウム、銅、コバルト、モリブデン、タングステン、アルミニウム、またはロジウムからなる群から選択される、請求項1に記載の相互接続構造。
【請求項7】
前記第2の金属はタンタルまたはモリブデンである、請求項1に記載の相互接続構造。
【請求項8】
前記第2の金属は、窒化タンタル、窒化モリブデン、および窒化タンタルモリブデンからなる群から選択される、請求項1に記載の相互接続構造。
【請求項9】
拡散障壁と、
前記拡散障壁の上方で前記拡散障壁に接触する金属線層と、
前記金属線層の上方で前記金属線層に接触する上部ビア層と、を備え、
前記金属線層および前記上部ビア層は各々、第1の金属から構成される複数の第1の層と第2の金属から構成される複数の第2の層とを交互に含み、前記第2の層は前記第1の層よりも薄い、相互接続構造。
【請求項10】
前記金属線層および前記上部ビア層は各々、少なくとも4つの伝導体層および少なくとも4つのテクスチャ抑制層を含む、請求項9に記載の相互接続構造。
【請求項11】
前記第2の層は前記第2の金属の単層である、請求項9に記載の相互接続構造。
【請求項12】
前記金属線層および前記上部ビア層を取り囲む誘電体材料をさらに備える、請求項9に記載の相互接続構造。
【請求項13】
前記第1の金属および前記第2の金属は、実質上同様の抵抗率を有する、請求項9に記載の相互接続構造。
【請求項14】
前記第1の金属は、ルテニウム、銅、コバルト、モリブデン、タングステン、アルミニウム、またはロジウムからなる群から選択される、請求項9に記載の相互接続構造。
【請求項15】
前記第2の金属はタンタルまたはモリブデンである、請求項9に記載の相互接続構造。
【請求項16】
前記第2の金属は、窒化タンタル、窒化モリブデン、および窒化タンタルモリブデンからなる群から選択される、請求項9に記載の相互接続構造。
【請求項17】
金属線層を形成することと、
前記金属線層の上方で前記金属線層に接触する上部ビア層を形成することと、を含み、
前記金属線層および前記上部ビア層は各々、第1の金属から構成される複数の第1の層と第2の金属から構成される複数の第2の層とを交互に含み、前記第2の層は前記第1の層よりも薄い、構造を形成する方法。
【請求項18】
前記金属線層および前記上部ビア層は各々、少なくとも4つの第1の層および少なくとも4つの第2の層を含む、請求項17に記載の方法。
【請求項19】
前記第2の層は前記第2の金属の単層である、請求項17に記載の方法。
【請求項20】
前記金属線層および前記上部ビア層を取り囲む誘電体材料を形成することをさらに含む、請求項17に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、概して集積回路製作に関し、より詳細には相互接続デバイスに関する。
【背景技術】
【0002】
バックエンド(Back end of line:BEOL)は、個々のデバイス(トランジスタ、コンデンサ、抵抗器など)をウェーハ上の配線、金属化層と相互接続する集積回路製作の一部である。BEOLは概して、第1の金属層がウェーハ上に堆積されたときに始まる。BEOLには、接点、絶縁層(誘電体)、金属レベル、およびチップとパッケージの接続のための結合部位を含む。ビアは、物理的電子回路における層間の電気的接続部であり1つまたは複数の隣接層の平面を貫通している。集積回路設計では、ビアは、異なる層間の導電性接続を可能にする絶縁酸化物層内の小開口部である。
【発明の概要】
【0003】
実施形態は、相互接続構造および相互接続構造を形成する方法に関する。一態様によれば、相互接続構造が提供される。相互接続構造は、第1の金属で構成される複数の第1の層と第2の金属で構成される複数の第2の層とを交互に各々が含む、金属線層および上部ビア層を含んでもよく、第2の層は第1の層よりも薄い。
【0004】
一態様によれば、相互接続構造が提供される。相互接続構造は、拡散障壁、拡散障壁の上方で拡散障壁と接触する金属線層、および金属線層の上方で金属線層と接触する上部ビア層を含んでもよい。金属線層および上部ビア層は各々、第1の金属から構成される複数の第1の層と第2の金属から構成される複数の第2の層とを交互に含んでもよく、第2の層は第1の層よりも薄い。
【0005】
別の態様によれば、相互接続構造を形成する方法が提供される。本方法は、金属線層を形成し、金属線層の上方で金属線層と接触する上部ビア層を形成することを含んでもよい。金属線層および上部ビア層は各々、第1の金属から構成される複数の第1の層と第2の金属から構成される複数の第2の層とを交互に含んでもよく、第2の層は第1の層よりも薄い。
【0006】
これらおよび他の目的、特徴および利点は、添付図面に関連して読まれる例示的な実施形態の以下の詳細な説明から明らかになるであろう。図面の様々な特徴は、詳細な説明と併せて、当業者が理解しやすいように、明確にするための例示であるため、縮尺通りではない。
【図面の簡単な説明】
【0007】
図1図9まで、少なくとも1つの実施形態による、相互接続構造を形成する方法のステップを示されるが、本図は、少なくとも1つの実施形態による、拡散障壁層および金属線層の堆積の工程の断面図を示す。
図2】少なくとも1つの実施形態による、金属線層上のテクスチャ抑制層の堆積の工程の断面図を示す。
図3】少なくとも1つの実施形態による、金属線を完成するために伝導体層とテクスチャ抑制層とを交互に堆積する工程の断面図を示す。
図4】少なくとも1つの実施形態による、上部ビア層を完成するために伝導体層とテクスチャ抑制層とを交互に堆積する工程の断面図を示す。
図5】少なくとも1つの実施形態による、硬質マスクおよびフォトレジストの堆積の工程の断面図を示す。
図6】少なくとも1つの実施形態による、硬質マスクと上部ビア層の伝導体層およびテクスチャ抑制層とのエッチングの工程の断面図を示す。
図7】少なくとも1つの実施形態による、エッチングされた上部ビア層に層間誘電体層を充填する工程の断面図を示す。
図8】少なくとも1つの実施形態による、硬質マスクの堆積工程の断面図を示す。
図9】少なくとも1つの実施形態による、金属線層の伝導体層およびテクスチャ抑制層のエッチング、ならびに周囲エリアに誘電体を充填し、続いて平坦化する工程の断面図を示す。
図10】少なくとも1つの実施形態による、相互接続デバイスを製作するステップを例示する動作フローチャートを示す。
【発明を実施するための形態】
【0008】
図面は必ずしも縮尺通りではない。図面は単なる模式的表現であり、具体的なパラメータを描写することは意図されていない。図面は典型的な実施形態のみを示すことが意図されている。図面では、同様の番号は同様の要素を表す。
【0009】
特許請求された構造および方法の詳細な実施形態が本明細書に開示されるが、開示された実施形態は、様々な形態で具体化され得る特許請求された構造および方法の単なる例示であることが理解され得る。しかしながら、それらの構造および方法は、多くの異なる形態で具体化される可能性があり、本明細書で規定する例示的な実施形態に限定して解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が徹底的かつ完全であり、当業者に範囲を十分に伝えるように提供される。本説明では、既知の特徴および技術の詳細については、提示した実施形態を不必要に不明瞭にすることを避けるために省略することがある。
【0010】
本開示の例示的な実施形態は、特定の集積回路構築に関連して説明されるが、本開示の実施形態は、本明細書に記載される特定のデバイスの構築または材料に限定されるものではないことを予め理解されたい。むしろ、本開示の実施形態は、現在知られているかまたは後に開発されるあらゆる他の型の集積回路構成または材料と併せて実施できる。
【0011】
簡略化のため、半導体デバイスおよび集積回路製作に関する従来技術については、本明細書で詳細に説明する場合としない場合がある。また、本明細書で説明した様々なタスクおよび工程ステップは、本明細書で詳細に説明していない追加のステップや機能を有する、より包括的な手順や工程へ組み込むこともできる。特に、半導体デバイスおよび半導体ベースの集積回路を製造する際の様々なステップはよく知られているので、簡潔化のために、多くの従来ステップについて、本明細書では既知の工程の詳細を説明することなく、簡単に言及するかまたは完全に省略する。
【0012】
特許請求された構造および方法の詳細な実施形態が本明細書に開示されるが、開示された実施形態は、様々な形態で具体化され得る特許請求された構造および方法の単なる例示であることが理解され得る。加えて、様々な実施形態に関連して示された例の各々は、例示的であることを意図したものであり、制限的ではない。さらに、図は必ずしも縮尺通りではなく、具体的な構成要素の詳細を示すために、いくつかの特徴が誇張されることがある。したがって、本明細書で開示される具体的な構造および機能の詳細は、限定的なものとして解釈されるものではなく、単に、本開示の方法および構造を様々に採用することを当業者に教示するための代表的な基本原理として解釈される。また、同様の対応する要素は同様の参照番号で表記されることに留意されたい。
【0013】
以下の記述では、特定の構造、構成要素、材料、寸法、処理ステップ、技術などの多数の具体的な詳細を記載し、本出願の様々な実施形態を理解させる。しかしながら、当業者であれば、これらの具体的な詳細がなくても、本出願の様々な実施形態を実施し得ることを理解するものとなる。他の例では、既知の構造または処理ステップは、本出願が不明瞭になるのを避けるために詳しく説明されていない。
【0014】
本明細書における「一実施形態」、「ある実施形態」、「例示的な実施形態」等の言及により、記載の実施形態が特定の特徴、構造、または特性を含み得ることを示す。また、このような句は必ずしも同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、または特性が、ある実施形態に関連して説明される場合、明示的に説明されているか否かにかかわらず、他の実施形態に関連してそのような特徴、構造、または特性に影響を与えることは、当業者の知る範囲内であることが提示される。
【0015】
以下では、「上」、「右」、「左」、「垂直」、「水平」、「頂」、「底」、およびこれらの派生語は、作図中に方向付けされているように、開示された構造および方法に関するものとする。用語「重ねる」、「の上に」、「上に位置づけられる」、または「の上に位置づけられる」は、第1の構造などの第1の要素が、第2の構造などの第2の要素上にあり、界面構造などの介在する要素が第1の要素と第2の要素との間に存在し得ることを意味する。用語「直接接触」は、第1の構造などの第1の要素および第2の構造などの第2の要素が、2つの要素の界面で、介在する導電層、絶縁層または半導体層がない状態で接続されることを意味する。
【0016】
ある要素が、層、領域または基板として別の要素「上」または別の要素「の上に」あると言及される場合、それは他の要素上に直接あり得るか、または介在する要素が存在し得ることが理解される。対照的に、ある要素が別の要素「上に直接ある」または別の要素「の上に直接ある」と言及される場合、介在する要素は存在しない。また、ある要素が別の要素「下」または別の要素「の下に」あると言及される場合、その要素は他の要素下、または他の要素の下に直接あるか、または介在する要素が存在し得ることが理解される。対照的に、ある要素が別の要素「下に直接」または別の要素「の下に直接」あると言及される場合、介在する要素は存在しない。
【0017】
本明細書で使用される用語は、特定の実施形態を説明するためだけのものであり、本開示を限定することは意図されない。本明細書で使用されるように、単数形の「a」、「an」および「the」は、文脈でそうでないことを明確に示さない限り、複数形も含むことを意図している。本明細書において使用される場合、用語「含む」もしくは「含んでいる」またはその両方は、記載された特徴、整数、ステップ、動作、要素、もしくは構成要素またはそれらの組合せの存在を指定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、もしくはそれらの群またはそれらの組合せの存在または追加を排除しないことがさらに理解される。
【0018】
本開示の実施形態は、概して集積回路製作に関し、より詳細には相互接続デバイスに関する。先に記載したように、バックエンド(BEOL)は、個々のデバイス(トランジスタ、コンデンサ、抵抗器など)をウェーハ上の配線、金属化層と相互接続する集積回路製作の一部である。BEOLは概して、第1の金属層がウェーハ上に堆積されたときに始まる。BEOLには、接点、絶縁層(誘電体)、金属レベル、およびチップとパッケージの接続のための結合部位を含む。ビアは、物理的電子回路における層間の電気的接続部であり1つまたは複数の隣接層の平面を貫通している。集積回路設計では、ビアは、異なる層間の導電性接続を可能にする絶縁酸化物層内の小開口部である。
【0019】
15ナノメートルの臨界寸法を超える信頼性の高い二重の波形模様の相互接続部に対して、空所のない金属特徴部充填と優れた寸法制御との両方が不可欠である。しかしながら、銅を主伝導体とする15nm以下の臨界寸法の二重の波形模様の相互接続部には、いくつかの大きな課題が存在する。例えば、側壁空所などの空所は、銅充填が線およびビアに適用される場合、銅の被覆が不十分であるためにビアおよび線に存在することがある。加えて、波形模様の特徴部では幾何的学形状が制限されているため、小さな銅粒のみ存在することがある。また、銅の拡散障壁は、ビアおよび線の抵抗の影響の点で優勢になっている。15ナノメートル以下の臨界寸法相互接続部に対する代替のアプローチは、単一の厚さの金属層(例えば、ルテニウム)を、接続された上方の金属上部ビアおよび下方の金属線にパターン形成することによる、上部ビアおよび線の形成を含む。
【0020】
しかしながら、ルテニウム粒の大きさゆえに、典型的には、線および上部ビア形状が粗くなり、線および上部ビア抵抗の変動と線間の短絡とにつながる寸法制御に課題が生じる。15ナノメートルより小さな臨界寸法の相互接続部に対して、線および上部ビアに対する寸法および粗さ制御を可能にするために、粒サイズに制限を設けることができる金属化構造が必要とされる。
【0021】
したがって、金属線および上部ビアにおける制御されない空所成長および粗さを防ぐために、上部ビア構造の形成中に金属のテクスチャ抑制層を埋設することが有利となり得る。これは、金属線層または上部ビア層の高さ全体よりも小さな多重伝導体およびテクスチャ抑制層を堆積させて、金属線層および上部ビア層内の粒界を分割することによって行ってもよい。例えば、伝導体層およびテクスチャ抑制層は、交互に1つを他の上に堆積させてもよい。テクスチャ抑制層は、好ましくは、伝導体層と同様の抵抗率を有し得る。テクスチャ抑制層は、好ましくは、伝導体層よりも薄くてよい。例えば、テクスチャ抑制層は数オングストロームの厚さしかないこともある。そうすることで、具体的に、金属線層および上部ビア層の粗さおよび空所成長を制御するように設計される。金属層および上部ビア層の全体にテクスチャ抑制層が埋設された集積回路を製作する方法の1つについて、添付の図1図9を参照して以下に詳細に説明する。
【0022】
本明細書に使用される場合、「上部ビア」とは、下方の線(「M」層)に電気的に結合し、上方の線(「Mx+1」層)にも電気的に結合するときに介する「V」層を指す。本開示の実施形態では、下方の金属線上に、金属上部ビア(例えば、Co、Ru)を形成する。上部ビアと下方の線金属との間に障壁金属がないこともある。描写を容易にするため、本明細書では、金属線および上部ビアは、直線状の側壁で一定の幅を有するものとして例示される。しかしながら、金属線と上部ビアとの両方が、上方または下方のいずれかの方向にテーパ角度を有してもよいことが理解されよう。
【0023】
ここで図1図9を参照すると、1つまたは複数の実施形態によって相互接続デバイスを形成する例示的な工程ステップが示され、以下により詳細に説明される。図1図9はすべて、相互接続デバイスの製作を示す相互接続構造100の断面図を表していることに留意されたい。
【0024】
次に図1を参照すると、1つまたは複数の実施形態による、当初の組の処理動作後の相互接続構造100の断面図が示されている。具体的には、図1は、ライナ102および伝導体層104の堆積を示す。ライナ102は、スパッタリング、化学蒸着、または原子層堆積によって下地デバイス上に形成してもよい。ライナ102は、窒化チタン、炭化チタンアルミニウム、炭化チタン、または窒化タンタルなどの伝導体であってもよい。いくつかの実施形態では、ライナ102は、アルミニウム、銅、ニッケル、コバルト、ルテニウム、またはこれらの組合せなどの他の導電性材料で構成してもよい。ライナ102は、伝導体層104の金属が下地デバイス内へ拡散するのを防ぐ拡散障壁として作用してもよい。
【0025】
伝導体層104は、任意の型の導電性金属から形成してもよい。例えば、伝導体層104は、ルテニウム、銅、コバルト、モリブデン、タングステン、アルミニウム、またはロジウムで構成してもよい。伝導体層104は、例えば、化学蒸着、プラズマ励起化学蒸着、物理蒸着、または他の堆積工程を使用して、ライナ102上に堆積してもよい。伝導体層104は、金属線層の小部分を形成するように堆積してもよい。例えば、伝導体層104は、5から40nmの厚さを有してもよいが、他の厚さも本発明の想定範囲内である。伝導体層104は、不規則な粒界を有する複数の粒として形成してもよい。また、伝導体層104の頂面は、複数の粒の存在によって粗く不規則になることがある。
【0026】
次に図2を参照すると、1つまたは複数の実施形態による、相互接続構造100上の伝導体層104上のテクスチャ抑制層106の堆積が示されている。上述したように、伝導体層104の粒に起因して、伝導体層104の頂面が不規則になることがある。このように、テクスチャ抑制層106は、平滑な頂面を作成するために、伝導体層104の頂面上に堆積してもよい。テクスチャ抑制層106は、物理蒸着(例えば、スパッタリング)、化学蒸着、または原子層堆積によって堆積して、約0.1nmから約2nmの厚さを形成してもよいが、他の厚さも本開示の想定範囲内である。テクスチャ抑制層106は、金属の単層として形成してもよい。テクスチャ抑制層106は、タンタル、モリブデン、または伝導体層104を形成する金属と同様の抵抗率を有する別の金属で構成してもよい。伝導体層104およびテクスチャ抑制層106のそれぞれの金属は、金属線層を通じて抵抗変動を最小に抑えるために、同様の抵抗率を有してもよい。テクスチャ抑制層106の材料は、堆積中に高い再スパッタ率を有する材料で構成してもよく、これは、自己平坦化を可能にし、その結果、伝導体層104の頂面の粗さを低減する。
【0027】
次に図3を参照すると、1つまたは複数の実施形態による、伝導体層104とテクスチャ抑制層106とを交互に堆積させて相互接続構造100の金属線層(すなわち「M×」)を完成することが示されている。上述したように、伝導体層104は、金属線層の小部分を形成するように堆積してもよい。例として制限するものではないが、図3は、4対の伝導体層104およびテクスチャ抑制層106を有する金属線層を示す。しかしながら、金属線層は、任意の数の対の伝導体層104およびテクスチャ抑制層106で構成してもよいことが理解され得る。テクスチャ抑制層106は、伝導体層104の粒構造を分割し、かつ伝導体層104内のより小さな粒サイズを可能にする伝導体層104の間の分割層を導入するために使用してもよい。伝導体層104およびテクスチャ抑制層106は、金属線層全体のそれぞれの第1および第2の下位層と考えてもよい。
【0028】
次に図4を参照すると、1つまたは複数の実施形態による、伝導体層104とテクスチャ抑制層106とを交互に堆積させて相互接続構造100の上部ビア層(すなわち「V」)を完成することが示されている。金属線層と同様に、伝導体層104は、堆積して上部ビア層の小部分を形成してもよい。例として制限するものではないが、図4は、4対の伝導体層104およびテクスチャ抑制層106を有する上部ビア層を示す。しかしながら、上部ビア層は、任意の数の対の伝導体層104およびテクスチャ抑制層106で構成してもよいことが理解され得る。伝導体層104とテクスチャ抑制層106とを交互に複数の層を堆積することで、単一の伝導体層104が金属層および上部ビア層を構成する場合よりも、伝導体層104の粒サイズを小さくし、上面の粗さを抑えることが達成できる。伝導体層104およびテクスチャ抑制層106は、上部ビア層全体のそれぞれの第1および第2の下位層とみなしてもよい。
【0029】
次に図5を参照すると、1つまたは複数の実施形態による、相互接続構造100上の硬質マスク108およびフォトレジスト110の堆積が示されている。硬質マスク108は、窒化チタン、窒化シリコン、非晶質シリコン、非晶質シリコンゲルマニウム、またはこれらの組合せで構成されてもよい。硬質マスク108は、例えば、任意の適切な堆積工程を使って堆積してもよい。フォトレジスト110は、表面上にパターン形成された被覆を形成するために、フォトリソグラフィなどの工程に使用される感光性材料であってもよい。硬質マスク108の所望の硬質マスクのパターンは、フォトレジスト110内のパターンによって保護されていないエリアを除去することによって形成してもよい。
【0030】
次に図6を参照すると、1つまたは複数の実施形態による、硬質マスク108と、相互接続構造100の上部ビア層の伝導体層104およびテクスチャ抑制層106とをエッチングすることが示されている。硬質マスク108は、例えば、反応性イオン・エッチング、またはウェット化学エッチングなどの他のエッチング工程、またはレーザ・アブレーションを使って除去される。一般には、硬質マスク108は、硬質マスク108が上部ビアに対する所望の箇所と一致しない上部ビア層の伝導体層104およびテクスチャ抑制層106のエリアを露出させるようにパターン形成される。
【0031】
次に図7を参照すると、1つまたは複数の実施形態による、相互接続構造100のエッチングされた上部ビア層に層間誘電体層112を充填することが示されている。層間誘電体層112は、二酸化シリコン、ドープされない珪酸塩ガラス、フッ化珪酸塩ガラス、ホウリン珪酸塩ガラス、スピン・オン低誘電率誘電体層、化学蒸着低誘電率誘電体層、またはこれらの任意の組合せなどの非結晶性固体材料であってもよい。本出願を通じて使用される用語「低誘電率」は、二酸化シリコンの誘電率未満の誘電率を有する誘電体材料を示す。
【0032】
次に図8を参照すると、1つまたは複数の実施形態による、相互接続構造100上の硬質マスク114の堆積が示されている。硬質マスク114は、窒化チタン、窒化シリコン、非晶質シリコン、非晶質シリコンゲルマニウム、またはこれらの組合せで構成してもよい。硬質マスク114は、例えば、任意の適切な堆積工程を使って堆積してもよい。
【0033】
次に図9を参照すると、1つまたは複数の実施形態による、相互接続構造100の、層間誘電体層112と、金属線層の伝導体層104およびテクスチャ抑制層106と、ライナ102のエッチングが示されている。層間誘電体層112と、伝導体層104およびテクスチャ抑制層106と、ライナ102とは各々、反応性イオン・エッチング工程によってそれぞれエッチングされてもよい。上述したように、反応性イオン・エッチングには、電磁場によって生成される化学反応性プラズマを使用して、様々な材料を除去する。層間誘電体層112と、金属線層の伝導体層104およびテクスチャ抑制層106と、ライナ102とのエッチングに続いて、硬質マスク114を除去し、金属層および上部ビア層の伝導体層104およびテクスチャ抑制層106を取り囲むように誘電体層116を堆積してもよい。
【0034】
次に図10を参照すると、相互接続構造を形成するための方法1000のステップを例示する動作フローチャートが示されている。
【0035】
1002で、方法1000は金属線層を形成することを含んでもよい。
【0036】
1004で、方法1000は、金属線層の上方で金属線層と接触する上部ビア層を形成することを含んでもよい。金属線層および上部ビア層は各々、第1の金属から構成される複数の第1の層と第1の層よりも薄い第2の金属から構成される複数の第2の層とを交互に含む。
【0037】
図10は、一実施態様の説明図にすぎず、どのように異なる実施形態が実施され得るかに関して、いかなる制限も暗示しないことを理解されたい。設計および実施態様要件に基づいて、多くの修正がなされてもよい。
【0038】
上述の得られた構造は、BEOL金属線と上部ビアとの相互接続構造であり、伝導体層とテクスチャ抑制層とを交互に有する上部ビア構造を含み、上部ビア構造の小粒構造および平滑面を確実にする。得られた集積回路チップは、製作者によって、未加工のウェーハ形態(すなわち、複数のパッケージされていないチップを有する単一のウェーハとして)、加工前のダイとして、またはパッケージされた形態で流通できる。後者の場合では、チップは、単一チップ・パッケージ(例えば、マザーボードなどの高いレベルのキャリアに付けられる導線を有するプラスチック・キャリア)、またはマルチチップ・パッケージ(例えば、表面相互接続部または埋込み相互接続部のいずれか一方または両方を有するセラミック・キャリアなど)に実装される。いずれの場合においても、チップは、次いで、他のチップ、離散的回路素子、または他の信号処理デバイス、あるいはその組合せに、(a)マザーボードなどの中間製品と(b)最終製品とのいずれかの一部として、統合される。最終製品は、玩具などの低価格使用の用途から、ディスプレイ、キーボードなどの入力デバイス、および中央処理装置を有する高度なコンピュータ製品に至るまで、集積回路チップを含むあらゆる製品とすることができる。
【0039】
本出願は、その好ましい実施形態に関して特に示し、説明してきたが、当業者であれば、本出願の範囲から逸脱することなく、形態および詳細における前述および他の変更を行うことができることを理解する。したがって、本出願は、記載および図示された正確な形態および詳細に限定されるものではなく、添付の特許請求の範囲の範囲内であることが意図される。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
【国際調査報告】