ホーム > 特許ランキング > レイセオン カンパニー
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-21
(54)【発明の名称】共振網用デュアルパスアクティブダンパー
(51)【国際特許分類】
H02M 3/155 20060101AFI20241114BHJP
【ＦＩ】
H02M3/155 C
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024534645
(86)(22)【出願日】2022-12-14
(85)【翻訳文提出日】2024-06-11
(86)【国際出願番号】 US2022052836
(87)【国際公開番号】W WO2023114291
(87)【国際公開日】2023-06-22
(31)【優先権主張番号】63/289,874
(32)【優先日】2021-12-15
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/572,607
(32)【優先日】2022-01-10
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】524059674
【氏名又は名称】レイセオン カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】ペリー，マーティー
(72)【発明者】
【氏名】シャラー，ロバート ジェイ．
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS01
5H730AS05
5H730BB13
5H730FG05
5H730XX04
5H730XX12
5H730XX41
(57)【要約】
デュアルパスアクティブダンパーは、共振回路内のリンギング波形を減衰させながら電力損失を低減させる。１つのパスは、ノード電圧のピーク値を保護対象デバイスの定格電圧未満にクランプしながら、ノード電圧がリンギングして自然に減衰することを可能にする。別のパスは、ピーク値がクランプされた後、アクティブスイッチを閉じて、リセット電流をＲＣスナバに引き込み、ノード電圧のリンギングをアクティブに減衰させるまで、ある程度の遅延を待機する。アクティブスイッチの遅延及びオン時間は、指定された期間内にリンギング波形を減衰させるために電力損失を低減させる、またはさらに最小にするように設定される。
【選択図】図６Ａ
【選択図】図６Ａ
【特許請求の範囲】
【請求項1】
強制機能Ｖｓが前記強制機能の各正の状態変化で定常値Ｖｓｓを中心にリンギングするデバイスのノード電圧Ｖｒを発生させる、共振網用のデュアルパスアクティブダンパーであって、前記ノード電圧Ｖｒが発生するノードに結合されたスナバコンデンサＣｓｎｕｂと、
前記Ｃｓｎｕｂに結合されたクランプ電圧Ｖｃｌａｍｐを含むクランプパスであって、前記クランプパスは各正の状態変化でクランプ電流Ｉｃｌａｍｐを導電し、ノード電圧Ｖｒのピーク値をＶｓｓ＋Ｖｃｌａｍｐにクランプする、前記クランプパスと、
前記Ｃｓｎｕｂに結合されたスナバ抵抗器Ｒｓｎｕｂ及びアクティブスイッチを含むダンピングパスであって、各正の状態変化からの遅延後、前記アクティブスイッチの閉成により、前記ダンピングパスはリセット電流Ｉｒｅｓｅｔを導電して前記ノード電圧Ｖｒの前記リンギングを減衰させる、前記ダンピングパスと、
を含む、前記デュアルパスアクティブダンパー。
【請求項2】
スイッチング電源（ＳＰＣ）は前記強制機能に供給し、前記デバイスは前記ＳＰＣ内のスイッチである、請求項１に記載のデュアルパスアクティブダンパー。
【請求項3】
前記クランプパスは、前記Ｃｓｎｕｂ及び前記Ｖｃｌａｍｐと直列でダイオードをさらに含み、各正の状態変化では、ノード電圧Ｖｒは、Ｖｒ＋Ｖｃｌａｍｐを超えるまで前記定常値Ｖｓｓから増加し、前記Ｖｒ＋Ｖｃｌａｍｐを超える時点で、前記ダイオードは前記Ｉｃｌａｍｐを導電し、前記ノード電圧Ｖｒの前記ピーク値をＶｓｓ＋Ｖｃｌａｍｐにクランプする、請求項１に記載のデュアルパスアクティブダンパー。
【請求項4】
前記デバイスは定格電圧Ｖｒａｔｅｄを有し、Ｖｓｓ＋Ｖｃｌａｍｐ＜Ｖｒａｔｅｄである、請求項１に記載のデュアルパスアクティブダンパー。
【請求項5】
前記ダンピングパスは、前記リセット電流Ｉｒｅｓｅｔを直列接続されたＣｓｎｕｂ及びＲｓｎｕｂに通電させ、前記ノード電圧Ｖｒの前記リンギングを減衰させる、請求項１に記載のデュアルパスアクティブダンパー。
【請求項6】
前記ダンピングパスはダイオードを含み、前記ダンピングパスは、前記リセット電流Ｉｒｅｓｅｔを前記直列接続されたＣｓｎｕｂ及びＲｓｎｕｂに通電させ、そして前記ノード電圧Ｖｒが前記Ｖｓｓに対して負に変位する場合にのみ前記ダイオードに通電させ、前記ノード電圧Ｖｒの前記リンギングを減衰させる、請求項５に記載のデュアルパスアクティブダンパー。
【請求項7】
前記アクティブスイッチの前記遅延及び前記閉成は、前記ノード電圧Ｖｒの前記ピーク値の前記クランプ後に起こる、請求項５に記載のデュアルパスアクティブダンパー。
【請求項8】
前記アクティブスイッチは、前記直列接続されたＣｓｎｕｂ及びＲｓｎｕｂの少なくとも最小リセット期間中に閉じたままである、請求項７に記載のデュアルパスアクティブダンパー。
【請求項9】
前記強制機能のその次の負の状態変化の前に前記アクティブスイッチは開く、請求項８に記載のデュアルパスアクティブダンパー。
【請求項10】
前記アクティブスイッチは閉じたままになり、前記強制機能のその次の負の状態変化に重なる、請求項８に記載のデュアルパスアクティブダンパー。
【請求項11】
前記アクティブスイッチの前記遅延及びオン時間は、各正の状態変化から指定された期間内にノード電圧Ｖｒが前記定常値Ｖｓｓに達することを条件として、前記Ｃｓｎｕｂに蓄積される電荷を減少させて減衰損失を減少させるように設定される、請求項８に記載のデュアルパスアクティブダンパー。
【請求項12】
前記オン時間は可変であり、前記強制機能の変化に応答する、請求項１１に記載のデュアルパスアクティブダンパー。
【請求項13】
前記アクティブスイッチは、スナバ抵抗器Ｒｓｎｕｂを設けるオン抵抗を有するＭＯＳＦＥＴスイッチかＧａＮスイッチかいずれかを含む、請求項１に記載のデュアルパスアクティブダンパー。
【請求項14】
強制機能Ｖｓが前記強制機能の各正の状態変化で定常値Ｖｓｓを中心にリンギングするデバイスのノード電圧Ｖｒを発生させる、共振網用のデュアルパスアクティブダンパーであって、前記ノード電圧Ｖｒが発生するノードに結合されたスナバコンデンサＣｓｎｕｂと、
前記Ｃｓｎｕｂに結合されたクランプ電圧Ｖｃｌａｍｐを含むクランプパスであって、前記クランプパスは各正の状態変化でクランプ電流Ｉｃｌａｍｐを導電し、ノード電圧Ｖｒのピーク値をＶｓｓ＋Ｖｃｌａｍｐにクランプする、前記クランプパスと、
ノード電圧Ｖｒがそのピーク値から自然に減衰する各正の状態変化からの遅延後、ＲＣスナバを形成するために前記Ｃｓｎｕｂに結合されたスナバ抵抗器Ｒｓｎｕｂ及びアクティブスイッチを含むダンピングパスであって、前記アクティブスイッチがオン時間に閉じることにより、前記ダンピングパスはリセット電流Ｉｒｅｓｅｔを前記ＲＣスナバに通電させ、前記ノード電圧Ｖｒの前記リンギングを減衰させ、前記遅延及び前記オン時間は各正の状態変化から指定された期間内に前記ノード電圧Ｖｒが前記定常値Ｖｓｓに達することを条件として前記Ｃｓｎｕｂに蓄積された電荷を減少させて減衰損失を減少させるように設定される、前記ダンピングパスと、
を含む、前記デュアルパスアクティブダンパー。
【請求項15】
前記デバイスは定格電圧Ｖｒａｔｅｄを有し、Ｖｓｓ＋Ｖｃｌａｍｐ＜Ｖｒａｔｅｄである、請求項１４に記載のデュアルパスアクティブダンパー。
【請求項16】
前記ダンピングパスはダイオードを含み、前記ダンピングパスは、前記リセット電流Ｉｒｅｓｅｔを前記ＲＣスナバに通電させ、そして前記ノード電圧Ｖｒが前記Ｖｓｓに対して負に変位する場合にのみ前記ダイオードに通電させ、前記ノード電圧Ｖｒの前記リンギングを減衰させる、請求項１４に記載のデュアルパスアクティブダンパー。
【請求項17】
前記アクティブスイッチの前記オン時間は可変であり、前記強制機能の変化に応答する、請求項１４に記載のデュアルパスアクティブダンパー。
【請求項18】
減衰スイッチング電力コンバータ（ＳＰＣ）であって、ＤＣ入力電圧Ｖｉｎの選択的印加に応答して強制機能を生成するエネルギー蓄積部（ＥＳＳ）、ならびに前記ＤＣ入力電圧Ｖｉｎを選択的に印加するために反対にスイッチングする少なくともスイッチＳ１及びＳ２を含むＳＰＣであって、
前記ＳＰＣの寄生インダクタンスＬｐａｒ及び寄生容量Ｃｐａｒは共振網を形成し、
前記強制機能は前記共振網に適用され、前記強制機能の各正の状態変化に定常値Ｖｓｓを中心にリンギングするスイッチＳ２の両端のノード電圧Ｖｒを発生させる、
前記ＳＰＣと、
デュアルパスアクティブダンパーであって、
前記ノード電圧Ｖｒが発生するノードに結合されたスナバコンデンサＣｓｎｕｂ、
前記Ｃｓｎｕｂに結合されたクランプ電圧Ｖｃｌａｍｐを有するクランプパスであって、各正の状態変化でクランプ電流Ｉｃｌａｍｐを導電し、ノード電圧Ｖｒのピーク値をＶｓｓ＋Ｖｃｌａｍｐにクランプする、前記クランプパス、ならびに
ＲＣスナバを形成するために前記Ｃｓｎｕｂに結合されたスナバ抵抗器Ｒｓｎｕｂ及びアクティブスイッチを含むダンピングパスであって、各正の状態変化からの遅延後、前記アクティブスイッチがオン時間に閉じることにより、前記ダンピングパスはリセット電流Ｉｒｅｓｅｔを前記ＲＣスナバに通電させて、前記ノード電圧Ｖｒの前記リンギングを減衰させる、前記ダンピングパス、
を含む、前記デュアルパスアクティブダンパーと、
を備える、前記減衰ＳＰＣ。
【請求項19】
前記スイッチＳ２は定格電圧Ｖｒａｔｅｄを有し、Ｖｓｓ＋Ｖｃｌａｍｐ＜Ｖｒａｔｅｄである、請求項１８に記載の減衰ＳＰＣ。
【請求項20】
前記ダンピングパスはダイオードを含み、前記ダンピングパスは、前記リセット電流Ｉｒｅｓｅｔを前記ＲＣスナバに通電させ、そして前記ノード電圧Ｖｒが前記Ｖｓｓに対して負に変位する場合にのみ前記ダイオードに通電させ、前記ノード電圧Ｖｒの前記リンギングを減衰させる、請求項１８に記載の減衰ＳＰＣ。
【請求項21】
前記アクティブスイッチの前記オン時間は可変であり、前記強制機能の変化に応答する、請求項１８に記載の減衰ＳＰＣ。
【発明の詳細な説明】
【技術分野】
【0001】
［関連出願の相互参照］
本出願は、２０２２年１月１０日に出願された米国特許出願第１７／５７２，６０７号に対する優先権の利益を主張するものであり、この出願は「Ｄｕａｌ－Ｐａｔｈ Ａｃｔｉｖｅ Ｄａｍｐｅｒ ｆｏｒ ａ Ｒｅｓｏｎａｎｔ Ｎｅｔｗｏｒｋ」と題され、２０２１年１２月１５日に出願された米国特許仮出願第６３／２８９，８７４号に対する優先権の利益を主張するものであり、それらの全内容は参照により援用されている。
本出願は、２０２２年１月１０日に出願された米国特許出願第１７／５７２，６０７号に対する優先権の利益を主張するものであり、この出願は「Ｄｕａｌ－Ｐａｔｈ Ａｃｔｉｖｅ Ｄａｍｐｅｒ ｆｏｒ ａ Ｒｅｓｏｎａｎｔ Ｎｅｔｗｏｒｋ」と題され、２０２１年１２月１５日に出願された米国特許仮出願第６３／２８９，８７４号に対する優先権の利益を主張するものであり、それらの全内容は参照により援用されている。
【0002】
［技術分野］
本発明は、共振回路の減衰に関し、さらに特に、リンギング波形を減衰させながら電力損失を低減させるデュアルパスアクティブダンパーに関する。
本発明は、共振回路の減衰に関し、さらに特に、リンギング波形を減衰させながら電力損失を低減させるデュアルパスアクティブダンパーに関する。
【背景技術】
【0003】
電力変換電子機器は、状態が急激に変化すると、電圧波形が急速に変化する回路を含む。これは、ＭＯＳＦＥＴ、ＳｉＣ及びＧａＮ半導体に基づいた高速スイッチング素子を採用した最新の電力コンバータで特に顕著である。電圧の変化率が高いと、回路素子の相互接続に固有の共振回路が励起され、リンギング波形が発生することがある。これらのリンギング波形により、回路コンポーネントの過電圧ストレス、過度の電磁干渉（ＥＭＩ）、及び電力コンバータの動作に重要な測定の乱れが起こる可能性がある。
【0004】
図１Ａ及び図１Ｂは、任意のダンピングによる電圧波形の急上昇（例えば、強制機能Ｖｓ）によって駆動される共振回路１００（例えば、並列接続された寄生インダクタンスＬｒ及び寄生抵抗Ｒｒが寄生容量Ｃｒと直列接続される）を示す。強制機能Ｖｓ１０２が低から高に遷移すると、ノード電圧Ｖｒ１０４は、結果として得られる共振応答を有し、Ｖｒのピーク振幅はＶｓの２倍になり、次の共振周波数を有する：
【数1】
【0005】
ＤＣ－ＤＣスイッチング電力コンバータ（ＳＰＣ）は、エネルギー蓄積部、パルス幅変調器（ＰＷＭ）などのスイッチング制御回路、一次スイッチ、及び整流器を有する。エネルギー蓄積部は、ＤＣ入力電圧の選択的印加に応答して、電流及びレギュレートされたＤＣ出力電圧を発生させる。スイッチング制御回路、一次スイッチ及び整流器は、エネルギー蓄積部へのＤＣ入力電圧の印加を制御して、レギュレートされたＤＣ出力電圧の値を設定する。「バック」、「ブースト」、及び「バック／ブースト」は基本的なＳＰＣトポロジであり、分離されて「フライバック」及び「フォワード」トポロジを提供することができる。これらは、シングルエンドまたはダブルエンド、及びシングルまたはダブルの磁気コアであることができる。
【0006】
図２Ａ～図２Ｃに示されるように、バックコンバータ２００は、ＤＣ電圧源２０２、インダクタＬ１及びコンデンサＣ１を有するエネルギー蓄積部２０４、スイッチＳ１及びＳ２を有するスイッチング回路２０６、ならびにスイッチを制御するスイッチング制御回路（図示せず）を含む。スイッチＳ１及びＳ２は、反対方向にスイッチングし、ＤＣ電圧源からノード２０９に方形波強制機能を生成する。方形波は素子Ｌ１及びＣ１によってフィルタリングされ、ＤＣ出力電圧Ｖｏｕｔを発生させる。変換関数は、ソース電圧Ｖｇで乗算されたＳ１（Ｄ）のデューティサイクルに関係し、次の式が得られる。
Ｖｏｕｔ＝Ｖｇ＊Ｄ （２）
Ｖｏｕｔ＝Ｖｇ＊Ｄ （２）
【0007】
実際の実装では、スイッチング回路のループ領域はゼロではなく、寄生インダクタンスＬｒが発生する。さらに、回路素子のレイアウト、ならびにスイッチＳ１及びＳ２の出力容量（Ｃｏｓｓ）により、寄生容量Ｃｒが存在する。Ｓ２が開き、Ｓ１が即時に閉じると、Ｖｇの電圧ステップ２０７は、Ｌｒの両端に現れ、ノード２０９のノード電圧Ｖｒ２０８がリンギングする。適切に設計されたコンバータのリンギング周波数は、電力コンバータの動作周波数よりもかなり高く、３０～５０ＭＨｚ程度になることがある。
【0008】
ノード電圧Ｖｒは、印加されたＤＣ入力電圧Ｖｇの２倍までリンギングする。したがって、スイッチＳ１及びＳ２は、この印加電圧ストレスに確実に耐えられる定格電圧（Ｖｒａｔｅｄ）を有する必要がある。一般に半導体スイッチは定格電圧が高いほど抵抗損失が大きくなるため、最小の損失及びコストを実現するには、印加する定格電圧が可能な限り低いスイッチを使用することが望ましい。さらに、リンギング波形は望ましくない高周波ＥＭＩを起こす。また電力コンバータのリンギングによって制御された動作が妨げられる可能性もある。例えば、インダクタ電流Ｌ１を感知手段（図示せず）に通して制御した場合、この感知には、リンギング波形の減衰が実行されない限り、Ｓ１がオン（Ｄ状態）である時間中にリンギングによって悪影響が与えられる。
【0009】
共振回路を減衰させるためにスナバ素子が導入されることがある。スナバ素子は、共振素子に蓄積されたエネルギーを熱に変換するような方法で損失要素を挿入する。図３に示されるように、図２に示されるタイプのバックコンバータ３００には、抵抗器Ｒｓｎｕｂ及びコンデンサＣｓｎｕｂで構成され、通常「ＲＣスナバ」と呼ばれる、単純なスナバ素子３０２が設けられる。Ｃｓｎｕｂは、ＤＣ損失を防ぐために、抵抗器Ｒｓｎｕｂを共振電圧ノードと並列にＡＣ結合する。実際には、ＣｓｎｕｂはＣｒよりもはるかに大きくなり（通常、２～１０倍）、Ｒｓｎｕｂは通常、共振回路の特性インピーダンスに等しく設定される：
【数2】
【0010】
ＲＣスナバの動作により、コンデンサＣｓｎｕｂはスイッチングサイクルごとに充放電されるため、この回路のスナバ抵抗器の電力損失は単純に一次になる：
ＰＲｓｎｕｂ＝Ｃｓｎｕｂ＊Ｖｇ２ （４）
ＰＲｓｎｕｂ＝Ｃｓｎｕｂ＊Ｖｇ２ （４）
【0011】
共振回路のノード３０６でのノード電圧Ｖｒ３０４のリンギングにスナバを使用するには効果的であるが、単純なＲＣスナバでは設計変更オプションが制限されており、その結果、損失式が印加電圧Ｖｇの２乗に基づいているため、損失が著しくなる可能性がある。
【0012】
アクティブスナバ技術は、ＲＣスナバが制御された方法で共振回路に適用されるようにタイミング設定されたアクティブスイッチを導入することで、単純なＲＣスナバの制限の一部を打ち消すことができる。図４Ａ～図４Ｃに示されるように、図２と同様のバックコンバータ４００には、アクティブスナバ４０２が設けられる。アクティブスナバ４０２は、アクティブクランプ機能を形成するためにＲＣスナバ４０６（例えば、直列接続されたＲｓｎｕｂ及びＣｓｎｕｂ）と直列に挿入されたアクティブスイッチＳ３ ４０４を含む。スイッチＳ３は、Ｓ１が閉じた直後に閉じ、ノード４１０にノード電圧Ｖｒ４０８を発生させ、Ｓ３はＳ１が開く前のある時点で開く。スイッチパターンにより、Ｃｓｎｕｂの完全な放電が防止されるため、スナバのエネルギーはスナバコンデンサのデルタ電圧（例えば、Ｖｒ－Ｖｇ）まで低下する。損失は電圧の２乗に関係するため、アクティブスナバの損失は単純なＲＣスナバに比べて大幅に低減することができる。
【発明の概要】
【0013】
以下は、本発明のいくつかの態様の基本的な理解を提供するための、本発明の概要である。この要約は、本発明の重要または重大な要素を特定すること、または本発明の範囲を詳細に描写することを意図していない。その唯一の目的は、本発明のいくつかの概念を、後で提示される、より詳細な説明及び特許請求の範囲の定義の序文として、簡略化された形で提示することである。
【0014】
本発明はデュアルパスアクティブダンパーを提供し、このデュアルパスアクティブダンパーは、共振回路内のリンギング波形を減衰させながら電力損失を低減させる。１つのパスは、ノード電圧のピーク値を保護対象デバイスの定格電圧未満にクランプしながら、ノード電圧がリンギングして自然に減衰することを可能にする。別のパスは、ピーク値がクランプされた後、アクティブスイッチを閉じて、リセット電流をＲＣスナバに引き込み、ノード電圧のリンギングをアクティブに減衰させるまで、ある程度の期間に待機する。アクティブスイッチの遅延及びオン時間は、指定された期間内にリンギング波形を減衰させるために電力損失を低減させる、またはさらに最小にするように設定される。
【0015】
実施形態では、デュアルパスアクティブダンパーは、ノードに結合された共通スナバコンデンサＣｓｎｕｂと、Ｃｓｎｕｂ、ダイオード及びクランプ電圧を有するクランプパスと、直列接続されたＣｓｎｕｂ及びスナバ抵抗器Ｒｓｎｕｂ及びアクティブスイッチを有するダンピングパスとを含む。共振網に適用された強制機能の各正の状態変化において、ノード電圧ＶｒはＶｒ＋Ｖｃｌａｍｐを超えるまで定常値Ｖｓｓから増加し、Ｖｒ＋Ｖｃｌａｍｐを超える時点で、クランプパスのダイオードはＩｃｌａｍｐを導電し、ノード電圧Ｖｒのピーク電圧をＶｓｓ＋Ｖｃｌａｍｐ（＜Ｖｒａｔｅｄ）にクランプする。各正の状態変化からの遅延後、アクティブスイッチが閉じることにより、ダンピングパスはリセット電流ＩｒｅｓｅｔをＲＣスナバに通電させて、ノード電圧Ｖｒのリンギングを減衰させる。アクティブスイッチの遅延及び閉成は、ノード電圧のピーク値のクランプ後に起こり、少なくともＲＣスナバの最小リセット期間中に閉じたままになる。
【0016】
異なる実施形態では、アクティブスイッチは、強制機能のその次の負の状態変化に重なる前に開く、または閉じたままになり、強制機能のその次の負の状態変化に重なる。
【0017】
異なる実施形態では、アクティブスイッチの「オン時間」（閉期間）は固定されても、または可変であってもよい。可変の場合、オン時間は強制機能の変化に応答し得る。
【0018】
実施形態では、ダンピングパスはダイオードをさらに含む。ダンピングパスは、リセット電流を直列接続されたＲＣスナバに通電させ、ダイオードが負に変位する場合にのみダイオードにも通電させる。
【0019】
実施形態では、スイッチング電源（ＳＰＣ）は強制機能に供給し、共振網を規定する。保護対象デバイスは通常、ＳＰＣ内のスイッチである。
【0020】
実施形態では、システムは複数の異なる共振網またはノードを含み、これらでは、異なるデバイスを保護するために波形を減衰させる必要がある。
【0021】
本発明のこれら及び他の特徴及び利点は、添付の図面と併せた、好ましい実施形態の次の詳細な説明から当業者に明らかとなろう。
【図面の簡単な説明】
【0022】
【図1】上述のように、Ａ及びＢは、任意のダンピングによって電圧の急上昇を起こす強制機能を受ける基本的な共振回路を説明する。
【図2A】上述のように、強制機能と、リンギングして自然に減衰させるノード電圧とを提供するためのバックコンバータの使用を説明する。
【図2B】上述のように、強制機能と、リンギングして自然に減衰させるノード電圧とを提供するためのバックコンバータの使用を説明する。
【図2C】上述のように、強制機能と、リンギングして自然に減衰させるノード電圧とを提供するためのバックコンバータの使用を説明する。
【図3A】上述のように、ＲＣスナバがパッシブで、ノード電圧が減衰しているバックコンバータを説明する。
【図3B】上述のように、ＲＣスナバがパッシブで、ノード電圧が減衰しているバックコンバータを説明する。
【図4A】上述のように、ＲＣスナバがアクティブで、ノード電圧が減衰しているバックコンバータを説明する。
【図4B】上述のように、ＲＣスナバがアクティブで、ノード電圧が減衰しているバックコンバータを説明する。
【図4C】上述のように、ＲＣスナバがアクティブで、ノード電圧が減衰しているバックコンバータを説明する。
【図5】アクティブＲＣスナバの一対のスイッチングパターンを説明し、その一方のケースでは、アクティブスイッチが即時に閉じてノード電圧を減衰させ、もう一方のケースでは、アクティブスイッチが遅延してノード電圧が減衰の前にリンギングすることを可能にし、電力損失が低減する。
【図6A】デュアルパスアクティブダンパーを備えた共振回路の実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、ＲＣスナバをアクティブにする前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【図6B】デュアルパスアクティブダンパーを備えた共振回路の実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、ＲＣスナバをアクティブにする前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【図7A】デュアルパスアクティブダンパーを備えたバックコンバータの実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、減衰の前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【図7B】デュアルパスアクティブダンパーを備えたバックコンバータの実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、減衰の前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【図8】Ａ及びＢは、アクティブスイッチの遅延及びオン時間を制御するためのスイッチコントローラのブロック図及びタイミング図である。
【図9】アクティブスイッチの異なる実装を示すデュアルパスアクティブダンパーを備えたバックコンバータの実施形態である。
【図10】アクティブスイッチの異なる実装を示すデュアルパスアクティブダンパーを備えたバックコンバータの実施形態である。
【図11A】デュアルパスアクティブダンパーを備えたフライバックコンバータの実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、ダンピング前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【図11B】デュアルパスアクティブダンパーを備えたフライバックコンバータの実施形態を示し、このデュアルパスアクティブダンパーは、ピークノード電圧を即時にクランプし、ダンピング前にノード電圧がリンギングすることを可能にし、電力損失を最小にする。
【発明を実施するための形態】
【0023】
アクティブスナバは、パッシブＲＣスナバに比べて損失が改善されているが、ピーク電圧クランプ機能を提供しながら損失を最適化する機能を提供しない。特に、ノード電圧Ｖｒを減衰させる前にコンバータのパフォーマンスを最適化するために、ピーク電圧が特定のレベルにクランプされている限り、設定された間隔でノード電圧Ｖｒのリンギングを可能にするアクティブダンピング機能を有することが望ましい場合がある。ただし、アクティブスナバのスイッチの制御及びトポロジを考慮すると、スナバの損失とＶｒの電圧変位とが独立して制御されることができない。スイッチＳ３は開く、または閉じることができる。したがって、スナバ構成の損失は、Ｖｒのピーク電圧の制御を犠牲にしなければならない。
【0024】
図５に示されるように、アクティブスナバのアクティブスイッチＳ３を、Ｓ１を閉じた直後に閉じると、ノード電圧Ｖｒ５００が発生するが、直ぐに減衰する。アクティブスイッチＳ３の閉成が遅延する場合、ノード電圧Ｖｒ５０２はリンギングすることが可能になり、損失が最小になる。ただし、ノード電圧Ｖｒのピーク値は、印加されたＤＣ入力電圧の２倍まで上昇する。共振回路のピーク電圧を独立して制御しながら、制御された減衰作用を提供するアクティブスナバが必要とされている。
【0025】
本発明によれば、デュアルパスアクティブダンパーは、共振回路内のリンギング波形を減衰させながら電力損失を低減させる。１つのパスは、ノード電圧のピーク値を保護対象デバイスの定格電圧未満にクランプしながら、ノード電圧がリンギングして自然に減衰することを可能にする。別のパスは、ピーク値がクランプされた後、アクティブスイッチを閉じて、リセット電流をＲＣスナバに引き込み、ノード電圧のリンギングをアクティブに減衰させるまで、ある程度の遅延を待機する。クランプ及び減衰に異なる電圧を使用すると、スナバの電力損失を大幅に低減させることが可能になる。アクティブスイッチの遅延及びオン時間は、指定された期間内にリンギング波形を減衰させるために電力損失を低減させる、またはさらに最小にするように設定される。
【0026】
図６Ａ及び図６Ｂに示されるように、ダンピング共振回路６００は、強制機能Ｖｓ６０２のソース、共振回路６０４、及び共振回路６０４のノード６０８に結合されたデュアルパスアクティブダンパー６０６を含む。ソース６０２は、状態が急激に変化して電圧波形が急速に変化する任意のソースであり得る。ＳＰＣトポロジのいずれか１つを使用し得る。共振回路６０４は、スタンドアロン回路、またはソース内の回路及びノード（例えば、任意のタイプのＳＰＣ）であってもよい。波形がリンギングし、減衰させる必要があるノードが複数存在する場合がある。１つのオプションは、デュアルパスアクティブダンパー６０６を戦略的に配置してノードを減衰させることによって、他の下流ノードを減衰させることである。代わりに、複数のデュアルパスアクティブダンパー６０６を異なるノード及び共振回路に結合することもできる。
【0027】
ほとんどの共振回路では、強制機能の正の状態変化（例えば、低電圧から高電圧への変化）のみが、減衰させる必要があるリンギング波形を生成する。通常、負の状態変化は、ノードを接地電位などの負のレールまたは０ボルトにスイッチングし、０ボルトにクランプすることである。
【0028】
デュアルパスアクティブダンパー６０６は、ノード６０８に結合された共通スナバコンデンサＣｓｎｕｂ６１０、クランプパス６１２及びダンピングパス６１４を含み、これらパスの両方は共通スナバコンデンサＣｓｎｕｂ６１０を含む。クランプパス６１２は、直列Ｃｓｎｕｂ６１０、スナバダイオードＤｓｎｕｂ６１６及びクランプ電圧Ｖｃｌａｍｐ６１８を含む。Ｃｓｎｕｂは、寄生容量のおおよそ１０ｘであるが、ピーク電圧を維持し、消費電力を最小にするサイズに作られる。Ｖｃｌａｍｐは、特異的な選択電圧、または設計に便利な電圧であることができる。例えば、Ｖｃｌａｍｐは、電力コンバータの出力電圧、または内部もしくは外部バイアスレールであってもよい。ダンピングパス６１４は、ＲＣスナバを形成する直列のＣｓｎｕｂ６１０及びＲｓｎｕｂ６２０、ならびにアクティブスイッチＳ１ ６２２を含む。Ｒｓｎｕｂは、ＲＣスナバの時定数が共振網の期間のほぼ５～１０倍になるように、共振網の特性インピーダンスに等しくなるように適切に設定され、リンギングは１～２サイクル以内に完全に減衰する。オプションとして、ダンピングパス６１４はダイオードを含み得ることにより、定常値に対してノード電圧Ｖｒが負に変位する場合にのみ、減衰が起こる。減衰には時間がかかるが、損失が低減する。
【0029】
強制機能Ｖｓの各正の状態変化では、ノード電圧Ｖｒ６２４は、定常値Ｖｓｓ（例えば、ＶｓのスイッチングされたＤＣ値）からＶｒ＋Ｖｃｌａｍｐを超えるまで増加し、Ｖｒ＋Ｖｃｌａｍｐを超える時点で、ダイオード６１６は、順方向バイアスをかけられ、クランプ電流Ｉｃｌａｍｐを導電し、このクランプ電流Ｉｃｌａｍｐはノード電圧Ｖｒのピーク電圧６２５をＶｓｓ＋Ｖｃｌａｍｐにクランプする。Ｖｒがリンギングする場合のＶｒの自然な減衰特性に応じて、ピークはＶｓｓ＋Ｖｃｌａｍｐ未満に減衰するまで、１回だけまたは複数回クランプされてもよく、Ｖｓｓ＋Ｖｃｌａｍｐ未満に減衰する時点で、クランプパス自体がオフになる。保護対象デバイスの場合、Ｖｓｓ＋Ｖｃｌａｍｐ＜Ｖｒａｔｅｄである。Ｖｃｌａｍｐを低下させると、定格電圧が低い、従って損失が少ないデバイスを使用することが可能になる。Ｖｃｌａｍｐの選択は、デバイスの保護と損失の最小化との間のトレードオフである。
【0030】
各正の状態変化から時間遅延６２６の後、アクティブスイッチＳ１ ６２２が閉じ、リセット電流Ｉｒｅｓｅｔを導電してノード電圧Ｖｒ６２４のリンギングを減衰させる。時間遅延は少なくともピーク電圧６２５または共振回路の約１／４サイクルを過ぎる。例えば、時間遅延は共振回路の２～４サイクルであってもよい。遅延は、損失を最小にするための強制機能の変化に基づいて「固定」されても、または「可変」であってもよい。強制機能の変化は、例えば、負荷の変化によって引き起こされる場合がある。アクティブスイッチＳ１の遅延及び「オン時間」（閉期間）６２８は、各正の状態変化から指定された期間６３０内にノード電圧Ｖｒが定常値Ｖｓｓに達することを条件として、電力損失を低減させる、好ましくは最小にするように設定される。一般に、損失を最小にするために、減衰させる前にできるだけ遅延させる。オン時間は、少なくともＲＣスナバの最小リセット期間である。通常、指定された期間が終了し、強制機能のその次の負の状態変化の前にアクティブスイッチＳ１が開く。ただし、場合によっては、オン時間が延長され、その次の負の状態変化に重なると、Ｃｓｎｕｂは放電する。これは、Ｃｓｎｕｂを完全または部分的に放電させるために入力電圧が異常に高くなる場合に起こることがあり、その結果、Ｃｎｓｕｂを各サイクルで充電する必要があるため、保護対象デバイスの有効ピークノード電圧が低下することがある。これは損失を増加させるが、異常状態は通常まれで短いため、入力電圧が通常の値に戻るまでデバイスを保護することは良いトレードオフとなることができる。
【0031】
図７Ａ及び図７Ｂに示されるように、バックコンバータ７００にはデュアルパスアクティブダンパー７０２が設けられる。バックコンバータ７００は、電圧Ｖｇを供給するＤＣ電圧源７０４、インダクタＬ１及びコンデンサＣ１を有するエネルギー蓄積部７０６、スイッチＳ１及びＳ２を有するスイッチング回路７０８、ならびにスイッチを制御するスイッチング制御回路（図示せず）を含む。スイッチＳ１及びＳ２は、反対方向にスイッチングし、ＤＣ電圧源からノード７１０に方形波強制機能を生成する。方形波は素子Ｌ１及びＣ１によってフィルタリングされ、ＤＣ出力電圧Ｖｏｕｔを発生させる。バックコンバータの寄生インダクタンスＬｒ及び寄生容量Ｃｒは共振網７１２を規定する。Ｓ２が開き、Ｓ１が即時に閉じると、電圧ステップが生成され、ノード７１０にノード電圧Ｖｒ７１４が発生する。制御せずに放置すると、ノード電圧Ｖｒは印加されたＤＣ入力電圧Ｖｇの２倍までリンギングする。したがって、スイッチＳ２には定格電圧Ｖｒａｔｅｄ＞２＊Ｖｇが必要となるが、これは一般的には望ましくない。
【0032】
代わりに、デュアルパスアクティブダンパー７０２は、ＶｒのピークをＶｇ＋Ｖｏｕｔ（この実施形態ではＶｃｌａｍｐはＶｏｕｔである）にクランプし、Ｖｒのピーク変位を制限し、強制機能の約３サイクルにわたってＶｒがリンギングして自然に減衰することを可能にする。アクティブスイッチＳ３は、最小の減衰損失を達成するように遅延する。したがって、デュアルパスアクティブダンパーにより、減衰の独立した制御及びピーク電圧制御が可能になり、損失が最小になり、デバイス（この場合、スイッチＳ２）が保護される。
【0033】
図７Ｂに示されるように、ノード電圧Ｖｒ７１４は、指定されたピーク値にクランプされ、リンギングを可能にし、その後、指定された期間内に定常値Ｖｓｓ＝Ｖｇまで減衰する。図３Ａ～図３Ｂに示されるタイプのパッシブＲＣスナバのノード電圧Ｖｒ７２０は、より高いピーク値まで上昇し、その後、急速に定常値まで減衰する。図４Ａ～図４Ｃに示されるタイプのアクティブＲｃスナバのノード電圧Ｖｒ７２２は、定常値まで急速に減衰する。アクティブスイッチＳ３は、スイッチＳ１の正の状態変化７２６の直後に閉じる（７２４）。ノード電圧Ｖｒ７１４のクランプされたピーク値は、実際にはパッシブスナバかアクティブスナバかいずれかのピーク値よりもかなり高くなることにより、デュアルパスアクティブスナバでの損失がさらに低減する。アクティブスイッチＳ３は、正の状態変化７２６から指定された遅延７３０後に閉じる（７２８）。デュアルパスアクティブスナバにより、ノード電圧Ｖｒは、より高い値まで上昇し、一定期間リンギングする（ピーク電圧＜Ｖｒａｔｅｄにクランプしながら）ことが可能になる。デュアルパスアクティブスナバのデルタＶは、既知のアクティブスナバのデルタＶよりも小さくなる。その結果、Ｖｒを減衰させるために必要な総電力損失は、パッシブＲＣスナバかアクティブＲＣスナバかいずれかよりも大幅に少なくなる。所与のケースでは、相対的な電力損失は回路トポロジ、共振網、負荷、及び強制機能に大きく依存する。つまり、デュアルパスアクティブスナバの電力損失がアクティブスナバの電力損失の４分の１から３分の１になると予想され得る。
【0034】
例として、強制機能及びデュアルパスアクティブスナバの応答のサイクルを説明する。回路が負の状態（Ｓ１ ＯＰＥＮ、Ｓ２ ＣＬＯＳＥＤ、Ｓ３ ＯＰＥＮ）にあり、ノード電圧Ｖｒが０ボルトの接地電位である定常状態に達していると仮定する。電圧ＶＣｓｎｕｂはＶｇである。Ｃｓｎｕｂ、Ｒｓｎｕｂ及びＤｓｎｕｂの接合部での電圧は－Ｖｇである。
【0035】
ＯＰＥＮ Ｓ２、ＣＬＯＳＥ Ｓ１で、強制機能に正の状態変化が起こる。Ｌｒ及びＣｒの共振回路は共振を開始し、Ｖｒは０Ｖから開始し、ダイオードＤｓｎｕｂが順方向バイアスをかけられると、２＊Ｖｇに向かい共振し、クランプパスがアクティブになる。Ｖｒの第１ピーク（＞Ｖｇ＋Ｖｏｕｔと仮定）がクランプされる。追加のピークは、強制機能、Ｖｃｌａｍｐ、及びノード電圧Ｖｒの自然な減衰に応じてクランプされても、またはされなくてもよい。
【0036】
遅延後、ＣＬＯＳＥ Ｓ３で、ダンピングパスをアクティブにして、リセット電流をＣｓｎｕｂ及びＲｓｎｕｂに引き込み、ノード電圧Ｖｒを減衰させてＶｇに等しくする。ダンピングパスは、クランプパスによってＣｓｎｕｂに与えられた追加の電荷をすべて引き込み、Ｒｓｎｕｂで放散させる。ＶＲｓｎｕｂは、Ｖｒ（ここではＶｇ）とＶＣｓｎｕｂとの間の差であり、定常状態ではゼロになる。この「デルタ」は、既知のアクティブスナバに対応するデルタよりも小さく、電力損失を表す。定常段階では、Ｖｒ＝Ｖｇ、ＶＣｓｎｕｂ＝Ｖｇ、ＶＲｓｎｕｂ＝０であり、リセット電流はゼロで、Ｓ３はＯＰＥＮである。
【0037】
強制機能のその次の負の状態変化では、ＣＬＯＳＥ Ｓ２及びＯＰＥＮ Ｓ１（Ｓ３を開いたまま）で、Ｖｒを０電圧の接地電位まで駆動する。ＶＣｓｎｕｂは＋Ｖｇで充電されたままになる。その次の正の状態変化では、このプロセスが繰り返される。
【0038】
ここで図８Ａ及び図８Ｂを参照すると、スイッチコントローラ８００の実施形態は、正の状態変化コマンド８０３を受信する遅延部８０２、タイマー８０４、及びデュアルパスアクティブスナバ内のアクティブスイッチを駆動するためのコマンド８０８を生成するスイッチドライバ８０６を含む。正の状態変化コマンド８０３は、強制機能（例えば、ＳＰＣ）の正の状態変化に基づいたスイッチコントローラのアクティブ入力である。コマンドは、強制機能を駆動するクロック信号の関数、またはノード電圧Ｖｒの立ち上がりエッジの関数であってもよい。
【0039】
Ｔ１はコマンド信号の時間に等しくなる。
【0040】
Ｔ＿ｄｅｌａｙはコマンド信号からの時間オフセットであり、遅延調整の関数である。
【0041】
遅延調整は、遅延量を制御し、コンバータの動作ポイント（すなわち、入力電圧、出力電圧、出力電力）の関数であり得る。
【0042】
Ｔ＿ｔｉｍｅｒは、アクティブスイッチがオンに命令される時間であり、タイマー調整の関数である。
【0043】
タイマー調整は、アクティブスイッチのオン時間を制御し、コンバータの動作ポイント（すなわち、入力電圧、出力電圧、出力電力）の関数であり得る。
【0044】
Ｔ＿ｔｉｍｅｒは、コンバータの動作ポイント（すなわち、入力電圧、出力電圧、出力電力）に基づいて、Ｔ１より小さくなっても、またはＴ１より大きくなってもよい。
【0045】
固定か可変かにかかわらず、Ｔ＿ｄｅｌａｙ及びＴ＿ｔｉｍｅｒは、減衰による電力損失を低減させる、または最小にするように設定される。
【0046】
デュアルパスアクティブダンパーには、リセットパスまたはクランプパスのアクティブスイッチと、固有の逆並列導電素子を有するＭＯＳＦＥＴまたはＧａＮ ＦＥＴなどの非理想的なスイッチとが実装されることができる。図９に示されるように、ダンピングバックコンバータ９００では、デュアルパスアクティブダンパーのアクティブスイッチＳ３には、クランプパス及びダンピングパスの両方にあるＮチャネルＭＯＳＦＥＴまたはＧａＮスイッチ９０２が実装され、ＮチャネルＭＯＳＦＥＴの逆並列固有ボディダイオードまたはＧａＮ ＦＥＴの逆チャネル導電モードが利用されて、Ｓ３がオフである場合、クランプパス接続性がもたらされる。ダンピングパスは、クランプ間隔中にクランプ電流がＲｓｎｕｂを通り流れることを防止するためのブロッキングダイオードＤ２ ９０４を必要とする。ダイオードＤ２は、ノード電圧Ｖｒの負の変位に対する減衰を制限する。図１０に示されるように、ダンピングバックコンバータ１０００では、アクティブスイッチＳ３には、ダンピングパスのみに配置されたＰチャネルＭＯＳＦＥＴ１００２が実装される。ＰチャネルデバイスＤ２ １００４の逆並列ボディダイオード極性により、クランプ間隔中にクランプ電流がＲｓｎｕｂに流入することが防止される。Ｄ２は、クランプパスの適切な動作に必要であり、そのうえノード電圧ＶｒがＶｇを下回る負の変位に対する減衰を制限する。これにより、Ｖｒを減衰させるために必要なオン時間が増加するが、損失は低減する。
【0047】
どちらの実施形態でも、Ｒｓｎｕｂとして機能するオン状態抵抗（Ｒｄｓ＿ｏｎ）を有するＭＯＳＦＥＴまたはＧａＮスイッチを選択し得る。したがってＲｓｎｕｂはアクティブスイッチに組み込まれる。より一般的には、Ｒｓｎｕｂはディスクリート抵抗素子であっても、またはアクティブスイッチのオン状態抵抗であってもよい。
【0048】
デュアルパスアクティブダンパーは、例としてバックコンバータ、そして比較のために既知のパッシブスナバ及びアクティブスナバ上に示された。あらゆる共振網をクランプして減衰させるために適用されることができる。
【0049】
図１１Ａに示されるように、フライバックコンバータ１１００には、プライマリスイッチＳ１の上部のノード１１０６及び出力整流器Ｄ１の上部のノード１１０８にある、図１０で実装された一対のデュアルパスアクティブダンパー１１０２及び１１０４が設けられる。代わりに、一次側のみ、または二次側のみにダンピングが設けられてもよい。フライバックコンバータ１１００は、ＤＣ電圧源１１１０、トランスＴ１、一次スイッチＳ１、整流器Ｄ１、及び出力コンデンサＣ１を含む。一次共振網は、トランスＴ１の漏れインダクタンスＬｋ、及びスイッチＳ１の出力容量（Ｃｏｓｓ）を含む。二次共振網は、漏れインダクタンスＬｋ（トランスＴ１を介して反射される）及び整流器の寄生容量ＣＤ１を含む。
【0050】
一次側の場合、デュアルパスアクティブダンパー１１０２は、共通スナバコンデンサＣｓｎｕｂ２と、Ｃｓｎｕｂ２、ダイオードＤｓｎｕｂ２及びＶｇとして示されるクランプ電圧（他の任意の電圧であってもよいが、Ｖｇが簡便であり、エネルギーをリサイクルしてＶｇに戻す）を有するクランプパスと、Ｃｓｎｕｂ２、Ｒｓｎｕｂ２、アクティブスイッチＳ４（ＰチャネルＭＯＳＦＥＴ）及びダイオードＤ３を有するダンピングパスを含み、このダイオードＤ３は、ＰチャネルＭＯＳＦＥＴによるクランプパスの適切な動作に必要であり、ノード１１０６でのＶｒ２の負の変位に対する減衰を制限する。フライバックの一次側のクランプは、トランスの励磁電流を第１象限に維持することを可能にするアクティブクランプ機能を提供するため、パッシブ整流器（またはダイオードをエミュレートするアクティブ整流器）によって動作するフライバックコンバータにとって特に興味深いものである。これは、従来技術のアクティブクランプでは不可能な、コンバータを強制不連続モードに保つことによって電力を低減させるという利点を有する。
【0051】
二次側の場合、デュアルパスアクティブダンパー１１０４は、共通スナバコンデンサＣｓｎｕｂ１と、Ｃｓｎｕｂ１、ダイオードＤｓｎｕｂ１及びＶｏｕｔとして示されるクランプ電圧（他の任意の電圧であってもよいが、これも簡便であるため）を有するクランプパスと、Ｃｓｎｕｂ１、Ｒｓｎｕｂ１、アクティブスイッチＳ３（ＰチャネルＭＯＳＦＥＴ）及びダイオードＤ２を有するダンピングパスを含み、このダイオードＤ２は、ＰチャネルＭＯＳＦＥＴによるクランプパスの適切な動作に必要であり、ノード１１０８でのＶｒ１の負の変位に対する減衰を制限する。
【0052】
フライバックコンバータでは、スイッチＳ１を閉じる場合、トランスＴ１は結合インダクタのように機能し、整流器Ｄ１の両端に電圧Ｖｇ＋Ｖｏｕｔ（Ｔ１全体の巻数比が１であると仮定）を印加する。これにより、トランスＴ１のエアギャップ及び励磁インダクタンスにエネルギーが蓄積される。Ｖｏｕｔは出力コンデンサＣ１の電圧によってサポートされる。スイッチＳ１を開くと、整流器ダイオードＤ１は電流を導電してトランスＴ１に蓄積されたエネルギーを伝達し、出力コンデンサＣ１に電流を送達してＶｏｕｔをサポートし、前の半サイクルで使用された電荷を回復してＶｏｕｔをサポートする。
【0053】
図１１Ｂに示されるように、Ｓ１がＨＩＧＨ（ＯＮまたはＣＬＯＳＥＤ）にスイッチングしてトランスＴ１を充電させると、トランスＴ１の両端に電圧Ｖｇが印加されることにより、Ｌｋ及びＣＤ１の二次共振回路は共振し、ノード電圧Ｖｒ１はリンギングする。デュアルパスアクティブダンパー１１０４はＶｒ１をクランプし、遅延後にＳ３をＨＩＧＨにスイッチングしてＶｒ１を減衰させる。Ｓ１がＬＯＷ（ＯＦＦまたはＯＰＥＮ）にスイッチングしてＴ１を放電させると、Ｌｋ及びＣｏｓｓの一次共振網は共振し、ノード電圧Ｖｒ２はリンギングする。デュアルパスアクティブダンパー１１０２はＶｒ２をクランプし、遅延後にＳ４をＨＩＧＨにスイッチングしてＶｒ２を減衰させる。
【0054】
本発明の幾つかの例示的な実施形態が示され説明されたが、当業者は多数の変形例及び代替の実施形態を考えつくであろう。そのような変形例及び代替の実施形態が企図されており、添付の特許請求の範囲に定義されるような本発明の趣旨及び範囲から逸脱することなく作られ得る。
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【国際調査報告】