特表 2024-543746 回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-25

(54)【発明の名称】回路基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20241118BHJP

   H05K 3/46 20060101ALI20241118BHJP

【ＦＩ】

H05K1/02 C

H05K3/46 Q

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024535525

(86)(22)【出願日】2022-12-09

(85)【翻訳文提出日】2024-06-13

(86)【国際出願番号】 KR2022020028

(87)【国際公開番号】W WO2023113386

(87)【国際公開日】2023-06-22

(31)【優先権主張番号】10-2021-0177934

(32)【優先日】2021-12-13

(33)【優先権主張国・地域又は機関】KR

(31)【優先権主張番号】10-2021-0177974

(32)【優先日】2021-12-13

(33)【優先権主張国・地域又は機関】KR

(81)【指定国・地域】

(71)【出願人】

【識別番号】517099982

【氏名又は名称】エルジー イノテック カンパニー リミテッド

(74)【代理人】

【識別番号】100114188

【弁理士】

【氏名又は名称】小野 誠

(74)【代理人】

【識別番号】100119253

【弁理士】

【氏名又は名称】金山 賢教

(74)【代理人】

【識別番号】100129713

【弁理士】

【氏名又は名称】重森 一輝

(74)【代理人】

【識別番号】100137213

【弁理士】

【氏名又は名称】安藤 健司

(74)【代理人】

【識別番号】100183519

【弁理士】

【氏名又は名称】櫻田 芳恵

(74)【代理人】

【識別番号】100196483

【弁理士】

【氏名又は名称】川嵜 洋祐

(74)【代理人】

【識別番号】100160255

【弁理士】

【氏名又は名称】市川 祐輔

(74)【代理人】

【識別番号】100219265

【弁理士】

【氏名又は名称】鈴木 崇大

(74)【代理人】

【識別番号】100203208

【弁理士】

【氏名又は名称】小笠原 洋平

(74)【代理人】

【識別番号】100216839

【弁理士】

【氏名又は名称】大石 敏幸

(74)【代理人】

【識別番号】100228980

【弁理士】

【氏名又は名称】副島 由加里

(74)【代理人】

【識別番号】100151448

【弁理士】

【氏名又は名称】青木 孝博

(74)【代理人】

【識別番号】100146318

【弁理士】

【氏名又は名称】岩瀬 吉和

(72)【発明者】

【氏名】イ，スミン

(72)【発明者】

【氏名】シン，ジョンベ

(72)【発明者】

【氏名】チョン，ジェフン

(72)【発明者】

【氏名】チョン，ジチュル

【テーマコード（参考）】

5E316

5E338

【Ｆターム（参考）】

5E316AA32

5E316AA43

5E316CC09

5E316CC10

5E316CC18

5E316CC32

5E316CC33

5E316CC38

5E316CC39

5E316DD24

5E316DD32

5E316DD33

5E316EE31

5E316FF07

5E316FF08

5E316FF09

5E316FF14

5E316HH22

5E316HH24

5E316HH25

5E316JJ12

5E316JJ13

5E316JJ24

5E316JJ27

5E338AA03

5E338AA16

5E338BB03

5E338BB14

5E338BB17

5E338BB19

5E338BB75

5E338CC09

5E338EE23

5E338EE24

5E338EE60

(57)【要約】

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上面に配置された第２絶縁層とを含み、前記第２絶縁層は、キャビティを含み、前記キャビティは、前記第２絶縁層の内側方向に向かって凸状の複数の凸部を含む平面形状を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層の上面に配置された第２絶縁層と、を含み、
前記第２絶縁層は、キャビティを含み、
前記キャビティは、
前記第２絶縁層の内側方向に向かって凸状の複数の凸部を含む平面形状を有する、回路基板。

【請求項2】

前記第１絶縁層を貫通する第１貫通電極と、
前記第２絶縁層を貫通する第２貫通電極と、を含み、
前記キャビティの内壁の傾斜角は、
前記第２貫通電極の側面の傾斜角に対応する、請求項１に記載の回路基板。

【請求項3】

前記キャビティの内壁は、
前記キャビティの一側に位置する第１内壁と、
前記キャビティの他側に位置し、前記第１内壁と対向する第２内壁と、を含み、
前記第２貫通電極は、
前記第２貫通電極の一側の第１側面と、
前記第１側面と反対となる前記第２貫通電極の他側の第２側面と、を含み、
前記キャビティの前記第１内壁の傾斜角は、前記第２貫通電極の前記第１側面の傾斜角に対応し、
前記キャビティの前記第２内壁の傾斜角は、前記第２貫通電極の前記第２側面の傾斜角に対応する、請求項２に記載の回路基板。

【請求項4】

前記第１内壁の傾斜角は、前記キャビティの底面と前記第１内壁との間の内角であり、
前記第２内壁の傾斜角は、前記キャビティの底面と前記第２内壁との間の内角であり、
前記第２貫通部電極の前記第１側面の傾斜角は、前記第２貫通電極の下面と前記第１側面との間の内角であり、
前記第２貫通電極の前記第２側面の傾斜角は、前記第２貫通電極の下面と前記第２側面との間の内角であり、
前記第１内壁、前記第２内壁、前記第１側面、および前記第２側面のそれぞれの傾斜角は、９１度～１１５度の範囲を満たす、請求項３に記載の回路基板。

【請求項5】

前記キャビティの内壁の少なくとも一部に配置された金属層をさらに含む、請求項１に記載の回路基板。

【請求項6】

前記第１絶縁層の上面と前記第２絶縁層の下面との間に配置された第１回路パターン層を含み、
前記第１回路パターン層は、
前記キャビティの底面と垂直に重なる前記第１絶縁層の第１領域に配置された第１パッドを含む、請求項１に記載の回路基板。

【請求項7】

前記第１回路パターン層は、
前記第１パッドと離隔し、前記キャビティの内壁と垂直に重なる第２パッドを含む、請求項６に記載の回路基板。

【請求項8】

前記第１パッドの厚さは、前記第２パッドの厚さよりも大きい、請求項７に記載の回路基板。

【請求項9】

前記第１回路パターン層は、
前記第１絶縁層の上面に配置された第１金属層と、
前記第１金属層上に配置された第２金属層と、を含み、
前記第１パッドは、前記第１および第２金属層を含み、
前記第２パッドは、前記第１金属層のみを含む、請求項７に記載の回路基板。

【請求項10】

前記第２絶縁層は、
前記第１絶縁層の上面に隣接する前記キャビティの内壁に形成され、前記第２絶縁層の内側方向に凹状の凹部を含み、
前記凹部の少なくとも一部は、
前記キャビティの内壁と垂直に重なる、請求項１に記載の回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

実施例は、回路基板およびこれを含む半導体パッケージに関する。

【背景技術】

【0002】

最近、無線データトラフィックの需要を満たすために、改善された５Ｇ（５世代）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。

【0003】

高いデータ伝送率を達成するために、５Ｇ通信システムは、超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ（２８ＧＨｚ）、３８ギガ（３８ＧＨｚ）またはそれ以上の周波数）を使用する。このような高い周波数帯域は、波長の長さによってｍｍＷａｖｅと呼ばれる。

【0004】

超高周波帯域における電波の経路損失の緩和および電波の伝送距離を増加させるために、５Ｇ通信システムでは、ビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多重入出力（ｍａｓｓｉｖｅ ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）などの集積化技術が開発されている。

【0005】

このような周波数帯域で波長の何百個のアクティブアンテナで構成できることを考慮すると、アンテナシステムが相対的に大きくなることがある。

【0006】

これは、アクティブアンテナシステムを構成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板、そして基底帯域（ｂａｓｅｂａｎｄ）基板が一つの小型装置（ｏｎｅ ｃｏｍｐａｃｔｕｎｉｔ）に集積されなければならないということを意味する。

【0007】

これにより、従来の５Ｇ通信システムに適用される回路基板は、複数の基板が集積化された構造を有し、これにより、相対的に厚い厚さを有していた。これにより、従来は、回路基板を構成する絶縁層の厚さを薄くすることにより、回路基板の全体的な厚さを減らした。

【0008】

しかし、前記絶縁層の厚さを薄くして回路基板を作製するには限界があり、さらに前記絶縁層の厚さが薄くなることにより、回路パターンが安定して保護されないという問題がある。

【0009】

これにより、最近では、レーザやサンドブラスト（ｓａｎｄ ｂｌａｓｔ）を用いて回路基板にキャビティを形成し、前記形成されたキャビティ内に素子を配置することにより、素子の全体的な厚さを減少させた。

【0010】

一般的なキャビティ形成工程は、レーザやサンドブラストを用いて回路基板を形成した後に、キャビティの内壁の残骸を除去するためのデスミア工程を必須に行うべきであった。前記デスミア工程とは、前記キャビティの内壁をエッチングにより除去する工程を意味する。

【0011】

しかし、上記のようにデスミア工程が行われる場合、前記キャビティの内壁の一部が除去されることにより、キャビティのサイズの拡張が行われ、これにより前記キャビティのサイズが目標サイズよりも大きくなるという問題がある。

【0012】

そして、前記キャビティのサイズが目標サイズよりも大きくなる場合、回路パターンを配置できない領域であるデッド領域が増加し、これにより回路集積度が減少するか、回路基板の水平方向の幅または垂直方向の厚さが増加するという問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0013】

実施例は、キャビティのサイズが拡張されることを防止できる回路基板およびこれを含む半導体パッケージを提供しようとする。

【0014】

また、実施例は、キャビティの内壁の傾斜角を改善できる回路基板およびこれを含む半導体パッケージを提供しようとする。

【0015】

また、実施例は、回路集積度を向上させることができる回路基板およびこれを含む半導体パッケージを提供しようとする。

【0016】

また、実施例では、動作特性が改善された回路基板およびこれを含む半導体パッケージを提供しようとする。

【0017】

実施例で解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた他の技術的課題は、下記の記載から本発明が属する技術分野における通常の知識を有した者にとって明確に理解できるであろう。

【課題を解決するための手段】

【0018】

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上面に配置された第２絶縁層とを含み、前記第２絶縁層は、キャビティを含み、前記キャビティは、前記第２絶縁層の内側方向に向かって凸状の複数の凸部を含む平面形状を有する。

【0019】

また、前記回路基板は、前記第１絶縁層を貫通する第１貫通電極と、前記第２絶縁層を貫通する第２貫通電極とを含み、前記キャビティの内壁の傾斜角は、前記第２貫通電極の側面の傾斜角に対応する。

【0020】

また、前記キャビティの内壁は、前記キャビティの一側に位置する第１内壁と、前記キャビティの他側に位置し、前記第１内壁と対向する第２内壁とを含み、前記第２貫通電極は、前記第２貫通電極の一側の第１側面と、前記第１側面と反対となる前記第２貫通電極の他側の第２側面とを含み、前記キャビティの前記第１内壁の傾斜角は、前記第２貫通電極の前記第１側面の傾斜角に対応し、前記キャビティの前記第２内壁の傾斜角は、前記第２貫通電極の前記第２側面の傾斜角に対応する。

【0021】

また、前記第１内壁の傾斜角は、前記キャビティの底面と前記第１内壁との間の内角であり、前記第２内壁の傾斜角は、前記キャビティの底面と前記第２内壁との間の内角であり、前記第２貫通部電極の前記第１側面の傾斜角は、前記第２貫通電極の下面と前記第１側面との間の内角であり、前記第２貫通電極の前記第２側面の傾斜角は、前記第２貫通電極の下面と前記第２側面との間の内角であり、前記第１内壁、前記第２内壁、前記第１側面、および前記第２側面のそれぞれの傾斜角は、９１度～１１５度の範囲を満たす。

【0022】

また、前記回路基板は、前記キャビティの内壁の少なくとも一部に配置された金属層をさらに含む。

【0023】

また、前記回路基板は、前記第１絶縁層の上面と前記第２絶縁層の下面との間に配置された第１回路パターン層を含み、前記第１回路パターン層は、前記キャビティの底面と垂直に重なる前記第１絶縁層の第１領域に配置された第１パッドを含む。

【0024】

また、前記第１回路パターン層は、前記第１パッドと離隔し、前記キャビティの内壁と垂直に重なる第２パッドを含む。

【0025】

また、前記第１パッドの厚さは、前記第２パッドの厚さよりも大きい。

【0026】

また、前記第１回路パターン層は、前記第１絶縁層の上面に配置された第１金属層と、前記第１金属層上に配置された第２金属層とを含み、前記第１パッドは、前記第１および第２金属層を含み、前記第２パッドは、前記第１金属層のみを含む。

【0027】

また、前記第２絶縁層は、前記第１絶縁層の上面に隣接する前記キャビティの内壁に形成され、前記第２絶縁層の内側方向に凹状の凹部を含み、前記凹部の少なくとも一部は、前記キャビティの内壁と垂直に重なる。

【0028】

また、前記キャビティの前記凸部の曲率半径は、前記第２貫通電極の上面の曲率半径に対応する。

【0029】

また、前記回路基板は、前記第２絶縁層の上面に配置された第３絶縁層を含み、前記キャビティは、前記第２絶縁層に形成された第１パートと、前記第３絶縁層に形成され、前記第１パートと連結された第２パートを含む。

【0030】

また、前記キャビティの内壁は、前記キャビティの第１パートの第１部分と、前記キャビティの前記第２パートの第２部分と、前記第１部分の上端と前記第２部分の下端との間を連結し、前記第１部分と垂直に重なる前記第３絶縁層の下面の第３部分とを含む。

【0031】

また、前記キャビティの内壁は、鋸歯状の垂直断面形状を有する。

【0032】

一方、実施例に係る半導体パッケージは、第１絶縁層と、前記第１絶縁層の上面に配置され、キャビティを含む第２絶縁層と、前記第１絶縁層の上面と前記第２絶縁層の下面との間に配置され、前記キャビティの底面と垂直に重なる第１パッドを含む第１回路パターン層と、前記第１回路パターン層の前記第１パッド上に配置された接続部と、前記接続部上に実装された素子とを含み、前記キャビティは、前記キャビティから離れる方向に凸状の複数の凸部を含む平面形状を有する。

【0033】

一方、他の実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上面に配置され、キャビティを含む第２絶縁層と、前記第キャビティを含む前記第２絶縁層の内壁に配置される遮蔽層とを含み、前記キャビティの一側における前記遮蔽層の上面の幅は、前記キャビティの一側における前記遮蔽層の下面の幅よりも大きい。

【0034】

一方、他の実施例に係る半導体パッケージは、第１絶縁層と、前記第１絶縁層の上面に配置され、キャビティを含む第２絶縁層と、前記第キャビティを含む前記第２絶縁層の内壁に配置される遮蔽層と、前記第１絶縁層の上面のうち前記キャビティと垂直に重なり、前記第２絶縁層および前記遮蔽層と接しない第１領域上に配置された第１－１パッドを含む第１回路パターン層と、前記第１回路パターン層の前記第１－１パッド上に配置された接続部と、前記接続部上に実装された素子とを含み、前記遮蔽層は、前記キャビティを介して露出された側面を含み、前記遮蔽層の前記側面は、前記キャビティに向かって凸状の複数の凸部を含む平面形状を有し、前記キャビティの一側における前記遮蔽層の上面の幅は、前記キャビティの一側における前記遮蔽層の下面の幅よりも大きい。

【発明の効果】

【0035】

実施例の回路基板は、キャビティが形成された少なくとも一つの絶縁層を含む。前記キャビティは、ダミー電極が形成された状態でキャビティの一部を形成し、それにより前記キャビティの一部を介して露出された前記ダミー電極をエッチングにより除去することによって形成され得る。これにより、実施例では、比較例のようなデスミア工程が不要である。そして、実施例では、前記デスミア工程を行なわないことによってキャビティのサイズの拡張の問題を解決することができる。これにより、実施例では、目標サイズと実質的に同じサイズを有するキャビティの形成が可能であり、これによる回路集積度を向上させることができる。

【0036】

また、実施例では、前記キャビティのサイズの拡張を防止することができ、これにより前記キャビティの拡張によって生じるデッド領域を最小化することができる。これを通じて、実施例では、前記デッド領域を最小化することによって、回路基板の水平方向の幅および垂直方向の厚さを最小化することができる。これを通じて、実施例では、回路基板および半導体パッケージのスリム化が可能である。

【0037】

また、本実施例では、前記ダミー電極が形成された状態で前記ダミー電極のエッチングを通じて最終的なキャビティを形成する。これにより、前記キャビティが形成された絶縁層がガラス繊維を含む絶縁物質で構成された場合、前記キャビティを介して前記ガラス繊維が露出されるという問題を解決することができる。例えば、比較例では、前記キャビティを介してガラス繊維が露出されるという問題があり、前記ガラス繊維の露出によって前記キャビティ内に配置される素子の動作特性が低下することがある。これに対して、実施例では、前記ダミー電極が配置された状態でキャビティが形成されることにより、前記ガラス繊維が前記ダミー電極を貫通してキャビティ内に突出できず、これにより前記ダミー電極をエッチングにより除去した後にも、前記ガラス繊維が前記キャビティに突出しない構造を有することができる。これを通じて、実施例では、回路基板の製品信頼性をさらに向上させることができる。

【0038】

また、前記キャビティを含む絶縁層の内壁には、遮蔽層を備えられ得る。前記遮蔽層は、絶縁層を貫通する貫通電極よりも小さい幅を有する。さらに、前記遮蔽層の上面の幅は、下面の幅よりも大きい。これを通じて、実施例では、前記遮蔽層を用いて、前記キャビティが形成された領域とそれ以外の領域との間の信号干渉を最小限に抑えることができ、これによる動作特性を向上させることができる。

【0039】

さらに、実施例は、前記遮蔽層の上面の幅が下面の幅よりも大きいようにして、回路基板の外側に向かう方向に熱伝達経路を形成することができる。例えば、前記実施例のキャビティ内には、素子を配置することができ、前記素子から熱が発生することがある。このとき、実施例では、前記遮蔽層を用いて前記素子から発生した熱を回路基板の外側に伝達することができ、これを通じて回路基板の放熱特性を向上させることができる。

【0040】

また、実施例における遮蔽層の上面には、下面に向かって凹状の凹部が形成される。前記凹部は、前記キャビティを含む絶縁層の内壁の少なくとも一部を露出することができる。このとき、前記キャビティ内に素子が実装された状態で、前記キャビティをモールディングするモールディング層を形成して半導体パッケージを製造することができる。このとき、前記モールディング層は、金属層との密着力よりも誘電層との密着力がさらに高い。これにより、実施例では、前記モールディング層の少なくとも一部が前記遮蔽層の凹部を充填しながら、前記キャビティを含む絶縁層の内壁の少なくとも一部と接触するようにする。これを通じて、実施例では、前記絶縁層と前記モールディング層との間の密着力を向上させることができる。

【0041】

また、実施例の第１回路パターン層は、第１絶縁層の上面のうち第１領域Ｒ１と垂直に重なる領域に配置された第１－１パッドおよび第２領域と垂直に重なる領域に配置された第１－２のパッドを含む。実施例は、前記キャビティを含む第２絶縁層の内壁のうち少なくとも一部には、遮蔽層が配置されないようにする。このとき、実施例は、前記遮蔽層が配置されていない領域に前記第１－１パッドと第１－２パッドとを直接連結するトレースを配置する。これにより、実施例では、前記第１－１パッドと前記第１－２パッドとの間の信号経路の長さを比較例に比べて減らすことができ、これを通じて信号経路が長くなることによって発生する信号損失を最小限に抑えることができる。また、実施例は、前記第１－１パッドと前記第１－２パッドとを直接連結するトレースを配置することによって回路基板の回路集積度を向上させることができ、これを通じて回路基板の全体的な体積を減らすことができる。

【図面の簡単な説明】

【0042】

【図1】第１実施例に係る回路基板の断面図である。

【図2】第１実施例に係る回路基板の一部構成を省略した平面図である。

【図3】第２実施例に係る回路基板を示す図である。

【図4】図３の回路基板の一部構成の詳細層構造を示す図である。

【図5】第３実施例に係る回路基板を示す図である。

【図6】第４実施例に係る回路基板を示す図である。

【図7】第５実施例に係る回路基板を示す図である。

【図8】第６実施例に係る回路基板を示す図である。

【図9】図８の第６実施例に係る回路基板の一部構成を省略した平面図である。

【図10】第７実施例に係る回路基板を示す図である。

【図11】第８実施例に係る回路基板を示す図である。

【図12】第９実施例に係る回路基板を示す図である。

【図13】図１２の回路基板の一部構成の詳細層構造を示す図である。

【図14】図１２の第３パッドの第１変形例を示す図である。

【図15】図１２の第３パッドの第２変形例を示す図である。

【図16】第１０実施例に係る回路基板を示す図である。

【図17】図１６の回路基板の一部構成を省略した平面図である。

【図18】実施例に係る半導体パッケージを示す図である。

【図19】図３に示す回路基板の製造方法を工程順に示す図である。

【図20】図３に示す回路基板の製造方法を工程順に示す図である。

【図21】図３に示す回路基板の製造方法を工程順に示す図である。

【図22】図３に示す回路基板の製造方法を工程順に示す図である。

【図23】図３に示す回路基板の製造方法を工程順に示す図である。

【図24】図３に示す回路基板の製造方法を工程順に示す図である。

【図25】図３に示す回路基板の製造方法を工程順に示す図である。

【図26】図３に示す回路基板の製造方法を工程順に示す図である。

【発明を実施するための形態】

【0043】

以下、添付された図面を参照して、本明細書の望ましい実施例を詳しく説明する。

【0044】

但し、本発明の技術思想は、説明される一部実施例に限定されず、互いに異なる多様な形態で実現され得、本発明の技術思想の範囲内であれば、実施例間にその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。

【0045】

また、本発明の実施例で使用される用語（技術および科学的用語を含む）は、明らかに特に定義されて記述されない限り、本発明が属する技術分野で通常の知識を有した者にとって一般的に理解され得る意味と解釈され得、辞書に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈することができるであろう。

【0046】

また、本発明の実施例で使用される用語は、実施例を説明するためのものであり、本発明を制限しようとするものではない。本明細書において、単数形は、文句で特に言及しない限り、複数形も含むことができ、「Ａおよび（と）Ｂ、Ｃのうち少なくとも一つ（または一つ以上）」と記載される場合、Ａ、Ｂ、Ｃで組み合わせできるすべての組み合わせのうち一つ以上を含むことができる。

【0047】

また、本発明の実施例の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を使用することができる。このような用語は、その構成要素を他の構成要素と区別するためのものに過ぎず、その用語によって当該構成要素の本質や順番または手順などが確定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」、または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結、結合または連結される場合のみならず、その構成要素とその他の構成要素との間にあるまた他の構成要素によって「連結」、「結合」、または「接続」される場合も含むことができる。

【0048】

また、各構成要素の「上（うえ）または、下（した）」に形成または配置されるものと記載される場合、上（うえ）または下（した）は、二つの構成要素が互いに直接接触する場合のみならず、一つ以上のまた他の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（うえ）または下（した）」と表現される場合、一つの構成要素を基準に上側方向のみならず、下側方向の意味も含むことができる。

【0049】

－電子デバイス－

【0050】

実施例の説明に先立ち、実施例の回路基板にチップを実装した構造を有する半導体パッケージは、電子デバイスに含まれ得る。

【0051】

このとき、電子デバイスは、メインボード（図示せず）を含む。前記メインボードは、多様な部品と物理的及び／または電気的に連結され得る。例えば、メインボードは、実施例のパッケージ基板と電気的に連結され得る。前記パッケージ基板には、多様なチップが実装され得る。主に、前記パッケージ基板には、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、アンテナチップ、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーション前記プロセッサチップと、アナログ－デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが実装され得る。

【0052】

そして、実施例では、前記電子デバイスのメインボードと連結される半導体パッケージの厚さを減少しながら、一つの基板に互いに異なる種類の少なくとも２つのチップを実装できる半導体パッケージを提供する。

【0053】

このとき、前記電子デバイスは、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビ（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであり得る。但し、これに限定されず、これらに加えてデータを処理する任意の他の電子機器であり得ることは言うまでもない。

【0054】

以下では、実施例に係る回路基板およびこれを含むパッケージ基板について説明する。

【0055】

－回路基板－

【0056】

図１は、第１実施例に係る回路基板の断面図であり、図２は、第１実施例に係る回路基板の一部構成を省略した平面図である。

【0057】

実施例に係る回路基板は、第１絶縁層１１１、第２絶縁層１１２、第１回路パターン層１２１、第２回路パターン層１２２、第３回路パターン層１２３、第１貫通電極１３１、第２貫通電極１３２、第１保護層１４１、および第２保護層１４２を含む。

【0058】

前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは、リジッド（ｒｉｇｉｄ）またはフレキシブル（ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つはガラスまたはプラスチックを含むことができる。詳細には、前記第１絶縁層１１１および第２絶縁層１１２の少なくとも一つは、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラスなどの化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリカーボネート（ＰＣ）などの強化或は延性プラスチックを含むか、サファイアを含むことができる。

【0059】

また、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは、光等方性フィルムを含むことができる。一例として、前記第１絶縁層１１１および第２絶縁層１１２の少なくとも一つは、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。

【0060】

また、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは 無機フィラーおよび絶縁樹脂を含む材料で形成され得る。例えば、前記第１絶縁層１１１および第２絶縁層１１２を構成する材料しして、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂とともにシリカ、アルミナなどの無機フィラーなどの補強材が含まれた樹脂、具体的にはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）、ＦＲ－４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＰＩＤ（Ｐｈｏｔｏ Ｉｍａｇａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ ｒｅｓｉｎ）、ＢＴなどが使用され得る。

【0061】

また、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは、部分的に曲面を有して曲がることがある。すなわち、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記第１絶縁層１１１および第２絶縁層１１２のうち少なくとも一つは、終端が曲面を有して曲がるか、ランダムな曲率を含む表面を有して曲がるか折曲がることがある。

【0062】

前記第１絶縁層１１１と第２絶縁層１１２は、互いに同じ絶縁物質を含むことができ、これとは異なって互いに異なる絶縁物質を含むことができる。一例として、前記第１回路パターン層１２１は、プリプレグを含み、前記第２絶縁層１１２は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）であり得る。

【0063】

前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さは、１０μｍ～６０μｍの範囲を満たすことができる。例えば、前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さは、１２μｍ～４５μｍの範囲を満たすことができる。例えば、前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さは、１５μｍ～３０μｍの範囲を満たすことができる。

【0064】

ただし、図面には、前記第１絶縁層１１１と第２絶縁層１１２とが互いに同じ厚さを有するものとして示したが、これに限定されない。例えば、前記第１絶縁層１１１と第２絶縁層１１２とは、互いに異なる厚さを有することができる。

【0065】

例えば、前記第１絶縁層１１１は、１０μｍ～６０μｍの範囲を満たすことができる。前記第２絶縁層１１２は、上記記載した１０μｍ～６０μｍの範囲内で、前記第１絶縁層１１１の厚さよりも小さいまたは大きい厚さを有することができる。

【0066】

前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さは、厚さ方向に互いに隣接する回路層間の垂直距離を意味することができる。例えば、前記第１絶縁層１１１の厚さは、第１回路パターン層１２１の下面と第３回路パターン層１２３の上面との間の垂直距離を意味することができる。例えば、前記第２絶縁層１１２の厚さは、前記第１回路パターン層１２１の上面と第２回路パターン層１２２の下面との間の垂直距離を意味することができる。

【0067】

前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さが１０μｍ未満であると、これに対応するように厚さ方向に隣接する回路層間の距離が近くなり、これにより、相互間の信号干渉による動作特性が低下することがある。また、前記第１絶縁層１１１および第２絶縁層１１２の厚さが６０μｍを超えると、回路基板の全体的な厚さが増加することがある。また、前記第１絶縁層１１１および第２絶縁層１１２のそれぞれの厚さが６０μｍを超えると、これに対応して貫通電極の厚さも増加し、これによる信号伝送距離が増加して信号伝送損失が増加することがある。

【0068】

一方、前記第２絶縁層１１２は、キャビティ１５０を含むことができる。前記キャビティ１５０は、前記第２絶縁層１１２を貫通することができる。ただし、実施例はこれに限定されず、前記キャビティ１５０は、前記第２絶縁層１１２を非貫通して形成され得る。ただし、前記キャビティ１５０が前記第２絶縁層１１２を非貫通する場合、前記キャビティ１５０の底面１５０－１は、前記第１回路パターン層１２１の上面よりも低く位置することができる。すなわち、前記キャビティ１５０がストッパ層の形成されていない状態でレーザ加工条件を調節して形成される場合、前記キャビティ１５０の底面１５０－１は、前記第１絶縁層１１１の上面（または、第１回路パターン層の下面）と前記第１回路パターン層１２１の上面との間に位置することができる。例えば、前記ストッパ層がない状態で前記キャビティ１５０を非貫通構造に形成する場合、前記レーザ加工条件は、前記キャビティ１５０の底面１５０－１が前記第１絶縁層１１１の上面と前記第１回路パターン層１２１の上面との間に位置するように調節され得る。ただし、以下では、前記キャビティ１５０が前記第２絶縁層１１２を貫通して形成されるものとして説明する。

【0069】

前記キャビティ１５０が前記第２絶縁層１１２を貫通する場合、前記キャビティ１５０の底面１５０－１は、前記キャビティ１５０と垂直に重なる領域の第１絶縁層１１１の上面であり得る。

【0070】

前記キャビティ１５０の内壁は、一定の傾斜を有することができる。例えば、前記キャビティ１５０の内壁は、第１内壁１５０－２および第２内壁１５０－３を含むことができる。前記キャビティ１５０の第１内壁１５０－２は、前記キャビティ１５０の垂直断面における前記キャビティ１５０の一側の傾斜面を意味することができる。また、前記キャビティ１５０の第２内壁１５０－３は、前記キャビティ１５０の垂直断面における前記キャビティ１５０の一側と反対となる他側の傾斜面を意味することができる。例えば、前記キャビティ１５０の第１内壁１５０－２と前記第２内壁１５０－３とは、前記キャビティ１５０の垂直断面で互いに対向することができる。

【0071】

前記キャビティ１５０の第１内壁１５０－２は、前記第２絶縁層１１２の上面から前記第２絶縁層１１２の下面に向かうほど幅が減少するように第１方向に傾斜した傾斜を有することができる。

【0072】

また、前記キャビティ１５０の第２内壁１５０－３は、前記第２絶縁層１１２の上面から前記第２絶縁層１１２の下面に向かうほど幅が減少するように前記第１方向とは異なる第２方向に傾斜した傾斜を有することができる。前記キャビティ１５０の第１内壁１５０－２が傾斜した第１方向は、前記第２内壁１５０－３が傾斜した第２方向の対称方向を意味することができる。

【0073】

前記キャビティ１５０の第１内壁１５０－２の傾斜角は、９０度に近くてもよい。前記キャビティ１５０の第１内壁１５０－２の傾斜角は、前記キャビティ１５０の底面１５０－１と前記キャビティ１５０の第１内壁１５０－２との間の内角を意味することができる。前記キャビティ１５０の第１内壁１５０－２の傾斜角は、９１度～１１５度の範囲を満たすことができる。前記キャビティ１５０の第１内壁１５０－２の傾斜角は、９３度～１１２度の範囲を満たすことができる。前記キャビティ１５０の第１内壁１５０－２の傾斜角は、９５度～１１０度の範囲を満たすことができる。前記キャビティ１５０の第１内壁１５０－２の傾斜角が９１度未満の場合、前記キャビティ１５０の加工条件に応じて前記第１内壁１５０－２の傾斜角が鋭角を有することがあり。これにより、前記キャビティ１５０内に素子を実装する過程で工程性が低下することがある。また、前記キャビティ１５０の第１内壁１５０－２の傾斜角が９１度未満の場合、前記キャビティ１５０内に素子を実装する過程で前記素子の位置がずれるという問題が発生することがあり、これのよる素子の実装性が低下することがある。また、前記キャビティ１５０の第１内壁１５０－２の傾斜角が１１５度を超える場合、前記キャビティ１５０の上部幅（例えば、前記キャビティ１５０の厚さ方向への全体領域のうち前記第２絶縁層１１２の上面に隣接する領域）と、前記キャビティ１５０の下部幅（例えば、前記キャビティ１５０の厚さ方向の全体領域のうち前記第２絶縁層１１２の下面に隣接する領域）との差が大きくなることがある。前記キャビティ１５０の下部幅と上部幅との差が大きくなる場合、回路パターンが配置できないデッド領域の面積が増加し、これによる回路集積度が低下するか、回路基板の全体的な体積が大きくなることがある。

【0074】

一方、前記キャビティ１５０の第２内壁１５０－３の傾斜角は、９０度に近くてもよい。前記キャビティ１５０の第２内壁１５０－３の傾斜角は、前記キャビティ１５０の底面１５０－１と前記第２内壁１５０－３との間の内角を意味することができる。前記キャビティ１５０の第１内壁１５０－２の傾斜角に対応することができる。ここで、傾斜角に対応するということは、前記第１内壁１５０－２の傾斜角と前記第２内壁１５０－３の傾斜角との差が１０度以下、８度以下、５度以下、または２度以下であることを意味することができる。

【0075】

これにより、前記キャビティ１５０の第２内壁１５０－３の傾斜角は、９１度～１１５度の範囲、９３度～１１２度の範囲、または９５度～１１０度の範囲を満たすことができる。

【0076】

このとき、前記キャビティ１５０の第１内壁１５０－２および第２内壁１５０－３が有する傾斜角は、後述する第２貫通電極１３２の側面の傾斜角に対応することができる。前記側面の傾斜角に対応するということは、前記第２貫通電極１３２の側面の傾斜角と前記キャビティ１５０の内壁の傾斜角との差が５度以下、３度以下、または２度以下であることを意味することができる。

【0077】

例えば、前記キャビティ１５０の内壁は、前記第２貫通電極１３２と同じ条件で形成されたダミー電極（後述）の側面に対応する傾斜角を有することができる。このとき、前記ダミー電極は、前記第２貫通電極１３２の製造時に、前記第２貫通電極１３２の工程条件と実質的に同じ条件で前記第２貫通電極１３２と共に形成される。これにより、キャビティ１５０の内壁の傾斜角は、前記第２貫通電極１３２の側面の傾斜角に対応することができる。

【0078】

前記キャビティ１５０の内壁の傾斜角およびその形状については、以下でより詳細に説明する。

【0079】

前記第１絶縁層１１１および第２絶縁層１１２の表面には、回路パターン層が配置され得る。

【0080】

例えば、第１絶縁層１１１の上面と第２絶縁層１１２の下面との間には、第１回路パターン層１２１が配置され得る。例えば、前記第１回路パターン層１２１は、前記第１絶縁層１１１の上面の上に配置され得る。

【0081】

また、前記第２絶縁層１１２の上面には、第２回路パターン層１２２が配置され得る。例えば、前記第２回路パターン層１２２は、前記第２絶縁層１１２の上面の上に配置され得る。

【0082】

また、前記第１絶縁層１１１の下面には、第３回路パターン層１２３が配置され得る。例えば、前記第３回路パターン層１２３は、前記第１絶縁層１１１の下面の下に配置され得る。

【0083】

前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、電気信号を伝達する配線であって、電気導電性の高い金属物質で形成され得る。このために、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質で形成され得る。また、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、ボンディング力に優れる金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、および亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダーペーストで形成され得る。好ましくは、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、電気導電性が高く、かつ価格が比較的安価な銅（Ｃｕ）で形成され得る。

【0084】

前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、それぞれ５μｍ～５０μｍの範囲の厚さを有することができる。例えば、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、それぞれ１０μｍ～４０μｍの範囲の厚さを有することができる。例えば、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、それぞれ１５μｍ～３０μｍの範囲の厚さを有することができる。前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３の厚さが５μｍ未満であると、回路パターンの抵抗が増加し、これによる信号伝送損失が増加することがある。前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３の厚さが５μｍ未満であると、当該回路パターン層に伝達できる信号の許容電流が減少し、これによる信号伝送速度が減少するなどの通信性能に問題が発生することがある。また、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３の厚さが５０μｍを超えると、これによる当該回路パターンの線幅が増加し、これによる回路パターンの微細化が困難であり得る。また、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３の厚さが５０μｍを超えると、これに対応するように回路基板の厚さが増加することがある。

【0085】

前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、およびＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。そして、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、製造工法によって互いに異なる層構造を有することができる。一例として、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、それぞれがＭＳＡＰ工法で製造されるこれによって３層構造を有することができる。他の例として、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、ＳＡＰ工法で製造されることにより、２層構造を有することができる。これについては以下で説明する。

【0086】

一方、前記第１回路パターン層１２１、第２回路パターン層１２２、および第３回路パターン層１２３は、それぞれトレースおよびパッドを含む。

【0087】

前記トレースは、電気信号を伝達する長いライン形状の配線を意味する。そして、前記パッドは、チップなどの部品が実装される実装パッドであるか、外部ボードとの連結のためのコアパッドまたはＢＧＡパッドであるか、貫通電極と連結されるパッドを意味することができる。

【0088】

特に、前記第１回路パターン層１２１は、パッド１２１Ｐを含むことができる。前記パッド１２１Ｐは、後に素子が実装される実装パッドを意味することができる。

【0089】

具体的には、前記第１絶縁層１１１の上面は、前記キャビティ１５０と垂直に重なって前記第２絶縁層１１２と接触しない第１領域Ｒ１を含む。また、前記第１絶縁層１１１の上面は、前記第２絶縁層１１２と接触する第２領域Ｒ２を含むことができる。前記第１絶縁層１１１の上面の第２領域Ｒ２は、前記キャビティ１５０の底面１５０－１と垂直に重ならない領域を意味することができる。ただし、前記第１絶縁層１１１の上面の第２領域Ｒ２において、前記第１領域Ｒ１に隣接する部分は、前記キャビティ１５０の第１内壁１５０－２および第２内壁１５０－３と垂直になり得る。

【0090】

前記パッド１２１Ｐは、前記第１回路パターン層１２１のうち前記第１絶縁層１１１の前記第１領域Ｒ１上に配置され得る。前記パッド１２１Ｐは、前記キャビティ１５０と垂直に重なり、これにより前記キャビティ１５０を介して上面が露出され得る。これにより、前記パッド１２１Ｐは、前記キャビティ１５０内に素子が実装される場合、前記素子と連結される実装パッドとして機能することができる。

【0091】

前記第１絶縁層１１１の下面には、第１保護層１４１が配置され得る。

【0092】

前記第１保護層１４１は、前記第３回路パターン層１２３の下面と垂直に重なり、前記第３回路パターン層１２３の下面の少なくとも一部を露出する開口部（図示せず）を含むことができる。

【0093】

また、前記第２絶縁層１１２の上面には、第２保護層１４２が配置され得る。前記第２保護層１４２は、前記第１回路パターン層１２１の上面と垂直に重なり、前記第３回路パターン層１２３の上面の少なくとも一部を露出する開口部（図示せず）を含むことができる。

【0094】

前記第１保護層１４１および第２保護層１４２は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、前記第１保護層１４１および第２保護層１４２は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記第１保護層１４１および第２保護層１４２は、エポキシアクリレート系の樹脂を含むことができる。詳細には、前記第１保護層１４１および第２保護層１４２は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマーなどを含むことができる。ただし、実施例はこれに限定されず、前記第１保護層１４１および第２保護層１４２は、フォトソルダーレジスト層、カバーレイ（ｃｏｖｅｒ－ｌａｙ）、および高分子物質のうちいずれか一つであり得ることは言うまでもない。

【0095】

前記第１保護層１４１および第２保護層１４２の厚さは、１μｍ～２０μｍであり得る。前記第１保護層１４１および第２保護層１４２の厚さは、１μｍ～１５μｍであり得る。例えば、前記第１保護層１４１および第２保護層１４２の厚さは、５μｍ～２０μｍであり得る。前記第１保護層１４１および第２保護層１４２の厚さが２０μｍを超える場合には、回路基板の厚さが増加することがある。前記第１保護層１４１および第２保護層１４２の厚さが１μｍ未満の場合には、回路基板に含まれた回路パターン層が安定して保護されないことによる電気的信頼性または物理的信頼性が低下することがある。

【0096】

一方、実施例の回路基板は貫通電極を含む。前記貫通電極は、互いに異なる層に配置された回路パターン層を電気的に連結することができる。

【0097】

例えば、前記第１絶縁層１１１には、第１貫通電極１３１が配置される。前記第１貫通電極１３１は、前記第１絶縁層１１１を貫通する。前記第１貫通電極１３１は、第１回路パターン層１２１と第３回路パターン層１２３との間を連結することができる。

【0098】

例えば、前記第２絶縁層１１２には、第２貫通電極１３２が配置される。前記第２貫通電極１３２は、前記第１回路パターン層１２１と前記第２回路パターン層１２２との間を連結することができる。

【0099】

一方、実施例における貫通電極は、複数の層構造を有することができる。例えば、貫通電極１３１、１３２は、２層構造を有することができる。例えば、貫通電極１３１、１３２は、３層構造を有することができる。具体的には、前記貫通電極１３１、１３２は、これと連結される回路パターン層の層構造に対応することができる。例えば、前記第１貫通電極１３１の層構造は、前記第１回路パターン層１２１の層構造に対応することができる。また、前記第２貫通電極１３２の層構造は、前記第２回路パターン層１２２の層構造に対応することができる。ここで、前記層構造に対応するということは、実質的にそれぞれの構成における層が互いに連結された一つの層で構成されることを意味することができる。例えば、前記第１回路パターン層１２１は、シード層および金属層を含み、前記第１貫通電極１３１は、前記第１回路パターン層１２１のシード層に対応するシード層と、前記第１回路パターン層１２１の金属層に対応する金属層とを含むことができる。

【0100】

以下では、前記第２絶縁層１１２に形成されるキャビティ１５０について具体的に説明する。

【0101】

実施例におけるキャビティ１５０の内壁は、比較例とは異なる傾斜角および表面粗さを有することができる。例えば、比較例では、キャビティが形成される領域をレーザ加工して一次キャビティ工程を行い、前記一次キャビティ工程を通じて形成されたキャビティの内壁をデスミア工程により除去する二次キャビティ工程を行う。これにより、比較例におけるキャビティの内壁の傾斜角および表面粗さは、前記デスミア工程の条件に応じて決定され得る。

【0102】

これとは異なり、本実施例におけるキャビティ１５０は、ダミー電極が形成された状態でキャビティ１５０を形成し、それにより前記キャビティ１５０を介して露出された前記ダミー電極をエッチングにより除去することによって最終的なキャビティ１５０が形成される。これにより、実施例では、比較例のようなデスミア工程が不要である。そして、実施例では、前記デスミア工程を行わないことによってキャビティサイズの拡張の問題を解決することができる。これを通じて、実施例では、目標サイズと実質的に同じサイズを有するキャビティ１５０の形成が可能であり、これによる回路集積度を向上させることができる。

【0103】

本願のキャビティ１５０を形成する工程について簡略に説明すれば、次の通りである。

【0104】

実施例では、第２絶縁層１１２に第２貫通電極１３２を形成するための貫通孔を加工する際に、前記第１絶縁層１１１の第１領域Ｒ１と第２領域Ｒ２との間の境界領域にダミー貫通孔を形成する。そして、実施例では、前記貫通孔を充填して前記第２貫通電極１３２を形成しながら、前記ダミー貫通孔を充填してダミー電極を形成する。これにより、前記ダミー電極が形成された状態の回路基板の平面は、前記キャビティ１５０が形成される前記第１領域Ｒ１の周囲を囲み、前記ダミー電極が配置された構造を有することができる。

【0105】

次に、実施例では、前記ダミー電極をマスクパターンとして、前記ダミー電極の内側領域をレーザ加工してキャビティ１５０を形成する工程を行うことができる。そして、前記キャビティ１５０の形成工程が行われることによって、前記キャビティ１５０を介して前記ダミー電極の側面が露出され得る。次に、実施例では、前記キャビティ１５０を介して露出されたダミー電極を全体的にエッチングにより除去することによって、最終的なキャビティ１５０を形成することができる。

【0106】

これにより、実施例における前記キャビティ１５０の内壁は、前記ダミー電極が形成された後に前記ダミー電極をエッチングして形成され得る。具体的には、前記キャビティ１５０の内壁は、前記ダミー貫通孔の内壁に対応することができる。例えば、前記キャビティ１５０の内壁は、前記ダミー貫通孔の内壁の傾斜角に対応する傾斜角を有することができる。

【0107】

また、前記キャビティ１５０の内壁は、前記ダミー電極の側面が有する表面粗さに対応する表面粗さを有することができる。このとき、本実施例では、前記ダミー電極が形成された状態で前記ダミー電極のエッチングにより最終的なキャビティ１５０を形成する。これにより、前記第２絶縁層１１２がガラス繊維を含む絶縁物質で構成された場合、前記キャビティ１５０を介してガラス繊維が露出されるという問題を解決することができる。例えば、比較例では、前記キャビティを介してガラス繊維が露出されるという問題があり、前記ガラス繊維の露出によって前記キャビティ内に配置される素子の動作特性が低下することがある。これに対し、本実施例では、前記ダミー電極が配置された状態で、前記ガラス繊維は、前記ダミー電極に向かって突出できず、これにより前記ダミー電極をエッチングにより除去した後にも、前記ガラス繊維が前記キャビティ１５０を介して突出しない構造を有することができる。これを通じて、実施例では、回路基板の製品信頼性をさらに向上させることができる。

【0108】

これにより、実施例における前記キャビティ１５０の内壁の傾斜角は、前記第２絶縁層１１２内に配置された第２貫通電極１３２の側面の傾斜角に対応することができる。このとき、前記キャビティ１５０の内壁の傾斜角が前記第２貫通電極１３２の側面の傾斜角に対応するということは、前記キャビティ１５０の内壁の傾斜角と前記第２貫通電極１３２の側面の傾斜角の差が５度以下、３度以下、または２度以下であることを意味することができる。

【0109】

例えば、前記第２貫通電極１３２は、垂直断面における第１側面１３２－１および第２側面１３２－２を含むことができる。

【0110】

前記第２貫通電極１３２の第１側面１３２－１の傾斜角は、９０度に近くてもよい。前記第２貫通電極１３２の第１側面１３２－１の傾斜角は、前記第２貫通電極１３２の下面と前記第１側面１３２－１との間の内角を意味することができる。

【0111】

前記第２貫通電極１３２の第１側面１３２－１の傾斜角は、９１度～１１５度の範囲を満たすことができる。前記第２貫通電極１３２の第１側面１３２－１の傾斜角は、９３度～１１２度の範囲を満たすことができる。

【0112】

一方、前記第２貫通電極１３２の第２側面１３２－２の傾斜角は、前記第１側面１３２－１の傾斜角に対応することができる。前記第２貫通電極１３２の第２側面１３２－２の傾斜角は、前記第２貫通電極１３２の下面と前記第２側面１３２－２との間の内角を有することができる。このとき、前記第２貫通電極１３２の第２側面１３２－２の傾斜角が前記第１側面１３２－１の傾斜角に対応するということは、前記第１側面１３２－１の傾斜角と前記第２側面１３２－２の傾斜角との差が１０度以下、８度以下、５度以下、または２度以下であることを意味することができる。

【0113】

一方、前記キャビティ１５０の第１内壁１５０－２の傾斜は、前記第２貫通電極１３２の第１側面１３２－１の傾斜に対応することができる、すなわち、前記キャビティ１５０の第１内壁１５０－２が傾斜した方向は、前記第２貫通電極１３２の第１側面１３２－１が傾斜した方向に対応することができる。

【0114】

そして、前記キャビティ１５０の第１内壁１５０－２の傾斜角は、前記第２貫通電極１３２の第１側面１３２－１の傾斜角に対応することができる。ここで、傾斜角に対応するということは、前記キャビティ１５０の第１内壁１５０－２の傾斜角と前記第２貫通電極１３２の第１側面１３２－１の傾斜角との差が５である。図以下、３度以下、または２度以下であることを意味することができる。

【0115】

すなわち、実施例におけるキャビティ１５０の第１内壁１５０－２は、前記第２貫通電極１３２の第１側面１３２－１に対応する傾斜を有するダミー電極の第１側面（図示せず）と直接接触した部分である。そして、前記ダミー電極が除去されることにより、前記キャビティ１５０の第１内壁１５０－２の傾斜角は、前記ダミー電極の第１側面の傾斜角と実質的に等しくてもよい。これにより、前記キャビティ１５０の第１内壁１５０－２の傾斜角は、前記第２貫通電極の第１側面１３２－１の傾斜角に対応することができる。

【0116】

一方、キャビティ１５０の第２内壁１５０－３の傾斜は、前記第２貫通電極１３２の第２側面１３２－２の傾斜に対応することができる。すなわち、前記キャビティ１５０の第２内壁１５０－３が傾斜した方向は、前記第２貫通電極１３２の第２側面１３２－２が傾斜した方向に対応することができる。

【0117】

前記キャビティ１５０の第２内壁１５０－３の傾斜角は、前記第２貫通電極１３２の第２側面１３２－２の傾斜角に対応することができる。ここで、傾斜角に対応するということは、前記キャビティ１５０の前記第２内壁１５０－３の傾斜角と前記第２貫通電極１３２の第２側面１３２－２の傾斜角との差が５度以下、３度以下、または２度以下であることを意味することができる。

【0118】

すなわち、実施例における前記キャビティ１５０の第２内壁１５０－３は、前記第２貫通電極１３２の第２側面１３２－２に対応する傾斜を有するダミー電極の第２側面（図示せず）と直接接触した部分である。そして、前記ダミー電極が除去されることにより、前記キャビティ１５０の第２内壁１５０－３の傾斜角は、前記ダミー電極の第２側面の傾斜角と実質的に等しくてもよい。これにより、前記キャビティ１５０の第２内壁１５０－３の傾斜角は、前記第２貫通電極の第２側面１３２－２の傾斜角に対応することができる。

【0119】

一方、前記ダミー電極は、前記第１領域Ｒ１と前記第２領域Ｒ２との間の境界領域を囲んで形成される。これにより、前記ダミー電極は、前記境界領域を囲む複数のダミー電極パートが互いに連結された構造を有することができる。

【0120】

これにより、図２に示すように、前記キャビティ１５０の内壁の平面形状は、前記キャビティ１５０から離れる方向に凸状の複数の凸部を含むことができる。そして、前記複数の凸部は、前記境界領域を囲んで互いに連結された構造を有することができる。言い換えれば、前記キャビティ１５０の内壁には、前記キャビティ１５０から離れる方向に凸状の凸部または前記第２絶縁層１１２の内側方向に凹状の凹部を含むことができる。

【0121】

このとき、前記複数の凸部または凹部が有する形状は、前記第２貫通電極１３２の平面形状に対応することができる。例えば、前記複数の凸部または凹部の幅は、前記第２貫通電極１３２の幅に対応することができる。具体的には、前記複数の凸部または凹部は、一定の曲率半径を有することができる。このとき、前記曲率半径は、前記ダミー電極を形成する工程で使用したレーザのビーム幅に対応することができる。そして、前記ダミー電極を形成する工程において、前記第２貫通電極１３２も一緒に形成され、前記ダミー電極の形成に使用されたレーザのビーム幅は、前記第２貫通電極１３２の形成に使用されたレーザのビーム幅に対応することができる。

【0122】

これにより、前記キャビティ１５０の内壁の複数の凸部または凹部の曲率半径は、前記第２貫通電極１３２の上面または下面の曲率半径に対応することができる。

【0123】

このとき、前記キャビティ１５０の内壁の複数の凸部または凹部の曲率半径が前記第２貫通電極１３２の上面または下面の曲率半径に対応するということは、前記キャビティ１５０の内壁の複数の凸部または凹部の曲率半径と前記第２貫通電極１３２の上面または下面の穀類半径との差が、前記第２貫通電極１３２の上面または下面の曲率半径の１０％以下、５％以下、または２％以下であることを意味することができる。

【0124】

上記のように、実施例では、第２絶縁層１１２に形成されたキャビティ１５０を含む。そして、前記キャビティ１５０は、ダミー電極が形成された状態で、前記キャビティ１５０を形成し、それにより前記キャビティ１５０を介して露出された前記ダミー電極をエッチングにより除去することによって最終的なキャビティ１５０が形成される。これにより、実施例では比較例のようなデスミア工程が不要である。そして、実施例では、前記デスミア工程を行わないことによってキャビティサイズの拡張の問題を解決することができる。これにより、実施例では、目標サイズと実質的に同じサイズを有するキャビティ１５０の形成が可能であり、これによる回路集積度を向上させることができる。

【0125】

また、本実施例では、前記ダミー電極が形成された状態で前記ダミー電極のエッチングにより最終的なキャビティ１５０を形成する。これにより、前記第２絶縁層１１２がガラス繊維を含む絶縁物質で構成された場合、前記キャビティ１５０を介して前記ガラス繊維が露出されるという問題を解決することができる。例えば、比較例では、前記キャビティを介してガラス繊維が露出されるという問題があり、前記ガラス繊維の露出によって前記キャビティ内に配置される素子の動作特性が低下することがある。これに対して、実施例では、前記ダミー電極が配置された状態でキャビティが形成されることにより、前記ガラス繊維は、前記ダミー電極を貫通してキャビティの内側に突出できず、これにより前記ダミー電極をエッチングにより除去した後にも前記ガラス繊維が前記キャビティ１５０を通って突出しない構造を有することができる。これにより、実施例では、回路基板の製品信頼性をさらに向上させることができる。

【0126】

以下では、実施例に係る回路基板の他の実施例について説明する。

【0127】

図３は、第２実施例に係る回路基板を示す図であり、図４は、図３の回路基板の一部構成の詳細層構造を示す図である。

【0128】

図３および図４を参照すると、回路基板は、第１絶縁層２１１、第２絶縁層２１２、第１回路パターン層２２１、第２回路パターン層２２２、第３回路パターン層２２３、第１貫通電極２３１、第２貫通電極２３２、第１保護層２４１、および第２保護層２４２を含む。

【0129】

このとき、第２実施例の回路基板の全般的な構成は、図１の回路基板の構造に対応し、これにより実質的に同じ構造を有する構成についてはその詳細な説明を省略する。

【0130】

実施例における第１回路パターン層２２１、第２回路パターン層２２２、第３回路パターン層２２３、第１貫通電極２３１、および第２貫通電極１３２のそれぞれは、複数の層構造を有することができる。

【0131】

例えば、前記第１回路パターン層２２１、第２回路パターン層２２２、第３回路パターン層２２３、第１貫通電極２３１、および第２貫通電極２３２は、それぞれ２層または３層構造を有することができる。好ましくは、前記第１回路パターン層２２１、第２回路パターン層２２２、第３回路パターン層２２３、第１貫通電極２３１、および第２貫通電極２３２のそれぞれは、第１金属層および第２金属層を含む。前記第１金属層は、シード層に対応することができる。また、前記第２金属層は、前記第１金属層をシード層として電解めっきを行って形成した電解めっき層であり得る。

【0132】

このとき、実施例における前記第１回路パターン層２２１は、前記第１絶縁層２１１の上面の第１領域Ｒ１上に配置される第１パッド２２１Ｐを含む。また、前記第１回路パターン層２２１は、前記第１絶縁層２１１の上面のうち前記キャビティ２５０の境界領域に配置された第２パッド２２１Ｓを含む。

【0133】

前記第２パッド２２１Ｓは、前記第１絶縁層２１１の上面において、前記第１領域Ｒ１と第２領域Ｒ２との間の領域に配置され得る。好ましくは、前記第２パッド２２１Ｓは、前記境界領域に配置され得る。このとき、前記境界領域は、前記第２領域Ｒ２の一部であり得る。すなわち、前記第１領域Ｒ１は、前記キャビティ２５０において前記キャビティ２５０の底面１５０－１と垂直に重なる領域を意味する。そして、前記境界領域は、前記キャビティ２５０の底面１５０－１と垂直に重ならない。これにより、前記境界領域は、前記第２領域Ｒ２のうち前記第１領域Ｒ１に隣接する領域を意味することができる。例えば、前記境界領域は、前記第２領域Ｒ２のうち前記キャビティ２５０の第１内壁１５０－２および第２内壁１５０－３と垂直に重なる領域を意味することができる。

【0134】

前記第２パッド２２１Ｓの上面は、前記第２絶縁層２１２で覆われ得る。前記第２パッド２２１Ｓの側面は、前記第２絶縁層２１２で覆われないことがある。好ましくは、前記第２パッド２２１Ｓの側面は、前記キャビティ２５０を介して露出され得る。

【0135】

前記第２パッド２２１Ｓは、実施例に係るキャビティ２５０を形成する際に使用されたストッパ層の一部であり得る。例えば、前記第２パッド２２１Ｓは、前記キャビティ２５０を形成するためのダミー電極を形成する際に使用されたレーザストッパ層の一部であり得る。

【0136】

すなわち、第２実施例では、ストッパ層を用いて前記キャビティ２５０の境界領域にダミー電極に対応するダミー貫通孔およびキャビティ２５０を形成する。このとき、前記ダミー貫通孔および前記キャビティ２５０を形成するレーザ加工条件に応じて、前記ダミー貫通孔または前記キャビティ２５０が前記第２絶縁層２１２を貫通しながら前記第１絶縁層２１１にも一部形成されるという信頼性の問題が発生することがある。これにより、本実施例では、前記ストッパ層を用いて前記ダミー貫通孔およびキャビティ２５０を形成することにより、前記ダミー貫通孔および前記キャビティ２５０が前記第２絶縁層２１２にのみ形成できるようにする。

【0137】

また、実施例では、前記ストッパ層を用いて前記第１領域Ｒ１に対応する前記第２絶縁層２１２を加工してキャビティ２５０を形成する。このとき、実施例のキャビティ２５０の底面１５０－１の幅は、前記ストッパ層が有する幅よりも小さくてもよい。このとき、前記ストッパ層の幅は、前記ダミー貫通孔を含む前記キャビティ２５０の下部幅よりも大きくてもよい。もし、前記ダミー貫通孔を含む前記キャビティ２５０の下部幅と同じように前記ストッパ層が配置された場合、レーザ工程における工程偏差によって、前記ストッパ層の縁部に隣接する第１絶縁層２１１の上面の一部がレーザで加工されるという問題が発生することがある。例えば、前記ダミー貫通孔を形成する工程では、前記ストッパ層の縁部に隣接する第１絶縁層２１１の上面の一部が加工されるという問題が発生することがある。これにより、実施例では、前記ダミー貫通孔を含む前記キャビティ２５０の下部幅よりも大きな幅を有するように前記ストッパ層を形成する。これにより、前記ストッパ層の一部は、前記キャビティ２５０を介して上面が露出されることがあり、残りの一部は、前記キャビティ２５０を介して上面が露出されないことがある。このとき、前記キャビティ２５０を介して上面が露出されるストッパ層は、ダミー電極のエッチング時に一緒に除去される。そして、前記キャビティ２５０を介して上面が露出されていないストッパ層は、前記エッチング工程時に除去されずに前記第１回路パターン層２２１の第２パッド２２１Ｓを構成することができる。

【0138】

このとき、前記第２パッド２２１Ｓは、前記第１パッド２２１Ｐとは異なる厚さを有することができる。例えば、前記第２パッド２２１Ｓは、前記第１パッド２２１Ｐとは異なる層構造を有することができる。

【0139】

具体的には、前記第１回路パターン層２２１は、第１金属層２２１－１および第２金属層２２１－２を含む。前記第１回路パターン層２２１の第１金属層２２１－１は、前記第１絶縁層２１１の上面に配置される。前記第１回路パターン層２２１の第１金属層２２１－１は、前記第１回路パターン層２２１の第２金属層２２１－２を電解めっきするためのシード層であり得る。このとき、前記第１回路パターン層２２１の第１金属層２２１－１は、前記第１絶縁層２１１の上面から延びて前記第１貫通電極２３１の一部を構成することができる。例えば、前記第１回路パターン層２２１の第１金属層２２１－１は、前記第１絶縁層２１１を貫通する貫通孔の内壁に配置され、これにより前記第１貫通電極２３１の第１金属層を構成することもできる。

【0140】

また、前記第１回路パターン層２２１の第２金属層２２１－２は、前記第１回路パターン層２２１の第１金属層２２１－１をシード層として電解めっきして形成された電解めっき層である。このとき、前記第１回路パターン層２２１の第２金属層２２１－２は、前記第１絶縁層２１１を貫通する貫通孔内にも配置され、これにより前記第１貫通電極２３１の第２金属層を構成することもできる。

【0141】

これにより、前記第１パッド２２１Ｐは、前記第１回路パターン層２２１の第１金属層２２１－１に対応する第１金属層２２１Ｐ－１と、前記第１回路パターン層２２１の第２金属層２２１－２に対応する第２金属層２２１－Ｐ２とを含むことができる。

【0142】

一方、前記第１回路パターン層２２１を形成する工程を見ると、前記第１金属層２２１－１が前記第１絶縁層２１１の上面に全体的に形成された状態で、前記第２金属層２２１－２を前記第１金属層２２１－１の上面に部分的に形成する。そして、前記第２金属層２２１－２が形成されると、前記第２金属層２２１－２と垂直に重ならない第１金属層２２１－１をエッチングにより除去する工程を行い、最終的な第１回路パターン層２２１を形成する。このとき、実施例では、前記第１金属層２２１－１を除去する工程において、前記キャビティ２５０が形成される領域、好ましくは前記ダミー貫通孔を含むキャビティ２５０が形成される領域に配置された第１金属層２２１－１を除去しない。そして、前記除去されていない第１金属層２２１－１は、ストッパ層を構成することができる。これにより、本実施例では、前記キャビティ２５０が最終的に形成された後に、前記キャビティ２５０を介して上面が露出されたストッパ層を除去する。そして、ストッパ層として使用された第１金属層２２１－１のうち前記キャビティ２５０を介して上面が露出されていない部分は除去されずに前記第２パッド２２１Ｓを構成することができる。

【0143】

これにより、第１パッド２２１Ｐは、第１金属層２２１Ｐ－１および第２金属層２２１Ｐ－２を含むことができ、前記第２パッド２２１Ｓは、第１金属層２２１－１のみを含むことができる。

【0144】

図５は、第３実施例に係る回路基板を示す図である。

【0145】

図５を参照すると、回路基板は、第１絶縁層３１１、第２絶縁層３１２、第１回路パターン層３２１、第２回路パターン層３２２、第３回路パターン層３２３、第１貫通電極３３１、第２貫通電極３３２、第１保護層３４１、および第２保護層３４２を含む。

【0146】

このとき、第３実施例の回路基板の全般的な構成は、図１および図４の回路基板の構造に対応し、これにより実質的に同じ構造を有する構成についてはその詳細な説明を省略する。

【0147】

このとき、第２実施例における第１回路パターン層２２１は、第２パッド２２１Ｓを含む。

【0148】

これとは異なり、第３実施例の回路基板は、前記第２パッド２２１Ｓが形成された領域に対応するように凹部３１２Ｕを含むことができる。

【0149】

すなわち、第３実施例では、前記第２実施例の回路基板の構造において、ダミー電極をエッチングして除去する工程において、前記第２パッド２２１Ｓも一緒にエッチングを行い、これを通じて前記第２パッド２２１Ｓを除去することができる。例えば、第３実施例では、前記ダミー貫通孔を含むキャビティの形成工程で使用されたストッパ層が全て除去された構造を有することができる。

【0150】

これを通じて、前記第２絶縁層３１２には、凹部３１２Ｕが形成され得る。前記凹部３１２Ｕは、前記第２絶縁層３１２において、前記第１絶縁層３１１の上面に隣接するキャビティ３５０の内壁に形成され得る。例えば、前記キャビティ３５０の内壁のうち、前記第１絶縁層３１１の上面に隣接する部分には、前記凹部３１２Ｕが形成され得る。前記凹部３１２Ｕは、少なくとも一部が前記第１絶縁層３１１および前記第２絶縁層３１２と垂直に重なり得る。これにより、実施例では、前記凹部３１２Ｕと垂直に重なる領域において、前記第１絶縁層３１１の上面と前記第２絶縁層３１２の下面とは互いに離隔し得る。前記凹部３１２Ｕの深さは、図４で説明した第１回路パターン層の第１金属層の厚さに対応することができる。

【0151】

これにより、実施例では、前記キャビティをモールディング層で充填する工程において、前記モールディング層が前記凹部３１２Ｕを充填するようにし、これにより、前記モールディング層と第１絶縁層３１１および第２絶縁層３１２との間の密着力を向上させることができる。

【0152】

図６は、第４実施例に係る回路基板を示す図である。

【0153】

図６を参照すると、第４実施例の回路基板は、第１絶縁層３１１、第２絶縁層３１２、第３絶縁層３１３、第１回路パターン層３２１、第２回路パターン層３２２、第３回路パターン層３２３、第４回路パターン層３２４、第１貫通電極３３１、前記第２貫通電極３３２、第３貫通電極３３３、第１保護層３４１、および第２保護層３４２を含む。

【0154】

このとき、第４実施例の回路基板の全般的な構成は、図１の回路基板の構造に対応し、これにより実質的に同じ構造を有する構成についてはその詳細な説明を省略する。

【0155】

図６を参照すると、回路基板は、絶縁層の層数を基準に３層構造を有することができる。

【0156】

例えば、回路基板は、第１絶縁層３１１、第２絶縁層３１２、および第３絶縁層３１３を含むことができる。すなわち、第４実施例の回路基板は、絶縁層の層数が３層構造を有し、これによりキャビティが少なくとも２つの絶縁層を貫通して形成される点で前の実施例と違いがある。

【0157】

これにより、回路基板の回路パターン層は、前記第３絶縁層３１３の上面に配置された第４回路パターン層３２４をさらに含む。また、回路基板の貫通電極は、第３絶縁層３１３を貫通する第３貫通電極３３３をさらに含む。

【0158】

このとき、キャビティは、前記第２絶縁層３１２および第３絶縁層３１３に形成され得る。例えば、前記キャビティは、前記第２絶縁層３１３に形成された第１パート３５１と、前記第３絶縁層３１３に形成された第２パート３５２とを含む。このとき、前記第２絶縁層３１２に形成されたキャビティの第１パート３５１は、前の実施例で説明したキャビティと実質的に同一であり、これによりこれについての説明は省略する。

【0159】

前記キャビティの第２パート３５２は、前記第３絶縁層３１３に形成され、これにより前記キャビティの第１パート３５１と連結され得る。例えば、前記キャビティの第２パート３５２は、前記キャビティの第１パート３５１と垂直に重なり得る。

【0160】

前記キャビティの第２パート３５２は、前記キャビティの第１パート３５１と同じ形状および同じ構造を有することができる。例えば、前記キャビティの第２パート３５２は、前記キャビティの第１パート３５１と同じ形状を有し、前記第１パート３５１の内壁の傾斜角に対応する傾斜角を有することができる。

【0161】

このとき、前記キャビティの第１パート３５１は、前記第２絶縁層３１２の上面に隣接する領域における幅が前記第２絶縁層３１２の下面に隣接する領域における幅よりも大きくてもよい。これに対応するように、前記キャビティの第２パート３５２は、前記第３絶縁層３１３の上面に隣接する領域における幅が前記第３絶縁層３１３の下面に隣接する領域における幅よりも大きくてもよい。

【0162】

また、前記キャビティの前記第２パート３５２のうち前記第３絶縁層３１３の下面に隣接する領域における幅は、前記キャビティの第１パート３５１のうち前記第２絶縁層３１２の上面に隣接する領域の幅よりも小さくてもよい。

【0163】

これにより、前記第１パート３５１および第２パート３５２を含むキャビティの内壁は、前記第１絶縁層２１１と第２パート３５２との間を連結する部分で傾斜角が変化する変曲部を含むことができる。

【0164】

例えば、前記第１パート３５１の内壁の最上端と前記第２パート３５２の内壁の最下端とは、互いに直接連結されないことがある。例えば、第３絶縁層３１３の下面の少なくとも一部は、前記第１パート３５１の内壁の最上端と前記第２パート３５２の内壁の最下端との間に配置され得る。これにより前記第１パート３５１の内壁の最上端と前記第２パート３５２の内壁の最下端とは、前記第３絶縁層３１３の下面を介して互いに連結され得る。例えば、前記キャビティの内壁は、垂直断面で鋸歯状を有することができる。

【0165】

図７は、第５実施例に係る回路基板を示す図である。

【0166】

図７を参照すると、回路基板は、第１絶縁層４１１、第２絶縁層４１２、第１回路パターン層４２１、第２回路パターン層４２２、第３回路パターン層４２３、第１貫通電極４３１、第２貫通電極４３２、第１保護層４４１、および第２保護層４４２を含む。

【0167】

このとき、第５実施例の回路基板の全般的な構造は、図１および図４の回路基板の構造に対応し、これにより実質的に同じ構造を有する構成についてはその詳細な説明を省略する。

【0168】

第５実施例の回路基板は、前記第２絶縁層４１２に形成されたキャビティ４５０の内壁に形成された金属層４６０をさらに含む。

【0169】

前記金属層４６０は、前記キャビティ４５０の内壁に形成され得る。前記金属層４６０は、前記キャビティ４５０の内壁に全体的に形成され得るが、これに限定されない。例えば、前記金属層４６０は、前記キャビティ４５０の内壁の一部に形成され得る。例えば、前記キャビティ４５０の内壁の少なくとも一部には、前記金属層４６０が配置されないことがある。

【0170】

前記金属層４６０は、前記キャビティ４５０を形成する工程において、前記キャビティ４５０の内壁に形成されたダミー電極の一部であり得る。

【0171】

例えば、実施例では、前記キャビティ４５０を形成するために、前記境界領域に対応するように前記ダミー電極を形成し、最終的に前記ダミー電極をエッチングにより除去してキャビティ４５０を形成している。このとき、前記ダミー電極をエッチングする過程で、前記ダミー電極の少なくとも一部は除去されないことがあり、これにより、前記キャビティ４５０の内壁には、前記ダミー電極の一部である金属層４６０が形成され得る。そして、前記金属層４６０は、前記第１パッド４２１Ｐとは連結されず、前記第２パッド４２１Ｓと連結され得る。これにより、本実施例では、前記キャビティ４５０内に配置された素子から熱が発生する場合、前記発生した熱は、前記第２パッド４２１Ｓおよび前記金属層４６０を介して前記キャビティ４５０の上側方向に伝達され得る。これにより、実施例では、前記金属層４６０を用いて半導体パッケージの放熱特性を向上させることができる。

【0172】

図８は、第６実施例に係る回路基板を示す図であり、図９は、図８の第６実施例に係る回路基板の一部構成を省略した平面図である。

【0173】

図８および図９を参照すると、回路基板は、第１絶縁層５１１、第２絶縁層５１２、第１回路パターン層５２１、第２回路パターン層５２２、第３回路パターン層５２３、第１貫通電極５３１、第２貫通電極５３２、第１保護層５４１、および第２保護層５４２を含む。

【0174】

図８の第６実施例に係る回路基板は、前の実施例の回路基板と比較して、キャビティＣの内壁の傾斜が異なり得る。

【0175】

また、第６実施例に係る回路基板は、キャビティＣの内壁に配置された遮蔽層５５０をさらに含むことができる。前記遮蔽層５５０は、前記回路基板のキャビティＣが形成された領域とこれを除いた領域との間を遮蔽することができる。前記遮蔽層５５０は、シールド層とも言える。

【0176】

このとき、第１絶縁層５１１の上面は、第１領域Ｒ１、第２領域Ｒ２、および第３領域Ｒ３を含むことができる。前記第３領域Ｒ３は、前記遮蔽層５５０と垂直に重なる領域を意味することができる。好ましくは、前記第１絶縁層５１１の上面の第３領域Ｒ３は、前記遮蔽層５５０の下面と垂直に重なる領域を意味することができる。

【0177】

前記キャビティＣの内壁には、遮蔽層５５０が配置され得る。前記遮蔽層５５０は、前記キャビティＣの内壁から前記キャビティＣの深さ方向に延び得る。例えば、前記遮蔽層５５０は、前記第２絶縁層５１２の上面に隣接する前記キャビティＣの内壁の上端と前記第２絶縁層５１２の下面に隣接する前記キャビティＣの内壁の下端との間に配置され得る。

【0178】

前記遮蔽層５５０は、前記キャビティＣが形成される領域に対応するように前記第２絶縁層５１２を貫通する貫通孔の内部を金属物質で充填して形成することができる。

【0179】

このとき、前記第１絶縁層５１１の上面の第３領域Ｒ３は、前記第１領域Ｒ１の周囲を囲んで配置される。これにより、前記遮蔽層５５０は、前記第１領域Ｒ１と垂直に重なるキャビティ領域の周囲を囲んで配置され得る。

【0180】

前記遮蔽層５５０は、上面における幅Ｗ５と下面における幅Ｗ４とが異なってもよい。好ましくは、前記遮蔽層５５０は、厚さ方向に全領域のうち幅が変化する領域を含むことができる。好ましくは、前記遮蔽層５５０は、上面の幅Ｗ５が下面の幅Ｗ４よりも大きくてもよい。例えば、前記キャビティＣを介して露出された遮蔽層５５０の第２側面５５０Ｓ２は、前記第２絶縁層５１２の上面から下面に向かうほど前記遮蔽層５５０の幅が増加する傾斜を有することができる。前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角は９０度よりも小さくてもよい。前記遮蔽層５５０の第２側面５５０Ｓ２は、前記キャビティＣの一側に配置された遮蔽層５５０において前記キャビティＣに隣接する側面または前記キャビティＣを介して露出された側面を意味することができる。すなわち、前記遮蔽層５５０は、前記第２絶縁層５１２の内壁と接触する第１側面５５０Ｓ１および前記第１側面５５０Ｓ１と反対となり、前記キャビティＣを介して露出された第２側面５５０Ｓ２を含むことができる。

【0181】

前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角は、前記キャビティＣの底面（例えば、キャビティＣおよび遮蔽層５５０と接触しない第１絶縁層５１１の上面）と前記遮蔽層５５０の第２側面５５０Ｓ２との間の内角を意味することができる。

【0182】

前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角は、７５度～８９度の範囲を満たすことができる。例えば、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角は、７８度～８７度の範囲を満たすことができる。例えば、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角は、８０度～８５度の範囲を満たすことができる。

【0183】

前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が７５度よりも小さいと、これにより形成されるキャビティＣの上部幅と下部幅との差が大きくなり、これにより前記キャビティＣ内に素子を実装する過程で工程性が低下することがある。例えば、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が７５度よりも小さいと、前記キャビティＣ内に素子を実装する過程で、前記遮蔽層５５０の上端部が前記素子と接触するという問題が発生することがあり、これにより素子の実装位置がずれるという問題が発生することがある。また、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が７５度よりも小さいと、前記キャビティＣ内に所望のサイズの素子を実装するために、前記遮蔽層５５０を含むキャビティＣの全体的なサイズが大きくなることがあり、これにより回路の集積度が低下することがある。例えば、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が７５度よりも大きいと、回路基板内に回路パターン層が配置されないデッド領域が増加することがあり、これにより回路基板の水平方向の幅および垂直方向の厚さが増加することがある。

【0184】

また、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が８９度よりも大きいと、前記遮蔽層５５０の機能が低下することがある。例えば、前記遮蔽層５５０は、信号干渉を防止しながら、前記キャビティＣ内に実装された素子から発生した熱を外部に放出する放熱機能を果たすことができる。このとき、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が９０度よりも大きいと、前記遮蔽層５５０の下面の幅が上面の幅よりも大きいことを意味する。前記遮蔽層５５０の下面の幅が上面の幅よりも大きいと、前記遮蔽層５５０における熱伝達経路が幅の広い側に形成され、これにより回路基板の外部（例えば、遮蔽層５５０の上面に向かう方向）に熱を効率的に伝達できないという問題が発生することがある。例えば、前記遮蔽層５５０の第２側面５５０Ｓ２の傾斜角が９０度よりも大きいと、前記遮蔽層５５０による放熱効果が不足することがある。

【0185】

一方、前記遮蔽層５５０の第２側面５５０Ｓ２は、キャビティＣの内壁を構成することができる。例えば、第２絶縁層５１２におけるキャビティＣの内壁は、前記遮蔽層５５０と接触する。これにより、実質的なキャビティＣの内壁は、前記第２絶縁層５１２におけるキャビティＣの内壁ではなく、前記遮蔽層５５０の第２側面５５０Ｓ２であり得る。

【0186】

一方、上記のような遮蔽層５５０は、第１回路パターン層５２１、第２回路パターン層５２２、第３回路パターン層５２３、第１貫通電極５３１、および第２貫通電極５３２と電気的に連結されない。このとき、前記第１回路パターン層５２１および第２回路パターン層５２２のうち少なくとも一つは、前記遮蔽層５５０に対応する前記第２絶縁層５１２を貫通する貫通孔を形成する過程でマスク（またはストッパー）として使用されたマスクパターンを含む。前記マスクパターンは、第１回路パターン層５２１、第２回路パターン層５２２、第３回路パターン層５２３、第１貫通電極５３１、および第２貫通電極５３２と電気的に連結されず、前記遮蔽層５５０と連結され得る。

【0187】

上記のように、遮蔽層５５０は、上面Ｗ５の幅が下面Ｗ６の幅よりも大きい。これにより、前記キャビティＣは、上部幅Ｗ１と下部幅Ｗ２とが異なり得る。例えば、前記キャビティＣの上部幅Ｗ１は、前記キャビティＣの下部幅Ｗ２よりも小さくてもよい。これにより、前記キャビティＣの垂直断面形状は、上部幅が下部幅よりも小さい台形状を有することができる。

【0188】

一方、前記遮蔽層５５０の幅は、前記遮蔽層５５０と水平に重なる第２貫通電極５３２の幅よりも小さくてもよい。

【0189】

前記遮蔽層５５０に対応する貫通孔は、マスクパターンが形成された状態で、ガウスビームの波長の一部を用いて形成される。前記第２貫通電極５３２に対応する貫通孔は、前記ガウスビームの波長を全体的に用いて形成される。

【0190】

例えば、前記ガウスビームの波長は、エネルギー中心点を基準にＶ字の放物線形状を有することができる。前記第２貫通電極５３２に対応する貫通孔は、前記Ｖ字の放物線形状のガウスビームの波長を全て用いて形成される。これに対して、前記遮蔽層５５０に対応する貫通孔は、前記Ｖ字の放物線形状のガウスビームの波長のうち一部を用いて形成される。例えば、前記Ｖ字の放物線形状のガウスビームの波長のうち一部は、前記マスクパターンとして提供され、残りの一部のみが前記遮蔽層５５０に対応する貫通孔を形成するために第２絶縁層５１２に提供される。これにより、実施例では、前記遮蔽層５５０の幅を減らすことができ、これにより前記遮蔽層５５０により発生するデッド領域の増加を最小限に抑えることができる。

【0191】

一方、前記遮蔽層５５０は、第１側面５５０Ｓ１の傾斜角は、前記第２側面５５０Ｓ２の傾斜角よりも大きくてもよい。前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角は、９０度に近くてもよい。例えば、前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角は、前記キャビティＣの底面（例えば、キャビティＣを介して露出された第１絶縁層５１１の上面）と前記第１側面５５０Ｓ１との間の内角を意味することができる。

【0192】

前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角は、９１度～１１５度の範囲を満たすことができる。前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角は、９３度～１１２度の範囲を満たすことができる。前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角は、９５度～１１０度の範囲を満たすことができる。

【0193】

前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角が９１度よりも小さいと、前記遮蔽層５５０に対応する貫通孔を形成する過程における工程性が低下し、これにより前記遮蔽層５５０を形成するのにかかる時間が増加することがある。

【0194】

また、前記遮蔽層５５０の第１側面５５０Ｓ１の傾斜角が１１５度よりも大きいと、前記遮蔽層５５０の上面の幅と下面の幅との差が大きくなり、これにより、回路パターン層が配置できないデッド領域が増加することがある。

【0195】

一方、上述したように、前記遮蔽層５５０の幅は、前記第２貫通電極５３２の幅より小さくてもよい。

【0196】

具体的には、前記遮蔽層５５０の上面の幅Ｗ５は、前記第２貫通電極５３２の上面の幅Ｗ３よりも小さくてもよい。また、前記遮蔽層５５０の下面の幅Ｗ６は、前記第２貫通電極５３２の下面の幅Ｗ４よりも小さくてもよい。

【0197】

例えば、前記遮蔽層５５０の上面の幅Ｗ５は、前記第２貫通電極５３２の上面の幅Ｗ３の２０％～７５％の範囲を満たすことができる。例えば、前記遮蔽層５５０の上面の幅Ｗ５は、前記第２貫通電極５３２の上面の幅Ｗ３の２５％～７０％の範囲を満たすことができる。例えば、前記遮蔽層５５０の上面の幅Ｗ５は、前記第２貫通電極５３２の上面の幅Ｗ３の３０％～６５％の範囲を満たすことができる。

【0198】

前記遮蔽層５５０の上面の幅Ｗ５が前記第２貫通電極５３２の上面の幅Ｗ３の２０％よりも小さいと、前記遮蔽層５５０に対応する貫通孔を形成す工程における工程性が低下し、これによる遮蔽層５５０を形成するのにかかる時間が増加することがある。また、前記遮蔽層５５０の上面の幅Ｗ５が前記第２貫通電極５３２の上面の幅Ｗ３の７５％を超えると、前記キャビティＣ内で前記遮蔽層５５０が占める面積が増加し、これによるデッド領域の増加による回路集積度が低下するか、回路基板の体積が大きくなることがある。

【0199】

また、これに対応するように、前記遮蔽層５５０の下面の幅Ｗ６は、前記第２貫通電極５３２の下面の幅Ｗ４の２０％～７５％の範囲を満たすことができる。例えば、前記遮蔽層５５０の下面の幅Ｗ６は、前記第２貫通電極５３２の下面の幅Ｗ４の２５％～７０％の範囲を満たすことができる。例えば、前記遮蔽層５５０の下面の幅Ｗ６は、前記第２貫通電極５３２の下面の幅Ｗ４の３０％～６５％の範囲を満たすことができる。

【0200】

一方、上記のように、遮蔽層５５０は、前記第２絶縁層５１２において前記第３領域Ｒ２と垂直に重なる領域に形成された貫通孔の内部に金属物質を充填して形成され得る。このとき、前記遮蔽層５５０に対応する貫通孔は、前記第１絶縁層５１１の上面の第１領域Ｒ１の上部領域の周囲を囲む構造を有することができる。これにより、前記遮蔽層５５０に対応する貫通孔は、前記第１領域Ｒ１の上部領域の周囲を囲むように互いに連結された複数の孔パート（図示せず）を含む構造を有する。

【0201】

これにより、前記遮蔽層５５０の第２側面５５０Ｓ２（キャビティＣを介して露出された側面）は、前記キャビティＣに向かって凸状の複数の凸部を含む平面形状を有することができる。

【0202】

例えば、前記遮蔽層５５０の第２側面５５０Ｓ２は、厚さ方向に垂直な幅方向または長手方向（例えば、水平方向）に曲率を有し、前記キャビティＣに向かって凸状の複数の凸部を含むことができる。前記複数の凸部は、互いに連結され得る。

【0203】

一方、図９では、前記遮蔽層５５０の第１側面５５０Ｓ１の平面形状は、曲面ではなく平面であることと示したが、これに限定されない。例えば、前記遮蔽層５５０の第１側面５５０Ｓ１は、前記キャビティＣから離れる方向または前記第２絶縁層５１２の内側方向に凸状の凸部を含むこともできる。ただし、実施例では、前記ガウスビームの波長の一部を用いて前記遮蔽層５５０に対応する貫通孔を形成し、これにより、前記第１側面５５０Ｓ１の凸部は、前記第２側面５５０Ｓ２の凸部とは異なるサイズを有することができる。例えば、前記第１側面５５０Ｓ１の凸部の水平長さは、前記第２側面５５０Ｓ２の凸部の水平長さよりも小さくもよい。これを別に表現すれば、前記第１側面５５０Ｓ１の凸部および前記第２側面５５０Ｓ２の凸部は、前記ガウスビームの波長の平面形状に対応する。このとき、実施例は、前記ガウスビームの一部を用いて前記遮蔽層５５０の貫通孔を形成する。これにより、前記第１側面５５０Ｓ１の凸部が有する曲率半径は、前記第２側面５５０Ｓ２の凸部が有する曲率半径よりも大きくてもよい。例えば、前記第１側面５５０Ｓ１の凸部は、前記第２側面５５０Ｓ２の凸部に比べて実質的に直線に近くてもよい。

【0204】

図１０は、第７実施例に係る回路基板を示す図である。

【0205】

図１０を参照すると、回路基板は、第１絶縁層５１１、第２絶縁層５１２、第１回路パターン層５２１、第２回路パターン層５２２、第３回路パターン層５２３、第１貫通電極５３１、第２貫通電極５３２、遮蔽層５５０Ａ、第１保護層５４１、および第２保護層５４２を含む。

【0206】

このとき、第２実施例の回路基板の全体的な構造は、図１の回路基板の構造と実質的に同じであり、これにより実質的に同じ構造についてはその詳細な説明を省略する。

【0207】

前記遮蔽層５５０Ａは、少なくとも一つの凹部５５０Ｕを含む。例えば、前記遮蔽層５５０Ａの上面には、前記遮蔽層５５０Ａの下面に向かって凹状の凹部５５０Ｕが形成され得る。

【0208】

前記凹部５５０Ｕは、マスクパターンのエッチング工程において、前記遮蔽層５５０Ａの上面の一部も一緒に除去することによって形成され得る。前記遮蔽層５５０Ａに凹部５５０Ｕが形成されることにより、前記第２絶縁層５１２の内壁のうち少なくとも一部は、前記遮蔽層５５０Ａと接触しないことがある。例えば、前記第２絶縁層５１２の内壁のうち少なくとも一部は、前記凹部５５０Ｕと水平に重なり得る。

【0209】

このとき、前記キャビティＣ内に素子が実装された状態で、前記キャビティＣをモールディングするモールディング層を形成して半導体パッケージを製造することができる。このとき、前記モールディング層は、金属層との密着力よりも誘電層との密着力がさらに高い。

【0210】

これにより、実施例では、前記モールディング層の少なくとも一部が前記遮蔽層５５０Ａの凹部５５０Ｕを充填しながら、前記第２絶縁層５１２の内壁の少なくとも一部と接触するようにする。これを通じて、実施例では、前記第２絶縁層５１２と前記モールディング層との密着力を向上させることができる。

【0211】

図１１は、第８実施例に係る回路基板を示す図である。

【0212】

図１１を参照すると、回路基板は、第１絶縁層６１１、第２絶縁層６１２、第１回路パターン層６２１、第２回路パターン層６２２、第３回路パターン層６２３、第１貫通電極６３１、第２貫通電極６３２、遮蔽層６５０、第１保護層６４１、および第２保護層６４２を含む。

【0213】

このとき、第８実施例の回路基板の全体的な構造は、図８の回路基板の構造に対応し、これにより実質的に同じ構造を有する構成についてはその詳細な説明を省略する。

【0214】

前記第１回路パターン層６２１は、前記第１絶縁層６１１の上面の第１領域Ｒ１上に配置される第１パッド６２１Ｐを含む。

【0215】

また、前記第１回路パターン層６２１は、前記第１絶縁層６１１の上面のうち前記キャビティＣの境界領域に配置された第２パッド６２１Ｓを含む。前記第２パッド６２１Ｓは、前記第１絶縁層６１１の上面で前記第１領域Ｒ１と第２領域Ｒ２との間の領域に配置され得る。

【0216】

好ましくは、前記第２パッド６２１Ｓは、前記第１絶縁層６１１の上面のうち前記遮蔽層６５０と垂直に重なる第３領域Ｒ３上に配置され得る。また、前記第２パッド６２１Ｓは、前記第３領域Ｒ３のみならず、前記第２領域Ｒ２にも一部配置され得る。例えば、前記第２パッド６２１Ｓの幅は、前記遮蔽層６５０の下面の幅よりも大きくてもよい。これにより、前記第２パッド６２１Ｓの上面は、前記遮蔽層６５０と接触する部分と、前記第２絶縁層６１２と接触する部分とを含むことができる。

【0217】

すなわち、前記第２パッド６２１Ｓの上面は、前記第２絶縁層６１２および遮蔽層６５０と接触することがある。前記第２パッド６２１Ｓの側面は、前記第２絶縁層６１２および遮蔽層６５０と接触しないことがある。例えば、前記第２パッド６２１Ｓの側面は、キャビティＣを介して露出され得る。前記第２パッド６２１Ｓは、図４および図５に示す第２パッド２２１Ｓに対応することができる。したがって、その詳細な説明は省略する。

【0218】

図１２は、第９実施例に係る回路基板を示す図であり、図１３は、図１２の回路基板の一部構成の詳細層構造を示す図であり、図１４は、図１２の第３パッドの第１変形例を示す図であり、図１５は、図１２の第３パッドの第２変形例を示す図である。

【0219】

図１２および図１３を参照すると、回路基板は、第１絶縁層７１１、第２絶縁層７１２、第１回路パターン層７２１、第２回路パターン層７２２、第３回路パターン層７２３、第１貫通電極７３１、第２貫通電極７３２、遮蔽層７５０、第１保護層７４１、および第２保護層７４２を含む。第９実施例の回路基板の説明において、前の実施例と実質的に同じ部分の説明は省略する。

【0220】

第２回路パターン層７２２は、複数の層構造を有することができる。前記第２回路パターン層７２２は、前記第３領域Ｒ３と垂直に重なる第３絶縁層７１２の上面に配置された第３パッド７２２Ｍａを含むことができる。

【0221】

このとき、前記第３パッド７２２Ｍａは、前記第２絶縁層７１２の上面のうち前記第３領域Ｒ３と垂直に重なる領域、例えば、前記遮蔽層７５０と垂直に重なる領域に配置され得る。ただし、これに限定されず、図１２および図１３に示すように、前記第３パッド７２２Ｍａの少なくとも一部は、前記第２絶縁層７１２の上面のうち前記キャビティＣに隣接しながら、前記第２領域Ｒ２と垂直に重なる領域にも配置され得る。

【0222】

一実施例における前記第３パッド７２２Ｍａは、前記第２絶縁層７１２の上面に配置される第１部分と、前記第１部分からキャビティＣに向かって延び、前記遮蔽層７５０の上面に配置される第２部分とを含むことができる。

【0223】

このとき、前記遮蔽層７５０の上面のうち少なくとも一部は、前記第３パッド７２２Ｍａと接触することがあり、残りの一部は、前記遮蔽層７５０と接触しないことがある。例えば、前記遮蔽層７５０の上面の少なくとも一部は露出され得る。

【0224】

前記第３パッド７２２Ｍａは、実施例に係る前記遮蔽層７５０に対応する貫通孔およびキャビティＣの形成時に使用されたマスク層の一部であり得る。例えば、前記第３パッド７２２Ｍａは、遮蔽層７５０の貫通孔が形成される位置に対応するように形成されたマスクパターンであり得る。

【0225】

そして、第１実施例のように、前記第３パッド７２２Ｍａは、キャビティＣが形成された後にエッチングにより除去され得、これとは異なり、除去されずに前記第２絶縁層７１２の上面に残っていることがある。

【0226】

このとき、前記第２回路パターン層１２１は、前記第３パッド７２２Ｍａおよび前記第３パッド７２２Ｍａと水平に離隔する第４パッド（図示せず）を含む。例えば、前記第４パッドは、信号パッドであり、前記第２貫通電極３３２と連結されるパッドまたはトレースを意味することができる。

【0227】

このとき、前記第３パッド７２２Ｍａは、前記第４パッドとは異なる厚さを有することができる。例えば、前記第３パッド７２２Ｍａは、前記第４パッドとは異なる層構造を有することができる。

【0228】

具体的には、前記第２回路パターン層７２２は、第１金属層７２２－１および第２金属層７２２－２を含む。前記第２回路パターン層７２２の第１金属層７２２－１は、前記第２絶縁層７１２の上面に配置される。前記第２回路パターン層７２２の第１金属層７２２－１は、前記第２回路パターン層７２２の第２金属層７２２－２を電解めっきするためのシード層であり得る。このとき、前記第２回路パターン層７２２の第１金属層７２２－１は、前記第２絶縁層７１２の上面から延びて前記第２貫通電極３３２の一部を構成することができる。例えば、前記第２回路パターン層７２２の第１金属層７２２－１は、前記第２絶縁層７１２を貫通する貫通孔の内壁に配置され、これにより前記第２貫通電極３３２の第１金属層を構成することもできる。

【0229】

また、前記第２回路パターン層７２２の第２金属層７２２－２は、前記第２回路パターン層７２２の第１金属層７２２－１をシード層として電解めっきして形成された電解めっき層である。このとき、前記第２回路パターン層７２２の第２金属層７２２－２は、前記第２絶縁層７１２を貫通する貫通孔内にも配置され、これにより前記第２貫通電極３３２の第２金属層を構成することもできる。

【0230】

これにより、前記第２回路パターン層１２１の第４パッドは、第１金属層７２２－１および第２金属層７２２－２を含むことができる。

【0231】

一方、前記第２回路パターン層７２２を形成する工程を見ると、前記第１金属層７２２－１は、前記第２絶縁層７１２の上面に全体的に形成された状態で、前記第２金属層７２２－２を前記第１金属層７２２－１の上面に部分的に形成する。そして、前記第２金属層７２２－２が形成されると、前記第２金属層７２２－２と垂直に重ならない第１金属層７２２－１をエッチングにより除去する工程を行い、最終的な第２回路パターン層７２２を形成する。このとき、実施例では、前記第１金属層７２２－１を除去する工程において、前記第１金属層７２２－１のうち前記、遮蔽層７５０ａの貫通孔が形成される領域に隣接して配置された部分を削除しない。前記除去されていない第１金属層７２２－１は、前記遮蔽層７５０ａの貫通孔を形成する工程において、マスクとして用いられ得る。

【0232】

これにより、前記第３パッド７２２Ｍａは、前記第２回路パターン層７２２の第１金属層７２２－１のみを含む構造を有し、前記キャビティＣに隣接する前記第２絶縁層７１２の上面に部分的に配置され得る。

【0233】

このとき、前記遮蔽層７５０ａの貫通孔を形成する工程における工程条件に応じて、前記貫通孔は、前記マスクパターンとして使用された第３パッド７２２Ｍａの垂直に重ならない領域にのみ選択的に形成され得、これとは異なり、図１２に示すように、少なくとも一部が前記第３パッド７２２Ｍａと垂直に重なって形成され得る。これにより、図１２に示すように、前記第３パッド７２２Ｍａの上面の少なくとも一部は、前記第３パッド７２２Ｍａで覆われ得る。

【0234】

また、図１４に示すように、遮蔽層７５０ｂの貫通孔を形成する工程において、前記貫通孔が第３パッド７２２Ｍｂと垂直に重ならない第２絶縁層７１２に選択的に形成され得る。

【0235】

これにより、前記第３パッド７２２Ｍｂは、前記遮蔽層７５０ｂの上面とは接触せず、前記遮蔽層７５０ｂの上面に隣接する前記第２絶縁層７１２の上面にのみ選択的に形成され得る。

【0236】

このとき、前記遮蔽層７５０ｂの上面は、前記第２絶縁層７１２の上面よりも高くなくてもよい。例えば、前記遮蔽層７５０ｂの上面は、前記第２絶縁層７１２の上面と同一平面上に形成されるか、前記第２絶縁層７１２の上面よりも低く位置することもできる。

【0237】

また、図１５に示すように、遮蔽層７５０ｃの貫通孔を形成する工程において、前記貫通孔が第３パッド７２２Ｍｃと垂直に重ならない第２絶縁層７１２に選択的に形成され得る。

【0238】

これにより、前記第３パッド７２２Ｍｃは、前記遮蔽層７５０ｃの上面とは接触せず、前記遮蔽層７５０ｃの上面に隣接する前記第２絶縁層７１２の上面にのみ選択的に形成され得る。

【0239】

このとき、前記遮蔽層７５０ｃの上面は、前記第２絶縁層７１２の上面よりも高く位置することができる。例えば、前記貫通孔を充填する充填工程において、前記遮蔽層７５０ｃの上面が前記第２絶縁層７１２の上面よりも高く配置するようにすることができる。例えば、前記遮蔽層７５０ｃの上面は、前記第３パッド７２２Ｍｃの上面に対応する高さを有することができる。これにより、前記遮蔽層７５０ｃの側面の少なくとも一部は、前記第３パッド７２２Ｍｃの側面と直接接触することがある。

【0240】

図１６は、第１０実施例に係る回路基板を示す図であり、図１７は、図１６の回路基板の一部構成を省略した平面図である。

【0241】

図１６および図１７を参照すると、回路基板は、第１絶縁層８１１、第２絶縁層８１２、第１回路パターン層８２１、第２回路パターン層８２２、第３回路パターン層８２３、第１貫通電極８３１、第２貫通電極８３２、遮蔽層８５０、第１保護層８４１、および第２保護層８４２を含む。

【0242】

第１０実施例の回路基板は、前の実施例の回路基板と比較して、遮蔽層８５０および第１回路パターン層８２１の構造が相異なり得る。

【0243】

遮蔽層８５０は、前記キャビティＣを含む第２絶縁層８１２の内壁のうち少なくとも一部の内壁には形成されないことがある。

【0244】

例えば、図１６に示すように、前記キャビティＣの平面形状が四角形状を有する場合、前記遮蔽層８５０は、前記キャビティＣを含む第２絶縁層８１２の４つの内壁面のうち少なくとも一つの内壁面には配置されないことがある。

【0245】

これにより、実施例では、前記遮蔽層８５０が配置されていない第２絶縁層８１２の内壁と垂直に重なる領域に第１回路パターン層８２１の一部を配置することができる。

【0246】

例えば、実施例における第１回路パターン層８２１は、前記第１絶縁層８１１の上面のうち前記第１領域Ｒ１と垂直に重なる領域に配置された第１－１パッド８２１Ｐ１と、前記第２領域Ｒ２と垂直に重なる領域に配置された第１－２パッド８２１Ｐ２とを含む。このとき、前記第２絶縁層８１２の内壁の少なくとも一部には、前記遮蔽層８５０が配置されない。これにより、前記遮蔽層８５０が配置される第２絶縁層８１２の内壁と垂直に重なる第１絶縁層８１１の上面に前記第１－１パッド８２１Ｐ１および第１－２パッド８２１Ｐ２を直接連結するトレース８２１Ｔを配置することができる。

【0247】

これにより、前記トレース８２１Ｔは、前記第１－１パッド８２１Ｐ１に直接連結されながら、前記キャビティＣを介して上面が露出される第１部分と、前記第１－２パッド８２１Ｐ２と直接連結されながら上面が前記第２絶縁層８１２で覆われる第２部分とを含む。そして、前記トレース８２１Ｔの前記第１部分と第２部分との間の少なくとも一部は、前記キャビティＣを含む第２絶縁層８１２の内壁と垂直に重なり得る。

【0248】

図１８は、実施例に係る半導体パッケージを示す図である。

【0249】

図１８を参照すると、実施例における半導体パッケージは、図１に示すキャビティ１５０内に実装された素子９２０を含む。

【0250】

ただし、実施例の半導体パッケージは、図１以外の図３～図１７のいずれか一つに示す回路基板を含むことができる。

【0251】

すなわち、上述した回路基板は、チップなどの素子９２０を実装するためのパッケージ基板として用いられ得る。

【0252】

上述したように、回路基板は前記キャビティ１５０を含み、前記キャビティ１５０には、第１回路パターン層１２１の第１パッド１２１Ｐが配置され得る。

【0253】

前記第１パッド１２１Ｐ上には、接続部９１０が配置され得る。

【0254】

このとき、前記接続部９１０の平面形状は、円形状であり得る。前記接続部９１０は、前記第１パッド１２１Ｐ上に配置されて、前記素子９２０を固定しながら、前記素子９２０と前記第１パッド１２１Ｐとの間を電気的に連結する機能を果たすことができる。このために、前記接続部９１０は、導電性物質を含むことができる。例えば、前記接続部９１０は、ソルダーボールであり得るが、これに限定されない。

【0255】

前記接続部９１０上には、電子素子９２０が実装され得る。

【0256】

このとき、前記電子素子９２０は、回路基板のキャビティ１５０内に配置される電子部品であってもよく、これは能動素子と受動素子とに区分され得る。

【0257】

このとき、前記素子９２０は、端子９２５を含むことができる。前記素子９２０の端子９２５は、前記接続部９１０を介して前記第１パッド１２１Ｐと電気的に連結され得る。また、前記キャビティ１５０内には、モールディング層９３０が配置され得る。前記モールディング層９３０は、前記キャビティ１５０内に前記素子９２０をモールディングして配置され得る。前記モールディング層９３０は、前記素子９２０を保護しながら前記キャビティ１５０内に異物が浸透することを防止することができる。

【0258】

以下では、添付の図面を参照して実施例に係る回路基板の製造方法について説明する。

【0259】

図１９～図２６は、図３に示す回路基板の製造方法を工程順に示す図である。

【0260】

本明細書の回路基板の製造方法の説明に先立って、回路基板は、絶縁層を基準に３層以上の層数を有することができる。また、前記回路基板は、コア層を含むことができる。ただし、以下では説明の便宜のために、前記回路基板がコアレス基板でありながら、２層の絶縁層を含むものとして説明する。また、前記回路基板は、キャビティを含み、前記キャビティは、少なくとも一つの絶縁層を開放して形成され得る。このとき、前記キャビティは、２つ以上の絶縁層を開放して形成され得るが、以下では１層の絶縁層のみを開放して形成されることについて説明する。

【0261】

また、実施例の回路基板は、ＥＴＳ（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ）構造を有することもできる。

【0262】

図１９を参照すると、実施例では、第１絶縁層２１１を準備する。

【0263】

実施例では、前記第１絶縁層２１１に第１貫通電極２３１、第１回路パターン層２２１、および第３回路パターン層２２３をそれぞれ形成する工程を行うことができる。例えば、実施例では、前記第１絶縁層２１１を貫通する貫通孔（図示せず）を形成する。そして、実施例では、前記第１絶縁層２１１の上面、下面、および前記貫通孔の内壁にそれぞれシード層である第１金属層を形成する工程を行うことができる。次に、実施例では、前記第１金属層上に電解めっきを行い、前記第２金属層を形成することができる。そして、前記第１金属層および第２金属層は、それぞれ第１回路パターン層２２１、第３回路パターン層２２３、および第１貫通電極２３１を構成することができる。

【0264】

次に、実施例では、前記第２金属層を電解めっきするためにシード層として使用された第１金属層の一部を除去する工程を行うことができる。このとき、前記第１金属層は、前記第２金属層と垂直に重なる領域と垂直に重ならない領域とを含む。そして、一般的な前記第１金属層のエッチング工程では、前記第２金属層と垂直に重ならない領域は、全体的に除去される。これとは異なり、実施例では、図２０に示すように、前記第１金属層のうちキャビティ２５０が形成される領域に対応する部分は、除去されない。そして、前記除去されない第１金属層は、キャビティを形成するために行われるレーザ工程におけるストッパ層として使用され得る。

【0265】

次に、図２１を参照すると、実施例では、前記第１絶縁層２１１上に第２絶縁層２１２を形成する。

【0266】

そして、実施例では、前記第２絶縁層２１２に貫通孔を形成する。

【0267】

このとき、前記貫通孔は、機能に応じて複数に区分され得る。例えば、前記貫通孔は、第２貫通電極２３２が形成される領域に対応するように形成される第１貫通孔ＶＨ１を含む。また、前記貫通孔は、前記キャビティ２５０が形成される領域の境界領域に形成される第２貫通孔ＶＨ２を含む。ここで、前記第２貫通孔ＶＨ２は、前記回路基板の構造で説明したダミー貫通孔を意味することができる。このとき、前記第１貫通孔ＶＨ１は、前記第１回路パターン層２２１の少なくとも一部と垂直に重なり、これにより前記第１回路パターン層２２１のうち第２貫通電極２３２と連結されるパッドの上面を露出することができる。また、前記第２貫通孔ＶＨ２は、前記第１金属層のうちストッパ層として使用するために除去していないストッパ層２２１Ｓの上面を露出して形成され得る。

【0268】

次に、図２２を参照すると、実施例では、前記第１貫通孔ＶＨ１および第２貫通孔ＶＨ２を充填する第２貫通電極２３２およびダミー電極ＣＶを形成する。また、実施例では、前記第２絶縁層２１２の上面に第２回路パターン層２２２を形成する工程を行う。このとき、前記ダミー電極ＣＶ上には、第２回路パターン層２２２が配置されないことがある。ただし、実施例はこれに限定されず、前記ダミー電極ＣＶ上にも前記第２回路パターン層２２２の一部が配置され得る。

【0269】

次に、図２３を参照すると、実施例では、前記ダミー電極ＣＶをマスクとして使用して、前記ダミー電極ＣＶの内側領域の第２絶縁層２１２を加工してキャビティ２５０の一部を形成する工程を行うことができる。

【0270】

次に、図２４および図２５を参照すると、実施例では、前記ダミー電極ＣＶおよび前記ストッパ層２２１Ｓをエッチングにより除去する工程を行うことができる。このとき、図面上には、前記ダミー電極ＣＶおよび前記ストッパ層２２１Ｓのエッチング工程にそれぞれ別の工程で行われることのように示したが、これに限定されない。例えば、実施例では、前記ダミー電極ＣＶをエッチングにより除去しながら、前記ダミー電極ＣＶと一緒に前記ストッパ層２２１Ｓを除去する工程を行うことができる。また、前記ダミー電極ＣＶのエッチング時に、前記ダミー電極ＣＶの一部は、除去されず、キャビティ２５０の内壁に金属層４６０として残ることもある。

【0271】

また、前記ストッパ層２２１Ｓは、前記キャビティ２５０を介して上面が露出される部分と、前記キャビティ２５０を介して上面が露出されない領域とを含む。そして、前記ストッパ層２２１Ｓのうち前記キャビティ２５０を介して上面が露出される領域は、前記エッチング工程で除去される。これとは異なり、前記ストッパ層２２１Ｓのうち前記キャビティ２５０を介して上面が露出されない領域は、除去されず、第２パッドとして残ることがある。これとは異なり、前記ストッパ層２２１Ｓは、全体的に除去され、これにより前記第２絶縁層２１２の内壁から内側方向に凹む凹部３１２Ｕを形成することもできる。

【0272】

次に、図２６を参照すると、実施例では、前記第１絶縁層２１１の下面に第１保護層２４１を形成し、前記第２絶縁層２１２の上面に第２保護層２４２を形成する工程を行うことができる。

【0273】

一方、上述した発明の特徴を有する回路基板がスマートフォン、サーバ用コンピュータ、ＴＶなどのＩＴ装置や家電製品に用いられる場合、信号伝送または電力供給などの機能を安定的に果たすことができる。例えば、本発明の特徴を有する回路基板が半導体パッケージ機能を果たす場合、半導体チップを外部の湿気や汚染物質から安全に保護する機能を果たすことができ、漏れ電流あるいは端子間の電気的な短絡問題や、あるいは半導体チップに供給する端子の電気的な開放の問題を解決することができる。また、信号伝送の機能を担う場合、ノイズ問題を解決することができる。これを通じて、上述した発明の特徴を有する回路基板は、ＩＴ装置や家電製品の安定した機能を維持できるようにすることにより、全体製品と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。

【0274】

上述した発明の特徴を有する回路基板を車両等の輸送装置に用いる場合、輸送装置に伝送される信号の歪みの問題を解決することができ、あるいは輸送装置を制御する半導体チップを外部から安全に保護し、漏洩する。電流や端子間の電気的な短絡の問題や、半導体チップに供給する端子の電気的な開放の問題を解決し、輸送装置の安定性をさらに向上させることができる。したがって、輸送装置と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を実現することができる。

【0275】

上述した発明の特徴を有する回路基板を車両などの輸送装置に用いられる場合、輸送装置に伝送される信号の歪みの問題を解決することができ、または輸送装置を制御する半導体チップを外部から安全に保護し、漏洩電流あるいは端子間の電気的な短絡の問題や、または半導体チップに供給する端子の電気的な開放の問題を解決して、輸送装置の安定性をさらに改善することができる。したがって、輸送装置と本発明が適用された回路基板とは、互いに機能的一体性または技術的連動性を成すことができる。

【0276】

以上、実施例に説明された特徴、構造、効果などは、少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例に例示された特徴、構造、効果などは、実施例が属する分野で通常の知識を有する者によって、他の実施例に対しても組合せまたは変形して実施可能である。したがって、このような組合せと変形に関連した内容は、実施例の範囲に含まれると解釈されるべきである。

【0277】

以上、実施例を中心に説明したが、これは単なる例示に過ぎず、実施例を限定するものではなく、実施例が属する分野で通常の知識を有した者であれば、本実施例の本質的な特性を逸脱しない範囲内で、以上で例示されていない様々な変形と応用が可能であることが理解できるであろう。例えば、実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に関連した差異点は、添付された請求範囲で設定する実施例の範囲に含まれると解釈されるべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【手続補正書】

【提出日】2024-06-14

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に配置され、キャビティを含む第２絶縁層と、を含み、
前記キャビティの内壁は、前記キャビティの内側から前記キャビティの外側に向かう水平方向に沿って凸状の複数の凸部を含み、
前記キャビティの底面は、前記キャビティの外側に向かって突出する突出面を含む、回路基板。

【請求項2】

前記第１絶縁層を貫通する第１貫通電極と、
前記第２絶縁層を貫通する第２貫通電極と、を含み、
前記キャビティの内壁の傾斜角は、
前記第２貫通電極の側面の傾斜角に対応する、請求項１に記載の回路基板。

【請求項3】

前記キャビティの内壁は、
前記キャビティの一側に位置する第１内壁と、
前記キャビティの他側に位置し、前記第１内壁と対向する第２内壁と、を含み、
前記第２貫通電極は、
前記第２貫通電極の一側の第１側面と、
前記第１側面と反対となる前記第２貫通電極の他側の第２側面と、を含み、
前記キャビティの前記第１内壁の傾斜角は、前記第２貫通電極の前記第１側面の傾斜角に対応し、
前記キャビティの前記第２内壁の傾斜角は、前記第２貫通電極の前記第２側面の傾斜角に対応する、請求項２に記載の回路基板。

【請求項4】

前記第１内壁の傾斜角は、前記キャビティの底面と前記第１内壁との間の内角であり、
前記第２内壁の傾斜角は、前記キャビティの底面と前記第２内壁との間の内角であり、
前記第２貫通電極の前記第１側面の傾斜角は、前記第２貫通電極の下面と前記第１側面との間の内角であり、
前記第２貫通電極の前記第２側面の傾斜角は、前記第２貫通電極の下面と前記第２側面との間の内角であり、
前記第１内壁、前記第２内壁、前記第１側面、および前記第２側面のそれぞれの傾斜角は、９１度～１１５度の範囲を満たす、請求項３に記載の回路基板。

【請求項5】

前記キャビティの内壁の少なくとも一部に配置された金属層をさらに含む、請求項１に記載の回路基板。

【請求項6】

前記第１絶縁層の上面と前記第２絶縁層の下面との間に配置された第１回路パターン層を含み、
前記第１回路パターン層は、
前記キャビティの底面と垂直に重なる前記第１絶縁層の第１領域に配置された第１パッドを含む、請求項１に記載の回路基板。

【請求項7】

前記第１回路パターン層は、
前記第１パッドと離隔し、前記キャビティの内壁と垂直に重なる第２パッドを含む、請求項６に記載の回路基板。

【請求項8】

前記第１パッドの厚さは、前記第２パッドの厚さよりも大きい、請求項７に記載の回路基板。

【請求項9】

前記第１回路パターン層は、
前記第１絶縁層の上面に配置された第１金属層と、
前記第１金属層上に配置された第２金属層と、を含み、
前記第１パッドは、前記第１および第２金属層を含み、
前記第２パッドは、前記第１金属層のみを含む、請求項７に記載の回路基板。

【請求項10】

前記第２絶縁層は、
前記第１絶縁層の上面に隣接する前記キャビティの内壁に形成され、前記第２絶縁層の内側方向に凹状の凹部を含み、
前記凹部の少なくとも一部は、
前記キャビティの内壁と垂直に重なる、請求項１に記載の回路基板。

【請求項11】

前記金属層は、
前記第１絶縁層と前記第２絶縁層との間に配置され、前記キャビティを介して少なくとも一部が露出された下部金属層および前記第２絶縁層上に配置され、前記キャビティを介して少なくとも一部が露出された上部金属層のうち少なくとも一つを含む、請求項５に記載の回路基板。

【請求項12】

前記キャビティの前記凸部の曲率半径は、前記第２貫通電極の上面の曲率半径に対応する、請求項２に記載の回路基板。

【請求項13】

前記第２絶縁層の上に配置された第３絶縁層をさらに含み、
前記キャビティは、前記第２絶縁層に形成された第１パートと、前記第３絶縁層に形成され、前記第１パートと連結された第２パートと、を含む、請求項１に記載の回路基板。

【請求項14】

前記キャビティの内壁は、前記第２絶縁層に備えられた第１内壁と、前記第３絶縁層に備えられた第２内壁と、を含み、
前記第１内壁と前記第２内壁は、段差を有する、請求項１３に記載の回路基板。

【請求項15】

前記第３絶縁層に最も隣接する領域における前記キャビティの前記第１パートの水平方向の幅は、
前記第２絶縁層に最も隣接する領域における前記キャビティの前記第２パートの水平方向の幅よりも大きい、請求項１４に記載の回路基板。

【請求項16】

前記第１回路パターン層は、
垂直方向に沿って前記キャビティと重ならない第３パッドと、
前記垂直方向に沿って前記キャビティと重なる第１部および前記垂直方向に沿って前記キャビティと重ならない第２部を含み、前記第１パッドと前記第３パッドとの間を連結する連結パターン層と、をさらに含む、請求項７に記載の回路基板。

【請求項17】

前記第１キャビティ内に配置された電子素子をさらに含み、
前記電子素子は、水平方向に沿って前記凸部と重なる、請求項１に記載の回路基板。

【請求項18】

前記第１キャビティ内に配置され、前記電子素子を埋め込む埋め込み絶縁層をさらに含み、
前記埋め込み絶縁層は、前記凸部に対応する凹部を備える、請求項１７に記載の回路基板。

【請求項19】

前記第２絶縁層上に配置された保護層をさらに含み、
前記保護層は、垂直方向に沿って前記キャビティと重なる貫通孔を含む、請求項１に記載の回路基板。

【請求項20】

前記複数の凸部は、前記キャビティの底面の周方向に沿って互いに連結される、請求項１に記載の回路基板。

【国際調査報告】