特表2024-544098 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ グーグル　インコーポレイテッドの特許一覧

特表2024-544098動的リセットレイテンシ

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-28

(54)【発明の名称】動的リセットレイテンシ

(51)【国際特許分類】

G06F 1/24 20060101AFI20241121BHJP

G06F 1/04 20060101ALI20241121BHJP

【ＦＩ】

G06F1/24 B

G06F1/04 570

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2023569969

(86)(22)【出願日】2022-11-18

(85)【翻訳文提出日】2023-12-26

(86)【国際出願番号】 US2022050402

(87)【国際公開番号】W WO2024107201

(87)【国際公開日】2024-05-23

(81)【指定国・地域】

(71)【出願人】

【識別番号】502208397

【氏名又は名称】グーグルエルエルシー

【氏名又は名称原語表記】ＧｏｏｇｌｅＬＬＣ

【住所又は居所原語表記】１６００ＡｍｐｈｉｔｈｅａｔｒｅＰａｒｋｗａｙ９４０４３ＭｏｕｎｔａｉｎＶｉｅｗ，ＣＡＵ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】イクバル，サイド・シャキル

(72)【発明者】

【氏名】グプタ，バイバブ

(57)【要約】

コンピューティングデバイス内の複数の機能コンポーネントをリセットする方法は、所定の電圧に基づいて、機能コンポーネントをリセットするのに必要なサイクル数を決定することと、決定されたサイクル数だけ動作するようにリセットシンクロナイザを制御することを含み、リセットシンクロナイザは、機能コンポーネントに接続されているリセットネットワークを制御し、第１の電圧における決定されたサイクル数は、第２の電圧における決定されたサイクル数と異なる。

【特許請求の範囲】

【請求項1】

コンピューティングデバイス内の複数の機能コンポーネントをリセットする方法であって、前記方法は、
予め定められた電圧に基づいて、前記機能コンポーネントをリセットするのに必要なサイクル数を決定することと、
前記決定されたサイクル数だけ動作するようにリセットシンクロナイザを制御することと、を含み、
前記リセットシンクロナイザは、前記機能コンポーネントに接続されているリセットネットワークを制御し、
第１の電圧における前記決定されたサイクル数は、第２の電圧における前記決定されたサイクル数と異なる、方法。

【請求項2】

前記サイクル数は、前記リセットネットワークから測定可能な遅延コンポーネントから導出される、請求項１に記載の方法。

【請求項3】

前記サイクル数は、前記遅延コンポーネントの比率である、請求項２に記載の方法。

【請求項4】

前記決定されたサイクル数だけ動作するようにリセットクロックゲートを制御することをさらに含み、前記リセットクロックゲートは、前記機能コンポーネントに接続されているクロックネットワークを制御する、請求項１～請求項３のいずれか１項に記載の方法。

【請求項5】

前記リセットシンクロナイザは、前記リセットクロックゲートを制御する、請求項４に記載の方法。

【請求項6】

前記リセットシンクロナイザを制御することは、ソフトウェアを介して、前記リセットシンクロナイザを更新することを含む、請求項１～請求項５のいずれか１項に記載の方法。

【請求項7】

前記リセットシンクロナイザは、前記リセットネットワークに接続されているリセットパイプステージを制御する、請求項６に記載の方法。

【請求項8】

前記リセットシンクロナイザを制御することは、前記リセットシンクロナイザにホールドマージンの半サイクルで起動するよう指示することを含む、請求項１～請求項７のいずれか１項に記載の方法。

【請求項9】

前記リセットシンクロナイザは、反転クロック位相で動作する、請求項８に記載の方法。

【請求項10】

複数の機能コンポーネントと、
予め定められた電圧に基づいて、前記機能コンポーネントをリセットするのに必要なサイクル数を決定し、
前記決定されたサイクル数だけ動作するようにリセットシンクロナイザを制御するように構成されているプロセッサと、を備え、
前記リセットシンクロナイザは、前記機能コンポーネントに接続されているリセットネットワークを制御し、
第１の電圧における前記決定されたサイクル数は、第２の電圧における前記決定されたサイクル数と異なる、コンピューティングデバイス。

【請求項11】

前記サイクル数は、前記リセットネットワークから測定可能な遅延コンポーネントから導出される、請求項１０に記載のシステム。

【請求項12】

前記サイクル数は、前記遅延コンポーネントの比率である、請求項１１記載のシステム。

【請求項13】

前記プロセッサは、前記決定されたサイクル数だけ動作するようにリセットクロックゲートを制御するようにさらに構成され、
前記リセットクロックゲートは、前記機能コンポーネントに接続されているクロックネットワークを制御する、請求項１０～請求項１２のいずれか１項に記載のシステム。

【請求項14】

前記リセットシンクロナイザは、前記リセットクロックゲートを制御するように構成されている、請求項１３に記載のシステム。

【請求項15】

前記リセットシンクロナイザを制御することは、ソフトウェアを介して前記リセットシンクロナイザを更新することを含む、請求項１０～請求項１４のいずれか１項に記載のシステム。

【請求項16】

前記リセットシンクロナイザは、前記リセットネットワークに接続されているリセットパイプステージを制御するように構成されている、請求項１５に記載のシステム。

【請求項17】

前記リセットシンクロナイザを制御することは、前記リセットシンクロナイザにホールドマージンの半サイクルで起動するように指示することを含む、請求項１０～請求項１６のいずれか１項に記載のシステム。

【請求項18】

前記リセットシンクロナイザは、反転クロック位相で動作するように構成されている、請求項１７に記載のシステム。

【発明の詳細な説明】

【背景技術】

【0001】

背景
デジタルロジックシステムでは、リセット信号は、システムの機能コンポーネントが記憶している値をクリアする。リセットの実行は、システムを既知の状態に至らせるものであり、エラーやその他のイベントに応答してなされ得る。例えば、プロセッシングアクティビティの続行が望ましくない場合や、他のエラー回復メカニズムが失敗した場合に、エラー状態に応答してリセットが実行され得る。例えば、デジタルロジックシステムは、コマンドがタイムアウトし、エラー回復スキームも失敗した場合に、リセットを実行できる。

【0002】

システムを設計する際やリセット応答を実行する際には、リセットの応答時間であるレイテンシや、リセット中に使用される電力であるエントリー／エグジット電力などの指標が重要になり得る。多くの場合、レイテンシとエントリー／エグジット電力はトレードオフの関係にある。高電圧でのリセットはレイテンシが大きく、低電圧でのリセットはレイテンシが小さくなる。通常、デジタルロジックシステムは、電力使用量に関係なく、すべてのリセットに一定のレイテンシがかかるように設計されている。

【発明の概要】

【0003】

概要
本明細書では、デジタルロジックシステムのリセットレイテンシを動的に変更する方法とシステムについて説明する。例えば、リセットレイテンシは、システムをリセットするのに必要な電圧によって変わる可能性がある。望ましいリセットレイテンシは、デジタルロジックシステムのリセット用ターゲット電圧を使用して決定できる。電圧に応じてリセットレイテンシを変えることで、システム全体のレイテンシを短縮することができる。

【0004】

本明細書に記載の主題の特定の実施形態は、以下の利点の１つまたは複数を実現するように実施できる。

【0005】

説明されている方法とシステムは、デジタルロジックシステムにおけるリセットのレイテンシを短縮する。通常、システムは電力使用量に関係なく、すべてのリセットに一定のレイテンシがかかるように設計されている。説明されている方法とシステムにより、電力使用量に応じた動的なリセットレイテンシが可能になり、システム全体のレイテンシが短縮される。また、説明されている方法とシステムは、自然なスケーリングを使用でき、これにより、さらなるスケーリングに対してレイテンシを予測可能にする。説明されている方法とシステムは、有利なことに、電力を節約できる。例えば、高レイテンシが必要とされない場合はトグルサイクルを減らすことでクロックネットワークの電力を節約でき、自然なスケーリングを使用することでリセットネットワークの電力を節約できる。説明されている方法とシステムは、有利なことに、例えばリセット設定をプログラミングすることによって、ユーザーがシステムのレイテンシを制御することを可能にする。また、例えばハッカーがリセットの正確なレイテンシを知らない可能性があるため、リセットレイテンシを変更することで、デバイスのセキュリティを高めることができる。

【0006】

本明細書の主題の１つまたは複数の実施形態の詳細は、添付図面および以下の説明に記載されている。主題の他の特徴、態様、および利点は、本明細書、図面、および特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0007】

【図1】システムの一例を示す図である。

【図2】動的リセットレイテンシの利点を示す複数のプロットである。

【図3】システムを伴うリセットシンクロナイザの例である。

【図4】リセットシンクロナイザの一例である。

【図5】リセットシンクロナイザの別の例である。

【図6】リセット信号を示すプロット図である。

【0008】

様々な図面における同様の参照番号や表記は、同様の要素を示している。

【発明を実施するための形態】

【0009】

詳細な説明
図１は、システム１００の一例の図である。システム１００は、複数のコンポーネント１０２、１０４、１０６、１０８を含むことができる。コンポーネント１０２、１０４、１０６、１０８の各々は、いくつかの例を挙げると、例えば、メモリ、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）、プロセッシング装置、または電源コントローラなど、任意の適切な機能コンポーネントになり得る。このシステムは、リセット信号がコンポーネント１０２、１０４、１０６、１０８全体にどのように伝播するかを示すリセットネットワーク１１０を含む。このシステムは、クロック信号がコンポーネント１０２、１０４、１０６、１０８に伝播するクロックネットワーク１１２も含む。リセットネットワーク１１０とクロックネットワーク１１２の両方が遅延コンポーネントを含み、信号は信号源から遠いコンポーネント１０６、１０８に到達するのに時間がかかる。ネットワークの遅延コンポーネントは、コンポーネントのリセットに問題を引き起こす可能性がある。いくつかの実装では、リセットネットワークは反転クロック位相で動作するように制御できる。反転クロック位相は、コンポーネント１０２、１０４、１０６、１０８が同時にリセットされるように、コンポーネントへの到着と信号を同期させるのに役立つ。

【0010】

図２は、動的リセットレイテンシの利点を示すプロットを示す。例えば、第１のプロット２００は、リセットのターゲット電圧に対する、リセットに必要なクロックサイクル数を示している。多くの場合、レイテンシとエントリー／エグジット電力はトレードオフの関係にある。高電圧でのリセットはレイテンシが大きく、低電圧でのリセットはレイテンシが小さくなる。通常、デジタルロジックシステムは、電力使用量に関係なく、すべてのリセットに一定のレイテンシがかかるように設計されている。プロット２００に示されているように、より低い所望の電圧で、レイテンシは短縮され得る。例えば、１ボルトでのリセットは８クロックサイクルを必要とするが、より低電圧でのリセットはより少ないクロックサイクルで済む。所望の電圧が低下すると、必要なクロックサイクル数も低下する。リセットに必要なクロックサイクル数は、リセットのターゲット電圧から決定することができる。例えば、クロックサイクル数は、平均リセットレイテンシを機能クロックサイクル時間で割ることによって求めることができる。必要なクロックサイクル数は、統計的に平均値に近い値、例えば中央値および／または平均値にシグマを加えた値を、機能クロックサイクル時間で割ることによっても決定することができる。いくつかの実装では、必要なクロックサイクル数は、リセットレイテンシの上限を動作周波数で割ったものに等しい。

【0011】

第２のプロット２０２は、すべてのリセットに固定レイテンシを使用した場合のコスト機会を示している。例えば、１ボルトのような高電圧では、高電圧リセットはより多くのクロックサイクルを必要とするため、コスト機会は低くなる。しかし、例えば０．５４ボルトのような低電圧では、低電圧リセットがより少ないクロックサイクルで済むため、コスト機会は、より高くなる。リセットは必要以上のクロックサイクルを使用するため、コスト機会は増加する。

【0012】

図３は、システム３０２に接続されているリセットシンクロナイザ３００を示す。例えば、システムは図１のシステム１００と同様のものとできる。リセットシンクロナイザは、システムのリセットネットワークとクロックネットワークとを制御できる。例えば、リセットシンクロナイザは決定されたサイクル数だけ動作させることができる。決定されたサイクル数によって、リセットのレイテンシが決まる。図示されているように、リセットシンクロナイザ３００はクロックゲート３０２を制御する。クロックゲート３０２は、システムのクロックネットワークを制御できる。いくつかの実装では、リセットシンクロナイザ３００は反転クロック位相で動作するように制御できる。クロック位相を反転させることで、リセット信号がシステムの多数のコンポーネントに同時に到達するように同期させるのに役立つことができる。いくつかの実装では、リセットシンクロナイザはソフトウェアで制御できる。例えば、ユーザーは、所望のサイクル数だけ動作するようにリセットシンクロナイザを制御することができる。他の実装では、リセットシンクロナイザはシステムの設計によって制限される。例えば、各電圧に対して所望のクロックサイクル数をあらかじめ決めておき、それに応じて実行（ｒｕｎ）シンクロナイザが動作するようにプログラムできる。

【0013】

図４は、リセットシンクロナイザ４００の一例を示している。例えば、リセットシンクロナイザ４００はシステムに接続され、図３のリセットシンクロナイザ３００と同様に、システムのリセットネットワークとクロックネットワークとを制御し得る。リセットシンクロナイザ４００は、プログラマブルカウンタ４０２を含む。いくつかの実装では、プログラマブルカウンタは、例えば信号発生器４１０を介したソフトウェアプロセスを介して構成できる。いくつかの実装では、信号発生器４１０内に格納される、例えば様々なシナリオのための事前構成される設定を適用して、プログラマブルカウンタを所望のサイクル数だけ動作させるようにプログラムできる。例えば、異なる電圧とレイテンシのサイクルとは、特定の電圧範囲におけるレイテンシの改善を意図する設計者にとって有用となり得る。いくつかの実装では、低電圧で必要なサイクル数を下げることが望ましい場合がある。いくつかの実装では、信号発生器は、例えば上述のように最適値を計算することによって、プログラマブルカウンタに適用する値を動的に選択できる。他の実装では、カウンタ４０２はシステムの設計によって制限される。例えば、各電圧に対して所望のクロックサイクル数をあらかじめ決めておき、それに従ってカウンタ４０２が動作するようにプログラムできる。リセットシンクロナイザは、ダイナミック電圧周波数スケーリング（ＤＶＦＳ）デコーダ４０４も含む。ＤＶＦＳデコーダは受信信号の周波数を変えて処理できる。例えば、ＤＶＦＳデコーダは、電圧と周波数の組み合わせに基づいて、リセットを解除または無効にするサイクル数を調整する。リセットシンクロナイザ４００は、リセットパイプスライス４０６も含む。リセットパイプスライス４０６は、リセット信号が反転されることを保証することができる。リセット信号を反転位相で動作させることで、リセット信号がシステムの多数のコンポーネントに同時に到達するように同期させるのに役立つことができる。これは、リセットネットワークが大規模な場合、例えば多数のコンポーネントに対して特に有利となる。リセットシンクロナイザ４００はクロックイネーブラ４０８を含み、クロックゲートに信号を送ることができる。例えば、リセットシンクロナイザ４００は、図３のリセットシンクロナイザ３００と同様に、クロックゲートを制御できる。

【0014】

リセットシンクロナイザは、コンポーネントが多くても少なくてもよい。例えば、図５は、コンポーネントが少ないリセットシンクロナイザ５００の一例を示している。リセットシンクロナイザ５００は、図４のプログラマブル４０２と同様とできるプログラマブルカウンタ５０２と、図４のクロックイネーブラ４０８と同様とできるクロックイネーブラ５０６とを含む。リセットシンクロナイザ５００はシステムに接続でき、図３のリセットシンクロナイザ３００と同様に、システムのリセットネットワークとクロックネットワークとを制御できる。

【0015】

図６は、システムに送ることができるリセット信号とクロック信号とを示す一組のプロット６００を示す。例えば、リセット信号とクロック信号とは、上述したように、リセットネットワークとクロックネットワークとを介して伝播できる。クロック位相６０２は、リセットのプロセス中に何クロックサイクルが経過するかを示している。図示されているように、リセット信号６０４が受信される。例えば、リセット信号はリセットシンクロナイザで受け取ることができる。反転リセット信号６０６はクロック位相６０２に対して反転される。反転リセット信号６０６は、リセット信号６０４の受信に応答して送信できる。例えば、反転リセット信号６０６は、リセットシンクロナイザによって送信できる。信号６０８は、リセットネットワーク上でアサートされるリセット信号を表す。図示されているように、信号６０８は反転リセット信号６０６と同様に反転位相で動作している。信号６０８がシステムのコンポーネントに達すると、リセットがディアサートされる。リセットのディアサーションは、ディアサーションサイクルである信号６１０で示される。信号６１２はリセットのレイテンシを示す。レイテンシは任意の自然数でよい。

【0016】

第２のプロット６１４が図示されており、信号６１６、６１８、６２０、６２２、６２４、６２６を含む。信号６１６、６１８、６２０、６２２、６２４、６２６は、それぞれ、信号６０２、６０４、６０６、６０８、６１０、６１２と同様とできる。第２のプロット６１４は、異なるレイテンシ、アサートサイクル、およびディアサートサイクルで実行されるリセットを示している。クロック位相６１６は、リセットの過程で何クロックサイクルが経過するかを示す。図示されているように、リセット信号６１８が受信される。例えば、リセット信号はリセットシンクロナイザで受け取ることができる。反転リセット信号６２０はクロック位相６１６に対して反転される。反転リセット信号６２０は、リセット信号６１８の受信に応答して送信できる。例えば、反転リセット信号６２０は、リセットシンクロナイザによって送信できる。信号６２２は、リセットネットワーク上でアサートされるリセット信号を表す。図示されているように、信号６２２は反転リセット信号６２０と同様に反転位相で動作している。信号６２２がシステムのコンポーネントに達すると、リセットはディアサートされる。リセットのディアサーションは、ディアサーションサイクルである信号６２４によって示される。信号６２６はリセットのレイテンシを示す。図のプロットでは、レイテンシは３クロックサイクルである。

【0017】

本明細書に記載されている主題の実施形態および機能的動作は、本明細書に開示されている構造およびそれらの構造的等価物を含むコンピュータハードウェア内のデジタル電子回路、またはそれらの１つまたは複数の組み合わせで実装できる。プロセスとロジックフローとは、特殊用途のロジック回路、例えばＦＰＧＡやＡＳＩＣ、あるいは特殊用途のロジック回路と１つまたは複数のプログラムされるコンピュータの組み合わせによっても実行できる。

【0018】

上述の実施形態に加えて、以下の実施形態も革新的である。
実施形態１は、コンピューティングデバイス内の複数の機能コンポーネントをリセットする方法であって、本方法は、
予め定められた電圧に基づいて、機能コンポーネントをリセットするのに必要なサイクル数を決定することと、
決定されたサイクル数だけ動作するようにリセットシンクロナイザを制御することと、を含む。

【0019】

リセットシンクロナイザは、機能コンポーネントに接続されているリセットネットワークを制御する。

【0020】

第１の電圧における決定されたサイクル数は、第２の電圧における決定されたサイクル数と異なる。

【0021】

実施形態２は、実施形態１の方法であって、サイクル数は、リセットネットワークから測定可能な遅延コンポーネントから導出される。

【0022】

実施形態３は、実施形態２の方法であって、サイクル数は、遅延コンポーネントの比率である。

【0023】

実施形態４は、実施形態１～実施形態３のいずれか１つの方法であって、決定されたサイクル数だけ動作するようにリセットクロックゲートを制御することをさらに含む。リセットクロックゲートは、機能コンポーネントに接続されているクロックネットワークを制御する。

【0024】

実施形態５は、実施形態４の方法であって、リセットシンクロナイザは、リセットクロックゲートを制御する。

【0025】

実施形態６は、実施形態１～実施形態５のいずれか１つの方法であって、リセットシンクロナイザを制御することは、ソフトウェアを介してリセットシンクロナイザを更新することを含む。

【0026】

実施形態７は、実施形態６の方法であって、リセットシンクロナイザは、リセットネットワークに接続されるリセットパイプステージを制御する。

【0027】

実施形態８は、実施形態１～実施形態７のいずれか１つの方法であって、リセットシンクロナイザを制御することは、ホールドマージンの半サイクルで起動するようにリセットシンクロナイザに指示することを含む。

【0028】

実施形態９は、実施形態８の方法であって、リセットシンクロナイザは、反転クロック位相で動作する。

【0029】

実施形態１０は、コンピューティングデバイスであって、
複数の機能コンポーネントと、
所定の電圧に基づいて、機能コンポーネントをリセットするのに必要なサイクル数を決定し、
決定されたサイクル数だけ動作するようにリセットシンクロナイザを制御するように構成されているプロセッサと、を備える。

【0030】

リセットシンクロナイザは、機能コンポーネントに接続されているリセットネットワークを制御する。

【0031】

第１の電圧における決定されたサイクル数は、第２の電圧における決定されたサイクル数と異なる。

【0032】

実施形態１１は、実施形態１０のシステムであって、サイクル数は、リセットネットワークから測定可能な遅延コンポーネントから導出される。

【0033】

実施形態１２は、実施形態１１のシステムであって、サイクル数は、遅延コンポーネントの比率である。

【0034】

実施形態１３は、実施形態１０～実施形態１２のいずれか１つのシステムであって、プロセッサは、決定されたサイクル数だけ動作するようにリセットクロックゲートを制御するようにさらに構成されている。リセットクロックゲートは、機能コンポーネントに接続されているクロックネットワークを制御する。

【0035】

実施形態１４は、実施形態１３のシステムであって、リセットシンクロナイザは、リセットクロックゲートを制御するように構成されている。

【0036】

実施形態１５は、実施形態１０～実施形態１４のいずれか１つのシステムであって、リセットシンクロナイザを制御することは、ソフトウェアを介してリセットシンクロナイザを更新することを含む。

【0037】

実施形態１６は、実施形態１５のシステムであって、リセットシンクロナイザは、リセットネットワークに接続されるリセットパイプステージを制御するように構成されている。

【0038】

実施形態１７は、実施形態１０～実施形態１６のいずれか１つのシステムであって、リセットシンクロナイザを制御することは、リセットシンクロナイザにホールドマージンの半サイクルで起動するように指示することを含む。

【0039】

実施形態１８は、実施形態１７のシステムであって、リセットシンクロナイザは、反転クロック位相で動作するように構成されている。

【0040】

本明細書には多くの具体的な実施態様の詳細が記載されているが、これらはあらゆる発明の範囲や請求され得る範囲に対する制限として解釈されるべきではなく、むしろ特定の発明の特定の実施形態に特有であり得る特徴の説明として解釈されるべきである。別個の実施形態の文脈で本明細書に記載されている特定の特徴は、単一の実施形態において組み合わせて実施することもできる。逆に、単一の実施形態の文脈で説明されている様々な特徴は、複数の実施形態で別々に、または任意の適切な部分的組み合わせで実施することもできる。さらに、特徴は特定の組み合わせで作用するものとして上述され、当初はそのようにクレームされることさえあるが、クレームされる組み合わせからの１つまたは複数の特徴は、場合によっては組み合わせから除外されることがあり、クレームされる組み合わせは、部分的組み合わせまたは部分的組み合わせのバリエーションに向けられることがある。

【0041】

同様に、操作は特定の順序で図面に描かれているが、これは、望ましい結果を得るために、そのような操作を図示されている特定の順序で、または連続した順序で実行すること、あるいは図示されているすべての操作を実行することを要求するものとして理解されるべきではない。状況によっては、マルチタスクや並列処理が有利な場合もある。さらに、上述した実施形態における様々なシステムモジュールおよびコンポーネントの分離は、すべての実施形態においてそのような分離が必要であると理解されるべきではなく、記載されているプログラムコンポーネントおよびシステムは、一般に、単一のソフトウェア製品において一緒に統合され得るか、または複数のソフトウェア製品にパッケージ化され得ることが理解されるべきである。

【0042】

主題の特定の実施形態について説明した。その他の実施形態は、以下の特許請求の範囲に含まれる。例えば、特許請求の範囲に記載されている行為を、異なる順序で実行して、同様に望ましい結果を得ることができる。一例として、添付の図に描かれた工程は、望ましい結果を得るために、必ずしも示されている特定の順序、または連続した順序を必要としない。場合によっては、マルチタスクや並列処理が有利なこともある。

【図1】