特表 2024-544156 ハイブリッド金属インターコネクト

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-28

(54)【発明の名称】ハイブリッド金属インターコネクト

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20241121BHJP

【ＦＩ】

H01L21/88 B

H01L21/88 R

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024529453

(86)(22)【出願日】2022-11-24

(85)【翻訳文提出日】2024-05-16

(86)【国際出願番号】 CN2022133967

(87)【国際公開番号】W WO2023116329

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】17/556,214

(32)【優先日】2021-12-20

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】100091568

【弁理士】

【氏名又は名称】市位 嘉宏

(72)【発明者】

【氏名】本山 幸一

(72)【発明者】

【氏名】ファン デル シュトラテン、オスカー

(72)【発明者】

【氏名】ランツィッロ、ニコラス、アントニー

(72)【発明者】

【氏名】レズニチェク、アレクサンダー

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033GG03

5F033HH07

5F033HH11

5F033HH15

5F033HH32

5F033MM01

5F033MM08

5F033MM13

5F033PP06

5F033PP09

5F033PP11

5F033PP12

5F033PP14

5F033PP27

5F033PP28

5F033QQ48

5F033QQ75

5F033XX03

(57)【要約】

導電性ライン、集積チップ、および導電性ラインを形成する方法は、基板のトレンチに第１の金属ライナを形成することを含む。トレンチは、第２の金属で満たされる。第２の金属を第１の金属ライナ上で停止する化学機械平坦化（ＣＭＰ）プロセスによってオーバーポリッシュすることにより、第２の金属は基板の上面の高さよりも低いレベルにまで減じられる。トレンチは、第３の金属で満たされる。

【特許請求の範囲】

【請求項1】

基板のトレンチに第１の金属ライナを形成することと、
前記トレンチを第２の金属で満たすことと、
前記第２の金属を前記第１の金属ライナ上で停止する化学機械平坦化（ＣＭＰ）プロセスによってオーバーポリッシュすることにより、前記第２の金属を前記基板の上面の高さよりも低いレベルまで減らすことと、
前記トレンチを第３の金属で満たすことと、
を含む、導電性ラインを形成する方法。

【請求項2】

前記第１の金属ライナは、貴金属から形成される、請求項１に記載の方法。

【請求項3】

前記第３の金属は、前記第１の金属ライナと同じ材料である、請求項１に記載の方法。

【請求項4】

前記第１の金属ライナは、ルテニウムから形成される、請求項３に記載の方法。

【請求項5】

前記第３の金属は、前記第１の金属ライナとは異なる金属である、請求項１に記載の方法。

【請求項6】

前記第１の金属ライナは、ルテニウムから形成され、前記第３の金属は、コバルト、イリジウムおよびロジウムからなるグループから選択される、請求項５に記載の方法。

【請求項7】

トレンチの側壁に形成された第１の金属ライナと、
前記トレンチにおいて前記第１の金属ライナを覆う、前記第１の金属とは異なる第２の金属のコアと、
前記トレンチを周囲の基板表面の高さまで満たすように前記第２の金属を覆って形成された、前記第２の金属とは異なる第３の金属のキャップと、
を備える、導電性ライン。

【請求項8】

前記第３の金属は、前記第１の金属ライナと同じ材料から形成されている、請求項７に記載の導電性ライン。

【請求項9】

前記第３の金属および前記第１の金属ライナは、ルテニウムから形成されている、請求項８に記載の導電性ライン。

【請求項10】

前記第３の金属は、前記第１の金属ライナとは異なる材料から形成されている、請求項７に記載の導電性ライン。

【請求項11】

前記第１の金属ライナは、ルテニウムから形成されており、前記第３の金属は、コバルト、ルテニウム、イリジウムおよびロジウムからなるグループから選択された材料から形成されている、請求項１０に記載の導電性ライン。

【請求項12】

第１の幅を有する第１のトレンチおよび前記第１の幅よりも大きい第２の幅を有する第２のトレンチを備える基板と、
前記第１のトレンチにあって、第１の金属のライナおよび第３の金属のコアを有する、第１の導電性ラインと、
前記第２のトレンチにあって、前記第１の金属のライナ、第２の金属のコアおよび第３の金属のキャップを有する、第２の導電性ラインと、
を具備する、集積チップ。

【請求項13】

前記第３の金属は、前記第１の金属と同じ材料から形成されている、請求項１２に記載の集積チップ。

【請求項14】

前記第３の金属および前記第１の金属ライナは、ルテニウムから形成されている、請求項１３に記載の集積チップ。

【請求項15】

前記第３の金属は、前記第１の金属ライナとは異なる材料から形成されている、請求項１２に記載の集積チップ。

【請求項16】

前記第１の金属ライナは、ルテニウムから形成されており、前記第３の金属は、コバルト、ルテニウム、イリジウムおよびロジウムからなるグループから選択された材料から形成されている、請求項１５に記載の集積チップ。

【請求項17】

前記第１の導電性ラインは、前記第２の金属を含まない、請求項１２に記載の集積チップ。

【請求項18】

前記第１の幅と前記第２の幅の間の幅を有する、前記基板の第３のトレンチに形成された第３の導電性ラインをさらに備え、前記第３の導電性ラインは、前記第１の金属のライナ、前記第２の金属のコアおよび第３の金属のキャップを有する、請求項１２に記載の集積チップ。

【請求項19】

前記第３の導電性ラインの前記コアは、前記第２の導電性ラインの前記コアよりも垂直方向の厚さが小さい、請求項１８に記載の集積チップ。

【請求項20】

前記第２の幅は、前記第１の幅よりも少なくとも５倍大きい、請求項１２に記載の集積チップ。

【発明の詳細な説明】

【背景技術】

【0001】

本発明は、概して、半導体デバイス製造、より具体的には、ハイブリッド金属インターコネクトの形成に関する。

【0002】

集積回路におけるデバイス・サイズが縮小し続けるにつれて、伝導性インターコネクトにおける銅の使用は、高い線路抵抗を提供する場合がある。これは、例えば、周囲の材料への銅の拡散を防止するために、銅が使用される場合に必要とされる比較的大きなバリアまたはライナ層によるものであり得る。デバイス・サイズが縮小しても、バリアの厚さは変化せず、したがって、バリアは相対的にインターコネクト体積のより多くを占める。

【発明の概要】

【0003】

導電性ラインを形成する方法は、基板におけるトレンチに第１の金属ライナを形成することを含む。トレンチは、第２の金属で満たされる。第２の金属を第１の金属ライナ上で停止する化学機械平坦化（ＣＭＰ）プロセスによってオーバーポリッシュすることにより、第２の金属は基板の上面の高さよりも低いレベルにまで減らされる。トレンチは、第３の金属で満たされる。

【0004】

導電性ラインは、トレンチの側壁に形成された第１の金属ライナを含む。第１の金属とは異なる第２の金属のコアが、トレンチにおいて第１の金属ライナを覆って存在する。第２の金属とは異なる第３の金属のキャップが、トレンチを周囲の基板表面の高さまで満たすために第２の金属を覆って形成される。

【0005】

集積チップは、第１の幅を有する第１のトレンチおよび第１の幅よりも大きい第２の幅を有する第２のトレンチを備える基板を含む。第１の導電性ラインは第１のトレンチにあり、第１の導電性ラインは、第１の金属のライナおよび第３の金属のコアを有する。第２の導電性ラインは第２のトレンチにあり、第２の導電性ラインは、第１の金属のライナ、第２の金属のコアおよび第３の金属のキャップを有する。

【0006】

これらおよび他の特徴および利点は、添付図面との関連で読まれる、例示的な実施形態の以下の詳細な説明から明らかになるであろう。

【0007】

以下の説明は、好ましい実施形態の詳細を、以下の図を参照して提供する。

【図面の簡単な説明】

【0008】

【図1】本発明の実施形態による、すべてがデバイスの異なる領域に存在し得る、狭いトレンチ、中間トレンチおよび広いトレンチを含む様々なトレンチでのハイブリッド金属インターコネクトの製造におけるステップの断面図である。

【図2】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、狭いトレンチ、中間トレンチおよび広いトレンチを含むトレンチに拡散バリアがコンフォーマルに付着される。

【図3】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、狭いトレンチ、中間トレンチおよび広いトレンチを含むトレンチに第１の金属ライナがコンフォーマルに付着される。

【図4】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、狭いトレンチ、中間トレンチおよび広いトレンチを含むトレンチを満たすように第２の金属層が付着される。

【図5】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、優先的に狭いトレンチから材料を除去する一方、より広いトレンチにより多くの量を残すように、第２の金属層がオーバーポリッシュされる。

【図6】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、狭いトレンチ、中間トレンチおよび広いトレンチを含むトレンチを満たすために第３の金属層が付着される。

【図7】本発明の実施形態による、様々な幅のトレンチにハイブリッド金属インターコネクトを製造するステップの断面図であり、第３の金属層を研磨することにより、トレンチ幅に応じて金属の割合が異なるハイブリッド金属インターコネクトがトレンチに形成される。

【図8】本発明の実施形態による、トレンチ幅に応じて金属の割合が異なる、様々な幅のトレンチにハイブリッド金属インターコネクトを形成する方法のブロック／流れ図である。

【図9】本発明の実施形態による、比較的狭い導電性ラインおよび比較的広い導電性ラインを含む様々な回路構成要素を含む回路の概略図である。

【発明を実施するための形態】

【0009】

半導体デバイスの製造技術の改良が続き、最小フィーチャ・サイズをより小さくする製造プロセスが漸進的に提供されている。最小フィーチャは、個別の構造の間の最小間隔などの事項を規定し、トレンチなどの構造を確実にどれほど小さく形成可能かを規定し得る。

【0010】

この技術的進歩の１つの結果として、ますます小さなデバイス・ピッチおよびフィーチャ・サイズが可能になるにつれて、回路構成要素の間での通信にデバイスが使用する導電性インターコネクトの厚さが減少している。かかる低幅インターコネクトは、所与のチップ上でデバイスを互いに接続するのに使用可能であり、さらに、電力および信号通信を提供するためにバックエンド（ＢＥＯＬ）層上に形成可能である。このサイズ減少は、チップの潜在的なデバイス密度の点で有利であるが、それに応じてインターコネクト抵抗の増大を伴う。

【0011】

導電性ラインまたはワイヤなどの導体の抵抗は、Ｒ＝ρＬ／Ａで表すことができ、ここで、ρはライン材料の抵抗率、Ｌはラインの長さ、Ａは導電性ラインの面積である。温度および材料欠陥などの要因がさらに抵抗に影響する可能性があるため、この式が提供するのは近似値である。導電性ラインの面積Ａは導電性ラインの幅に依存するため、インターコネクトの幅を減少させることにより、対応する断面積減少するので、導電性ラインの抵抗が上昇する。抵抗が高くなると、電力損失が増大し、これにより冷却ニーズが増大する。

【0012】

所与のインターコネクトの長さおよび断面積は、特定の回路設計および使用される製造技術によって決定され得る。例えば、幾つかの設計は、１つの領域においてより短く、より狭いラインを要求する一方で、別の領域においてより長く、より広いラインを要求する場合がある。しかしながら、抵抗率ρは、材料の選択に依存し、材料の抵抗率が低ければ、相応して導電性ライン抵抗が低くなる。その結果、導体材料の選択によって、より小さな幅のインターコネクトの抵抗の増加をオフセットすることができる。

【0013】

銅は、その低い抵抗率により、従来多くの回路用途における導体として使用されてきたが、低い抵抗率値を提供する他の材料もあり、小さなスケールにおいて銅と同じ課題を生じさせない場合がある。例えば、銅は、周囲材料への拡散を防止するために、比較的厚い拡散バリア層を必要とする場合がある。小さなデバイス・サイズにおいて、この比較的大きなバリア厚さのため、銅導体のために利用可能なインターコネクトでの容積量がさらに減るので、インターコネクトの断面積が実質的にさらに減じる。したがって、小さなスケールにおいてインターコネクト抵抗の低減が望まれる用途において、代替的な材料が使用される場合がある。

【0014】

コバルト、ルテニウム、イリジウム、ロジウムなどの材料は、バルク材料だと銅よりも高い抵抗率値を有するにもかかわらず、小さなデバイス寸法ではより低い抵抗率を提供することができる。これは、小さな寸法において銅よりも散乱が少なくなる好ましいサイズ効果によるものであり得る。散乱は、電子と材料との相互作用の結果生じる、材料の最小抵抗率を確立する効果である。例えば、散乱は、電子がフォノン（準粒子のように作用可能な材料中の量子化された振動）と相互作用することまたは材料中の他の電子と相互作用することにより生じ得るものである。これらの散乱効果は、銅導体の幅が減少するにつれて有効抵抗率への寄与が顕著になる。加えて、これらの材料は、銅ラインの場合に必要とされるほど厚いバリアまたはライナ層を必要としなくてよい。ライナ厚さが減少すると、導体のためスペースがより多く残り、銅のバルク抵抗率の利点を上回ることが可能である。

【0015】

場合によっては、所与の回路設計が、様々な異なるライン厚さを有するインターコネクトを要求する場合がある。そうすると、銅が比較的長くかつ広いライン向けの優れた抵抗率を提供し得るのに対し、別の導電性材料が比較的狭いライン向けの優れた抵抗を提供するので、代用される場合がある。しかしながら、マスキングおよび付着ステップの数が増加すると、製造プロセスの複雑さおよびコストが高まり、エラーが生じ得るため、種類や割合が異なる導電性材料を用いてラインを形成することは、困難であり得る。

【0016】

これを解決するために、ハイブリッド・ライン製造プロセスを用いることにより、狭いトレンチを代替的な金属で満たす一方、比較的広いトレンチは部分的に銅でかつ部分的に代替的な金属で満たすことができる。このように、１つのプロセスで両タイプの導電性ラインを形成することにより、銅は依然としてより低い絶対抵抗率が有利なところで使用でき、より狭いラインでは回避できる。この単一プロセスは、追加的なマスキング・ステップを必要とすることなくこれらの異なるラインを形成することができる。

【0017】

このことを実現するべく、異なる幅のトレンチから第１の導電性材料を除去するために化学機械平坦化（ＣＭＰ）プロセスが使用可能である。ＣＭＰプロセスを用いて、トレンチをオーバーポリッシュしてよい。例えば、第１の導電性材料が、付着された銅の層である場合、ＣＭＰオーバーポリッシュによりＣＭＰ停止層の下の銅材料を除去してよい。このオーバーポリッシング・プロセスによって、より狭いラインからすべての銅が除去されるのに対し、より広いラインからは銅の一部のみを除去することができる。次いで、異なる幅のラインを代替的な導体によって再び満たすことにより、すべてが良好な抵抗特性を有する様々な幅のハイブリッド・ラインを提供することができる。

【0018】

ここで図１を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。適切な誘電体または半導体材料から形成されてよい基板１０２が示されている。狭いトレンチ１０４、中間トレンチ１０６および広いトレンチ１０８を含む一連のライン・トレンチが基板１０２に示されている。これらのトレンチは、紙面に対して垂直な方向に互いに平行に延びていてよく、したがって、示された断面図はラインの全幅を示している。

【0019】

例えば、基板１０２は、バルク半導体基板であってよい。一例として、バルク半導体基板は、シリコン含有材料であってよい。バルク半導体基板に適したシリコン含有材料の例示的な例は、これらに限定されないが、シリコン、シリコンゲルマニウム、シリコンゲルマニウム炭化物、炭化ケイ素、ポリシリコン、エピタキシャルシリコン、アモルファスシリコン、およびそれらの多層を含む。ウエハ製造で主に使用される半導体材料はシリコンである。これらに限定されないが、ゲルマニウム、ガリウムヒ素、窒化ガリウム、テルル化カドミウムおよびセレン化亜鉛などの代替的な半導体材料も採用可能である。

【0020】

本図には描かれていないが、基板１０２は、ＳＯＩ（セミコンダクター・オン・インシュレーター）基板であってもよい。他の実施形態では、基板は、二酸化ケイ素などの層間絶縁材料から形成された上面を含んでよい。さらに他の実施形態では、半導体基板は、その上の誘電材料の層によって画定されたトレンチを有してよい。

【0021】

基板１０２は、トランジスタなどの能動回路部品またはコンデンサ、インダクタおよび抵抗器などの受動回路部品あるいはその両方を含む、基板１０２内または基板１０２上に形成され得る様々なデバイス（図示せず）のいずれかをさらに含んでよい。トレンチは、ビア、デバイス・コンタクトおよびその他の導電性インターコネクトなどの、その他の導電性構造と交差してよい。これらのデバイスは、トレンチに形成され得る導電性インターコネクトと電気的に接触し得る、基板１０２の表面における電気コンタクトを有してよい。

【0022】

狭いトレンチ１０４は、製造技術の最小フィーチャ・サイズ以下の幅（例えば、２０ｎｍ）で形成されてよい。例えば、所与のフォトリソグラフィ・プロセスでは、光の所与の波長を使用して規定することができる最小サイズが存在する。例えば、必要であれば追加の加工ステップを行うことにより、トレンチ側壁上に追加の材料をコンフォーマルに付着させることによって、製造技術の最小フィーチャ・サイズ未満にトレンチ幅をさらに減らすことができる。

【0023】

狭いトレンチ１０４とは対照的に、広いトレンチ１０８は、最小フィーチャ・サイズの５倍以上の幅（例えば、約１００ｎｍ）で形成されてよい。中間トレンチ１０６は、最小フィーチャ・サイズと、最小フィーチャ・サイズの約５倍との間の幅（例えば、約２０ｎｍ～約１００ｎｍ）で形成されてよい。したがって、トレンチは、回路設計のニーズに従って様々な異なるサイズで形成されてよく、これらのトレンチは、本明細書において説明されるように、異なるそれぞれの幅で導電性インターコネクトを製造するためにさらに加工されてよい。

【0024】

トレンチは、レジストを使用して基板１０２上にマスクを画定し、その後、基板１０２内へ異方性エッチングを行うフォトリソグラフィ・プロセスなどの適切なプロセスによって形成されてよい。フォトリソグラフィは、ある波長の光に露出させることによって硬化させることができるレジスト材料のパターニングを含んでよい。レジスト材料の硬化されない部分は除去されてよく、これにより、マスクを破壊することなく、下にある材料を選択的に除去する異方性エッチングを使用して、下にある基板をパターニングすることができる。

【0025】

異方性エッチングは、反応性イオンエッチング（ＲＩＥ）を含んでよい。ＲＩＥは、エッチングの際に、エッチングされる表面が高周波電力電極上に配置される、プラズマ・エッチングの一形態である。さらに、ＲＩＥの際、エッチングされる表面がプラズマから取り出されたエッチング種を表面に向けて加速する電位を有することにより、表面に対して垂直な方向に化学的エッチング反応が起きる。本発明にこの時点で使用可能な異方性エッチングのその他の例には、イオン・ビーム・エッチング、プラズマ・エッチングまたはレーザ・アブレーションが含まれる。

【0026】

トレンチは、基板１０２の同じ面で平行に配向されて示されているが、トレンチは、例えば、基板１０２上または基板１０２内に位置決めされ得るデバイスを接続するために、基板１０２上の任意の位置および任意の向きで形成されてよいことが理解されるべきである。さらに、示されているトレンチ同士の間隔およびトレンチのプロポーションは、純粋に例示的であると理解されるべきである。本発明には、トレンチの幅、方向および面が異なることを含む、その他の任意の適切なトレンチ配置を含めることが企図されている。

【0027】

ここで図２を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。拡散バリア２０２は、トレンチ内の表面上を含む基板１０２上に形成される。拡散バリア２０２は、化学蒸着（ＣＶＤ）および原子層堆積（ＡＬＤ）などの任意のコンフォーマルな付着プロセスを使用して、窒化タンタルなどの任意の適切な拡散バリア材料を使用して形成されてよい。拡散バリア２０２は、トレンチの内面を被覆し、約１ｎｍ～約３ｎｍの例示的なバリア厚さを有してよく、基板１０２内への導体原子の拡散を防止可能である。

【0028】

ＣＶＤは、室温よりも高い温度（例えば、約２５℃～約９００度）における気体反応物間の化学反応の結果として付着種が形成される付着プロセスである。反応の固体生成物が、固体製品の膜、コーティングまたは層が形成される表面上に付着される。ＣＶＤプロセスの変化態様は、これらに限定されないが、大気圧ＣＶＤ（ＡＰＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）および有機金属ＣＶＤ（ＭＯＣＶＤ）を含み、これらの組合せも使用可能である。ＡＬＤを使用する代替的な実施形態では、化学的前駆体が一度に１つずつ材料の表面と反応することにより、表面上に薄膜が付着する。

【0029】

ここで図３を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。第１の金属ライナ３０２が、トレンチ内の表面上を含む拡散バリア２０２上に形成される。任意の適切な材料が使用され得るが、特に、第１の金属ライナ３０２の材料が貴金属材料から形成可能であることが企図されている。第１の金属ライナ３０２の例示的な厚さは、約１ｎｍ～約３ｎｍであってよい。

【0030】

貴金属は一般に、化学物質による溶解に対する抵抗性が高いと理解されており、ルテニウム、ロジウムまたはイリジウムが含まれる。トレンチの上部における貴金属の体積分率が、除去される金属（銅）の分率より相対的に大きいので、特に厚さの小さいラインでは、貴金属は所与のＣＭＰプロセスで銅よりも大幅に低い研磨速度を有することができる。

【0031】

ここで図４を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。第２の金属層４０２は、ＣＶＤ、ＡＬＤまたは物理蒸着（ＰＶＤ）などの任意の適切な付着プロセスを使用して第１の金属ライナ３０２を覆って付着される。第２の金属層４０２は、トレンチを完全に満たすために十分な厚さで、例えば銅から形成されてよい。この層には銅が特に企図されているが、第１の金属ライナ３０２の材料とは異なる任意の適切な導体が代わりに使用され得ると理解されるべきである。

【0032】

ここで図５を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。第１の金属ライナ３０２上で停止するＣＭＰプロセスが行われてよい。ＣＭＰは、例えば、デバイスの上側層を徐々に除去するために化学的または顆粒スラリおよび機械的力を使用して行われる。スラリは、例えば、第１の金属ライナ３０２の材料を溶解させることができず、その結果、ＣＭＰがその層よりもさらに進行することはできないように配合されてよい。例えば、このＣＭＰプロセスでは、第１の金属ライナ３０２の貴金属を溶解不可能とすることができる。

【0033】

ＣＭＰは、第１の金属ライナ３０２が露出させられた後の所定の期間にわたって行われてよく、そのプロセスは、本明細書ではオーバーポリッシュと称することができる。第１の金属ライナ３０２がＣＭＰプロセスでは溶解不可能な貴金属から形成されていることにより、ＣＭＰプロセスを延長しても、第１の金属ライナ３０２から実質的により多くの材料を除去することはないが、このようにオーバーポリッシュすることによって、第１の金属層の上面より下であっても、第２の金属層４０２からは材料が除去され続ける。

【0034】

オーバーポリッシュ時間が長いほど、より多くの材料が第２の金属層４０２から除去される。オーバーポリッシュ中のトレンチからの材料の除去速度はトレンチの幅に依存するため、狭いトレンチ１０４における第２の金属は完全に除去され得るのに対し、広いトレンチ１０８における第２の金属は高さが比較的少量減るだけであり、第２の金属の実質的な量が中間トレンチ１０６および広いトレンチ１０８内に残る。このように、一回の製造プロセスによって、対象としているトレンチの相対幅に基づいて、特性、例えば銅の別の導体に対する割合が異なるインターコネクトを形成することができる。

【0035】

大きな幅の広いトレンチ１０８と比較して、より狭いトレンチ１０４では、銅の体積パーセントが小さいため、ＣＭＰにより、銅はより迅速に除去可能である。オーバーポリッシュ後、狭いトレンチ１０４には第２の金属が残っていないが、中間トレンチ１０６には中間量５０２の第２の金属を残し、広いトレンチ１０８には大きな量５０４の第２の金属を残すことができる。かくして、広いトレンチ１０８は、その容積のほとんどで銅を保持し得る。このように、オーバーポリッシュによって、異なる幅の構造が差別化される。

【0036】

ここで図６を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。第３の金属層６０２は、任意の適切な付着プロセスを用いて付着され、第２の金属の上のトレンチを満たす。中間トレンチ１０６および広いトレンチ１０８において、第３の金属層６０２が第２の金属部分５０２および５０４の上のトレンチの残りの部分を満たすことにより、各トレンチにある導体それぞれは、金属の割合が異なるものとすることができる。オーバーポリッシュの際に狭いトレンチ１０４から第２の金属がすべて除去されたため、狭いトレンチ１０４は第３の金属層６０２によって完全に満たされる。

【0037】

第３の金属層６０２は、小さな寸法で銅よりも抵抗率が低くなれる任意の適切な導電性材料から形成することができる。例えば、第３の金属層６０２は、ルテニウム、コバルト、イリジウムまたはロジウムから形成されてよい。特に企図しているのはこれらの金属だが、適切な電導性材料の代用可能性が理解されるべきである。第３の金属層６０２は第１の金属ライナ３０２と同じ材料から形成される場合があるが、他の場合には、第３の金属層６０２を異なる材料から形成することにより、第２の金属の部分を覆うはっきりしたキャップを形成してよい。

【0038】

トレンチ内にボイドが存在しないように、第３の金属層６０２の材料をリフローさせるべくアニールを実施してよい。第３の金属層のための材料としてコバルトを使用する特定の例では、例えば、ＰＶＤまたはＣＶＤを使用してまずコバルト・シード層を付着させることによって第３の金属層６０２を形成してよい。次いで、コバルトの残りの体積分はめっきを行うことによってトレンチを満たしてよい。

【0039】

ここで図７を参照すると、様々なライン幅でのハイブリッド金属ラインの製造におけるステップの断面図が示されている。基板１０２のレベルまで研磨するＣＭＰプロセスを行うことにより、基板１０２の上面が露出するまで、第３の金属層６０２、第１の金属ライナ３０２および拡散バリア２０２から材料を除去する。このＣＭＰプロセスはオーバーポリッシュを行わず、寧ろ基板１０２上の材料が完全に除去されると停止する。

【0040】

このＣＭＰプロセスは、第１の金属のライナ付きの、第３の金属から全体が形成されてよい狭いライン７０２と、第１の金属のライナおよび第３の金属の適当なキャップ付きの、第２の金属の適量から形成されてよい中間ライン７０４と、第１の金属のライナおよび第３の金属の小さなキャップ付きの、または第３の金属のキャップなしの、中間ライン７０４より相対的に大きな量の第２の金属から形成されてよい広いライン７０６とを含む導電性ラインを、互いに分離させる。第１の金属および第３の金属が同じ材料（例えば、ルテニウム）から形成される場合、当該材料中に、中間ライン７０４および広いライン７０６の第２の金属から形成されるコア部分の全体が封入されてよい。

【0041】

中間ライン７０４および広いライン７０６のキャップ層のためにコバルトを使用する特定の例では、コバルトが下にある銅に対する強い付着力を有する。その結果、導電性ラインを電流が通過することによる銅のエレクトロマイグレーションを抑制可能である。このようなエレクトロマイグレーションは導体構造に対する長期的損傷を生じる可能性がある。導電性材料が伝える電流によって導電性材料が変位させられるためである。幾つかの特定の例において、狭いライン７０２はその中に銅を有さない場合があり、中間ライン７０４は０％よりも多いが５０％よりも少ない銅を有する場合がある一方、広いライン７０６は５０％よりも多い銅を有する場合がある。

【0042】

ここで図８を参照すると、異なる幅のラインが異なる組成を有する、異なる幅のハイブリッド・ラインを形成する方法が示されている。ブロック８０２では、狭いトレンチ１０４、中間トレンチ１０６および広いトレンチ１０８を含むトレンチを基板１０２に形成する。トレンチは、例えば、フォトリソグラフィを用いてパターンマスクを形成した後に異方性エッチングプロセスを行うことにより、形成可能である。

【0043】

ブロック８０４では、基板１０２のトレンチの内側表面を被覆するコンフォーマル付着プロセスによって拡散バリア２０２を形成する。拡散バリア２０２は、金属原子が基板１０２内へ拡散することを防止するのに役立つが、そうしないと導電性ラインの電気的性能を低下させる恐れがある。ブロック８０６では、トレンチの内側表面を被覆するコンフォーマル付着プロセスにより、拡散バリア２０２を覆うようにルテニウムなどの貴金属で第１の金属ライナ３０２を形成する。

【0044】

ブロック８０８では、任意の適切な付着プロセスにより第２の金属層４０２を付着させ、トレンチを完全に満たす。第２の金属層４０２は、銅または他の適切な任意の導電性金属から形成可能である。ブロック８１０では、ＣＭＰプロセスにより第２の金属層４０２をオーバーポリッシュし、このＣＭＰプロセスは、第１の金属ライナ３０２上で停止するが、第１の金属ライナ３０２が露出した後の所定の期間にわたって行われる。オーバーポリッシュの際、第２の金属層４０２から追加的に材料が除去され、その層のレベルが低下して第２の金属ライナ３０２の上部レベルよりも低くなる。オーバーポリッシュにより、第２の金属が除かれてトレンチ１０４が空になる一方、第２の金属の凹んだ中間のライン５０２および第２の金属の凹んだ広いライン５０４が設けられる。

【0045】

ブロック８１２では、任意の適切な付着プロセスにより、第２の金属ライナ４０２と同じ材料であってよく、または異なる金属であってもよい第３の金属層６０２を付着させる。ブロック８１４では、基板材料上で停止するＣＭＰプロセスにより、基板１０２の上面を露出させるまで研磨する。この研磨ステップでは、第３の金属層６０２をトレンチ毎に分離させることにより、第１の金属のライナ付きの、第３の金属から形成されてよい狭い導電性ライン７０２と、第１の金属の底部および側部ライナならびに第３の金属の比較的厚いキャップ付きの、第２の金属の比較的小さなコアを有してよい中間導電性ライン７０４と、第１の金属の底部および側部ライナならびに第３の金属の比較的薄いキャップ付きの第２の金属の比較的大きなコアを有してよい広い導電性ライン７０６とが形成される。

【0046】

ここで図９を参照すると、例示的な回路９００の平面図が示されている。このような回路は、トランジスタなどの能動部品、ならびにコンデンサ、インダクタ、抵抗器および伝送線路などの受動部品を含む、様々な異なる回路部品のいずれかを含んでよい。回路９００は、ブロックとして表された様々な異なる機能部品を有するように示されており、これらの機能部品自体がそれぞれのチップに集積された様々な部品を含んでよい。場合によっては、回路９００は、単一の基板上に機能部品を含む集積チップであってよい。

【0047】

例えば、回路９００は、それぞれが電源９０６によって電力供給され得るプロセッサ９０２およびメモリ９０４を含んでよい。プロセッサ９０２は、メモリ９０４から入力を受け取ってよくかつメモリ９０４へ出力を提供してよい様々な論理回路を含んでよい。回路に含まれ得るその他のタイプの部品には、センサ、タイミング回路および入力／出力回路が含まれる。

【0048】

プロセッサ９０２およびメモリ９０４は、それらの間に比較的高密度な接続９０８がある状態で、密接して集積されてよい。高密度な接続９０８は、長さが短くてよく、ほとんど面積が犠牲にされることなく高速通信を保証するように密接してパックされてよい。これらの高密度な接続９０８においては比較的小さな電流が伝送される場合がある。

【0049】

その一方、電源９０６と、プロセッサ９０２およびメモリ９０４との間の電力接続９１０は、より長いものであり、且つより高いレベルの電流が流れるものであって、多数の回路部品のために電力を供給できる。

【0050】

したがって、高密度の接続９０８は、比較的狭い導電性ラインによって形成されてよいのに対し、電力接続９１０は、比較的広い導電性ラインによって形成されてよい。高密度の接続９０８は比較的短くてよく、流れる電流は比較的少なくてよいので、このような接続での電力損失は少なく、低抵抗であることの必要性は低い。対照的に、電力接続９１０は比較的長く、比較的高電流が流れ得るので、導電性ラインで銅の割合を多くすると、抵抗が低下するため、電力消費および発熱を減らすのに有利である。

【0051】

本発明の態様は、所与の例示的なアーキテクチャに関して説明されるが、その他のアーキテクチャ、構造、基板材料およびプロセス・フィーチャおよびステップは、本発明の態様の範囲内で変更することができることが理解されるべきである。

【0052】

層、領域、または基板などの要素が、別の要素の「上（ｏｎ）」にある、または別の要素を「覆って（ｏｖｅｒ）」と称されるとき、それは、他の要素の上に直接あり得るか、または介在要素も存在し得るということも理解されたい。対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または「直接覆って（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」と称されるとき、介在要素は存在しない。要素が別の要素に「接続される」または「結合される」と称されるとき、それは、他の要素に直接接続もしくは結合され得るか、または介在要素が存在し得るということも理解されたい。対照的に、要素が別の要素に「直接接続される」または「直接結合される」と称されるとき、介在要素は存在しない。

【0053】

本実施形態は、グラフィック・コンピュータ・プログラミング言語で作成され得、コンピュータ記憶媒体（ディスク、テープ、物理ハード・ドライブ、またはストレージ・アクセス・ネットワーク内などの仮想ハード・ドライブなど）に記憶され得る、集積回路チップのための設計を含み得る。設計者がチップまたはチップを製造するために使用されるフォトリソグラフィ・マスクを製造しない場合、設計者は、結果として生じる設計を、物理的手段によって（例えば、設計を記憶する記憶媒体の複製を提供することによって）、または電子的に（例えば、インターネットを通じて）、そのようなエンティティに、直接的または間接的に伝達し得る。記憶された設計は、次いで、ウエハ上に形成されるべき当該チップ設計の複数の複製を一般的に含むフォトリソグラフィ・マスクの製造のための適切な形式（例えば、ＧＤＳＩＩ）へ変換される。フォトリソグラフィ・マスクは、エッチングまたは別途処理されるべきウエハ（またはその上の層あるいはその組合せ）の領域を画定するために利用される。

【0054】

本明細書に説明される方法は、集積回路チップの製造において使用され得る。結果として生じる集積回路チップは、原料ウエハ形態（すなわち、複数のパッケージ化されていないチップを有する単一ウエハ）で、ベア・ダイとして、またはパッケージ化形態で、製造者により流通され得る。後者の場合、チップは、単一チップ・パッケージ（プラスチック・キャリアなど、マザーボードまたは他の高レベル・キャリアに取り付けられるリードを伴う）またはマイクロチップ・パッケージ（表面配線または埋め込み配線のいずれかまたは両方を有するセラミック・キャリアなど）に搭載される。いずれの場合においても、チップは、その後、（ａ）マザーボードなどの中間製品、または（ｂ）最終製品のいずれかの一部として、他のチップ、離散回路素子、または他の信号処理デバイスあるいはその組合せと統合される。最終製品は、玩具および他のローエンド応用から、ディスプレイ、キーボード、または他の入力デバイス、および中央プロセッサを有する高度なコンピュータ製品に至るまで、集積回路チップを含む任意の製品であり得る。

【0055】

材料化合物は、ＳｉＧｅのように、元素の列挙によって記述されるということも理解されたい。これらの化合物は、化合物内に異なる割合の元素を含み、例えば、ＳｉＧｅは、ｘが１以下であるＳｉ_ｘＧｅ_１－ｘを含む、などである。加えて、他の元素が化合物に含まれてもよく、本原理に従って依然として機能する。追加の元素を有する化合物は、本明細書では合金と称される。

【0056】

「１つの実施形態」または「実施形態」、ならびにそれらの他の変化形への本明細書における言及は、その実施形態と関連して説明される特定の特徴、構造体、特性などが、少なくとも１つの実施形態に含まれることを意味する。故に、本明細書全体を通して様々な場所に登場する、「１つの実施形態において」または「実施形態において」という表現ならびに任意の他の変化形の登場は、必ずしもすべてが同じ実施形態を指すわけではない。

【0057】

以下「／」、「または…あるいはその組合せ」、および「のうちの少なくとも１つ」のうちのいずれかの使用は、例えば、「Ａ／Ｂ」、「ＡまたはＢあるいはその組合せ」、および「ＡおよびＢのうちの少なくとも１つ」の場合、第１の列挙された選択肢（Ａ）のみの選択、第２の列挙された選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を包含することが意図されるということを理解されたい。さらなる例として、「Ａ、Ｂ、またはＣあるいはその組合せ」、および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の場合、そのような表現は、第１の列挙された選択肢（Ａ）のみの選択、または第２の列挙された選択肢（Ｂ）のみの選択、または第３の列挙された選択肢（Ｃ）のみの選択、または第１および第２の列挙された選択肢（ＡおよびＢ）のみの選択、または第１および第３の列挙された選択肢（ＡおよびＣ）のみの選択、または第２および第３の列挙された選択肢（ＢおよびＣ）のみの選択、または３つすべての選択肢（ＡおよびＢおよびＣ）の選択を包含することが意図される。これは、当業者には容易に明白であるように、列挙された項目と同じ数だけ拡大され得る。

【0058】

本明細書で使用される用語は、特定の実施形態を説明する目的のためにすぎず、実施形態例の限定であることは意図されない。本明細書で使用される場合、単数形「１つ（ａ）」、「１つ（ａｎ）」、および「その（ｔｈｅ）」は、文脈上そうでないことが明白に示されていない限り、複数形も含むことが意図される。用語「備える」、「備えること」、「含む」、または「含むこと」あるいはその組合せは、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、または構成要素あるいはその組合せの存在を記述するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素またはその群あるいはその組合せの存在または追加を除外しないということをさらに理解されたい。

【0059】

「下（ｂｅｎｅａｔｈ）」、「下（ｂｅｌｏｗ）」、「下方（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上方（ｕｐｐｅｒ）」および同様のものなどの空間関連の用語は、図に例証されるような、１つの要素または特徴の、別の要素または特徴との関係を説明するために、説明を容易にする目的で本明細書において使用され得る。空間関連の用語は、図に描写される配向に加えて、使用または動作中のデバイスの異なる配向を包含することが意図されるということを理解されたい。例えば、デバイスが図内ではひっくり返される場合、他の要素または特徴の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」として説明される要素は、他の要素または特徴の「上（ａｂｏｖｅ）」に配向されることになる。故に、用語「下（ｂｅｌｏｌｏｗ）」は、上（ａｂｏｖｅ）および下（ｂｅｌｏｗ）の両方の配向を包含し得る。デバイスは、別途方向付け可能であり（９０度または他の配向に回転される）、本明細書で使用される空間関連の説明は、それに応じて解釈され得る。加えて、層が２つの層の「間」にあると称されるとき、それは、２つの層の間の唯一の層であり得るか、または１つもしくは複数の介在層も存在し得るということも理解されたい。

【0060】

第１、第２などの用語は、様々な要素を説明するために本明細書において使用され得るが、これらの要素は、これらの用語によって限定されるべきではないということを理解されたい。これらの用語は、１つの要素を別の要素から区別するために使用されるにすぎない。故に、以下に論じられる第１の要素は、本概念の範囲から逸脱することなく、第２の要素と名付けられてもよい。

【0061】

ハイブリッド金属インターコネクトの好ましい実施形態（これは例示であり限定するものではないことを意図している）を説明してきたが、上記の教示に照らして当業者によって変更および変形がなされ得ることに留意されたい。したがって、添付の特許請求の範囲によって概説される本発明の範囲内である開示された特定の実施形態において変更がなされてもよいことを理解されたい。このように、特許法で要求される詳細および特定事項で本発明の態様を説明したが、特許状によって保護される、請求かつ所望されるものは、添付の特許請求の範囲に記載される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2024-06-21

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板のトレンチに第１の金属ライナを形成することと、
前記トレンチを第２の金属で満たすことと、
前記第２の金属を前記第１の金属ライナ上で停止する化学機械平坦化（ＣＭＰ）プロセスによってオーバーポリッシュすることにより、前記第２の金属を前記基板の上面の高さよりも低いレベルまで減らすことと、
前記トレンチを第３の金属で満たすことと、
を含む、導電性ラインを形成する方法。

【請求項2】

前記第１の金属ライナは、貴金属から形成される、請求項１に記載の方法。

【請求項3】

前記第３の金属は、前記第１の金属ライナと同じ材料である、請求項１に記載の方法。

【請求項4】

前記第１の金属ライナは、ルテニウムから形成される、請求項３に記載の方法。

【請求項5】

前記第３の金属は、前記第１の金属ライナとは異なる金属である、請求項１に記載の方法。

【請求項6】

前記第１の金属ライナは、ルテニウムから形成され、前記第３の金属は、コバルト、イリジウムおよびロジウムからなるグループから選択される、請求項５に記載の方法。

【請求項7】

トレンチの側壁に形成された第１の金属ライナと、
前記トレンチにおいて前記第１の金属ライナを覆う、前記第１の金属とは異なる第２の金属のコアと、
前記トレンチを周囲の基板表面の高さまで満たすように前記第２の金属を覆って形成された、前記第２の金属とは異なる第３の金属のキャップと、
を備える、導電性ライン。

【請求項8】

前記第３の金属は、前記第１の金属ライナと同じ材料から形成されている、請求項７に記載の導電性ライン。

【請求項9】

前記第３の金属および前記第１の金属ライナは、ルテニウムから形成されている、請求項８に記載の導電性ライン。

【請求項10】

前記第３の金属は、前記第１の金属ライナとは異なる材料から形成されている、請求項７に記載の導電性ライン。

【請求項11】

前記第１の金属ライナは、ルテニウムから形成されており、前記第３の金属は、コバルト、イリジウムおよびロジウムからなるグループから選択された材料から形成されている、請求項１０に記載の導電性ライン。

【請求項12】

第１の幅を有する第１のトレンチおよび前記第１の幅よりも大きい第２の幅を有する第２のトレンチを備える基板と、
前記第１のトレンチにあって、第１の金属のライナおよび第３の金属のコアを有する、第１の導電性ラインと、
前記第２のトレンチにあって、前記第１の金属のライナ、第２の金属のコアおよび第３の金属のキャップを有する、第２の導電性ラインと、
を具備する、集積チップ。

【請求項13】

前記第３の金属は、前記第１の金属と同じ材料から形成されている、請求項１２に記載の集積チップ。

【請求項14】

前記第３の金属および前記第１の金属ライナは、ルテニウムから形成されている、請求項１３に記載の集積チップ。

【請求項15】

前記第３の金属は、前記第１の金属ライナとは異なる材料から形成されている、請求項１２に記載の集積チップ。

【請求項16】

前記第１の金属ライナは、ルテニウムから形成されており、前記第３の金属は、コバルト、イリジウムおよびロジウムからなるグループから選択された材料から形成されている、請求項１５に記載の集積チップ。

【請求項17】

前記第１の導電性ラインは、前記第２の金属を含まない、請求項１２に記載の集積チップ。

【請求項18】

前記第１の幅と前記第２の幅の間の幅を有する、前記基板の第３のトレンチに形成された第３の導電性ラインをさらに備え、前記第３の導電性ラインは、前記第１の金属のライナ、前記第２の金属のコアおよび第３の金属のキャップを有する、請求項１２に記載の集積チップ。

【請求項19】

前記第３の導電性ラインの前記コアは、前記第２の導電性ラインの前記コアよりも垂直方向の厚さが小さい、請求項１８に記載の集積チップ。

【請求項20】

前記第２の幅は、前記第１の幅よりも少なくとも５倍大きい、請求項１２に記載の集積チップ。

【国際調査報告】