知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-544158犠牲酸化物材料を使用したナノシートスタック内の多層仕事関数金属
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-11-28
(54)【発明の名称】犠牲酸化物材料を使用したナノシートスタック内の多層仕事関数金属
(51)【国際特許分類】
H01L 21/336 20060101AFI20241121BHJP
H01L 21/8238 20060101ALI20241121BHJP
H01L 21/28 20060101ALI20241121BHJP
H01L 29/41 20060101ALI20241121BHJP
H01L 29/423 20060101ALI20241121BHJP
【ＦＩ】
H01L29/78 301G
H01L29/78 301H
H01L29/78 301Z
H01L27/092 D
H01L21/28 301R
H01L29/44 S
H01L29/58 G
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024529607
(86)(22)【出願日】2022-11-16
(85)【翻訳文提出日】2024-05-17
(86)【国際出願番号】 EP2022082096
(87)【国際公開番号】W WO2023104455
(87)【国際公開日】2023-06-15
(31)【優先権主張番号】17/643,553
(32)【優先日】2021-12-09
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】100091568
【弁理士】
【氏名又は名称】市位 嘉宏
(72)【発明者】
【氏名】バオ ルーチャン
(72)【発明者】
【氏名】渡部 宏治
(72)【発明者】
【氏名】サンカラパンディアン、ムスマニカム
(72)【発明者】
【氏名】チャン、ジンユン
【テーマコード（参考）】
4M104
5F048
5F140
【Ｆターム（参考）】
4M104AA01
4M104BB30
4M104BB36
4M104DD33
4M104DD34
4M104DD37
4M104DD43
4M104DD64
4M104DD65
4M104EE03
4M104EE14
4M104EE16
4M104FF06
4M104FF13
4M104FF17
4M104FF18
4M104GG10
4M104HH20
5F048AC03
5F048BA14
5F048BA15
5F048BA19
5F048BA20
5F048BB09
5F048BB10
5F048BB12
5F048BB13
5F048BB14
5F048BB15
5F048BB19
5F048BD06
5F140AA06
5F140AB03
5F140BA01
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA10
5F140BB05
5F140BB06
5F140BC15
5F140BD05
5F140BD07
5F140BD09
5F140BD11
5F140BD13
5F140BE09
5F140BE10
5F140BF05
5F140BF06
5F140BF07
5F140BF10
5F140BF15
5F140BF16
5F140BF17
5F140BF20
5F140BF25
5F140BF26
5F140BF27
5F140BF30
5F140BF40
5F140BG27
5F140BG28
5F140BG29
5F140BG30
(57)【要約】
半導体構造は、半導体基板上のナノシートスタックを使用して形成される。半導体構造は、ナノシートスタック内の複数のチャネルの各チャネルを取り囲み、ナノシートスタックの下の半導体基板上にある仕事関数の複数の層を含む。半導体構造内の仕事関数金属の隣接する層は、酸化物材料によって分離されている。酸化物材料は、厚さが数オングストローム以下の非常に薄い酸化物層である。半導体構造は、仕事関数金属の複数の層の外層の上にあるｎ型仕事関数金属を含む。ｎ型仕事関数金属は、ゲート電極材料の下のキャッピング材料によって覆われたアルミニウム含有金属とすることができる。
【特許請求の範囲】
【請求項1】
各チャネル上に仕事関数金属の複数の層を備えた電界効果トランジスタ装置を形成するナノシートスタック用の半導体構造であって、前記半導体構造は、半導体基板上のナノシートスタック内の複数のチャネルと、
前記電界効果トランジスタ装置の前記ナノシートスタックの前記複数のチャネルの各チャネル上および前記半導体基板上の、仕事関数金属の複数の層と
を含み、隣接する前記仕事関数金属の複数の層が酸化物材料によって分離されている、半導体構造。
【請求項2】
前記仕事関数金属の複数の層の外側層の上にあるｎ型仕事関数金属であって、前記ｎ型仕事関数金属は、前記ナノシートスタック内の前記複数のチャネルの各チャネル上、および前記半導体基板上の、外側仕事関数金属の表面間の隙間を充填し、前記仕事関数金属の前記複数の層は、前記ｎ型仕事関数金属の下にある仕事関数金属の２つの層である、前記ｎ型仕事関数金属と、前記ｎ型仕事関数金属上のキャップ層と、
前記キャップ層上のゲート電極材料と
をさらに含む、請求項１に記載の半導体構造。
【請求項3】
前記ナノシートスタック内の前記複数のチャネルの各チャネル上の前記仕事関数金属の前記複数の層の数が多いほど、前記ナノシートスタック内の前記複数のチャネルの各チャネル上の前記仕事関数金属の前記複数の層の数が少ないものよりも高い実効仕事関数を提供する、請求項１に記載の半導体構造。
【請求項4】
半導体基板上のナノシートスタック内の複数のチャネルと、前記ナノシートスタック内の前記複数のチャネルのそれぞれの周りおよび前記半導体基板上の第１の仕事関数金属の層と、
前記第１の仕事関数金属の層上の第１の酸化物材料の層と、
前記第１の酸化物材料の層上の第２の仕事関数金属の層と、
前記第２の仕事関数金属の層上の第２の酸化物材料の層と、
前記第２の酸化物材料の層上の第３の仕事関数金属の層であって、前記第３の仕事関数金属の層は、前記第２の酸化物材料の層の隣接する表面間の隙間を充填する、前記第３の仕事関数金属の層と、
前記第３の仕事関数金属の層の露出表面上の第３の犠牲酸化物と、
前記第３の仕事関数金属の層上の第４の仕事関数金属の層と、
前記第４の仕事関数金属の層上の第５の仕事関数金属と、
前記第４の仕事関数金属の層上のキャップ層と、
前記キャップ層上のゲート電極材料と
を含む、請求項１に記載の半導体構造。
【請求項5】
前記第１の酸化物材料および前記第２の酸化物材料は、酸化ランタンまたは酸化イットリウムのうちの１つである、請求項４に記載の半導体構造。
【請求項6】
前記第１の仕事関数金属は金属窒化物材料である、請求項４に記載の半導体構造。
【請求項7】
前記第１の酸化物材料の層、前記第２の酸化物材料の層、および前記第３の酸化物材料の層はそれぞれ、前記第１の酸化物材料の単層の厚さまたは数原子層の厚さを有する、請求項４に記載の半導体構造。
【請求項8】
前記第１の酸化物材料の層が不連続である、請求項４に記載の半導体構造。
【請求項9】
前記第２の酸化物材料の層は、ランタン－チタン混合界面層を有する、請求項４に記載の半導体構造。
【請求項10】
前記第３の酸化物材料の層は、Ｌａ２Ｏ３の組成を有する前記酸化ランタンまたはＹ２Ｏ３の組成を有する前記酸化イットリウムのうちの１つである、請求項５に記載の半導体構造。
【請求項11】
前記第５の仕事関数金属は、アルミニウム含有仕事関数材料である、請求項４に記載の半導体構造。
【請求項12】
前記第５の仕事関数金属は、多層仕事関数金属である、請求項４に記載の半導体構造。
【請求項13】
前記第１の仕事関数金属、前記第２の仕事関数金属、前記第３の仕事関数金属、および前記第４の仕事関数金属は、同じ材料から構成される、請求項４に記載の半導体構造。
【請求項14】
複数の仕事関数金属層を有する複数の電界効果装置を形成する方法であって、前記方法は、半導体基板上の複数のナノシートスタックの各ナノシートスタック内の複数のチャネル上および各ナノシートスタックの下に第１の仕事関数金属を堆積することと、
前記第１の仕事関数金属上に第１の酸化物材料を堆積することと、
前記複数のナノシートスタック上に第１のソフトマスクを堆積し、パターニングすることと、
前記複数のナノシートスタックのうちの少なくとも１つから前記第１のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも１つから前記第１の酸化物材料および前記第１の仕事関数金属を除去することと、
前記複数のナノシートスタックのうちの１つまたは複数の上に残っている前記第１のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記１つまたは複数から前記第１の酸化物材料の上部を除去することであって、前記第１の酸化物材料の下部は前記第１の仕事関数金属上に残る、前記除去することと、
前記第１の仕事関数金属上に残っている前記第１の酸化物材料上に第２の仕事関数金属を堆積することと
を含む、方法。
【請求項15】
前記第２の仕事関数金属上にｎ型仕事関数金属を堆積し、前記第２の仕事関数金属の隣接する表面間の１つまたは複数の隙間を充填することと、前記ｎ型仕事関数金属上にキャップ層を堆積することと、
前記ｎ型仕事関数金属上にゲート電極材料を堆積することと
をさらに含む、請求項１４に記載の方法。
【請求項16】
前記第２の仕事関数金属上に第２の酸化物材料を堆積することと、前記複数のナノシートスタック上に第２のソフトマスクを堆積することと、
前記複数のナノシートスタックのうちの少なくとも２つから前記第２のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも２つから前記第２の酸化物材料および前記第２の仕事関数金属を除去することと、
前記第２のソフトマスクによって覆われた前記複数のナノシートスタックのうちの少なくとも１つから前記第２のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも１つから前記第２の酸化物材料の上部を除去することであって、前記第２の酸化物材料の下部は前記第２の仕事関数金属上に残る、前記除去することと、
前記第２の酸化物材料上に第３の仕事関数金属を堆積することであって、前記第３の仕事関数金属が第２の酸化物材料の隣接する表面間の隙間を充填する、前記堆積することと、
前記第３の仕事関数金属の露出表面上に第４の仕事関数金属を堆積することと、
前記第４の仕事関数金属の上に第５の仕事関数金属を堆積することと、
前記第５の仕事関数金属上にキャップ層を堆積することと、
前記キャップ層上にゲート電極材料を堆積することと
をさらに含む、請求項１４に記載の方法。
【請求項17】
前記第１の仕事関数金属、前記第２の仕事関数金属、前記第３の仕事関数金属、および前記第４の仕事関数金属のそれぞれが同じ仕事関数金属である、請求項１６に記載の方法。
【請求項18】
前記第１の酸化物材料および前記第２の酸化物材料は、それぞれ、酸化ランタン材料または酸化イットリウム材料のうちの１つである、請求項１６に記載の方法。
【請求項19】
前記第１の仕事関数金属上に残る前記第１の酸化物材料の前記下部が、前記酸化ランタン材料または前記酸化イットリウム材料のうちの１つの単層である、請求項１８に記載の方法。
【請求項20】
前記第５の仕事関数金属は、アルミニウム含有仕事関数金属である、請求項１６に記載の方法。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、仕事関数金属の複数の層を有するナノシートスタックを使用して相補型金属酸化物半導体（ＣＭＯＳ）装置を形成する半導体装置形成の分野に関する。より具体的には、異なる閾値電圧を提供する仕事関数金属の１つまたは複数の層を有するｎ型およびｐ型電界効果トランジスタを形成することに関する。
【背景技術】
【0002】
回路密度の向上と必要な電気的性能の両方を達成するために、半導体プロセス技術の継続的な革新により、より高い集積密度と装置のスケーリングが可能になった。半導体産業が１０ナノメートル（ｎｍ）技術ノードを超え、さらにその先に進むにつれて、ＣＭＯＳ装置プロセスを使用して形成される電界効果トランジスタなどの平面および非平面半導体装置構造をより小さな寸法にスケールする必要がある。回路密度の増加と電気的性能の向上の両方を達成するための１つのアプローチには、非常に薄い垂直方向にスタックされたナノシート層を使用することが含まれ、このナノシート層はパターン化およびエッチングしてナノシートスタックを形成できる。通常、ナノシートスタックはナノシート電界効果トランジスタ（ＦＥＴ）装置を形成し、これは継続的なスケーリングのための実行可能な選択肢であると考えられている。一般に、ナノシートＦＥＴ装置は、１つまたは複数のナノシート層から構成されるナノシートスタックを有するデバイス・チャネルを備え、各ナノシート層は、ナノシート層の幅より実質的に小さい垂直厚さを有する。
【発明の概要】
【0003】
本発明の実施形態は、ナノシートスタックと、ナノシートスタック内の複数のチャネルを囲む仕事関数金属の多層とを使用して形成された電界効果トランジスタ用の半導体構造を開示する。本発明の実施形態は、仕事関数金属の複数の層が、ナノシートスタック内の複数のチャネルの各チャネル上、および、ナノシートスタックの下の半導体基板上にあることを開示する。本発明の実施形態では、仕事関数金属の隣接する層が酸化物材料によって分離されている。本発明の実施形態は、仕事関数金属の複数の層の外層の上にあるｎ型仕事関数金属を含む。ｎ型仕事関数金属は、ゲート電極材料の下にあるキャッピング材料によって覆われる。
【0004】
本発明の実施形態は、仕事関数金属の第１の層がナノシートスタック内の複数のチャネルのそれぞれの周囲にあり、ナノシートスタックの下の半導体基板上にあることを開示する。第１の犠牲酸化物材料層は、第１の仕事関数金属の上にある。第１の犠牲酸化物材料は、エッチングプロセス後に数オングストローム以下の範囲の厚さを有する。本発明の実施形態は、第１の犠牲酸化物材料層の上に第２の仕事関数金属の層を有する半導体構造を含む。第２の犠牲酸化物材料層が第２の仕事関数金属の上にある。第２の犠牲酸化物材料は、エッチングプロセス後に残る犠牲酸化物材料の非常に薄い層である。本発明の実施形態は、第２の犠牲酸化物材料の上に第３の仕事関数金属の層を有する半導体構造を含む。第３の仕事関数金属は、ナノシートスタック内およびその下の第２の犠牲酸化物の表面間の隙間を充填する。本発明の実施形態は、第３の仕事関数金属の露出表面上に第３の犠牲酸化物材料層を提供する。第３の酸化物層は非常に薄く、厚さは数オングストロームの範囲である。本発明の実施形態は、第３の犠牲酸化物上の第４の仕事関数金属の層を開示する。さらに、本発明の実施形態は、第４の仕事関数金属の上に第５の仕事関数金属を提供する。第５の仕事関数金属は、ｎ型の仕事関数金属である。キャップ材料が第５の仕事関数金属を覆い、ゲート電極材料がキャップ材料の上にある。
【0005】
本発明の実施形態は、ナノシートスタックの各チャネルの周囲およびナノシートスタックの下の半導体基板上に仕事関数金属の複数の層を有するナノシートスタックから電界効果トランジスタを形成する方法を提供する。この方法は、複数のナノシートスタックの各ナノシートスタック内の複数のチャネル上および半導体基板上に第１の仕事関数金属を堆積することを含む。この方法は、第１の仕事関数金属上に第１の酸化物材料を堆積することを含む。この方法は、複数のナノシートスタック上に第１のソフトマスクを堆積することと、第１のソフトマスクをパターニングすることと、複数のナノシートスタックの少なくとも１つから第１のソフトマスクを除去することとを含む。この方法は、ナノシートスタックの少なくとも１つから第１の酸化物材料および第１の仕事関数金属を除去することを含む。この方法は、１つまたは複数のナノシートスタック上に残っている第１のソフトマスクを除去することを含む。この方法は、１つまたは複数のナノシートスタックから第１の酸化物材料の上部を除去することを含み、第１の酸化物材料の下部は第１の仕事関数金属上に残る。
【0006】
さらに、本発明の実施形態は、半導体基板上の複数のナノシートスタックの複数のチャネル上および複数のナノシートスタックのそれぞれの下に第２の仕事関数金属を堆積することを含む。この方法は、第２の仕事関数金属上に第２の酸化物材料を堆積することを含む。この方法は、複数のナノシートスタック上に第２のソフトマスクを堆積し、パターニングすることを含む。この方法は、複数のナノシートスタックの少なくとも２つから第２のソフトマスクを除去し、その後、複数のナノシートスタックの少なくとも２つから第２の酸化物材料および第２の仕事関数金属を除去することを含む。この方法は、第２のソフトマスクの残りの部分によってまだ覆われているナノシートスタックから第２のソフトマスクを除去することを含む。ソフトマスクの残りの部分を除去した後、この方法は、複数のナノシートスタックのうちの２つ以上から第２の酸化物材料の上部を除去することを含む。第２の酸化物材料の下部は仕事関数金属上に残る。本発明の実施形態は、第２の酸化物材料の残りの下部上に第３の仕事関数金属を堆積することを含み、第２の酸化物の残りの部分は数オングストロームの厚さである。さらに、本発明の実施形態は、第３の仕事関数金属上にｎ型仕事関数金属を堆積することを含む。ｎ型仕事関数金属は、第３の仕事関数金属の隣接する表面間の隙間を充填する。この方法は、ｎ型仕事関数金属上に金属窒化物キャッピング層を堆積することと、キャッピング層上にゲート電極材料を堆積することとを含む。
【0007】
本発明のさまざまな実施形態の上記および他の態様、特徴、および利点は、添付の図面と併せて行われる以下の説明からより明らかになるであろう。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態による、半導体基板の一部上にそれぞれ４つのナノシートスタックを有する半導体構造の断面図を示す。
【図2】本発明の一実施形態による、半導体構造の露出表面上に仕事関数金属（ＷＦＭ）の層を堆積した後の半導体構造の断面図を示す。
【図3】本発明の一実施形態による、半導体構造の露出表面上に犠牲酸化物材料の層を堆積した後の半導体構造の断面図を示す。
【図4】本発明の一実施形態による、各半導体構造上にソフトマスク材料の層を堆積した後の半導体構造の断面図を示す。
【図5】本発明の一実施形態による、４つのナノシートスタックのそれぞれのブロックを解除した後の半導体構造の断面図を示す。
【図6】本発明の一実施形態による、４つのナノシートスタックのうちの３つから犠牲酸化物およびＷＦＭを除去した後の半導体構造の断面図を示す。
【図7】本発明の一実施形態による、第４のナノシートスタックからソフトマスクを除去した後の半導体構造の上面図を示す。
【図8】本発明の一実施形態による、第４のナノシートスタック上のＷＦＭ２１から犠牲酸化物の上部を除去した後の半導体構造の断面図を示す。
【図9】本発明の一実施形態による、第４または右端のナノシートスタックの犠牲酸化物上、およびナノシートスタックの第１の３つの誘電材料上にＷＦＭを堆積した後の半導体構造の断面図を示す。
【図12】本発明の一実施形態による、露出したソフトマスク、犠牲酸化物、および上部ＷＦＭの一部をパターニングして除去した後の半導体構造の断面図を示す。
【図13】本発明の一実施形態による、ソフトマスクの残りの露出部分を除去した後の半導体構造の断面図を示す。
【図14】本発明の一実施形態による、第３および第４のナノシートスタックの上部ＷＦＭ上の露出した犠牲酸化物の上部を除去した後の半導体構造の断面図を示す。
【図15】本発明の一実施形態による、半導体構造上に第３のＷＦＭを堆積した後の半導体構造の断面図を示す。
【図16】本発明の一実施形態による、第３のＷＦＭ上に犠牲酸化物の別の層を堆積した後の半導体構造の断面図を示す。
【図17】本発明の一実施形態による、別のソフトマスクを堆積し、第１のナノシートスタック上の堆積されたソフトマスクの一部を除去した後の半導体構造の断面図を示す。
【図18】本発明の一実施形態による、第１のナノシートスタックから犠牲酸化物および第３のＷＦＭを除去した後の半導体構造の断面図を示す。
【図19】本発明の一実施形態による、ソフトマスクを除去した後の半導体構造の断面図を示す。
【図20】本発明の一実施形態による、最後の３つのナノシートスタック上の第３のＷＦＭの露出部分から犠牲酸化物の上部を除去した後の半導体構造の断面図を示す。
【図21】本発明の一実施形態による、第１の３つのナノシートスタックのそれぞれの周囲および下、および第４のナノシートスタック上に別のＷＦＭを堆積した後の半導体構造の断面図を示す。
【図22】本発明の一実施形態に従って、第１の３つのナノシートスタックの各チャネル部分の下および周囲、および第４のナノシートスタックの上にｎ型ＷＦＭを堆積し、各ナノシートスタックのｎ型ＷＦＭの露出表面上にキャップ材料を堆積し、次に、各ナノシートスタック上および半導体基板上にゲート電極材料を堆積した後の半導体構造の断面図を示す。
【発明を実施するための形態】
【0009】
ナノシート（ＮＳ）トランジスタは、１０ｎｍノードを超える先進技術でＣＭＯＳ装置をスケーリングするための実行可能な装置アーキテクチャとして追求されている。ＮＳトランジスタの製造における１つの課題は、ＮＳトランジスタを形成するＮＳスタック内のチャネル間のソフトマスク材料を除去することが難しいことである。ＮＳトランジスタを形成するＮＳスタック内のチャネル材料の部分の上に、仕事関数金属としても知られる仕事関数金属の層を堆積した後、ソフトマスク材料の層がＮＳスタックのチャネルの上および周囲に堆積される。複数の仕事関数金属（ＷＦＭ）層を備えたＮＳトランジスタを形成するには、ＮＳスタックのチャネル間のソフトマスク材料を除去する必要がある。ソフトマスク材料はパターン化することができ、ソフトマスク材料の一部は１つまたは複数のＮＳスタック上で除去されて、選択されたＮＳスタックのブロックが解除されるかまたは露出される。ソフトマスク除去のための従来のエッチングプロセスでは、ＮＳスタックの隣接するチャネル間にかなりの量のソフトマスク材料が残るため、ＮＳスタックのチャネルの周囲に堆積できるＷＦＭの層の数が制限される。ソフトマスク除去後のＮＳスタックの要素マッピングにより、ＮＳスタック内の隣接するチャネル間に大量のソフトマスクが特定される。
【0010】
ＮＳトランジスタのより高い実効仕事関数を提供するために、ＮＳスタック内のチャネルの周囲に仕事関数金属の複数の層を堆積できることが望ましい。ＷＦＭの異なる数の層を提供することができると、完成したＮＳトランジスタに関連する実効仕事関数値の範囲および関連する閾値電圧の範囲を提供することができる。電界効果（ＦＥＴ）装置などのＮＳトランジスタを形成するＮＳスタックにさまざまな実効仕事関数を提供するために、ＮＳスタック内のチャネルの隣接部分の間にクリーンでオープンな領域を提供し、ＮＳスタック内に複数のＷＦＭ層の堆積できるようにすることが望ましい。
【0011】
本発明の実施形態は、ナノシートスタックの各チャネル上に犠牲酸化物層の薄層を有する複数のＷＦＭ層を備えたナノシートスタックから形成されたｎ型ＦＥＴＳ（ＮＦＥＴ）またはｐ型ＦＥＴ（ＰＦＥＴ）のいずれかで使用できる多数の半導体構造を提供する。ＦＥＴ装置（すなわち、ＮＳトランジスタ）用のさまざまな半導体構造を形成する方法は、ナノシートスタックのチャネル部分の上に１つまたは複数のＷＦＭ層を有するＦＥＴ装置を形成する方法を提供する。この方法では、ナノシートスタックのＷＦＭの各層の間に犠牲酸化物材料の薄層を備えた半導体構造が提供される。この方法は、さまざまなＦＥＴ装置に所望の実効仕事関数の範囲を提供するために、ＷＦＭの１層、２層、３層、またはそれ以上の層を有することができるＦＥＴ装置用の半導体構造を作成する。本発明の実施形態は、所望の実効仕事関数を有するＦＥＴ装置を形成すること、各ＦＥＴ装置に所望の実効仕事関数を提供するために所望の数のＷＦＭ層を有する半導体構造を形成することの両方の方法を提供する。
【0012】
本発明の実施形態は、半導体基板上のＮＳスタックの各チャネル上に界面層（ＩＬ）を有するＮＳスタックを使用してＦＥＴ装置を形成する方法を提供する。酸化ハフニウムなどの高ｋ誘電体材料の層が、チャネル上のＩＬ上および半導体基板上に堆積される。この方法は、高ｋ誘電体材料上に金属窒化物材料などのＷＦＭを堆積することを含む。犠牲酸化物はＷＦＭ上にコンフォーマルに堆積され、ＮＳスタック内の隣接するチャネル間の空間を挟み込む（pinches off）。酸化ランタン、酸化イットリウム、または他の同様の酸化物材料などの犠牲酸化物材料は、従来使用されているソフトマスク材料よりも隣接するチャネル間の隙間から除去するのが容易である。ナノシートスタック内の隣接するチャネル間の空間が大きいため、ＮＳスタック内の隣接するチャネル間にＷＦＭの追加層を堆積するためのより多くの空間が提供される。
【0013】
この方法は、パターン化され、選択的に除去されて１つまたは複数のナノシートスタックを露出させる犠牲酸化物上にソフトマスク材料を堆積することを含む。１つまたは複数のナノシートスタックを露出した後、１つまたは複数の等方性エッチングプロセスまたはウェットエッチングプロセスを使用して、犠牲酸化物およびＷＦＭ金属が除去される。残りのソフトマスクが、保護またはブロックされたナノシートスタックから除去され、犠牲酸化物の上部は、例えばウェットエッチングプロセスを使用して、保護またはブロックされたナノシートスタックのそれぞれから除去される。犠牲酸化物材料の一部の薄層が、以前にブロックされたナノシートスタックのＷＦＭ上に残る。ＷＦＭの別の層をナノシートスタックの上に堆積させることができる。ソフトマスクの第２の層を半導体基板上に堆積し、上記のプロセスを繰り返して、犠牲酸化物層の非常に薄い下部が第２のＷＦＭ上に残るＷＦＭの第２の層を残すことができる。これらのプロセスは、ナノシートスタック内の隣接するチャネル間に空間が残っている限り、何度でも繰り返すことができる。さまざまな実施形態において、第２の犠牲酸化物層の残りの部分の上に第３のＷＦＭを堆積し、その後、ｎ型ＷＦＭ、キャッピング金属窒化物材料、およびゲート電極材料の層を堆積して、ＦＥＴ装置を形成することができる。既知のバックエンド・オブ・ラインプロセスを使用して、ＦＥＴコンタクトおよび相互接続を形成することができる。本発明の実施形態は、ナノシートスタックと複数のＷＦＭ層を有する犠牲酸化物材料を使用してＦＥＴ装置を作製する方法を提供し、ＷＦＭの層が増えるほどＦＥＴ装置においてより高い実効仕事関数が生成される。
【0014】
添付の図面を参照した以下の説明は、特許請求の範囲およびその均等物によって定義される本発明の例示的な実施形態の包括的な理解を助けるために提供される。本発明のさまざまな実施形態の説明は、例示を目的として提示されたものであり、網羅的であること、または開示された実施形態に限定されることを意図したものではない。説明した実施形態の範囲から逸脱することなく、当業者には多くの修正および変形が明らかであろう。したがって、当業者は、本発明の範囲から逸脱することなく、本明細書に記載の実施形態のさまざまな変更および修正を行うことができることを認識するであろう。図示されているプロセスステップのいくつかは、統合されたプロセスステップとして組み合わせることができる。加えて、明確かつ簡潔にするために、周知の機能および構成についての説明は省略し得る。
【0015】
以下の説明および特許請求の範囲で使用される用語および単語は、書誌的な意味に限定されず、単に本発明の明確かつ一貫した理解を可能にするために使用される。したがって、本発明の例示的な実施形態に関する以下の説明は、例示のみを目的として提供され、添付の特許請求の範囲およびその均等物によって定義される本発明を限定する目的ではないことが当業者には明らかである。
【0016】
文脈上明らかに別段の指示がない限り、単数形「ａ」、「ａｎ」、および「ｔｈｅ」には複数の指示対象が含まれることを理解されたい。したがって、例えば、「構成要素表面」への言及には、文脈上明らかに別段の指示がない限り、そのような表面の１つまたは複数への言及が含まれる。
【0017】
以下の説明のために、「上」、「下」、「右」、「左」、「垂直」、「水平」、「上部」、「下部」、およびその派生語などの用語は、図面に示されているように、開示された構造および方法に関するものとする。「上に」、「上に重なる」、「上に」、「上に」、「上に位置する」、または「上に位置する」などの用語は、第１の構造などの第１の要素が、第２の要素（第２の構造など）に存在し、第１の要素と第２の要素との間には、界面構造などの介在要素が存在してもよいことを意味する。「直接接触」という用語は、第１の構造などの第１の要素と第２の構造などの第２の要素が、２つの要素の界面に中間の導電層、絶縁層、または半導体層を介さずに接続されることを意味する。
【0018】
本発明の実施形態の提示を曖昧にしないために、以下の詳細な説明では、当技術分野で知られている一部の処理ステップまたは操作は、提示および説明の目的で組み合わせられている場合があり、場合によっては詳細に説明されていない場合がある。他の例では、当技術分野で知られている一部の処理ステップまたは操作がまったく説明されていない場合がある。以下の説明は、むしろ本発明のさまざまな実施形態の特有の特徴または要素に焦点を当てていることを理解されたい。
【0019】
請求された構造および方法の詳細な実施形態が本明細書に開示される。以下に説明する方法ステップは、半導体チップ上に集積回路を製造するための完全なプロセスフローを形成するものではない。本明細書に記載の方法は、集積回路チップまたは半導体チップの製造に使用することができる。本実施形態は、当技術分野で現在使用されている半導体チップおよび装置の集積回路製造技術と組み合わせて実施することができ、一般的に実施されるプロセスステップのうち、説明される実施形態の理解に必要な部分だけが含まれている。これらの図は、製造中の半導体チップまたは半導体ウェハなどの基板の断面部分を表しており、一定の縮尺で描かれておらず、説明する実施形態の特徴を示すために描かれている。本明細書に開示される特定の構造および機能の詳細は、限定として解釈されるべきではなく、本開示の方法および構造をさまざまに使用することを当業者に教示するための代表的な基礎としてのみ解釈されるべきである。説明では、提示された実施形態を不必要に曖昧にすることを避けるために、周知の特徴および技術の詳細は省略される場合がある。
【0020】
本明細書における「一実施形態」、「他の実施形態」、「別の実施形態」、「一実施形態」などへの言及は、説明される実施形態が特定の特徴、構造、または特性を含み得ることを示すが、すべての実施形態が必ずしも特定の特徴、構造、または特性を含むとは限らない。さらに、そのような表現は必ずしも同じ実施形態を指しているわけではない。さらに、特定の特徴、構造、または特性が実施形態に関連して説明される場合、明示的に記載されているかどうかにかかわらず、他の実施形態に関連してそのような特徴、構造、または特性に影響を与えることは当業者の知識の範囲内であることが理解される。本明細書では、第１、第２などの用語を使用してさまざまな要素を説明することができるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素から区別するためにのみ使用される。したがって、以下に説明する第１の要素は、本発明の概念の範囲から逸脱することなく、第２の要素と呼ぶことができる。
【0021】
金属材料、仕事関数材料、誘電体材料、犠牲材料の堆積など、以下で使用される材料の堆積プロセスには、例えば、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層蒸着（ＡＬＤ）、またはガスクラスターイオンビーム（ＧＣＩＢ）蒸着が含まれる。ＣＶＤは、室温より高い温度（例えば、約２５℃から約９００℃）でのガス状反応物質間の化学反応の結果として堆積種が形成される堆積プロセスである。反応の固体生成物は、固体生成物のフィルム、コーティング、または層が形成される表面上に堆積する。ＣＶＤプロセスのバリエーションには、大気圧ＣＶＤ（ＡＰＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）、および有機金属ＣＶＤ（ＭＯＣＶＤ）が含まれるが、それらに限定されず、それらの組み合わせも使用され得る。ＰＶＤを使用する代替実施形態では、スパッタリング装置は、直流ダイオードシステム、高周波スパッタリング、マグネトロンスパッタリング、またはイオン化金属プラズマスパッタリングを含むことができる。ＡＬＤを使用する代替実施形態では、化学前駆体が材料の表面と一度に１つずつ反応して、表面上に薄膜を堆積する。
【0022】
本明細書で使用される材料の除去または選択的エッチングには、例えば、リソグラフィー、フォトリソグラフィー、極紫外線（ＥＵＶ）リソグラフィープロセス、またはその後に１つまたは複数のエッチングプロセスが続く任意の他の既知の半導体パターニングプロセスのうちの１つを使用して、ソフトマスク材料をパターニングすることが含まれるが、これらに限定されない。以下で使用される「ブロックされた」または「ブロックされていない」という用語は、一般に、パターン化およびエッチングされたソフトマスク材料の残りの部分によって覆われているか「ブロック」され、または後続のエッチングプロセスから保護されている半導体構造またはナノシートスタックの領域を指し、またはエッチングプロセスによってエッチングされ得る、覆われていない、または「ブロックされていない」半導体の領域を指す。本明細書では、さまざまな材料が除去される、または「エッチングされる」と呼ばれるが、エッチングとは一般に、１つまたは複数の材料の除去を実装する１つまたは複数のプロセスを指す。エッチングプロセスの例には、反応性イオンエッチング（ＲＩＥ）またはイオンビームエッチング（ＩＢＥ）を使用したドライエッチングプロセス、ウェット化学エッチングプロセス、またはこれらのエッチングプロセスの組み合わせなどのプロセスが含まれるが、これらに限定されない。ドライエッチングは、プラズマを使用して実行されてもよい。
【0023】
次に図を参照する。これらの図は、本発明の１つまたは複数の実施形態による、製造の中間段階における半導体装置の概略断面図を提供する。本発明の装置の概略図は、装置要素のスケールに関して正確または限定されるものとはみなされない。
【0024】
図１は、本発明の一実施形態による、基板１の一部上にそれぞれ４つのナノシートスタックを有する半導体構造の断面図を示す。図示されるように、図１は、基板１、絶縁層２、チャネル４、チャネル４のそれぞれの周囲の界面層（ＩＬ）５、およびＩＬ５上および絶縁層２上の誘電体６のそれぞれの上および周囲の誘電体６を含む。ナノシートスタック（ＮＳ）１０１、１０２、１０３、および１０４のそれぞれには、ＩＬ５および誘電体６によって囲まれたチャネル４の３つの部分が含まれている。ＮＳ１０１、１０２、１０３、および１０４のそれぞれは、基板１の絶縁層２上の誘電体６の上に存在する。ＮＳ１０１、１０２、１０３、および１０４のそれぞれは、既知のナノシートスタック形成プロセスを使用して形成され、図１においてチャネル４の３つの部分として示される３つのチャネル層を有するナノシートスタックに限定されない。
【0025】
さまざまな実施形態において、チャネル４はシリコンで構成されるが、この半導体材料に限定されない。チャネル４は、ナノシートスタック内のチャネルナノシート層として使用される任意の半導体材料であってよい。チャネル４のそれぞれは、２～２０ナノメートルの範囲の厚さを有し得るが、これらの厚さに限定されない。
【0026】
ＩＬ５は、ＳｉＯｘまたはＳｉＮＯｘなどの酸化物誘電体材料の層とすることができるが、これらの材料に限定されない。ここでの接尾辞ｘは、ＳｉＯ２の２など、任意の数値または整数にすることができる。ＩＬ５は、高ｋ誘電体材料またはより高いｋゲート誘電体材料の層で覆われ、これには、ＰＶＤ、ＣＶＤ、またはＡＬＤのいずれかによって堆積できるＨｆＯ２、Ｌａ２Ｏ３、Ｚｒ２Ｏ３などが含まれるが、これらに限定されない。さまざまな実施形態において、ＩＬ５は、化学処理、アニーリングプロセス、またはＡＬＤなどの堆積プロセスによって形成され、ＩＬ５は、０．５ｎｍ～１．５ｎｍの厚さを有し得るが、これらの厚さに限定されない。
【0027】
誘電体６は、ＮＳ１０１、１０２、１０３、および１０４の各々において、隣接チャネル４を囲むＩＬ５上と、基板１上の分離機能層２上に存在する。いくつかの実施形態では、誘電体６は、高ｋ誘電体材料（すなわち、４より大きい誘電率を有する）から構成される。一実施形態では、誘電体６は、誘電率が４以下の誘電体材料である。例えば、誘電体６は、酸化ハフニウム（例えば、ＨｆＯ２）、酸化ハフニウムシリコン、酸化ハフニウムシリコン窒化物（例えば、ＨｆＳｉＯＮ）、酸化ランタン（例えば、Ｌａ２Ｏ３）、酸化タンタル（例えば、ＴａＯ）、酸化チタン（例えば、ＴｉＯ）、シリコン二酸化物などの１つで構成することができるが、これらに限定されない。誘電体６は、ＡＬＤ、ＣＶＤ、またはＰＶＤによって堆積させることができる。隣接するチャネル４上の誘電体６間の典型的な距離は４ｎｍ～１２ｎｍであり得るが、これらの距離に限定されない。
【0028】
ＮＳ１０１、１０２、１０３、および１０４は、ＮＦＥＴまたはＰＦＥＴ装置半導体構造のいずれかの前駆体である。さまざまな実施形態において、図２２で後述するＮＳトランジスタが完成すると、ＮＦＥＴおよびＰＦＥＴを有するＮＳトランジスタの対（図示せず）は、ゲート電極を共有することができない。２つのトランジスタは、（例えば、図２２に示すように）処理が完了した後、ＮＳ１０１、１０２、１０３、および１０４から作成された結果として得られるＦＥＴ構造のいずれかから形成され得る。当業者には知られているように、各ＮＳに使用される材料の種類（例えば、ＦＥＴ接合におけるｎ型材料またはｐ型材料）によって、ナノシートスタックがＮＦＥＴを形成するかＰＦＥＴを形成するかが決まる。
【0029】
基板１は、ＣＭＯＳプロセスで使用される任意の既知の半導体基板材料から構成される半導体基板であり得る。例えば、基板１は、シリコン半導体材料、別のＩＶ族半導体材料（例えば、Ｇｅ）、ＩＩＩ－Ｖ族半導体材料（例えば、ガリウムヒ素）、ＩＩ－ＶＩ族半導体材料、または半導体回路で使用される他の既知の半導体材料または任意の既知の半導体材料の化合物で構成することができ、群は、周期表の元素の列または群である。いくつかの実施形態では、基板１は、ドープ領域、非ドープ領域のうちの１つまたは複数を含み、または、ドープ領域、非ドープ領域、応力領域、または欠陥の多い領域を含む。いくつかの例では、基板１は、１つまたは複数の他の装置またはトランジスタ（図示せず）を含み得る。一実施形態では、基板１０は、セミコンダクタ・オン・インシュレータ基板（ＳＯＩ）、Ｇｅオン・インシュレータ（ＧｅＯＩ）、またはシリコン・オン・リプレイスメント・インシュレータ（ＳＲＩ）などの層状半導体基板のうちの１つである。誘電体層６は、基板１上の絶縁層２の上にある。
【0030】
基板１は、さまざまな実施形態において、半導体基板の４つの別個の部分として示されており、各部分の基板１は、ＮＳ１０１、１０２、１０３、および１０４の１つの下にあるが、基板１は、１つまたは複数のナノシートスタックを有する単一の半導体基板である。他の例（図示せず）では、基板１は、ＮＳ１０１、１０２、１０３、および１０４よりも少ない、または多いナノシートスタックを有することができる。例えば、基板１は２０のナノシートスタックを有してもよい。
【0031】
図２は、本発明の一実施形態による、半導体構造の露出表面上に仕事関数金属（ＷＦＭ）層２１を堆積した後の半導体構造の断面図を示す。図示のように、図２は、ＮＳ２０１、２０２、２０３、および２０４、基板１、絶縁層２、チャネル４、各チャネル４の周囲の界面層（ＩＬ）５、誘電体６、およびＷＦＭ２１を含む。さまざまな実施形態において、ＷＦＭ２１は金属窒化物材料から構成される。例えば、ＷＦＭ２１は窒化チタン（ＴｉＮ）とすることができるが、この材料に限定されない。ＷＦＭ２１は、ＡＬＤ、ＰＶＤ、またはＣＶＤによって０．５ｎｍから５ｎｍの範囲の厚さに堆積させることができるが、この厚さの範囲に限定される。ＷＦＭ２１は、図２に示すように、ＮＳ２０１、２０２、２０３、および２０４のそれぞれの上に堆積された仕事関数金属の第１の層である。
【0032】
図３は、本発明の一実施形態による、半導体構造の露出表面上に犠牲酸化物３３の層を堆積した後の半導体構造の断面図を示す。図示されるように、図３は、犠牲酸化物３３によって覆われたＷＦＭ２１を有するＮＳ３０１、３０２、３０３、および３０４を含む。ＮＳ３０１、３０２、３０３、および３０４のそれぞれは、基板１の一部の上にある。犠牲酸化物３３は、ＰＶＤ、ＣＶＤ、またはＡＬＤのうちの１つによってＷＦＭ２１上に堆積され得る。さまざまな実施形態において、犠牲酸化物３３は、酸化ランタンまたは酸化イットリウムのうちの１つであるが、これらの酸化物材料に限定されない。例えば、犠牲酸化物３３は、Ｌａ２Ｏ３またはＹ２Ｏ３であってもよい。犠牲酸化物３３はコンフォーマルに堆積され、隣接するチャネル４上のＷＦＭ２１の間の領域または空間、およびチャネル４の下部上のＷＦＭ２１と基板１上の絶縁層２上の誘電体６上のＷＦＭ２１との間の空間を充填する。
【0033】
図４は、本発明の一実施形態による、各半導体構造上にソフトマスク層４２を堆積した後の半導体構造の断面図を示す。図示されているように、図４は、図３の要素と、犠牲酸化物３３の上部を覆ってその上に延在するソフトマスク４２とを含む。ソフトマスク４２は、ナノシートスタックを用いたＦＥＴの形成に使用される任意のソフトマスク材料であり得る。例えば、ソフトマスク４２は、４つの半導体構造のそれぞれの上に堆積される有機平坦化層（ＯＰＬ）とすることができる。ソフトマスク４２はレジストとして機能することができる。
【0034】
図５は、本発明の一実施形態による、ＮＳ５０１、５０２、および５０３のブロックを解除した後の半導体構造の断面図を示す。図示されているように、図５には、ブロックされていないＮＳ５０１、５０２、および５０３とブロックされたＮＳ５０４が含まれている。ソフトマスク４２はパターン化され、ＮＳ５０１、５０２、および５０３のそれぞれ上の犠牲酸化物３３上で除去される。ソフトマスク４２をパターン化し、ＮＳ５０１、５０２、および５０３からソフトマスク４２を選択的に除去するためにソフトマスク４２の一部を除去することができる。半導体構造の覆われていない部分（例えば、ＮＳ５０１、５０２、および５０３）はブロックされていない。ソフトマスク４２の残りの部分は、ＮＳ５０４の上に残るか、ＮＳ５０４をブロックする。
【0035】
図６は、本発明の一実施形態による、ＮＳ６０１、６０２、および６０３から犠牲酸化物３３およびＷＦＭ２１を除去した後の半導体構造の断面図を示す。図示されるように、図６は、ソフトマスク４２によって覆われたＮＳ６０４のそれぞれと、犠牲酸化物３３およびＷＦＭ２１のないＮＳ６０１、６０２、および６０３のそれぞれとを含む。図示されているように、犠牲酸化物３３およびＷＦＭ２１は、ＮＳ６０４内のソフトマスク４２の下に残る。
【0036】
１つまたは複数のウェットエッチングプロセス、またはドライエッチングプロセスと１つまたは複数のウェットエッチングプロセスの組み合わせなど、１つまたは複数のエッチングプロセスを使用し、犠牲酸化物３３が除去され、続いてＮＳ６０１、６０２、および６０３からＷＦＭ２１が除去される。例えば、塩化水素（ＨＣｌ）を使用したウェットエッチングプロセスは、犠牲酸化物３３を除去する。エッチングプロセスを使用すると、犠牲酸化物３３が誘電体６の隣接する表面間の隙間から効果的に除去される。いくつかの実施形態では、これらの材料の特定の組成に応じて、他のエッチングプロセスを使用して、ＷＦＭ２１または犠牲酸化物３３を除去することができる。犠牲酸化物３３は、ＮＳ６０１、６０２、および６０３内の誘電体６によって覆われたチャネル４の隣接部分の間で完全に除去することができる。
【0037】
前述したように、チャネル４上のＷＦＭ２１間のソフトマスク材料など、材料の隣接する表面間にソフトマスク材料を用いて形成された従来のナノシートスタックでは、ＷＦＭ２１上およびチャネル４上の誘電体６の間のソフトマスク材料を除去するのは困難である。従来の方法で形成されたナノシートスタックでは、犠牲酸化物４３ではなくソフトマスク材料がチャネル４の間にある場合、隣接するチャネル４の間の隙間が完全に開かれない可能性がある。従来のナノシートスタックにおいて隣接するチャネル４の間の隙間が開かれていない場合、後のプロセスステップでの追加のＷＦＭ層の堆積が制限される。
【0038】
図７は、本発明の一実施形態による、ＮＳ７０４からソフトマスク４２を除去した後の半導体構造の上面図を示す。図示されているように、図７には、図６から変更されていないＮＳ６０１、６０２、および６０３と、ブロックされていないＮＳ７０４が含まれている。ソフトマスク４２は、ＮＳ７０４上の犠牲酸化物３３から除去される。
【0039】
図８は、本発明の一実施形態による、ＮＳ８０４上のＷＦＭ２１から犠牲酸化物３３の上部を除去した後の半導体構造の断面図を示す。犠牲酸化物３３の上部を除去した後、犠牲酸化物層の下部が残る。犠牲酸化物３３の上部は、ＨＣｌまたはＤＩＣＯ２によって除去することができるが、これらのエッチング処理に限定されるものではない。犠牲酸化物３３の残りの下部は破線で示されており、図８では犠牲酸化物３３とラベル付けされている。
【0040】
さまざまな実施形態において、犠牲酸化物３３は、ＬａまたはＹのいずれかを含む酸化物材料の非常に薄い層であり得る。例えば、犠牲酸化物３３は、犠牲酸化物材料の単層とすることができる。他の場合には、犠牲酸化物３３は、犠牲酸化物材料の数原子層であってもよい。例えば、犠牲酸化物３３の厚さは、２～３原子厚さ、または２または３原子層の厚さであり得る。いくつかの実施形態では、犠牲酸化物３３は、例えば、ＬａとＴｉ、またはＹとＴｉの数オングストロームの厚さの混合物である。他の場合には、犠牲酸化物３３がＷＦＭ２１上に不連続な金属酸化物層を形成する。犠牲酸化物３３の上部を除去した後、犠牲酸化物３３中のＬａまたはＹのうちの１つが残り、要素表面分析を使用して検出可能である。図示されているように、犠牲酸化物３３は、基板１上の誘電体６上のＷＦＭ２１の上にもある。犠牲酸化物３３の非常に薄い層は、各チャネル４上のＷＦＭ２１間の空間の大部分を残す（例えば、犠牲酸化物３３は、ＮＳ８０４の隣接するチャネル４上のＷＦＭ２１間のサスペンション領域を著しくブロックまたは減少させない）。
【0041】
図８に示すように、ＮＳ８０４は、誘電体６の各表面上（例えば、基板１の上、および各チャネル４上のＩＬ５上の誘電体６を取り囲む）にＷＦＭ２１を含み、ＷＦＭ２１上の犠牲酸化物３３の非常に薄い層を有する（例えば、上述したように、犠牲酸化物３３の単層に対して数オングストローム）。ＮＳ８０１、８０２、および８０３のそれぞれは、図１に関して図示および前述した要素のみを含む（例えば、ＮＳ１０１、ＮＳ１０２、およびＮＳ１０３において）。
【0042】
図９は、本発明の一実施形態に従って、ＮＳ９０４の犠牲酸化物３３上およびＮＳ９０１、９０２、および９０３の誘電体６上にＷＦＭ２２を堆積した後の半導体構造の断面図を示す。図示のように、図９は、半導体構造の露出表面上に堆積されたＷＦＭ層２２を備えた図８に図示された要素を示す。ＡＬＤ、ＰＶＤ、またはＣＶＤのうちの１つを使用して、ＷＦＭ２２の薄層が堆積され、露出表面を覆う。例えば、ＷＦＭ２２の厚さは、０．５ｎｍと５ｎｍの間の範囲とすることができるが、これらの厚さに限定されない。ＷＦＭ２２は、任意の金属窒化物とすることができる。例えば、ＷＦＭ２２はＴｉＮから構成することができる。いくつかの実施形態では、ＷＦＭ２２はＷＦＭ２１と同じ金属窒化物材料である。他の実施形態では、ＷＦＭ２２はＷＦＭ２１とは異なる材料で構成される。図示されているように、ＷＦＭ２２はＮＳ９０４の犠牲酸化物３３上に堆積され、ＮＳ９０４のチャネル４上の第２のＷＦＭである。ＷＦＭ２２は、ＮＳ９０１、９０２、および９０３の誘電体６上、および、基板１の各部分上の誘電体６上にある。
【0043】
図１０は、本発明の一実施形態による、図９の半導体構造および犠牲酸化物４３の断面図を示す。ＡＬＤ、ＣＶＤ、またはＰＶＤなどの既知の酸化物堆積プロセスのうちの１つを使用して、犠牲酸化物４３の層が、ＮＳ１００１、１００２、１００３、および１００４上と、基板１の各部分上のＷＦＭ２２の上面上に堆積される。さまざまな実施形態において、犠牲酸化物４３は、ＡＬＤによってコンフォーマルに堆積され、図示された４つのナノシートスタックのそれぞれのチャネル４上のＷＦＭ２２の隣接する表面と、絶縁層２上の誘電体６上のＷＦＭ２１上の犠牲酸化物３３上の間のＷＦＭ２２上の隙間を充填する。さまざまな実施形態において、犠牲酸化物４３は、犠牲酸化物３３と同じまたは類似の酸化物材料である。例えば、犠牲酸化物４３は、ＬａまたはＹのいずれかで形成された酸化物である。場合によっては、犠牲酸化物４３は、犠牲酸化物４３とは異なる酸化物材料である。
【0044】
図１１は、本発明の一実施形態による、図１０の各半導体構造上にソフトマスク５２を堆積した後の半導体構造の断面図を示す。図示されるように、図１１は、図１０の要素およびソフトマスク５２を含む。ソフトマスク５２は、ソフトマスク４２と同じまたは類似のソフトマスク材料であってもよい。例えば、ソフトマスク５２はＯＰＬである。ソフトマスク５２は、ナノシートスタックのそれぞれを覆う（例えば、ＮＳ１１０１、１１０２、１１０３、および１１０４の上）。
【0045】
図１２は、本発明の一実施形態による、ソフトマスク５２の一部をパターニングして除去し、犠牲酸化物４３およびＷＦＭ２２の露出部分を除去した後の半導体構造の断面図を示す。図示のように、図１２は、ＮＳ１２０３およびＮＳ１２０４のブロック、およびＮＳ１２０１および１２０２からのソフトマスク５２の除去を示す。ソフトマスク５２の除去後、例えばウェットエッチングプロセスまたは図６に関して前述した他のプロセスを使用して、ＮＳ１２０１およびＮＳ１２０２の犠牲酸化物４３およびＷＦＭ２２の露出部分が除去される。図示されているように、ＮＳ１２０１および１２０２は、絶縁層２上の誘電体６上の、チャネル４、ＩＬ５、および誘電体６で構成されている。
【0046】
図１３は、本発明の一実施形態による、ソフトマスク５２の残りの部分を除去した後の半導体構造の断面図を示す。図示されているように、図１３は、ソフトマスク５２のない図１２の要素を含む。ＮＳ１３０１、１３０２、１３０３、および１３０４はそれぞれ、ブロックが解除されるか、露出される。ＮＳ１３０３およびＮＳ１３０４は、チャネル４を囲む（例えば、犠牲酸化物３３上）、および、基板１上の犠牲酸化物３３上の、犠牲酸化物４３を含む。
【0047】
図１４は、本発明の一実施形態による、ＮＳ１４０３およびＮＳ１４０４のＷＦＭ２２上の犠牲酸化物４３の上部を除去した後の半導体構造の断面図を示す。ウェット化学エッチングプロセスなどの１つまたは複数の酸化物除去プロセスを使用して、犠牲酸化物４３の上部が、ＮＳ１４０３およびＮＳ１４０４の残りのＷＦＭ２２の表面から除去される。図８を参照して前に詳細に説明したように、犠牲酸化物の非常に薄い層４３がＷＦＭ２２上に残り、破線で示されている。場合によっては、残りの犠牲酸化物３３は、数オングストローム（例えば、２～５オングストローム）の厚さであり得る、ＬａとＴｉの化合物または混合物である。他の場合には、犠牲酸化物４３は単層の厚さを有することができ、またはＷＦＭ２２上に犠牲酸化物４３の数原子層を有することができる。例えば、犠牲酸化物５３の厚さは、２～３原子または２～５原子層の厚さであり得る。他の場合には、犠牲酸化物４３がＷＦＭ２２上に不連続な金属酸化物層を形成する。犠牲酸化物４３は、各チャネル４上のＷＦＭ２２を取り囲み、基板１上のＷＦＭ２２上にある。犠牲酸化物４３は、ＮＳ１４０４内に残る第２の犠牲酸化物材料である。犠牲酸化物４３は、ＮＳ１４０３上の最初で唯一の犠牲酸化物材料である。
【0048】
図示されるように、ＮＳ１４０４は、チャネル４の周囲および基板１の上にある犠牲酸化物３３を取り囲むＷＦＭ２２上の犠牲酸化物４３の残りの部分と、誘電体６上のＷＦＭ２１上の犠牲酸化物３３の残りの部分とを含む（例えば、各チャネル４上および基板１上のＩＬ５を取り囲む誘電体６上）。
【0049】
ＮＳ１４０３は、誘電体６を取り囲むＷＦＭ２２上の犠牲酸化物４３の残りの部分を含む（例えば、ＷＦＭ２２は、チャネル４のそれぞれおよび基板１の上でＩＬ５を取り囲む）。
【0050】
ＮＳ１４０２およびＮＳ１４０１には、図１のＮＳ１０１およびＮＳ１０２に示されている要素が含まれる。
【0051】
図１５は、本発明の一実施形態による、半導体構造上にＷＦＭ２３を堆積した後の半導体構造の断面図を示す。図示のように、図１５は、それぞれ単一のＷＦＭ層（例えば、ＷＦＭ２３）を有するＮＳ１５０１および１５０２、ナノシートスタック内にＷＦＭ２２およびＷＦＭ２３を有するＮＳ１５０３、および３層のＷＦＭを有するＮＳ１５０４を示す（例えば、ＷＦＭ２３、２２、および２１）。図１５に示すように、ＷＦＭ２３の堆積により、ＮＳ１５０４の隣接するチャネル４上の犠牲酸化物４３の間の隙間と、チャネル４の下部チャネル部分と基板１の間の隙間がピンチオフされる（例えば、チャネル４上の犠牲酸化物４３と基板１上の任意の領域をピンチオフする）。図示されているように、図１５には、図１４の要素とＷＦＭ２３が含まれている。ＷＦＭ２３は、前述したＷＦＭ堆積プロセスを用いて堆積することができる。ＷＦＭ２３は、ＷＦＭ２２およびＷＦＭ２１のいずれかまたは両方と同じ金属窒化物材料とすることができ、同様の厚さを有することができる。いくつかの実施形態では、ＷＦＭ２３は、ＷＦＭ２２またはＷＦＭ２１とは異なる金属窒化物材料である。
【0052】
図１６は、本発明の一実施形態による、ＷＦＭ２３上に犠牲酸化物５３を堆積した後の半導体構造の断面図を示す。図示されているように、図１６は、図１５の要素および犠牲酸化物５３を含む。図示されているように、犠牲酸化物５３は、前述のようにＮＳ１６０４のチャネル４の間に堆積されず、ＷＦＭ２３は、図１５のＮＳ１５０４および図１６のＮＳ１６０４のＷＦＭ２２上の犠牲酸化物４３の間の隙間をピンチオフする。さまざまな実施形態において、犠牲酸化物５３は、図３に関して前述した犠牲酸化物３３と同じまたは類似の材料で構成することができる。例えば、犠牲酸化物５３は、酸化ランタン材料または酸化イットリウム材料のうちの１つであるが、これらの酸化物材料に限定されず、半導体構造のそれぞれの上にコンフォーマルに堆積される（例えば、ＮＳ１６０１、１６０２、１６０３、および１６０４のそれぞれの上、およびＮＳ１６０１、１６０２、および１６０３のチャネル４の上のＷＦＭ２３と、ＮＳ１６０１、１６０２、および１６０３の基板１の上のＷＦＭ２３の表面との間）。
【0053】
図１７は、本発明の一実施形態による、ソフトマスク６２を堆積し、ＮＳ１７０１上のソフトマスク６２の一部を除去した後の半導体構造の断面図を示す。図示のように、図１７は、ソフトマスク６２によって覆われたＮＳ１７０２、１７０３、および１７０４と、ソフトマスク６２のないＮＳ１７０１を示す。ＮＳ１７０１は本質的にＮＳ１６０１と同じである。ＮＳ１７０２、１７０３、および１７０４には、それぞれＮＳ１６０２、１６０３、および１６０４の要素が含まれているが、ソフトマスク６２によってブロックされている。
【0054】
図１８は、本発明の一実施形態による、ＮＳ１８０１から犠牲酸化物５３およびＷＦＭ２３を除去した後の半導体構造の断面図を示す。図示されているように、図１８は、犠牲酸化物５３またはＷＦＭ２３のない、図１７およびＮＳ１８０１から変化していないＮＳ１７０２、１７０３、および１７０４を含む。図示されているように、ＮＳ１８０１には、絶縁層２上の誘電体６上の、チャネル４、ＩＬ５、および誘電体６が含まれている。犠牲酸化物５３およびＷＦＭ２３は、図６に関して前述したエッチングプロセスを使用して除去される。ＮＳ１８０１内およびその下の誘電体６の表面は、エッチングプロセス後に露出される。
【0055】
図１９は、本発明の一実施形態による、ソフトマスク６２を除去した後の半導体構造の断面図を示す。図示されているように、図１９は、ソフトマスク６２を除いた図１８の要素を含む。ＮＳ１９０１は本質的にＮＳ１８０１と同じである。図１９では、すべてのナノシートスタック（例えば、ＮＳ１９０１、１９０２、１９０３、および１９０４）がブロックされていない、または露出している。
【0056】
図２０は、本発明の一実施形態による、ＮＳ２００２、２００３、およびＮＳ２００４上のＷＦＭ２３から犠牲酸化物５３の上部を除去した後の半導体構造の断面図を示す。図示されるように、図２０は、ＮＳ１９０１と同じＮＳ２００１と、犠牲酸化物５３の下部を有するＮＳ２００２、ＮＳ２００３、およびＮＳ２００４を含み、それは、ＮＳ２００１、２００２、および２００３のそれぞれの中および下のＷＦＭ２３の露出表面上のＷＦＭ２３と、ＮＳ２００４の外側表面上のＷＦＭ２３の上のＷＦＭ２３を覆う犠牲酸化物５３としてラベル付けされた破線である。さまざまな実施形態において、犠牲酸化物５３は犠牲酸化物３３と同じである。いくつかの実施形態では、残りの犠牲酸化物５３は、犠牲酸化物４３および犠牲酸化物３３のいずれかまたは両方とは異なる酸化物材料である。図８に関して前述したように、図１９に存在するＷＦＭ２３の各表面上には、犠牲酸化物５３の非常に薄い層が存在する。前述のように、場合によっては、犠牲酸化物５３は不連続であってもよいし、例えばＬａまたはＹとＴｉとの混合物を含む化合物材料であってもよいが、この材料の混合物に限定されるものではない（例えば、材料とＬａまたはＹのいずれかとの混合は、ＷＦＭ２３のために堆積される金属窒化物に応じて変化し得る）。場合によっては、犠牲酸化物５３の残りの部分は、１～３オングストロームの厚さ、または数原子分の厚さを有することができる。例えば、犠牲酸化物５３の厚さは、２～３原子または原子層の厚さであり得る。
【0057】
図示されるように、図２０は、ＮＳ２００４の外側のＷＦＭ２３上の犠牲酸化物５３の残りの部分を有するＮＳ２００４を示す。ＮＳ２００４では、犠牲酸化物５３がＷＦＭ２３の隣接する表面の間に存在しない。これは、前述したように、ＷＦＭ２３は、各チャネル４の周りの犠牲酸化物４３の間の隙間を充填し、チャネル４の下部チャネル上の犠牲酸化物４３の下にあり、基板１上の誘電体６上にあるＷＦＭ２１上の犠牲酸化物３３の上のＷＦＭ２２上の犠牲酸化物４３上の隙間を充填しているためである。ＮＳ２００４は、（例えば、図１５を参照して前述したように）各チャネル４の周囲および基板１の上にあるＷＦＭ２２上の犠牲酸化物４３の残りの部分も含む。ＮＳ２００４は、チャネル４上のＩＬ５の周囲の誘電体６と基板１上の誘電体６を取り囲むＷＦＭ２１上の犠牲酸化物３３の残りの部分を含む（例えば、図８および１４で前述したように）。
【0058】
図示されているように、ＮＳ２００３には、チャネル４の周囲および基板１上のＷＦＭ２３上の犠牲酸化物５３の残りの部分が含まれている（例えば、図１４に関して前述したように、犠牲酸化物５３は、各チャネル４上および基板１上の、ＩＬ５を取り囲む誘電体６上のＷＦＭ２２上の犠牲酸化物４３を取り囲むＷＦＭ２３の間にある）。
【0059】
ＮＳ２００２には、チャネル４および基板１上のＩＬ５上にある誘電体６上のＷＦＭ２３上の犠牲酸化物５３の残りの部分が含まれている。ＮＳ２００１は、図１に関して前述したような要素（例えば、ＮＳ１０１内）を含む。
【0060】
図２１は、本発明の一実施形態による、ＮＳ２１０１、２１０２、２１０３のそれぞれの上および下、およびＮＳ２１０４の上にＷＦＭ２４を堆積した後の半導体構造の断面図を示す。図示されているように、図２１には、図２０の要素とＷＦＭ２４が含まれている。ＷＦＭ２４は、ＮＳ２１０１では誘電体６の下および周囲に、ＮＳ２１０２およびＮＳ２１０３では犠牲酸化物５３の上および周囲に、ＮＳ２１０４上に堆積される。ＮＳ２１０４のチャネル４上の犠牲酸化物５３の隣接部分間に隙間が存在しないため（例えば、隣接するチャネル４上の隣接する５３の間に隙間がない）、ＷＦＭ２４は、ＮＳ２１０４のチャネル４の間または周囲のチャネル４の間に堆積することができない。しかし、犠牲酸化物５３間の隙間はＮＳ２１０１、２１０２、および２１０３内に残り、ＷＦＭ２４のコンフォーマル堆積には十分である。ＷＦＭ２４は、図２に関して説明したＷＦＭ２１と同じＷＦＭであっても、異なるＷＦＭであってもよい。ＷＦＭ２４は、ＷＦＭ２２またはＷＦＭ２３の材料と同じまたは異なるＷＦＭ材料にすることができる。
【0061】
図２２は、本発明の一実施形態に従って、ＮＳ２２０１、２２０２、および２２０３の各チャネル部分の下および周囲、およびＮＳ２２０４の上にＷＦＭ１０２を堆積し、ＮＳ２２０１、２２０２、２２０３、および２２０４のそれぞれのＷＦＭ１０２の露出表面上にキャップ１０３を堆積し、ＮＳ２２０１、２２０２、２２０３、および２２０４のそれぞれ上のキャップ１０３の上にゲート電極材料１０４を堆積した後の半導体構造の断面図を示す。図示されているように、図２２は、ＷＦＭ１０２、キャップ１０３、およびゲート電極材料１０４を備えた図２１の要素を含む。ＷＦＭ１０２、キャップ１０３、およびゲート電極材料１０４はそれぞれ、ＮＳ２２０１、ＮＳ２２０２、ＮＳ２２０３、およびＮＳ２２０４に隣接して基板１の上に延在する。
【0062】
さまざまな実施形態において、ＷＦＭ１０２は、ｎ型仕事関数金属である。例えば、ＷＦＭ１０２は、ＴｉＡｌ、ＴｉＡｌＣ、ＡｌＣなどのアルミニウム含有ＷＦＭであってもよく、または一実施形態では、ＷＦＭ１０２はＴｉＮであるが、これらの材料に限定されない。別の実施形態では、ＷＦＭ１０２は、材料の複数の層で構成されるスタックであり、材料の１つはアルミニウム含有金属である。一実施形態では、ＷＦＭ１０２は、仕事関数金属として金属を含むアルミニウムである。
【0063】
図示されているように、ＷＦＭ１０２は、ＮＳ２２０１、２２０２、２２０３、および２２０４のそれぞれに隣接し、当接する基板１上のＷＦＭ２４の一部上にある。さらに、ＷＦＭ１０２はＮＳ２２０４の外側の周囲にあり、ＮＳ２２０１、ＮＳ２２０２、ＮＳ２２０３の各チャネル４の上、下、周囲、および基板１の上部の部分に堆積される。ＮＳ２２０１、ＮＳ２２０２、２２０３、および２２０４では、ＷＦＭ１０２がＷＦＭ２４の露出表面上に堆積される。図示のように、ＷＦＭ１０２はＮＳ２２０４上に堆積されるが、ＮＳ２２０４のチャネル４の間、基板１の上、またはチャネル４の下部チャネルの下には堆積されない（例えば、図２０に関して図示および前述したように、ＮＳ２２０４のチャネル４の周囲および基板１の上のＷＦＭ２３の層間に隙間または空間はない）。
【0064】
ＷＦＭ１０２は、ＮＳ２２０１、２２０２、および２２０３のそれぞれにおいて隣接するチャネル４を囲むＷＦＭ２４の間の隙間を充填し、基板１上のＷＦＭ２４とチャネル４の下部チャネル上のＷＦＭ２４との間の隙間を充填する。例えば、ＮＳ２２０１では、ＷＦＭ１０２は、チャネル４の周囲の誘電体６上と、基板１上の絶縁層２上の誘電体６上にあるＷＦＭ２４上に堆積される。ＷＦＭ１０２は、ＷＦＭ２４の露出表面間の隙間を充填する。例えば、ＷＦＭ１０２は、隣接するチャネル４の周囲のＩＬ５上の誘電体６上にあるＷＦＭ２４との間の隙間、および基板１上の誘電体６上のＷＦＭ２４と、下部チャネル４を取り囲む誘電体６の周囲にあるＷＦＭ２４との間の隙間を充填する。
【0065】
ＮＳ２２０２では、ＷＦＭ１０２は、ＷＦＭ２４の隣接する表面間の隙間を充填する。ＷＦＭ２４は犠牲酸化物５３上にあり、それは誘電体６上のＷＦＭ２２上にある。換言すれば、ＷＦＭ１０２は、ＩＬ５、誘電体６、ＷＦＭ２２、犠牲酸化物５３、およびＷＦＭ２４によって覆われた各チャネル４を取り囲むＷＦＭ２４の間にあり、チャネル４の下部チャネル上のＷＦＭ２４と、基板１上の絶縁層２上の誘電体６上のＷＦＭ２２上にある犠牲酸化物４３上のＷＦＭ２３上の犠牲酸化物５３上のＷＦＭ２４との間にある。
【0066】
ＮＳ２２０３では、ＷＦＭ１０２は、チャネル４の周囲および下のＷＦＭ２３上の犠牲酸化物５３の残りの下部にあるＷＦＭ２４の上にある。例えば、ＷＦＭ２３を囲む、チャネル４の周囲のＷＦＭ２４は、各チャネル４の周囲にあるＩＬ５上の誘電体６を囲むＷＦＭ２２上の犠牲酸化物４３上にある。ＷＦＭ１０２は、下部チャネル４と基板１の上の間のＷＦＭ２４上にもある。ＷＦＭ１０２は、チャネル４の下部チャネル付近のＷＦＭ２４とＷＦＭ２４の間の隙間を充填し、それは、犠牲酸化物５３の上にあり、犠牲酸化物５３はＷＦＭ２３上にあり、それは、ＷＦＭ２２上の犠牲酸化物４３の上にあり、基板１上の絶縁層２上の誘電体６の上にある。ＷＦＭ１０２は、チャネル４の周囲のＷＦＭ２４の間の隙間を充填し、チャネル４の下部チャネルの周囲のＷＦＭ２４と基板１上のＷＦＭ２４との間の隙間を充填する。ＷＦＭ１０２は、ＮＳ２２０３のＷＦＭ２４の隣接する表面間の隙間を充填する。
【0067】
ＮＳ２２０４では、ＷＦＭ１０２は、ＮＳ２２０４の外側の周囲にあるＷＦＭ２４を取り囲んでいる（例えば、ＷＦＭ１０２は、チャネル４の間またはチャネル４の下にはない）。ＮＳ２２０１、２２０２、および２２０３では、ＷＦＭ１０２がＷＦＭ２４の隣接する表面間の隙間を充填する。言い換えると、ＮＳ２２０１、２２０２、および２２０３では、ＷＦＭ１０２は、隣接するチャネル４の周囲のＷＦＭ２４と、チャネル４の下部チャネルの下のＷＦＭ２４と基板１上のＷＦＭ２４の間の隙間を充填する。
【0068】
キャップ１０３は、ＴｉＮなどの金属窒化物材料から構成されるキャップ層とすることができる。ＷＦＭ１０２、キャップ１０３、およびゲート電極材料１０４は、既知の堆積プロセス（例えば、ＣＶＤ、ＰＶＤ、ＡＬＤなど）を使用して堆積することができる。キャップ１０３は、ＮＳ２２０１、２２０２、２２０３、および２２０４の外側の周囲のＷＦＭ１０２の上、および基板１上のＷＦＭ１０２の上に堆積される。
【0069】
ゲート電極材料１０４は、ＮＦＥＴまたはＰＦＥＴ装置を形成するのに適した任意の既知のゲート電極材料であり得る。ゲート電極材料１０４は、ＮＳ２２０１、ＮＳ２２０２、ＮＳ２２０３、またはＮＳ２２０４のいずれかの周囲に堆積させることができる。ゲート電極材料１０４は、Ｗ、Ａｌ、Ｃｏ、Ｒｕ、またはＦＥＴ装置形成に使用される他の既知のゲート電極材料のうちの１つであり得る。当業者には知られているように、ＮＳ２２０１、２２０２、２２０３、または２２０４のそれぞれは、ＮＳ２２０１、２２０２、２２０３、または２２０４におけるドーピングおよび材料の選択に応じて、ＮＦＥＴ装置またはＰＦＥＴ装置の１つを形成することができる。
【0070】
図示されているように、ＮＳ２２０４には、犠牲酸化物材料の残りの部分で覆われた仕事関数金属の３つの層が含まれている（例えば、犠牲酸化物３３、４３、および５３を備えたＷＦＭ２１、２２、および２３）。ＮＳ２２０４のチャネル４間のＷＦＭ２３上、または基板１上のＷＦＭ２３間には、犠牲酸化物５３またはＷＦＭ２４の層はない。図２２に示すように、仕事関数金属（例えば、ＷＦＭ２４）の第４の層は、ＮＳ２２０４上のＷＦＭ２４の外表面を取り囲んでいる。第５の仕事関数金属（つまり、ＷＦＭ１０２）は、ＷＦＭ２４の上、キャップ１０３の下にある。
【0071】
他の例では、犠牲酸化物層５３または４３は、堆積された材料の厚さと、ＮＳ２２０４内の隣接するチャネル４の間の間隔に応じて、ナノシートスタック内に存在してもしなくてもよい。さらに、ＮＳ２２０４のようなナノシートスタックにおける隣接するチャネル４間の隙間が十分大きい場合、仕事関数金属の３層以上がＮＳ２２０４のチャネル４の周囲に堆積されてもよく、犠牲酸化物材料の３層以上が各チャネル４の周囲および基板１の上に存在してもよい。
【0072】
さまざまな実施形態において、ＷＦＭ２１、２２、２３、および２４は、同じ仕事関数の金属から構成される。いくつかの実施形態では、ＷＦＭ２１、２２、２３、および２４は、同じ仕事関数の金属から構成されていない（例えば、ＷＦＭ２１は、ＷＦＭ２２、２３、および２４のそれぞれとは異なっていてもよく、またはＷＦＭ２２はＷＦＭ２３またはＷＦＭ２４と同じであってもよい、など）。同様に、犠牲酸化物３３、４３、および５３のそれぞれは、同じ酸化物材料であってもよいし、異なる酸化物材料であってもよい。
【0073】
図２２に示すように、ＮＳ２２０４は、キャップ１０３上のゲート電極材料１０４と、キャップ１０３上のＷＦＭ１０２を含む。ＷＦＭ１０２は、ＮＳ２２０４の外側を取り囲む犠牲酸化物５３上の残りの部分上でＷＦＭ２４の上にある。ＷＦＭ２３は、チャネル４を取り囲む犠牲酸化物４３の上にあり、前述したように、チャネル４の間、およびチャネル４と基板１の間の隙間を充填する（例えば、ＷＦＭ２４、犠牲酸化物５３、ＷＦＭ１０２、キャップ１０３、およびゲート電極材料１０４は、各チャネル４の下または間にはない）。ＮＳ２２０４は、各チャネル４の周囲および下、および基板１の上のＷＦＭ２２上の犠牲酸化物４３の残りの部分を含む。ＮＳ２２０４はまた、チャネル４上のＩＬ５上のおよび基板１の上の誘電体６を囲むＷＦＭ２１上の犠牲酸化物３３の残りの部分を含む（例えば、図８を参照して前述したように）。
【0074】
一実施形態では、図１～２２に関して論じたプロセスは、単一のナノシートスタックに対して実行されて、ＮＳ２２０４を形成する。この実施形態では、追加のナノシートスタック（例えば、ナノシートスタック２２０１、２２０２、および２２０３は存在しない）のブロックおよびブロック解除のための図１～２２に示されるプロセスステップは実行されない。この場合のプロセスには、仕事関数金属の堆積、酸化物の堆積、エッチングプロセスを使用した酸化物の上面の除去、キャップの堆積、およびゲート電極の堆積が含まれる。
【0075】
ＮＳ２２０３は、キャップ１０３上のゲート電極材料１０４と、外側表面ＷＦＭ２４上のＷＦＭ１０２上のキャップ１０３とを含むが、ゲート電極材料１０４およびキャップ１０３は、チャネル４の間またはチャネル４の下にあるＷＦＭ２４上には存在しない。ＮＳ２２０３では、ＷＦＭ２４は、前述したように、犠牲酸化物４３の残りの部分上にあるＷＦＭ２３上の犠牲酸化物５３の残りの部分上にあってもよい。犠牲酸化物４３の残りの部分はＷＦＭ２２の上にある。図２２に示すように、ＷＦＭ２２は誘電体６上（例えば、ＩＬ５上および基板１の上）にある。
【0076】
ＮＳ２２０２は、キャップ１０３上のゲート電極材料１０４と、外側表面ＷＦＭ２４上のＷＦＭ１０２上のキャップ１０３とを含むが、ゲート電極材料１０４およびキャップ１０３は、チャネル４の間またはチャネル４の下にあるＷＦＭ２４上には存在しない。ＮＳ２２０２は、ＷＦＭ２３が誘電体６上（例えば、ＩＬ５上および基板１上）に存在する、各チャネル４の周囲および下、および基板１上のＷＦＭ２３上の犠牲酸化物５３上の残りの部分を含む。
【0077】
ＮＳ２２０１は、キャップ１０３上のゲート電極材料１０４と、外表面ＷＦＭ２４上のＷＦＭ１０２上のキャップ１０３とを含むが、ゲート電極材料１０４およびキャップ１０３は、チャネル４の上および周囲にある誘電体６の間または下には存在しない（例えば、図示されているように、ＷＦＭ１０２は、ＩＬ５上の誘電体６上と基板１の上にあるＷＦＭ２４との間にある）。
【0078】
ＮＳ２２０４の構造および材料層（例えば、ＷＦＭ２１、２２、２３、および２４を含む４つのＷＦＭ層）を使用すると、ＮＳ２２０４を使用して形成されたＦＥＴ装置は、高い実効仕事関数を有することになる。ＮＳ２２０４で形成されたＦＥＴ装置の実効仕事関数をＮＳ２２０１、ＮＳ２２０２、およびＮＳ２２０３で形成されたＦＥＴ装置の実効仕事関数と比較すると、ＮＳ２２０４で形成されたＦＥＴが最も高い実効仕事関数を持つＦＥＴ装置になる。同様に、ＮＳ２２０３は、ＷＦＭ２１２とＷＦＭ２２の間、およびＷＦＭ２３とＷＦＭ２４の間の犠牲酸化物３３と４３の１つからの非常に薄い酸化物材料層を備えた仕事関数金属の３層でＦＥＴ装置を形成し、それぞれ比較的高い実効仕事関数値を持っている。ＮＳ２２０３の実効仕事関数は、ＮＳ２２０４によって提供される実効仕事関数よりも小さいが、ＮＳ２２０２およびＮＳ２２０１の実効仕事関数よりも大きくなる。
【0079】
言い換えれば、ＮＳ２２０１、２２０２、２２０３、および２２０４の実効仕事関数を比較すると、次のような比較が可能になり、ＮＳ２２０４の実効仕事関数はＮＳ２２０３の実効仕事関数より大きく、ＮＳ２２０３の実効仕事関数はＮＳ２２０２の実効仕事関数より大きく、ＮＳ２２０２の実効仕事関数は、ＮＳ２２０１の実効仕事関数よりも大きくなる。
【0080】
ＦＥＴ装置形成中にナノシートスタックのチャネル部分間にソフトマスク材料の代わりに犠牲酸化物材料（例えば、Ｌａ２Ｏ３、Ｙ２Ｏ３、または他の同様の酸化物材料）を使用することは、ナノシートスタックの隣接するチャネル部分間の残留物質をより効果的に除去できる。ナノシートスタックの隣接するチャネル部分間の残留材料を効果的に除去する能力により、ナノシートスタックの隣接するチャネル間の隙間が広がる。ナノシートスタックの隣接するチャネル間の隙間を空けると、ＦＥＴ装置の実効仕事関数を高めるために、チャネル材料の一部の上、下、周囲にＷＦＭの追加層を堆積できるようになる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【手続補正書】
【提出日】2024-06-11
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
電界効果トランジスタ装置を形成するナノシートスタックを備えた半導体構造であって、前記半導体構造は、半導体基板上のナノシートスタック内の複数のチャネルと、
前記ナノシートスタックの前記複数のチャネルの各チャネル上および前記半導体基板上の、仕事関数金属の複数の層と
を含み、隣接する前記仕事関数金属の複数の層が酸化物材料によって分離されている、半導体構造。
【請求項2】
前記仕事関数金属の複数の層の外側層の上にあるｎ型仕事関数金属であって、前記ｎ型仕事関数金属は、前記ナノシートスタック内の前記複数のチャネルの各チャネル上、および前記半導体基板上の、外側仕事関数金属の表面間の隙間を充填し、前記仕事関数金属の前記複数の層は、前記ｎ型仕事関数金属の下にある仕事関数金属の２つの層である、前記ｎ型仕事関数金属と、前記ｎ型仕事関数金属上のキャップ層と、
前記キャップ層上のゲート電極材料と
をさらに含む、請求項１に記載の半導体構造。
【請求項3】
前記ナノシートスタック内の前記複数のチャネルのうち、各チャネル上の前記仕事関数金属の前記複数の層の数が多いほど、前記ナノシートスタック内の前記複数のチャネルの各チャネル上の前記仕事関数金属の前記複数の層の数が少ないものよりも高い実効仕事関数を提供する、請求項１に記載の半導体構造。
【請求項4】
前記ナノシートスタック内の前記複数のチャネルの前記各チャネル上および前記半導体基板上の第１の仕事関数金属の層と、前記第１の仕事関数金属の層上の第１の酸化物材料の層と、
前記第１の酸化物材料の層上の第２の仕事関数金属の層と、
前記第２の仕事関数金属の層上の第２の酸化物材料の層と、
前記第２の酸化物材料の層上の第３の仕事関数金属の層であって、前記第３の仕事関数金属の層は、前記第２の酸化物材料の層の隣接する表面間の隙間を充填する、前記第３の仕事関数金属の層と、
前記第３の仕事関数金属の層の露出表面上の第３の酸化物材料の層と、
前記第３の仕事関数金属の層上の第４の仕事関数金属の層と、
前記第４の仕事関数金属の層上の第５の仕事関数金属と、
前記第４の仕事関数金属の層上のキャップ層と、
前記キャップ層上のゲート電極材料と
を含む、請求項１に記載の半導体構造。
【請求項5】
前記第１の酸化物材料および前記第２の酸化物材料は、酸化ランタンまたは酸化イットリウムのうちの１つである、請求項４に記載の半導体構造。
【請求項6】
前記第１の仕事関数金属は金属窒化物材料である、請求項４に記載の半導体構造。
【請求項7】
前記第１の酸化物材料の層、前記第２の酸化物材料の層、および前記第３の酸化物材料の層はそれぞれ、各酸化物材料の単層の厚さまたは数原子層の厚さを有する、請求項４に記載の半導体構造。
【請求項8】
前記第１の酸化物材料の層が不連続である、請求項４に記載の半導体構造。
【請求項9】
前記第２の酸化物材料の層は、ランタン－チタン混合界面層を有する、請求項４に記載の半導体構造。
【請求項10】
前記第３の酸化物材料の層は、Ｌａ２Ｏ３の組成を有する前記酸化ランタンまたはＹ２Ｏ３の組成を有する前記酸化イットリウムのうちの１つである、請求項５に記載の半導体構造。
【請求項11】
前記第５の仕事関数金属は、アルミニウム含有仕事関数材料である、請求項４に記載の半導体構造。
【請求項12】
前記第５の仕事関数金属は、多層仕事関数金属である、請求項４に記載の半導体構造。
【請求項13】
前記第１の仕事関数金属の層、前記第２の仕事関数金属の層、前記第３の仕事関数金属の層、および前記第４の仕事関数金属の層は、同じ材料から構成される、請求項４に記載の半導体構造。
【請求項14】
複数の仕事関数金属層を有する複数の電界効果装置を形成する方法であって、前記方法は、半導体基板上の複数のナノシートスタックの各ナノシートスタック内の複数のチャネル上および各ナノシートスタックの下に第１の仕事関数金属を堆積することと、
前記第１の仕事関数金属上に第１の酸化物材料を堆積することと、
前記複数のナノシートスタック上に第１のソフトマスクを堆積し、パターニングすることと、
前記複数のナノシートスタックのうちの少なくとも１つから前記第１のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも１つから前記第１の酸化物材料および前記第１の仕事関数金属を除去することと、
前記複数のナノシートスタックのうちの１つまたは複数の上に残っている前記第１のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記１つまたは複数から前記第１の酸化物材料の上部を除去することであって、前記第１の酸化物材料の下部は前記第１の仕事関数金属上に残る、前記除去することと、
前記第１の仕事関数金属上に残っている前記第１の酸化物材料上に第２の仕事関数金属を堆積することと
を含む、方法。
【請求項15】
前記第２の仕事関数金属上にｎ型仕事関数金属を堆積し、前記第２の仕事関数金属の隣接する表面間の１つまたは複数の隙間を充填することと、前記ｎ型仕事関数金属上にキャップ層を堆積することと、
前記ｎ型仕事関数金属上にゲート電極材料を堆積することと
をさらに含む、請求項１４に記載の方法。
【請求項16】
前記第２の仕事関数金属上に第２の酸化物材料を堆積することと、前記複数のナノシートスタック上に第２のソフトマスクを堆積することと、
前記複数のナノシートスタックのうちの少なくとも２つから前記第２のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも２つから前記第２の酸化物材料および前記第２の仕事関数金属を除去することと、
前記第２のソフトマスクによって覆われた前記複数のナノシートスタックのうちの少なくとも１つから前記第２のソフトマスクを除去することと、
前記複数のナノシートスタックのうちの前記少なくとも１つから前記第２の酸化物材料の上部を除去することであって、前記第２の酸化物材料の下部は前記第２の仕事関数金属上に残る、前記除去することと、
前記第２の酸化物材料上に第３の仕事関数金属を堆積することであって、前記第３の仕事関数金属が第２の酸化物材料の隣接する表面間の隙間を充填する、前記堆積することと、
前記第３の仕事関数金属の露出表面上に第４の仕事関数金属を堆積することと、
前記第４の仕事関数金属の上に第５の仕事関数金属を堆積することと、
前記第５の仕事関数金属上にキャップ層を堆積することと、
前記キャップ層上にゲート電極材料を堆積することと
をさらに含む、請求項１４に記載の方法。
【請求項17】
前記第１の仕事関数金属、前記第２の仕事関数金属、前記第３の仕事関数金属、および前記第４の仕事関数金属のそれぞれが同じ仕事関数金属である、請求項１６に記載の方法。
【請求項18】
前記第１の酸化物材料および前記第２の酸化物材料は、それぞれ、酸化ランタン材料または酸化イットリウム材料のうちの１つである、請求項１６に記載の方法。
【請求項19】
前記第１の仕事関数金属上に残る前記第１の酸化物材料の前記下部が、前記酸化ランタン材料または前記酸化イットリウム材料のうちの１つの単層である、請求項１８に記載の方法。
【請求項20】
前記第５の仕事関数金属は、アルミニウム含有仕事関数金属である、請求項１６に記載の方法。【国際調査報告】