特表 2024-544334 逆導通絶縁ゲートバイポーラトランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-28

(54)【発明の名称】逆導通絶縁ゲートバイポーラトランジスタ

(51)【国際特許分類】

   H01L 29/739 20060101AFI20241121BHJP

   H01L 29/78 20060101ALI20241121BHJP

【ＦＩ】

H01L29/78 655F

H01L29/78 657D

H01L29/78 655G

H01L29/78 655C

【審査請求】有

【予備審査請求】有

(21)【出願番号】P 2024537123

(86)(22)【出願日】2022-11-22

(85)【翻訳文提出日】2024-06-19

(86)【国際出願番号】 EP2022082793

(87)【国際公開番号】W WO2023117261

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】21215903.2

(32)【優先日】2021-12-20

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ボクスティーン，ボニ・コフィ

(72)【発明者】

【氏名】ビターレ，ボルフガング・アマデウス

(57)【要約】

一実施形態によれば、RC－IGBT（１０００）は、エミッタ側（１０１）およびコレクタ側（１０２）を有する半導体本体（１００）と、少なくとも１つのパイロット領域（１０）および少なくとも１つの混合領域（１１）を有するコレクタ側のコレクタ層（１）と、コレクタ側上にあり、コレクタ層と電気的に接触するコレクタ電極（２）とを備える。パイロット領域は、第１の導電型である。混合領域は、第１の導電型の第１のサブ領域（１１１）と、第２の導電型の第２のサブ領域（１１２）とを有する。第１のサブ領域内のドーピング濃度は、パイロット領域内のドーピング濃度とは異なる。

【特許請求の範囲】

【請求項1】

逆導通絶縁ゲートバイポーラトランジスタ（１０００）であって、
エミッタ側（１０１）およびコレクタ側（１０２）を有する半導体本体（１００）と、
少なくとも１つのパイロット領域（１０）および少なくとも１つの混合領域（１１）を有する前記コレクタ側（１０２）のコレクタ層（１）と、
前記コレクタ側（１０２）にあり、前記コレクタ層（１）と電気的に接触するコレクタ電極（２）とを備え、
前記パイロット領域（１０）は第１の導電型であり、
前記混合領域（１１）は、前記第１の導電型の第１のサブ領域（１１１）および第２の導電型の第２のサブ領域（１１２）を有し、
前記第１のサブ領域（１１１）のドーピング濃度は前記パイロット領域（１０）のドーピング濃度とは異なり、
前記コレクタ層（１）はエッジ領域（１２）をさらに備え、
前記エッジ領域（１２）は、前記パイロット領域（１０）および／または前記混合領域（１１）を横方向に取り囲み、
前記エッジ領域（１２）のより大きい部分は、前記第１のサブ領域（１１１）と同じ導電型であるが、前記第１のサブ領域（１１１）とは異なるドーピング濃度を有し、または
前記エッジ領域（１２）のより大きい部分は、前記第２のサブ領域（１１２）と同じ導電型であるが、前記第２のサブ領域（１１２）とは異なるドーピング濃度を有する、逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項2】

前記第１のサブ領域（１１１）の前記ドーピング濃度は、前記パイロット領域（１０）の前記ドーピング濃度よりも大きい、請求項１に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項3】

前記エッジ領域（１２）の前記より大きい部分は、前記パイロット領域（１０）と同じ導電型であり、前記パイロット領域（１０）と同じドーピング濃度を有する、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項4】

前記第２のサブ領域（１１２）は前記エッジ領域（１２）内へと延在する、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項5】

前記コレクタ側（１０２）において、前記第１のサブ領域（１１１）および前記第２のサブ領域（１１２）は、前記パイロット領域（１０）から離れる方向に前記パイロット領域（１０）から延在する、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項6】

前記パイロット領域（１０）は、前記混合領域（１１）によって横方向に囲まれている、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項7】

前記パイロット領域（１０）は、前記コレクタ層（１）に対して斜めに貫通して延伸する対称軸（２０）に関する回転対称性を有し、
前記混合領域（１１）における前記第１のサブ領域（１１１）および前記第２のサブ領域（１１２）の配置は、前記対称軸（２０）に関する回転対称性を有する、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項8】

前記パイロット領域（１０）は、前記パイロット領域（１０）の中心（１０３）から半径方向に延在する少なくとも２つのアーム（１０１）を有する、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項9】

前記パイロット領域（１０）は、１つまたは複数の第１のサブ領域（１１１）に連結されており、
前記パイロット領域（１０）の総面積は、前記混合領域（１１）の総面積の少なくとも１０％であり、
前記パイロット領域（１０）は、連続したまたは単連結領域である、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項10】

前記半導体本体（１００）は、
前記第２の導電型のベース層（３）と、
前記ベース層（３）によって前記コレクタ層（１）から離間されている前記第１の導電型の少なくとも１つのウェル領域（４）と、
前記ウェル領域（４）によって前記ベース層（３）から離間されている前記第２の導電型の少なくとも１つのエミッタ領域（５）とをさらに備え、
少なくとも１つのエミッタ電極（６）が、前記エミッタ側（１０１）に配置され、少なくとも１つのエミッタ領域（５）に電気的に接触しており、
少なくとも１つのゲート電極（７）が、前記エミッタ側（１０１）に配置され、前記ウェル領域（４）から電気的に絶縁されている、先行する請求項のいずれか１項に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項11】

逆導通絶縁ゲートバイポーラトランジスタ（１０００）を生産するための方法であって、
エミッタ側（１０１）およびコレクタ側（１０２）を有する半導体本体（１）を提供することであって、半導体本体（１）は、第１の導電型の少なくとも１つのパイロット領域（１０）と、前記第１の導電型の第１のサブ領域（１１１）および第２の導電型の第２のサブ領域（１１２）を有する混合領域（１１）とを有するコレクタ層（１）を備え、前記第１のサブ領域（１１１）および前記パイロット領域（１０）は同じドーピング濃度を有する、提供することと、
前記パイロット領域（１０）および前記第１のサブ領域（１１１）内の前記ドーピング濃度が異なるまで、前記パイロット領域（１０）および／または前記第１のサブ領域（１１１）内の前記ドーピング濃度を変更することと
を含む、方法。

【請求項12】

前記ドーピング濃度を変化させるために、
前記パイロット領域（１０）または前記第１のサブ領域（１１１）のいずれかがマスキングされ、注入プロセスが実施され、前記注入プロセスにおいて、前記第１のサブ領域（１１１）または前記パイロット領域（１０）のドーピング濃度が増大される一方で、前記マスキングにより、前記パイロット領域（１０）および前記第１のサブ領域（１１１）のそれぞれ他方のドーピング濃度は変化しないか、または変化がより小さく、および／または
前記第１のサブ領域（１１１）または前記パイロット領域（１０）のいずれかがアニーリングされ、前記パイロット領域（１０）および前記第１のサブ領域（１１１）のそれぞれの他方がアニーリングされない局所的活性化プロセスが実行される、請求項１１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、以下においてRC－IGBT（Reverse-Conducting Insulated Gate Bipolar Transistor）とも呼ばれる逆導通絶縁ゲートバイポーラトランジスタに関する。さらに、本開示は、逆導通絶縁ゲートバイポーラトランジスタを生産するための方法に関する。

【背景技術】

【0002】

国際公開第２０１５／０９７１５７号は、逆導通半導体デバイスに関する。米国特許出願公開第２０１５／２３６１４３号は、裏側電極に直接隣接するゾーンを有する半導体デバイスおよびRC－IGBTに関する。米国特許出願公開第２００５／０１７２９０号は、還流ダイオードを内蔵する絶縁ゲートバイポーラトランジスタに関する。米国特許出願公開第２０１８／２２６３９７号は、半導体デバイスおよび電気装置に関する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

例えば、安全動作領域（SOA：Safe Operating Area）能力のようなロバスト性と静的損失との間の改善されたトレードオフを有する改善されたRC－IGBTが必要とされている。さらに、そのようなRC－IGBTを生産するための改善された方法が必要とされている。

【課題を解決するための手段】

【0004】

本開示の実施形態は、SOA能力と静的損失との間のトレードオフが改善されたRC－IGBTに関する。SOAは、安全動作領域（safe operation area）の略である。さらなる実施形態は、RC－IGBTを生成するための方法に関する。

【0005】

まず、RC－IGBTを記述する。
一実施形態によれば、RC－IGBTは、エミッタ側およびコレクタ側を有する半導体本体と、少なくとも１つのパイロット領域および少なくとも１つの混合領域を有するコレクタ側のコレクタ層と、コレクタ側上にあり、コレクタ層と電気的に接触するコレクタ電極とを備える。パイロット領域は、第１の導電型である。混合領域は、第１の導電型の第１のサブ領域および第２の導電型の第２のサブ領域を有する。第１のサブ領域内のドーピング濃度は、パイロット領域内のドーピング濃度とは異なる。

【0006】

パイロット領域および第１のサブ領域に対して異なるドーピング濃度を有することによって、静的損失を増大させることなくロバスト性を増大させることができる。例えば、パイロット領域内のドーピング濃度を減少させること、および／または第１のサブ領域内のドーピング濃度を増大させることによって、静的損失を維持または減少させながら、逆バイアスSOA（RBSOA：Reverse Bias SOA）を増大させることができる。特に高電流ターンオフ（RBSOA）中の、デバイスの活性領域全体におけるより均一な電流／プラズマ分布を得ることができる。

【0007】

開示されているRC－IGBTは、導通損失の増大を伴わずに、または制限されて、改善されたロバスト性（特に高いRBSOA）の利点を組み合わせる。これらの改善は、RBSOAを制限されない低状態損失デバイスの可能性の範囲を拡大する機会を提供する。これは、RC－IGBTが主に使用される低周波高電圧DC（HVDC：High-Voltage DC）システムにとって特に有利である。さらに、開示されているRC－IGBTは、製造方法に大きな変更を必要とせず、最大でも追加のフォトリソグラフィ工程が必要な程度である。

【0008】

本明細書に開示されるパイロット領域を有するRC－IGBTは、一般に、Biモード集積ゲートトランジスタ、略してBIGT（Bi-mode Integrated Gate Transistor）とも呼ばれる。BIGTは、IGBTと標準RC－IGBTとのハイブリッド構造を構成する。IGBTはパイロット領域のエリアにおいて実現され、したがってパイロットIGBTとも呼ばれ得る。標準RC－IGBTは、混合領域のエリアにおいて実現される。IGBTおよび標準RC－IGBTの両方は、それぞれ単一のデバイスまたは単一のチップ内に実装される。パイロットIGBTは、例えば、低温での順導通モードにおけるスナップバックを減少させるようなサイズにされる。以下では、特に明記しない限り、「RC－IGBT」という表現は、パイロット領域を有するRC－IGBTを指し、したがってBIGTを指し、BIGTの一部を形成する標準RC－IGBTを指さない。

【0009】

半導体本体は、シリコンを含むか、またはシリコンからなることができる。エミッタ側およびコレクタ側は、例えば、半導体本体を２つの対向する方向に境界する対向する側である。エミッタ側とコレクタ側との間の距離は、半導体本体の厚さである。

【0010】

コレクタ層は、半導体本体の一部であってもよい。コレクタ層は、半導体材料、例えばシリコンから作成されてもよい。例えば、コレクタ層は、コレクタ側を形成する。

【0011】

パイロット領域、サブ領域、および下に画定されたエッジ領域のようなコレクタ側の異なる領域は、コレクタ側に達することができ、すなわち、各々がコレクタ側の一部または一エリアを形成することができる。異なる領域は各々、コレクタ層の厚さ全体にわたって延在してもよい。

【0012】

コレクタ電極は、コレクタ側に隣接していてもよく、コレクタ層と電気的に接触していてもよい。コレクタ電極は、金属を含んでもよく、または金属からなってもよい。

【0013】

パイロット領域は、第１の導電型、例えば排他的に第１の導電型である。第１の導電型は、正孔伝導または電子伝導のいずれかであってもよい。したがって、パイロット領域は、pドープまたはnドープのいずれかであってもよい。例えば、パイロット領域は、その全体積にわたって、および／またはその全横方向膨張にわたって均質にドープされる。

【0014】

ここで、および以下において、均質なドーピング濃度とは、製造公差の範囲内で均質であることを意味し、例えば、平均ドーピング濃度からの最大５％の最大偏差を有する。

【0015】

本明細書では、横方向とは、それぞれコレクタ層または半導体本体のコレクタ側または主延在面に平行な方向であると理解される。

【0016】

混合領域は、第１の導電型、例えば排他的に第１の導電型の第１のサブ領域と、第２の導電型、例えば排他的に第２の導電型の第２のサブ領域とを含む。したがって、第２の導電型は、電子伝導または正孔伝導であってもよい。例えば、第１のサブ領域はpドープされ、第２のサブ領域はnドープされ、またはその逆である。すべての第１のサブ領域は、同じドーピング濃度を有してもよく、および／または、それぞれの横方向膨張および／または体積全体にわたって均質にドープされてもよい。同様に、すべての第２のサブ領域は、同じドーピング濃度を有してもよく、および／または、それぞれの横方向膨張および／または体積全体にわたって、製造公差内で均質にドープされてもよい。例えば、第１のサブ領域および第２のサブ領域は、混合領域内に交互に配置される。

【0017】

ここで、および以下において、同じドーピング濃度とは、製造公差の範囲内で同じドーピング濃度を意味し、例えば、最大または平均ドーピング濃度の最大偏差は最大５％である。

【0018】

パイロット領域の面積は、第１のサブ領域および／または第２のサブ領域の各々の面積よりも大きくてもよく、例えば、第１のサブ領域および／または第２のサブ領域の各々の面積の少なくとも５倍または少なくとも１０倍または少なくとも１００倍であってもよい。例えば、領域またはサブ領域の面積は、本明細書では、コレクタ側のそれぞれの領域／サブ領域の面積であると理解される。

【0019】

パイロット領域および／または混合領域は、連続した領域であってもよい。例えば、パイロット領域は、単連結領域、すなわち中断のない連続した領域である。

【0020】

パイロット領域のドーピング濃度は、第１のサブ領域のドーピング濃度とは異なる。例えば、ドーピング濃度は、少なくとも１．１または少なくとも１．５または少なくとも２または少なくとも５または少なくとも１０の係数だけ互いに異なる。ここで、および以下では、２つの領域／サブ領域のドーピング濃度の比較は、これらの領域／サブ領域の平均ドーピング濃度および／または最大ドーピング濃度の比較であり得る。比較は、領域／サブ領域の表面、例えばコレクタ側のドーピング濃度にも関係し得る。最大ドーピング濃度は、領域の表面にあってもよい。

【0021】

例えば、パイロット領域内のドーピング濃度は、１・１０^１６cm^－３以上５・１０^１９cm^－３以下、例えば１・１０^１５cm^－３以上５・１０^１８cm^－３以下である。

【0022】

さらなる実施形態によれば、第１のサブ領域内のドーピング濃度は、パイロット領域内のドーピング濃度よりも大きい。例えば、各第１のサブ領域内のドーピング濃度は、パイロット領域内のドーピング濃度の少なくとも１．１倍または少なくとも１．５倍または少なくとも２倍または少なくとも５倍または少なくとも１０倍である。パイロット領域および第１のサブ領域のドーパントは、同じであってもよく、例えばホウ素であってもよい。

【0023】

パイロット領域内のドーピング濃度を低減することによって、RBSOA能力および短絡SOA（SCSOA：Short Circuit SOA）（ホット）能力が増大するが、静的損失に望ましくない影響を及ぼす可能性があり、IGBT動作モードにおけるオン状態損失を増大させる可能性がある。混合領域の第１のサブ領域内のドーピング濃度を増大させると、IGBT動作モードにおけるオン状態損失が低減し、パイロット領域内のドーピング濃度の低減の効果が補償される。このようにして、既知のデバイスと同様のオン状態損失を有するが、改善されたRBSOAおよびSCSOA（ホット）能力を有するBIGTデバイスを提供することが可能である。

【0024】

さらなる実施形態によれば、コレクタ層はエッジ領域をさらに備える。エッジ領域は、横方向にコレクタ層を境界するコレクタ層の縁部まで延在してもよい。例えば、エッジ領域は、コレクタ層のすべての縁部を形成する。

【0025】

横方向において、エッジ領域は、RC－IGBTの終端領域と重なってもよい。例えば、エッジ領域は、RC－IGBTの終端領域と完全にまたは部分的に重なる。

【0026】

さらなる実施形態によれば、エッジ領域は、パイロット領域および／または混合領域を横方向に取り囲む。例えば、エッジ領域は、パイロット領域および／または混合領域を横方向に完全に取り囲む。エッジ領域は、パイロット領域および／または混合領域の周りにフレームを形成することができる。エッジ領域の面積は、各第１のサブ領域および／または第２のサブ領域の面積より大きくてもよい。例えば、エッジ領域は、混合領域および／またはパイロット領域の周りのその延在範囲に沿って一定の幅を有する。

【0027】

さらなる実施形態によれば、エッジ領域のより大きい部分（大部分）は、第１の導電型または第２の導電型のいずれかである。エッジ領域のより大きい部分は、本明細書においては、エッジ領域によって形成されるコレクタ側の面積のより大きい部分、またはエッジ領域の体積のより大きい部分を意味し得る。「より大きい部分」は、例えば、５０％超または少なくとも７５％を意味する。「より大きい部分」、「主要部分」、「大部分」、および「～のほとんど」は、本明細書では同義語として使用される。

【0028】

例えば、エッジ領域は、排他的に第１の導電型または第２の導電型である、第３のサブ領域とも呼ばれる１つのサブ領域を含む。第３のサブ領域は、エッジ領域のより大きい部分を形成することができる。第３のサブ領域は、エッジ領域の連続したサブ領域であってもよい。例えば、第３のサブ領域は、混合領域および／またはパイロット領域を横方向に完全に取り囲む。第３のサブ領域は、均質にドープされてもよい。

【0029】

さらなる実施形態によれば、エッジ領域のより大きい部分は、第１のサブ領域と同じ導電型であり、第１のサブ領域と同じドーピング濃度を有する。

【0030】

さらなる実施形態によれば、エッジ領域のより大きい部分は、第１のサブ領域と同じ導電型であり、第１のサブ領域とは異なるドーピング濃度を有する。例えば、エッジ領域のより大きい部分は、第１のサブ領域よりも低いドーピング濃度を有する。このようにして、SCSOA（ホット）能力をさらに改善しながら漏れを減少させることができる。

【0031】

エッジ領域のドーピング濃度は、第１のサブ領域のドーピング濃度の最大０．９倍または最大０．５倍または最大０．１倍であってもよい。例えば、エッジ領域のドーピング濃度は、パイロット領域と同じである。代替的に、エッジ領域のドーピング濃度は、第１のサブ領域のドーピング濃度の少なくとも１．１倍または少なくとも２倍または少なくとも１０倍であってもよい。

【0032】

さらなる実施形態によれば、エッジ領域のより大きい部分は、パイロット領域と同じ導電型であり、パイロット領域と同じドーピング濃度を有する。

【0033】

さらなる実施形態によれば、エッジ領域のより大きい部分は、第２のサブ領域と同じ導電型である。この場合、エッジ領域のより大きい部分は、第２のサブ領域とは異なるドーピング濃度を有してもよく、または、第２のサブ領域と同じドーピング濃度を有してもよい。例えば、エッジ領域のより大きい部分はnドープされる。このようにして、p型終端領域のエミッタ連結部分がBIGTの内部ダイオードの追加のアノードエリアとして機能するため、ダイオード動作モードにおけるオン状態損失を減少させることができる。

【0034】

エッジ領域のより大きい部分のドーピング濃度は、混合領域内の第２のサブ領域のドーピング濃度よりも低くてもよく、例えば、第２のサブ領域のドーピング濃度の最大０．９倍または最大０．５倍または最大０．１倍であってもよい。付加的にまたは代替的に、エッジ領域のより大きい部分のドーピング濃度は、第１のサブ領域のドーピング濃度の少なくとも１．１倍または少なくとも２倍または少なくとも１０倍であってもよい。ドーピングプロファイルの調整は、終端領域の下のプラズマ分布を改善し、（終端制限された）ダイオードターンオフSOAを維持または改善する機会を提供する。

【0035】

さらなる実施形態によれば、第２のサブ領域は、エッジ領域内へと延在する。エッジ領域は、エッジ領域内へと延在する第２のサブ領域の部分と、上述のエッジ領域のより大きい部分とからなってもよい。第１のサブ領域は、エッジ領域の前で終わってもよく、すなわち、エッジ領域内へと延在しない。例えば、第１のサブ領域は、エッジ領域に隣接する。

【0036】

さらなる実施形態によれば、パイロット領域は、混合領域によって横方向に取り囲まれ、例えば、混合領域によって完全に横方向に取り囲まれる。例えば、パイロット領域は、混合領域によってエッジ領域から離間される。

【0037】

さらなる実施形態によれば、パイロット領域、すなわちパイロット領域の形状は、対称軸に関して回転対称性を有する。対称軸は、コレクタ層に対して斜めに、例えば垂直に、および／またはコレクタ層を通って延伸してもよい。コレクタ層に対して斜めまたは垂直とは、例えば、コレクタ層の主延在面に対して斜めまたは垂直であることを意味する。対称軸は、パイロット領域を通って延伸してもよい。

【0038】

例えば、パイロット領域は、対称軸に関して２倍もしくは３倍もしくは４倍の回転対称性または円対称性を有する。コレクタ側の上面視において、パイロット領域は、円形または十字形または星形または長方形の形状を有することができる。

【0039】

さらなる実施形態によれば、混合領域内の第１のサブ領域および第２のサブ領域の配置は、対称軸に関して回転対称性を有する。例えば、回転対称性は、２倍もしくは３倍もしくは４倍であるか、または円形対称性である。

【0040】

さらなる実施形態によれば、パイロット領域は、パイロット領域の中心から半径方向に延在する少なくとも２つのアームを有する。例えば、パイロット領域は、少なくとも３つまたは少なくとも４つのそのようなアームを有する。パイロット領域の中心はコレクタ側の中心と一致してもよい。

【0041】

半径方向は、本明細書では、パイロット領域の中心を通って延伸し、それを指すか、またはその外方を指す横方向であると理解される。

【0042】

さらなる実施形態によれば、コレクタ側において、第１のサブ領域および第２のサブ領域は、パイロット領域から離れる方向、例えばパイロット領域の中心から離れる方向にパイロット領域から延在する。

【0043】

コレクタ側において、第１のサブ領域および第２のサブ領域はすべて半径方向に平行に延伸してもよい。例えば、第１のサブ領域および第２のサブ領域は、各々、帯状に形成される。第１のサブ領域および／または第２のサブ領域の幅は各々、エッジ領域および／またはパイロット領域の幅よりも小さくてもよい。例えば、第１のサブ領域および／または第２のサブ領域の各々の幅は、エッジ領域および／またはパイロット領域の幅の最大５０％または最大１０％または最大１％である。

【0044】

さらなる実施形態によれば、パイロット領域は、１つまたは複数の第１のサブ領域および／または第２のサブ領域に連結される。これは、パイロット領域が１つまたは複数の第１のサブ領域および／または１つまたは複数の第２のサブ領域に直接隣接することを意味する。

【0045】

さらなる実施形態によれば、パイロット領域の総面積は、混合領域の総面積の少なくとも１０％または少なくとも２０％である。付加的または代替的に、パイロット領域の総面積は、混合領域の総面積の最大６０％または最大４５％または最大３５％であってもよい。

【0046】

さらなる実施形態によれば、パイロット領域は、連続した領域、例えば単連結領域である。

【0047】

さらなる実施形態によれば、半導体本体はベース層をさらに備える。ベース層は、第２の導電型であってもよい。例えば、ベース層はnドープされる。ベース層のドーピング濃度は、第２のサブ領域よりも小さくてもよい。

【0048】

さらなる実施形態によれば、半導体本体は、少なくとも１つのウェル領域を備える。例えば、半導体本体は、いくつかの、例えば少なくとも１０または少なくとも１００のウェル領域を備える。１つのウェル領域に関連して開示されるすべての特徴は、他のウェル領域についても開示される。例えば、ウェル領域は、第１の導電型である。例えば、ウェル領域はpドープされる。ウェル領域のドーピング濃度は、パイロット領域および／または第１のサブ領域のドーピング濃度よりも小さくてもよく、等しくてもよく、または大きくてもよい。

【0049】

ウェル領域は、ベース層によってコレクタ層から離間されてもよい。言い換えれば、ベース層は、ウェル領域とコレクタ層との間に配置されてもよい。例えば、ウェル領域とコレクタ層との間に直接連結はない。

【0050】

さらなる実施形態によれば、半導体本体は、少なくとも１つのエミッタ領域をさらに備える。半導体本体は、複数のエミッタ領域、例えば少なくとも１０または少なくとも１００のエミッタ領域を含んでもよい。１つのエミッタ領域について開示されているすべての特徴は、他のエミッタ領域についても開示されている。

【0051】

エミッタ領域は、第２の導電型であってもよい。例えば、各ウェル領域には、少なくとも１つのエミッタ領域が割り当てられる。エミッタ領域は、ウェル領域内に埋め込まれてもよい。エミッタ領域は、ウェル領域によってベース層から離間されてもよく、すなわち、ベース層とエミッタ領域との間に直接接触はない。エミッタ領域のドーピング濃度は、第２のサブ領域内のドーピング濃度よりも小さくてもよく、等しくてもよく、または大きくてもよい。例えば、エミッタ領域のドーピング濃度は、ベース層のドーピング濃度よりも大きい。

【0052】

ウェル領域および／またはエミッタ領域は、半導体本体のエミッタ側に隣接してもよい。

【0053】

さらなる実施形態によれば、少なくとも１つのエミッタ電極がエミッタ側に配置される。エミッタ電極は、金属を含んでもよく、または金属からなってもよい。エミッタ電極は、少なくとも１つのエミッタ領域に電気的に接触していてもよい。RC－IGBTは、いくつかのエミッタ電極を備えてもよい。１つのエミッタ電極に関連して開示されるすべての特徴は、他のエミッタ電極についても開示される。例えば、各エミッタ領域には、１つの個別のエミッタ電極が割り当てられる。エミッタ電極は、エミッタ側において、割り当てられたエミッタ領域に隣接してもよい。

【0054】

さらなる実施形態によれば、少なくとも１つのゲート電極がエミッタ側に配置される。ゲート電極は、少なくとも１つのウェル領域および／または少なくとも１つのエミッタ領域から電気的に絶縁されてもよい。ゲート電極は、例えば、ウェル領域の上方に配置されるが、エミッタ領域から横方向にオフセットされる。例えば、ゲート電極は、半導体本体または半導体本体の任意の導電領域から電気的に絶縁される。RC－IGBTは、いくつかのゲート電極を備えてもよい。１つのゲート電極に関連して開示されるすべての特徴は、他のゲート電極についても開示される。例えば、各ウェル領域には、１つの個別のゲート電極が割り当てられる。ゲート電極は、金属、高濃度ドープポリシリコンのうちの少なくとも１つを含んでもよく、またはそれからなってもよい。

【0055】

横方向において、RC－IGBTのエッジ領域および／または終端領域は、任意のゲート電極または任意のエミッタ電極または任意のウェル領域または任意のエミッタ領域と重ならなくてもよい。

【0056】

さらなる実施形態によれば、パイロット領域の幅は、少なくともベース層の厚さと同じか、またはベース層の厚さの少なくとも２倍もしくは少なくとも３倍である。第１のサブ領域および／または第２のサブ領域の幅は、ベース層の厚さよりも小さくてもよく、またはベース層の厚さの最大２倍であってもよい。混合領域の全幅は、ベース層の厚さの少なくとも２倍であってもよい。

【0057】

次に、RC－IGBTを生産するための方法を記述する。本方法は、特に、本明細書に記載の実施形態のいずれか１つによるRC－IGBTの生産に適している。したがって、RC－IGBTに関連して説明されたすべての特徴が、方法についても開示され、逆もまた同様である。

【0058】

本方法の一実施形態によれば、エミッタ側およびコレクタ側を有する半導体本体が提供される。半導体本体は、第１の導電型の少なくとも１つのパイロット領域と、第１の導電型の第１のサブ領域および第２の導電型の第２のサブ領域を有する混合領域とを有するコレクタ層を備える。第１のサブ領域およびパイロット領域は、同じドーピング濃度を有してもよい。次いで、パイロット領域および／または第１のサブ領域内のドーピング濃度が、パイロット領域および第１のサブ領域内のドーピング濃度が異なるまで変化される。

【0059】

ドーピング濃度を変化させるために、パイロット領域をマスクすることができ、追加の注入プロセスを実行することができ、この注入プロセスでは、第１のサブ領域内のドーピング濃度が増大され、一方、マスキングにより、パイロット領域内のドーピング濃度は変化しないか、または変化がより少ない。これにより、混合領域の第１のサブ領域よりもパイロット領域のドーピング濃度が低くなり、RBSOA性能が向上する。付加的または代替的に、ドーピング濃度を変化させるために、局所的活性化プロセスが実行されてもよく、当該プロセスにおいて、第１のサブ領域がアニールされ、一方、パイロット領域はアニールされない。

【0060】

ダイオード（第３象限）性能を改善するために、パイロット領域のドーピング濃度を第１のサブ領域のドーピング濃度よりも高くすることができる。パイロット領域のドーピング濃度を変化させるために、第１のサブ領域をマスクすることができ、追加の注入プロセスを実行することができ、この注入プロセスでは、パイロット領域内のドーピング濃度が増大され、一方、マスキングにより、第１のサブ領域内のドーピング濃度は変化しないか、または変化がより少ない。付加的または代替的に、ドーピング濃度を変化させるために、局所的活性化プロセスが実行されてもよく、当該プロセスにおいて、パイロット領域がアニールされ、一方、第１のサブ領域はアニールされない。

【0061】

以下、例示的な実施形態に基づいて、RC－IGBTおよびRC－IGBTを生産するための方法を、図面を参照してより詳細に説明する。添付の図面が、さらなる理解を提供するために含まれる。図面では、同じ構造および／または機能の要素は、同じ参照符号によって参照され得る。図面に示される実施形態は例示的な表現であり、必ずしも原寸に比例して描かれていないことを理解されたい。要素または構成要素が異なる図におけるそれらの機能に関して互いに対応する限り、以下の図の各々についてその説明は繰り返さない。明確にするために、要素は、すべての図において対応する参照符号で表示されない場合がある。

【図面の簡単な説明】

【0062】

【図1】RC－IGBTの第１の例示的な実施形態を示すコレクタ側の上面図である。

【図2】RC－IGBTの第２の例示的な実施形態を示す断面図である。

【図3】図２の断面をより詳細に示す図である。

【図4】RC－IGBTの第２の例示的な実施形態を示すコレクタ側の上面図である。

【図5】RC－IGBTのさらなる例示的な実施形態を示すコレクタ側の上面図である。

【図6】RC－IGBTのさらなる例示的な実施形態を示すコレクタ側の上面図である。

【図7】測定結果を示す図である。

【図8】測定結果を示す図である。

【図9】RC－IGBTを生産するための方法の例示的な実施形態のフローチャートである。

【発明を実施するための形態】

【0063】

図１は、RC－IGBT１０００の第１の例示的な実施形態を、コレクタ側の上面視において示す。RC－IGBT１０００は、エミッタ側およびコレクタ側を有する半導体本体と、コレクタ側にあるコレクタ層とを備える。コレクタ側を形成するコレクタ層は、パイロット領域１０および混合領域１１（図示のために破線によって分離されている）を備える。パイロット領域１０は、第１の導電型である。混合領域は、同じく第１の導電型の第１のサブ領域１１と、第２の導電型の第２のサブ領域１１２とを備える。例えば、パイロット領域１０および第１のサブ領域１１１はpドープされ、第２のサブ領域１１２はnドープされる。

【0064】

異なる領域／サブ領域の異なる構造化によって示されるように、パイロット領域１０内のドーピング濃度は、第１のサブ領域１１１内のドーピング濃度とは異なる。例えば、パイロット領域１０のドーピング濃度は、第１のサブ領域１１１のドーピング濃度よりも小さい。

【0065】

図２～図４は、RC－IGBT１０００の第２の例示的な実施形態を示す。これにより、図２は、図４の断面AA’上のビューである。図４は、RC－IGBT１０００を、RC－IGBTのコレクタ側の上面視において示す。図３は、図２の枠付き部分をより詳細に示す。

【0066】

RC－IGBT１０００は、ベース層３、バッファ層８、およびコレクタ層１を有する半導体本体１００を備える。バッファ層８およびベース層３は、第２の導電型であってもよい。本実施形態では、第１の導電型は正孔伝導であり、第２の導電型は電子伝導である。したがって、ベース層３およびバッファ層８は両方ともnドープされる。しかしながら、それらは異なるドーピング濃度を有してもよい。例えば、バッファ層８のドーピング濃度は、ベース層３のドーピング濃度よりも高い。ベース層３は、バッファ層８よりも厚くてもよい。また、ベース層３および／またはバッファ層８は、コレクタ層１よりも厚くてもよい。

【0067】

コレクタ層１は、パイロット領域１０および混合領域１１を備える。混合領域１１は、複数の第１のサブ領域１１１と、複数の第２のサブ領域１１２とを備える。第１のサブ領域１１１およびパイロット領域１０は、両方とも第１の導電型であるが、ドーピング濃度が異なる。したがって、この場合、それらは両方ともpドープされる。例えば、パイロット領域１０のドーピング濃度は、第１のサブ領域１１１よりも例えば少なくとも２倍小さい。

【0068】

第２のサブ領域１１２は第２の導電型であり、そのため、この場合、n型ドープされる。コレクタ層１は、半導体本体１００のコレクタ側１０２を形成する。パイロット領域１０およびサブ領域１１１、１１２はコレクタ側１０２に達し、すなわち各々がコレクタ側１０２の一部を形成する。コレクタ電極２は、コレクタ側１０２の上部に配置され、コレクタ側１０２と電気的に接触している。コレクタ電極２は、例えば、金属製である。

【0069】

さらに、コレクタ層１は、エッジ領域１２を備える。エッジ領域１２は、コレクタ層１の側縁に隣接するか、または、これを形成する。エッジ領域１２は、横方向においてRC－IGBTの終端領域と部分的にまたは完全に重なってもよい。例えば、終端領域によりエッジ領域１２が規定される。

【0070】

終端領域は、RC－IGBTの活性領域を側方に取り囲むRC－IGBTの領域である。活性領域は、オン状態中にデバイスが電流を伝導する領域である。

【0071】

コレクタ側１０２の反対側のエミッタ側１０１において、半導体本体１００は、複数のウェル領域４（よりよい例示については、図３を参照されたい）を備える。ウェル領域４は、例えば、第１の導電型であり、すなわちpドープされている。ウェル領域４にはエミッタ領域５が埋め込まれており、エミッタ領域５は、例えば、第２の導電型であり、すなわちnドープされている。エミッタ側１０１の上部には、エミッタ領域５に電気的に接触するエミッタ電極６が配置されている。さらに、ゲート電極７は、エミッタ側１０１に配置され、絶縁材料９によって半導体本体１００と絶縁されている。エミッタ電極６およびゲート電極７は、例えば、金属から形成されている。絶縁材料９は、SiO_２を含んでもよく、またはSiO_２からなってもよい。

【0072】

終端領域および／またはエッジ領域１２は、横方向において任意のエミッタ電極６および／または任意のゲート電極７および／または任意のエミッタ領域５および／または任意のウェル領域４と重ならない、RC－IGBTの横方向側の領域によって画定されてもよい。

【0073】

ここで、コレクタ側１０１の上面視においてRC－IGBT１０００の第２の例示的な実施形態を示す図４を見ると、パイロット領域１０が十字形の形状を有することが分かる。パイロット領域１０の中心１０３はコレクタ側１０２の中心と一致する。パイロット領域１０は、図面平面に垂直に、中心１０３を通って延伸する対称軸２０に関して４回回転対称性を有する。

【0074】

図４にも見られるように、混合領域１１における第１のサブ領域１１１および第２のサブ領域１１２の配置も、対称軸２０に関する４回回転対称性に従う。混合領域１１は、パイロット領域１０を横方向に完全に取り囲む。混合領域１１およびパイロット領域１０は、さらに、エッジ領域１２によって横方向に完全に取り囲まれている。混合領域１１とパイロット領域１０との間、および混合領域１１とエッジ領域１２との間の境界は、各々について破線によって示されている。

【0075】

図４の例示的な実施形態では、パイロット領域１０の面積は、第１のサブ領域１１１および／または第２のサブ領域１１２の各々の面積よりも大きく、例えば、第１のサブ領域１１１および／または第２のサブ領域１１２の各々の面積の少なくとも５倍である。パイロット領域１０の面積は、例えば、混合領域の面積の１０％～３５％である。パイロット領域１０の幅は、少なくともベース層３の厚さの２倍であってもよい。

【0076】

第１のサブ領域１１１および第２のサブ領域１１２は、各々について帯状に形成される。サブ領域１１１、１１２の各々の幅は、ベース層３の厚さよりも小さくてもよく、例えば、ベース層３の厚さの最大５０％であってもよい。

【0077】

エッジ領域１２の面積はまた、第１のサブ領域１１１および／または第２のサブ領域１１２の各々の面積よりも大きくてもよく、例えば少なくとも５倍大きくてもよい。

【0078】

図２～図４の例示的な実施形態では、第２のサブ領域１１２は、エッジ領域１２内へと延在し、エッジ領域１２の一部を形成する。残りのエッジ領域１２、すなわちエッジ領域１２のより大きい部分は、パイロット領域１０および第１のサブ領域１１１と同じ導電型、すなわち第１の導電型である。

【0079】

本例示的実施形態では、エッジ領域１２のより大きい部分のドーピング濃度は、第１のサブ領域１１１と同じである。しかしながら、パイロット領域１０のドーピング濃度は、第１のサブ領域１１１およびエッジ領域１２のより大きい部分よりも小さい。

【0080】

第１の導電型であるエッジ領域１２のより大きい部分は、混合領域１１およびパイロット領域１０を完全に取り囲むエッジ領域の連続したサブ領域を形成する。

【0081】

図５は、RC－IGBT１０００のさらなる例示的な実施形態を示す。このRC－IGBT１００の断面は、図２の断面と同様に見え得る。しかしながら、前の例示的な実施形態と比較すると、コレクタ側の上面視は異なって見える。前の例示的な実施形態とは対照的に、エッジ領域１２のより大きい部分は、第１のサブ領域１１１と同じドーピング濃度を有せず、パイロット領域１１と同じドーピング濃度を有する。

【0082】

図６の例示的な実施形態では、ここでもコレクタ側の上面視のみが示されている。ここで、前の例示的な実施形態とは対照的に、エッジ領域１２のより大きい部分は、第１の導電型ではなく、第２の導電型である。それにより、エッジ領域のより大きい部分は、混合領域１１の第２のサブ領域１１２とは異なるドーピング濃度を有してもよい。

【0083】

示されているすべての例示的な実施形態は、パイロット領域および混合領域の第１のサブ領域のドーピング濃度が異なるという共通点を有する。説明した例示的な実施形態では、第１の導電型は正孔伝導であり、第２の導電型は電子伝導であった。しかしながら、これは一例に過ぎず、逆の場合、すなわち、第１の導電型が電子伝導であり、第２の導電型が正孔伝導であることが可能である。

【0084】

図７（左側）は、第１のサブ領域とパイロット領域の両方が常に同じドーピング濃度を有する場合の、注入線量（２０％または４０％）（矢印参照）を増大させるための技術曲線の影響の測定例を示す。y軸上には、ターンオフスイッチング損失（すなわち、オン状態からオフ状態へのスイッチング事象中に散逸されるエネルギー）が示されている。x軸上には、VCEsat（飽和時のエミッタとコレクタとの間の電圧）が示されている。予想通り、注入線量の増大（ドーピング濃度の増大）はVCEsatを低下させ、一方、対応するRBSOA減少も示されている（最大電流ターンオフ能力に関して、４×Inomから１．５×Inomへの低減）。３点すべてについて、RBSOA障害位置がパイロット領域の上方で観察されている。これは、すべてのドーピング範囲にわたってパイロット領域を弱点として示している。これは、特に、BIGTが主に使用される（低スイッチング周波数）HVDC用途に有利な領域である、技術曲線の低状態損失部分への移動を制限する。特に改善されたRBSOAのためにパイロット領域におけるドーピングを調整し、および、改善されたオン状態の推定SOA性能のために混合領域におけるドーピングを調整することによって、図７（右側）に示すような改善を期待することができる。

【0085】

BIGT MOS制御あり（左図）およびなし（右図）の両方での低下したダイオードオン状態の実験結果を図８に示す。y軸上には、ダイオードモードの導通損失が示されている。両方の図において、左側のデータ点は、終端領域の下のエッジ領域が第１のサブ領域と同じドーピング濃度および同じ導電型を有する場合に対応する（図４参照）。右側のデータ点のオン状態の低下は、そのより大きい部分がそれぞれパイロット領域または第１のサブ領域とは異なる導電型、例えばnドープであるエッジ領域の使用によるものである。ここでは、一例として、エッジ領域におけるnドーピングは、混合領域内の第２のサブ領域のドーピングと等しい。ちょうどIGBTオン状態と同様のダイオードオン状態の改善は、ここでも、低周波HVDCシステムにおけるシステムレベル性能を向上させるための重要な鍵である。最後に、MOS制御なしオン状態の改善は、より一般的な（MOS制御なし）システムトポロジのためのプラグアンドプレイ構成要素としてBIGTが使用されるシステムにも利益をもたらす。

【0086】

図９は、RC－IGBTを生産するための方法の例示的な実施形態のフローチャートを示す。まず、ステップS１において、エミッタ側およびコレクタ側を有する半導体本体が提供される。半導体本体は、第１の導電型の少なくとも１つのパイロット領域と、第１の導電型の第１のサブ領域および第２の導電型の第２のサブ領域を有する混合領域とを有するコレクタ層を備える。第１のサブ領域およびパイロット領域は、同じドーピング濃度を有する。次いで、ステップS２において、パイロット領域および／または第１のサブ領域内のドーピング濃度が、パイロット領域および第１のサブ領域内のドーピング濃度が異なるまで変化される。

【0087】

上述の図１～図６および図９に示す実施形態は、改善されたRC－IGBTおよび方法の例示的な実施形態を表す。したがって、それらは、改善されたRC－IGBTおよび方法によるすべての実施形態の完全なリストを構成するものではない。実際のRC－IGBTおよび実際の方法は、例えば配置に関して示された実施形態とは異なり得る。

【符号の説明】

【0088】

参照符号
１ コレクタ層
２ コレクタ電極
３ ベース層
４ ウェル領域
５ エミッタ領域
６ エミッタ電極
７ ゲート電極
８ バッファ層
９ 絶縁材料
１０ パイロット領域
１１ 混合領域
１２ エッジ領域
２０ 対称軸
１００ 半導体本体
１０１ エミッタ側
１０２ コレクタ側
１０３ 中心
１１１ 第１のサブ領域
１１２ 第２のサブ領域
１０００ 逆導通絶縁ゲートバイポーラトランジスタ
S１，S２ 方法ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【手続補正書】

【提出日】2024-06-19

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

逆導通絶縁ゲートバイポーラトランジスタ（１０００）であって、
エミッタ側（１０１）およびコレクタ側（１０２）を有する半導体本体（１００）と、
少なくとも１つのパイロット領域（１０）および少なくとも１つの混合領域（１１）を有する前記コレクタ側（１０２）のコレクタ層（１）と、
前記コレクタ側（１０２）にあり、前記コレクタ層（１）と電気的に接触するコレクタ電極（２）とを備え、
前記パイロット領域（１０）は第１の導電型であり、
前記混合領域（１１）は、前記第１の導電型の第１のサブ領域（１１１）および第２の導電型の第２のサブ領域（１１２）を有し、
前記パイロット領域（１０）は連続した領域であり、前記コレクタ側（１０２）における前記パイロット領域（１０）の面積は、前記コレクタ側（１０２）における前記第１のサブ領域（１１１）および／または前記第２のサブ領域（１１２）の各々の面積よりも大きく、
前記第１のサブ領域（１１１）のドーピング濃度は前記パイロット領域（１０）のドーピング濃度とは異なり、
前記コレクタ層（１）はエッジ領域（１２）をさらに備え、
前記エッジ領域（１２）は、前記パイロット領域（１０）および前記混合領域（１１）を横方向に取り囲み、
前記エッジ領域（１２）のほとんどは、前記第１のサブ領域（１１１）と同じ導電型であり、または
前記エッジ領域（１２）のほとんどは、前記第２のサブ領域（１１２）と同じ導電型であるが、前記第２のサブ領域（１１２）とは異なるドーピング濃度を有し、
前記第２のサブ領域（１１２）は前記エッジ領域（１２）内へと延在し、前記第１のサブ領域（１１１）は前記エッジ領域（１２）の前で終端し、
前記エッジ領域（１２）のほとんどを形成する前記エッジ領域（１２）のサブ領域は、排他的に１つの導電型であり、連続して形成され、前記混合領域（１１）および前記パイロット領域（１０）を横方向に完全に取り囲んでいる、逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項2】

前記第１のサブ領域（１１１）の前記ドーピング濃度は、前記パイロット領域（１０）の前記ドーピング濃度よりも大きい、請求項１に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項3】

前記エッジ領域（１２）のほとんどは、前記パイロット領域（１０）と同じ導電型であり、前記パイロット領域（１０）と同じドーピング濃度を有する、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項4】

前記コレクタ側（１０２）において、前記第１のサブ領域（１１１）および前記第２のサブ領域（１１２）は、前記パイロット領域（１０）から離れる方向に前記パイロット領域（１０）から延在する、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項5】

前記パイロット領域（１０）は、前記混合領域（１１）によって横方向に囲まれている、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項6】

前記パイロット領域（１０）は、前記コレクタ層（１）に対して斜めに貫通して延伸する対称軸（２０）に関する回転対称性を有し、
前記混合領域（１１）における前記第１のサブ領域（１１１）および前記第２のサブ領域（１１２）の配置は、前記対称軸（２０）に関する回転対称性を有する、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項7】

前記パイロット領域（１０）は、前記パイロット領域（１０）の中心（１０３）から半径方向に延在する少なくとも２つのアーム（１０１）を有する、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項8】

前記パイロット領域（１０）は、１つまたは複数の第１のサブ領域（１１１）に連結されており、
前記パイロット領域（１０）の総面積は、前記混合領域（１１）の総面積の少なくとも１０％であり、
前記パイロット領域（１０）は、連続したまたは単連結領域である、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項9】

前記半導体本体（１００）は、
前記第２の導電型のベース層（３）と、
前記ベース層（３）によって前記コレクタ層（１）から離間されている前記第１の導電型の少なくとも１つのウェル領域（４）と、
前記ウェル領域（４）によって前記ベース層（３）から離間されている前記第２の導電型の少なくとも１つのエミッタ領域（５）とをさらに備え、
少なくとも１つのエミッタ電極（６）が、前記エミッタ側（１０１）に配置され、少なくとも１つのエミッタ領域（５）に電気的に接触しており、
少なくとも１つのゲート電極（７）が、前記エミッタ側（１０１）に配置され、前記ウェル領域（４）から電気的に絶縁されている、請求項１または２に記載の逆導通絶縁ゲートバイポーラトランジスタ（１０００）。

【請求項10】

逆導通絶縁ゲートバイポーラトランジスタ（１０００）を生産するための方法であって、
エミッタ側（１０１）およびコレクタ側（１０２）を有する半導体本体（１）を提供することであって、前記半導体本体（１）は、第１の導電型の少なくとも１つのパイロット領域（１０）と、前記第１の導電型の第１のサブ領域（１１１）および第２の導電型の第２のサブ領域（１１２）を有する混合領域（１１）とを有するコレクタ層（１）を備え、前記第１のサブ領域（１１１）および前記パイロット領域（１０）は同じドーピング濃度を有する、提供することと、
前記パイロット領域（１０）および前記第１のサブ領域（１１１）内の前記ドーピング濃度が異なるまで、前記パイロット領域（１０）および／または前記第１のサブ領域（１１１）内の前記ドーピング濃度を変更することとを含み、
前記パイロット領域（１０）は連続した領域であり、前記コレクタ側（１０２）における前記パイロット領域（１０）の面積は、前記コレクタ側（１０２）における前記第１のサブ領域（１１１）および／または前記第２のサブ領域（１１２）の各々の面積よりも大きく、
前記コレクタ層（１）はエッジ領域（１２）をさらに備え、
前記エッジ領域（１２）は、前記パイロット領域（１０）および前記混合領域（１１）を横方向に取り囲み、
前記エッジ領域（１２）のほとんどは前記第１のサブ領域（１１１）と同じ導電型であるか、または前記エッジ領域（１２）のほとんどは前記第２のサブ領域（１１２）と同じ導電型であるが、前記第２のサブ領域（１１２）とは異なるドーピング濃度を有し、
前記第２のサブ領域（１１２）は前記エッジ領域（１２）内へと延在し、前記第１のサブ領域（１１１）は前記エッジ領域（１２）の前で終端し、
前記エッジ領域（１２）のほとんどを形成する前記エッジ領域（１２）のサブ領域は、排他的に１つの導電型であり、連続して形成され、前記混合領域（１１）および前記パイロット領域（１０）を横方向に完全に取り囲んでいる、方法。

【請求項11】

前記ドーピング濃度を変化させるために、
前記パイロット領域（１０）または前記第１のサブ領域（１１１）のいずれかがマスキングされ、注入プロセスが実施され、前記注入プロセスにおいて、前記第１のサブ領域（１１１）または前記パイロット領域（１０）のドーピング濃度が増大される一方で、前記マスキングにより、前記パイロット領域（１０）および前記第１のサブ領域（１１１）のそれぞれ他方のドーピング濃度は変化しないか、または変化がより小さく、および／または
前記第１のサブ領域（１１１）または前記パイロット領域（１０）のいずれかがアニーリングされ、前記パイロット領域（１０）および前記第１のサブ領域（１１１）のそれぞれの他方がアニーリングされない局所的活性化プロセスが実行される、請求項１０に記載の方法。

【国際調査報告】