特表 2024-544351 パワー半導体モジュールの温度を推定するための測定方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-11-28

(54)【発明の名称】パワー半導体モジュールの温度を推定するための測定方法

(51)【国際特許分類】

   G01R 31/26 20200101AFI20241121BHJP

   G01K 7/01 20060101ALI20241121BHJP

   H01L 25/07 20060101ALI20241121BHJP

【ＦＩ】

G01R31/26 B

G01K7/01 M

H01L25/04 C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024556826

(86)(22)【出願日】2022-07-22

(85)【翻訳文提出日】2024-06-10

(86)【国際出願番号】 JP2022029216

(87)【国際公開番号】W WO2023181441

(87)【国際公開日】2023-09-28

(31)【優先権主張番号】22305348.9

(32)【優先日】2022-03-23

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】503163527

【氏名又は名称】ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ

【氏名又は名称原語表記】ＭＩＴＳＵＢＩＳＨＩ ＥＬＥＣＴＲＩＣ Ｒ＆Ｄ ＣＥＮＴＲＥ ＥＵＲＯＰＥ Ｂ．Ｖ．

【住所又は居所原語表記】Ｃａｐｒｏｎｉｌａａｎ ４６， １１１９ ＮＳ Ｓｃｈｉｐｈｏｌ Ｒｉｊｋ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ

(74)【代理人】

【識別番号】100110423

【弁理士】

【氏名又は名称】曾我 道治

(74)【代理人】

【識別番号】100111648

【弁理士】

【氏名又は名称】梶並 順

(74)【代理人】

【識別番号】100122437

【弁理士】

【氏名又は名称】大宅 一宏

(74)【代理人】

【識別番号】100147566

【弁理士】

【氏名又は名称】上田 俊一

(74)【代理人】

【識別番号】100188514

【弁理士】

【氏名又は名称】松岡 隆裕

(72)【発明者】

【氏名】ブランデレロ、ジュリオ

(72)【発明者】

【氏名】ボーダイス、ブリアック

【テーマコード（参考）】

2G003

【Ｆターム（参考）】

2G003AA02

2G003AB01

2G003AB16

2G003AE08

2G003AH01

(57)【要約】

ＭＯＳ／ＭＩＳパワー半導体モジュールの温度を推定するための測定方法であって、基準状態において、ａ．ゲートに正の電流Ｉ_{ｇ，ｒｅｆ}を注入することであって、ゲート－エミッタ／ソース間の初期電圧Ｖ_{０，ｒｅｆ}が、フラットバンド電圧Ｖ_ｆｂよりも高いことと、ｂ．電流源の両端間の電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を測定することと、ｃ．電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_{ｇ，ｒｅｆ}の注入を停止することと、動作状態において、ｄ．ゲートに正電流Ｉ_ｇ，ｏｐを注入することであって、ゲート－エミッタ／ソース間の初期電圧Ｖ_０，ｏｐが、フラットバンド電圧Ｖ_ｆｂよりも高いことと、ｅ．電流源の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を測定することと、ｆ．電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_ｇ，ｏｐの注入を停止することと、次いで、ｇ．測定された電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及び電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を比較することと、ｈ．比較から、モジュールにわたる温度分散Ｔ_{ｊ，ｄｅｖ}を推定することとを含む、方法。

【特許請求の範囲】

【請求項1】

単一の金属酸化物半導体、単一の金属絶縁体半導体、又は並列接続された金属酸化物半導体若しくは金属絶縁体半導体のセットを備えるパワー半導体モジュールの温度を推定するための測定の方法であって、前記方法は、
ａ．前記パワー半導体モジュールのエミッタ／ソースからゲートに正の電流Ｉ_{ｇ，ｒｅｆ}を注入することであって、前記パワー半導体モジュールのゲート－エミッタ／ソース間の初期電圧Ｖ_{０，ｒｅｆ}が、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｂ．電流源の両端間の電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を測定することと、
ｃ．前記パワー半導体モジュールの前記電圧が前記フラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_{ｇ，ｒｅｆ}の注入を停止することと、
を含む、前記パワー半導体モジュールが基準状態にある間の少なくとも１つの第１のシリーズの動作と、
ｄ．前記パワー半導体モジュールのエミッタ／ソースからゲートに正の電流Ｉ_ｇ，ｏｐを注入することであって、前記パワー半導体モジュールのゲート－エミッタ／ソース間の初期電圧Ｖ_０，ｏｐが、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｅ．電流源の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を測定することと、
ｆ．前記パワー半導体モジュールの電圧が前記フラットバンド電圧Ｖ_ｆｂよりも低くなったときに、前記電流Ｉ_ｇ，ｏｐの注入を停止することと、
を含む、前記パワー半導体モジュールが動作状態にある間の少なくとも１つの第２のシリーズの動作と、
次いで、
ｇ．１つの前記第１のシリーズの間に測定された前記電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及び１つの前記第２のシリーズの間に測定された前記電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を比較することと、
ｈ．前記比較から、前記パワー半導体モジュールにわたる温度分散Ｔ_{ｊ，ｄｅｖ}を推定することと、
を含む、少なくとも１つの第３のシリーズの動作と、
を含む、方法。

【請求項2】

少なくとも１つの前記第１のシリーズ及び少なくとも１つの前記第２のシリーズのそれぞれは、
ｉ．前記パワー半導体モジュールの平均温度Ｔ_{ａｖ，ｒｅｆ}及びＴ_{ａｖ，ｏｐ}を取得することを更に含み、
前記第２のシリーズは、少なくとも１つの前記第１のシリーズ中に取得された前記平均温度Ｔ_{ａｖ，ｒｅｆ}と前記第２のシリーズ中に取得された前記平均温度Ｔ_{ａｖ，ｏｐ}との差が所定の値ΔＴ_ｌｉｍ以下になるまで繰り返し実行される、請求項１に記載の方法。

【請求項3】

複数の前記第１のシリーズは、異なる平均温度Ｔ_{ａｖ，ｒｅｆ，ｎ}で実行され、
前記第１のシリーズは、前記パワー半導体モジュールの動作状態とは異なる状態の間に実行される、
請求項２に記載の方法。

【請求項4】

複数の前記第１のシリーズは、異なる平均温度Ｔ_{ａｖ，ｒｅｆ，ｎ}で実行され、
前記第１のシリーズのそれぞれは、前記パワー半導体モジュールの基準及び動作状態の間に、かつ前記パワー半導体モジュールの動作における所定の動作期限に達する前に実行される、
請求項１～３のいずれか一項に記載の方法。

【請求項5】

前記第３のシリーズは、前記比較の前に、
ｇ’．少なくとも１つの前記第１のシリーズの間に測定された前記電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の波形に対して、少なくとも１つの前記第２のシリーズの間に測定された前記電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を時間的及びオフセット的に調整すること
を更に含む、請求項１～３のいずれか一項に記載の方法。

【請求項6】

少なくとも１つの前記第１のシリーズのそれぞれは、前記パワー半導体モジュールによって伝達される電力が、前記パワー半導体モジュールの公称最大負荷よりも低い所定の制限よりも低いときに実行される、請求項５に記載の方法。

【請求項7】

単一の金属酸化物半導体、単一の金属絶縁体半導体、又は並列接続された金属酸化物半導体若しくは金属絶縁体半導体のセットを備え、請求項１～３のいずれか一項に記載の方法を実施するように構成される、パワー半導体モジュール。

【請求項8】

コンピュータソフトウェアであって、前記コンピュータソフトウェアがプロセッサによって実行されると、請求項１～３のいずれか一項に記載の方法を実施する命令を含む、コンピュータソフトウェア。

【請求項9】

ソフトウェアが保存されたコンピュータ可読非一時的記録媒体であって、前記ソフトウェアがプロセッサによって実行されると、請求項１～３のいずれか一項に記載の方法を実施する、コンピュータ可読非一時的記録媒体。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、パワー半導体のモニタリングの分野に関する。

【背景技術】

【0002】

金属酸化物半導体（ＭＯＳ）型パワー半導体又は並列接続されたＭＯＳ型パワー半導体において、特にマルチチップパワーモジュールのようなパワー半導体デバイス／モジュールにおいて、保護、状態及び正常性のモニタリングのために、温度をモニタリングすることが知られている。一般に、ダイの自由表面は非常に小さい。センサをその上に固定することは困難であり、場合によっては不可能でさえある。熱に敏感なパラメータである個々のゲート抵抗を測定するためにパワーダイの個々のゲートアクセスを使用することは、理論的に明らかとなっている。しかし、外部接続の数が多くなり、実行するシステムが複雑となる。実験室レベルでそれを行うことは非常に困難である。実際の産業上及び運用上の状況では、個々のＰＮ接合センサを使用することは現実的ではない。

【0003】

加えて、センサを電力モジュールのパッケージの内部に一体化する必要があるため、センサの存在をモジュールの構想中に最初に計画しなければならず、既存の電力モジュールに後付けすることが不可能である。

【0004】

パワー半導体の接合部温度をオンラインで推定するために、温度感知電気パラメータ（ＴＳＥＰ）ベースの方法及びチップ内センサが多く知られている。以下は、ＴＳＥＰを推定するために使用される測定及び動作の例である。
ターンオン中のゲート電圧プラトー検知
ターンオフ遅延時間（ｔ_ｄＯｆｆ）
ターンオン遅延時間（ｔ_ｄＯｎ）
ミラープラトーの持続時間
補助エミッタ（ソース）及び電力エミッタ（ソース）を介する準閾値電圧
ターンオン時の過渡ゲート電流のピーク
ゲート－エミッタに正弦波電圧を印加し、外部ゲート抵抗器の両端間の電圧降下を瞬時に測定する
パワーダイのゲート経路にＤＣ電流を注入し、ゲート－エミッタの両端間の電圧を測定する

【0005】

これらの既知の方法のいずれにおいても、ＴＳＥＰの必要な較正は、均一な温度においてのみ可能である。しかし、並列ダイには単一のＴＳＥＰしか利用できないため、通常動作中の温度不均一性は、接合部温度の誤った推定につながる。ＴＳＥＰの精度は、平均温度、最高温度又は最低温度に依存する。非特許文献１において説明されているように、コレクタ－エミッタ間電圧（Ｖ_ｃｅ）は、平均温度の精度が最も高いＴＳＥＰの１つであるが、ｄＶ_ＣＥ／ｄｔ等の他のＴＳＥＰを用いると、接合部温度の推定に完全に失敗する。その主な理由は、最も高温のダイはミラー容量が最も大きく、その結果、Ｖ_ＣＥの上昇が最も遅くなるためである。さらに、ミラーのプラトー差により平均温度が推定される。非特許文献２において、準閾値（quasi-threshold）方法が並列ダイに対して研究されている。この方法では、最低閾値電圧（Ｖ_ｔｈ）が測定されることが示されており、全てのダイが同じＶ_ｔｈを有する場合にはこれは最大接合部温度（Ｔ_ｊ）に対応する可能性があるが、そうはなっていない（５０Ｋの増加に対して最大で２５Ｋの誤差が測定されている）。さらに、ダイの性能は温度に関係するので、温度の不均衡はＴＳＥＰの感度及び線形性を変化させる。

【0006】

損失及び熱モデルを使用して、推定された仮想接合部温度を最大又はダイ間の温度差まで補償することができる。それにもかかわらず、これらの方法には損失モデル及び熱モデルの複雑な較正システムが必要であり、はんだ層が劣化した場合、又は一般にモジュールの動作中に動作条件と初期モデルとの間に差異が生じた場合、電力モジュールの動作中に精度が低下する。

【先行技術文献】

【非特許文献】

【0007】

【非特許文献1】C. Chen, V. Pickert, B. Ji, C. Ji, A. Knoll and C. Ng, “Comparison of TSEP Performances Operating at Homogeneous and Inhomogeneous Temperature Distribution in Multichip IGBT Power Modules” IEEE Journal of Emerging and Selected Topics in Power Electronics

【非特許文献2】M. Hoeer, F. Filsecker, M. Wagner and S. Bernet, “Application issues of an online temperature estimation method in a high-power 4.5 kV IGBT module based on the gate-emitter threshold voltage”, 2016, 18th European Conference on Power Electronics and Applica

【発明の概要】

【発明が解決しようとする課題】

【0008】

本開示はこの状況を改善する。

【課題を解決するための手段】

【0009】

単一の金属酸化物半導体、単一の金属絶縁体半導体、又は並列接続された金属酸化物半導体若しくは金属絶縁体半導体のセットを備えるパワー半導体モジュールの温度を推定するための測定方法が提案される。本方法は、
ａ．モジュールのエミッタ／ソースからゲートに正の電流Ｉ_{ｇ，ｒｅｆ}を注入することであって、モジュールのゲート－エミッタ／ソース間の初期電圧Ｖ_{０，ｒｅｆ}が、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｂ．電流源の両端間の電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を測定することと、
ｃ．モジュールの電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_{ｇ，ｒｅｆ}の注入を停止することと、
を含む、モジュールが基準状態にある間の少なくとも１つの第１のシリーズの動作と、
ｄ．モジュールのエミッタ／ソースからゲートに正の電流Ｉ_ｇ，ｏｐを注入することであって、モジュールのゲート－エミッタ／ソース間の初期電圧Ｖ_０，ｏｐが、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｅ．電流源の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を測定することと、
ｆ．モジュールの電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_ｇ，ｏｐの注入を停止することと、
を含む、モジュールが動作状態にある間の少なくとも１つの第２のシリーズの動作と、
次いで、
ｇ．１つの第１のシリーズの間に測定された電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及び１つの第２のシリーズの間に測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を比較することと、
ｈ．比較から、モジュールにわたる温度分散Ｔ_{ｊ，ｄｅｖ}を推定することと、
を含む、少なくとも１つの第３のシリーズの動作と、
を含む。

【0010】

別の態様において、単一の金属酸化物半導体、単一の金属絶縁体半導体、又は並列接続された金属酸化物半導体若しくは金属絶縁体半導体のセットを備え、本明細書に記載の方法を実施するように構成される、パワー半導体モジュールが提案される。

【0011】

別の態様において、コンピュータソフトウェアであって、ソフトウェアがプロセッサによって実行されると、本明細書で規定されるような方法を実施する命令を含むコンピュータソフトウェアが提案される。別の態様において、ソフトウェアが保存されたコンピュータ可読非一時的記録媒体であって、ソフトウェアがプロセッサによって実行されると、本明細書で規定されるような方法を実施する、コンピュータ可読非一時的記録媒体が提案される。

【0012】

以下の特徴は、任意選択で、別々に又は互いに組み合わせて実装することができる。

【0013】

少なくとも１つの第１のシリーズ及び少なくとも１つの第２のシリーズのそれぞれは、
ｉ．モジュールの平均温度Ｔ_{ａｖ，ｒｅｆ}及びＴ_{ａｖ，ｏｐ}を取得することを更に含み、
第２のシリーズは、少なくとも１つの第１のシリーズ中に取得された平均温度Ｔ_{ａｖ，ｒｅｆ}と第２のシリーズ中に取得された平均温度Ｔ_{ａｖ，ｏｐ}との差が所定の値ΔＴ_ｌｉｍ以下になるまで繰り返し実行される。

【0014】

複数の第１のシリーズは、異なる平均温度Ｔ_{ａｖ，ｒｅｆ，ｎ}で実行され、
第１のシリーズは、モジュールの動作状態とは異なる状態の間に実行される。

【0015】

複数の第１のシリーズは、異なる平均温度Ｔ_{ａｖ，ｒｅｆ，ｎ}で実行され、
第１のシリーズのそれぞれは、モジュールの基準及び動作状態の間に、かつモジュールの運用動作における所定の動作期限に達する前に実行される。

【0016】

第３のシリーズは、比較の前に、
ｇ’．少なくとも１つの第１のシリーズの間に測定された電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の波形に対して、少なくとも１つの第２のシリーズの間に測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を時間的及びオフセット的に調整すること
を更に含む。

【0017】

少なくとも１つの第１のシリーズのそれぞれは、モジュールによって伝達される電力が、モジュールの公称最大負荷よりも低い所定の制限よりも低いときに実行される。

【0018】

他の特徴、詳細及び利点について、以下の詳細な説明及び図に示す。

【図面の簡単な説明】

【0019】

【図1】半導体デバイスの動作初期（新品）の温度分布図である。

【図2】半導体デバイスの使用時（劣化時）の温度分布図である。

【図3】６つの並列接続された半導体デバイスを含む半導体モジュールのサーマルビューである。

【図4】図３に示されるモジュールの等価回路である。

【図5】一実施形態による回路である。

【図6】一実施形態の間に取得された、いくつかのデータのグラフである。

【図7】一実施形態の間に取得された、いくつかのデータのグラフである。

【図8】一実施形態の間に実行されるフローチャートである。

【図9】一実施形態の間に実行されるアルゴリズムのフローチャートである。

【図10】時間の関数としての電圧のグラフである。

【図11】値／曲線の調整後の図１０と同じグラフである。

【図12】温度偏差の関数としての電圧偏差のグラフである。

【図13】時間の関数としてのゲート－エミッタ間電圧のグラフである。

【発明を実施するための形態】

【0020】

ここで、図１～図４を参照する。図１及び図２は、同じアーキテクチャを有するが、それらの使用時間の異なる２つのステップで撮影されたパワー半導体モジュール１の温度分布図である。図１のモジュール１は、新品であり、短時間での動作状態にあるが、図２のモジュール１は、長時間の動作によって劣化している。このような写真は、単一のデバイス（ここではダイ）における温度の著しい不均一性がモジュール１の動作の間に現れることを明確に示している。図３及び図４は、６つの並列接続された半導体素子１１（ダイ）を備える別のパワー半導体モジュール１を示している。このような写真は、温度の不均一性が、モジュール１の動作の間に同じモジュール１内のデバイス（ここではダイ）間に現れることを明確に示している。

【0021】

実験室レベルでそのような温度をモニタリングするために、いくつかの測定方法を使用することができる。ここで、パワー半導体モジュール１の温度を推定するための測定方法が提案される。その方法は、典型的にはテストベンチ上ではなく、モジュールがその動作環境及び適用環境に統合され相互接続されるときの動作条件において使用される。

【0022】

以下では、パワー半導体モジュールは、単一の金属酸化物半導体（ＭＯＳ）トランジスタ、単一の金属絶縁体半導体（ＭＩＳ）、又は並列接続されたＭＯＳ／ＭＩＳトランジスタのセットを備えるアセンブリである。ここで、トランジスタは、ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）であるが、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いることもできる。複数のＭＯＳ／ＭＩＳが並列接続される場合、共通のゲートＧ、共通のソースＳ、及び共通のドレインＤが存在する。このため、以下では、１つ又は複数のＭＯＳトランジスタ素子を有する実施形態を区別せずに、単一のゲート、単一のソース、及び単一のドレインと呼ぶ。「電力」という用語は、エネルギー変換（パワーエレクトロニクス）の技術分野の一般的な意味で使用される。

【0023】

本方法は、
モジュール１が基準状態にある間の少なくとも１つの第１のシリーズの動作Ｉと、
モジュール１が動作状態にある間の少なくとも１つの第２のシリーズの動作ＩＩと、
少なくとも１つの第３のシリーズの動作ＩＩＩと、
を含む。

【0024】

基準状態は、ＭＯＳ素子が既知の状態にある状態に対応し、モジュール１内の温度不均一性は、所定の最大値ΔＴ_ｒｅｆ未満であることが知られており、可能な限り小さい方が良い。例えば、全てのダイは同じ温度に加熱され、ダイ上で電力は消費されない。このような基準状態により、モジュール１の基準値を取得することが可能となる。

【0025】

以下の例では、このような基準状態が制御される。しかし、様々な実施形態において、基準状態は、ＭＯＳ素子１１が既知の安定状態、例えばオフ状態にあるモジュール１の特定の動作期間に対応することができる。

【0026】

以下の例では、モジュール１は、制御回路２を備え（又は制御回路２に接続され）、制御回路２は、
モジュール１のＭＯＳ素子１１の電圧を、そのフラットバンド電圧Ｖ_ｆｂよりも高い値Ｖ_{０，ｒｅｆ}に事前設定するように構成された電圧源２１（Ｖ_{ｄｒｉｖｅ}）であって、そのような電圧源２１は、本明細書に記載された方法に特に専用ではなく、換言すれば、電圧源２１は、モジュールの従来の動作中にもアクティブであるモジュールの通常の構成要素である、電圧源２１（Ｖ_{ｄｒｉｖｅ}）と、
例えば１ｍＡ～１００ｍＡの電流源２２（Ｉ_ｇ）と、
制御ラインＣＴＲＬ２を介して、電流源２２を開始及び停止するように構成された制御ユニット２３と、
電圧測定手段と、
第３のシリーズの動作ＩＩＩを実施するように構成された計算ユニット２４と、
を含む。

【0027】

図５は、制御回路２及びモジュール１の実装の例を示している。簡単にするために、単一のＭＯＳ素子１１が図５に示されている。しかし、１つのＭＯＳ素子１１に代えて、複数のＭＯＳ素子１１を並列接続してもよい。この例では、制御回路２は、制御ユニット２３に関連付けられたアナログ－デジタルコンバータ（ＡＤＣ）２５と、電流源２２によるＭＯＳ素子１１の給電を制御するように構成され、制御ユニット２３によって、制御ラインＣＴＲＬ２を介して制御されるスイッチ２６とを更に備える。

【0028】

スイッチ２６とＡＤＣ２５との間、及び／又はＡＤＣ２５と制御ユニット２３との間、及び／又は信号線ＣＴＲＬ１とＣＴＲＬ２との間の電気的絶縁も提供することができる。

【0029】

第１のシリーズの動作Ｉは、例えば、制御回路２によって実行され、特にその制御ユニット２３によって駆動される。制御ユニット２３は、中央処理装置（ＣＰＵ）及び／又は論理ポート及び／又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含むことができる。

【0030】

第１のシリーズの動作Ｉは、
ａ．当該モジュール１のエミッタ／ソースからゲートに正の電流Ｉ_{ｇ，ｒｅｆ}を注入することであって、モジュール１のゲート－エミッタ／ソース間の初期電圧Ｖ_{０，ｒｅｆ}が、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｂ．電流源の両端間の電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を測定することと、
ｃ．モジュール１の電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_{ｇ，ｒｅｆ}の注入を停止することと、
を含む。

【0031】

第１のシリーズの動作Ｉが制御回路２によって実行される一実施形態では、電流源の両端間の電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の測定は、電圧測定手段によって行われる。電流Ｉ_{ｇ，ｒｅｆ}の注入を停止する前に、制御回路２のＡＤＣ２５を介して制御ユニット２３によって状態をモニタリング及び検出することができ、又は一定の時間、例えば２μｓの条件を課すことができる。条件が満たされる（モジュール１の電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなる）と、制御ユニット２３は、制御回路２のスイッチ２６に制御信号を送信して、電流源２２がＭＯＳ素子１１への給電を停止するようにスイッチ２６を閉じる。

【0032】

第１のシリーズの動作Ｉは、モジュール１の既知の平均温度、例えば、その動作中のモジュール１の最大公称平均温度で実行される。これにより、当該平均温度の測定値を取得することができる。以下の例において、平均温度は１３５℃である。当該温度は、モジュール１の各アーキテクチャの機能及び動作の状況（用途及び設計）に応じて適合される。任意選択的に、第１のシリーズの動作は、それぞれが既知の平均温度に関連する複数の測定値セットを取得するために、モジュール１の様々な既知の平均温度で繰り返すことができる。

【0033】

その後（又はその前に）、第２のシリーズの動作ＩＩが実行される。動作の第２のシリーズＩＩは、第１のシリーズＩと実質的に同様であるが、ＭＯＳ素子が未知の状態にあるか、又は少なくともモジュール１内の温度不均一性が求められている動作状態の間に行われる。好ましくは、モジュール１の平均温度は既知である。

【0034】

第２のシリーズの動作ＩＩは、
ｄ．当該モジュール１のエミッタ／ソースからゲートに正の電流Ｉ_ｇ，ｏｐ（典型的には、前の第１のシリーズＩの注入電流Ｉ_{ｇ，ｒｅｆ}に等しい）を注入することであって、ゲート－エミッタ／ソース間のモジュールの初期電圧Ｖ_０，ｏｐが、フラットバンド電圧Ｖ_ｆｂよりも高いことと、
ｅ．電流源の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を測定することと、
ｆ．モジュール１の電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなったときに、電流Ｉ_ｇ，ｏｐの注入を停止することと、
を含む。

【0035】

第２のシリーズの動作ＩＩが制御回路２によって実行される一実施形態では、電流源の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）の測定は、電圧測定手段によって行われる。電流Ｉ_ｇ，ｏｐの注入を停止する前に、制御回路２のＡＤＣ２５を介して制御ユニット２３によって状態をモニタリング及び検出することができ、又は一定の時間、例えば２μｓの件を課すことができる。条件が満たされる（モジュール１の電圧がフラットバンド電圧Ｖ_ｆｂよりも低くなる）と、制御ユニット２３は、制御回路２のスイッチ２６に制御信号を送信して、電流源２２がＭＯＳ素子１１への給電を停止するようにスイッチ２６を閉じる。

【0036】

第２のシリーズの動作ＩＩの間、ＭＯＳ素子の動作の間、特に最大動作点において、接合部温度は、特定のパワー半導体表面において、又は並列の複数のダイ上で異なる可能性がある。したがって、電流源の両端間の測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）は、第１のシリーズの動作Ｉ中に得られた測定値とは異なる。換言すれば、時間ｔの関数としての波形は等しく形成されない。

【0037】

モジュール１の動作は、中央処理装置（ＣＰＵ）、好ましくは、制御回路２の制御ユニット２３のように、第１のシリーズの動作Ｉの間と同じものによって駆動することができる。

【0038】

次いで、第３のシリーズの動作ＩＩＩは、
ｇ．１つの第１のシリーズＩの間に測定された電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及び１つの第２のシリーズＩＩの間に測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を比較することと、
ｈ．比較から、モジュール１にわたる温度分散Ｔ_{ｊ，ｄｅｖ}を推定することと、
を含む。

【0039】

第３のシリーズの動作ＩＩＩは、処理ユニット、例えば制御回路２の計算ユニット２４によって行われる。ここで説明される例では、計算ユニット２４は、それらのそれぞれの機能をより良く理解するために、制御ユニット２３（図５参照）とは別個であると見なされる。いくつかの実施形態では、計算ユニット２４は、制御ユニット２３の一部であってもよく（制御ユニット２３に統合される）、特に制御ユニット２３とＡＤＣ２５との間に絶縁が提供される実施形態では、構造的に同じ構成要素であってもよい。

【0040】

電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及び電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）の比較は、好ましくは、モジュール１の同様の又は近い平均温度に対して行われる。目的は、パワー半導体素子１１間の、又はモジュール１の固有のパワー半導体素子内の温度勾配が与えられた場合に、取得された電圧の変動を特定することである。図６は、そのような比較の例を示している。図６の例では、グラフは、第１のシリーズＩ及び第２のシリーズＩＩの間に取得された電圧の差（｜Ｖ_{ｉｇ，ｒｅｆ}（ｔ）－Ｖ_{ｉｇ，ｏｐ}（ｔ）｜）を時間（ｔ）の関数で表している。当該例において、全ての曲線は、１３０℃のモジュール１の平均温度に対応し、各曲線は、パワー半導体素子１１の間の温度勾配（ここでは、２℃のステップで０℃から２０℃まで）に対応する。

【0041】

一例では、接合温度分散Ｔ_{ｊ，ｄｅｖ}の推定は、電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）とＶ_{ｉｇ，ｏｐ}（ｔ）との間の差の最大値に、フラットバンド挙動のシミュレーションから計算される所定の係数Ｋ、例えばＫ＝１１８００℃／Ｖを乗じたもののみに基づく。これは図７に示されている。

【0042】

図７の比較のグラフ表現は、読者が理解するのを助ける一例にすぎず、本方法は、そのような比較を実行するいかなる特定の方法にも限定されず、比較は、測定された数値データ及び／又はグラフ分析のみによって行うことができる。

【0043】

半導体領域における温度分散又は並列に接続された半導体素子１１のアレイの温度分散は、固有の指標（電流源の両端間の電圧）を使用して推定することができる。個々のアクセスは不要である。さらに、推定は、最もクリティカルな動作状況で行われる。

【0044】

電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）及びＶ_{ｉｇ，ｏｐ}（ｔ）の比較は、好ましくは、モジュール１の同様の又は近い平均温度に対して行われる。これを確実にするために、少なくとも１つの第１のシリーズＩ及び少なくとも１つの第２のシリーズＩＩのそれぞれは、
ｉ．モジュール１の平均温度Ｔ_{ａｖ，ｒｅｆ}及びＴ_{ａｖ，ｏｐ}を取得することを更に含む。

【0045】

第２のシリーズＩＩは、少なくとも１つの第１のシリーズ中に取得された平均温度Ｔ_{ａｖ，ｒｅｆ}と第２のシリーズ中に取得された平均温度Ｔ_{ａｖ，ｏｐ}との差が所定の値ΔＴ_ｌｉｍ以下になるまで繰り返し実行される。

【0046】

例えば、平均温度は、それ自体が既知であるＴＳＥＰベースの方法を使用して、内部ゲート抵抗の関数として決定することができる。そのような方法は、非特許文献１において説明されている。電流注入後の最初の瞬間ｔ１、例えば電流注入後５００ｎｓにおける電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）又はＶ_{ｉｇ，ｏｐ}（ｔ）の測定は、平均接合部温度を表す。実際に、電流注入直後の初期電圧は、内部ゲート抵抗Ｒ_ｇ，ｉｎを表す。この方法は、平均接合部温度を表すことが知られている。Ｖ_{ｉｇ，ｒｅｆ}（ｔ１）又はＶ_{ｉｇ，ｏｐ}（ｔ１）は、第１のシリーズＩ及び第２のシリーズＩＩの間の接合部温度に相関させることができる。

【0047】

有利なことに、温度不均一性は、パワー半導体の動作点を認識することなく計算される。さらに、ＴＳＥＰベースの方法ではＲ_ｇを使用することにより、固有のパワー半導体内又は並列パワー半導体素子１１内の接合温度の平均及び分散を測定するのには、固有の回路があれば十分である。

【0048】

いくつかの実施形態では、Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を取得する第１のシリーズの動作Ｉは、モジュール１が基準状態にあり、動作状況（典型的には、実験室、製品較正段階、又は保守状態）にないときに行われる。第１のシリーズＩは、様々な温度下でＶ_{ｉｇ，ｒｅｆ}（ｔ）の測定値を取得するために、様々な温度で繰り返し（Ｎ回）行うことができる。そのような条件では、温度は動作条件に依存せず、選択／駆動することができる。例えば、加熱プレートのような外部加熱要素をモジュール１の近傍に配設することができる。別の例では、パワーダイが取り付けられるヒートシンクの温度を選択／駆動することができる。

【0049】

第１のシリーズの動作Ｉが非動作状況で行われるとき、温度分散は、パワーモジュール使用中の任意の平均温度に対して良好な精度で推定される。

【0050】

これを図８に示している。
第１のループ８１において、Ｖ_{ｉｇ，ｒｅｆ}は、第１の平均温度Ｔ_{ａｖ，ｒｅｆ，ｙ}がモジュール１において均一であることが既知（モジュール１はオフラインである）の状況において上記温度について測定される。これは、モジュール１の各接合部において同じであることを意味する（Ｔ_{ａｖ，ｒｅｆ，ｙ}＝Ｔ_{ｊ１，ｄｅｖ}＝Ｔ_{ｊ２，ｄｅｖ}＝．．．＝Ｔ_{ｊＮ，ｄｅｖ}）。次に、各平均温度Ｔ_{ａｖ，ｒｅｆ，ｙ＋Ｎ}に対して別の平均温度Ｔ_{ａｖ，ｒｅｆ，ｙ＋１}に対してループが繰り返される。
次に、サブステップ８２において、平均温度Ｔ_{ａｖ，ｏｐ}が、内部ゲート抵抗の関数と同様に、例えばＴＳＥＰベースの方法を使用して決定される。
次に、モジュール１の両端間の電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）の測定を実行する（図８の８３に対応する動作ｅ）。
次に、好ましくは、決定された平均温度Ｔ_{ａｖ，ｏｐ}に最も近い平均温度Ｔ_{ａｖ，ｒｅｆ，ｙ}で得られた基準電圧Ｖ_{ｉｇ，ｒｅｆ}との比較を実行する（図８の８４に対応する動作ｇ）。
次に、係数Ｋと、２つの電圧の間の差との積の最小値として、モジュール１にわたる温度分散Ｔ_{ｊ，ｄｅｖ}（Ｔ_{ｊ，ｄｅｖ}＝Ｋ・ｍａｘ（｜Ｖ_{ｉｇ，ｏｐ}－Ｖ_{ｉｇ，ｒｅｆ}｜））を推定する（図８の８５に対応する動作ｈ）。

【0051】

いくつかの他の実施形態では、Ｖ_{ｉｇ，ｒｅｆ}（ｔ）を取得する第１のシリーズの動作Ｉは、モジュール１が動作状況中に基準状態にあるとき、その使用の初期段階で、例えば、モジュール１の所定の動作年数に達する前に行われる。単なる例として、所定の動作年数は、目標／公称寿命限界のパーセンテージ（厳密に１００％未満、例えば、５％、１０％、又は２０％）として設定することができ、又はモジュール、動作条件、及び／又は目標安全レベルに応じて、１０００時間、２０００時間、又は１００００時間のような時間数として設定することができる。第１のシリーズＩは、様々な温度下でＶ_{ｉｇ，ｒｅｆ}（ｔ）の測定値を取得するために、様々な温度で繰り返し（Ｎ回）行うことができる。このような条件では、様々な既知の温度に対する測定値のセットを取得することができる。

【0052】

ここでは、「初期段階」を動作中の時間数として定義する。そのような場合、第１のシリーズが実施される時間の制限を定義することを可能にするカウンターが、制御ユニット２３にインストールされる。本発明者らの例では、その数は１００時間として設定される。この時間内では、パワー半導体パッケージング（モジュール１）上で劣化は起こらず、パワー半導体素子の温度は、設計によって均一であると見なされる。当業者は、文脈を考慮してそのような制限を適合させることができる。

【0053】

第１のシリーズの動作Ｉが動作状況の初期段階で行われるとき、パワー半導体素子が劣化した場合の動作の間の温度不均一性の変動を取り出すことができる。さらに、パワー半導体の使用前に任意の試運転段階が必要である。その結果、基準として使用されるＶ_{ｉｇ，ｒｅｆ}（ｔ）は、現場での適用中に生成され、製造の複雑さが低減される。

【0054】

いくつかの実施形態では、当該第３のシリーズＩＩＩは、比較前に、
ｇ’．少なくとも１つの第１のシリーズＩの間に測定された電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の波形に対して、少なくとも１つの第２のシリーズＩＩの間に測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）を時間的及びオフセット的に調整することを更に含む。

【0055】

このような動作は、フラットバンド電圧がドレイン－ソース間電圧及び／又は平均温度に依存して時間及び電圧振幅において変化するという原理によって説明することができる。しかしながら、それは波形の形状に影響を与えない。オフセット及び時間シフトを実行するアルゴリズムの一例を図９に示している。アルゴリズムは、波形が初めて同じ振幅を有する瞬間ｔ_３を探索する。この目的のために、アルゴリズムは、まず、ステップ９１において、Ｖ_{ｉｇ，ｏｐ}（ｔ_０）、Ｖ_{ｉｇ，ｒｅｆ}（ｔ_０）の初期電圧を比較する。それにしたがって、ステップ９２又は９３に進み、Ｖｘ（ｔ_０）がＶｙ（ｔ_３）に等しい電圧を探索する（ステップ９２では、ＶｘはＶ_{ｉｇ，ｏｐ}であり、ＶｙはＶ_{ｉｇ，ｒｅｆ}であり、ステップ９３ではその逆である）。したがって、時間遅延ｔ_３は、Ｖ_{ｉｇ，ｏｐ}（ｔ_０）＝Ｖ_{ｉｇ，ｒｅｆ}（ｔ_０）であることを保証する最大Ｖｘ（ｔ_０）に基づいて、より小さい振幅波形で補償することができる。次に、アルゴリズムはステップ９４に進み、振幅オフセットが除去される。オフセットは、Ｖ_{ｉｇ，ｒｅｆ}（ｔ）波形のプラトーの中央、例えば１μｓに位置する時間ｔ_２における電圧差として定義される。このオフセットが十分に小さい、例えば４ｍＶである場合、アルゴリズムは波形を収束させており、そうでない場合、アルゴリズムはステップ９１に戻る。アルゴリズムは、複数の相互作用の後に停止することができる。実験によれば、５回の相互作用で十分である。図１０及び図１１は、それぞれ調整動作の前及び後の測定された電圧Ｖ_{ｉｇ，ｏｐ}（ｔ）のグラフ表現であり、その後は関数「Ａｄｊ（Ｖ_{ｉｇ，ｏｐ}（ｔ））」として参照される。これらの図において、Ｖ_{ｉｇ，ｏｐ}（ｔ）とＶ_{ｉｇ，ｒｅｆ}（ｔ）との間の差は、不均一性が存在しない状態で、異なるバス電圧及び平均接合温度で得られる。実証されるように、この調整は、平均温度又はドレイン－ソース間電圧のような外部要因によって導入されるオフセット及び遅延を除去することを可能にする。温度不均一性のみが波形の形状を変化させるため、「Ａｄｊ（Ｖ_{ｉｇ，ｏｐ}（ｔ））」とＶ_{ｉｇ，ｏｐ}（ｔ）との間の差は、図６に示されるのと同じ差をもたらし、その結果は、最大値を取ることによって図７において利用される。接合部温度の標準偏差の関数として調整した後に得られる変化を図１２に示している。このような例では、係数Ｋ＝１６５０℃／Ｖを用いて温度勾配を取得することができる。

【0056】

いくつかの実施形態では、Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の単一の測定が行われる。任意の平均接合部温度が決定される。これは、モジュールの製造後の較正の時間を短縮する。

【0057】

いくつかの実施形態では、各第１のシリーズＩは、モジュール１によって伝達される電力が、モジュール１の公称最大負荷よりも低い所定の制限よりも低いときに実行される。単なる例として、所定の制限は、目標／公称最大負荷のパーセンテージ（厳密に１００％未満、例えば５％、１０％又は２０％）として設定することができる。様々な実施形態では、制限条件は、モジュール、動作条件、及び／又は目標安全レベルに応じて、公称最大電力散逸の５％、１０％、又は２０％等の最大許容電力散逸として設定される。そのような制限の組み合わせを実装することができる。例えば、所定の条件を制御ユニット２３に設定して、電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）の取得をトリガーすることができる。以下の条件が良好な結果を与える。
パワー半導体素子がスイッチングしておらず、非ゼロのドレイン－ソース間電圧Ｖ_ｄｓ、又は非ゼロのコレクタ－エミッタ間電圧Ｖ_ｃｅがパワー半導体素子の両端に存在するか、又は
非ゼロのドレイン－ソース間電圧又はコレクタ－エミッタ間電圧がパワー半導体素子の両端間に存在し、最後の素子がスイッチングしているときに、小さいコレクタ－エミッタ電流Ｉ_ｃｅ又は小さいドレイン－ソース電流Ｉ_ｄｓがパワー半導体素子を通って流れる。

【0058】

Ｖ_ｃｅ又はＶ_ｄｓを測定し、電圧Ｖ_{ｉｇ，ｒｅｆ}（ｔ）にリンクされたテーブルに記憶することができる。そのような場合、取得されたＶ_{ｉｇ，ｒｅｆ}がＶ_ｃｅ又はＶ_ｄｓと同じであるか又は近いときに、比較（動作ｇ）を行うことができる。

【0059】

有利なことに、電圧Ｖ_ｃｅ及び電圧Ｖ_ｄｓに対するフラットバンド電圧の感度を補償することができ、ゲート酸化物上の電荷の蓄積によって引き起こされるフラットバンドの劣化も補償される。

【0060】

｛理論｝
フラットバンド電圧Ｖ_ｆｂは、半導体中にフラットバンドエネルギーをもたらす電荷が酸化物中又は酸化物－半導体界面に存在しないときにゲートに印加される電圧を表す。電圧は、ゲート金属の仕事関数と半導体の仕事関数との間の差である。仕事関数は、電子をフェルミエネルギーから真空準位に引き出すのに必要な電圧である。この電圧は、ＭＯＳ（金属酸化物半導体）構造の蓄積モードを空乏モードに分離する。蓄積モードの間、ＭＯＳ容量Ｃは、酸化物容量にのみ関連する。空乏モードの間、ＭＯＳ等価容量は、酸化物容量と空乏層の可変容量Ｃ_ｅｑとの直列接続である。

【0061】

動作状況において、パワー半導体は、通常、正電圧Ｖ_ｇｅ（例えば、１５Ｖ）及び負電圧Ｖ_ｇｅ（例えば、－１５Ｖ）をそれぞれ印加することによってオン状態モードとオフ状態モードとを交互に行う主制御部によって動作される。

【0062】

ここで、温度分散は、ＭＯＳキャパシタがＭＯＳフラットバンド電圧（例えば、約－２Ｖ）よりも高い電圧Ｖ_ｇｅに予め充電され、低振幅電流源（例えば、１ｍＡ～１００ｍＡ）が、電圧Ｖ_ｇｅが、パワー半導体基準と既知の範囲、例えば、－１０Ｖ～－３Ｖに通常含まれるものとの間で変化するフラットバンド電圧Ｖ_ｆｂよりも低くなるまでＭＯＳキャパシタを放電した際のゲート－エミッタ間電圧挙動の変化を考慮することによって測定される。放電特性は、図１３において見ることができ、ここではＩＧＢＴの電圧Ｖ_ｇｅにフラットバンド特性が見られる。ＭＯＳキャパシタの放電は、フラットバンド電圧中にプラトーを示し、これは、容易に識別することができ、接合部温度に依存する。フラットバンド電圧Ｖ_ｆｂと接合部温度Ｔ_ｊとの間のこの特定の関係は、電圧分散の関数として温度分散Ｔ_{ｊ，ｄｅｖ}を推定することを可能にする。

【0063】

ダイ（又は任意の半導体素子）のフラットバンド電圧Ｖ_ｆｂを決定するために、パワー半導体素子の入力インピーダンスは、等価キャパシタＣ_ｅｑによってモデル化することができる。したがって、パワー半導体素子のゲートに注入される電荷Ｑ_ｔの量（式（１）参照）が制御され、等価キャパシタに比例する（式（２）参照）ので、電流源Ｉ_ｇを使用することはこの方法において有利である。

【数1】

【0064】

Ｑ_ｎはｎ番目の半導体に蓄積された電荷であり、ｔ_０は初期時間であり、ｔは現在の時間である。等価キャパシタＣ_ｅｑは各フラットバンド電圧Ｖｎｆｂに依存するので、電圧Ｖ_ｉｇの測定は、時間ｔの各瞬間における等価キャパシタ係数を決定することを可能にする。均一な温度で取得された電圧Ｖ_ｉｇを使用し、未知の状況で取得された電圧Ｖ_ｉｇと比較することにより、フラットバンド電圧Ｖ_ｆｂの変動を決定することができる。したがって、温度不均一性に関連するフラットバンド不均一性を抽出するために、Ｖ_ｉｇの変動を調査する方法がここで提案される。

【産業上の利用可能性】

【0065】

本明細書で提示される技術的解決策は、個々のフラットバンド電圧のシグネチャを識別し、したがって個々の接合温度を推定するために、並列電力素子の並列ゲート／ソース－エミッタアクセス上でフラットバンド電圧測定方法を使用することによって、少なくとも１つのＭＯＳ型パワー半導体又は並列接続されたＭＯＳ型パワー半導体の接合温度分散（温度不均一性）を推定するために使用される。フラットバンド電圧シグネチャは、パワー半導体素子の動作点（例えば、ドレイン－ソース／コレクタ－エミッタ間電圧）によっても影響を受けるので、個々の温度は相対値で推定される。

【0066】

有利なことに、半導体領域内の温度分散又は並列に接続された半導体のアレイの温度分散は、固有の指標（電流源の両端間の電圧）を使用して推定することができ、したがって、いかなる個々のアクセスも不要になる。

【0067】

本開示は、本明細書で述べる、方法、モジュール、構成要素、及びコンピュータソフトウェアに限定されず、それらは例に過ぎない。本発明は、当業者が、本文書を読むと想定することになる全ての代替物を包含する。

【符号の説明】

【0068】

１：モジュール
２：制御回路
１１：素子
２１：電圧源
２２：電流源
２３：制御ユニット
２４：計算ユニット
２５：アナログ－デジタルコンバータ（ＡＤＣ）
２６：スイッチ
８１：ループ
８２：サブステップ
８３：動作
８４：動作
８５：動作

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【国際調査報告】