知財求人 - 知財ポータルサイト「IP Force」
▶ マイクロソフト テクノロジー ライセンシング，エルエルシーの特許一覧
特表2024-544599ループ再生性能を最適化するためのプロセッサにおけるキャプチャドループの最適化
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-03
(54)【発明の名称】ループ再生性能を最適化するためのプロセッサにおけるキャプチャドループの最適化
(51)【国際特許分類】
G06F 9/38 20180101AFI20241126BHJP
【ＦＩ】
G06F9/38 330E
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024531024
(86)(22)【出願日】2022-09-19
(85)【翻訳文提出日】2024-05-23
(86)【国際出願番号】 US2022043928
(87)【国際公開番号】W WO2023121730
(87)【国際公開日】2023-06-29
(31)【優先権主張番号】17/561,006
(32)【優先日】2021-12-23
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】314015767
【氏名又は名称】マイクロソフト テクノロジー ライセンシング，エルエルシー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100229448
【弁理士】
【氏名又は名称】中槇 利明
(72)【発明者】
【氏名】アル シェイク，ラミ モハンマド
(72)【発明者】
【氏名】マシルヴェイン，マイケル スコット
【テーマコード（参考）】
5B013
【Ｆターム（参考）】
5B013BB07
(57)【要約】
ループ再生性能を最適化するためのプロセッサ内のキャプチャドループの最適化、及び関連する方法及びコンピュータ可読媒体が開示される。プロセッサは、ループを検出するように構成されたループバッファ回路を含む。検出されたループに応答して、ループバッファ回路は、検出されたループ内のループ命令をキャプチャし、キャプチャドループ命令を命令パイプライン内で再生して、ループの後続の繰り返しのために処理及び実行されるように構成される。ループバッファ回路は、ループ再生の性能を向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定するように構成される。ループバッファ回路が、キャプチャドループに基づいてループ最適化を行うことができると決定した場合、ループバッファ回路は、キャプチャドループの再生性能を向上させるために、キャプチャドループを再生するときにそのようなループ最適化を実現できるように、そのようなループ最適化を行うように構成される。
【特許請求の範囲】
【請求項1】
プロセッサであって、命令パイプラインにおける複数の命令を含む命令ストリームを処理するように構成された命令処理回路と、
ループバッファ回路であって、
前記命令ストリーム内の前記複数の命令の中から複数のループ命令を含むループを検出し、
前記命令ストリーム内の前記ループの検出に応答して、
前記検出されたループの前記複数のループ命令をキャプチャドループとしてキャプチャし、
前記キャプチャドループに基づいて、前記キャプチャドループに対してループ最適化を行うことができるかどうかを決定し、
前記キャプチャドループに対して前記ループ最適化を行うことができると決定することに応答して、前記キャプチャドループを変更して最適化ループを生成し、
前記キャプチャドループが前記命令パイプラインで再生されるかどうかを決定し、
前記キャプチャドループが前記命令パイプラインで再生されると決定することに応答して、前記最適化ループを再生されるように前記命令パイプラインに挿入する、
よう構成されるループバッファ回路と、
を含むプロセッサ。
【請求項2】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも１つのループ命令が、実行されたときに前記少なくとも１つのループ命令と同じ機能を維持しながら変換できるかどうかを決定し、
前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも１つのループ命令が、実行されたときに前記少なくとも１つのループ命令と同じ機能を維持しながら変換できると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令を変換して、前記最適化ループを生成する、
ように構成されることにより、前記キャプチャドループに基づいて、前記キャプチャドループに対して前記ループ最適化を行うことができるかどうかを決定するように構成される、請求項１に記載のプロセッサ。
【請求項3】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも２つのループ命令が、実行されたときに前記少なくとも２つのループ命令と同じ機能を有する少なくとも１つの融合命令に融合できるかどうかを決定するように構成されていることにより、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が変換できるかどうかを決定し、
前記複数のループ命令のうちの前記少なくとも２つのループ命令が、実行されたときに前記少なくとも２つのループ命令と同じ機能を有する前記少なくとも１つの融合命令に融合できると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも２つのループ命令を融合して、前記最適化ループを生成する、
ように構成される、請求項２に記載のプロセッサ。
【請求項4】
前記ループバッファ回路は、前記キャプチャドループが前記キャプチャドループの少なくとも１つの後続の繰り返しで実行されるときに、前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも１つのループ命令が、前記キャプチャドループ内のそれ自身と融合できるかどうかを決定するように構成されることによって、前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも１つのループ命令が変換できるかどうかを決定し、
前記キャプチャドループが前記キャプチャドループの少なくとも１つの後続の繰り返しで実行されるときに、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が前記キャプチャドループ内のそれ自体と融合できることを決定することに応答して、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が前記キャプチャドループの実行の少なくとも１つの後続の繰り返しで再生されないことを識別して、前記最適化ループを生成する、
ように構成される、請求項２に記載のプロセッサ。
【請求項5】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が、前記キャプチャドループに対してループ不変であるかどうかを決定するように構成されることによって、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が変換できるかどうかを決定し、
前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が、前記キャプチャドループに対してループ不変であると決定することに応答して、前記キャプチャドループから、ループ不変であると決定された前記複数のループ命令のうちの前記少なくとも１つのループ命令を削除して、前記最適化ループを生成する、
ように構成される、請求項２に記載のプロセッサ。
【請求項6】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が、前記少なくとも１つのループ命令と同じ機能を有する少なくとも１つの代替命令に変更され、前記少なくとも１つのループ命令よりも少ないクロックサイクルで実行できるかどうかを決定するように構成されることによって、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が変換できるかどうかを決定し、
前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が、前記少なくとも１つのループ命令と同じ機能を有する少なくとも１つの代替命令に変更され、前記少なくとも１つのループ命令よりも少ないクロックサイクルで実行できると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令を前記少なくとも１つの代替命令に変換して、前記最適化ループを生成する、
ように構成される、請求項２に記載のプロセッサ。
【請求項7】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がクリティカル命令であるかどうかを決定するように構成されることにより、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令が変換できるかどうかを決定し、
前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がクリティカル命令であると決定することに応答して、前記最適化ループが前記最適化ループとして再生されるよう前記命令パイプラインに挿入されたときに、前記クリティカル命令が前記命令パイプラインの中でより高い優先順位で実行されるようにスケジュールされるように、前記クリティカル命令に関連付けられたスケジューリング優先順位インジケータを設定する、
ように構成される、請求項２に記載のプロセッサ。
【請求項8】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がクリティカルロード命令であるかどうかを決定するように構成されることにより、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がクリティカル命令であるかどうかを決定するように構成される、請求項７に記載のプロセッサ。
【請求項9】
前記ループバッファ回路は、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がロック解除命令であるかどうかを決定するように構成されることにより、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令がクリティカル命令であるかどうかを決定するように構成される、請求項７に記載のプロセッサ。
【請求項10】
前記ループバッファ回路は、命令実行スライスが前記キャプチャドループ内の前記複数のループ命令の中に存在するかどうかを決定するように構成されることにより、前記キャプチャドループに基づいて、前記キャプチャドループに対して前記ループ最適化を行うことができるかどうかを決定し、
前記命令実行スライスが前記キャプチャドループ内の前記複数のループ命令の中に存在すると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令の中から前記命令実行スライスを識別するように構成されることによって、前記最適化ループを生成し、
前記キャプチャドループが前記命令パイプライン内で再生されるべきであると決定することに応答して、
前記キャプチャドループ内の前記識別された命令実行スライスを表す少なくとも１つのプリフェッチ命令を生成し、
前記少なくとも１つのプリフェッチ命令を、実行されるように前記命令パイプライン内のプリフェッチステージに挿入し、
前記命令実行スライスとして識別されていない最適化ループ内の他の複数の命令を、実行されるように前記命令パイプラインに挿入する、
よう構成されることにより、前記最適化ループを再生されるように前記命令パイプラインに挿入する、
よう構成される、請求項１に記載のプロセッサ。
【請求項11】
前記ループバッファ回路は、前記キャプチャドループが前記命令パイプライン内で通常の再生モードで再生されるべきであるかどうかを決定し、
前記キャプチャドループが前記命令パイプライン内で通常の再生モードで再生されるべきであると決定することに応答して、前記最適化ループを再生されるように前記命令パイプラインに挿入する、
ように更に構成される、請求項１０に記載のプロセッサ。
【請求項12】
前記命令処理回路は、前記命令パイプラインに挿入された前記少なくとも１つのプリフェッチ命令を少なくとも１つの非アーキテクチャ命令として実行するように更に構成される、請求項１０に記載のプロセッサ。
【請求項13】
プロセッサ内の命令パイプライン内のキャプチャドループに基づいて最適化ループを再生する方法であって、命令パイプライン内の複数の命令を含む命令ストリーム内の複数の命令の中から、複数のループ命令を含むループを検出するステップと、
前記命令ストリーム内のループの検出に応答して、
前記検出されたループの前記複数のループ命令をキャプチャドループとしてキャプチャするステップと、
前記キャプチャドループに基づいて、前記キャプチャドループに対してループ最適化を行うことができるかどうかを決定するステップと、
前記キャプチャドループに対して前記ループ最適化を行うことができると決定することに応答して、前記キャプチャドループを変更して最適化ループを生成するステップと、
前記キャプチャドループが前記命令パイプライン内で再生されるべきかどうかを決定するステップと、
前記キャプチャドループが前記命令パイプライン内で再生されるべきであると決定することに応答して、前記最適化ループを再生されるように前記命令パイプラインに挿入するステップと、
を含む方法。
【請求項14】
前記キャプチャドループに基づいて、前記キャプチャドループに対して前記ループ最適化を行うことができるかどうかを決定するステップは、前記キャプチャドループ内の前記複数のループ命令のうちの少なくとも１つのループ命令を、実行されたときに前記少なくとも１つのループ命令と同じ機能を維持しながら変換することができるかどうかを決定するステップを含み、
前記キャプチャドループのループバッファメモリ内の複数の命令エントリのうちの少なくとも１つの命令エントリを変更して、前記最適化ループを生成するステップは、
前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令を、実行されたときに前記少なくとも１つのループ命令と同じ機能を維持しながら変換できると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令のうちの前記少なくとも１つのループ命令を変換して、前記最適化ループを生成するステップを含む、
請求項１３に記載の方法。
【請求項15】
前記キャプチャドループに基づいて、前記キャプチャドループに対して前記ループ最適化を行うことができるかどうかを決定するステップは、前記キャプチャドループ内の前記複数のループ命令の中に命令実行スライスが存在するかどうかを決定するステップを含み、
前記キャプチャドループを変更して前記最適化ループを生成するステップは、
前記キャプチャドループ内の前記複数のループ命令の中に前記命令実行スライスが存在すると決定することに応答して、前記キャプチャドループ内の前記複数のループ命令の中の前記命令実行スライスを識別するステップを含み、
前記キャプチャドループが前記命令パイプライン内で再生されるべきであると決定することに応答して、
前記キャプチャドループ内の前記識別された命令実行スライスを表す少なくとも１つのプリフェッチ命令を生成し、
前記少なくとも１つのプリフェッチ命令を、実行されるように前記命令パイプライン内のプリフェッチステージに挿入し、
前記命令実行スライスとして識別されていない最適化ループ内の他の複数の命令を、実行されるように前記命令パイプラインに挿入する、
ことにより、前記最適化ループを再生されるように前記命令パイプラインに挿入する、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の技術は、一般に、プロセッサにおいて処理されるコンピュータソフトウェア命令におけるループのためのループバッファリング（すなわち、ループ検出及び再生）を実行することに関する。
【背景技術】
【0002】
「プロセッサ」としても知られるマイクロプロセッサは、多種多様なアプリケーションのための計算タスクを実行する。従来のマイクロプロセッサは、ソフトウェア命令を実行する「CPUコア」としても知られる１つ以上のプロセッサコアを含む中央処理装置（central processing unit （CPU））を含む。ソフトウェア命令は、データに基づいて操作を実行するようにCPUに指示する。CPUは、命令に従って操作を実行し、生成された値である結果を生成する。プロセッサは、各命令の処理を一連のステップに分割することによって、プロセッサによって実行される命令のスループットを増加させることができる処理技術として命令パイプライン化を採用する。これらのステップは、命令処理回路内の複数のステージで構成される１つ以上の命令パイプラインで実行される。この点に関し、プロセッサ内の命令処理回路は、実行されるべき命令を命令メモリ（例えば、システムメモリ又は命令キャッシュメモリ）からフェッチするように構成された命令フェッチ回路を含む。フェッチされた命令は、デコード状態でデコードされ、実行されるように実行回路に到達する前に前処理される命令パイプラインに挿入される。
【0003】
多くの最新の高性能プロセッサは、さらなるパイプラインの最適化及び電力節約のためにループバッファを配置する。ループは、パイプライン内の任意の命令シーケンスとして定義され、その処理は連続した操作で順次繰り返される。例えば、ループは、プログラミングソフトウェアのループ構成に基づいて発生することができ、その後、その処理に従ってループ動作を引き起こす命令にコンパイルされる。図１は、例示的なループ１０２を含む命令の命令ストリーム１００の例を示す。ループ１０２は、処理されるときに評価される条件を有するwhile命令１０４で始まる「while」ループである。ループ１０２内の命令１０６～１１２が実行され、while命令１０４の条件がtrueと評価される場合にはループ内で実行され続ける。ループ１０２は、while命令１０４の条件がfalseと評価されることに応答して、出口分岐命令としてwhile命令１０４から抜け出して、出口ターゲットアドレスにある次の命令１１４に進む。図１のループ１０２のようなループがパイプライン内で検出できる場合、ループ内の命令をキャプチャし、ループが終了する前にループが処理される繰り返し回数だけ再生することができ、そのような命令を再フェッチ及び再デコードする必要はない。これは、ループが、ループの第１繰り返しのために既にフェッチ及びデコードされた命令の同じシーケンスを含むためである。このようにして、パイプラインのフェッチ及びデコードステージは、ループが検出でき再生できる場合には、パイプラインの電力を節約するために、非アクティブ化されるか、又は停止することができる。
【0004】
この点に関して、多くのプロセッサは、ループ検出回路及びループ再生回路を含む命令パイプライン内にループバッファを含む。ループ検出回路は、ループを検出するために命令パイプライン内で処理される命令ストリーム内の繰り返し命令シーケンスを識別するように構成される。ループの検出に応答して、ループキャプチャ回路は、ループバッファ内で検出されたループ内の命令シーケンスをキャプチャするように構成される。次に、ループ再生回路は、そのようなキャプチャされた命令を、定義された数のループ繰り返し（「トリップカウント」と呼ばれる）又は設計に応じて無期限に、命令パイプライン内のループバッファから再生するように構成され、そのようなキャプチャされた命令を再フェッチ及び再デコードする必要がない。命令パイプラインのフェッチ及びデコードステージは、ループが一旦終了した後に再開され、検出されたループの終わりから開始する従来のフェッチ及びデコード命令を開始することができる。
【0005】
また、演算性能を向上させるためにプロセッサ内で実行されるプログラムコードで最適化を実行することも従来から行われている。ループ内の命令に対してコード最適化を実行することは、そのようなコード最適化の性能上の利点がプロセッサ内のループの各繰り返しで実現されるため、特に有利である可能性がある。コンパイルのときに、コンパイラはプログラムコード内の命令を分析して、プログラムコード内の命令に対して特定のコード最適化を実行し、性能を向上させることができる。例えば、コンパイラは、操作性能を最適化するために、特定の命令をより少ない命令又はより少ないクロックサイクルで実行できる命令に凝縮することができる。最適化された命令は、プロセッサによって実行される実行可能なバイナリプログラムコードにコンパイルできる。コンパイラは、このようなコードの最適化を行うために、プログラムコード内のすべての命令を可視化する。ただし、コンパイラは、プログラムコード内の命令の実際の実行中に生成される実行時情報にアクセスできない場合がある。例えば、プログラムコードには、条件分岐命令で指定された条件の結果に応じて、多数の異なる命令フローパスのいずれかを実行する条件分岐命令を含めることができる。条件分岐命令の実行により、例えばループが発生する可能性がある。ループの終了は、条件分岐命令によって制御することもできる。命令パイプライン内の条件分岐命令の処理から生じる実際の命令フローパスの実行時の知識を使用して、追加のコード最適化を実行できる場合がある。ただし、プロセッサは、任意の時点で命令パイプライン内に存在する命令の知識しか有しない。プロセッサは、まだフェッチされていない命令の知識を持たない。この限られた可視性は、命令パイプラインにまだフェッチされていない命令の追加の知識を必要とする特定のコード最適化を実行するプロセッサの能力に悪影響を及ぼす可能性がある。更に、ループのコード最適化の例では、ループを形成する命令は、命令パイプラインの異なるパイプラインステージに分散することがあり、これにより、ループのコード最適化を実行することが不可能又は実行不可能になる。
【発明の概要】
【0006】
本明細書に開示される例示的な態様は、ループ再生性能を最適化するためのプロセッサにおけるキャプチャドループの最適化を含む。関連する方法及びコンピュータ可読媒体も開示される。プロセッサは、コンピュータプログラム命令（「命令」）を、処理及び実行される命令パイプライン内の命令ストリームにフェッチするように構成された命令処理回路を含む。命令ストリームには、ループを含めることができる。ループは、連続した配置で順次繰り返される命令ストリーム内の命令シーケンスである。命令処理回路は、ループを検出するように構成されたループバッファ回路を含む。検出されたループに応答して、ループバッファ回路は、検出されたループ内のループ命令をキャプチャし、キャプチャドループ命令を命令パイプラインに挿入して（つまり再生して）、ループの後続の繰り返しのために処理及び実行されるように構成される。このようにして、ループ内の命令は、例えば、ループの後続の繰り返しのために、再フェッチ及び再処理される必要がなくてもよい。例示的な態様では、ループバッファ回路は、ループ再生の性能を向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定し、行うことができる場合に該ループ最適化を実行するように構成される。キャプチャドループは、キャプチャドループに対する命令を、与えられた時間に処理するための命令パイプライン又は特定のパイプラインステージに存在するよりも多く含むことができるため、プロセッサは、ループバッファ回路にキャプチャドループ内のより多くの命令のこの拡張された可視性を使用して、ループのループ最適化を決定することができる。これらのループ最適化は、命令パイプライン内のループの特定の命令の存在に関する知識のみに基づいて、コンパイル時及び／又は実行時に、他の方法で決定することができない場合がある。この点に関して、ループバッファ回路が、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定する場合、ループバッファ回路は、キャプチャドループ内の少なくとも１つの命令を変更して、最適化ループを生成するように構成される。最適化ループは、ループが繰り返しにおいて命令パイプライン内で再処理及び再実行される場合に、命令パイプライン内で再生でき、従ってループ最適化がプロセッサによって実現される。
【0007】
１つの例示的な態様において、ループバッファ回路は、キャプチャドループ内の命令のループキャプチャ後命令変換分析を実行することによって、キャプチャドループのループ最適化を決定するように構成されたループ最適化回路を含む。ループキャプチャ後命令変換分析は、キャプチャドループが再生されるときに、ループ最適化に影響を与えるようにそのような命令を変換（ループ外での変更、マージ、削除など）できるかどうかを決定する。ループキャプチャ後命令変換分析が、命令はループ最適化に影響を与えるように変換できると決定した場合、そのような命令は、キャプチャドループの再生の一部として変換された命令が再生されるときにそのようなループ最適化が実現されるように、ループバッファ回路によって変換される。例えば、ループバッファ回路は、キャプチャドループ内の任意の命令を、ループが再生されるときに命令パイプラインに挿入されるより少ない命令又は単一の命令に融合（すなわち、マージ又は結合）できるかどうかを決定するように構成することができる。これにより、キャプチャドループを、元のキャプチャドループよりも少ない命令の処理で再生することができる。例えば、より若いコンシューマ（consumer）命令のソースオペランドであるターゲットオペランドを有すると識別されたキャプチャドループ内のプロデューサ（producer）命令をコンシューマ命令とマージして、キャプチャドループの再生される繰り返しのためのループ内の命令の数を減らすことができる。このようにして、ループバッファ回路はループ内の命令をマージすることができる。そのようなマージされた命令は、命令パイプラインのパイプラインステージ内に存在しない及び／又は識別できないように十分なコード距離で分離されている場合には、識別できない可能性がある。ループバッファ回路は、ループの同じ再生された繰り返し内だけでなく、再生されたループの異なる繰り返しにわたって（すなわち、イテレーションに跨がり）マージすることができる命令を識別するように構成することができる。
【0008】
別の例示的な態様において、ループバッファ回路は、命令がキャプチャドループの各再生繰り返しに対して同じ結果を生成するようにループ不変であるかどうかを検出することによって、キャプチャドループ内の命令のループキャプチャ後命令変換分析を実行するように構成されたループ最適化回路を含む。その場合、これは、そのようなループ不変命令を、キャプチャドループの外側にループバッファ回路によって移動されるように変換し、キャプチャドループがループ最適化として再生される回数に関係なく１回だけ再生することができることを意味する。そのような命令の例は、定数値を生成する命令である。別の例示的な態様において、ループバッファ回路は、キャプチャドループ内の命令のループキャプチャ後分析を実行して、任意の命令を命令強度が低下した他の命令に変換できるかどうかを検出するように構成されている。これは、演算に対して同じ結果を生成するために、実行に要するクロックサイクル数が減少することを意味する。そのような命令の例は、ソースを２倍にする乗算命令である。この例では、乗算命令を変換し、実行に要するクロックサイクル数が少ない命令としてソースの値を１ビット左シフトする命令に置き換えることができる。このようにして、キャプチャドループの再生は、キャプチャドループ内の元の命令よりも処理及び実行に要するクロックサイクルが少ない変換された命令を再生する。
【0009】
別の例示的な態様において、ループバッファ回路は、クリティカルタイミング命令を検出するためにキャプチャドループ内の命令のループキャプチャ後命令変換分析を実行するように構成されたループ最適化回路を含む。ループバッファ回路は、そのような識別されたクリティカル命令をスケジューリングヒントで変換するように構成され、スケジューリングヒントは、命令パイプライン内のスケジューリング回路によって使用され、再生されるときに実行のための発行に優先順位を付ける。例えば、クリティカルロードを実行していると識別されたキャプチャドループ内の命令は、タイミングが他の依存命令に影響を与えるクリティカル命令であり、スケジューリングヒントで変換することができるため、これらの命令は、再生においてより早く実行されるようにスケジュールされる。クリティカルロード命令の例は、生成された結果が条件分岐命令によって消費されるロード（load）命令である。ロード命令の生成された結果は、条件分岐命令の予測を解決するために必要である。従って、条件分岐命令の場合、クリティカルロード命令のより早い再生及び実行は、誤って予測された条件分岐命令のより速い解決をもたらすことができる。スケジューリングヒントから利益を得ることができるクリティカル命令の別の例は、キャプチャドループ内に依存チェーンを有すると識別された命令であり、キーロック解除命令のマーキングはクリティカルである。
【0010】
別の例示的な態様において、ループ最適化回路は、キャプチャドループ内の命令のループキャプチャ後命令分析を実行することによって、キャプチャドループのループ最適化を決定するように構成される。キャプチャドループ内の命令実行スライスは、キャプチャドループ内の命令セットであり、キャプチャドループの再生で実行されるメモリロード／ストア命令に必要なロード／ストアメモリアドレスを計算する。キャッシュミスを生じる再生ループ内のメモリロード及びストアは、ループが再生されるときに、命令パイプラインのスループットの性能を低下させる。しかし、キャッシュミスをより頻繁に生じる再生ループ内のメモリロード及びストアは、その再生繰り返し回数の関数として、命令パイプラインのスループットの性能低下を高める可能性がある。従って、この例では、ループバッファ回路は、キャプチャドループの命令の中で識別される識別された命令実行スライスを抽出するように構成することができる。ループバッファ回路は、識別された抽出された命令実行スライスをソフトウェアプリフェッチ命令に変換するように構成され、ソフトウェアプリフェッチ命令は、次に、キャプチャドループが再生されてキャプチャドループのループ最適化を実行するときに、命令パイプライン内のプリフェッチステージに注入することができる。命令実行スライスに対するソフトウェアプリフェッチ命令の処理により、プロセッサの命令処理回路は、命令実行スライス内の抽出された命令をプリフェッチ命令として命令パイプライン内のより早い段階で実行する。従って、抽出された実行スライス命令をプリフェッチ命令として処理することによって実行されるメモリ操作から生じるキャッシュミスは、キャプチャドループが再生されるときに、依存命令によって消費されるように、より早く回復することができる。抽出された命令実行スライスは、ループバッファ回路とは別のバッファに、又は例としてソフトウェアプリフェッチ命令を生成するために使用される特別な識別子（例えば、追加のポインタビットによる）と共にループバッファ回路内に格納することができる。
【0011】
この点に関して、１つの例示的な態様では、プロセッサが提供される。プロセッサは、命令パイプライン内の複数の命令を含む命令ストリームを処理するように構成された命令処理回路を含む。命令処理回路は、ループバッファ回路を含む。ループバッファ回路は、命令ストリーム内の複数の命令のうち、複数のループ命令を含むループを検出するように構成される。命令ストリーム内のループの検出に応答して、ループバッファ回路は、検出されたループの複数のループ命令をキャプチャドループとしてキャプチャするように構成される。ループバッファ回路は、キャプチャドループに基づいて、キャプチャドループに対してループ最適化を行うことができるかどうかを決定するように構成される。キャプチャドループに対してループ最適化を行うことができると決定することに応答して、ループバッファ回路は、キャプチャドループを変更して最適化ループを生成するように構成される。ループバッファ回路は、キャプチャドループが命令パイプライン内で再生されるかどうかを決定するように構成される。キャプチャドループが命令パイプライン内で再生されると決定することに応答して、ループバッファ回路は、最適化ループを、再生されるように命令パイプライン内に挿入するように構成される。
【0012】
別の例示的な態様では、方法は、プロセッサ内の命令パイプライン内のキャプチャドループに基づいて最適化ループを再生する。この方法は、命令パイプライン内の複数の命令を含む命令ストリーム内の複数の命令の中から、複数のループ命令を含むループを検出することを含む。この方法はまた、命令ストリーム内のループの検出に応答して、検出されたループの複数のループ命令をキャプチャドループとしてキャプチャし、キャプチャドループに基づいて、キャプチャドループに対してループ最適化を行うことができるかどうかを決定することと、キャプチャドループに対してループ最適化を行うことができると決定することに応答して、キャプチャドループを変更して最適化ループを生成することと、を含む。方法は、キャプチャドループが命令パイプライン内で再生されるかどうかを決定することを更に含む。方法は、キャプチャドループが命令パイプライン内で再生されるべきであると決定することに応答して、最適化ループを再生されるように命令パイプライン内に挿入することを更に含む。
【0013】
別の例示的な態様では、コンピュータ実行可能命令を格納した非一時的なコンピュータ可読媒体であって、コンピュータ実行可能命令は、プロセッサにより実行されると、プロセッサに、
命令パイプライン内の複数の命令を含む命令ストリーム内の複数の命令の中から、複数のループ命令を含むループを検出させ、
命令ストリーム内のループの検出に応答して、
検出されたループの複数のループ命令をキャプチャドループとしてキャプチャさせ、
キャプチャドループに基づいて、キャプチャドループに対してループ最適化を行うことができるかどうかを決定させ、
キャプチャドループに対してループ最適化を行うことができると決定することに応答して、キャプチャドループを変更して最適化ループを生成させ、
キャプチャドループが命令パイプライン内で再生されるべきかどうかを決定させ、
キャプチャドループが命令パイプライン内で再生されるべきであると決定することに応答して、最適化ループを再生されるように命令パイプラインに挿入させる、
により、プロセッサ内の命令パイプライン内のキャプチャドループに基づいて最適化ループを再生させる。
命令パイプライン内の複数の命令を含む命令ストリーム内の複数の命令の中から、複数のループ命令を含むループを検出させ、
命令ストリーム内のループの検出に応答して、
検出されたループの複数のループ命令をキャプチャドループとしてキャプチャさせ、
キャプチャドループに基づいて、キャプチャドループに対してループ最適化を行うことができるかどうかを決定させ、
キャプチャドループに対してループ最適化を行うことができると決定することに応答して、キャプチャドループを変更して最適化ループを生成させ、
キャプチャドループが命令パイプライン内で再生されるべきかどうかを決定させ、
キャプチャドループが命令パイプライン内で再生されるべきであると決定することに応答して、最適化ループを再生されるように命令パイプラインに挿入させる、
により、プロセッサ内の命令パイプライン内のキャプチャドループに基づいて最適化ループを再生させる。
【0014】
当業者は、添付の図面に関連する好ましい実施形態の以下の詳細な説明を読むと、本開示の範囲を理解し、その追加の態様を理解する。
【図面の簡単な説明】
【0015】
本明細書に組み込まれ、本明細書の一部を構成する添付の図面は、開示の幾つかの態様を示しており、説明と共に、開示の原則を説明するのに役立つ。
【図1】命令ストリーム内のコンピュータプログラム命令の例示的なループの図である。
【図2】コンピュータ命令を実行のために処理するための１つ以上の命令パイプラインを含む例示的な命令処理回路を含む例示的なプロセッサの図であり、プロセッサは、命令パイプライン内の命令ストリーム内のループを検出してキャプチャし、キャプチャドループに基づいてループ最適化が可能かどうかを決定してループの再生の性能を向上させ、命令パイプライン内のそのようなループ最適化を用いてキャプチャドループに基づいて最適化ループを再生するように構成されたループバッファ回路を更に含む。
【図3】図２の命令処理回路内に設けることができる例示的なループバッファ回路の図であり、命令パイプライン内の命令ストリーム内のループを検出するように構成されたループ検出回路と、検出されたループについて命令をキャプチャするように構成されたループキャプチャ回路と、キャプチャドループに基づいてループ最適化を識別及び実行するように構成されたループ最適化回路と、命令パイプライン内のそのようなループ最適化を用いてキャプチャドループに基づいて最適化ループを再生するように構成されたループ再生回路とを含む。
【図4】検出されたループをキャプチャし、キャプチャドループに基づいて行うことができると決定されたループ最適化を実行して、プロセッサの命令パイプラインにおける最適化ループの再生の性能を向上させる、図２のプロセッサにおけるループバッファ回路の例示的な処理を示すフローチャートである。
【図5A】キャプチャドループ内の命令を変換することによって識別及び実現することができる利用可能な命令融合ループ最適化を含む、コンピュータプログラム命令の例示的なキャプチャドループの図である。
【図6】検出されたループをキャプチャし、キャプチャドループ内の命令を変換して再生のための最適化ループを生成し、プロセッサの命令パイプライン内のキャプチャドループの再生のパフォーマンスを向上させることによって、決定されたループ最適化を実現する、図２のプロセッサ内のループバッファ回路の例示的な処理を示すフローチャートである。
【図7A】キャプチャドループ内の命令を変換することによって識別及び実現することができる利用可能な命令シーケンスループ最適化を含む、コンピュータプログラム命令の例示的なキャプチャドループの図である。
【図8A】キャプチャドループ内の命令を変換することによって識別及び実現することができる利用可能なクリティカル命令ループ最適化を含む、コンピュータプログラム命令の例示的なキャプチャドループの図である。
【図8B】キャプチャドループへのクリティカル命令のスケジューリングヒントを含めるよう、キャプチャドループのクリティカル命令ループ最適化を提供するために変換された命令を含む、図８Aのキャプチャドループの最適化ループの図である。
【図9A】命令パイプラインのプリフェッチステージ内の命令実行スライスを表すソフトウェアプリフェッチ命令を生成及び注入することによって識別及び実現することができる命令実行スライスを含む、コンピュータプログラム命令の例示的なキャプチャドループの図である。
【図10】図２の命令処理回路内に設けることができる別の例示的なループバッファ回路の図であり、ループ最適化回路は、キャプチャドループ内の命令実行スライスを検出し、最適化ループの一部として命令パイプラインのプリフェッチステージ内の命令実行スライスを表すソフトウェアプリフェッチ命令を生成及び注入するように構成され、ループバッファ回路内の命令エントリは、命令を命令実行スライスの一部として識別し、キャプチャドループ内の検出された実行スライス命令の一部としてキャプチャドループ内の次の命令を識別するポインタを格納するように構成された実行ポインタフィールドを含む。
【発明を実施するための形態】
【0016】
本明細書に開示される態様は、ループ再生性能を最適化するためのプロセッサにおけるキャプチャドループの最適化を含む。関連する方法及びコンピュータ可読媒体も開示される。プロセッサは、コンピュータプログラム命令（「命令」）を、処理及び実行される命令パイプライン内の命令ストリームにフェッチするように構成された命令処理回路を含む。命令ストリームには、ループを含めることができる。ループは、連続した配置で順次繰り返す命令ストリーム内の命令シーケンスである。命令処理回路は、ループを検出するように構成されたループバッファ回路を含む。検出されたループに応答して、ループバッファ回路は、検出されたループ内のループ命令をキャプチャし、キャプチャドループ命令を命令パイプラインに挿入して（つまり再生して）、ループの後続の繰り返しのために処理及び実行されるように構成される。このようにして、ループ内の命令は、例えば、ループの後続の繰り返しのために、再フェッチ及び再処理される必要がなくてもよい。例示的な態様では、ループバッファ回路は、ループ再生の性能を向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定し、行うことができる場合に該ループ最適化を実行するように構成される。キャプチャドループは、キャプチャドループに対する命令を、与えられた時間に処理するための命令パイプライン又は特定のパイプラインステージに存在するよりも多く含むことができるため、プロセッサは、ループバッファ回路にキャプチャドループ内のより多くの命令のこの拡張された可視性を使用して、ループのループ最適化を決定することができる。これらのループ最適化は、命令パイプライン内のループの特定の命令の存在に関する知識のみに基づいて、コンパイル時及び／又は実行時に、他の方法で決定することができない場合がある。この点に関して、ループバッファ回路が、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定する場合、ループバッファ回路は、キャプチャドループ内の少なくとも１つの命令を変更して、最適化ループを生成するように構成される。最適化ループは、ループが繰り返しにおいて命令パイプライン内で再処理及び再実行される場合に、命令パイプライン内で再生でき、従ってループ最適化がプロセッサによって実現される。
【0017】
図２は、プロセッサに基づくシステム２０２内の例示的なプロセッサ２００の図であり、プロセッサ２００は、実行のために１つ以上の命令パイプラインI０～INにフェッチされた命令ストリーム２０８内のコンピュータ命令２０６を処理するように構成された命令処理回路２０４を含む。以下により詳細に説明するように、命令処理回路２０４は、命令ストリーム２０８内のループを検出してキャプチャするように構成されたループバッファ回路２１０を含む。ループバッファ回路は、ループ再生の性能を向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定するように構成される。ループバッファ回路２１０は、命令パイプラインI０～IN内のそのようなループ最適化を使用して、キャプチャドループに基づいて最適化ループを再生するように構成される。命令ストリーム２０６内のループを検出してキャプチャし、ループの再生のパフォーマンスを向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定する、図２のプロセッサ２００内のループバッファ回路２１０の例示的な詳細を説明する前に、プロセッサ２００及びその命令処理回路２０４の他の態様について最初に以下に説明する。
【0018】
図２のプロセッサ２００は、実行されるコンピュータプログラムコード命令（「命令」と呼ばれる）をフェッチして処理するように構成された回路を含む命令処理回路２０４を含む。命令処理回路２０４は、一例として、アウトオブオーダープロセッサであってもよい。命令処理回路２０４は、命令メモリ２１４から命令２０６をフェッチするように構成されたパイプラインステージとしての命令フェッチ回路２１２を含む。命令メモリ２１４は、プロセッサに基づくシステム２０２のメインメモリ内に、又はその一部として設けられてもよい。命令キャッシュ２１６は、命令フェッチ回路２１２におけるタイミング遅延を低減するために、命令メモリ２１４からフェッチされた命令２０６をキャッシュするように、プロセッサに基づくシステム２０２に設けられてもよい。この例の命令フェッチ回路２１２は、命令２０６をフェッチド命令２０６Fとして、命令処理回路２０４内の命令ストリーム２０８としての１つ以上の命令パイプラインループ繰り返し予測に提供し、フェッチド命令２０６Fが実行されるべき別のパイプラインステージとしての実行回路２１８に到達する前に、前処理されるように構成される。命令処理回路２０４は、命令フェッチ回路２１２によってフェッチされたフェッチド命令２０６Fをデコードしてデコード済み命令２０６Dにするように構成された別のパイプラインステージとしての命令デコード回路２２０も含む。デコード済み命令２０６Dにエンコードされた命令タイプ及び必要なアクションは、デコード済み命令２０６Dがどの命令パイプラインI０～INに配置されるかを決定するために使用されてもよい。
【0019】
図２のプロセッサ２００を引き続き参照すると、フェッチド命令２０６Fが命令デコード回路２２０によってデコード済み命令２０６Dにデコードされると、デコード済み命令２０６Dは、命令処理回路２０４内の別のパイプラインステージとしてのリネーム／割り当て回路２２２に提供される。リネーム／割り当て回路２２２は、並列処理又はアウトオブオーダー処理を妨げるレジスタ依存関係を解除するために、デコード済み命令２０６D内のレジスタ名をリネームする必要があるかどうかを決定するように構成される。リネーム／割り当て回路２２２はまた、レジスタマップテーブル（register map table （RMT））２２４を呼び出して、論理ソースレジスタオペランドをリネームする、及び／又はデコード済み命令２０６Dのデスティネーションレジスタオペランドを物理レジスタファイル（physical register file （PRF））２２６内の利用可能な物理レジスタP０～PXに書き込むように構成される。RMT２２４は複数のマッピングエントリを含み、各マッピングエントリは各々の論理レジスタR０～RPにマッピングされる（すなわち関連付けられる）。マッピングエントリは、PRF２２６内の物理レジスタP０～PXを指すアドレスポインタの形式で情報を格納するように構成される。PRF２２６内の各物理レジスタP０～PXは、デコード済み命令２０６Dのソース及び／又はデスティネーションレジスタオペランドのデータを格納するように構成されたデータエントリ２２８（０）-２２８（X）を含む。
【0020】
図２を引き続き参照すると、命令処理回路２０４の命令パイプラインI０～IN内の別のパイプラインステージとしての発行回路２３０は、すべてのソース操作が準備できているデコード済み命令２０６Dの間を識別及び調停した後、準備ができたときに（つまり、ソースオペランドが使用可能な場合）デコード済み命令２０６Dを実行回路２１８にディスパッチする。デコード済み命令２０６Dの実行から生成された結果は、実行された命令２０６Eのデスティネーションがメモリ又は論理レジスタR０～RPのどちらであるかに基づいて、メモリ２３２及び／又はPRF２２６に書き戻される。命令パイプラインI０～IN内に存在するフェッチド命令２０６F及び／又はデコード済み命令２０６Dが、解決された誤予測分岐命令などの何らかの理由でもはや有効でない場合、実行回路２１８は、フラッシュイベント２３４を命令フェッチ回路２１２に発行して、処理及び実行のためにフェッチすべき新しい命令２０６を示すように構成される。
【0021】
命令ストリーム２０８内の命令２０６は、ループを含むことができる。ループは、連続した配置で順次繰り返す（つまり処理される）命令ストリーム２０８内の命令シーケンス２０６である。ループは、命令２０６間でループにコンパイルされるプログラムされたソフトウェア構成の結果として、命令ストリーム２０８内に存在することができる。ループは、より高いレベルのプログラムされたソフトウェア構成のコンパイルの結果生じるバイナリ命令に基づくなど、より高いレベルのプログラムされたソフトウェア構成の一部でなくても、命令ストリーム２０８内に存在することができる。命令２０６が命令パイプラインI０～IN内で処理されるときに、ループの一部である命令２０６を検出できる場合、これらの命令２０６は、命令パイプラインI０～IN内の処理ステージで、例えば、ループの後続の繰り返しのために、そのような命令２０６を再フェッチ及び／又は再デコードすることなく、命令ストリーム２０８内にキャプチャ及び再生することができる。ループは、さらなる内部ループを含むことができることに留意されたい。従って、キャプチャドループとして検出されキャプチャされる命令２０６のシーケンスは、ループの１つのパスをキャプチャすることができ、従って、それ以上の内部分岐を持たない分岐のないループ本体であるように見える。例えば、ループが、取られた分岐と取られない分岐の交互の条件を有する場合、２つのループをキャプチャして全体のループを表すことができる。
【0022】
この点に関して、この例の命令処理回路２０４は、ループバッファリングを行うためのループバッファ回路２１０を含む。以下により詳細に説明するように、ループバッファ回路２１０は、処理及び実行される命令ストリーム２０８として命令パイプラインI０～INにフェッチされる命令２０６内のループを検出するように構成される。ループバッファ回路２１０は、命令ストリーム２０８内の命令２０６の間のループを検出するように構成される。検出されたループに応答して、ループバッファ回路２１０は、検出されたループ内の命令２０６をキャプチャ（すなわち、ループバッファ）して再生するように構成され、これらの命令２０６の処理が命令パイプラインI０～INの中で繰り返されるため、検出されたループ内の命令２０６を再フェッチする必要性を回避又は低減する。この点に関して、ループバッファ回路２１０は、ループの繰り返しのために、キャプチャドループ命令２０６を命令パイプラインI０～INに挿入（すなわち、再生）するように構成される。このようにして、キャプチャドループ内の命令２０６は、例えば、ループの後続の繰り返しのために、再フェッチ及び／又は再デコードする必要がない。従って、ループバッファリングは、命令フェッチ回路２１２が、ループの後続の繰り返しのために、検出されたループ内の命令２０６を再フェッチする必要がないことによって、電力を節約することができる。ループバッファリングも、命令デコード回路２２０が、ループの後続の繰り返しのために、検出されたループ内の命令２０６を再デコードする必要がないことによって、電力を節約することができる。
【0023】
以下に更に詳細に議論するように、ループバッファ回路２１０は、ループ再生の性能を向上させるために、キャプチャドループに基づいて実行時にループ最適化を行うことができるかどうかを決定し、行うことができる場合に該ループ最適化を実行するように構成される。キャプチャドループは、キャプチャドループに対する命令２０６を、与えられた時間に処理するための命令パイプラインI０～IN又は特定のパイプラインステージに存在するよりも多く含むことができるため、プロセッサは、ループバッファ回路２１０にキャプチャドループ内のより多くの命令２０６のこの拡張された可視性を使用して、ループのループ最適化を決定することができる。これらのループ最適化は、命令パイプラインI０～IN内のループの特定の命令２０６の存在に関する知識のみに基づいて、コンパイル時及び／又は実行時に、他の方法で決定することができない場合がある。この点に関して、ループバッファ回路２１０が、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定する場合、ループバッファ回路２１０は、キャプチャドループ内の少なくとも１つの命令２０６を変更して、最適化ループを生成するように構成される。最適化ループは、ループが繰り返しにおいて命令パイプラインI０～IN内で再処理及び再実行される場合に、命令パイプラインI０～IN内で再生でき、従ってループ最適化がプロセッサ２００によって実現される。ループ最適化を実現するために、ループバッファ回路２１０は、リネーム／割り当て回路２２２（例えば命令再生）、命令フェッチ回路２１２（例えば、再生中に新たな命令２０６のフェッチを制御／一時停止するため）、及び発行回路２３０（再生された命令２０６Dの発行をスケジュールするためのスケジューリングヒントを提供する）を含む多数のステージのうちの１つで命令パイプラインI０～INに注入される最適化ループを再生させるように構成される。
【0024】
図３は、図２のループバッファ回路２１０として提供することができる例示的なループバッファ回路３００の図である。図３のループバッファ回路３００の例示的な動作は、ループを検出及びキャプチャし、キャプチャドループのループ最適化を実現して再生時の処理効率を最適化する、図４の例示的な処理４００に関連して説明される。ループバッファ回路３００は、図２のプロセッサ２００を参照して説明される。この点に関して、図３に示すように、この例のループバッファ回路３００は、ループ検出回路３０２を含む。ループ検出回路３０２は、命令パイプラインI０～INに結合され、命令処理回路２０４の命令ストリーム２０８内にある、この例ではデコード済み命令２０６Dのコピー又はインスタンスを受け取るように構成される。ループ検出回路３０２は、命令パイプラインI０～IN内の命令ストリーム２０８内のデコード済み命令２０６Dにループが存在するかどうかを検出するように構成される（図４のブロック４０２）。ループが存在する場合、ループは、デコード済み命令２０６Dの中に複数のループ命令２０６Dを含む。例えば、ループ検出回路３０２は、命令デコード回路２２０（図２）によってデコードされた後に命令パイプラインI０～INを流れるデコード済み命令２０６Dを格納するように構成された命令バッファ回路３０４を含むことができる。ループ検出回路３０２は、格納された命令２０６Dを参照して、後続の若い命令２０６Dがキャプチャされた命令２０６Dを繰り返すかどうかを決定することができる。命令パイプラインI０～INにおいて順次繰り返すようにループ検出回路３０２によって検出された格納された命令２０６Dは、キャプチャドループとみなされる。
【0025】
命令ストリーム２０８内の格納された命令２０６Dのループをループとして検出するループ検出回路３０２に応答して（図４のブロック４０４）、ループ検出回路３０２は、ループの格納された命令２０６Dをキャプチャドループ３０８としてループキャプチャ回路３０６に通信するように構成される。ループキャプチャ回路３０６は、ループバッファメモリ３１２内の「X」個の命令エントリ３１０（１）～３１０（X）の中で、キャプチャループ３０８について検出されたループ命令２０６Dをキャプチャする（図４のブロック４０６）。このようにして、ループキャプチャ回路３０６は、キャプチャドループ３０８の命令２０６Dのレコード及びインスタンスを有する。ループバッファメモリ３１２は、例として、ループキャプチャ回路３０６及び／又はループバッファ回路３００の一部として、又は図２のプロセッサ２０２内の別個のメモリ回路として設けることができることに留意されたい。
【0026】
続けて図３を参照すると、この例のループバッファ回路３００は、ループ最適化回路３１８を更に含む。以下により詳細に多数の例で説明するように、ループ最適化回路３１８は、ループキャプチャ回路３０６によってキャプチャされたキャプチャドループ３０８に基づいて、キャプチャドループ３０８に対してループ最適化を行うことができるかどうかを決定するように構成される（図４のブロック４０８）。ループ最適化回路３１８は、命令２０６Dがループキャプチャ回路３０６によってキャプチャされるとき、又はループキャプチャ回路３０６が完全にキャプチャドループ３０８をキャプチャすると、命令２０６Dを増分的に分析するように構成され得る。キャプチャドループ３０８に対してループ最適化を行うことができるとループ最適化回路３１８が決定したことに応答して、ループ最適化回路３１８は、ループキャプチャ回路３０６のループバッファメモリ３１２内のキャプチャドループ３０８を変更して、最適化ループ３０８Oを生成するように構成される（図４のブロック４１０）。最適化ループ３０８Oは、キャプチャドループ３０８を再生するために再生されるキャプチャドループ３０８内の命令２０６Dの変更、及び／又はキャプチャドループ３０８が再生時に命令処理回路２０４で処理される方法の変更であり、再生時にキャプチャドループ３０８をより効率的に処理する可能性がある。これにより、命令処理回路２０４内のキャプチャドループ３０８の再生のスループットを向上させることができる。ループ再生回路３１４は、ループ最適化回路３１８によるキャプチャドループ３０８の変更に基づいて、キャプチャドループ３０８の最適化ループ３０８Oを再生するように構成される。
【0027】
例えば、以下により詳細に説明するように、キャプチャドループ３０８内で再生する必要がある命令２０６Dの数を減らし、命令処理回路２０４内のキャプチャドループ３０８の再生で処理されたときにキャプチャドループ３０８の同じ機能を依然として達成する、キャプチャドループ３０８に基づく特定のループ最適化をループ最適化回路３１８が行うことができる。また、以下により詳細に説明するように、同じ機能を持つキャプチャドループ３０８の元のキャプチャされた命令２０６Dの再生を実行するために必要なクロックサイクル数と比較して、命令処理回路２０４内のキャプチャドループ３０８の再生を処理及び実行するために必要なクロックサイクル数を減らす、キャプチャドループ３０８に基づく他のループ最適化をループ最適化回路３１８が行うことができる。また、以下により詳細に説明するように、タイミングクリティカル命令（例えば、命令処理回路２０４で再生されたときに、より高い優先順位で実行するようにスケジュールされるようにスケジューリングヒントで示される、依存フローパスをロック解除するためのロック解除命令であるロード又は命令）などのクリティカル命令を提供する、キャプチャドループ３０８に基づく他のループ最適化をループ最適化回路３１８が行うことができる。このようにして、そのようなクリティカル命令をより早く実行して、生成された結果を、再生されるキャプチャドループ３０８内の他のコンシューマ命令によって消費される前に準備することができる。これにより、命令処理回路２０４内のキャプチャドループ３０８を再生するスループットを増加させることができる。
【0028】
また、以下により詳細に説明するように、命令実行スライスとしてキャプチャドループ３０８から分離することができるロード／ストア操作である命令を識別することができる、キャプチャドループ３０８に基づく更に他のループ最適化をループ最適化回路３１８が行うことができる。キャプチャドループ内の命令実行スライスは、キャプチャドループ３０８内の命令セット２０６Dであり、キャプチャドループ３０８の再生で実行されるメモリロード／ストア命令に必要なロード／ストアメモリアドレスを計算する。ループ最適化回路３１８は、キャプチャドループ３０８から識別された抽出された命令実行スライスをソフトウェアプリフェッチ命令に変換するように構成され、ソフトウェアプリフェッチ命令は、次に、キャプチャドループ３０８が再生されてキャプチャドループのループ最適化を実行するときに、命令パイプラインI０～IN内のプリフェッチステージに注入することができる。命令実行スライスに対するソフトウェアプリフェッチ命令の処理により、命令処理回路２０４は、命令実行スライス内の抽出された命令２０６Dをプリフェッチ命令２０６として命令パイプラインI０～IN内のより早い段階で実行する。従って、抽出された実行スライス命令をプリフェッチ命令２０６として処理することによって実行されるメモリ操作から生じるキャッシュミスは、キャプチャドループが再生されるときに、キャプチャドループ３０８内の依存命令によって消費されるように、より早く回復することができる。
【0029】
図３を引き続き参照すると、ループキャプチャ回路３０６は、キャプチャドループ３０８の命令２０６Dを、命令処理回路２０４の命令パイプラインI０～IN内で再生される（つまり、ループの別の繰り返しで再び処理される）ループ再生回路３１４に提供するように構成される。ループ再生回路３１４は、キャプチャドループ３０８が再生されるべきかどうかを決定する（図４のブロック４１２）。キャプチャドループ３０８が再生されるべきであるとの決定に応答して、ループ再生回路３１４は、キャプチャドループ３０８又は最適化ループ３０８Oの命令２０６Dを、再生されるように命令パイプラインI０～INに挿入することができる（図４のブロック４１４）。ループ再生回路３１４は、ループ再生回路３１４が、キャプチャドループ３０８の命令２０６Dを、再生されるように命令パイプラインI０～INに挿入できるように、命令パイプラインI０～INに結合される。この例では、ループ再生回路３１４は、検出されたループ内のフェッチド命令２０８Fを再デコードする必要がないため、キャプチャドループ３０８又は最適化ループ３０８Oの命令２０６Dを、図２の命令デコード回路２２０の後に命令パイプラインI０～INに注入又は挿入するように構成される。この例では、ループ再生回路３１４は、この例のプロセッサ２００がアウトオブオーダープロセッサであるため、キャプチャドループ３０８又は最適化ループ３０８Oの命令２０６Dを、図２のリネーム／割り当て回路２２２の前に命令パイプラインI０～INに注入又は挿入するように構成される。従って、再生されるキャプチャドループ３０８又は最適化ループ３０８Oからのデコード済み命令２０６Dは、発行回路２３０によるデコード済み命令２０６Dの発行に従って、アウトオブオーダーで処理及び／又は実行され得る。
【0030】
この例では、ループ再生回路３１４も命令フェッチ回路２１２に結合される。これは、ループ再生回路３１４がループを再生するとき、ループ再生回路３１４が命令フェッチ回路２１２にループ再生インジケータ３１６を送ることができるようにするためである。命令フェッチ回路２１２は、キャプチャドループ３０８の命令２０６Dのフェッチを中止することができ、その間、命令は、命令処理回路２０４の命令パイプラインI０～INに再生（挿入）されている。
【0031】
上述のように、一部のキャプチャドループ３０８は、キャプチャドループ３０８の命令２０６Dを削除又は結合することによって変更して、キャプチャドループ３０８を再生のための最適化ループ３０８Oに最適化することができる、利用可能な最適化を有することができる。この点に関して、図５Aは、図２の命令処理回路２０４からデコード済み命令２０６Dから、図３のループバッファメモリ３１２内の各命令エントリ３１０（１）～３１０（５）にキャプチャされる命令５００（１）～５００（５）の例示的なキャプチャドループ３０８（１）の図である。命令５００（１）～５００（５）は、この例では、ループバッファメモリ３１２の各命令エントリ３１０（１）３１０（５）に含まれる。図５Aに示すように、キャプチャドループ３０８（１）の第２命令５００（２）は、レジスタr１をレジスタr４と比較する比較命令（「cmp r１，r４」）である。比較命令５０２（１）は、プロセッサ２０２のフラグレジスタに結果を提供する命令である。また、図５Aに示すように、キャプチャドループ３０８（１）の第５命令５００（５）は、キャプチャドループ３０８（１）の第１命令５００（１）に分岐して戻る、branch if not equal （BNE）命令である。従って、BNE命令は、第２命令５００（２）の古い比較演算の実行によって設定されるフラグレジスタのコンシューマ命令である。
【0032】
図３のループ最適化回路３１８は、キャプチャドループ３０８（１）及びフラグコンシューマ命令５０５（５）におけるフラグプロデューサ命令５００（２）の存在を検出するように構成することができる。図３のループ最適化回路３１８は、プロデューサフラグ命令５００（１）とコンシューマフラグ命令５００（５）の間の命令５００（２）～５０４（４）がレジスタr１又はr４を変更しないことを検出することができる。従って、この例では、ループ最適化回路３１８は、図５Aのキャプチャドループ３０８（１）の図５Bの最適化ループ３０８O（１）に示されるように、キャプチャドループ３０８（１）の命令５００（５）を変換して、compare and branch if not equal （CBNZ）命令５００M（５）に変更することによって、キャプチャドループ３０８（１）を変更することができる。従って、ループ最適化回路３１８は、図５Aのキャプチャドループ３０８（１）に対するループバッファメモリ３１２の命令エントリ３１０（２）から第２命令５００（２）を削除することによって、図５Bの最適化ループ３０８O（１）として第２命令５００（２）を変換することもでき、これにより、第２命令５００（２）が最適化ループ３０８O（１）の変更CBNZ命令５００M（５）と融合される。このようにして、図５Bのキャプチャドループ３０８（１）が図５Bの最適化ループ３０８O（１）として再生される場合、命令５００（１）、５００（３）～５０４（４）、及び５００M（５）の間で、図５Aのキャプチャドループ３０８（１）が再生された場合に再生される命令よりも１つ少ない命令を再生する必要がある。これは、キャプチャドループ３０８（１）のより高速な再生をもたらすことができる。
【0033】
図６は、検出されたループをキャプチャし、キャプチャドループ３０８内の命令を最適化ループ３０８Oへと変換して、キャプチャドループ３０８の再生のパフォーマンスを向上させることによって、決定されたループ最適化を実現する、図２のループバッファ回路３００の例示的な処理６００を示すフローチャートである。図６の処理６００は、ループバッファ回路３００によって使用され、一例として図５Aのキャプチャドループ３０８（１）に基づいて図５Bの最適化ループ３０８O（１）を生成することができる。図６の処理６００は、図３のループバッファ回路３００及び図２の命令処理回路２０４を参照して説明される。図６の処理６００に関してループバッファ回路３００が参照される場合、図３のループバッファ回路３００において先に参照された特定の回路は、図６の処理６００を説明する際に明示的に参照されなくても、記載された処理を実行するように構成され得ることに留意されたい。
【0034】
この点に関して、処理ステップ６０２、６０４、６０６は、前述の図４の処理４００における処理ステップ４０２、４０４、４０６と同じであり、従って繰り返されない。ステップ４０８に示すように、ループバッファ回路３００は、キャプチャドループ３０８に基づいて、キャプチャドループ３０８の少なくとも１つのループ命令２０６Dが、実行されたときに少なくとも１つのループ命令２０６Dと同じ機能を維持しながら変換できるかどうかを決定するように構成される（図６のブロック６０８）。キャプチャドループ３０８の少なくとも１つのループ命令２０６Dが、実行されたときに少なくとも１つのループ命令２０６Dと同じ機能を維持しながら変換できると決定したことに応答して、ループバッファ回路３００は、キャプチャドループ３０８の少なくとも１つのループ命令２０６Dを変換して、最適化ループ３０８Oを生成するように更に構成される（図６のブロック６１０）。図６を引き続き参照すると、ループバッファ回路３００は、キャプチャドループ３０８の命令２０６Dを、命令処理回路２０４の命令パイプラインI０～IN内で再生される（つまり、ループの別の繰り返しで再び処理される）ループ再生回路３１４に提供するように構成される。ループバッファ回路３００は、キャプチャドループ３０８が再生されるべきかどうかを決定する（図６のブロック６１２）。キャプチャドループ３０８が再生されるべきであるとの決定に応答して、ループバッファ回路３００は、キャプチャドループ３０８又は最適化ループ３０８Oの命令２０６Dを、再生されるように命令パイプラインI０～INに挿入することができる（図６のブロック６１４）。
【0035】
ループバッファ回路３００は、キャプチャドループ３０８内のプロデューサ及びコンシューマペア命令２０６Dを見つけるように構成することができ、この命令は、ループ最適化を提供するために最適化ループ３０８O内で融合することができることに留意されたい。また、ループバッファ回路３００は、再生時にキャプチャドループ３０８の異なる繰り返し間で発生するプロデューサ及びコンシューマペア命令２０６Dを見つけるように構成できることに留意されたい。例えば、キャプチャドループ３０８内の同じ命令２０６Dは、プロデューサ及びコンシューマ命令の両方であってもよい。このような命令２０６Dは、キャプチャドループ３０８の再生の後続の繰り返しにおけるコンシューマ命令として、それ自体のプロデューサ命令である。従って、ループバッファ回路３００は、キャプチャドループ３０８内の命令２０６Dを識別するように構成することができ、それ自体と融合して再生用に最適化ループ３０８Oを生成することができる。
【0036】
図７Aは、図２の命令処理回路２０４からデコード済み命令２０６Dから、図３のループバッファメモリ３１２内の各命令エントリ３１０（１）～３１０（６）にキャプチャされる命令７００（１）～７００（６）の別の例示的なキャプチャドループ３０８（２）の図である。ここで、命令強度の低減を実現する別の変換最適化が、実行時にループバッファ回路３００によって検出され得る。図７Aに示すように、キャプチャドループ３０８（２）のループバッファメモリ３１２内の命令エントリ３１０（４）の第４命令７００（４）は、レジスタr２に含まれる値とレジスタr５に含まれる値との乗算命令であり、その結果はレジスタr２に戻されて格納される（「mult r２, r２, r５」）。図３のループバッファ回路３００及びそのループ最適化回路３１８は、キャプチャドループ３０８（１）内に、レジスタ「r５」のプロデューサである他の命令がないことを検出するように構成することができる。従って、キャプチャドループ３０８（２）が図２の命令処理回路２０４内の第１インスタンスで再生されたときのレジスタr５内の値は、再生されたときにキャプチャドループ３０８（２）の後続の繰り返しにおいて同じ値のままである。従って、この例では、ループ最適化回路３１８は、レジスタr５に格納された値が、乗算命令７００（４）を再生時に実行するクロックサイクルがより少ない（すなわち、強度が低い）別の命令に変換することを可能にする値であるかどうかを決定するように構成することができる。例えば、レジスタr５が２の累乗である４の値を含む場合。これは、ループ最適化回路３１８が、キャプチャドループ３０８（２）内の乗算命令７００（４）を、命令エントリ３１０（４）の変更済み命令７００M（４）に示すように、最適化ループ３０８O（２）内でr２内の値の２ビット左シフトを実行するmove命令に変換して置き換えることができ、レジスタr２内の値の４倍演算を実行することができることを意味する。これは、レジスタr５内の値である。従って、最適化ループ３０８O（２）内のmove命令７００M（４）は、実行されたときに図７Aのキャプチャドループ３０８（２）内の乗算命令７００（４）と同じ機能を有するが、より少ないクロックサイクルで実行することができる代替命令である。このようにして、レジスタr２に対する２倍演算は、図７Aのキャプチャドループ３０８（２）が図７Bの最適化ループ（２）として再生されるときに、より少ないクロックサイクルで実行され、その結果、キャプチャドループ３０８（２）の再生がより速くなる。
【0037】
キャプチャドループ３０８内にあり、キャプチャドループ３０８をより高速かつより効率的に再生できるように強度の低い命令に変換できる命令２０６Dの他の例があることに留意されたい。例えば、ゼロ加算関数であると決定されたキャプチャループ３０８内の命令２０６Dは、最適化ループ３０８O内のmove命令で置き換えることができる。
【0038】
別の例として、キャプチャドループ３０８は、ループ不変である命令２０６Dを含むことができ、これは、そのような命令２０６Dの実行の生成値が、再生されたループの任意の繰り返しに対して常に同じであることを意味する。例えば、そのようなループ不変命令は、ターゲットレジスタに定数値を格納する命令であってもよく、ターゲットレジスタは、他のプロデューサ命令によって変更されない。この例では、そのようなループ不変命令２０６Dでキャプチャドループ３０８を最適化するために、図３のループ最適化回路３１８は、キャプチャドループ３０８が最適化ループ３０８Oとして再生されるときに、ループ不変命令が再生されないように、最適化ループ３０８Oからループ不変命令２０６Dを除去することができる。従って、キャプチャドループ３０８の第１再生からのターゲットレジスタ内の値は、最適化ループ３０８Oとしてキャプチャドループ３０８を再生する間、一定であり同じままであり、変化しない。これにより、キャプチャドループ３０８は、より効率的な再生のために、この例では最適化ループ３０８Oとして、１つ少ない命令で再生することができる。
【0039】
別の例示的な態様において、図３のループバッファ回路３００、及びそのループ最適化回路３１８は、クリティカルタイミング命令２０６Dを検出するためにキャプチャドループ３０８内の命令２０６Dのループキャプチャ後命令変換分析を実行するように構成することができる。ループバッファ回路３００は、そのような識別されたクリティカル命令２０６Dをスケジューリングヒントで変換するように構成され、スケジューリングヒントは、図２の発行回路２３０のようなスケジューリング回路によって使用され、再生されるときに実行回路２１８による実行のための発行に優先順位を付ける。例えば、クリティカルロードを実行するものとして識別されたキャプチャドループ３０８内の命令２０６Dは、タイミングがキャプチャドループ３０８内の他の従属命令に影響を与える可能性があるクリティカル命令である。このクリティカル命令２０６Dは、キャプチャドループ３０８の再生において、これらの命令２０６Dがキャプチャドループ内の他の命令２０６Dよりも前に命令処理回路２０４で実行されるようにスケジューリングされるように、スケジューリングヒントで変換することができる。キャプチャドループ３０８内のクリティカルロード命令２０６Dの例は、生成された結果が条件分岐命令２０６Dによって消費されるキャプチャドループ３０８内のロード命令である。ロード命令２０６Dの生成された結果は、条件分岐命令２０６Dの予測を解決するために必要である。従って、条件分岐命令２０６Dの場合、クリティカルロード命令２０６Dのより早い再生及び実行は、誤って予測された条件分岐命令２０６Dのより速い解決をもたらすことができる。スケジューリングヒントの恩恵を受けることができるキャプチャドループ３０８内のクリティカル命令２０６Dの別の例は、キャプチャドループ３０８内に依存チェーンを有するものとして識別され、そのようなキーロック解除命令２０６Dをスケジューリング優先順位でマークする命令２０６Dである。
【0040】
図８Aは、図２の命令処理回路２０４からデコード済み命令２０６Dから、図３のループバッファメモリ３１２内の各命令エントリ３１０（１）～３１０（７）にキャプチャされる命令８００（１）～８００（７）の別の例示的なキャプチャドループ３０８（３）の図である。ここで、クリティカル命令にスケジューリングヒントを提供する別の変換最適化が、実行時にループバッファ回路３００によって検出され得る。図８Aに示すように、キャプチャドループ３０８（３）のループバッファメモリ３１２内の命令エントリ３１０（２）の第２命令８００（２）は、レジスタr１内のメモリアドレスでメモリに格納された値をレジスタr２にロードするロード命令である。図８Aに示すように、キャプチャドループ３０８（３）のループバッファメモリ３１２内の命令エントリ３１０（６）の第６命令８００（６）は、レジスタr２内に格納された値をゼロ（０）と比較する比較命令である。次の命令８００（７）は、branch if not equal （BNE）命令であり、これは、命令８００（６）のレジスタr２と０（ゼロ）との比較に基づく条件分岐命令である。従って、条件分岐命令８００（７）は、ロード命令８００（２）に依存する。ロード命令８００（２）は、条件分岐命令８００（７）が誤って予測されたかどうかを決定する前に、レジスタr２内の値を解決するために実行されなければならない。従って、ロード命令８００（２）は、条件分岐命令８００（７）に対するクリティカルタイミング命令である。条件分岐命令８００（７）が頻繁に誤って予測される場合、これは、ロード命令８００（２）が実行されるまで、誤った予測が発見されないことを意味する。
【0041】
従って、この例では、ループ最適化回路３１８は、ロード命令８００（２）がコンシューマ条件分岐命令８００（７）に対するクリティカルタイミング命令であるプロデューサ命令であるかどうかを決定するように構成することができる。ループ最適化回路３１８は、図８Bに示すように、最適化ループ３０８O（３）としてロード命令８００（２）を含む命令エントリ３１０（２）に関連付けられたスケジューリング優先順位インジケータ８０２（２）にスケジューリングヒント（scheduling hint SH）を提供するように構成することができる。例えば、ループバッファメモリ３１２内の命令エントリ３１０（１）～３１０（７）は、各々のスケジューリング優先順位インジケータ８０２（１）～８０２（７）も含むように追加することができ、これにより、ループ最適化回路３１８は、最適化ループ３０８O（３）としてキャプチャドループ３０８（３）の決定された最適化を提供するために、そのような命令８００（１）～８００（７）のスケジューリング優先順位を示すことができる。このスケジューリングヒントは、最適化ループ３０８O（３）が再生されるときに、図３のループ再生回路３１４によってアクセスされ、最適化ループ３０８O（３）が再生されるときに、図２の命令処理回路２０４の発行回路２３０に提供される。発行回路２３０は、ロード命令８００（２）のスケジューリングヒントSHの指示を使用して、可能であればより高い優先順位での実行回路２１８による実行のためにロード命令８００（２）をスケジュールすることを知ることができる。このようにして、ロード命令８００（２）をより早く解決して、条件分岐命令８００（７）の予測が不正確であったかどうかをより早く決定することができる。条件分岐命令８００（７）の予測誤りから回復する回復手順は、ロード命令８００（２）が後で解決された場合に実行される可能性のある他の手順よりも早く実行することができる。
【0042】
別の例として、キャプチャドループ３０８は、キャプチャドループ３０８内の並列依存チェーン間のロック解除命令２０６Dとしてクリティカルであるクリティカル命令２０６Dを含むことができる。例えば、キャプチャドループ３０８は、他のコンシューマ命令に対するプロデューサ命令である多くの独立したロード命令２０６D又はより長いレイテンシ（longer-latency）命令２０６Dを含むことができる。これらのロード命令２０６D又は他のコンシューマ命令に対するプロデューサ命令であるより長いレイテンシ命令２０６Dは、クリティカル「ロック解除（unlocking）」命令として知られている。従って、これらのロック解除命令２０６Dは、キャプチャドループ３０８の再生においてより早く実行されるように優先順位を付けられ、他のコンシューマ命令が、それらのオペランドがより早く利用可能であるために、図２の発行回路２３０によってより早く発行できることから、追加の性能を実現することができる。この点に関して、上述のように、ループ最適化回路３１８は、最適化ループ３０８Oを生成するためにキャプチャドループ３０８のそのようなクリティカルなロック解除命令２０６Dを含む命令エントリ３１０（１）～３１０（X）に関連付けられたスケジューリング優先順位インジケータにスケジューリングヒントSHを設けるように構成することができる。このスケジューリングヒントは、最適化ループ３０８Oが再生されるときに、図３のループ再生回路３１４によってアクセスされ、最適化ループ３０８Oが再生されるときに、図２の命令処理回路２０４の発行回路２３０に提供される。発行回路２３０は、ロック解除命令２０６DのスケジューリングヒントSHの指示を使用して、可能であればより高い優先順位での実行回路２１８による実行のためにロック解除命令２０６Dをスケジュールすることを知ることができる。このようにして、ロック解除命令２０６Dは、依存命令を発行回路２３０による実行のためにより早くスケジュールすることができるように、より早く解決することができる。
【0043】
別の例示的な態様において、図３のループバッファ回路３００及びそのループ最適化回路３１８は、キャプチャドループ３０８内の命令２０６Dのループキャプチャ後命令分析を実行して任意の命令実行スライスを識別することによって、キャプチャドループ３０８のループ最適化を決定するように構成することができる。キャプチャドループ３０８内の命令実行スライスは、キャプチャドループ３０８内の命令セット２０６Dであり、キャプチャドループ３０８の再生で実行されるメモリロード／ストア命令に必要なロード／ストアメモリアドレスを計算する。キャッシュミスを生じる再生されたキャプチャドループ３０８内のメモリロード及びストアは、キャプチャドループ３０８が再生されるときに、命令パイプラインのスループットの性能を低下させる。しかし、キャッシュミスをより頻繁に生じる再生されたキャプチャドループ３０８内のメモリロード及びストアは、キャプチャドループ３０８のその再生繰り返し回数の関数として、命令パイプラインのスループットの性能低下を高める可能性がある。
【0044】
従って、以下により詳細に説明するように、ループバッファ回路３００は、キャプチャドループ３０８の命令２０６Dの中で識別される識別された命令実行スライスを抽出するように構成することができる。ループバッファ回路３００は、識別された抽出された命令実行スライスをソフトウェアプリフェッチ命令に変換するように構成され、ソフトウェアプリフェッチ命令は、次に、キャプチャドループ３０８が再生されてキャプチャドループのループ最適化を実行するときに、図２のプロセッサ２００における命令パイプラインI０～INのような命令パイプライン内のプリフェッチステージに注入することができる。命令実行スライスに対するソフトウェアプリフェッチ命令の処理により、図２のプロセッサ２００の命令処理回路２０４は、命令実行スライス内の抽出された命令２０６Dをプリフェッチ命令２０６として命令パイプラインI０～IN内のより早い段階で実行する。従って、抽出された実行スライス命令をプリフェッチ命令２０６として処理することによって実行されるメモリ操作から生じるキャッシュミスは、キャプチャドループ３０８が再生されるときに、依存命令２０６Dによって消費されるように、より早く回復することができる。抽出された命令実行スライスは、例として図３のループバッファメモリ３１２から離れた別のバッファに、又は例としてソフトウェアプリフェッチ命令を生成するために使用される特別な識別子（例えば、追加のポインタビットによる）と共にループバッファメモリ３１２内に格納することができる。
【0045】
この点に関して、図９Aは、図３のループバッファメモリ３１２内の各命令エントリ３１０（１）～３１０（６）にキャプチャされる命令９００（１）～９００（６）の例示的なキャプチャドループ３０８（４）の図である。キャプチャドループ３０８（４）は、命令９００（１）及び９００（３）からなる命令実行スライスを含む。命令９００（１）は、レジスタr１に格納されている値に１を加算し、次にその結果をレジスタr１に戻して格納するadd命令である。命令９００（３）は、レジスタr１内のメモリ位置の内容をレジスタr２にロードするload命令である。命令９００（１）と９００（３）の両方を実行して、レジスタr１のメモリアドレスを解決し、その値をレジスタr２にロードする必要がある。命令９００（４）と９００（５）は、ソースレジスタとしてレジスタr２に依存し、従って、命令９００（４）と９００（５）は、load命令９００（３）から生成された結果に依存する。従って、図９Aのキャプチャドループ３０８（４）から識別できる命令実行スライスは、add命令９００（１）とload命令９００（３）である。キャプチャドループ３０８（４）のload命令９００（３）がキャッシュミスになると、これにより、再生時に命令９００（４）と９００（５）の実行が遅延する。
【0046】
従って、図３のループ最適化回路３１８は、命令９００（１）と９００（３）の命令実行スライスを検出し、図９Bに示す最適化ループ３０８O（４）の一部として再生時にキャプチャドループ３０８（２）からこれらの命令を除去するように構成することができる。図３のループ最適化回路３１８は、キャプチャドループ３０８（４）が再生される前にプリフェッチステージ（例えば、図２の命令処理回路２０４内の命令フェッチ回路２１２）に提供される「プリフェッチスライス」又は命令実行スライス９０２として命令９００（１）、９００（３）を表すプリフェッチモードでソフトウェアプリフェッチ命令２０６を作成するように構成することができる。図９Bに示すように、この例の命令実行スライス９０２は、命令９００（１）と９００（３）に基づいており、依存命令９００（４）と９００（５）が実行されるためには、レジスタr１のメモリアドレスを解決してその値をレジスタr２にロードするために命令９００（１）と９００（３）の両方が実行されなければならない。図９Bに示すように、命令実行スライスは、元のadd命令９００（１）と、それに続く命令９００（３）の変更された命令９００P（３）であり、これは、（命令９００（１）によって更新されたように）レジスタr１に格納されたメモリアドレスのメモリ位置の内容をレジスタr２にプリフェッチする「プリフェッチ」命令である。命令９００（１）と命令９００P（３）の両方が、最適化ループ３０８O（４）の再生における命令パイプラインへのプリフェッチ命令として提供される。
【0047】
これは、命令処理回路１００４を含む図１０のプロセッサに基づくシステム１００２における例示的なプロセッサ１０００に示されている。図１０のプロセッサ１０００と図２のプロセッサ２００との間の共通の構成要素は、共通の要素番号で示されているため、再説明しない。図１０に示すように、図２のループバッファ回路２１０及び／又は図３のループバッファ回路３００と同様であり得るループバッファ回路１０１０が提供される。ループバッファ回路１０１０は、上述の任意の機能を実行することができる。ループバッファ回路１０１０は、命令実行スライス９０６のソフトウェアプリフェッチ命令２０６を命令フェッチ回路２１２に提供して、図１０Bの例におけるキャプチャドループ３０８（４）の他の命令が再生される前に、プリフェッチ命令として先に再生されるように構成することもできる。このようにして、図１０の命令処理回路１００４は、キャプチャドループ３０８（４）からの命令９００（４）、９００（５）が再生される前に、キャプチャドループ３０８（４）の命令実行スライス９０２として命令９００（１）、９００P（３）を先に処理することができ、その結果、命令９００（１）、９００（３）の処理から生成された結果は、ロード命令９００（３）によるキャッシュミスの場合に、より早く利用可能になることができる。この点に関して、上述のように命令実行スライス９０２内のソフトウェアプリフェッチ命令２０６に変換された命令９００（１）、９００（３）、及び残りの命令９００（２）及び９００（４）～９００（６）は、図９のキャプチャドループ３０８の最適化ループを構成する。命令実行スライス９０２を再生して、レジスタr１のメモリアドレスに格納されたデータをレジスタr２にプリフェッチし、再生された最適化ループ３０８O（４）の各繰り返しに対してデータをレジスタr２にロードすることができる。従って、命令実行スライス９０２の複数のインスタンスは、最適化ループ３０８O（４）の将来の複数の元のループ繰り返しのためのプリフェッチ命令として再生される。
【0048】
一例では、プリフェッチスライス９０２の命令９００（１）、９００（３）は、ループ最適化回路３１８によってループバッファメモリ３１２から完全に除去され、最適化ループ３０８O（４）内で通常の命令として再生される残りの命令２０６が命令９００（２）及び９００（４）～９００（６）となるようにすることができることに留意されたい。代替として、ループ最適化回路３１８は、図９Bに示すように、命令実行スライス９０２の命令９００（１）、９００（３）をループバッファメモリ３１２に残したままにすることができるが、ループバッファメモリ３１２内の各々の命令エントリ３１０（１）～３１０（６）の一部として提供されるポインタフィールド９０４（１）～９０４（６）にポインタを提供する。ループ最適化回路３１８は、各々のポインタフィールド９０４（１）～９０４（６）にポインタ値を格納して、その各々の命令９００（１）～９００（６）が検出された命令実行スライス９０２の一部であるかどうかを示し、ポインタフィールド９０４（１）～９０４（６）に格納されたポインタ値が命令実行スライス９０２内の次の命令９００（１）～９００（６）を指すようにすることができる。
【0049】
例えば、図９Bに示すように、命令９００（１）は、命令９００（１）が検出された命令実行スライス９０２の一部であることを示すポインタ値「３」を各々のポインタフィールド９０４（１）に含む。命令９００（３）は、それが検出された命令実行スライス９０２の一部として最後の命令９００（３）であることを示すポインタ値「E」を各々のポインタフィールド９０４（３）に含む。このようにして、ループ再生回路３１４は、これらのインジケータを使用して、命令９００（１）、９００（３）をソフトウェアプリフェッチ命令２０６に変換して、残りの命令９００（２）、９００（４）～９００（６）が再生される前に処理されるよう命令処理回路１００４のプリフェッチステージに提供することができる。命令実行スライス９０２の命令をループバッファメモリ３１２自体に格納する利点は、サイドストレージ構造を提供する必要があるのとは対照的に、命令実行スライス９０２の一部として命令を示すために最小限の追加メモリビットのみを必要とする効率である。これはまた、図１０の命令処理回路１００４の命令パイプラインI０～INに必要とされる結合及びエントリポイントを最小限に抑えることができる。命令実行スライス９０２は、ポインタフィールド９０４（１）～９０４（６）内のポインタを使用して繰り返し再生することができる。
【0050】
命令実行スライス９０２のソフトウェアプリフェッチ命令２０６は、非アーキテクチャ命令として知られていることに留意されたい。これは、命令処理回路１００４が、リオーダバッファ内の位置、コミットされたマッピングテーブル等のような、そのような命令の処理のためのリソースを割り当てないことを意味する。従って、命令実行スライス９０２をプリフェッチ命令として処理した結果として、図１０の命令処理回路１００４の命令パイプラインI０～INにおいて実行される作業は、この例におけるプロセッサ１０００のアーキテクチャ状態を更新しない。従って、命令実行スライス９０２の処理は、プログラマの観点からデータに影響を与えない。しかし、命令実行スライス９０２の処理から生じるロードされたデータは、プロセッサ１０００のデータキャッシュに取り込まれる。命令実行スライス９０２に割り当てられたリソースは、生成された値が最適化ループ３０８O（４）の再生によって消費されるとすぐに、命令処理回路１００４内で解放される。これは、命令実行スライス９０２のいずれかのプリフェッチ命令２０６が障害を引き起こした場合、命令実行スライス９０２のプリフェッチ命令２０６を単に破棄することができ、回復する必要がないためである。命令実行スライス９０２のプリフェッチ命令２０６は、プリフェッチ命令として生成する必要なく、通常の再生モードでループバッファ回路１０１０によって最適化ループ３０８O（４）から再生することができる。
【0051】
図１１は、検出されたループをキャプチャし、キャプチャドループ３０８内の命令実行スライス９０６を利用可能なループ最適化として検出する、図１０のループバッファ回路１０１０の例示的な処理１１００を示すフローチャートである。ループバッファ回路１０１０は、キャプチャドループ３０８が再生されるときにそのようなループ最適化を実現するために、命令パイプラインI０～INのプリフェッチステージに、最適化ループ３０８Oの一部として、検出された命令実行スライス９０６内の命令を表すソフトウェアプリフェッチ命令２０６を生成して注入する。図１１の処理１１００は、ループバッファ回路１０１０及び図２の命令処理回路１００４を参照して説明される。図１１の処理１１００に関してループバッファ回路１０１０が参照される場合、図３のループバッファ回路３００において先に参照された特定の回路は、図１１の処理１１００を説明する際に明示的に参照されなくても、記載された処理を実行するように構成され得ることに留意されたい。
【0052】
この点に関して、処理ステップ１１０２、１１０４、１１０６は、前述の図４の処理４００における処理ステップ４０２、４０４、４０６と同じであり、従って繰り返されない。図１１の処理１１０８の次のステップは、ループバッファ回路１０１０が、キャプチャドループ３０８に基づいて、キャプチャドループ３０８に命令実行スライス９０６が存在するかどうかを決定することである（図１１のブロック１１０８）。命令実行スライス９０６がキャプチャドループ３０８内に存在する場合（図１１のブロック１１０８）、ループバッファ回路１０１０は、キャプチャドループ３０８を変更して、キャプチャドループ３０８内の命令実行スライス９０６を識別することを含む最適化ループ３０８Oを生成する（図１１のブロック１１１０）。ループバッファ回路１０１０は、キャプチャドループ３０８が命令パイプラインI０～IN内で再生されるべきかどうかを決定する（図１１のブロック１１１２）。ループバッファ回路１０１０が、キャプチャドループ３０８が命令パイプラインI０～IN内で再生されるべきかどうかを決定する場合（図１１のブロック１１１２）、ループバッファ回路１０１０は、キャプチャドループ３０８内の識別された命令実行スライス９０６を表す少なくとも１つのプリフェッチ命令２０６を作成し（図１１のブロック１１１４）、少なくとも１つのプリフェッチ命令２０６を実行されるように命令パイプラインI０～IN内のプリフェッチステージに挿入する（図１１のブロック１１１６）。ループバッファ回路１０１０は、次に、命令実行スライス９０６として識別されない最適化ループ３０８O内の他の複数の命令２０６Dを、実行されるように、命令パイプラインI０～INに挿入する（図１１のブロック１１１８）。
【0053】
図１２は、命令１２０５を処理及び実行する命令処理回路１２０４を含むプロセッサ１２０２（例えば、マイクロプロセッサ）を含む例示的なプロセッサに基づくシステム１２００のブロック図である。プロセッサ１２０２及び／又は命令処理回路１２０４は、命令処理回路１２０４内の処理された命令１２０５からループを検出及びキャプチャするように構成可能なループバッファ回路１２０６を含むことができる。ループバッファ回路１２０６は、また、ループ再生の性能を向上させるために、キャプチャドループに基づいてループ最適化を行うことができるかどうかを決定するように構成することができる。ループバッファ回路１２０６が、キャプチャドループに基づいてループ最適化を行うことができると決定した場合、ループバッファ回路１２０６は、キャプチャドループの再生性能を向上させるために、キャプチャドループを再生するときにそのようなループ最適化を実現できるように、そのようなループ最適化を行うように構成される。例えば、図１２のプロセッサ１２０２は、命令処理回路２０４及びループバッファ回路２１０を含む図２のプロセッサ２００、又は命令処理回路１２０４及びループバッファ回路１２０６を含む図１２のプロセッサ１２０２とすることができる。図１２のループバッファ回路１２０６は、例として、図２のループバッファ回路２１０、図３のループバッファ回路３００、又は図１０のループバッファ回路１０１０とすることができる。
【0054】
プロセッサに基づくシステム１２００は、プリント回路基板（PCB）のような電子基板カード、サーバ、パーソナルコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、パーソナルデジタルアシスタント（PDA）、コンピューティングパッド、モバイルデバイス、又は任意の他のデバイスに含まれる１つ以上の回路であってよく、例えば、サーバ又はユーザのコンピュータを表すことができる。この例では、プロセッサに基づくシステム１２００は、プロセッサ１２０２を含む。プロセッサ１２０２は、マイクロプロセッサ、中央処理装置などの１つ以上の処理回路を表す。プロセッサ１２０２は、本明細書で説明する動作及びステップを実行するための命令において処理ロジックを実行するように構成される。システムバス１２１２を介してシステムメモリ１２１０のようなメモリからフェッチ又はプリフェッチされた命令は、命令キャッシュ１２０８に記憶される。命令処理回路１２０４は、命令キャッシュ１２０８にフェッチされた命令１２０５を処理し、実行のために命令を処理するように構成される。処理される命令キャッシュ１２０８からフェッチされたこれらの命令１２０５は、ループ特性予測としての１つ以上のループ特性の予測に基づいて再生のためにループバッファ回路１２０６によって検出されるループを含むことができる。
【0055】
プロセッサ１２０２及びシステムメモリ１２１０は、システムバス１２１２に結合され、プロセッサに基づくシステム１２００に含まれる周辺装置を相互結合することができる。周知のように、プロセッサ１２０２は、システムバス１２１２を介してアドレス、制御及びデータ情報を交換することにより、これらの他の装置と通信する。例えば、プロセッサ１２０２は、バストランザクション要求を、スレーブ装置の例として、システムメモリ１２１０内のメモリコントローラ１２１４に通信することができる。命令１２０５は、システムメモリ１２１０に格納され、命令処理回路１２０４による実行のためにシステムメモリ１２１０から取り出されることもできる。図１２には示されていないが、複数のシステムバス１２１２を提供することができ、各システムバスは異なるファブリックを構成する。この例では、メモリコントローラ１２１４は、システムメモリ１２１０内のメモリアレイ１２１６にメモリアクセス要求を提供するように構成されている。メモリアレイ１２１６は、データを格納するためのストレージビットセルのアレイから構成される。システムメモリ１２１０は、非限定的な例として、読み出し専用メモリ（ROM）、フラッシュメモリ、同期DRAM（SDRAM）などの動的ランダムアクセスメモリ（DRAM）、及び静的メモリ（例えば、フラッシュメモリ、静的ランダムアクセスメモリ（SRAM）など）である。
【0056】
他の装置が、システムバス１２１２に接続することができる。図１２に示すように、これらの装置は、例として、システムメモリ１２１０、１つ以上の入力装置１２１８、１つ以上の出力装置１２２０、モデム１２２２、及び１つ以上のディスプレイコントローラ１２２４を含むことができる。入力装置１２１８は、入力キー、スイッチ、音声プロセッサ等を含むがこれらに限定されない任意のタイプの入力装置を含むことができる。出力装置１２２０は、オーディオ、ビデオ、他の視覚インジケータ等を含むがこれらに限定されない任意のタイプの出力装置を含むことができる。モデム１２２２は、ネットワーク１２２６との間のデータ交換を可能にするように構成された任意の装置であることができる。ネットワーク１２２６は、有線又は無線ネットワーク、私設又は公衆ネットワーク、ローカルエリアネットワーク（LAN）、無線ローカルエリアネットワーク（WLAN）、ワイドエリアネットワーク（WAN）、BLUETOOTH（登録商標）ネットワーク、及びインターネットを含むがこれらに限定されない任意のタイプのネットワークであってもよい。モデム１２２２は、所望の任意のタイプの通信プロトコルをサポートするように構成することができる。プロセッサ１２０２は、システムバス１２１２を介してディスプレイコントローラ１２２４にアクセスして、１つ以上のディスプレイ１２２８に送られる情報を制御するように構成することもできる。ディスプレイ１２２８は、陰極線管（CRT）、液晶ディスプレイ（LCD）、プラズマディスプレイなどを含むがこれらに限定されない任意のタイプのディスプレイを含むことができる。
【0057】
図１２のプロセッサに基づくシステム１２００は、命令に従って所望される任意のアプリケーションに対してプロセッサ１２０２の命令処理回路１２０４によって実行される一組の命令１２３０を含むことができる。命令１２３０は、命令処理回路１２０４によって処理されるループを含むことができる。命令１２３０は、非過渡的なコンピュータ可読媒体１２３２の例として、システムメモリ１２１０、プロセッサ１２０２、及び／又は命令キャッシュ１２０８に格納することができる。命令１２３０は、その実行中に、完全に、又は少なくとも部分的に、システムメモリ１２１０及び／又はプロセッサ１２０２内に存在することもできる。命令１２３０は、更に、モデム１２２２を介してネットワーク１２２６を介して送信又は受信することができ、ネットワーク１２２６は非一時的コンピュータ可読媒体１２３２を含む。命令１２３０は、ループバッファ回路１２０６の機能を実行してループを検出及びキャプチャし、再生のためにループの最適化を実行するために、プロセッサ１２０２によって実行することもできる。
【0058】
非一時的コンピュータ可読媒体１２３２は単一の媒体であることが例示的な実施形態で示されているが、用語「コンピュータ可読媒体」は、命令の１つ以上のセットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むものとみなされるべきである。用語「コンピュータ可読媒体」はまた、処理装置による実行のための命令のセットを格納、符号化又は伝送することができ、処理装置に本明細書に開示される実施形態の方法のいずれか１つ以上を実行させる任意の媒体を含むものとみなされるべきである。従って、「コンピュータ読み取り可能媒体」という用語は、固体メモリ、光学媒体及び磁気媒体を含むが、これらに限定されないものとする。
【0059】
本明細書に開示される実施形態は、様々なステップを含む。本明細書に開示される実施形態のステップは、ハードウェア構成要素によって形成されてもよく、又は、汎用又は特殊用途のプロセッサをステップを実行するように命令でプログラムさせるために使用できる機械実行可能命令で実施されてもよい。あるいは、ステップは、ハードウェア及びソフトウェアの組み合わせによって実行されてもよい。
【0060】
本明細書に開示される実施形態は、本明細書に開示される実施形態によるプロセスを実行するためにコンピュータシステム（又は他の電子デバイス）をプログラムするために使用され得る、命令を記憶した機械可読媒体（又はコンピュータ可読媒体）を含むコンピュータプログラムプロダクト又はソフトウェアとして提供されてもよい。機械可読媒体は、機械（例えば、コンピュータ）により読み取り可能な形式で情報を格納又は送信する任意のメカニズムを含む。例えば、機械可読媒体は、機械可読記憶媒体（例えば、ROM、ランダムアクセスメモリ（「RAM」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、等を含む。
【0061】
特に明記されていない限り、また、前の議論から明らかなように、記述全体を通じて、「処理」、「計算」、「決定」、「表示」などの用語を使用した議論は、コンピュータシステムのレジスタ内で物理的（電子的）量として表されるデータ及びメモリを、コンピュータシステムのメモリ又はレジスタ内で同様に物理的量として表される他のデータに操作及び変換するコンピュータシステム又は同様の電子計算装置又は他のそのような情報記憶装置、送信装置又は表示装置の動作及びプロセスを指すことが理解される。
【0062】
ここで提示されるアルゴリズム及び表示装置は、本質的に特定のコンピュータ又は他の装置に関連していない。種々のシステムは、本明細書の教示に従ってプログラムと共に使用することができ、又は、必要な方法ステップを実行するために、より専門的な装置を構築することが便利であることが証明できる。これらの種々のシステムに必要な構造は、上記の説明から示される。更に、本明細書に記載される実施形態は、特定のプログラミング言語に関しては説明されない。本明細書に記載されるような実施形態の教示を実施するために、様々なプログラミング言語を使用することができることが理解されよう。
【0063】
当業者は、本明細書に開示される実施形態に関連して記載される様々な例示的論理ブロック、モジュール、回路及びアルゴリズムが、電子ハードウェア、メモリ又は別のコンピュータ可読媒体に格納され、プロセッサ又は他の処理装置によって実行される命令、又はその両方の組み合わせとして実施され得ることを更に理解されよう。本明細書に記載される分散アンテナシステムの構成要素は、例として、任意の回路、ハードウェア構成要素、集積回路（IC）、又はICチップに使用され得る。本明細書に開示されるメモリは、任意のタイプ及びサイズのメモリであり得、所望の任意のタイプの情報を格納するように構成され得る。この互換性を明確に説明するために、種々の例示的な構成要素、ブロック、モジュール、回路及びステップが、それらの機能に関して一般的に上述されている。このような機能がどのように実装されるかは、特定のアプリケーション、設計上の選択、及び／又はシステム全体に課される設計上の制約に依存する。当業者は、特定のアプリケーションごとに異なる方法で記述された機能を実装することができるが、そのような実装の決定は、本実施形態の範囲から逸脱すると解釈されるべきではない。
【0064】
本明細書に開示される実施形態に関連して記載される種々の例示的論理ブロック、モジュール、及び回路は、本明細書に記載される機能を実行するように設計されたプロセッサ、デジタル信号プロセッサ（DSP）、特定用途集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）、又は他のプログラマブルロジックデバイス、個別ゲート又はトランジスタロジック、個別ハードウェア構成要素、又はそれらの任意の組み合わせを用いて実装又は実行することができる。更に、コントローラはプロセッサであってもよい。プロセッサはマイクロプロセッサであってもよいが、代わりに、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。プロセッサは、コンピューティングデバイス（例えば、DSPとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、DSPコアと結合した１つ以上のマイクロプロセッサ、又は他の任意のそのような構成）の組み合わせとして実装されてもよい。
【0065】
本明細書に開示される実施形態は、ハードウェア及びハードウェアに格納される命令において実施され得るものであり、例えば、RAM、フラッシュメモリ、ROM、電気的プログラマブル ROM（EPROM）、電気的消去可能プログラマブルROM（EEPROM）、レジスタ、ハードディスク、リムーバブルディスク、CD－ROM、又は当技術分野で知られている任意の他の形態のコンピュータ可読媒体に存在し得る。例示的な記憶媒体はプロセッサに結合され、その結果、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができる。代替的に、記憶媒体は、プロセッサに統合されてもよい。プロセッサ及び記憶媒体は、ASIC内に配置されてよい。ASICは、リモートステーション内に存在してもよい。別の方法として、プロセッサと記憶媒体は、リモートステーション、基地局、又はサーバ内に個別のコンポーネントとして存在してもよい。
【0066】
また、本明細書の例示的な実施形態のいずれかに記載されている動作ステップは、例及び議論を提供するために記載されていることに留意されたい。記載されている動作は、図示されたシーケンス以外の多数の異なるシーケンスで実施され得る。更に、１つの動作ステップで記述された動作は、実際には多くの異なるステップで実行されてもよい。更に、例示的な実施形態で説明された１つ以上の動作ステップを組み合わせることができる。当業者は、情報及び信号が様々な技術及び技術のいずれかを用いて表現され得ることも理解するであろう。例えば、データ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、上記の説明を通じて参照され得るものであり、電圧、電流、電磁波、磁場、又は粒子、光場又は粒子、又はそれらの任意の組み合わせによって表現され得る。
【0067】
特に明示的に記載されていない限り、ここに記載されている方法は、そのステップが特定の順序で実行されることを要求するものとして解釈されることは決して意図されていない。従って、方法の請求項が、そのステップに従うべき順序を実際に記載していない場合、又はステップが特定の順序に限定されることが請求項又は説明に特に記載されていない場合は、特定の順序が推測されることは決して意図されていない。
【0068】
本発明の精神又は範囲から逸脱することなく、様々な変更及び変形を行うことができることは、当業者には明らかであろう。本発明の精神及び内容を組み込んだ開示された実施形態の変更、組み合わせ、部分的な組み合わせ及び変形は、当業者に起こり得るので、本発明は、添付の請求の範囲及びそれらの均等物の範囲内のすべてを含むと解釈されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12】
【国際調査報告】