特表 2024-544691 チップシステムおよび通信デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-03

(54)【発明の名称】チップシステムおよび通信デバイス

(51)【国際特許分類】

   H01L 23/00 20060101AFI20241126BHJP

   H01L 23/29 20060101ALI20241126BHJP

【ＦＩ】

H01L23/00 C

H01L23/30 D

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024533886

(86)(22)【出願日】2022-11-14

(85)【翻訳文提出日】2024-07-17

(86)【国際出願番号】 CN2022131597

(87)【国際公開番号】W WO2023103716

(87)【国際公開日】2023-06-15

(31)【優先権主張番号】202111479134.2

(32)【優先日】2021-12-06

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133569

【弁理士】

【氏名又は名称】野村 進

(72)【発明者】

【氏名】杜 白

(72)【発明者】

【氏名】▲姫▼ 忠礼

(72)【発明者】

【氏名】▲シェ▼ ▲飛▼

(72)【発明者】

【氏名】李 瑞琳

(72)【発明者】

【氏名】郭 ▲慶▼超

【テーマコード（参考）】

4M109

【Ｆターム（参考）】

4M109AA01

4M109BA04

4M109DB15

4M109EA02

4M109EA10

4M109EE07

(57)【要約】

本出願は、チップシステムおよび通信デバイスを開示し、チップパッケージング技術の分野に関する。チップシステムは、チップパッケージ本体および電磁遮蔽エンクロージャを含む。チップパッケージ本体は、第１の接続部を使用することによって回路基板と電気的に接続される。チップパッケージ本体は、パッケージ基板、および電気的に接続された少なくとも１つのチップを含む。電磁遮蔽エンクロージャは、導電性の第１の遮蔽構造体および導電性の第２の遮蔽構造体を含む。第１の遮蔽構造体は、パッケージ基板に接続されている。第１の遮蔽構造体に含まれる第１のキャビティは、少なくとも１つのチップを収容するように構成される。第２の遮蔽構造体の第１の端部は、回路基板もしくは回路基板のはんだパッドに接続され、または第２の遮蔽構造体の第２の端部は、第２のキャビティを形成するために第１の遮蔽構造体に接続され、または第２の遮蔽構造体の第１の端部は、回路基板もしくは回路基板のはんだパッドに接続され、第２の遮蔽構造体は、第２のキャビティを形成するために第１の遮蔽構造体を覆い、第１の接続部は、第２のキャビティにある。この解決策では、第１の接続部の電磁漏れが低減され、チップパッケージングの電磁遮蔽能力が改善される。

【特許請求の範囲】

【請求項1】

チップシステムであって、前記チップシステムはチップパッケージ本体および電磁遮蔽エンクロージャを備え、前記チップパッケージ本体は、第１の接続部を使用することによって回路基板に電気的に接続され、前記チップパッケージ本体は、パッケージ基板および少なくとも１つのチップを備え、前記パッケージ基板は、前記少なくとも１つのチップに電気的に接続され、前記電磁遮蔽エンクロージャは、第１の遮蔽構造体および第２の遮蔽構造体を備え、前記第１の遮蔽構造体と前記第２の遮蔽構造体の両方は導電性であり、
前記第１の遮蔽構造体は、前記パッケージ基板に接続され、
前記第１の遮蔽構造体は第１のキャビティを備え、前記第１のキャビティは、前記少なくとも１つのチップを収容するように構成され、
前記第２の遮蔽構造体の第１の端部は、前記回路基板上のはんだパッドに接続されるか、または前記回路基板に接続され、前記第２の遮蔽構造体の第２の端部は、前記第１の遮蔽構造体に接続されて第２のキャビティを形成するか、あるいは前記第２の遮蔽構造体の第１の端部は、前記回路基板上のはんだパッドに接続されるか、または前記回路基板に接続され、前記第２の遮蔽構造体は、前記第１の遮蔽構造体を覆い第２のキャビティを形成し、
前記第１の接続部は、前記第２のキャビティに配置される、
チップシステム。

【請求項2】

前記第１の接続部は、絶縁材料および複数の電気接続部を備え、
前記複数の電気接続部は、前記チップパッケージ本体と前記回路基板を接続するように構成され、
前記絶縁材料は、前記パッケージ基板と、前記回路基板と、前記複数の電気接続部の間の領域に充填されている、
請求項１に記載のチップシステム。

【請求項3】

前記第１の接続部は、２つの接続面を備え、前記回路基板に近い一方の接続面が第１の接続面であり、前記チップパッケージ本体に近い他方の接続面が第２の接続面であり、前記第１の接続面の幅は、前記第２の接続面の幅よりも大きい、請求項２に記載のチップシステム。

【請求項4】

前記第２の遮蔽構造体は、前記絶縁材料の側壁の全部または一部を覆う、請求項２または３に記載のチップシステム。

【請求項5】

前記はんだパッドが接地されている、請求項１から４のいずれか一項に記載のチップシステム。

【請求項6】

前記パッケージ基板は、前記はんだパッド上に配置され、前記第２の遮蔽構造体の前記第１の端部は、前記はんだパッドに電気的に接続されている、請求項５に記載のチップシステム。

【請求項7】

前記チップパッケージ本体は、ランドグリッドアレイＬＧＡパッケージング技術を使用することによって前記回路基板に電気的に接続され、前記チップパッケージ本体の接地ピンは、前記第２の遮蔽構造体に電気的に接続される、請求項６に記載のチップシステム。

【請求項8】

前記少なくとも１つのチップの各々の第１の表面は、第１の材料を使用することによって前記第１の遮蔽構造体に接続され、
前記少なくとも１つのチップのそれぞれの第２の表面は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、第２の接続部を使用することによって前記パッケージ基板の前記第１の表面に接続される、
請求項１から７のいずれか一項に記載のチップシステム。

【請求項9】

前記第２の接続部は、金属はんだであるか、または前記第２の接続部は、導電性接着剤であるか、または前記第２の接続部は、絶縁性のコロソールである、請求項８に記載のチップシステム。

【請求項10】

前記少なくとも１つのチップの各々の第１の表面は、第１の材料を使用することによって前記第１の遮蔽構造体に接続され、
前記少なくとも１つのチップのそれぞれの第２の表面は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、第２の接続部を使用することによって前記パッケージ基板の側壁に接続される、
請求項１から７のいずれか一項に記載のチップシステム。

【請求項11】

前記第２の接続部は、金属はんだであるか、または前記第２の接続部は、導電性接着剤であるか、または前記第２の接続部は、絶縁性のコロソールである、請求項９に記載のチップシステム。

【請求項12】

前記第１の遮蔽構造体は金属機械部品である、請求項１から１１のいずれか一項に記載のチップシステム。

【請求項13】

前記チップパッケージ本体は、エポキシ成形コンパウンドをさらに備え、
前記少なくとも１つのチップの各々は、前記エポキシ成形コンパウンドに埋め込まれ、
前記第１の遮蔽構造体は、前記エポキシ成形コンパウンドの外面および前記パッケージ基板の側壁を覆う、
請求項１から７のいずれか一項に記載のチップシステム。

【請求項14】

前記チップパッケージ本体は、エポキシ成形コンパウンドをさらに備え、
前記少なくとも１つのチップは、前記エポキシ成形コンパウンドに埋め込まれ、
前記少なくとも１つのチップの各々は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、前記エポキシ成形コンパウンドの外面を覆い、前記パッケージ基板の前記第１の表面まで延在する、
請求項１から７のいずれか一項に記載のチップシステム。

【請求項15】

前記第１の遮蔽構造体は、
導電性膜、金属材料、または導電性接着材料
のいずれか１つである、請求項１３または１４に記載のチップシステム。

【請求項16】

前記第２の遮蔽構造体は、
導電性膜、金属材料、または導電性接着材料
のいずれか１つである、請求項１から１５のいずれか一項に記載のチップシステム。

【請求項17】

前記複数の電気接続部は、
金属はんだボール、焼結体、金属機械部品、またはプラグ端子
のいずれか１つである、請求項２に記載のチップシステム。

【請求項18】

前記第２の遮蔽構造体は、前記第１の遮蔽構造体を完全に覆い、前記第２の遮蔽構造体と前記第１の遮蔽構造体の接触面に粘着性材料が提供される、請求項１から１７のいずれか一項に記載のチップシステム。

【請求項19】

前記第２の遮蔽構造体は、前記第１の遮蔽構造体の外側に配置され、前記第２のキャビティの少なくとも一部は、前記パッケージ基板と前記回路基板の間に配置される、請求項１から１８のいずれか１項に記載のチップシステム。

【請求項20】

通信デバイスであって、前記通信デバイスが請求項１から１９のいずれか一項に記載のチップシステムを備える、通信デバイス。

【請求項21】

前記通信デバイスは、無線周波数トランシーバであり、
前記無線周波数トランシーバは、光ファイバを通して基地局のベースバンド処理ユニットＢＢＵに接続されるように構成される、
請求項２０に記載の通信デバイス。

【請求項22】

前記少なくとも１つのチップが、中間周波数ＩＦチップである請求項２０または２１に記載の通信デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、参照によりその全体が本明細書に組み入れられる、２０２１年１２月６日付で中国国家知識産権局に出願された、「チップシステムおよび通信デバイス」という名称の中国特許出願第２０２１１１４７９１３４．２号の優先権を主張するものである。

【0002】

本出願は、チップ技術の分野に関し、特に、チップシステムおよび通信デバイスに関する。

【背景技術】

【0003】

半導体プロセスサイズが連続的に減少するにつれて、電子デバイスの様々なチップの集積は徐々に改善し、チップの動作周波数は連続的に改善する。その結果、電子デバイスの小型の導電素子または導電構造体がアンテナとなり、外部に向けて電磁放射が行われ、それによって電子デバイスに含まれ、高周波干渉によって容易に影響される高周波回路、クロック信号を使用する必要があるプロセッサ、メモリなどに電磁干渉を生じさせる。電磁放射線の影響を低減するための従来の方法は、電磁放射線を発生させる放射デバイスまたは電磁放射線によって容易に影響される敏感なデバイスのための電磁遮蔽エンクロージャを設定することである。

【0004】

図１は、従来のチップパッケージ本体の電磁遮蔽エンクロージャの図である。

【0005】

その図に示されるチップパッケージ本体は、チップ１１およびパッケージ基板１４を含む。チップ１１およびパッケージ基板１４は、はんだボールを使用することによって溶接される。電磁遮蔽エンクロージャ１３は、一般に、技術的なスタンピング構造体であり、チップ１１の上部、すなわち側面を覆い、接続部１５を使用することによってパッケージ基板１４の上面に締結される。チップ１１の上面は、放熱を加速するために、熱界面材料（Ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌ、ＴＩＭ）１２を使用することによって電磁遮蔽エンクロージャ１３と接触している。電磁遮蔽エンクロージャ１３を使用することにより、チップ１１の電磁放射が低減され得る。

【0006】

しかし、パッケージ基板１４は、はんだボール３０を使用することによってプリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）２０に接続されており、はんだボール３０の間には隙間があるため、はんだボール３０が電磁放射線の漏洩源となる。チップ１１の動作周波数が連続的に増加するにつれて、電磁放射漏れを低減するための要件が連続的に増加し、はんだボール３０によって漏れた電磁放射線は、チップの性能に深刻な影響を及ぼす可能性さえある。

【発明の概要】

【0007】

上記の問題を解決するために、本出願はチップシステムおよび通信デバイスを提供し、これは、第１の接続部の電磁漏洩を低減し、チップの電磁遮蔽能力を改善し、チップの性能を確保する。

【課題を解決するための手段】

【0008】

第１の態様によれば、本出願はチップシステムを提供する。チップシステムは、チップパッケージ本体および電磁遮蔽エンクロージャを含む。チップパッケージ本体は、第１の接続部を使用することによって回路基板と電気的に接続される。典型的な実装形態では、第１の接続部ははんだボールを含む。チップパッケージ本体は、電気的に接続されたパッケージ基板および少なくとも１つのチップを含み、電磁遮蔽エンクロージャは、導電性の第１の遮蔽構造体および導電性の第２の遮蔽構造体を含む。第１の遮蔽構造体はパッケージ基板に接続され、第１の遮蔽構造体は第１のキャビティを含み、第１のキャビティは少なくとも１つのチップを収容するように構成される。第２の遮蔽構造体の第１の端部は、回路基板に接続されるか、もしくは回路基板上のはんだパッドに接続され、第２の遮蔽構造体の第２の端部は、第２のキャビティを形成するために第１の遮蔽構造体に接続され、または第２の遮蔽構造体の第１の端部は、回路基板上のはんだパッドに接続されるか、もしくは回路基板に接続され、第２の遮蔽構造体は、第２のキャビティを形成するために第１の遮蔽構造体を覆い、第１の接続部は、第２のキャビティに配置される。

【0009】

本出願で提供されるチップシステムによれば、第１の遮蔽構造体が第２の遮蔽構造体に接続された後、形成された第２のキャビティは第１の接続部を取り囲む。第１の遮蔽構造体と第２の遮蔽構造体の両方が導電性であるため、第１の遮蔽構造体および第２の遮蔽構造体は、第１の接続部に対する電磁遮蔽を実施し、第１の接続部の電磁漏洩を低減し、電磁遮蔽能力を改善し、チップ性能を確保し、別の回路構成要素に対する電磁漏洩の影響を低減するために、遮蔽機能を共同で実施する。

【0010】

一可能な実装形態では、第１の接続部は、絶縁材料および複数の電気接続部を含み、複数の電気接続部は、チップパッケージ本体と回路基板を接続するように構成され、絶縁材料は、チップパッケージ本体のパッケージ基板と、回路基板と、複数の電気接続部の間の領域に充填される。

【0011】

一典型的な実装形態では、電気接続部ははんだボールであり、第１の接続部ははんだボールおよび絶縁材料を含み、はんだボールは、チップパッケージ本体と回路基板の間の電気接続を実施するように構成される。

【0012】

一態様では、絶縁材料は、放熱を支援するものとして機能してもよい。他の態様では、チップパッケージ本体の接続領域と回路基板の間に充填された絶縁材料が、支持の役割をさらに果たしてもよく、その結果、第２の遮蔽構造体は、絶縁材料の側壁に密接に取り付けられてもよく、より安定して信頼性が高い。加えて、チップパッケージ本体と回路基板の接続面積が大きくなり、チップパッケージ本体と回路基板との接続の安定性が改善される。

【0013】

一可能な実装形態では、絶縁材料で充填された第１の接続部は２つの接続面を含み、回路基板に近い１つの接続面は第１の接続面であり、チップパッケージ本体に近い１つの接続面は第２の接続面であり、第１の接続面の幅は第２の接続面の幅よりも大きい。すなわち、絶縁材料が充填された後、上側が狭く、下側が広いため、絶縁材料は第２の遮蔽構造体に対する支持を提供することができる。

【0014】

一可能な実装形態では、第２の遮蔽構造体は、絶縁材料の側壁の全部または一部を覆う。

【0015】

チップパッケージ本体と回路基板の接続領域に絶縁材料が充填されているとき、絶縁材料は、キャピラリの原理により充填されてもよく、第２の遮蔽構造体は、絶縁材料の側壁の全部または一部を覆い、すなわち、内部に金属はんだボールが取り囲まれている。これにより、金属はんだボールに対する電磁遮蔽を実施する。加えて、第２の遮蔽構造体が絶縁材料の縁部に接触しているとき、チップパッケージ本体の接続領域と回路基板の間に充填された絶縁材料が支持的な役割をさらに果たすことができるため、第２の遮蔽構造体は絶縁材料の側壁に密接に取り付けさせることができ、より安定して信頼性が高い。

【0016】

一可能な実装形態では、第２の遮蔽構造体の接続安定性を改善するために、第２の遮蔽構造体の第１の端部が回路基板上のはんだパッドに接続される。

【0017】

一可能な実装形態では、第２の遮蔽構造体の第１の端部は回路基板上のはんだパッドに接続され、はんだパッドは接地される。この場合、電磁遮蔽エンクロージャは、チップおよび第１の接続部の電磁遮蔽能力を改善する。

【0018】

一可能な実装形態では、パッケージ基板ははんだパッド上に配置され、第２の遮蔽構造体の第１の端部ははんだパッドに電気的に接続される。

【0019】

一可能な実装形態では、チップパッケージ本体は、ランドグリッドアレイＬＧＡパッケージング技術を使用することによって回路基板に電気的に接続され、チップパッケージ本体の接地ピンは、第２の遮蔽構造体に電気的に接続される。はんだパッドは、第２の遮蔽構造体を使用することによって第１の遮蔽構造体に電気的に接続されるため、はんだパッドが接地されると、第２の遮蔽構造体および第１の遮蔽構造体も接地され、これにより、電磁遮蔽性能を改善する。

【0020】

さらに、回路基板上の接地ピンの一部がチップパッケージ本体の輪郭によって覆われる範囲外に配置されるとき、接地ピンは、代替的に、配線を通した接地を回避し、接地線を単純化するために、はんだ付けプロセスを使用することによって第１の遮蔽構造体に電気的に接続されてもよい。

【0021】

一可能な実装形態では、少なくとも１つのチップの各々の第１の表面は、第１の材料を使用することによって第１の遮蔽構造体に接続される。少なくとも１つのチップの各々の第２の表面は、パッケージ基板の第１の表面に電気的に接続され、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の第１の表面に接続される。

【0022】

第１の材料は熱界面（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ、ＴＩＭ）材料であってもよく、熱界面材料はほとんどが可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよく、チップの第１の表面と第１の遮蔽構造体の間に充填される。一態様では、これは、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。他の態様では、これは第１の遮蔽構造体の支持を提供し、第１の遮蔽構造体の安定性が改善される。

【0023】

第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の第１の表面に締結され、第１の遮蔽構造体は、第１の材料を使用することによってチップの第１の表面にさらに締結され、これにより、第１の遮蔽構造体の安定性を改善する。第１の接続部を使用することによってパッケージ基板が回路基板に締結された後、回路基板に対する第１の遮蔽構造体の位置も固定される。

【0024】

一可能な実装形態では、第２の接続部は金属はんだであり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の第１の表面に溶接される。この場合、第１の遮蔽構造体はパッケージ基板に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。代替的に、第２の接続部は、導電性接着剤であり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の第１の表面に接続されている。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。代替的に、第２の接続部は、絶縁性のコロソールであり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の第１の表面に接続されている。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0025】

一可能な実装形態では、少なくとも１つのチップの各々の第１の表面は、第１の材料を使用することによって第１の遮蔽構造体に接続される。少なくとも１つのチップの各々の第２の表面は、パッケージ基板の第１の表面に電気的に接続される。第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の側壁に接続される。

【0026】

第１の材料は、熱界面材料であってもよく、第１の材料は、チップの第１の表面と第１の遮蔽構造体の間に充填される。一態様では、第１の材料は、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。他の態様では、第１の遮蔽構造体が支持され、第１の遮蔽構造体の接続安定性が改善される。加えて、第１の遮蔽構造体は、パッケージ基板の側壁に接続され、チップパッケージ本体を取り囲み、これにより電磁遮蔽効果を改善する。

【0027】

一可能な実装形態では、第２の接続部は金属はんだであり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の側壁に溶接される。この場合、第１の遮蔽構造体はパッケージ基板に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。代替的に、第２の接続部は、導電性接着剤であり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の側壁に接続されている。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。代替的に、第２の接続部は、絶縁性のコロソールであり、第１の遮蔽構造体は、第２の接続部を使用することによってパッケージ基板の側壁に接続されている。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0028】

一可能な実装形態では、第１の遮蔽構造体は金属機械部品である。

【0029】

金属機械部品は、溝構造を有し、パンチ形態または貫通成形である金属機械部品であってもよい。これは、本出願のこの実施形態では具体的に限定されない。溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0030】

一可能な実装形態では、チップパッケージ本体は、エポキシ成形コンパウンドをさらに含む。少なくとも１つのチップの各々は、エポキシ成形コンパウンドに埋め込まれる。第１の遮蔽構造体は、エポキシ成形コンパウンドの外面およびパッケージ基板の側壁を覆う。

【0031】

一態様では、エポキシ成形コンパウンド、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。他の態様では、エポキシ成形コンパウンドは第１の遮蔽構造体の支持を提供し、これにより第１の遮蔽構造体の接続安定性を改善する。加えて、第１の遮蔽構造体は、エポキシ成形コンパウンドの外面およびパッケージ基板の側壁を覆い、チップパッケージ本体を取り囲み、電磁遮蔽効果を改善する。

【0032】

一可能な実装形態では、チップパッケージ本体は、エポキシ成形コンパウンドをさらに含み、少なくとも１つのチップの各々は、エポキシ成形コンパウンドに埋め込まれ、少なくとも１つのチップの各々は、パッケージ基板の第１の表面に電気的に接続され、第１の遮蔽構造体は、エポキシ成形コンパウンドの外面を覆い、パッケージ基板の第１の表面まで延在する。

【0033】

一態様では、エポキシ成形コンパウンド、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。他の態様では、エポキシ成形コンパウンドは第１の遮蔽構造体の支持を提供し、これにより第１の遮蔽構造体の接続安定性を改善する。加えて、第１の遮蔽構造体は、エポキシ成形コンパウンドの外面およびパッケージ基板の側壁を覆う。これにより、使用されるエポキシ成形コンパウンドの数量を低減し、第１の遮蔽構造体の材料消費を低減する。

【0034】

一可能な実装形態では、第１の遮蔽構造体は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。

【0035】

第１の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第１の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用することによる堆積を通して生成されてもよい。第１の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0036】

一可能な実装形態では、第２の遮蔽構造体は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。

【0037】

一可能な実装形態では、第１の接続部に含まれる複数の電気接続構造体は、金属はんだボール、焼結体、金属機械部品、またはプラグ端子のいずれか１つであってもよい。代替的に、電気接続部は別の方法で実装されてもよい。本出願において、例は１つずつ本明細書では再度説明されない。

【0038】

一可能な実装形態では、第２の遮蔽構造体は、電磁遮蔽能力を改善するために、第１の遮蔽構造体を完全に覆う。第２の遮蔽構造体が導電性膜であるとき、第２の遮蔽構造体の形成の困難性がさらに低減されることができる。この場合、第２の遮蔽構造体は、粘着性材料を使用することによって第１の遮蔽構造体に接続されてもよく、すなわち、粘着性材料は、第２の遮蔽構造体と第１の遮蔽構造体の間の接触面に追加され、第２の遮蔽構造体と第１の遮蔽構造体の間の接続の安定性を改善する。

【0039】

第２の遮蔽構造体および第１の遮蔽構造体の実装形態は、同じであっても異なっていてもよい。これは、本出願では具体的には限定されない。第２の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用することによる堆積を通して生成されてもよい。第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0040】

一可能な実装形態では、第２の遮蔽構造体は、第１の遮蔽構造体の外側に配置され、第２のキャビティの少なくとも一部は、パッケージ基板と回路基板の間に配置される。

【0041】

この場合、第２の遮蔽構造体は、第１の遮蔽構造体の外側に接続されてもよく、加工および形成が容易である。第２の遮蔽構造体が第１の遮蔽構造体を覆うとき、第１の遮蔽構造体が第２の遮蔽構造体に接続される位置は、内側遮蔽構造体および外側遮蔽構造体を含み、これにより電磁遮蔽性能を改善する。第２のキャビティは、パッケージ基板と回路基板の間に配置され、第１の接続部を収容して、第１の接続部に電磁遮蔽を実装するように構成される。

【0042】

第２の態様によれば、本出願は、通信デバイスをさらに提供する。通信デバイスは、前述の実装形態で提供されるチップシステムを含む。通信デバイスに含まれるチップパッケージ本体は、電磁遮蔽に対する高い要求を有する。そのため、チップパッケージ本体がＰＣＢに実装されるときには、チップパッケージ本体に対してより包括的かつ完全に電磁遮蔽が行われる必要がある。

【0043】

本出願で提供される通信デバイスに含まれる電磁遮蔽エンクロージャは、第１の接続部の電気接続部に電磁遮蔽を実装し、第１の接続部の電気接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽能力を改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減することができる。したがって、通信デバイスの性能がさらに改善される。

【0044】

一可能な実装形態では、通信デバイスは無線周波数トランシーバである。無線周波数トランシーバは、光ファイバを通して基地局のベースバンド処理ユニット（Ｂａｓｅ ｂａｎｄ Ｕｎｉｔ、ＢＢＵ）に接続される。ＢＢＵは、無線周波数トランシーバによって送信されたデータを処理し、送信されるデータを無線周波数トランシーバに送信するように構成される。本出願の技術的解決策によれば、チップパッケージ本体上の電磁遮蔽能力が改善され、無線周波数トランシーバの動作性能がさらに改善される。

【0045】

一可能な実装形態では、少なくとも１つのチップは中間周波数チップを含む。中間周波数チップは、無線周波数トランシーバの中間周波数回路に適用される。

【図面の簡単な説明】

【0046】

【図1】従来の電磁遮蔽エンクロージャの図である。

【図2A】本出願の一実施形態によるチップシステムの断面図である。

【図2B】本出願の一実施形態による図２Ａに対応する側面図である。

【図3】本出願の一実施形態による別のチップシステムの断面図である。

【図4A】本出願の一実施形態による図３の領域Ａの拡大図である。

【図4B】本出願の一実施形態による図３に対応する上面図である。

【図4C】本出願の一実施形態による別のチップシステムの断面図である。

【図5】本出願の一実施形態によるシミュレーション試験の波形図である。

【図6】本出願の一実施形態による引き続き別のチップシステムの断面図である。

【図7】本出願の一実施形態によるなおさら別のチップシステムの断面図である。

【図8】本出願の一実施形態による別のチップシステムの断面図である。

【図9】本出願の一実施形態による引き続き別のチップシステムの断面図である。

【図10】本出願の一実施形態によるなおさら別のチップシステムの断面図である。

【図11】本出願の一実施形態による別のチップシステムの断面図である。

【図12】本出願の一実施形態による引き続き別のチップシステムの断面図である。

【図13A】本出願の一実施形態による図１２に対応する断面図１である。

【図13B】本出願の一実施形態による図１２に対応する断面図２である。

【図14】本出願の一実施形態による図１２に対応する側面図１である。

【図15A】本出願の一実施形態による図１２に対応する断面図３である。

【図15B】本出願の一実施形態による図１２に対応する断面図４である。

【図16A】本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図１である。

【図16B】本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図２である。

【図17】本出願の一実施形態による無線周波数トランシーバシステムの図である。

【発明を実施するための形態】

【0047】

本出願の実施形態で提供される技術的解決策を当業者に、より良く理解させるために、本出願で提供される技術的解決策の適用シナリオが以下で最初に説明される。

【0048】

チップの動作周波数が連続的に改善するにつれて、電磁干渉を低減するための要件が増大する。したがって、チップパッケージ本体の性能を改善するため、電磁放射漏れを低減するために、チップパッケージ本体に対してより包括的に電磁遮蔽が行われる必要がある。

【0049】

チップパッケージ本体は、チップおよびパッケージ基板を含む。チップは、中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）チップ、無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、ＲＦ）チップ、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）、グラフィック処理装置（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）、ニューラルネットワーク処理装置（Ｎｅｕｒａｌ ｎｅｔｗｏｒｋ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＮＰＵ）などを含むが、これらに限定されない。

【0050】

例えば、チップパッケージ本体は、はんだボールを使用することによってＰＣＢに接続される。引き続き図１を参照されたい。各はんだボール３０の間には隙間が存在するため、はんだボール３０は電磁放射線の漏洩源となり、チップ１１の性能に影響を及ぼし、クロック信号を使用する必要がある電子デバイス、プロセッサ、メモリなどに含まれる高周波回路への電磁干渉をさらに引き起こす。

【0051】

上記の技術的問題を解決するために、本出願はチップシステムおよび通信デバイスを提供する。チップシステムは、チップパッケージ本体および電磁遮蔽エンクロージャを含み、チップパッケージ本体は、第１の接続部を使用することによって回路基板に電気的に接続され、チップパッケージ本体は、パッケージ基板、および少なくとも１つのチップを含む。パッケージ基板は、少なくとも１つのチップに電気的に接続される。電磁遮蔽エンクロージャは、導電性の第１の遮蔽構造体および導電性の第２の遮蔽構造体を含む。第１の遮蔽構造体はパッケージ基板に接続され、第１の遮蔽構造体の第１のキャビティは少なくとも１つのチップを収容するように構成され、第２の遮蔽構造体の第１の端部は回路基板または回路基板上のはんだパッドに接続され、第２の遮蔽構造体の第２の端部は第１の遮蔽構造体に接続されて第２のキャビティを形成するか、または、第２の遮蔽構造体の第１の端部は、回路基板または回路基板上のはんだパッドに接続され、第２の遮蔽構造体は、第１の遮蔽構造体を覆って第２のキャビティを形成する。第１の接続部は、第２のキャビティに配置される。本出願で提供される電磁遮蔽エンクロージャを使用することにより、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0052】

本出願における技術的解決策を当業者に、より良く理解させるために、以下は、本出願の実施形態における添付図面を参照して、本出願の実施形態における技術的解決策を説明する。

【0053】

本出願における用語「第１の」および「第２の」は説明に用いようと考えられているのにすぎず、示されている技術的特徴の相対的重要度を示したり示唆したり、示されている技術的特徴の数量を暗示的に示したりするものとしては当然理解されない。

【0054】

加えて、本出願では、「上へ」や「下へ」などの向きの用語は、添付の図面の構成要素に対して概略的に配置された向きを含み得るが、これらに限定されない。これらの方向用語は、相対的な概念であり、相対的な説明および明確化のために使用され、添付の図面における構成要素の配置方向の変化に基づいて、それに応じて変更され得ることを理解されたい。

【0055】

本出願では、特に明示的に指定および限定されない限り、「接続」という用語は、広義に理解されるべきである。例えば、「接続」は、固定接続、着脱可能な接続、もしくは一体型接続であってもよく、または直接接続であっても、もしくは中間媒体を通した間接接続であってもよい。

【0056】

チップパッケージ本体は、１つのチップを含んでいてもよいし、複数のチップを含んでいてもよい。説明を容易にするために、以下の実施形態では、チップパッケージ本体が１つのチップを含む一例を使用することによって説明される。

【0057】

図２Ａは、本出願の一実施形態によるチップシステムの断面図である。

【0058】

その図に示されるチップパッケージ本体は、チップ１１およびパッケージ基板１４を含む。

【0059】

パッケージ基板１４は、複数の導電層を含む回路基板であってもよく、パッケージ基板１４の上面および下面の両方に露出したはんだパッド構造体が配置される。

【0060】

チップ１１は、パッケージ基板１４に電気的に接続されている。一可能な実装形態では、チップ１１の表面は金属バンプを含み、チップ１１およびパッケージ基板１４は溶接され、はんだはスズ含有合金はんだであってもよい。はんだペーストが基板の表面に印刷され、チップと基板の間の接続がリフローはんだ付け方式で実施される。

【0061】

チップパッケージ本体がＰＣＢ ２０に溶接されると、本出願で提供される電磁遮蔽エンクロージャは、チップパッケージ本体に電磁遮蔽を実装するために使用される。電磁遮蔽エンクロージャは、第１の遮蔽構造体１３および第２の遮蔽構造体１６を含む。

【0062】

第１の遮蔽構造体１３と第２の遮蔽構造体１６は、いずれも導電性構造体である。

【0063】

第１の遮蔽構造体１３はパッケージ基板１４に接続され、第１の遮蔽構造体１３は第１の内部キャビティを含み、チップ１１は第１の遮蔽構造体１３の第１の内部キャビティに配置される。

【0064】

第２の遮蔽構造体１６は、第１の遮蔽構造体１３の外側に配置され、第２のキャビティの少なくとも一部は、パッケージ基板と回路基板の間に配置される。この場合、第２の遮蔽構造体は、第１の遮蔽構造体の外側に接続されてもよく、加工および形成が容易である。第２の遮蔽構造体が第１の遮蔽構造体を覆うとき、第１の遮蔽構造体が第２の遮蔽構造体に接続される位置は、内側遮蔽構造体および外側遮蔽構造体を含み、これにより電磁遮蔽性能を改善する。第２のキャビティは、パッケージ基板と回路基板の間に配置され、第１の接続部を収容して、第１の接続部に電磁遮蔽を実装するように構成される。

【0065】

チップパッケージ本体は、第１の接続部を使用することによってＰＣＢ ２０に電気的に接続されている。

【0066】

第１の接続部は、複数の電気接続部を含む。電気接続部は、第１の接続部とＰＣＢ ２０の間の電気接続を実施するために、金属はんだボール、焼結体、金属機械部品、プラグ端子などを含んでもよいし、別の電気接続部であってもよい。これは、本出願のこの実施形態では具体的に限定されない。以下では、第１の接続部の電気接続部が金属はんだボール３０である一例を使用することによって説明が提供される。

【0067】

図２Ｂは、本出願の一実施形態による図２Ａに対応する側面図である。

【0068】

図２Ｂは、外部観察の図である。図２Ａおよび図２Ｂを共に参照されたい。第２の遮蔽構造体１６の第１の端部は、回路基板２０に接続されるか、または回路基板２０上のはんだパッド２０１に接続され、第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されて第２のキャビティを形成し、第２の遮蔽構造体１６は、パッケージ基板の側面を完全に覆い、第１の接続部分を、第２の遮蔽構造体１６を取り囲むことによって形成された第２のキャビティの中にする。この場合、図２Ｂに示される外部観察図では、第１の接続部は、第２の遮蔽構造体１６によって完全に遮蔽されている。

【0069】

この場合、第１の遮蔽構造体１３と第２の遮蔽構造体１６とによって形成される電磁遮蔽エンクロージャは、チップパッケージ本体および第１の接続部を共に覆う。これにより、第１の接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保し、別の回路構成要素への電磁漏洩の影響を低減する。

【0070】

いくつかの他の可能な実装形態では、第２の遮蔽構造体１６は、材料が節約されることができるように、パッケージ基板の側面を部分的に覆う。

【0071】

以下では、具体的な実装形態を参照して説明を提供する。

【0072】

図３は、本出願の一実施形態による別のチップシステムの断面図である。

【0073】

本出願のこの実施形態におけるパッケージ基板１４およびＰＣＢ ２０は、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、ＢＧＡ）パッケージング方式またはランドグリッドアレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ、ＬＧＡ）パッケージング方式で接続されてもよい。

【0074】

ＢＧＡパッケージング方式が使用されるとき、パッケージ基板１４とＰＣＢ ２０の間の複数のはんだボールがアレイを形成し、パッケージ基板とＰＣＢ ２０の間に分散され、その結果、ＰＣＢ ２０はチップパッケージ本体と通信する。

【0075】

ＬＧＡパッケージング方式が使用されるとき、チップパッケージ本体がＰＣＢ ２０に接続されるときに必要な接点はＰＣＢ ２０上に配置され、パッケージ基板の下側は格子状接続端部を覆う。ＰＣＢ ２０は、点接触技術を使用することによってチップパッケージ本体と通信する。ＰＣＢ ２０はピンを提供し、それはＢＧＡパッケージのはんだボールに取って代わり得る。

【0076】

説明を簡単にするために、以下では一例としてＢＧＡパッケージを使用する。この場合、図３の第１の接続部の複数の電気接続部は、具体的には、複数の金属はんだボール３０である。本出願のこの実施形態では、金属はんだボールの数量および配置方式は特に限定されない。いくつかの他の実施形態では、ＬＧＡパッケージング方式が使用されるとき、第１の接続部はピンおよび接点を含むことが理解されよう。本出願のこの実施形態では、詳細は説明されない。

【0077】

チップ１１の第１の表面は、第１の材料１２を使用することによって第１の遮蔽構造体１３に締結されている。

【0078】

一可能な実装形態では、第１の材料１２は熱界面（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ、ＴＩＭ）材料である。熱界面材料は、ほとんどが可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよい。熱界面材料がチップ１１の第１の表面と第１の遮蔽構造体１３の間に充填されると、一態様では、放熱を支援されることができ、その結果、チップ１１が動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導され、他の態様では、第１の遮蔽構造体１３の安定性を改善するため、第１の遮蔽構造体１３のための支持が提供される。

【0079】

チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。

【0080】

具体的には、チップ１１の表面は金属バンプを含み、パッケージ基板１４の上面にははんだパッドを含み、パッケージ基板１４の表面にははんだペーストが印刷され、チップ１１とパッケージ基板１４とのはんだ付けはリフローはんだ付け方式で実装される。

【0081】

いくつかの実施形態では、接続安定性を改善するために、チップ１１とパッケージ基板１４の間にアンダーフィル（ｕｎｄｅｒｆｉｌｌ）材料が注入され得る。アンダーフィル材料は、絶縁材料である。アンダーフィル材料の特定のタイプは、本出願のこの実施形態では限定されず、例えば、エポキシ樹脂であってもよい。

【0082】

第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の第１の表面に締結されている。

【0083】

第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の第１の表面に締結されており、第１の遮蔽構造体１３は、第１の材料１２を使用することによってチップ１１の第１の表面にさらに締結されているので、第１の遮蔽構造体１３の安定性が改善される。第１の接続部を使用することによってパッケージ基板２０が回路基板に締結された後、回路基板に対する第１の遮蔽構造体１３の位置が固定される。

【0084】

この場合、第１の遮蔽構造体１３は金属機械部品であり、金属機械部品はパンチ形状であってもよいし、貫通鋳造であってもよい。これは、本出願のこの実施形態では具体的に限定されない。金属機械部品は溝構造を有し、溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0085】

一可能な実装形態では、第２の接続部１５は金属はんだであり、第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の第１の表面に溶接される。この場合、第１の遮蔽構造体１３はパッケージ基板１４に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。

【0086】

別の可能な実装形態では、第２の接続部１５は導電性接着剤であり、第１の遮蔽構造体１３は第２の接続部１５を使用することによってパッケージ基板１４の第１の表面に締結される。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。

【0087】

引き続き別の可能な実装形態では、第２の接続部は絶縁性のコロソールであり、第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の第１の表面に締結される。これにより、製造の難易度が低減され、第１の遮蔽構造体１３がパッケージ基板に確実に接続されることができる。

【0088】

パッケージ基板１４の下面は、金属はんだボール３０を使用することによってＰＣＢ ２０に電気的に接続されている。具体的には、基板回路１４とＰＣＢの間の電気接続は、リフローはんだ付けプロセスを使用することによって実施され得る。

【0089】

ＰＣＢ ２０は、複数の回路層を含む。図に示されるＰＣＢは単なる一例であり、本出願の技術的解決策に対する限定を構成するものではない。

【0090】

ＰＣＢ上にはんだパッド２０１がある。はんだパッド２０１は、金属はんだパッドである。はんだパッド２０１は、ＰＣＢの接地回路層に接続される。はんだパッド２０１は、めっきスルーホール構造またはスロット付き電気めっき構造の方式で接地回路層に接続されてもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0091】

電気接続部、すなわち図中の金属はんだボール３０に加えて、第１の接続部は、絶縁材料１７をさらに含む。

【0092】

チップパッケージ本体と回路基板２０の接続領域には絶縁材料１７が充填されており、すなわちパッケージ基板１４の下面とＰＣＢ ２０の接続領域には絶縁材料１７が充填されている。

【0093】

絶縁材料１７は、アンダーフィル（ｕｎｄｅｒｆｉｌｌ）材料、例えばエポキシ樹脂材料であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0094】

絶縁材料１７は、複数の金属はんだボール間にできるだけ多くの隙間で充填されてもよいし、またはチップパッケージ本体と回路基板２０の接続領域の縁部のみに絶縁材料１７が充填される。

【0095】

図に示された第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、チップ１１および第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力をさらに改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0096】

この場合、第２の遮蔽構造体１６は、内側で金属はんだボール３０を包囲して、金属はんだボール３０に対する電磁遮蔽を実施する。

【0097】

絶縁材料１７は、支持の役割をさらに果たすことができ、その結果、第２の遮蔽構造体は、絶縁材料の側壁に密接に取り付けられてもよく、より安定して信頼性が高い。

【0098】

第２の遮蔽構造体１６は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。これは、本出願のこの実施形態では具体的に限定されない。

【0099】

第２の遮蔽構造体１６が導電性膜であるとき、導電性膜はスプレーを通して形成されてもよい。

【0100】

第２の遮蔽構造体１６が金属材料からなるとき、金属材料は、金属スパッタ堆積を通して生成されてもよく、電気めっきプロセスを使用することによって堆積を通して形成されてもよい。金属材料は、銅、銀、または別の金属材料であってもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0101】

第２の遮蔽構造体１６が導電性接着材料であるとき、導電性接着材料はコーティングを通して形成されてもよい。一般的に使用される導電性接着材料は、金属銀を含む導電性接着材料、すなわち導電性銀接着剤であり得る。

【0102】

図４Ａは、本出願の一実施形態による図３の領域Ａの拡大図である。

【0103】

絶縁材料１７が充填されると、絶縁材料１７によって形成された側壁は上下方向の外側に延在する。

【0104】

この場合、絶縁材料１７が充填された第１の接続部は２つの接続面を含み、回路基板に近い一方の接続面が第１の接続面であり、チップパッケージ本体に近い他方の接続面が第２の接続面である。

【0105】

第１の接続面の幅は、第２の接続面の幅よりも大きい。すなわち、絶縁材料１７の上側は狭く、下側は広い。

【0106】

第２の遮蔽構造体１６の材料が導電性膜の実装形態であるとき、導電性膜は、第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に包囲するために、絶縁材料１７の側壁をスプレーし、そこに依存することを通して形成されてもよい。

【0107】

第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用することによる堆積を通して形成されてもよく、または第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に取り囲むように、絶縁材料１７の側壁に依存することによって形成されてもよい。

【0108】

第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料は、第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に取り囲むために、絶縁材料１７の側壁をコーティングし、そこに依存することを通して形成されてもよい。

【0109】

結論として、絶縁材料１７の側壁は、第２の遮蔽構造体１６に対する支持を提供し得る。加えて、絶縁材料１７は、代替的に、ＰＣＢとパッケージ基板の間の接続を補強してもよい。

【0110】

以下の添付図面および本出願の説明における絶縁材料１７は、図４Ａの充填方式である。詳細は１つずつ説明されない。

【0111】

図４Ｂは、本出願の一実施形態による図３に対応する上面図である。

【0112】

図４Ｂに示される上面図は、上面画角の断面図である。第１の遮蔽構造体１３、第２の遮蔽構造体１６、およびＰＣＢ ２０は共にキャビティを形成する。第２の遮蔽構造体１６は、パッケージ基板１４の側面を完全に覆い、第１の接続部を第２の遮蔽構造体１６を取り囲むことによって形成されるキャビティの中にする。

【0113】

図４Ｂに示されるはんだパッドは、チップパッケージ本体を取り囲み、第２の遮蔽構造体１６の接続安定性を改善し、電磁遮蔽エンクロージャの電磁遮蔽能力を改善するために、第２の遮蔽構造体１６の第１の端部に完全に締結されるように構成される。

【0114】

いくつかの他の実施形態では、はんだパッドは、材料を節約するために、チップパッケージ本体によって取り囲まれなくてもよい。

【0115】

この場合、第１の遮蔽構造体１３と第２の遮蔽構造体１６とによって形成される電磁遮蔽エンクロージャは、チップパッケージ本体および第１の接続部を共に覆う。これにより、第１の接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保し、別の回路構成要素への電磁漏洩の影響を低減する。

【0116】

図４Ｃは、本出願の一実施形態による別のチップパッケージ本体の電磁遮蔽エンクロージャの断面図である。

【0117】

この実装形態では、電磁遮蔽エンクロージャの第２の遮蔽構造体１６は導電性膜であり、導電性膜は第２の遮蔽構造体１３をさらに完全に覆ってもよい。この場合、第２の遮蔽構造体１６は、粘着性（Ｃｏｈｅｎｓｉｖｅ）材料を使用することによって第１の遮蔽構造体１３に接続されてもよく、すなわち、粘着性材料は、第２の遮蔽構造体１６と第１の遮蔽構造体１３の間の接触面に追加され、第２の遮蔽構造体１６と第１の遮蔽構造体１３の間の接続の安定性を改善する。

【0118】

以下では、特定の試験データを参照して、図３に示される電磁遮蔽エンクロージャの技術的効果について説明する。

【0119】

図５は、本出願の一実施形態によるシミュレーション試験の波形図である。

【0120】

図示されたシミュレーション試験の波形は、図３および図１の解決策がそれぞれ使用されたときの２ ＧＨｚから１０ ＧＨｚの周波数帯域における遮蔽効果を示している。

【0121】

遮蔽効果は、遮蔽本体による電磁波の減衰を示す。遮蔽本体は、通常、電磁波強度を本来の強度の１００分の１から、１０００から１０，０００分の１まで減衰させることができるので、通常、デシベル（ｄＢ）で表される。

【0122】

図５のシミュレーション試験のデータは、下記表１に対応する。

【0123】

【表1】

【0124】

図１に示される従来技術と比較して、本出願のこの実施形態では、電磁遮蔽エンクロージャを使用することによって遮蔽効果が約７ ｄＢから８ ｄＢ増加させ得ることが分かり得る。すなわち、はんだボールの電磁漏洩が低減されることができ、それによってチップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保する。

【0125】

以下では、電磁遮蔽エンクロージャの他の実装形態について説明する。

【0126】

図６は、本出願の一実施形態による引き続き別のチップシステムの断面図である。

【0127】

チップ１１の第１の表面は、第１の材料１２を使用することによって第１の遮蔽構造体１３に接続されている。チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の側壁に締結されている。

【0128】

一可能な実装形態では、第１の材料１２は熱界面材料であってもよく、熱界面材料はチップ１１の第１の表面と第１の遮蔽構造体の間に充填される。一態様では、熱界面材料は、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。他の態様では、第１の遮蔽構造体の支持が提供され、第１の遮蔽構造体の安定性が改善される。加えて、第１の遮蔽構造体がパッケージ基板の側壁に締結され、その結果、チップパッケージ本体の側面が囲まれ、これによって電磁遮蔽効果を改善する。

【0129】

一可能な実装形態では、第２の接続部１５は金属はんだであり、第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の側壁に溶接される。この場合、第１の遮蔽構造体１３はパッケージ基板１４に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。

【0130】

別の可能な実装形態では、第２の接続部１５は導電性接着剤であり、第１の遮蔽構造体１３は第２の接続部１５を使用することによってパッケージ基板１４の側壁に締結される。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。

【0131】

引き続き別の可能な実装形態では、第２の接続部１５は絶縁性のコロソールであり、第１の遮蔽構造体１３は、第２の接続部１５を使用することによってパッケージ基板１４の側壁に締結される。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0132】

第２の遮蔽構造体１６の第１の端部が、はんだパッド２０１に接続されている。はんだパッド２０１が接地され、その結果、チップおよび第１の接続部に対する電磁遮蔽の電磁遮蔽能力が改善される。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0133】

図７は、本出願の一実施形態によるなおさら別のチップシステムの断面図である。

【0134】

図に示されている実装形態と図６に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0135】

絶縁材料１７は、チップパッケージ本体と回路基板２０と複数の金属はんだボール３０の間に充填されており、すなわち絶縁材料１７は、パッケージ基板１４の下面とＰＣＢ ２０の間の隙間に充填されている。

【0136】

絶縁材料１７は、アンダーフィル（ｕｎｄｅｒｆｉｌｌ）材料、例えばエポキシ樹脂材料であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0137】

絶縁材料１７は、チップパッケージ本体と回路基板２０と複数の金属はんだボールの間の隙間をできるだけ埋めてもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみに絶縁材料１７を充填してもよい。

【0138】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、それによって、チップおよび第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0139】

結論として、本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0140】

以下では、別の電磁遮蔽エンクロージャの実装形態について説明する。

【0141】

図８は、本出願の一実施形態による別のチップシステムの断面図である。

【0142】

図８に示されるチップパッケージ本体は、エポキシ成形コンパウンド１８をさらに含み、エポキシ成形コンパウンド１８にチップ１１が埋め込まれている。

【0143】

チップ１１は、パッケージ基板１４の第１の表面に電気的に接続され、第１の遮蔽構造体は、エポキシ成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆う。

【0144】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0145】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0146】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用することによる堆積を通して形成されてもよく、代替的に金属材料は、スタンピングまたは鋳造を通して形成される金属機械部品であってもよい。

【0147】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0148】

一態様では、エポキシ成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。別の態様において、エポキシ成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３がエポキシ成形コンパウンド１８に対して形成されることを可能にする。

【0149】

第１の遮蔽構造体１３は、エポキシ成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を取り囲み、これによって電磁遮蔽効果を改善する。

【0150】

チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。

【0151】

一可能な実装形態では、チップ１１の表面は金属バンプを含み、パッケージ基板１４の上面にははんだパッドを含み、パッケージ基板１４の表面にははんだペーストが印刷され、チップ１１およびパッケージ基板１４はリフローはんだ付け方式で溶接される。いくつかの実施形態では、接続安定性を改善するために、チップ１１とパッケージ基板１４の間にアンダーフィル材料が注入され得る。アンダーフィル材料は、絶縁材料である。アンダーフィル材料の特定のタイプは、本出願のこの実施形態では限定されず、例えば、エポキシ樹脂であってもよい。

【0152】

パッケージ基板１４の下面は、金属はんだボール３０を使用することによってＰＣＢ ２０に電気的に接続されている。具体的には、基板回路１４は、リフローはんだ付けプロセスを使用することによってＰＣＢに電気的に接続され得る。

【0153】

ＰＣＢ上にはんだパッド２０１がある。はんだパッド２０１は、金属はんだパッドである。はんだパッド２０１は、ＰＣＢの接地回路層に接続される。はんだパッド２０１は、めっきスルーホール構造またはスロット付き電気めっき構造を通してＰＣＢの接地回路層に接続されてもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0154】

第２の遮蔽構造体１６は、内側で金属はんだボール３０を取り囲み、これは金属はんだボール３０に対する電磁遮蔽を実施する。第２の遮蔽構造体および第１の遮蔽構造体の実装形態は、同じであっても異なっていてもよい。これは、本出願では具体的には限定されない。

【0155】

第２の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用することによる堆積を通して生成されてもよい。第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0156】

図９は、本出願の一実施形態による引き続き別のチップシステムの断面図である。

【0157】

図に示されている実装形態と図８に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0158】

チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボールの間の領域は、絶縁材料１７で充填され、すなわちパッケージ基板１４の下面とＰＣＢ ２０の間の隙間には、絶縁材料１７が充填されている。

【0159】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0160】

絶縁材料１７は、チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボールの間の領域を可能な限り充填してもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみを充填してもよい。

【0161】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部が、はんだパッド２０１に接続されている。はんだパッド２０１の接地は、チップおよび第１の接続部のための電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0162】

結論として、本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0163】

以下では、引き続き別のチップパッケージ本体の電磁遮蔽エンクロージャの図について説明する。

【0164】

図１０は、本出願の一実施形態によるなおさら別のチップシステムの断面図である。

【0165】

図１０に示される電磁遮蔽エンクロージャと図８の電磁遮蔽エンクロージャとの違いは、第１の遮蔽構造体１３がエポキシ成形コンパウンド１８の外面を覆い、パッケージ基板１４の第１の表面まで延在することにある。

【0166】

一態様では、エポキシ成形コンパウンド１８は、チップ１１が動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。他の態様では、エポキシ成形コンパウンド１８は第１の遮蔽構造体１３の支持を提供し、これにより第１の遮蔽構造体を締結する安定性を改善する。加えて、第１の遮蔽構造体は、エポキシ成形コンパウンドの外面およびパッケージ基板の側壁を覆う。図８の実装形態と比較して、使用されるエポキシ成形コンパウンド１８の数量が低減され、第１の遮蔽構造体１３の材料消費が低減される。

【0167】

第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用することによる堆積を通して生成されてもよい。第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0168】

第２の遮蔽構造体１６の第１の端部はＰＣＢ ２０上のはんだパッド２０１に接続され、はんだパッド２０１は接地されて、チップおよび金属はんだボールのための電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。この場合、第２の遮蔽構造体１６は、パッケージ基板１４の側面をさらに覆う。

【0169】

第２の遮蔽構造体１６および第１の遮蔽構造体１３の実装形態は、同じであっても異なっていてもよい。これは、本出願のこの実施形態では具体的に限定されない。第２の遮蔽構造体１６が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体１６が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用することによる堆積を通して生成されてもよい。第２の遮蔽構造体１６が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0170】

図１１は、本出願の一実施形態による別のチップシステムの断面図である。

【0171】

図に示されている実装形態と図１０に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0172】

チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボール３０の間の領域は、絶縁材料１７で充填され、すなわちパッケージ基板１４の下面とＰＣＢ ２０の間の隙間領域には、絶縁材料１７が充填されている。

【0173】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0174】

絶縁材料１７は、チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボール３０の間の領域を可能な限り充填してもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみを充填してもよい。

【0175】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、それによって、チップおよび第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0176】

結論として、本出願で提供される電磁遮蔽エンクロージャを使用することにより、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、それによって、チップパッケージ本体の電磁遮蔽能力を改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0177】

以下では、別のチップシステムの実装形態について説明する。

【0178】

図１２は、本出願の一実施形態による引き続き別のチップシステムの断面図である。

【0179】

図１２は、ｘ軸およびｙ軸が配置される平面の上面図である。ＰＣＢ ２０上のはんだパッド２０１およびピンの位置を表示するために、チップパッケージ本体１０は中実ブロックを使用することによって表され、図１２は第１の遮蔽構造体および第２の遮蔽構造体を示さない。

【0180】

チップパッケージ本体１０は、チップおよびパッケージ基板を含む。パッケージ基板ははんだパッド２０１上に配置され、第２の遮蔽構造体の第１の端部ははんだパッド２０１に電気的に接続され、第２の遮蔽構造体の第２の端部は第１の遮蔽構造体に電気的に接続されている。

【0181】

ＰＣＢ ２０上のピンは、第１のピン２０２および接地ピン２０３を含む。第１のピン２０２および接地ピン２０３の具体的な分布および量は、本出願では特に限定されない。第１のピン２０２は信号伝送ピンであり、接地ピン２０３は接地されるように構成されている。

【0182】

ｘ軸およびｙ軸が配置される平面上の第１のピン２０２の投影は、チップパッケージ本体１０の輪郭が覆う範囲内にある。ｘ軸およびｙ軸が配置される平面上の接地ピン２０３の投影は、チップパッケージ本体１０の輪郭によって覆われる範囲内に部分的にあるか、またはチップパッケージ本体１０の輪郭によって覆われる範囲外に完全にある。本出願では、接地ピン２０３が、チップパッケージ本体１０の輪郭によって覆われる範囲内に部分的にある一例が説明のために使用される。

【0183】

ｘ軸およびｙ軸が配置される平面上のはんだパッド２０１の両側の投影、チップパッケージ本体１０の輪郭によって覆される範囲外にある。はんだパッド２０１の両側から延在する領域、すなわち図に示される領域Ｂおよび領域Ｂ１は、はんだ付けプロセスを使用することによってはんだパッド２０１と第１の遮蔽構造体の間の電気的接続を実施するために使用される。領域Ｂおよび領域Ｂ１の具体的な面積は、本出願のこの実施形態では限定されない。

【0184】

図中の領域Ｃおよび領域Ｃ１は、チップパッケージ本体１０とＰＣＢ ２０が電気信号を使用することによって接続される領域である。一可能な実装形態では、ＬＧＡパッケージング方式が使用されるとき、チップパッケージ本体１０がＰＣＢ ２０に接続されるときに必要な接点はＰＣＢ ２０上に配置され、パッケージ基板の下側は格子状接続端部を覆う。ＰＣＢ ２０は、点接触技術を使用することによってチップパッケージ本体と通信する。ＰＣＢ ２０はピンを提供し、それはＢＧＡパッケージのはんだボールに取って代わり得る。

【0185】

領域は、絶縁材料で充填されてもよい。絶縁材料は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料は、キャピラリの原理によりギャップを充填し得る。

【0186】

いくつかの他の実施形態では、領域は絶縁材料で充填されなくてもよい。

【0187】

図１３Ａは、本出願の一実施形態による図１２に対応する断面図１である。

【0188】

図１３Ａは、ｘ軸およびｚ軸が配置される平面の断面図である。

【0189】

はんだパッド２０１の両側から延在する領域、すなわち図に示される領域Ｂおよび領域Ｂ１は、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６を形成するために使用され、その結果、はんだパッド２０１は第１の遮蔽構造体１３に電気的に接続される。

【0190】

すなわち、第２の遮蔽構造体１６の一端ははんだパッド２０１に接続され、他端は第１の遮蔽構造体１３に接続されている。

【0191】

チップ１１の第１の表面は、第１の材料１２を使用することによって第１の遮蔽構造体１３に締結されている。

【0192】

一可能な実装形態では、第１の材料１２はＴＩＭ材料であり、ＴＩＭ材料は大部分が可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよい。ＴＩＭ材料がチップ１１の第１の表面と第１の遮蔽構造体１３の間に充填されると、一態様では、放熱を支援されることができ、その結果、チップ１１が動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導され、他の態様では、第１の遮蔽構造体１３のための支持が提供され、それによって、第１の遮蔽構造体１３の安定性を改善する。

【0193】

この場合、第１の遮蔽構造体１３は金属機械部品であり、金属機械部品はパンチ形状であってもよいし、貫通鋳造であってもよい。これは、本出願のこの実施形態では具体的に限定されない。金属機械部品は溝構造を有し、溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0194】

はんだパッド２０１は、第２の遮蔽構造体１６を使用することによって第１の遮蔽構造体１３に電気的に接続されるため、はんだパッド２０１が接地されると、第２の遮蔽構造体１６および第１の遮蔽構造体１３も接地され、これにより、電磁遮蔽性能を改善する。

【0195】

さらに、ＰＣＢ ２０上の接地ピン２０３は、チップパッケージ本体１０の輪郭の範囲外に部分的に配置されているので、接地ピン２０３は、代替的に、はんだ付けプロセスを使用することによって第１の遮蔽構造体１３に電気的に接続されて、配線を通したＰＣＢ ２０上の接地を回避し得、これにより接地線が簡略化される。

【0196】

図１３Ｂは、本出願の一実施形態による図１２に対応する断面図２である。

【0197】

図１３Ｂは、ｘ軸およびｚ軸が位置すされる平面の断面図である。この実装形態と図１３Ａに示される実装形態の違いは、チップパッケージ本体がエポキシ成形コンパウンド１８をさらに含み、チップ１１がエポキシ成形コンパウンド１８に埋め込まれていることにある。

【0198】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0199】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0200】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用することによる堆積を通して形成されてもよく、代替的に金属材料は、パンチ形態または貫通鋳造である金属機械部品であってもよい。

【0201】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0202】

一態様では、エポキシ成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。他の態様において、エポキシ成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３がエポキシ成形コンパウンド１８に依存して形成されることを可能にする。

【0203】

第１の遮蔽構造体１３は、エポキシ成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を取り囲み、これによって電磁遮蔽効果を改善する。

【0204】

図１４は、本出願の一実施形態による図１２に対応する側面図１である。

【0205】

図１４は、ｙ軸およびｚ軸が位置すされる平面の側面図である。図１４によれば、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６が形成され、その結果、はんだパッド２０１が第１の遮蔽構造体１３に電気的に接続され、第２の遮蔽構造体１６は、材料を節約するために第２の遮蔽構造体１６の一部のみを覆う。

【0206】

代替的に、チップパッケージ本体１０の範囲外に延在された接地ピン２０３の一部は、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６を形成し、第１の遮蔽構造体１３への電気的接続を実施してもよい。これにより、配線を通したＰＣＢ ２０上の接地を回避し、接地線を簡素化する。加えて、接地ピン２０３、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能をさらに改善する。

【0207】

図１５Ａは、本出願の一実施形態による図１２に対応する断面図３である。

【0208】

図１５Ａは、ｘ軸およびｚ軸が配置される平面の断面図である。図１５Ａに示されるチップシステムと図１３Ａのもの違いは、図１５Ａに示されるチップシステムの第２の遮蔽構造体１６が導電性膜であり、導電性膜が第２の遮蔽構造体１３の外部を覆っていることある。

【0209】

図１５Ｂは、本出願の一実施形態による図１２に対応する断面図４である。

【0210】

図１５Ｂは、ｘ軸およびｚ軸が配置される平面の断面図である。図１５Ｂに示されるチップシステムと図１５Ａのものの違いは、チップパッケージ本体がエポキシ成形コンパウンド１８をさらに含み、チップ１１がエポキシ成形コンパウンド１８に埋め込まれていることにある。

【0211】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0212】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0213】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用することによる堆積を通して形成されてもよく、代替的に金属材料は、パンチ形態または貫通鋳造である金属機械部品であってもよい。

【0214】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0215】

一態様では、エポキシ成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。他の態様において、エポキシ成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３がエポキシ成形コンパウンド１８に依存して形成されることを可能にする。

【0216】

第１の遮蔽構造体１３は、エポキシ成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を取り囲み、これによって電磁遮蔽効果を改善する。

【0217】

図１６Ａは、本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図１である。

【0218】

図１６Ａは、ｙ軸およびｚ軸が位置すされる平面の側面図である。この場合、第２の遮蔽構造体は２つの部分を含む。

【0219】

第２の遮蔽構造体の第１の部分は導電性膜であり、導電性膜は第２の遮蔽構造体１３の外部を覆い、導電性膜ははんだパッド２０１の両側から延在する領域を使用することによって締結される。

【0220】

接地ピン２０３の一部は、チップパッケージ本体１０の範囲外まで延在し、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６の第２の部分を形成し、第１の遮蔽構造体１３への電気的接続を実施する。これにより、配線を通したＰＣＢ ２０上の接地を回避し、接地線を簡素化する。加えて、接地ピン２０３、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能を改善する。

【0221】

図１６Ｂは、本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図２である。

【0222】

図１６Ｂは、ｙ軸およびｚ軸が位置すされる平面の側面図である。図１６Ｂに示されるチップシステムと図１６Ａのものの違いは、第２の遮蔽構造体１６が導電性膜であり、接地ピン２０３の一部がチップパッケージ本体１０の範囲外に延在し、チップパッケージ本体１０の範囲外に延在するはんだパッド２０１の両面の一部が導電性膜と電気的に接続するために使用されることである。導電性膜は、第１の遮蔽構造体１３を完全に覆っていてもよいし、第１の遮蔽構造体１３の側壁を完全に覆っていてもよい。

【0223】

この場合、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能を改善する。

【0224】

上記の説明は、チップシステムの第１のピン２０２および接地ピン２０３がチップパッケージ本体１０の上側および下側に位置すされる一例を使用することによって提供されていることが理解されよう。実際の用途では、第１のピン２０２および接地ピン２０３の数量が変化するにつれて、第１のピン２０２および接地ピン２０３の配置位置はそれに応じて調整されてもよく、片側のみに配置されてもよく、または３つの側に配置されてもよく、または４つの側に配置されてもよい。ここでは詳細を繰り返さない。

【0225】

上述の実施形態で提供されたチップシステムに基づいて、本出願の一実施形態は、チップシステムが適用される通信デバイスをさらに提供する。以下に具体的な説明を提供する。

【0226】

通信デバイスはＰＣＢを含み、ＰＣＢ上の中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）チップおよび無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、ＲＦ）チップに対応するチップパッケージ本体は、前述の実施形態で提供されたチップシステムを使用し得る。

【0227】

以下では、通信デバイスが説明のために無線周波数トランシーバである一例を使用する。

【0228】

図１７は、本出願の一実施形態による無線周波数トランシーバシステムの図である。

【0229】

無線通信システムに適用される無線周波数トランシーバ０１は、多入力多出力（Ｍｕｌｔｉｐｌｅ－Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ－Ｏｕｔｐｕｔ、ＭＩＭＯ）機能をサポートし、複数の送信アンテナを使用することによって異なるユーザ機器（Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔ、ＵＥ）に同時に信号を送信し、複数の受信アンテナを使用することによって、複数のＵＥ ０２によって送信された信号を同時に受信することができる。

【0230】

本出願の実施形態で提供される無線周波数トランシーバシステムは、無線周波数トランシーバ０１およびベースバンド処理ユニット（Ｂａｓｅ ｂａｎｄ Ｕｎｉｔ、ＢＢＵ）０３を含む。

【0231】

実際の用途では、無線周波数トランシーバシステムは、一般に、複数の無線周波数トランシーバ０１および複数のＢＢＵ ０３を含む。１つのＢＢＵ ０３は、複数の無線周波数トランシーバ０１の同時アクセスをサポートする。１つのＢＢＵ ０３によって同時にアクセスされる無線周波数トランシーバ０１の具体的な数量は、本出願の実施形態では限定されない。

【0232】

無線周波数トランシーバシステムが複数のＢＢＵ ０３を含むとき、ＢＢＵ ０３に接続される無線周波数トランシーバ０１の数量は同じであっても異なっていてもよい。これは、本出願の実施形態では具体的には限定されない。

【0233】

無線周波数トランシーバ０１は、光ファイバを通してＢＢＵ ０３に接続される。一態様では、無線周波数トランシーバ０１は、光ファイバを通して、ＢＢＵによって送信された光信号を取得し、光モジュールを通して光信号を高速電気信号に変換し、内部ベースバンド回路、中間周波数回路、および無線周波数電力増幅回路を使用することによって高速電気信号を処理し、次いで、複数の送信アンテナを介して複数のユーザ機器に高速電気信号を送信する。他の態様では、無線周波数トランシーバ０１は、複数の受信アンテナを通して、複数のユーザ機器によって送信された無線周波数信号を受信し、内部無線周波数電力増幅回路、中間周波数回路、およびベースバンド回路を使用することによって無線周波数信号を処理することができ、無線周波数信号は高速電気信号に変換され、次いで、光モジュールを通して高速電気信号を光信号に変換し、光信号は光ファイバを通してＢＢＵ ０３に送信される。

【0234】

中間周波数回路の中間周波数チップは、本出願のこの実施形態で提供されるチップシステムに適用され得、すなわち、中間周波数チップのチップパッケージ本体は、前述の電磁遮蔽を使用することによって、中間周波数回路が配置されるＰＣＢ上に配置される。

【0235】

結論として、本出願のこの実施形態で提供される通信デバイスに含まれるチップシステムは、第１の接続部分に対する電磁遮蔽を実施し、第１の接続部分の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽能力を改善し、チップ性能を確保し、別の回路構成要素に対する電磁漏洩の影響を低減することができ、それによって通信デバイスの性能を改善する。

【0236】

前述の説明は、本出願の特定の実装形態にすぎない。当業者は、本出願の原理から逸脱することなくいくつかの改善および修正をさらに行うことができ、これらの改善および修正もまた、本出願の保護範囲と見なされることに留意されたい。

【符号の説明】

【0237】

０１ 無線周波数トランシーバ
０２ ユーザ機器
０３ ベースバンド処理ユニット
１０ チップパッケージ本体
１１ チップ
１２ 第１の材料、熱界面材料
１３ 電磁遮蔽エンクロージャ、第１の遮蔽構造体
１４ パッケージ基板
１５ 第２の接続部
１６ 第２の遮蔽構造体
１７ 絶縁材料
１８ エポキシ成形コンパウンド
２０ プリント基板、回路基板
３０ はんだボール
２０１ はんだパッド
２０２ 第１のピン
２０３ 接地ピン
Ａ、Ｂ、Ｂ１、Ｃ、Ｃ１ 領域

【図1】

【図2A】

【図2B】

【図3】

【図4A】

【図4B】

【図4C】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13A】

【図13B】

【図14】

【図15A】

【図15B】

【図16A】

【図16B】

【図17】

【手続補正書】

【提出日】2024-07-17

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、参照によりその全体が本明細書に組み入れられる、２０２１年１２月６日付で中国国家知識産権局に出願された、「チップシステムおよび通信デバイス」という名称の中国特許出願第２０２１１１４７９１３４．２号の優先権を主張するものである。

【0002】

本出願は、チップ技術の分野に関し、特に、チップシステムおよび通信デバイスに関する。

【背景技術】

【0003】

半導体プロセスサイズが連続的に減少するにつれて、電子デバイスの様々なチップの集積は徐々に改善し、チップの動作周波数は連続的に改善する。その結果、電子デバイスの小型の導電素子または導電構造体がアンテナとなり、外部に向けて電磁放射を行い、電子デバイスに含まれ、高周波干渉によって容易に影響される高周波回路、クロック信号を使用する必要があるプロセッサ、メモリなどに電磁干渉を生じさせる。電磁放射線の影響を低減するための従来の方法は、電磁放射線を発生させる放射デバイスまたは電磁放射線によって容易に影響される敏感なデバイスのための電磁遮蔽を配置することである。

【0004】

図１は、従来のチップパッケージの電磁遮蔽エンクロージャの図である。

【0005】

その図に示されるチップパッケージ本体は、チップ１１およびパッケージ基板１４を含む。チップ１１およびパッケージ基板１４は、はんだボールを通して溶接される。電磁遮蔽エンクロージャ１３は、一般に、技術的なスタンピング構造体であり、チップ１１の上部、すなわち側面を覆い、接続部１５を通してパッケージ基板１４の上面に締結される。チップ１１の上面は、放熱を加速するために、熱界面材料（Ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌ、ＴＩＭ）１２を使用することによって電磁遮蔽エンクロージャ１３と接触している。電磁遮蔽エンクロージャ１３を使用することにより、チップ１１の電磁放射が低減され得る。

【0006】

しかし、パッケージ基板１４は、はんだボール３０を通してプリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＰＣＢ）２０に接続されており、はんだボール３０の間には隙間があるため、はんだボール３０が電磁放射線の漏洩源となる。チップ１１の動作周波数が連続的に増加するにつれて、電磁放射漏れを低減するための要件が連続的に増加し、はんだボール３０によって漏れた電磁放射線は、チップの性能に深刻な影響を及ぼす可能性さえある。

【発明の概要】

【0007】

上記の問題を解決するために、本出願はチップシステムおよび通信デバイスを提供し、これは、第１の接続部の電磁漏洩を低減し、チップの電磁遮蔽能力を改善し、チップの性能を確保する。

【課題を解決するための手段】

【0008】

第１の態様によれば、本出願はチップシステムを提供する。チップシステムは、チップパッケージ本体および電磁遮蔽エンクロージャを含む。チップパッケージ本体は、第１の接続部を通して回路基板と電気的に接続される。典型的な実装形態では、第１の接続部ははんだボールを含む。チップパッケージ本体は、電気的に接続されたパッケージ基板および少なくとも１つのチップを含み、電磁遮蔽エンクロージャは、導電性の第１の遮蔽構造体および導電性の第２の遮蔽構造体を含む。第１の遮蔽構造体はパッケージ基板に接続され、第１の遮蔽構造体は第１のキャビティを含み、第１のキャビティは少なくとも１つのチップを収容するように構成される。第２の遮蔽構造体の第１の端部は、回路基板に接続されるか、もしくは回路基板上のはんだパッドに接続され、第２の遮蔽構造体の第２の端部は、第２のキャビティを形成するために第１の遮蔽構造体に接続され、または第２の遮蔽構造体の第１の端部は、回路基板上のはんだパッドに接続されるか、もしくは回路基板に接続され、第２の遮蔽構造体は、第２のキャビティを形成するために第１の遮蔽構造体を覆い、第１の接続部は、第２のキャビティに配置される。

【0009】

本出願で提供されるチップシステムによれば、第１の遮蔽構造体が第２の遮蔽構造体に接続された後、形成された第２のキャビティは第１の接続部を包囲する。第１の遮蔽構造体と第２の遮蔽構造体の両方が導電性であるため、第１の遮蔽構造体および第２の遮蔽構造体は、第１の接続部に対する電磁遮蔽を実施し、第１の接続部の電磁漏洩を低減し、電磁遮蔽能力を改善し、チップ性能を確保し、別の回路構成要素に対する電磁漏洩の影響を低減するために、遮蔽機能を共同で実施する。

【0010】

一可能な実装形態では、第１の接続部は、絶縁材料および複数の電気接続部を含み、複数の電気接続部は、チップパッケージ本体と回路基板を接続するように構成され、絶縁材料は、チップパッケージ本体のパッケージ基板と、回路基板と、複数の電気接続部の間の領域に充填される。

【0011】

一典型的な実装形態では、電気接続部ははんだボールであり、第１の接続部ははんだボールおよび絶縁材料を含み、はんだボールは、チップパッケージ本体と回路基板の間の電気接続を実施するように構成される。

【0012】

一態様では、絶縁材料は、放熱を支援するものとして機能してもよい。別の態様では、チップパッケージ本体の接続領域と回路基板の間に充填された絶縁材料が、支持の役割をさらに果たしてもよく、その結果、第２の遮蔽構造体は、絶縁材料の側壁に密接に取り付けられてもよく、より安定して信頼性が高い。加えて、チップパッケージ本体と回路基板の接続領域が大きくなり、チップパッケージ本体と回路基板との接続の安定性が改善される。

【0013】

一可能な実装形態では、絶縁材料で充填された第１の接続部は２つの接続面を含み、回路基板に近い１つの接続面は第１の接続面であり、チップパッケージ本体に近い１つの接続面は第２の接続面であり、第１の接続面の幅は第２の接続面の幅よりも大きい。すなわち、絶縁材料が充填された後、上側が狭く、下側が広いため、絶縁材料は第２の遮蔽構造体に対する支持を提供することができる。

【0014】

一可能な実装形態では、第２の遮蔽構造体は、絶縁材料の側壁の全部または一部を覆う。

【0015】

チップパッケージ本体と回路基板の接続領域に絶縁材料が充填されているとき、絶縁材料は、キャピラリの原理により充填されてもよく、第２の遮蔽構造体は、絶縁材料の側壁の全部または一部を覆い、すなわち、内部に金属はんだボールが取り囲まれている。これにより、金属はんだボールに対する電磁遮蔽を実施する。加えて、第２の遮蔽構造体が絶縁材料の縁部に接触しているとき、チップパッケージ本体の接続領域と回路基板の間に充填された絶縁材料が支持的な役割をさらに果たすことができるため、第２の遮蔽構造体は絶縁材料の側壁に密接に取り付けさせることができ、より安定して信頼性が高い。

【0016】

一可能な実装形態では、第２の遮蔽構造体の接続安定性を改善するために、第２の遮蔽構造体の第１の端部が回路基板上のはんだパッドに接続される。

【0017】

一可能な実装形態では、第２の遮蔽構造体の第１の端部は回路基板上のはんだパッドに接続され、はんだパッドは接地される。この場合、電磁遮蔽エンクロージャは、チップおよび第１の接続部の電磁遮蔽能力を改善する。

【0018】

一可能な実装形態では、パッケージ基板ははんだパッド上に配置され、第２の遮蔽構造体の第１の端部ははんだパッドに電気的に接続される。

【0019】

一可能な実装形態では、チップパッケージ本体は、ランドグリッドアレイＬＧＡパッケージング技術を使用することによって回路基板に電気的に接続され、チップパッケージ本体の接地ピンは、第２の遮蔽構造体に電気的に接続される。はんだパッドは、第２の遮蔽構造体を使用することによって第１の遮蔽構造体に電気的に接続されるため、はんだパッドが接地されると、第２の遮蔽構造体および第１の遮蔽構造体も接地される。これにより、電磁遮蔽性能を改善する。

【0020】

さらに、回路基板上の接地ピンの一部がチップパッケージ本体の輪郭によって覆われる範囲外に配置されるとき、接地ピンは、代替的に、配線を通した接地を回避し、接地線を単純化するために、はんだ付けプロセスを使用することによって第１の遮蔽構造体に電気的に接続されてもよい。

【0021】

一可能な実装形態では、少なくとも１つのチップの各々の第１の表面は、第１の材料を通して第１の遮蔽構造体に接続される。少なくとも１つのチップの各々の第２の表面は、パッケージ基板の第１の表面に電気的に接続され、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の第１の表面に接続される。

【0022】

第１の材料は熱界面（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ、ＴＩＭ）材料であってもよく、熱界面材料はほとんどが可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよく、チップの第１の表面と第１の遮蔽構造体の間に充填される。一態様では、これは、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。別の態様では、これは第１の遮蔽構造体の支持を提供し、第１の遮蔽構造体の安定性が改善される。

【0023】

第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の第１の表面に締結され、第１の遮蔽構造体は、第１の材料を通してチップの第１の表面にさらに締結される。これにより、第１の遮蔽構造体の安定性を改善する。第１の接続部を通してパッケージ基板が回路基板に締結された後、回路基板に対する第１の遮蔽構造体の位置も固定される。

【0024】

一可能な実装形態では、第２の接続部は金属はんだであり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の第１の表面に溶接される。この場合、第１の遮蔽構造体はパッケージ基板に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。代替的に、第２の接続部は、導電性接着剤であり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の第１の表面に接続されている。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。代替的に、第２の接続部は、絶縁性のコロソールであり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の第１の表面に接続されている。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0025】

一可能な実装形態では、少なくとも１つのチップの各々の第１の表面は、第１の材料を通して第１の遮蔽構造体に接続される。少なくとも１つのチップの各々の第２の表面は、パッケージ基板の第１の表面に電気的に接続される。第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の側壁に接続される。

【0026】

第１の材料は、熱界面材料であってもよく、第１の材料は、チップの第１の表面と第１の遮蔽構造体の間に充填される。一態様では、第１の材料は、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。別の態様では、第１の遮蔽構造体が支持され、第１の遮蔽構造体の接続安定性が改善される。加えて、第１の遮蔽構造体は、パッケージ基板の側壁に接続され、チップパッケージ本体を包囲する。これにより電磁遮蔽効果を改善する。

【0027】

一可能な実装形態では、第２の接続部は金属はんだであり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の側壁に溶接される。この場合、第１の遮蔽構造体はパッケージ基板に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。代替的に、第２の接続部は、導電性接着剤であり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の側壁に接続されている。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。代替的に、第２の接続部は、絶縁性のコロソールであり、第１の遮蔽構造体は、第２の接続部を通してパッケージ基板の側壁に接続されている。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0028】

一可能な実装形態では、第１の遮蔽構造体は金属機械部品である。

【0029】

金属機械部品は、溝構造を有し、スタンピングまたは鋳造を通して形成される金属機械部品であってもよい。これは、本出願のこの実施形態では具体的に限定されない。溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0030】

一可能な実装形態では、チップパッケージ本体は、成形コンパウンドをさらに含む。少なくとも１つのチップの各々は、成形コンパウンドに埋め込まれる。第１の遮蔽構造体は、成形コンパウンドの外面およびパッケージ基板の側壁を覆う。

【0031】

一態様では、成形コンパウンド、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。別の態様では、成形コンパウンドは第１の遮蔽構造体の支持を提供し、これにより第１の遮蔽構造体の接続安定性を改善する。加えて、第１の遮蔽構造体は、成形コンパウンドの外面およびパッケージ基板の側壁を覆い、チップパッケージ本体を包囲し、電磁遮蔽効果を改善する。

【0032】

一可能な実装形態では、チップパッケージ本体は、成形コンパウンドをさらに含み、少なくとも１つのチップの各々は、成形コンパウンドに埋め込まれ、少なくとも１つのチップの各々は、パッケージ基板の第１の表面に電気的に接続され、第１の遮蔽構造体は、成形コンパウンドの外面を覆い、パッケージ基板の第１の表面まで延在する。

【0033】

一態様では、成形コンパウンド、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。別の態様では、成形コンパウンドは第１の遮蔽構造体の支持を提供し、これにより第１の遮蔽構造体の接続安定性を改善する。加えて、第１の遮蔽構造体は、成形コンパウンドの外面およびパッケージ基板の側壁を覆う。これにより、使用される成形コンパウンドの数量を低減し、第１の遮蔽構造体の材料消費を低減する。

【0034】

一可能な実装形態では、第１の遮蔽構造体は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。

【0035】

第１の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第１の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用する堆積を通して生成されてもよい。第１の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0036】

一可能な実装形態では、第２の遮蔽構造体は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。

【0037】

一可能な実装形態では、第１の接続部に含まれる複数の電気接続構造体は、金属はんだボール、焼結体、金属機械部品、またはプラグ端子のいずれか１つであってもよい。代替的に、電気接続部は別の方法で実装されてもよい。本出願において、例は１つずつ本明細書では再度説明されない。

【0038】

一可能な実装形態では、第２の遮蔽構造体は、電磁遮蔽能力を改善するために、第１の遮蔽構造体を完全に覆う。第２の遮蔽構造体が導電性膜であるとき、第２の遮蔽構造体の形成の困難性がさらに低減されることができる。この場合、第２の遮蔽構造体は、粘着性材料を通して第１の遮蔽構造体に接続されてもよく、すなわち、粘着性材料は、第２の遮蔽構造体と第１の遮蔽構造体の間の接触面に追加され、第２の遮蔽構造体と第１の遮蔽構造体の間の接続の安定性を改善する。

【0039】

第２の遮蔽構造体および第１の遮蔽構造体の実装形態は、同じであっても異なっていてもよい。これは、本出願では具体的には限定されない。第２の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用する堆積を通して生成されてもよい。第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0040】

一可能な実装形態では、第２の遮蔽構造体は、第１の遮蔽構造体の外側に配置され、第２のキャビティの少なくとも一部は、パッケージ基板と回路基板の間に配置される。

【0041】

この場合、第２の遮蔽構造体は、第１の遮蔽構造体の外側に接続されてもよく、加工および形成が容易である。第２の遮蔽構造体が第１の遮蔽構造体を覆うとき、第１の遮蔽構造体が第２の遮蔽構造体に接続される位置は、内側遮蔽構造体および外側遮蔽構造体を含む。これにより電磁遮蔽性能を改善する。第２のキャビティは、パッケージ基板と回路基板の間に配置され、第１の接続部を収容して、第１の接続部に電磁遮蔽を実装するように構成される。

【0042】

第２の態様によれば、本出願は、通信デバイスをさらに提供する。通信デバイスは、前述の実装形態で提供されるチップシステムを含む。通信デバイスに含まれるチップパッケージ本体は、電磁遮蔽に対する高い要求を有する。そのため、チップパッケージ本体がＰＣＢに実装されるときには、チップパッケージ本体に対してより包括的かつ完全に電磁遮蔽が行われる必要がある。

【0043】

本出願で提供される通信デバイスに含まれる電磁遮蔽エンクロージャは、第１の接続部の電気接続部に電磁遮蔽を実装し、第１の接続部の電気接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽能力を改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減することができる。したがって、通信デバイスの性能がさらに改善される。

【0044】

一可能な実装形態では、通信デバイスは無線周波数トランシーバである。無線周波数トランシーバは、光ファイバを通して基地局のベースバンドユニット（Ｂａｓｅ ｂａｎｄ Ｕｎｉｔ、ＢＢＵ）に接続される。ＢＢＵは、無線周波数トランシーバによって送信されたデータを処理し、送信されるデータを無線周波数トランシーバに送信するように構成される。本出願の技術的解決策によれば、チップパッケージ本体上の電磁遮蔽能力が改善され、無線周波数トランシーバの動作性能がさらに改善される。

【0045】

一可能な実装形態では、少なくとも１つのチップは中間周波数チップを含む。中間周波数チップは、無線周波数トランシーバの中間周波数回路に適用される。

【図面の簡単な説明】

【0046】

【図1】従来の電磁遮蔽エンクロージャの図である。

【図2A】本出願の一実施形態によるチップシステムの断面図である。

【図2B】本出願の一実施形態による図２Ａに対応する側面図である。

【図3】本出願の一実施形態による別のチップシステムの断面図である。

【図4A】本出願の一実施形態による図３の領域Ａの拡大図である。

【図4B】本出願の一実施形態による図３に対応する上面図である。

【図4C】本出願の一実施形態による引き続き別のチップシステムの断面図である。

【図5】本出願の一実施形態によるシミュレーション試験の波形図である。

【図6】本出願の一実施形態によるなおさら別のチップシステムの断面図である。

【図7】本出願の一実施形態による引き続きなおさら別のチップシステムの断面図である。

【図8】本出願の一実施形態によるさらなるチップシステムの断面図である。

【図9】本出願の一実施形態による引き続きさらなるチップシステムの断面図である。

【図10】本出願の一実施形態によるなおさらさらなるチップシステムの断面図である。

【図11】本出願の一実施形態による引き続きなおさらさらなるチップシステムの断面図である。

【図12】本出願の一実施形態によるいっそうなおさら別のチップシステムの断面図である。

【図13A】本出願の一実施形態による図１２に対応する断面図１である。

【図13B】本出願の一実施形態による図１２に対応する断面図２である。

【図14】本出願の一実施形態による図１２に対応する側面図１である。

【図15A】本出願の一実施形態による図１２に対応する断面図３である。

【図15B】本出願の一実施形態による図１２に対応する断面図４である。

【図16A】本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図１である。

【図16B】本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図２である。

【図17】本出願の一実施形態による無線周波数トランシーバシステムの図である。

【発明を実施するための形態】

【0047】

本出願の実施形態で提供される技術的解決策を当業者に、より良く理解させるために、本出願で提供される技術的解決策の適用シナリオが以下で最初に説明される。

【0048】

チップの動作周波数が連続的に改善するにつれて、電磁干渉を低減するための要件が増大する。したがって、チップパッケージ本体の性能を改善するため、電磁放射漏れを低減するために、チップパッケージ本体に対してより包括的に電磁遮蔽が行われる必要がある。

【0049】

チップパッケージ本体は、チップおよびパッケージ基板を含む。チップは、中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）チップ、無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、ＲＦ）チップ、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）、グラフィック処理装置（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＧＰＵ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）、ニューラルネットワーク処理装置（Ｎｅｕｒａｌ ｎｅｔｗｏｒｋ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＮＰＵ）などを含むが、これらに限定されない。

【0050】

例えば、チップパッケージ本体は、はんだボールを通してＰＣＢに接続される。引き続き図１を参照されたい。はんだボール３０の間には隙間が存在するため、はんだボール３０は電磁放射線の漏洩源となり、チップ１１の性能に影響を及ぼし、クロック信号を使用する必要がある電子デバイス、およびプロセッサ、メモリなどに含まれる高周波回路への電磁干渉をさらに引き起こす。

【0051】

上記の技術的問題を解決するために、本出願はチップシステムおよび通信デバイスを提供する。チップシステムは、チップパッケージ本体および電磁遮蔽エンクロージャを含み、チップパッケージ本体は、第１の接続部を通して回路基板に電気的に接続され、チップパッケージ本体は、パッケージ基板、および少なくとも１つのチップを含む。パッケージ基板は、少なくとも１つのチップに電気的に接続される。電磁遮蔽エンクロージャは、導電性の第１の遮蔽構造体および導電性の第２の遮蔽構造体を含む。第１の遮蔽構造体はパッケージ基板に接続され、第１の遮蔽構造体の第１のキャビティは少なくとも１つのチップを収容するように構成され、第２の遮蔽構造体の第１の端部は回路基板または回路基板上のはんだパッドに接続され、第２の遮蔽構造体の第２の端部は第１の遮蔽構造体に接続されて第２のキャビティを形成するか、または、第２の遮蔽構造体の第１の端部は、回路基板または回路基板上のはんだパッドに接続され、第２の遮蔽構造体は、第１の遮蔽構造体を覆って第２のキャビティを形成する。第１の接続部は、第２のキャビティに配置される。本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部上の電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0052】

本出願における技術的解決策を当業者に、より良く理解させるために、以下は、本出願の実施形態における添付図面を参照して、本出願の実施形態における技術的解決策を説明する。

【0053】

本出願における用語「第１の」および「第２の」は説明に用いようと考えられているのにすぎず、示されている技術的特徴の相対的重要度を示したり示唆したり、示されている技術的特徴の数量を暗示的に示したりするものとしては当然理解されない。

【0054】

加えて、本出願では、「上へ」や「下へ」などの向きの用語は、添付の図面の構成要素に対して概略的に配置された向きを含み得るが、これらに限定されない。これらの方向用語は、相対的な概念であり、相対的な説明および明確化のために使用され、添付の図面における構成要素の配置方向の変化に基づいて、それに応じて変更され得ることを理解されたい。

【0055】

本出願では、特に明示的に指定および限定されない限り、「接続」という用語は、広義に理解されるべきである。例えば、「接続」は、固定接続、着脱可能な接続、もしくは一体型接続であってもよく、または直接接続であっても、もしくは中間媒体を通した間接接続であってもよい。

【0056】

チップパッケージ本体は、１つのチップを含んでいてもよいし、複数のチップを含んでいてもよい。説明を容易にするために、以下の実施形態では、チップパッケージ本体が１つのチップを含む一例を使用することによって説明される。

【0057】

図２Ａは、本出願の一実施形態によるチップシステムの断面図である。

【0058】

その図に示されるチップパッケージ本体は、チップ１１およびパッケージ基板１４を含む。

【0059】

パッケージ基板１４は、複数の導電層を含む回路基板であってもよく、パッケージ基板１４の上面および下面の両方に露出したはんだパッド構造体が配置される。

【0060】

チップ１１は、パッケージ基板１４に電気的に接続されている。一可能な実装形態では、チップ１１の表面は金属バンプを含み、チップ１１およびパッケージ基板１４は溶接され、はんだはスズ含有合金はんだであってもよい。はんだペーストが基板の表面に印刷され、チップと基板の間の接続がリフローはんだ付け方式で実施される。

【0061】

チップパッケージ本体がＰＣＢ ２０に溶接されると、本出願で提供される電磁遮蔽エンクロージャは、チップパッケージ本体に電磁遮蔽を実装するために使用される。電磁遮蔽エンクロージャは、第１の遮蔽構造体１３および第２の遮蔽構造体１６を含む。

【0062】

第１の遮蔽構造体１３と第２の遮蔽構造体１６は、いずれも導電性構造体である。

【0063】

第１の遮蔽構造体１３はパッケージ基板１４に接続され、第１の遮蔽構造体１３は第１の内部キャビティを含み、チップ１１は第１の遮蔽構造体１３の第１の内部キャビティに配置される。

【0064】

第２の遮蔽構造体１６は、第１の遮蔽構造体１３の外側に配置され、第２のキャビティの少なくとも一部は、パッケージ基板と回路基板の間に配置される。この場合、第２の遮蔽構造体は、第１の遮蔽構造体の外側に接続されてもよく、加工および形成が容易である。第２の遮蔽構造体が第１の遮蔽構造体を覆うとき、第１の遮蔽構造体が第２の遮蔽構造体に接続される位置は、内側遮蔽構造体および外側遮蔽構造体を含む。これにより、電磁遮蔽性能を改善する。第２のキャビティは、パッケージ基板と回路基板の間に配置され、第１の接続部を収容して、第１の接続部に電磁遮蔽を実装するように構成される。

【0065】

チップパッケージ本体は、第１の接続部を通してＰＣＢ ２０に電気的に接続されている。

【0066】

第１の接続部は、複数の電気接続部を含む。電気接続部は、第１の接続部とＰＣＢ ２０の間の電気接続を実施するために、金属はんだボール、焼結体、金属機械部品、プラグ端子などを含んでもよいし、別の電気接続部であってもよい。これは、本出願のこの実施形態では具体的に限定されない。以下では、第１の接続部の電気接続部が金属はんだボール３０である一例を使用することによって説明が提供される。

【0067】

図２Ｂは、本出願の一実施形態による図２Ａに対応する側面図である。

【0068】

図２Ｂは、外部観察の図である。図２Ａおよび図２Ｂを参照されたい。第２の遮蔽構造体１６の第１の端部は、回路基板２０に接続されるか、または回路基板２０上のはんだパッド２０１に接続され、第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されて第２のキャビティを形成し、第２の遮蔽構造体１６は、パッケージ基板の側面を完全に覆い、第１の接続部分が、第２の遮蔽構造体１６を包囲することによって第２のキャビティに配置されることを可能にする。この場合、図２Ｂに示される外部観察図では、第１の接続部は、第２の遮蔽構造体１６によって完全に遮蔽されている。

【0069】

この場合、第１の遮蔽構造体１３と第２の遮蔽構造体１６とによって形成される電磁遮蔽エンクロージャは、チップパッケージ本体および第１の接続部を覆う。これにより、第１の接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保し、別の回路構成要素への電磁漏洩の影響を低減する。

【0070】

いくつかの他の可能な実装形態では、第２の遮蔽構造体１６は、材料が節約されることができるように、パッケージ基板の側面を部分的に覆う。

【0071】

以下では、具体的な実装形態を参照して説明を提供する。

【0072】

図３は、本出願の一実施形態による別のチップシステムの断面図である。

【0073】

本出願のこの実施形態におけるパッケージ基板１４およびＰＣＢ ２０は、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、ＢＧＡ）パッケージング方式またはランドグリッドアレイ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ、ＬＧＡ）パッケージング方式で接続されてもよい。

【0074】

ＢＧＡパッケージング方式が使用されるとき、パッケージ基板１４とＰＣＢ ２０の間の複数のはんだボールがアレイを形成し、パッケージ基板とＰＣＢ ２０の間に分散され、その結果、ＰＣＢ ２０はチップパッケージ本体と通信する。

【0075】

ＬＧＡパッケージング方式が使用されるとき、チップパッケージ本体がＰＣＢ ２０に接続されるときに必要な接点はＰＣＢ ２０上に配置され、パッケージ基板の下側は格子状接続端部を覆う。ＰＣＢ ２０は、点接触技術を使用することによってチップパッケージ本体と通信する。ＰＣＢ ２０はピンを提供し、それはＢＧＡパッケージのはんだボールに取って代わり得る。

【0076】

説明を簡単にするために、以下では一例としてＢＧＡパッケージを使用する。この場合、図３の第１の接続部の複数の電気接続部は、具体的には、複数の金属はんだボール３０である。本出願のこの実施形態では、金属はんだボールの数量および配置方式は特に限定されない。いくつかの他の実施形態では、ＬＧＡパッケージング方式が使用されるとき、第１の接続部はピンおよび接点を含むことが理解されよう。本出願のこの実施形態では、詳細は説明されない。

【0077】

チップ１１の第１の表面は、第１の材料１２を通して第１の遮蔽構造体１３に締結されている。

【0078】

一可能な実装形態では、第１の材料１２は熱界面材料（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ、ＴＩＭ）である。熱界面材料は、ほとんどが可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよい。熱界面材料がチップ１１の第１の表面と第１の遮蔽構造体１３の間に充填されると、一態様では、放熱を支援されることができ、その結果、チップ１１が動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導され、他の態様では、第１の遮蔽構造体１３の安定性を改善するため、第１の遮蔽構造体１３のための支持が提供される。

【0079】

チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。

【0080】

具体的には、チップ１１の表面は金属バンプを含み、パッケージ基板１４の上面にははんだパッドを含み、パッケージ基板１４の表面にははんだペーストが印刷され、チップ１１とパッケージ基板１４とのはんだ付けはリフローはんだ付け方式で実装される。

【0081】

いくつかの実施形態では、接続安定性を改善するために、チップ１１とパッケージ基板１４の間にアンダーフィル材料が注入され得る。アンダーフィル材料は、絶縁材料である。アンダーフィル材料の特定のタイプは、本出願のこの実施形態では限定されず、例えば、エポキシ樹脂であってもよい。

【0082】

第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の第１の表面に締結されている。

【0083】

第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の第１の表面に締結されており、第１の遮蔽構造体１３は、第１の材料１２を通してチップ１１の第１の表面にさらに締結されているので、第１の遮蔽構造体１３の安定性が改善される。第１の接続部を通してパッケージ基板が回路基板２０に締結された後、回路基板に対する第１の遮蔽構造体１３の位置が固定される。

【0084】

この場合、第１の遮蔽構造体１３は金属機械部品であり、金属機械部品はスタンピングまたは鋳造を通して形成されてもよい。これは、本出願のこの実施形態では具体的に限定されない。金属機械部品は溝構造を有し、溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0085】

一可能な実装形態では、第２の接続部１５は金属はんだであり、第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の第１の表面に溶接される。この場合、第１の遮蔽構造体１３はパッケージ基板１４に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。

【0086】

別の可能な実装形態では、第２の接続部１５は導電性接着剤であり、第１の遮蔽構造体１３は第２の接続部１５を通してパッケージ基板１４の第１の表面に締結される。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。

【0087】

引き続き別の可能な実装形態では、第２の接続部は絶縁性のコロソールであり、第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の第１の表面に締結される。これにより、製造の難易度が低減され、第１の遮蔽構造体１３がパッケージ基板に確実に接続されることができる。

【0088】

パッケージ基板１４の下面は、金属はんだボール３０を通してＰＣＢ ２０に電気的に接続されている。具体的には、パッケージ基板１４は、リフローはんだ付けプロセスを使用することによってＰＣＢに電気的に接続され得る。

【0089】

ＰＣＢ ２０は、複数の回路層を含む。図に示されるＰＣＢは単なる一例であり、本出願の技術的解決策に対する限定を構成するものではない。

【0090】

ＰＣＢ上にはんだパッド２０１がある。はんだパッド２０１は、金属はんだパッドである。はんだパッド２０１は、ＰＣＢの接地回路層に接続される。はんだパッド２０１は、めっきスルーホール構造またはスロット付き電気めっき構造を通して接地回路層に接続されてもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0091】

電気接続部、すなわち図中の金属はんだボール３０に加えて、第１の接続部は、絶縁材料１７をさらに含む。

【0092】

チップパッケージ本体と回路基板２０の接続領域には絶縁材料１７が充填されており、すなわちパッケージ基板１４の下面とＰＣＢ ２０の接続領域には絶縁材料１７が充填されている。

【0093】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0094】

絶縁材料１７は、複数の金属はんだボール間にできるだけ多くの隙間を充填してもよいし、またはチップパッケージ本体と回路基板２０の接続領域の縁部のみに絶縁材料１７が充填する。

【0095】

図に示された第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、チップ１１および第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力をさらに改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0096】

この場合、第２の遮蔽構造体１６は、内側で金属はんだボール３０を包囲して、金属はんだボール３０に対する電磁遮蔽を実施する。

【0097】

絶縁材料１７は、支持の役割をさらに果たすことができ、その結果、第２の遮蔽構造体は、絶縁材料の側壁に密接に取り付けられてもよく、より安定して信頼性が高い。

【0098】

第２の遮蔽構造体１６は、導電性膜、金属材料、または導電性接着材料のいずれか１つである。これは、本出願のこの実施形態では具体的に限定されない。

【0099】

第２の遮蔽構造体１６が導電性膜であるとき、導電性膜はスプレーを通して形成されてもよい。

【0100】

第２の遮蔽構造体１６が金属材料からなるとき、金属材料は、金属スパッタ堆積を通して生成されてもよく、電気めっきプロセスを使用する堆積を通して形成されてもよい。金属材料は、銅、銀、または別の金属材料であってもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0101】

第２の遮蔽構造体１６が導電性接着材料であるとき、導電性接着材料はコーティングを通して形成されてもよい。一般的に使用される導電性接着材料は、金属銀を含む導電性接着材料、すなわち導電性銀接着剤であり得る。

【0102】

図４Ａは、本出願の一実施形態による図３の領域Ａの拡大図である。

【0103】

絶縁材料１７が充填されると、絶縁材料１７によって形成された側壁は上下方向の外側に延在する。

【0104】

この場合、絶縁材料１７が充填された第１の接続部は２つの接続面を含み、回路基板に近い一方の接続面が第１の接続面であり、チップパッケージ本体に近い他方の接続面が第２の接続面である。

【0105】

第１の接続面の幅は、第２の接続面の幅よりも大きい。言い換えると、絶縁材料１７の上側は狭く、下側は広い。

【0106】

第２の遮蔽構造体１６の材料が導電性膜を使用することによって実装されるとき、導電性膜は、第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に包囲するために、絶縁材料１７の側壁をスプレーすることを通し、そこに対して形成されてもよい。

【0107】

第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用する堆積を通して形成されてもよく、または第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に包囲するように、絶縁材料１７の側壁に対して形成されてもよい。

【0108】

第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料は、第２の遮蔽構造体１６が内側で金属はんだボール３０を確実に包囲するために、絶縁材料１７の側壁をコーティングすることを通し、それに対して形成されてもよい。

【0109】

結論として、絶縁材料１７の側壁は、第２の遮蔽構造体１６に対する支持を提供し得る。加えて、絶縁材料１７はまた、ＰＣＢとパッケージ基板の間の接続を補強してもよい。

【0110】

以下の添付図面および本出願の説明における絶縁材料１７は、図４Ａの充填方式を使用する。詳細は１つずつ説明されない。

【0111】

図４Ｂは、本出願の一実施形態による図３に対応する上面図である。

【0112】

図４Ｂに示される上面図は、上面画角の断面図である。第１の遮蔽構造体１３、第２の遮蔽構造体１６、およびＰＣＢ ２０は共にキャビティを形成する。第２の遮蔽構造体１６は、パッケージ基板１４の側面を完全に覆い、第１の接続部が第２の遮蔽構造体１６によって包囲されるキャビティに配置されることを可能にする。

【0113】

図４Ｂに示されるはんだパッドは、チップパッケージ本体を取り囲み、第２の遮蔽構造体１６の接続安定性を改善し、電磁遮蔽エンクロージャの電磁遮蔽能力を改善するために、第２の遮蔽構造体１６の第１の端部に完全に締結されるように構成される。

【0114】

いくつかの他の実施形態では、はんだパッドは、材料を節約するために、チップパッケージ本体によって取り囲まれなくてもよい。

【0115】

この場合、第１の遮蔽構造体１３と第２の遮蔽構造体１６とによって形成される電磁遮蔽エンクロージャは、チップパッケージ本体および第１の接続部を覆う。これにより、第１の接続部の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保し、別の回路構成要素への電磁漏洩の影響を低減する。

【0116】

図４Ｃは、本出願の一実施形態による引き続き別のチップパッケージ本体の電磁遮蔽エンクロージャの断面図である。

【0117】

この実装形態では、電磁遮蔽エンクロージャの第２の遮蔽構造体１６は導電性膜であり、導電性膜は第２の遮蔽構造体１６をさらに完全に覆ってもよい。この場合、第２の遮蔽構造体１６は、粘着性材料を通して第１の遮蔽構造体１３に接続されてもよく、言い換えると、粘着性材料は、第２の遮蔽構造体１６と第１の遮蔽構造体１３の間の接触面に追加され、第２の遮蔽構造体１６と第１の遮蔽構造体１３の間の接続の安定性を改善する。

【0118】

以下では、特定の試験データを参照して、図３に示される電磁遮蔽エンクロージャの技術的効果について説明する。

【0119】

図５は、本出願の一実施形態によるシミュレーション試験の波形図である。

【0120】

図示されたシミュレーション試験の波形は、図３および図１の解決策がそれぞれ使用されたときの２ ＧＨｚから１０ ＧＨｚの周波数帯域における遮蔽性能を示している。

【0121】

遮蔽性能は、遮蔽本体による電磁波の減衰を示す。遮蔽本体は、通常、電磁波強度を本来の強度の１００分の１から１００００分の１まで減衰させることができるので、遮蔽性能は通常、デシベル（ｄＢ）で表される。

【0122】

図５のシミュレーション試験のデータは、下記表１に対応する。

【0123】

【表1】

【0124】

図１に示される従来技術と比較して、本出願のこの実施形態では、電磁遮蔽エンクロージャを使用することによって遮蔽性能が約７ ｄＢから８ ｄＢ増加させ得ることが分かり得る。すなわち、はんだボールの電磁漏洩が低減されることができ、それによってチップパッケージ本体の電磁遮蔽性能を改善し、チップ性能を確保する。

【0125】

以下では、電磁遮蔽エンクロージャの他の実装形態について説明する。

【0126】

図６は、本出願の一実施形態によるなおさら別のチップシステム断面図である。

【0127】

チップ１１の第１の表面は、第１の材料１２を通して第１の遮蔽構造体１３に接続されている。チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の側壁に締結されている。

【0128】

一可能な実装形態では、第１の材料１２は熱界面材料であってもよく、熱界面材料はチップ１１の第１の表面と第１の遮蔽構造体の間に充填される。一態様では、熱界面材料は、チップが動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導されるように、放熱を支援することができる。別の態様では、第１の遮蔽構造体の支持が提供され、第１の遮蔽構造体の安定性が改善される。加えて、第１の遮蔽構造体がパッケージ基板の側壁に締結され、その結果、チップパッケージ本体の側面が包囲される。これによって電磁遮蔽効果を改善する。

【0129】

一可能な実装形態では、第２の接続部１５は金属はんだであり、第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の側壁に溶接される。この場合、第１の遮蔽構造体１３はパッケージ基板１４に確実に接続され、電磁遮蔽エンクロージャは良好な電磁遮蔽性能を有する。

【0130】

別の可能な実装形態では、第２の接続部１５は導電性接着剤であり、第１の遮蔽構造体１３は第２の接続部１５を通してパッケージ基板１４の側壁に締結される。このように、電磁遮蔽エンクロージャは、良好な電磁遮蔽性能を有することができる。

【0131】

引き続き別の可能な実装形態では、第２の接続部１５は絶縁性のコロソールであり、第１の遮蔽構造体１３は、第２の接続部１５を通してパッケージ基板１４の側壁に締結される。これにより、製造の難易度が低減され、第１の遮蔽構造体がパッケージ基板に確実に接続されることができる。

【0132】

第２の遮蔽構造体１６の第１の端部が、はんだパッド２０１に接続されている。はんだパッド２０１が接地され、その結果、チップおよび第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力が改善される。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0133】

図７は、本出願の一実施形態による引き続きなおさら別のチップシステムの断面図である。

【0134】

図７に示されている実装形態と図６に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0135】

絶縁材料１７は、チップパッケージ本体と回路基板２０と複数の金属はんだボール３０の間に充填されており、すなわちパッケージ基板１４の下面とＰＣＢ ２０の間の隙間が絶縁材料１７で充填されている。

【0136】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0137】

絶縁材料１７は、チップパッケージ本体と回路基板２０と複数の金属はんだボールの間の隙間をできるだけ埋めてもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみに絶縁材料１７を充填してもよい。

【0138】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、それによって、チップおよび第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0139】

結論として、本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0140】

以下では、別の電磁遮蔽エンクロージャの実装形態について説明する。

【0141】

図８は、本出願の一実施形態によるさらなるチップシステムの断面図である。

【0142】

図８に示されるチップパッケージ本体は、成形コンパウンド１８をさらに含み、成形コンパウンド１８にチップ１１が埋め込まれている。

【0143】

チップ１１は、パッケージ基板１４の第１の表面に電気的に接続され、第１の遮蔽構造体は、成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆う。

【0144】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0145】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0146】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用する堆積を通して形成されてもよく、代替的に金属材料は、スタンピングまたは鋳造を通して形成される金属機械部品であってもよい。

【0147】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0148】

一態様では、成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。別の態様において、成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３が成形コンパウンド１８に対して形成されることを可能にする。

【0149】

第１の遮蔽構造体１３は、成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を包囲する。これによって電磁遮蔽効果を改善する。

【0150】

チップ１１の第２の表面は、パッケージ基板１４の第１の表面と電気的に接続されている。

【0151】

一可能な実装形態では、チップ１１の表面は金属バンプを含み、パッケージ基板１４の上面にははんだパッドを含み、パッケージ基板１４の表面にははんだペーストが印刷され、チップ１１およびパッケージ基板１４はリフローはんだ付け方式で溶接される。いくつかの実施形態では、接続安定性を改善するために、チップ１１とパッケージ基板１４の間にアンダーフィル材料が注入され得る。アンダーフィル材料は、絶縁材料である。アンダーフィル材料の特定のタイプは、本出願のこの実施形態では限定されず、例えば、エポキシ樹脂であってもよい。

【0152】

パッケージ基板１４の下面は、金属はんだボール３０を通してＰＣＢ ２０に電気的に接続されている。具体的には、パッケージ基板１４は、リフローはんだ付けプロセスを使用することによってＰＣＢに電気的に接続され得る。

【0153】

ＰＣＢ上にはんだパッド２０１がある。はんだパッド２０１は、金属はんだパッドである。はんだパッド２０１は、ＰＣＢの接地回路層に接続される。はんだパッド２０１は、めっきスルーホール構造またはスロット付き電気めっき構造を通してＰＣＢの接地回路層に接続されてもよい。これは、本出願のこの実施形態では具体的に限定されない。

【0154】

第２の遮蔽構造体１６は、内側で金属はんだボール３０を包囲して、金属はんだボール３０に対する電磁遮蔽を実施する。第２の遮蔽構造体および第１の遮蔽構造体の実装形態は、同じであっても異なっていてもよい。これは、本出願では具体的には限定されない。

【0155】

第２の遮蔽構造体が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用する堆積を通して生成されてもよい。第２の遮蔽構造体が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0156】

図９は、本出願の一実施形態による引き続きさらなるチップシステムの断面図である。

【0157】

図７に示されている実装形態と図８に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0158】

チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボールの間の領域は、絶縁材料１７で充填され、すなわちパッケージ基板１４の下面とＰＣＢ ２０の間の隙間には、絶縁材料１７が充填されている。

【0159】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0160】

絶縁材料１７は、チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボールの間の領域を可能な限り充填してもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみを充填してもよい。

【0161】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部が、はんだパッド２０１に接続されている。はんだパッド２０１の接地は、チップおよび第１の接続部のための電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0162】

結論として、本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部に電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0163】

以下では、引き続き別のチップパッケージ本体の電磁遮蔽エンクロージャの図について説明する。

【0164】

図１０は、本出願の一実施形態によるなおさらさらなるチップシステムの断面図である。

【0165】

図１０に示される電磁遮蔽エンクロージャと図８の電磁遮蔽エンクロージャとの違いは、第１の遮蔽構造体１３が成形コンパウンド１８の外面を覆い、パッケージ基板１４の第１の表面まで延在することにある。

【0166】

一態様では、成形コンパウンド１８は、チップ１１が動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。別の態様では、成形コンパウンド１８は第１の遮蔽構造体１３の支持を提供し、これにより第１の遮蔽構造体を締結する安定性を改善する。加えて、第１の遮蔽構造体は、成形コンパウンドの外面およびパッケージ基板の側壁を覆う。図８の実装形態と比較して、使用される成形コンパウンド１８の数量が低減され、第１の遮蔽構造体１３の材料消費が低減される。

【0167】

第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用する堆積を通して生成されてもよい。第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0168】

第２の遮蔽構造体１６の第１の端部はＰＣＢ ２０上のはんだパッド２０１に接続され、はんだパッド２０１は接地されて、チップおよび金属はんだボールのための電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。この場合、第２の遮蔽構造体１６は、パッケージ基板１４の側面をさらに覆う。

【0169】

第２の遮蔽構造体１６および第１の遮蔽構造体１３の実装形態は、同じであっても異なっていてもよい。これは、本出願のこの実施形態では具体的に限定されない。第２の遮蔽構造体１６が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。第２の遮蔽構造体１６が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタリング堆積または電気めっきプロセスを使用する堆積を通して生成されてもよい。第２の遮蔽構造体１６が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0170】

図１１は、本出願の一実施形態による引き続きなおさらさらなるチップシステムの断面図である。

【0171】

図７に示されている実装形態と図１０に示されている実装形態の違いは、第１の接続部が絶縁材料１７をさらに含むことにある。

【0172】

チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボール３０の間の領域は、絶縁材料１７で充填され、すなわちパッケージ基板１４の下面とＰＣＢ ２０の間の隙間領域には、絶縁材料１７が充填されている。

【0173】

絶縁材料１７は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料１７は、キャピラリの原理により、複数の金属はんだボール間の隙間を充填してもよい。

【0174】

絶縁材料１７は、チップパッケージ本体のパッケージ基板と回路基板２０と複数の金属はんだボール３０の間の領域を可能な限り充填してもよいし、チップパッケージ本体と回路基板２０の接続領域の縁部のみを充填してもよい。

【0175】

第２の遮蔽構造体１６は、絶縁材料１７の側壁を覆っている。第２の遮蔽構造体１６の第１の端部ははんだパッド２０１に接続され、はんだパッド２０１は接地され、それによって、チップおよび第１の接続部に対する電磁遮蔽エンクロージャの電磁遮蔽能力を改善する。第２の遮蔽構造体１６の第２の端部は、第１の遮蔽構造体１３に接続されている。

【0176】

結論として、本出願で提供される電磁遮蔽エンクロージャが使用され、その結果、第１の接続部上の電磁遮蔽が実装されることができ、第１の接続部の電磁漏洩が低減され、チップパッケージ本体の電磁遮蔽能力をさらに改善し、チップ性能を確保し、他の回路構成要素への電磁漏洩の影響を低減する。

【0177】

以下では、別のチップシステムの実装形態について説明する。

【0178】

図１２は、本出願の一実施形態によるいっそうなおさら別のチップシステムの断面図である。

【0179】

図１２は、ｘ軸およびｙ軸が配置される平面の上面図である。ＰＣＢ ２０上のはんだパッド２０１およびピンの位置を表示するために、チップパッケージ本体１０は中実ブロックを使用することによって表され、図１２は第１の遮蔽構造体および第２の遮蔽構造体を示さない。

【0180】

チップパッケージ本体１０は、チップおよびパッケージ基板を含む。パッケージ基板ははんだパッド２０１上に配置され、第２の遮蔽構造体の第１の端部ははんだパッド２０１に電気的に接続され、第２の遮蔽構造体の第２の端部は第１の遮蔽構造体に電気的に接続されている。

【0181】

ＰＣＢ ２０上のピンは、第１のピン２０２および接地ピン２０３を含む。第１のピン２０２および接地ピン２０３の具体的な分布および量は、本出願では特に限定されない。第１のピン２０２は信号伝送ピンであり、接地ピン２０３は接地されるように構成されている。

【0182】

ｘ軸およびｙ軸が配置される平面上の第１のピン２０２の投影は、チップパッケージ本体１０の輪郭が覆う範囲内にある。ｘ軸およびｙ軸が配置される平面上の接地ピン２０３の投影は、チップパッケージ本体１０の輪郭によって覆われる範囲内に部分的にあるか、またはチップパッケージ本体１０の輪郭によって覆われる範囲外に完全にある。本出願では、接地ピン２０３が、チップパッケージ本体１０の輪郭によって覆われる範囲内に部分的にある一例が説明のために使用される。

【0183】

ｘ軸およびｙ軸が配置される平面上のはんだパッド２０１の両側の投影、チップパッケージ本体１０の輪郭によって覆される範囲外にある。はんだパッド２０１の両側から延在する領域、すなわち図に示される領域Ｂおよび領域Ｂ１は、はんだ付けプロセスを使用することによってはんだパッド２０１と第１の遮蔽構造体の間の電気的接続を実施するために使用される。領域Ｂおよび領域Ｂ１の具体的な面積は、本出願のこの実施形態では限定されない。

【0184】

図中の領域Ｃおよび領域Ｃ１は、チップパッケージ本体１０とＰＣＢ ２０が電気信号を使用することによって接続される領域である。一可能な実装形態では、ＬＧＡパッケージング方式が使用されるとき、チップパッケージ本体１０がＰＣＢ ２０に接続されるときに必要な接点はＰＣＢ ２０上に配置され、パッケージ基板の下側は格子状接続端部を覆う。ＰＣＢ ２０は、点接触技術を使用することによってチップパッケージ本体と通信する。ＰＣＢ ２０はピンを提供し、それはＢＧＡパッケージのはんだボールに取って代わり得る。

【0185】

領域は、絶縁材料で充填されてもよい。絶縁材料は、アンダーフィル材料、例えばエポキシ樹脂材であってもよい。絶縁材料は、キャピラリの原理によりギャップを充填し得る。

【0186】

いくつかの他の実施形態では、領域は絶縁材料で充填されなくてもよい。

【0187】

図１３Ａは、本出願の一実施形態による図１２に対応する断面図１である。

【0188】

図１３Ａは、ｘ軸およびｚ軸が配置される平面の断面図である。

【0189】

はんだパッド２０１の両側から延在する領域、すなわち図に示される領域Ｂおよび領域Ｂ１は、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６を形成するために使用され、その結果、はんだパッド２０１は第１の遮蔽構造体１３に電気的に接続される。

【0190】

すなわち、第２の遮蔽構造体１６の一端ははんだパッド２０１に接続され、他端は第１の遮蔽構造体１３に接続されている。

【0191】

チップ１１の第１の表面は、第１の材料１２を通して第１の遮蔽構造体１３に締結されている。

【0192】

一可能な実装形態では、第１の材料１２はＴＩＭ材料であり、ＴＩＭ材料は大部分が可撓性材料であり、例えば、ゲルまたはシリコーン脂質材料であってもよい。ＴＩＭ材料がチップ１１の第１の表面と第１の遮蔽構造体１３の間に充填されると、一態様では、放熱を支援されることができ、その結果、チップ１１が動作するときに発生する熱が第１の遮蔽構造体に迅速に伝導され、別の態様では、第１の遮蔽構造体１３のための支持が提供され、それによって、第１の遮蔽構造体１３の安定性を改善する。

【0193】

この場合、第１の遮蔽構造体１３は金属機械部品であり、金属機械部品はスタンピングまたは鋳造を通して形成されもよい。これは、本出願のこの実施形態では具体的に限定されない。金属機械部品は溝構造を有し、溝は、チップパッケージ本体上で電磁遮蔽を実施するために、チップパッケージ本体の対応する部分を収容するように構成される。

【0194】

はんだパッド２０１は、第２の遮蔽構造体１６を通して第１の遮蔽構造体１３に電気的に接続されるため、はんだパッド２０１が接地されると、第２の遮蔽構造体１６および第１の遮蔽構造体１３も接地される。これにより、電磁遮蔽性能を改善する。

【0195】

さらに、ＰＣＢ ２０上の接地ピン２０３は、チップパッケージ本体１０の輪郭によって覆われる範囲外に部分的に配置されているので、接地ピン２０３は、代替的に、はんだ付けプロセスを使用することによって第１の遮蔽構造体１３に電気的に接続されて、配線を通したＰＣＢ ２０上の接地を回避し得、これにより接地線が簡略化される。

【0196】

図１３Ｂは、本出願の一実施形態による図１２に対応する断面図２である。

【0197】

図１３Ｂは、ｘ軸およびｚ軸が位置すされる平面の断面図である。この実装形態と図１３Ａに示される実装形態の違いは、チップパッケージ本体が成形コンパウンド１８をさらに含み、チップ１１が成形コンパウンド１８に埋め込まれていることにある。

【0198】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0199】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0200】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用する堆積を通して形成されてもよく、代替的に金属材料は、スタンピングまたは鋳造を通して形成される金属機械部品であってもよい。

【0201】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0202】

一態様では、成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。別の態様において、成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３が成形コンパウンド１８に対して形成されることを可能にする。

【0203】

第１の遮蔽構造体１３は、成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を包囲する。これによって電磁遮蔽効果を改善する。

【0204】

図１４は、本出願の一実施形態による図１２に対応する側面図１である。

【0205】

図１４は、ｙ軸およびｚ軸が位置すされる平面の側面図である。図１４によれば、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６が形成され、その結果、はんだパッド２０１が第１の遮蔽構造体１３に電気的に接続され、第２の遮蔽構造体１６は、材料を節約するために第２の遮蔽構造体１６の一部のみを覆う。

【0206】

代替的に、チップパッケージ本体１０の範囲外に延在された接地ピン２０３の一部は、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６を形成し、第１の遮蔽構造体１３への電気的接続を実施してもよい。これにより、配線を通したＰＣＢ ２０上の接地を回避し、接地線を簡素化する。加えて、接地ピン２０３、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能をさらに改善する。

【0207】

図１５Ａは、本出願の一実施形態による図１２に対応する断面図３である。

【0208】

図１５Ａは、ｘ軸およびｚ軸が配置される平面の断面図である。図１５Ａに示されるチップシステムと図１３Ａのもの違いは、図１５Ａに示されるチップシステムの第２の遮蔽構造体１６が導電性膜であり、導電性膜が第２の遮蔽構造体１３の外部を覆っていることある。

【0209】

図１５Ｂは、本出願の一実施形態による図１２に対応する断面図４である。

【0210】

図１５Ｂは、ｘ軸およびｚ軸が配置される平面の断面図である。図１５Ｂに示されるチップシステムと図１５Ａのものの違いは、チップパッケージ本体が成形コンパウンド１８をさらに含み、チップ１１が成形コンパウンド１８に埋め込まれていることにある。

【0211】

この場合、第１の遮蔽構造体１３は、導電性膜、金属材料または導電性接着材料であってもよい。

【0212】

具体的には、第１の遮蔽構造体１３が導電性膜を使用することによって実施されるとき、導電性膜はスプレーを通して形成されてもよい。

【0213】

第１の遮蔽構造体１３が金属材料を使用することによって実施されるとき、金属材料は、金属スパッタ堆積または電気めっきプロセスを使用する堆積を通して形成されてもよく、代替的に金属材料は、スタンピングまたは鋳造を通して形成される金属機械部品であってもよい。

【0214】

第１の遮蔽構造体１３が導電性接着材料を使用することによって実施されるとき、導電性接着材料はコーティングを通して形成されてもよい。

【0215】

一態様では、成形コンパウンド１８は、チップが動作するときに発生する熱が第１の遮蔽構造体１３に迅速に伝導されるように、放熱を支援することができる。別の態様において、成形コンパウンド１８は、第１の遮蔽構造体１３のための支持を提供し、これは、第１の遮蔽構造体の安定性を改善し、第１の遮蔽構造体１３が成形コンパウンド１８に対して形成されることを可能にする。

【0216】

第１の遮蔽構造体１３は、成形コンパウンド１８の外面およびパッケージ基板１４の側壁を覆い、チップパッケージ本体を包囲する。これによって電磁遮蔽効果を改善する。

【0217】

図１６Ａは、本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図１である。

【0218】

図１６Ａは、ｙ軸およびｚ軸が位置すされる平面の側面図である。この場合、第２の遮蔽構造体は２つの部分を含む。

【0219】

第２の遮蔽構造体の第１の部分は導電性膜であり、導電性膜は第２の遮蔽構造体１６の外部を覆い、導電性膜ははんだパッド２０１の両側から延在する領域を使用することによって締結される。

【0220】

接地ピン２０３の一部は、チップパッケージ本体１０の範囲外まで延在し、はんだ付けプロセスを使用することによって第２の遮蔽構造体１６の第２の部分を形成し、第１の遮蔽構造体１３への電気的接続を実施する。これにより、配線を通したＰＣＢ ２０上の接地を回避し、接地線を簡素化する。加えて、接地ピン２０３、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能を改善する。

【0221】

図１６Ｂは、本出願の一実施形態による図１５Ａおよび図１５Ｂに対応する側面図２である。

【0222】

図１６Ｂは、ｙ軸およびｚ軸が位置すされる平面の側面図である。図１６Ｂに示されるチップシステムと図１６Ａのものの違いは、第２の遮蔽構造体１６が導電性膜であり、接地ピン２０３の一部がチップパッケージ本体１０の範囲外に延在し、チップパッケージ本体１０の範囲外に延在するはんだパッド２０１の両面の一部が導電性膜と電気的に接続するために使用されることである。導電性膜は、第１の遮蔽構造体１３を完全に覆っていてもよいし、第１の遮蔽構造体１３の側壁を完全に覆っていてもよい。

【0223】

この場合、はんだパッド２０１、第１の遮蔽構造体１３、および第２の遮蔽構造体１６は、第１のピン２０２を包囲し、これにより、チップシステムの電磁遮蔽性能を改善する。

【0224】

上記の説明は、チップシステムの第１のピン２０２および接地ピン２０３がチップパッケージ本体１０の上側および下側に位置すされる一例を使用することによって提供されていることが理解されよう。実際の用途では、第１のピン２０２および接地ピン２０３の数量が変化するにつれて、第１のピン２０２および接地ピン２０３の配置位置はそれに応じて調整されてもよく、片側のみに配置されてもよく、または３つの側に配置されてもよく、または４つの側に配置されてもよい。ここでは詳細を繰り返さない。

【0225】

上述の実施形態で提供されたチップシステムに基づいて、本出願の一実施形態は、チップシステムが適用される通信デバイスをさらに提供する。以下に具体的な説明を提供する。

【0226】

通信デバイスはＰＣＢを含み、ＰＣＢ上の中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ、ＩＦ）チップおよび無線周波数（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ、ＲＦ）チップに対応するチップパッケージ本体は、前述の実施形態で提供されたチップシステムを使用し得る。

【0227】

以下では、通信デバイスが説明のために無線周波数トランシーバである一例を使用する。

【0228】

図１７は、本出願の一実施形態による無線周波数トランシーバシステムの図である。

【0229】

無線通信システムに適用される無線周波数トランシーバ０１は、多入力多出力（Ｍｕｌｔｉｐｌｅ－Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ－Ｏｕｔｐｕｔ、ＭＩＭＯ）機能をサポートし、複数の送信アンテナを使用することによって異なるユーザ機器（ＵＥ）に同時に信号を送信し、複数の受信アンテナを使用することによって、複数のＵＥ ０２によって送信された信号を同時に受信することができる。

【0230】

本出願の実施形態で提供される無線周波数トランシーバシステムは、無線周波数トランシーバ０１およびベースバンドユニット（Ｂａｓｅ ｂａｎｄ Ｕｎｉｔ、ＢＢＵ）０３を含む。

【0231】

実際の用途では、無線周波数トランシーバシステムは、一般に、複数の無線周波数トランシーバ０１および複数のＢＢＵ ０３を含む。１つのＢＢＵ ０３は、複数の無線周波数トランシーバ０１の同時アクセスをサポートする。１つのＢＢＵ ０３によって同時にアクセスされる無線周波数トランシーバ０１の具体的な数量は、本出願の実施形態では限定されない。

【0232】

無線周波数トランシーバシステムが複数のＢＢＵ ０３を含むとき、ＢＢＵ ０３に接続される無線周波数トランシーバ０１の数量は同じであっても異なっていてもよい。これは、本出願の実施形態では具体的には限定されない。

【0233】

無線周波数トランシーバ０１は、光ファイバを通してＢＢＵ ０３に接続される。一態様では、無線周波数トランシーバ０１は、光ファイバを通して、ＢＢＵによって送信された光信号を取得し、光モジュールを通して光信号を高速電気信号に変換し、内部ベースバンド回路、中間周波数回路、および無線周波数電力増幅回路を使用することによって高速電気信号を処理し、次いで、複数の送信アンテナを介して複数のユーザ機器に処理された高速電気信号を送信する。別の態様では、無線周波数トランシーバ０１は、複数の受信アンテナを通して、複数のユーザ機器によって送信された無線周波数信号を受信し、内部無線周波数電力増幅回路、中間周波数回路、およびベースバンド回路を使用することによって無線周波数信号を処理し、無線周波数信号を高速電気信号に変換し、光モジュールを通して高速電気信号を光信号に変換し、光信号を光ファイバを通してＢＢＵ ０３に送信することができる。

【0234】

中間周波数回路の中間周波数チップは、本出願のこの実施形態で提供されるチップシステムに適用され得、すなわち、中間周波数チップのチップパッケージ本体は、前述の電磁遮蔽を使用することによって、中間周波数回路が配置されるＰＣＢ上に配置される。

【0235】

結論として、本出願のこの実施形態で提供される通信デバイスに含まれるチップシステムは、第１の接続部分に対する電磁遮蔽を実施し、第１の接続部分の電磁漏洩を低減し、チップパッケージ本体の電磁遮蔽能力を改善し、チップ性能を確保し、別の回路構成要素に対する電磁漏洩の影響を低減することができ、それによって通信デバイスの性能を改善する。

【0236】

前述の説明は、本出願の特定の実装形態にすぎない。当業者は、本出願の原理から逸脱することなくいくつかの改善および修正をさらに行うことができ、これらの改善および修正もまた、本出願の保護範囲と見なされることに留意されたい。

【符号の説明】

【0237】

０１ 無線周波数トランシーバ
０２ ユーザ機器
０３ ベースバンド処理ユニット
１０ チップパッケージ本体
１１ チップ
１２ 第１の材料、熱界面材料
１３ 電磁遮蔽エンクロージャ、第１の遮蔽構造体
１４ パッケージ基板
１５ 第２の接続部
１６ 第２の遮蔽構造体
１７ 絶縁材料
１８ エポキシ成形コンパウンド
２０ プリント基板、回路基板
３０ はんだボール
２０１ はんだパッド
２０２ 第１のピン
２０３ 接地ピン
Ａ、Ｂ、Ｂ１、Ｃ、Ｃ１ 領域

【手続補正2】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

チップシステムであって、前記チップシステムはチップパッケージ本体および電磁遮蔽エンクロージャを備え、前記チップパッケージ本体は、第１の接続部を通して回路基板に電気的に接続され、前記チップパッケージ本体は、パッケージ基板および少なくとも１つのチップを備え、前記パッケージ基板は、前記少なくとも１つのチップに電気的に接続され、前記電磁遮蔽エンクロージャは、第１の遮蔽構造体および第２の遮蔽構造体を備え、前記第１の遮蔽構造体と前記第２の遮蔽構造体の両方は導電性であり、
前記第１の遮蔽構造体は、前記パッケージ基板に接続され、
前記第１の遮蔽構造体は第１のキャビティを備え、前記第１のキャビティは、前記少なくとも１つのチップを収容するように構成され、
前記第２の遮蔽構造体の第１の端部は、前記回路基板上のはんだパッドに接続されるか、または前記回路基板に接続され、前記第２の遮蔽構造体の第２の端部は、前記第１の遮蔽構造体に接続されて第２のキャビティを形成するか、あるいは前記第２の遮蔽構造体の第１の端部は、前記回路基板上のはんだパッドに接続されるか、または前記回路基板に接続され、前記第２の遮蔽構造体は、前記第１の遮蔽構造体を覆い第２のキャビティを形成し、
前記第１の接続部は、前記第２のキャビティに配置される、
チップシステム。

【請求項2】

前記第１の接続部は、絶縁材料および複数の電気接続部を備え、
前記複数の電気接続部は、前記チップパッケージ本体と前記回路基板を接続するように構成され、
前記絶縁材料は、前記パッケージ基板と、前記回路基板と、前記複数の電気接続部の間の領域に充填されている、
請求項１に記載のチップシステム。

【請求項3】

前記第１の接続部は、２つの接続面を備え、前記回路基板に近い一方の接続面が第１の接続面であり、前記チップパッケージ本体に近い他方の接続面が第２の接続面であり、前記第１の接続面の幅は、前記第２の接続面の幅よりも大きい、請求項２に記載のチップシステム。

【請求項4】

前記第２の遮蔽構造体は、前記絶縁材料の側壁の全部または一部を覆う、請求項２に記載のチップシステム。

【請求項5】

前記はんだパッドが接地されている、請求項１から４のいずれか一項に記載のチップシステム。

【請求項6】

前記パッケージ基板は、前記はんだパッド上に配置され、前記第２の遮蔽構造体の前記第１の端部は、前記はんだパッドに電気的に接続されている、請求項５に記載のチップシステム。

【請求項7】

前記チップパッケージ本体は、ランドグリッドアレイ、ＬＧＡ、パッケージング技術を使用することによって前記回路基板に電気的に接続され、前記チップパッケージ本体の接地ピンは、前記第２の遮蔽構造体に電気的に接続される、請求項６に記載のチップシステム。

【請求項8】

前記少なくとも１つのチップの各々の第１の表面は、第１の材料を通して前記第１の遮蔽構造体に接続され、
前記少なくとも１つのチップのそれぞれの第２の表面は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、第２の接続部を通して前記パッケージ基板の前記第１の表面に接続される、
請求項１から４のいずれか一項に記載のチップシステム。

【請求項9】

前記第２の接続部は、金属はんだであるか、または前記第２の接続部は、導電性接着剤であるか、または前記第２の接続部は、絶縁性のコロソールである、請求項８に記載のチップシステム。

【請求項10】

前記少なくとも１つのチップの各々の第１の表面は、第１の材料を通して前記第１の遮蔽構造体に接続され、
前記少なくとも１つのチップのそれぞれの第２の表面は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、第２の接続部を通して前記パッケージ基板の側壁に接続される、
請求項１から４のいずれか一項に記載のチップシステム。

【請求項11】

前記第１の遮蔽構造体は金属機械部品である、請求項１から４のいずれか一項に記載のチップシステム。

【請求項12】

前記チップパッケージ本体は、成形コンパウンドをさらに備え、
前記少なくとも１つのチップの各々は、前記成形コンパウンドに埋め込まれ、
前記第１の遮蔽構造体は、前記成形コンパウンドの外面および前記パッケージ基板の側壁を覆う、
請求項１から４のいずれか一項に記載のチップシステム。

【請求項13】

前記チップパッケージ本体は、成形コンパウンドをさらに備え、
前記少なくとも１つのチップは、前記成形コンパウンドに埋め込まれ、
前記少なくとも１つのチップの各々は、前記パッケージ基板の第１の表面に電気的に接続され、
前記第１の遮蔽構造体は、前記成形コンパウンドの外面を覆い、前記パッケージ基板の前記第１の表面まで延在する、
請求項１から４のいずれか一項に記載のチップシステム。

【請求項14】

通信デバイスであって、前記通信デバイスが請求項１から４のいずれか一項に記載のチップシステムを備える、通信デバイス。

【請求項15】

前記通信デバイスは、無線周波数トランシーバであり、
前記無線周波数トランシーバは、光ファイバを通して基地局のベースバンド処理ユニットＢＢＵに接続されるように構成される、
請求項１４に記載の通信デバイス。

【国際調査報告】