特表 2024-545082 Ｉ２Ｓオーディオバス用のクロック生成方法及システム、ＤＡＣ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-05

(54)【発明の名称】Ｉ２Ｓオーディオバス用のクロック生成方法及システム、ＤＡＣ回路

(51)【国際特許分類】

   H04R 3/00 20060101AFI20241128BHJP

【ＦＩ】

H04R3/00 310

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024533898

(86)(22)【出願日】2022-11-18

(85)【翻訳文提出日】2024-06-05

(86)【国際出願番号】 CN2022132896

(87)【国際公開番号】W WO2023103749

(87)【国際公開日】2023-06-15

(31)【優先権主張番号】202111484675.4

(32)【優先日】2021-12-07

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】519348325

【氏名又は名称】蘇州上声電子股▲フン▼有限公司

【氏名又は名称原語表記】ＳＵＺＨＯＵ ＳＯＮＡＶＯＸ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ

(74)【代理人】

【識別番号】110001999

【氏名又は名称】弁理士法人はなぶさ特許商標事務所

(72)【発明者】

【氏名】呉渝蓉

(72)【発明者】

【氏名】丁洪兵

【テーマコード（参考）】

5D220

【Ｆターム（参考）】

5D220AA50

(57)【要約】

【課題】Ｉ^２Ｓオーディオバス用のクロック生成方法及システム、ＤＡＣ回路を提供する。
【解決手段】このＩ^２Ｓオーディオバス用のクロック生成方法は、メインコントローラが前記Ｉ ^２Ｓオーディオバスの伝送するオーディオファイルを読み取るステップと、前記メインコントローラが前記オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、前記データビット長及びチャンネル数に基づいて各フレームデータ量を算出して取得し、コントローラによるマスタークロック信号の倍数要求からマスタークロック信号を生成するステップであって、前記マスタークロック信号の周波数がｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数であるステップと、前記スレーブコントローラが前記マスタークロック信号を受信し、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタが実現されるステップと、を含む。本発明は、外部の特別な周波数の水晶発振器の必要がなく、ハードウェア回路の設計を簡単化し、デバイスコストを低減させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

Ｉ^２Ｓオーディオバス用のクロック生成方法であって、
メインコントローラが前記Ｉ^２Ｓオーディオバスの伝送するオーディオファイルを読み取るステップと、前記メインコントローラが前記オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、前記データビット長及びチャンネル数に基づいて各フレームデータ量を算出して取得し、コントローラによるマスタークロック信号の倍数要求からマスタークロック信号を生成するステップであって、前記マスタークロック信号の周波数がｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数であるステップと、前記スレーブコントローラが前記マスタークロック信号を受信し、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタが実現されるステップと、を含む
ことを特徴とするクロック生成方法。

【請求項2】

Ｘは１フレームあたりのデータ量の２倍以上の整数倍である
ことを特徴とする請求項１に記載のクロック生成方法。

【請求項3】

下式（１）により前記１フレームあたりのデータ量を
Ｄａｔａ＝Ｌ×２ （１）
として算出し、Ｌがデータビット長である
ことを特徴とする請求項１又は２に記載のクロック生成方法。

【請求項4】

デジタル・アナログ変換後の信号はダブルチャンネルアナログ信号である
ことを特徴とする請求項１又は３に記載のクロック生成方法。

【請求項5】

前記メインコントローラは、ＭＣＬＫ出力ポートを有するメインチップであり、前記スレーブコントローラは、ＭＣＬＫ入力ポートを有するスレーブチップであり、前記メインチップから生成された前記マスタークロック信号を前記スレーブチップに出力するように、前記ＭＣＬＫ出力ポートと前記ＭＣＬＫ入力ポートとが電気的に接続される
ことを特徴とする請求項１に記載のクロック生成方法。

【請求項6】

ＭＣＬＫ出力ポートを有するメインチップと、ＭＣＬＫ入力ポートを有するスレーブチップと、を含み、前記ＭＣＬＫ出力ポートとＭＣＬＫ入力ポートとが電気的に接続されるＩ^２Ｓオーディオバス用のクロック生成システムであって、
前記メインチップは、Ｉ^２Ｓオーディオバスで伝送されるオーディオファイルを読み取り、前記オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、前記データビット長及びチャンネル数に基づいて１フレームあたりのデータ量を算出して取得し、前記スレーブチップによるマスタークロック信号の倍数要求に応じて１つのマスタークロック信号を生成し、前記ＭＣＬＫ出力ポートから出力するためのものであり、前記マスタークロック信号の周波数はｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数であり、
前記スレーブチップは、前記ＭＣＬＫ入力ポートを介して前記マスタークロック信号を受信するとともに、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタを実現するためのものである
ことを特徴とするクロック生成システム。

【請求項7】

Ｘは１フレームあたりのデータ量の２倍以上の整数倍であり、下式（１）により前記１フレームあたりのデータ量を
Ｄａｔａ＝Ｌ×２ （１）
として算出し、Ｌがデータビット長である
ことを特徴とする請求項６に記載のクロック生成システム。

【請求項8】

デジタル・アナログ変換後の信号はダブルチャンネルアナログ信号である
ことを特徴とする請求項６又は７に記載のクロック生成システム。

【請求項9】

前記メインチップは、前記スレーブチップにシリアルデータビットを出力するためのＤＢＣＬＫポートと、前記スレーブチップに左右チャンネルクロック信号を出力するためのＬＲＣＬＫポートと、前記スレーブチップにデータを出力するためのＤＯＵＴポートとをさらに備え、前記スレーブチップは、シリアルデータビットを入力するためのＤＢＣＬＫポートと、左右チャンネルのクロック信号を入力するためのＬＲＣＬＫポートと、データを入力するためのＤＩＮポートとをさらに備え、前記メインチップのＤＢＣＬＫポートと前記スレーブチップのＤＢＣＬＫポートとは、直接的に接続され、又は抵抗を介して接続され、前記メインチップのＬＲＣＬＫポートと前記スレーブチップのＬＲＣＬＫポートとは、直接的に接続され、又は抵抗を介して接続され、前記メインチップのＤＯＵＴポートと前記スレーブチップのＤＩＮポートとは、直接的に接続され、又は抵抗を介して接続される
ことを特徴とする請求項６に記載のクロック生成システム。

【請求項10】

前記ＭＣＬＫ出力ポートとＭＣＬＫ入力ポートとは直接的に接続され、或いは両者間に抵抗が直列に接続される
ことを特徴とする請求項６又は９に記載のクロック生成システム。

【請求項11】

前記スレーブチップは、前記メインチップにデータを出力するためのＤＯＵＴポートをさらに備え、前記メインチップは、データを入力するためのＤＩＮポートをさらに備え、前記スレーブチップのＤＯＵＴポートと前記メインチップのＤＩＮポートとは、直接的に接続され、又は抵抗を介して接続される
ことを特徴とする請求項６又は９に記載のクロック生成システム。

【請求項12】

請求項６から１１のいずれか一項に記載のクロック生成システムを含む
ことを特徴とするカーオーディオシステムのＤＡＣ回路。

【請求項13】

前記ＤＡＣ回路は、Ｉ^２Ｓオーディオバスを介してＭＣＵチップに電気的に接続される入力端と、アンプの入力端に電気的に接続される出力端とを備え、前記ＭＣＵチップは、音声ファイルを受信するためのものであり、前記アンプは、カースピーカーの発声を駆動するためのものである
ことを特徴とする請求項１２に記載のＤＡＣ回路。

【請求項14】

請求項６から１１のいずれか一項に記載のクロック生成システムを含む
ことを特徴とする歩行者警報装置のＤＡＣ回路。

【請求項15】

前記ＤＡＣ回路は、Ｉ^２Ｓオーディオバスを介してＭＣＵチップに電気的に接続される入力端と、アンプの入力端に電気的に接続される出力端とを備え、前記ＭＣＵチップは、音声ファイルを受信するためのものであり、前記アンプは、歩行者警報スピーカーの発声を駆動するためのものである
ことを特徴とする請求項１４に記載のＤＡＣ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２１年１２月７日に提出された、出願番号ＣＮ２０２１１１４８４６７５４の中国専利出願の優先権を主張する。

【0002】

本発明は、オーディオシステム分野に属し、Ｉ^２Ｓオーディオバス用のクロック生成方法及びシステム、ＤＡＣ（デジタル・アナログ変換）システムに関し、特にＩ^２Ｓオーディオバス用の水晶発振器不要のクロック生成方法及びシステムに関する。

【背景技術】

【0003】

オーディオバスの干渉防止能力が強いため、ますますカーエンターテインメント システム又は警報音システムに多く適用されており、データ送信側でＩ ^２Ｓバスフォーマットで送信され、受信側でＤＡＣチップ又はチップにおけるＤＡＣ機能モジュールによって還元される。ほとんどのＤＡＣ変換チップは、いずれもサンプリング周波数逓倍であるマスタークロック信号を、オーディオのアナログ信号を発生するために、「Δ～Σ」形式を用いる変調器及びデジタルフィルタへ供給する必要がある。

【0004】

現在主流のバイノーラルオーディオフォーマットのため、一般的に、オーディオバス周辺機器付きのコントローラが提供され、多くの場合に、内蔵周辺モジュール（ｐｅｒｉｐｈｅｒａｌ）のみでデータポート（ＤＩＮ，ＤＯＵＴ）ＤＢＣＬＫ及びＬＲＣＫ信号ポートが提供されるが、高周波数のＭＣＬＫが提供されない。一方、ＤＡＣ又は統合Ｉ ２Ｓバス受信側のチップレベルの方案プロバイダーによって提供される推奨参照方案及び主流の製品設計は、いずれも１２．２８８ＭＨｚ（又はその逓倍である２４．５７６ＭＨｚ等）のアクティブ水晶発振器を用いて、異なるサンプリングレートのオーディオ情報に対応する。

【0005】

デジタルオーディオ方案用のチップもいくつかあり、例えばＣＯＤＥＣチップ、オーディオＤＳＰチップであり、これらのチップには、対応するクロック情報を提供する専用のＭＣＬＫピンがあるが、これらのチップの方案では、メインチップ上に１２．２８８ＭＨｚ（又はその逓倍である２４．５７６ＭＨｚ等）の水晶発振器を外装する必要があり、具体的には、アクティブ水晶発振器やパッシブ水晶発振器、または他の発振器デバイスであってもよい。

【0006】

上記の状況に基づいて、Ｉ^２Ｓ方案を使用するほとんどの設計及び応用では、このような特別な周波数発振回路を用いてＭＣＬＫ信号をスレーブ チップに提供する。ハードウェアのコストがかかる一方で、信号の周波数が高くなるほど、回路、特にＰＣＢの設計に対する要求が高くなり、ハードウェア回路設計の複雑さが増加する。

【発明の概要】

【発明が解決しようとする課題】

【0007】

上記問題に対して、本発明は、外部の周波数水晶発振器の必要がなく、ハードウェアシステムの設計が簡略化し、デバイスコストが低下するＩ^２Ｓオーディオバス用のクロック生成方法及びシステム、ＤＡＣ回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の一態様は、
メインコントローラが前記Ｉ^２Ｓオーディオバスの伝送するオーディオファイルを読み取るステップと、
前記メインコントローラが前記オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、前記データビット長及びチャンネル数に基づいて各フレームデータ量を算出して取得し、コントローラによるマスタークロック信号の倍数要求からマスタークロック信号を生成するステップであって、前記マスタークロック信号の周波数がｆ ｓ×Ｘであり、ｆ ｓがサンプリングレート、Ｘが選択された倍数であるステップと、
前記スレーブコントローラが前記マスタークロック信号を受信し、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタが実現されるステップと、を含むＩ^２Ｓオーディオバス用のクロック生成方法が提供される。

【0009】

好ましい一実施例において、Ｘは、各フレームデータ量の２倍以上の整数倍である。

【0010】

好ましい一実施例において、下記式（１）により前記各フレームデータ量を算出する。
Ｄａｔａ＝Ｌ×２ （１）
ここで、Ｌはデータビット長である。

【0011】

好ましい一実施例において、デジタル・アナログ変換後の信号は、ダブルチャンネルアナログ信号である。

【0012】

好ましい一実施例において、前記メインコントローラは、ＭＣＬＫ出力ポートを有するメインチップであり、前記スレーブコントローラは、ＭＣＬＫ入力ポートを有するスレーブチップであり、前記メインチップから生成された前記マスタークロック信号を前記スレーブチップに出力するように、前記ＭＣＬＫ出力ポートと前記ＭＣＬＫ入力ポートとが電気的に接続される。

【0013】

本発明の他の態様は、ＭＣＬＫ出力ポートを有するメインチップと、ＭＣＬＫ入力ポートを有するスレーブチップと、を含み、前記ＭＣＬＫ出力ポートとＭＣＬＫ入力ポートとが電気的に接続され、
前記メインチップは、Ｉ^２Ｓオーディオバスで伝送されるオーディオファイルを読み取り、前記オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、前記データビット長及びチャンネル数に基づいて１フレームあたりのデータ量を算出して取得し、前記スレーブチップによるマスタークロック信号の倍数要求に応じて１つのマスタークロック信号を生成し、前記ＭＣＬＫ出力ポートから出力するためのものであり、前記マスタークロック信号の周波数はｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数であり、
前記スレーブチップは、前記ＭＣＬＫ入力ポートを介して前記マスタークロック信号を受信するとともに、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタを実現するためのものであるＩ^２Ｓオーディオバス用のクロック生成システムが提供される。

【0014】

好ましい一実施例において、Ｘは、１フレームあたりのデータ量の２倍以上の整数倍であり、下記の式（１）により前記１フレームあたりのデータ量を算出する。
Ｄａｔａ＝Ｌ×２ （１）
ここで、Ｌはデータビット長である。

【0015】

好ましい一実施例において、デジタル・アナログ変換後の信号は、ダブルチャンネルアナログ信号である。

【0016】

好ましい一実施例において、前記メインチップは、前記スレーブチップにシリアルデータビットを出力するためのＤＢＣＬＫポートと、前記スレーブチップに左右チャンネルクロック信号を出力するためのＬＲＣＬＫポートと、前記スレーブチップにデータを出力するためのＤＯＵＴポートとをさらに備え、前記スレーブチップは、シリアルデータビットを入力するためのＤＢＣＬＫポートと、左右チャンネルのクロック信号を入力するためのＬＲＣＬＫポートと、データを入力するためのＤＩＮポートとをさらに備え、前記メインチップのＤＢＣＬＫポートと前記スレーブチップのＤＢＣＬＫポートとは、直接的に接続され、又は抵抗を介して接続され、前記メインチップのＬＲＣＬＫポートと前記スレーブチップのＬＲＣＬＫポートとは、直接的に接続され、又は抵抗を介して接続され、前記メインチップのＤＯＵＴポートと前記スレーブチップのＤＩＮポートとは、直接的に接続され、又は抵抗を介して接続される。

【0017】

好ましい一実施例において、前記ＭＣＬＫ出力ポートとＭＣＬＫ入力ポートとは、直接的に接続され、又は両者間に抵抗が直列的に接続される。

【0018】

好ましい一実施例において、前記スレーブチップは、前記メインチップにデータを出力するためのＤＯＵＴポートをさらに備え、前記メインチップは、データを入力するためのＤＩＮポートをさらに備え、前記スレーブチップのＤＯＵＴポートと前記メインチップのＤＩＮポートとは、直接的に接続され、又は抵抗を介して接続される。

【0019】

本発明の第３態様は、前記したクロック生成システムを含むカーオーディオシステムのＤＡＣ回路が提供される。

【0020】

いくつかの実施例において、前記ＤＡＣ回路は、Ｉ^２Ｓオーディオバスを介してＭＣＵチップに電気的に接続される入力端と、アンプの入力端に電気的に接続される出力端とを備え、前記ＭＣＵチップは、音声ファイルを受信するためのものであり、前記アンプは、カースピーカーの発声を駆動するためのものである。

【0021】

いくつかの実施例において、音声ファイルは、車両インターフェース及び車両バスを介してＭＣＵチップに伝送し、ＭＣＵチップは、Ｉ^２Ｓオーディオバスを介してＤＡＣ回路に電気的に接続され、ＤＡＣ回路は、アンプの入力端に電気的に接続され、アンプの出力端は、カースピーカーに電気的に接続される。ＤＡＣ回路は上記したクロック生成方法を実行し、外部水晶発振器を使用する必要がなく、Ｉ ２Ｓオーディオバスによって伝送されたオーディオファイルをバイノーラルアナログ信号として変換してアンプにフィードする。

【0022】

本発明の第４態様は、前記したクロック生成システムを含む歩行者警報装置のＤＡＣ回路が提供される。

【0023】

いくつかの実施例において、前記ＤＡＣ回路は、Ｉ^２Ｓオーディオバスを介してＭＣＵチップに電気的に接続される入力端と、アンプの入力端に電気的に接続される出力端とを備え、前記ＭＣＵチップは、音声ファイルを受信するためのものであり、前記アンプは、歩行者警報スピーカーの発声を駆動するためのものである。

【0024】

歩行者警報装置は、車外音響装置であり、電気自動車及びハイブリッド車などの新エネルギー車の低速歩行者警報音の音質を改良することができる。これは、警報音を再生するためのスピーカー（車両に取り付けられ車外へ音声を放送する）と、前記スピーカーの発声を駆動するためのアンプとを含む。これは、新エネルギー車の車速信号を取得するための車載シリアルバスインターフェース回路（ＣＡＮ、ＬＩＮ等）をさらに含む。

【発明の効果】

【0025】

本発明は上記解決策を用いると、従来技術に比べて下記の利点を有する。

【0026】

本発明のクロック生成方法及びシステムでは、Ｉ^２Ｓオーディオバスによって伝送されるオーディオファイルを解析することにより、オーディオファイルのサンプリングレート、データビット長及びチャンネル数を取得し、スレーブコントローラによるＤＡＣマスタークロック用の倍数要求に基づいて，スレーブコントローラＤＡＣから変換されたマスタークロック信号をスレーブコントローラに出力して、Ｉ^２ＳＤＡＣ回路で外部の周波数水晶発振器の必要がなく、ハードウェアシステムの設計が簡略化し、デバイスのコストが低下するように実現する。

【図面の簡単な説明】

【0027】

本発明の技術的解決手段をより明確に説明するために、以下、実施例の説明に使用する必要な図面を簡単に紹介し、明らかに、以下に説明する図面は本発明のいくつかの実施例に過ぎず、当業者にとって、創造的作業の必要がない前提で、これらの図面に基づいて他の図面を取得することができる。

【0028】

【図1】本発明の実施例に係るクロック生成方法のフローチャートである。

【図2a】本発明の実施例に係るクロック生成システムの構造ブロック図である。

【図2b】本発明の実施例に係る他のクロック生成システムの構造ブロック図である。

【図2c】本発明の実施例に係る別のクロック生成システムの構造ブロック図である。

【図2d】本発明の実施例に係る４番目のクロック生成システムの構造ブロック図である。

【図3】本実施例に適用するカーオーディオシステムの模式図である。

【図4】Ｉ^２Ｓ ＤＡＣ変換チップマニュアルのＭａｓｔｅｒ表を示す。

【図5】メインプログラムでのＦＴＭ０のプログラムの呼び出しを示す。

【発明を実施するための形態】

【0029】

以下、本発明の利点及び特徴が当業者によって理解されやすくするように、図面を参照しながら、好ましい本実施例を詳しく説明する。なお、これらの実施形態についての説明は、本発明の理解に寄与するが、本発明に対する限定を構成しない。また、以下、説明する本発明の様々な実施形態に係る技術的特徴は、互いに矛盾しない限り、互いに組み合わせることができる。

【0030】

本発明の一実施例によれば、オーディオファイルの解析結果により、オーディオファイルのサンプリングレート、データビット長、チャンネル数を抽出し、メインコントローラの内蔵周辺モジュール（ｐｅｒｉｐｈｅｒａｌ）（クロックモジュール、ＰＷＭモジュール、コンパレータ出力モジュール、ＰＬＬモジュール等を含むが、これらに限定されない）により、或いは、任意の上記周辺モジュールを呼び出すことなく、純粋なソフトウェアコードにより作成して、ＭＣＬＫ特性に準拠したチップポートに対応反転出力を生じることができる方形波信号を実現し（周辺モジュールによっても、純粋なコードによっても実現され、以下、「周波数逓倍機能モジュール」と総称する。）、１つのＬＲＣＫの周波数逓倍を生成し、オクターブ周波数は、スレーブチップ説明書におけるＭＣＬＫへの要求に応じて、１つの周波数逓倍クロック信号を生成する。

【0031】

図１に示すように、本実施例のＩ^２Ｓオーディオバス用のクロック生成方法は、
メインコントローラがＩ^２Ｓオーディオバスの伝送するオーディオファイルを読み取るステップと、
メインコントローラがオーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、データビット長及びチャンネル数に基づいて各フレームデータ量を算出して取得し、コントローラによるマスタークロック信号の倍数要求からマスタークロック信号を生成するステップであって、マスタークロック信号の周波数がｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数であるステップと、
コントローラからマスタークロック信号を受信するとともに、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタを実現し、アンプにフィードするためのアナログ信号を出力するステップと、を含む。

【0032】

具体的には、メインコントローラはメインチップであり、スレーブコントローラはスレーブチップである。メインチップのプログラムは、Ｉ^２Ｓオーディオバスによって伝送されたオーディオファイルの下記情報を読取る。
所定倍数がＸ、
データのワード長がＬ、
チャンネル数が２、
フレーム周波数がｆ_ｗ、
サンプリングレートがｆ_ｓであり、
１フレームあたりのデータ量をＤａｔａ＝Ｌ×２として算出し取得する。

【0033】

選択された倍数Ｘは、スレーブチップ説明書又は応用ノートのＭａｓｔｅｒ表からのもので、通常、Ｄａｔａの２倍以上の整数倍である。実際に応用された、スレーブチップによるマスタークロック信号ＭＣＬＫへの倍数要求に応じて、１つの適当なマスタークロック信号ＭＣＬＫをスレーブチップのために生成する。

【0034】

マスタークロック信号ＭＣＬＫの周波数は、ｆ_ｓ×Ｘである。

【0035】

例えば、１つのオーディオファイルから解析して、データ長が１６ビット、サンプリングレートが１６ＫＨｚ、チャンネル数が２であるという結果を取得し、メインチップは、１６ビットのデータワード長のオーディオファイルとして解析し取得し、ＭＣＬＫがＬＲＣＫの１０２４、５１２、２５６、１２８又は６４倍であることを要求し、算出すると、１フレームあたりのデータ量は３２ｂｉｔｓであるため、倍数として６４倍がそのまま採用される。従って、ＭＣＬＫの周波数は、１６ＫＨｚ×６４＝１ＭＨｚとなる。従って、メインコントローラの内蔵周辺モジュールにより、周波数逓倍機能モジュールによって、デューティサイクル（例えば５０％）がスレーブチップによるＭＣＬＫデューティサイクルに合致する１ＭＨｚの信号を生成する。スレーブチップのＭＣＬＫポートに接続される。もちろん、１２８倍数を選択して２ＭＨｚのクロックを生成してもよい。

【0036】

チャンネル数が２であり、対応的に、スレーブチップデジタル・アナログ変換後の信号はダブルチャンネルアナログ信号である。

【0037】

図２ａは、本実施例に係るクロック生成システムを示す。図２ａに示すように、このクロック生成システムは、メインチップ１００及びスレーブチップ２００を含む。メインチップ１００は、ＤＢＬＣＫポート、ＬＲＣＬＫポート、ＤＯＵＴポート、ＤＩＮポート及びＭＣＬＫポートを備え、スレーブチップ２００はＤＢＣＬＫポート、ＬＲＣＬＫポート、ＤＩＮポート、ＤＯＵＴポート及びＭＣＬＫポートを備える。

【0038】

メインチップ１００は、Ｉ^２Ｓオーディオバスで伝送されるオーディオファイルを読み取り、オーディオファイルのサンプリングレート、データビット長及びチャンネル数を読み取り、データビット長及びチャンネル数に基づいて１フレームあたりのデータ量を算出して取得し、スレーブチップ２００によるマスタークロック信号の倍数要求に応じて１つのマスタークロック信号を生成し、ＭＣＬＫ出力ポートから出力するためのものであり、マスタークロック信号の周波数はｆ_ｓ×Ｘであり、ｆ_ｓがサンプリングレート、Ｘが選択された倍数である。

【0039】

スレーブチップ２００であって、ＭＣＬＫ入力ポートを介してマスタークロック信号を受信するとともに、マスタークロック信号をクロックソースとし、オーディオデジタル・アナログ変換の変調フィルタを実現し、アンプにフィードするためのアナログ信号を出力するためのものである。

【0040】

メインチップ１００のＤＢＣＬＫポートと、スレーブチップ２００のＤＢＣＬＫポートとは、電気的に接続され、さらに、メインチップ１００は、スレーブチップ２００へシリアルデータビットクロック信号（ＤＢＣＬＫ）を伝送する。メインチップ１００のＬＲＣＬＫポートと、スレーブチップ２００のＬＲＣＬＫポートとは、電気的に直接接続され、メインチップ１００は、スレーブチップ２００へ左右チャンネルのクロック信号（ＬＲＣＬＫ）を伝送する。メインチップ１００のＤＯＵＴポートと、スレーブチップ２００のＤＩＮポートとは、電気的に直接接続され、さらに、メインチップ１００はスレーブチップ２００へオーディオデータを伝送する。メインチップ１００のＭＣＬＫ出力ポートと、スレーブチップ２００のＭＣＬＫ入力ポートとは、電気的に直接接続され、さらに、メインチップ１００は、スレーブチップ２００へ生成したマスタークロック信号（ＭＣＬＫ）を伝送する。さらに、スレーブチップ２００のＤＯＵＴポートと、メインチップ１００のＤＩＮポートとは、電気的に直接接続されるため、スレーブチップ２００は、メインチップ１００へオーディオデータを伝送することができ、言い換えれば、メインチップ１００とスレーブチップ２００との間で双方向データ伝送が行われることができる。メインチップ１００は、バスオーディオ解析プログラムを実行してＩ^２Ｓオーディオバスから受信したオーディオファイルを解析することができ、上記方法に従ってマスタークロック信号を生成することもできる。スレーブチップ２００は、マスタークロック信号をクロックソースとし、「Δ～σ」形式の変調器及びデジタルフィルタでオーディオデジタル・アナログ変換の変調フィルタを実現し、メインチップ１００から受信したマスタークロック信号、シリアルデータビットクロック信号、左右チャンネルクロック信号により、メインチップ１００から受信したオーディオデータを変調変換処理し、オーディオのアナログ信号をアンプへフィードするために生成し、アンプによってスピーカーの発声を駆動する。このシステムにおいて、マスタークロック信号は、任意のパッシブまたはアクティブ発振器デバイス（例えば水晶発振器、セラミック発振器、ディスクリートロジックデバイス等）から提供されず、メインチップ１００及びその内部プログラムによって実現される。

【0041】

図２ｂは、本実施例に係る他のクロック生成システムを示す。図２ｂに示すように、このクロック生成システムは、図２ａに示すクロック生成システムとほぼ同じであり、相違としては、メインチップ１００のポートとスレーブチップ２００のポートとの間に１つの抵抗３００が直列に接続され、両者間が抵抗３００を介して電気的に接続され、よりよい信号伝送効果が得られることのみである。具体的には、メインチップ１００のＤＢＣＬＫポートとスレーブチップ２００のＤＢＣＬＫポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＬＲＣＬＫポートとスレーブチップ２００のＬＲＣＬＫポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＤＩＮポートとスレーブチップ２００のＤＯＵＴポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＤＯＵＴポートとスレーブチップ２００のＤＩＮポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＭＣＬＫ出力ポートとスレーブチップ２００のＭＣＬＫ入力ポートとの間には１つの抵抗３００が直列に接続される。

【0042】

図２ｃは、本実施例に係る別のクロック生成システムを示す。図２ｃに示すように、このクロック生成システムは図２ａに示すクロック生成システムとほぼ同じであり、相違としては、メインチップ１００にＤＩＮポートがなく、スレーブチップ２００にＤＯＵＴポートがなく、つまり、メインチップ１００とスレーブチップ２００との間で双方向のデータ転送をできなく、オーディオデータがメインチップ１００からスレーブチップ２００まで伝送するしかできないことのみである。

【0043】

図２ｄは、本実施例に係る別のクロック生成システムを示す。図２ｄに示すように、このクロック生成システムは図２ａに示すクロック生成システムとほぼ同じであり、相違としては、メインチップ１００にＤＩＮポートがなく、スレーブチップ２００にＤＯＵＴポートがなく、オーディオデータがメインチップ１００からスレーブチップ２００まで伝送されるしかできず、且つメインチップ１００のポートとスレーブチップ２００のポートとの間に抵抗３００が直列に接続され、両者間が１つの抵抗３００を介して電気的に接続され、よりよい信号伝送効果が得られることのみである。具体的には、メインチップ１００のＤＢＣＬＫポートとスレーブチップ２００のＤＢＣＬＫポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＬＲＣＬＫポートとスレーブチップ２００のＬＲＣＬＫポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＤＯＵＴポートとスレーブチップ２００のＤＩＮポートとの間には１つの抵抗３００が直列に接続され、メインチップ１００のＭＣＬＫ出力ポートとスレーブチップ２００のＭＣＬＫ入力ポートとの間には１つの抵抗３００が直列に接続される。

【0044】

図３は、カーオーディオシステムでの本実施例に係る方法及びシステムの具体的な適用を示す。即ち、本実施例は、上記したメインチップ１００及びスレーブチップ２００を含むカーオーディオシステムのＤＡＣ回路も提供され、ＤＡＣ回路３は、ＭＣＵチップ１とアンプ４との間に接続され、アンプによって拡大した後、カースピーカーへフィードし、サウンドの再生を実行するように、オーディオファイルをマルチチャンネルのアナログ信号に変換するためのものである。図３に示すように、ＤＡＣ回路３は、本実施例のクロック生成システムを含み、音声ファイルは車両インターフェース、車両バスを介してＭＣＵチップ１に伝送され、ＭＣＵチップ１は、Ｉ ２Ｓオーディオバス２を介してＤＡＣ回路３に電気的に接続され、ＤＡＣ回路３とアンプ４の入力端とは電気的に接続され、アンプ４の出力端とカースピーカー５とは電気的に接続される。ＤＡＣ回路３は本実施例のクロック生成方法を実行し、外部水晶発振器を使用する必要がなく、Ｉ^２Ｓオーディオバス２によって伝送されたオーディオファイルをバイノーラルアナログ信号として変換してアンプ４にフィードする。

【0045】

本実施例は、上記したメインチップ１００及びスレーブチップ２００を含む歩行者警報装置のＤＡＣ回路も提供され、ＤＡＣ回路は、ＭＣＵチップ１とアンプ４との間に接続され、アンプによって拡大した後、歩行者警報スピーカーへフィードし、警報音を発するように、オーディオファイルをマルチチャンネルのアナログ信号に変換するためのものである。

【0046】

例
１．音声ファイルの開始セクションを解析することによって、音声情報を、１６ビット、２チャンネル、サンプリングレート１６ＫＨｚとして了解するようになる。

【0047】

２．Ｉ^２Ｓ ＤＡＣ変換チップマニュアルのＭａｓｔｅｒ表（図４に示す）を参照して、適当なＭＣＬＫ／ＬＲＣＬＫ倍数を選択し、ここで６４を選択する。

【0048】

３．上記方法で表１に示す特徴を算出する。

【0049】

【表1】

【0050】

故に、本例に所要のＭＣＬＫクロックが１ＭＨｚであると結論付けることができる。

【0051】

４．本例で採用されるＭＣＵ（マイクロコントローラ、以下、シングルチップマイコンと称する）はＦＳ３２Ｋ１４４であり、外部水晶発振器は８ＭＨｚである。クロック内蔵周辺モジュールとしては、シングルチップマイコン固有のＦＴＭモジュールが用いられ、具体的にはＦＴＭ０が用いられる。

【0052】

１）まずポートを配置し、ＭＣＬＫをＦＴＭ０、ポートＢ１３に配置し、
２）ＦＴＭ０のクロックソースを配置し、水晶発振器クロックに等しいものをクロックソースとして選択し、
３）ＦＴＭ０機能モジュールの配置として、効率配置が１ＭＨｚ、配置デューティサイクルが５０％であり、
４）ＦＳシリーズシングルチップマイコンのＩＤＥとして、構成が完了したら、ＰｒｏｃｅｓｓｏｒＥｘｐｅｒｔコードを１回生成し、
５）ＦＴＭ０のプログラムのメインプログラムでの呼び出しは図５に示す。

【0053】

本明細書及び特許請求の範囲に示すように、「含む」及び「含まれる」という用語は、明確に標識されたステップ及び要素が含まれることが提示されるだけであるが、これらのステップ及び要素は排他的なリストを構成するものではなく、方法や装置には、他のステップ又は要素も含まれる可能性もある。

【0054】

さらに、本開示における「複数」は２つ以上を指し、他の数量詞もそれに類似することが理解される。

【0055】

さらに、「第１」、「第２」などの用語は、様々な情報を説明するためのものであるが、これらの情報はこれらの用語に限定されるべきではないことが理解される。これらの用語は、同じタイプの情報を互いに区別するためのものに過ぎず、特定の順序や重要度合を意味するものではない。実際に、「第１」、「第２」などの表現は互換的に使用されることができる。例えば、本開示の範囲を逸脱しない限り、第１情報を第２情報とも呼ぶことができ、同様に、第２情報を第１情報とも呼ぶことができる。

【0056】

この実施形態では、別段の明確な記載及び制限がない限り、第１特徴が第２特徴の「上」又は「下」にあることは、第１特徴と第２特徴との間の直接接触を含んでもよいし、第１及び第２特徴間の直接接触ではなく、それらの間の他の特徴で接触することを含んでもよい。そして、第１特徴は第２特徴の「上」、「上方」及び「上面」にあることとは、第１特徴が第２特徴の直上又は斜め上方にあることを含み、或いは第１特徴の水平高さが第２特徴より高いことのみを示す。第１特徴は第２特徴の「下」、「下方」及び「下面」にあることとは、第１特徴が第２特徴の直下又は斜め下方にあることを含み、或いは第１特徴の水平高さが第２特徴より低いことのみを示す。

【0057】

上記実施例は、本発明の技術的思想及び特徴を説明するためのものに過ぎず、好ましい実施例であり、その目的として、この技術を知っている人が本発明の内容を了解してこれによって実施することができるが、これにより本発明の保護範囲を制限することができない。

【図1】

【図2a】

【図2b】

【図2c】

【図2d】

【図3】

【図4】

【図5】

【国際調査報告】