特表 2024-545292 増幅器バイアス回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-05

(54)【発明の名称】増幅器バイアス回路

(51)【国際特許分類】

   H03F 1/22 20060101AFI20241128BHJP

【ＦＩ】

H03F1/22

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024537398

(86)(22)【出願日】2022-11-29

(85)【翻訳文提出日】2024-06-20

(86)【国際出願番号】 US2022051128

(87)【国際公開番号】W WO2023129314

(87)【国際公開日】2023-07-06

(31)【優先権主張番号】17/646,162

(32)【優先日】2021-12-28

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】524059674

【氏名又は名称】レイセオン カンパニー

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】ベッテンコート，ジョン，ピー．

(72)【発明者】

【氏名】ケイパー，ヴァレリー，エス．

(72)【発明者】

【氏名】ラルディザバル，スティーヴン，エム．

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA13

5J500AC02

5J500AC03

5J500AC04

5J500AC14

5J500AC81

5J500AH09

5J500AH14

5J500AH19

5J500AH29

5J500AH33

5J500AK05

5J500AK09

5J500AK12

5J500AM02

5J500AM17

5J500AT01

(57)【要約】

増幅器トランジスタにそれぞれのバイアス信号を供給するために、第１及び第２のカレントミラーとスタック型構成で結合された第１及び第２のトランジスタを含む増幅器のための方法及び装置。基準トランジスタが、バイアス信号を共に基準とするために、第１及び第２のカレントミラーに結合されている。

【特許請求の範囲】

【請求項1】

スタック型構成で結合された第１及び第２のトランジスタを含む増幅器と、
第１の制御ループ、及び前記第１のトランジスタの第１の端子に結合されて第１のバイアス電流を供給する第１のミラートランジスタを有する第１のカレントミラーと、
第２の制御ループ、及び前記第２のトランジスタの第１の端子に結合されて第２のバイアス電流を供給する第２のミラートランジスタを有する第２のカレントミラーと、
前記第１及び第２のカレントミラーに結合された基準トランジスタと、を含む回路。

【請求項2】

前記第１のカレントミラーが、前記第１のミラートランジスタと、第１の固定電流源と、フォロワ構成で前記第１のミラートランジスタに結合された第１のフォロワトランジスタと、を含む、請求項１に記載の回路。

【請求項3】

前記第２のカレントミラーが、前記第２のミラートランジスタと、第２の固定電流源と、フォロワ構成で前記第２のミラートランジスタに結合された第２のフォロワトランジスタと、を含む、請求項２に記載の回路。

【請求項4】

前記基準トランジスタが、前記第１のミラートランジスタ及び前記第２のミラートランジスタに結合される、請求項１に記載の回路。

【請求項5】

前記第１の制御ループが、少なくとも１つのダイオードをさらに含む、請求項１に記載の回路。

【請求項6】

前記第１のカレントミラーの出力が、前記第２のカレントミラーの共通ゲート基準に対するソース電位を確立するように構成される、請求項１に記載の回路。

【請求項7】

前記第２のカレントミラーの前記共通ゲート基準は、前記第２の固定電流源からのドレイン電流を有する、請求項６に記載の回路。

【請求項8】

前記増幅器はデプレッションモードＦＥＴ増幅器を有する、請求項１に記載の回路。

【請求項9】

前記増幅器はＲＦ増幅器を有する、請求項１に記載の回路。

【請求項10】

スタック型構成で結合された第１及び第２のトランジスタを含む増幅器を使用することと、
第１の制御ループ、及び第１のバイアス電流を供給するために前記第１のトランジスタの第１の端子に結合された第１のミラートランジスタを有する第１のカレントミラーを使用することと、
第２の制御ループ、及び第２のバイアス電流を供給するために前記第２のトランジスタの第１の端子に結合された第２のミラートランジスタを有する第２のカレントミラーを使用することと、
前記第１及び第２のカレントミラーに結合された基準トランジスタを使用することと、を含む方法。

【請求項11】

前記第１のカレントミラーが、前記第１のミラートランジスタと、第１の固定電流源と、フォロワ構成で前記第１のミラートランジスタに結合された第１のフォロワトランジスタと、を含む、請求項１０に記載の方法。

【請求項12】

前記第２のカレントミラーが、前記第２のミラートランジスタと、第２の固定電流源と、フォロワ構成で前記第２のミラートランジスタに結合された第２のフォロワトランジスタと、を含む、請求項１１に記載の方法。

【請求項13】

前記基準トランジスタが、前記第１のミラートランジスタ及び前記第２のミラートランジスタに結合されている、請求項１０に記載の方法。

【請求項14】

前記第１の制御ループが、少なくとも１つのダイオードをさらに含む、請求項１０に記載の方法。

【請求項15】

前記第１のカレントミラーの出力が、前記第２のカレントミラーの共通ゲート基準に対するソース電位を確立するように構成されている、請求項１０に記載の方法。

【請求項16】

前記第２のカレントミラーの前記共通ゲート基準が、前記第２の固定電流源からのドレイン電流を有する、請求項１５に記載の方法。

【請求項17】

前記増幅器はデプレッションモードＦＥＴ増幅器を有する、請求項１０に記載の方法。

【請求項18】

前記増幅器はＲＦ増幅器を有する、請求項１０に記載の方法。

【請求項19】

ＲＦ入力信号を受信する入力端子と、
ＲＦ出力信号を出力する出力端子と、
前記ＲＦ入力信号を増幅して前記ＲＦ出力信号を生成する手段と、を含む回路。

【発明の詳細な説明】

【背景技術】

【0001】

当該技術分野で知られているように、無線周波数（ＲＦ）トランジスタ増幅器の設計において考慮すべき事項は、安定したＤＣ動作条件を確立することである。このような条件は、例えば、ゲイン、周波数応答、ノイズ、線形性、効率といった増幅器の性能特性の多くに影響する。また、例えば、静止ドレイン電流などのＤＣ動作条件は、温度、電源、及びプロセス変動に対して予測可能及び不変である必要がある。図１に示すように、電界効果トランジスタ（ＦＥＴ）型増幅器のこの静止ドレイン電流（Ｉｄ）の設定は、通常、トランジスタ（Ｑ１）のゲートに供給されるＤＣ電圧Ｖｇを調整することによって行われる。原理的にはＶｇは典型的なデバイスのＩｄ対Ｖｇ伝達特性から容易に決定できるが、ＦＥＴ特性の固有感度は、製造プロセスと温度に対して本質的に敏感であるため、固定Ｖｇの使用ができなくなる。

【0002】

当技術分野でも知られているように、アナログ回路設計で一般的に使用されるＤＣバイアス要素は、Ｐａｕｌ Ｒ． Ｇｒａｙ及びＲｏｂｅｒｔ Ｇ． Ｍｅｙｅｒによる著書「Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ，３ｒｄ ｅｄ．，Ｎｅｗ Ｙｏｒｋ：Ｗｉｌｅｙ，１９９３．」に記載されているようなカレントミラーである。図２は、Ｓｃｈｅｉｎｂｅｒｇによって実証されたＤモードＧａＡｓ ＭＥＳＦＥＴ演算増幅器用の従来のカレントミラーの概略図であり、Ｎ Ｓｃｈｅｉｎｂｅｒｇ， Ｄｅｓｉｇｎ ｏｆ ｈｉｇｈ ｓｐｅｅｄ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒｓ ｗｉｔｈ ＧａＡｓ ＭＥＳＦＥＴｓ， ｐｒｏｃｓ １９８７ ＩＥＥＥ ＩＳＣＡＳ （Ｐｈｉｌａｄｅｌｐｈｉａ）， Ｍａｙ １９８７， ｐｐ １９３－１９８ 及びＣ． Ｔａｍａｚｏｕ ａｎｄ Ｄ． Ｈａｉｇｈ， “Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕｅｓ，” Ｃｈａｐｔｅｒ ８ ｉｎ “Ａｎａｌｏｇｕｅ ＩＣ ｄｅｓｉｇｎ： ｔｈｅ ｃｕｒｒｅｎｔ－ｍｏｄｅ ａｐｐｒｏａｃｈ”，Ｅｄｉｔｅｄ ｂｙ Ｃ．Ｔｏｕｍａｚｏｕ，Ｆ．Ｊ．Ｌｉｄｇｅｙ＆Ｄ．Ｇ．Ｈａｉｇｈ．Ｌｏｎｄｏｎ：Ｐｅｔｅｒ Ｐｅｒｅｇｒｉｎｕｓ Ｌｔｄ．１９９０．を参照されたい。トランジスタＱ１とＱ２の幅を適切にサイズ設定することにより、カレントミラーは、主回路トランジスタＱ２に安定した制御可能電流ＩＤ２を設定することを可能にする。ここで、電流ＩＤ２は、基準電流Ｉｒｅｆを「反映」する（つまり、これに比例する）。カレントミラーの動作における要素の１つは、安定した基準電流Ｉｒｅｆが利用可能であることである。この電流の関係は次の式で表される。

【数1】

【0003】

Ｑ１とＱ２が同一チップ上で互いに近接して製造されている限り、プロセス変動、特に電圧閾値（Ｖｔ）変動に関係なく、電流間の関係が維持されることに留意されたい。図２の回路は、高効率、高出力ＲＦ増幅器のドレイン電流を制御するために簡単に実装できる。

【0004】

図３は、適切なインダクタとコンデンサがＲＦ増幅器ＦＥＴ Ｑ２に接続された簡略化された回路図の実施態様を示している。高出力で高効率のＲＦ増幅器には、ＦＥＴソース電位をグランド基準に直接接続する必要があることが必須であり、これは、図３でＶｓｓがグランド電位に接続されていることでも示されている。また、Ｖｓｓ１はグランド電位よりも負であり、Ｑ１、Ｑ２、及びＱ３のドレインはグランド電位よりも正であることにも留意されたい。

【0005】

プロセス変動を補償するバイアス回路がない場合、静止ドレイン電流Ｉｄが公称目標値の近くに設定されるように、好ましくは増幅器ごとにゲート電圧Ｖｇを調整する何らかの手段を実装する必要がある。典型的な実施態様には、各増幅器に対して個別のＶｇ電圧を外部から供給すること、固定された供給電圧から複数の候補Ｖｇ電圧を生成するためにチップ上に抵抗ラダーネットワークを追加すること、部品をスクリーニングして複数のＶｇビンに分割すること、が含まれる。しかしながら、これらの選択肢は、まず各部品または部品のグループにどのようなバイアスをかける必要があるかを判断するために、ある程度のテストを必要とする。次に、特定の部品または部品のグループに合わせて組み立てを調整する。これらのステップにより、製品にかかる時間とコストが大幅に増加する。ＤＣバイアス回路の目的の１つは、これらのＶｇビンの必要性を回避することである。これらのタイプの回路に関する特許の例は、米国特許第５，８８９，４２９号、第６，３０４，１３０号、第６，１１４，９０１号、第５，７９３，１９４号、第４，８９６，１２１号、第７，９２８，８０４号、第８，８５４，１４０号であり、これらはすべて参照により本明細書に組み込まれる。

【0006】

スタック型トランジスタＲＦ増幅器トポロジは、単一トランジスタ方式よりも性能を向上させるために一般的に使用されている。バランス型カスコード及び従来式カスコードのスタック型トランジスタＦＥＴ増幅器は、繰り返し可能なＤＣドレイン電流バイアスポイント、ならびに適切なＲＦ動作のためのトランジスタドレイン全体にわたるＤＣ供給電圧の適切な分散を必要とする。

【発明の概要】

【0007】

スタック型ＦＥＴ増幅器のＤＣ静止電流及び電圧条件は、通常、半導体技術の固有のプロセス変動により、増幅器ごとに継続的な変更を必要とする抵抗分割ネットワークまたは調整可能な電力供給によって決定される。ネットワーク及び供給電圧を継続的に変更する必要なくＤＣ条件を設定することが非常に望ましい。

【0008】

本開示の実施形態は、プロセスに影響を受けない基準電流がカスコード及びスタック型のＦＥＴ増幅器にミラーリングされる２段デプレッションモードカレントミラーを備えたカスコード及びスタック型のＦＥＴ ＲＦ増幅器のための方法及び装置を提供する。この配置により、増幅回路のスタック内の最上位ＦＥＴの共通ゲートのためのソース基準電位が確立される。

【0009】

実施形態では、バイアス回路は、増幅器の静止制御を設定するために第１及び第２のカレントミラーを使用することに基づいている。第１のミラーは、増幅器の下部または共通ソースＦＥＴのゲート電極に電流制御信号を確立する。また、第１のミラーの電圧出力は、第２のミラー回路内の共通ゲート基準のソース電位を確立するための基準ＦＥＴに送られる。実施形態では、第２のミラー回路内の共通ゲート基準ＦＥＴは、第２の固定電流基準からのドレイン電流を有する。第２のカレントミラーの出力は、カスコードまたはスタック型のＦＥＴネットワーク内の最上位ゲートＦＥＴまたは共通ゲートＦＥＴに送られ得る。

【0010】

一態様では、回路は、スタック型構成で結合された第１及び第２のトランジスタを含む増幅器と、第１の制御ループ、及び第１のバイアス制御信号を提供するために第１のトランジスタの第１の端子に結合された第１のミラートランジスタを有する第１のカレントミラーと、第２の制御ループ、及び第２のバイアス制御信号を提供するために第２のトランジスタの第１の端子に結合された第２のミラートランジスタを有する第２のカレントミラーと、第１及び第２のカレントミラーに結合された基準トランジスタと、を含む。

【0011】

回路は、以下の特徴の１つ以上をさらに含むことができ、それらは、第１のカレントミラーが、第１のミラートランジスタ、第１の固定電流源、及び第１のミラートランジスタにフォロワ構成で結合された第１のフォロワトランジスタを含むことと、第２のカレントミラーが、第２のミラートランジスタ、第２の固定電流源、及び第２のミラートランジスタにフォロワ構成で結合された第２のフォロワトランジスタを含むことと、基準トランジスタが、第１のミラートランジスタ及び第２のミラートランジスタに結合されていることと、第１の制御ループが、少なくとも１つのダイオードまたは複数のダイオードをさらに含むことと、第１のカレントミラーの出力が、第２のカレントミラーの共通ゲート基準のソース電位を確立するように構成されていることと、第２のミラーの共通ゲート基準が、第２の固定電流源からのドレイン電流を有することと、増幅器がデプレッションモードＦＥＴ増幅器を含むことと、及び／または増幅器がＲＦ増幅器を含むことと、である。

【0012】

別の態様では、方法は、スタック型構成で結合された第１及び第２のトランジスタを含む増幅器を使用することと、第１のバイアス制御信号を提供するために第１の制御ループ、及び第１のトランジスタの第１の端子に結合された第１のミラートランジスタを有する第１のカレントミラーを使用することと、第２のバイアス制御信号を提供するために第２の制御ループ、及び第２のトランジスタの第１の端子に結合された第２のミラートランジスタを有する第２のカレントミラーを使用することと、第１及び第２のカレントミラーに結合された基準トランジスタを使用することと、を含む。

【0013】

方法は、以下の特徴のうちの１つまたは複数をさらに含むことができ、それらは、第１のカレントミラーが、第１のミラートランジスタ、第１の固定電流源、及びフォロワ構成で第１のミラートランジスタに結合された第１のフォロワトランジスタを含むことと、第２のカレントミラーが、第２のミラートランジスタ、第２の固定電流源、及びフォロワ構成で第２のミラートランジスタに結合された第２のフォロワトランジスタを含むことと、基準トランジスタが、第１のミラートランジスタ及び第２のミラートランジスタに結合されていることと、第１のカレントループが少なくとも１つのダイオードをさらに含むことと、第１のカレントミラーの出力が、第２のカレントミラーの共通ゲート基準のソース電位を確立するように構成されていることと、第２のカレントミラーの共通ゲート基準が、第２の固定電流源からのドレイン電流を有することと、増幅器がデプレッションモードＦＥＴ増幅器を含むことと、及び／または増幅器がＲＦ増幅器を含むことと、である。

【0014】

実施形態では、第２のソースフォロワ内のダイオードは、１つ以上のダイオードを含むことができる。いくつかの実施形態では、１つ以上のダイオードを１つ以上の抵抗器で置き換えることができる。

【0015】

さらなる態様では、回路は、ＲＦ入力信号を受信するための入力端子と、ＲＦ出力信号を出力するための出力端子と、ＲＦ入力信号を増幅してＲＦ出力信号を生成するための手段と、を含む。

【図面の簡単な説明】

【0016】

本開示の前述の特徴、ならびに開示そのものは、図面の以下の記述から、より完全に理解することができる。

【0017】

【図1】従来技術の増幅器の回路図である。

【図2】従来技術のカレントミラー構成の回路図である。

【図3】従来技術の増幅器及びカレントミラー構成の回路図である。

【図4】本開示の例示的な実施形態に従った増幅器及びバイアス回路の回路図である。

【図5】従来技術の増幅器バイアス回路の回路図である。

【図6】従来技術の増幅器バイアス回路の回路図である。

【発明を実施するための形態】

【0018】

図４は、入力４０２及び出力４０４を有する増幅器４００の一例を示す。本開示の例示的な実施形態は、ＲＦ増幅器用途に適する場合がある。増幅器４００には、第１トランジスタ４０６及び第２トランジスタ４０８が含まれ、これらは電圧源Ｖｄｄ１からグランドに直列結合されたカスコード／スタック型配置で構成され得る。

【0019】

実施形態では、第１のトランジスタ４０６は、第１のバイアス信号Ｖｇ１ ４１０によってバイアスされ、第２のトランジスタ４０８は、第２のバイアス信号Ｖｇ２ ４１２によってバイアスされる。図示した実施形態では、第１のトランジスタ４０６及び第２のトランジスタ４０８にバイアス信号を提供するために第１及び第２のカレントミラーが使用されている。

【0020】

第１のミラートランジスタ４２０は増幅器の第１のトランジスタ４０６に結合され、第２のミラートランジスタ４２２は増幅器の第２のトランジスタ４０８に結合される。第１のミラートランジスタ４２０及び第２のミラートランジスタ４２２は、以下でより詳細に説明するように、バイアス回路が増幅器の静止バイアスを設定するための第１及び第２の制御ループを提供する。第１の制御ループ４２５内の第１のミラートランジスタ４２０及び第１の固定電流基準４２３は、増幅器の第１の（共通ソースＦＥＴ）トランジスタ４０６に静止状態を確立する。第１のミラートランジスタ４２０の電圧出力は、第２のミラートランジスタ４２２の共通ゲート基準のソース電位を確立するための基準トランジスタ４２４に送られる。実施形態では、第２のミラートランジスタ４２２（第２のミラー回路内の共通ゲート基準ＦＥＴ）は、第２の固定電流基準４２６からのドレイン電流を有する。第２のカレントミラー４２２の出力は、第２のトランジスタ４０８（カスコード／スタックされたＦＥＴネットワークにおけるトップまたはコモンゲートＦＥＴ）に流れ得る。

【0021】

図５は、デプレッションモードカスコード増幅器の従来技術の回路５００を示す。通常、静止状態は、ＤＣ電源からスタックされたＦＥＴ Ｑ１、Ｑ２に電圧Ｖｇ１及びＶｇ２を直接印加することによって設定される。図６は、Ｖｇ２及びＶｇ１を導出するための別個の分圧回路を備えた従来技術の回路を示す。これらの従来技術の構成では、固有のプロセス変動のため、Ｖｇｓ２とＶｇ１は回路ごとに調整する必要がある。

【0022】

対照的に、本開示の実施形態は、参照フィードバックを備えたフォロワネットワークを有し、その結果、バイアス回路の入力インピーダンスが低くなり、ＲＦ増幅器が小信号動作と大信号動作との間で遷移するときに、Ｖｇ１及びＶｇ２の静止電圧が維持される。用途がより高い入力インピーダンスを望む場合、ダイオードを抵抗器に置き換えることができる。

【0023】

図４の例示的な実施形態を以下でさらに詳しく説明する。例示的な実施形態では、カレントミラー４２０、４２２は正の非反転カレントミラーである。第１のミラーは、ＦＥＴ Ｑ１ ４２０を備え、ドレインは第１の基準電流Ｉｒｅｆ４２３によって供給される。ＦＥＴ Ｑ１ ４２０は、飽和状態に置かれ、ソース（Ｓ）とドレイン（Ｄ）間の電流は、ソース（Ｓ）とドレイン（Ｄ）間の電圧変化に対してほぼ一定になることに留意されたい。増幅器の第１のトランジスタ４０６は、そのゲート電極（Ｇ）が基準トランジスタ４２４を介してＦＥＴ Ｑ１ ４２０のゲート電極に接続されており、トランジスタＦＥＴ４０６のドレイン電極を流れる電流は、値Ｉｒｅｆ４２３によって調整できる。ＦＥＴ４２０及びＦＥＴ４０６は両方とも飽和状態になっていることに留意されたい。

【0024】

ＦＥＴ４２０のドレイン電極（Ｄ）は、ＦＥＴ４２７、及び１つ以上の直列結合されたダイオード（ここでは、例えばダイオードＤｎ１）及び別の直列要素（ここでは、トランジスタ負荷４２９）で構成されたネットワークからなるフォロワネットワークを介して、そのゲート電極（Ｇ）に結合されている。ＦＥＴ４２０のソース電極は、示されているように、接地電位に結合されている。ＦＥＴ４２０のゲート電極（Ｇ）は、フォロワネットワークとともに、ＲＦ増幅器のデプレッションモードＦＥＴ４０６のゲート電極に供給される出力を生成する。ＦＥＴ４０６のゲート電極（Ｇ）には入力ＲＦ信号ＲＦｉｎが供給される。ここで、ＦＥＴ４０６はデプレッションモードＦＥＴであるため、そのゲート電極（Ｇ）は通常、接地電位よりも負の電位でＤＣバイアスされることに留意されたい。

【0025】

図示した実施形態では、図のように、ＦＥＴ４２０は、第１の電流基準４２３及びＦＥＴ４２７のゲート電極（Ｇ）に結合されているドレイン電極（Ｄ）を有する。ＦＥＴ４２７のドレイン電極（Ｄ）もＶｄｄ２に接続されている。図示するように、ＦＥＴ４２０のゲート電極（Ｇ）は、ダイオードＤｎ１を介してＦＥＴ４２７のソース電極（Ｓ）に接続される。ＦＥＴ４２０のソース電極（Ｓ）はグランドに接続されている。図示するように、ＦＥＴ４２０のゲート電極（Ｇ）もまた、ＲＦブロッキングインダクタＬ１を介して増幅器ＦＥＴ４０６のゲート電極（Ｇ）に接続され、また、電流源負荷抵抗として接続されたＦＥＴ４２９ａを介してＶｓｓ１に接続されている。

【0026】

図示されるように、ＦＥＴ４０６のゲート電極（Ｇ）もＤＣブロッキングコンデンサＣ１を介してＲＦ入力信号ＲＦ ｉｎに結合されている。ＦＥＴ４０６のソース電極（Ｓ）は、グランドに接続されている。ＦＥＴ４０６のドレイン電極（Ｄ）は、スタック型配置で増幅器ＦＥＴ４０８のソース（Ｓ）に結合されている。図示するように、ＲＦブロッキングインダクタＬ２はＤＣブロッキングコンデンサＣ２を介して出力ＲＦ ｏｕｔに結合されている。図示した実施形態では、ＦＥＴはデプレッションモードＦＥＴ（Ｄ－ＦＥＴ）である。

【0027】

第２のミラーは、直列結合されたダイオードＤｎ２とのフォロワ構成でＦＥＴ４３１のゲート（Ｇ）に結合されたＦＥＴ４２２を含む。図示されるように、ＦＥＴ４２２のゲート電極（Ｇ）は、ＲＦブロッキングインダクタＬ２を介して増幅器ＦＥＴ４０８のゲート電極（Ｇ）にも接続され、また、電流源負荷抵抗として接続されたＦＥＴ４２９ｂを介してＶｓｓ２にも接続されている。ＦＥＴ４２２のドレイン（Ｄ）は、第２の電流源４２６に結合されている。ＦＥＴ４２２のソース（Ｓ）はＦＥＴ４２４のドレイン（Ｄ）に接続されている。ＦＥＴ４２４のソース電位（Ｓ）はグランド基準であり、そのゲート電位は第１のカレントミラーによって設定される。第２のミラーの出力は、バイアス信号Ｖｇ２ ４１２をスタックされたＦＥＴ増幅器内の第２のトランジスタ４０８に供給する。前述のように、第１及び第２のカレントミラーは、基準ＦＥＴ４２４を介して相互に参照される。

【0028】

Ｖｓｓ１及びＶｓｓ２は同じ基準電位であっても異なる基準電位であってもよいことが理解される。基準電位はグランド基準より低くてもよく、または、一方がグランド基準より低くてもよく、他方が正の電位、つまりグランドより高くてもよい。任意の実用的な数のダイオードが使用でき、また、フォロワ構成ではダイオードの代わりに、またはダイオードと組み合わせて抵抗器が使用できることもさらに理解される。それぞれの制御ループを備えたスタックされた増幅器の実施形態では、任意の実用的な数のトランジスタが使用できることがさらに理解される。

【0029】

本開示の例示的な実施形態を説明してきたが、当業者には、それらの概念を組み込んだ他の実施形態も使用できることが明らかになるであろう。本明細書に含まれる実施形態は、開示される実施形態に限定されるべきではなく、むしろ、添付の特許請求の範囲の趣旨及び範囲によってのみ限定されるべきである。本願明細書において引用されるすべての出版物及び参照文献は、その全体が参照によって本願明細書に明示的に組み込まれているものとする。

【0030】

本願明細書において記載されている異なる実施形態の要素は、具体的に上記に記載されていない他の実施形態を形成するために組み合わせることができる。単一の実施形態の文脈で記載されている様々な要素は、別々に、または任意の適切な下位の組み合わせでも提供されても良い。本明細書に具体的に説明されていない他の実施形態もまた、以下の特許請求の範囲の範囲内である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】