特表2024-545351 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 恵科股▲分▼有限公司の特許一覧

特表2024-545351画素駆動回路及びその駆動方法並びに表示装置

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-05

(54)【発明の名称】画素駆動回路及びその駆動方法並びに表示装置

(51)【国際特許分類】

G09G 3/3233 20160101AFI20241128BHJP

G09G 3/20 20060101ALI20241128BHJP

G09F 9/30 20060101ALI20241128BHJP

H10K 59/123 20230101ALI20241128BHJP

H10K 59/121 20230101ALI20241128BHJP

H10K 59/131 20230101ALI20241128BHJP

【ＦＩ】

G09G3/3233

G09G3/20 624B

G09G3/20 621F

G09F9/30 338

G09F9/30 365

H10K59/123

H10K59/121 213

H10K59/121 216

H10K59/131

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024538714

(86)(22)【出願日】2023-05-22

(85)【翻訳文提出日】2024-06-25

(86)【国際出願番号】 CN2023095574

(87)【国際公開番号】W WO2024077961

(87)【国際公開日】2024-04-18

(31)【優先権主張番号】202211244269.5

(32)【優先日】2022-10-12

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521141718

【氏名又は名称】恵科股▲分▼有限公司

【氏名又は名称原語表記】ＨＫＣＣｏｒｐｏｒａｔｉｏｎＬｉｍｉｔｅｄ

【住所又は居所原語表記】１Ｆ－３Ｆ，５Ｆ－７ＦｏｆＦａｃｔｏｒｙＢｕｉｌｄｉｎｇ１，７ＦｏｆＦａｃｔｏｒｙＢｕｉｌｄｉｎｇ６，ＨｕｉｋｅＩｎｄｕｓｔｒｉａｌＰａｒｋ，Ｎｏ．１Ｉｎｄｕｓｔｒｉａｌ２ｎｄＲｏａｄ，ＳｈｉｌｏｎｇＣｏｍｍｕｎｉｔｙ，ＳｈｉｙａｎＳｔｒｅｅｔ，ＢａｏａｎＤｉｓｔｒｉｃｔ，Ｓｈｅｎｚｈｅｎ，Ｃｈｉｎａ

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村憲司

(74)【代理人】

【識別番号】230118913

【弁護士】

【氏名又は名称】杉村光嗣

(74)【代理人】

【識別番号】100186716

【弁理士】

【氏名又は名称】真能清志

(72)【発明者】

【氏名】周仁杰

(72)【発明者】

【氏名】▲ツェン▼ 浩旋

【テーマコード（参考）】

3K107

5C080

5C094

5C380

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC41

3K107DD39

3K107EE03

3K107EE57

3K107HH05

5C080AA06

5C080AA10

5C080FF11

5C080JJ03

5C080JJ07

5C094AA13

5C094BA03

5C094BA27

5C094BA43

5C094CA19

5C094DA09

5C094DB04

5C380AA01

5C380BC20

5C380CC26

5C380CC33

5C380CC39

5C380CC45

5C380CC62

5C380CC63

5C380CD012

5C380CD013

5C380CF10

5C380CF23

5C380CF41

5C380DA47

(57)【要約】

本出願は、画素駆動回路及びその駆動方法並びに表示パネル（４０）を提供する。画素駆動回路は、駆動トランジスタ（Ｔ０）、蓄積容量（Ｃ）、フリップフロップ（Ｕ１）、第１の応答スイッチ（Ｔ１）、第２の応答スイッチ（Ｔ２）を含み、駆動トランジスタ（Ｔ０）の第１端は電源供給端（１０）に接続され、第２端は発光ユニット（２０）に接続され、制御端は蓄積容量（Ｃ）の第１端に接続され、蓄積容量（Ｃ）の第２端は電源供給端（１０）に接続され、第１の応答スイッチ（Ｔ１）の第１端はデータ線（ｄａｔａ）に接続され、制御端は走査線（ｓｃａｎ）に接続され、第２端は蓄積容量（Ｃ）の第１端に接続され、フリップフロップ（Ｕ１）の入力端は走査線（ｓｃａｎ）に接続され、第２の応答スイッチ（Ｔ２）の第１端は駆動トランジスタ（Ｔ０）の第２端に接続され、第２の応答スイッチ（Ｔ２）の第２端は初期電圧端（３０）に接続され、第２の応答スイッチ（Ｔ２）の制御端はフリップフロップ（Ｕ１）の出力端に接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

画素駆動回路であって、
駆動トランジスタと蓄積容量を含み、前記駆動トランジスタの第１端は電源供給端に接続され、第２端は発光ユニットに接続され、制御端は前記蓄積容量の第１端に接続され、前記蓄積容量の第２端は前記電源供給端に接続され、
前記画素駆動回路は第１の応答スイッチをさらに含み、前記第１の応答スイッチの第１端はデータ線に接続され、制御端は走査線に接続され、第２端は前記蓄積容量の第１端に接続され、前記制御端は前記走査線から提供される走査信号に応答して、前記データ線から提供されるデータ信号を前記蓄積容量の第１端に提供するように構成され、
前記画素駆動回路は、フリップフロップ及び第２の応答スイッチをさらに含み、
前記フリップフロップの入力端は前記走査線に接続され、前記フリップフロップは前記走査線の走査信号に応答して第１制御信号を生成し、
前記第２の応答スイッチの第１端は前記駆動トランジスタの第２端に接続され、前記第２の応答スイッチの第２端は初期電圧端に接続され、前記第２の応答スイッチの制御端は前記フリップフロップの出力端に接続され、前記第２の応答スイッチの制御端は前記第１制御信号に応答して、前記初期電圧端の電圧を前記駆動トランジスタの第２端に提供する
ことを特徴とする画素駆動回路。

【請求項2】

前記フリップフロップの入力端は第１入力端と第２入力端を含み、前記第１入力端と前記第２入力端は両方とも前記走査線に接続され、
前記画素駆動回路はインバータをさらに含み、前記インバータの一端は前記第２入力端に接続され、他端は前記走査線に接続される
ことを特徴とする請求項１に記載の画素駆動回路。

【請求項3】

前記画素駆動回路は電流制限抵抗をさらに含み、前記電流制限抵抗の一端は前記走査線に接続され、他端は前記インバータと前記第１入力端にそれぞれ接続される
ことを特徴とする請求項２に記載の画素駆動回路。

【請求項4】

前記画素駆動回路は第３の応答スイッチをさらに含み、前記第３の応答スイッチの第１端は前記第２の応答スイッチの第１端に接続され、前記第３の応答スイッチの第２端は前記発光ユニットに接続され、
前記フリップフロップの出力端は、第１出力端と第２出力端とを含み、前記第１出力端は前記第１制御信号を提供するように構成され、前記第２出力端は前記第２制御信号を提供するように構成され、前記第２出力端は前記第３の応答スイッチの制御端に接続され、前記第３の応答スイッチの制御端は前記第２制御信号に応答して、前記第３の応答スイッチの第１端及び第２端をターンオンにする
ことを特徴とする請求項２に記載の画素駆動回路。

【請求項5】

前記フリップフロップはＳＲフリップフロップであり、前記第１入力端はＳ入力端、前記第２入力端はＲ入力端、前記第１出力端はＱ出力端、前記第２出力端はＱ'出力端である
ことを特徴とする請求項４に記載の画素駆動回路。

【請求項6】

前記第１の応答スイッチ、前記第２の応答スイッチ、及び前記第３の応答スイッチはいずれもＰ型管である
ことを特徴とする請求項４に記載の画素駆動回路。

【請求項7】

前記第１制御信号はローレベル信号であり、前記第２制御信号はハイレベル信号である
ことを特徴とする請求項６に記載の画素駆動回路。

【請求項8】

前記第２の応答スイッチをターンオンにするのに必要なゲート駆動電圧は、前記第１の応答スイッチのゲート駆動電圧より小さい
ことを特徴とする請求項１に記載の画素駆動回路。

【請求項9】

前記初期電圧端の電圧は、前記発光ユニットの点灯電圧より低い
ことを特徴とする請求項１に記載の画素駆動回路。

【請求項10】

画素駆動回路の駆動方法であって、
前記画素駆動回路は、駆動トランジスタ、蓄積容量、フリップフロップ、第１の応答スイッチ、第２の応答スイッチを含み、前記駆動トランジスタの第１端は電源供給端に接続され、第２端は発光ユニットに接続され、制御端は前記蓄積容量の第１端に接続され、前記蓄積容量の第２端は前記電源供給端に接続され、
前記第１の応答スイッチの第１端はデータ線に接続され、制御端は走査線に接続され、第２端は前記蓄積容量の第１端に接続され、前記フリップフロップの入力端は前記走査線に接続され、前記第２の応答スイッチの第１端は前記駆動トランジスタの第２端に接続され、前記第２の応答スイッチの第２端は初期電圧端に接続され、前記第２の応答スイッチの制御端は前記フリップフロップの出力端に接続され、
前記画素駆動回路の駆動方法は、
前記走査線を制御して走査信号を提供し、前記フリップフロップの入力端が前記走査信号を受信し、前記フリップフロップが前記走査信号に応答して第１制御信号を生成するステップと、
前記第２の応答スイッチの制御端が前記第１制御信号に応答して、前記初期電圧端の電圧を前記駆動トランジスタの第２端に提供するステップとを含む
ことを特徴とする画素駆動回路の駆動方法。

【請求項11】

前記画素駆動回路は第３の応答スイッチをさらに含み、前記第３の応答スイッチの第１端は前記第２の応答スイッチの第１端に接続され、前記第３の応答スイッチの第２端は前記発光ユニットに接続され、前記フリップフロップの出力端は、第１出力端と第２出力端とを含み、前記第１出力端は前記第２の応答スイッチの制御端に接続され、前記第２出力端は前記第３の応答スイッチの制御端に接続され、
前記フリップフロップが前記走査信号に応答して第１制御信号を生成するステップは、
前記フリップフロップが前記走査信号に応答して第１制御信号及び第２制御信号を生成するステップと、
前記第１制御信号を前記第１出力端を介して前記第２の応答スイッチの制御端に提供し、前記第２制御信号を前記第２出力端を介して前記第３の応答スイッチの制御端に提供するステップとを含む
ことを特徴とする請求項１０に記載の画素駆動回路の駆動方法。

【請求項12】

前記フリップフロップが前記走査信号に応答して第１制御信号を生成するステップの後、
前記第３の応答スイッチの制御端が前記第２制御信号に応答して、前記第３の応答スイッチの第１端と第２端とがターンオフになるステップを含む
ことを特徴とする請求項１１に記載の画素駆動回路の駆動方法。

【請求項13】

表示パネルであって、
前記表示パネルは、表示領域と、前記表示領域を取り囲む非表示領域とを含み、前記表示パネルは、ゲート駆動回路と画素駆動回路とを含み、前記ゲート駆動回路は前記非表示領域に配置され、前記画素駆動回路は前記表示領域に配置され、前記ゲート駆動回路は前記画素駆動回路に接続され、前記ゲート駆動回路は前記画素駆動回路に走査信号を提供するように構成され、前記画素駆動回路は駆動トランジスタと蓄積容量を含み、前記駆動トランジスタの第１端は電源供給端に接続され、第２端は発光ユニットに接続され、制御端は前記蓄積容量の第１端に接続され、前記蓄積容量の第２端は前記電源供給端に接続され、
前記画素駆動回路は第１の応答スイッチをさらに含み、前記第１の応答スイッチの第１端はデータ線に接続され、制御端は走査線に接続され、第２端は前記蓄積容量の第１端に接続され、前記制御端は前記走査線から提供される走査信号に応答して、前記データ線から提供されるデータ信号を前記蓄積容量の第１端に提供するように構成され、
前記画素駆動回路は、フリップフロップ及び第２の応答スイッチをさらに含み、
前記フリップフロップの入力端は前記走査線に接続され、前記フリップフロップは前記走査線の走査信号に応答して第１制御信号を生成し、
前記第２の応答スイッチの第１端は前記駆動トランジスタの第２端に接続され、前記第２の応答スイッチの第２端は初期電圧端に接続され、前記第２の応答スイッチの制御端は前記フリップフロップの出力端に接続され、前記第２の応答スイッチの制御端は前記第１制御信号に応答して、前記初期電圧端の電圧を前記駆動トランジスタの第２端に提供する
ことを特徴とする表示パネル。

【請求項14】

前記フリップフロップの入力端は第１入力端と第２入力端を含み、前記第１入力端と前記第２入力端は両方とも前記走査線に接続され、
前記画素駆動回路はインバータをさらに含み、前記インバータの一端は前記第２入力端に接続され、他端は前記走査線に接続される
ことを特徴とする請求項１３に記載の表示パネル。

【請求項15】

前記画素駆動回路は電流制限抵抗をさらに含み、前記電流制限抵抗の一端は前記走査線に接続され、他端は前記インバータと前記第１入力端にそれぞれ接続される
ことを特徴とする請求項１４に記載の表示パネル。

【請求項16】

【請求項17】

前記フリップフロップはＳＲフリップフロップであり、前記第１入力端はＳ入力端、前記第２入力端はＲ入力端、前記第１出力端はＱ出力端、前記第２出力端はＱ'出力端である
ことを特徴とする請求項１６に記載の表示パネル。

【請求項18】

前記第１の応答スイッチ、前記第２の応答スイッチ、及び前記第３の応答スイッチはいずれもＰ型管である
ことを特徴とする請求項１６に記載の表示パネル。

【請求項19】

前記第１制御信号はローレベル信号であり、前記第２制御信号はハイレベル信号である
ことを特徴とする請求項１８に記載の表示パネル。

【請求項20】

前記第２の応答スイッチのゲート駆動電圧は、前記第１の応答スイッチのゲート駆動電圧より小さい
ことを特徴とする請求項１０に記載の表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、２０２２年１０月１２日に中国特許庁に出願された、出願番号ＣＮ２０２２１１２４４２６９．５で、出願の名称が「画素駆動回路及びその駆動方法並びに表示装置」である中国特許出願の優先権を主張するものであり、その全ての内容は参照により本出願に組み込まれる。

【0002】

本出願は、表示技術の分野に関し、特に、画素駆動回路及びその駆動方法並びに表示装置に関する。

【背景技術】

【0003】

表示パネルでは、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ－ｍａｔｒｉｘｏｒｇａｎｉｃｌｉｇｈｔ－ｅｍｉｔｔｉｎｇｄｉｏｄｅ、アクティブマトリクス型有機発光ダイオード）の画素駆動回路に蓄積容量が設けられており、蓄積容量の存在により駆動トランジスタに結合容量が発生する。結合容量の存在により、駆動用発光コンデンサの充電時間が長くなり、発光ユニットの発光が遅れ、表示パネル全体の応答速度が遅くなる。

【発明の概要】

【0004】

本出願は、結合容量を低減し、発光ユニットの発光遅延を低減し、表示パネル全体の応答速度を向上させることができる画素駆動回路及びその駆動方法並びに表示装置を提供する。

【0005】

本願の一態様によれば、本願は画素駆動回路を提供し、前記画素駆動回路は駆動トランジスタと蓄積容量を含み、前記駆動トランジスタの第１端は電源供給端に接続され、第２端は発光ユニットに接続され、制御端は前記蓄積容量の第１端に接続され、前記蓄積容量の第２端は前記電源供給端に接続され、
前記画素駆動回路は第１の応答スイッチをさらに含み、前記第１の応答スイッチの第１端はデータ線に接続され、制御端は走査線に接続され、第２端は前記蓄積容量の第１端に接続され、前記制御端は前記走査線から提供される走査信号に応答して、前記データ線から提供されるデータ信号を前記蓄積容量の第１端に提供するように構成され、
前記画素駆動回路は、フリップフロップ及び第２の応答スイッチをさらに含み、
前記フリップフロップの入力端は前記走査線に接続され、前記フリップフロップは前記走査線の走査信号に応答して第１制御信号を生成し、
前記第２の応答スイッチの第１端は前記駆動トランジスタの第２端に接続され、前記第２の応答スイッチの第２端は初期電圧端に接続され、前記第２の応答スイッチの制御端は前記フリップフロップの出力端に接続され、前記第２の応答スイッチの制御端は前記第１制御信号に応答して、前記初期電圧端の電圧を前記駆動トランジスタの第２端に提供する。

【0006】

本願の別の態様によれば、本出願は画素駆動回路の駆動方法も提供し、前記画素駆動回路は、駆動トランジスタ、蓄積容量、フリップフロップ、第１の応答スイッチ、第２の応答スイッチを含み、前記駆動トランジスタの第１端は電源供給端に接続され、第２端は発光ユニットに接続され、制御端は前記蓄積容量の第１端に接続され、前記蓄積容量の第２端は前記電源供給端に接続され、
前記第１の応答スイッチの第１端はデータ線に接続され、制御端は走査線に接続され、第２端は前記蓄積容量の第１端に接続され、前記フリップフロップの入力端は前記走査線に接続され、前記第２の応答スイッチの第１端は前記駆動トランジスタの第２端に接続され、前記第２の応答スイッチの第２端は初期電圧端に接続され、前記第２の応答スイッチの制御端は前記フリップフロップの出力端に接続され、
前記画素駆動回路の駆動方法は、
前記走査線を制御して走査信号を提供し、前記フリップフロップの入力端が前記走査信号を受信し、前記フリップフロップが前記走査信号に応答して第１制御信号を生成するステップと、
前記第２の応答スイッチの制御端が前記第１制御信号に応答して、前記初期電圧端の電圧を前記駆動トランジスタの第２端に提供するステップとを含む。

【0007】

本願のさらに別の態様によれば、本出願は表示パネルも提供し、前記表示パネルは、表示領域と、前記表示領域を取り囲む非表示領域とを含み、前記表示パネルは、ゲート駆動回路と前述したのような画素駆動回路とを含み、前記ゲート駆動回路は前記非表示領域に配置され、前記画素駆動回路は前記表示領域に配置され、前記ゲート駆動回路は前記画素駆動回路に接続され、前記ゲート駆動回路は前記画素駆動回路に走査信号を提供するように構成される。

【0008】

本出願の技術的解決策では、走査線が走査信号を提供し、第１の応答スイッチの制御端が走査信号に応答して、第１の応答スイッチの第１端と第２端がターンオンになり、データ線によって提供されるデータ信号は、第１の応答スイッチを介して蓄積容量の第１端に提供される。蓄積容量の第２端は電源供給端に接続され、電源供給端の電圧とデータ信号の電圧との共同作用により、駆動トランジスタがターンオンになる。これにより、電源供給端の電圧は、駆動トランジスタを介して発光ユニットに出力され、発光ユニットを確実に点灯させることができる。ここで、フリップフロップの入力端は走査信号を受信した後、第１制御信号を生成し、第１制御信号は第２の応答スイッチに伝送される。第２の応答スイッチの制御端は第１制御信号に応答して、第２の応答スイッチの第１端と第２端がターンオンになる。このようにして、初期電圧端の電圧は、第２の応答スイッチを介して駆動トランジスタの第２端に提供される。駆動トランジスタの第２端の電圧初期化が完了すると、結合容量が減少、又はなくなることにより、発光ユニットの発光遅延が減少し、表示パネル全体の応答速度が向上する。

【0009】

前述の一般的な説明及び以下の詳細な説明は、例示及び解釈に過ぎず、本開示を限定するものではないことを理解されたい。

【図面の簡単な説明】

【0010】

本発明の上記及びその他の目的、特徴及び利点は、添付の図面を参照してその例示的な実施例を詳細に説明することによって、より明らかになるであろう。

【図1】本出願の第１の実施例における画素駆動回路の回路概略図である。

【図2】本出願の図１の画素駆動回路に第３の応答スイッチを設ける回路概略図である。

【図3】本出願の図２の画素駆動回路における第３の応答スイッチの別の接続方法である。

【図4】本出願の第２の実施例における画素駆動回路の駆動方法のステップの概略図である。

【図5】本出願の画素駆動回路の駆動方法のステップＳ３０の概略フローチャートである。

【図6】本出願の第３の実施例における表示パネルの構成概略図である。

【発明を実施するための形態】

【0011】

本出願は異なる形態で容易に具体化することができるが、特定の実施例の一部のみが図面に示され、本明細書で詳細に説明され、本明細書は本出願の原理を例示的に説明するためのものであり、本出願を本明細書に記載のものに限定することを意図したものではないことも理解されたい。

【0012】

したがって、本明細書に記載されるある特徴は、本出願の１つの実施例の特徴の１つを説明するために使用されるが、本出願のすべての実施例が記載された特徴を備えなければならないことを意味するものではない。さらに、本明細書には多くの特徴が記載されていることに注意してください。いくつかの特徴を組み合わせることで可能なシステム設計を示すことができるが、これらの特徴は、明示的に示されていない他の組み合わせで使用することもできる。したがって、特に明記しない限り、記載される組み合わせは限定を意図するものではない。

【0013】

図面に示す実施形態において、方向の表示（例えば、上、下、左、右、前、後など）は、本出願の各要素の構造や動作が絶対的なものではなく相対的なものであることを説明するために使用される。これらの説明は、要素が図に示されている位置にある場合に適切である。これらの要素の位置に関する説明が変更された場合、これらの方向に関する表示もそれに応じて変更される。

【0014】

次に、例示的な実施形態について、添付の図面を参照してより詳細に説明する。しかしながら、例示的な実施形態は、様々な形態で具現化することができ、本明細書に記載される例に限定されるものとして解釈されるべきではなく、むしろ、これらの例示的な実施形態を提供することで、本出願の説明が徹底的かつ完全なものとなり、例示的な実施例の概念が当業者に十分に伝えられる。図面は本出願の単なる概略図であり、必ずしも一定の縮尺で描かれているわけではない。図中同一符号は同じ又は類似する部分を示すので、それらについての重複した説明は省略する。

【0015】

以下、本明細書の添付図面を参照しながら、本発明の好適な実施形態についてさらに詳細に説明する。

【0016】

実施例１
図１を参照すると、本出願は画素駆動回路を提供し、画素駆動回路には発光ユニット２０が設けられ、発光ユニット２０の表示原理では、ＡＭＯＬＥＤアクティブマトリクス型有機発光ダイオードであってもよいし、ＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ、液晶ディスプレイ)であってもよい。画素駆動回路の製造において、画素駆動回路はアモルファスシリコン（ＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎ，Ａ－Ｓｉ）、インジウムスズ酸化物（ｉｎｄｉｕｍｇａｌｌｉｕｍｚｉｎｃｏｘｉｄｅ，ＩＧＺＯ）、低温ポリシリコン（ＬｏｗＴｅｍｐｅｒａｔｕｒｅＰｏｌｙ－Ｓｉｌｉｃｏｎ，ＬＴＰＳ）などで作ることができる。

【0017】

画素駆動回路は、駆動トランジスタＴ０と蓄積容量Ｃを含み、駆動トランジスタＴ０の第１端は電源供給端１０に接続され、第２端は発光ユニット２０に接続され、制御端は蓄積容量Ｃの第１端に接続され、蓄積容量Ｃの第２端は電源供給端１０に接続される。電源供給端１０は、発光ユニット２０を点灯させるための電力を供給するために使用される。蓄積容量Ｃは、対向して配置された第１電極板と第２電極板の２枚の電極板を含み、第１電極板を第１端、第２電極板を第２端として理解することができる。

【0018】

画素駆動回路は、第１の応答スイッチＴ１をさらに含み、第１の応答スイッチＴ１の第１端はデータ線ｄａｔａに接続され、制御端は走査線ｓｃａｎに接続され、第２端は蓄積容量Ｃの第１端に接続され、制御端は、走査線ｓｃａｎによって提供される走査信号に応答して、データ線ｄａｔａによって提供されるデータ信号を蓄積容量Ｃの第１端に提供するために使用される。

【0019】

発光ユニット２０を点灯駆動する際には、走査線ｓｃａｎは第１の応答スイッチＴ１に走査信号を送信し、第１の応答スイッチＴ１の制御端が走査信号を受信した後、第１の応答スイッチＴ１の第１端と第２端がターンオンになり、このとき、データ線ｄａｔａは、第１の応答スイッチＴ１にデータ信号を提供する。第１の応答スイッチＴ１の第１端と第２端がターンオンになると、データ信号は第１の応答スイッチＴ１を介して蓄積容量Ｃの第１端に提供され、データ信号は蓄積容量Ｃを直接充電することができ、それによって蓄積容量Ｃに蓄積された電圧に影響を与え、そして駆動トランジスタＴ０の開閉を制御する。

【0020】

このうち、蓄積容量Ｃは、電圧を予め蓄積しておくために用いられ、電圧を予め蓄積しておくことにより、駆動トランジスタＴ０の閾値電圧と対応付けられることができ、すると、発光ユニット２０を点灯させる際に、蓄積容量Ｃに蓄積された蓄積電圧は、駆動トランジスタＴ０の閾値電圧と互いに打ち消し合うことができ、駆動トランジスタＴ０の閾値電圧が発光ユニット２０の点灯に影響を与えることを防止する。例えば、蓄積容量Ｃは、駆動トランジスタＴ０がオンになるまで、電源供給端１０又はデータ線ｄａｔａを通じて事前に充電され、その後、蓄積容量Ｃの充電プロセスが終了する。蓄積容量Ｃは継続的な放電を開始し、電力は徐々に減少する。蓄積容量Ｃに蓄積された電力が、駆動トランジスタＴ０をオフにするのに十分なだけであれば、この蓄積容量Ｃに蓄積された電圧は駆動トランジスタＴ０の閾値電圧に等しくなる。

【0021】

画素駆動回路は、フリップフロップＵ１及び第２の応答スイッチＴ２をさらに含む。フリップフロップＵ１の入力端は走査線ｓｃａｎに接続され、フリップフロップＵ１は走査線ｓｃａｎの走査信号に応答して第１制御信号を生成し、第２の応答スイッチＴ２の第１端は駆動トランジスタＴ０の第２端に接続され、第２の応答スイッチＴ２の第２端は初期電圧端３０に接続され、第２の応答スイッチＴ２の制御端はフリップフロップＵ１の出力端に接続され、第２の応答スイッチＴ２の制御端は第１制御信号に応答して、初期電圧端３０の電圧を駆動トランジスタＴ０の第２端に提供する。初期電圧端３０の電圧は低く、発光ユニット２０の点灯電圧よりも低い。

【0022】

本実施例の解決策では、走査線ｓｃａｎが走査信号を提供し、第１の応答スイッチＴ１の制御端が走査信号に応答して、第１の応答スイッチＴ１の第１端と第２端がオンになり、データ線ｄａｔａによって提供されるデータ信号が第１の応答スイッチＴ１を介して蓄積容量Ｃの第１端に提供される。蓄積容量Ｃの第２端は電源供給端１０に接続され、電源供給端１０の電圧とデータ信号の電圧との共同作用により、駆動トランジスタＴ０がターンオンになる。これにより、電源供給端１０の電圧は、駆動トランジスタＴ０を介して発光ユニット２０に出力され、発光ユニット２０を確実に点灯させることができる。ここで、フリップフロップＵ１の入力端は走査信号を受信した後、第１制御信号を生成し、第１制御信号は第２の応答スイッチＴ２に伝送される。第２の応答スイッチＴ２の制御端は第１制御信号に応答して、第２の応答スイッチＴ２の第１端と第２端がターンオンになる。このようにして、初期電圧端３０の電圧は、第２の応答スイッチＴ２を介して駆動トランジスタＴ０の第２端に提供される。駆動トランジスタＴ０の第２端の電圧初期化が完了すると、結合容量が減少、又はなくなることにより、発光ユニット２０の発光遅延が減少し、表示パネル４０全体の応答速度が向上する。

【0023】

さらに、フリップフロップＵ１を設けることで、駆動トランジスタＴ０の電圧を初期化する際に、配線を新たに追加することなく既存の走査線ｓｃａｎが使用され、フリップフロップＵ１は走査線ｓｃａｎの走査信号を受信して第１制御信号を生成し、第１制御信号によって初期電圧端３０に対する制御が完了する。即ち、1 本の走査線ｓｃａｎは、第１の応答スイッチＴ１のオンを制御できるだけでなく、第２の応答スイッチＴ２のオンも同期して制御することができる。

【0024】

フリップフロップＵ１の入力端は第１入力端と第２入力端を含み、第１入力端と第２入力端は両方とも走査線ｓｃａｎに接続され、画素駆動回路はインバータＵ２をさらに含み、インバータＵ２の一端は第２入力端に接続され、他端は走査線ｓｃａｎに接続される。第２入力端に流れた信号はまずインバータＵ２を通過し、インバータＵ２は走査信号の位相を１８０度反転するように構成される。これにより、第１入力端と第２入力端で受信される信号が異なることが保証され、フリップフロップＵ１がスムーズに動作することが保証される。例えば、第１入力端で受信した信号が０の場合、第２入力端で受信した信号は１になる。逆に、第１入力端で受信した信号が１の場合、第２入力端で受信した信号は０になる。

【0025】

フリップフロップＵ１が受信する信号電圧が大きくなりすぎるのを防ぐために、画素駆動回路は電流制限抵抗Ｒをさらに含み、電流制限抵抗Ｒの一端は走査線ｓｃａｎに接続され、他端はインバータＵ２と第１入力端にそれぞれ接続される。つまり、走査信号がフリップフロップＵ１の第１入力端と第２入力端に流れる前に、走査信号は、まず電流制限抵抗Ｒを通過し、電流制限抵抗Ｒで分圧することにより、第１入力端及び第２入力端の電流値が減少し、過電流によるフリップフロップＵ１の破壊が回避される。

【0026】

関連技術では、発光ユニット２０は外部環境の影響を受けやすく、その結果、発光ユニット２０の明るさが不安定になり、シャットダウンしても点滅することもあった。

【0027】

図２を参照すると、この目的のために、画素駆動回路は第３の応答スイッチＴ３をさらに含み、第３の応答スイッチＴ３の第１端は第２の応答スイッチＴ２の第１端に接続され、第３の応答スイッチＴ３の第２端は発光ユニット２０に接続される。

【0028】

フリップフロップＵ１の出力端は、第１出力端と第２出力端とを含み、第１出力端は第１制御信号を提供するように構成され、第２出力端は第２制御信号を提供するように構成され、第２出力端は第３の応答スイッチＴ３の制御端に接続され、第３の応答スイッチＴ３の制御端は、第２制御信号に応答して、第３の応答スイッチＴ３の第１端及び第２端をターンオンにする。

【0029】

第１制御信号と第２制御信号は、いずれも走査信号に基づいて生成され、第１制御信号は第１出力端から、第２制御信号は第２出力端から出力され、第１出力端と第２出力端の信号は異なる。第１制御信号がローレベルであれば、第２制御信号はハイレベルとなる。第１制御信号がハイレベルであれば、第２制御信号はローレベルとなる。

【0030】

すると、駆動トランジスタＴ０の初期化の場合、第１制御信号はローレベルであり、第２の応答スイッチＴ２の制御端がローレベルの第１制御信号に応答して、第２の応答スイッチＴ２の第１端と第２端がターンオンになり、初期電圧端３０の電圧が駆動トランジスタＴ０の第２端に出力されることで、駆動トランジスタＴ０の初期化が完了する。

【0031】

同時に、第２制御信号がハイレベルであれば、第３の応答スイッチＴ３の制御端はハイレベルの第２制御信号に基づき、第３の応答スイッチＴ３の第１端と第２端とがターンオフになる。発光ユニット２０のアノードは駆動トランジスタＴ０と切断され、発光ユニット２０は外部環境の影響を受けない。初期電圧端３０、電源供給端１０又は蓄積容量Ｃはいずれも発光ユニット２０との接続が切断される。このようにして、初期電圧端３０の電圧、電源供給端１０の電圧、又は蓄積容量Ｃに蓄積された電圧はいずれも発光ユニット２０に作用することができなくなり、このとき発光ユニット２０が均一な黒表示を呈することを保証し、画面のちらつきを避ける。

【0032】

この技術的解決策では、一本の走査線ｓｃａｎとフリップフロップＵ１の連携により、データ信号の伝送を完了できるだけでなく、第２の応答スイッチＴ２を制御することで駆動トランジスタＴ０の初期化を完了し、第３の応答スイッチＴ３を制御することで、発光ユニット２０を外界から遮断し、発光する必要がないときに発光ユニット２０が均一な黒表示を呈することを保証する。つまり、一本の走査線ｓｃａｎで３つの応答スイッチの開閉を制御できるため、回路設計が簡素化される。

【0033】

また、フリップフロップＵ１はＳＲフリップフロップＵ１であり、第１入力端はＳ入力端、第２入力端はＲ入力端、第１出力端はＱ出力端、第２出力端はＱ'出力端である。

【0034】

本実施形態では、インバータＵ２を設けることで、第１入力端と第２入力端に入力される信号が反転され、例えば、Ｓ入力端にローレベルを表す０信号が入力されると、Ｒ入力端には１信号が入力され、このとき、Ｑ出力端がローレベル、即ち第１制御信号がローレベルである。第２の応答スイッチＴ２の制御端は、Ｑ出力端のローレベルに応答して、第１端と第２端とがターンオンになる。Ｑ'出力端はハイレベルを出力し、即ち第２制御信号はハイレベルであり、第３の応答スイッチＴ３の制御端はＱ'出力端から出力されるハイレベルに応答して、第１端と第２端とがターンオフになる。ＳＲフリップフロップにはクロック信号端ＣＬＫがさらに設けられており、クロック信号端ＣＬＫはクロックパルス信号を受けてＳＲフリップフロップのオンを制御するように構成される。

【0035】

本出願は、クロックパルス信号を通じてＳＲフリップフロップのオンタイミングを制御することができ、それによって第２の応答スイッチＴ２のオンタイミングを柔軟に制御できることを強調すべきである。これにより、蓄積容量Ｃが充電された後に駆動トランジスタＴ０がターンオンになり、発光ユニット２０のアノード初期化に影響を与えるという状況が回避される。

【0036】

なお、ＳＲフリップフロップを設けることにより、Ｑ出力端のローレベルが第２の応答スイッチＴ２に適用されることを保証することもできる。一般に、第２の応答スイッチＴ２をターンオンにするのに必要なゲート駆動電圧は、第１の応答スイッチＴ１のゲート駆動電圧よりも小さい。このような構成により、必要なライン制御が少なくなり、コストが削減される。

【0037】

応答スイッチが対応する制御信号に効果的に応答することを保証するために、駆動トランジスタＴ０、第１の応答スイッチＴ１、第２の応答スイッチＴ２、及び第３の応答スイッチＴ３はすべてＰ型管である。即ち、第１の応答スイッチＴ１、第２の応答スイッチＴ２、及び第３の応答スイッチＴ３は同じ型番であり、いずれもＰ型電界効果トランジスタである。Ｐ型電界効果トランジスタは制御端がローレベル信号を受信した後、第１端と第２端がターンオンになる。Ｐ型電界効果トランジスタは制御端がハイレベル信号を受信した後、第１端と第２端とがターンオフになる。

【0038】

ここで、応答スイッチの第１端はソースとして理解され、第２端はドレインとして理解される。もちろん、応答スイッチの第１端をドレイン、第２端をソースとして理解することもできる。ここで、応答スイッチの制御端はゲートである。

【0039】

第１制御信号はローレベル信号であり、第２制御信号はハイレベル信号である。第２の応答スイッチＴ２の第１端と第２端は、第１制御信号のローレベル信号の制御によってターンオンになり、第３の応答スイッチＴ３の第１端と第２端は、第２制御信号のハイレベル信号の制御によってターンオフになる。

【0040】

もちろん、第１の応答スイッチＴ１、第２の応答スイッチＴ２、及び第３の応答スイッチＴ３は、Ｎ型電界効果トランジスタであってもよい。Ｎ型電界効果トランジスタはハイレベルに応答し、Ｎ型電界効果トランジスタは制御端がハイレベルを受信すると、Ｎ型電界効果トランジスタの一端と第二端がターンオンになる。Ｎ型電界効果トランジスタは制御端がローレベルを受信すると、Ｎ型電界効果トランジスタの第１端と第２端はターンオフになる。

【0041】

図３を参照すると、駆動トランジスタＴ０及び第１の応答スイッチＴ１はＰ型電界効果トランジスタとして構成され、第２の応答スイッチＴ２及び第３の応答スイッチＴ３はＮ型電界効果トランジスタとして構成され得る。このとき、第２の応答スイッチＴ２の制御端を第２出力端、即ちＱ'出力端に接続する。第２制御信号のハイレベルが第２の応答スイッチＴ２の制御端に出力されると、第２の応答スイッチＴ２の第１端と第２端がターンオンになり、駆動トランジスタＴ０の第２端の電圧が初期化される。

【0042】

第３の応答スイッチＴ３の制御端を第１出力端、即ちＱ出力端に接続する。第１制御信号のローレベルが第３の応答スイッチＴ３の制御端に出力されると、第３の応答スイッチＴ３の第１端と第２端とがターンオフになり、発光ユニット２０が環境との接続を切断するようにする。

【0043】

実施例２
図４を参照すると、本発明は、駆動トランジスタＴ０、蓄積容量Ｃ、フリップフロップＵ１、第１の応答スイッチＴ１、第２の応答スイッチＴ２を含む画素駆動回路の駆動方法も提供し、駆動トランジスタＴ０は、第１端が電源供給端１０に接続され、第２端が発光ユニット２０に接続され、制御端が蓄積容量Ｃの第１端に接続され、蓄積容量Ｃの第２端は電源供給端１０に接続される。

【0044】

第１の応答スイッチＴ１は、第１端がデータ線ｄａｔａに接続され、制御端が走査線ｓｃａｎに接続され、第２端が蓄積容量Ｃの第１端に接続され、フリップフロップＵ１の入力端は走査線ｓｃａｎに接続され、第２の応答スイッチＴ２の第１端は駆動トランジスタＴ０の第２端に接続され、第２の応答スイッチＴ２の第２端は初期電圧端３０に接続され、第２の応答スイッチＴ２の制御端はフリップフロップＵ１の出力端に接続される。

【0045】

画素駆動回路の駆動方式はステップＳ１０とステップＳ２０を含む。

【0046】

ステップＳ１０において、走査線ｓｃａｎを制御して走査信号を提供し、フリップフロップＵ１の入力端が走査信号を受信し、フリップフロップＵ１が走査信号に応答して第１制御信号を生成する。

【0047】

ステップＳ２０において、第２の応答スイッチＴ２の制御端は、第１制御信号に応答して、初期電圧端３０の電圧を駆動トランジスタＴ０の第２端に提供する。

【0048】

走査線ｓｃａｎによって提供される走査信号を通じて、第１の応答スイッチＴ１の制御端が走査信号に応答し、第１の応答スイッチＴ１の第１端と第２端がターンオンになり、データ線ｄａｔａから提供されるデータ信号は、第1の応答スイッチＴ１を介して蓄積容量Ｃの第１端に提供される。蓄積容量Ｃの第２端は電源供給端１０に接続され、電源供給端１０の電圧とデータ信号の電圧との共同作用により、駆動トランジスタＴ０がターンオンになる。これにより、電源供給端１０の電圧は、駆動トランジスタＴ０を介して発光ユニット２０に出力され、発光ユニット２０を確実に点灯させることができる。ここで、フリップフロップＵ１の入力端は走査信号を受信した後、第１制御信号を生成し、第１制御信号は第２の応答スイッチＴ２に伝送される。第２の応答スイッチＴ２の制御端は第１制御信号に応答して、第２の応答スイッチＴ２の第１端と第２端がターンオンになる。このようにして、初期電圧端３０の電圧は、第２の応答スイッチＴ２を介して駆動トランジスタＴ０の第２端に提供される。駆動トランジスタＴ０の第２端の電圧初期化が完了すると、結合容量が減少、又はなくなることにより、発光ユニット２０の発光遅延が減少し、表示パネル４０全体の応答速度が向上する。

【0049】

図５を参照すると、画素駆動回路は第３の応答スイッチＴ３をさらに含み、第３の応答スイッチＴ３の第１端は第２の応答スイッチＴ２の第１端に接続され、第３の応答スイッチＴ３の第２端は発光ユニット２０に接続され、フリップフロップＵ１の出力端は、第１出力端と第２出力端とを含み、第１出力端は第２の応答スイッチＴ２の制御端に接続され、、第２出力端は第３の応答スイッチＴ３の制御端に接続される。

【0050】

フリップフロップＵ１が走査信号に応答して第１制御信号を生成するステップは、次のステップＳ１１０とステップＳ１２０とを含む。

【0051】

ステップＳ１１０において、フリップフロップＵ１は、走査信号に応答して第１制御信号及び第２制御信号を生成する。

【0052】

ステップＳ１２０において、第１制御信号を第１出力端を介して第２の応答スイッチＴ２の制御端に提供し、第２制御信号を第２出力端を介して第３の応答スイッチＴ３の制御端に提供する。

【0053】

フリップフロップＵ１が走査信号に応答して第１制御信号を生成するステップの後、ステップＳ３０を含む。

【0054】

ステップＳ３０において、第３の応答スイッチＴ３の制御端が第２制御信号に応答して、第３の応答スイッチＴ３の第１端と第２端とがターンオフになる。

【0055】

駆動トランジスタＴ０、第１の応答スイッチＴ１、第２の応答スイッチＴ２、及び第３の応答スイッチＴ３は、いずれもＰ型電界効果トランジスタである。すると、駆動トランジスタＴ０が初期化されるとき、第１制御信号はローレベルであり、第２の応答スイッチＴ２の制御端はローレベルの第１制御信号に応答して、第２の応答スイッチＴ２の第１端と第２端がターンオンになり、初期電圧端３０の電圧が駆動トランジスタＴ０の第２端に出力されることで、駆動トランジスタＴ０の初期化が完了する。

【0056】

【0057】

実施例３
図６を参照すると、本発明は表示パネル４０も提供する。表示パネル４０は、表示領域４１０と、表示領域４１０を取り囲む非表示領域４２０とを含み、表示パネル４０は、ゲート駆動回路と画素駆動回路とを含み、ゲート駆動回路は非表示領域４２０に配置され、画素駆動回路は表示領域４１０に配置され、ゲート駆動回路は画素駆動回路に接続され、ゲート駆動回路は画素駆動回路に走査信号を提供するように構成される。ゲート駆動回路を非表示領域４２０に配置することにより、表示画面への干渉を回避することができる。

【0058】

画素駆動回路は、駆動トランジスタＴ０と蓄積容量Ｃを含み、駆動トランジスタＴ０の第１端は電源供給端１０に接続され、第２端は発光ユニット２０に接続され、制御端は蓄積容量Ｃの第１端に接続され、蓄積容量Ｃの第２端は電源供給端１０に接続され、電源供給端１０は、発光ユニット２０を点灯させるための電力を供給するように構成される。蓄積容量Ｃは、対向して配置された第１電極板と第２電極板の２枚の電極板を含み、第１電極板を第１端、第２電極板を第２端として理解することができる。

【0059】

【0060】

発光ユニット２０を点灯駆動する際には、走査線ｓｃａｎは第１の応答スイッチＴ１に走査信号を送信し、第１の応答スイッチＴ１の制御端が走査信号を受信した後、第１の応答スイッチＴ１の第１端と第２端がオンになり、このとき、データ線ｄａｔａは、第１の応答スイッチＴ１にデータ信号を提供する。第１の応答スイッチＴ１の第１端と第２端がターンオンになると、データ信号は第１の応答スイッチＴ１を介して蓄積容量Ｃの第１端に提供され、データ信号は蓄積容量Ｃを直接充電することができ、それによって蓄積容量Ｃに蓄積された電圧に影響を与え、そして駆動トランジスタＴ０の開閉を制御する。

【0061】

このうち、蓄積容量Ｃは、電圧を予め蓄積しておくように構成され、電圧を予め蓄積しておくことにより、駆動トランジスタＴ０の閾値電圧と対応付けられることができ、すると、発光ユニット２０を点灯させる際に、蓄積容量Ｃに蓄積された蓄積電圧は、駆動トランジスタＴ０の閾値電圧と互いに打ち消し合うことができ、駆動トランジスタＴ０の閾値電圧が発光ユニット２０の点灯に影響を与えることを防止する。例えば、蓄積容量Ｃは、駆動トランジスタＴ０がオンになるまで、電源供給端１０又はデータ線ｄａｔａを通じて事前に充電され、その後、蓄積容量Ｃの充電プロセスが終了する。蓄積容量Ｃは継続的な放電を開始し、電力は徐々に減少し、蓄積容量Ｃに蓄積された電力が、駆動トランジスタＴ０をオフにするのに十分なだけであれば、この蓄積容量Ｃに蓄積された電圧は駆動トランジスタＴ０の閾値電圧に等しくなる。

【0062】

【0063】

【0064】

また、本実施例において、画素駆動回路は、その全体が表示領域４１０に配置されてもよいし、一部が非表示領域４２０に配置されてもよい。例えば、発光ユニット２０は表示領域４１０に配置され、発光ユニット２０以外の構成要素は非表示領域４２０に配置される。

【0065】

本出願は、いくつかの例示的な実施形態を参照して説明されているが、使用される用語は、限定するものではなく、説明及び例示的なものであることを理解されたい。本出願は、その要旨を逸脱しない範囲で種々の態様で実施することができるので、上記実施形態は前述の詳細に限定されるものではなく、添付の特許請求の範囲によって定義される精神及び範囲内で広く解釈されるべきである。従って、特許請求の範囲又はその均等物の範囲内にあるすべての変更及び修正は、添付の特許請求の範囲によってカバーされるものとする。

【図1】