特表 2024-545355 直接結合されたフレームウェハ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-05

(54)【発明の名称】直接結合されたフレームウェハ

(51)【国際特許分類】

   H01L 25/07 20060101AFI20241128BHJP

   H01L 21/60 20060101ALI20241128BHJP

【ＦＩ】

H01L25/08 C

H01L21/60 311S

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024539000

(86)(22)【出願日】2022-12-23

(85)【翻訳文提出日】2024-08-19

(86)【国際出願番号】 US2022082378

(87)【国際公開番号】W WO2023129901

(87)【国際公開日】2023-07-06

(31)【優先権主張番号】63/294,031

(32)【優先日】2021-12-27

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】518065991

【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100119013

【弁理士】

【氏名又は名称】山崎 一夫

(74)【代理人】

【識別番号】100130937

【弁理士】

【氏名又は名称】山本 泰史

(74)【代理人】

【識別番号】100144451

【弁理士】

【氏名又は名称】鈴木 博子

(74)【代理人】

【識別番号】100168871

【弁理士】

【氏名又は名称】岩上 健

(72)【発明者】

【氏名】ファウンテン ガイウス ギルマン ジュニア

(72)【発明者】

【氏名】ガオ ギリアン

(72)【発明者】

【氏名】ハドソン ジョージ カールトン

(72)【発明者】

【氏名】ミルカリミ ローラ ウィルズ

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044KK05

5F044LL15

5F044QQ06

(57)【要約】

結合構造がフレーム素子を含み、フレーム素子は、その厚みを貫いて形成されたキャビティを有する。フレーム素子は、第１の側で第１の素子に直接結合され、第２の側で第２の素子に直接結合されてキャビティを取り囲む。フレーム素子は、基板貫通ビア（ＴＳＶ）を含むことができる。結合層には、直接結合の品質及び信頼性を高めるために冗長導電性コンタクトパッドを形成することができる。
【選択図】図７

【特許請求の範囲】

【請求項1】

バルク部分と、第１の結合層と、第２の結合層とを有するフレーム素子であって、前記第１の結合層が、前記バルク部分の第１の表面上に配置されて前記フレーム素子の第１の側を少なくとも部分的に定め、前記第２の結合層が、前記バルク部分の第２の表面上に配置されて前記フレーム素子の第１の側とは反対側の第２の側を少なくとも部分的に定める、前記フレーム素子を準備することと、
前記第１の結合層、前記バルク部分及び前記第２の結合層を貫通するように、前記フレーム素子を貫いて開口部を形成することと、
介在接着剤を使用せずに前記開口部を覆って前記フレーム素子の前記第１の結合層に第１の素子を直接結合することと、
介在接着剤を使用せずに前記開口部を覆って前記フレーム素子の前記第２の結合層に第２の素子を直接結合してキャビティを定めることと、
を含む方法。

【請求項2】

前記開口部を形成することは、
前記第１の結合層を貫いて、前記フレーム素子の前記第１の側から前記フレーム素子の前記第２の側に向けて第１の方向にエッチングすることと、
前記バルク部分を少なくとも部分的に貫いて前記第１の方向にエッチングすることと、
を含む、請求項１に記載の方法。

【請求項3】

前記開口部を形成することは、前記バルク部分を完全に貫いて前記第１の方向にエッチングすることを含む、
請求項２に記載の方法。

【請求項4】

前記開口部を形成することは、前記第２の結合層を貫いて前記第１の方向にエッチングすることを含む、
請求項２又は３に記載の方法。

【請求項5】

前記開口部を形成することは、前記バルク部分を部分的に貫いて、前記フレーム素子の前記第２の側から前記フレーム素子の前記第１の側に向けて第２の方向にエッチングすることをさらに含む、
請求項２に記載の方法。

【請求項6】

前記開口部を形成することは、前記第２の結合層を貫いて、前記フレーム素子の前記第２の側から前記フレーム素子の前記第１の側に向けて第２の方向にエッチングすることをさらに含む、
請求項２、３又は５に記載の方法。

【請求項7】

前記開口部を形成する前に前記フレーム素子を支持体に取り付けることをさらに含む、
請求項１から６のいずれか１項に記載の方法。

【請求項8】

前記フレームを支持体に取り付けることは、前記フレーム素子を有機接着剤で硬質基板に取り付けることを含む、
請求項７に記載の方法。

【請求項9】

前記フレームを支持体に取り付けることは、前記フレーム素子をテープに取り付けることを含む、
請求項７に記載の方法。

【請求項10】

前記フレームを支持体に取り付けることは、接着剤を使用せずに前記フレーム素子を硬質基板に直接結合することを含む、
請求項７に記載の方法。

【請求項11】

前記基板は、窒化シリコンを含む無機結合層を含む、
請求項１０に記載の方法。

【請求項12】

前記無機結合層は、１００μＪ／ｍ²～１０００μＪ／ｍ²の範囲内の結合エネルギーを有する、
請求項１１記載の方法。

【請求項13】

前記無機結合層は、加熱時に結合強度を弱める揮発性成分を含む、
請求項１１に記載の方法。

【請求項14】

前記フレーム素子の前記第１の結合層に前記第１の素子を直接結合することは、前記フレーム素子を支持体に取り付けた後に行われる、
請求項７から１１のいずれか１項に記載の方法。

【請求項15】

前記フレーム素子の前記第１の結合層に前記第１の素子を直接結合した後に、前記フレーム素子から前記支持体を取り外すことをさらに含む、
請求項１４に記載の方法。

【請求項16】

前記フレーム素子の前記第２の結合層に前記第２の素子を直接結合することは、前記フレーム素子から前記支持体を取り外した後に行われる、
請求項１５に記載の方法。

【請求項17】

前記フレーム素子の少なくとも一部を前記キャビティまで貫いて通気口を形成することをさらに含む、
請求項１から１６のいずれか１項に記載の方法。

【請求項18】

前記フレーム素子の前記第１の結合層に前記第１の素子を直接結合した後に前記通気口を形成することをさらに含む、
請求項１７に記載の方法。

【請求項19】

前記フレーム素子の前記第１の結合層に前記第１の素子を直接結合することは、接着剤を使用せずに前記第１の素子の導電性コンタクトフィーチャを前記フレーム素子の対応する導電性コンタクトフィーチャに直接結合することを含む、
請求項１から１８のいずれか１項に記載の方法。

【請求項20】

前記フレーム素子の前記第２の結合層に前記第２の素子を直接結合することは、接着剤を使用せずに前記第２の素子の導電性コンタクトフィーチャを前記フレーム素子の対応する導電性コンタクトフィーチャに直接結合することを含む、
請求項１９に記載の方法。

【請求項21】

前記フレーム素子の前記第１の結合層に前記第１の素子を直接結合することは、前記第１の素子の非導電性結合層を前記フレーム素子の非導電性結合層に直接結合することを含む、
請求項１９又は２０記載の方法。

【請求項22】

前記フレーム素子を貫いて導電性基板貫通ビア（ＴＳＶ）を設けることをさらに含み、前記ＴＳＶは、銅、ニッケル、タングステン、アルミニウム、又はポリシリコンのうちの少なくとも１つを含む、
請求項１９及び２０に記載の方法。

【請求項23】

前記導電性コンタクトフィーチャは、前記ＴＳＶと同じ材料を含む、
請求項２２に記載の方法。

【請求項24】

前記導電性コンタクトフィーチャは、前記ＴＳＶとは異なる材料を含む、
請求項２２に記載の方法。

【請求項25】

前記ＴＳＶの幅が前記導電性コンタクトフィーチャの幅よりも大きい、
請求項２２に記載の方法。

【請求項26】

前記ＴＳＶの幅が前記導電性コンタクトフィーチャの幅よりも小さい、
請求項２２に記載の方法。

【請求項27】

前記第１の側において、前記フレーム素子の前記ＴＳＶに複数の導電性コンタクトフィーチャが接続する、
請求項２２に記載の方法。

【請求項28】

前記第１の側及び前記第２の側において、前記フレーム素子の前記ＴＳＶに複数の導電性コンタクトフィーチャが接続する、
請求項２２に記載の方法。

【請求項29】

前記導電性コンタクトフィーチャと前記ＴＳＶとの間に再配線層（ＲＤＬ）導電性トレースが配置される、
請求項２２に記載の方法。

【請求項30】

フレーム素子であって、
前記フレーム素子の第１の側から前記第１の側とは反対側の第２の側に延びる開口部と、
バルク部分と、
前記バルク部分の第１の表面上に配置されて前記フレーム素子の前記第１の側を少なくとも部分的に定める第１の結合層と、
前記バルク部分の第２の表面上に配置されて前記フレーム素子の前記第１の側とは反対側の前記第２の側を少なくとも部分的に定める第２の結合層と、
を含み、
前記開口部は、前記第１の結合層、前記バルク部分及び前記第２の結合層を貫通し、
前記バルク部分は、前記開口部の第１の側壁を含み、前記第１の側壁は、前記フレーム素子の前記第１の側から前記フレームの前記第２の側に向かう第１の方向の第１のエッチングプロセスを示す第１のエッチングシグネチャを含み、
前記第１の結合層は、前記開口部の第２の側壁を含み、前記第２の側壁は、前記第１の方向の第２のエッチングプロセスを示す第２のエッチングシグネチャを含む、
フレーム素子。

【請求項31】

前記第２の結合層は、前記開口部の第３の側壁を含み、前記第３の側壁は、前記第１の方向の第３のエッチングプロセスを示す第３のエッチングシグネチャを含む、
請求項３０に記載のフレーム素子。

【請求項32】

前記第２の側壁及び前記第３の側壁は、同じ配向でテーパ付けされる、
請求項３１に記載のフレーム素子。

【請求項33】

前記第２の側壁及び前記第３の側壁は、前記第１の方向に沿って内向きにテーパ付けされる、
請求項３２に記載のフレーム素子。

【請求項34】

前記第２の側壁及び前記第３の側壁は、前記第１の方向に沿って外向きにテーパ付けされる、
請求項３２に記載のフレーム素子。

【請求項35】

前記第２の結合層は、前記開口部の第３の側壁を含み、前記第３の側壁は、前記フレーム素子の前記第２の側から前記フレームの前記第１の側に向かう第２の方向の第３のエッチングプロセスを示す第３のエッチングシグネチャを含む、
請求項３０に記載のフレーム素子。

【請求項36】

前記バルク部分は、前記開口部の第４の側壁を含み、前記第４の側壁は、前記第２の方向の第４のエッチングプロセスを示す第４のエッチングシグネチャを含む、
請求項３５に記載のフレーム素子。

【請求項37】

前記第１の側壁及び前記第４の側壁は接合部において接続する、
請求項３６に記載のフレーム素子。

【請求項38】

前記接合部は、前記第１の側壁及び前記第４の側壁のそれぞれの表面に対して半径方向内向きに突出する、
請求項３７に記載のフレーム素子。

【請求項39】

前記第２の側壁及び前記第３の側壁は、逆配向でテーパ付けされる、
請求項３５から３８のいずれか１項に記載のフレーム素子。

【請求項40】

前記第２の側壁及び前記第３の側壁は、前記第１の方向を横切る第３の方向において横方向に位置ずれしている、
請求項３０及び３５から３９のいずれか１項に記載のフレーム素子。

【請求項41】

前記第１のエッチングシグネチャ、前記第２のエッチングシグネチャ、前記第３のエッチングシグネチャ及び前記第４のエッチングシグネチャのうちのいずれかは、対応する前記第１の側壁、前記第２の側壁、前記第３の側壁及び前記第４の側壁にそれぞれのストリエーションを含む、
請求項３０から４０のいずれか１項に記載のフレーム素子。

【請求項42】

前記第１のエッチングシグネチャ、前記第２のエッチングシグネチャ、前記第３のエッチングシグネチャ及び前記第４のエッチングシグネチャのうちのいずれかは、対応する前記第１の側壁、前記第２の側壁、前記第３の側壁及び前記第４の側壁にそれぞれのテーパ角を含む、
請求項３０から４１のいずれか１項に記載のフレーム素子。

【請求項43】

前記バルク部分は半導体材料を含む、
請求項３０から４２のいずれか１項に記載のフレーム素子。

【請求項44】

前記半導体部分はシリコンを含む、
請求項４３に記載のフレーム素子。

【請求項45】

前記第１の結合層は、第１の非導電性結合層を含み、前記第１の非導電性結合層は、前記第１の非導電性結合層に少なくとも部分的に埋め込まれた第１の導電性コンタクトフィーチャを有する、
請求項３０から４４のいずれか１項に記載のフレーム素子。

【請求項46】

前記第２の結合層は、第２の非導電性結合層を含み、前記第２の非導電性結合層は、前記第２の非導電性結合層に少なくとも部分的に埋め込まれた第２の導電性コンタクトフィーチャを有する、
請求項４５に記載のフレーム素子。

【請求項47】

前記フレーム素子を貫通する導電性基板貫通ビア（ＴＳＶ）をさらに含み、前記ＴＳＶは、前記第１の導電性コンタクトフィーチャ及び前記第２の導電性コンタクトフィーチャを含み、又は前記第１の導電性コンタクトフィーチャ及び前記第２の導電性コンタクトフィーチャに接続される、
請求項４５又は４６に記載のフレーム素子。

【請求項48】

前記ＴＳＶは、銅、ニッケル、タングステン、アルミニウム、又はポリシリコンのうちの少なくとも１つを含む、
請求項４７に記載のフレーム素子。

【請求項49】

前記導電性コンタクトフィーチャは、前記ＴＳＶと同じ材料を含む、
請求項４７又は４８に記載の方法。

【請求項50】

前記導電性コンタクトフィーチャは、前記ＴＳＶとは異なる材料を含む、
請求項４７又は４８に記載の方法。

【請求項51】

前記ＴＳＶの幅が前記導電性コンタクトフィーチャの幅よりも大きい、
請求項４７に記載の方法。

【請求項52】

前記ＴＳＶの幅が前記導電性コンタクトフィーチャの幅よりも小さい、
請求項４７に記載の方法。

【請求項53】

前記第１の側において、前記フレーム素子の前記ＴＳＶに複数の導電性コンタクトフィーチャが接続する、
請求項４７に記載の方法。

【請求項54】

前記第１の側及び前記第２の側において、前記フレーム素子の前記ＴＳＶに複数の導電性コンタクトフィーチャが接続する、
請求項４７に記載の方法。

【請求項55】

前記導電性コンタクトフィーチャと前記ＴＳＶとの間に再配線層（ＲＤＬ）導電性トレースが配置される、
請求項４７に記載の方法。

【請求項56】

前記第１の非導電性結合層及び前記第２の非導電性結合層の少なくとも一方が酸化シリコンを含む、
請求項３０から４７のいずれか１項に記載のフレーム素子。

【請求項57】

前記第１の結合層及び前記第２の結合層は研磨される、
請求項３０から５６のいずれか１項に記載のフレーム素子。

【請求項58】

請求項３０から５７のいずれか１項に記載のフレーム素子を含む結合構造であって、前記結合構造は、介在接着剤を使用せずに前記フレーム素子の前記第１の側に直接結合された第１の素子と、介在接着剤を使用せずに前記フレーム素子の前記第２の側に直接結合された第２の素子とを含み、前記結合構造は、前記開口部によって少なくとも部分的に定められるキャビティを含む、
結合構造。

【請求項59】

前記フレーム素子の前記第１の導電性コンタクトフィーチャに、接着剤を使用せずに前記第１の素子の第３の導電性コンタクトフィーチャが直接結合される、
請求項５８に記載の結合構造。

【請求項60】

前記フレーム素子の前記第２の導電性コンタクトフィーチャに前記第２の素子の第４の導電性コンタクトフィーチャが直接結合される、
請求項５９に記載の結合構造。

【請求項61】

前記フレーム素子の前記第１の非導電性結合層は、前記第１の素子の第３の非導電性結合層に直接結合される、
請求項５８から６０のいずれか１項に記載の結合構造。

【請求項62】

前記フレーム素子の前記第２の非導電性結合層は、前記第２の素子の第４の非導電性結合層に直接結合される、
請求項６１に記載の結合構造。

【請求項63】

前記第１の素子及び前記第２の素子の少なくとも一方に取り付けられた、又は前記第１の素子及び前記第２の素子の少なくとも一方と共に形成された１又は２以上のデバイスをさらに含み、前記１又は２以上のデバイスは前記キャビティ内に延び、又は前記キャビティに露出される、
請求項５８から６２のいずれか１項に記載の結合構造。

【請求項64】

前記１又は２以上のデバイスは集積デバイスダイを含む、
請求項６３に記載の結合構造。

【請求項65】

前記キャビティから外部環境に延びる通気口をさらに含む、
請求項５８から６４のいずれか１項に記載の結合構造。

【請求項66】

前記開口部の幅が０．５ｍｍ～３０ｍｍの範囲内である、
請求項３０から６５のいずれか１項に記載のフレーム素子。

【発明の詳細な説明】

【技術分野】

【0001】

〔関連出願との相互参照〕
本特許出願は、２０２１年１２月２７日に出願された米国仮特許出願第６３／２９４，０３１号の利益を主張するものであり、この文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。

【0002】

本分野は、直接結合されたフレームウェハに関する。

【背景技術】

【0003】

多くの電子デバイスは、流体又は気体で満たされたキャビティを含む。例えば、いくつかの用途では、ダイをオーバーモールドするのとは対照的に、空気で満たされたキャビティ内に集積デバイスダイを提供することが、熱誘起応力の回避又はその他の検討事項のために有益であることができる。別の例として、マイク又はガスセンサなどの用途では、一部の微小電子機械システム（ＭＥＭＳ）デバイスがキャビティを含む。他の多くのタイプのデバイスは、空気で満たされたキャビティを利用する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

従って、キャビティを有する電子デバイスに対する需要が依然として存在する。

【0005】

以下、限定ではなく一例として示す下記図面を参照しながら具体的な実装について説明する。

【図面の簡単な説明】

【0006】

【図1】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図2】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図3】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図4A】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図4B】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図5】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図6】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図7】第１の半導体素子と第２の半導体素子との間に積層されたフレーム素子（例えば、フレーム半導体素子）を含む結合構造を形成するプロセスの第１の実施形態を示す概略的断面図である。

【図8】図２及び図３の代替プロセスステップの概略的断面図である。

【図9】図２及び図３の代替プロセスステップの概略的断面図である。

【図10A】図２及び図３の代替プロセスステップの概略的断面図である。

【図10B】図２及び図３の代替プロセスステップの概略的断面図である。

【図11】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図12】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図13】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図14A】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図14B】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図15】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図16】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図17】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き素子を含む結合構造を形成する第２の実施形態のプロセスを示す別の概略的断面図である。

【図18】図１５及び図１６の代替プロセスステップの概略的断面図である。

【図19】図１５及び図１６の代替プロセスステップの概略的断面図である。

【図20】図１５及び図１６の代替プロセスステップの概略的断面図である。

【図21】図１５及び図１６の代替プロセスステップの概略的断面図である。

【図22】図１３、図１４及び図１６の代替プロセスステップの概略的断面図である。

【図23】図１３、図１４及び図１６の代替プロセスステップの概略的断面図である。

【図24】図１３、図１４及び図１６の代替プロセスステップの概略的断面図である。

【図25】図１１～図１７の代替プロセスステップの概略的断面図である。

【図26】図１１～図１７の代替プロセスステップの概略的断面図である。

【図27】図１１～図１７の代替プロセスステップの概略的断面図である。

【図28】図１１～図１７の代替プロセスステップの概略的断面図である。

【図29】図１１～図１７の代替プロセスステップの概略的断面図である。

【図30】図１１～図１７の代替プロセスステップの概略的断面図である。

【図31】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第３の実施形態のプロセスを示す別の概略的断面図である。

【図32】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第３の実施形態のプロセスを示す別の概略的断面図である。

【図33】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第３の実施形態のプロセスを示す別の概略的断面図である。

【図34】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第３の実施形態のプロセスを示す別の概略的断面図である。

【図35】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第３の実施形態のプロセスを示す別の概略的断面図である。

【図36】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図37】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図38】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図39】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図40】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図41】第１の半導体素子と第２の半導体素子との間に積層されたフレーム付き半導体素子を含む結合構造を形成する第４の実施形態のプロセスを示すさらに別の概略的断面図である。

【図42】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図43】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図44】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図45】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図46】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図47】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図48】基板貫通ビア（ＴＳＶ）に接続される導電性コンタクトパッドの様々なタイプの構造を示す断面図である。

【図49】第１の素子及び第２の素子に直接結合された冗長コンタクトパッドを有するフレーム素子を含む結合構造を示す断面図である。

【図50】第１の素子及び第２の素子に直接結合された冗長コンタクトパッドを有するフレーム素子を含む別の結合構造を示す断面図である。

【図51】互いに直接結合されるように構成された２つのマイクロエレクトロニクス素子の概略的断面図である。

【図52】互いに結合された図５１の２つのマイクロエレクトロニクス素子を含む結合構造の概略的断面図である。

【発明を実施するための形態】

【0007】

産業界がより高速なデバイス及び演算の方向に進むにつれ、継続的なフットプリントサイズの縮小、及び垂直に積層されるダイ間の効率的な相互接続が必要とされている。多機能モジュールの高度パッケージングでは、デバイスが垂直に積層される。例えば、シリコンインターポーザ（ｓｉｌｉｃｏｎ ｉｎｔｅｒｐｏｓｅｒ）は、横並びのダイ間及び積層素子又はデバイス間に連通をもたらす効果的な方法である。それにもかかわらず、複数のデバイス又はモジュールの統合を改善する構造が継続的に必要とされている。従って、様々な実施形態では、積層ウェハ又はインターポーザ間に相互接続部（ｉｎｔｅｒｃｏｎｎｅｃｔ）付きのフレームウェハ又はフレームインターポーザを提供することができる。フレームウェハは、マルチレベルウェハ及び電子デバイスの効率的な統合を可能にすることができる。本明細書に開示するフレームウェハは、電子デバイス内に効果的にキャビティを形成することができる。キャビティ（例えば、気体又は液体で満たされたキャビティなどの、流体で満たされたキャビティ）を有する電子デバイスは、微小電気機械システム（ＭＥＭＳ）デバイス、センサ（例えば、気体センサ、圧力トランスデューサ、生物学的センサなど）、微小流体デバイス、マイクロフォンパッケージ、スピーカ装置、流体冷却装置、又は流体で満たされたキャビティを使用する他のいずれかの好適なデバイスなどの多くのタイプの用途で使用することができる。

【0008】

本明細書に開示する様々な実施形態は、フレームウェハなどのフレーム半導体素子と、フレーム素子の第１の側に直接結合された第１の半導体素子と、フレーム素子の第１の側とは反対側の第２の側に直接結合された第２の半導体素子とを含むことができる結合構造に関する。フレーム素子を通じて開口部を形成し、第１及び第２の素子がフレーム素子に結合された時に、開口部が少なくとも部分的にキャビティを定めるようにすることができる。様々な実施形態では、フレーム素子が比較的薄いことができ、及び／又は開口部が大きな幅を有することができる。例えば、様々な配置では、開口部が０．５ｍｍ～３０ｍｍの範囲内の幅を有することができる。フレーム素子の穴が大きく及び／又は厚みが小さいと、フレーム素子の操作が困難になり、フレーム素子の損傷、反り又は破損が生じやすくなる恐れがある。従って、本明細書に開示する様々な実施形態は、フレーム素子を操作して他の（単複の）素子に直接結合する様々な方法及び構造を含む。フレーム素子は、無線周波数集積デバイス、微小電気機械システム（ＭＥＭＳ）デバイス、或いはウェハ又はダイの形態の他のいずれかの好適なタイプのデバイスなどのいずれかの好適なタイプの電子デバイスの一部であることができる。

【0009】

別の実施形態では、方法が、バルク部分と、第１の結合層と、第２の結合層とを有するフレーム素子であって、第１の結合層が、バルク部分の第１の表面上に配置されてフレーム素子の第１の側を少なくとも部分的に定め、第２の結合層が、バルク部分の第２の表面上に配置されてフレーム素子の第１の側とは反対側の第２の側を少なくとも部分的に定める、フレーム素子を提供することを含むことができる。本明細書で説明するように、フレーム素子を貫いて、第１の結合層、バルク部分及び第２の結合層を貫通するように開口部を形成することができる。

【0010】

様々な実施形態では、バルク部分が、例えばシリコン、ガラス、セラミック又は他のいずれかの好適なタイプの材料などの半導体材料を含むことができる。様々な実施形態では、第１の結合層が第１の非導電又は誘電材料層を含むことができ、第１の非導電層には第１の導電性コンタクトフィーチャが少なくとも部分的に埋め込まれる。第２の結合層は、第２の非導電又は誘電材料層を含むことができ、第２の非導電層には第２の導電性コンタクトフィーチャが少なくとも部分的に埋め込まれる。導電性基板貫通ビア（ＴＳＶ）がフレーム素子を貫通することができ、ＴＳＶは、（ＴＳＶの露出端部を含むことができる）第１及び第２の導電性コンタクトフィーチャを含み又は第１及び第２の導電性コンタクトフィーチャに接続される。これに加えて又はこれに代えて、導電性コンタクトフィーチャは、（単複の）結合層内に形成されて（単複の）バックエンド（ｂａｃｋ－ｅｎｄ－ｏｆ－ｌｉｎｅ：ＢＥＯＬ）層の下部の金属化物に接続されたディスクリート金属パッド（ｄｉｓｃｒｅｔｅ ｍｅｔａｌｌｉｃ ｐａｄｓ）を含むこともできる。様々な実施形態では、第１及び第２の非導電層の少なくとも一方が酸化シリコンを含む。本明細書で説明するように、第１及び第２の結合層は直接結合のために調製することができ、例えば第１及び第２の結合層は、直接結合のために研磨して活性化させることができる。

【0011】

本明細書では、フレーム素子を使用して垂直に積層されたデバイスを形成するプロセス例を示す様々な実施形態を開示する。図１～図７に、一連の実施形態プロセスステップ例を断面図として示す。例えば、フレーム素子は、接着剤を介して一時的基板に取り付けることができる。最初の３ステップでは、第１の結合層を貫いてフレーム素子の第１の側からフレーム素子の第２の側に向けて第１の方向にエッチングし、第１の方向にバルク部分を完全に貫いて第１の方向にエッチングし、第２の結合層を貫いて第１の方向にエッチングすることにより、基板上のフレーム素子に開口部を形成することができる。いずれかの好適なエッチングプロセスを使用することができる。図示の実施形態では、プロセス内に示す接着剤上で停止できるドライエッチングプロセスを使用することができる。

【0012】

図１に、フレーム半導体素子１１０の概略的断面図を示す。フレーム素子１１０は、第１の表面１１４、及び第１の表面１１４の反対側の第２の表面１１６を有するバルク部分１１２と、第１の表面１１４上に配置された第１の結合層１２０と、第２の表面１１６上に配置された第２の結合層１３０とを含む。第１の結合層１２０は、第１の平坦化された結合面１２８を形成する非導電又は誘電材料層１２６に埋め込まれた導電性コンタクトフィーチャ１２４を含むことができる。同様に、第２の結合層１３０は、第２の平坦化された結合面１３８を形成する非導電性又は誘電材料層１３６に埋め込まれた導電性コンタクトフィーチャ１３４を含むことができる。第１の表面１２８における導電性コンタクトフィーチャ１２４及び第２の結合面１３８における導電性コンタクトフィーチャ１３４を含み又はこれらの導電性コンタクトフィーチャに接続する少なくとも１つの基板貫通ビア（ＴＳＶ）１２２がフレーム素子１１０を貫通することができる。フレーム素子１１０は、例えば微小電気機械システム（ＭＥＭＳ）デバイス、センサ、又は流体で満たされたキャビティ（例えば、気体で満たされた又は液体で満たされたキャビティ）を利用する他のいずれかの好適なデバイスなどのデバイスを含むことができる。バルク部分１１２は、例えばシリコン、ガラス、セラミック、又は他のいずれかの好適なタイプの材料などの半導体材料で形成することができる。

【0013】

図２には、ハンドルウェハ（ｈａｎｄｌｅ ｗａｆｅｒ）などの一時的支持体１６０に取り付けられたフレーム素子１１０を示す。一時的支持体１６０は、半導体材料、ガラス、セラミック、又は金属などの他のタイプの硬質材料で形成できる支持基板１６２と、支持基板１６２上に配置された一時的結合層１６４とを含む。一時的結合層１６４は、レーザー剥離可能な（ｌａｓｅｒ ｄｅ－ｂｏｎｄａｂｌｅ）又は低温フロー／ナイフエッジ除去可能な（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｆｌｏｗ／ｋｎｉｆｅ ｅｄｇｅ ｒｅｍｏｖａｂｌｅ）有機又は高分子接着材料を含むことができる。フレーム素子１１０又はフレーム素子１１０に結合される素子が非常に薄くて脆弱である場合、支持体１６０は、フレーム素子１１０又は結合される素子の損傷及び／又は反りを防ぐために製造加工中に一時的支持を行う。支持体１６０は、様々なプロセスステップ後にフレーム素子１１０から除去される。

【0014】

図３には、フレーム素子１１０を一時的支持体１６０に取り付けた後に、フレーム素子１１０に開口部１４８を形成できることを示す。開口部１４８は、フレーム素子１１０の第１の側１２８から第１の結合層１２０、バルク部分１１２及び第２の結合層１３０を貫いてフレーム素子１１０の第２の側１３８及び結合層１６４に到達する第１の方向１４７にエッチングを行うことによって形成することができる。図３では、第１の方向１４７への１回のエッチングステップでフレーム素子１１０の全ての層を貫いてエッチングすることができる。或いは、やはり第１の方向１４７に、異なる層を選択的にエッチングすることもできる。例えば、最初に第１の結合層１２０を選択的にエッチングし、次にバルク部分１１２をエッチングし、その後に第２の結合層１３０をエッチングすることができる。

【0015】

図３では、開口部１４８の側壁が、バルク部分１１２の第１の側壁１４２、第１の結合層１２０の第２の側壁１４４、及び第２の結合層１３０の第３の側壁１４６を含むことができる。フレーム素子１１０の上面図では、開口部１４８が、例えば丸穴などの囲まれたフィーチャ（ｅｎｃｌｏｓｅｄ ｆｅａｔｕｒｅ）であることができる。従って、開口部又は穴１４８の左側の側壁１４２、１４４及び１４６は、開口部の右側の側壁に途切れなく接続することができる。図３に示すように、側壁１４２、１４４及び１４６はほぼ垂直である。これらの側壁は、反応性イオンエッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩＥ）法、又はほぼ垂直な側壁（又は後述するような傾斜プロファイル）を形成する他のいずれかの好適なエッチング法によってエッチングすることができる。好適なエッチング法を適用した場合、例えば第１の側壁１４２、第２の側壁１４４及び第３の側壁１４６はわずかにテーパ付けされ又は傾斜して、垂直な基準面との間に小角度を形成することができる。

【0016】

いくつかの実施形態では、開口部１４８を形成するためにウェットエッチングプロセスを使用することができる。図４Ａに示すように、様々なタイプのウェットエッチングプロセスでは、エッチングプロセスが下向きに進むにつれ、エッチングによって側壁を内向きにテーパ付けすることができる。従って、このようなウェットエッチングプロセスでは、上面１２８における開口部の方が下面１３８における開口部よりも広くなることができる。他の実施形態では、図４Ｂに示すようにドライエッチングプロセスを使用することができる。図４Ｂのドライエッチングプロセスに示すように、このような実施形態では側壁の傾斜を逆にすることができる。ドライエッチングプロセスでは、エッチングプロセスが下向きに進むにつれて側壁が外向きにテーパ付けされ、形成された開口部１４８は、上面１２８では小さく、下面１３８では広がることができる。なお、本明細書に開示する構造は、いずれもウェットエッチングプロセス又はドライエッチングプロセスによって形成することができ、構造の側壁はこれに応じて形成されると理解されたい。例えば、側壁は、ほぼ垂直であることも、（例えば、様々なウェットエッチング技術を使用して）内向きに傾斜して開口部の上面の方が底面より大きくなることも、或いは（例えば、様々なドライエッチング技術を使用して）外向きに傾斜して開口部の底面の方が上面より大きくなることもできる。図４Ａ～図４Ｂに開示するエッチングプロセスは、本明細書に開示する他のいずれかの実施形態と組み合わせて使用することができる。

【0017】

図３、図４Ａ及び図４Ｂに示す側壁１４２、１４４及び１４６の各々は、エッチング方向、エッチング法及びエッチングされる層の材料を含むエッチング条件に関連するエッチングシグネチャ（ｅｔｃｈｉｎｇ ｓｉｇｎａｔｕｒｅ）を含むことができる。例えば、第１の側壁１４２は、対応するほぼ垂直の又はわずかにテーパ付けされた側壁プロファイルを形成するエッチング法によるバルク部分１１２における第１の方向１４７のエッチングを示す第１のエッチングシグネチャを含むことができる。同様に、第２の側壁１４４は、対応するほぼ垂直又はわずかにテーパ付けされた側壁プロファイルを形成するエッチング法による非導電層１２６における第１の方向１４７のエッチングを示す第２のエッチングシグネチャを含むことができる。第３の側壁１４４は、対応するほぼ垂直又はわずかにテーパ付けされた側壁プロファイルを形成するエッチング法による非導電層１３６における第１の方向１４７のエッチングを示す第３のエッチングシグネチャを含むことができる。層１２６で使用される非導電性結合層が層１３６のものと同じであり、同じエッチング法が適用される場合、これらの層は図３、図４Ａ及び図４Ｂに示すように同じエッチング方向を共有するので、第２のエッチングシグネチャは第３のエッチングシグネチャと実質的に同じであり又は非常に類似することができる。

【0018】

図５に示すように、フレーム素子１１０の第１の結合層１２０には、介在接着剤を使用せずに開口部１４８を覆ってウェハ又はダイなどの第１の半導体素子１７０を直接結合することができる。直接結合のプロセスステップ中には、第１の素子１７０の導電性コンタクトフィーチャ又はコンタクトパッド１７４をフレーム素子１１０の導電性コンタクトフィーチャ１２４に直接結合することができる。第１の素子１７０の非導電性結合層１７２は、フレーム素子１１０の非導電層１２６に直接結合することができる。或いは、一方の素子の非導電性フィーチャの一部を他方の素子の導電性フィーチャの一部に結合することもできる。第１の素子１７０は、集積回路を有するデバイス層１７６を含むことができる。

【0019】

図６では、フレーム素子１１０から一時的支持体１６０を除去して、フレーム素子１１０に形成された開口部１４８を下側から露出させる。上述したように、支持体１６０の一時的結合層１６４は有機又は高分子接着材料で形成されており、例えばレーザー、流体又は機械的技術を使用することによるいずれかの好適な方法で剥離又は除去することができる。支持体１６０の除去後には、フレーム素子１１０の第２の結合層１３０が再び直接結合できる状態になるように、タッチアップ化学機械研磨（ｔｏｕｃｈ－ｕｐ ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈ：ＣＭＰ）を適用して第２の結合面１３８から接着剤屑（ａｄｈｅｓｉｖｅ ｄｅｂｒｉｓ）を除去し、第２の結合面１３８のトポグラフィを復元することができる。

【0020】

図７では、開口部１４８が内部キャビティ１４８として封入されるように、介在接着剤を使用せずに開口部１４８を覆ってウェハ又はダイなどの第２の素子１８０をフレーム素子１１０の第２の結合層１３０に直接結合することができる。このようにして結合構造１が形成される。第１の素子１７０の場合と同様に、第２の素子１８０の導電性コンタクトフィーチャ又はコンタクトパッド１８２もフレーム素子１１０の導電性コンタクトフィーチャ１３４に直接結合することができる。第２の素子１８０の非導電性結合層１８２は、フレーム素子１１０の非導電層１３６に直接結合することができる。第２の素子１８０は、集積回路などの埋め込み金属化層が内部に形成されたデバイス層１８６を含むことができる。いくつかの実施形態では、図７の結合構造１において積層されたフレーム素子１１０が少なくとも１つのキャビティ１４８を含むことができる。いくつかの実施形態では、図７の結合構造１におけるフレーム素子１１０が複数のキャビティ１４８を含むことができる。いくつかの実施形態では、図７の結合構造１が、フレーム素子１１０の一方の側に結合された少なくとも１つの素子を含み、フレーム素子１１０の他方側で開口部１４８が露出したままにしておくことができる。いくつかの実施形態では、第１及び第２の素子の少なくとも一方に１又は２以上のデバイスを取り付け、又は第１及び第２の素子の少なくとも一方と共に１又は２以上のデバイスを形成することができる。１又は２以上のデバイスは、キャビティ１４８内に延び又はキャビティ１４８に露出することができる。いくつかの実施形態では、１又は２以上のデバイスが集積デバイスダイを含むことができる。

【0021】

図８～図１０に、図１～図４に示すプロセスステップの代替実施形態を示す。図８に示すように、図１のプロセスステップ後であって一時的支持体への結合前に、第１の誘電材料層１２６及び第２の誘電材料層１３６をエッチングして対応するキャビティ１５７及び１５９を形成することができる。第１の誘電材料層１２６は、第１の方向１４７にエッチングされて、第２の側壁１４４によって取り囲まれたキャビティ１５７を形成する。第２の誘電材料層１３６は、第２の方向１４９にエッチングされて、第３の側壁１４６によって取り囲まれたキャビティ１５９を形成する。図９では、図２に図示し説明した方法と同様の方法でフレーム素子１１０に一時的支持体１６０を結合することができる。その後、図１０Ａに示すように、フレーム素子１１０のバルク部分１１２を第１の方向１４７にエッチングして第１の側壁１４２を形成する。例えば、ウェットエッチング法を適用してわずかにテーパ付けされた側壁をもたらす場合には、第１の方向１４７にエッチングが進むにつれて第１の側壁１４２及び第２の側壁１４４を内向きにテーパ付けすることができる。１４７及び１４９ではエッチング方向が異なるので、第３の側壁１４６は、第１の側壁１４２及び第２の側壁１４４と比べて逆の角度を有することができる。他の実施形態では、例えば図１０Ｂに示すようにドライエッチング法を適用する場合、側壁を結合層１２０の上面１２８から下方に向かって外向きにテーパ付けすることができる。このように、側壁１４４及び１４２のテーパ付けによって開口部１４８の底部よりも上部の方を小さくすることができる。第３の側壁１４６は、開口部１５０の上部の方が底部よりもわずかに大きな逆のテーパを有することができる。

【0022】

エッチングが逆方向に行われるので、第１の側壁１４２と第３の側壁１４６との間にはわずかな位置ずれが存在することができる。図１０Ａ及び図１０Ｂに示すように、この第１の側壁１４２と第３の側壁１４６との間の位置ずれは横方向の位置ずれであり、例えば第１の方向１４７及び第２の方向１４９に対してほぼ垂直な第３の方向１５１への位置ずれである。第１及び第２の非導電層１２６、１３６は逆方向にエッチングされるので、層１２６、１３６は別々にマスキングしてパターン化することができる。フレーム素子１１０の両側のマスキング及びパターニングを正確に調整することは困難な場合がある。従って、エッチングプロセスでは、第３の方向１５１に沿って横方向にも位置ずれした第２の側壁１４４及び第３の側壁１４６が形成されることがある。この位置ずれは、第１の側壁１４２を形成するためのバルク部分１１２のマスキング及びパターニングによって維持され、バルク部分１１２と第２の非導電層１３６との間の界面に、第３の方向１５１における第１の側壁１４２と第３の側壁１４６との間の位置ずれとして示される。

【0023】

また、図１０Ａ及び図１０Ｂにおける第３の側壁１４６は第２の方向１４９にエッチングすることができ、図３、図４Ａ及び図４Ｂにおける第３の側壁１４６は第２の方向１４９とは反対の第１の方向１４７にエッチングすることができるので、図１０Ａ及び図１０Ｂにおける第３の側壁１４６のエッチングシグネチャは、図３、図４Ａ又は図４Ｂにおける同じ側壁のエッチングシグネチャとは異なることができる。或いは、異なるエッチング法によるいくつかの実施形態では、第３の側壁１４６及び第１の側壁１４２を、例えば第２の方向１４９に広い状態から狭い状態へと同じ配向でテーパ付けすることができる。いくつかの実施形態では、材料の相違に起因して、バルク部分１１２の第１の側壁１４２のテーパ角が、非導電層１２６の第２の側壁１４４及び非導電層１３６の第３の側壁１４６のテーパ角と異なることもある。他の実施形態では、第１の側壁１４２を異なる角度でテーパ付けすることができ、実質的に直線状とすることができ、或いは第２の側壁１４４及び／又は第３の側壁１４６と実質的に同じ角度でテーパ付けすることができる。様々な実施形態では、本明細書に開示するエッチングシグネチャのいずれかが、対応する側壁にそれぞれのストリエーション（ｓｔｒｉａｔｉｏｎｓ）を含み、及び／又は対応する側壁にそれぞれのテーパ角を含むことができる。しかしながら、テーパ角又は配向は、使用する特定のエッチングプロセスに応じて変化することができると理解されたい。

【0024】

図１～図１０に示すプロセスステップに開示する、フレーム素子１１０が他の２つの素子間に積層された結合構造１を形成するための一時的支持体１６０には、薄くて脆弱なフレーム素子１１０を物理的に支持するという利点がある。このようにして、素子１１０の損傷及び／又は歪みを防ぐことができる。しかしながら、一時的結合には有機接着剤層１６４が使用されるため、フレーム素子１１０の第２の結合面１３８に残存する接着剤屑がフレーム素子１１０と第２の素子１８０との間の接着に影響を及ぼす可能性がある。また、一時的支持体１６０を除去するための剥離又は除去プロセスが第２の結合面１３８に損傷を与える恐れもある。従って、接着剤屑を除去するとともに、フレーム素子１１０の第２の結合層１３０を再び直接結合できる状態になるように復元するために、タッチアップ化学機械研磨（ＣＭＰ）を適用することができる。

【0025】

図１１～図１７に、フレーム付き素子内にキャビティを含む結合構造を形成するための別の一連の実施形態プロセスステップ例を示す。図１～図１０に示すプロセスステップと区別するために、これらの新たな一連の実施形態ステップ例は、フレーム素子と第１の素子との間の直接結合のための一時的支持体を含んでいない。図１１に概略的断面図として示すように、このプロセス例は、図１に示すフレーム素子１１０と同様にフレーム素子２１０から開始する。図１のフレーム素子１１０と比較すると、図１１のフレーム素子２１０は実質的に同じ構造を有しており、参照数字を１００だけ増分している。従って、図１１における同様の参照数字は、図１における同一の又は機能的に同様の構造要素を示す。例えば、図１１では、フレーム素子２１０が、図１の半導体フレーム素子１１０の実質的に同様の素子１１２、１２０及び１３０に匹敵するバルク部分２１２、第１の結合層２２０、及び第２の結合層２３０を含む。

【0026】

図１２では、一時的支持体に結合する代わりに、第１の結合面２２８からフレーム素子２１０内に向けて第１の結合面２２８に概ね垂直な第１の方向２４７に開口部２４８を部分的にエッチングして部分的深さの開口部２４８ａを形成することができる。例えば、第１の非導電層２２６及びバルク部分２１２の一部を第１の方向２４７にエッチングすることができる。従って、非導電層２２６に第２の側壁２４４を形成し、部分的にエッチングされたバルク部分２１２に第１の側壁２４２を形成することができる。部分的開口部２４８ａはフレーム素子２１０の厚みを部分的にしか貫通していないので、フレーム素子の下部は一体部品であって開口部を含んでいない。従って、フレーム素子２１０は、さらに加工できるほど十分な強度の構造を有することができる。図１３に示すように、部分的開口部２４８ａを形成する部分的エッチングの後に、フレーム素子２１０に第１の素子２７０を直接結合することができる。この結合プロセスは、図５に示すようなフレーム素子１１０と第１の素子１７０との間の結合と実質的に同じであることができる。

【0027】

いくつかの実施形態では、フレーム素子２１０に、部分的開口部２４８ａから水分などの空気揮発性物質（ａｉｒ ｖｏｌａｔｉｌｅ ｓｐｅｃｉｅｓ）を放出するための通気路（ｖｅｎｔｉｎｇ ｐａｔｈ）を形成することができる。いくつかの実施形態では、フレーム素子２１０に第１の素子２７０を結合するときに、加熱アニール中の部分的開口部２４８ａ内の気圧上昇及び揮発性化学物質の放出によって、部分的開口部２４８ａの下部のフレーム素子２１０の薄くなった部分が損傷を受けないように、圧力緩和のためにこのような通気路を設けることができる。図１４Ａに示すように、いくつかの実施形態では、結合面２２８に通気溝２５２（ｖｅｎｔ ｇｒｏｏｖｅ）を形成して空気の流れを可能にすることができる。図１４Ｂには、９つの部分的深さの開口部２４８ａを有するシンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）前のフレームウェハ２１０ａの上面図を示す。フレームウェハ２１０ａの上部結合面２２８に水平に並置された溝２５２は、９つの開口部２４８ａの各々をウェハ周辺の外側に接続する。図１４Ｃには、同じ目的で９つの部分的深さの開口部２４８ａを有するフレーム素子２１０ａの別の溝２５２の配置を示す。図１４Ａ～図１４Ｃに示すように上部結合面２２８に通気路を形成すると、フレーム素子を有する最終的な結合構造が他の２つの素子間に積層され直接結合されてフレーム素子の開口部を取り囲んだ場合でも、依然として開口部が通気路を通じて周囲空気に接続することができる。

【0028】

いくつかの実施形態では、図１５に示すように、フレーム素子２１０の部分的開口部２４８ａの下方のエッチングされていない部分を貫いて通気口２５４を形成することができる。この事例では、（フレーム素子２１０の厚みを貫いて開口部２４８ａをエッチングした後に）フレーム素子２１０の下面全体が別の素子に結合され、別の素子によって覆われるようになるため、最終的な結合構造には通気口２５４が存在しないこともある。従って、フレーム素子２１０、第１の素子２７０及び結合される第２の素子によって形成されるキャビティに気密シールを設けることができる。このような通気路は、フレーム素子２１０及び（単複の）積層された素子のうちの１つ又は２つ以上に設けることができる。

【0029】

本明細書に開示する、例えば図１４Ａ～図１５の通気溝２５２又は図１５の通気口２５４などの通気路は、部分的開口部２４８を真空にすることが望ましい用途において、部分的開口部２４８から流体（例えば、水分及び／又は空気）を除去することができる。さらに、いくつかの実施形態では、第１の素子２７０をフレーム素子２１０に結合してアニール処理する際に、部分的開口部２４８の下部のフレーム素子２１０の薄くなったエッチングされていない部分の両側の圧力差がフレーム素子２１０に損傷を与えないように、圧力緩和のために通気溝２５２又は通気口２５４を設けることができる。

【0030】

フレーム素子２１０を第１の素子２７０に結合した後には、図１６に示すように、第２の非導電層２３０及びバルク部分２１２の残りの厚みを貫いて第２の結合面２３８から第１の素子２７０に向けて第２の方向２４９にフレーム素子２１０をエッチングすることができる。このようにして、フレーム素子２１０の厚み全体を貫く開口部２４８が形成され、第２の非導電層２３６に第３の側壁２４６が形成され、下側バルク部分２１２に第４の側壁２４５が形成される。従って、第１の結合層２２０は、第１の方向２４７へのエッチングプロセスを示すエッチングシグネチャを有する、開口部２４８の第２の側壁２４４を含むことができる。バルク部分２１２の上部は、第１の方向２４７へのエッチングプロセスを示すエッチングシグネチャを有する第１の側壁２４２を含むことができる。一方で、第２の結合層は、第２の方向２４９へのエッチングプロセスを示すエッチングシグネチャを有する、開口部２４８の第３の側壁２４６を含むことができる。バルク部分２１２の下部は、第２の方向２４９へのエッチングプロセスを示すエッチングシグネチャを有する、開口部２４８の第４の側壁２４５を含むことができる。第１の側壁２４２及び第４の側壁２４５は、バルク部分２１２の内部のいずれかの中間地点で接続することができる。いくつかの実施形態では、接合部に逆方向からのエッチングの位置ずれが存在することができる。この位置ずれは、第１の側壁及び第４の側壁のエッチングシグネチャの一部を形成するオフセットエッジ（ｏｆｆｓｅｔ ｅｄｇｅｓ）などのパターンを形成することができる。ウェットエッチングなどの様々なエッチング法を使用するいくつかの実施形態では、第１の側壁２４２及び第２の側壁２４４を第１の配向でテーパ付けし、第３の側壁２４６及び第４の側壁２４５を反対の第２の配向でテーパ付けすることができる。いくつかの実施形態では、接続点が、（例えば、逆方向のテーパに起因して）第１及び第４の側壁のそれぞれの表面に対して半径方向内向きに突出することができる。

【0031】

図１７では、開口部２４８が内部キャビティ２４８として封入されるように、介在接着剤を使用せずに開口部２４８を覆ってフレーム素子２１０の第２の結合層２３０に第２の素子２８０を直接結合することができる。このようにして、第１の素子２７０と第２の素子２８０との間に直接ハイブリッド結合によって積層されたフレーム素子２１０を含む結合構造２が形成される。図１７の結合構造２は、図７の結合構造１と実質的に同じであることができる。

【0032】

図１８～図２１に、フレーム素子２１０に小さな通気口２５８を形成する代替実施形態を示す。図１８では、フレーム素子２１０に第１の素子２７０を結合した後の図１３に示す段階からプロセスが開始する。第２の結合層２３０をパターニングし、エッチングして、第２の非導電層２３６に小さな穴２５８を形成する。第２の結合層２３０を覆ってフォトレジスト層２５６を設け、これをパターニングして開口部２５７を形成することができ、これが図１８に示す状態である。図１９に示すように、第２の非導電層２３６をエッチングマスクとして使用してフレーム素子２１０のバルク部分２１２をエッチングして、バルク部分２１２に小さな穴２５９を形成することができる。バルク部分２１２の小さな穴２５９と第２の非導電層２３６の小さな穴２５８とを接続して、部分的開口部２４８ａをフレーム素子２１０の下側に接続する貫通孔を形成する。図２０では、フォトレジストマスク２５６を使用して第２の非導電層２３０をエッチングして、図１８及び図１９の開口部２５７を拡張させた開口部２５７ａを形成する。図２１では、部分的開口部２４８ａがフレーム素子２１０の厚み全体を貫く大きな開口部２４８に拡大して開口部２５７ａに接続されるように、再びフォトレジストマスク２５６を使用してフレーム素子２１０のバルク部分２１２をエッチングする。従って、フォトレジスト層２５６を除去し、フレーム素子２１０の第２の結合層２３０に第２の素子２８０を結合すると、図１７の結合構造２が形成される。

【0033】

図２２～図２４に、一時的支持体を使用せずにフレーム素子との結合構造を形成する別の代替実施形態を示す。図２２では、フレーム素子２１０に、厚みの大部分を貫くが厚み全体を貫通していなくてもよい埋め込みＴＳＶ（ｂｕｒｉｅｄ ＴＳＶｓ）２２２が形成されている。第１の結合層２２０を第１の方向２４７にエッチングして、部分的深さの開口部２５７を形成する。その後、第１の素子２７０にフレーム素子２１０を直接結合する。図２３では、フレーム素子２１０の上面を薄くしてＴＳＶ２２２を露出させている。バルク部分２１２の上面に第２の結合層２３０を配置し、ビアの露出端部を含む導電性コンタクトフィーチャを形成する。図２４では、第２の結合層２３０の上面をパターン化し、フレーム素子２１０を第２の方向２４９にエッチングして開口部２４８を形成する。バルク部分２１２と第１の結合層２２０との間の界面には、反対方向２４７及び２４９のエッチングに起因して位置ずれシグネチャが存在することができる。この時点で、図２４の構造は図１６に示す段階にあり、第２の素子２８０に結合される準備が整っている。

【0034】

いくつかの実施形態では、図１～図１０に示すプロセスステップに従って形成される結合構造１、及び図１１～図２４に示すプロセスステップに従って形成される結合構造２が、より堅牢かつ信頼性の高い直接結合を有することができる。このことを、一時的支持体を使用せずにフレーム付き素子にキャビティが存在する結合構造を形成するための図２５～図３０に示す一連の実施形態プロセスステップ例によって示す。

【0035】

図２５は、図１１の状態にあるフレーム素子２１０から開始する。フレーム２１０の第１の表面２１４上に非導電性誘電体層２２６ａを配置する。非導電層２２６ａ内では、各ＴＳＶの上に（基板貫通ビア（ＴＳＶ）のサイズよりも大きいことができる）金属トレース２２４ａを配置して各ＴＳＶに接続することができる。層２２６ａ～２２６ｂ及びトレース２２４ａはＲＤＬとして機能することができる。非導電層２２６ａ上に第１の非導電層２２６ｂを配置し、非導電層２２６ｂ内に導電性コンタクトパッド２２４ｂを含む導電性フィーチャを形成する。直接結合の品質及び信頼性を高めるために、複数のコンタクトパッド２２４ｂを形成して各ＲＤＬ導電性トレース２２４ａを接続し、冗長性をもたらすことができる。フレーム素子２１０の第２の表面２１６上に非導電層２３６ａを配置する。フレーム素子２１０の上面と同様に、非導電層２３６ａにも、各ＴＳＶに接続する大きなＲＤＬ導電性トレースを形成する。非導電層２３６ａ上に第２の結合層２３６ｂを配置する。図示の実施形態では、この段階で層２３６ｂが導電性コンタクトパッドを含まないことができる。

【0036】

図２６では、図１２に示すプロセスと同様に、第１の結合層２２０を第１の方向２４７にパターニングしエッチングして、フレーム素子２１０に部分的深さの開口部２４８ａを形成する。バルク部分２１２に第１の側壁２４２を形成する。非導電層２２６ａ及び２２６ｂに第２の側壁２４４を形成する。図２７では、図１３に示すプロセスと同様に、フレーム素子２１０に第１のフレーム素子２７０を直接結合する。フレーム素子２１０内の各ＴＳＶに接続された冗長導電パッド２２４ｂを第１の素子２７０内の冗長導電パッド２７４と結合界面において直接結合することで、例えば図１３及び図５の直接結合などの冗長導電パッドが存在しない場合と比べてより堅牢かつ信頼性の高い直接結合が達成される。

【0037】

図２８に進み、結合構造を上下に反転させ、第２の非導電層２３６ｂに導電性コンタクトパッド２３４ｂを形成する。それぞれのＴＳＶ２２２に接続された各ＲＤＬ導電性トレース２３４ａ上に複数の導電性コンタクトパッド２３４ｂを形成することができる。図２９では、第２の非導電層２３６ｂ上にフォトレジスト層２３７を形成してパターニングする。フレーム素子２１０の上部非導電層及びバルク層２１２を、残りの部分的厚みを貫いて第２の方向２４９にエッチングして、フレーム素子２１０の厚み全体を貫通する開口部２４８を形成する。このエッチングプロセスは、図１６に示すプロセスと同様である。第２の非導電層２３６ｂに第３の側壁２４６を形成し、部分バルク部分２１２に第４の側壁２４５を形成することができる。図１６の開口部２４８と同様に、図２９では、第１の非導電層２２６ｂの第２の側壁２４４、バルク部分２１２の下部の第１の側壁２４２、上側バルク部分２１２の第４の側壁２４５、及び第２の非導電層２３６ｂの第３の側壁２４６が、エッチング方向、エッチング材料及びエッチング法を含むエッチングプロセス条件を示す一意のエッチングシグネチャをそれぞれ有することができる。第１の方向２４７のエッチング、及び後続の第２の方向２４９のエッチングは、開口部２４８の垂直方向内側領域の接合部において接続することができる。いくつかの実施形態では、図２９に位置ずれエッジ２５３として示す反対方向からのエッチングの位置ずれが接合部に存在することができる。この位置ずれは、第１の側壁２４４及び第４の側壁２４５のエッチングシグネチャの一部を成すパターンを形成することができる。図３０では、フォトレジスト層２３７を除去し、キャビティ２４８が素子によって取り囲まれるように第２の結合層２３０において第２の素子２８０をフレーム素子２１０に直接結合する。図２７の直接結合と同様に、第２の素子２８０の冗長コンタクトパッド２８４をフレーム素子２１０の対応するコンタクトパッド２３４ｂに直接結合することで、結合品質及び信頼性が大幅に高まる。

【0038】

図３１～図３５に、フレーム付き素子の結合構造を形成する別の一連の実施形態プロセスステップ例を示す。図３１に示すフレーム素子３１０は、図１のフレーム素子１１０及び図１２のフレーム素子と実質的に同様又は同一の構造を含む。図３１のフレーム素子３１０の構造要素の参照数字は、図１１のフレーム素子２１０の参照数字から１００だけ増分させたものである。従って、図３１のフレーム素子３１０には、フレーム素子１１０及びフレーム素子２１０についての説明を適用することができる。

【0039】

図３２では、フレーム素子３１０をエッチングして、厚み全体を貫く開口部３４８を形成する。第１の結合層３２０、バルク部分３１２及び第２の結合層３３０という層毎に選択的エッチングを実行することができる。他の実施形態では、１ステップで全ての層をエッチングするエッチング法を使用することができる。図３３では、図２～図４に示すような一時的結合支持体１６０を使用する代わりに、第２の結合層３３０に支持テープ３５２を適用してフレーム素子３１０を支持することができる。テープ３５２は、テープフレームと共に、又はテープフレームを伴わずに適用することができる。

【0040】

図３４を参照して分かるように、図５で説明した結合プロセスに従ってフレーム素子３１０に第１の素子３７０を直接結合する。次に、支持テープ３５２を剥がし又は別様に除去し、図３５に示すようにフレーム素子３１０の第２の結合層３３０に第２の素子３８０を結合して結合構造３を形成する。このようにして、開口部３４８からのキャビティ３４８をフレーム素子３１０、第１の素子３７０及び第２の素子３８０によって取り囲む。図３５の結合構造３は、図７の結合構造１及び図１７の結合構造２と同一又は概ね同様である。

【0041】

本明細書に開示するように、開口部を含むフレーム素子の別の素子に対する良好な直接結合を達成するために、図５に示すようにフレーム素子を一時的に硬質支持体に結合することができる。或いは、図１３に示すように、フレーム素子が直接結合プロセスを受けるのに十分な構造的強度を有することを確実にするために、フレーム素子を部分的にのみエッチングすることもできる。いくつかの実施形態では、図３４に示すように、直接結合のために、開口部を含むフレーム素子を支持するためにテープを適用することができる。しかしながら、本明細書では、直接結合を容易にするために厚み貫通開口部（ｔｈｒｏｕｇｈ－ｔｈｉｃｋｎｅｓｓ ｏｐｅｎｉｎｇ）を含むフレーム付き素子を支持する他の実施形態を開示する。いくつかの実施形態では、操作を容易にするために低結合チャック（ｌｏｗ ｂｏｎｄ ｃｈｕｃｋ）を使用してフレーム素子を保持する。低結合チャックは、上部保持面上に形成されて真空源に接続された微小穴（ｔｉｎｙ ｈｏｌｅｓ）を有することができる。フレーム素子を低結合チャックの上部保持面上に配置すると真空源がオンになり、フレーム素子が低結合チャック上にしっかりと保持されて支持される。このように、フレーム素子を補強する際には、第１の素子に対するフレーム素子の直接結合が行われる。

【0042】

図３６～図４１に、フレーム付き素子の結合構造を形成するさらに別の一連の実施形態プロセスステップ例を示す。これらのプロセスステップは、一時的直接結合のための無機結合層を有する基板を含む支持体にフレーム素子を取り付ける点を除き、図１～図７に示すプロセスステップ例と概ね同様であることができる。図３６では、断面図におけるフレーム素子４１０が、参照数字を４００番台に増分している点を除き、図１に示すフレーム素子１１０、図１１のフレーム素子２１０、及び／又は図３１のフレーム素子３１０と実質的に同じである。従って、フレーム素子４１０には、フレーム素子１１０についての同じ構造的及び機能的説明を適用することができる。

【0043】

図３７では、例えばシリコン、ガラス、セラミック又は金属などの、フレーム素子４１０を支持するのに十分な強度の材料（例えば、硬質）で形成された支持基板４６２を有してバルク部分４１２上に一時的結合層４６４を含む一時的支持体４６０にフレーム素子４１０を直接結合する。一時的結合層４６４は、窒化シリコン材料又は別のタイプの無機誘電材料を含むことができる。選択された誘電結合材料は、例えば１００～１０００μＪ／ｍ²の範囲内の弱い結合面エネルギーを示すことができる。弱い非導電性直接結合を形成するための他の任意の材料としては、特定の条件下で揮発して結合を弱めることができる不純物含有量の高い酸化物、結合強度を低下させるために片側又は両側の結合面に適用される化学修飾物、及び比較的弱い直接結合を形成できるその他の誘電材料を挙げることができる。支持体４６０の結合層４６４は、非導電性直接結合プロセスを使用して調製し平坦化することができる。結合層４６４上の結合面の一部は、結合面積が減少するようにパターニングし、エッチングして凹部を形成することができる。次に、支持体４６０の一時的結合層４６４をフレーム素子４１０の第２の結合層４３０に直接結合してアニール処理する。窒化シリコンなどの弱い結合誘電材料は、結合面積の減少と相まって、結合界面での結合強度を比較的弱めて剥離しやすくする。

【0044】

図３８では、図３、図４Ａ及び図４Ｂに示すフレーム素子１１０についての実質的に同様のプロセスステップに従って、一時的支持体４６０によって補強したフレーム素子を、厚み全体を貫く開口部４４８を形成するようにパターニングしてエッチングする。図３９では、図５に関して説明したプロセスに従ってフレーム素子４１０を第１の素子４７０に直接結合する。第１の素子４７０は、内部に埋め込まれた金属化層を含むことができるデバイス層４７６を含むことができる。図４０に示すように、一時的支持体４６０は、支持体４６０の一時的結合層４７４をフレーム素子４１０の第２の結合層４３０から剥離することによって機械的に除去される。剥離ステップは、隅部又は側部から単純に支持体４６０を引っ張り、テープ又は真空を使用し、或いはこれらの両方の組み合わせによって実行することができる。剥離後、フレーム素子４１０の第２の結合面３３８は、再び直接結合のために調製されるように、湿式洗浄され、或いはタッチ化学機械研磨（ＣＭＰ）によって調製されることができる。

【0045】

図４１では、フレーム素子４１０の第２の結合層４３０に第２の素子４８０を結合して、中間にキャビティ３４８が取り囲まれた結合構造４を形成する。図４１の結合構造４は、図７の結合構造１、図１７の結合構造２、及び／又は図３５の結合構造３と同様又は同一であることができる。これらの図示の結合構造間には、結合構造を形成するために使用する異なるプロセスに起因して様々な相違が生じることもある。

【0046】

なお、最初の一連のプロセスステップにおける一時的支持体１６０、上述した最後のプロセスステップにおける一時的支持体４６０及びテープ３５２を含む一時的支持体を使用する場合には、剥離又はテープ除去後に、例えば窒化シリコンなどの、残存する有機材料や無機材料のデブリを除去するために、フレーム素子内のキャビティを化学的に洗浄することができる。デブリの選択的化学洗浄は、誘電材料層及び導電性コンタクトパッドのトポグラフィを悪い方向に変化させないことができる。さらに、タッチアップ化学機械研磨（ＣＭＰ）を使用してデブリを除去し、テープ、一時的結合材料又は窒化シリコンに結合されたフレームウェハのトポグラフィを復元することもできる。

【0047】

上記で開示した異なるプロセスは、フレーム素子内のＴＳＶ及び結合層内のコンタクトパッドの異なる配置を含む。例えば、図２５～図３０には冗長コンタクトパッドを示している。結合層に埋め込まれるコンタクトパッドは、例えば銅、ニッケル又はアルミニウムなどの金属などのいずれかの好適な導電材料で形成することができる。ＴＳＶの材料選択は、コンタクトパッドを形成する方法の選択に影響を与えることができる。図４２～図４８に、様々なコンタクトパッド及びＴＳＶの実装のためのいくつかの実施形態例を示す。

【0048】

図４２～図４５の各々は、互いに直接結合されるように調製されたフレーム素子５２０、５４０、５６０又は５８０の上方のデバイス素子５１０の断面図である。図のデバイス素子５１０は、本明細書で説明したものと同じ基板部分及び結合層構造を有する。フレーム素子５２０、５４０、５６０及び５８０は、ＴＳＶ及びコンタクトパッドを除き、同じバルク部分及び結合層構造を共有することができる。従って、図４２の結合層を含む基本的素子構造についての説明は、図４３～図４５にも適用することができる。

【0049】

図４２には、直接結合前の半導体素子５２１の下方に空間で分離されたフレーム素子５２０を示しており、例えばフレーム素子５２０及び半導体素子５１０は、直接結合される準備が整った状態にある。フレーム素子は、上側結合層５２６及び下側結合層５２２を含み、その厚みを貫いてＴＳＶ５２４が延びている。上側結合層５２６の上面は、ＴＳＶが露出するように平坦化され、直接結合のために調製されている。デバイス素子５１０の結合層５１２にはコンタクトパッド５１４が形成されている。コンタクトパッドの形成前には、コンタクトパッド用のキャビティの壁に薄いバリア層５１６を堆積させて、コンタクトパッド材料が周囲の誘電材料に拡散するのを防ぐことができる。バリア層５１６上には、コンタクトパッド５１４の電気めっきを容易にするために別の薄いシーディング層（ｓｅｅｄｉｎｇ ｌａｙｅｒ）を堆積させることができる。従って、図４２の事例では、フレーム素子５２０が半導体素子５１０に結合されると、フレーム素子５２０の上側結合層５２６が半導体素子５１０の結合層５１２に直接結合される。ＴＳＶ５２４の露出面５２６は、コンタクトパッド５１４に直接結合される。様々な実施形態では、フレーム素子５２０のＴＳＶ及び半導体素子５１０のコンタクトパッド５１４が、銅などの同じ材料を含むことができる。

【0050】

図４３では、フレーム素子５４０が、図４２のフレーム素子５２０の結合層と概ね同様であることができる上側結合層５４６及び下側結合層５４２を含む。下側結合層５４２の下面からは、フレーム素子５２０の厚みを貫いてＴＳＶが延びて導電性コンタクトパッド５４８に接続する。半導体素子５１０のコンタクトパッド５１４と同様に、上側結合層５２６にコンタクトパッド５４８を形成する前に、コンタクトパッド５４８のために形成されたキャビティの壁に薄いバリア層５４９を堆積させて、コンタクトパッド材料が周囲の誘電材料に拡散するのを防ぐことができる。図４３の事例では、フレーム素子５４０の導電性フィーチャと半導体素子５１０との間の直接結合が、図４２のビア－コンタクトパッド接続とは対照的にコンタクトパッド－コンタクトパッド接続を含む。直接結合にコンタクトパッドを使用する１つの利点は、コンタクトパッドがより広い結合領域をカバーして結合品質及び信頼性を改善できる点である。いくつかの実施形態では、フレーム素子５４０のＴＳＶ、フレーム素子５４０の上側結合層５４６のコンタクトパッド、及び半導体素子５１０のコンタクトパッド５１４が、銅などの同じ材料を含むことができる。

【0051】

図４４では、フレーム素子５６０の上側結合層５５６のＴＳＶ５６４及びコンタクトパッド５６８が、これらが異なる材料を含む点を除き、図４３のＴＳＶ５４４及びコンタクトパッド３４８と概ね同様であることができる。例えば、ＴＳＶ６５４はタングステン製であることができ、コンタクトパッド５６８は銅製であることができる。コンタクトパッド５６８のために形成されたキャビティの壁には、コンタクトパッド材料が周囲の誘電材料に拡散するのを防ぐために薄いバリア層５６９を堆積させる。さらに、図４５では、ＴＳＶ５８４がポリシリコン製であることができ、銅製であることができるコンタクトパッド５８８に接続する。コンタクトパッド５８８は、薄いバリア層５８９によって取り囲まれて上側結合層５８６に埋め込まれる。

【0052】

図２５～図３０には、冗長コンタクトパッドを有するフレーム素子を示している。図４６～図４８に、冗長コンタクトパッドを有するフレーム素子の実施形態例を断面図で示す。図４６では、フレーム素子６００が、バルク部分６０７と、第１の冗長コンタクトパッド６１２ａが埋め込まれた第１の誘電体結合層６０２と、第２の冗長コンタクトパッド６１２ｂが埋め込まれた第２の結合層６０３とを含む。第１の冗長コンタクトパッド６１２ａは、誘電体層６０５の第１のＲＤＬ導電性トレース６１４ａに接続する。第１の結合層６０２及び誘電体層６０５の誘電材料は、例えば酸化シリコン、窒化シリコン又は酸窒化シリコンなどのいずれかの好適な誘電体層を含むことができる。第１の結合層６０２及び下部の誘電体層６０５は、薄い窒化シリコンの層６０４によって分離することができる。フレーム素子６００の下側の、冗長コンタクトパッド６１２ｂが埋め込まれた第２の結合層６０３、第２のＲＤＬ導電性トレース６１４ｂが埋設された下部の誘電体層６０９、及び誘電体層間の薄い窒化シリコンの層は、上側のそれぞれの構造と概ね同様であることができる。フレーム素子６００のバルク部分６０７にはＴＳＶ６０８が貫通して、上方の第１のＲＤＬ導電性トレース６１４ａ及び下方の第２のＲＤＬ導電フィーチャ６１４ｂに接続される。第１のコンタクトパッド６１２ａ、第１のＲＤＬ導電性トレース６１４ａ、ＴＳＶ６０８、第２のＴＳＶトレース６１４ｂ及び第２のコンタクトパッド６１２ｂを含む導電性トレースは、銅、ニッケル、タングステン、アルミニウム又はポリシリコンなどの同じ材料で形成することも、或いは異なる材料で形成することもできる。コンタクトパッド、ＲＤＬ導電性トレース及びＴＳＶフィーチャの各々を取り囲んでバリア層６０６を堆積させることができる。バルク部分６０７には、バリア層の外側でＴＳＶ６０８を取り囲むライナー酸化物（ｌｉｎｅｒ ｏｘｉｄｅ）の層６１０が形成される。

【0053】

図４７では、フレーム素子６２０が、バルク部分６２７と、第１の冗長コンタクトパッド６３２ａが埋め込まれた第１の誘電体結合層６２２と、第２の冗長コンタクトパッド６３２ｂが埋め込まれた第２の結合層６２３とを含む。図４６のフレーム素子６１０と同様に、ＴＳＶ６２８がバルク部分６２７を貫通して、上方の第１のＲＤＬ導電性トレース６３４ａ及び下方の第２のＲＤＬ導電性トレース６３４ｂに接続する。図４７と図４６との相違は、パッド、トレース及びＴＳＶの導電材料が、例えば銅、タングステン、ニッケル、アルミニウム、他の金属、ポリシリコンなどの異なる導体であってもよい点である。例えば、第１のコンタクトパッド６３２ａ及び第２のコンタクトパッド６３２ｂは、薄い銅バリア材料の層によって取り囲まれた銅で形成することができる。いくつかの実施形態では、第１のＲＤＬ導電性トレース６３２ａ及び第２のＲＤＬ導電性トレース６３２ｂをアルミニウムで形成することができる。ＴＳＶ６２８は、ポリシリコン又はタングステンで形成することができる。ＴＳＶ６３８と第１のＲＤＬ導電性トレース６３２ａ又は第２のＲＤＬ導電性トレース６３２ｂとの間には、チタン又は窒化チタンなどの薄い導電材料の層を設けることができる。図４６と同様に、ＴＳＶ６２８を取り囲むようにライナー酸化物層６３０を形成することができる。いくつかの実施形態では、ライナー酸化物層６３０の酸化物材料が、ＴＳＶ６２８に使用されるポリシリコン又はタングステン材料と適合するように選択される。

【0054】

図４８に、ＴＳＶ６４８がポリシリコン又はタングステンで形成され、これを取り囲んでライナー酸化物層を形成できる点を除いて図４６と同じ構造を有する別の実施形態を示す。従って、第１の結合層６４２の第１の冗長コンタクトパッドは下部の第１のＲＤＬ導電性トレース６５４ａに接続し、第１のＲＤＬ導電性トレース６５４ａはＴＳＶ６４８に接続し、ＴＳＶ６４８は第２のＲＤＬ導電性トレース６５４ｂに接続し、第２のＲＤＬ導電性トレース６５４ｂは第２の結合層６４３の第２の冗長コンタクト６５４ｂに接続する。第１及び第２のコンタクトパッド６５２ａ及び６５２ｂ、並びに第１及び第２のＲＤＬ導電性トレース６５４ａ及び６５４ｂは、銅で形成することができる。

【0055】

図４９は、図４２～図４８で開示した構造を含むことができる結合構造５の断面図である。図４９の結合構造の構造は、第２の素子７８０が冗長コンタクトパッドを含んでいない点を除いて図３０に示す結合構造と同様であることができる。図４９では、結合構造５に含まれるフレーム素子７１０が、上方では第１の素子７７０に直接結合され、下方では第２の素子７８０に直接結合され、フレーム素子７１０の厚みにわたって形成されたキャビティ７４８を取り囲む。フレーム素子７１０は、その厚みを貫いて上方の誘電体層７２６ａの第１の導電性トレース７２４ｂに接続するとともに、第２の結合層７３６に埋め込まれた導電コンタクトパッド７３４に接続する少なくとも１つのＴＳＶ７２２を含む。誘電体層７２６ａ及び導電性トレース７２４ｂはＲＤＬとして機能することができる。各コンタクトパッド７３４は、第２の素子７８０のデバイス層７８６上に配置された結合層７８２に埋め込まれたコンタクトパッド７８４に直接結合される。

【0056】

フレーム素子７１０の上側では、第１の結合層７２６ｂが、下部の第１の導電性トレース７２４ａに接続するように埋め込まれた冗長コンタクトパッド７２４ｂを有する。冗長コンタクトパッド７２４ｂは、第１の素子７７０のデバイス層７７６上に配置された結合層７７２に埋め込まれた冗長コンタクトパッド７７４に直接結合される。

【0057】

図５０に、上側及び下側の両方に冗長コンタクトパッドを有する、図４９と同様のフレーム素子を含む結合構造６の実施形態を示す。図４９の実施形態とは異なり、図５０のＴＳＶ７２２は、コンタクトパッド７７４及び７８４の幅よりも大きな幅で形成される。従って、結合層に複数のコンタクトパッド７７４又は７８４を形成して下部の各ＴＳＶ７２２に接続することができる。例えば、第１の結合層７２６には、上方から各ＴＳＶ７２２に接続する第１の冗長ＴＳＶ７２４が形成される。第２の結合層７３６には、下方から各ＴＳＶ７２２に接続する第２の冗長ＴＳＶ７３４が形成される。冗長コンタクトパッドは、より良好な直接結合品質及び信頼性を保証する。他の実施形態では、ＴＳＶの幅が対応するコンタクトよりも小さいことができる。これにより、導電性トレース７２４ｂ又は７３４ｂが冗長コンタクトパッド７７４又は７８４にＴＳＶ７２２を接続できる図４９の実施形態をもたらすことができる。

【0058】

直接結合方法及び直接結合構造の例
本明細書に開示する様々な実施形態は、介在接着剤を使用せずに２つの素子を互いに直接結合できる直接結合構造に関する。図５１及び図５２に、いくつかの実施形態による、介在接着剤を使用せずに直接ハイブリッド結合構造を形成するプロセスを概略的に示す。図５１及び図５２では、結合構造８００が、介在接着剤を使用せずに結合界面８１８において互いに直接結合できる２つの素子８０２及び８０４を含む。（例えば集積デバイスダイ、ウェハ、受動デバイス、電力スイッチなどの個別能動デバイスを含む半導体素子などの）２又は３以上のマイクロエレクトロニクス素子８０２及び８０４を互いに積層又は結合して結合構造８００を形成することができる。第１の素子８０２の導電性フィーチャ８０６ａ（例えば、コンタクトパッド、ビア（例えば、ＴＳＶ）の露出端、又は基板貫通電極）は、第２の素子８０４の対応する導電性フィーチャ８０６ｂに電気的に接続することができる。結合構造８００では、いずれかの好適な数の素子を積層することができる。例えば、第２の素子８０４上に第３の素子（図示せず）を積層したり、第３の素子上に第４の素子（図示せず）を積層したりすることができる。これに加えて又は代えて、第１の素子８０２に沿って１又は２以上のさらなる素子（図示せず）を互いに隣接して横方向に積層することもできる。いくつかの実施形態では、横方向に積層されるさらなる素子が、第２の素子よりも小さいことができる。いくつかの実施形態では、横方向に積層されるさらなる素子が、第２の素子よりも２倍小さいことができる。

【0059】

いくつかの実施形態では、素子８０２及び８０４が、接着剤を使用せずに互いに直接結合される。様々な実施形態では、非導電材料又は誘電材料を含む非導電場領域が第１の素子８０２の第１の結合層８０８ａとして機能することができ、この第１の結合層８０８ａを、第２の素子８０４の第２の結合層８０８ｂとして機能する非導電材料又は誘電材料を含む対応する非導電場領域に接着剤を使用せずに直接結合することができる。非導電性結合層８０８ａ及び８０８ｂは、素子８０２及び８０４の半導体（例えば、シリコン）部分などのデバイス部分８１０ａ及び８１０ｂのそれぞれの表側８１４ａ及び８１４ｂに配置することができる。能動デバイス及び／又は回路は、デバイス部分８１０ａ及び８１０ｂの表側８１４ａ及び８１４ｂ又はその付近、及び／又はデバイス部分８１０ａ及び８１０ｂの反対の裏側８１６ａ及び８１６ｂ又はその付近にパターン化し及び／又は別様に配置することができる。結合層は、素子の表側及び／又は裏側に施すことができる。非導電材料は、第１の素子８０２の非導電性結合領域又は結合層８０８ａと呼ぶことができる。いくつかの実施形態では、誘電体－誘電体結合技術を使用して、第１の素子８０２の非導電性結合層８０８ａを第２の素子８０４の対応する非導電性結合層８０８ｂに直接結合することができる。例えば、少なくとも米国特許第９，５６４，４１４号、第９，３９１，１４３号及び第１０，４３４，７４９号に開示されている直接結合技術を使用して、接着剤を使用せずに非導電体－非導電体結合又は誘電体－誘電体結合を形成することができる。なお、様々な実施形態では、結合層８０８ａ及び／又は８０８ｂが、酸化シリコンなどの誘電材料又はアンドープ型シリコンなどのアンドープ型半導体材料などの非導電材料を含むことができると理解されたい。直接結合のための好適な誘電結合面又は材料としては、以下に限定するわけではないが、酸化シリコン、窒化シリコン、又は酸窒化シリコンなどの無機誘電体、或いは炭化シリコン、酸窒化シリコン、低Ｋ誘電材料、ＳｉＣＯＨ誘電体、炭窒化シリコン、又はダイヤモンド状炭素などの炭素、或いはダイヤモンド表面を含む材料を挙げることができる。このような炭素含有セラミック材料は、炭素を含んでいるにもかかわらず無機物とみなすことができる。いくつかの実施形態では、誘電材料が、エポキシ、樹脂又は成形材料などのポリマー材料を含まない。

【0060】

いくつかの実施形態では、デバイス部分８１０ａ及び８１０ｂが、異種構造を定める有意に異なる熱膨張係数（ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ：ＣＴＥ）を有することができる。デバイス部分８１０ａ及び８１０ｂ間の、とりわけ典型的にはデバイス部分８１０ａ、８１０ｂの単結晶部分であるバルク半導体間のＣＴＥ差は、５ｐｐｍ又は１０ｐｐｍよりも大きいことができる。例えば、デバイス部分８１０ａ及び８１０ｂ間のＣＴＥ差は、５ｐｐｍ～１００ｐｐｍ、５ｐｐｍ～４０ｐｐｍ、１０ｐｐｍ～１００ｐｐｍ、又は１０ｐｐｍ～４０ｐｐｍの範囲内であることができる。いくつかの実施形態では、デバイス部分８１０ａ及び８１０ｂの一方が、光圧電用途又は焦電用途に有用なペロブスカイト材料（ｐｅｒｏｖｓｋｉｔｅ ｍａｔｅｒｉａｌｓ）を含む光電子単結晶材料を含み、デバイス部分８１０ａ、８１０ｂの他方が、より従来の基板材料を含むことができる。例えば、デバイス部分８１０ａ、８１０ｂの一方は、タンタル酸リチウム（ＬｉＴａＯ₃）又はニオブ酸リチウム（ＬｉＮｂＯ₃）を含み、デバイス部分８１０ａ、８１０ｂの他方は、シリコン（Ｓｉ）、石英、石英ガラス、サファイア、又はガラスを含む。他の実施形態では、デバイス部分８１０ａ、８１０ｂの一方が、ガリウムヒ素（ＧａＡｓ）又は窒化ガリウム（ＧａＮ）などのＩＩＩ－Ｖ族単一半導体材料を含み、デバイス部分８１０ａ、８１０ｂの他方が、シリコン（Ｓｉ）などの非ＩＩＩ－Ｖ族半導体材料、或いは石英、石英ガラス、サファイア又はガラスなどの、同様のＣＴＥを有する他の材料を含むことができる。

【0061】

様々な実施形態では、介在接着剤を使用せずに直接ハイブリッド結合を形成することができる。例えば、非導電性結合面８１２ａ及び８１２ｂを高度に滑らかに研磨することができる。非導電性結合面８１２ａ及び８１２ｂは、例えば化学機械研磨（ＣＭＰ）を使用して研磨することができる。研磨された結合面８１２ａ及び８１２ｂの粗さは、３０Å ｒｍｓ未満であることができる。例えば、結合面８１２ａ及び８１２ｂの粗さは、約０．１Å ｒｍｓ～１５Å ｒｍｓ、０．５Å ｒｍｓ～１０Å ｒｍｓ、又は１Å ｒｍｓ～５Å ｒｍｓの範囲内であることができる。結合面８１２ａ及び８１２ｂを洗浄し、プラズマ及び／又はエッチャントに曝して表面８１２ａ及び８１２ｂを活性化することができる。いくつかの実施形態では、活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）に表面８１２ａ及び８１２ｂを化学種で終端させることができる。理論によって制限されるわけではないが、いくつかの実施形態では、結合面８１２ａ及び８１２ｂにおける化学結合を切断するために活性化プロセスを実行することができ、終端プロセスは、直接結合中の結合エネルギーを高めるさらなる化学種を結合面８１２ａ及び８１２ｂにおいて提供することができる。いくつかの実施形態では、活性化及び終端化が、例えばプラズマで表面８１２ａ及び８１２ｂを活性化して終端化することが、同じステップで行われる。他の実施形態では、直接結合のためのさらなる化学種をもたらすように結合面８１２ａ及び８１２ｂを別の処理で終端させることもできる。様々な実施形態では、終端化化学種（ｔｅｒｍｉｎａｔｉｎｇ ｓｐｅｃｉｅｓ）が窒素を含むことができる。例えば、いくつかの実施形態では、結合面８１２ａ、８１２ｂを窒素含有プラズマに曝すことができる。さらに、いくつかの実施形態では、結合面８１２ａ、８１２ｂをフッ素に曝すことができる。例えば、第１及び第２の素子８０２、８０４間の結合界面８１８又はその付近には、１又は２以上のフッ素ピークが存在することができる。従って、直接結合構造８００では、２つの非導電材料（例えば、結合層８０８ａ及び８０８ｂ）間の結合界面８１８が、結合界面８１８における窒素含有量及び／又はフッ素ピークが高い非常に滑らかな界面を含むことができる。活性化処理及び／又は終端化処理のさらなる例は、米国特許第９，５６４，４１４号、第９，３９１，１４３号、及び第１０，４３４，７４９号において見出すことができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。研磨された結合面８１２ａ及び８１２ｂの粗さは、活性化プロセスの後にはわずかに粗く（例えば、約１Å ｒｍｓ～３０Å ｒｍｓ、３Å ｒｍｓ～２０Å ｒｍｓ、又は場合によってはさらに粗く）なることができる。

【0062】

様々な実施形態では、第１の素子８０２の導電性フィーチャ８０６ａを、第２の素子８０４の対応する導電性フィーチャ８０６ｂに直接結合することもできる。例えば、直接ハイブリッド結合技術を使用して、上述したように調製された共有結合的に直接結合された非導電体－非導電体（例えば、誘電体－誘電体）表面を含む結合界面８１８に沿って導体－導体直接結合を提供することができる。様々な実施形態では、導体－導体（例えば、導電性フィーチャ８０６ａ－導電性フィーチャ８０６ｂ）直接結合及び誘電体－誘電体ハイブリッド結合を、少なくとも米国特許第９，７１６，０３３号及び第９，８５２，９８８号に開示されている直接結合技術を使用して形成することができ、これらの各文献の内容はその全体が全ての目的で引用により本明細書に組み入れられる。本明細書で説明する直接ハイブリッド結合の実施形態では、導電性フィーチャが非導電性結合層内に設けられ、導電性フィーチャ及び非導電性フィーチャの両方が上述した平坦化処理、活性化処理及び／又は終端化処理などによって直接結合のために調製される。従って、直接結合のために調製される結合面は、導電性フィーチャ及び非導電性フィーチャの両方を含む。

【0063】

例えば、非導電性（例えば、誘電性）結合面８１２ａ、８１２ｂ（例えば、無機誘電体表面）は、上述したように調製して、介在接着剤を使用せずに互いに直接結合することができる。導電性コンタクトフィーチャ（例えば、結合層８０８ａ、８０８ｂ内の非導電性誘電場領域によって少なくとも部分的に取り囲むことができる導電性フィーチャ８０６ａ、８０６ｂ）も、介在接着剤を使用せずに互いに直接結合することができる。様々な実施形態では、導電性フィーチャ８０６ａ、８０６ｂが、非導電場領域に少なくとも部分的に埋め込まれた離散パッド又はトレースを含むことができる。いくつかの実施形態では、導電性コンタクトフィーチャが、基板貫通ビア（例えば、シリコン貫通ビア（ＴＳＶ））の露出した接触面を含むことができる。いくつかの実施形態では、それぞれの導電性フィーチャ８０６ａ及び８０６ｂを、誘電場領域又は非導電性結合層８０８ａ及び８０８ｂの外面（例えば、上面）（非導電性結合面８１２ａ及び８１２ｂ）から下方に、例えば３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、又は１０ｎｍ未満、例えば２ｎｍ～２０ｎｍの範囲内、又は４ｎｍ～１０ｎｍの範囲内で凹ませることができる。様々な実施形態では、直接結合の前に、対向する素子の凹部を、対向するコンタクトパッド間の総間隙が１５ｎｍ未満又は１０ｎｍ未満になるようにサイズ決めすることができる。いくつかの実施形態では、非導電性結合層１０８ａ及び１０８ｂを室温で接着剤を使用せずに互いに直接結合し、その後に結合構造１００をアニール処理することができる。導電性フィーチャ１０６ａ及び１０６ｂは、アニール処理すると膨張して互いに接触し、金属－金属直接結合を形成することができる。カリフォルニア州サンノゼのＡｄｅｉａ社から市販されているＤｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ又はＤＢＩ（登録商標）技術を使用することで、直接結合界面８１８を横切る高密度の導電性フィーチャ８０６ａ及び８０６ｂの接続（例えば、規則的アレイのための小さな又は微細なピッチ）を有利に可能にすることができる。いくつかの実施形態では、結合された素子の一方の結合面に埋め込まれた導電性トレースなどの導電性フィーチャ８０６ａ及び８０６ｂのピッチＰが、１００ミクロン未満、又は１０ミクロン未満、或いは２ミクロン未満であることができる。いくつかの用途では、結合パッドの寸法のうちの１つ（例えば、直径）に対する導電性フィーチャ８０６ａ及び８０６ｂのピッチの比率が２０未満、又は１０未満、又は５未満、又は３未満であり、場合によっては２未満であることが望ましい。他の用途では、結合された素子のうちの１つの素子の結合面に埋め込まれた導電性トレースの幅が、例えば０．３～３ミクロンなど、０．３～２０ミクロンに及ぶことができる。様々な実施形態では、導電性フィーチャ８０６ａ及び８０６ｂ及び／又はトレースが銅又は銅合金を含むことができるが、他の金属が適することもある。例えば、導電性フィーチャ８０６ａ及び８０６ｂなどの本明細書に開示する導電性フィーチャは、微細粒金属（ｆｉｎｅ－ｇｒａｉｎ ｍｅｔａｌ）（例えば、微細粒銅）を含むことができる。

【0064】

このように、直接結合プロセスでは、介在接着剤を使用せずに第１の素子８０２を第２の素子８０４に直接結合することができる。いくつかの構成では、第１の素子８０２が、シンギュレートされた集積デバイスダイなどのシンギュレートされた素子を含むことができる。他の構成では、第１の素子８０２が、シンギュレーション時に複数の集積デバイスダイを形成する複数（例えば、数十、数百、又はそれよりも多く）の素子領域を含むキャリア又は基板（例えば、ウェハ）を含むことができる。同様に、第２の素子８０４も、シンギュレートされた集積デバイスダイなどのシンギュレートされた素子を含むことができる。他の構成では、第２の素子８０４がキャリア又は基板（例えば、ウェハ）を含むことができる。従って、本明細書に開示する実施形態は、ウェハ－ウェハ（Ｗ２Ｗ）、ダイ－ダイ（Ｄ２Ｄ）、又はダイ－ウェハ（Ｄ２Ｗ）結合プロセスに適用することができる。ウェハ－ウェハ（Ｗ２Ｗ）プロセスでは、２又は３以上のウェハを互いに直接結合（例えば、直接ハイブリッド結合）し、好適なシンギュレーションプロセスを使用してシンギュレートすることができる。シンギュレーション後には、シンギュレートされた構造の側縁部（例えば、２つの結合された素子の側縁部）が実質的に同一平面上に存在し、結合構造の共通シンギュレーションプロセスを示すマーキング（例えば、鋸シンギュレーションプロセス（ｓａｗ ｓｉｎｇｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ）が使用される場合には鋸マーキング）を含むことができる。

【0065】

本明細書で説明したように、第１及び第２の素子８０２、８０４は接着剤を使用せずに互いに直接結合することができ、これは堆積プロセスとは異なり、堆積と比べて構造的に異なる界面をもたらす。１つの用途では、結合構造における第１の素子８０２の幅が第２の素子８０４の幅と同様である。他のいくつかの実施形態では、結合構造８００における第１の素子８０２の幅が第２の素子８０４の幅と異なる。同様に、結合構造における大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいことができる。従って、第１及び第２の素子８０２及び８０４は非堆積素子を含むことができる。さらに、直接結合構造８００は、堆積層とは異なり、ナノメートルスケールの空隙（ナノボイド）が存在する欠陥領域を結合界面８１８に沿って含むことがある。ナノボイドは、結合面８１２ａ及び８１２ｂの活性化（例えば、プラズマへの曝露）に起因して形成されることがある。上述したように、結合界面８１８は、活性化及び／又は最後の化学処理プロセスからの材料の濃度を含むことができる。例えば、活性化に窒素プラズマを利用する実施形態では、結合界面８１８に窒素ピークが形成されることがある。窒素ピークは、二次イオン質量分析（ＳＩＭＳ）技術を使用して検出することができる。様々な実施形態では、例えば（例えば、結合面を窒素含有プラズマに曝す）窒素終端化処理が、加水分解（ＯＨ終端）面のＯＨ基をＮＨ₂分子に置換して窒素終端面をもたらすことができる。活性化に酸素プラズマを利用する実施形態では、結合界面８１８に酸素ピークが形成されることがある。いくつかの実施形態では、結合界面８１８が酸窒化シリコン、酸炭窒化シリコン、又は炭窒化シリコンを含むことができる。本明細書で説明するように、直接結合は、ファンデルワールス結合（ｖａｎ Ｄｅｒ Ｗａａｌｓ ｂｏｎｄｓ）よりも強い共有結合を含むことができる。結合層８０８ａ及び８０８ｂは、高度に滑らかに平坦化された研磨表面を含むこともできる。

【0066】

様々な実施形態では、導電性フィーチャ８０６ａ及び８０６ｂ間の金属－金属結合を、金属粒が結合界面８１８を越えて互いに成長するように接合することができる。いくつかの実施形態では、金属が銅であり又は銅を含み、結合界面８１８を横切る銅の拡散を向上させるように１１１結晶面に沿って配向された結晶粒を有することができる。いくつかの実施形態では、導電性フィーチャ８０６ａ及び８０６ｂが、アニール処理中に導電性フィーチャの融合を支援できるナノ双晶銅粒構造（ｎａｎｏｔｗｉｎｎｅｄ ｃｏｐｐｅｒ ｇｒａｉｎ ｓｔｒｕｃｔｕｒｅ）を含むことができる。結合界面８１８は、結合された導電性フィーチャ８０６ａ及び８０６ｂ又はその付近の非導電性結合層８０８ａ及び８０８ｂ間に実質的に間隙が存在しないように、結合された導電性フィーチャ８０６ａ及び８０６ｂの少なくとも一部まで実質的に完全に延びることができる。いくつかの実施形態では、導電性フィーチャ８０６ａ及び８０６ｂの下方に、及び／又はこれらを横方向に取り囲む（例えば、銅を含むことができる）バリア層を施すことができる。しかしながら、他の実施形態では、例えば米国特許第１１，１９５，７４８号に記載されるように、導電性フィーチャ８０６ａ及び８０６ｂの下方にバリア層が存在しないこともでき、この文献はその全体が全ての目的で引用により本明細書に組み入れられる。

【0067】

本明細書で説明するハイブリッド結合技術の使用は、隣接する導電性フィーチャ８０６ａ及び８０６ｂ間の極めて微細なピッチ、及び／又は小さなパッドサイズを可能にできるという利点を有する。例えば、様々な実施形態では、隣接する導電性フィーチャ８０６ａ（又は８０６ｂ）間のピッチｐ（すなわち、図１３に示すような端部間又は中心間距離）が、０．５ミクロン～５０ミクロン、０．７５ミクロン～２５ミクロン、１ミクロン～２５ミクロン、１ミクロン～１０ミクロン、又は１ミクロン～５ミクロンの範囲内であることができる。さらに、主要横寸法（例えば、パッド直径）も、例えば０．２５ミクロン～３０ミクロン、０．２５ミクロン～５ミクロン、又は０．５ミクロン～５ミクロンの範囲内のように小さくすることができる。

【0068】

上述したように、非導電性結合層８０８ａ、８０８ｂは、接着剤を使用せずに互いに直接結合することができ、その後に結合構造８００をアニール処理することができる。導電性フィーチャ８０６ａ及び８０６ｂは、アニール処理すると膨張して互いに接触し、金属－金属直接結合を形成することができる。いくつかの実施形態では、導電性フィーチャ８０６ａ及び８０６ｂの材料がアニールプロセス中に相互拡散（ｉｎｔｅｒｄｉｆｆｕｓｅ）することができる。

【0069】

実施例
様々な実施形態では、本発明は、バルク部分と、第１の結合層と、第２の結合層とを有するフレーム素子であって、第１の結合層が、バルク部分の第１の表面上に配置されてフレーム素子の第１の側を少なくとも部分的に定め、第２の結合層が、バルク部分の第２の表面上に配置されてフレーム素子の第１の側とは反対側の第２の側を少なくとも部分的に定める、フレーム素子を準備することと、第１の結合層、バルク部分及び第２の結合層を貫通するように、フレーム素子を貫いて開口部を形成することと、介在接着剤を使用せずに開口部を覆ってフレーム素子の第１の結合層に第１の素子を直接結合することと、介在接着剤を使用せずに開口部を覆ってフレーム素子の第２の結合層に第２の素子を直接結合してキャビティを定めることと、を含む方法である。

【0070】

本発明の１つの態様では、開口部を形成することが、第１の結合層を貫いて、フレーム素子の第１の側からフレーム素子の第２の側に向けて第１の方向にエッチングすることと、バルク部分を少なくとも部分的に貫いて第１の方向にエッチングすることと、を含む。開口部を形成することは、バルク部分を完全に貫いて第１の方向に、及び第２の結合層を貫いて第１の方向にエッチングすることをさらに含むことができる。

【0071】

本発明の別の態様では、開口部を形成することが、バルク部分を部分的に貫いて、フレーム素子の第２の側からフレーム素子の第１の側に向けて第２の方向にエッチングすることをさらに含む。

【0072】

本発明の別の態様では、開口部を形成することが、第２の結合層を貫いて、フレーム素子の第２の側からフレーム素子の第１の側に向けて第２の方向にエッチングすることをさらに含む。

【0073】

本発明の別の態様では、開口部を形成する前にフレーム素子が支持体に取り付けられる。支持体は、有機接着剤を含む硬質基板である。或いは、支持体は、窒化シリコンを含む硬質基板又は窒化シリコンを含む無機結合層である。無機結合層は、１００ｍＪ／ｍ²～１０００ｍＪ／ｍ²の範囲内の結合エネルギーを有する。或いは、無機結合層は、加熱時に結合強度を弱める揮発性成分を含む。或いは、支持体は支持テープである。

【0074】

本発明の別の態様では、フレーム素子の第１の結合層に第１の素子を直接結合することが、フレーム素子を支持体に取り付けた後に行われる。フレーム素子の第１の結合層に第１の素子を直接結合した後、支持体はフレーム素子から取り外される。

【0075】

本発明の別の態様では、フレーム素子の第２の結合層に第２の素子を直接結合することが、フレーム素子から支持体を取り外した後に行われる。

【0076】

本発明の別の態様では、フレーム素子の少なくとも一部をキャビティまで貫いて通気口が形成される。通気口は、フレーム素子の第１の結合層に第１の素子を直接結合した後に形成することができる。

【0077】

本発明の別の態様では、フレーム素子の第１の結合層に第１の素子を直接結合することが、接着剤を使用せずに第１の素子の導電性コンタクトフィーチャをフレーム素子の対応する導電性コンタクトフィーチャに直接結合することを含む。

【0078】

本発明の別の態様では、フレーム素子の第２の結合層に第２の素子を直接結合することが、接着剤を使用せずに第２の素子の導電性コンタクトフィーチャをフレーム素子の対応する導電性コンタクトフィーチャに直接結合することを含む。

【0079】

本発明の別の態様では、フレーム素子の第１の結合層に第１の素子を直接結合することが、第１の素子の非導電性結合層をフレーム素子の非導電性結合層に直接結合することを含む。

【0080】

本発明の別の態様では、フレーム素子を貫いて導電性基板貫通ビア（ＴＳＶ）が設けられ、ＴＳＶは、銅、ニッケル、タングステン、アルミニウム、又はポリシリコンのうちの少なくとも１つを含む。導電性コンタクトフィーチャは、ＴＳＶと同じ材料を含む。或いは、導電性コンタクトフィーチャは、ＴＳＶとは異なる材料を含む。ＴＳＶの幅は、導電性コンタクトフィーチャの幅よりも大きい。或いは、ＴＳＶの幅は、導電性コンタクトフィーチャの幅よりも小さい。第１の側及び第２の側において、フレーム素子のＴＳＶに複数の導電性コンタクトフィーチャが接続する。

【0081】

本発明の別の態様では、導電性コンタクトフィーチャとＴＳＶとの間に再配線層（ＲＤＬ）導電性トレースが配置される。

【0082】

他の実施形態では、本発明は、フレーム素子であって、フレーム素子の第１の側から第１の側とは反対側の第２の側に延びる開口部と、バルク部分と、バルク部分の第１の表面上に配置されてフレーム素子の第１の側を少なくとも部分的に定める第１の結合層と、バルク部分の第２の表面上に配置されてフレーム素子の第１の側とは反対側の第２の側を少なくとも部分的に定める第２の結合層とを含み、開口部が、第１の結合層、バルク部分及び第２の結合層を貫通し、バルク部分が、開口部の第１の側壁を含み、第１の側壁が、フレーム素子の第１の側からフレームの第２の側に向かう第１の方向の第１のエッチングプロセスを示す第１のエッチングシグネチャを含み、第１の結合層が、開口部の第２の側壁を含み、第２の側壁が、第１の方向の第２のエッチングプロセスを示す第２のエッチングシグネチャを含む、フレーム素子である。

【0083】

本発明の１つの態様では、第２の結合層が、開口部の第３の側壁を含み、第３の側壁は、第１の方向の第３のエッチングプロセスを示す第３のエッチングシグネチャを含む。第２及び第３の側壁は、同じ配向でテーパ付けされる。さらに、第２及び第３の側壁は、第１の方向に沿って内向きにテーパ付けされる。或いは、第２及び第３の側壁は、第１の方向に沿って外向きにテーパ付けされる。

【0084】

本発明の別の態様では、第２の結合層が、開口部の第３の側壁を含み、第３の側壁は、フレーム素子の第２の側からフレームの第１の側に向かう第２の方向の第３のエッチングプロセスを示す第３のエッチングシグネチャを含む。

【0085】

本発明の別の態様では、バルク部分が、開口部の第４の側壁を含み、第４の側壁は、第２の方向の第４のエッチングプロセスを示す第４のエッチングシグネチャを含む。

【0086】

本発明の別の態様では、第１及び第４の側壁が接合部において接続し、接合部は、第１及び第４の側壁のそれぞれの表面に対して半径方向内向きに突出する。

【0087】

本発明の別の態様では、第２及び第３の側壁が逆配向でテーパ付けされる。

【0088】

本発明の別の態様では、第２及び第３の側壁が、第１の方向を横切る第３の方向において横方向に位置ずれしている。

【0089】

本発明の別の態様では、第１、第２、第３及び第４のエッチングシグネチャのうちのいずれかが、対応する第１、第２、第３及び第４の側壁にそれぞれのストリエーションを含む。

【0090】

本発明の別の態様では、第１、第２、第３及び第４のエッチングシグネチャのうちのいずれかが、対応する第１、第２、第３及び第４の側壁にそれぞれのテーパ角を含む。

【0091】

本発明の別の態様では、バルク部分が半導体材料を含む。半導体部分はシリコンを含む。

【0092】

本発明の別の態様では、第１の結合層が、第１の非導電性結合層に少なくとも部分的に埋め込まれた第１の導電性コンタクトフィーチャを有する第１の非導電性結合層を含む。第２の結合層は、第２の非導電性結合層に少なくとも部分的に埋め込まれた第２の導電性コンタクトフィーチャを有する第２の非導電性結合層を含む。

【0093】

本発明の別の態様では、導電性基板貫通ビア（ＴＳＶ）がフレーム素子を貫通し、ＴＳＶは、第１及び第２の導電性コンタクトフィーチャを含み、又は第１及び第２の導電性コンタクトフィーチャに接続される。ＴＳＶは、銅、ニッケル、タングステン、アルミニウム、又はポリシリコンの少なくとも１つを含む。導電性コンタクトは、ＴＳＶと同じ材料を含む。或いは、導電性コンタクトは、ＴＳＶとは異なる材料を含む。ＴＳＶの幅は導電性コンタクトの幅よりも大きい。或いは、ＴＳＶの幅は導電性コンタクトの幅よりも小さい。第１の側及び第２の側において、フレーム素子のＴＳＶに複数の導電コンタクトが接続する。

【0094】

本発明の別の態様では、導電性コンタクトフィーチャとＴＳＶとの間に再配線層（ＲＤＬ）導電性トレースが配置される。

【0095】

いくつかの実施形態では、本発明は、上述したようなフレーム素子を含む結合構造であって、結合構造が、介在接着剤を使用せずにフレーム素子の第１の側に直接結合された第１の素子と、介在接着剤を使用せずにフレーム素子の第２の側に直接結合された第２の素子とを含み、結合構造が、開口部によって少なくとも部分的に定められるキャビティを含む、結合構造である。

【0096】

本発明の１つの態様では、フレーム素子の第１の導電性コンタクトフィーチャに、接着剤を使用せずに第１の素子の第３の導電性コンタクトフィーチャが直接結合される。フレーム素子の第２の導電性コンタクトフィーチャには、第２の素子の第４の導電性コンタクトフィーチャが直接結合される。

【0097】

本発明の別の態様では、フレーム素子の第１の非導電性結合層が、第１の素子の第３の非導電性結合層に直接結合される。フレーム素子の第２の非導電性結合層は、第２の素子の第４の非導電性結合層に直接結合される。

【0098】

本発明の別の態様では、１又は２以上のデバイスが第１及び第２の素子の少なくとも一方に取り付けられ、又はこれらと共に形成され、１又は２以上のデバイスはキャビティ内に延び、又はキャビティに露出される。１又は２以上のデバイスは集積デバイスダイを含む。

【0099】

本発明の別の態様では、キャビティから外部環境に通気口が延びる。

【0100】

本発明の別の態様では、開口部の幅が０．５ｍｍ～３０ｍｍの範囲内である。

【0101】

文脈において別途明確に必要としていない限り、本明細書及び特許請求の範囲全体を通じて、「含む、備える（ｃｏｍｐｒｉｓｅ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅ、ｉｎｃｌｕｄｉｎｇ）」などの単語は、排他的又は網羅的な意味ではなく包含的な意味で、すなわち「含むけれどもそれに限定されない（ｉｎｃｌｕｄｉｎｇ，ｂｕｔ ｎｏｔ ｌｉｍｉｔｅｄ ｔｏ）」という意味で解釈すべきである。本明細書で一般的に使用される「結合された（ｃｏｕｐｌｅｄ）」という単語は、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。同様に、本明細書で一般的に使用される「接続された（ｃｏｎｎｅｃｔｅｄ）」という単語も、直接、或いは１又は２以上の中間要素を介して接続できる２又は３以上の要素を意味する。また、本出願において、「本明細書で（ｈｅｒｅｉｎ）」「上記で（ａｂｏｖｅ）」「下記で（ｂｅｌｏｗ）」及び同様の趣旨の単語を使用している場合、これらの単語は本出願全体を示すものであり、本出願のいずれか特定の部分を示すものではない。さらに、本明細書において、第１の要素を第２の要素「上に（ｏｎ）」又は第２の要素を「覆って（ｏｖｅｒ）」存在するものとして説明する場合、第１の要素は、第１及び第２の要素が直接接触するように第２の要素上に又は第２の要素を覆って直接存在することも、或いは第１及び第２の要素間に１又は２以上の要素が介在するように第２の要素上に又は第２の要素を覆って間接的に存在することもできる。上記の詳細な説明における単数又は複数を用いた単語は、文脈上可能な場合にはそれぞれ複数又は単数を含むこともできる。２又は３以上の項目のリストを参照する際の「又は（ｏｒ）」という単語は、リスト内の項目のいずれか、リスト内の項目全て、及びリスト内の項目のいずれかの組み合わせ、といった単語の解釈を全て網羅する。

【0102】

さらに、本明細書で使用する、とりわけ「～できる（ｃａｎ、ｃｏｕｌｄ、ｍｉｇｈｔ、ｍａｙ）」、及び「例えば（ｅ．ｇ．、ｆｏｒ ｅｘａｍｐｌｅ、ｓｕｃｈ ａｓ）」などの条件語は、別途明確に言及していない限り、又は使用する文脈内で別様に理解されない限り、一般に特定の特徴、要素及び／又は状態を含む実施形態もあれば、それらを含まない実施形態もあることを伝えるように意図される。従って、このような条件語は、一般に特徴、要素及び／又は状態が１又は２以上の実施形態に何としても必要であることを意味するように意図するものではない。

【0103】

いくつかの実施形態を説明したが、これらの実施形態は一例として提示したものにすぎず、本開示の範囲を限定するように意図するものではない。実際に、本明細書で説明した新規の装置、方法及びシステムは他の様々な形態で具現化することもでき、さらに、本開示の趣旨から逸脱することなく、本明細書で説明した方法及びシステムの形態の様々な省略、置換及び変更を行うこともできる。例えば、ブロックについては所与の配置で示しているが、別の実施形態は、異なるコンポーネント及び／又は回路トポロジーを使用して同様の機能を実行することもでき、いくつかのブロックを削除、移動、追加、細分化、結合及び／又は変更することもできる。これらのブロックの各々は、様々な異なる方法で実装することができる。上述した様々な実施形態の要素及び行為のいずれかの好適な組み合わせを組み合わせてさらなる実施形態を提供することもできる。添付の特許請求の範囲及びその同等物は、本開示の範囲及び趣旨に含まれるような形態又は修正も対象とするように意図される。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11】

【図12】

【図13】

【図14A】

【図14B】

【図14C】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【国際調査報告】