知財求人 - 知財ポータルサイト「IP Force」
▶ エルモス セミコンダクター アクチエンゲゼルシヤフトの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-06
(54)【発明の名称】マイクロコントローラ
(51)【国際特許分類】
G09C 1/00 20060101AFI20241129BHJP
G06F 7/58 20060101ALI20241129BHJP
【ＦＩ】
G09C1/00 650B
G06F7/58 680
【審査請求】有
【予備審査請求】有
(21)【出願番号】P 2024525245
(86)(22)【出願日】2022-10-25
(85)【翻訳文提出日】2024-06-26
(86)【国際出願番号】 EP2022079826
(87)【国際公開番号】W WO2023072956
(87)【国際公開日】2023-05-04
(31)【優先権主張番号】102021128005.2
(32)【優先日】2021-10-27
(33)【優先権主張国・地域又は機関】DE
(31)【優先権主張番号】102021130107.6
(32)【優先日】2021-11-18
(33)【優先権主張国・地域又は機関】DE
(31)【優先権主張番号】102022110713.2
(32)【優先日】2022-05-02
(33)【優先権主張国・地域又は機関】DE
(31)【優先権主張番号】102022125574.3
(32)【優先日】2022-10-04
(33)【優先権主張国・地域又は機関】DE
(31)【優先権主張番号】102022125617.0
(32)【優先日】2022-10-05
(33)【優先権主張国・地域又は機関】DE
(31)【優先権主張番号】102022125768.1
(32)【優先日】2022-10-06
(33)【優先権主張国・地域又は機関】DE
(81)【指定国・地域】
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
(71)【出願人】
【識別番号】399018644
【氏名又は名称】エルモス セミコンダクター エスエー
(74)【代理人】
【識別番号】100159499
【弁理士】
【氏名又は名称】池田 義典
(72)【発明者】
【氏名】ラウブロック，ヤン
(72)【発明者】
【氏名】ロッター，トーマス
(72)【発明者】
【氏名】ケルベル，ユーリア
(72)【発明者】
【氏名】ランマース，クリスチャン
(57)【要約】
本発明は、自動車内の装置を制御するための安全マイクロコントローラ（１）であって、半導体基板と、複数の記憶素子と、少なくとも１つの内部バス（２）と、少なくとも１つの８／１６／３２／６４ビットのマイクロコントローラコアと、１又は複数のデータインターフェースと、少なくとも１つの量子プロセスに基づく真性乱数生成器（１５）とを備える安全マイクロコントローラ（１）に関する。記憶素子、データインターフェース、量子プロセスに基づく生成器（１５）及びマイクロコントローラコア（１６）は、内部バス（２）に接続されている。量子プロセスに基づく生成器（１５）は、マイクロコントローラコア（１６）の要求に応じて、乱数を生成し、供給する。マイクロコントローラコア（１６）は、記憶素子の１又は複数からのプログラムと、乱数とを用いて、キーを生成する。マイクロコントローラコア（１６）は、記憶素子の１又は複数からのプログラムと、キーとを用いて、データインターフェースを介して安全マイクロコントローラ（１）の外部装置とやり取りするデータを暗号化又は復号化する。半導体基板は、ここに挙げた安全マイクロコントローラ（１）のサブ装置を一体に有する。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
自動車内の装置を制御するためのマイクロコントローラであって、半導体基板と、
複数の記憶素子と、
少なくとも１つの内部バス（２）と、
少なくともマイクロコントローラコア（１６）と、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく真性乱数生成器（１５）とを備え、
上記記憶素子が、上記内部バス（２）に接続されており、
上記データインターフェースが、上記内部バス（２）に接続されており、
上記量子プロセスに基づく生成器（１５）が、上記内部バス（２）に接続されており、
上記マイクロコントローラコア（１６）が、上記内部バス（２）に接続されており、
上記量子プロセスに基づく生成器（１５）が、特に上記マイクロコントローラコア（１６）の要求に応じて、乱数を生成し、
上記量子プロセスに基づく生成器（１５）が、上記乱数を供給し、
上記マイクロコントローラコア（１６）が、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコア（１６）が、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して外部装置と、又は内部でやり取りされるデータを暗号化及び復号化し、
上記半導体基板が、ここに挙げた上記安全マイクロコントローラ（１）のサブ装置を一体に有し、
上記量子プロセスに基づく生成器（１５）が、光量子信号用の光源として、少なくとも１つの第１のＳＰＡＤダイオード（４４）を有し、
上記量子プロセスに基づく生成器（１５）が、上記光量子信号の受信用の光検出器として、少なくとも１つの第２のＳＰＡＤダイオード（４５）を有し、
上記量子プロセスに基づく生成器（１５）が、少なくとも１つの処理回路を有し、
上記少なくとも１つの第１のＳＰＡＤダイオード（４４）を、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）に光学的に連結するため、上記量子プロセスに基づく生成器（１５）が、少なくとも１つの光ファイバ（５０）を有し、
光（４４）を発するための電気エネルギーを、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）に供給するため、上記量子に基づく生成器（１５）が、動作回路を有し、
上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の信号を検出し、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の上記信号から乱数を形成し、上記マイクロコントローラコア（１６）に上記乱数を供給するため、上記量子に基づく生成器（１５）が、処理回路を有するマイクロコントローラ。
【請求項2】
上記少なくとも１つの第２のＳＰＡＤダイオード（４５）のエミッション信号が、第１のスパイク（６０１）と、この第１のスパイク（６０１）より大きい第２のスパイク（６０２）とを有し、上記第１及び第２のスパイク（６０１，６０２）が、それぞれ予め設定可能な基準値（４０４．１，６０３）より大きく、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の誘導光子放出が同時に起こることなく、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の自然光子放出により、上記第１のスパイク（６０１）が発生し、自然光子放出と、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）の光子を受信することで誘導される上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の光子放出とが同時に生じることにより、上記第２のスパイク（６０２）が発生し、上記量子プロセスに基づく生成器（１５）の上記処理回路が、上記第２のスパイク（６０２）の時間間隔を閾値と比較することにより、又は上記第２のスパイク（６０２）の時間間隔同士を比較することにより、上記乱数の生成用のビットとして、第１の論理値又は第２の論理値を生成することを特徴とする請求項１に記載のマイクロコントローラ。
【請求項3】
上記処理回路が、２つのスパイク（６０２）の時間間隔を閾値と比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、上記時間間隔が上記閾値より小さい場合に、上記第１の論理値を上記乱数のビットとして出力し、上記時間間隔が上記閾値より大きい場合に、上記第２の論理値を上記乱数のビットとして出力することを特徴とする請求項２に記載のマイクロコントローラ。
【請求項4】
上記処理回路が、異なる対の第２のスパイク（６０２）の上記第２のスパイク（６０２）の時間間隔同士を比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、最後に現れた第２のスパイク（６０２）の時間間隔が、例えば、最後から２番目の第２のスパイク（６０２）と最後から３番目の第２のスパイク（６０２）との間の時間間隔又は別の一対の先行する第２のスパイク（６０２）間の時間間隔より小さい場合に、上記第１の論理値を上記乱数の生成用のビットとして出力し、上記最後に現れた第２のスパイク（６０２）の時間間隔が、例えば、上記最後から２番目の第２のスパイク（６０２）と上記最後から３番目の第２のスパイク（６０２）との間の時間間隔又は別の一対の先行する第２のスパイク（６０）間の時間間隔より大きい場合に、上記第２の論理値を上記乱数の生成用のビットとして出力することを特徴とする請求項２に記載のマイクロコントローラ。
【請求項5】
第１のＳＰＡＤダイオード（４４）と第２のＳＰＡＤダイオード（４５）とからなる対を複数備え、上記第２のＳＰＡＤダイオード（４５）の上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項6】
第１のＳＰＡＤダイオード（４４）と第２のＳＰＡＤダイオード（４５）とからなる対を備え、上記処理回路が、上記乱数の生成用のビットの上記論理値を連続的に出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項7】
単一の第１のＳＰＡＤダイオード（４４）と、この単一のＳＰＡＤダイオード（４４）に光学的に連結されている複数の第２のＳＰＡＤダイオード（４５）とを備え、上記第２のＳＰＡＤダイオード（４５）の上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項8】
エラー検出ユニットと、疑似乱数生成器とを備え、上記エラー検出ユニットが、上記量子プロセスに基づく生成器（１５）の光量子プロセスに関わる構成要素の機能におけるエラー又は上記処理回路のエラーを検出した場合に、上記量子に基づく生成器（１５）の上記処理回路が、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いた上記乱数の生成用のビットの出力から、上記疑似乱数生成器により生成される疑似乱数の生成用のビットの出力に切り替えることを特徴とする請求項１から７のいずれか一項に記載のマイクロコントローラ。
【請求項9】
上記エラー検出ユニットが、エラーを検出した際に、特にそのエラーの種類及び／又は原因を表すエラー信号を出力することを特徴とする請求項８に記載のマイクロコントローラ。
【請求項10】
上記記憶素子が、１又は複数の読み書きメモリＲＡＭ（３）、１又は複数の書き込み可能な不揮発性メモリ（具体的には、ＥＥＰＲＯＭメモリ（４）、フラッシュメモリ（４）及び／又はワンタイムプログラマブル（ＯＴＰ）メモリ（４））、１又は複数の純粋な読み取り専用メモリ及び／又は１又は複数の不揮発性メーカーメモリ（具体的には、１又は複数のメーカーＲＯＭ（６）、１又は複数のメーカーＥＥＰＲＯＭ及び／又は１又は複数のメーカーフラッシュメモリ）を有することを特徴とする請求項１から９のいずれか一項に記載のマイクロコントローラ。
【請求項11】
上記メーカーＲＯＭ（６）が、ブートソフトウェアを有することを特徴とする請求項１０に記載のマイクロコントローラ。
【請求項12】
上記メーカーメモリ（６）と上記内部バス（２）との間に、メーカーメモリファイアウォール（８）を備えることを特徴とする請求項１から１１のいずれか一項に記載のマイクロコントローラ。
【請求項13】
基本クロック生成器（２１）（ＣＬＫ）、クロック生成回路（１２）、
リセット回路（２２）、
上記動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路（２３）、
接地回路（２４）、
入出力回路（２５）及び／又は
１又は複数の処理モジュールのうち、１又は複数の構成要素を備え、
上記処理モジュールが、上記内部バス（２）と通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）（１１）、
クロック生成モジュール（１２）、
ＤＥＳ加速器及び／又はＡＥＳ加速器（７）を有するモジュール、
１又は複数のタイマーモジュール（１３）、
安全監視制御回路（１４）及び
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）（１７）のうち、１又は複数のモジュールを有することを特徴とする請求項１から１２のいずれか一項に記載のマイクロコントローラ。
【請求項14】
上記半導体基板が、表面（４６）を有し、上記半導体基板が、上記表面（４６）の下方に半導体材料を有し、
上記半導体基板の上記表面（４６）が、金属化積層を有し、
上記金属化積層が、上記半導体基板の上記表面（４６）上に設けられている電気絶縁層（３４）であって、典型的には、構造化され光学的に透明な電気絶縁層（３４）を有し、
上記透明な電気絶縁層（３４）の少なくとも一部が、上記少なくとも１つの光ファイバ（５０）を構成し、
上記第１のＳＰＡＤダイオード（４４）が、上記半導体基板の上記半導体材料から、上記光ファイバ（５０）に光子（４７）を放出し、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に搬送することを特徴とする請求項１から１３のいずれか一項に記載のマイクロコントローラ。
【請求項15】
光（４９）が上記光ファイバ（５０）の内部から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード（４５）の装置部分に達するように、上記光ファイバ（５０）が、上記第２のＳＰＡＤダイオード（４５）を照射することを特徴とする請求項１４に記載のマイクロコントローラ。
【請求項16】
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）に、少なくとも一時的に電気エネルギーを供給し、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ（５０）に光子（４７）を与え、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に搬送し、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に放出することを特徴とする請求項１から１５のいずれか一項に記載のマイクロコントローラ。
【請求項17】
上記１つのデータバスインターフェースが、有線の自動車用データバスインターフェースである、又は上記複数のデータバスインターフェースのうち、１又は複数のデータバスインターフェースが、有線の自動車用データバスインターフェースであることを特徴とする請求項１から１６のいずれか一項に記載のマイクロコントローラ。
【請求項18】
上記１又は複数の有線の自動車用データバスインターフェースが、ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースとして形成されていることを特徴とする請求項１７に記載のマイクロコントローラ。
【請求項19】
上記１つのデータバスインターフェースが、無線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、無線のデータバスインターフェースであることを特徴とする請求項１から１８のいずれか一項に記載のマイクロコントローラ。
【請求項20】
上記１又は複数の無線のデータバスインターフェースが、ＷＬＡＮインターフェース、
移動体通信インターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースとして形成されていることを特徴とする請求項１９に記載のマイクロコントローラ。
【請求項21】
上記１つのデータバスインターフェースが、有線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、有線のデータバスインターフェースであることを特徴とする請求項１から２０のいずれか一項に記載のマイクロコントローラ。
【請求項22】
上記１又は複数の有線のデータバスインターフェースが、ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースとして形成されていることを特徴とする請求項２１に記載のマイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【0001】
本ＰＣＴ出願は、２０２１年１０月２７日付の独国特許出願第１０２０２１１２８００５．２号、２０２１年１１月１８日付の独国特許出願第１０２０２１１３０１０７．６号、２０２２年５月２日付の独国特許出願第１０２０２２１１０７１３．２号、２０２２年１０月４日付の独国特許出願第１０２０２２１２５５７４．３号、２０２２年１０月５日付の独国特許出願第１０２０２２１２５６１７．０号及び２０２２年１０月６日付の独国特許出願第１０２０２２１２５７６８．１号の優先権を主張し、その内容を本願出願の対象を構成するものとして援用する。
【0002】
本発明は、特に、少なくとも１つの量子プロセスに基づく真性乱数生成器（英語：Ｑｕａｎｔｕｍ Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒ：ＱＲＮＧ）を、特に暗号化用の乱数生成器として備えるマイクロコントローラに関する。
【背景技術】
【0003】
自動車産業及びその他の関連産業は、ますます多種多様な海賊行為の脅威にさらされている。偽造者は、該当の工業メーカーの交換部品や製品を複製し、多くの場合、そのブランド名を利用する。さらなるリスクとしては、例えばＣａｒ－ｔｏ－Ｃａｒ若しくはＣａｒ－ｔｏ－Ｘ通信の際、又は車両の構成要素内でのデータ通信の際に、製品内又は製品とのデータのやり取りへの影響等のハッカー攻撃が挙げられ、特に自律システムにおいて、また自律システムと外部とのデータ通信において、ハッカー攻撃に対する保護が、特に重要になる。
【0004】
そのようなシステムにおいて、現在採用されているデータ暗号化用の乱数生成器のエントロピーの特性は、多くの場合、不十分である。背景技術において、量子プロセスに基づく真性乱数生成器（英語：Ｑｕａｎｔｕｍ Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒ：ＱＲＮＧ）が公知であるが、一体化が困難であったり、量子収率が低かったりする。
【0005】
マイクロコントローラ及び量子プロセスに基づく乱数生成器を有するデータ信号処理ユニットの詳細については、例えば、下記に記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許第１０８０２８００号明細書
【非特許文献】
【0007】
【非特許文献1】“Ｓｅｓｓｉｏｎ ｋｅｙ”，ウィキペディア、フリー百科事典，編集状況：２０２０年１０月１日，ＵＲＬ：ｈｔｔｐｓ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗ／ｉｎｄｅｘ．ｐｈｐ？ｔｉｔｌｅ＝Ｓｅｓｓｉｏｎ＿ｋｅｙ＆ｏｌｄｉｄ＝９８１２８１８７９［２０２２年５月３１日にアクセス］
【非特許文献2】“Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ”，ウィキペディア，フリー百科事典，編集状況：２０２１年１０月１２日，ＵＲＬ：ｈｔｔｐｓ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗ／ｉｎｄｅｘ．ｐｈｐ？ｔｉｔｌｅ＝Ｉｎｔｅｇｒａｔｅｄ＿ｃｉｒｃｕｉｔ＆ｏｌｄｉｄ＝１０４９６０３９１５［２０２２年５月３１日にアクセス］
【非特許文献3】“ＢＩＯＳ”，ウィキペディア，フリー百科事典，編集状況：２０２１年１０月２４日，ＵＲＬ：ｈｔｔｐｓ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗ／ｉｎｄｅｘ．ｐｈｐ？ｔｉｔｌｅ＝ＢＩＯＳ＆ｏｌｄｉｄ＝１０５１５６６５２７［２０２２年５月３１日にアクセス］
【非特許文献4】ＢＵＲＲＩ，Ｓ．ら，“ＳＰＡＤｓ ｆｏｒ Ｑｕａｎｔｕｍ Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ ａｎｄ ｂｅｙｏｎｄ”，第１９回アジア南太平洋設計自動化会議（ＡＳＰ－ＤＡＣ），２０１４年１月２０日から２３日，シンガポール，ＩＥＥＥ，ｐ．７８８－７９４，ＤＯＩ：１０．１１０９／ＡＳＰＤＡＣ．２０１４．６７４２９８６
【非特許文献5】Ｆａｂｉｏ Ａｃｅｒｂｉ，Ｎｉｃｏｌａ Ｍａｓｓａｒｉ，Ｌｅｏｎａｒｄｏ Ｇａｓｐａｒｉｎｉ，Ａｌｅｓｓａｎｄｒｏ Ｔｏｍａｓｉ，Ｎｉｃｏｌａ Ｚｏｒｚｉ，Ｇｉｏｒｇｉｏ Ｆｏｎｔａｎａ，Ｌｏｒｅｎｚｏ Ｐａｖｅｓｉ，Ａｌｂｅｒｔｏ Ｇｏｌａ，“Ｓｔｒｕｃｔｕｒｅｓ ａｎｄ Ｍｅｔｈｏｄｓ ｆｏｒ ｆｕｌｌｙ－ｉｎｔｅｇｒａｔｅｄ Ｑｕａｎｔｕｍ Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ｓｅｌｅｃｔｅｄ ｔｏｐｉｃｓ ｉｎ ｑｕａｎｔｕｍ ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．１６，Ｎｏ．３，２０２０年５月／６月
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、光量子プロセスに基づいて真性乱数を生成するための装置及び方法を提供することを課題とする。
【課題を解決するための手段】
【0009】
上記課題を解決するため、本発明により、自動車内の装置を制御するためのマイクロコントローラが提案され、このマイクロコントローラが、
半導体基板と、
複数の記憶素子と、
少なくとも１つの内部バスと、
少なくともマイクロコントローラコアと、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく真性乱数生成器とを備え、
上記記憶素子が、上記内部バスに接続されており、
上記データインターフェースが、上記内部バスに接続されており、
上記量子プロセスに基づく生成器が、上記内部バスに接続されており、
上記マイクロコントローラコアが、上記内部バスに接続されており、
上記量子プロセスに基づく生成器が、特に上記マイクロコントローラコアの要求に応じて乱数を生成し、
上記量子プロセスに基づく生成器が、上記乱数を供給し、
上記マイクロコントローラコアが、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコアが、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して外部装置と、又は内部でやり取りされるデータを暗号化及び復号化し、
上記半導体基板が、ここに挙げた上記安全マイクロコントローラのサブ装置を一体に有し、
上記量子プロセスに基づく生成器が、光量子信号用の光源として、少なくとも１つの第１のＳＰＡＤダイオードを有し、
上記量子プロセスに基づく生成器が、上記光量子信号の受信用の光検出器として、少なくとも１つの第２のＳＰＡＤダイオードを有し、
上記量子プロセスに基づく生成器が、少なくとも１つの処理回路を有し、
上記少なくとも１つの第１のＳＰＡＤダイオードを、上記少なくとも１つの第２のＳＰＡＤダイオードに光学的に連結するため、上記量子プロセスに基づく生成器が、少なくとも１つの光ファイバを有し、
光を発するための電気エネルギーを、上記少なくとも１つの第１のＳＰＡＤダイオードに供給するため、上記量子に基づく生成器が、動作回路を有し、
上記少なくとも１つの第２のＳＰＡＤダイオードの信号を検出し、上記少なくとも１つの第２のＳＰＡＤダイオードの上記信号から乱数を形成し、上記マイクロコントローラコアに上記乱数を供給するため、上記量子に基づく生成器が、処理回路を有する。
半導体基板と、
複数の記憶素子と、
少なくとも１つの内部バスと、
少なくともマイクロコントローラコアと、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく真性乱数生成器とを備え、
上記記憶素子が、上記内部バスに接続されており、
上記データインターフェースが、上記内部バスに接続されており、
上記量子プロセスに基づく生成器が、上記内部バスに接続されており、
上記マイクロコントローラコアが、上記内部バスに接続されており、
上記量子プロセスに基づく生成器が、特に上記マイクロコントローラコアの要求に応じて乱数を生成し、
上記量子プロセスに基づく生成器が、上記乱数を供給し、
上記マイクロコントローラコアが、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコアが、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して外部装置と、又は内部でやり取りされるデータを暗号化及び復号化し、
上記半導体基板が、ここに挙げた上記安全マイクロコントローラのサブ装置を一体に有し、
上記量子プロセスに基づく生成器が、光量子信号用の光源として、少なくとも１つの第１のＳＰＡＤダイオードを有し、
上記量子プロセスに基づく生成器が、上記光量子信号の受信用の光検出器として、少なくとも１つの第２のＳＰＡＤダイオードを有し、
上記量子プロセスに基づく生成器が、少なくとも１つの処理回路を有し、
上記少なくとも１つの第１のＳＰＡＤダイオードを、上記少なくとも１つの第２のＳＰＡＤダイオードに光学的に連結するため、上記量子プロセスに基づく生成器が、少なくとも１つの光ファイバを有し、
光を発するための電気エネルギーを、上記少なくとも１つの第１のＳＰＡＤダイオードに供給するため、上記量子に基づく生成器が、動作回路を有し、
上記少なくとも１つの第２のＳＰＡＤダイオードの信号を検出し、上記少なくとも１つの第２のＳＰＡＤダイオードの上記信号から乱数を形成し、上記マイクロコントローラコアに上記乱数を供給するため、上記量子に基づく生成器が、処理回路を有する。
【0010】
当該マイクロコントローラの本発明に不可欠な特徴は、真性乱数生成用の量子プロセスに基づく生成器（量子プロセスに基づくエントロピー源）である。この生成器は、光量子プロセスに基づいており、少なくとも１つの第２の又は受信ＳＰＡＤダイオードにおける誘導光子放出と自然光子放出との組み合わせに基づいている。この受信ＳＰＡＤダイオードは、光ファイバを介して、少なくとも１つの第１のＳＰＡＤダイオード又は送信ＳＰＡＤダイオードに連結されている。両方のＳＰＡＤダイオードは、ガイガーモードで動作する。
【0011】
革新的特徴は、絶縁層として金属化積層を構成する１又は複数の誘電体層の少なくとも一部又は一部位として、光ファイバを形成することにあり、この金属化積層は、第１及び第２のＳＰＡＤダイオードが一体化されている半導体材料上に形成されている。あるいは、光ファイバにより、少なくとも１つの第１のＳＰＡＤダイオードと、少なくとも１つの第２のＳＰＡＤダイオードとがそれぞれ形成されている２つの半導体基板を、互いに連結してもよい。しかしながら、全てのＳＰＡＤダイオードが一体化され、その表面に光ファイバが配置されている半導体基板を有するマイクロコントローラの態様が好ましい。
【0012】
第２のＳＰＡＤダイオードの自然光子放出及び誘導光子放出が生じることにより、そのエミッション信号は、高さの異なる極めて狭いパルス（以下、スパイクという）を有する。よって、エミッション信号は、単一光子放出の結果として生じる第１のスパイクを有する。自然光子放出が誘導光子放出と同時に起こると、第２のＳＰＡＤダイオードのエミッション信号において、第１のスパイクよりも高い第２のスパイクが発生する。このように光子放出が組み合わさって生じることは、非常にランダムであり、量子プロセスに基づいているため、第２のスパイクの発生の時系列を評価することは、そこから真性乱数を生成させるのに適している。
【0013】
これに関し、本発明の有用な態様において、上記少なくとも１つの第２のＳＰＡＤダイオードのエミッション信号が、第１のスパイクと、この第１のスパイクより大きい第２のスパイクとを有し、上記第１及び第２のスパイクが、それぞれ予め設定可能な基準値より大きく、上記少なくとも１つの第２のＳＰＡＤダイオードの誘導光子放出が同時に起こることなく、上記少なくとも１つの第２のＳＰＡＤダイオードの自然光子放出により、上記第１のスパイクが発生し、自然光子放出と、上記少なくとも１つの第１のＳＰＡＤダイオードの光子を受信することで誘導される上記少なくとも１つの第２のＳＰＡＤダイオードの光子放出とが同時に生じることにより、上記第２のスパイクが発生し、上記量子プロセスに基づく生成器の上記処理回路が、上記第２のスパイクの時間間隔を閾値と比較することにより、又は上記第２のスパイクの時間間隔同士を比較することにより、上記乱数の生成用のビットとして、第１の論理値又は第２の論理値を生成する。
【0014】
本発明の変形例によれば、上記処理回路が、２つのスパイクの時間間隔を閾値と比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、上記時間間隔が上記閾値より小さい場合に、上記第１の論理値を上記乱数のビットとして出力し、上記時間間隔が上記閾値より大きい場合に、上記第２の論理値を上記乱数のビットとして出力するようにして、上記真性乱数が生成される。
【0015】
上記真性乱数の生成の第２の変形例によれば、上記処理回路が、異なる対の第２のスパイクの上記第２のスパイクの時間間隔同士を比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、最後に現れた第２のスパイクの時間間隔が、例えば、最後から２番目の第２のスパイクと最後から３番目の第２のスパイクとの間の時間間隔又は別の一対の先行する第２のスパイク間の時間間隔より小さい場合に、上記第１の論理値を上記乱数の生成用のビットとして出力し、上記最後に現れた第２のスパイクの時間間隔が、例えば上記最後から２番目の第２のスパイクと上記最後から３番目の第２のスパイクとの間の時間間隔又は別の一対の先行する第２のスパイク間の時間間隔より大きい場合に、上記第２の論理値を上記乱数の生成用のビットとして出力してもよい。
【0016】
上述の真性乱数の生成の変形例の両者について、時間間隔と閾値との比較（変形例１）又は時間間隔同士の比較（態様２）において、等しいものが検出された場合、乱数への利用のため、この結果は破棄することとする。あるいは、比較の結果が等しいものを利用することもできるが、その場合、純粋にランダムに第１の論理値又は第２の論理値として判定しなければならない。
【0017】
なお、完璧を期すため、第２のＳＰＡＤダイオード又は受信ＳＰＡＤダイオードにおいて、エミッション信号に、第１のスパイクの略３倍の高さを有する第３のスパイクが生じてもよいとする。このような事象は、第１のＳＰＡＤダイオードの光子の受信により誘導される光子放出が、第２のＳＰＡＤダイオードの自然光子放出及びそれに誘導される誘導光子放出と同時に起こるときに発生する。この「３倍スパイク」は、使用されないことが有益である。よって、この点に関して、各第２のＳＰＡＤダイオードのエミッション信号を調べる際、その信号を、真性乱数の生成のため評価できるように、収まるべき所定の基準値範囲と比較する。
【0018】
真性乱数の個々のビットの生成を並列化するためには、第１のＳＰＡＤダイオードと第２のＳＰＡＤダイオードとからなる対が複数設けられていると有益であり、この場合、上記第２のＳＰＡＤダイオードの上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオードのエミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力する。
【0019】
真性乱数の個々のビットを連続的に生成するためには、基本的に１つの第１のＳＰＡＤダイオードと１つの第２のＳＰＡＤダイオードからなる対で十分であり、この場合、処理回路が、上記乱数の生成用のビットの論理値を連続的に出力する。
【0020】
第１及び第２のＳＰＡＤダイオードの光学的連結の別の変形例において、単一の第１のＳＰＡＤダイオードと、この単一のＳＰＡＤダイオードに光学的に連結されている複数の第２のＳＰＡＤダイオードとが設けられており、上記第２のＳＰＡＤダイオードの上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオードの上記エミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力してもよい。
【0021】
機能エラーを検出できるように、またエラーの場合でも乱数を生成できるように、有利には、エラー検出ユニット及び疑似乱数生成器が設けられていてもよく、エラー検出ユニットが、量子プロセスに基づく生成器の光量子に基づくプロセスに関わる構成要素の機能にエラーを検出した場合、又はその処理回路のエラーを検出した場合に、量子に基づく生成器の処理回路が、少なくとも１つの第２のＳＰＡＤダイオードのエミッション信号を用いた乱数生成用のビットの出力から、疑似乱数生成器により生成される疑似乱数生成用ビットの出力に切り替える。ここで、エラー検出ユニットが、エラーを検出した際に、特にエラーの種類及び／又は原因を表すエラー信号を出力すると有用となり得る。エラー検出ユニットが、エラーの存在だけでなく、発生したエラーの種類も検出することが有益である。このような結果に対する量子に基づく生成器の反応は、用途によって異なり、例えば、セルフテストが行われることを意味してもよい。しかしながら、量子に基づく生成器にエラーが生じた場合は、疑似乱数生成器に切り替え、例えば、エラーの検出前に量子に基づく生成器が生成した最終ビットに基づいて、疑似乱数を生成することが好ましい。
【0022】
エラー源としては、以下のものが挙げられる。
・マイクロコントローラの個々の構成要素に対する供給電圧の異常
・第１及び／又は第２のＳＰＡＤダイオードの誤信号の生成
・光ファイバにおける異常、及び／又は第１のＳＰＡＤダイオード及び／又は第２のＳＰＡＤダイオードを光ファイバに連結する際の異常
・マイクロコントローラ及び量子乱数生成器のアナログ及び／又はデジタル部品における回路故障
・例えば、Ｄａｖｉｄ Ｊｏｈｎｓｔｏｎ，“Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ－Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｐｒａｃｔｉｃｅｓ”，第８章及び第９章，２０１８年，Ｗａｌｔｅｒ Ｄｅ Ｇｒｕｙｔｅｒ ＧｍｂＨ，ベルリン／ボストン，ＩＳＢＮ ９７８－１－５０１５－１５３０－２に記載されているような、試験により生じ得る供給乱数の誤ったエントロピー
・マイクロコントローラの個々の構成要素に対する供給電圧の異常
・第１及び／又は第２のＳＰＡＤダイオードの誤信号の生成
・光ファイバにおける異常、及び／又は第１のＳＰＡＤダイオード及び／又は第２のＳＰＡＤダイオードを光ファイバに連結する際の異常
・マイクロコントローラ及び量子乱数生成器のアナログ及び／又はデジタル部品における回路故障
・例えば、Ｄａｖｉｄ Ｊｏｈｎｓｔｏｎ，“Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ－Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｐｒａｃｔｉｃｅｓ”，第８章及び第９章，２０１８年，Ｗａｌｔｅｒ Ｄｅ Ｇｒｕｙｔｅｒ ＧｍｂＨ，ベルリン／ボストン，ＩＳＢＮ ９７８－１－５０１５－１５３０－２に記載されているような、試験により生じ得る供給乱数の誤ったエントロピー
【0023】
上述のエラー検出ユニット及び疑似乱数生成器を有するマイクロコントローラの変形例も、上述のものとは別の量子に基づく生成器を有するマイクロコントローラを用いて実現することができる。これに関し、本態様の対象について独立した保護が請求される。
【0024】
本発明の有用な態様において、上記記憶素子が、１又は複数の読み書きメモリＲＡＭ、１又は複数の書き込み可能な不揮発性メモリ（具体的には、ＥＥＰＲＯＭメモリ、フラッシュメモリ及び／又はワンタイムプログラマブル（ＯＴＰ）メモリ）、１又は複数の純粋な読み取り専用メモリ及び／又は１又は複数の不揮発性メーカーメモリ（具体的には、１又は複数のメーカーＲＯＭ、１又は複数のメーカーＥＥＰＲＯＭ及び／又は１又は複数のメーカーフラッシュメモリ）を有していてもよい。
【0025】
本発明の好適な態様において、上記メーカーＲＯＭが、ブートソフトウェアを有していてもよい。
【0026】
本発明の別の好適な態様において、上記メーカーメモリと上記内部バスとの間に、メーカーメモリファイアウォールを備えていてもよい。
【0027】
本発明の好適な態様において、上記マイクロコントローラが、
基本クロック生成器、
クロック生成回路、
リセット回路、
上記動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路、
接地回路、
入出力回路及び／又は
１又は複数の処理モジュールを備えていてもよく、
上記処理モジュールが、上記内部バスと通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）、
クロック生成モジュール、
ＤＥＳ加速器及び／又はＡＥＳ加速器を有するモジュール、
１又は複数のタイマーモジュール、
安全監視制御回路及び
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒのうち、１又は複数のモジュールを有していてもよい。
基本クロック生成器、
クロック生成回路、
リセット回路、
上記動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路、
接地回路、
入出力回路及び／又は
１又は複数の処理モジュールを備えていてもよく、
上記処理モジュールが、上記内部バスと通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）、
クロック生成モジュール、
ＤＥＳ加速器及び／又はＡＥＳ加速器を有するモジュール、
１又は複数のタイマーモジュール、
安全監視制御回路及び
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒのうち、１又は複数のモジュールを有していてもよい。
【0028】
本発明の別の有用な態様において、
上記半導体基板が、表面を有し、
上記半導体基板が、上記表面の下方に半導体材料を有し、
上記半導体基板の上記表面が、金属化積層を有し、
上記金属化積層が、上記半導体基板の上記表面上に設けられている電気絶縁層であって、典型的には、構造化され光学的に透明な電気絶縁層を有し、
上記透明な電気絶縁層の少なくとも一部が、上記少なくとも１つの光ファイバを構成し、
上記第１のＳＰＡＤダイオードが、上記半導体基板の上記半導体材料から、上記光ファイバ（５０）に光子を放出し、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに搬送してもよい。
上記半導体基板が、表面を有し、
上記半導体基板が、上記表面の下方に半導体材料を有し、
上記半導体基板の上記表面が、金属化積層を有し、
上記金属化積層が、上記半導体基板の上記表面上に設けられている電気絶縁層であって、典型的には、構造化され光学的に透明な電気絶縁層を有し、
上記透明な電気絶縁層の少なくとも一部が、上記少なくとも１つの光ファイバを構成し、
上記第１のＳＰＡＤダイオードが、上記半導体基板の上記半導体材料から、上記光ファイバ（５０）に光子を放出し、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに搬送してもよい。
【0029】
本発明の好適な態様において、光が上記光ファイバの内部から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオードの装置部分に達するように、上記光ファイバが、上記第２のＳＰＡＤダイオードを照射してもよい。
【0030】
本発明の別の好適な態様において、
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオードに、少なくとも一時的に電気エネルギーを供給し、
上記少なくとも１つの第１のＳＰＡＤダイオードが、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバに光子を与え、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに搬送し、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに放出してもよい。
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオードに、少なくとも一時的に電気エネルギーを供給し、
上記少なくとも１つの第１のＳＰＡＤダイオードが、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバに光子を与え、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに搬送し、
上記少なくとも１つの光ファイバが、そのような光子を上記第２のＳＰＡＤダイオードに放出してもよい。
【0031】
本発明の有用な態様において、上記１つのデータバスインターフェースが、有線の自動車用データバスインターフェースである、又は上記複数のデータバスインターフェースのうち、１又は複数のデータバスインターフェースが、有線の自動車用データバスインターフェースであってもよい。
【0032】
本発明の別の有用な態様において、上記１又は複数の有線の自動車用データバスインターフェースが、
ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースとして形成されていてもよい。
ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースとして形成されていてもよい。
【0033】
本発明の好適な態様において、上記１つのデータバスインターフェースが、無線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、無線のデータバスインターフェースであってもよい。
【0034】
本発明の別の有用な態様において、上記１又は複数の無線のデータバスインターフェースが、
ＷＬＡＮインターフェース、
移動体通信インターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースとして形成されていてもよい。
ＷＬＡＮインターフェース、
移動体通信インターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースとして形成されていてもよい。
【0035】
本発明の好適な態様において、上記１つのデータバスインターフェースが、有線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、有線のデータバスインターフェースであってもよい。
【0036】
本発明の別の好適な態様において、上記１又は複数の有線のデータバスインターフェースが、
ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースとして形成されていてもよい。
ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースとして形成されていてもよい。
【発明の効果】
【0037】
本発明の重要な利点は、光学的に連結されたＳＰＡＤダイオードが一体化されている半導体材料を光子の搬送に利用するのではなく、半導体材料表面近傍の１又は複数の誘電体層、すなわち金属化積層の絶縁層を搬送に使用することにある。これにより、受信ＳＰＡＤダイオードに到達する光子の「収率」が大幅に高まる。これは、受信ＳＰＡＤダイオードにおいて、より短時間でより多くの事象を観測できることを意味し、非常に短時間でより長い量子プロセスに基づく乱数を生成するため、又は非常に短時間で多数の量子プロセスに基づく乱数を生成するために、利用することができる。これにより、いわゆるポスト量子暗号（ＰＱＣ）又は耐量子コンピュータ暗号に対しても安全な量子プロセスに基づく乱数の生成の有効性が向上する。
【0038】
以下、図面を参照しながら、様々な実施の形態を用いて、本発明を詳細に説明する。
【図面の簡単な説明】
【0039】
【図2】図２は、本発明に係る第１の安全マイクロコントローラ（ＩＣ１）と、第２の安全マイクロコントローラ（ＩＣ２）とを用いた製品保護のフローの一例を示す図である。この場合、第１の安全マイクロコントローラ（ＩＣ１）及び第２の安全マイクロコントローラ（ＩＣ２）は、好ましくは１又は複数の量子プロセスに基づく真性乱数生成器１５により生成された乱数を用いて暗号化されているデータをやり取りする。
【図4】図４は、第１のＳＰＡＤダイオードを第２のＳＰＡＤダイオードと組み合わせる様子を示す図であって、この第１のＳＰＡＤダイオード及び第２のＳＰＡＤダイオードが、ともに半導体材料に一体化されており、金属化積層の一部として、すなわち金属化積層の絶縁層の一部又は一部位として半導体材料上に設けられた光ファイバにより、光学的に連結されている様子を示す図である。
【図5】図５は、第１のＳＰＡＤダイオードを第２のＳＰＡＤダイオードと組み合わせる様子を示す図であって、この第１のＳＰＡＤダイオード及び第２のＳＰＡＤダイオードが、ともに半導体材料に一体化されており、金属化積層の一部として、すなわち金属化積層の絶縁層の一部又は一部位として半導体材料上に設けられた光ファイバにより、光学的に連結されている様子を示す図である。
【発明を実施するための形態】
【0040】
図面は、提案された装置及び方法の主要部分を、簡略的に例示している。ここでは、解説のため、本発明の教義に従って構成された特定の例を、添付の図面を参照しながら説明する。
【0041】
以下の明細書及び図面における本発明の実施の形態は、一例にすぎず、記載された特定の例又は要素に限定されるものではない。一部の要素の変形、組み合わせ又は変更により、様々な例を導き出すことができる。さらに、当業者であれば、明細書又は図面から、文言上記載されていない例又は要素を導き出すことができる。
【0042】
本発明に係る集積回路は、安全マイクロコントローラ１、すなわちデータを安全に暗号化するマイクロコントローラを備えることが好ましい。図１は、安全マイクロコントローラ１の一例を示すブロック回路図である。安全マイクロコントローラ１は、例えば、内部バス２に接続されている複数の記憶素子を有する。記憶素子は、例えば、１又は複数の読み書きメモリＲＡＭ３、及び／又はＥＥＰＲＯＭメモリ４及び／又はフラッシュメモリ４及び／又はＯＴＰメモリ４等の１又は複数の書き込み可能な不揮発性メモリを有することができる。また、安全マイクロコントローラ１は、ＲＯＭ等の１又は複数の純粋な読み取り専用不揮発性メモリ５を備えることが好ましい。さらに、安全マイクロコントローラ１は、１又は複数の書き込み可能及び／又は非書き込み可能な不揮発性メーカーメモリ６を備えることが好ましく、このメーカーメモリ６は、一般に、後で行われうるマイクロコントローラ又は他の電子機器の検査において重要となる参照データを含んでいる。非書き込みな可能メーカーメモリ６の場合、メーカーメモリ６は、メーカーＲＯＭとすることができる。メーカーＲＯＭ６は、ブートソフトウェアを有することが好ましい。安全マイクロコントローラ１は、例えば、暗号計算を加速し内部バス２に接続されているＤＥＳ加速器及び／又はＡＥＳ加速器７等の１又は複数の暗号アクセラレータ７を備える。例えば、少なくとも１つのメーカーメモリファイアウォール８が、メーカーメモリ６と内部バス２との間に設けられていることが好ましい。マイクロコントローラコア１６が、データバス２を介して、これらのメモリにアクセスする。安全マイクロコントローラ１は、例えば、内部バス２を介してマイクロコントローラコア１６と通信する処理モジュールを備える。マイクロコントローラ１の処理モジュールは、ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１１、クロック生成モジュール１２、１又は複数のタイマーモジュール１３、安全監視制御回路１４、１又は複数の量子プロセスに基づく真性乱数生成器１５（英語：Ｑｕａｎｔｕｍ Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒ：ＱＲＮＧ）、８／１６／３２／６４ビットのマイクロコントローラコア１６、及び１又は複数のデータインターフェース１７、具体的には高速連続データをサポートするための１又は複数のＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）のうち、少なくとも１つのモジュールを備えることが好ましい。安全マイクロコントローラ１のその他の回路部品としては、例えば、１又は複数の基本クロック生成回路２１（ＣＬＫ）及び／又は１又は複数のクロック生成モジュール１２、リセット回路２２、動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路２３、接地回路２４、及び入出力回路２５が挙げられる。
【0043】
安全マイクロコントローラ１は、安全な認証を実行できるように構成されていることが好ましい。そのため、安全マイクロコントローラ１は、認証コードに加えて、例えば１又は複数の寿命及び使用期限データ、及び／又は例えばロジスティックデータ、及び／又は例えば商用データ、及び／又はウェブサイト及びＥメールアドレス、及び／又は画像データ等のさらなるデータや、マイクロコントローラコア１６がデータインターフェースを介して通信する自動車制御機器用の命令セットを格納する。また、安全マイクロコントローラ１は、さらにアプリケーションデータを格納することができる。
【0044】
第１の集積回路は、例えば、製品の安全な認証を容易にするように構成されている安全マイクロコントローラ１を備えることが好ましい。
【0045】
図２は、本発明に係る安全マイクロコントローラ１を有する製品用の回路の作製方法の一例を示している。この方法は、例えば、製品の第２の集積回路に製品ＩＤを書き込む工程（ブロック２５０）を有する。本出願によれば、第２の集積回路は、第２の安全マイクロコントローラ１を備えることが好ましい。上記方法は、例えば、製品ＩＤに対応する認証コードを、第１の安全マイクロコントローラ１の第１の集積回路のメモリに書き込む工程（ブロック２１１）を有する。本出願によれば、製品の第１の集積回路も同様に、安全マイクロコントローラ１を備えることが好ましい。上記方法は、例えば、異なる製品ＩＤ及び異なる対応する認証コードを、それぞれの安全マイクロコントローラ１のそれぞれの集積回路のメモリに書き込む工程を有する。製品ごとに、異なる製品ＩＤ及び異なる対応する認証コードを、それぞれの安全マイクロコントローラ１のそれぞれの集積回路のメモリに書き込む（ブロック２２１）こともできるため、各製品が、固有の製品ＩＤ及び固有の認証コードを有することになる。最後に述べた工程により、例えば、製品ごとに、１つの安全かつ固有の認証コードが与えられる。
【0046】
本明細書に記載の何点かの特徴により、例えば、回路又は製品の安全な認証が可能になると同時に、これらの特徴により、この回路又は製品をコスト効率よく一貫生産することができる。例えば、第２の集積回路は、安全な認証を実行できるように構成されていることが好ましい。様々な例において、自動車、スマートフォン、ウェブサーバ、任意のデータ処理装置等の様々なホスト機器が、回路又は製品を認証することができる。一例としては、自動車の制御コンピュータを介して、ホスト機器と回路との間にインターフェースが構築される。別の一例では、回路の第１の集積回路が、製品関連コードや製品設定情報等の追加データを格納するように構成されている。ホスト機器は、例えば、第１の集積回路を介して安全な認証が行われて初めて、そのような追加データにアクセスする、又は追加データを変更又は処理することができる。第１の集積回路は、例えば、認証後に初めて、上記追加データを提供する又は上記追加データへのアクセスを可能にするように構成されている。例えば、異なる自動車シリーズに使用する際に、製品をほとんど又は全く調整する必要がない。
【0047】
内部データバス２（図１参照）は、複数のマイクロコントローラコア１６用の複数のデータバス２を有することができるため、互いに独立して、時間的にずれて及び／又は重畳して又は同時に、安全マイクロコントローラ１の様々なサブ装置にアクセスできる。しかしながら、通常、安全マイクロコントローラ１は、内部データバス２及びマイクロコントローラコア１６を、１つずつのみ備える。マイクロコントローラコア１６は、Ａｄｖａｎｃｅｄ Ｒｉｓｋ Ｍａｓｃｈｉｎｅ（ＡＭＲ）プロセッサ等であることが好ましい。好ましくは、８ビット又は１６ビット又は３２ビット又は６４ビットのマイクロコントローラ・コンピュータコアである。
【0048】
安全マイクロコントローラ１は、１又は複数の読み書きメモリＲＡＭ３を備えることが好ましい。ここでは、例えば、スタティックＲＡＭ及び／又は磁気抵抗メモリ及び／又は強誘電体メモリ等とすることができる。また、リフレッシュサイクルにおいて、定期的な読み出し及び再書き込みが必要なＤＲＡＭ等の動的読み書きメモリであってもよい。本発明に係る安全マイクロコントローラ１は、そのメモリにアクセスするため、定期的にリフレッシュ動作を実行するアクセスロジックを有していてもよい。しかしながら、ＤＲＡＭは、一般的に攻撃の機会を広げ、潜在的な脆弱性を有することが多い。この読み書きメモリＲＡＭ３に、マイクロコントローラコア１６は、内部データバス２を用いてアクセスできることが好ましい。
【0049】
安全マイクロコントローラ１は、１又は複数の書き込み可能な不揮発性メモリ４を備えることが好ましい。この書き込み可能な不揮発性メモリ４に、マイクロコントローラコア１６は、内部データバス２を用いてアクセスできることが好ましい。この不揮発性メモリは、例えば、ＥＥＰＲＯＭメモリ４又はフラッシュメモリ４又はＯＴＰメモリ４を含むことができる。ここで、ＯＴＰとは、英語で「Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ」を意味する。
【0050】
攻撃の可能性としては、例えば、Ｘ線及び／又は電離放射線及び／又はメモリセルの発熱等の放射による不揮発性メモリ４の消去が挙げられる。これに対し、安全マイクロコントローラ１は、消去可能なメモリ４のメモリセルのデータ完全性を監視する１又は複数の安全監視制御回路１４を備えることが好ましい。好ましくは長さ８ビットのデータワード、つまり１バイトのデータワードに対し、少なくとも２つのチェックビットが設けられており、常に少なくとも１つのチェックビットが内容１を、別のチェックビットが内容０を必ず有するように、メモリセルが冗長性を有することが好ましい。例えば、第１のチェックビットを、１バイトのパリティビットとし、第２のチェックビットを、パリティビットの反転ビットとすることができる。ここで、電離放射線等による攻撃が発生すると、攻撃により、両方のチェックビットが同じ値にリセットされる。１又は複数の安全監視制御回路１４は、このずれを検知し、安全マイクロコントローラ１からのさらなるアクセスを遮断する。
【0051】
安全マイクロコントローラ１のメモリの各ビットが、２倍に設計されていることが好ましく、これにより、各論理データビットが、第１の内部論理値を有する第１の物理データビットと、第２の内部論理値を有する第２の物理データビットとからなるペアとして実現される。この場合、一般的に、第２の内部論理値は、第１の内部論理値を論理的に反転したものである。１又は複数の安全監視制御回路１４は、これが常に成り立つことを監視することが好ましい。１又は複数の安全監視制御回路１４は、ずれを検知し、好ましくは、例えば、マイクロコントローラコア１６によるさらなるプログラム又は特定のプログラム部分の実行を遮断し、及び／又はずれが生じている場合のデータへのアクセスを遮断する。
【0052】
安全マイクロコントローラ１は、１又は複数のリセット回路２２（図１参照）を備えることが好ましい。リセット回路２２は、それぞれ、所定の若しくは設定可能なリセット条件、及び／又は組み合わせ、及び／又はそのようなリセット条件の時系列が揃った場合に、安全マイクロコントローラ１及び／又は安全マイクロコントローラ１のサブ装置を、所定の状態にリセットする。例えば、これらの条件は、１又は複数の安全監視制御回路１４の信号伝達としてもよい。また、これらの条件は、安全マイクロコントローラの動作電圧の電位の変化及び／又は値としてもよい。また、そのような条件は、安全マイクロコントローラ１の筐体の完全性に関わるものでもよい。
【0053】
安全マイクロコントローラ１は、安全マイクロコントローラ１の筐体の開放を検出する検出器を備えることが好ましい。ここでは、例えば、繊維網又は織布として、安全マイクロコントローラ１を囲む若しくは覆う、又は安全マイクロコントローラ１の少なくとも一部を覆う１本の配線とすることができる。また、攻撃の検知に特化して、安全マイクロコントローラ１を覆う配線ネットワークとすることもできる。例えば、安全マイクロコントローラ１は、第１の入出力を備えていてもよく、これにより、そのような配線に電流を供給し、再び第２の入出力に取り出すことができる。電流の流れが停止すると、攻撃があったことが示唆され、１又は複数の安全監視制御回路１４がこれを検知し、この攻撃について、例えば、本発明に係る安全マイクロコントローラ１のマイクロコントローラコア１６に伝達する。このように筐体の完全性の損傷が予測される場合、例えば、１又は複数の安全監視制御回路１４の１又は複数は、安全マイクロコントローラ１のメモリのメモリ内容への書き込み及び／又は読み取りアクセスを遮断する、又はそのような内容を消去する、又はこの内容を所定の値に設定する、又は無意味なデータで上書きする、又はその他の方法で処理してもよい。安全マイクロコントローラ１のメモリは、ＲＯＭ等の１又は複数の純粋な読み取り専用不揮発性メモリ５を含むことが好ましい。安全マイクロコントローラ１のＲＯＭ６には、設計側で設定されたデータ及び／又はプログラム命令が含まれることが好ましい。
【0054】
安全マイクロコントローラ１（例えば図１参照）は、半導体メーカー又は他の供給元が、シリアルナンバー等の製造データ及びセキュリティデータを格納できる１又は複数の書き込み可能及び／又は非書き込み可能な不揮発性メーカーメモリ６を備えることが好ましい。半導体メーカーは、最終製造試験後に、この書き込み可能及び／又は非書き込み可能な不揮発性メーカーメモリ６へのアクセスを遮断することが好ましい。書き込み可能及び／又は非書き込み可能なメーカーメモリ６へは、メーカーパスワードを用いてアクセス可能であることが好ましい。多くの場合、二重鍵法が有効である。そのような場合、（半導体メーカーの下流の）顧客が、同様にパスワードを用いたアクセスを遮断可能な顧客遮断レジスタに、顧客パスワードを格納する。半導体メーカーは、顧客パスワード及びメーカーパスワードのみを用いて、安全マイクロコントローラ１の全てのメモリ領域にアクセスできることが好ましい。半導体メーカーは、解析パスワードを提供することが好ましく、これにより、１又は複数の安全監視制御回路１４の１又は複数に、典型的には、リセット回路２２を用いて顧客内容を消去させ、エラー解析のため、安全マイクロコントローラ１の全てのメモリ領域にアクセス可能にすることができる。非書き込み可能なメーカーメモリの場合、メーカーメモリ６は、例えばメーカーＲＯＭとすることができ、その内容は、例えば安全マイクロコントローラの半導体回路の製造時に設定される。
【0055】
安全マイクロコントローラは、典型的には、そのメモリに格納されマイクロコントローラコア１６が実行する暗号法により、暗号化されたデータ及び／又はプログラムコード部分及び／又は命令を受信及び／又は送信するように構成されている。これらの方法には、膨大な計算能力を必要とするものがある。そのため、マイクロコントローラコア１６が、これらの暗号法の特定のプログラム部分を、暗号法のサブ工程として実行するのではなく、１又は複数の特別なハードウェア加速器が、好ましくは１又は複数の暗号アクセラレータ７として、マイクロコントローラコア１６に代わって、特別に合成されたハードウェアロジックにより加速して、このプログラム部分を実行することが有用であるとわかった。このため、安全マイクロコントローラ１は、例えば、Ｄａｔａ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ（ＤＥＳ）アルゴリズム用のＤＥＳ加速器及び／又はＡｄｖａｎｃｅｄ Ｅｎｃｒｙｐｔｉｏｎ Ｓｔａｎｄａｒｄ（ＡＥＳ）アルゴリズムの実行用のＡＥＳ加速器７を備えることが好ましい。マイクロコントローラコア１６は、典型的には、内部データバス２を介して、このハードウェア加速器７に対応する。マイクロコントローラコア１６は、冗長クロックシステムを備えることで、クロックシステムへのアクセスを検知できることが好ましい。１又は複数の安全監視制御回路１４の１又は複数は、この複数の好ましい冗長クロックシステムの論理内容の一貫性を監視し、攻撃及びエラーを検知することができる。マイクロコントローラコア１６及び安全マイクロコントローラ１のテストロジックによるメーカーメモリへのアクセスは、１又は複数のメーカーメモリファイアウォール８により防ぐことが好ましい。これは、上述したように、メーカーパスワードにより解除できることが好ましい。攻撃成功率を最小にするため、誤入力の回数は、非常に限られていることが好ましい。
【0056】
安全マイクロコントローラは、１又は複数のＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１１を備えることで、送信動作の場合には、誤ったデータ伝送を検出するため、ほとんどのデータプロトコルに採用されている連続データ通信用のＣＲＣデータを生成し、受信時にはデータメッセージの正常な受信を確認できることが好ましい。安全マイクロコントローラ１は、安全マイクロコントローラの回路を動作させるための１又は複数のクロックを生成する１又は複数のクロック生成モジュール１２（英語：Ｃｌｏｃｋ Ｄｒｉｖｅｒ、ＣＬＫ）を備えることが好ましい。１又は複数のクロック生成モジュール（英語：Ｃｌｏｃｋ Ｄｒｉｖｅｒ、ＣＬＫ）１２は、クロックシステムへの攻撃を検知させる冗長クロックを生成することが好ましい。安全マイクロコントローラ１は、典型的には、例えばタイムアウトを検知するために必要な１又は複数のタイマーモジュール１３を備える。安全マイクロコントローラ１は、様々なプログラム部分の実行を監視する１又は複数のウォッチドッグタイマーを備えることが好ましい。このウォッチドッグタイマーは、１又は複数の安全監視制御回路１４の一部とすることができる。
【0057】
本発明（例えば、図１参照）によれば、安全マイクロコントローラ１は、少なくとも１つの量子プロセスに基づく生成器１５を備える。量子に基づくプロセスは、真の偶然性に基づいているという利点がある。１９７０年代、物理学者ベルが、「隠れたパラメータ」の理論が間違いであることを証明した。すなわち、例えば光子の放出のような量子力学的な事象のランダム性に、隠れた原因など存在しないということである。マイクロコントローラコア１６は、例えば、８ビットのマイクロコントローラコア又は１６ビットのマイクロコントローラコア又は３２ビットのマイクロコントローラコア又は６４ビットのマイクロコントローラコア又は１２８ビットのマイクロコントローラコア等とすることができる。安全マイクロコントローラ１は、好ましくは１又は複数の内部データバス２を介して他のサブ装置にアクセス可能な１又は複数の８／１６／３２／６４／１２８ビットのマイクロコントローラコア１６を備えることができる。安全マイクロコントローラ１は、１又は複数のデータインターフェース１７を備えることが好ましい。そのようなデータインターフェースとしては、例えば、連続高速データをサポートするための１又は複数のＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）が挙げられる。安全マイクロコントローラ１は、１又は複数の基本クロック生成器２１（ＣＬＫ）を備えることが好ましく、この基本クロック生成器２１は、１又は複数のクロック生成モジュール（英語：Ｃｌｏｃｋ Ｄｒｉｖｅｒ、ＣＬＫ）に、それぞれ基本クロック１２を供給することが好ましい。基本クロック生成器２１（ＣＬＫ）としては、発振器が好ましい。また、安全マイクロコントローラ１は、安全マイクロコントローラ１用の動作電圧を与える電圧調節器付の１又は複数の電流供給又はＶｃｃ回路２３を備えることが好ましい。また、安全マイクロコントローラ１は、例えば、半導体基板の電位の操作に対する逆極性保護及び保護回路を有する１又は複数の接地回路２４（すなわち、接地線に挿入された回路又は「接地された」回路であって、最も単純な場合は配線である）を備えることが好ましい。例えば、接地回路２４のうち、１又は複数が、逆極性保護を有していると有用である。例えば、安全マイクロコントローラの消費電力及び／又は内部抵抗及び／又は供給電圧端子間での電圧降下の変調が、安全マイクロコントローラの動作及び／又は状態に少なくとも一時的に影響を与えないように、接地回路２４の１又は複数及び／又は電流供給又はＶｃｃ回路２３の１又は複数が相互に作用すると有用である。
【0058】
他の装置の制御のため、及び／又は他の装置との通信のため、及び／又は他の装置の監視のため、安全マイクロコントローラが、好ましくはトライステート状態も取りうる、通常デジタル入力及び／又はデジタル出力として構成されている１又は複数の入出力回路２５を備えていると、一般に有用である。安全マイクロコントローラ１は、アナログデジタル変換器を備えることができ、これにより、安全マイクロコントローラ１は、動作電圧等の内部アナログ値及び外部アナログ値を監視できる。場合によっては、例えば、アクチュエータを駆動できるように、安全マイクロコントローラ１にドライバステージを設けることができる。このアクチュエータは、モータ及び／又は他の抵抗負荷及び／又は誘導負荷及び／又は容量負荷等とすることができる。そのようなドライバステージとしては、例えば、ハーフブリッジ及び／又はＨブリッジ等が挙げられる。また、例えば、ＬＥＤのような照明用の電源とすることも考えられる。
【0059】
したがって、本発明（例えば、図１参照）により、自動車内の装置を制御するための安全マイクロコントローラ１であって、半導体基板を備える安全マイクロコントローラ１が提案される。安全マイクロコントローラ１は、ＣＭＯＳ回路技術又はバイポーラ回路技術又はＢｉＣＭＯＳ回路技術で作製されていることが好ましい。安全マイクロコントローラは、複数の記憶素子と、１又は複数の内部データバス２と、１又は複数の８／１６／３２／６４ビットのマイクロコントローラコア１６と、１又は複数のデータインターフェースと、１又は複数の量子プロセスに基づく生成器１５とを備えていることが好ましい。この１又は複数の量子プロセスに基づく生成器１５により、ここで提案される安全マイクロコントローラ１が、生成された乱数のフォン・ノイマンエントロピーが劣るが故に「ランダム性の低い」いわゆる真性乱数生成器に基づく背景技術と差別化される。
【0060】
内部データバス２は、複数のデータバスを有することができる。安全マイクロコントローラ１の記憶素子は、通常、内部データバス２に接続されている。データインターフェースも同様に、通常、内部データバス２に接続されている。１又は複数の量子プロセスに基づく生成器１５も同様に、内部データバス２に接続されていることが好ましい。１又は複数のマイクロコントローラコア１６も同様に、内部データバス２に接続されていることが好ましい。１又は複数の量子プロセスに基づく生成器１５は、典型的には、マイクロコントローラコア１６の要求に応じて、１又は複数の乱数を生成することが好ましい。この乱数は、背景技術の真性乱数生成器の乱数に対し、特に良好なエントロピーに優れている。好ましくは、マイクロコントローラコア１６の１又は複数が、その記憶素子の１又は複数からのプログラムと、生成された乱数の１又は複数とを用いて、１又は複数のキーを生成する。典型的には、１又は複数のマイクロコントローラコア１６が、その記憶素子の１又は複数に由来するそれぞれのプログラムを用いて、これらのマイクロコントローラコア１６が、通常、１又は複数のデータインターフェースを介して安全マイクロコントローラの外部の装置とやり取りするデータを、複数のキーのうち各々のキーにより暗号化及び／又は復号化する。典型的には、半導体基板が、安全マイクロコントローラ１の実質的に全てのサブ装置を一体に有する。
【0061】
安全マイクロコントローラ１（図１参照）の第１の発展形態において、安全マイクロコントローラ１の記憶素子が、１又は複数の読み書きメモリＲＡＭ３、１又は複数の書き込み可能な不揮発性メモリ４（具体的には、ＥＥＰＲＯＭメモリ４、フラッシュメモリ４及び／又はＯＴＰメモリ４）、１又は複数の純粋な読み取り専用メモリ及び／又は１又は複数の不揮発性メーカーメモリを有する。１又は複数のメーカーメモリは、例えば、１又は複数のメーカーＲＯＭ６、１又は複数のメーカーＥＥＰＲＯＭ及び／又は１又は複数のメーカーフラッシュメモリを有することができる。
【0062】
第２の発展形態において、安全マイクロコントローラを安全に起動するために、メーカーメモリ、具体的にはメーカーＲＯＭ６が、ブートソフトウェアを有する。
【0063】
第３の発展形態（図１参照）において、安全マイクロコントローラ１は、メーカーメモリ６と内部バス２との間に、認証なくメーカーメモリにアクセスすることを防止するメーカーメモリファイアウォール８を備えている。
【0064】
第４の発展形態（図１参照）において、安全マイクロコントローラ１は、基本クロック生成器２１（ＣＬＫ）、クロック生成回路１２、リセット回路２２、異なる動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路２３、接地回路２４、入出力回路２５、及び１又は複数の処理モジュールのうち、１又は複数の構成要素を備える。ここで、処理モジュールは、内部データバス２、さらには、典型的にはマイクロコントローラコア１６と通信する。処理モジュールは、ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１１、クロック生成モジュール１２、暗号アクセラレータ、具体的にはＤＥＳ加速器及び／又はＡＥＳ加速器７、１又は複数のタイマーモジュール１３、１又は複数の安全監視制御回路１４、１又は複数のデータインターフェース、具体的には１又は複数のＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）１７のうち、１又は複数の構成要素を有することが好ましい（図１参照）。
【0065】
安全マイクロコントローラ１の第４の発展形態（図４及び図５参照）において、安全マイクロコントローラ１は、少なくとも１つの第１のＳＰＡＤダイオード４４及び少なくとも１つの第２のＳＰＡＤダイオード４５と、少なくとも１つの光ファイバ５０と、少なくとも１つの処理回路と、少なくとも１つの動作回路とを備える。ＳＰＡＤダイオード（例えば、ＳＰＡＤダイオード４４又は４５）の回路技術的な集積について、図３に再掲する。図４に係る第４の発展形態において、量子プロセスに基づく生成器１５（図１参照）は、少なくとも、光量子信号源として第１のＳＰＡＤダイオード４４と、光量子信号用の光検出器として第２のＳＰＡＤダイオード４５とを有する。また、この第４の発展形態において、量子プロセスに基づく生成器１５は、少なくとも、処理回路と、光ファイバ５０とを有する。この第４の発展形態において、少なくとも１つの光ファイバ５０は、少なくとも１つの第１のＳＰＡＤダイオード４４を、少なくとも１つの第２のＳＰＡＤダイオード４５に光学的に連結する。動作回路は、第１のＳＰＡＤダイオード４４が光子を放出するように、第１のＳＰＡＤダイオード４４に電気エネルギーを供給する。光子の放出は、第１のＳＰＡＤダイオード４４のバイアス電圧が十分になったとき行われる。この第４の発展形態において、処理回路は、第２のＳＰＡＤダイオード４５の（出力）信号を検出し、そこから乱数を生成する。
【0066】
図４の実施の形態において、光ファイバ５０が、半導体基板の表面４６に設けられた１層の電気絶縁層により構成されるのに対し、図５では、例えば、２層の光学的に透明な電気絶縁性の絶縁層３４’，３４”が光ファイバ５０を構成する実施の形態を示す。
【0067】
そして、処理回路は、このようにして生成された乱数を、内部データバス２を介して、１又は複数のマイクロコントローラコア１６の１又は複数に供給することが好ましい（図１）。この処理回路の態様については、図６から図９と関連して後述する。
【0068】
本発明の第６の発展形態（図４及び図５参照）において、半導体基板は、表面４６を有する。通常、半導体基板は、その表面４６の下方に、半導体材料を有する。特に、ＣＭＯＳプロセスやバイポーラプロセス、ＢｉＣＭＯＳプロセスのような従来の半導体回路の製造プロセスを使用する場合は、半導体基板の表面４６上には、通例、構造化された金属層からなる金属化積層と、これらを電気的に絶縁する絶縁層とが設けられており、これらの絶縁層３４の少なくとも１層が、少なくとも部分的又は区分的に、光ファイバ５０を構成する。ここで、構造化された金属層は、通常、絶縁層により互いに電気的に分離されている伝導路を構成する。したがって、金属化積層は、例えば酸化シリコンからなる典型的には構造化され光学的に透明な電気絶縁性の絶縁層３４を有し、この絶縁層３４は、半導体基板の表面４６上に設けられている。半導体基板の表面４６上のこの絶縁層３４の少なくとも一部（すなわち、水平及び／又は垂直方向の延伸における絶縁層の一部）が、光ファイバ５０を構成することが好ましい。この絶縁層３４の上方に設けられている金属化積層の一部を、図４及び図５に模式的に示す。第１のＳＰＡＤダイオード４４は、通常、半導体基板の半導体材料から、上記光ファイバ５０に光４７を発する。すなわち、背景技術とは対照的に、通常、第１のＳＰＡＤダイオード４４は、減衰の大きい半導体基板に対して横方向ではなく、表面４６に垂直に上方に放射する。これにより、装置が、第１のＳＰＡＤダイオード４４の光子をより多く、第２のＳＰＡＤダイオード４５に直接結合させることができる。光ファイバ５０は、この第１のＳＰＡＤダイオード４４の光子４８を、背景技術と比較してほぼ損失を生じることなく、光ファイバ５０中を、第２のＳＰＡＤダイオード４５まで搬送する。このとき、金属化積層４３の最下面が、光（光子）を反射する。光ファイバ５０の内部からの光４９が、表面４６から半導体基板の半導体材料に再入射し、そこで第２のＳＰＡＤダイオード４４の装置部分に達するように、光ファイバ５０は、第１のＳＰＡＤダイオード４４の光子４８を、第２のＳＰＡＤダイオード４５に照射する。そして、第２のＳＰＡＤダイオード４５が、（光４９の）光子４８の照射に応じて出力信号を生成し、この出力信号から、後述する量子プロセスに基づく乱数が生成される。
【0069】
典型的には、少なくとも１つの動作回路が、少なくとも１つの第１のＳＰＡＤダイオード４４に、少なくとも一時的に電気エネルギーを供給する。そして、少なくとも１つの第１のＳＰＡＤダイオード４４は、十分な電気エネルギーを供給されると、少なくとも１つの光ファイバ５０に光子４７を与える。そして、光ファイバ５０は、さらにこの光子４８を搬送する。その後、少なくとも１つの光ファイバ５０は、光子４８を光子４９として、第２のＳＰＡＤダイオード４５に略「上方から」照射する。この第１のＳＰＡＤダイオード４４から第２のＳＰＡＤダイオード４５への光子の搬送は、光ファイバ５０における減衰が小さいことに起因して、吸収性の高い半導体基板を用いた背景技術の構成よりも、失われる光子が非常に少ないため、量子効率が非常に高い。したがって、ここに示す構成においては、１つの第１のＳＰＡＤダイオード４４と１つの第２のＳＰＡＤダイオード４５とからなる対があれば十分である（もちろん、本発明によれば、複数対のＳＰＡＤダイオードを用いることもできる）。背景技術では、送信側と受信側の両方で、常に複数のＳＰＡＤダイオードが使用されている。
【0070】
図５に、２層以上の誘電体層、すなわち光学的に透明な絶縁層３４’，３４”が、少なくとも一部の領域において直接接しており、この領域において金属化層により分離されておらず、光ファイバ５０’を構成している様子を示す。本実施の形態において、ＳＰＡＤダイオード４４及び４５のコンタクト５１及び５２が、対になって光ファイバ５０’の中央領域の両側に配置されるように位置しているため、光ファイバは、平面５３上で互いに接する絶縁層３４’，３４”の上記部分において、４８で示すように、ＳＰＡＤダイオード４４の光子４７を、必ずしも２層の絶縁層３４’，３４”の上層のみではなく両層を介して、４９でＳＰＡＤダイオード４５に達するまで搬送する。このとき、コンタクト５１，５２は、反射材としても機能し、光子をＳＰＡＤダイオード４５に「導入する」ことが有益である。これに関し、ＳＰＡＤダイオード４４のコンタクト５１，５２も、反射材として機能し、ＳＰＡＤダイオード４４から発生する光子４７を、ＳＰＡＤダイオード４５の方向に「転換する」。
【0071】
本発明に係る安全マイクロコントローラ１の別の発展形態において、１又は複数のデータインターフェースのうち、少なくとも１つのデータインターフェースが、有線の自動車用データバスインターフェースである。この場合、有線の自動車用データバスインターフェースは、例えば、ＣＡＮデータバスインターフェース、ＣＡＮ－ＦＤデータバスインターフェース、ＦｌｅｘＲａｙデータバスインターフェース、ＰＳＩ５データバスインターフェース、ＤＳＩ３データバスインターフェース、ＬＩＮデータバスインターフェース、イーサネットデータバスインターフェース、ＬＩＮデータバスインターフェース又はＭＥＬＩＢＵＳデータバスインターフェースとすることができる。
【0072】
本発明に係る安全マイクロコントローラ１の別の発展形態において、少なくとも１つのデータインターフェースが、無線のデータバスインターフェースである。無線のデータバスインターフェースは、例えば、ＷＬＡＮインターフェース又はＢｌｕｅｔｏｏｔｈインターフェースとすることができる。
【0073】
本発明に係る安全マイクロコントローラ１の別の発展形態において、少なくとも１つのデータインターフェースが、有線のデータバスインターフェースである。無線のデータバスインターフェースは、例えば、ＫＮＸデータバスインターフェース、ＥＩＢデータバスインターフェース、ＤＡＬＩ（登録商標）データバスインターフェース又はＰＲＯＦＩＢＵＳデータバスインターフェースとすることができる。
【0074】
図６は、本発明の一実施の形態に係る量子に基づく乱数生成器ＱＲＮＧ４００の簡略ブロック図を模式的に示している。図６に例示する装置のデジタル回路は、好ましくは共通クロックによりクロックされることが好ましい。この構成は、量子プロセスに基づくエントロピー源４０１と、好ましくはブロードバンドの高周波増幅器４０２と、例えば１４ビットの解像度及び例えば１２５ＭＳ／ｓのサンプリングレートを有するアナログデジタル変換器４０３と、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）４０４とを含む。
【0075】
エントロピー源４０１は、単一光子アバランシェダイオード（ＳＰＡＤ）４０１．１及び４０１．３からなる２Ｄアレイを有する。これらのＳＰＡＤダイオードは、降伏電圧を超える供給電圧により、ガイガーモードで動作する。また、各ＳＰＡＤダイオードに、クエンチング抵抗４０１．４が直列接続されている。クエンチング抵抗４０１．４は、電荷アバランシェが生じた際のダイオードの熱破壊を防止する。ＳＰＡＤダイオードの電流信号は、シャント抵抗を介して測定されるが、このシャント抵抗は、上記クエンチング抵抗又は追加で設けられた抵抗とすることができる。ＳＰＡＤダイオードからなるアレイは、図６の例において、例えば４個の（アクティブ又は送信）ＳＰＡＤダイオード４０１．１と、１２個の（パッシブ又は受信）ＳＰＡＤダイオード４０１．３とから構成されており、ＳＰＡＤダイオード４０１．３は、図４及び図５を用いて光ファイバ５０について先に説明したとおり、光ファイバ４０１．２を介してＳＰＡＤダイオード４０１．１に連結されている。アクティブＳＰＡＤダイオード４０１．１は発光する。ＳＰＡＤダイオード４０１．１は、図４及び図５の第１のＳＰＡＤダイオード４４に相当する。アクティブＳＰＡＤ４０１．１は、ＳＰＡＤダイオードのアレイ内に設けられていることが好ましい。提案される装置は、アクティブＳＰＡＤダイオード４０１．１に高い供給電圧を供給することで、降伏電圧を大きく上回った状態で、アクティブＳＰＡＤダイオード４０１．１を動作させる。これにより、暗計数率が上昇し、自然放出される光子４７の数が増加する。光ファイバ４０１．２により、これらの光子の一部が、光子４８としてパッシブＳＰＡＤダイオード４０１．３に運ばれる。光ファイバ４０１．２は、例えば、図４及び図５の光ファイバ５０に相当する。各パッシブＳＰＡＤダイオード４０１．３は、例えば、図４及び図５の第２のＳＰＡＤダイオード４５に相当する。提案される装置は、パッシブＳＰＡＤダイオード４０１．３に高い供給電圧を供給し、降伏電圧をわずかに上回る状態で、パッシブＳＰＡＤダイオード４０１．３を動作させる。パッシブＳＰＡＤダイオード４０１．３は、アクティブＳＰＡＤダイオード４０１．２の周りにリング状に配置されていることが好ましい。パッシブＳＰＡＤダイオード４０１．３は、光ファイバ４０１．２を介して届く光子を検出する。パッシブＳＰＡＤダイオード４０１．３は、届いた光子に応じて、例えばシャント抵抗を通る電流の流れを生じさせることで、電圧信号を生成する。
【0076】
エントロピー源４０１の電圧信号４０５は、例えば４０ｄＢのブロードバンドの高周波増幅器４０２に与えられることが好ましい。高周波増幅器４０２は、３０から４０００ＭＨｚの帯域幅を有することが好ましく、２０ｄＢｍの１ｄＢ圧縮点を有することが好ましい。エントロピー源４０１の電圧信号４０５の電圧振幅は、通常、サブミリボルトの範囲で変化する。高周波増幅器４０２は、エントロピー源４０１の電圧信号４０５の電圧振幅を、例えば５０から１５０ｍＶに増幅する。
【0077】
高周波増幅器４０２の増幅器出力信号４０６は、ＡＤＣ４０３でアナログからデジタルに変換後、例えばＦＰＧＡ４０４に伝えられる。当然のことながら、その他の離散的な手法やＡＳＩＣに基づいた手法も可能である。これに関し、ＦＰＧＡは、本実施の形態において提示される技術教義を実現する多くの異なる手法の１つにすぎない。ＦＰＧＡ４０４は、マイクロコントローラを有することが好ましい。ＦＰＧＡ４０４としては、例えば、ザイリンクス社のＤｕａｌ－Ｃｏｒｅ Ａｒｍ Ｃｏｒｔｅｘ－Ａ９ ＭＰＣｏｒｅ搭載のＺｙｎｑ７０１０が挙げられる。これは、本実施の形態のＳＰＡＤ評価回路の一部であり、ＳＰＡＤ評価回路は、図４及び図５の例において、例えば１２５メガサンプル／秒のサンプリングレート及び例えば５０ＭＨｚの帯域幅を有する例えば１４ビットのＡＤＣ４０３をさらに有する。増幅された電圧信号は、増幅器出力信号４０６として、高周波増幅器４０２の入力に供給される。ＡＤＣ４０３は、高周波増幅器４０２の増幅器出力信号４０６をサンプリングする。ＡＤＣ４０３は、例えば、高周波増幅器４０２の増幅器出力信号４０６の算出サンプル値を、例えばビット幅１４ビットのデジタル値で、計測基板の内蔵ＦＰＧＡ４０４に伝える。
【0078】
ブロック回路図として簡略化して図６に示す装置は、コンパレータ４０４．２と、時間デジタル変換器（ＴＤＣ＝ｔｉｍｅ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）４０４．３と、エントロピー抽出装置４０４．４と、有限オートマトン４０４．８とを含む。
【0079】
コンパレータ４０４．２は、例えば、ＡＤＣ４０３のデジタルの１４ビット値４０７を、閾値である基準値４０４．１と比較し、ＡＤＣ４０３の出力の値が基準値４０４．１より大きい場合に、コンパレータ４０４．２の出力信号４０９として、長さ２クロックの１ビット出力パルスが得られる。コンパレータ４０４．２の出力信号４０９は、時間デジタル変換器４０４．３に供給される。時間デジタル変換器４０４．３は、例えば、ＳＰＡＤ評価回路に合わせて増加する３２ビットのカウンタを有することが好ましい。カウンタのビット幅は、用途に応じて異ならせればよい。このクロックは、例えば、１２５ＭＨｚの周波数を有することができる。コンパレータ４０４．２の１ビット出力信号は、このカウンタの測定値をリセットすることが好ましい。時間デジタル変換器４０４．３は、このときの測定値、すなわちリセット直前の測定値を、その出力４１０に伝える。カウント結果は、例えば１２５ＭＨｚのクロックにおいて、１／１２５ＭＨｚ＝８ナノ秒の解像度を有する。時間デジタル変換器（ＴＤＣ）４０４．３の出力４１０は、時間デジタル変換器４０４．３の例えば３２ビットのカウント結果（生データＲＤともいう）を、エントロピー抽出装置４０４．４に伝える。エントロピー抽出装置４０４．４は、時間デジタル変換器（ＴＤＣ）４０４．３の出力４１０の信号の生データＲＤであって、その構成及び順序についてランダムなＴＤＣ４０４．３の生データＲＤを、エントロピー抽出装置４０４．４の出力において、１ビット乱数ＲＮ４１１に変換する。エントロピー抽出装置４０４．４の出力４１１は、有限オートマトン（ＦＳＭ）４０４．８の入力に接続されている。
【0080】
ＦＳＭ４０４．８は、エントロピー抽出装置４０４．４からのデータを受信し、そこからＱＲＮＧ乱数を生成する役割があり、ＦＳＭ４０４．８は、このＱＲＮＧ乱数をＦＰＧＡ４０４のメモリＲＡＭ４０４．９に格納する。書き込み動作が成功すると、ＦＳＭ４０４．８は、フィニッシュフラグ４０４．１０を立てる。フィニッシュフラグ４０４．１０は、システム起動時には立てられない。マイクロコントローラ４０４．１１は、例えばＤｕａｌ－Ｃｏｒｅ Ａｒｍ Ｃｏｒｔｅｘ－Ａ９ ＭＰＣｏｒｅであり、ＲＡＭ４０４．９のブロックにアクセスし、ＲＡＭ４０４．９から乱数を読み出す。よって、マイクロコントローラ４０４．１１は、例えば、本発明に係るマイクロコントローラコアである。
【0081】
図７は、エントロピー抽出装置４０４．４の出力４１１において、乱数ＲＮに使用される信号を監視する機能と、ＱＲＮＧに基づく乱数の生成中に、潜在的なエラーが発生した場合のための追加のバックアップシステムとを有する拡張ＦＰＧＡ設計の例を示している。
【0082】
図７に係る装置は、追加のウォッチドッグ４０４．５、ＰＲＮ生成器の一例である線形帰還シフトレジスタ４０４．６、信号マルチプレクサ４０４．７及び電圧モータ４１３に関して拡張されている。マイクロコントローラ４０４．１１は、これらの構成要素とともに、外部に設けることもできる。
【0083】
ここで、エントロピー抽出装置４０４．４の出力４１１は、ウォッチドッグ４０４．５及び信号マルチプレクサ４０４．７に接続されている。ウォッチドッグ４０４．５は、エントロピー抽出装置４０４．４の出力４１１における１ビット乱数ＲＮの有効性について監視する。ウォッチドッグ４０４．５は、少なくとも３つの規定のエラーケースを検出する。そのため、ウォッチドッグ４０４．５は、例えば、最後の有効乱数をシードＳ出力信号４１２として、線形帰還シフトレジスタ４０４．６に与える。エラーが発生すると、ウォッチドッグは、マイクロコントローラ４０４．１１のエラーレジスタＥＲ（図示せず）にエラービットを設定する。ウォッチドッグ４０４．５が、いずれのエラービットをマイクロコントローラ４０４．１１のエラーレジスタに設定するかは、エラーケースの種類に従うことが好ましい。また、ウォッチドッグ４０４．５は、好ましくはデジタルの１又は複数の入出力信号線４１４を介して、電圧モニタ４１３に接続されている。
【0084】
電圧モニタ４１３は、例えば、エントロピー源４０１の動作電圧を監視する。ＳＰＡＤダイオード４０１．１及び４０１．３の回路の１つの動作電圧が低すぎるために、下側のＳＰＡＤ動作電圧閾値を下回ると、又は高すぎるために、上側のＳＰＡＤ動作電圧閾値を上回ると、電圧モニタ４１３が、この電圧のずれを検知する。そのような電圧のずれが生じた場合、電圧モニタ４１３は、これをウォッチドッグ４０４．５に伝達する、又は直接マイクロコントローラ４０４．１１に伝達する。ウォッチドッグ４０４．５に伝達する場合、ウォッチドッグ４０４．５は、例えば、マイクロコントローラ４０４．１１用の割り込み信号を生成することができる。例えば、エントロピー源４０１、高周波増幅器４０２又は量子乱数生成器ＱＲＮＧ４００の別の装置部分の供給電圧に、エラーが含まれる場合に、ウォッチドッグ４０４．５は、マイクロコントローラ４０４．１１又は応用システムの別のサブ装置に、そのような割り込みを発生させることができる。
【0085】
ウォッチドッグ４０４．５がエラーを検出すると、量子乱数生成器４００が、フェイルセーフ状態に切り替わる。このため、ウォッチドッグ４０４．５が、信号マルチプレクサ４０４．７の選択信号４１６を設定することで、エントロピー抽出装置４０４．４の出力４１１に代わって、信号マルチプレクサ４０４．７が、線形帰還シフトレジスタ４０４．６により生成された疑似乱数ＰＲＮを、疑似乱数ビットのストリームの形で、エントロピー抽出装置４０４．４の出力４１１における潜在的にエラーを含む１ビット乱数ＲＮの代替として、疑似乱数信号線４１７を介してＦＳＭ４０４．８の入力に与える。
【0086】
線形帰還シフトレジスタ４０４．６は、ウォッチドッグ４０４．５の出力４１２に接続されており、ウォッチドッグ４０４．５からシードＳ出力信号４１２を得る。ウォッチドッグ４０４．５は、エラーケースにおいて、線形帰還シフトレジスタ４０４．６（接続４１８を参照）を作動させる。そして、線形帰還シフトレジスタ４０４．６は、疑似乱数ＰＲＮを生成する。ウォッチドッグ出力信号４１２のシードＳは、直前の（例えば、それぞれ１ビットの）例えば１６個の有効乱数を含むことが好ましい。ウォッチドッグ４０４．５は、これらの直前の有効乱数を、線形帰還シフトレジスタ４０４．６の入力に与えることが好ましい。これにより、疑似乱数信号線４１７用の疑似乱数ＰＲＮを生成するため、シードＳは、線形帰還シフトレジスタ４０４．６の帰還の生成多項式用のランダムかつ安全なＰＱＣ開始値として機能する。このとき、生成多項式及び生成多項式の次数は、自由に選択できることが好ましい。
【0087】
エントロピー抽出装置４０４．４の１ビット乱数ＲＮを有するエントロピー抽出装置４０４．４の出力４１１の信号と、線形帰還シフトレジスタ４０４．６の疑似乱数ＰＲＮを有する疑似乱数信号線４１７の信号とは、それぞれ、信号マルチプレクサ４０４．７の入力に接続されている。信号マルチプレクサ４０４．７は、選択信号４１６の値ＳＥＬに応じて、その２つの入力信号の一方をＦＳＭ４０４．８に転送する。用途によっては、２個以上の入力を有し、より複雑な制御信号を用いたマルチプレクサを使用することが考えられる。したがって、信号マルチプレクサ４０４．７の入力の数は、通常、２個以上である。
【0088】
また、ＦＳＭ４０４．８は、信号マルチプレクサ４０４．７の出力からランダムデータＲＮ又は疑似乱数ＰＲＮを受信し、ＦＰＧＡ４０４のメモリＲＡＭ４０４．９に書き込む役割をもつ。書き込み動作が成功すると、ＦＳＭ４０４．８は、再びフィニッシュフラグ４０４．１０を立てる。その後、マイクロコントローラ４０４．１１が、メモリ４０４．９ＲＡＭにアクセスして、乱数を読み出し、例えば、暗号化、認証、署名等のために利用することができる。
【0089】
図８は、例えば、図６及び図７のＱＲＮＧ４００のエントロピー抽出装置４０４．４により実行されるエントロピー抽出方法のフロー図５００を示す。この方法では、まず第１の工程５０１において、時間デジタル変換器４０４．３の出力４１０の２つの値を求め、エントロピー抽出装置４０４．４のシフトレジスタに格納する。２つの値が、エントロピー抽出装置４０４．４のシフトレジスタに格納されると、第２の工程５０２において、エントロピー抽出装置４０４．４が、この２つの値を比較する。よって、エントロピー抽出装置４０４．４のシフトレジスタ内の２つの値は、基準値４０４．１を超える２つの信号パルス間のそれぞれの時間について２つの異なる測定結果を用いて、ともに時間デジタル変換器４０４により求められた第１の値及び第２の値を有する。第３の工程５０３において、エントロピー抽出装置４０４．４は、上記２つの値を判定する。第１の値が第２の値より小さく、値１と値２との差が最小差εより大きい場合、エントロピー抽出装置４０４．４は、その出力４１１の値を第１の論理値に設定する。第１の値が第２の値より大きく、第１の値と第２の値との差が最小差εより大きい場合、エントロピー抽出装置４０４．４は、その出力を、第１の論理値とは異なる第２の論理値に設定する。
【0090】
第１の値と第２の値との差が最小差εより小さい場合、エントロピー抽出では、第１の値及び第２の値を破棄する。そのような場合、このエントロピー抽出方法では、（図７の装置における）ウォッチドッグに、エラーカウンタを第１のエラーカウンタインクリメントだけ増加させることが好ましい。第１のエラーカウンタインクリメントは、負とすることができる。逆に、第１の値と第２の値との差が最小差εより大きい場合、エントロピー抽出装置４０４．４は、ウォッチドッグのエラーカウンタを、第２のエラーカウンタインクリメントだけ減少させることができる。第２のエラーカウンタインクリメントは、第１のエラーカウンタインクリメントと等しくすることができる。典型的には、第１のエラーカウンタインクリメント及び第２のエラーカウンタインクリメントの符号は同じである。マイクロコントローラ４０４．１１は、エラーカウンタインクリメント、エラーカウンタの開始値及びエラーカウンタ閾値を設定できることが好ましい。エラーカウンタのカウント値がエラーカウンタ閾値を超えると、ウォッチドッグ４０４．５は、好ましくは割り込み又は別の信号伝達により、重大なエラー状態の存在を、マイクロコントローラに伝達する。その後、マイクロコントローラ４０４．１１は、通常、セルフテストプログラムを起動し、図７に係る量子乱数生成器４００の様々な部分を検査する。そのため、マイクロコントローラは、例えば、アナログデジタル変換器４０３を、マイクロコントローラ４０４．１１がアナログデジタル変換器の出力レジスタに検査値を書き込める状態にでき、続くシグナルチェーンが、この検査値を真のサンプル値のように処理することが好ましい。検査値が既知であるため、残りのシステムの正常な反応、例えば、ウォッチドッグ４０４．５におけるエラーカウンタのインクリメントを、マイクロコントローラ４０４．１１により監視し、判定することができる。したがって、マイクロコントローラ４０４．１１は、ＦＰＧＡ４０４の可能な限り全てのメモリノードを監視し、その論理状態を読み取れることが好ましい。
【0091】
ある値が最小値より小さいとき、それは、ＳＰＡＤダイオードのデッドタイム内にある値ということになる。そのような値は破棄し、エラーカウンタを第１のエラーインクリメントだけ増加させることが好ましい。その場合、エントロピー抽出装置４０４．４は、時間デジタル変換器４０４．３により次の値が算出されるまで待機する。
【0092】
ランダムビットがこのように抽出されると、方法が最初から開始される。
【0093】
エラーカウンタがエラーカウンタ閾値を超える、又はエラーカウンタ閾値に達した場合、例えば、時間デジタル変換器が定数を供給しているというエラーが生じている可能性がある。
【0094】
そのため、この装置は、エントロピー源又は装置の他の部分の電圧供給の不具合を検出できる。マイクロコントローラ４０４．１１は、検査目的でもＡＤＣ４０３を観察し、量子乱数生成器４００における電圧及び電流を記録し、このようにして求められた値を、これらの値が収まるべき期待値範囲と比較することができる。また、マイクロコントローラ４０４．１１は、量子乱数生成器４００内のデジタル値を記録することもできる。例えば、マイクロコントローラ４０４．１１は、検査のため、時間デジタル変換器４０４．３が実質的にその入力における信号ノイズにより制御されるほど低く、基準値４０４．１を設定できる。そして、時間デジタル変換器４０４．３の値は、公差帯における期待される統計値を満たすはずである。そうでない場合、エラーが存在する。
【0095】
ウォッチドッグ４０４．５は、供給される乱数のエントロピーを監視することができる。ビットの平均エントロピーが、エントロピー測定時間にわたって、例えば５０％の許容エントロピー偏差値よりもずれている場合、ウォッチドッグは、エラーと判断し、エラーカウンタをインクリメントする。そして、プレーンテキストの送信を防ぐため、ウォッチドッグは、エントロピー抽出装置４０４．４の出力４１１でのランダムビットの使用を停止させることが好ましい。「プレーンテキスト」とは、情報の暗号化が不十分であるために、第三者が統計的手法により又は直接理解できる情報を指す。つまり、作動中のサブ装置においても、論理的「永遠の１」又は論理的「永遠の０」が偶然生成されることが考えられる。そのため、エントロピー抽出装置の出力におけるビット列の最大長さを、マイクロコントローラ４０４．１１によりプログラム可能な値に限定すると有用である。
【0096】
このようにして、実質的には、上述の量子乱数生成器４００は、以下のエラーを検出し、線形帰還シフトレジスタ４０４．６又は別のＰＲＮ生成器を用いたフェイルセーフにより、より低い安全レベルで捕らえることができる。
・供給電圧の異常
・ＳＰＡＤダイオード４０１．１及び４０１．３の誤信号の生成
・光ファイバ４０１．２の異常、及び／又はＳＰＡＤダイオード４０１．１及び４０１．３の光ファイバ４０１．２への連結の異常
・ＦＰＧＡ４０４、すなわち量子乱数生成器４００のデジタル部品における回路故障
・例えば、Ｄａｖｉｄ Ｊｏｈｎｓｔｏｎ，“Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ－Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｐｒａｃｔｉｃｅｓ”，第８章及び第９章，２０１８年，Ｗａｌｔｅｒ Ｄｅ Ｇｒｕｙｔｅｒ ＧｍｂＨ，ベルリン／ボストン，ＩＳＢＮ ９７８－１－５０１５－１５３０－２に記載されているような、１ビット乱数ＲＮの試験により生じ得る供給乱数の誤ったエントロピー
・供給電圧の異常
・ＳＰＡＤダイオード４０１．１及び４０１．３の誤信号の生成
・光ファイバ４０１．２の異常、及び／又はＳＰＡＤダイオード４０１．１及び４０１．３の光ファイバ４０１．２への連結の異常
・ＦＰＧＡ４０４、すなわち量子乱数生成器４００のデジタル部品における回路故障
・例えば、Ｄａｖｉｄ Ｊｏｈｎｓｔｏｎ，“Ｒａｎｄｏｍ Ｎｕｍｂｅｒ Ｇｅｎｅｒａｔｏｒｓ－Ｐｒｉｎｃｉｐｌｅｓ ａｎｄ Ｐｒａｃｔｉｃｅｓ”，第８章及び第９章，２０１８年，Ｗａｌｔｅｒ Ｄｅ Ｇｒｕｙｔｅｒ ＧｍｂＨ，ベルリン／ボストン，ＩＳＢＮ ９７８－１－５０１５－１５３０－２に記載されているような、１ビット乱数ＲＮの試験により生じ得る供給乱数の誤ったエントロピー
【0097】
線形帰還シフトレジスタ４０４．６に代えて、第２の完全な量子乱数生成器４００を採用し、そのエントロピー抽出装置４０４．４の出力における信号を、疑似乱数信号線４１７の信号の代わりに、フェイルセーフに使用することが考えられる。
【0098】
図９は、エントロピー源４０１の出力における電圧信号４０５のオシログラムの一例を示す。図から読み取れるように、第１の高さクラス６０１を有する第１のスパイクと、第２の高さクラス６０２を有する第２のスパイクとが発生する。第１のスパイクの第１の高さクラス６０１の分散及び第２のスパイクの第２の高さクラスの分散は、それぞれ小さいため、２つの高さクラス６０１，６０２を、切断レベル６０３により明確に分離することが可能である。切断レベル６０３は、マイクロコントローラ４０４．１１が基準値４０４．１として設定する値に相当する。第２のＳＰＡＤダイオード又は複数の第２のＳＰＡＤダイオードの１つの自然光子放出と誘導光子放出とが同時に起こること起因するスパイク（第２のスパイク）及び第２のＳＰＡＤダイオード又は複数の第２のＳＰＡＤダイオードの１つの自然光子放出のみに起因するスパイク（第１のスパイク）の発生については、上述の検査の説明を参照されたい。
【0099】
図１０は、提案される量子乱数生成方法３７００の模式図である。方法３７００は、１又は複数の第１のＳＰＡＤダイオード（４０１．１，４４）を用いて、ランダムな単一光子電流（４７，４８，４９，４０１．２）を生成する工程３７１０から始まる。方法３７００は、半導体基板（４９，４８）とは異なる光ファイバ（４４，４０１．２）を用いて、ランダムな単一光子電流（４７，４８，４９，４０１．２）を、１又は複数の第２のＳＰＡＤダイオード（４０１．３，４５）に送る工程３７２０に続く。次に、ランダムな単一光子電流（４７，４８，４９，４０１．２）を、好ましくは第１のＳＰＡＤダイオード４０１．１、光ファイバ４０１．２及び第２のＳＰＡＤダイオード４０１．３を有するエントロピー源４０１の電圧信号４０５の形で、検出信号に変換する工程３７３０が行われる。そして、検出信号を、調整済み検出信号、具体的には、アナログデジタル変換器４０３の１４ビットのデジタル値４０７に調整する、具体的には、増幅、フィルタリング及び／又はアナログデジタル変換する工程３７４０が行われる。その後、特にコンパレータ（図６及び図７の４０４．２を参照）において、調整済み検出信号を閾値と比較し、特にコンパレータ４０４．２の対応する出力信号４０９を生成することにより、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号パルスを、自然放出のみにより発生する調整済み検出信号パルスから分離する工程３７５０が行われる。そして、特に時間デジタル変換器４０４．３の出力４１０の第１の値と、時間デジタル変換器４０４．３の出力４１０の第２の値とを算出するため、第１のＳＰＡＤダイオード４０１．１の自然光子放出が、この光子放出に誘導される第２のＳＰＡＤダイオード４０１．３の光子放出と結合することにより発生する連続する２つの光子からなる第１のペアの第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の同種の放出の結合により発生する連続する２つの調整済み検出信号のパルスからなる第２のペアの第３のパルスと第４のパルスとの間の第２の時間間隔を算出する工程３７６０が続く。その後、これに基づいて、第１の時間間隔の値と第２の時間間隔の値とを比較することより、ランダムビットのビット値を算出する工程３６７０が行われる。最後の工程３６８０では、算出されたランダムビットの数ｎが、所望の量子乱数のランダムビットの数ｍより小さいかどうかが検証される。そうではない場合、上述の工程が繰り返される。それ以外の場合は、量子乱数の生成プロセスが完了する。
【0100】
＜利点＞
ここに示す安全マイクロコントローラは、その少なくとも１つの乱数生成器のエントロピーが改善されている。これにより、マイクロコントローラを用いて得られる暗号化は、背景技術と比較して効率が向上し、さらに耐量子性も有する。しかしながら、本発明の利点はこれに限定されない。
ここに示す安全マイクロコントローラは、その少なくとも１つの乱数生成器のエントロピーが改善されている。これにより、マイクロコントローラを用いて得られる暗号化は、背景技術と比較して効率が向上し、さらに耐量子性も有する。しかしながら、本発明の利点はこれに限定されない。
【0101】
上述の説明は、完璧を求めるものではなく、示した例に限定されない。本明細書に記載の例を様々に変更することは、その分野における通常の知識を有する者であれば、図面、明細書及び請求項を用いて理解し、実施することができる。単数の不定冠詞「ｅｉｎ」又は「ｅｉｎｅ」並びにその語尾変化は、複数を除外せず、特定の数の要素の記載は、より多い又はより少ない要素が存在する可能性を除外しない。単一のユニットが、本明細書に記載の複数の要素の機能を満たすこともあり、逆に、複数の要素が、１つのユニットの機能を満たすこともある。本願の適用範囲を逸脱することなく、多くの代替物、均等物、変形及び組み合わせが可能である。
【0102】
特に記載がない限り、本発明の全ての特徴は、自由に組み合わせることができる。これは、本願の全体に通じることである。図面に記載の特徴についても、特に記載がない限り、本発明の特徴として、他の特徴と自由に組み合わせることができる。その際、実施の形態の個々の特徴を、実施の形態の他の特徴との組み合わせに限定することは、明示的に意図されない。また、装置の物質的特徴を方法的特徴として読み替えて使用することもでき、方法的特徴を装置の物質的特徴として読み替えることもできる。したがって、そのような読み替えは、自動的に開示されているものとする。
【0103】
上述の詳細な説明において、添付の図面が参照される。明細書及び図面における例は、一例にすぎず、記載された特定の例又は要素に限定されるものではない。一部の要素の変更、組み合わせ又は変形により、上述の明細書、図面及び／又は請求項から、様々な例を導き出すことができる。さらに、当業者であれば、明細書及び／又は図面から、文言上記載されていない例又は要素を導き出すことができる。
【0104】
上記では、自動車用のマイクロコントローラを用いて、本発明を説明した。しかしながら、本開示に基づき、その用途が、優先権を生じさせる特許出願においても、本国際出願においても限定されないことは、当業者にとって自明である。むしろ、本発明に係るマイクロコントローラは、データのＰＱＣ安全暗号化及び／又はＰＱＲ署名並びに安全性に関するデータの編集加工に関わる全ての装置に採用できる。ＰＱＲ暗号化は、好ましくは、以下のいずれかの方法により実現できる。
【0105】
ＢＩＫＥ１－Ｌ１－ＣＰＡ、ＢＩＫＥ１－Ｌ３－ＣＰＡ、ＢＩＫＥ１－Ｌ１－ＦＯ、ＢＩＫＥ１－Ｌ３－ＦＯ、Ｋｙｂｅｒ５１２、Ｋｙｂｅｒ７６８、Ｋｙｂｅｒ１０２４、Ｋｙｂｅｒ５１２－９０ｓ、Ｋｙｂｅｒ７６８－９０ｓ、Ｋｙｂｅｒ１０２４－９０ｓ、ＬＥＤＡｃｒｙｐｔＫＥＭ－ＬＴ１２、ＬＥＤＡｃｒｙｐｔ－ＫＥＭ－ＬＴ３２、ＬＥＤＡｃｒｙｐｔＫＥＭ－ＬＴ５２、ＮｅｗＨｏｐｅ－５１２－ＣＣＡ、ＮｅｗＨｏｐｅ－１０２４－ＣＣＡ、ＮＴＲＵ－ＨＰＳ－２０４８－５０９、ＮＴＲＵ－ＨＰＳ－２０４８－６７７、ＮＴＲＵ－ＨＰＳ－４０９６－８２１、ＮＴＲＵ－ＨＲＳＳ－７０１、ＬｉｇｈｔＳａｂｅｒ－ＫＥＭ、Ｓａｂｅｒ－ＫＥＭ、ＦｉｒｅＳａｂｅｒ－ＫＥＭ、ＢａｂｙＢｅａｒ、ＢａｂｙＢｅａｒＥｐｈｅｍ、ＭａｍａＢｅａｒ、ＭａｍａＢｅａｒＥｐｈｅｍ、ＰａｐａＢｅａｒ、ＰａｐａＢｅａｒＥｐｈｅｍ、ＦｒｏｄｏＫＥＭ－６４０－ＡＥＳ、ＦｒｏｄｏＫＥＭ－６４０－ＳＨＡＫＥ、ＦｒｏｄｏＫＥＭ－９７６－ＡＥＳ、ＦｒｏｄｏＫＥＭ－９７６－ＳＨＡＫＥ、ＦｒｏｄｏＫＥＭ－１３４４－ＡＥＳ、ＦｒｏｄｏＫＥＭ－１３４４－ＳＨＡＫＥ、ＳＩＤＨ－ｐ４３４、ＳＩＤＨ－ｐ５０３、ＳＩＤＨ－ｐ６１０、ＳＩＤＨ－ｐ７５１、ＳＩＤＨ－ｐ４３４－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＤＨ－ｐ５０３－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＤＨ－ｐ６１０－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＤＨ－ｐ７５１－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＫＥ－ｐ４３４、ＳＩＫＥ－ｐ５０３、ＳＩＫＥ－ｐ６１０’、ＳＩＫＥ－ｐ７５１、ＳＩＫＥ－ｐ４３４－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＫＥ－ｐ５０３－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＫＥ－ｐ６１０－ｃｏｍｐｒｅｓｓｅｄ、ＳＩＫＥ－ｐ７５１－ｃｏｍｐｒｅｓｓｅｄ。
【0106】
ＰＱＲ署名は、好ましくは、以下のいずれかの方法により実現できる。
【0107】
ＤＩＬＩＴＨＩＵＭ＿２、ＤＩＬＩＴＨＩＵＭ＿３、ＤＩＬＩＴＨＩＵＭ＿４、ＭＱＤＳＳ－３１－４８、ＭＱＤＳＳ－３１－６４、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１２８ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１２８ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１２８ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１２８ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１９２ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１９２ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１９２ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－１９２ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－２５６ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－２５６ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－２５６ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－Ｈａｒａｋａ－２５６ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１２８ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１２８ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１２８ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１２８ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１９２ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１９２ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１９２ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－１９２ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－２５６ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－２５６ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－２５６ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡ２５６－２５６ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１２８ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１２８ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１２８ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１２８ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１９２ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１９２ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１９２ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－１９２ｓ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－２５６ｆ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－２５６ｆ－ｓｉｍｐｌｅ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－２５６ｓ－ｒｏｂｕｓｔ、ＳＰＨＩＮＣＳ＋－ＳＨＡＫＥ２５６－２５６ｓ－ｓｉｍｐｌｅ、ｐｉｃｎｉｃ＿Ｌ１＿ＦＳ、ｐｉｃｎｉｃ＿Ｌ１＿ＵＲ、ｐｉｃｎｉｃ＿Ｌ３＿ＦＳ、ｐｉｃｎｉｃ＿Ｌ３＿ＵＲ、ｐｉｃｎｉｃ＿Ｌ５＿ＦＳ、ｐｉｃｎｉｃ＿Ｌ５＿ＵＲ、ｐｉｃｎｉｃ２＿Ｌ１＿ＦＳ、ｐｉｃｎｉｃ２＿Ｌ３＿ＦＳ、ｐｉｃｎｉｃ２＿Ｌ５＿ＦＳ、ｑＴｅｓｌａ－ｐ－Ｉ、ｑＴｅｓｌａ－ｐ－ＩＩＩ。
【0108】
例えば、本発明の概念は、バスマスター内又はアドレス指定される各装置内で、バスマスターにより、装置を自動的にアドレス指定する通信バスシステムにおいて、アドレスを生成するために用いることができる。よって、本発明は、ＰＱＣ安全コードを生成するための暗号化技術以外にも用いることができる。ＰＱＣは、「ポスト量子暗号」を表しており、暗号化技術の副分野、詳細には耐量子コンピュータ暗号化技術の副分野を指し、現在使われている多くの非対称の暗号システムと異なり、量子コンピュータを使用してもほぼ復号化できない暗号プリミティブを扱う（ウィキペディアの定義を参照）。また、基本的に任意に設計されたシステムから送信された信号をより良く区別し、これらの信号同士を分離し、これらの信号を信号技術的に干渉し得る隣接システムから分離するために、異なるコードを使用することもできる。例えば、自動車分野における超音波測定装置を考案した場合、個々の受信信号を、その信号の起源、すなわちその信号を発信する発信元について、区別できるようにすることは有益となり得る。
【0109】
＜発明の特徴＞
以下の発明のリストに、本発明の特徴及びその発展形態を再度まとめる。技術教義の応用において、組み合わせにより事実の矛盾が生じない限り、特徴同士を組み合わせることができる。この点に関し、ここに示す従属関係及び参照番号は、特に好ましい実施形態を例示しているに過ぎない。
以下の発明のリストに、本発明の特徴及びその発展形態を再度まとめる。技術教義の応用において、組み合わせにより事実の矛盾が生じない限り、特徴同士を組み合わせることができる。この点に関し、ここに示す従属関係及び参照番号は、特に好ましい実施形態を例示しているに過ぎない。
【0110】
１）自動車内の装置を制御するための安全マイクロコントローラ１であって、
半導体基板と、
複数の記憶素子と
少なくとも１つの内部バス２と、
少なくとも１つの８／１６／３２／６４ビットのマイクロコントローラコア１６と、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく生成器１５とを備え、
上記記憶素子が、上記内部バス２に接続されており、
上記データインターフェースが、上記内部バス２に接続されており、
上記量子プロセスに基づく生成器１５が、上記内部バス２に接続されており、
上記マイクロコントローラコア１６が、上記内部バス２に接続されており、
上記量子プロセスに基づく生成器１５が、上記マイクロコントローラコア１６の要求に応じて、乱数を生成し、
上記マイクロコントローラコア１６が、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコア１６が、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して上記安全マイクロコントローラの外部装置とやり取りするデータを暗号化及び復号化し、
上記半導体基板が、上記安全マイクロコントローラ１の上記サブ装置を一体に有し、
上記安全マイクロコントローラ１の上記サブ装置が、上記記憶素子と、上記内部バス２と、上記少なくとも１つの８／１６／３２／６４ビットのマイクロコントローラコア１６と、上記データインターフェースと、上記量子プロセスに基づく生成器１５とを含む安全マイクロコントローラ。
半導体基板と、
複数の記憶素子と
少なくとも１つの内部バス２と、
少なくとも１つの８／１６／３２／６４ビットのマイクロコントローラコア１６と、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく生成器１５とを備え、
上記記憶素子が、上記内部バス２に接続されており、
上記データインターフェースが、上記内部バス２に接続されており、
上記量子プロセスに基づく生成器１５が、上記内部バス２に接続されており、
上記マイクロコントローラコア１６が、上記内部バス２に接続されており、
上記量子プロセスに基づく生成器１５が、上記マイクロコントローラコア１６の要求に応じて、乱数を生成し、
上記マイクロコントローラコア１６が、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコア１６が、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して上記安全マイクロコントローラの外部装置とやり取りするデータを暗号化及び復号化し、
上記半導体基板が、上記安全マイクロコントローラ１の上記サブ装置を一体に有し、
上記安全マイクロコントローラ１の上記サブ装置が、上記記憶素子と、上記内部バス２と、上記少なくとも１つの８／１６／３２／６４ビットのマイクロコントローラコア１６と、上記データインターフェースと、上記量子プロセスに基づく生成器１５とを含む安全マイクロコントローラ。
【0111】
２）上記記憶素子が、１又は複数の読み書きメモリＲＡＭ３、１又は複数の書き込み可能な不揮発性メモリ（具体的には、ＥＥＰＲＯＭメモリ４、フラッシュメモリ４及び／又はＯＴＰメモリ４）、１又は複数の純粋な読み取り専用メモリ及び／又は１又は複数の不揮発性メーカーメモリ（具体的には、１又は複数のメーカーＲＯＭ６、１又は複数のメーカーＥＥＰＲＯＭ及び／又は１又は複数のメーカーフラッシュメモリ）を有する項目１）に記載の安全マイクロコントローラ１。
【0112】
３）上記メーカーＲＯＭ６が、ブートソフトウェアを有する項目２）に記載の安全マイクロコントローラ１。
【0113】
４）上記メーカーメモリ６と上記内部バス２との間に、メーカーメモリファイアウォール８を備える項目２）又は３）に記載の安全マイクロコントローラ１。
【0114】
５）基本クロック生成器２１（ＣＬＫ）、
クロック生成回路１２、
リセット回路２２、
動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路、
接地回路２４、
入出力回路２５及び／又は
１又は複数の処理モジュールのうち、１又は複数の構成要素を備え、
上記処理モジュールが、上記内部バス２と通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１１、
クロック生成モジュール１２、
ＤＥＳ加速器及び／又はＡＥＳ加速器７を有するモジュール、
１又は複数のタイマーモジュール１３、
安全監視制御回路１４、
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）１７のうち、１又は複数のモジュールを有する項目１）から４）の１又は複数に記載の安全マイクロコントローラ１。
クロック生成回路１２、
リセット回路２２、
動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路、
接地回路２４、
入出力回路２５及び／又は
１又は複数の処理モジュールのうち、１又は複数の構成要素を備え、
上記処理モジュールが、上記内部バス２と通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）１１、
クロック生成モジュール１２、
ＤＥＳ加速器及び／又はＡＥＳ加速器７を有するモジュール、
１又は複数のタイマーモジュール１３、
安全監視制御回路１４、
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）１７のうち、１又は複数のモジュールを有する項目１）から４）の１又は複数に記載の安全マイクロコントローラ１。
【0115】
６）少なくとも１つの第１のＳＰＡＤダイオード４４と、
少なくとも１つの第２のＳＰＡＤダイオード４５と、
少なくとも１つの光ファイバ５０と、
少なくとも１つの処理回路と、
少なくとも１つの動作回路とを備え、
上記量子プロセスに基づく生成器１５が、光量子信号用の光源として、少なくとも上記第１のＳＰＡＤダイオード４４を有し、
上記量子プロセスに基づく生成器１５が、光量子信号用の光検出器として、少なくとも上記第２のＳＰＡＤダイオード４５を有し、
上記量子プロセスに基づく生成器１５が、少なくとも上記処理回路を有し、
上記量子プロセスに基づく生成器１５が、少なくとも上記光ファイバを有し、
上記少なくとも１つの光ファイバ５０が、上記少なくとも１つの第１のＳＰＡＤダイオード４４を、上記少なくとも１つの第２のＳＰＡＤダイオード４５に光学的に連結し、
上記動作回路が、上記第１のＳＰＡＤダイオードが光４４を発するように、上記第１のＳＰＡＤダイオード４４に電気エネルギーを供給し、
上記処理回路が、上記第２のＳＰＡＤダイオード４５の信号を検出し、そこから乱数を形成し、上記マイクロコントローラコア１６に供給する項目１）から５）の１又は複数に記載の安全マイクロコントローラ１。
少なくとも１つの第２のＳＰＡＤダイオード４５と、
少なくとも１つの光ファイバ５０と、
少なくとも１つの処理回路と、
少なくとも１つの動作回路とを備え、
上記量子プロセスに基づく生成器１５が、光量子信号用の光源として、少なくとも上記第１のＳＰＡＤダイオード４４を有し、
上記量子プロセスに基づく生成器１５が、光量子信号用の光検出器として、少なくとも上記第２のＳＰＡＤダイオード４５を有し、
上記量子プロセスに基づく生成器１５が、少なくとも上記処理回路を有し、
上記量子プロセスに基づく生成器１５が、少なくとも上記光ファイバを有し、
上記少なくとも１つの光ファイバ５０が、上記少なくとも１つの第１のＳＰＡＤダイオード４４を、上記少なくとも１つの第２のＳＰＡＤダイオード４５に光学的に連結し、
上記動作回路が、上記第１のＳＰＡＤダイオードが光４４を発するように、上記第１のＳＰＡＤダイオード４４に電気エネルギーを供給し、
上記処理回路が、上記第２のＳＰＡＤダイオード４５の信号を検出し、そこから乱数を形成し、上記マイクロコントローラコア１６に供給する項目１）から５）の１又は複数に記載の安全マイクロコントローラ１。
【0116】
７）上記半導体基板が、表面４６を有し、
上記半導体基板が、上記表面４６の下方に半導体材料を有し、
上記半導体基板の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面４６の典型的には構造化され透明な上記電気絶縁層の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に放射し、
上記光ファイバ５０の内部からの光が、上記表面から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４４の装置部分に達するように、上記光ファイバが、第２のＳＰＡＤダイオード４４を照射する項目６）に記載の安全マイクロコントローラ１。
上記半導体基板が、上記表面４６の下方に半導体材料を有し、
上記半導体基板の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面４６の典型的には構造化され透明な上記電気絶縁層の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に放射し、
上記光ファイバ５０の内部からの光が、上記表面から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４４の装置部分に達するように、上記光ファイバが、第２のＳＰＡＤダイオード４４を照射する項目６）に記載の安全マイクロコントローラ１。
【0117】
８）上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオード４４に、少なくとも一時的に電気エネルギーを供給し、
上記少なくとも１つの第１のＳＰＡＤダイオード４４が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ５０に光子を与え、
上記少なくとも１つの光ファイバ５０が、そのような光子を上記第２のＳＰＡＤダイオード４５に放出する項目６）及び／又は７）に記載の安全マイクロコントローラ１。
上記少なくとも１つの第１のＳＰＡＤダイオード４４が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ５０に光子を与え、
上記少なくとも１つの光ファイバ５０が、そのような光子を上記第２のＳＰＡＤダイオード４５に放出する項目６）及び／又は７）に記載の安全マイクロコントローラ１。
【0118】
９）上記１又は複数のデータインターフェースのうち、１つのデータインターフェースが、有線の自動車用データバスインターフェースであり、
上記有線の自動車用データバスインターフェースが、特に、
ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースを有する上記項目の１又は複数に記載の安全マイクロコントローラ１。
上記有線の自動車用データバスインターフェースが、特に、
ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースを有する上記項目の１又は複数に記載の安全マイクロコントローラ１。
【0119】
１０）上記１又は複数のデータインターフェースのうち、１つのデータインターフェースが、無線のデータバスインターフェースであり、
上記無線のデータバスインターフェースが、特に、
ＷＬＡＮインターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースを有する上記項目の１又は複数に記載の安全マイクロコントローラ１。
上記無線のデータバスインターフェースが、特に、
ＷＬＡＮインターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースを有する上記項目の１又は複数に記載の安全マイクロコントローラ１。
【0120】
１１）上記１又は複数のデータインターフェースのうち、１つのデータインターフェースが、有線のデータバスインターフェースであり、
上記無線のデータバスインターフェースが、特に、
ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースである上記項目の１又は複数に記載の安全マイクロコントローラ１。
上記無線のデータバスインターフェースが、特に、
ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースである上記項目の１又は複数に記載の安全マイクロコントローラ１。
【0121】
１２）装置であって、
上記装置が、第１のプロセッサ１０－１及び不揮発性メモリ１６を有する集積回路４を備え、
上記装置が、第１のメモリを備え、
上記不揮発性メモリが、少なくとも１つのセキュリティコードを格納し、
上記第１のメモリが、データを格納し、
上記第１のメモリの上記データが、第１のフォーマットで、暗号保護されており、
上記集積回路が、上記第１のメモリからのデータの転送中、上記第１のメモリから読み出されたデータを認証するように構成されており、
上記装置が、量子乱数生成器２８を備え、
上記集積回路及び上記量子乱数生成器２８が、半導体結晶内に作製されており、
上記半導体結晶が、表面４６を有し、
上記半導体結晶が、上記表面４６の下方に、半導体材料を有し、
上記半導体結晶の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面４６の典型的には構造化され透明な上記電気絶縁層３４の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に光子４７を放出し、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記光ファイバ５０の内部からの上記光４９が、上記表面４６から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４５の装置部分に達するように、上記光ファイバ５０が、上記第２のＳＰＡＤダイオード４５を照射し、
上記第１のＳＰＡＤダイオード４４、上記第２のＳＰＡＤダイオード４５及び上記光ファイバ５０が、上記量子乱数生成器２８の一部である装置。
上記装置が、第１のプロセッサ１０－１及び不揮発性メモリ１６を有する集積回路４を備え、
上記装置が、第１のメモリを備え、
上記不揮発性メモリが、少なくとも１つのセキュリティコードを格納し、
上記第１のメモリが、データを格納し、
上記第１のメモリの上記データが、第１のフォーマットで、暗号保護されており、
上記集積回路が、上記第１のメモリからのデータの転送中、上記第１のメモリから読み出されたデータを認証するように構成されており、
上記装置が、量子乱数生成器２８を備え、
上記集積回路及び上記量子乱数生成器２８が、半導体結晶内に作製されており、
上記半導体結晶が、表面４６を有し、
上記半導体結晶が、上記表面４６の下方に、半導体材料を有し、
上記半導体結晶の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面４６の典型的には構造化され透明な上記電気絶縁層３４の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に光子４７を放出し、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記光ファイバ５０の内部からの上記光４９が、上記表面４６から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４５の装置部分に達するように、上記光ファイバ５０が、上記第２のＳＰＡＤダイオード４５を照射し、
上記第１のＳＰＡＤダイオード４４、上記第２のＳＰＡＤダイオード４５及び上記光ファイバ５０が、上記量子乱数生成器２８の一部である装置。
【0122】
１３）上記装置が、少なくとも１つの動作回路を備え、
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオード４４に、少なくとも一時的に電気エネルギーを供給し、
上記少なくとも１つの第１のＳＰＡＤダイオード４４が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ５０に光子４７を与え、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記少なくとも１つの光ファイバ５０が、そのような光子４９を第２のＳＰＡＤダイオード４５に放出する項目１２）に記載の装置。
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオード４４に、少なくとも一時的に電気エネルギーを供給し、
上記少なくとも１つの第１のＳＰＡＤダイオード４４が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ５０に光子４７を与え、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記少なくとも１つの光ファイバ５０が、そのような光子４９を第２のＳＰＡＤダイオード４５に放出する項目１２）に記載の装置。
【0123】
１４）上記量子乱数生成器２８が、光量子信号用の光源として、少なくとも上記第１のＳＰＡＤダイオード４４を有し、
上記量子乱数生成器２８が、光量子信号用の光検出器として、少なくとも上記第２のＳＰＡＤダイオード４５を有し、
上記量子乱数生成器２８が、少なくとも１つの処理回路を有し、
上記量子乱数生成器２８が、少なくとも上記光ファイバ５０を有し、
上記少なくとも１つの光ファイバ５０が、上記少なくとも１つの第１のＳＰＡＤダイオード４４を、上記少なくとも１つの第２のＳＰＡＤダイオード４５に光学的に連結し、
上記動作回路が、上記第１のＳＰＡＤダイオードが光４４を発するように、上記第１のＳＰＡＤダイオード４４に電気エネルギーを供給し、
上記処理回路が、上記第２のＳＰＡＤダイオード４５の信号を検出し、そこから乱数を形成し、上記データプロセッサ１０又は別の装置部分に供給する項目１３）に記載の装置。
上記量子乱数生成器２８が、光量子信号用の光検出器として、少なくとも上記第２のＳＰＡＤダイオード４５を有し、
上記量子乱数生成器２８が、少なくとも１つの処理回路を有し、
上記量子乱数生成器２８が、少なくとも上記光ファイバ５０を有し、
上記少なくとも１つの光ファイバ５０が、上記少なくとも１つの第１のＳＰＡＤダイオード４４を、上記少なくとも１つの第２のＳＰＡＤダイオード４５に光学的に連結し、
上記動作回路が、上記第１のＳＰＡＤダイオードが光４４を発するように、上記第１のＳＰＡＤダイオード４４に電気エネルギーを供給し、
上記処理回路が、上記第２のＳＰＡＤダイオード４５の信号を検出し、そこから乱数を形成し、上記データプロセッサ１０又は別の装置部分に供給する項目１３）に記載の装置。
【0124】
１５）上記第１のメモリが、上記集積回路の外部に設けられており、
上記装置が、データを格納するための第２のメモリを備え、
上記第２のメモリが、上記集積回路の外部に設けられており、
上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送することで、上記データプロセッサが、上記第２のメモリから上記データにアクセスできるように、上記装置が構成されており、
上記集積回路が、
上記第１のメモリから上記第２のメモリへのデータの転送中、上記不揮発性メモリに格納されたセキュリティコードを用いて、上記第１のメモリから読み出された上記データを認証し、
上記データが認証された場合、第２のフォーマットでの暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに適用し、
上記第２のフォーマットで保護された上記データを、上記第２のメモリに格納するように構成されている項目１２）から１４）のいずれか一項に記載の装置。
上記装置が、データを格納するための第２のメモリを備え、
上記第２のメモリが、上記集積回路の外部に設けられており、
上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送することで、上記データプロセッサが、上記第２のメモリから上記データにアクセスできるように、上記装置が構成されており、
上記集積回路が、
上記第１のメモリから上記第２のメモリへのデータの転送中、上記不揮発性メモリに格納されたセキュリティコードを用いて、上記第１のメモリから読み出された上記データを認証し、
上記データが認証された場合、第２のフォーマットでの暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに適用し、
上記第２のフォーマットで保護された上記データを、上記第２のメモリに格納するように構成されている項目１２）から１４）のいずれか一項に記載の装置。
【0125】
１６）上記第１のメモリが、読み取り専用メモリを有する項目１２）から１５）のいずれか一項に記載の装置。
【0126】
１７）上記第２のメモリが、ランダムアクセスメモリを有する項目１５）及び１６）のいずれか一項に記載の装置。
【0127】
１８）上記第１のメモリの上記データに適用される上記暗号保護が、上記第２のメモリのデータに適用される上記暗号保護とは異なる項目１５）から１７）のいずれか一項に記載の装置。
【0128】
１９）上記集積回路が、上記データプロセッサにより処理されるべきデータを格納するためのメモリを有し、
上記装置が、認証されたデータセットのうち、一部のデータを上記メモリに格納し、残りを上記第２のメモリに格納するように構成されている項目１２）から１８）のいずれか一項に記載の装置。
上記装置が、認証されたデータセットのうち、一部のデータを上記メモリに格納し、残りを上記第２のメモリに格納するように構成されている項目１２）から１８）のいずれか一項に記載の装置。
【0129】
２０）上記第１のメモリが、第１のデータフォーマットでデータを格納し、上記第２のメモリが、別の第２のデータフォーマットでデータを格納するように構成されている項目１５）から１９）のいずれか一項に記載の装置。
【0130】
２１）上記第１のメモリに格納された上記データが、第１の認証技術により保護されており、
上記装置が、上記第２のメモリの上記データを、別の第２の認証技術により保護するように構成されている項目２０）に記載の装置。
上記装置が、上記第２のメモリの上記データを、別の第２の認証技術により保護するように構成されている項目２０）に記載の装置。
【0131】
２２）上記第１のメモリの上記データが、少なくとも１つのデータセットに格納されており、上記又は各データセットが、セットとして暗号保護されており、
上記装置が、上記第２のメモリに、認証されたデータセットの語又は語群を格納するように構成されており、各語又は各語群が、別々に暗号保護されている項目１５）から２１）のいずれか一項に記載の装置。
上記装置が、上記第２のメモリに、認証されたデータセットの語又は語群を格納するように構成されており、各語又は各語群が、別々に暗号保護されている項目１５）から２１）のいずれか一項に記載の装置。
【0132】
２３）上記装置が、
上記語又は上記語群を上記第２のメモリから読み出し、
読み出された上記語又は上記語群を、上記不揮発性メモリに格納されたセキュリティコードを用いて認証し、
読み出され、認証された上記語又は上記語群を、上記データプロセッサにおいて処理するように構成されている項目２２）に記載の装置。
上記語又は上記語群を上記第２のメモリから読み出し、
読み出された上記語又は上記語群を、上記不揮発性メモリに格納されたセキュリティコードを用いて認証し、
読み出され、認証された上記語又は上記語群を、上記データプロセッサにおいて処理するように構成されている項目２２）に記載の装置。
【0133】
２４）上記集積回路が、ハッシュコンピュータを有し、
上記データプロセッサ及び上記ハッシュコンピュータが、
ａ）各語又は各語群について、上記不揮発性メモリに格納されたセキュリティコードに応じて、ハッシュ関数を計算し、上記ハッシュを上記語又は上記語群に結び付けて上記第２のメモリに格納し、
ｂ）上記第２のメモリから格納された語又は群を読み出し、読み出された上記語又は読み出された上記語群について、上記セキュリティコードを用いてハッシュ関数を再計算し、再計算された上記ハッシュを格納された上記ハッシュと比較し、
ｃ）再計算された上記ハッシュと格納された上記ハッシュとが、特定の関係にある場合のみ、読み出された上記語又は読み出された上記語群を、上記データ処理設備に処理させるように配置されている項目２３）に記載の装置。
上記データプロセッサ及び上記ハッシュコンピュータが、
ａ）各語又は各語群について、上記不揮発性メモリに格納されたセキュリティコードに応じて、ハッシュ関数を計算し、上記ハッシュを上記語又は上記語群に結び付けて上記第２のメモリに格納し、
ｂ）上記第２のメモリから格納された語又は群を読み出し、読み出された上記語又は読み出された上記語群について、上記セキュリティコードを用いてハッシュ関数を再計算し、再計算された上記ハッシュを格納された上記ハッシュと比較し、
ｃ）再計算された上記ハッシュと格納された上記ハッシュとが、特定の関係にある場合のみ、読み出された上記語又は読み出された上記語群を、上記データ処理設備に処理させるように配置されている項目２３）に記載の装置。
【0134】
２５）上記ハッシュコンピュータが、上記集積回路における回路である項目２４）に記載の装置。
【0135】
２６）上記集積回路の上記不揮発性メモリが、ワンタイム・プログラマブル・メモリである項目１２）から２５）のいずれか一項に記載の装置。
【0136】
２７）上記第１のメモリに格納された上記又は各データセットが、対応するデジタル署名によって、暗号保護されている項目１２）から２６）のいずれか一項に記載の装置。
【0137】
２８）上記第１のメモリに格納された上記又は各データセットが、対応するデジタル署名によって、上記量子乱数生成器の少なくとも１つの乱数を用いて、暗号保護されている項目１２）から２８）のいずれか一項に記載の装置。
【0138】
２９）上記量子乱数生成器（２８）の少なくとも１つの乱数を少なくとも部分的に用いて上記装置が生成したセキュリティコードが、上記集積回路の上記不揮発性メモリに格納されている項目２７）又は２８）に記載の装置。
【0139】
３０）上記装置が、上記集積回路の上記不揮発性メモリに格納されたセキュリティコードを参照して、上記データセットのデジタル署名を認証するように構成されている項目２７）から２９）のいずれか一項に記載の装置。
【0140】
３１）データ処理装置であって、
上記データ処理装置が、集積回路を備え、
上記集積回路が、データプロセッサを有し、
上記集積回路が、不揮発性メモリを有し、
上記不揮発性メモリが、少なくとも１つのセキュリティコードを格納し、
上記集積回路が、ハッシュコンピュータを有し、
上記集積回路が、上記集積回路の境界において、インターフェースを有し、
上記集積回路が、量子乱数生成器を有し、
上記集積回路及び上記量子乱数生成器が、半導体結晶内に作製されており、
上記半導体結晶が、表面４６を有し、
上記半導体結晶が、上記表面４６の下方に半導体材料を有し、
上記半導体結晶の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面３６の典型的には構造化され透明な電気絶縁層３４の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に光子４７を放出し、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記ファイバー５０の内部からの上記光４９が、上記表面４６から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４５の装置部分に達するように、上記光ファイバ５０が、上記第２のＳＰＡＤダイオード４５を照射し、
上記第１のＳＰＡＤダイオード４４、上記第２のＳＰＡＤダイオード４５及び上記光ファイバ５０が、上記量子乱数生成器２８の一部であるデータ処理装置。
上記データ処理装置が、集積回路を備え、
上記集積回路が、データプロセッサを有し、
上記集積回路が、不揮発性メモリを有し、
上記不揮発性メモリが、少なくとも１つのセキュリティコードを格納し、
上記集積回路が、ハッシュコンピュータを有し、
上記集積回路が、上記集積回路の境界において、インターフェースを有し、
上記集積回路が、量子乱数生成器を有し、
上記集積回路及び上記量子乱数生成器が、半導体結晶内に作製されており、
上記半導体結晶が、表面４６を有し、
上記半導体結晶が、上記表面４６の下方に半導体材料を有し、
上記半導体結晶の上記表面４６が、金属化積層を有し、
上記金属化積層が、典型的には構造化され光学的に透明な電気絶縁層３４を有し、
上記表面３６の典型的には構造化され透明な電気絶縁層３４の少なくとも一部が、上記光ファイバ５０を構成し、
上記第１のＳＰＡＤダイオード４４が、上記半導体基板の上記半導体材料から、上記光ファイバ５０に光子４７を放出し、
上記少なくとも１つの光ファイバ５０が、そのような光子４８を上記第２のＳＰＡＤダイオード４５に搬送し、
上記ファイバー５０の内部からの上記光４９が、上記表面４６から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード４５の装置部分に達するように、上記光ファイバ５０が、上記第２のＳＰＡＤダイオード４５を照射し、
上記第１のＳＰＡＤダイオード４４、上記第２のＳＰＡＤダイオード４５及び上記光ファイバ５０が、上記量子乱数生成器２８の一部であるデータ処理装置。
【0141】
３２）上記データプロセッサ及び／又は上記データ処理装置の別の装置部分が、上記量子乱数生成器の少なくとも１つの乱数を用いて、データを暗号化または復号化する項目３１）に記載のデータ処理装置。
【0142】
３３）上記データ処理装置が、メモリを備え、
上記メモリが、上記プロセッサに使用される際のデータを格納し、
上記メモリが、上記データプロセッサに連結されていることで、上記データプロセッサから語を受信し、上記データプロセッサに語を供給する項目３１）又は３２）に記載のデータ処理装置。
上記メモリが、上記プロセッサに使用される際のデータを格納し、
上記メモリが、上記データプロセッサに連結されていることで、上記データプロセッサから語を受信し、上記データプロセッサに語を供給する項目３１）又は３２）に記載のデータ処理装置。
【0143】
３４）上記メモリが、上記集積回路の外部にあり、
上記メモリが、上記集積回路の境界において、上記インターフェースを介して上記データプロセッサに連結されていることで、上記データプロセッサから語を受信し、上記データプロセッサに語を供給する項目３１）から３３）のいずれか一項に記載のデータ処理装置。
上記メモリが、上記集積回路の境界において、上記インターフェースを介して上記データプロセッサに連結されていることで、上記データプロセッサから語を受信し、上記データプロセッサに語を供給する項目３１）から３３）のいずれか一項に記載のデータ処理装置。
【0144】
３５）上記データプロセッサ及び上記ハッシュコンピュータが、
ａ）各語について、上記不揮発性メモリに格納されたセキュリティコードに応じて、ハッシュ関数を計算し、上記ハッシュを上記語に結び付けて格納し、
ｂ）上記メモリから格納された語を読み出し、読み出された各語について、上記セキュリティコードを用いてハッシュ関数を再計算し、再計算された上記ハッシュ値を格納された上記ハッシュ値と比較し、
ｃ）再計算された上記ハッシュと格納された上記ハッシュとが、予め設定された関係を有する場合のみ、読み出された上記語を、上記データ処理設備に処理させるように構成されている項目３１）から３４）のいずれか一項に記載のデータ処理装置。
ａ）各語について、上記不揮発性メモリに格納されたセキュリティコードに応じて、ハッシュ関数を計算し、上記ハッシュを上記語に結び付けて格納し、
ｂ）上記メモリから格納された語を読み出し、読み出された各語について、上記セキュリティコードを用いてハッシュ関数を再計算し、再計算された上記ハッシュ値を格納された上記ハッシュ値と比較し、
ｃ）再計算された上記ハッシュと格納された上記ハッシュとが、予め設定された関係を有する場合のみ、読み出された上記語を、上記データ処理設備に処理させるように構成されている項目３１）から３４）のいずれか一項に記載のデータ処理装置。
【0145】
３６）データ処理手段と、少なくとも１つのセキュリティコードを格納する不揮発性メモリ手段とを有する集積回路と、
データを格納する第１の手段と、
上記集積回路の一部である量子乱数生成器２８とを備える装置であって、
上記データが、少なくとも１つの認証コードにより、第１のフォーマットで暗号保護されており、
上記量子乱数生成器が、第１のＳＰＡＤダイオード４４と第２のＳＰＡＤダイオード４５とを有し、上記第１のＳＰＡＤダイオード４４と上記第２のＳＰＡＤダイオード４５とが、上記集積回路の上記半導体基板の外部で上記集積回路の上記表面上に作製されている光ファイバ５０を介して、互いに連結されている、又は連結可能であり、
上記装置が、日付又は上記認証コードの暗号化又は復号化のため、上記量子乱数生成器２８の少なくとも１つの乱数を、少なくとも一時的に利用する装置。
データを格納する第１の手段と、
上記集積回路の一部である量子乱数生成器２８とを備える装置であって、
上記データが、少なくとも１つの認証コードにより、第１のフォーマットで暗号保護されており、
上記量子乱数生成器が、第１のＳＰＡＤダイオード４４と第２のＳＰＡＤダイオード４５とを有し、上記第１のＳＰＡＤダイオード４４と上記第２のＳＰＡＤダイオード４５とが、上記集積回路の上記半導体基板の外部で上記集積回路の上記表面上に作製されている光ファイバ５０を介して、互いに連結されている、又は連結可能であり、
上記装置が、日付又は上記認証コードの暗号化又は復号化のため、上記量子乱数生成器２８の少なくとも１つの乱数を、少なくとも一時的に利用する装置。
【0146】
３７）上記装置が、特に上記集積回路の外部に、データを格納するための第２の機器を備え、
上記装置が、上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送する手段を備えることで、上記データプロセッサが、上記第２のメモリから上記データにアクセスでき、
上記装置が、上記不揮発性メモリに格納されたセキュリティコードを用いた転送中に、上記第１のメモリから読み出された上記データを認証する手段を備え、
上記装置が、上記データが認証されたときに、少なくとも１つの認証コードを有する暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに第２のフォーマットで適用する手段を備え、
上記装置が、保護された上記データを、上記第２のフォーマットで上記第２のメモリに格納する手段を備える項目３６）に記載の装置。
上記装置が、上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送する手段を備えることで、上記データプロセッサが、上記第２のメモリから上記データにアクセスでき、
上記装置が、上記不揮発性メモリに格納されたセキュリティコードを用いた転送中に、上記第１のメモリから読み出された上記データを認証する手段を備え、
上記装置が、上記データが認証されたときに、少なくとも１つの認証コードを有する暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに第２のフォーマットで適用する手段を備え、
上記装置が、保護された上記データを、上記第２のフォーマットで上記第２のメモリに格納する手段を備える項目３６）に記載の装置。
【0147】
３８）上記装置が、量子乱数生成器４００を備え、
上記量子乱数生成器が、装置部分として、
第１のＳＰＡＤダイオード４０４．１と、
第２のＳＰＡＤダイオード４０４．３と、
上記第１のＳＰＡＤダイオード４０４．１と上記第２のＳＰＡＤダイオード４０４．３とを光学的に連結する光ファイバ４０４．２と、
増幅器４０３及び／又はフィルタと、
アナログデジタル変換器４０３と、
コンパレータ４０４．２と、
時間デジタル変換器４０４．３と、
上記時間デジタル変換器４０３の出力値を第１及び第２の値に変換し、そこからランダムビットを生成するエントロピー抽出装置４０４．４とを有する特に項目１２）から３７）のいずれか一項に記載の装置。
上記量子乱数生成器が、装置部分として、
第１のＳＰＡＤダイオード４０４．１と、
第２のＳＰＡＤダイオード４０４．３と、
上記第１のＳＰＡＤダイオード４０４．１と上記第２のＳＰＡＤダイオード４０４．３とを光学的に連結する光ファイバ４０４．２と、
増幅器４０３及び／又はフィルタと、
アナログデジタル変換器４０３と、
コンパレータ４０４．２と、
時間デジタル変換器４０４．３と、
上記時間デジタル変換器４０３の出力値を第１及び第２の値に変換し、そこからランダムビットを生成するエントロピー抽出装置４０４．４とを有する特に項目１２）から３７）のいずれか一項に記載の装置。
【0148】
３９）上記装置が、上記量子乱数生成器４００の装置部分を監視するウォッチドッグ４０４．５を備える項目２７）に記載の装置。
【0149】
４０）上記装置が、アナログ信号のアナログ値を検出及び監視する電圧モニタ４１３を備える項目３８）及び３９）のいずれか一項に記載の装置。
【0150】
４１）上記装置が、特に線形帰還シフトレジスタ４０４．６の形で、疑似乱数生成器４０４．６を備える項目３８）から４０）のいずれか一項に記載の装置。
【0151】
４２）上記装置が、信号マルチプレクサを備え、この信号マルチプレクサが、エラーケースにおいて、上記エントロピー抽出装置の上記出力４１１の信号から、予備乱数生成器又は予備疑似乱数生成器４０４．６の信号に切り替える項目３８）から４１）のいずれか一項に記載の装置。
【0152】
４３）エラーケースにおいて、上記疑似乱数生成器４０４．６の開始値が、過去に正しく生成された上記量子乱数生成器４００のランダムビットに依存する項目３８）から４２）のいずれか一項に記載の装置。
【0153】
４４）少なくとも２つのＳＰＡＤダイオードを用いて、第１の高さクラス６０１のパルスと、第２の高さクラス６０２のパルスとを有するパルスシーケンスを、ランダムな間隔で生成する工程と、
切断レベル６０３，４０４．１により、上記第１の高さクラス６０１のパルスを、上記第２の高さクラス６０２のパルスから分離する工程と、
上記第２の高さクラス６０２の第１のパルスと、この第１のパルスと異なる上記第２の高さクラス６０２の第２のパルスとの間の時間間隔の第１の値を検出する工程５０１と、
上記第１のパルスと異なる上記第２の高さクラス６０２の第３のパルスと、上記第１のパルス、上記第２のパルス及び上記第３のパルスと異なる上記第２の高さクラス６０２の第４のパルスとの間の時間間隔の第２の値を検出する工程５０１と、
上記第１の値を上記第２の値と比較する工程５０２と、
上記第１の値が上記第２の値より大きい場合に、ランダムビットとして、第１の論理値を出力する工程５０３と、
上記第１の値が上記第２の値より小さい場合に、上記ランダムビットとして、上記第１の論理値と異なる第２の論理値を出力する工程５０３とを備えるランダムビットの生成方法。
切断レベル６０３，４０４．１により、上記第１の高さクラス６０１のパルスを、上記第２の高さクラス６０２のパルスから分離する工程と、
上記第２の高さクラス６０２の第１のパルスと、この第１のパルスと異なる上記第２の高さクラス６０２の第２のパルスとの間の時間間隔の第１の値を検出する工程５０１と、
上記第１のパルスと異なる上記第２の高さクラス６０２の第３のパルスと、上記第１のパルス、上記第２のパルス及び上記第３のパルスと異なる上記第２の高さクラス６０２の第４のパルスとの間の時間間隔の第２の値を検出する工程５０１と、
上記第１の値を上記第２の値と比較する工程５０２と、
上記第１の値が上記第２の値より大きい場合に、ランダムビットとして、第１の論理値を出力する工程５０３と、
上記第１の値が上記第２の値より小さい場合に、上記ランダムビットとして、上記第１の論理値と異なる第２の論理値を出力する工程５０３とを備えるランダムビットの生成方法。
【0154】
４５）ｍ個のランダムビットを有する量子乱数ＱＺの生成方法３７００であって、
１又は複数の第１のＳＰＡＤダイオード４０１．１，４４を用いて、単一光子から、ランダムな単一光子電流４７，４８，４９，４０１．２を生成する工程３７１０と、
上記半導体基板３９，３８と異なる光ファイバ５０，４０１．２を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達する工程３７２０と、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換する工程３７３０と、
上記検出信号を、調整済み検出信号に調整する工程３７４０と、
上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出との結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離する工程３７５０と、
第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出する工程３７６０と、
上記第１の時間間隔の値と上記第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程３６７０と、
算出された上記ランダムビットの数３６８０ｎが、生成される量子乱数ＱＺのランダムビットの所望の数ｍより小さい場合に、上記工程３７１０から３７７０を繰り返し、算出された上記ランダムビットの数３６８０ｎが、生成される上記量子乱数ＱＺのランダムビットの所望の数ｍ以上である場合に、量子乱数の生成プロセスを終了する工程とを備える方法３７００。
１又は複数の第１のＳＰＡＤダイオード４０１．１，４４を用いて、単一光子から、ランダムな単一光子電流４７，４８，４９，４０１．２を生成する工程３７１０と、
上記半導体基板３９，３８と異なる光ファイバ５０，４０１．２を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達する工程３７２０と、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換する工程３７３０と、
上記検出信号を、調整済み検出信号に調整する工程３７４０と、
上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出との結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離する工程３７５０と、
第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出する工程３７６０と、
上記第１の時間間隔の値と上記第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程３６７０と、
算出された上記ランダムビットの数３６８０ｎが、生成される量子乱数ＱＺのランダムビットの所望の数ｍより小さい場合に、上記工程３７１０から３７７０を繰り返し、算出された上記ランダムビットの数３６８０ｎが、生成される上記量子乱数ＱＺのランダムビットの所望の数ｍ以上である場合に、量子乱数の生成プロセスを終了する工程とを備える方法３７００。
【0155】
４６）データ処理手段と、少なくとも１つのセキュリティコードを格納する不揮発性メモリ手段とを有する集積回路と、
データを格納する第１の手段と、
上記集積回路の一部である量子乱数生成器２８とを備える装置であって、
上記データが、少なくとも１つの認証コードにより、第１のフォーマットで暗号保護されており、
上記量子乱数生成器が、第１のＳＰＡＤダイオード４４と第２のＳＰＡＤダイオード４５とを有し、上記第１のＳＰＡＤダイオード４４と上記第２のＳＰＡＤダイオード４５とが、上記集積回路の上記半導体基板の外部で上記集積回路の上記表面に作製されている光ファイバ５０を介して、互いに連結されている、又は連結可能であり、
上記装置が、日付又は上記認証コードの暗号化又は復号化のため、上記量子乱数生成器２８の少なくとも１つの乱数を、少なくとも一時的に利用する装置。
データを格納する第１の手段と、
上記集積回路の一部である量子乱数生成器２８とを備える装置であって、
上記データが、少なくとも１つの認証コードにより、第１のフォーマットで暗号保護されており、
上記量子乱数生成器が、第１のＳＰＡＤダイオード４４と第２のＳＰＡＤダイオード４５とを有し、上記第１のＳＰＡＤダイオード４４と上記第２のＳＰＡＤダイオード４５とが、上記集積回路の上記半導体基板の外部で上記集積回路の上記表面に作製されている光ファイバ５０を介して、互いに連結されている、又は連結可能であり、
上記装置が、日付又は上記認証コードの暗号化又は復号化のため、上記量子乱数生成器２８の少なくとも１つの乱数を、少なくとも一時的に利用する装置。
【0156】
４７）上記装置が、特に上記集積回路の外部に、データを格納するための第２の機器を備え、
上記装置が、上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送する手段を備えることで、上記データプロセッサが、上記第２のメモリから上記データにアクセスでき、
上記装置が、上記不揮発性メモリに格納されたセキュリティコードを用いた転送中に、上記第１のメモリから読み出された上記データを認証する手段を備え、
上記装置が、上記データが認証されたときに、少なくとも１つの認証コードを有する暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに第２のフォーマットで適用する手段を備え、
上記装置が、保護された上記データを、上記第２のフォーマットで上記第２のメモリに格納する手段を備える項目４６）に記載の装置。
上記装置が、上記第１のメモリから上記集積回路を介して上記第２のメモリにデータを転送する手段を備えることで、上記データプロセッサが、上記第２のメモリから上記データにアクセスでき、
上記装置が、上記不揮発性メモリに格納されたセキュリティコードを用いた転送中に、上記第１のメモリから読み出された上記データを認証する手段を備え、
上記装置が、上記データが認証されたときに、少なくとも１つの認証コードを有する暗号保護を、上記不揮発性メモリに格納されたセキュリティコードを用いて、認証された上記データに第２のフォーマットで適用する手段を備え、
上記装置が、保護された上記データを、上記第２のフォーマットで上記第２のメモリに格納する手段を備える項目４６）に記載の装置。
【0157】
４８）上記装置が、量子乱数生成器４００を備え、
上記量子乱数生成器が、装置部分として、
第１のＳＰＡＤダイオード４０４．１と、
第２のＳＰＡＤダイオード４０４．３と、
上記第１のＳＰＡＤダイオード４０４．１と上記第２のＳＰＡＤダイオード４０４．３とを光学的に連結する光ファイバ４０４．２と、
増幅器４０３及び／又はフィルタと、
アナログデジタル変換器４０３と、
コンパレータ４０４．２と、
時間デジタル変換器４０４．３と、
上記時間デジタル変換器４０３の出力値を第１及び第２の値に変換し、そこから上記乱数用のランダムビットを生成するエントロピー抽出装置４０４．４とを有する項目４６）又は４７）に記載の装置。
上記量子乱数生成器が、装置部分として、
第１のＳＰＡＤダイオード４０４．１と、
第２のＳＰＡＤダイオード４０４．３と、
上記第１のＳＰＡＤダイオード４０４．１と上記第２のＳＰＡＤダイオード４０４．３とを光学的に連結する光ファイバ４０４．２と、
増幅器４０３及び／又はフィルタと、
アナログデジタル変換器４０３と、
コンパレータ４０４．２と、
時間デジタル変換器４０４．３と、
上記時間デジタル変換器４０３の出力値を第１及び第２の値に変換し、そこから上記乱数用のランダムビットを生成するエントロピー抽出装置４０４．４とを有する項目４６）又は４７）に記載の装置。
【0158】
４９）上記装置が、上記量子乱数生成器４００の装置部分を監視するウォッチドッグ４０４．５を備える項目４８）に記載の装置。
【0159】
５０）上記装置が、アナログ信号のアナログ値を検出及び監視する電圧モニタ４１３を備える項目４８）及び４９）に記載の装置。
【0160】
５１）上記装置が、特に線形帰還シフトレジスタ４０４．６の形で、乱数生成器又は疑似乱数生成器４０４．６を備える項目４８）から５０）のいずれか一項に記載の装置。
【0161】
５２）上記装置が、信号マルチプレクサを備え、この信号マルチプレクサが、エラーケースにおいて、上記エントロピー抽出装置の上記出力４１１の信号から、予備乱数生成器又は予備疑似乱数生成器４０４．６の信号に切り替える項目４８）から５１）のいずれか一項に記載の装置。
【0162】
５３）エラーケースにおいて、上記疑似乱数生成器４０４．６の開始値が、過去に正しく生成された上記量子乱数生成器４００のランダムビットに依存する項目４８）から５２）のいずれか一項に記載の装置。
【0163】
５４）少なくとも２つのＳＰＡＤダイオードを用いて、第１の高さクラス６０１のパルスと、第２の高さクラス６０２のパルスとを有するパルスシーケンスを、ランダムな間隔で生成する工程と、
切断レベル６０３，４０４．１により、上記第１の高さクラス６０１のパルスを、上記第２の高さクラス６０２のパルスから分離する工程と、
上記第２の高さクラス６０２の第１のパルスと、この第１のパルスと異なる上記第２の高さクラス６０２の第２のパルスとの間の時間間隔の第１の値を検出する工程５０１と、
上記第１のパルスと異なる上記第２の高さクラス６０２の第３のパルスと、上記第１のパルス、上記第２のパルス及び上記第３のパルスと異なる上記第２の高さクラス６０２の第４のパルスとの間の時間間隔の第２の値を検出する工程５０１と、
上記第１の値を上記第２の値と比較する工程５０２と、
上記第１の値が上記第２の値より大きい場合に、ランダムビットとして、第１の論理値を出力する工程５０３と、
上記第１の値が上記第２の値より小さい場合に、上記ランダムビットとして、上記第１の論理値と異なる第２の論理値を出力する工程５０３とを備えるランダムビットの生成方法。
切断レベル６０３，４０４．１により、上記第１の高さクラス６０１のパルスを、上記第２の高さクラス６０２のパルスから分離する工程と、
上記第２の高さクラス６０２の第１のパルスと、この第１のパルスと異なる上記第２の高さクラス６０２の第２のパルスとの間の時間間隔の第１の値を検出する工程５０１と、
上記第１のパルスと異なる上記第２の高さクラス６０２の第３のパルスと、上記第１のパルス、上記第２のパルス及び上記第３のパルスと異なる上記第２の高さクラス６０２の第４のパルスとの間の時間間隔の第２の値を検出する工程５０１と、
上記第１の値を上記第２の値と比較する工程５０２と、
上記第１の値が上記第２の値より大きい場合に、ランダムビットとして、第１の論理値を出力する工程５０３と、
上記第１の値が上記第２の値より小さい場合に、上記ランダムビットとして、上記第１の論理値と異なる第２の論理値を出力する工程５０３とを備えるランダムビットの生成方法。
【0164】
５５）ｍ個のランダムビットを有する量子乱数ＱＺの生成方法３７００であって、
１又は複数の第１のＳＰＡＤダイオード４０１．１，５４を用いて、単一光子から、ランダムな単一光子電流４７，４８，４９，４０１．２を生成する工程３７１０と、
光ファイバ５０，４０１．２を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達する工程３７２０と、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換する工程３７３０と、
上記検出信号を、調整済み検出信号に調整する工程３７４０と、
上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出との結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離する工程３７５０と、
第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出する工程３７６０と、
上記第１の時間間隔の値と上記第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程３６７０と、
算出された上記ランダムビットの数３６８０ｎが、生成される量子乱数ＱＺのランダムビットの所望の数ｍより小さい場合に、上記工程３７１０から３７７０を繰り返し、算出された上記ランダムビットの数３６８０ｎが、生成される上記量子乱数ＱＺのランダムビットの所望の数ｍ以上である場合に、量子乱数の生成プロセスを終了する工程とを備える方法３７００。
１又は複数の第１のＳＰＡＤダイオード４０１．１，５４を用いて、単一光子から、ランダムな単一光子電流４７，４８，４９，４０１．２を生成する工程３７１０と、
光ファイバ５０，４０１．２を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達する工程３７２０と、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５を用いて、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換する工程３７３０と、
上記検出信号を、調整済み検出信号に調整する工程３７４０と、
上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出との結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離する工程３７５０と、
第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出する工程３７６０と、
上記第１の時間間隔の値と上記第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程３６７０と、
算出された上記ランダムビットの数３６８０ｎが、生成される量子乱数ＱＺのランダムビットの所望の数ｍより小さい場合に、上記工程３７１０から３７７０を繰り返し、算出された上記ランダムビットの数３６８０ｎが、生成される上記量子乱数ＱＺのランダムビットの所望の数ｍ以上である場合に、量子乱数の生成プロセスを終了する工程とを備える方法３７００。
【0165】
５６）量子乱数ＱＺの生成装置であって
単一光子から光量子プロセスに基づくランダムな単一光子電流４７，４８，４９，４０１．２を生成（３７１０）する１又は複数の第１のＳＰＡＤダイオード４０１．１，４４と、
１又は複数の第２のＳＰＡＤダイオード４０１．３，４５と、
上記半導体基板３９，３８と異なる光ファイバ５０，４０１．２であって、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達（３７２０）する光ファイバ５０，４０１．２とを備え、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５が、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換（３７３０）し、
信号処理装置、具体的には増幅器４０２が、上記検出信号を、調整済み検出信号に調整（３７４０）し、
コンパレータ４０４．０２又は同機能の装置が、上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離（３７５０）し、
時間デジタル変換器４０４．３が、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出（３７６０）し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出し、
エントロピー抽出装置４０４．４が、上記第１の時間間隔の値と第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出（３６７０）し、
有限オートマトン４０４．８が、上記ランダムビット４１１のビットデータストリームから、量子乱数ＱＺ４１７を生成する装置。
単一光子から光量子プロセスに基づくランダムな単一光子電流４７，４８，４９，４０１．２を生成（３７１０）する１又は複数の第１のＳＰＡＤダイオード４０１．１，４４と、
１又は複数の第２のＳＰＡＤダイオード４０１．３，４５と、
上記半導体基板３９，３８と異なる光ファイバ５０，４０１．２であって、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５に伝達（３７２０）する光ファイバ５０，４０１．２とを備え、
上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５が、上記ランダムな単一光子電流４７，４８，４９，４０１．２を、検出信号に変換（３７３０）し、
信号処理装置、具体的には増幅器４０２が、上記検出信号を、調整済み検出信号に調整（３７４０）し、
コンパレータ４０４．０２又は同機能の装置が、上記調整済み検出信号を閾値４０４．１と比較することにより、上記１又は複数の第１のＳＰＡＤダイオード４０１．１，４４のうち、１つの第１のＳＰＡＤダイオード４０１．１の放出と、上記１又は複数の第２のＳＰＡＤダイオード４０１．３，４５のうち、１つの第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号のパルスを、上記第２のＳＰＡＤダイオード４０１．３，４５の自然放出により発生する上記調整済み検出信号のパルスから分離（３７５０）し、
時間デジタル変換器４０４．３が、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出（３７６０）し、第１のＳＰＡＤダイオード４０１．１，４４及び第２のＳＰＡＤダイオード４０１．３，４５の放出の結合により発生する上記調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔を算出し、
エントロピー抽出装置４０４．４が、上記第１の時間間隔の値と第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出（３６７０）し、
有限オートマトン４０４．８が、上記ランダムビット４１１のビットデータストリームから、量子乱数ＱＺ４１７を生成する装置。
【符号の説明】
【0166】
１ 安全マイクロコントローラ
２ １又は複数の内部データバス
３ １又は複数の読み書きメモリＲＡＭ
４ １又は複数の書き込み可能な不揮発性メモリ。この不揮発性メモリは、例えば、ＥＥＰＲＯＭメモリ、フラッシュメモリ又はＯＴＰメモリを有することができる
５ ＲＯＭ等の１又は複数の純粋な読み取り専用不揮発性メモリ
６ １又は複数の書き込み可能及び／又は非書き込み可能な不揮発性メーカーメモリ。非書き込み可能なメーカーメモリの場合、このメーカーメモリは、例えばメーカーＲＯＭとすることができる
７ ＤＥＳ加速器及び／又はＡＥＳ加速器等の１又は複数の暗号アクセラレータ
８ １又は複数のメーカーメモリファイアウォール
１１ １又は複数のＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）
１２ １又は複数のクロック生成モジュール（英語：Ｃｌｏｃｋ Ｄｒｉｖｅｒ、ＣＬＫ）
１３ タイマーモジュール
１４ １又は複数の安全監視制御回路
１５ 量子プロセスに基づく生成器
１６ マイクロコントローラコア
１７ データインターフェース、具体的には、連続高速データをサポートするための１又は複数のＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）
２１ １又は複数の基本クロック生成器（ＣＬＫ）
２２ １又は複数のリセット回路
２３ 安全マイクロコントローラ用の動作電圧を与える電圧調節器付の１又は複数の電流供給又はＶｃｃ回路
２４ １又は複数の接地回路
２５ １又は複数の入出力回路
３０ 単一光子検出器のセンサ素子に使用される典型的なＳＰＡＤダイオード
３１ 典型的なＳＰＡＤダイオードのシャロートレンチアイソレーションＳＴＩ
３２ 典型的なＳＰＡＤダイオードのアノードコンタクト
３３ 典型的なＳＰＡＤダイオードのカソードコンタクト。典型的なＳＰＡＤダイオードのカソードコンタクトは、酸化インジウムスズ（ＩＴＯ）又は別の透明導電材料から作製されていることが好ましい
３４ 絶縁層
３４’ 絶縁層
３４” 絶縁層
３５ 第１の導電型の高ドープの第１の接合領域。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｎ＋ドープ領域とすることができる
３６ 第２の導電型の第１のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオード１８２０の半導体基板材料における低ドープ領域、つまりｐ－－ドープ領域とすることができる
３７ 第２の導電型の第２のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料における低ドープ領域、つまりｐ－ドープ領域とすることができる
３８ 第２の導電型のエピタキシャル層。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｐドープのエピタキシャル層とすることができる
３９ 第２の導電型を有する単結晶半導体ウェハの基材。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ｐドープの単結晶半導体ウェハとすることができる
４０ アノードコンタクトの下方の第２の導電型の第２のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｐ－ドープ領域とすることができる
４１ 第２の導電型の高ドープの第２の接合領域。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオード１８２０の半導体基板材料におけるｐ＋ドープ領域とすることができる
４２ 例えば酸化物等の絶縁体
４３ 光ファイバの金属カバー
４４ 第１のＳＰＡＤダイオード。第１のＳＰＡＤダイオードは、少なくとも一時的に、第２のＳＰＡＤダイオードに第１のＳＰＡＤダイオードの光子を照射するための光源として機能する
４５ 第２のＳＰＡＤダイオード。第２のＳＰＡＤダイオードは、例えば、少なくとも一時的に、第１のＳＰＡＤダイオードの光の光検出器として機能する
４６ 本出願におけるウェハの表面
４７ 表面に対して鉛直方向に、垂直かつ上方に発せられる第１のＳＰＡＤダイオードの光
４８ 第１のＳＰＡＤダイオードから光ファイバに垂直に射出される光の一部であって、光ファイバ内を水平に搬送される光
４９ 第１のＳＰＡＤダイオードから垂直光として光ファイバに発せられた後、光ファイバから第２のＳＰＡＤダイオードに水平に搬送される光であって、光ファイバから第２のＳＰＡＤダイオードに、表面に対して鉛直方向に、垂直かつ下方に射出される第１のＳＰＡＤダイオードの光
５０ 第１のＳＰＡＤダイオードの光子を、第２のＳＰＡＤダイオードに搬送するための光ファイバ。この光ファイバは、典型的なＳＰＡＤダイオードの回路上に、被覆酸化物又は他の光学的に透明な絶縁層から構成されている
５０’ 第１のＳＰＡＤダイオードの光子を第２のＳＰＡＤダイオードに搬送するための光ファイバ。この光ファイバは、典型的なＳＰＡＤダイオードの回路上に、被覆酸化物又は他の光学的に透明な絶縁層から構成されている。あるいは、積層され光学的に透明な２層の絶縁層（例えば、金属化積層）から構成されている
５１ コンタクト
５２ コンタクト
５３ 光ファイバの２層の電気絶縁性の絶縁層の間の平面
４００ 量子乱数生成器ＱＲＮＧ
４０１ エントロピー源
４０１．１ １又は複数の第１のＳＰＡＤダイオード
４０１．２ 光ファイバ
４０１．３ １又は複数の第２のＳＰＡＤダイオード
４０２ 高周波増幅器
４０３ アナログデジタル変換器（ＡＤＣ）
４０４ ＦＰＧＡを有する計測基板
４０４．１ 定数
４０４．２ コンパレータ
４０４．３ 時間デジタル変換器
４０４．４ エントロピー抽出装置４０４．４
４０４．５ ウォッチドッグ
４０４．６ 線形帰還シフトレジスタ。疑似乱数ビットシーケンスを生成するため、帰還は、単純な原始多項式であることが好ましい
４０４．７ 信号マルチプレクサ
４０４．８ 有限オートマトン
４０４．９ ＲＡＭ
４０４．１０ フィニッシュフラグ
４０４．１１ マイクロコントローラ
４０５ エントロピー源４０１の電圧信号
４０６ 高周波増幅器４０２の増幅器出力信号４０６
４０７ アナログデジタル変換器４０３のデジタルの１４ビット値４０７。他のビット幅も考えられる
４０８ 定数４０４．１の信号
４０９ コンパレータ４０４．２の出力信号４０９
４１０ 時間デジタル変換器４０４．３の出力４１０
４１１ エントロピー抽出４０４．４の出力
４１２ シードＳ
４１３ 電圧モニタ
４１４ 信号線
４１６ 選択信号
４１７ 疑似乱数信号線
４１８ ランダムデータ語
４１９ 量子乱数生成器４００の内部データバス。制御装置４の内部データバスであることが好ましい
４２０ 量子乱数生成器４００のウォッチドッグ４０４．５及びヒューズ１の制御装置４の割り込み信号
５００ エントロピー抽出方法のフロー図５００
５０１ 時間デジタル変換器４０４．３の出力４１０の第１の値と、時間デジタル変換器４０４．３の出力４１０の第２の値とを算出し、エントロピー抽出４０４．４のシフトレジスタに格納する第１の工程５０１
５０２ 第１の値を第２の値と比較する第２の工程
５０３ 第１の値及び第２の値を判定し、ランダムビットを生成する第３の工程
６０１ 第１のスパイク
６０２ 第２のスパイク
６０３ 切断レベル
３７００ ｍ個のランダムビットを有する量子乱数ＱＺの生成方法
３７１０ １又は複数の第１のＳＰＡＤダイオード（４０１．１，５４）を用いて、ランダムな単一光子電流（５７，５８，５９，４０１．２）を生成する工程
３７２０ 半導体基板（４９，４８）と異なる光ファイバ（４４，４０１．２）を用いて、ランダムな単一光子電流（５７，５８，５９，４０１．２）を、１又は複数の第２のＳＰＡＤダイオード（４０１．３，５５）に伝達する工程
３７３０ ランダムな単一光子電流（５７，５８，５９，４０１．２）から、エントロピー源４０１の電圧信号４０５の形で、検出信号に変換する工程。エントロピー源４０１は、第１のＳＰＡＤダイオード４０１．１、光ファイバ４０１．２及び第２のＳＰＡＤダイオード４０１．３を有することが好ましい
３７４０ 検出信号を、調整済み検出信号、具体的には、アナログデジタル変換器４０３のデジタルの１４ビット値４０７に調整する、具体的には、増幅、フィルタリング及び／又はアナログデジタル変換する工程
３７５０ 特にコンパレータ４０４．２において、調整済み検出信号を閾値と比較することにより、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号のパルスを、自然放出により発生する調整済み検出信号のパルスから分離し、特にコンパレータ４０４．２の対応する出力信号４０９を生成する工程
３７６０ 特に時間デジタル変換器４０４．３の出力４１０の第１の値と、時間デジタル変換器４０４．３の出力４１０の第２の値とを算出するため、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔の算出する工程
３６７０ 第１の時間間隔の値と第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程
３６８０ 本工程までに算出されたランダムビットの数ｎが、所望の量子乱数のランダムビットの所望の数ｍより小さい場合に、上述の工程を繰り返す。それ以外の場合は、ｍ個のランダムビットを有する量子乱数の生成プロセスを終了する
２ １又は複数の内部データバス
３ １又は複数の読み書きメモリＲＡＭ
４ １又は複数の書き込み可能な不揮発性メモリ。この不揮発性メモリは、例えば、ＥＥＰＲＯＭメモリ、フラッシュメモリ又はＯＴＰメモリを有することができる
５ ＲＯＭ等の１又は複数の純粋な読み取り専用不揮発性メモリ
６ １又は複数の書き込み可能及び／又は非書き込み可能な不揮発性メーカーメモリ。非書き込み可能なメーカーメモリの場合、このメーカーメモリは、例えばメーカーＲＯＭとすることができる
７ ＤＥＳ加速器及び／又はＡＥＳ加速器等の１又は複数の暗号アクセラレータ
８ １又は複数のメーカーメモリファイアウォール
１１ １又は複数のＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）
１２ １又は複数のクロック生成モジュール（英語：Ｃｌｏｃｋ Ｄｒｉｖｅｒ、ＣＬＫ）
１３ タイマーモジュール
１４ １又は複数の安全監視制御回路
１５ 量子プロセスに基づく生成器
１６ マイクロコントローラコア
１７ データインターフェース、具体的には、連続高速データをサポートするための１又は複数のＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）
２１ １又は複数の基本クロック生成器（ＣＬＫ）
２２ １又は複数のリセット回路
２３ 安全マイクロコントローラ用の動作電圧を与える電圧調節器付の１又は複数の電流供給又はＶｃｃ回路
２４ １又は複数の接地回路
２５ １又は複数の入出力回路
３０ 単一光子検出器のセンサ素子に使用される典型的なＳＰＡＤダイオード
３１ 典型的なＳＰＡＤダイオードのシャロートレンチアイソレーションＳＴＩ
３２ 典型的なＳＰＡＤダイオードのアノードコンタクト
３３ 典型的なＳＰＡＤダイオードのカソードコンタクト。典型的なＳＰＡＤダイオードのカソードコンタクトは、酸化インジウムスズ（ＩＴＯ）又は別の透明導電材料から作製されていることが好ましい
３４ 絶縁層
３４’ 絶縁層
３４” 絶縁層
３５ 第１の導電型の高ドープの第１の接合領域。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｎ＋ドープ領域とすることができる
３６ 第２の導電型の第１のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオード１８２０の半導体基板材料における低ドープ領域、つまりｐ－－ドープ領域とすることができる
３７ 第２の導電型の第２のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料における低ドープ領域、つまりｐ－ドープ領域とすることができる
３８ 第２の導電型のエピタキシャル層。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｐドープのエピタキシャル層とすることができる
３９ 第２の導電型を有する単結晶半導体ウェハの基材。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ｐドープの単結晶半導体ウェハとすることができる
４０ アノードコンタクトの下方の第２の導電型の第２のドープウェル。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオードの半導体基板材料におけるｐ－ドープ領域とすることができる
４１ 第２の導電型の高ドープの第２の接合領域。ｐドープウェハ材料を用いたＣＭＯＳ技術においては、例えば、ＳＰＡＤダイオード１８２０の半導体基板材料におけるｐ＋ドープ領域とすることができる
４２ 例えば酸化物等の絶縁体
４３ 光ファイバの金属カバー
４４ 第１のＳＰＡＤダイオード。第１のＳＰＡＤダイオードは、少なくとも一時的に、第２のＳＰＡＤダイオードに第１のＳＰＡＤダイオードの光子を照射するための光源として機能する
４５ 第２のＳＰＡＤダイオード。第２のＳＰＡＤダイオードは、例えば、少なくとも一時的に、第１のＳＰＡＤダイオードの光の光検出器として機能する
４６ 本出願におけるウェハの表面
４７ 表面に対して鉛直方向に、垂直かつ上方に発せられる第１のＳＰＡＤダイオードの光
４８ 第１のＳＰＡＤダイオードから光ファイバに垂直に射出される光の一部であって、光ファイバ内を水平に搬送される光
４９ 第１のＳＰＡＤダイオードから垂直光として光ファイバに発せられた後、光ファイバから第２のＳＰＡＤダイオードに水平に搬送される光であって、光ファイバから第２のＳＰＡＤダイオードに、表面に対して鉛直方向に、垂直かつ下方に射出される第１のＳＰＡＤダイオードの光
５０ 第１のＳＰＡＤダイオードの光子を、第２のＳＰＡＤダイオードに搬送するための光ファイバ。この光ファイバは、典型的なＳＰＡＤダイオードの回路上に、被覆酸化物又は他の光学的に透明な絶縁層から構成されている
５０’ 第１のＳＰＡＤダイオードの光子を第２のＳＰＡＤダイオードに搬送するための光ファイバ。この光ファイバは、典型的なＳＰＡＤダイオードの回路上に、被覆酸化物又は他の光学的に透明な絶縁層から構成されている。あるいは、積層され光学的に透明な２層の絶縁層（例えば、金属化積層）から構成されている
５１ コンタクト
５２ コンタクト
５３ 光ファイバの２層の電気絶縁性の絶縁層の間の平面
４００ 量子乱数生成器ＱＲＮＧ
４０１ エントロピー源
４０１．１ １又は複数の第１のＳＰＡＤダイオード
４０１．２ 光ファイバ
４０１．３ １又は複数の第２のＳＰＡＤダイオード
４０２ 高周波増幅器
４０３ アナログデジタル変換器（ＡＤＣ）
４０４ ＦＰＧＡを有する計測基板
４０４．１ 定数
４０４．２ コンパレータ
４０４．３ 時間デジタル変換器
４０４．４ エントロピー抽出装置４０４．４
４０４．５ ウォッチドッグ
４０４．６ 線形帰還シフトレジスタ。疑似乱数ビットシーケンスを生成するため、帰還は、単純な原始多項式であることが好ましい
４０４．７ 信号マルチプレクサ
４０４．８ 有限オートマトン
４０４．９ ＲＡＭ
４０４．１０ フィニッシュフラグ
４０４．１１ マイクロコントローラ
４０５ エントロピー源４０１の電圧信号
４０６ 高周波増幅器４０２の増幅器出力信号４０６
４０７ アナログデジタル変換器４０３のデジタルの１４ビット値４０７。他のビット幅も考えられる
４０８ 定数４０４．１の信号
４０９ コンパレータ４０４．２の出力信号４０９
４１０ 時間デジタル変換器４０４．３の出力４１０
４１１ エントロピー抽出４０４．４の出力
４１２ シードＳ
４１３ 電圧モニタ
４１４ 信号線
４１６ 選択信号
４１７ 疑似乱数信号線
４１８ ランダムデータ語
４１９ 量子乱数生成器４００の内部データバス。制御装置４の内部データバスであることが好ましい
４２０ 量子乱数生成器４００のウォッチドッグ４０４．５及びヒューズ１の制御装置４の割り込み信号
５００ エントロピー抽出方法のフロー図５００
５０１ 時間デジタル変換器４０４．３の出力４１０の第１の値と、時間デジタル変換器４０４．３の出力４１０の第２の値とを算出し、エントロピー抽出４０４．４のシフトレジスタに格納する第１の工程５０１
５０２ 第１の値を第２の値と比較する第２の工程
５０３ 第１の値及び第２の値を判定し、ランダムビットを生成する第３の工程
６０１ 第１のスパイク
６０２ 第２のスパイク
６０３ 切断レベル
３７００ ｍ個のランダムビットを有する量子乱数ＱＺの生成方法
３７１０ １又は複数の第１のＳＰＡＤダイオード（４０１．１，５４）を用いて、ランダムな単一光子電流（５７，５８，５９，４０１．２）を生成する工程
３７２０ 半導体基板（４９，４８）と異なる光ファイバ（４４，４０１．２）を用いて、ランダムな単一光子電流（５７，５８，５９，４０１．２）を、１又は複数の第２のＳＰＡＤダイオード（４０１．３，５５）に伝達する工程
３７３０ ランダムな単一光子電流（５７，５８，５９，４０１．２）から、エントロピー源４０１の電圧信号４０５の形で、検出信号に変換する工程。エントロピー源４０１は、第１のＳＰＡＤダイオード４０１．１、光ファイバ４０１．２及び第２のＳＰＡＤダイオード４０１．３を有することが好ましい
３７４０ 検出信号を、調整済み検出信号、具体的には、アナログデジタル変換器４０３のデジタルの１４ビット値４０７に調整する、具体的には、増幅、フィルタリング及び／又はアナログデジタル変換する工程
３７５０ 特にコンパレータ４０４．２において、調整済み検出信号を閾値と比較することにより、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号のパルスを、自然放出により発生する調整済み検出信号のパルスから分離し、特にコンパレータ４０４．２の対応する出力信号４０９を生成する工程
３７６０ 特に時間デジタル変換器４０４．３の出力４１０の第１の値と、時間デジタル変換器４０４．３の出力４１０の第２の値とを算出するため、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号の連続する２つのパルスからなる第１の対の第１のパルスと第２のパルスとの間の第１の時間間隔を算出し、第１のＳＰＡＤダイオード４０１．１及び第２のＳＰＡＤダイオード４０１．３の放出の結合により発生する調整済み検出信号の連続する２つのパルスからなる第２の対の第３のパルスと第４のパルスとの間の第２の時間間隔の算出する工程
３６７０ 第１の時間間隔の値と第２の時間間隔の値とを比較することにより、ランダムビットのビット値を算出する工程
３６８０ 本工程までに算出されたランダムビットの数ｎが、所望の量子乱数のランダムビットの所望の数ｍより小さい場合に、上述の工程を繰り返す。それ以外の場合は、ｍ個のランダムビットを有する量子乱数の生成プロセスを終了する
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2024-07-17
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
自動車内の装置を制御するためのマイクロコントローラであって、半導体基板と、
複数の記憶素子と、
少なくとも１つの内部バス（２）と、
少なくともマイクロコントローラコア（１６）と、
１又は複数のデータインターフェースと、
少なくとも１つの量子プロセスに基づく真性乱数生成器（１５）とを備え、
上記記憶素子が、上記内部バス（２）に接続されており、
上記データインターフェースが、上記内部バス（２）に接続されており、
上記量子プロセスに基づく生成器（１５）が、上記内部バス（２）に接続されており、
上記マイクロコントローラコア（１６）が、上記内部バス（２）に接続されており、
上記量子プロセスに基づく生成器（１５）が、特に上記マイクロコントローラコア（１６）の要求に応じて、乱数を生成し、
上記量子プロセスに基づく生成器（１５）が、上記乱数を供給し、
上記マイクロコントローラコア（１６）が、上記記憶素子の１又は複数からのプログラムと、上記乱数とを用いて、キーを生成し、
上記マイクロコントローラコア（１６）が、上記記憶素子の１又は複数からのプログラムと、上記キーとを用いて、上記データインターフェースを介して外部装置と、又は内部でやり取りされるデータを暗号化及び復号化し、
上記半導体基板が、ここに挙げた上記安全マイクロコントローラ（１）のサブ装置を一体に有し、
上記量子プロセスに基づく生成器（１５）が、光量子信号用の光源として、少なくとも１つの第１のＳＰＡＤダイオード（４４）を有し、
上記量子プロセスに基づく生成器（１５）が、上記光量子信号の受信用の光検出器として、少なくとも１つの第２のＳＰＡＤダイオード（４５）を有し、
上記量子プロセスに基づく生成器（１５）が、少なくとも１つの処理回路を有し、
上記少なくとも１つの第１のＳＰＡＤダイオード（４４）を、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）に光学的に連結するため、上記量子プロセスに基づく生成器（１５）が、少なくとも１つの光ファイバ（５０）を有し、
光（４４）を発するための電気エネルギーを、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）に供給するため、上記量子に基づく生成器（１５）が、動作回路を有し、
上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の信号を検出し、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の上記信号から乱数を形成し、上記マイクロコントローラコア（１６）に上記乱数を供給するため、上記量子に基づく生成器（１５）が、処理回路を有し、
上記半導体基板が、表面（４６）を有し、
上記半導体基板が、上記表面（４６）の下方に半導体材料を有し、
上記半導体基板の上記表面（４６）が、金属化積層を有し、
上記金属化積層が、上記半導体基板の上記表面（４６）上に設けられている電気絶縁層（３４）であって、典型的には、構造化され光学的に透明な電気絶縁層（３４）を有し、
上記透明な電気絶縁層（３４）の少なくとも一部が、上記少なくとも１つの光ファイバ（５０）を構成し、
上記第１のＳＰＡＤダイオード（４４）が、上記半導体基板の上記半導体材料から、上記光ファイバ（５０）に光子（４７）を放出し、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に搬送することを特徴とするマイクロコントローラ。
【請求項2】
上記少なくとも１つの第２のＳＰＡＤダイオード（４５）のエミッション信号が、第１のスパイク（６０１）と、この第１のスパイク（６０１）より大きい第２のスパイク（６０２）とを有し、上記第１及び第２のスパイク（６０１，６０２）が、それぞれ予め設定可能な基準値（４０４．１，６０３）より大きく、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の誘導光子放出が同時に起こることなく、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の自然光子放出により、上記第１のスパイク（６０１）が発生し、自然光子放出と、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）の光子を受信することで誘導される上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の光子放出とが同時に生じることにより、上記第２のスパイク（６０２）が発生し、上記量子プロセスに基づく生成器（１５）の上記処理回路が、上記第２のスパイク（６０２）の時間間隔を閾値と比較することにより、又は上記第２のスパイク（６０２）の時間間隔同士を比較することにより、上記乱数の生成用のビットとして、第１の論理値又は第２の論理値を生成することを特徴とする請求項１に記載のマイクロコントローラ。
【請求項3】
上記処理回路が、２つのスパイク（６０２）の時間間隔を閾値と比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、上記時間間隔が上記閾値より小さい場合に、上記第１の論理値を上記乱数のビットとして出力し、上記時間間隔が上記閾値より大きい場合に、上記第２の論理値を上記乱数のビットとして出力することを特徴とする請求項２に記載のマイクロコントローラ。
【請求項4】
上記処理回路が、異なる対の第２のスパイク（６０２）の上記第２のスパイク（６０２）の時間間隔同士を比較することにより、上記第１の論理値又は上記第２の論理値を生成し、上記処理回路が、最後に現れた第２のスパイク（６０２）の時間間隔が、例えば、最後から２番目の第２のスパイク（６０２）と最後から３番目の第２のスパイク（６０２）との間の時間間隔又は別の一対の先行する第２のスパイク（６０２）間の時間間隔より小さい場合に、上記第１の論理値を上記乱数の生成用のビットとして出力し、上記最後に現れた第２のスパイク（６０２）の時間間隔が、例えば、上記最後から２番目の第２のスパイク（６０２）と上記最後から３番目の第２のスパイク（６０２）との間の時間間隔又は別の一対の先行する第２のスパイク（６０）間の時間間隔より大きい場合に、上記第２の論理値を上記乱数の生成用のビットとして出力することを特徴とする請求項２に記載のマイクロコントローラ。
【請求項5】
第１のＳＰＡＤダイオード（４４）と第２のＳＰＡＤダイオード（４５）とからなる対を複数備え、上記第２のＳＰＡＤダイオード（４５）の上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項6】
第１のＳＰＡＤダイオード（４４）と第２のＳＰＡＤダイオード（４５）とからなる対を備え、上記処理回路が、上記乱数の生成用のビットの上記論理値を連続的に出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項7】
単一の第１のＳＰＡＤダイオード（４４）と、この単一のＳＰＡＤダイオード（４４）に光学的に連結されている複数の第２のＳＰＡＤダイオード（４５）とを備え、上記第２のＳＰＡＤダイオード（４５）の上記エミッション信号が、上記処理回路に供給可能であり、上記処理回路が、各第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いて、上記乱数の生成用のビットの別の１つを出力することを特徴とする請求項１から４のいずれか一項に記載のマイクロコントローラ。
【請求項8】
エラー検出ユニットと、疑似乱数生成器とを備え、上記エラー検出ユニットが、上記量子プロセスに基づく生成器（１５）の光量子プロセスに関わる構成要素の機能におけるエラー又は上記処理回路のエラーを検出した場合に、上記量子に基づく生成器（１５）の上記処理回路が、上記少なくとも１つの第２のＳＰＡＤダイオード（４５）の上記エミッション信号を用いた上記乱数の生成用のビットの出力から、上記疑似乱数生成器により生成される疑似乱数の生成用のビットの出力に切り替えることを特徴とする請求項１から７のいずれか一項に記載のマイクロコントローラ。
【請求項9】
上記エラー検出ユニットが、エラーを検出した際に、特にそのエラーの種類及び／又は原因を表すエラー信号を出力することを特徴とする請求項８に記載のマイクロコントローラ。
【請求項10】
上記記憶素子が、１又は複数の読み書きメモリＲＡＭ（３）、１又は複数の書き込み可能な不揮発性メモリ（具体的には、ＥＥＰＲＯＭメモリ（４）、フラッシュメモリ（４）及び／又はワンタイムプログラマブル（ＯＴＰ）メモリ（４））、１又は複数の純粋な読み取り専用メモリ及び／又は１又は複数の不揮発性メーカーメモリ（具体的には、１又は複数のメーカーＲＯＭ（６）、１又は複数のメーカーＥＥＰＲＯＭ及び／又は１又は複数のメーカーフラッシュメモリ）を有することを特徴とする請求項１から９のいずれか一項に記載のマイクロコントローラ。
【請求項11】
上記メーカーＲＯＭ（６）が、ブートソフトウェアを有することを特徴とする請求項１０に記載のマイクロコントローラ。
【請求項12】
上記メーカーメモリ（６）と上記内部バス（２）との間に、メーカーメモリファイアウォール（８）を備えることを特徴とする請求項１から１１のいずれか一項に記載のマイクロコントローラ。
【請求項13】
基本クロック生成器（２１）（ＣＬＫ）、クロック生成回路（１２）、
リセット回路（２２）、
上記動作電圧を与える電圧調節器付の電流供給又はＶｃｃ回路（２３）、
接地回路（２４）、
入出力回路（２５）及び／又は
１又は複数の処理モジュールのうち、１又は複数の構成要素を備え、
上記処理モジュールが、上記内部バス（２）と通信し、
上記処理モジュールが、
ＣＲＣモジュール（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）（１１）、
クロック生成モジュール（１２）、
ＤＥＳ加速器及び／又はＡＥＳ加速器（７）を有するモジュール、
１又は複数のタイマーモジュール（１３）、
安全監視制御回路（１４）及び
データインターフェース、具体的にはＵｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ Ｔｒａｎｓｍｉｔｔｅｒ（ＵＡＲＴ）（１７）のうち、１又は複数のモジュールを有することを特徴とする請求項１から１２のいずれか一項に記載のマイクロコントローラ。
【請求項14】
光（４９）が上記光ファイバ（５０）の内部から上記半導体基板の上記半導体材料に再入射し、そこで上記第２のＳＰＡＤダイオード（４５）の装置部分に達するように、上記光ファイバ（５０）が、上記第２のＳＰＡＤダイオード（４５）を照射することを特徴とする請求項１３に記載のマイクロコントローラ。
【請求項15】
上記少なくとも１つの動作回路が、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）に、少なくとも一時的に電気エネルギーを供給し、上記少なくとも１つの第１のＳＰＡＤダイオード（４４）が、十分な電気エネルギーを供給されると、上記少なくとも１つの光ファイバ（５０）に光子（４７）を与え、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に搬送し、
上記少なくとも１つの光ファイバ（５０）が、そのような光子（４８）を上記第２のＳＰＡＤダイオード（４５）に放出することを特徴とする請求項１から１４のいずれか一項に記載のマイクロコントローラ。
【請求項16】
上記１つのデータバスインターフェースが、有線の自動車用データバスインターフェースである、又は上記複数のデータバスインターフェースのうち、１又は複数のデータバスインターフェースが、有線の自動車用データバスインターフェースであることを特徴とする請求項１から１５のいずれか一項に記載のマイクロコントローラ。
【請求項17】
上記１又は複数の有線の自動車用データバスインターフェースが、ＣＡＮデータバスインターフェース、
ＣＡＮ－ＦＤデータバスインターフェース、
ＦｌｅｘＲａｙデータバスインターフェース、
ＰＳＩ５データバスインターフェース、
ＤＳＩ３データバスインターフェース、
ＬＩＮデータバスインターフェース、
イーサネットデータバスインターフェース、
ＬＩＮデータバスインターフェース及び／又は
ＭＥＬＩＢＵＳデータバスインターフェースとして形成されていることを特徴とする請求項１６に記載のマイクロコントローラ。
【請求項18】
上記１つのデータバスインターフェースが、無線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、無線のデータバスインターフェースであることを特徴とする請求項１から１７のいずれか一項に記載のマイクロコントローラ。
【請求項19】
上記１又は複数の無線のデータバスインターフェースが、ＷＬＡＮインターフェース、
移動体通信インターフェース及び／又は
Ｂｌｕｅｔｏｏｔｈインターフェースとして形成されていることを特徴とする請求項１８に記載のマイクロコントローラ。
【請求項20】
上記１つのデータバスインターフェースが、有線のデータバスインターフェースである、又は上記複数のデータインターフェースのうち、１又は複数のデータバスインターフェースが、有線のデータバスインターフェースであることを特徴とする請求項１から１９のいずれか一項に記載のマイクロコントローラ。
【請求項21】
上記１又は複数の有線のデータバスインターフェースが、ＫＮＸデータバスインターフェース、
ＥＩＢデータバスインターフェース、
ＤＡＬＩ（登録商標）データバスインターフェース及び／又は
ＰＲＯＦＩＢＵＳデータバスインターフェースとして形成されていることを特徴とする請求項２０に記載のマイクロコントローラ。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図10】
【国際調査報告】