特表 2024-545792 ミスアライメントデータを扱うための処理装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-11

(54)【発明の名称】ミスアライメントデータを扱うための処理装置

(51)【国際特許分類】

   G06F 9/34 20180101AFI20241204BHJP

【ＦＩ】

G06F9/34 320C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024539743

(86)(22)【出願日】2022-10-10

(85)【翻訳文提出日】2024-08-23

(86)【国際出願番号】 EP2022078050

(87)【国際公開番号】W WO2023126087

(87)【国際公開日】2023-07-06

(31)【優先権主張番号】2119133.3

(32)【優先日】2021-12-31

(33)【優先権主張国・地域又は機関】GB

(81)【指定国・地域】

(71)【出願人】

【識別番号】518371892

【氏名又は名称】グラフコアー リミテッド

【氏名又は名称原語表記】Ｇｒａｐｈｃｏｒｅ Ｌｉｍｉｔｅｄ

【住所又は居所原語表記】１１－１９ Ｗｉｎｅ Ｓｔｒｅｅｔ，Ｂｒｉｓｔｏｌ，ＢＳ１ ２ＰＨ，Ｕｎｉｔｅｄ Ｋｉｎｇｄｏｍ

(74)【代理人】

【識別番号】100169904

【弁理士】

【氏名又は名称】村井 康司

(74)【代理人】

【識別番号】100221372

【弁理士】

【氏名又は名称】岡崎 信治

(72)【発明者】

【氏名】アラン グラハム アレクサンダー

(72)【発明者】

【氏名】エドワード アンドリュース

(72)【発明者】

【氏名】ピーター ヘディンガー

【テーマコード（参考）】

5B033

【Ｆターム（参考）】

5B033DC02

(57)【要約】

メモリ内でミスアライメントされ得るデータを扱うために、新しい種類の命令及び新しい種類の命令のための制御レジスタが提供される。（メモリ内でミスアライメントされ得る）第１のデータ部分は、第１のデータ部分を含む最初のアトムをレジスタ内にロードすることにより、第１のレジスタの組内にロードされる。パック命令は、あるレジスタの組から別のレジスタの組内の識別された位置（制御レジスタ内の第１の値によって識別される）内にデータ部分（その長さ及び開始位置は、制御レジスタ内の第２及び第３の値によって示される）を配置するように実行ユニットによって実行される。

【特許請求の範囲】

【請求項1】

第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するように構成されたメモリと、
前記メモリからデータをロードするロード操作を行うためのロード命令を実行するように構成される少なくとも１つの実行ユニットと、
第２のデータ単位を記憶するように構成される１つ又は複数のレジスタの第２の組と、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を記憶するように構成される制御レジスタと、
を備え、
前記少なくとも１つの実行ユニットは、
前記ロード命令の少なくとも１つを実行して前記ロード操作うちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に前記第１のデータ単位をロードすることと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
１つ又は複数のレジスタの組内の前記第３のデータ単位に、前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を提供し、前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供することと、
を実行するように構成される、データ処理装置。

【請求項2】

前記メモリは、前記第２のデータ単位を記憶するように構成され、前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の実行前に、前記ロード命令の更なる少なくとも１つの実行に応答して、前記第２のデータ単位を、１つ又は複数のレジスタの第２の組内にロードするように構成される、請求項１に記載のデータ処理装置。

【請求項3】

前記第３のデータ単位が記憶される前記１つ又は複数のレジスタの組は、１つ又は複数のレジスタの前記第１の組及び第２の組とは異なる１つ又は複数のレジスタの第３の組である、請求項１又は２に記載のデータ処理装置。

【請求項4】

前記第３のデータ単位が記憶される前記１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第２の組である、請求項１又は２に記載のデータ処理装置。

【請求項5】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令を実行して、前記第１の部分が前記第２のデータ単位の一部を上書きするように１つ又は複数のレジスタの前記第２の組内に前記第３のデータ単位を提供するように構成される、請求項４に記載のデータ処理装置。

【請求項6】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の実行前に、前記メモリ内のデータのバッファの位置を示す１つ又は複数のオペランドを使用して、前記制御レジスタ内に前記制御値を提供するための初期化命令を実行するように構成され、前記データのバッファは、前記第１の部分を含む、請求項１～５の何れか一項に記載のデータ処理装置。

【請求項7】

前記初期化命令の前記１つ又は複数のオペランドは、前記データのバッファがコピーされるべき前記メモリ内のメモリ領域の位置を更に示す、請求項６に記載のデータ処理装置。

【請求項8】

前記メモリは、前記第１の種類の前記命令の前記実行前に、前記第２のデータ単位を前記メモリ領域内に記憶するように構成される、請求項７に記載のデータ処理装置。

【請求項9】

前記第１のデータ単位は、前記データのバッファに属する、請求項７又は８に記載のデータ処理装置。

【請求項10】

第４のデータ単位内の第３のデータ部分の開始位置、及び、第５のデータ単位内の第４のデータ部分の終了位置を示す単一の値を記憶するように構成される更なる制御レジスタを含み、
前記少なくとも１つの実行ユニットは、第２の種類の更なる命令を実行し、前記単一の値に基づいて、１つ又は複数のレジスタの組内に第６のデータ単位を提供するように構成され、
前記第６のデータ単位は、前記単一の値によって示される前記開始位置で始まる前記第３のデータ部分、及び、前記単一の値によって示される前記終了位置で終わる前記第４のデータ部分を含む、請求項１～９の何れか一項に記載のデータ処理装置。

【請求項11】

前記少なくとも１つの実行ユニットは、命令のシーケンスを実行することにより、前記メモリ内のバッファのメモリコピーを行うように構成され、
前記メモリは、前記バッファの先頭及び終端の少なくとも一方が、前記ロード操作の開始アドレスとしてサポートされるメモリアドレスの組とミスアライメントされるように前記バッファを記憶するように構成され、
前記命令のシーケンスは、前記第１の種類の前記命令の第１のインスタンスと、前記第２の種類の前記更なる命令の複数のインスタンスと、前記第１の種類の前記命令の第２のインスタンスと、を含む、請求項１０に記載のデータ処理装置。

【請求項12】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の前記第１のインスタンスの実行前に、前記メモリ内の前記バッファの位置を示す１つ又は複数のオペランドを使用して、前記第２の種類の前記命令の前記複数のインスタンスの少なくとも１つのインスタンスによって使用するための前記単一の値を前記更なる制御レジスタ内に提供し、前記第１の種類の前記更なる命令の前記第１のインスタンス及び第２のインスタンスによって使用するための前記制御値を少なくとも１つのレジスタ内に提供するための少なくとも１つの初期化命令を実行するように構成される、請求項１１に記載のデータ処理装置。

【請求項13】

前記メモリは、前記第１の部分の先頭又は終端の少なくとも一方が、前記ロード操作の開始アドレスとして使用するためにサポートされるメモリアドレスの組とミスアライメントされるように、前記第１のデータ単位の一部として前記第１の部分を記憶するように構成される、請求項１～１２の何れか一項に記載のデータ処理装置。

【請求項14】

前記メモリ内の前記メモリアドレスの組は、固定量だけ互いに隔てられ、前記固定量は、 ３２ビット、６４ビット、又は１２８ビットの１つを含む、請求項１３に記載のデータ処理装置。

【請求項15】

メモリからデータをロードするロード操作を行うためのロード命令の実行をサポートする少なくとも１つの実行ユニットを含むデータ処理装置において実装される方法であって、
前記メモリ内に、第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するステップと、
１つ又は複数のレジスタの第２の組内に第２のデータ単位を記憶するステップと、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を制御レジスタ内に記憶するステップと、
前記ロード命令の少なくとも１つを実行して前記ロード操作のうちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に前記第１のデータ単位をロードするステップと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を、１つ又は複数のレジスタの組内の前記第３のデータ単位に提供するステップと、
前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供するステップと、
を含む方法。

【請求項16】

処理装置の少なくとも１つの実行ユニットに方法を実行させるコンピュータ可読命令の組を含むコンピュータプログラムであって、前記コンピュータ可読命令は、メモリからデータをロードするためのロード操作を実行するロード命令を含み、前記方法は、
前記メモリ内に第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するステップと、
１つ又は複数のレジスタの第２の組内に第２のデータ単位を記憶するステップと、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を制御レジスタ内に記憶するステップと、
前記ロード命令の少なくとも１つを実行することに応答して、前記ロード操作の第１のものを実行し、１つ又は複数のレジスタ第１の組内に前記第１のデータ単位をロードするステップと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を、１つ又は複数のレジスタの組内の前記第３のデータ単位に提供するステップと、
前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供するステップと、
を含む、コンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、データ処理装置に関し、具体的には、データ処理装置のメモリからのデータにアクセスするための命令を実行するように構成される実行ユニットを含むデータ処理装置に関する。

【背景技術】

【0002】

処理装置は、実行ユニット及びメモリを含み得る。実行ユニットは、メモリからロードされたデータに対して演算を実行して結果を生成するために、１つ又は複数のプログラムスレッドを実行することができ、それらの結果は、メモリ内に記憶される。結果は、実行ユニットによるその後の処理の対象となり得るか又は処理装置からディスパッチされ得る。

【0003】

メモリ内のデータにアクセスする場合、メモリ内のそのデータのアクセスには一定の制約があり得る。具体的には、ロード操作及びストア操作を実行することができるメモリアドレスを制限するアーキテクチャ上の制約があり得る。これらのメモリアドレスは、処理装置のための命令セットの一部として提供されるロード操作及びストア操作のサイズに応じて決定される。

【0004】

図１を参照すると、図１は、実行ユニットによってデータ単位がロードされ、実行ユニットによってデータ単位が記憶され得るメモリ部分１００を示す。実行ユニットが４バイト幅のデータ単位のロード命令を実行するように構成されると仮定する。この場合、各ロード命令は、４バイトのバイト幅を有する４つのデータ単位の何れかをメモリ部分１００からロードさせることができる。例えば、あるロード命令は、メモリアドレス０ｘ８００００から始まる４バイトのデータをロードさせ得るか、又はメモリアドレス０ｘ８０００４から始まる４バイトのデータをロードさせるために使用され得る。しかし、処理装置のアーキテクチャ上の制約のため、メモリアドレス０ｘ８０００２から始まるデータをロードすることは不可能である。なぜなら、このメモリアドレスは、メモリアクセスのサイズとアライメントされていないためである。同様の制約がストアの場合にもある。各ストア命令が４バイトをメモリ部分１００に記憶させる場合、処理装置のアーキテクチャ上の制約のため、４バイトアライメントされたストアのみが実行され得る。処理装置のアーキテクチャ上の制約によってロード操作又はストア操作が許可されたこれらのメモリアドレス（例えば、メモリアドレス０ｘ８００００、０ｘ８０００４、０ｘ８０００８、０ｘ８００１２、０ｘ８００１６）を本明細書ではアライメントされたメモリアドレスと呼ぶ。その境界（即ちその開始アドレス及び終了アドレス）の少なくとも一方が、これらのアライメントされたメモリアドレスの１つにかからないデータをミスアライメントデータと呼ぶ。

【発明の概要】

【発明が解決しようとする課題】

【0005】

ロード操作及びストア操作のためのデータの開始アドレスに課される制限には問題がある。すなわち、その問題は、場合によりロード操作又はストア操作のための開始アドレスとメモリ内でアライメントされていないデータ部分に対して操作を実行する必要があり得ることである。例えば、図１の例では、メモリ部分１００内のメモリアドレス０ｘ８０００２から始まるデータ部分をロードする必要があり得る。このデータ部分は、特定の１つ又は複数の算術演算を実行するためにレジスタ内にロードする必要があり得るか、又はメモリの別の部分に（やはりストアを実行することによって）コピーされ得る。しかし、アライメントされたメモリアドレスへのアクセスのみが許可されるという制約があるため、メモリアドレス０ｘ８０００２から始まるデータをロードするためのいかなるロード操作もメモリアドレス０ｘ８００００から開始する必要があり、従って（算術演算又はメモリコピーのために）必要とされない追加のデータをロードすることを要する。

【課題を解決するための手段】

【0006】

提案する１つの解決策は、ロード命令及びストア命令によってアクセスされるデータのサイズを小さくすることである。例えば、４バイトのデータ単位をロードするロード命令を使用する代わりに、メモリ部分１００から任意のバイトのデータに個別にアクセスすることができるように、１バイトのデータ単位のロードを実行するためのロード命令を提供することができる。しかし、この実施形態は、とりわけメモリからアクセスされるデータの部分が大きい場合、多数のロード命令を実行する必要があり得るため、性能を低下させ得る。

【0007】

提案する別の解決策は、メモリからアクセスされるデータの全てをメモリ内でアライメントされるように配置することである。このようにして、あるデータ部分がメモリからロードされるときには常に、そのデータ部分の先頭は、ロード操作の開始アドレスとして機能し得るアドレスにある。しかし、メモリ内のデータのアライメントを確実にすることは、操作が必要とされる全てのデータがロードアクセスサイズの倍数のサイズである可能性が低いため、有用なデータが記憶されない隙間をメモリに空けることを要する。有用なデータ間に隙間を設けるとメモリ空間が無駄になる。

【0008】

第１の態様によれば、第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するように構成されたメモリと、メモリからデータをロードするロード操作を行うためのロード命令を実行するように構成される少なくとも１つの実行ユニットと、第２のデータ単位を記憶するように構成される１つ又は複数のレジスタ第２の組と、第３のデータ単位内において第１の部分が提供されるべき開始位置を示す第１の値と、第１のデータ単位内の第１の部分の開始位置を示す第２の値と、第１の部分の長さを示す第３の値と、を含む制御値を記憶するように構成される制御レジスタと、を備えるデータ処理装置が提供される。少なくとも１つの実行ユニットは、ロード命令の少なくとも１つを実行してロード操作のうちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に第１のデータ単位をロードすることと、第１の種類の命令の実行に応答し、制御値の各々に応じて、１つ又は複数のレジスタの組内の第３のデータ単位に、第１の値によって示される開始位置から始まる１つ又は複数のビット位置にある第１の部分を提供し、第３のデータ単位の残りのビット位置に第２のデータ単位の対応するビット位置からのデータを提供することと、を実行するように構成される。

【0009】

メモリ内でミスアライメントされ得るデータを扱うために、パック命令と呼ばれ得る新しい種類の命令、及び、新しい種類の命令のための制御レジスタが提供される。パック命令は、レジスタの組内に保持されるデータ部分（その長さ及び開始位置は、制御レジスタ内の第２及び第３の値によって示される）を別のレジスタの組内の識別された位置（制御レジスタ内の第１の値によって識別される）に配置するように実行ユニットによって実行される。例えば、第１のデータ部分は、メモリ内でミスアライメントされている場合がある。この第１のデータ部分は、第１のデータ部分を含む第１のデータ単位（又は最初のアトム）をこれらのレジスタ内にロードすることによってレジスタ第１の組内にロードされる。レジスタの第２の組は、第２のデータ単位を含む。一緒に、第１の単位及び第２の単位は、（算術演算を実行するために又はアライメントされた形態でメモリに記憶し直すために）自らのレジスタの組内にアライメントして提供されることが望まれる第３の単位データのためのデータを提供する。パック命令が実行されると、実行ユニットは、第１の値によって識別される位置にある第１のデータ部分を第３のデータ単位に提供し、その残りのビットには、第２のデータ単位の対応するビットを提供する。その後、第３のデータ単位を、操作するか又はメモリに記憶し直すことができる。パック命令は、メモリコピーを行うために、抽出命令と呼ばれる第２の種類の命令と共に使用され得る。

【0010】

一部の実施形態では、メモリは、第２のデータ単位を記憶するように構成され、少なくとも１つの実行ユニットは、第１の種類の命令の実行前に、ロード命令の更なる少なくとも１つの実行に応答して、第２のデータ単位を１つ又は複数のレジスタの第２の組内にロードするように構成される。

【0011】

一部の実施形態では、第３のデータ単位が記憶される１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第１の組及び第２の組とは異なる１つ又は複数のレジスタの第３の組である。

【0012】

一部の実施形態では、第３のデータ単位が記憶される１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第２の組である。

【0013】

一部の実施形態では、少なくとも１つの実行ユニットは、第１の種類の命令を実行して、第１の部分が第２のデータ単位の一部を上書きするように１つ又は複数のレジスタの第２の組内に第３のデータ単位を提供するように構成される。

【0014】

一部の実施形態では、少なくとも１つの実行ユニットは、第１の種類の命令の実行前に、メモリ内のデータのバッファの位置を示す１つ又は複数のオペランドを使用して、制御レジスタ内に制御値を提供するための初期化命令を実行するように構成され、データのバッファは、第１の部分を含む。

【0015】

一部の実施形態では、初期化命令の１つ又は複数のオペランドは、データのバッファがコピーされるべきメモリ内のメモリ領域の位置を更に示す。

【0016】

一部の実施形態では、メモリは、第１の種類の命令の実行前に、第２のデータ単位をメモリ領域内に記憶するように構成される。

【0017】

一部の実施形態では、第１のデータ単位は、データのバッファに属する。

【0018】

一部の実施形態では、データ処理装置は、第４のデータ単位内の第３のデータ部分の開始位置及び第５のデータ単位内の第４のデータ部分の終了位置を示す単一の値を記憶するように構成される更なる制御レジスタを含み、少なくとも１つの実行ユニットは、第２の種類の更なる命令を実行し、単一の値に基づいて、１つ又は複数のレジスタの組内に第６のデータ単位を提供するように構成され、第６のデータ単位は、単一の値によって示される開始位置で始まる第３のデータ部分及び単一の値によって示される終了位置で終わる第４のデータ部分を含む。

【0019】

一部の実施形態では、少なくとも１つの実行ユニットは、命令のシーケンスを実行することにより、メモリ内のバッファのメモリコピーを行うように構成され、メモリは、バッファの先頭及び終端の少なくとも一方が、ロード操作の開始アドレスとしてサポートされるメモリアドレスの組とミスアライメントされるようにバッファを記憶するように構成され、命令のシーケンスは、第１の種類の命令の第１のインスタンスと、第２の種類の更なる命令の複数のインスタンスと、第１の種類の命令の第２のインスタンスとを含む。

【0020】

一部の実施形態では、少なくとも１つの実行ユニットは、第１の種類の命令の第１のインスタンスの実行前に、メモリ内のバッファの位置を示す１つ又は複数のオペランドを使用して、第２の種類の命令の複数のインスタンスの少なくとも１つのインスタンスによって使用するための単一の値を更なる制御レジスタ内に提供し、第１の種類の更なる命令の第１のインスタンス及び第２のインスタンスによって使用するための制御値を少なくとも１つのレジスタ内に提供するための少なくとも１つの初期化命令を実行するように構成される。

【0021】

一部の実施形態では、メモリは、第１の部分の先頭又は終端の少なくとも一方が、ロード操作の開始アドレスとして使用するためにサポートされるメモリアドレスの組とミスアライメントされるように、第１のデータ単位の一部として第１の部分を記憶するように構成される。

【0022】

一部の実施形態では、メモリ内のメモリアドレスの組は、固定量だけ互いに隔てられ、固定量は、３２ビット、６４ビット、又は１２８ビットの１つを含む。

【0023】

第２の態様によれば、メモリからデータをロードするロード操作を行うためのロード命令の実行をサポートする少なくとも１つの実行ユニットを含むデータ処理装置において実装される方法が提供され、この方法は、メモリ内に、第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するステップと、１つ又は複数のレジスタの第２の組内に第２のデータ単位を記憶するステップと、第３のデータ単位内において第１の部分が提供されるべき開始位置を示す第１の値と、第１のデータ単位内の第１の部分の開始位置を示す第２の値と、第１の部分の長さを示す第３の値と、を含む制御値を制御レジスタ内に記憶するステップと、ロード命令の少なくとも１つを実行してロード操作のうちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に第１のデータ単位をロードするステップと、第１の種類の命令の実行に応答し、制御値の各々に応じて、第１の値によって示される開始位置から始まる１つ又は複数のビット位置にある第１の部分を、１つ又は複数のレジスタの組内の第３のデータ単位に提供するステップと、第３のデータ単位の残りのビット位置に第２のデータ単位の対応するビット位置からのデータを提供するステップと、を含む。

【0024】

一部の実施形態では、本方法は、第２のデータ単位をメモリ内に記憶するステップと、第１の種類の命令の実行前に、ロード命令の更なる少なくとも１つの実行に応答して、１つ又は複数のレジスタの第２の組内に第２のデータ単位をロードするステップとを含む。

【0025】

一部の実施形態では、第３のデータ単位が記憶される１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第１の組及び第２の組とは異なる１つ又は複数のレジスタの第３の組である。

【0026】

一部の実施形態では、第３のデータ単位が記憶される１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第２の組である。

【0027】

一部の実施形態では、本方法は、第１の種類の命令を実行して、第１の部分が第２のデータ単位の一部を上書きするように１つ又は複数のレジスタ第２の組内に第３のデータ単位を提供するステップを含む。

【0028】

一部の実施形態では、本方法は、第１の種類の命令の実行前に、メモリ内のデータのバッファの位置を示す１つ又は複数のオペランドを使用して、制御レジスタ内に制御値を提供するための初期化命令を実行するステップを含み、データのバッファは、第１の部分を含む。

【0029】

一部の実施形態では、初期化命令の１つ又は複数のオペランドは、データのバッファがコピーされるべきメモリ内のメモリ領域の位置を更に示す。

【0030】

一部の実施形態では、本方法は、第１の種類の命令の実行前に、第２のデータ単位をメモリ領域内に記憶するステップを含む。

【0031】

一部の実施形態では、第１のデータ単位は、データのバッファに属する。

【0032】

一部の実施形態では、本方法は、第４のデータ単位内の第３のデータ部分の開始位置及び第５のデータ単位内の第４のデータ部分の終了位置を示す単一の値を更なる制御レジスタ内に記憶するステップを含み、第２の種類の更なる命令を実行して、単一の値に基づいて、１つ又は複数のレジスタの組内に第６のデータ単位を提供するステップを含み、第６のデータ単位は、単一の値によって示される開始位置で始まる第３のデータ部分及び単一の値によって示される終了位置で終わる第４のデータ部分を含む。

【0033】

一部の実施形態では、本方法は、バッファの先頭及び終端の少なくとも一方が、ロード操作の開始アドレスとしてサポートされるメモリアドレスの組とミスアライメントされるようにデータのバッファをメモリ内に記憶するステップと、命令のシーケンスを実行することにより、メモリ内のバッファのメモリコピーを行うステップとを含み、命令のシーケンスは、第１の種類の命令の第１のインスタンスと、第２の種類の更なる命令の複数のインスタンスと、第１の種類の命令の第２のインスタンスとを含む。

【0034】

一部の実施形態では、本方法は、第１の種類の命令の第１のインスタンスの実行前に、メモリ内のバッファの位置を示す１つ又は複数のオペランドを使用して、第２の種類の命令の複数のインスタンスの少なくとも１つのインスタンスによって使用するための単一の値を更なる制御レジスタ内に提供し、第１の種類の更なる命令の第１のインスタンス及び第２のインスタンスによって使用するための制御値を少なくとも１つのレジスタ内に提供するために少なくとも１つの初期化命令を実行するステップを含む。

【0035】

一部の実施形態では、本方法は、第１の部分の先頭又は終端の少なくとも一方が、ロード操作の開始アドレスとして使用するためにサポートされるメモリアドレスの組とミスアライメントされるように、第１のデータ単位の一部として第１の部分をメモリ内に記憶するステップを含む。

【0036】

一部の実施形態では、メモリ内のメモリアドレスの組は、固定量だけ互いに隔てられ、固定量は、３２ビット、６４ビット、又は１２８ビットの１つを含む。

【0037】

第３の態様によれば、第２の態様又は任意の実施形態による方法を処理装置の少なくとも１つの実行ユニットに実行させるコンピュータ可読命令の組を含むコンピュータプログラムが提供される。コンピュータ可読命令は、メモリからデータをロードするためのロード操作を実行するロード命令を含む。

【0038】

第４の態様によれば、第３の態様によるコンピュータプログラムを記憶する非一時的コンピュータ可読媒体が提供される。

【0039】

ここで、本発明のよりよい理解のため及び本発明をどのように実施することができるかを示すために、添付図を例として参照する。

【図面の簡単な説明】

【0040】

【図1】アライメントされたメモリアドレスの概念を示す。

【図2】実施形態が実装されるプロセッサを示す。

【図3】パック命令の実行に応答したデータ単位の提供の使用例を示す。

【図4】抽出命令の実行に応答したデータ単位の提供の使用例を示す。

【図5A】第１の初期化命令の実行後のレジスタ及びメモリの状態を示す。

【図5B】ロード命令、第１の抽出命令及び第１のパック命令の実行に応答したレジスタの状態の更新を示す。

【図5C】ストア命令の実行に応答したメモリの状態の更新を示す。

【図5D】第２の初期化命令の実行後のレジスタ及びメモリの状態を示す。

【図5E】ロード命令、第２の抽出命令及びストア命令の実行に応答したレジスタ及びメモリの状態の更新を示す。

【図5F】ロード命令及び第３の抽出命令並びにストア命令の実行に応答したレジスタ及びメモリの状態の更新を示す。

【図5G】ロード命令、第４の抽出命令及び第２のパック命令の実行に応答したレジスタの状態の更新を示す。

【図5H】ストア命令の実行に応答したメモリの状態の更新を示す。

【図6】メモリ内で処理されるデータをアライメントするための単一のパック命令の使用を示す。

【図7】本願の実施形態による方法を示す。

【発明を実施するための形態】

【0041】

実施形態は、図２に関してより詳細に説明するプロセッサ４の形態を取り得る処理装置によって実装される。一部の実施形態では、プロセッサ４は、マルチタイル処理ユニットのタイル４の形態を取り得る。このようなマルチタイル処理ユニットの例は、参照により援用される、本発明者らの先行出願である米国特許出願公開第１６／５２７，４１０号明細書でより詳細に説明されている。

【0042】

図２を参照すると、実行ユニット１８及びコンテキストレジスタ２６の詳細を含むプロセッサ４の一例を示している。図示のプロセッサ４は、重みレジスタファイル２６Ｗを含み、そのため、機械学習モデルがそれらのモデルの重みを調節することによって訓練される機械学習の応用に特別に適合され得る。但し、本願の実施形態は、機械学習の応用に限定されず、より広範に適用可能である。更に、説明したプロセッサ４は、Ｍ個のスレッドを同時に実行可能なマルチスレッドプロセッサである。プロセッサ４は、Ｍ個のワーカースレッド及び１つのスーパバイザスレッドの実行をサポートすることができ、ワーカースレッドは、データに対する算術演算を実行して結果を生成し、スーパバイザスレッドは、ワーカースレッドを調整し、プロセッサ４の同期、送信及び受信機能を制御する。

【0043】

プロセッサ４は、同時に実行することができるＭ個のスレッドのそれぞれについて個々の命令バッファ５３を含む。コンテキストレジスタ２６は、Ｍ個のワーカーコンテキスト及びスーパバイザコンテキストのそれぞれについて個々の主レジスタファイル（ＭＲＦ）２６Ｍを含む。コンテキストレジスタは、ワーカーコンテキストの少なくともそれぞれについて個々の補助レジスタファイル（ＡＲＦ）２６Ａを更に含む。コンテキストレジスタ２６は、現在実行中の全てのワーカースレッドがアクセスして読み出すことができる共通重みレジスタファイル（ＷＲＦ）２６Ｗを更に含む。ＷＲＦは、スーパバイザスレッドがＷＲＦに書き込むことができる唯一のスレッドである点でスーパバイザコンテキストに関連付けられ得る。コンテキストレジスタ２６は、スーパバイザコンテキスト及びワーカーコンテキストの各々に対する制御状態レジスタ２６ＣＳＲのそれぞれのグループも含み得る。実行ユニット１８は、主実行ユニット１８Ｍ及び補助実行ユニット１８Ａを含む。主実行ユニット１８Ｍは、ロードストアユニット（ＬＳＵ）５５及び整数演算ロジックユニット（ＩＡＬＵ）５６を含む。補助実行ユニット１８Ａは、少なくとも浮動小数点演算ユニット（ＦＰＵ）を含む。

【0044】

Ｊ個のインタリーブされたタイムスロットＳ０．．．ＳＪ－１のそれぞれにおいて、スケジューラ２４は、命令メモリ１１から現在のタイムスロットに対応するＪ個の命令バッファ５３の１つに個々のスレッドの少なくとも１つの命令をフェッチするようにフェッチ段１４を制御する。実施形態では、各タイムスロットがプロセッサの１つの実行サイクルであるが、他の方式も除外されない（例えば、重み付けラウンドロビン）。プロセッサ４の各実行サイクル（即ちプログラムカウンタをクロックするプロセッサクロックの各サイクル）において、フェッチ段１４は、実装形態に応じて、単一の命令又は小さい「命令バンドル」（例えば、２命令バンドル又は４命令バンドル）をフェッチする。次に、命令が（そのオペコードに従って）メモリアクセス命令、整数演算命令又は浮動小数点演算命令であるかどうかに応じて、各命令は、デコード段１６によって主実行ユニット１８ＭのＬＳＵ５５若しくはＩＡＬＵ５６又は補助実行ユニット１８ＡのＦＰＵの１つに発行される。主実行ユニット１８ＭのＬＳＵ５５及びＩＡＬＵ５６は、ＭＲＦ２６Ｍからのレジスタを使用して自らの命令を実行し、ＭＲＦ２６Ｍ内の特定のレジスタは、命令のオペランドによって指定される。補助実行ユニット１８ＡのＦＰＵは、ＡＲＦ２６Ａ及びＷＲＦ２６Ｗ内のレジスタを使用して操作を実行し、ＡＲＦ内の特定のレジスタは、命令のオペランドによって指定される。実施形態では、ＷＲＦ内のレジスタは、命令タイプにおいて暗黙的であり得る（即ちその命令タイプに対して予め決定されている）。補助実行ユニット１８Ａは、浮動小数点演算命令の１つ又は複数の種類の操作を実行する際に使用するための、幾らかの内部状態５７を保持するための補助実行ユニット１８Ａ内の論理ラッチ形式の回路も含み得る。

【0045】

命令をバンドルでフェッチ及び実行する実施形態では、所与の命令バンドル内の個々の命令は、（図２に示す）独立したパイプライン１８Ｍ、１８Ａを下って並行して同時に実行される。２つの命令のバンドルを実行する実施形態では、２つの命令は、それぞれの補助パイプライン及び主パイプラインを下って同時に実行され得る。この場合、主パイプラインは、ＭＲＦを使用する種類の命令を実行するように構成され、補助パイプラインは、ＡＲＦを使用する種類の命令を実行するために使用される。適切な相補的バンドルへの命令のペアリングは、コンパイラによって扱われ得る。

【0046】

各ワーカースレッドコンテキストは、主レジスタファイル（ＭＲＦ）２６Ｍ及び補助レジスタファイル（ＡＲＦ）２６Ａの独自のインスタンス（即ちバレルスレッドスロットの各々について１つのＭＲＦ及び１つのＡＲＦ）を有する。ＭＲＦ又はＡＲＦに関して本明細書に記載する機能は、コンテキストごとに動作すると理解すべきである。但し、スレッド間で共有される単一の共有重みレジスタファイル（ＷＲＦ）がある。各スレッドは、自らのコンテキスト２６のＭＲＦ及びＡＲＦにのみアクセスすることができる。しかし、現在実行中の全てのワーカースレッドが共通のＷＲＦにアクセスすることができる。従って、ＷＲＦは、全てのワーカースレッドが使用するための共通の重みの組を提供する。実施形態では、スーパーバイザのみがＷＲＦに書き込むことができ、ワーカーは、ＷＲＦから読み出すことのみができる。

【0047】

プロセッサ４の命令セットは、少なくとも１種類のロード命令を含み、その命令のオペコードは、実行されると、ロード命令が実行されたスレッドの個々のＡＲＦ２６Ａ内にデータメモリ２２からデータをロードすることをＬＳＵ５５に行わせる。ＡＲＦ内の宛先の位置は、ロード命令のオペランドによって指定される。ロード命令の別のオペランドは、データのロード元となるデータメモリ２２内のアドレスへのポインタを保持する個々のＭＲＦ２６Ｍ内のアドレスレジスタを指定する。プロセッサ４の命令セットは、少なくとも１種類のストア命令も含み、その命令のオペコードは、実行されると、ストア命令が実行されたスレッドの個々のＡＲＦからデータメモリ２２にデータを記憶することをＬＳＵ５５に行わせる。ＡＲＦ内の記憶元の位置は、ストア命令のオペランドによって指定される。ストア命令の別のオペランドは、データの記憶先となるデータメモリ２２内のアドレスへのポインタを保持するＭＲＦ内のアドレスレジスタを指定する。概して、命令セットは、別個のロード及びストア命令タイプ及び／又は単一の命令にロード及びストア操作を結合する少なくとも１つのロードストア命令タイプを含み得る。

【0048】

関連する種類の算術命令のオペコードに応答して、補助実行ユニット１８Ａ内の算術ユニット（例えば、ＦＰＵ）は、オペコードによって指定されるように、スレッドのそれぞれのＡＲＦ内の指定されたソースレジスタ及び任意にＷＲＦ内のソースレジスタ内の値を操作することを含む算術演算を実行する。算術ユニットは、算術命令の宛先オペランドによって明示的に指定されるように、スレッドの個々のＡＲＦ内の宛先レジスタに算術演算の結果を更に出力する。

【0049】

「主」及び「補助」というラベルは、必ずしも限定的なものではないことが理解されるであろう。実施形態では、それらは、任意の第１のレジスタファイル（ワーカーコンテキストごと）、第２のレジスタファイル（ワーカーコンテキストごと）及び共有された第３のレジスタファイル（例えば、スーパバイザコンテキストの一部であるが、全てのワーカーにとってアクセス可能）であり得る。ＡＲＦ２６Ａ及び補助実行ユニット１８は、算術命令（又は少なくとも浮動小数点演算）に使用されるため、算術レジスタファイル及び算術実行ユニットとも呼ばれ得る。ＭＲＦ２６Ｍ及び補助実行ユニット１８は、その用途の１つがメモリへのアクセスであることから、メモリアドレスレジスタファイル及び算術実行ユニットとも呼ばれ得る。重みレジスタファイル（ＷＲＦ）２６Ｗは、間もなくより詳細に論じる一定の種類の算術命令に使用される乗算型重みを保持するために使用されるため、このように呼ばれている。例えば、これらは、ニューラルネットワーク内のノードの重みを表すために使用することができる。別の見方をすれば、ＭＲＦは、整数オペランドを保持するために使用されるため、整数レジスタファイルと呼ぶことができる一方、ＡＲＦは、浮動小数点オペランドを保持するために使用されるため、浮動小数点レジスタファイルと呼ぶことができる。命令を２つのバンドルで実行する実施形態では、ＭＲＦは、主パイプラインによって使用されるレジスタファイルであり、ＡＲＦは、補助パイプラインによって使用されるレジスタである。

【0050】

但し、代替的実施形態では、レジスタ空間２６は、これらの異なる目的のために必ずしもこれらの別々のレジスタファイルに分割されないことに留意されたい。代わりに、主実行ユニット及び補助実行ユニットによって実行される命令は、同じ共有レジスタファイル（マルチスレッドプロセッサの場合にはコンテキストごとに１つのレジスタファイル）の中からレジスタを指定でき得る。更に、パイプライン１３は、命令のバンドルを同時に実行するための並列構成パイプライン（例えば、補助パイプライン及び主パイプライン）を必ずしも含まなくてよい。

【0051】

プロセッサ４は、メモリ１１と、１つ又は複数の他のリソース、例えばプロセッサの他のインスタンス及び／又はネットワークインタフェース若しくはネットワーク接続ストレージ（ＮＡＳ）装置等の外部装置との間でデータを交換するための交換インタフェース５１も含み得る。上述したように、実施形態では、プロセッサ４は、相互接続されたプロセッサタイルのアレイ６の１つを形成することができ、各タイルは、より広いプログラムの一部を実行する。従って、個々のプロセッサ４（タイル）は、より広いプロセッサ又は処理システム６の一部を形成する。タイル４は、タイル４が自らの個々の交換インタフェース５１を介して接続する相互接続サブシステム３４によって一緒に接続され得る。タイル４は、同じチップ（即ちダイ）上に実装されるか若しくは異なるチップ上に実装され得るか、又はその組み合わせ（即ち、アレイは、それぞれ複数のタイル４を含む複数のチップから形成され得る）であり得る。従って、相互接続システム３４及び交換インタフェース５１は、それに応じて、内部（オンチップ）相互接続機構及び／又は外部（チップ間）交換機構を含み得る。

【0052】

前述のように、ＬＳＵ５５は、タイルメモリ１１との間でデータ単位をロード及び記憶するためのロード及びストア命令を実行することができる。これらの操作は、ロード及びストア命令の操作がアライメントされたメモリアドレスでのみ実行され得るというアーキテクチャ上の制約を受ける。これらのアライメントされたメモリアドレスは、３２ビット、６４ビット、１２８ビット又は命令セットアーキテクチャに依存する別のビット数の倍数であり得る。その結果、メモリ１１からロードされるデータの一部がミスアライメントされ得、ミスアライメントとは、データの境界（先頭及び／又は終端）の少なくとも一方がアライメントされたメモリアドレス上に位置しないことを意味する。その結果、データをロードするためのいかなるロード操作も必然的にメモリ１１から追加データをロードすることを伴うことになる。

【0053】

本願の実施形態によれば、プロセッサ４は、メモリからプロセッサ４のレジスタ（例えば、ＡＲＦ２６Ａに属するレジスタ）内にデータをロードするためのロード命令を実行することができる。具体的には、第１のロード命令を実行して１つ又は複数のレジスタの第１の組内に第１のデータ単位をロードし、第２のロード命令を実行して１つ又は複数のレジスタの第２の組内に第２のデータ単位をロードする。次いで、プロセッサ４は、パック命令を実行して、第３のデータ単位をレジスタ内に形成させる。第３のデータ単位は、第１のデータ単位からの第１の部分及び第２のデータ単位の対応するビット位置からのデータを含む。第１のデータ部分は、パック命令の制御値によって示される第３のデータ単位内の位置に提供され、必要に応じてデータを配置することを可能にする。これは、パック命令を抽出命令と共に使用して、単一のロード命令を使用してアクセスできないメモリアドレスの範囲にまたがるデータのバッファをコピーするメモリコピーに使用することができるか、又は算術演算によって演算するためにレジスタの組の始まりにデータ単位の一部をアライメントするために使用することができる。

【0054】

本明細書で論じるデータ単位のそれぞれ（即ち第１のデータ単位、第２のデータ単位及び第３のデータ単位）は、アトムと呼ぶこともできる。各アトム／データ単位は、１回のロード操作でロードされるか又は１回のストア操作で記憶されるデータ量を表す。記載する実施形態では、そのような各アトムのサイズは、１２８ビットである。そのような各ロード及びストア操作は、ロード命令又はストア命令に応答して実行される。説明したようなロード命令を実行するために使用されるロード命令は、ダブルロード命令であり得る。ダブルロード命令では、同じダブルロード命令を実行することに応答して２つのロード操作が実行される。同様に、説明したようなストア命令を実行するために使用されるストア命令は、ダブルストア命令であり得、ダブルストア命令では、同じダブルストア命令を実行することに応答して２つのストア操作が実行される。

【0055】

パック命令と組み合わせて使用することができる第２の種類の命令も本明細書で説明する。パック命令は、第１のデータ単位の一部が挿入される第３のデータ単位内の一定数のビット位置を除き、第２のデータ単位と同じである第３のデータ単位を提供するように動作する。他方では、「抽出命令」と呼ばれる第２の種類の命令は、結果として生じるデータ単位を提供するように動作し、結果として生じるそのデータ単位は、指定されたピボットポイントまで入力データ単位から抽出されるデータで構成され、それ以降、結果として生じるデータ単位は、更なる入力データ単位から抽出されるデータで構成される。後述するように、あるメモリ位置から別のメモリ位置へのデータのバッファのメモリコピーを行う場合、パック命令及び抽出命令の両方がメモリコピープロセスの一部として実行される。

【0056】

以下の説明では、実行ユニットによって実行される命令及び実行される操作について言及する。但し、異なる命令が同じ実行ユニットによって実行される必要はない。実施形態では、ロード命令及びストア命令は、ＬＳＵ５５によって実行されるのに対して、パック命令及び抽出命令は、補助パイプライン１８Ａの実行ユニットによって実行される。実行ユニットによって行われる操作への以下の言及は、特定の実行ユニットによって行われると記載されない限り、プロセッサ、例えばプロセッサ４の１つ若しくは複数の実行ユニット又は少なくとも１つの実行ユニットによって実行される操作を指すと解釈されるべきである。

【0057】

パック命令の操作の一例を示す図３を参照する。図３は、メモリ内に記憶された第１のデータ単位３００及びメモリ内の異なる位置に同じく記憶された第２のデータ単位３１０を示す。この例では、第１のデータ単位３００は、メモリ位置０ｘ８２０００から始まるメモリ部分に記憶されている一方、第２のデータ単位３１０は、メモリ位置０ｘ８００００から始まるメモリ部分に記憶されている。

【0058】

プロセッサ４は、データ単位をレジスタ内にロードするためのロード命令を実行する。これらのロード命令のそれぞれは、ＬＳＵ５５によって実行される。第１のデータ単位３００をレジスタの第１の組（＄ａ４：７として示す）内にロードするために、ロード命令のうちの第１のロード命令が実行される。第２のデータ単位３１０をレジスタ第２の組（＄ａ０：３として示す）内にロードするために、ロード命令のうちの第２のロード命令が実行される。

【0059】

両方のデータ単位がレジスタ内にロードされると、第３のデータ単位をレジスタの別の組（＄ａ８：１１として示す）内に提供するためのパック命令がプロセッサ４によって実行される。パック命令は、プロセッサの補助パイプライン１８Ａの実行ユニットによって実行される。パック命令は、レジスタを識別する幾つかのオペランドを取る。具体的には、第１のオペランドは、第３のデータ単位が記憶される宛先レジスタ（この例では＄ａ８：１１）を識別する。第２のオペランドは、第２のデータ単位が記憶されるソースレジスタ（この例では＄ａ０：３）を識別する。第３のオペランドは、第１のデータ単位が記憶されるソースレジスタ（この例では＄ａ４：７）を識別する。

【0060】

オペランドに加えて、パック命令は、本明細書で＄ＰＡＣＫレジスタと呼ぶ制御レジスタ内に保持される幾つかの値を利用する。これらの値は、（とりわけ）第３のデータ単位内に含めるべき第１のデータ単位に属する第１のデータ部分の開始位置及び同じく第３のデータ単位内に含めるべき第２のデータ単位に属する第２のデータ部分の終了位置を示す。＄ＰＡＣＫレジスタ内の値は、第１のデータ部分を書き込むべき宛先レジスタ内の開始位置を指定する第１の値を含む。この第１の値を図３では「ＩＮＳＥＲＴ＿ＢＹＴＥ」として示し、図３の例では９の値を取る。＄ＰＡＣＫレジスタの値は、第１のデータ単位を含むソースレジスタ内の第１のデータ部分の開始位置を指定する第２の値を含む。この第２の値を図３では「ＥＸＴＲＡＣＴ＿ＢＹＴＥ」として示し、図３の例では２の値を取る。＄ＰＡＣＫレジスタ内の値は、第１のデータ部分のサイズ（即ちバイト数）を指定する第３の値を含む。この第３の値を図３では「ＮＵＭ＿ＢＹＴＥＳ」として示し、図３の例では３の値を取る。

【0061】

プロセッサ４の実行ユニットにより、＄ＰＡＣＫレジスタからの値を用いてパック命令が実行されると、それは、第２のデータ単位を宛先レジスタ内にコピーさせ、宛先レジスタ内の第２のデータ単位の一部を第１のデータ単位からの第１のデータ部分で上書きさせる。その結果を図３に示す。宛先レジスタ内に示されているのは、第２のデータ単位から取られた第２のデータ部分３２０と、第１のデータ単位から取られた第１のデータ部分３３０とである。この例では、宛先レジスタは、第２のデータ単位から取られた更なるデータ部分３４０も含む。

【0062】

パック命令は、データ部分をデータのアトム内の新たな位置に移動するために使用できることが理解されるであろう。これは、第１のデータ部分３３０及び第２のデータ部分３２０を一緒に処理する必要がある場合に有用であり得る。例えば、特定の算術演算の組は、データ３２０、３３０のこれらの２つの部分に対して操作し得る。ロード命令及びストア命令のサイズが最小サイズに制限されることを所与として、データ３２０、３３０のこれらの部分を宛先レジスタ内で一緒にアライメントすることは、不可能であり得る（例えば、第１のデータ部分及び第２のデータ部分の終了位置の境界が、ロード操作を実行できる境界とメモリ内でアライメントされていない場合）。

【0063】

第３のデータ単位が宛先レジスタ内に提供されると、この第３のデータ単位は、算術演算によって直ちに操作され得るか、又は何らかの処理を受ける前にメモリ１１に記憶し直され得る。

【0064】

図３では、パック命令をｐａｃｋ１２８として示し、これは、操作される第１のデータ単位及び第２のデータ単位並びにその結果得られる第３のデータ単位がそれぞれ１２８ビット長であるパック命令のバージョンである。但し、異なるサイズのデータ単位を操作するパック命令の異なるバージョンを提供することもできる。具体的には、実施形態では、プロセッサ４の命令セットの一部として、それぞれ３２ビット長のデータ単位を操作するパック命令のバージョン（ｐａｃｋ３２と呼ぶ）と、それぞれ６４ビット長のデータ単位を操作するパック命令のバージョン（ｐａｃｋ６４と呼ぶ）とが提供される。

【0065】

抽出命令の操作の一例を示す図４を参照する。図４は、メモリ内に記憶された第１のデータ単位４００と、同じくメモリ内の異なる位置に記憶された第２のデータ単位４１０とを示す。この例では、第１のデータ単位４００がメモリ位置０ｘ８００００に記憶されている一方、第２のデータ単位４１０がメモリ位置０ｘ８００１０に記憶されている。図示のように、この場合、第１のデータ単位４００及び第２のデータ単位４１０がメモリ内で連続して記憶される。抽出命令は、データ部分が、ロード命令及びストア命令によってアクセスされ得るデータ単位の境界とアライメントしていない場合にそれらのデータ部分を抽出し、それらを結合するのに有用である。図示のように、第１のデータ単位４００は、第１のデータ部分４２０を含むのに対して、第２のデータ単位４１０は、第２のデータ部分４３０を含む。

【0066】

抽出命令を実行する前に、ＬＳＵ５５は、２つのロード操作を実行し、その第１のものは、第１のデータ単位４００をレジスタの第１の組（＄ａ４：７として示す）内にロードし、その第２のものは、第２のデータ単位４１０をレジスタの第２の組（＄ａ０：３として示す）内にロードする。

【0067】

両方のデータ単位がレジスタ内にロードされると、第３のデータ単位をレジスタの別の組（＄ａ８：１１として示す）内に提供するための抽出命令がプロセッサ４によって実行される。抽出命令は、プロセッサの補助パイプライン１８Ａの実行ユニットによって実行される。抽出命令は、レジスタを識別する幾つかのオペランドを取る。具体的には、第１のオペランドは、第３のデータ単位が記憶される宛先レジスタ（この例では＄ａ８：１１）を識別する。第２のオペランドは、第２のデータ単位が記憶されるソースレジスタ（この例では＄ａ０：３）を識別する。第３のオペランドは、第１のデータ単位４００が記憶されるソースレジスタ（この例では＄ａ４：７）を識別する。

【0068】

オペランドに加えて、抽出命令は、本明細書で＄ＥＸＴＲＡＣＴレジスタと呼ぶ制御レジスタ内の値を利用する。＄ＥＸＴＲＡＣＴレジスタ内の値は、第１のデータ単位４００内の第１のデータ部分４２０の開始位置及び第２のデータ単位４１０内の第２のデータ部分４３０の終了位置の両方を指定する。抽出命令の実行から生じる第３のデータ単位は、第１のデータ部分４２０及び第２のデータ部分４３０から完全に構成されるため、これらの開始位置及び終了位置の両方を指定するために同じ値（本明細書では「ピボットポイント」と呼ぶ）を使用することができる。図４では、この値が「ＰＩＶＯＴ＿ＰＯＩＮＴ」として示されており、１１の値を取り、これにより関連する開始位置及び終了位置が抽出命令のソースレジスタの組のそれぞれのバイト１１の始まりにあることを指定する。

【0069】

抽出命令がプロセッサ４の実行ユニットによって実行されると、＄ＥＸＴＲＡＣＴレジスタ内の値を使用して、実行ユニットは、第１のデータ単位４００を含むソースレジスタから宛先レジスタの一部に第１のデータ部分４２０をコピーする。加えて、抽出命令を実行することに応答して、第２のデータ部分４３０は、第２のデータ単位４１０を含むソースレジスタから宛先レジスタの一部にコピーされる。図示のように、プロセッサ４の実行ユニットは、第２のデータ部分４３０を宛先レジスタの第２の部分内に記憶させる。加えて、プロセッサ４の実行ユニットは、第１のデータ部分４２０を宛先レジスタの第１の部分内に記憶させ、宛先レジスタの第２の部分は、宛先レジスタの第１の部分に続く。このようにして、宛先レジスタの組内の部分４２０、４３０それぞれの位置は、ソースレジスタの組内のそれらの位置に関して逆にされる。第１のデータ部分４２０は、第１のデータ単位４００を含むソースレジスタの組の終端（即ち最下位ビット）に記憶される一方、宛先レジスタの組の始端（即ち最上位ビット）に記憶される。第２のデータ部分４３０は、第２のデータ単位４１０を含むソースレジスタの先頭（即ち最上位ビット）に記憶される一方、宛先レジスタの組の終端（即ち最下位ビット）に記憶される。

【0070】

第３のデータ単位が宛先レジスタ内に提供されると、この第３のデータ単位は、算術演算によって直ちに操作され得るか、又は何らかの処理を受ける前にメモリ１１に記憶し直され得る。

【0071】

図４では、抽出命令をｅｘｔｒａｃｔ１２８として示し、これは、操作される第１のデータ単位及び第２のデータ単位並びにその結果得られる第３のデータ単位がそれぞれ１２８ビット長である抽出命令のバージョンである。但し、異なるサイズのデータ単位を操作する抽出命令の異なるバージョンを提供することもできる。

【0072】

図３及び図４では、関連する命令によって指定されるレジスタの全３組（即ち２つのソースレジスタの組及び宛先レジスタの組）が異なる例が提供されている。しかし、一部の例では、ソースレジスタの組の１つが宛先レジスタの組と同じであり得、命令を実行する効果は、ソースレジスタの組内のデータの一部を上書きすることである。そのような例をパック命令に関して図６に示す。

【0073】

バッファが幾つかのデータのアトムを含む場合、抽出命令は、（バッファがメモリアクセスの境界とアライメントされていない）メモリのある部分からメモリの別の部分へのバッファのメモリコピーを行うために使用するとき特に有用であり得る。

【0074】

ここで、図５Ａ～図５Ｈを参照して、パック命令及び抽出命令の両方を利用するミスアライメントデータバッファに対するメモリコピーの一例を説明する。このメモリコピーを行うために、レジスタ内のロード済みデータの再構成を行うためにパック命令及び抽出命令を実行する前に、コピーに関係する一定のパラメータを使用し、プロセッサ４の実行ユニットによって初期化命令がどのように予め実行され得るかを説明する。

【0075】

図５Ａを参照すると、データのバッファ５００のコピー元であるメモリ部分１１（ソースメモリとも呼ばれ得る）が示されている。バッファ５００は、別のメモリ部分１１（本明細書では宛先メモリと呼ぶ）にコピーされる。ソースメモリ及び宛先メモリは、それぞれ「メモリ」と呼ばれるが、これらは、同じメモリユニット又はメモリバンクの一部を形成し得る。

【0076】

バッファ５００は、バッファ５００と同じサイズである宛先メモリ内のメモリ領域５１０にコピーされる。ロード操作及びストア操作は最小サイズ（例えば、１２８ビット又は６４ビットであり得る）のデータにアクセスすることに制限されるため、バッファ５００及びメモリ領域５１０の両方の境界がメモリアクセス境界とアライメントされていないことが見て取れる。その結果、バッファ５００のデータをロードするために実行されるロード操作の２つは、（メモリ領域５１０にコピーすることが望まれない）幾つかのデータもロードすることになる。更に、バッファ５００のデータをメモリ領域５１０に記憶するために実行されるストア操作の２つは、（バッファ５００のデータ以外の）幾つかのデータもメモリ領域５１０に記憶することになる。宛先メモリから一部のデータをロードし、これをバッファ５００のデータと一緒に組み合わせて宛先メモリに記憶される適切なデータを形成することにより、この状況に対処するためにパック命令及び抽出命令を一緒に使用することができ、最終結果は、宛先メモリに記憶される唯一の新規データがバッファ５００からのデータであることである。

【0077】

パック命令及び抽出命令の実行前に、最初の初期化命令（ｉｎｉｔ１２８ｈｅａｄｔａｉｌと呼ぶ）が実行される。このｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令は、宛先メモリに記憶されるデータの最初のアトム及び最後のアトムを提供するために使用されるレジスタにデータ投入する。最初のアトムは、「ヘッド」アトムと呼ぶことができるのに対して、最後のアトムは、「テール」アトムと呼ばれ得る。これらのレジスタは、＄ＰＡＣＫレジスタを含み、＄ＰＡＣＫレジスタには、第１のパック命令の実行時に使用される制御値が投入される。このレジスタは、＄ＥＸＴＲＡＣＴレジスタも含み、＄ＥＸＴＲＡＣＴレジスタには、第１の抽出命令の実行時に使用される制御値が投入される。このレジスタは、第２の（及び最後の）パック命令の実行時に使用される制御値を含むレジスタ（＄ｍ５として示す）も含む。このレジスタは、ソースメモリからデータをロードするための第１のロード操作のためのアドレス（ヘッドアドレスと呼ぶ）が実行されるレジスタ（＄ｍ４として示す）も含む。

【0078】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令は、制御レジスタ値を提供するために使用される幾つかのオペランドを有する。これらの最初のものは、バッファ５００の開始アドレスである。図５Ａの例では、これは、０ｘ８０００２に等しく、レジスタ＄ｍ０に位置する。オペランドの第２のものは、メモリ領域５１０の開始アドレスである。図５Ａの例では、これは、０ｘ８２００４に等しく、レジスタ＄ｍ１に位置する。オペランドの第３のものは、バッファ５００のサイズである。図５Ａの例では、このサイズは、４８バイトに等しく、レジスタ＄ｍ２に位置する。

【0079】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、ソースアドレス（即ちこの例では０ｘ８０００２）が先行するアライメントされたメモリアドレス（この例では０ｘ８００００）から何バイトずれているかを決定することにより、＄ＥＸＴＲＡＣＴレジスタのピボット値を決定する。この先行するアライメントされたメモリアドレスは、バッファ５００の第１の部分をロードするための第１のロード操作が実行される開始アドレスである。この例では、抽出命令によって決定され、＄ＥＸＴＲＡＣＴレジスタ内に記憶されるピボット値は、２バイトに等しい。

【0080】

加えて、ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、＄ＰＡＣＫレジスタ内に記憶する第１の制御値（即ち挿入バイト）を決定する。実行ユニットは、ソース宛先（即ちこの例では０ｘ８２００４）が先行するアライメントされたメモリアドレス（この例では０ｘ８２０００）から何バイトずれているかを決定することにより、第１の制御値（即ち挿入バイト）を決定する。この先行するアライメントされたメモリアドレスは、バッファ５００の一部を含むデータ単位を宛先メモリに記憶するための第１のストア操作が実行される開始アドレスである。この例では、抽出命令によって決定され、＄ＰＡＣＫレジスタ内に記憶される挿入バイト値は、４バイトに等しい。

【0081】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、第２の制御値（即ち抽出バイト）をゼロに等しく設定する。挿入されるデータは、バッファ５００のデータのみを含むレジスタの組の先頭から始まるため、この値は、バッファのメモリコピーに対してゼロに設定される。後述するように、データは、第１の抽出命令の実行によってこのレジスタの組内に提供される。

【0082】

実行ユニットは、ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、第３の制御値（即ちｎｕｍバイト）を、第１のストア操作において宛先メモリに記憶されるバッファ５００のデータ量に等しく設定する。これは、宛先メモリの最初のアトム内（即ちアドレス０ｘ８２０００～０ｘ８２０１０）に入るメモリ領域５１０の一部であるものとして視覚的に表されている。従って、図５Ａ～図５Ｈの例では、第３の制御値は、＄ｍ１で指定された宛先アドレスの値、即ち０ｘ８２００４と、宛先メモリ内の次のアライメントされたメモリアドレス、即ち０ｘ８２０１０との間のバイト数である。図５Ａ～図５Ｆの例における第３の制御値は、１２バイトに等しい。

【0083】

前述のように、実行ユニットは、ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、第２の（及び最後の）パック命令のパック制御値を決定する。これらは、図５Ａにおいてテール＄ＰＡＣＫとしてラベル付けされるように示され、以下では第２のパック制御値として参照される。

【0084】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、第２のパック制御値の第１の制御値（即ち挿入バイト）を決定する。実行ユニットは、宛先メモリに記憶される最後のデータ単位内に存在するメモリ領域５１０のバイト数を決定することにより、この第１の制御値を決定する。これらのバイト数は、宛先メモリ内のこの最後のデータ単位内に記憶されるバッファ５００のバイト数である。図５Ａの例では、データの最後のアトムは、アドレス０ｘ８２０３０から始まる。メモリ領域５１０の終端（実行ユニットが＄ｍ２からのバイト数（即ち４８）を＄ｍ１からのメモリ領域５１０の開始アドレス（即ち０ｘ８２００４）に加算することによって決定することができる）は、０ｘ８２０３４にある。そのアドレスに先行するアライメントされたメモリアドレス（即ち０ｘ８２０３０）からメモリ領域の終端を減算することにより、実行ユニットは、第２のパック制御値の第１の制御値を表すバイト数（即ち４）を決定することができる。

【0085】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、第２のパック制御値の第２の制御値（即ち抽出バイト）を決定する。実行ユニットは、この値を第１の制御値の値と同じ値（即ち与えられた例では４バイト）に設定する。

【0086】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を実行することに応答して、実行ユニットは、第２のパック制御値の第３の制御値（即ちｎｕｍバイト）を決定する。実行ユニットは、各ロード操作内でロードされるデータ単位のサイズ（即ちこの例では１６バイト）から第２のパック制御値の第１の及び第２の制御値の値（即ちこの例では４バイト）を減算した値に等しくなるようにこの値を設定する。これは、最後のストア操作（即ちメモリアドレス０ｘ８２０３０から始まるストア操作）で宛先メモリに書き戻される、宛先メモリからロードされるデータ量を表す。この値は、この例では１２バイトに等しい。

【0087】

ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令の実行後に行われる操作を示す図５Ｂを参照する。実行ユニットは、第１のロード命令（ｌｄ１２８ｐａｃｅとして示す）を実行して、ソースメモリからレジスタの組内にデータ単位５１５をロードする。実行ユニットは、第２のロード命令（ｌｄ１２８ｓｔｅｐとして示す）を実行して、ソースメモリから更なるレジスタの組内にデータ単位５１６をロードする。実行ユニットは、第３のロード命令（ｌｄ１２８として示す）を実行して、宛先メモリからレジスタの別の組内にデータ単位５１７をロードする。

【0088】

データをロードすると、実行ユニットは、抽出命令（図５Ｂではｅｘｔｒａｃｔ１２８として示す）を実行する。この抽出命令のインスタンスは、データ単位５１６がロードされているソースレジスタの第１の組を指定する第１のオペランド及びデータ単位５１５がロードされているレジスタの組を指定する第２のソースオペランドと共に実行される。＄ＥＸＴＲＡＣＴレジスタ内で指定されるピボットポイントは、２の値を取るため、実行ユニットは、データ単位５１６の最初の２バイトを宛先レジスタの組内に記憶させ、単位５１５の最初の２バイトの後のデータ単位５１５のバイトを同じ宛先レジスタの組内に記憶させる。換言すれば、実行ユニットは、抽出命令に応答して、ピボットポイントを使用して単位５１５のｎ－２個の最上位バイトを取り出し、それらを単位５１６の最下位の２バイトと組み合わせて単位５１８の全ｎバイトを提供する。この抽出命令の実行から得られるデータ単位５１８を図５Ｂに示す。図示のように、データ単位５１８は、第２の単位５１６の最初の２バイトであるデータ単位５１８の最後の２バイトを除き、第１の単位５１５からのデータで構成される。結果として生じるこのデータ単位５１８は、バッファ５００の第１の完全なデータ単位である。

【0089】

データ単位５１８を得た後、実行ユニットは、パック命令（図５Ｂではｐａｃｋ１２８として示す）を実行する。パック命令は、データ単位５１８を含むレジスタをソースレジスタの組として指定する第１のオペランド及びデータ単位５１７を含むレジスタをソースレジスタの組として指定する第２のオペランドを取る。このパック命令の実行結果は、データ単位５１７がパック命令のための宛先レジスタの組内にコピーされ、そのデータの一部がデータ単位５１８からのデータによって上書きされることである。＄ＰＡＣＫレジスタ内のゼロの抽出値を所与として、実行ユニットは、データ単位５１８の先頭から始まるデータを宛先レジスタの組に書き込ませる。＄ＰＡＣＫレジスタ内の０ｘ０４の挿入値を所与として、実行ユニットは、宛先レジスタの組の先頭から４バイトのオフセットから始まる宛先レジスタの組内に抽出データを書き込ませる。１２（１６進数で０ｘ０ｃ）のバイト数の値を所与として、実行ユニットは、データ単位５１８の１２バイトを宛先レジスタの組に書き込ませる。結果として生じる、宛先レジスタの組内に保持されるデータ単位５１９を図５Ｂに示す。第１のパック命令の実行から生じるこのデータ単位５１９は、宛先メモリに記憶される第１のデータ単位５１９を構成する。

【0090】

図５Ｃを参照すると、データ単位５１９をどのようにメモリに記憶し直すことができるかが示されている。具体的には、実行ユニットは、データ単位５１９を宛先メモリに記憶するためにストア命令（ｓｔ１２８として示す）を実行する。ストア命令は、メモリコピーの一部として宛先メモリに記憶されるデータの最初のアトムのアライメントされたメモリアドレス（即ち０ｘ８２０００）を指定するオペランドを取る。図示のように、ロード操作は、０ｘ８２０００のメモリアドレスから開始してデータ単位５１９を記憶させる。

【0091】

図５Ｄを参照すると、宛先メモリ内の２つの終端データ単位間に位置するデータ単位を生成するための操作を処理するための値をレジスタ内にロードするために、第２の初期化命令（ｉｎｉｔ１２８ｂｏｄｙと呼ぶ）がどのように実行され得るかが示されている。データ単位の２つの終端間のこれらのデータ単位は、バッファ５００のボディ部と呼ぶことができる。

【0092】

ｉｎｉｔ１２８ｂｏｄｙ命令は、＄ＥＸＴＲＡＣＴ制御レジスタ内に保持される値を修正させる。この値は、メモリ領域５１０に記憶されるとき、バッファ５００のボディ部を形成するデータ単位を生成するために使用される抽出操作を可能にするために修正される。ｉｎｉｔ１２８ｂｏｄｙ命令を実行することに応答して、実行ユニットは、（ｉｎｉｔ１２８ｈｅａｄｔａｉｌの実行によって決定された）＄ＥＸＴＲＡＣＴ制御レジスタ内に保持される前の値（即ちこの例では２バイト）を各データ単位のバイト数（即ちこの例では１６バイト）から減算することによって新しいピボット値を決定する。結果として生じるこの例の値（即ち１４バイト）は、第１の抽出命令に使用された以前のピボット値の代わりに＄ＥＸＴＲＡＣＴ制御レジスタ内に記憶される。

【0093】

ｉｎｉｔ１２８ｂｏｄｙ命令を実行することに応答して、実行ユニットは、バッファ５００のボディ部に属するデータのアトム数を決定する。この数は、バッファ５００のボディ部を宛先メモリに記憶するために実行される必要のあるストア操作の数に等しい。バッファ５００のボディ部は、最初のアトム（即ちアトム５１９）内の宛先メモリに記憶されるバッファ５００のデータ又は最後のアトム（即ちメモリアドレス０ｘ８００３０から始まるアトム）内の宛先メモリに記憶されるバッファ５００のデータ以外の、宛先メモリに記憶されるバッファ５００のデータで構成される。図５Ａ～図５Ｈの例におけるバッファ５００のボディ部は、メモリアドレス０ｘ８２０１０と０ｘ８２０３０との間に位置し、２つのデータのアトムで構成される。

【0094】

ｉｎｉｔ１２８ｂｏｄｙ命令を実行することに応答して、実行ユニットは、バッファ５００のボディを決定するためにソースメモリに対して実行される第１のロード操作のためのメモリアドレスを決定する。このメモリアドレス（即ちこの例では０ｘ８００００）は、この例では、＄ｍ０に記憶されるものとして示されている。加えて、実行ユニットは、バッファ５００のボディのための（データ単位５１９のストア操作に続く）宛先メモリへの第１のストア操作のメモリアドレスを決定する。このメモリアドレス（即ちこの例では０ｘ８２０１０）は、この例では、＄ｍ１内に保持されているものとして示されている。

【0095】

図５Ｅを参照すると、ｉｎｉｔ１２８ｂｏｄｙ命令の実行後にプロセッサ４によって実行される操作が示されている。実行ユニットは、ソースメモリからデータ単位５１５をロードするための第１のロード命令（ｌｄ１２８ｐａｃｅとして示す）及びソースメモリからデータ単位５１６をロードするための第２のロード命令（同じくｌｄ１２８ｐａｃｅとして示す）を実行する。これらの同じデータ単位５１５、５１６は、ヘッドデータ単位５１７を提供するためにソースメモリからロードされるため、一部の実施形態では、これらのデータ単位５１５、５１６は、ｉｎｉｔ１２８ｂｏｄｙの実行後に再びロードされないが、ヘッドデータ単位５１７を構築するために以前にロードされたレジスタの組内に保持され得る。

【0096】

データをロードすると、実行ユニットは、抽出命令（図５Ｅではｅｘｔｒａｃｔ１２８として示す）を実行する。この抽出命令のインスタンスは、データ単位５１６がロードされているレジスタの組をソースレジスタの第１の組として指定する第１のオペランド及びデータ単位５１５がロードされているレジスタの組をソースレジスタの第２の組として指定する第２のオペランドと共に実行される。＄ＥＸＴＲＡＣＴレジスタ内で指定されたピボットポイントは、１４の値を取るため、実行ユニットは、データ単位５２０を提供する。単位５２０は、データ単位５１５のデータの最初の１４バイトの後の単位５１５のバイト（換言すれば最後の２単位）を含む。単位５２０は、データ５１６の最初の１４バイトも含む。単位５１６から取り出された１４バイトは、データ単位５２０内で単位５１５から取り出された２バイトに続く。実行ユニットは、抽出命令のオペランドによって識別される宛先レジスタの組内にデータ単位５２０を提供する。これらの宛先レジスタ内に記憶されるデータ単位５２０は、バッファ５００のボディの最初のアトムを形成する。

【0097】

データ単位５２０を提供した後、実行ユニットは、データ単位５２０をメモリに記憶するためにストア命令を実行する。データ単位５２０は、データ単位５１９が記憶されたアドレスの次のアライメントされたメモリアドレスであるアライメントされたメモリアドレスに記憶される。

【0098】

図５Ｆを参照すると、バッファ５００のボディのためのデータの第２のアトムがどのように生成されるかが示されている。

【0099】

実行ユニットは、データ単位５２５をレジスタの組内にロードするためのロード命令を実行する。このデータ単位５２５は、データ単位５１６のロード元のアライメントされたメモリアドレス（即ち０ｘ８００１０）の次のアライメントされたメモリアドレス（即ち０ｘ８００２０）からロードされる。このアドレスは、データ単位５１６をロードするために実行されるロード命令の後でインクリメントされる（即ち０ｘ８００３０にインクリメントされる）レジスタ＄ｍ０内のソースアドレスの値によって与えられる。

【0100】

データをロードした後、実行ユニットは、抽出命令（図５Ｆではｅｘｔｒａｃｔ１２８として示す）を実行する。この抽出命令のインスタンスは、データ単位５２５がロードされているレジスタの組をソースレジスタの第１の組として指定する第１のオペランド及びデータ単位５１６がロードされているレジスタの組をソースレジスタの第２の組として指定する第２のオペランドと共に実行される。この抽出命令のインスタンスに応答して、実行ユニットは、データ単位５２６を提供する。＄ＥＸＴＲＡＣＴレジスタ内のピボット値は、１４であるため、単位５２６は、データ単位５１６のデータの最初の１４バイトの後の単位５１６のバイト（換言すれば最後の２バイト）を含む。単位５２６は、単位５２５の最初の１４バイトも含む。単位５２５から取り出された１４バイトは、データ単位５２６内で単位５１６から取り出された２バイトに続く。実行ユニットは、抽出命令の関連するオペランドによって識別される宛先レジスタの組内にデータ単位５２６を提供する。これらの宛先レジスタ内に記憶されるデータ単位５２６は、バッファ５００のボディの第２のアトムを形成する。

【0101】

データ単位５２６を提供した後、実行ユニットは、データ単位５２６をメモリに記憶するためにストア命令を実行する。データ単位５２６は、データ単位５２０が記憶されたアドレスの次のアライメントされたメモリアドレスであるアライメントされたメモリアドレス（即ち０ｘ８２０２０）に記憶される。この次のアライメントされたアドレスは、＄ｍ１レジスタ内に保持された値によって与えられる。ストア操作を実行した後、このレジスタ内の値は、次のアライメントされたメモリアドレス（即ち０ｘ８２０３０）を指すようにインクリメントされる。

【0102】

図５Ｇを参照すると、宛先メモリ内に記憶するための最終的なアトム（即ちテール）がどのように生成され得るかに関する一例が示されている。この最終的なアトムを提供することは、第２のパック制御値の組を使用する第２のパック命令を実行することを含む。第２のパック命令が実行されるときにこれらを利用可能にするために、実行ユニットは、ｉｎｉｔ１２８ｈｅａｄｔａｉｌ命令を使用して決定されたこれらの（この例では＄ｍ５レジスタからの）値を＄ＰＡＣＫ制御レジスタ内にコピーする。

【0103】

実行ユニットは、ソースメモリから最終的なデータ単位５２７をレジスタの組内にロードするためのロード命令（ｌｄ１２８として示す）を実行する。図５Ｇでは、このデータ単位５２７の前半部５２７ａのみがソースメモリ内に示されている。実行は、＄ｍ０内のソースアドレス値からこの値をロードする。

【0104】

データ単位５２９をロードした後、実行ユニットは、抽出命令（図５Ｇではｅｘｔｒａｃｔ１２８として示す）を実行する。この抽出命令のインスタンスは、データ単位５２７がロードされているレジスタの組をソースレジスタの第１の組として指定する第１のオペランド及びデータ単位５２５がロードされているレジスタの組をソースレジスタの第２の組として指定する第２のオペランドと共に実行される。この抽出命令のインスタンスに応答して、実行ユニットは、データ単位５２８を提供する。＄ＥＸＴＲＡＣＴレジスタ内のピボット値は、１４であるため、単位５２８は、データ単位５２５のデータの最初の１４バイトの後の単位５２５のバイト（換言すれば最後の２バイト）を含む。単位５２８は、単位５２７の最初の１４バイトも含む。単位５２７から取り出された１４バイトは、単位５２５から取り出された２バイトに続く。実行ユニットは、抽出命令の関連するオペランドによって識別される宛先レジスタの組内にデータ単位５２８を提供する。

【0105】

実行ユニットは、更なるロード命令（ｌｄ１２８）を実行して、宛先メモリからのデータ単位５２９をレジスタの組内にロードする。図５Ｇでは、このデータ単位５２９の前半部５２９ａのみが示されている。

【0106】

実行ユニットは、第２のパック命令（図５Ｇではｐａｃｋ１２８として示す）を実行する。このパック命令のインスタンスは、データ単位５２８を含むレジスタをソースレジスタの組として指定する１つのオペランド及びデータ単位５２９を含むレジスタをソースレジスタの組として指定する別のオペランドを取る。このパック命令の実行結果は、データ単位５２８がパック命令のための宛先レジスタの組内にコピーされ、そのデータ５２８の一部がデータ単位５２９からのデータによって上書きされることである。＄ＰＡＣＫレジスタ内の４の抽出値を所与として、実行ユニットは、データ単位５２９内の４バイト目以降のデータを宛先レジスタの組に書き込ませる。＄ＰＡＣＫレジスタ内の０ｘ０４の挿入値を所与として、実行ユニットは、宛先レジスタの組の先頭から４バイトのオフセットから始まる宛先レジスタの組内に抽出データを書き込ませる。１２（１６進数で０ｘ０ｃ）のバイト数の値を所与として、実行ユニットは、データ単位５２９の１２バイトを宛先レジスタの組に書き込ませる。パック命令の効果は、コピーされているバッファ５００からのデータではない単位５２８内のデータ部分を宛先メモリからのデータで上書きすることである。結果として生じる、宛先レジスタの組内に保持されるデータ単位５３０を図５Ｂに示す。第２のパック命令の実行から生じるこのデータ単位５３０は、メモリコピーの一部として宛先メモリに記憶されるデータ５３０の最終的なアトムを構成する。

【0107】

図５Ｈを参照すると、データ単位５３０を宛先メモリ内に記憶するためのストア命令を実行ユニットがどのように実行するかが示されている。ストア命令を実行することは、データ単位５２６の記憶が行われたメモリアドレスの次のアライメントされたメモリアドレス（即ち０ｘ８２０３０）から開始してデータ単位５３０を記憶させる。図５Ｈには、このデータ単位５３０の前半部５３０ａのみが示されている。

【0108】

実施形態は、メモリコピーを行うためのパック命令の使用に限定されない。例えば、パック命令は、処理するためにメモリからのミスアライメントデータを１つ又は複数のレジスタ内の適切な位置に配置するために使用され得る。

【0109】

図６を参照すると、処理するために１つ又は複数のレジスタの先頭にデータを配置するためのパック命令の使用例が示されている。

【0110】

メモリ内に記憶されたデータ６１０を使用して、１つ又は複数の算術演算を実行する必要があると仮定する。データ６１０は、メモリ内でアライメントされていないため、ロード命令を使用してデータ６１０を１つ又は複数のレジスタ内の適切な位置に直接ロードすることができない。従って、データ６１０を含むデータ単位をレジスタの組＄ａ４：７内にロードするためにロード操作を行う。このデータ単位は、図６でメモリアドレス０ｘ８２０００から始まるように示されている。

【0111】

データ６１０がレジスタの組＄ａ４：７内に記憶されると、データ６１０をレジスタの別の組＄ａ０：３の先頭に記憶させるためにパック命令が実行される。レジスタ＄ａ０：３の残りの部分は、レジスタ＄ａ０：３のその部分の初期コンテンツによって占有される。次いで、レジスタ＄ａ０：３の関連するものの先頭にアライメントされたデータ６１０に対して１つ又は複数の算術演算を実行することができる。

【0112】

実施形態は、例として記載されたに過ぎないことが理解されるであろう。様々な命令（例えば、パック、抽出、ｉｎｉｔ１２８ｈｅａｄｔａｉｌ、ｉｎｉｔ１２８ｂｏｄｙ）、レジスタ（例えば、＄ＰＡＣＫ、＄ＥＸＴＲＡＣＴ）及びレジスタ値（例えば、ピボットポイント、挿入バイト、抽出バイト、ｎｕｍバイト）に使用される名称は、名称に過ぎず、限定として解釈すべきではないことが理解されるであろう。

【0113】

図７を参照すると、本願の実施形態による方法７００が示されている。方法７００は、第１のデータの組及び第２のデータの組を使用して、レジスタの組内に第３のデータ単位を提供するための方法である。

【0114】

Ｓ７１０では、処理装置４のメモリ１１内に第１のデータ単位を記憶する。第１のデータ単位は、第１の部分及び１つ又は複数の追加部分を含む。第１のデータ単位は、処理装置４のＬＳＵ５５又は処理装置４で受信されたデータをメモリ１１に記憶するように構成される処理装置４の他の回路（例えば、受信エンジン）によってメモリ１１内に記憶することができる。

【0115】

Ｓ７２０では、処理装置４のレジスタの第２の組内に第２のデータ単位を記憶する。これらのレジスタは、ＡＲＦ２６Ａのレジスタであり得る。第２のデータ単位は、第２のデータ単位をメモリからロードするためのロード命令を実行することによってこれらのレジスタ内に記憶され得る。

【0116】

Ｓ７３０では、＄ＰＡＣＫ制御レジスタ内に制御値を記憶する。

【0117】

Ｓ７４０では、少なくとも１つの実行ユニットは、１つ又は複数のレジスタの第１の組内に第１のデータ単位をロードするためのロード命令を実行する。

【0118】

Ｓ７５０では、少なくとも１つの実行ユニットは、１つ又は複数のレジスタの組内に提供された制御値に基づいて第３のデータ単位を提供するためのパック命令を実行する。第３のデータ単位は、第１の値によって示される開始位置から始まる１つ又は複数のビット位置における第１の部分を含み、第３のデータ単位の残りのビット位置において、第２のデータ単位の対応するビット位置からのデータを含む。

【0119】

実施形態は、専ら例として記載されたことが理解されるであろう。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図5G】

【図5H】

【図6】

【図7】

【手続補正書】

【提出日】2024-08-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するように構成されたメモリと、
前記メモリからデータをロードするロード操作を行うためのロード命令を実行するように構成される少なくとも１つの実行ユニットと、
第２のデータ単位を記憶するように構成される１つ又は複数のレジスタの第２の組と、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を記憶するように構成される制御レジスタと、
を備え、
前記少なくとも１つの実行ユニットは、
前記ロード命令の少なくとも１つを実行して前記ロード操作うちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に前記第１のデータ単位をロードすることと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
１つ又は複数のレジスタの組内の前記第３のデータ単位に、前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を提供し、前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供することと、
を実行するように構成される、データ処理装置。

【請求項2】

前記メモリは、前記第２のデータ単位を記憶するように構成され、前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の実行前に、前記ロード命令の更なる少なくとも１つの実行に応答して、前記第２のデータ単位を、１つ又は複数のレジスタの第２の組内にロードするように構成される、請求項１に記載のデータ処理装置。

【請求項3】

前記第３のデータ単位が記憶される前記１つ又は複数のレジスタの組は、１つ又は複数のレジスタの前記第１の組及び第２の組とは異なる１つ又は複数のレジスタの第３の組である、請求項１又は２に記載のデータ処理装置。

【請求項4】

前記第３のデータ単位が記憶される前記１つ又は複数のレジスタの組は、１つ又は複数のレジスタの第２の組である、請求項１又は２に記載のデータ処理装置。

【請求項5】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令を実行して、前記第１の部分が前記第２のデータ単位の一部を上書きするように１つ又は複数のレジスタの前記第２の組内に前記第３のデータ単位を提供するように構成される、請求項４に記載のデータ処理装置。

【請求項6】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の実行前に、前記メモリ内のデータのバッファの位置を示す１つ又は複数のオペランドを使用して、前記制御レジスタ内に前記制御値を提供するための初期化命令を実行するように構成され、前記データのバッファは、前記第１の部分を含む、請求項１に記載のデータ処理装置。

【請求項7】

前記初期化命令の前記１つ又は複数のオペランドは、前記データのバッファがコピーされるべき前記メモリ内のメモリ領域の位置を更に示す、請求項６に記載のデータ処理装置。

【請求項8】

前記メモリは、前記第１の種類の前記命令の前記実行前に、前記第２のデータ単位を前記メモリ領域内に記憶するように構成される、請求項７に記載のデータ処理装置。

【請求項9】

前記第１のデータ単位は、前記データのバッファに属する、請求項７又は８に記載のデータ処理装置。

【請求項10】

第４のデータ単位内の第３のデータ部分の開始位置、及び、第５のデータ単位内の第４のデータ部分の終了位置を示す単一の値を記憶するように構成される更なる制御レジスタを含み、
前記少なくとも１つの実行ユニットは、第２の種類の更なる命令を実行し、前記単一の値に基づいて、１つ又は複数のレジスタの組内に第６のデータ単位を提供するように構成され、
前記第６のデータ単位は、前記単一の値によって示される前記開始位置で始まる前記第３のデータ部分、及び、前記単一の値によって示される前記終了位置で終わる前記第４のデータ部分を含む、請求項１に記載のデータ処理装置。

【請求項11】

前記少なくとも１つの実行ユニットは、命令のシーケンスを実行することにより、前記メモリ内のバッファのメモリコピーを行うように構成され、
前記メモリは、前記バッファの先頭及び終端の少なくとも一方が、前記ロード操作の開始アドレスとしてサポートされるメモリアドレスの組とミスアライメントされるように前記バッファを記憶するように構成され、
前記命令のシーケンスは、前記第１の種類の前記命令の第１のインスタンスと、前記第２の種類の前記更なる命令の複数のインスタンスと、前記第１の種類の前記命令の第２のインスタンスと、を含む、請求項１０に記載のデータ処理装置。

【請求項12】

前記少なくとも１つの実行ユニットは、前記第１の種類の前記命令の前記第１のインスタンスの実行前に、前記メモリ内の前記バッファの位置を示す１つ又は複数のオペランドを使用して、前記第２の種類の前記命令の前記複数のインスタンスの少なくとも１つのインスタンスによって使用するための前記単一の値を前記更なる制御レジスタ内に提供し、前記第１の種類の前記更なる命令の前記第１のインスタンス及び第２のインスタンスによって使用するための前記制御値を少なくとも１つのレジスタ内に提供するための少なくとも１つの初期化命令を実行するように構成される、請求項１１に記載のデータ処理装置。

【請求項13】

前記メモリは、前記第１の部分の先頭又は終端の少なくとも一方が、前記ロード操作の開始アドレスとして使用するためにサポートされるメモリアドレスの組とミスアライメントされるように、前記第１のデータ単位の一部として前記第１の部分を記憶するように構成される、請求項１に記載のデータ処理装置。

【請求項14】

前記メモリ内の前記メモリアドレスの組は、固定量だけ互いに隔てられ、前記固定量は、 ３２ビット、６４ビット、又は１２８ビットの１つを含む、請求項１３に記載のデータ処理装置。

【請求項15】

メモリからデータをロードするロード操作を行うためのロード命令の実行をサポートする少なくとも１つの実行ユニットを含むデータ処理装置において実装される方法であって、
前記メモリ内に、第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するステップと、
１つ又は複数のレジスタの第２の組内に第２のデータ単位を記憶するステップと、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を制御レジスタ内に記憶するステップと、
前記ロード命令の少なくとも１つを実行して前記ロード操作のうちの第１のロード操作を実行し、１つ又は複数のレジスタの第１の組内に前記第１のデータ単位をロードするステップと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を、１つ又は複数のレジスタの組内の前記第３のデータ単位に提供するステップと、
前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供するステップと、
を含む方法。

【請求項16】

処理装置の少なくとも１つの実行ユニットに方法を実行させるコンピュータ可読命令の組を含むコンピュータプログラムであって、前記コンピュータ可読命令は、メモリからデータをロードするためのロード操作を実行するロード命令を含み、前記方法は、
前記メモリ内に第１の部分及び１つ又は複数の追加部分を含む第１のデータ単位を記憶するステップと、
１つ又は複数のレジスタの第２の組内に第２のデータ単位を記憶するステップと、
第３のデータ単位内において前記第１の部分が提供されるべき開始位置を示す第１の値と、前記第１のデータ単位内の前記第１の部分の開始位置を示す第２の値と、前記第１の部分の長さを示す第３の値と、を含む制御値を制御レジスタ内に記憶するステップと、
前記ロード命令の少なくとも１つを実行することに応答して、前記ロード操作の第１のものを実行し、１つ又は複数のレジスタ第１の組内に前記第１のデータ単位をロードするステップと、
第１の種類の命令の実行に応答し、前記制御値の各々に応じて、
前記第１の値によって示される前記開始位置から始まる１つ又は複数のビット位置にある前記第１の部分を、１つ又は複数のレジスタの組内の前記第３のデータ単位に提供するステップと、
前記第３のデータ単位の残りのビット位置に前記第２のデータ単位の対応するビット位置からのデータを提供するステップと、
を含む、コンピュータプログラム。

【国際調査報告】