知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特表2024-546032ナノシートのための活性上の短ゲートおよびＳＴＩ上のより長いゲート
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-17
(54)【発明の名称】ナノシートのための活性上の短ゲートおよびＳＴＩ上のより長いゲート
(51)【国際特許分類】
H01L 21/336 20060101AFI20241210BHJP
H01L 21/3065 20060101ALI20241210BHJP
【ＦＩ】
H01L29/78 301P
H01L29/78 301G
H01L29/78 301Y
H01L21/302 105A
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024527617
(86)(22)【出願日】2022-10-25
(85)【翻訳文提出日】2024-05-10
(86)【国際出願番号】 EP2022079724
(87)【国際公開番号】W WO2023083601
(87)【国際公開日】2023-05-19
(31)【優先権主張番号】17/524,851
(32)【優先日】2021-11-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(74)【復代理人】
【識別番号】110000420
【氏名又は名称】弁理士法人ＭＩＰ
(72)【発明者】
【氏名】チャン、チェン
(72)【発明者】
【氏名】チョン、カングオ
(72)【発明者】
【氏名】シュウ、ウェンユ
(72)【発明者】
【氏名】シエ、ルイロン
【テーマコード（参考）】
5F004
5F140
【Ｆターム（参考）】
5F004BD04
5F004DA01
5F004DA17
5F004DA18
5F004DA22
5F004DA24
5F004DA29
5F004DB01
5F004DB03
5F004DB07
5F004DB30
5F004EA03
5F004EA06
5F004EA07
5F004EB04
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA10
5F140BB05
5F140BC12
5F140BC15
5F140BD05
5F140BD11
5F140BD13
5F140BE09
5F140BE10
5F140BF05
5F140BF06
5F140BF07
5F140BF10
5F140BF42
5F140BG03
5F140BG04
5F140BG12
5F140BG14
5F140BG27
5F140BG28
5F140BG29
5F140BG30
5F140BH06
5F140BK28
5F140BK29
5F140BK30
5F140CB04
5F140CC03
5F140CC08
5F140CC09
5F140CC11
5F140CC12
5F140CC13
(57)【要約】
ナノシートのための活性上の短ゲートおよびＳＴＩ上のより長いゲート
ナノシート・デバイスを形成するための方法が提示される。本方法は、基板の上にナノシート・スタックを形成することであって、ナノシート・スタックは、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、形成することと、ナノシート・スタックの上に第１のハードマスク材料を形成することと、犠牲ゲートを堆積することと、くぼみが第１のハードマスク材料に隣接して画定されるように、犠牲ゲートをくぼみ加工することであって、犠牲ゲートの上面は、第１のハードマスク材料の上面の下である、くぼみ加工することと、くぼみ内に第２のハードマスク材料を形成することと、第１および第２のハードマスク材料の両方において均一のゲート長を画定することと、ナノシート・スタックの上のゲート長がＳＴＩ領域の上のゲート長よりも小さくなるように、第１のハードマスク材料を選択的にトリミングすることと、を含む。
ナノシート・デバイスを形成するための方法が提示される。本方法は、基板の上にナノシート・スタックを形成することであって、ナノシート・スタックは、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、形成することと、ナノシート・スタックの上に第１のハードマスク材料を形成することと、犠牲ゲートを堆積することと、くぼみが第１のハードマスク材料に隣接して画定されるように、犠牲ゲートをくぼみ加工することであって、犠牲ゲートの上面は、第１のハードマスク材料の上面の下である、くぼみ加工することと、くぼみ内に第２のハードマスク材料を形成することと、第１および第２のハードマスク材料の両方において均一のゲート長を画定することと、ナノシート・スタックの上のゲート長がＳＴＩ領域の上のゲート長よりも小さくなるように、第１のハードマスク材料を選択的にトリミングすることと、を含む。
【特許請求の範囲】
【請求項1】
ナノシート・デバイスを形成するための方法であって、基板の上にナノシート・スタックを形成することであって、前記ナノシート・スタックは、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、形成することと、
前記ナノシート・スタックの上に第１のハードマスク材料を形成することと、
犠牲ゲートを堆積することと、
くぼみが前記第１のハードマスク材料に隣接して画定されるように、前記犠牲ゲートをくぼみ加工することであって、前記犠牲ゲートの上面は、前記第１のハードマスク材料の上面の下である、くぼみ加工することと、
前記くぼみ内に第２のハードマスク材料を形成することと、
前記第１および第２のハードマスク材料の両方において均一のゲート長を画定することと、
前記ナノシート・スタックの上のゲート長が前記ＳＴＩ領域の上のゲート長よりも小さくなるように、前記第１のハードマスク材料を選択的にトリミングすることと、を含む、方法。
【請求項2】
前記ＳＴＩ領域の上面を露出する開口部を画定するために前記犠牲ゲートをエッチングすることをさらに含む、請求項１に記載の方法。
【請求項3】
前記ナノシート・スタックの上、および前記ＳＴＩ領域の上に画定される前記開口部内にゲート・スペーサを形成することをさらに含む、請求項２に記載の方法。
【請求項4】
前記ナノシート・スタック内にソース／ドレイン・エピタキシャル領域および内側スペーサを形成することをさらに含む、請求項３に記載の方法。
【請求項5】
前記内側スペーサは、前記ゲート・スペーサと垂直に整列される、請求項４に記載の方法。
【請求項6】
前記ソース／ドレイン・エピタキシャル領域は、前記ゲート・スペーサの下方内側壁に直接接触する、請求項４に記載の方法。
【請求項7】
前記ソース／ドレイン・エピタキシャル領域の上に、およびこれと直接接触して層間誘電体（ＩＬＤ）を堆積することをさらに含む、請求項４に記載の方法。
【請求項8】
前記犠牲ゲート、および前記ナノシート・スタックの１つおきの半導体層を除去することをさらに含む、請求項７に記載の方法。
【請求項9】
前記ＳＴＩ領域と直接接触して、および前記ゲート・スペーサと直接接触して第１の仕事関数金属（ＷＦＭ）を堆積することをさらに含む、請求項８に記載の方法。
【請求項10】
前記第１のＷＦＭは、前記ナノシート・スタックの上の前記ゲート長によって画定される領域内でピンチオフし、前記第１のＷＦＭは、前記ＳＴＩ領域の上の前記ゲート長によって画定される領域内ではピンチオフすることができない、請求項９に記載の方法。
【請求項11】
前記第１のＷＦＭをエッチングするために前記ナノシート・スタックのうちの１つのナノシート・スタックの上にマスクを形成することをさらに含む、請求項１０に記載の方法。
【請求項12】
前記マスクの下にＷＦＭシールを形成することをさらに含む、請求項１１に記載の方法。
【請求項13】
残っている第１のＷＦＭを除去すること、および第２のＷＦＭを堆積するために前記マスクを除去することをさらに含む、請求項１２に記載の方法。
【請求項14】
ナノシート・トランジスタであって、基板の上に配設されるナノシート・スタックであって、前記ナノシート・スタックは、前記ナノシート・スタックの上のゲート長が前記ＳＴＩ領域の上のゲート長よりも小さくなるように、前記ナノシート・トランジスタにわたって不均一のゲート長を画定するためにシャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、ナノシート・スタックと、
前記ナノシート・スタックおよび前記ＳＴＩ領域の上に配設される仕事関数金属（ＷＦＭ）であって、前記ＷＦＭは、前記ナノシート・スタックの上の前記ゲート長によって画定される領域内でピンチオフし、前記ＷＦＭは、前記ＳＴＩ領域の上の前記ゲート長によって画定される領域内ではピンチオフすることができない、仕事関数金属（ＷＦＭ）と、を備える、ナノシート・トランジスタ。
【請求項15】
ゲート・スペーサが、前記ナノシート・スタックの上に配設される、請求項１４に記載のナノシート・トランジスタ。【発明の詳細な説明】
【背景技術】
【0001】
本発明は、概して、半導体デバイスに関し、より詳細には、ナノシート（ＮＳ）マルチしきい値統合のために活性領域上に短ゲートおよびシャロー・トレンチ・アイソレーション（ＳＴＩ）領域上により長いゲートを形成する自己整合方法および構造体に関する。
【0002】
半導体集積回路（ＩＣ）またはチップが小さくなると、およそ１～１００ナノメートルの厚さ範囲を有する二次元ナノ構造体である積層したナノシートがますます使用される。ナノシートおよびナノワイヤは、５ナノメートルの、および半導体デバイスのスケーリングを超越した、実現可能なデバイス選択として見られる。ナノシート形成の一般的なプロセス・フローは、シリコン（Ｓｉ）シートの間のシリコン・ゲルマニウム（ＳｉＧｅ）の犠牲層を除去することを伴う。
【発明の概要】
【0003】
本発明の実施形態によると、ナノシート・デバイスを形成するための方法が提供される。本方法は、基板の上にナノシート・スタック（複数のナノシート・スタック）を形成することであって、ナノシート・スタック（複数のナノシート・スタック）は、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域（複数のＳＴＩ領域）によって分離される、形成することと、ナノシート・スタック（複数のナノシート・スタック）の上に第１のハードマスク材料を形成することと、犠牲ゲートを堆積することと、くぼみ（複数のくぼみ）が第１のハードマスク材料に隣接して画定されるように、犠牲ゲートをくぼみ加工することであって、犠牲ゲートの上面は、第１のハードマスク材料の上面の下である、くぼみ加工することと、くぼみ（複数のくぼみ）内に第２のハードマスク材料を形成することと、第１および第２のハードマスク材料の両方において均一のゲート長を画定することと、ナノシート・スタック（複数のナノシート・スタック）の上のゲート長がＳＴＩ領域（複数のＳＴＩ領域）の上のゲート長よりも小さくなるように、第１のハードマスク材料を選択的にトリミングすることと、を含む。
【0004】
本発明の別の実施形態によると、ナノシート・デバイスを形成するための方法が提供される。本方法は、基板の上にナノシート・スタックを形成することであって、ナノシート・スタックは、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、形成することと、ナノシート・スタックの上に第１のハードマスク材料を形成することと、第１の犠牲材料を堆積することと、第１のくぼみがナノシート・スタックの上に画定されるように第１のハードマスク材料を除去することと、ナノシート・スタックの上に画定される第１のくぼみ内に第２の犠牲材料を堆積することと、第２の犠牲材料の上に第２のハードマスク材料を形成することと、第２のくぼみが第２のハードマスク材料に隣接して画定されるように、第１の犠牲材料をくぼみ加工することと、第２のくぼみ内に第３のハードマスク材料を形成することと、第２および第３のハードマスク材料の両方において均一のゲート長を画定することと、ナノシート・スタックの上のゲート長がＳＴＩ領域の上のゲート長よりも小さくなるように、第２のハードマスク材料を選択的にトリミングすることと、を含む。
【0005】
さらに別の実施形態によると、ナノシート・デバイスが提供される。ナノシート・デバイスは、基板の上に配設されるナノシート・スタックであって、ナノシート・スタックは、ナノシート・スタックの上のゲート長がＳＴＩ領域の上のゲート長よりも小さくなるように、ナノシート・トランジスタにわたって不均一のゲート長を画定するためにシャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、ナノシート・スタックと、ナノシート・スタックおよびＳＴＩ領域の上に配設される仕事関数金属（ＷＦＭ）であって、ＷＦＭは、ナノシート・スタックの上のゲート長によって画定される領域内でピンチオフし、ＷＦＭは、ＳＴＩ領域の上のゲート長によって画定される領域内でピンチオフすることができない、仕事関数金属（ＷＦＭ）と、を含む。
【0006】
例示的な本発明の実施形態は、異なる主題を参照して説明されるということに留意されたい。特に、いくつかの実施形態は、方法タイプのクレームを参照して説明される一方、他の実施形態は、装置タイプのクレームを参照して説明されている。しかしながら、当業者は、上記および以下の説明から、別途記載のない限り、１つのタイプの主題に属する特徴の任意の組合せに加えて、異なる主題に関する特徴、特に、方法タイプのクレームの特徴と装置タイプのクレームの特徴との任意の組合せも本明細書内に説明されるものとして見なされるということを推測するものとする。
【0007】
これらおよび他の特徴および利点は、その例証的な実施形態の以下の詳細な説明から明らかになるものとし、これらは添付の図面と関連して読まれるべきものである。
【0008】
本発明は、以下の図を参照して、好ましい実施形態の以下の説明において詳細事項を提供する。
【図面の簡単な説明】
【0009】
【図1】本発明の実施形態による、基板の上に形成されるナノシート・スタックを含む半導体構造体の断面図である。
【図5】本発明の実施形態による、第２のハードマスクが第１のハードマスクに隣接して形成され、有機平坦化層（ＯＰＬ）が第１および第２のハードマスクの上に堆積され、第１および第２のハードマスクが、ナノシート・スタックの上に形成される非晶質シリコン（ａ－Ｓｉ）層を露出する開口部を形成するためにエッチングされる、図４の半導体構造体の断面図である。
【図6】本発明の実施形態による、等方性エッチングが、第１のハードマスクの部分を選択的にエッチングして第１のハードマスクのための丸みを帯びた縁を画定するために発生する、図５の半導体構造体の断面図である。
【図17】本発明の実施形態による、酸化物が堆積され、ダミー材料が酸化物の上に堆積され、平坦化が実施され、ナノシート・スタックのハードマスクがくぼみ加工され、露出した酸化物区域が除去される、図１６の半導体構造体の断面図である。
【発明を実施するための形態】
【0010】
図面全体を通して、同じまたは同様の参照番号は、同じまたは同様の要素を表す。
【0011】
本発明による実施形態は、ナノシート（ＮＳ）マルチしきい値統合のために活性領域上に短ゲートおよびシャロー・トレンチ・アイソレーション（ＳＴＩ）領域上により長いゲートを形成するための方法およびデバイスを提供する。本発明の例示的な実施形態は、単一の横型トランジスタのための不均一のゲート長に関する。結果として、本発明の例示的な実施形態は、ゲート長（Ｌｇ）変動が、活性領域に自己整合される不均一のゲート長を形成し、これにより仕事関数金属（ＷＦＭ）パターニングのためにＳＴＩ領域上のゲートにより広い余地を提供する方法および構造体を提示する。
【0012】
そのようなナノシート構造体を形成することに用いられ得る半導体材料の例としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム合金（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、シリコン・ゲルマニウム・カーバイド（ＳｉＧｅＣ）、ＩＩＩ－Ｖ族化合物半導体、またはＩＩ－ＶＩ族化合物半導体あるいはその組合せが挙げられる。ＩＩＩ－Ｖ族化合物半導体は、元素周期表のＩＩＩ族から少なくとも１つの元素、および元素周期表のＶ族から少なくとも１つの元素を含む材料である。ＩＩ－ＶＩ族化合物半導体は、元素周期表のＩＩ族から少なくとも１つの元素、および元素周期表のＶＩ族から少なくとも１つの元素を含む材料である。
【0013】
本発明は、所与の例証的なアーキテクチャに関して説明されるが、他のアーキテクチャ、構造体、基板材料、ならびにプロセス特徴およびステップ／ブロックが、本発明の範囲内で変化され得るということを理解されたい。特定の特徴は、明白性の目的のためにすべての図に示されるわけではないということに留意されたい。これは、任意の特定の実施形態、または、例証、またはクレームの範囲の限定として解釈されることは意図されない。
【0014】
図１は、本発明の実施形態による、基板の上に形成されるナノシート・スタックを含む半導体構造体の断面図である。
【0015】
様々な例示的な実施形態において、半導体構造体５は、基板１０内に形成されるシャロー・トレンチ・アイソレーション（ＳＴＩ）領域１２を含む。１つの例において、複数の電界効果トランジスタ（ＦＥＴ）デバイスが基板１０の上に形成され得る。ＦＥＴデバイスは、ナノシート・スタックを構築することによって形成され得る。
【0016】
構造体５のナノシート・スタック２０は、第１の半導体層２２および第２の半導体層２４の交互層を含み得る。第１の半導体層２２は、例えば、シリコン・ゲルマニウム（ＳｉＧｅ）であり得、第２の半導体層２４は、例えば、シリコン（Ｓｉ）であり得る。
【0017】
酸化物３０がナノシート・スタック２０の上に形成され得る。犠牲層３２が酸化物３０の上に形成され得る。第１のハードマスク３４が犠牲層３２の上に形成され得る。
【0018】
犠牲層３２は、例えば、非晶質シリコン（ａ－Ｓｉ）層であり得る。
【0019】
第１のハードマスク３４は、例えば、窒化物を含むハードマスクであり得る。
【0020】
構造体５’は、線Ｙ－Ｙ’に沿った断面図である。構造体５’は、基板１０の上に形成されるナノシート・スタック２０、ならびに酸化物３０、犠牲層３２、および第１のハードマスク３４を例証する。
【0021】
構造体５’’は、構造体５の上面図である。構造体５’’は、ＳＴＩ領域１２、ならびに第１のハードマスク３４を例証する。
【0022】
１つまたは複数の実施形態において、基板１０は、半導体、または活性表面半導体層を有する絶縁体であり得る。基板１０は、結晶、半結晶、微晶質、または非晶質であり得る。基板１０は、本質的に（例えば、汚染物を除き）単一元素（例えば、シリコン）、主として（例えば、ドーピングを伴う）単一元素、例えば、シリコン（Ｓｉ）もしくはゲルマニウム（Ｇｅ）であり得るか、または基板１０は、化合物、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＧａＡｓ、ＳｉＣ、もしくはＳｉＧｅを含み得る。基板１０はまた、複数の材料層、例えば、半導体オン・インシュレータ基板（ＳｅＯＩ）、シリコン・オン・インシュレータ基板（ＳＯＩ）、ゲルマニウム・オン・インシュレータ基板（ＧｅＯＩ）、またはシリコン・ゲルマニウム・オン・インシュレータ基板（ＳＧＯＩ）を有し得る。基板１０はまた、ｈｉｇｈ－ｋ酸化物または窒化物あるいはその両方を含む、基板１０を形成する他の層を有し得る。１つまたは複数の実施形態において、基板１０は、シリコン・ウエハであり得る。実施形態において、基板１０は、単結晶シリコン・ウエハである。
【0023】
シャロー・トレンチ・アイソレーション（ＳＴＩ）領域１２は、反応性イオン・エッチング（ＲＩＥ）またはプラズマ・エッチングなどの従来の乾式エッチング・プロセスを利用して、ドープした下部ソース／ドレイン（Ｓ／Ｄ）領域（図示せず）内のトレンチをエッチングすることによって形成され得る。トレンチは、任意選択的に、従来の内張り材料、例えば、窒化シリコンまたは酸窒化シリコンにより内張りされ得、次いで、化学蒸着（ＣＶＤ）または別の同様の堆積プロセスが、酸化シリコンまたはＳＴＩ誘電材料のような別のものでトレンチを充填するために使用される。ＳＴＩ誘電体は、任意選択的に、堆積後に高密度化され得る。化学機械研磨（ＣＭＰ）などの従来の平坦化プロセスが、任意選択的に、平坦な構造体を提供するために使用され得る。
【0024】
例えば、ナノシート・スタック２０を参照すると、第１の半導体層２２は、交互材料のシートのスタック内の第１の層であり得る。ナノシート・スタック２０は各々、第１の半導体層２２および第２の半導体層２４を含む。第１の半導体層２２はシリコン・ゲルマニウムから形成され得ること、および第２の半導体層２４はシリコンから形成され得ることが特に企図されるが、２つの半導体材料が互いに対してエッチング選択性を有する限り、任意の適切な材料が代わりに使用され得るということを理解されたい。本明細書において使用される場合、材料除去プロセスに関連する用語「選択性」は、第１の材料のための材料除去の比率が、材料除去プロセスが適用される構造体の少なくとも別の材料のための除去の比率よりも大きいことを指す。交互の半導体層２２／２４は、任意の適切な機構によって堆積され得る。半導体層２２／２４は、互いからエピタキシャル成長され得ることが特に企図されるが、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、またはガス・クラスタ・イオン・ビーム（ＧＣＩＢ）堆積などの代替の堆積プロセスも企図される。
【0025】
【0026】
様々な例示的な実施形態において、酸化物４０が、ナノシート・スタック２０を覆って堆積され、酸化物３０、犠牲層３２、および第１のハードマスク３４を封入する。
【0027】
【0028】
様々な例示的な実施形態において、ダミー・ゲート４２が、酸化物４０の上に堆積され、平坦化が実施される。平坦化は、例えば、化学機械研磨（ＣＭＰ）であり得る。平坦化は、第１のハードマスク３４の上面３５の露出を結果としてもたらす。ダミー・ゲート４２は、故に、ナノシート・スタック２０の間に形成される。ダミー・ゲート４２は、例えば、ａ－Ｓｉであり得る。ダミー・ゲートは、犠牲ゲートとも称され得る。
【0029】
【0030】
様々な例示的な実施形態において、ダミー・ゲート４２は、ナノシート・スタック２０の上に形成される第１のハードマスク３４を露出するためにくぼみ加工される。くぼみ加工は、ダミー・ゲート領域４２’がナノシート・スタック２０の間に残るということを結果としてもたらす。くぼみ加工はさらに、第１のハードマスク３４の側壁“ＳＷ”が露出されるということを結果としてもたらす。くぼみ加工は、第１のハードマスク３４の上面３５からダミー・ゲート領域４２’の上面までの距離Ｄ１を延長し得る。
【0031】
当該技術分野において知られる任意のエッチング技術が、くぼみ加工のために使用され得る。
【0032】
図５は、本発明の実施形態による、第２のハードマスクが第１のハードマスクに隣接して形成され、有機平坦化層（ＯＰＬ）が第１および第２のハードマスクの上に堆積され、第１および第２のハードマスクが、ナノシート・スタックの上に形成される非晶質シリコン（ａ－Ｓｉ）層を露出する開口部を形成するためにエッチングされる、図４の半導体構造体の断面図である。
【0033】
様々な例示的な実施形態において、第２のハードマスク４４は、第１のハードマスク３４に隣接して形成される。第２のハードマスク４４は、第１のハードマスク３４の上面３５とほぼ同じ高さになるように平坦化される。次いで、ＯＰＬ層４６が第１および第２のハードマスク３４、４４の上に堆積される。次いで、開口部４８が作られる。
【0034】
第２のハードマスク４４は、例えば、一酸化ケイ素（ＳｉＯ）層であり得る。
【0035】
第１および第２のハードマスク３４、４４は、ナノシート・スタック２０の上に形成されるダミー・ゲート領域４２’を露出する開口部４８を形成するためにエッチングされる。
【0036】
Ｙ－Ｙ’視点において、開口部４８は、ダミー・ゲート領域４２’の上面を露出するために、ＯＰＬ４６および第１のハードマスク３４を通って延びる。
【0037】
Ａ－Ａ’視点において、開口部４８は、ダミー・ゲート領域４２’の上面を露出するために、ＯＰＬ４６および第２のハードマスク４４を通って延びる。
【0038】
上面図７は、ダミー・ゲート領域４２’の露出を例証する。
【0039】
図６は、本発明の実施形態による、等方性エッチングが、第１のハードマスクの部分を選択的にエッチングして第１のハードマスクのための丸みを帯びた縁を画定するために発生する、図５の半導体構造体の断面図である。
【0040】
様々な例示的な実施形態において、等方性エッチング５０は、第１のハードマスク３４の部分を選択的にエッチングして第１のハードマスク３４のための丸みを帯びた縁（上面図５２）を画定するために発生する。等方性エッチング５０は、ＯＰＬ４６の下に距離Ｄ２を延長する（視点Ｙ－Ｙ’）。上面図５２に記されるように、第１のハードマスク３４の四隅は、等方性エッチング５０の結果としてわずかに丸みを帯びている。当該技術分野において知られる任意のエッチング技術が使用され得る。
【0041】
したがって、第１のハードマスク３４を選択的にトリミングすることは、ＳＴＩ領域１２の上のゲート長よりも小さいナノシート・スタック２０の上のゲート長をもたらす。これは、以下の図８の上面図にさらに例証される。結果として、選択的トリミングは、活性領域（ナノシート・スタック２０）上により短いＬｇおよびＳＴＩ領域１２上により長いＬｇが存在するという不均一のゲート長を結果としてもたらす。
【0042】
【0043】
様々な例示的な実施形態において、ＯＰＬ４６は除去される。ＯＰＬ４６は、例えば、アッシングによって除去され得る。
【0044】
ＯＰＬ４６の除去は、第１のハードマスク３４および第２のハードマスク４４の露出を結果としてもたらす。
【0045】
上面図は、第１のハードマスク３４、第２のハードマスク４４、および丸みを帯びた縁を有するダミー・ゲート領域４２’を例証する。
【0046】
【0047】
様々な例示的な実施形態において、第１のハードマスク形状は、ナノシート・スタック２０の上に形成されるダミー・ゲート領域４２’に転写される。パターニングは、開口部５８を結果としてもたらす。
【0048】
Ｙ－Ｙ’視点において、酸化物３０の上面３１が露出される。
【0049】
Ａ－Ａ’視点において、ＳＴＩ領域１２の上面が露出される。Ａ－Ａ’視点において、開口部５８は、ダミー・ゲート領域４２’を全体的に通って延びる。
【0050】
上面図において、第１のハードマスクの長さは、Ｌ１と指定され、第２のハードマスク４４の長さは、Ｌ２と指定される。この場合、Ｌ２＞Ｌ１である。言い換えると、第１のハードマスク３４を選択的にトリミングすることは、ＳＴＩ領域１２の上のゲート長よりも小さいナノシート・スタック２０の上のゲート長をもたらす。結果として、選択的トリミングは、活性領域（ナノシート・スタック２０）上により短いＬｇおよびＳＴＩ領域１２上により長いＬｇが存在するという不均一のゲート長を結果としてもたらす。
【0051】
【0052】
様々な例示的な実施形態において、ゲート・スペーサ６０が形成される。
【0053】
Ｙ－Ｙ’視点において、ゲート・スペーサ６０は、ナノシート・スタック２０の上面まで第１のハードマスク３４に隣接して形成される。
【0054】
Ａ－Ａ’視点において、ゲート・スペーサ６０は、ＳＴＩ領域１２の上面まで第２のハードマスク４４に隣接して形成される。ＳＴＩ領域１２において、ゲート・スペーサ６０の堆積は、隣接するダミー・ゲート領域４２’の間のピンチオフを結果としてもたらし得る。
【0055】
上面図において、ゲート・スペーサ６０は、第１および第２のハードマスク３４、４４の両方に直接接触して示される。
【0056】
【0057】
様々な例示的な実施形態において、ソース／ドレイン・エピタキシャル領域６４および内側スペーサ６２は、ナノシート・スタック２０内に形成される。ゲート・スペーサ６０の底部分は、ソース／ドレイン・エピタキシャル領域６４の上部分の側壁に直接接触する。ソース／ドレイン・エピタキシャル領域６４は、ナノシート・スタック２０の上面の上に延びる。ソース／ドレイン・エピタキシャル領域６４は、酸化物３０の上面３１と同一平面である。
【0058】
内側スペーサ６２は、ゲート・スペーサ６０と垂直に整列される（Ｙ－Ｙ’視点）。
【0059】
上面図において、ソース／ドレイン・エピタキシャル領域６４は、第１のハードマスク３４と水平に整列され、ソース／ドレイン・エピタキシャル領域６４は、第２のハードマスク４４と水平に整列されないか、またはこれからオフセットされる。ゲート・スペーサ６０は、ソース／ドレイン・エピタキシャル領域６４が第１および第２のハードマスク３４、４４に直接接触することを防ぐ。
【0060】
エッチングは、例えば、反応性イオン・エッチング、プラズマ・エッチング、イオン・エッチング、またはレーザ・アブレーションなど、乾式エッチング・プロセスを含み得る。エッチングは、１つまたは複数の化学エッチング液がパターン化フォトレジストによって保護されないブランケット層の部分を除去するために使用される湿式化学エッチング・プロセスをさらに含み得る。
【0061】
いくつかの例において、選択性湿式エッチングまたは選択性乾式エッチングは、第１の半導体層２２（例えば、ＳｉＧｅ層）の部分を選択的に除去し、第２の半導体層２４の全体または部分を残し得る。このような除去は、ＦＥＴデバイスの第２の半導体層２４の間に間隙または開口部または陥凹を作る。
【0062】
乾式および湿式エッチング・プロセスは、使用されるエッチング液、エッチング温度、エッチング溶液濃度、エッチング圧力、ソース電力、ＲＦバイアス電圧、ＲＦバイアス電力、エッチング液流量、および他の好適なパラメータなど、調節され得るエッチング・パラメータを有し得る。乾式エッチング・プロセスは、塩素系の化学的性質を使用する偏向プラズマ・エッチング・プロセスを含み得る。他の乾式エッチング・ガスは、テトラフルオロメタン（ＣＦ４）、３フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、およびヘリウム（Ｈｅ）、および３フッ化塩素（ＣｌＦ３）を含み得る。乾式エッチングはまた、ＤＲＩＥ（深掘り反応性イオン・エッチング）のような機構を使用して異方向性で実施され得る。化学蒸気エッチングは、選択性エッチング法として使用され得、エッチング・ガスは、塩化水素（ＨＣｌ）、テトラフルオロメタン（ＣＦ４）、および水素（Ｈ２）とのガス混合物を含み得る。化学蒸気エッチングは、好適な圧力および温度でＣＶＤによって実施され得る。
【0063】
【0064】
様々な例示的な実施形態において、第１および第２のハードマスク３４、４４は、除去され、層間誘電体（ＩＬＤ）６６が、ソース／ドレイン・エピタキシャル領域６４の上に、およびこれと直接接触して形成される。
【0065】
上面図において、距離Ｌ１は、活性領域の間に示され、距離Ｌ２は、ＳＴＩ領域の間に示され、Ｌ２＞Ｌ１であり、これは、ゲート長がＳＴＩ領域上でより長く、ゲート長が活性領域（ナノシート・スタック２０）上でより短いことを意味する。したがって、ゲート長は、全体を通して均一ではない。むしろ、ゲート長は、ナノシート・トランジスタの長さにわたって変化する。例えば、Ａ－Ａ’視点において、長さは、隣接するゲート・スペーサ６０の間でより大きいまたは長いが、Ｙ－Ｙ’視点において、長さは、隣接するゲート・スペーサ６０の間でより短いまたは小さい。
【0066】
ＩＬＤ６６は、例えば、多孔質ケイ酸、炭素ドープ酸化物、二酸化シリコン、窒化シリコン、酸窒化シリコン、または他の誘電体材料など、任意の好適な材料であり得る。ＩＬＤ６６を形成する任意の既知の様式が利用され得る。ＩＬＤ６６は、例えば、ＣＶＤ、ＰＥＣＶＤ、ＡＬＤ、流動性ＣＶＤ、スピン・オン誘電体、またはＰＶＤを使用して形成され得る。
【0067】
【0068】
様々な例示的な実施形態において、ダミー・ゲート領域４２’およびナノシート・スタック２０の１つおきの犠牲層２２は、除去される。これは、間隙または空所７０が１つおきの半導体層２４（例えば、Ｓｉ層）の間に形成されることを結果としてもたらす。
【0069】
【0070】
様々な例示的な実施形態において、仕事関数金属（ＷＦＭ）堆積が発生する。ＷＦＭ７２は、間隙または空所７０を充填する。ＷＦＭ７２は、ＷＦＭ７２がゲート・スペーサ６０を封入するように、ゲート・スペーサ６０に直接接触する。ＷＦＭ７２は、内側スペーサ６２に直接接触する。
【0071】
Ｙ－Ｙ’視点において、ＷＦＭ７２は、短い活性ゲート長に起因してピンチオフする。
【0072】
Ａ－Ａ’視点において、ＷＦＭ７２は、ＳＴＩ領域１２の上のより長いゲート長に起因していかなるピンチオフも引き起こさない。
【0073】
様々な実施形態において、ＷＦＭ７２は、窒化チタン、炭化チタン、チタン・アルミニウム炭化物、窒化タンタル、および炭化タンタルなどの仕事関数金属；タングステン、アルミニウム、および銅などの導電性金属；ならびに二酸化シリコン（ＳｉＯ２）、酸化ハフニウム（例えば、ＨｆＯ２）、ハフニウム・シリコン酸化物（例えば、ＨｆＳｉＯ４）、ハフニウム・シリコン窒酸化物（ＨｆｗＳｉｘＯｙＮｚ）、酸化ランタン（例えば、Ｌａ２Ｏ３）、ランタン・アルミニウム酸化物（例えば、ＬａＡｌＯ３）、酸化ジルコニウム（例えば、ＺｒＯ２）、ジルコニウム・シリコン酸化物（例えば、ＺｒＳｉＯ４）、ジルコニウム・シリコン窒酸化物（ＺｒｗＳｉｘＯｙＮｚ）、酸化タンタル（例えば、ＴａＯ２、Ｔａ２Ｏ５）、酸化チタン（例えば、ＴｉＯ２）、バリウム・ストロンチウム・チタン酸化物（例えば、ＢａＴｉＯ３-ＳｒＴｉＯ３）、バリウム・チタン酸化物（例えば、ＢａＴｉＯ３）、ストロンチウム・チタン酸化物（例えば、ＳｒＴｉＯ３）、酸化イットリウム（例えば、Ｙ２Ｏ３）、酸化アルミニウム（例えば、Ａｌ２Ｏ３）、鉛スカンジウム・タンタル酸化物（Ｐｂ（ＳｃｘＴａ１－ｘ）Ｏ３）、および鉛亜鉛ニオブ酸塩（例えば、ＰｂＺｎ１／３Ｎｂ２／３Ｏ３）などの酸化物を含み得るが、これらに限定されない。
【0074】
【0075】
様々な例示的な実施形態において、マスク７４が、ＷＦＭ７２をパターニングするために堆積される。示されるように、例証の目的のため、ナノシート・スタックのうちの１つ（右側）は、マスク７４によって被覆される。次いで、ＷＦＭ７２は、等方性エッチングに暴露され、ＷＦＭ７２の部分が除去される。結果として、残っているＷＦＭ領域７２’が例証される。
【0076】
Ｘ－Ｘ’視点において、１つおきの半導体層２４の遠位および近位端が露出される。
【0077】
Ｙ－Ｙ’視点において、ゲート・スペーサ６０の上面が露出され、ＩＬＤ６６の上面が露出される。
【0078】
Ａ－Ａ’視点において、ゲート・スペーサ６０は、完全に露出されて示される。
【0079】
上面図は、マスク７４が右側ナノシート・スタックをどのようにマスクするかを例証する。
【0080】
最後に、ＷＦＭシール７６が、マスク７４の下に、およびＷＦＭ領域７２’に隣接して形成される。
【0081】
ＷＦＭシール７６は、ディボット・フィル方法によって形成され得る。ＷＦＭシール７６は、ＷＦＭがＬ２領域内でピンチオフしないことが理由で、形成され得る。
【0082】
【0083】
様々な例示的な実施形態において、残っているＷＦＭ７２’は、エッチング除去され、次いで、マスク７４が除去され、次いで、別のＷＦＭ７８が堆積される。
【0084】
Ｘ－Ｘ’視点において、ＷＦＭ７８は、間隙または空所７０を充填し、１つおきの半導体層２４（左側ナノシート・スタック）を包囲する。Ｘ－Ｘ’視点において、ＷＦＭ７８は、ＷＦＭ７２に直接接触し、またＷＦＭシール７６（右側ナノシート・スタック）に直接接触する。
【0085】
Ｙ－Ｙ’視点において、ＷＦＭ７８は、ゲート・スペーサ６０に直接接触し、また内側スペーサ６２に直接接触する。ＷＦＭ７８はまた、ＩＬＤ６６の上面に直接接触する。
【0086】
Ａ－Ａ’視点において、ＷＦＭ７８は、ゲート・スペーサ６０に直接接触し、またこれを包囲または被覆する。
【0087】
【0088】
別の例示的な実施形態において、構造体１００内で、ナノシート・スタック２０が形成され、図１の犠牲層３２は省略される。そのようなものとして、酸化物１１０が、ナノシート・スタック２０の上に、およびこれと直接接触して形成される。次いで、ハードマスク１１２が酸化物１１０の上に形成される。
【0089】
図１７は、本発明の実施形態による、酸化物が堆積され、ダミー材料が酸化物の上に堆積され、平坦化が実施され、ナノシート・スタックのハードマスクがくぼみ加工され、露出した酸化物区域が除去される、図１６の半導体構造体の断面図である。
【0090】
様々な例示的な実施形態において、酸化物１１４が堆積され、ダミー材料１１６が酸化物１１４の上に堆積され、平坦化が実施され、ナノシート・スタック２０のハードマスク１１２がくぼみ加工され、ハードマスク１１２に隣接する露出した酸化物区域が除去される。結果として、ダミー材料１１６の側壁“ＳＷ”が露出され、酸化物１１０は、酸化物部分１１０’までくぼみ加工される。
【0091】
【0092】
様々な例示的な実施形態において、指向性フィルが、ナノシート・スタック２０の上にａ－Ｓｉ部分１２０を堆積するために発生する。ａ－Ｓｉ部分１２０は、酸化物部分１１０’に直接接触する。これは、図１～図５に関して上に説明される構成とは対照的である。
【0093】
図１９は、本発明の実施形態による、第１のハードマスクが、ａ－Ｓｉ部分の上に堆積され、露出したａ－Ｓｉダミー材料が、第１のハードマスクの側壁を露出するためにくぼみ加工される、図１８の半導体構造体の断面図である。
【0094】
様々な例示的な実施形態において、第１のハードマスク１２２は、ａ－Ｓｉ部分１２０の上に、およびこれと直接接触して堆積され、露出したａ－Ｓｉダミー材料は、第１のハードマスク１２２の側壁を露出するためにくぼみ加工される。残っているダミー材料部分は、１１６’と指定される。
【0095】
【0096】
【0097】
結論として、本発明の例示的な実施形態は、不均一のゲート長（Ｌｇ）を形成する方法および構造体を提示し、ここでは、より短いＬｇが活性領域上に、長い方がＳＴＩ領域上にあり、仕事関数は、より小さいＬｇを有する活性領域内のゲートの上でピンチオフし得るが、ＳＴＩ領域の上のより長いＬｇを有するゲート内ではピンチオフしない。したがって、本発明の例示的な実施形態は、単一の横型トランジスタのための不均一のゲート長に関する。結果として、本発明の例示的な実施形態は、Ｌｇ変動が活性領域に自己整合される不均一のゲート長を形成し、これによりＷＦＭパターニングのためにＳＴＩ領域上のゲートにより広い余地を提供する方法および構造体を提示する。
【0098】
１つの例示的な実施形態において、ナノシート・デバイスは、不均一のゲート長、すなわち、活性領域上により短いＬｇおよびＳＴＩ領域上により長いＬｇを含み、Ｌｇ変動は、活性領域に実質的に整合され、仕事関数は、より小さいＬｇを有する活性領域内のゲートの上でピンチオフし得るが、ＳＴＩ領域の上のより大きいＬｇを有するゲート内ではピンチオフしない。ナノシート・デバイスを形成する方法は、ナノシートの上に少なくとも第１のハードマスク材料を形成することと、第１のダミー・ゲートを形成することと、第１のダミー・ゲートの上面が第１のハードマスク材料の上面よりも下であるように第１のダミー・ゲートをくぼみ加工することと、くぼみ内に第２のハードマスク材料を形成することと、第１および第２のハードマスクの両方において均一のＬｇを画定することと、ナノシートの上のＬｇがより小さくなるように第１のハードマスクを選択的にトリミングすることとを含む。
【0099】
図１～図２０に関して、堆積は、材料をウエハ上へ成長させる、コートする、または別途転写する任意のプロセスである。利用可能な技術としては、限定されるものではないが、数ある中でも、熱酸化、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、電気化学堆積（ＥＣＤ）、分子ビーム・エピタキシ（ＭＢＥ）、およびさらに最近では、原子層堆積（ＡＬＤ）が挙げられる。本明細書で使用される場合、「堆積すること」は、例えば、化学蒸着（ＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ加速ＣＶＤ（ＰＥＣＶＤ）、半大気ＣＶＤ（ＳＡＣＶＤ）および高密プラズマＣＶＤ（ＨＤＰＣＶＤ）、高速熱ＣＶＤ（ＲＴＣＶＤ）、超高真空ＣＶＤ（ＵＨＶＣＶＤ）、制限反応処理ＣＶＤ（ＬＲＰＣＶＤ）、金属有機ＣＶＤ（ＭＯＣＶＤ）、スパッタリング堆積、イオン・ビーム堆積、電子ビーム堆積、レーザによる堆積、熱酸化、熱窒化、スピンオン法、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、化学酸化、分子ビーム・エピタキシ（ＭＢＥ）、めっき、蒸発を含むが、これらに限定されない、堆積されるべき材料に相応しい、任意の現在知られている、または後に開発される技術を含み得る。
【0100】
用語「処理」は、本明細書で使用される場合、説明した構造体を形成することに必要とされるような、材料もしくはフォトレジストの堆積、パターニング、暴露、現像、エッチング、洗浄、剥ぎ取り、埋め込み、ドーピング、応力、層化、または材料もしくはフォトレジストの除去あるいはその組合せを含む。
【0101】
本発明は、所与の例証的なアーキテクチャに関して説明されるが、他のアーキテクチャ、構造体、基板材料、ならびにプロセス特徴およびステップ／ブロックが、本発明の範囲内で変化され得るということを理解されたい。
【0102】
層、領域、または基板などの要素が、別の要素の「上（ｏｎ）」または「上（ｏｖｅｒ）」にあると称されるとき、それは、他の要素の上に直接あり得るか、または介在要素も存在し得るということも理解されたい。対照的に、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」または「上に直接（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」あると称されるとき、介在要素は存在しない。要素が別の要素に「接続される」または「結合される」と称されるとき、それは、他の要素に直接接続もしくは結合され得るか、または介在要素が存在し得るということも理解されたい。対照的に、要素が別の要素に「直接接続される」または「直接結合される」と称されるとき、介在要素は存在しない。
【0103】
本実施形態は、グラフィック・コンピュータ・プログラミング言語で作成され得、コンピュータ記憶媒体（ディスク、テープ、物理ハード・ドライブ、またはストレージ・アクセス・ネットワーク内などの仮想ハード・ドライブなど）に記憶され得る、集積回路チップのための設計を含み得る。設計者がチップまたはチップを製造するために使用されるフォトリソグラフィ・マスクを製造しない場合、設計者は、結果として生じる設計を、物理機構によって（例えば、設計を記憶する記憶媒体の複製を提供することによって）、または電子的に（例えば、インターネットを通じて）、そのようなエンティティに、直接的または間接的に伝達し得る。記憶された設計は、次いで、通常、ウエハ上に形成されるべき当該チップ設計の複数の複製を含むフォトリソグラフィ・マスクの製造のための適切な形式（例えば、ＧＤＳＩＩ）へ変換される。フォトリソグラフィ・マスクは、エッチングまたは別途処理されるべきウエハ（またはその上の層あるいはその組合せ）の領域を画定するために利用される。
【0104】
本明細書に説明される方法は、集積回路チップの製造において使用され得る。結果として生じる集積回路チップは、原料ウエハ形態（すなわち、複数のパッケージ化されていないチップを有する単一ウエハ）で、ベア・ダイとして、またはパッケージ化形態で、製造者により流通され得る。後者の場合、チップは、単一チップ・パッケージ（プラスチック・キャリアなど、マザーボードまたは他の高レベル・キャリアに取り付けられるリードを伴う）またはマルチチップ・パッケージ（表面配線または埋め込み配線のいずれかまたは両方を有するセラミック・キャリアなど）に搭載される。いずれの場合においても、チップは、その後、（ａ）マザーボードなどの中間製品、または（ｂ）最終製品のいずれかの一部として、他のチップ、ディスクリート回路素子、または他の信号処理デバイスあるいはその組合せと統合される。最終製品は、玩具および他のローエンド応用から、ディスプレイ、キーボード、または他の入力デバイス、および中央プロセッサを有する高度なコンピュータ製品に至るまで、集積回路チップを含む任意の製品であり得る。
【0105】
材料化合物は、列挙された元素、例えば、ＳｉＧｅに関して説明されるということも理解されたい。これらの化合物は、化合物内に異なる割合の元素を含み、例えば、ＳｉＧｅは、ｘが１以下であるＳｉｘＧｅ１－ｘを含む、などである。加えて、他の元素が化合物に含まれてもよく、本実施形態に従って依然として機能する。追加の元素を有する化合物は、本明細書では合金と称される。
【0106】
本発明の「１つの実施形態」または「実施形態」、ならびにそれらの他の変異形への本明細書における言及は、その実施形態と関連して説明される特定の特徴、構造体、特性などが、本発明の少なくとも１つの実施形態に含まれることを意味する。故に、本明細書全体を通して様々な場所に登場する、「１つの実施形態において」または「実施形態において」という表現ならびに任意の他の変異形の登場は、必ずしもすべてが同じ実施形態を指すわけではない。
【0107】
以下「／」、「または…あるいはその組合せ」、および「のうちの少なくとも１つ」のうちのいずれかの使用は、例えば、「Ａ／Ｂ」、「ＡまたはＢあるいはその組合せ」、および「ＡおよびＢのうちの少なくとも１つ」の場合、第１の列挙された選択肢（Ａ）のみの選択、第２の列挙された選択肢（Ｂ）のみの選択、または両方の選択肢（ＡおよびＢ）の選択を包含することが意図されるということを理解されたい。さらなる例として、「Ａ、Ｂ、またはＣあるいはその組合せ」、および「Ａ、Ｂ、およびＣのうちの少なくとも１つ」の場合、そのような表現は、第１の列挙された選択肢（Ａ）のみの選択、または第２の列挙された選択肢（Ｂ）のみの選択、または第３の列挙された選択肢（Ｃ）のみの選択、または第１および第２の列挙された選択肢（ＡおよびＢ）のみの選択、または第１および第３の列挙された選択肢（ＡおよびＣ）のみの選択、または第２および第３の列挙された選択肢（ＢおよびＣ）のみの選択、または３つすべての選択肢（ＡおよびＢおよびＣ）の選択を包含することが意図される。これは、当業者には容易に明白であるように、列挙された項目と同じ数だけ拡大され得る。
【0108】
本明細書で使用される用語は、特定の実施形態を説明する目的のためにすぎず、実施形態例の限定であることは意図されない。本明細書で使用される場合、単数形「１つ（ａ）」、「１つ（ａｎ）」、および「その（ｔｈｅ）」は、文脈が別のことを明白に示さない限り、複数形も含むことが意図される。用語「備える」、「備えること」、「含む」、または「含むこと」あるいはその組合せは、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、または構成要素あるいはその組合せの存在を記述するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素またはその群あるいはその組合せの存在または追加を除外しないということをさらに理解されたい。
【0109】
「下（ｂｅｎｅａｔｈ）」、「下（ｂｅｌｏｗ）」、「下方」、「上」、「上方」および同様のものなどの空間関連の用語は、図に例証されるような、１つの要素または特徴の、別の要素または特徴との関係を説明するために、説明を容易にする目的で本明細書において使用され得る。空間関連の用語は、図に描写される配向に加えて、使用または動作中のデバイスの異なる配向を包含することが意図されるということを理解されたい。例えば、デバイスが図内ではひっくり返される場合、他の要素または特徴の「下（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」として説明される要素は、他の要素または特徴の「上」に配向されることになる。故に、用語「下」は、上および下の両方の配向を包含し得る。デバイスは、別途方向付けられ得（９０度または他の配向に回転される）、本明細書で使用される空間関連の説明は、それに応じて解釈され得る。加えて、層が２つの層の「間」にあると称されるとき、それは、２つの層の間の唯一の層であり得るか、または１つもしくは複数の介在層も存在し得るということも理解されたい。
【0110】
第１、第２などの用語は、様々な要素を説明するために本明細書において使用され得るが、これらの要素は、これらの用語によって限定されるべきではないということを理解されたい。これらの用語は、１つの要素を別の要素から区別するために使用されるにすぎない。故に、以下に論じられる第１の要素は、本概念の範囲から逸脱することなく、第２の要素と名付けられてもよい。
【0111】
ナノシート（ＮＳ）マルチしきい値統合のために活性領域上に短ゲートおよびシャロー・トレンチ・アイソレーション（ＳＴＩ）領域上により長いゲートを形成するための方法の好ましい実施形態を説明してきたが（例証的であることが意図され、限定ではない）、修正および変形が上の教示を考慮して当業者によりなされ得るということに留意されたい。したがって、添付のクレームによって概説されるような本発明の範囲内である変更が、説明される特定の実施形態においてなされ得るということを理解されたい。本発明の態様を、詳細事項および特許法により特に必要とされるものを伴って、このように説明してきたが、特許請求され、特許状による保護が所望されるものは、添付のクレームに明記される。
【0112】
本明細書内に先に説明される本発明の好ましい実施形態において、ナノシート・デバイスを形成するための方法が提供され、本方法は、基板の上にナノシート・スタックを形成することであって、ナノシート・スタックは、シャロー・トレンチ・アイソレーション（ＳＴＩ）領域によって分離される、形成することと、ナノシート・スタックの上に第１のハードマスク材料を形成することと、第１の犠牲材料を堆積することと、第１のくぼみがナノシート・スタックの上に画定されるように第１のハードマスク材料を除去することと、ナノシート・スタックの上に画定される第１のくぼみ内に第２の犠牲材料を堆積することと、第２の犠牲材料の上に第２のハードマスク材料を形成することと、第２のくぼみが第２のハードマスク材料に隣接して画定されるように、第１の犠牲材料をくぼみ加工することと、第２のくぼみ内に第３のハードマスク材料を形成することと、第２および第３のハードマスク材料の両方において均一のゲート長を画定することと、ナノシート・スタックの上のゲート長がＳＴＩ領域の上のゲート長よりも小さくなるように、第２のハードマスク材料を選択的にトリミングすることと、を含む。本方法は、ナノシート・スタックの上にゲート・スペーサを形成することをさらに含み得る。本方法は、ナノシート・スタック内にソース／ドレイン・エピタキシャル領域および内側スペーサを形成することをさらに含み得る。内側スペーサは、ゲート・スペーサと垂直に整列され得る。ソース／ドレイン・エピタキシャル領域は、ゲート・スペーサの下方内側壁に直接接触し得る。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【国際調査報告】