知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-18
(54)【発明の名称】デコーダ側の色差イントラ予測モード勾配ベースの導出
(51)【国際特許分類】
H04N 19/11 20140101AFI20241211BHJP
H04N 19/46 20140101ALI20241211BHJP
【ＦＩ】
H04N19/11
H04N19/46
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024540684
(86)(22)【出願日】2023-01-03
(85)【翻訳文提出日】2024-09-04
(86)【国際出願番号】 CN2023070246
(87)【国際公開番号】W WO2023131137
(87)【国際公開日】2023-07-13
(31)【優先権主張番号】63/296,482
(32)【優先日】2022-01-04
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/315,957
(32)【優先日】2022-03-02
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】18/091,178
(32)【優先日】2022-12-29
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】523353373
【氏名又は名称】アリババ（チャイナ）カンパニー，リミテッド
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】シンウェイ リー
(72)【発明者】
【氏名】ルーリン リアオ
(72)【発明者】
【氏名】ジエ チェン
(72)【発明者】
【氏名】ヤン イエ
【テーマコード（参考）】
5C159
【Ｆターム（参考）】
5C159RC12
5C159TA31
(57)【要約】
ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダが提供され、デコーダ側色差イントラ予測モード勾配ベース導出手法を実装し、色差イントラ予測の符号化効率を向上させることによって、シグナリングコストを節約する。ＶＶＣ規格デコーダは、カレント色差ブロックの隣接した輝度サンプルおよび色差サンプルの勾配を計算することによって、複数の可能性のある色差イントラ予測モードのうちの１つを導出するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。シグナリングコストの最小限の増加により、ＶＶＣ規格の符号化およびデコード処理は、隣接ブロックの先行する符号化を参照して、同一位置の輝度ブロック隣接の再構成された輝度サンプルと、隣接した再構成された色差サンプルとに基づいて、色差ブロックのイントラ予測モードに強化される。このようにして、符号化利得は、隣接ブロックを含むテクスチャ勾配に基づいて、カレント色差ブロックのテクスチャ特性のマッチングにおいて達成されることが可能である。
【特許請求の範囲】
【請求項1】
１つまたは複数のプロセッサーと、前記１つまたは複数のプロセッサーに通信可能に結合されたコンピューター読取り可能記録媒体であって、前記１つまたは複数のプロセッサーによって実行されると、
ビットストリームにおける第１のフラグをシグナリングすることであって、前記第１のフラグは、
エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するかどうか、または
前記エントロピーデコーダにより構成された前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックに、前記勾配ベースの導出された色差イントラ予測モードとＤＭモードとのどちらも適用するかどちらも適用しないかどうか
のうちの１つを示す、こと
を含む関連した動作を行う前記１つまたは複数のプロセッサーによって実行可能なコンピューター読取り可能命令を格納する、コンピューター読取り可能記録媒体と
を備えたことを特徴とするコンピューティングシステム。
【請求項2】
前記動作は、前記ビットストリームにおける第２のフラグをシグナリングすることをさらに含み、前記第１のフラグは、エントロピーデコーダにより構成された前記１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するかどうかを示し、
前記第２のフラグは、エントロピーデコーダにより構成された前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックにＤＭモードを適用するかどうかを示す
ことを特徴とする請求項１に記載のコンピューティングシステム。
【請求項3】
前記第１のフラグは、前記ビットストリームにおいて前記第２のフラグの後にあり、前記第２のフラグは偽の値に設定される
ことを特徴とする請求項２に記載のコンピューティングシステム。
【請求項4】
１つまたは複数のプロセッサーと、前記１つまたは複数のプロセッサーに通信可能に結合されたコンピューター読取り可能記録媒体であって、前記１つまたは複数のプロセッサーによって実行されると、
複数の同一位置の再構成された複数の輝度サンプル、
複数の同一位置の輝度ブロック隣接の再構成された輝度サンプル、および
複数の隣接した再構成された色差サンプル
のうちの少なくとも１つの勾配を計算することに基づいて、カレント色差ブロックを再構成するときに適用されることになる色差イントラ予測モードを導出すること
を含む関連した動作を行う前記１つまたは複数のプロセッサーによって実行可能なコンピューター読取り可能命令を格納する、コンピューター読取り可能記録媒体と
を備えたことを特徴とするコンピューティングシステム。
【請求項5】
勾配を計算することは、少なくともソーベルフィルタ以外の行列をフィルタウィンドウのサンプルに乗算することを含むことを特徴とする請求項４に記載のコンピューティングシステム。
【請求項6】
色差イントラ予測モードを導出することは、計算された勾配に基づいて、イントラ予測モードヒストグラムから最大のヒストグラム振幅値に対応するイントラ予測モードを選択することを含むことを特徴とする請求項４または５に記載のコンピューティングシステム。
【請求項7】
色差イントラ予測モードを導出することは、最大のヒストグラム振幅値に対応する前記イントラ予測モードがダイレクトモード（「ＤＭ」）であると決定することと、
計算された勾配に基づいて、イントラ予測モードヒストグラムから第２の最大のヒストグラム振幅値に対応するイントラ予測モードを選択することと
をさらに含むことを特徴とする請求項６に記載のコンピューティングシステム。
【請求項8】
前記色差イントラ予測モードは、前記複数の同一位置の再構成された輝度サンプルのみの勾配を計算することに基づいて導出されることを特徴とする請求項４に記載のコンピューティングシステム。
【請求項9】
前記色差イントラ予測モードは、前記複数の同一位置の輝度ブロック隣接の再構成された輝度サンプルと、前記複数の隣接した再構成された色差サンプルとの勾配を計算することに基づいて導出され、前記複数の隣接した再構成された色差サンプルは、再構成されたＣｂサンプルと、再構成されたＣｒサンプルとを含む
ことを特徴とする請求項４に記載のコンピューティングシステム。
【請求項10】
前記色差イントラ予測モードは、前記複数の同一位置の再構成された輝度サンプルの勾配を計算することにさらに基づいて導出されることを特徴とする請求項９に記載のコンピューティングシステム。
【請求項11】
前記複数の隣接した再構成された色差サンプルは、前記カレント色差ブロックの上のエッジに隣接し、前記カレント色差ブロックの左のエッジに隣接する第２の最も近い近隣のライン（６０８）のサンプルを含むことを特徴とする請求項９または１０に記載のコンピューティングシステム。
【請求項12】
前記第２の最も近い近隣のラインの前記サンプルは、前記カレント色差ブロックの右上へ拡張されたサンプルと、前記カレント色差ブロックの左下へ拡張されたサンプルとを含むことを特徴とする請求項１１に記載のコンピューティングシステム。
【請求項13】
前記動作は、前記色差イントラ予測モードを導出する前に、ビットストリームにてシグナリングされた第１のフラグをパーシングすることであって、
前記第１のフラグは、
前記カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するか、
前記カレント色差ブロックに、前記勾配ベースの導出された色差イントラ予測モードまたはＤＭモードのうちの１つを適用するか
のいずれかを示す、
こと
をさら含むことを特徴とする請求項４ないし１２のいずれか一項に記載のコンピューティングシステム。
【請求項14】
前記動作は、前記色差イントラ予測モードを導出する前に、前記ビットストリームにてシグナリングされた第２のフラグをパーシングすることをさらに含み、前記第１のフラグは、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用することを示し、
前記第２のフラグは、前記カレント色差ブロックにＤＭモードを適用しないことを示す
ことを特徴とする請求項１３に記載のコンピューティングシステム。
【請求項15】
前記第１のフラグは、前記ビットストリームにおいて前記第２のフラグの後にあることを特徴とする請求項１４に記載のコンピューティングシステム。
【請求項16】
ビデオシーケンスに関連付けられたビットストリームを格納する非一時的なコンピューター読取り可能記録媒体であって、前記ビットストリームは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するかどうか、または
前記勾配ベースの導出された色差イントラ予測モードとＤＭモードとから、前記カレント色差ブロックに前記１つまたは複数のプロセッサーによって適用するどちらか
のうちの１つを示す第１のフラグ
を含むことを特徴とする非一時的なコンピューター読取り可能記録媒体。
【請求項17】
前記第１のフラグは、前記１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するかどうかを示し、前記第１のフラグは、第２のフラグの後に前記ビットストリームにてシグナリングされ、前記第２のフラグは、前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックにＤＭモードを適用するかどうかを示す
ことを特徴とする請求項１６に記載の非一時的なコンピューター読取り可能記録媒体。
【請求項18】
前記第２のフラグは、偽の値に設定されることを特徴とする請求項１７に記載の非一時的なコンピューター読取り可能記録媒体。
【請求項19】
前記第１のフラグは、第２のフラグの前に前記ビットストリームにてシグナリングされ、前記第２のフラグは、前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックにＤＭモードを適用するかどうかを示すことを特徴とする請求項１６に記載の非一時的なコンピューター読取り可能記録媒体。
【請求項20】
前記第１のフラグは、前記勾配ベースの導出された色差イントラ予測モードとＤＭモードとから、前記カレント色差ブロックにどれかを示し、前記第１のフラグは、第２のフラグの後にビットストリームにてシグナリングされ、前記第２のフラグは、前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックに、前記勾配ベースの導出された色差イントラ予測モードとＤＭモードとのどちらも適用するかどちらも適用しないかどうかを示す
ことを特徴とする請求項１６に記載の非一時的なコンピューター読取り可能記録媒体。
【請求項21】
ビットストリームにおける第１のフラグをシグナリングすることであって、前記第１のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードを適用するかどうか、または
前記エントロピーデコーダにより構成された前記１つまたは複数のプロセッサーによって、前記カレント色差ブロックに、前記勾配ベースの導出された色差イントラ予測モードとＤＭモードとのどちらも適用するかどちらも適用しないかどうか
のうちの１つを示す、こと
を備えることを特徴とするビデオ処理の方法。
【請求項22】
複数の同一位置の再構成された複数の輝度サンプル、複数の同一位置の輝度ブロック隣接の再構成された輝度サンプル、および
複数の隣接した再構成された色差サンプル
のうちの少なくとも１つの勾配を計算することに基づいて、カレント色差ブロックを再構成するときに適用されることになる色差イントラ予測モードを導出すること
を備えることを特徴とするビデオ処理の方法。
【請求項23】
プロセッサーがコンピューター実行命令を実行すると、請求項２２の方法が実装される、前記コンピューター実行命令を格納することを特徴とする非一時的なコンピューター読取り可能記録媒体。
【請求項24】
コンピュータープログラム命令を含み、コンピュータープログラム命令は、コンピューターに、請求項２１の方法を実行することを可能にすることを特徴とするコンピュータープログラム製品。
【請求項25】
コンピュータープログラム命令を含み、コンピュータープログラム命令は、コンピューターに、請求項２２の方法を実行することを可能にすることを特徴とするコンピュータープログラム製品。
【請求項26】
コンピューターに、請求項２１の方法を実行することを可能にすることを特徴とするコンピュータープログラム。
【請求項27】
コンピューターに、請求項２２の方法を実行することを可能にすることを特徴とするコンピュータープログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般にビデオ処理に関し、より特にＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダに関する。
【0002】
関連出願への相互参照
本出願は、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIＶATION IN NEXT-GENERATION VIDEO CODING」と題され２０２１年１月４日に出願された米国特許出願第６３／２９６，４８２号の利点を主張し、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIＶATION IN NEXT-GENERATION VIDEO CODING」と題され２０２１年３月２日に出願された米国特許出願第６３／３１５，９５７号の利点を主張し、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIVATION IN NEXT-GENERATION VIDEO CODING」と題され、２０２２年１２月２９日に出願された米国特許出願第１８／０９１，１７８号の利点を主張し、各々が本明細書に参照により明確に全部組み入れられる。
本出願は、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIＶATION IN NEXT-GENERATION VIDEO CODING」と題され２０２１年１月４日に出願された米国特許出願第６３／２９６，４８２号の利点を主張し、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIＶATION IN NEXT-GENERATION VIDEO CODING」と題され２０２１年３月２日に出願された米国特許出願第６３／３１５，９５７号の利点を主張し、「DECODER-SIDE CHROMA INTRA PREDICTION MODE DERIVATION IN NEXT-GENERATION VIDEO CODING」と題され、２０２２年１２月２９日に出願された米国特許出願第１８／０９１，１７８号の利点を主張し、各々が本明細書に参照により明確に全部組み入れられる。
【背景技術】
【0003】
２０２０年、「ＩＴＵ－Ｔ ＶＣＥＧ」（ITＵ-T Video Coding Expert Group）および「ＩＳＯ／ＩＥＣ ＭＰＥＧ」（ISO/IEC Moving Picture Expert Group）の「ＪＶＥＴ」（Joint Video Experts Team）は、次世代のビデオコーデック仕様書、「ＶＶＣ」（Versatile Video Coding）の最終草案を発表した。今述べた仕様書は、たとえばＨ．２６４／ＡＶＣ（Advanced Video Coding）およびＨ．２６５／ＨＥＶＣ（High Efficiency Video Coding）などの先行した規格を越えてさらにビデオ符号化性能を向上させる。ＪＶＥＴは、「ＥＣＭ」（Enhanced Compression Model）の名の下に収集された、ＶＶＣ規格自体の範囲を超える追加技法を提案し続ける。
【0004】
ＨＥＶＣおよびＶＶＣの規格によれば、輝度成分は、Ａｎｇｕｌａｒイントラ予測、Ｄｉｒｅｃｔｉｏｎａｌイントラ予測の手法を含む複数のイントラ予測モードによって予測されることが可能である。自然画像（natural video）に存在している任意のエッジ方向をキャプチャするために、ＶＶＣ規格は、ＨＥＶＣ規格により規定されたＡｎｇｕｌａｒイントラ予測モードの数を拡張する。
【0005】
そのうえ、執筆の時点では、ＥＣＭの最新草案（２０２２年１０月の第１４０回「ＭＰＥＧ」（Moving Picture Experts Group）会合にて「Algorithm description of Enhanced Compression Model 7（ＥＣＭ７）」として発表された）は、ＶＶＣ規格により規定されたものを超えて、Ａｎｇｕｌａｒイントラ予測モードを含む、イントラ予測モードをさらに実装するという提案を含む。
【0006】
しかしながら、イントラ予測モードについてのＶＶＣおよびＥＣＭの実装の両方によれば、単に、ますます多くのＡｎｇｕｌａｒイントラ予測モードをビデオコーデック仕様書に加えることは、ビットストリームにてシグナリングされるビットの増加に帰着する。さらに加えて、ＥＣＭは、色差ブロックよりも輝度ブロックに対してより多くの利用可能なイントラ予測モードを規定して、ダイレクトモードの正確度を下げる。非常に小さな輝度ブロックに対して、カレント色差ブロックのテクスチャ特性をマッチングすることは困難である。
【発明の概要】
【0007】
本開示の態様は、デコーダ側色差イントラ予測モードを実装することに向けられる。
【0008】
第１の側面では、本開示の態様は、１つまたは複数のプロセッサーと、１つまたは複数のプロセッサーと通信可能に結合されたコンピューター読取り可能記録媒体とを含み、コンピューター読取り可能記録媒体は、１つまたは複数のプロセッサーにより実行されると、ビットストリームにおいて第１のフラグをシグナリングし、第１のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに勾配ベースの導出された色差イントラ予測モードを適用するかどうか、またはエントロピーデコーダにより構成された１つまたは複数のプロセッサーによって、カレント色差ブロックに勾配ベースの導出された色差イントラ予測モードとＤＭモードとのいずれも適用するかいずれも適用しないかどうかのうちの１つを示すことを含む関連した動作を行う１つまたは複数のプロセッサーにより実行可能な命令を格納する、コンピューティングシステムを提供する。
【0009】
第２の側面では、本開示の態様は、１つまたは複数のプロセッサーと、１つまたは複数のプロセッサーと通信可能に結合されたコンピューター読取り可能記録媒体とを含み、コンピューター読取り可能記録媒体は、１つまたは複数のプロセッサーにより実行されると、複数の同一位置の再構成された色差サンプル、複数の同一位置の輝度ブロック隣接の再構成された輝度サンプル、および複数の隣接した再構成された色差サンプルのうちの少なくとも１つの勾配を計算することに基づいて、カレント色差ブロックを再構成するときに適用されることになる色差イントラ予測モードを導出することを含む関連した動作を行う１つまたは複数のプロセッサーにより実行可能な命令を格納する、コンピューティングシステムを提供する。
【0010】
第３の側面では、本開示の態様は、ビデオシーケンスに関連付けられたビットストリームを格納する非一時的なコンピューター読取り可能記録媒体を提供し、ビットストリームは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに勾配ベースの導出された色差イントラ予測モードを適用するかどうか、または勾配ベースの導出された色差イントラ予測モードとＤＭモードとから、１つまたは複数のプロセッサーによりカレント色差ブロックに適用するいずれかのうちの１つを示す第１のフラグを含む。
【0011】
第４の側面では、本開示の態様は、ビットストリームにおいて第１のフラグをシグナリングし、第１のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロックに勾配ベースの導出された色差イントラ予測モードを適用するかどうか、またはエントロピーデコーダにより構成された１つまたは複数のプロセッサーによって、カレント色差ブロックに勾配ベースの導出された色差イントラ予測モードとＤＭモードとのいずれも適用するかいずれも適用しないかどうかのうちの１つを示すことを含むビデオ処理手法を提供する。
【0012】
第５の側面では、本開示の態様は、複数の同一位置の再構成された色差サンプル、複数の同一位置の輝度ブロック隣接の再構成された輝度サンプル、および複数の隣接した再構成された色差サンプルのうちの少なくとも１つの勾配を計算することに基づいて、カレント色差ブロックを再構成するときに適用されることになる色差イントラ予測モードを導出することを含むビデオ処理手法を提供する。
【0013】
第６の側面では、本開示の態様は、非一時的なコンピューター読取り可能記録媒体を提供し、非一時的なコンピューター読取り可能記録媒体は、プロセッサーがコンピューター実行可能命令を実行すると、第２の側面に係る方法が実装されるコンピューター実行可能命令を格納する。
【0014】
第７の側面では、本開示の態様は、コンピュータープログラム命令を含むコンピュータープログラム製品を提供し、コンピュータープログラム命令は、コンピューターに、第１の側面に係る方法を実行することを可能にする。
【0015】
第８の側面では、本開示の態様は、コンピュータープログラム命令を含むコンピュータープログラム製品を提供し、コンピュータープログラム命令は、コンピューターに、第２の側面に係る方法を実行することを可能にする。
【0016】
第９の側面では、本開示の態様は、コンピュータープログラムを提供し、コンピュータープログラムは、コンピューターに、第１の側面に係る方法を実行することを可能にする。
【0017】
第１０の側面では、本開示の態様は、コンピュータープログラムを提供し、コンピュータープログラムは、コンピューターに、第２の側面に係る方法を実行することを可能にする。
【0018】
詳細な説明は、添付の図面を参照して述べられる。図面において、参照符号の最も左の数字（複数可）は、参照符号が最初に現れる図面を特定する。異なった図面における同一の参照符号の使用は、類似のまたは同一の項目または特徴を示す。
【図面の簡単な説明】
【0019】
【図1A】本開示の例示的な実施形態に係るビデオエンコード処理の例示的なブロック図を示す図である。
【図1B】本開示の例示的な実施形態に係るビデオデコード処理の例示的なブロック図を示す図である。
【図2】ＶＶＣ規格に係るＡｎｇｕｌａｒイントラ予測モードを示す図である。
【図3】カレント色差ブロックに対応する輝度ブロックを示す図であり、対応する輝度ブロックが、中心位置の輝度サンプルを含む輝度符号化ブロックを表す。
【図4】ブロックの上のエッジおよび左のエッジと隣接した第２の最も近い近隣のラインのサンプルを示す図である。
【図5】予測ブレンド処理を示す図であり、ａｍｐｌ（Ｍ1）およびａｍｐｌ（Ｍ2）は、それぞれ、Ｍ1およびＭ2の振幅値を表す。
【図6A】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の輝度の再構成されたサンプルを含むことが可能であり、同一位置の輝度ブロック隣接の再構成された輝度サンプルを含むことが可能であり、隣接したＣｂおよびＣｒの再構成されたサンプルを含むことが可能である。
【図6B】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の輝度の再構成されたサンプルを含むことが可能であり、同一位置の輝度ブロック隣接の再構成された輝度サンプルを含むことが可能であり、隣接したＣｂおよびＣｒの再構成されたサンプルを含むことが可能である。
【図6C】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の輝度の再構成されたサンプルを含むことが可能であり、同一位置の輝度ブロック隣接の再構成された輝度サンプルを含むことが可能であり、隣接したＣｂおよびＣｒの再構成されたサンプルを含むことが可能である。
【図6D】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の輝度の再構成されたサンプルを含むことが可能であり、同一位置の輝度ブロック隣接の再構成された輝度サンプルを含むことが可能であり、隣接したＣｂおよびＣｒの再構成されたサンプルを含むことが可能である。
【図7】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、輝度サンプルに再構成された、拡張された同一位置の輝度ブロック隣接の再構成された輝度サンプルを含む。
【図8】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の再構成された輝度ブロック内の同一位置の再構成された輝度サンプルと、同一位置の輝度ブロックの上のエッジに隣接し、同一位置の輝度ブロックの左のエッジに隣接する第１の最も近い近隣のラインのＬ字形のテンプレートの再構成されたサンプルとを含む。
【図9】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、同一位置の再構成された輝度ブロック内の同一位置の再構成された輝度サンプルと、同一位置の輝度ブロックの上のエッジに隣接し、同一位置の輝度ブロックの左のエッジに隣接する第１の最も近い近隣のラインおよび第２の最も近い近隣のラインのＬ字形のテンプレートの再構成されたサンプルとを含む。
【図10】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、拡張された隣接の再構成されたＣｂサンプルを含む。
【図11】本開示の例示的な実施形態を示す図であり、色差イントラ予測モードの導出に参加するサンプルが、拡張された隣接の再構成されたＣｒサンプルを含む。
【図12】デコーダ側色差イントラ予測モードを実装するために本明細書に記載される処理および方法を実装するための例示的なシステムを示す図である。
【発明を実施するための形態】
【0020】
ＶＶＣビデオ符号化規格（「ＶＶＣ規格」）およびそこに記載されている動き予測に従って、コンピューティングシステムは、少なくとも１つまたは複数のプロセッサーと、１つまたは複数のプロセッサーに通信可能に結合されたコンピューター読取り可能記録媒体とを含む。コンピューター読取り可能記録媒体は、図１２を参照して後に定義するように、コンピューター読取り可能命令を記憶した非一過性または非一時的なコンピューター読取り可能記録媒体である。コンピューター読取り可能記録媒体に格納された少なくともいくつかのコンピューター読取り可能命令は、少なくともＶＶＣ規格によって記述されたエンコーダの動作、およびＶＶＣ規格によって記述されたようなデコーダの動作を含む、コンピューター読取り可能命令の関連する動作を実行するように１つまたは複数のプロセッサーを構成するために、コンピューティングシステムの１つまたは複数のプロセッサーによって実行可能である。これらのＶＶＣ規格によるエンコーダ動作およびデコーダ動作のいくつかを、後にさらに詳細に説明するが、これらの以降の説明は、ＶＶＣ規格によるエンコーダ動作およびデコーダ動作を網羅するとして理解されるべきではない。続いて、「ＶＶＣ規格エンコーダ」および「ＶＶＣ規格デコーダ」は、これらのそれぞれの動作を実行するように１つまたは複数のプロセッサーを構成する、コンピューター読取り可能記録媒体に格納されたそれぞれのコンピューター読取り可能命令（これは、例として、エンコーダまたはデコーダの「参照実装（reference implementation）」と呼ばれることが可能である）を記述するだろう。
【0021】
そのうえ、本開示の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ＶＶＣ規格によって規定されていない動作を実行するように１つまたは複数のプロセッサーを構成するために、コンピューティングシステムの１つまたは複数のプロセッサーによって実行可能である、コンピューター読取り可能記録媒体に格納されたコンピューター読取り可能命令をさらに含む。ＶＶＣ規格エンコーダは、エンコーダの参照実装の動作に限定されるとして理解されるべきではなく、本明細書に記載されるようなさらなる動作を実行するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成するさらなるコンピューター読取り可能命令を含む。ＶＶＣ規格デコーダは、デコーダの参照実装の動作に限定されるものとして理解されるべきではなく、本明細書に記載されるようなさらなる動作を実行するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成するさらなるコンピューター読取り可能命令を含む。
【0022】
【0023】
エンコード処理１００において、ＶＶＣ規格エンコーダは、画像ソース１０２から１つまたは複数の入力ピクチャを入力として受信するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。入力ピクチャは、たとえばフォトセンサアレイなどの画像キャプチャデバイスによってサンプリングされたいくつかのピクセルを含み、ピクチャの元の解像度でカラーデータを格納する複数のカラーチャネル（ＲＧＢカラーチャネルなど）の非圧縮ストリームを含み、各チャネルは、いくつかのビット数を使用してピクチャの各ピクセルのカラーデータを格納する。ＶＶＣ規格エンコーダは、この非圧縮カラーデータを圧縮フォーマットにて格納するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成し、カラーデータは、ピクチャの元の解像度よりも低い解像度で格納され、輝度（「Ｙ」）チャネルと、輝度チャネルよりも低い解像度の２つの色差（「Ｕ」および「Ｖ」）チャネルと、としてエンコードされる。
【0024】
ＶＶＣ規格エンコーダは、コンピューティングシステムの１つまたは複数のプロセッサーを構成して、元のピクチャをパーティショニング構造に従ってユニットとサブユニットとに分割することにより、ピクチャ（エンコードされるピクチャは、画像ソース１０２から受信されるあらゆる他のピクチャと区別されて「カレントピクチャ」と呼ばれる）をエンコードする。ＶＶＣ規格エンコーダは、ピクチャを、パーティションにさらに細分化されることがある１６×１６ピクセルのマクロブロック（「ＭＢ」）に細分化するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＶＶＣ規格エンコーダは、ピクチャを、輝度成分および色差成分が符号化単位（「ＣＵ」）にさらに細分化される符号化ツリーブロック（「ＣＴＢ」）にさらに細分化され得る符号化ツリーユニット（「ＣＴＵ」）に細分化するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。あるいは、ＶＶＣ規格エンコーダは、ピクチャをＮ×Ｎピクセルの単位に細分化し、さらにサブユニットに細分化するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ピクチャの最も大きく細分化された単位の各々は、本開示の目的のために、一般に「ブロック」と呼ばれることがある。
【0025】
ＣＵは、１つの輝度サンプルのブロックと、対応する２つの色差サンプルのブロックを使って符号化され、ただし、ピクチャは、モノクロではなく、１つの符号化ツリーを用いて符号化される。
【0026】
ＶＶＣ規格エンコーダは、コンピューティングシステムの１つまたは複数のプロセッサーを構成して、ブロックを４×４ピクセルの倍数の寸法を持つパーティションに細分化する。例えば、ブロックのパーティションは、８×４ピクセル、４×８ピクセル、８×８ピクセル、１６×８ピクセル、または８×１６ピクセルの寸法を持つことがある。
【0027】
ＶＶＣ規格エンコーダは、フル解像度のオリジナルピクチャのピクセルの色情報ではなく、ピクチャのブロックおよびそのサブディビジョンの色情報をエンコードすることにより、コンピューティングシステムの１つまたは複数のプロセッサーを構成して、入力ピクチャよりも低い解像度でピクチャの色情報をエンコードし、入力ピクチャよりも少ないビット数で色情報を格納する。
【0028】
さらに、ＶＶＣ規格エンコーダは、カレントピクチャのブロックに対して動き予測を実行するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成することによって、ピクチャをエンコードする。動き予測符号化とは、イントラ予測１０４またはインター予測１０６に従って、画素データではなく、動き情報と予測ユニット（「ＰＵ」）とを使用して、カレントピクチャのブロック（符号化前のオリジナルピクチャのブロックは、「入力ブロック」と呼ばれる）の画像データを格納することを指す。
【0029】
動き情報とは、たとえば動きベクトル、およびカレントピクチャまたは参照ピクチャのブロックへの参照など、ピクチャのブロック構造、またはそのユニットもしくはサブユニットの動きを記述するデータを指す。ＰＵは、たとえばＭＢまたはＣＴＵなどのピクチャの複数のブロック構造のうち、ブロック構造に対応するユニットまたは複数のサブユニットを指すことがあり、ブロックがピクチャデータに基づいて分割され、ＶＶＣ規格に従って符号化される。ＰＵに対応する動き情報は、本明細書で説明するＶＶＣ規格エンコーダによってエンコードされる動き予測を記述することがある。
【0030】
ＶＶＣ規格エンコーダは、例えば、最初にデコードされたブロックがピクチャの最も上の最も左のブロックであるラスタ走査順序など、ブロック間の符号化順序にて、ピクチャの各ブロックに動き予測情報を符号化するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。エンコードされるブロックは「カレントブロック」と呼ばれ、同じピクチャのあらゆる他のブロックとは区別される。
【0031】
イントラ予測１０４によれば、コンピューティングシステムの１つまたは複数のプロセッサーは、同じピクチャの１つまたは複数の他のブロックの動き情報およびＰＵを参照することによって、ブロックをエンコードするように構成される。イントラ予測符号化によれば、コンピューティングシステムの１つまたは複数のプロセッサーは、カレントブロックの空間的に近隣のブロックからの空間的に近隣のサンプルに基づいて、カレントブロックの動き情報を符号化することによって、イントラ予測１０４（空間予測とも呼ばれる）計算を実行する。
【0032】
インター予測１０６によれば、コンピューティングシステムの１つまたは複数のプロセッサーは、１つまたは複数の他のピクチャの動き情報およびＰＵを参照してブロックをエンコードするように構成される。コンピューティングシステムの１つまたは複数のプロセッサーは、インター予測符号化を目的として、１つまたは複数の以前に符号化およびデコードされたピクチャを参照ピクチャバッファに格納するように構成され、格納されたピクチャは参照ピクチャと呼ばれる。
【0033】
１つまたは複数のプロセッサーは、１つまたは複数の参照ピクチャからのサンプルに基づいてカレントブロックの動き情報を符号化することにより、インター予測１０６（時間予測または動き補償予測とも呼ばれる）計算を実行するように構成される。インター予測は、一方向予測または双方向予測に従ってさらに計算されることがあり、一方向予測では、１つの参照ピクチャを指す１つの動きベクトルだけが用いられて、カレントブロックに対して予測信号を生成する。双方向予測では、各々がそれぞれの参照ピクチャを指す２つの動きベクトルが用いられて、カレントブロックの予測信号を生成する。
【0034】
ＶＶＣ規格エンコーダは、ＶＶＣ規格デコーダの参照のために、カレントブロックの予測信号（複数可）を識別する参照インデックスを含むようにＣＵを符号化するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。コンピューティングシステムの１つまたは複数のプロセッサーは、インター予測インジケータを含むようにＣＵを符号化することが可能である。インター予測インジケータは、リスト０と呼ばれる第１の参照ピクチャリストを参照したリスト０予測、リスト１と呼ばれる第２の参照ピクチャリストを参照したリスト１予測、またはそれぞれリスト０とリスト１と呼ばれる両方の参照ピクチャリストを参照した双方向予測を示す。
【0035】
インター予測インジケータがリスト０予測またはリスト１予測を示す場合では、コンピューティングシステムの１つまたは複数のプロセッサーは、それぞれリスト０またはリスト１によって参照される参照ピクチャバッファの参照ピクチャを参照する参照インデックスを含むＣＵを符号化するように構成される。双方向予測を示すインター予測インジケータの場合では、コンピューティングシステムの１つまたは複数のプロセッサーは、リスト０によって参照される参照ピクチャバッファの第１の参照ピクチャを参照する第１の参照インデックスと、リスト１によって参照される参照ピクチャの第２の参照ピクチャを参照する第２の参照インデックスとを含むＣＵを符号化するように構成される。
【0036】
ＶＶＣ規格エンコーダは、ピクチャの各カレントブロックを個別に符号化し、各々に対して予測ブロックを出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＶＶＣ規格によれば、ＣＴＵは１２８×１２８の輝度サンプル（色差フォーマットによっては、対応する色差サンプルをプラスする）と同じ大きさであることが可能である。ＣＴＵは、さらに四分木、二分木、または三分木に従ってＣＵに分割することがある。コンピューティングシステムの１つまたは複数のプロセッサーは、分割構造のリーフノードのシンタックス構造において、たとえば符号化モード（イントラモードまたはインターモード）、インター符号化ブロックの動き情報（参照インデックス、動きベクトルなど）、量子化された残差係数などの符号化パラメータセットを最終的に記録するように構成される。
【0037】
予測ブロックが出力された後、ＶＶＣ規格エンコーダは、たとえば符号化モード（すなわち、イントラ予測またはインター予測）、イントラ予測のモードまたはインター予測のモード、および動き情報などの符号化パラメータセットをエントロピーコーダー１２４（後述する）に送信するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0038】
ＶＶＣ規格は、ＣＵの符号化パラメータセットを記録するためのセマンティクを提供する。例えば、上述の符号化パラメータセットに関して、ＣＵのpred＿mode＿flagは、インター符号化ブロックの場合には０に設定され、イントラ符号化ブロックの場合には１に設定され、ＣＵのgeneral＿merge＿flagは、ＣＵのインター予測においてマージモードが使用されるかどうかを示すために設定され、ＣＵのinter_affine_flagおよびcu_affine_type_flagは、ＣＵのインター予測においてアフィン動き補償が使用されるかどうかを示すために設定され、mvp_l0_flagおよびmvp_l1_flagは、それぞれ、リスト０またはリスト１の動きベクトルインデックスを示すために設定され、ref_id×_l0およびref_id×_l1は、それぞれ、リスト０またはリスト１の参照ピクチャインデックスを示すために設定される。ＶＶＣ規格には、本開示の範囲を超える様々な他の情報、フラグ、およびオプションを記録するためのセマンティクが含まれていることを理解すべきである。
【0039】
ＶＶＣ規格エンコーダはさらに、レート制御設定を含む１つまたは複数のモード決定とエンコーダ制御設定１０８とを実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、イントラ予測またはインター予測の後、レート-歪み最適化手法に基づいて、カレントブロックに対して最適化された予測モードを選択することにより、モード決定を実行するように構成される。
【0040】
レート制御設定は、異なる量子化パラメータ（「ＱＰ」）を異なるピクチャに割り当てるように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＱＰの大きさは、（後に説明されるだろう）１つまたは複数のプロセッサーによるエンコードの間、ピクチャ情報が量子化されるスケールを決定し、ゆえに、エンコード処理１００が符号化の間、シーケンスのＭＢからピクチャ情報（スケールのステップ間に落ちる情報による）を破棄する範囲を決定する。
【0041】
ＶＶＣ規格のエンコーダはさらにサブトラクター１１０を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、入力ブロックと予測ブロックとの差を計算することによって減算演算を実行するように構成される。最適化された予測モードに基づいて、予測ブロックは入力ブロックから減算される。入力ブロックと予測ブロックとの差は、予測残差、または簡潔に「残差」と呼ばれる。
【0042】
予測残差に基づいて、ＶＶＣ規格エンコーダはさらにトランスフォーム１１２を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、係数のアレイ（「残差係数」、「変換係数」と呼ばれることが可能である）を計算するために、行列算術演算によって残差に対して変換演算を実行することによって、カレントブロックを変換ブロック（「ＴＢ」）として符号化するように構成される。変換係数は、サブブロックに適用されることがある、たとえば対角フリップ、垂直フリップ、または回転などのいくつかの空間変換のうちの１つを表す係数を指すことがある。
【0043】
係数は、後にさらに詳しく説明するだろう、絶対値と符号（sign）との２つの成分として格納されることが可能であることが理解されるべきである。
【0044】
たとえばＰＵおよびＴＢなどのＣＵのサブブロックは、上記のようにサブブロックの寸法のあらゆる組み合わせにて配置されることが可能である。ＶＶＣ規格エンコーダは、ＣＵをＴＢの階層構造である残差四分木（「ＲＱＴ」）に細分化するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＲＱＴは、各レベルのサブブロックを介して動き予測と残差符号化との順序を提供し、ＲＱＴの各レベルを再帰的に下げる。
【0045】
ＶＶＣ規格のエンコーダは、さらに量子化１１４を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、量子化行列と上記のように割り当てられたＱＰとに基づいて、行列算術演算によって残差係数の量子化演算を実行するように構成される。残差係数が区間の内側に落ちることは保たれ、残差係数が区間のステップの外側に落ちることは破棄される。
【0046】
ＶＶＣ規格エンコーダは、さらに逆量子化１１６と逆変換１１８とを実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、上述の量子化演算と変換演算との逆である行列算術演算によって、量子化された残差係数に対して逆量子化演算と逆変換演算とを実行するように構成される。逆量子化演算および逆変換演算は、再構成された残差をもたらす。
【0047】
ＶＶＣ規格のエンコーダは、さらにアッダー１２０を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、予測ブロックと再構成された残差を加算し、再構成されたブロックを出力することによって加算演算を実行するように構成される。
【0048】
ＶＶＣ規格のエンコーダは、さらにループフィルタ１２２を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、たとえばデブロッキングフィルタ、サンプル適応オフセット（「ＳＡＯ」）フィルタ、および適応ループフィルタ（「ＡＬＦ」）などのループフィルタを再構成ブロックに適用し、フィルタリングされた再構成ブロックを出力するように構成される。
【0049】
ＶＶＣ規格エンコーダはさらに、フィルタリングされ再構成されたブロックをデコードされたピクチャバッファ（「ＤＰＢ」）２００に出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＤＰＢ２００は、インター予測に関して上述したように、カレントピクチャ以外のピクチャを符号化する際に参照ピクチャとしてコンピューティングシステムの１つまたは複数のプロセッサーによって使用される再構成されたピクチャを格納する。
【0050】
ＶＶＣ規格エンコーダは、さらにエントロピーコーダー１２４を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、エントロピー符号化を実行するように構成され、「ＣＡＢＡＣ」（Context-Sensitive Binary Arithmetic Codec）によれば、量子化された残差係数を造るシンボルは、バイナリストリング（以降、「ビン」）へのマッピングによって符号化され、圧縮ビットレートで出力ビットストリームにて送信されることが可能である。符号化される量子化された残差係数のシンボルには、残差係数の絶対値が含まれる（これらの絶対値は、後に「残差係数レベル」と呼ばれる）。
【0051】
ゆえに、エントロピーコーダーは、ブロックの残留係数レベルを符号化し、残留係数符号（residual coefficient sign）の符号化をバイパスし、符号化されたブロックと共に残留係数符号を記録するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成し、たとえば符号化モード、イントラ予測モードまたはインター予測モード、および符号化ブロックのシンタックス構造（ピクチャヘッダに見られるピクチャパラメータセット（「ＰＰＳ」）と、同様に複数ピクチャのシーケンスに見られるシーケンスパラメータセット（「ＳＰＳ」）など）に符号化された動き情報などの符号化パラメータセットと、を記録し符号化ブロックを出力する。
【0052】
ＶＶＣ規格エンコーダは、エントロピーコーダー１２４からの符号化ブロックにより作り上げられた符号化ピクチャを出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。符号化された画像は、送信バッファに出力され、最終的にＶＶＣ規格のエンコーダから出力されるビットストリームにパッキングされる。ビットストリームは、送信のために、コンピューティングシステムの１つまたは複数のプロセッサーによって、コンピューティングシステムの非一過性または非一時的なコンピューター読取り可能記録媒体に書かれる。
【0053】
デコード処理１５０において、ＶＶＣ規格デコーダは、入力として、ビットストリームから１つまたは複数の符号化ピクチャを受信するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0054】
ＶＶＣ規格デコーダは、エントロピーデコーダ１５２を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、エントロピーデコードを実行するように構成され、ＣＡＢＡＣに従って、ビンが、シンボルのビンへのマッピングを反転することによってデコードされることによって、エントロピー符号化され量子化された残差係数を回復する。エントロピーデコーダ１５２は、量子化された残差係数を出力し、符号化バイパスされた残差係数符号（residual coefficient sign）を出力し、さらに、たとえばＰＰＳおよびＳＰＳなどのシンタックス構造を出力する。
【0055】
ＶＶＣ規格デコーダは、さらに逆量子化１５４と逆変換１５６とを実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、上述の量子化演算と変換演算との逆である行列算術演算によって、デコードされ量子化された残差係数に対して逆量子化演算と逆変換演算とを実行するように構成される。逆量子化演算および逆変換演算は、再構成された残差をもたらす。
【0056】
さらに、エントロピーコーダー１２４によってたとえばＰＰＳおよびＳＰＳなどのシンタックス構造に記録された符号化パラメータセット（あるいは、帯域外送信によって受信された、またはデコーダに符号化された）、および符号化パラメータセットに含まれる符号化モードに基づいて、ＶＶＣ規格デコーダは、再構成された残差にイントラ予測１５６（すなわち、空間予測）を適用するか、または動き補償予測１５８（すなわち、時間予測）を適用するかどうかを決定する。
【0057】
符号化パラメータセットがイントラ予測を指定する場合では、ＶＶＣ規格デコーダは、符号化パラメータセットで指定された予測情報を使用してイントラ予測１５８を実行するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。これにより、イントラ予測１５８は予測信号を生成する。
【0058】
符号化パラメータセットがインター予測を指定する場合では、ＶＶＣ規格デコーダは、ＤＰＢ２００からの参照ピクチャを使用して動き補償予測１６０を実行するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。これにより、動き補償予測１６０は予測信号を生成する。
【0059】
ＶＶＣ規格のデコーダは、さらにアッダー１６２を実装する。アッダー１６２は、再構成された残差と予測信号とに対して加算演算を実行することによって、再構成されたブロックを出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0060】
ＶＶＣ規格のデコーダは、さらにループフィルタ１６４を実装する。コンピューティングシステムの１つまたは複数のプロセッサーは、たとえばデブロッキングフィルタ、ＳＡＯフィルタ、およびＡＬＦなどのループフィルタを再構成ブロックに適用し、フィルタリングされた再構成ブロックを出力するように構成される。
【0061】
ＶＶＣ規格デコーダはさらに、フィルタリングされ再構成ブロックをＤＰＢ２００に出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。上述したように、ＤＰＢ２００は、動き補償予測に関して上述したように、カレントピクチャ以外のピクチャを符号化する際に参照ピクチャとしてコンピューティングシステムの１つまたは複数のプロセッサーによって使用される再構成ピクチャを格納する。
【0062】
ＶＶＣ規格デコーダはさらに、ＤＰＢから再構成されたピクチャを、たとえばテレビディスプレイ、パーソナルコンピューティングモニタ、スマートフォンディスプレイ、またはタブレットディスプレイなどのコンピューティングシステムのユーザービュー可能なディスプレイに出力するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0063】
それゆえ、上述したエンコード処理１００とデコード処理１５０とにより例示したように、ＶＶＣ規格のエンコーダとＶＶＣ規格のデコーダとは、各々、ＶＶＣ規格にしたがって動き予測符号化を実装する。ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、各々、ＶＶＣ規格によって記述される動き補償予測に従って、ＤＰＢの前の再構成ピクチャに基づいて再構成されたピクチャを生成するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、前の再構成ピクチャは、本明細書に記述される動き補償予測における参照ピクチャとして機能する。
【0064】
ＶＶＣ規格によれば、符号化ツリーは、ピクチャの輝度成分と色差成分とに別々のブロックツリー構造を提供するように構成される。ＣＴＵは３つのＣＴＢを含むことが可能であり、これらは順に１つの輝度ＣＴＢ（「Ｙ」）と２つの色差ＣＴＢ（「Ｃｂ」と「Ｃｒ」）とを含む。
【0065】
ＰスライスとＢスライスに対して、１つのＣＴＵの輝度ＣＴＢと色差ＣＴＢとは共通の符号化ツリー構造を共有するように構成される。しかしながら、Ｉスライスに対して、輝度ＣＴＢと色差ＣＴＢとは、別々のブロックツリー構造を有して構成されることが可能である。別々のブロックツリー用に構成された符号化ツリーを与えると、輝度ＣＴＢは第１の符号化ツリー構造によってＣＵに分割され、色差ＣＴＢは第２の符号化ツリー構造によって色差ＣＵに分割される。
【0066】
言い換えれば、ＩスライスのＣＵは、輝度成分の符号化ブロックまたは２つの色差成分の符号化ブロックを含むことがあるが、ＰまたはＢスライスのＣＵは、３つの色成分すべての符号化ブロックを含む（ビデオがモノクロでない限り）。
【0067】
ＶＶＣ規格によれば、輝度成分は複数のイントラ予測モードによって予測されることが可能である。これらには、Ｐｌａｎａｒイントラ予測モード、ＤＣイントラ予測モード、Ａｎｇｕｌａｒイントラ予測モード、マルチプルリファレンスライン（「ＭＲＬ」）予測モード、イントラサブパーティション（「ＩＳＰ」）モード、およびマトリックスベースイントラ予測（「ＭＩＰ」）モードが含まれる。これらのモードについては、後に詳しく説明する。
【0068】
Ａｎｇｕｌａｒイントラ予測は、ＨＥＶＣ規格に従って先行する実装から拡張されたＤｉｒｅｃｔｉｏｎａｌイントラ予測の手法である。自然なビデオに見られる任意のエッジ方向をキャプチャするために、ＶＶＣ規格はＡｎｇｕｌａｒイントラ予測モードの数を３３（ＨＥＶＣで使用）から６５に拡張する。
【0069】
図２は、ＶＶＣ規格に係るＡｎｇｕｌａｒイントラ予測モードを示す図である。ＶＶＣで追加されたモードは破線により例示される。
【0070】
ＶＶＣ規格は、（ＨＥＶＣと同様に）ＤＣモードおよびＰｌａｎａｒモードという２つの非Ａｎｇｕｌａｒイントラ予測モードを実装する。ＤＣイントラ予測モードでは、予測生成にブロックへの参照サンプルの平均サンプル値を使用する。ＶＶＣは長方形のブロックの長辺に沿った参照サンプルのみを使用して平均値を計算するが、正方形のブロックに対して、左側および上側の両方からの参照サンプルを使用する。Ｐｌａｎａｒモードでは、４つの基準サンプル値の加重平均として予測サンプル値が得られる。ここでは、カレントサンプルと同じ行または列の参照サンプルと、ブロックに対して左下および右上の位置の参照サンプルが使用される。
【0071】
ＶＶＣ規格はＭＲＬモードを以下のように実装する。近隣のサンプルの直接隣接するラインに加えて、隣接しない２つの参照ラインのうちの１つがイントラ予測の入力を構成することが可能である。
【0072】
ＶＶＣ規格は、以下のようにＩＳＰモードを実装する。輝度イントラ予測されたブロックは、ブロックサイズに応じて縦または横に２つまたは４つのサブパーティションに分割される。各サブパーティションに対して、予測および変換符号化動作は別々に実行されるが、イントラ予測モードはすべてのサブパーティションで共有される。
【0073】
ＶＶＣ規格は、新しいイントラ予測技法であるＭＩＰモードを以下のように実装する。幅Ｗ、高さＨのブロックのサンプルを予測するために、ブロックの左のＨ個の再構成された近隣の境界サンプルの１ラインと、ブロックの上のＷ個の再構成された近隣の境界サンプルの１ラインとが入力として使用される。予測信号は、参照サンプルのダウンサンプリング、行列ベクトルの乗算、線形補間による結果のアップサンプリングの３つのステップに基づいて生成される。
【0074】
ＥＣＭはさらに、デコーダ側イントラモード導出（「ＤＩＭＤ」）モードとテンプレートベースイントラモード導出（「ＴＩＭＤ」）モードの２つの輝度イントラ予測モードを含む、ＶＶＣ規格で提供されるものを超えるイントラ予測モードを実装する。
【0075】
ＤＩＭＤの提案によれば、６５の角度モードから２つのイントラ予測モードが再構成された近傍サンプルから導出され、これらの２つのプレディクタ（predictor）は勾配から導出された重みでＰｌａｎａｒモードプレディクタと組み合わされる。
【0076】
ＴＩＭＤの提案によれば、リスト内の各予測モードに対して、テンプレートの予測サンプルと再構成されたサンプルとの間のＳＡＴＤが計算される。第１に、ＳＡＴＤが最小となる２つのイントラ予測モードが選択され、次に、ＳＡＴＤから導き出された重みとフュージョンされる。
【0077】
ＶＶＣ規格によれば、色差成分は複数のイントラ予測モードによって予測されることが可能である。これらには、３つのクロスコンポーネント線形モデル（「ＣＣＬＭ」）モード（ＣＣＬＭ＿ＬＴ、ＣＣＬＭ＿Ｌ、ＣＣＬＭ＿Ｔ）、ダイレクトモード（「ＤＭ」）、および４つのデフォルトのイントラ予測モードが含まれる。
【0078】
ＶＶＣ規格では、クロスコンポーネントの冗長性を低減するために、３つのＣＣＬＭ予測モードを実装し、ブロックに隣接する既に再構成された輝度サンプルと色差サンプルとから計算されたパラメータを持つ線形モデルによって、同一位置の再構成された輝度サンプルからブロックの色差成分を予測されることが可能である。
【0079】
ＶＶＣ規格はＤＭモードを実装しており、対応する輝度ブロックのイントラ予測モードが色差のイントラモードを決定する。対応する輝度ブロックがＰｌａｎａｒ、ＤＣ、または角度モードを使用する場合は、同じモードが使用され、対応する輝度ブロックがイントラブロックコピー（「ＩＢＣ」）またはパレットモードを使用して符号化される場合は、ＤＣモードが使用され、対応する輝度ブロックがブロックＤＰＣＭ（「ＢＤＰＣＭ」）モードを使用して符号化される場合は、ＢＤＰＣＭの方向に応じて、水平または垂直のイントラ予測モードのいずれかが使用される。さらに、対応する輝度ブロックがＭＩＰを使用している場合、色差カラーフォーマットが４：４：４でシングルパーティショニングツリーが適用されていれば、色差ブロックに同じＭＩＰモードが適用され、そうでなければＰｌａｎａｒモードが適用される。
【0080】
ＢスライスとＰスライスの場合、対応する輝度ブロックは、カレント色差ブロックと同じ位置にある輝度ブロックを表す。Ｉスライスの場合、輝度成分および色差成分に対して別々のブロック分割構造が有効であるため、１つの色差符号化ブロックが複数の輝度符号化ブロックに対応することがある。
【0081】
図３は、カレント色差ブロックに対応する輝度ブロックを示す図であり、対応する輝度ブロックが、中心位置の輝度サンプルを含む輝度符号化ブロックを表す。
【0082】
ＣＣＬＭモードとＤＭモードとが使用されない場合、他の４つのデフォルトの非ＤＭモードがリストで与えられる{Ｐｌａｎａｒモード、水平モード、垂直モード、ＤＣモード}。ＤＭモードがすでにそのリストに属している場合、つまりＤＭモードが４つのモードのうちの１つと同じである場合、リスト内のモードは、モードインデックスが６６の角度モードに置き換えられる。モードインデックスは、ＶＶＣ規格が提供する各イントラ予測モードが識別される一意的な数を指すと理解すべきである。
【0083】
ＶＶＣ規格では、色差イントラモードのシグナリングでは、まずＣＣＬＭを適用するか否かを示すフラグcclm_mode_flagがシグナリングされる。cclm_mode_flagが真としてシグナリングされるならば、３つのＣＣＬＭモードのうちのどれが適用されるかは、インデックスcclm_mode_id×によりシグナルされる。非ＣＣＬＭの場合では、シンタックスintra_chroma_pred_modeは、ＤＭモードと４つのデフォルトの非ＤＭモードとのうちのどれが適用されるかを示すためにシグナリングされる。ＶＶＣ仕様によるintra_chroma_pred_modeと、対応する色差イントラ予測モードとの二値化を下の表１に示す。
【0084】
【表1】
【0085】
表１の最初の４行に見られるように、ＤＭモードが使用されない場合、固定長のコードワードを使用して０から３の範囲のインデックスが２ビットずつ２値化されて、４つの非ＤＭモードのうちのどれが使用されることになるかを決定する。より効率的にバイナリビットを処理するために、intra_chroma_pred_modeの最初のビットは、ＤＭモードが適用されるかどうかを示すＤＭフラグとみなされることが可能であり、intra_chroma_pred_modeの最初のビットが０に等しいとき、それはＤＭモードが適用されることを意味し、最初のビットが１に等しいとき、４つのデフォルトの非ＤＭモードのうちの１つが適用される。
【0086】
ＥＣＭによれば、ＣＣＬＭは３つのマルチモデルＬＭ（「ＭＭＬＭ」）モードを追加することで、ＶＶＣの実装よりも拡張されている。各ＭＭＬＭモードにおいて、再構成された近隣のサンプルは、輝度の再構成された近隣のサンプルの平均であるしきい値を使用して２つのクラスに分類される。各クラスの線形モデルは、最小二乗法（「ＬＭＳ」）を用いて計算される。
【0087】
ＥＣＭによれば、ＤＩＭＤモードは上記のイントラ予測モードの代替として提供される。上述したイントラ予測モードとは異なり、ＤＩＭＤによれば、輝度イントラ予測モードはビットストリームを介して送信されず、代わりに、エンコーダ側とデコーダ側とで同じやり方にて、２つのベストモードを導出するためのテクスチャ勾配処理を行うように構成されている。次に，２つの導出モードとＰｌａｎａｒモードとのプレディクタが正常に計算され，それらの加重平均がカレントブロックの最終的なプレディクタとして使用される。
【0088】
エンコーダとデコーダとがイントラ予測モードの代替としてＤＩＭＤを使用するかどうかを決定するために、各ブロックのビットストリームでＤＩＭＤモードを使用するかどうかを示すフラグがシグナリングされる。フラグの値が真の場合、カレントブロックではＤＩＭＤモードが使用され、ＢＤＰＣＭフラグ、ＭＩＰフラグ、ＩＳＰフラグ、およびＭＲＬインデックスはゼロと推測される。今述べた場合では、さらに、イントラ予測モードのパーシングもすべてスキップされる。フラグ値が偽の場合、カレントブロックではＤＩＭＤモードは使用されず、ビットストリームフラグからの他のイントラモードのパーシングは正常に続けられる。
【0089】
２つのイントラ予測モードを導出し、各モードの重みを決定するために、ＶＶＣ規格エンコーダとＶＶＣ規格デコーダとは、テクスチャ勾配処理を実行することによってヒストグラムをビルドするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0090】
ブロックのＤＩＭＤヒストグラムをビルドするために、エンコーダおよびデコーダは、ブロックの上にエッジと左のエッジとに隣接するサンプルの第２の最も近い近隣のラインを包含するＬ字形テンプレートのサンプルに対して勾配解析を実行する。図４はブロックの上のエッジおよび左のエッジと隣り合った第２の最も近い隣接したラインのサンプルを示す図である（影を付けた円として）。各円はサンプルを表し、図４は個々のサンプルが形において幾何学的な円であることを示唆しないことが理解されるべきである。
【0091】
テンプレートの利用可能な各再構築サンプルについて、水平勾配および垂直勾配（「Ｇx」および「Ｇy」）は、フィルタウィンドウ（図４に破線で図示されているように、サンプルの３×３ブロックを包含するフィルタウィンドウ）内のサンプルに水平（「Ｆhor」）および垂直ソーベルフィルタ（「Ｆver」）を適用することによって、フィルタウィンドウのサンプルに以下の行列を乗算することによって計算される。
【0092】
【数1】
【0093】
水平勾配Ｇxと垂直勾配Ｇyとが計算されたテンプレート内の各サンプルについて、勾配の強度（「Ｇ」）と向き（「Ｏ」）とが、ＧxとＧyを用いて次の式によりさらに計算される。
【0094】
【数2】
【0095】
次に、勾配の向きＯが、最も近いイントラ角度予測モードに変換され、ヒストグラムのインデックス付けに使用される。エンコーダおよびデコーダは、まずヒストグラムの各値を０に初期化し、次にそれぞれのイントラ角度予測モードに対して各ヒストグラムの値をＧずつ増加させる。
【0096】
テンプレート内の各サンプルが処理された後、ヒストグラムは各角度内予測モードに対する勾配強度の累積値を含むことがある。エンコーダおよびデコーダは、次の予測フュージョン処理のために、最大の振幅値と第２の最大の振幅値とを有する２つのモードを選択する（これらのモードは、それぞれ、Ｍ1およびＭ2と表される）。ヒストグラムの最大振幅値が０の場合、カレントブロックのイントラ予測モードとして、他のモードではなくＰｌａｎａｒモードが選択される。
【0097】
ＤＩＭＤによれば、エンコーダおよびデコーダは、最大のヒストグラム振幅値に対応する２つのイントラ予測角度モードＭ1およびＭ2を、Ｐｌａｎａｒモードと組み合わせて、カレントブロックの最終的な予測値を生成する。
【0098】
予測フュージョンは上記３つのプレディクタの加重平均として適用され、各予測モードは互いに対して相対的に高くまたは低く加重され、本明細書においてＰｌａｎａｒモードの重みは、２１／６４（ほぼ１／３に等しい）に固定される。次に、残りのウェイト４３／６４（約２／３に相当）は、Ｍ1とＭ2との間で、振幅値に比例して、シェアされる。
【0099】
図５は予測ブレンド処理を示す図であり、ａｍｐｌ（Ｍ1）およびａｍｐｌ（Ｍ2）は、それぞれ、Ｍ1およびＭ2の振幅値を表す。
【0100】
ＥＣＭの下のエンコーダとデコーダとは、輝度ブロックに対してのみＤＩＭＤモードを使用する。エンコーダとデコーダとがカレント輝度ブロックに対してＤＩＭＤモードを選択した場合、カレントブロックのイントラ予測モードは、カレントブロックの低周波非分離変換（「ＬＦＮＳＴ」）セットの選択、隣接する輝度ブロックの最確モード（「ＭＰＭ」）リストの導出、および同一位置の色差ブロックのダイレクトモード（「ＤＭ」）の導出のために、Ｍ1として格納される。
【0101】
上述したように、ＥＣＭはＶＶＣ規格よりもＡｎｇｕｌａｒイントラ予測モードの機能を拡張する。しかしながら、色差ブロックの場合、有効な角度モードは３つだけで、そのうち２つは水平モードと垂直モードに固定されている。一般的に、色差ブロックに対してより多くの角度モードを有効にすることで、予測精度を向上させることが可能である。しかしながら、１つの色差ブロックで有効な角度モードの数がより増えることを考慮して、必要なビットオーバーヘッドが増えて、全体的なBDレート性能は向上しない可能性がある。可能な解決策は、効率的な角度モードのみを追加し、エンコーダ側とデコーダ側で同じ方法を用いてモードを導出することである。
【0102】
上述したように、ＥＣＭはＶＶＣ規格を拡張し、より多くのイントラ予測モードを提供する。さらに加えて、ＥＣＭは、色差ブロックよりも輝度ブロックに対してより多くの利用可能なイントラ予測モードを規定して、ダイレクトモードの正確度を下げる。例えば、色差ブロックに対して、対応する輝度ブロックのイントラ予測モード（ＩＢＣ、ＢＤＰＣＭ、ＭＩＰモードなど）が利用できない場合、このモードは、Ｐｌａｎａｒモード、ＤＣモード、水平モード、垂直モードのうちの１つにマッピングされ、色差ブロックのイントラ予測に使用される。特にＩスライスでは、輝度と色差に別々のブロックツリー構造を使うため、ＤＭモードはより不正確になる。色差ブロックが複数の輝度ブロックに対応することがあり、ＤＭモードが中心位置の輝度サンプルを含む輝度ブロックのイントラ予測モードのみを選択することがあるので、非常に小さな輝度ブロックに対して、カレント色差ブロックのテクスチャ特性をマッチングさせることは困難である。
【0103】
したがって、本開示の例示的な実施形態は、デコーダ側の色差イントラ予測モード勾配ベースの導出方法を提供し、色差イントラ予測の符号化効率を向上させ、それによって信号コストを節約する。ＶＶＣ規格エンコーダとＶＶＣ規格デコーダは、カレント色差ブロックの隣接する輝度サンプルと色差サンプルの勾配を計算することによって、複数の可能な色差イントラ予測モードの１つを導出するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。本開示の例示的な実施形態は、ＥＣＭのイントラ予測モードの拡張と並行して実装されることが可能である、またはＥＣＭのイントラ予測モードの拡張を省略しながら実装されることが可能である。上述したＤＩＭＤと同様に、「デコーダ側」は、この方法がデコーダによってのみ実装されることを意味するのではなく、むしろ、この方法のステップは、後に説明するように、エンコーダおよびデコーダによって同様または同一に実装され得ることを理解すべきである。
【0104】
本開示の例示的な実施形態によれば、コンピューティングシステムは、少なくとも１つまたは複数のプロセッサーと、１つまたは複数のプロセッサーに通信可能に結合されたコンピューター読取り可能記録媒体とを含む。コンピューター読取り可能記録媒体は、図１２を参照して後に定義するように、コンピューター読取り可能命令を記憶した非一過性または非一時的なコンピューター読取り可能記録媒体である。コンピューター読取り可能記録媒体に格納された少なくともいくつかのコンピューター読取り可能命令は、コンピューター読取り可能命令の関連する動作（少なくとも上記で定義されたＶＶＣ規格エンコーダの動作、および上記で定義されたＶＶＣ規格デコーダの動作を含む）を実行するように１つまたは複数のプロセッサーを構成するために、コンピューティングシステムの１つまたは複数のプロセッサーによって実行可能である。本開示の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、同一位置の再構成された輝度サンプル、同一位置の輝度ブロック隣接の再構成された輝度サンプル、および隣接した再構成された色差サンプルのうちのいずれか、いくつか、またはすべてのテクスチャ勾配の計算に基づいて、カレント色差ブロックを再構成する際に適用される色差イントラ予測モードを導出するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成するコンピューティングシステムの１つまたは複数のプロセッサーによって実行可能である、コンピューター読取り可能記録媒体に格納されたコンピューター読取り可能命令を含む。
【0105】
この方法では、イントラ予測のモードは、上記のように符号化され、ビットストリームで送信される必要がないため、符号化プロセスにおけるシグナリングコストを削減することができる。さらに、ＶＶＣ規格のエンコーダとＶＶＣ規格のデコーダとの両方が、コンピューティングシステムの１つまたは複数のプロセッサーを構成して、同じブロックの色差イントラ予測モードを導出することが可能であり、エンコーダによって構成された導出とデコーダによって構成された導出は、任意の与えられたカレント色差ブロックに対して、同じモードまたは異なるモードをもたらすことが可能である。
【0106】
カレント色差ブロックを符号化またはデコーディングする間、ラスタ走査順序に従って、同一位置の輝度サンプルと上の隣接および左の隣接の色差サンプルは、カレント色差ブロックの前に符号化またはデコーディングされているので、これらのサンプルの再構成値は、カレント色差ブロックのイントラ予測モードを導出するために、コンピューティングシステムの１つまたは複数のプロセッサーを構成するＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダによって使用することが可能である。しかしながら、このような隣接する色差サンプルは、必ずしもカレント色差ブロックごとに利用可能であるとは限らないことを理解されたい。本開示の例示的な実施形態に従ってサンプルが「利用可能」であるかどうかは、後に定義する。
【0107】
カレント色差ブロックがピクチャ、スライス、タイルの境界にある場合、一辺に隣接する色差サンプルが存在しないことがある。さらに、上隣接および左隣接の色差サンプルがカレント色差ブロックより前に符号化またはデコードされるならば、右隣接および下隣接の色差サンプルは、ラスタ走査順序に従って、カレント符号化ブロックより前に符号化またはデコードされないことがある。他の可能な符号化順序は、上のエッジ、左のエッジ、右のエッジ、または下のエッジの全体において、隣接する色差サンプルの利用可能性を変更することもある。以降、本開示では、エッジ全体に沿って存在しない、または符号化されておらずデコードされていない隣接する色差サンプルを「利用できない」と呼ぶ。
【0108】
ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、以下のように、勾配ベースの導出方法を実行するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する：導出に参加する各再構築サンプルについて、水平勾配および垂直勾配、ＧxおよびＧyが、フィルタウィンドウのサンプルに水平および垂直ソーベルフィルタを適用することによって計算され（上述した図４に示されるように）、水平（「Ｆhor」）および垂直ソーベルフィルタ（「Ｆver」）は、フィルタウィンドウのサンプルに以下の行列を乗算することによって適用される。
【0109】
【数3】
【0110】
勾配の強度Ｇと向きＯは、さらにＧxとＧyを用いて下の式２で計算される。
【0111】
【数4】
【0112】
次に、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ＧおよびＯに基づいてイントラ予測モードヒストグラムを構築し、計算された勾配に基づいて、最大のヒストグラム振幅値に対応するイントラ予測モードをカレント色差ブロックのイントラ予測モードとして選択するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。導出される色差イントラ予測モードは、Ｐｌａｎａｒモードと６５角度モードとのいずれか１つである。
【0113】
色差イントラ予測モードの勾配ベースの導出に参加するサンプルは、同一位置の輝度の再構成されたサンプル、または同一位置のＹの再構成されたサンプル」）を含むことが可能であり、同一位置の輝度ブロックに隣接する再構成された輝度サンプル、同一位置のＹブロックに隣接する再構成Ｙサンプルを含むことが可能であり、隣接するＣｂおよびＣｒの再構成されたサンプルを含むことが可能である。同一位置の輝度の再構成されたサンプルは、同一位置の輝度ブロック６０２から最も外のエッジのサンプルを除いた再構成されたサンプルを含むことが可能であり、最も外のエッジを除いた再構成されたサンプルは、図６Ａに影を付けた円として図示されている。同一位置の輝度ブロック隣接の輝度の再構成されたサンプルは、図６Ｂに斜線を付した円として図示される、同一位置の輝度ブロック６０２の上のエッジに隣接し、かつ同一位置の輝度ブロック６０２の左のエッジに隣接する第２の最も近い近隣のライン６０８を包含するＬ字形テンプレートの再構成されたサンプルを含み得る。言い換えれば、これらの再構成された輝度サンプルは、同一位置の輝度ブロック６０２自体が再構成されたか否かに関係なく、同一位置の輝度ブロック６０２に隣接する。隣接するＣｂおよびＣｒの再構成されたサンプルは、図６Ｃおよび図６Ｄにそれぞれ斜線を付した円で示される、カレント色差ブロックの上のエッジに隣接し、カレント色差ブロックの左のエッジに隣接する第２の最も近い近隣のライン６０８（カレントＣｂブロック６０４およびカレントＣｒブロック６０６として図示される）を包含するＬ字形テンプレートの再構成されたサンプルを含むことが可能である。各円はサンプルを表し、図６ａ、６Ｂ、６Ｃ、６Ｄは、個々のサンプルが形において幾何学な円であることを示唆しないことが理解されるべきである。
【0114】
本開示の個々の例示的な実施形態は、イントラ予測モードを導出する際に、上記の再構成されたサンプルの全てを利用するわけではないことを理解されたい。むしろ、本開示の異なる例示的な実施形態によれば、再構成されたサンプルの異なるサブセットが、デコーダ側の勾配ベースの色差イントラ予測モード導出に参加する。
【0115】
さらに、「参加する」とは、再構成されたサンプル自体が本明細書に記載の方法のいずれかのステップを行うのではなく、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダが、特定の参加サンプルを使用して上述の計算を実行するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成することを指すと理解すべきである。
【0116】
１つの例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプルのみの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成し、導出された色差イントラ予測モードは、その後、ＣｂおよびＣｒブロック６０４および６０６の両方に使用される。
【0117】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、図６Ａの斜線を付した円によって示されるように、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、最も外のエッジのサンプルなしで、同一位置の輝度ブロック６０２から再構成されたサンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。図６Ａはサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0118】
一例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、隣接サンプルの利用可能性に応じて、同一位置の輝度ブロック６０２からの再構成されたサンプルを参加から除外し、カレント色差ブロック６０４および６０６の色差イントラ予測モードの導出に参加する除外されない再構成されたサンプルを残すように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。同一位置の輝度ブロック６０２の上隣接サンプルが利用可能でない場合、同一位置の輝度ブロック６０２の最初の行のサンプルは使用されず、同一位置の輝度ブロック６０２の左隣接サンプルが利用可能でない場合、同一位置の輝度ブロック６０２の最初の列のサンプルは使用されず、同一位置の輝度ブロック６０２の下位隣接サンプルが利用可能でない場合、同一位置の輝度ブロック６０２の最後の行のサンプルは使用されず、同一位置の輝度ブロック６０２の右隣接サンプルが利用可能でない場合、同一位置の輝度ブロック６０２の最後の列のサンプルは使用されない。
【0119】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の輝度ブロック隣接の再構成された輝度サンプルのみの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。次に、導出された色差イントラ予測モードは、Ｃｂブロック６０４とＣｒブロック６０６との両方を再構成するときに適用される。
【0120】
一例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の輝度ブロック６０２の上のエッジに隣接し、同一位置の輝度ブロック６０２の左のエッジに隣接する第２の最も近い近隣のライン６０８を包含するＬ字形テンプレートの再構成された輝度サンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用されたサンプルは、図６Ｂに例示されるように、影を付けた円のパターンにより例示される。図６Ｂがサンプルのパターンを例示し、パターンにしたがうサンプルの数が、例示されたサンプルの数より多いまたは少ないことが可能であることは理解されるべきである。
【0121】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、拡張された同一位置の輝度ブロック隣接の再構成された輝度サンプルの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。特に、同一位置の輝度ブロック６０２の上のエッジに隣接し、同一位置の輝度ブロック６０２の左のエッジに隣接し、同一位置の輝度ブロック６０２の右上のエッジに隣接し、同一位置の輝度ブロック６０２の左下縁に隣接する第２の最も近い近隣のライン６０８を包含するＬ字形テンプレートの再構成されたサンプルの勾配は、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために計算される。使用したサンプルは、図７に示すように、斜線の円のパターンで示されている。本開示を理解する目的のために、「拡張された」は、図７のパターンによって図示され、図６Ｂのパターンによって図示されない、左下サンプルおよび／または右上サンプルのいずれか、いくつか、またはすべてを包含すると理解されるべきである。図７はサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0122】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプルおよび同一位置の輝度ブロック隣接の再構成された輝度サンプルの再構成された輝度サンプルの勾配を連動して計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。次に、導出された色差イントラ予測モードは、Ｃｂブロック６０４とＣｒブロック６０６との両方を再構成するときに適用される。
【0123】
一例として、同一位置の再構成された輝度ブロック６０２内の同一位置の再構成された輝度サンプルの勾配と、同一位置の輝度ブロック６０２の上のエッジに隣接し、同一位置の輝度ブロック６０２の左のエッジに隣接する第１の最も近い近隣のライン６１０を包含するＬ字形テンプレートの再構成されたサンプルとが、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、連動して計算される。使用したサンプルは、図８に示すように、斜線の円のパターンで示されている。図８はサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0124】
別の例として、同一位置の再構成された輝度ブロック６０２内の同一位置の再構成された輝度サンプルと、同一位置の輝度ブロック６０２の上のエッジに隣接し、同一位置の輝度ブロック６０２の左のエッジに隣接する第１の最も近い近隣のライン６１０および第２の最も近い近隣のライン６０８を包含するＬ字形テンプレートの再構成されたサンプルとの勾配は、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、連動して計算される。使用したサンプルは、図９に示すように、斜線の円のパターンで示されている。図９はサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0125】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、隣接した再構成されたＣｂサンプルのみの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用されたサンプルは、図６Ｂに例示されるように、影を付けた円のパターンにより例示される。図６Ｂがサンプルのパターンを例示し、パターンにしたがうサンプルの数が、例示されたサンプルの数より多いまたは少ないことが可能であることは理解されるべきである。次に、導出された色差イントラ予測モードは、Ｃｂブロック６０４とＣｒブロック６０６との両方を再構成するときに適用される。
【0126】
例として、拡張された隣接する再構成されたＣｂサンプルの勾配は、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために計算される。特に、カレントＣｂブロック６０４の上のエッジに隣接し、カレントＣｂブロック６０４の左のエッジに隣接し、カレントＣｂブロック６０４の右上のエッジに隣接し、カレントＣｂブロック６０４の左下縁に隣接する第２の最も近い近隣のライン６０８を包含するＬ字形テンプレートの再構成されたサンプルの勾配は、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために計算される。使用したサンプルは、図１０に示すように、斜線の円のパターンで示されている。本開示を理解する目的のために、「拡張された」は、図１０のパターンによって図示され、図６Ｃのパターンによって図示されない、左下サンプルおよび／または右上サンプルのいずれか、いくつか、またはすべてを包含すると理解されるべきである。図１０はサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0127】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、隣接した再構成されたＣｒサンプルのみの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用されたサンプルは、図６Ｃに示されるように、斜線の円のパターンで示される。図６Ｃはサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことが理解されるべきである。次に、導出された色差イントラ予測モードは、Ｃｂブロック６０４とＣｒブロック６０６との両方を再構成するときに適用される。
【0128】
例として、拡張された隣接する再構成されたＣｒサンプルの勾配は、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために計算される。特に、カレントＣｒブロック６０６の上のエッジに隣接し、カレントＣｒブロック６０６の左のエッジに隣接し、カレントＣｒブロック６０６の右上のエッジに隣接し、カレントＣｒブロック６０６の左下縁に隣接する第２の最も近い近隣のライン６０８のＬ字形テンプレートの再構成されたサンプルは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために使用される。使用したサンプルは、図１１に示すように、斜線の円のパターンで示されている。本開示を理解する目的のために、「拡張された」は、図１１のパターンによって図示され、図６Ｄのパターンによって図示されない、左下サンプルおよび／または右上サンプルのいずれか、いくつか、またはすべてを包含すると理解されるべきである。図１１はサンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0129】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、隣接した再構成されたＣｂサンプルおよび隣接した再構成されたＣｒサンプルの両方の勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0130】
一例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ＣｂおよびＣｒブロック６０４および６０６の両方について色差イントラ予測モードを導出するために、隣接した再構成されたＣｂサンプルおよび隣接した再構成されたＣｒサンプルの勾配を連動して計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用されたサンプルは、図６Ｃおよび図６Ｄに示されるように、斜線の円のパターンで示される。図６Ｃおよび図６Ｄは、サンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0131】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ＣｂおよびＣｒブロック６０４および６０６の両方について色差イントラ予測モードを導出するために、拡張された隣接する再構成されたＣｂサンプルおよび拡張された隣接する再構成されたＣｒサンプルの勾配を連動して計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用したサンプルは、図１０および図１１に示すように、斜線の円のパターンで示されている。本開示を理解する目的で、「拡張された」は、図１０および図１１のパターンによって図示され、図６Ｃおよび図６Ｄのパターンによって図示されない、左下サンプルおよび／または右上サンプルのいずれか、いくつか、またはすべてを包含すると理解されるべきである。図１０および図１１は、サンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0132】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレントＣｂブロック６０４に対する色差イントラ予測モードを導出するために、隣接した再構成されたＣｂサンプルの勾配を計算し、カレントＣｒブロック６０６に対する色差イントラ予測モードを導出するために、隣接した再構成されたＣｒサンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0133】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロックの色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプル、隣接した再構成されたＣｂサンプルおよび隣接した再構成されたＣｒサンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0134】
一例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ＣｂおよびＣｒブロック６０４および６０６の色差イントラ予測モードを導出するために、位置合わせされた再構成された輝度サンプル、隣接した再構成されたＣｂサンプルおよび隣接した再構成されたＣｒサンプルの勾配を一緒に計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。使用したサンプルは、図６Ａ、図６Ｃ、図６Ｄに示すように、斜線の円のパターンで示されている。図６Ａ、図６Ｃ、および図６Ｄは、サンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことが理解されるべきである。
【0135】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、計算システムの１つまたは複数のプロセッサーを構成して、位置合わせされた再構成された輝度サンプル、隣接した再構成されたＣｂサンプル、および隣接した再構成されたＣｒサンプルの勾配を計算し、重み付け方法によってヒストグラムを計算する。具体的には、Ｙサンプル、Ｃｂサンプル、およびＣｒサンプルを使用してヒストグラムを構築する場合、デコーダは、計算されたヒストグラム振幅値に３つの重みｗ＿Ｙ、ｗ＿Ｃｂ、およびｗ＿Ｃｒをそれぞれ乗算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。３つの重みの値は、あらゆる非負値である。例えば、導出に使用するＹ、Ｃｂ、Ｃｒサンプルの数をそれぞれｎｕｍ＿Ｙ、ｎｕｍ＿Ｃｂ、ｎｕｍ＿Ｃｒとおくと、ｗ＿Ｙ、ｗ＿Ｃｂ、ｗ＿Ｃｒは、それぞれ（ｎｕｍ＿Ｃｂ＋ｎｕｍ＿Ｃｒ）／ｎｕｍ＿Ｙ、１、および１の値を有することが可能である。
【0136】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、第１の色差イントラ予測モードｍｏｄｅ１を導出するために、位置合わせされた再構成された輝度サンプルの勾配を計算し、第２の色差イントラ予測モードｍｏｄｅ２を導出するために、隣接した再構成されたＣｂサンプルの勾配を計算し、第３の色差イントラ予測モードｍｏｄｅ３を導出するために、隣接した再構成されたＣｒサンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。そして、これら３つのモードのうち２つまたは３つが共通するモードである場合、デコーダは、カレントＣｂおよびＣｒブロック６０４および６０６を再構成する際の予測モードとして共通するモードを適用するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成し、そうでない場合、デコーダは、mode１を適用するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0137】
別の例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、Ｃｂブロック６０４の色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプルよび隣接した再構成されたＣｂサンプルの勾配を計算し、Ｃｒブロック６０６の色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプルおよび隣接した再構成されたＣｒサンプルの勾配を計算するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0138】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の輝度ブロック隣接の再構成された輝度サンプル、隣接の再構成されたＣｂサンプルの勾配を計算するように、および隣接の再構成されたＣｒサンプルの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0139】
一例として、ＣｂおよびＣｒブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の輝度ブロックに隣接する再構成された輝度サンプル、隣接する再構成されたＣｂサンプル、および隣接する再構成されたＣｒサンプルの勾配が連動して計算される。使用されたサンプルは、図６Ｂ、６Ｃ、６Ｄに示されるように、斜線の円のパターンで示される。図６Ｂ、図６Ｃ、および図６Ｄは、サンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことが理解されるべきである。
【0140】
別の例として、Ｃｂブロック６０４の色差イントラ予測モードを導出するために、位置合わせされた輝度ブロックに隣接した再構成された輝度サンプルおよび隣接した再構成されたＣｂサンプルの勾配が計算され、Ｃｒブロック６０６の色差イントラ予測モードを導出するために、位置合わせされた輝度ブロックに隣接した再構成された輝度サンプルおよび隣接した再構成されたＣｒサンプルの勾配が計算される。
【0141】
別の例として、拡張された隣接する再構成されたサンプルの勾配は、カレント色差ブロック６０４、６０６の色差イントラ予測モードを導出するために計算される。「拡張」は、図７、図１０、図１１を参照して上述したように理解されるべきである。
【0142】
別の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、カレント色差ブロック６０４および６０６の色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプル、同一位置の輝度ブロックに隣接した再構成された輝度サンプル、隣接した再構成されたＣｂサンプルおよび隣接した再構成されたＣｒサンプルの勾配を計算するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0143】
一例として、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、色差イントラ予測モードを導出するために、同一位置の再構成された輝度サンプル、同一位置の輝度ブロックに隣接した再構成された輝度サンプル、隣接した再構成されたＣｂサンプル、および隣接した再構成されたＣｒサンプルのサブセットを選択するために、上記サンプルに対してダウンサンプリングを実行するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。ダウンサンプリングの方法はブロックサイズによって異なる。使用したサンプルは、図６Ａ、６Ｂ、６Ｃ、６Ｄに示されるように、斜線の円のパターンで示されている。図６Ａ、図６Ｂ、図６Ｃ、および図６Ｄは、サンプルのパターンを示しており、パターンに従ったサンプルの数は、図示されたサンプルの数より多くても少なくてもよいことを理解されたい。
【0144】
隣接する再構成されたサンプルの勾配が色差イントラ予測モードを導出するために計算される、上述の例示的な実施形態のいずれか、いくつか、またはすべてによれば、隣接する再構成されたサンプルが利用可能でない場合、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、導出された色差イントラ予測モードとしてデフォルトモードを適用するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。ちなみに、導出される色差イントラ予測モードとしては、プラナーモードが適用される。
【0145】
ＶＶＣ規格の様々な出版物によると、水平ＣＴＵ境界の上に再構成されたサンプルを保存するためにラインバッファが提供される。したがって、色差イントラ予測モードを導出する上述の例示的な実施形態のいずれか、いくつか、またはすべてによれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、コンピューティングシステムの１つまたは複数のプロセッサーを以下のように構成する、水平ＣＴＵ境界より上の再構成されたサンプルについて、隣接した再構成されたサンプルの最初のｎ行のみの勾配を計算して、色差イントラ予測モードを導出する（ここで、ｎは、ラインバッファに格納された行の数に等しい）。このようにして、本開示の例示的な実施形態は、ラインバッファの増大を回避する。
【0146】
色差イントラ予測モードを導出する上述の例示的な実施形態のいずれか、いくつか、またはすべてによれば、同一位置の輝度ブロック６０２は、カレント色差ブロック６０４および６０６と同じ位置にある輝度ブロックを指す。４:２:０フォーマットのピクチャの場合、同一位置の輝度ブロック６０２の幅と高さはそれぞれ、カレント色差ブロック６０４と６０６の幅と高さの２倍である。ＢスライスとＰスライスの場合、同一位置の輝度ブロック６０２とカレント色差ブロック６０４、６０６は同じＣＵを参照する。Ｉスライスの場合、カレント色差ブロック６０４、６０６の左上のサンプルの座標を（ｘ、ｙ）、カレント色差ブロック６０４、６０６の幅と高さをW、Hとすると、同一位置の輝度ブロック６０２は、座標（２ｘ、２ｙ）の輝度サンプルから幅が２W、高さが２Hのブロック内の輝度サンプルで構成されるブロックとして定義することが可能であり、このようなブロックは１つまたは複数のＣＵを含むことが可能である。
【0147】
さらに、色差イントラ予測モードを導出する上述の例示的な実施形態のいずれか、いくつか、またはすべてによれば、色差イントラ予測モードを導出するために使用される同一位置の輝度サンプルは、座標（2x+shiftx，2y+shifty）を有する輝度サンプルから２Ｗの幅および２Ｈの高さを有するブロック内の輝度サンプルとすることが可能であり、shift×およびshiftyは、あらゆる整数値であることが可能である。
【0148】
続いて、本開示の例示的な実施形態による色差イントラ予測モードの勾配ベースの導出についてさらに詳細に説明する。対応するサンプルの勾配に基づくこのような導出は、ＶＶＣ規格に従った前述のＤＩＭＤ導出方法とは異なることを理解されたい。
【0149】
例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、フィルタウィンドウのサンプルにソーベルフィルタ以外の以下の行列の少なくとも１つを乗算することによって、フィルタウィンドウの対応するサンプルを使用して勾配を計算する際に、少なくともソーベルフィルタ以外のフィルタを適用するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0150】
水平方向と垂直方向の勾配を計算するために適用されるフィルタは、下に示されるような行列のどちらのペアでも含むことが可能であり、ただし、ａおよびｂはあらゆる整数値であることが可能である。
【0151】
【数5】
【0152】
さらに、本開示の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、１つではなく、融合のための複数の色差イントラ予測モードを導出するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、計算された勾配に基づいて、ｎ個の最大のヒストグラム振幅値、すなわちＭ1，Ｍ2，・・・，Ｍnに対応するｎ個の予測内角度モードを選択するように、計算システムの１つまたは複数のプロセッサーを構成する。ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、ｎ個のモードをフュージョンして、カレント色差ブロック６０４および６０６のフュージョンされたプレディクタを生成するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。その上、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、さらに加えて、ｎ個のモードをＰｌａｎａｒモードとフュージョンして、カレント色差ブロック６０４および６０６のフュージョンされたプレディクタを生成するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ｎ個のモードに対する重みは、ヒストグラムにおけるそれらのモードに対応するそれぞれの振幅値に比例して設定されることが可能である。
【0153】
さらに、本開示の例示的な実施形態によれば、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、導出された色差イントラ予測モードがＶＶＣ規格のＤＭモードと同じであるまたはＶＶＣ規格の４つのデフォルト非ＤＭモードのうちの１つと同じである場合に帰着する競合に対処する、モードフラグ置換方法をさらに実施するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0154】
１つの例示的な実施形態によれば、導出された色差イントラ予測モードがＤＭモードと同じである場合、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、最大のヒストグラム振幅値に対応するイントラ予測モードがＤＭモードであると決定し、イントラ予測モードヒストグラムから第２の最大のヒストグラム振幅値に対応する色差イントラ予測モードを選択するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0155】
別の例示的な実施形態によれば、導出された色差イントラ予測モードが４つのデフォルト非ＤＭモードのうちの１つと同じである場合、ＶＶＣ規格エンコーダおよびＶＶＣ規格デコーダは、リスト内のデフォルトモードを別のモード（例えば、ＶＶＣ規格によって提供されるイントラ予測モード３４）で置き換えるようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0156】
さらに、本開示の例示的な実施形態によれば、ＶＶＣ規格エンコーダは、ビットストリームにおいて、ＶＶＣ規格デコーダに対して、デコーダが上述の実施形態のいずれかに従って導出される勾配ベースである色差イントラ予測モードを適用すべきか、または別のイントラ予測モードを適用すべきかのシグナリングを実施するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ビットストリーム内の信号は、後述するモード決定フラグをビットストリーム内に書き込むことによって実行される。モード決定フラグを含むビットストリームは、送信のために、コンピューティングシステムの１つまたは複数のプロセッサーによって、コンピューティングシステムの非一過性または非一時的なコンピューター読取り可能記録媒体に書かれる。
【0157】
例示的な実施形態によれば、ＶＶＣ規格デコーダは、ＤＭモードの代わりに勾配ベースの導出された色差イントラ予測モードを適用するようにコンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＤＭモードのビットストリームにおけるエンコーダのシグナリングは再利用され、それ以上のシグナリングは必要ない。
【0158】
例示的な実施形態によれば、ＶＶＣ規格エンコーダは、他のイントラ予測モードの使用を信号する可能なフラグと並んで、ビットストリームにおいて、勾配ベースの導出された色差イントラ予測モードを色差イントラ予測モードとして使用するかどうかを信号するモード決定フラグを設定するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。ＶＶＣ規格デコーダは、ビットストリームから、色差イントラ予測モードを導出する前にモード決定フラグをパーシングし、ビットストリームから、他のイントラ予測モードの使用を示すフラグをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0159】
１つの例示的な実施形態によれば、ＶＶＣ規格エンコーダは、ビットストリームにおいて第１のフラグをシグナリングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、第１のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、勾配ベースの導出されたデコーダ側色差イントラ予測モードを適用するかどうかを示すモード決定フラグであり、第１のフラグは、ビットストリームにおいて第２のフラグの前にあり、第２のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、ＤＭモードを適用するかどうかを示すＤＭフラグである。従って、intra_chroma_pred_modeの２値化を下の表２のように拡張することで、勾配ベースの導出された色差イントラ予測モード、ＤＭモード、４つのデフォルトモードのうち、どのモードをデコーダが適用するかを示すことが可能である。表２において、各ビンストリングの第１のビットは、本開示の例示的な実施形態によるモード決定フラグである。
【0160】
【表2】
【0161】
intra_chroma_pred_modeの第１のビットは、勾配ベースの導出された色差イントラ予測を適用するか否かをデコーダにフラグする（すなわち、第１のビットが０の場合のみ）。最初のビットが１であるストリングに対して、intra_chroma_pred_modeの２番目のビットは、ＤＭモードが適用されるかどうかをデコーダにフラグする（すなわち、２番目のビットが０である場合のみ）。第１のビットが１で第２のビットも１であるストリングについては、固定長のコードワードを用いて０から３の範囲のインデックスを２ビットずつ２値化し、４つのデフォルトモードのどれを適用するかを決定する。
【0162】
それゆえ、ＶＶＣ規格デコーダは、ビットストリームにおいてシグナリングされた第１のフラグをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、第１のフラグは、エントロピーデコーダによって構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、勾配ベースの導出されたデコーダ側色差イントラ予測モードを適用するかどうかを示す。そして、ＶＶＣ規格デコーダは、第１のフラグが真値を示す場合に、演算勾配に基づいてカレント色差ブロックを再構成する際に適用される色差イントラ予測モードを導出するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。第１のフラグが偽の値を示す場合、ＶＶＣ規格デコーダは、ＶＶＣ規格に従ってビットストリームに示された第２のフラグをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0163】
別の例によれば、ＶＶＣ規格エンコーダは、ビットストリームにおいて第１のフラグをシグナリングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、第１のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、勾配ベースの導出された色差イントラ予測モードを適用するかどうかを示すモード決定フラグであり、第１のフラグは、ビットストリームにおいて第２のフラグの後にあり、第２のフラグは、エントロピーデコーダにより構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、ＤＭモードを適用するかどうかを示すＤＭフラグである。従って、intra_chroma_pred_modeの２値化を下の表３のように拡張することで、勾配ベースの導出された色差イントラ予測モード、ＤＭモード、４つのデフォルトモードのうち、どのモードをデコーダが適用するかを示すことが可能である。表３において、各ビンストリングの第２のビットは、本開示の例示的な実施形態によるモード決定フラグであり、０から始まるビンストリングについては、モード決定フラグは存在しない。
【0164】
【表3】
【0165】
intra_chroma_pred_modeの第１のビットは、ＤＭモードが適用されるかどうか（すなわち、第１のビットが０の場合のみ）をデコーダにフラグする。言い換えれば、第２のフラグが真値に設定されている場合、第１のフラグはビットストリームにてシグナリングされない。第１のビットが１であるストリングについて、intra_chroma_pred_modeの第２のビットは、勾配ベースの導出された色差イントラ予測が適用されるかどうかをデコーダにフラグ付けし（すなわち、第２のビットが０の場合のみ）、言い換えれば、第２のフラグが偽の値に設定されている場合、第１のフラグが真か偽かどうかとしてビットストリームにおいてフラグされる。第１のビットが１で第２のビットも１であるストリングについては、固定長のコードワードを用いて０から３の範囲のインデックスを２ビットずつ２値化し、４つのデフォルトモードのどれを適用するかを決定する。
【0166】
したがって、ＶＶＣ規格デコーダは、ＶＶＣ規格に従ってビットストリームで信号化された第２のフラグをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。第２のフラグが偽の値をシグナリングするというイベントでは、ＶＶＣ規格デコーダは、ビットストリームにおいてシグナリングされた第１のフラグをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、第１のフラグは、エントロピーデコーダによって構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、勾配ベースの導出されたデコーダ側色差イントラ予測モードを適用するかどうかを示す。そして、ＶＶＣ規格デコーダは、第１のフラグが真値を示す場合に、演算勾配に基づいてカレント色差ブロックを再構成する際に適用される色差イントラ予測モードを導出するように、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。
【0167】
別の例によれば、ＶＶＣ規格エンコーダは、ビットストリームにおいてフラグをシグナリングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、フラグは、１つまたは複数のプロセッサーによって、カレント色差ブロックに、勾配ベースの導出された色差イントラ予測モードとＤＭモードとのどちらも適用するかどちらも適用しないかどうかを示すモード決定フラグである。従って、intra_chroma_pred_modeの２値化は、下の表４に示すように拡張され、勾配ベースの導出された色差イントラ予測モード、ＤＭモード、および４つのデフォルトモードのうちのどれがカレント色差ブロック６０４および６０６に適用されるかを示すことが可能である。表４において、各ビンストリングの最初のビットは、本開示の例示的な実施形態によるモード決定フラグである。表４において、０から始まる各ビンストリングの第２のビットは、ＤＭモードと勾配ベースの導出された色差イントラ予測モードのうち、いずれを適用するかを示すインデックスであり、１から始まるビンストリングの第２のビットは、４つのデフォルトモードのうち、いずれを適用するかを示すインデックスである。
【0168】
【表4】
【0169】
intra_chroma_pred_modeの第１のビットは、１つまたは複数のプロセッサーによって、カレント色差ブロックに、ＤＭモードまたは勾配ベースの導出された色差イントラ予測モードのいずれかを適用するか、どちらも適用しないかどうかをデコーダにフラグする。第１のビットが０であるストリングに対して、さらに、第２のビットのインデックスがシグナリングされて、ＤＭモードと勾配ベースの導出された色差イントラ予測モードとからどちらが適用されることになるかを示す。第１のビットが１であるストリングについては、０から３の範囲のインデックスが、固定長のコードワードを用いて、第２のビットと第３のビットで２値化され、４つのデフォルトモードのどれが適用されるかが決定される。
【0170】
それゆえ、ＶＶＣ規格デコーダは、ビットストリームで信号化されたフラグをパーシングするために、コンピューティングシステムの１つまたは複数のプロセッサーを構成する。第２のフラグが真の値をシグナリングするというイベントでは、ＶＶＣ規格デコーダは、フラグに続くビットストリームおける次のビットをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、第２のビットは、エントロピーデコーダによって構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、ＤＭモードと勾配ベースの導出されたデコーダ側色差イントラ予測モードとから、適用するどれかを示す。第２のフラグが偽の値をシグナリングするというイベントでは、ＶＶＣ規格デコーダは、フラグに続くビットストリームおける次の２つのビットをパーシングするように、コンピューティングシステムの１つまたは複数のプロセッサーを構成し、次の２つのビットは、エントロピーデコーダによって構成されたコンピューティングシステムの１つまたは複数のプロセッサーによって、カレント色差ブロック６０４および６０６に、４つのデフォルトのモードから、適用するどれかを示す。
【0171】
上記の記述は、フラグの値が０で「真」、１で「偽」を表す。他の実施形態によれば、フラグ値１は「真」を表し、フラグ値０は「偽」を表し、表２、表３、表４の第２列の各ビットは、そのような実施形態に従って反転される。
【0172】
したがって、本開示の例示的な実施形態によれば、シグナリングコストの増加を最小限に抑えながら、ＶＶＣ規格の符号化およびデコード処理は、色差ブロックのイントラ予測モードを、同一位置の輝度ブロックに隣接した再構成された輝度サンプルおよび隣接した再構成された色差サンプルおよびに基づくように強化され、隣接するブロックを符号化およびデコードと同時に行われた以前の計算作業を参照することが可能になる。このようにして、符号化利得は、隣接ブロックを含むテクスチャ勾配に基づいて、カレント色差ブロックのテクスチャ特性のマッチングにおいて達成されることが可能である。
【0173】
当業者であれば、本開示の上記全ての態様は、その任意の組み合わせで同時に実施されてもよく、本開示の全ての態様は、本開示のさらに別の実施形態として組み合わせて実施されてもよいことを理解するであろう。
【0174】
図１２は、残差符号予測（residual sign prediction）を実施するための上述のプロセスおよび方法を実施するための例示的なシステム１２００を示す。
【0175】
本明細書で説明する技法およびメカニズムは、システム１２００の複数のインスタンスによって実装されるだけでなく、他の任意のコンピューティングデバイス、システム、および／または環境によっても実装され得る。図１２に示すシステム１２００は、システムの一例に過ぎず、上述した処理および／または手順を実行するために利用される任意のコンピューティングデバイスの使用範囲または機能性に関する制限を示唆することを意図するものではない。実施形態と共に使用するのに適し得る他の周知のコンピューティングデバイス、システム、環境、および／または構成としては、パーソナルコンピュータ、サーバコンピュータ、ハンドヘルドまたはラップトップデバイス、マルチプロセッサシステム、マイクロプロセッサベースシステム、セットトップボックス、ゲームコンソール、プログラマブル家電、ネットワークPC、ミニコンピュータ、メインフレームコンピュータ、上記のシステムまたはデバイスのいずれかを含む分散コンピューティング環境、フィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）および特定用途向け集積回路（「ＡＳＩＣ」）を使用する実装、および／またはこれらに限定されないが、これらが挙げられる。
【0176】
システム１２００は、１つまたは複数のプロセッサー１２０２と、プロセッサー１２０２に通信可能に結合されたシステムメモリ１２０４とを含み得る。プロセッサー（複数可）１２０２は、プロセッサー（複数可）１２０２に様々な機能を実行させるために、１つまたは複数のモジュールおよび／またはプロセスを実行することがある。いくつかの実施形態において、プロセッサー（複数可）１２０２は、中央処理装置（「ＣＰＵ」）、グラフィック処理装置（「ＧＰＵ」）、ＣＰＵおよびＧＰＵの両方、または当技術分野で公知の他の処理装置もしくは構成要素を含み得る。さらに加えて、プロセッサー１２０２の各々は、それ自体のローカルメモリーを有することがあり、さらに、プログラムモジュール、プログラムデータ、および／または１つまたは複数のオペレーティングシステムを格納することがある。
【0177】
システム１２００の正確な構成およびタイプに応じて、システムメモリ１２０４は、ＲＡＭのような揮発性、ＲＯＭのような不揮発性、フラッシュメモリー、小型ハードドライブ、メモリカードなど、またはそれらの組み合わせであってもよい。システムメモリ１２０４は、プロセッサー１２０２によって実行可能な１つまたは複数のコンピューター実行可能モジュール１２０６を含み得る。
【0178】
モジュール１２０６は、エンコーダ１２０８およびデコーダ１２１０のうちの１つまたは複数を含むが、これらに限定されない。
【0179】
エンコーダ１２０８は、上述したような本開示の例示的な実施形態のいずれか、いくつか、またはすべての態様を実装し、上述したような動作を実行するプロセッサー（複数可）１２０２を構成するために、プロセッサー（複数可）１２０２によって実行可能なＶＶＣ規格エンコーダであり得る。
【0180】
デコーダ１２１０は、上述したような動作を実行するプロセッサー（複数可）１２０２を構成するプロセッサー（複数可）１２０２によって実行可能な、上述したような本開示の例示的な実施形態のいずれか、いくつか、またはすべての態様を実装するＶＶＣ規格エンコーダであり得る。
【0181】
さらに加えて、システム１２００は、画像ソースデータおよびビットストリームデータを受信し、再構成されたピクチャを参照ピクチャバッファまたはＤＰＢおよび／または表示バッファに出力するための入出力（Ｉ／Ｏ）インタフェース１２４０をさらに含むことがある。システム１２００は、システム１２００がネットワーク（図示せず）を介して他の装置（図示せず）と通信することを可能にする通信モジュール１２５０を含むこともある。ネットワークには、インターネット、有線ネットワークや直接有線接続などの有線媒体、音響、無線周波数（「ＲＦ」）、赤外線、その他の無線媒体などの無線媒体が含まれる。
【0182】
上述した方法の一部またはすべての操作は、以下に定義するように、コンピューター読取り可能記録媒体に格納されたコンピューター読取り可能命令の実行によって行うことが可能である。本明細書および特許請求の範囲で使用される「コンピューター読取り可能命令」という用語には、ルーチン、アプリケーション、アプリケーションモジュール、プログラムモジュール、プログラム、コンポーネント、データ構造、アルゴリズムなどが含まれる。コンピューター読取り可能命令は、シングルプロセッサまたはマルチプロセッサシステム、ミニコンピュータ、メインフレームコンピュータ、パーソナルコンピュータ、ハンドヘルドコンピューティングデバイス、マイクロプロセッサベースのプログラマブル家電、それらの組み合わせなど、さまざまなシステム構成で実装されることが可能である。
【0183】
コンピューター読取り可能記録媒体は、揮発性メモリー（ランダムアクセスメモリ（「ＲＡＭ」）など）および／または不揮発性メモリー（読み取り専用メモリー（「ＲＯＭ」）、フラッシュメモリーなど）を含むことがある。コンピューター読取り可能記録媒体はまた、コンピューター読取り可能命令、データ構造、プログラムモジュールなどの不揮発性記憶を提供し得るフラッシュメモリー、磁気記憶装置、光学記憶装置、および／またはテープ記憶装置を含むがこれらに限定されない、追加の取外し可能記憶装置および／または取外し不可能記憶装置を含み得る。
【0184】
非一過性または非一時的なコンピューター読取り可能記録媒体は、コンピューター読取り可能媒体の一例である。コンピューター読取り可能媒体には、少なくとも２種類のコンピューター読取り可能媒体、すなわちコンピューター読取り可能記録媒体と通信媒体が含まれる。コンピューター読取り可能記録媒体には、コンピューター読取り可能命令、データ構造、プログラムモジュール、またはその他のデータなどの情報を記憶するためのあらゆるプロセスまたは技術で実装された、揮発性および不揮発性、取り外し可能および取り外し不可能な媒体が含まれる。コンピューター読取り可能記録媒体は、限定されないが、「ＰＲＡＭ」（phase change memory）、「ＳＲＡＭ」（static random-access memory）、「ＤＲＡＭ」（dynamic random-access memory）、他のタイプの「ＲＡＭ」（random-access memory）、「ＲＯＭ」（read-only memory）、「ＥＥＰＲＯＭ」（electrically erasable programmable read-only memory）、フラッシュメモリーまたは他のメモリー技術、「ＣＤ－ＲＯＭ」（compact disk read-only memory）、「ＤＶＤ」（digital versatile disk）または光ストレージ、磁気カセットテープ、磁気テープ、磁気ディスクストレージまたは磁気ストレージデバイス、または、コンピューティングデバイスによるアクセスのための情報を格納するのに用いられることが可能であるあらゆる他の非送信媒体を含む。対照的に、通信媒体は、コンピューターが読み取り可能な命令、データ構造、プログラムモジュール、またはその他のデータを、搬送波などの変調されたデータ信号、またはその他の送信メカニズムに具現化することがある。本明細書で採用するコンピューター読取り可能記録媒体は、電波などの自由伝搬電磁波、導波管や他の送信媒体（光ファイバーケーブルを通る光パルスなど）を伝搬する電磁波、電線を伝搬する電気信号など、一過性の信号そのものと解釈してはならない。
【0185】
１つまたは複数の非一過性または非一時的なコンピューター読取り可能記録媒体に格納されたコンピューター読取り可能命令は、１つまたは複数のプロセッサーによって実行されると、図１Ａ～１１を参照して上述した動作を実行することがある。一般に、コンピューター読取り可能命令には、特定の機能を実行したり、特定の抽象データ型を実装したりするルーチン、プログラム、オブジェクト、コンポーネント、データ構造などが含まれる。記載された操作の順序は、限定として解釈されることを意図しておらず、記載された操作の任意の数を任意の順序で、および／または並行して組み合わせて、プロセスを実施されることが可能である。
【0186】
例示的な態様によれば、コンピュータープログラム製品が提供され、コンピュータープログラム命令を含み、コンピュータープログラム命令は、コンピューターに、本開示の態様のいずれかに説明された方法のステップを可能する。
【0187】
例示的な態様によれば、コンピュータープログラムが提供され、コンピュータープログラムは、コンピューターに、本開示の態様のいずれかに説明された方法のステップを実行することを可能する。
【0188】
本主題は、構造的特徴および／または方法論的行為に特有の言語で記載されているが、添付の特許請求の範囲に定義される主題は、必ずしも記載された特定の特徴または行為に限定されないことを理解されたい。むしろ、特定の特徴および作動は、特許請求の範囲を実装することの典型的なかたちとして開示される。
【図1A】
【図1B】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【国際調査報告】