特表 2024-546246 相変化メモリ・デバイスのマルチレベル・プログラミング

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-19

(54)【発明の名称】相変化メモリ・デバイスのマルチレベル・プログラミング

(51)【国際特許分類】

   H10B 63/00 20230101AFI20241212BHJP

   H10B 63/10 20230101ALI20241212BHJP

   H10N 70/00 20230101ALI20241212BHJP

   H10N 99/00 20230101ALI20241212BHJP

   H10N 70/20 20230101ALN20241212BHJP

【ＦＩ】

H10B63/00

H10B63/10

H10N70/00 A

H10N70/00 Z

H10N99/00

H10N70/20

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024534119

(86)(22)【出願日】2022-11-16

(85)【翻訳文提出日】2024-06-06

(86)【国際出願番号】 EP2022082075

(87)【国際公開番号】W WO2023104452

(87)【国際公開日】2023-06-15

(31)【優先権主張番号】17/547,152

(32)【優先日】2021-12-09

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(74)【復代理人】

【識別番号】110000420

【氏名又は名称】弁理士法人ＭＩＰ

(72)【発明者】

【氏名】チョン、カングオ

(72)【発明者】

【氏名】リ、ジュンタオ

(72)【発明者】

【氏名】チェン、チン－ズー

(72)【発明者】

【氏名】ラーデンス、カール

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083FZ10

5F083JA60

5F083ZA30

(57)【要約】

相変化メモリは、相変化構造を含む。相変化構造の第１の面に結合されたヒータが存在する。第１の電極は、相変化構造の第２の面に結合されている。第２の電極は、ヒータの第２の面に結合されている。第３の電極は、相変化構造の第１の横方向端部に接続されており、第４の電極は、相変化構造の第２の横方向端部に接続されている。

【特許請求の範囲】

【請求項1】

相変化メモリ・セルであって、
相変化構造と、
前記相変化構造の第１の面に結合されたヒータと、
前記相変化構造の第２の面に結合された第１の電極と、
前記ヒータの第２の面に結合された第２の電極と、
前記相変化構造の第１の横方向端部に接続された第３の電極と、
前記相変化構造の第２の横方向端部に接続された第４の電極とを備える、相変化メモリ・セル。

【請求項2】

前記相変化構造は、抵抗ライナ（ＲＬ）と相変化メモリ（ＰＣＭ）との交互の層の積層体を含む、請求項１に記載の相変化メモリ・セル。

【請求項3】

前記ＲＬおよび前記ＰＣＭ層の交互の層の前記積層体における少なくとも１つのＰＣＭ層の厚さは、前記積層体の他のＰＣＭ層とは異なる、請求項２に記載の相変化メモリ・セル。

【請求項4】

前記ＲＬおよび前記ＰＣＬ層の交互の層の前記積層体における少なくとも１つのＲＬ層の厚さは、前記積層体の他のＲＬ層とは異なる、請求項１に記載の相変化メモリ・セル。

【請求項5】

前記相変化構造は、均一な相変化材料（ＰＣＭ）を含む、請求項１に記載の相変化メモリ・セル。

【請求項6】

前記相変化構造は、台形プリズム形状を有する、請求項１に記載の相変化メモリ・セル。

【請求項7】

前記相変化構造は、台形の第１の部分と、丸み付けられたまたは直角の第２の当接部分とを有する、請求項１に記載の相変化メモリ・セル。

【請求項8】

前記第１および第２の電極は、前記相変化構造をプログラムするように構成されている、請求項１に記載の相変化メモリ・セル。

【請求項9】

前記相変化構造は、２以上のビットを記憶するように構成されている、請求項１に記載の相変化メモリ・セル。

【請求項10】

前記第３および第４の電極は、前記相変化構造の状態を読み取るように構成されている、請求項１に記載の相変化メモリ・セル。

【請求項11】

前記第１の電極の下の基板と、
前記基板の上側における、ならびに前記第１の電極の左側および右側における第１の誘電体層と、
前記相変化構造の上側、ならびに前記ヒータの左側および右側における第２の誘電体層とをさらに備える、請求項１に記載の相変化メモリ・セル。

【請求項12】

前記相変化構造は、前記基板に向かって次第に広くなっている、請求項１１に記載の相変化メモリ・セル。

【請求項13】

前記第２の電極の下の基板と、
前記基板の上側における、ならびに前記第２の電極の左側および右側における第１の誘電体層と、
前記第１の誘電体層および前記第２の電極の上側における、ならびに前記ヒータの左側および右側における窒化ケイ素（ＳｉＮ）層とをさらに備える、請求項１に記載の相変化メモリ・セル。

【請求項14】

前記相変化構造は、前記基板に向かって次第に狭くなっている、請求項１３に記載の相変化メモリ・セル。

【請求項15】

前記ヒータは、環状である、請求項１に記載の相変化メモリ・セル。

【請求項16】

前記ヒータは、多数の層を含む、請求項１に記載の相変化メモリ・セル。

【請求項17】

相変化メモリ・セルを製造する方法であって、
下部電極を提供することと、
前記下部電極の上に相変化構造を形成することと、
前記相変化構造の左側および右側にそれぞれ左側電極および右側伝教を形成することと、
前記相変化構造の上側にヒータを形成することと、
前記ヒータの上側に上部電極を提供することと、を含む、相変化メモリ・セルを製造する方法。

【請求項18】

前記下部電極は、基板の上側にあり、前記相変化構造は、前記基板に向かって次第に広くなった台形プリズム形状を有する、請求項１７に記載の方法。

【請求項19】

前記相変化構造を形成することは、抵抗ライナ（ＲＬ）および相変化メモリ（ＰＣＭ）の交互の層の積層体を含む、請求項１７に記載の方法。

【請求項20】

基板の上側において、前記第１の電極の左側および右側に第１の誘電体層を提供することと、
前記相変化構造の上側において、前記ヒータの左側および右側に第２の誘電体層を形成することとをさらに含む、請求項１７に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に半導体デバイスに関し、より具体的には、相変化メモリ・デバイスおよびこれを製造する方法に関する。

【背景技術】

【0002】

近年、相変化メモリ（ＰＣＭ）は、実行可能なメモリ技術として現れ、潜在的な次世代不揮発性ソリッドステート・メモリであると考えられてきた。相変化材料メモリは、材料の異なる相に対応する異なる抵抗状態にあることができる材料の抵抗状態として情報を記憶する、一種の不揮発性メモリ・デバイスである。異なる相は、高い抵抗率を有する非晶質状態と、低い抵抗率（すなわち、非晶質状態よりも低い抵抗率）を有する結晶質状態とを含むことができる。非晶質状態と結晶質状態との間の遷移は、プログラミング・プロセスの第１の部分において相変化メモリ材料を非晶質にする電気パルスの印加後の冷却速度を制御することによって誘発させることができる。プログラミング・プロセスの第２の部分は、相変化メモリ材料の冷却速度の制御を含む。急速な急冷が起こると、相変化メモリ材料は、非晶質高抵抗率状態に冷却されることができる。低速の冷却が起こると、相変化メモリ材料は、結晶質低抵抗率状態に冷却されることができる。このようにして、ＰＣＭの状態を制御することができる。

【発明の概要】

【0003】

様々な実施形態において、相変化メモリ・セルおよびこれを製造する方法が提供される。相変化メモリ・セルは、相変化構造を含む。ヒータは、相変化構造の第１の面に結合されている。第１の電極は、相変化構造の第２の面に結合されている。第２の電極は、ヒータの第２の面に結合されている。第３の電極は、相変化構造の第１の横方向端部に接続されており、第４の電極は、相変化構造の第２の横方向端部に接続されている。

【0004】

一実施形態において、相変化構造は、抵抗ライナ（ＲＬ）と相変化メモリ（ＰＣＭ）との交互の層の積層体を含む。

【0005】

一実施形態において、ＲＬとＰＣＭとの交互の層の積層体における少なくとも１つのＰＣＭ層の厚さは、積層体の他のＰＣＭ層とは異なる。

【0006】

一実施形態において、ＲＬとＰＣＭ層の交互の層の積層体における少なくとも１つＲＬ層の厚さは、積層体の他のＲＬ層とは異なる。

【0007】

一実施形態において、相変化構造は、ＲＬ層を有さない均一な相変化材料（ＰＣＭ）を含む。

【0008】

一実施形態において、相変化構造は、台形プリズム形状を有する。

【0009】

一実施形態において、相変化構造は、台形の第１の部分と、丸み付けられたまたは直角の第２の当接部分とを有する。

【0010】

一実施形態において、第１および第２の電極は、相変化構造をプログラムするように構成されている。

【0011】

一実施形態において、相変化構造は、２以上のビットを記憶するように構成されている。

【0012】

一実施形態において、第３および第４の電極は、相変化構造の状態を読み取るように構成されている。

【0013】

一実施形態において、第１の電極の下に基板が存在する。第１の誘電層は、基板の上側と、第１の電極の左側および右側とに存在する。第２の誘電層は、相変化構造の上側と、ヒータの左側および右側とに存在する。

【0014】

一実施形態において、相変化構造は、基板に向かって次第に広くなっている。

【0015】

一実施形態において、第２の電極の下に基板が存在する。第１の誘電層は、基板の上側と、第２の電極の左側および右側とに存在する。窒化ケイ素（ＳｉＮ）層が、第１の誘電層および第２の電極の上側と、ヒータの左側および右側とに存在する。

【0016】

一実施形態において、相変化構造は、基板に向かって次第に狭くなっている。

【0017】

一実施形態において、ヒータは、環形状を有する。

【0018】

一実施形態において、ヒータは、多数の層を含む。

【0019】

一実施形態によれば、相変化メモリ・セル・メモリを製造する方法が提供される。下部電極が設けられている。下部電極の上に相変化構造が形成される。左側電極および右側電極はそれぞれ、相変化構造の左側および右側に形成される。相変化構造の上側にヒータが形成される。ヒータの上側に上部電極が設けられる。

【0020】

一実施形態において、下部電極は、基板の上側にあり、相変化構造は、基板に向かって次第に広くなっている台形プリズム形状を有する。

【0021】

一実施形態において、左側電極および右側電極によって相変化構造の多数のレベルを提供する。

【0022】

一実施形態において、相変化構造を形成することは、抵抗ライナ（ＲＬ）と相変化メモリ（ＰＣＭ）との交互の層の積層体を提供することを含む。

【0023】

一実施形態において、方法は、第１の電極の左側および右側において基板の上側に第１の誘電層を提供することをさらに含む。第２の誘電層は、相変化構造の上側と、ヒータの左側および右側とに形成される。

【0024】

本明細書に記載された技術は、多くの方法で実施され得る。例示的な実施が下記の図面を参照して以下に提供される。

【0025】

図面は、例示的な実施形態のものである。これらは全ての実施形態を示すものではない。その他の実施形態が、追加的または代替的に使用されてよい。明白または不要であり得る詳細は、スペースを節約するためにまたはより有効な説明のために省略される場合がある。いくつかの実施形態は、追加的な構成要素もしくはステップを用いてまたは図示された全ての構成要素もしくはステップを用いることなくあるいはその両方で実施されてよい。異なる図面に同じ数字が表れる場合、それは同一または類似の構成要素またはステップを指す。

【図面の簡単な説明】

【0026】

【図1A】例示的な実施形態による、２以上のビットを記憶することができる相変化メモリの正面断面図である。

【図1B】例示的な実施形態による、２以上のビットを記憶することができる相変化メモリの側面断面図である。

【図1C】例示的な実施形態による、矩形セルおよび台形セルのためのプログラミング曲線の例示的な比較を示す図である。

【図2A】例示的な実施形態による、いくつかの半導体加工ステップが行われた半導体構造を示す図である。

【図2B】例示的な実施形態による、交互に積層された相変化メモリ層および抵抗ライナの堆積を有する半導体構造の断面図である。

【図2C】例示的な実施形態による、交互に積層された相変化メモリ層および抵抗ライナの堆積を有する半導体構造の平面図である。

【図3A】例示的な実施形態による、半導体構造の横方向左側および右側に読み取り電極の堆積を有する半導体構造の断面図である。

【図3B】例示的な実施形態による、半導体構造の横方向左側および右側に読み取り電極の堆積を有する半導体構造の平面図である。

【図4A】例示的な実施形態による、台形を有する半導体構造の断面図である。

【図4B】例示的な実施形態による、台形を有する半導体構造の平面図である。

【図5A】相変化構造の底部角が除去されている、半導体構造の断面図である。

【図5B】相変化構造の底部角が除去されている、半導体構造の平面図である。

【図6A】例示的な実施形態による、図４Ａのトレンチ領域における封止層堆積に関する半導体構造の断面図である。

【図6B】例示的な実施形態による、図４Ａのトレンチ領域における封止層堆積に関する半導体構造の平面図である。

【図7A】例示的な実施形態による、封止層の堆積および平坦化の直後の半導体構造の断面図である。

【図7B】例示的な実施形態による、封止層の堆積および平坦化の直後の半導体構造の平面図である。

【図8A】例示的な実施形態による、上部電極を備える半導体構造の断面図である。

【図8B】例示的な実施形態による、上部電極を備える半導体構造の平面図である。

【図9A】例示的な実施形態による、上部電極を備える半導体構造の別の断面図である。

【図9B】例示的な実施形態による、上部電極を備える半導体構造の別の平面図である。

【図10A】例示的な実施形態による、抵抗ライナまたは相変化メモリ層あるいはその両方が異なる厚さであってよい積層構造を有するメモリ構造の断面図である。

【図10B】例示的な実施形態による、抵抗ライナまたは相変化メモリ層あるいはその両方が異なる厚さであってよい積層構造を有するメモリ構造の断面図である。

【図11】例示的な実施形態による、ＲＬ層が省略され、完全なＰＣＭ膜が代わりに使用されている、相変化メモリ・セルの断面図である。

【図12A】例示的な実施形態による、いくつかの半導体加工ステップが行われた半導体構造を示す図である。

【図12B】例示的な実施形態による、第１の誘電体がＳｉＯ_２および底面電極の上に堆積させられた半導体構造の断面図である。

【図13A】底面電極の上面まで延びる誘電層にオープン・ビアを有する半導体構造の断面図である。

【図13B】例示的な実施形態による、ヒータが形成された半導体構造の断面図である。

【図14A】例示的な実施形態による、ヒータに結合された相変化構造を有する半導体構造の断面図である。

【図14B】例示的な実施形態による、ヒータに結合された相変化構造を有する半導体構造の平面図である。

【図15A】例示的な実施形態による、交互に位置する抵抗ライナおよび相変化メモリ層のスタックの例示的な形状を示す半導体構造の異なる断面図である。

【図15B】例示的な実施形態による、交互に位置する抵抗ライナおよび相変化メモリ層のスタックの例示的な形状を示す半導体構造の異なる平面図である。

【図16A】例示的な実施形態による、封止層を有する断面図である。

【図16B】例示的な実施形態による、封止層を有する平面図である。

【図17A】例示的な実施形態による、誘電体の堆積を備える半導体構造の断面図である。

【図17B】例示的な実施形態による、誘電体の堆積を備える半導体構造の平面図である。

【図18A】例示的な実施形態による、半導体構造の別の断面図である。

【図18B】例示的な実施形態による、半導体構造の別の平面図である。

【図19】例示的な実施形態による、ＰＣＭ構造の三次元（３Ｄ）斜視図を提供する。

【発明を実施するための形態】

【0027】

概要

【0028】

以下の詳細な説明において、関連する教示の十分な理解を提供するために、多くの具体的な詳細が例として示されている。しかしながら、本教示がこのような詳細なしに実行され得ることが明らかであろう。他の例において、本教示の態様を不必要にあいまいにすることを回避するために、既知の方法、手順、構成要素または回路あるいはその組合せが、詳細なしに、比較的ハイレベルで説明されている。

【0029】

１つの態様において、「前側」、「後側」、「上部」、「底部」、「下方に」、「下に」、「下側」、「上方に」、「上側」、「側部」、「左」、「右」などの空間天気に関連する用語は、説明されている図面の向きに関して使用される場合がある。本発明の実施形態の構成要素は、多くの異なる向きに位置決めすることができるので、方向の用語は、例示のために使用されており、限定するものではない。したがって、空間的に相対的な用語は、図面に示された向きに加えて使用時または動作時のデバイスの異なる向きを包含することが意図されていることが理解されよう。例えば、図中のデバイスが反転されると、他の要素または特徴の「下に」または「下方に」あるものとして説明された要素は、今度は他の要素または特徴の「上に」向けられることになる。したがって、例えば、「下に」という用語は、上である向きおよび下である向きの両方を包含することができる。デバイスは、その他の向きにされる（９０度回転されるまたは他の向きにおいて見られるもしくは参照される）場合があり、本明細書において使用される空間的に相対的な記述子はそれに応じて解釈されるべきである。

【0030】

本明細書において使用されるように、「横方向」および「水平方向」という用語は、半導体基板または半導体ボディの第１の面に対して平行な向きを説明している。例えば、基板は、ウェハまたはダイの面であることができる。

【0031】

本明細書において使用されるように、「垂直方向」という用語は、半導体基板または半導体ボディの第１の面に対して垂直に配置された向きを説明している。

【0032】

本明細書において使用されるように、「結合された」または「電気的に結合された」あるいはその両方の用語は、要素が直接に互いに結合されなければならないことを意味することを意図するものではなく、「結合された」または「電気的に結合された」要素の間に、介在する要素が設けられてもよい。対照的に、要素が別の要素に「直接に接続されている」または「直接に結合されている」と言われる場合、介在する要素は存在しない。「電気的に接続された」という用語は、互いに電気的に接続された要素の間の低抵抗電気接続を言う。

【0033】

様々な要素を説明するために、第１、第２などの用語が本明細書において使用される場合があるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、１つの要素を別の要素と区別するために使用されているにすぎない。例えば、例示的な実施形態の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書において使用されるように、「および／または」という用語は、関連する列挙されたアイテムのうちの１つまたは複数のあらゆる全ての組合せを含む。

【0034】

例示的な実施形態は、理想化されたまたは単純化された実施形態（および中間構造）の概略図である断面図を参照して本明細書において説明されている。それにより、例えば、製造技術または公差あるいはその両方の結果としての例示の形状からのばらつきが予想される場合がある。したがって、図面に示された領域は、本質的に概略的であり、それらの形状は、実際の領域の形状やデバイスの比率を必ずしも示しておらず、範囲を限定しない。

【0035】

請求項によって定義された範囲から逸脱することなく、他の実施形態が使用されてよく、構造的または論理的変更がなされてよいことが理解されるであろう。実施形態の説明は、限定するものではない。特に、以下で説明される実施形態の要素は、異なる実施形態の要素と組み合わされてよい。

【0036】

本発明は、一般に、メモリ・セルの状態をより有効に制御しかつその状態をより正確に決定することができる相変化メモリ（ＰＣＭ）の最新のアーキテクチャに関する。より高密度の相メモリ・デバイスを達成するために、際立った検討事項は、単位面積において多くのビットを記憶することができることである。これに関して、ＰＣＭは、多くの異なる中間状態を達成する能力を有し、これにより、単一のセルに多数のビットを保持する能力を有する。非晶質と結晶質との間の中間抵抗は、材料内の不完全な相転移によって、または相変化材料内の非晶質領域のサイズおよび形状によって形成することができる。既知のデバイスおよび製造技術は、相変化メモリ・セルにおけるマルチレベル・プログラミング、およびマルチレベル記憶を実現するための十分に有効な方法を提供しない。したがって、本明細書における教示によって提供されるのは、マルチレベル・プログラマブル相変化メモリ・デバイスを形成するための方法および構造である。本明細書に記載された技術は、多くの方法で実施され得る。例示的な実施が下記の図面を参照して以下に提供される。
例示的な相変化メモリ

【0037】

ここで、例示的な実施形態による、２以上のビットを記憶することができる相変化メモリの正面断面図１００Ａおよび側面断面図１００Ｂをそれぞれ提供する図１Ａおよび図１Ｂを参照する。ＰＣＭセル１００Ａ／Ｂは、ヒータ１０４と上部電極８０６との間に交互に積層されたＰＣＭ材料２１０および抵抗ライナ（ＲＬ）２０８を有する。各ＲＬ２０８の抵抗は、実質的にＰＣＭ層２１０の抵抗よりも高い。各ＰＣＭ層２１０は、プログラミング中に後続の順序において結晶質から非晶質への相変化を生じるのに対し、多重抵抗を、ＰＣＭセル・セグメントの２つの横方向端部に接続された２つの読み取り電極３２０によって読み取ることができる。ＰＣＭ層２１０が結晶質になるほど、ＰＣＭ層２１０はより低い抵抗を示す。各ＰＣＭ層は、２つの読み取り電極３２０の間の平行な抵抗として見ることができる。限定としてではなく単に例として、それぞれＲＬ２０８によって分離された３つのＰＣＭ層２１０が図１Ａおよび図１Ｂに示されているが、任意の適切な数のスタックが本発明の範囲に含まれることが理解されるであろう。

【0038】

１つの態様において、ＰＣＭセル１００Ａは、交互に積層されたＰＣＭ２１０およびＲＬ２０８を有する、本明細書では相変化構造２５０と呼ばれることもある台形プリズム形状のセグメントを有することができ、台形セグメントの下面および上面は、それぞれ下部電極２０６および上部電極８０６に電気的に接続されている。上部電極８０６と相変化構造２５０との間にはヒータ１０４が存在する。ヒータと相変化構造２５０との間の境界面の周囲で熱的に高温のスポットが生じるので、溶融／急冷による相変化材料の非晶質化（しばしば相変化メモリのリセット動作と呼ばれる）は、ヒータに隣接する相変化材料層において開始し、他の相変化材料層へ（図１Ａおよび図１Ｂにおける下方へ）伝播する。台形は、相変化構造２５０における各相変化材料層の非晶質化のより良い制御を提供する。言い換えれば、非晶質化がヒータの近くで始まり、下方へ伝播するとき、各相変化材料層は、矩形と比較してより低いリセット電流で完全に結晶化されることができる。さもなければ、セグメントを（例えば、ほとんど）完全に遮断し、十分に結晶化されなかったＰＣＭ２１０の部分の周囲の、本明細書では寄生漏洩と呼ばれることもあるあらゆる「漏洩電流」を防止するために、より高いリセット電流が必要とされる場合がある。低減されたリセット電流の利点に加え、台形の相変化構造２５０の別の利点が、例示的な実施形態による、矩形セル１７０および台形セル１７２のためのプログラミング曲線の例示的な比較を提供する図１Ｃに示されている。図１Ｃに示されているように、台形セル１７２は、矩形セル１７０のものよりも大幅により直線的なコンダクタンス（すなわち、抵抗の逆数）の応答を提供する。

【0039】

再び図１Ａおよび図１Ｂを参照すると、本明細書において書き込み上部電極８０６および下部電極２０６と呼ばれることもあるプログラミング電極の間の電圧または電流あるいはその両方は、１つまたは複数のＰＣＭ層の相を制御された形式で変化させることができる。例えば、ヒータ１０４を通じて提供される電流は、異なるＰＣＭ層を次第に非晶質化させることができる。読み取り電極３２０は、台形プリズムの２つの横方向端部に設けることができる。重要なことに、構造１００Ｂの左側および右側における読み取り電極３２０は、プログラミング電極８０６および２０６とは別個である。例えば、読み取り電極３２０の間に印加される小さな電圧は、ＰＣＭおよびＲＬの交互の積層体のスタック・セグメントの累積抵抗を決定することができる。図１Ａおよび図１Ｂに示された例示的な構造の構造により、マルチレベル・プログラマブルＰＣＭセル１００Ａ／Ｂには、抵抗ドリフトを軽減することができる抵抗ライナ２０８が提供されている。
相変化メモリの例示的プロセス

【0040】

例示的な相変化メモリ・セル１００Ａ／Ｂの構造の上記説明と共に、これを製造する例示的なプロセスを説明することが有益であり得る。そのために、図２～図１８は、例示的な実施形態による相変化メモリ・セルの製造における様々なステップを示す。特に、図２（Ａ）は、いくつかの半導体加工ステップが行われた半導体構造２００Ａを示す。加工は、基板２０２と共に始まる。様々な実施形態において、基板２０２は、ドープされたまたはドープされていないケイ素、ガラス、誘電体などの、任意の適切な材料または材料の組合せを含んでよい。例えば、基板は、例えば、埋め込まれた絶縁体層を備えるｓｅｍｉｃｏｎｄｕｃｔｏｒ－ｏｎ－ｉｎｓｕｌａｔｏｒ（ＳＯＩ）構造、または、例えば一般にウェルと呼ばれる適切にドープされた領域を備える、バルク材料基板を含んでよい。別の実施形態において、基板は、上部に酸化ケイ素、窒化物または任意の他の絶縁膜を備えるケイ素であってよい。

【0041】

基板のために使用され得るその他の材料は、それらに限定されないが、サファイア、酸化アルミニウム、ゲルマニウム、ガリウムヒ素（ＧａＡｓ）またはその他のＩＩＩ－Ｖ族周期表化合物のうちのいずれか、リン化インジウム（ＩｎＰ）、炭化ケイ素（ＳｉＣ）、ケイ素とゲルマニウムの合金などを含む。基板２０２は、選択される材料および濃度に応じて、導体または絶縁体として作用することができる。したがって、本明細書で使用される場合、基板２０２という用語は、その上にＰＣＭを構築することができる基礎を指す。いくつかの実施形態において、基礎は、トランジスタ・デバイス、分離構造、コンタクトなどの、予め構築されたデバイスを既に有する。

【0042】

下部電極２０６は、二酸化ケイ素などの層間絶縁膜（ＩＬＤ）によって包囲されて、基板２０２の上部に形成される。一実施形態では、下部電極はビットラインとして使用されてよい。

【0043】

図２（Ｂ）および図２（Ｃ）は、例示的な実施形態による、交互に積層されたＰＣＭ層２１０およびＲＬ２０８の堆積を有する半導体構造の断面図２００Ｂおよび平面２００Ｃをそれぞれ提供する。Ｎ個のＰＣＭ層２１０およびＮ＋１個のＲＬ層２０８が存在する。図２（Ｂ）の例において、ＰＣＭ層の数Ｎは３であるが、他の数もサポートされている。一実施形態では、各ＰＣＭ層２１０およびＲＬの厚さは異なってよい。言い換えれば、１つまたは複数のＲＬ層の厚さは異なってよく、１つまたは複数のＰＣＭ層の厚さは異なってよく、またはそれらの任意の組合せである。さらに別の実施形態では、ＲＬ層が省略されてよく、相変化材料要素として完全なＰＣＭ膜を使用することができる。様々な実施形態において、ＰＣＭ層は、これらに限定されることなく、Ｇｅ－Ｓｂ－Ｔｅ（ゲルマニウム－アンチモン－テルルまたは「ＧＳＴ」）合金、Ｓｉ－Ｓｂ－Ｔｅ（ケイ素－アンチモン－テルル）合金、Ｇａ－Ｓｂ－Ｔｅ（ガリウム－アンチモン－テルル）合金、Ｇｅ－Ｂｉ－Ｔｅ（ゲルマニウム－ビスマス－テルル）合金、Ｉｎ－Ｓｅ（インジウム－テルル）合金、Ａｓ－Ｓｂ－Ｔｅ（ヒ素－アンチモン－テルル）合金、Ａｇ－Ｉｎ－Ｓｂ－Ｔｅ（銀－インジウム－アンチモン－テルル）合金、Ｇｅ－Ｉｎ－Ｓｂ－Ｔｅ合金、Ｇｅ－Ｓｂ合金、Ｓｂ－Ｔｅ合金、Ｓｉ－Ｓｂ合金、およびそれらの組合せを含んでよい。いくつかの実施形態において、相変化材料は、窒素、炭素または酸素あるいはその組合せをさらに含むことができる。いくつかの実施形態において、相変化材料は、酸化アルミニウム、酸化ケイ素、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化セリウム、窒化ケイ素、酸窒化ケイ素、酸化ゲルマニウム、窒化ゲルマニウム、酸窒化ゲルマニウムなどを含むがこれらに限定されない誘電体材料でドープすることができる。相変化材料を形成するための例示的な方法は、物理蒸着（ＰＶＤ）－スパッタリングまたはマグネトロン－スパッタリング法を使用する。原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）などのその他の堆積方法も考えられる。ＲＬ層に関しては、様々な実施形態において、それらに限定されることなく、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、酸化アルミニウム（ＡｌＯ）、ＴａＮ、ＴｉＮ、窒化タングステン（ＷＮ）、コバルトタングステン（ＣｏＷ）、ニッケルタングステン（ＮｉＷ）、または酸化イットリウム（ＹＯ）、またはそれらの任意の組合せを含んでよい。抵抗ライナの抵抗は、ヒータの抵抗よりも実質的に大きい（例えば、５～５０倍大きい、または約２０倍大きい）。さらに、抵抗ライナの抵抗は、低抵抗状態において相変化材料の抵抗よりも実質的に大きく（例えば、１０～４０倍大きい、または約２０倍大きい）、高抵抗状態において相変化材料の抵抗よりも実質的に低い（例えば、５～５０倍低い、または約１０倍低い）。抵抗ライナの抵抗率は、例えば、０．１オーム・マイクロメートル（Ωμｍ）～１キロオーム・マイクロメートル（ｋΩμｍ）の範囲であることができる。抵抗ライナは、ＡＬＤ、ＰＶＤ、ＣＶＤなどを含むがこれらに限定されない任意の適切な技術によって堆積させることができる。一実施形態では、金属層は窒化タンタル（ＴａＮ）であり、ＰＣＭ層はＧＳＴ（ゲルマニウム－アンチモン－テルル）、例えば、１０ｎｍ ＧＳＴ／２ｎｍ ＴａＮライナである。ＰＣＭ２１０およびＲＬ２０８の積層された層は、ストリップにパターニングされる。

【0044】

図３（Ａ）および図３（Ｂ）は、例示的な実施形態による、半導体構造の横方向左側および右側に読み取り電極３２０の形成を有する半導体構造の断面図３００Ａおよび平面図３００Ｂをそれぞれ提供する。そのために、いくつかの実施形態において、エッチング・マスク層が提供されてよく、それによって保護されない層は、読み取り電極３２０を形成するために半導体構造の左側および右側において除去される。例えば、当業者によって理解されるように、フォトレジストなどのソフトマスクまたは非晶質炭素などのハードマスクであることができるマスク層（図示せず）が、ＴｉＮ層２３０上に提供されてよい。リソグラフィ処理は、例えば、フォトレジスト材料を光のパターンに露光させ、露光されたフォトレジスト材料を現像することによって行うことができる。反応性イオンエッチング（ＲＩＥ）などのエッチング・プロセスは、ＳｉＯ_２２０４の上面までＴｉＮ２３０ならびにＰＣＭ２１０およびＲＬ２０８の積層体の一部を除去することによりパターン（例えば、開口部）を形成するために使用されてよい。エッチング後、従来のプラズマ灰化またはストリッピング・プロセスを使用してマスク層が除去されてよい。したがって、マスク層のパターンは、マスク層が堆積されていない領域においてＴｉＮ２３０およびＰＣＭ／ＲＬ積層体層の複数の層の除去を容易にし、これにより、２つの読み取り電極領域を残し、この領域は次に導電性材料で満たされる。様々な実施形態において、導電性材料は、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）、または任意の他の適切な導電性材料を含んでよい。各電極は、バリア層をさらに含むことができる。バリア層は、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化ハフニウム（ＨｆＮ）、窒化ニオビウム（ＮｂＮ）、窒化タングステン（ＷＮ）、炭窒化タングステン（ＷＣＮ）、またはそれらの組合せであることができる。様々な実施形態において、バリア層は、ＡＬＤ、ＣＶＤ、ＭＯＣＶＤ、ＰＥＣＶＤまたはそれらの組合せによってトレンチ（１つまたは複数）に堆積することができる。様々な実施形態において、導電性材料は、ＡＬＤ、ＣＶＤ、ＰＶＣまたはめっきあるいはその組合せによって形成することができる。

【0045】

ここで、例示的な実施形態による、台形を有する半導体構造の断面図４００Ａおよび平面図４００Ｂをそれぞれ提供する図４（Ａ）および図４（Ｂ）が参照される。一実施形態では、周期的なパッシベーションおよびエッチングに基づく深いテーパしたエッチングが、トレンチ４３０および４３２を形成するために提供され、それによって実質的に台形のようなＰＣＭパターン形状を形成する。代替的な実施形態において、図５（Ａ）および図５（Ｂ）に示されているように、ＲＬ／ＰＣＭ２０８／２１０の底部の角５０２が除去されている。例えば、底部の角５０２は、最後のエッチング・ステップの間に、減じられたパッシベーションなく、積層されたＰＣＭ／ＲＬ構造の左側および右側におけるトレンチの周期的なエッチングおよびパッシベーション後に除去される。最後の角５０２を除去することにより、寄生電流漏洩経路が、ＰＣＭをより完全に非晶質化することができることにより軽減される。例えば、丸み付けられた（または直角にされた）角を有する台形セルは、リセット電流（例えば、≦２５０μＡ、μＡはミクロンアンペアを表す）を有し、これは、矩形セルのもの（例えば、＞４００μＡ）よりも小さい。したがって、本明細書における教示は、矩形、台形、上述したように下部がテーパされていない部分台形など、任意の適切な形状を有してよい。

【0046】

図６（Ａ）および図６（Ｂ）は、例示的な実施形態による、図４（Ａ）のトレンチ領域における封止層６１０の堆積に関する半導体構造の断面図６００Ａおよび平面図６００Ｂをそれぞれ提供する。より具体的には、図６（Ｂ）は、封止層６１０が堆積された直後の平面図６００Ｂを示す。一実施形態では、封止層６１０は誘電体であり、窒化ケイ素（ＳｉＮ）または二酸化ケイ素（ＳｉＯ_２）を含んでよい。そのため、開いたトレンチは、誘電体で埋め戻される。埋め戻しは、窒化ケイ素（ＳｉＮ）、炭化ケイ素（ＳｉＣ）、酸窒化ケイ素（ＳｉＯＮ）、炭素ドープされた酸化ケイ素（ＳｉＯＣ）、フッ素ドープされた酸化ケイ素（ＳｉＯ：Ｆ）、ケイ素－炭素－窒素（ＳｉＣＮ）、窒化ホウ素（ＢＮ）、シリコンホウ素窒化物（ＳｉＢＮ）、シリコボロン炭窒化物（ＳｉＢＣＮ）、シリコンオキシカーボナイトライド（ＳｉＯＣＮ）、酸化ケイ素、ホウ素炭素窒化物（ＢＣＮ）、水素シルセスキオキサンポリマー（ＨＳＱ）、メチルシルセスキオキサンポリマー（ＭＳＱ）、メチルドープシリカ（ＳｉＯ：（ＣＨ３））、有機ケイ酸塩ガラス（ＳｉＣＯＨ）、多孔質ＳｉＣＯＨ、およびそれらの組合せを含んでよい。堆積方法：ＣＶＤ、ＡＬＤ、スピンオンなど。この誘電体は堆積され、ＴｉＮ２３０の上面で停止する平坦化のために、化学機械平坦化（ＣＭＰ）が使用される。これに関して、図７（Ａ）および図７（Ｂ）は、例示的な実施形態による、封止層６１０の堆積および平坦化の直後の半導体構造の断面図７００Ａおよび平面図７００Ｂをそれぞれ提供する。

【0047】

図８（Ａ）および図８（Ｂ）は、例示的な実施形態による、上部電極８０６を備える半導体構造の断面図８００Ａおよび平面図８００Ｂをそれぞれ提供する。一実施形態では、下部と上部の電極は、タングステン（Ｗ）などの同じ材料である。

【0048】

図９（Ａ）および図９（Ｂ）は、例示的な実施形態による、上部電極８０６を備える半導体構造の別の断面図９００Ａおよび平面図９００Ｂを提供する。より具体的には、図９（Ａ）は、交互に積層された、所定の数の断続的なＲＬ層２０８およびＰＣＭ層２１０を含む相変化構造を示す。３つのＰＣＭ層２１０のみが示されているが、多くの（例えば、数十または数百）このような交互に積層させられた層が本教示の範囲内であることが理解されるであろう。上部電極８０６および下部電極２０６は、積層された層のプログラミング（例えば、非晶質状態または結晶質状態を制御する）のために使用することができる。左側および右側の電極３２０は、積層された層の状態を読み取るために使用することができる。

【0049】

前述のように、ＰＣＭ層またはＲＬあるいはその両方の厚さは、異なることができる。これに関して、ＲＬまたはＰＣＭあるいはその両方が異なってよい積層構造を有するメモリ構造の断面図を示す図１０（Ａ）および図１０（Ｂ）が参照される。言い換えれば、１つまたは複数のＲＬ層の厚さは異なってよく、１つまたは複数のＰＣＭ層の厚さは異なってよく、またはそれらの任意の組合せである。さらに別の実施形態において、図１１に示されているように、ＲＬ層は省略されてよく、完全なＰＣＭ膜１１０２を相変化材料要素として使用することができる。

【0050】

ここで、実施形態による、別のメモリ半導体メモリ構造の製造における様々なステップを示す図１２（Ａ）～図１８（Ｂ）が参照される。特に、図１２（Ａ）は、幾つかの半導体加工ステップが行われた半導体構造１２００Ａを示す。加工は、下部電極を有する基板２０２から始まる。類似の構造が前に説明されており、したがって、簡略化のためにここでは繰り返さない。図１２（Ｂ）に示されているように、ＳｉＯ_２および下部電極の上側に第１の誘電体が堆積される。一実施形態では、第１の誘電体は、窒化ケイ素（ＳｉＮ）である。

【0051】

図１３（Ａ）は、下部電極２０６の上面まで延びる誘電層１２０４にオープン・ビアを有する半導体構造の断面図１３００Ａである。適切なパターニングおよびエッチング技術を使用することができる。図１３（Ｂ）における半導体構造１３００Ｂに示されているように、結果として生じるビア開口部は、次いで、導電性材料で満たされる。様々な実施形態において、ヒータ１３０８を形成するために、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化タンタル（ＴａＮ）、チタンアルミナイド（ＴｉＡｌ）など、またはそれらの任意の組合せを使用することができる。単層ヒータ１３０８が示されているが、様々な実施形態において、ヒータは、多くの層を含んでよく、環状であってよい。誘電層１２０４およびヒータ１３０８層は、ＣＭＰプロセスによって平坦化させられることができる。

【0052】

図１４（Ａ）および図１４（Ｂ）は、例示的な実施形態による、ヒータ１３０８に結合された積層構造１４０２を有する半導体構造の断面図１４００Ａおよび平面図１４００Ｂをそれぞれ提供する。積層構造１４０２は、ヒータ１３０８の間の交互に積層されたＰＣＭ材料１４１０およびＲＬ１４０８を含む。一実施形態において、相変化材料は、ゲルマニウム－アンチモン－テルル（ＧＳＴ）を含んでよい。３つのＰＣＭ層１４１０のみが示されているが、積層構造１４０２は、より多くの（例えば、数十または数百）このような交互の層を含んでよい。一実施形態では、積層構造１４０２の上にＴｉＮ層１４２０が配置され、その後、エッチ・マスクと呼ばれることもあるハードマスク層１４３０が配置される。例えば、１０ｎｍ ＧＳＴ／２ｎｍ ＴａＮライナ。

【0053】

図１５（Ａ）および図１５（Ｂ）は、例示的な実施形態による、交互に位置するＲＬおよびＰＣＭ層のスタックの例示的な形状を示す半導体構造の異なる断面図１５００Ａおよび平面図１５００Ｂを提供する。上下逆さの台形（すなわち、基板２０２に関して基板２０２に向かって狭くテーパしている）が、ＰＣＭパターニング（例えば、周期的なパッシベーションおよびエッチング）によって達成される。したがって、図８（Ａ）のメモリ構造とは対照的に、ヒータ１３０８は、下部電極２０６に結合されている。一実施形態では、図１６（Ａ）の半導体構造１６００Ａに示されているように、封止層が、誘電（例えば、ＳｉＮ）層１２０４の上側、ＲＬおよびＰＣＭスタックの側壁、ＴｉＮ層１４０、およびハードマスク層１４３０の露出面に提供される。一実施形態では、図１６（Ｂ）に示されているように、ＳｉＮ層１６１０は選択的である（すなわち、使用されていない）。

【0054】

図１７（Ａ）および図１７（Ｂ）は、例示的な実施形態による、誘電体１７０８の堆積を備える半導体構造の断面図１７００Ａおよび平面図１７００Ｂを提供する。一実施形態では、誘電体は酸化ケイ素である。ハードマスク層１４３０の上面における停止と共に誘電体１７０８の上面を平坦化するためにＣＭＰを使用することができ、これは、封止層も除去する。

【0055】

ここで、例示的な実施形態による、半導体構造の別の断面図１８００Ａおよび平面図１８００Ｂを示す図１８（Ａ）および図１８（Ｂ）が参照される。積層された交互のＲＬおよびＰＣＭ構造の上側に結合された上部電極１４２０が存在する。上部電極１４２０の上側にハードマスク１４３０が存在する。ハードマスク１４３０および上部電極１４２０のそれぞれの側にスペーサ１８０４が形成されている。

【0056】

積層された交互のＲＬおよびＰＣＭ構造の底部と下部電極２０６との間にヒータ１３０８が結合されている。上部電極および下部電極１４２０、２０６は、積層構造をプログラミングするために使用される。重要なことに、読み取り電極１８２０は、上部電極１４２０および下部電極２０６とは別個であり、積層構造の横方向端部にある。

【0057】

図１９は、例示的な実施形態による、ＰＣＭ構造の三次元（３Ｄ）斜視図を提供する。

【0058】

上記で説明された方法は、集積回路チップの製造において使用されてよい。結果として生じる集積回路チップは、生ウェハ形式（すなわち、多数のパッケージングされていないチップを有する単一のウェハとして）、露出したダイとして、またはパッケージングされた形式で製造業者によって流通することができる。後者の場合、チップは、単一チップパッケージにおいて（マザーボードに取り付けられたリードを備えるプラスチックキャリアまたはその他のより高レベルのキャリアなど）またはマルチチップ・パッケージにおいて（片面または両面相互接続もしくは埋め込まれた相互接続を有するセラミック・キャリアなど）取り付けられてよい。いずれの場合でも、チップは、次いで、他のチップ、個別の回路素子、または（ａ）マザーボードなどの中間製品または（ｂ）最終製品のいずれかの一部としてのその他の信号処理デバイス、あるいはその組合せと一体化されることができる。最終製品は、玩具などの低価格用途から、ディスプレイ、キーボードまたはその他の入力デバイス、および中央処理装置を有する最新のコンピュータ製品にわたる、集積回路チップを含む任意の製品であることができる。

結論

【0059】

本教示の様々な実施形態の説明は、例示の目的で提供されているが、包括的であることまたは開示された実施形態に限定されることは意図されていない。説明された実施形態の範囲から逸脱することなく、多くの変更および変形が当業者に明らかになるであろう。本明細書において使用された用語は、実施形態の原理、実用的な用途または市場において見られる技術からの技術的改良を最も良く説明するために、または他の当業者が本明細書に開示された実施形態を理解することを可能にするために選択された。

【0060】

上記は、最良の状態またはその他の例あるいはその両方であると考えられるものを説明しているが、そこでは様々な変更がなされてよく、本明細書に開示された主題は様々な形態および例において実施されてよく、教示は多くの用途において適用されてよく、そのうちの一部のみが本明細書に説明されていることが理解される。本教示の真の範囲に含まれるあらゆる全ての用途、変更および変形を請求することが以下の請求項によって意図されている。

【0061】

本明細書において検討してきた構成要素、ステップ、特徴、目的、利益および利点は、単なる例示にすぎない。それらまたはそれらに関連する検討のいずれも、保護範囲を限定することは意図されていない。本明細書では様々な利点が検討されてきたが、全ての実施形態が必ずしも全ての利点を含むわけではないことが理解されよう。別段の記載がない限り、以下の請求項を含む本明細書に示された全ての測定値、値、格付け、位置、大きさ、サイズ、およびその他の仕様は、おおよそのものあり、正確なものではない。それらは、それらが関連する機能、およびそれらが関連する技術において慣習となっているものに合致した合理的な範囲を有することが意図されている。

【0062】

多数の他の実施形態も考えられる。これらは、より少ない、追加的なまたは異なるあるいはその組合せの構成要素、ステップ、特徴、目的、利益、および利点を有する実施形態を含む。これらは、構成要素またはステップあるいはその両方が異なるように配置されたまたは順序付けられたあるいはその両方である実施形態も含む。

【0063】

上記は、例示的な実施形態に関連して説明されてきたが、「例示的」という用語は、最善または最適なものではなく、単に一例を意味することが理解される。すぐ上に述べられているものを除き、述べられたまたは例示されたものは、それが請求項に列挙されているか否かにかかわらず、あらゆる構成要素、ステップ、特徴、目的、利益、利点、または均等物の公衆への提供を生じることは意図されていない、またはそのように解釈されるべきではない。

【0064】

本明細書において使用された用語および表現は、特定の意味がそれ以外で本明細書に示されている場合を除き、調査および研究の対応するそれぞれの領域に関するこのような用語および表現と一致する通常の意味を有することが理解されよう。第１、第２などの関係的用語は、必ずしもこのようなエンティティまたは行為の間のいかなる実際のこのような関係または順序も要求または暗示することなく、１つのエンティティまたは行為を別のものと区別するためだけに使用される場合がある。「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語、またはそのあらゆるその他の変化形は、非排他的包含を網羅することが意図されているため、要素のリストを含むプロセス、方法、品物、または装置は、これらの要素のみを含むのではなく、明示的に列挙されていないまたはこのようなプロセス、方法、品物、または装置に固有のその他の要素を含んでよい。「１つの（ａ）」または「１つの（ａｎ）」に続く要素は、さらなる制約なく、その要素を含むプロセス、方法、品物、または装置における追加的な同一の要素の存在を排除しない。

【0065】

開示の要約は、読者が技術的開示の性質を迅速に確認することを可能にするために提供されている。これは、請求項の範囲または意味を解釈または制限するために使用されるものではないという理解と共に提出される。加えて、上記の発明を実施するための形態において、様々な特徴が、開示を効率化する目的で様々な実施形態においてグループ分けされていることが分かる。この開示方法は、請求項に記載された実施形態が、各請求項に明示的に列挙されたものよりも多くの特徴を有するという意図を反映するものと解釈されるべきではない。むしろ、以下の請求項が反映するように、発明の主題は、単一の開示された実施形態の全ての特徴未満にある。したがって、以下の請求項は、これにより発明を実施するための形態に組み込まれ、各請求項は、別々に請求された主題として独立している。

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図7A】

【図7B】

【図8A】

【図8B】

【図9A】

【図9B】

【図10A】

【図10B】

【図11】

【図12A】

【図12B】

【図13A】

【図13B】

【図14A】

【図14B】

【図15A】

【図15B】

【図16A】

【図16B】

【図17A】

【図17B】

【図18A】

【図18B】

【図19】

【国際調査報告】