特表 2024-546277 構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおけるＰＣＩｅストリームの配分

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-19

(54)【発明の名称】構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおけるＰＣＩｅストリームの配分

(51)【国際特許分類】

   G06F 13/36 20060101AFI20241212BHJP

   G06F 13/42 20060101ALI20241212BHJP

【ＦＩ】

G06F13/36 530B

G06F13/36 310E

G06F13/42 310

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024536026

(86)(22)【出願日】2022-12-23

(85)【翻訳文提出日】2024-07-23

(86)【国際出願番号】 IB2022062739

(87)【国際公開番号】W WO2023126812

(87)【国際公開日】2023-07-06

(31)【優先権主張番号】17/565,912

(32)【優先日】2021-12-30

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】508301087

【氏名又は名称】エーティーアイ・テクノロジーズ・ユーエルシー

【氏名又は名称原語表記】ＡＴＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＵＬＣ

【住所又は居所原語表記】Ｏｎｅ Ｃｏｍｍｅｒｃｅ Ｖａｌｌｅｙ Ｄｒｉｖｅ Ｅａｓｔ， Ｍａｒｋｈａｍ， Ｏｎｔａｒｉｏ， Ｌ３Ｔ ７Ｘ６ Ｃａｎａｄａ

(74)【代理人】

【識別番号】100108833

【弁理士】

【氏名又は名称】早川 裕司

(74)【代理人】

【識別番号】100111615

【弁理士】

【氏名又は名称】佐野 良太

(74)【代理人】

【識別番号】100162156

【弁理士】

【氏名又は名称】村雨 圭介

(72)【発明者】

【氏名】ニッポン ラヴァル

(72)【発明者】

【氏名】フィリップ ン

(72)【発明者】

【氏名】ヤロスワフ マルチェフスキー

(57)【要約】

構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分する方法は、ＰＣＩｅコントローラが、第１のＰＣＩｅデバイスによるリンクを検出することと、ＰＣＩｅコントローラと第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分する方法であって、
ＰＣＩｅコントローラが、第１のＰＣＩｅデバイスによるリンクを検出することと、
前記ＰＣＩｅコントローラと前記第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、を含む、
方法。

【請求項2】

前記１つ以上のＰＣＩｅストリームを配分することは、
前記第１のＰＣＩｅデバイスから、前記第１のＰＣＩｅデバイスに対して要求されたストリームの数と、前記第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、
前記１つ以上のＰＣＩｅストリームは、前記要求されたストリームの数と、前記ＰＣＩｅレーンの数と、に基づいて配分される、
請求項１の方法。

【請求項3】

前記１つ以上のＰＣＩｅストリームは、前記第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される、
請求項１の方法。

【請求項4】

前記ＰＣＩｅコントローラが、第２のＰＣＩｅデバイスによる別のリンクを検出することと、
前記ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを前記第２のＰＣＩｅデバイスに配分することと、を含む、
請求項１の方法。

【請求項5】

前記第２の１つ以上のＰＣＩｅストリームを配分することは、前記第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを前記第１のＰＣＩｅデバイスから前記第２のＰＣＩｅデバイスに再配分することを含む、
請求項４の方法。

【請求項6】

前記第１のＰＣＩｅデバイスの除去を検出することと、
前記第１の１つ以上のＰＣＩｅストリームを解放することと、を含む、
請求項１の方法。

【請求項7】

前記第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分することを含む、
請求項６の方法。

【請求項8】

マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラであって、
第１のＰＣＩｅデバイスによるリンクを検出することと、
前記ＰＣＩｅコントローラと前記第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、
を含むステップを実行するように構成されている、
マルチポートＰＣＩｅコントローラ。

【請求項9】

前記１つ以上のＰＣＩｅストリームを配分することは、
前記第１のＰＣＩｅデバイスから、前記第１のＰＣＩｅデバイスに対して要求されたストリームの数と、前記第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、
前記１つ以上のＰＣＩｅストリームは、前記要求されたストリームの数と、前記ＰＣＩｅレーンの数と、に基づいて配分される、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項10】

前記１つ以上のＰＣＩｅストリームは、前記第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項11】

前記ステップは、
前記マルチポートＰＣＩｅコントローラが、第２のＰＣＩｅデバイスによる別のリンクを検出することと、
前記ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを前記第２のＰＣＩｅデバイスに配分することと、を含む、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項12】

前記第２の１つ以上のＰＣＩｅストリームを配分することは、前記第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを前記第１のＰＣＩｅデバイスから前記第２のＰＣＩｅデバイスに再配分することを含む、
請求項１１のマルチポートＰＣＩｅコントローラ。

【請求項13】

前記ステップは、
前記第１のＰＣＩｅデバイスの除去を検出することと、
前記第１の１つ以上のＰＣＩｅストリームを解放することと、を含む、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項14】

前記ステップは、前記第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分することを含む、
請求項１３のマルチポートＰＣＩｅコントローラ。

【請求項15】

構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための装置であって、
プロセッサと、
前記プロセッサに動作可能に結合されたＰＣＩｅコントローラと、を備え、
前記ＰＣＩｅコントローラは、
第１のＰＣＩｅデバイスによるリンクを検出することと、
前記ＰＣＩｅコントローラと前記第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、
を含むステップを実行するように構成されている、
装置。

【請求項16】

前記１つ以上のＰＣＩｅストリームを配分することは、
前記第１のＰＣＩｅデバイスから、前記第１のＰＣＩｅデバイスに対して要求されたストリームの数と、前記第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、
前記１つ以上のＰＣＩｅストリームは、前記要求されたストリームの数と、前記ＰＣＩｅレーンの数と、に基づいて配分される、
請求項８のＰＣＩｅコントローラ。

【請求項17】

前記１つ以上のＰＣＩｅストリームは、前記第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される、
請求項８のＰＣＩｅコントローラ。

【請求項18】

前記ステップは、
前記ＰＣＩｅコントローラが、第２のＰＣＩｅデバイスによる別のリンクを検出することと、
前記ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを前記第２のＰＣＩｅデバイスに配分することと、を含む、
請求項８のＰＣＩｅコントローラ。

【請求項19】

前記第２の１つ以上のＰＣＩｅストリームを配分することは、前記第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを前記第１のＰＣＩｅデバイスから前記第２のＰＣＩｅデバイスに再配分することを含む、
請求項１１のＰＣＩｅコントローラ。

【請求項20】

前記ステップは、
前記第１のＰＣＩｅデバイスの除去を検出することと、
前記第１の１つ以上のＰＣＩｅストリームを解放することと、を含む、
請求項８のＰＣＩｅコントローラ。

【発明の詳細な説明】

【背景技術】

【0001】

整合性及びデータ暗号化（Integrity and Data Encryption、ＩＤＥ）機能を有するペリフェラルコンポーネントインターフェースエクスプレス（Peripheral Component Interface Express、ＰＣＩｅ）デバイスは、コントローラとの暗号化された通信にＩＤＥストリームを使用する。ＩＤＥストリームは、２つのＰＣＩｅポート間の論理的な暗号化された接続である。ＰＣＩｅコントローラは、典型的には、全ての接続されたデバイスにわたってサポートされ得るストリームの数が制限される。例えば、ＰＣＩｅコントローラは、接続されたデバイスに配分される（割り当てられる）ストリームの所定のプールを実装する。

【図面の簡単な説明】

【0002】

【図1A】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的なペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラのブロック図である。

【図1B】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的なペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラのブロック図である。

【図1C】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的なペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラのブロック図である。

【図2】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的なコンピュータである。

【図3】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的な方法のフローチャートである。

【図4】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための別の例示的な方法のフローチャートである。

【図5】いくつかの実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための別の例示的な方法のフローチャートである。

【発明を実施するための形態】

【0003】

整合性及びデータ暗号化（ＩＤＥ）機能を有するペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）デバイスは、コントローラとの暗号化された通信にＩＤＥストリームを使用する。ＩＤＥストリームは、コントローラ及び周辺デバイス等の２つのＰＣＩｅポート間の論理的な暗号化された接続である。ＰＣＩｅコントローラは、典型的には、全ての接続されたデバイスにわたってサポートされ得るストリームの数が制限される。例えば、ＰＣＩｅコントローラは、接続されたデバイスに配分されるストリームの所定のプールを実装する。

【0004】

その目的で、本明細書は、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための様々な実施形態を明記する。いくつかの実施形態では、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分する（割り当てる）方法は、ＰＣＩｅコントローラによって、第１のＰＣＩｅデバイスによるリンクを検出することを含む。また、本方法は、ＰＣＩｅコントローラと第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することを含む。

【0005】

いくつかの実施形態では、１つ以上のＰＣＩｅストリームを配分することは、第１のＰＣＩｅデバイスから、第１のＰＣＩｅデバイスについての要求されたストリームの数と、第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、１つ以上のＰＣＩｅストリームは、要求されたストリームの数と、ＰＣＩレーンの数と、に基づいて配分される。いくつかの実施形態では、１つ以上のＰＣＩｅストリームは、第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される。いくつかの実施形態では、本方法は、ＰＣＩｅコントローラによって、第２のＰＣＩｅデバイスによる別のリンクを検出することと、第２のＰＣＩｅデバイスに、ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを配分することと、を更に含む。いくつかの実施形態では、第２の１つ以上のＰＣＩｅストリームを配分することは、第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを第１のＰＣＩｅデバイスから第２のＰＣＩｅデバイスに再配分することを含む。いくつかの実施形態では、本方法は、第１のＰＣＩｅデバイスの除去を検出することと、第１の１つ以上のＰＣＩｅストリームを解放することと、を更に含む。いくつかの実施形態では、本方法は、第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分することを更に含む。

【0006】

また、本明細書は、第１のＰＣＩｅデバイスによるリンクを検出することを含むステップを実行するマルチポートＰＣＩコントローラの様々な実施形態について記載する。また、本ステップは、ＰＣＩｅコントローラと第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することを含む。

【0007】

いくつかの実施形態では、１つ以上のＰＣＩｅストリームを配分することは、第１のＰＣＩｅデバイスから、第１のＰＣＩｅデバイスについての要求されたストリームの数と、第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、１つ以上のＰＣＩｅストリームは、要求されたストリームの数と、ＰＣＩレーンの数と、に基づいて配分される。いくつかの実施形態では、１つ以上のＰＣＩｅストリームは、第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される。いくつかの実施形態では、本ステップは、ＰＣＩｅコントローラによって、第２のＰＣＩｅデバイスによる別のリンクを検出することと、第２のＰＣＩｅデバイスに、ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを配分することと、を更に含む。いくつかの実施形態では、第２の１つ以上のＰＣＩｅストリームを配分することは、第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを第１のＰＣＩｅデバイスから第２のＰＣＩｅデバイスに再配分することを含む。いくつかの実施形態では、本ステップは、第１のＰＣＩｅデバイスの除去を検出することと、第１の１つ以上のＰＣＩｅストリームを解放することと、を更に含む。いくつかの実施形態では、本ステップは、第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分することを更に含む。

【0008】

また、本明細書では、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための装置の様々な実施形態について記載される。そのような装置は、プロセッサと、プロセッサに動作可能に結合されたＰＣＩｅコントローラと、を含み、ＰＣＩｅコントローラは、第１のＰＣＩｅデバイスによるリンクを検出することを含むステップを実行するように構成されている。また、本ステップは、ＰＣＩｅコントローラと第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することを含む。

【0009】

いくつかの実施形態では、１つ以上のＰＣＩｅストリームを配分することは、第１のＰＣＩｅデバイスから、第１のＰＣＩｅデバイスについての要求されたストリームの数と、第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、１つ以上のＰＣＩｅストリームは、要求されたストリームの数と、ＰＣＩレーンの数と、に基づいて配分される。いくつかの実施形態では、１つ以上のＰＣＩｅストリームは、第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される。いくつかの実施形態では、本ステップは、ＰＣＩｅコントローラによって、第２のＰＣＩｅデバイスによる別のリンクを検出することと、第２のＰＣＩｅデバイスに、ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを配分することと、を更に含む。いくつかの実施形態では、第２の１つ以上のＰＣＩｅストリームを配分することは、第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを第１のＰＣＩｅデバイスから第２のＰＣＩｅデバイスに再配分することを含む。いくつかの実施形態では、本ステップは、第１のＰＣＩｅデバイスの除去を検出することと、第１の１つ以上のＰＣＩｅストリームを解放することと、を更に含む。

【0010】

以下の開示は、提供される発明の異なる特徴を実装するための多くの異なる実施形態又は例を提供する。本開示を簡略化するために、コンポーネント及び配置の具体例が以下に説明される。もちろん、これらは単なる例であり、限定することを意図するものではない。例えば、以下の説明における第２の特徴部の上方又は上への第１の特徴部の形成は、第１及び第２の特徴部が直接接触して形成される実施形態を含み、また、第１及び第２の特徴部が直接接触しないように、第１の特徴部と第２の特徴部との間に追加の特徴部が形成される実施形態を含む。更に、「下（beneath）」、「下方（below）」、「下部（lower）」、「上方（above）」、「上部（upper）」、「後部（back）」、「前部（front）」、「上部（top）」、「底部（bottom）」等のような空間的に相対的な用語は、本明細書では、図に示されるような、１つの要素又は特徴の別の要素又は特徴に対する関係を説明する記述を容易にするために使用される。同様に、「前面」及び「裏面」又は「上面」及び「裏面」等の用語は、本明細書では、様々なコンポーネントをより容易に識別するために使用され、それらのコンポーネントが、例えば、別のコンポーネントの対向する側にあることを識別する。空間的に相対的な用語は、図に示される向きに加えて、使用又は動作中のデバイスの異なる向きを包含することが意図される。

【0011】

図１Ａは、非限定的な例示的なペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラ１００のブロック図である。例示的なＰＣＩｅコントローラ１００は、モバイルデバイス、パーソナルコンピュータ、周辺ハードウェアコンポーネント、ゲームデバイス、セットトップボックス等を含む様々なコンピューティングデバイスに実装することができる。図１Ａ～図１Ｃに関して明記された説明に加えて、ＰＣＩｅエクスプレスコントローラ１００の機能性は、図３～図５に記載される方法において更に詳細に記載されている。ＰＣＩｅコントローラ１００は、ＰＣＩｅ互換デバイス及びコンポーネントをデバイス又はシステムに結合及び統合することを可能にする。一例として、ＰＣＩｅコントローラ１００は、ＰＣＩｅを使用する周辺コンポーネントをコンピュータ又は他のデバイスに追加することを可能にする。

【0012】

ＰＣＩｅコントローラ１００は、単一のＰＣＩｅポートのためのＰＣＩｅ仕様のトランザクション層及びデータリンク層を実装するのに必要なハードウェアロジックの全てを含む。ＰＣＩｅポートは、ＰＣＩｅリンクの一端でデータを送受信するために使用される。この例では、ＰＣＩｅコントローラ１００は、マルチポートＰＣＩｅコントローラ１００である。マルチポートＰＣＩｅコントローラ１００は、複数のＰＣＩｅポートをサポートするコントローラの実施形態である。いくつかの実施形態では、マルチポートコントローラは、ポート間であるロジックを共有することによって、複数のシングルポートコントローラよりも効率的である。追加的に、いくつかの実施形態では、固定数のＰＨＹレーン（以下で更に詳細に記載されている）が異なる可能なポート構成にマッピングされる様々なリンク細分モードをサポートすることがより効率的である（例えば、１６レーンが、単一×１６ポート又は２×８ポートの何れかとして使用されている）。いくつかの実施形態では、マルチポートコントローラは、共有受信バッファを分割して、単一の１６レーンポート又は２つの８レーンポートの帯域幅を処理することができるのに対して、これは、２つの単一ポートコントローラでは可能でない。

【0013】

ＰＣＩｅコントローラ１００は、１つ以上のソケット１０２を含む。１つ以上のソケット１０２は、１つ以上のＰＣＩｅデバイスをＰＣＩｅコントローラ１００に結合又はリンクするための物理インターフェースである。図１Ａに示されるように、単一のデバイス１０４（例えば、ＰＣＩｅ互換デバイス）が、ソケット１０２を介してＰＣＩｅコントローラ１００に結合されている。デバイス１０４は、コンピュータの周辺コンポーネント、グラフィック処理ユニット（graphics processing unit、ＧＰＵ）等の並列アクセラレータ、又は、理解され得るような他のデバイス等の任意のＰＣＩｅ互換デバイスを含む。

【0014】

デバイス１０４は、１つ以上のレーン１０６を使用してソケット１０２に結合されている。レーン１０６は、２つのエンドポイントの間、この場合ではソケット１０２とデバイス１０４との間、の物理的な導電接続である。ＰＣＩｅで使用される場合、レーン１０６は、２対の導電性ワイヤ又はトレースを含み、１つは、データを送信するために使用され、１つは、データを受信するために使用される。ＰＣＩｅ互換デバイス１０４は、デバイス１０４を接続するために使用されるレーン１０６の数を使用して記述されるか又は特徴付けられる。例えば、ｘ４デバイス１０４（例えば、「４単位（by-four）」デバイス１０４）は、４つのレーン１０６を使用して、ＰＣＩｅコントローラ１００に接続する。したがって、そのようなデバイス１０４は、接続するためにソケット１０２に少なくとも４つの利用可能なレーン１０６を必要とする。

【0015】

いくつかの実施形態では、ソケット１０２は、いくつかの利用可能なレーン１０６（例えば、レーン１０６の接続点）を有する。したがって、ソケット１０２は、使用されるレーン１０６の組み合わせ数がソケット１０２によって提供されるレーン１０６の数以下であるいくつかのデバイス１０４による接続をサポートすることができる。一例として、１６レーン１０６のソケット１０２は、最大１６個のレーン１０６の単一のデバイス１０４、又は、合計１６個のレーン１０６の複数のデバイス（例えば、８単位デバイス１０４及び２つの４単位デバイス１０４）をサポートすることができる。

【0016】

ＰＣＩｅコントローラ１００とデバイス１０４との間で暗号化された通信を実行するために、ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００とデバイス１０４との間に１つ以上の「ストリーム」を確立する。本明細書に記載されように、「ストリーム」は、ＰＣＩｅコントローラ１００とデバイス１０４との間の、論理的に定義され、暗号化された通信経路又はセッションである。いくつかの実施形態では、「ストリーム」は、論理的に暗号化された経路を維持するために、ＰＣＩｅのＩＤＥ機能を使用するＰＣＩｅの整合性及びデータ暗号化（ＩＤＥ）ストリームを含む。ストリームを確立するために、ＰＣＩｅコントローラ１００は、ストリーム構成データ１１０をメモリ１０８に維持する。ストリーム構成データ１１０の各部分は、デバイス１０４と単一のストリームを確立するために、デバイス１０４に提供される必要なデータを含む。一例として、ストリーム構成データ１１０は、デバイス１０４とＰＣＩｅコントローラ１００との間の通信を暗号化又は復号するために使用される１つ以上の鍵（例えば、暗号鍵、復号鍵等）を含む。例えば、ストリーム構成データ１１０の一部は、複数のキーを定義するストリングを含み、各キーは、ストリングのサブストリングに対応する。別の例として、ストリーム構成データ１１０は、デバイス１０４とＰＣＩｅコントローラ１００との間の暗号化された通信セッションを開始するための初期化ベクトルを含む。

【0017】

ＰＣＩｅコントローラ１００は、一定量のストリーム構成データ１１０を維持する。言い換えれば、ストリーム構成データ１１０の各部分が特定のストリームに対応するため、ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００とインターフェースするデバイス１０４に配分されているストリームのコレクション又は「プール（pool）」を維持する。デバイス１０４がＰＣＩコントローラ１００へのストリームをサポートすることができる場合（例えば、デバイス１０４がＰＣＩｅコントローラ１００への暗号化された通信を実行することができる場合）、ＰＣＩｅコントローラ１００は、デバイス１０４に１つ以上のストリームを配分する。当業者は、いくつかの実施形態では、デバイス１０４が、ＰＣＩｅコントローラ１００への複数のストリームを同時に維持することができることを理解するであろう。デバイス１０４にストリームを配分するために、ＰＣＩｅコントローラ１００は、デバイス１０４に配分された各ストリームについて、配分されたストリームに対応するストリーム構成データ１１０の一部を提供する。次いで、デバイス１０４は、配分されたストリームごとにストリーム構成データ１１０を使用するための必要な構成動作を実行する。

【0018】

いくつかの実施形態では、デバイス１０４にストリームを配分することは、デバイス１０４から、デバイス１０４によって要求されたストリームの数を示すデータを受信することを含む。例えば、いくつかの実施形態では、デバイス１０４は、デバイス１０４の様々な動作パラメータを示すデータを構成空間１１２に記憶する。そのようなパラメータは、例えば、デバイス１０４の一意の識別子、デバイス１０４によってサポートされる識別されたプロトコル又はバージョン（例えば、ＰＣＩｅバージョン）、デバイス１０４によって使用されるレーン１０６の数、デバイス１０４によってサポートされるストリームの最大数、接続時にデバイス１０４によって要求されたストリームの数、及び、理解され得るような他のパラメータを含む。

【0019】

したがって、ソケット１０２へのデバイス１０４の接続に応じて、デバイス１０４は、デバイス１０４によって要求されたストリームの数を示すデータを提供する。いくつかの実施形態では、デバイス１０４によって要求されたストリームの数は、デバイス１０４によってサポートされるストリームの最大数に等しい。この場合、ＰＣＩｅコントローラ１００は、利用可能なストリームのプールから、要求されたストリームの示された数以下のいくつかのストリームを配分し、デバイスに、ストリーム構成データ１１０の対応する部分を提供する。ＰＣＩｅコントローラ１００上の利用可能なストリームの数は固定され且つ有限であるため、ＰＣＩｅコントローラ１００は、デバイス１０４が使用することができない、デバイス１０４に不必要に配分された過剰な数のストリームを有することが防止される。

【0020】

いくつかの実施形態では、デバイス１０４に配分されるストリームの数は、デバイス１０４によって使用されるレーン１０６の数に比例するか又はそれに基づく。いくつかの実施形態では、デバイス１０４に配分されるストリームの数は、ＰＣＩｅコントローラ１００によって提供されるレーン１０６の数に対する、デバイス１０４によって使用されるレーン１０６の数に比例する。一例として、ＰＣＩｅコントローラ１００がソケット１０２を介して利用可能な１６個のレーン１０６を有するものとする。ＰＣＩｅコントローラ１００がＰＣＩｅコントローラ１００のストリームのプールに６４個のストリームを有するものとすると、このことは、ＰＣＩｅコントローラ１００が最大６４個の同時ストリームをサポートすることができることを意味する。更に、ストリームが現在配分されていないものとすると、このことは、６４個のストリーム全てが配分に利用可能であることを意味する。１６単位デバイス１０４（例えば、１６個の、レーン１０６のデバイス１０４）がＰＣＩｅコントローラ１００とリンクされている場合、いくつかの実施形態では、デバイス１０４は、デバイス１０４が全ての可能なレーン１０６を使用する際に、６４個全てのストリームを配分される。別の例として、８単位デバイス１０４が取り付けられている場合、デバイス１０４が、サポートされるレーン１０６の半分を使用する際に、３２個のストリームが配分される（例えば、ストリームのプールの半分）。

【0021】

デバイス１０４がＰＣＩｅコントローラ１００に既知である、ある最大数のストリームをサポートする場合、いくつかの実施形態では、配分されるストリームの数が、サポートされるストリームの最大数によって制限されることを当業者は理解するであろう。上記の例を続けると、サポートされるストリームの最大数が３２である１６単位デバイス１０４がＰＣＩｅコントローラ１００に結合されるものとする。使用されるレーン１０６の数に比例する６４個のストリーム全てをデバイス１０４に配分する代わりに、デバイス１０４に、サポートされる最大３２個のストリームが代わりに配分される。更なる例として、最大１６個のストリームを有する８単位デバイス１０４がＰＣＩコントローラ１００に結合される場合、比例する３２個のストリームの代わりに、最大１６個のストリームが配分される。

【0022】

いくつかの実施形態では、デバイス１０４に配分されるストリームの数は、ＰＣＩコントローラ１００に結合された他のデバイスに結合された他のデバイス１０４に対する、デバイス１０４によって使用されるレーン１０６の数に比例するか又はそれに基づく。例えば、１６個のレーン１０６をサポートし且つ６４個のストリームのプールを有するＰＣＩｅコントローラ１００に８単位デバイス１０４が結合されるものとする。使用されているＰＣＩｅコントローラ１００の８つのレーン１０６の全てがデバイス１０４によって使用されているため、８単位デバイス１０４には、６４個のストリーム全てが配分される。８単位デバイス１０４が２つの４単位デバイス１０４とともにＰＣＩｅコントローラ１００に結合される場合、８単位デバイス１０４（レーン１０６の半分を使用する）には、３２個のストリーム（ストリームの半分）が配分される一方、４単位デバイス１０４（各々がレーン１０６の４分の１を使用する）の各々には、１６個のストリーム（各々、ストリームの４分の１）が配分される。

【0023】

いくつかの実施形態では、ストリームのプールが、順序付けられた様式又は構造化された様式で記憶される場合、デバイス１０４に配分されたストリームは、少なくとも部分的に、ストリームのプールの連続部分として配分される。例えば、いくつかの実施形態では、ストリームは、ストリームのプールの連続部分として優先的に配分される。

【0024】

ＰＣＩｅコントローラ１００は、追加のデバイスがＰＣＩｅコントローラ１００に結合されるか又はＰＣＩｅコントローラ１００から除去される際に、ストリームを動的に配分及び再配分することができる。図１Ｂの例に移ると、デバイス１０４を結合し、且つ、ストリームのプールのある部分をデバイス１０４、デバイス１１４及び１２４に配分した後に、それぞれの構成空間１２２及び１３２を有する各々が、ＰＣＩｅコントローラ１００に結合されるものとする。この例では、ＰＣＩｅコントローラ１００が１６個のレーン１０６をサポートし且つ６４個のストリームのプールを有し、デバイス１０４が８個のレーン１０６（例えば、８単位デバイス１０４）を使用し、デバイス１１４、１２４が各々４個のレーン１０６を使用するものとする。

【0025】

デバイス１１４、１２４の接続を検出することに応じて、ＰＣＩｅコントローラ１００は、各デバイス１１４、１２４にストリームのプールのある部分を配分する。例えば、デバイス１０４が、デバイス１０４によって使用されるレーン１０６の数（例えば、半分）に対する比例配分として、６４個のストリームのうち３２個が配分されるものとする。いくつかの実施形態では、デバイス１１４及びデバイス１２４の各々には、それらの各々が各々４つのレーン１０６を使用することに比例して、残りの３２個のストリームのうち１６個が配分される。

【0026】

別の例として、デバイス１０４が、（例えば、配分時にＰＣＩｅコントローラ１００に結合された唯一のデバイスであることによって）６４個の利用可能なストリーム全てが配分されたものとする。そのような例では、デバイス１０４に配分されたストリームのある部分は、デバイス１１４、１２４に再配分されなければならない。言い換えれば、デバイス１０４に配分されたストリームのある部分は、デバイス１１４、１２４への再配分に利用可能となるように解放される。

【0027】

いくつかの実施形態では、デバイス１０４に配分されたストリームの再配分は、デバイス１０４への接続を論理的に切断することを含む。例えば、デバイス１０４とＰＣＩｅコントローラ１００との間の全ての既存の通信セッションが終了される。いくつかの実施形態では、デバイス１０４は、ストリーム配分プロセスを再初期化するために、リセット又は再始動される。他の実施形態では、デバイス１０４は、ストリームの新しい配分が提供されるまで、１つ以上のストリーム又は潜在的に全てのストリームの使用を終了するためのコマンド又は信号が提供される。次いで、ＰＣＩｅコントローラ１００は、各デバイス１１４、１２４にストリームを配分する。例えば、いくつかの実施形態では、ＰＣＩｅコントローラ１００は、デバイス１１４、１２４に、配分されたストリームに対応するストリーム構成データ１１０を提供する。デバイス１０４への接続が再開され、デバイス１０４へのストリームの新しい配分を必要とする実施形態では、ＰＣＩｅコントローラ１００は、ストリームの新しい配分に対応するストリーム構成データ１１０を提供する。言い換えれば、いくつかの実施形態では、デバイス１０４に配分されたストリームの一部が配分されたままである一方、ストリームの別の部分がデバイス１１４、１２４に再配分され、他の実施形態では、デバイス１０４に配分された全てのストリームが（例えば、再開されたリンク又はデバイス１０４の再始動により）効果的に解放され、デバイス１０４、１１４、１２４へのストリームの新しい配分が実行される。

【0028】

デバイスがＰＣＩｅコントローラ１００から除去される際、それらのそれぞれの配分されたストリームが解放される。次いで、そのような解放されたストリームは、他のデバイスに再配分されるか、又は、別のデバイスが接続される場合に使用するために未配分のままである。図１Ｂの例を続けると、図１Ｃに移り、デバイス１２４がＰＣＩｅコントローラ１００から切断されたものとする。更に、デバイス１２４の除去前に、デバイス１０４には３２個のストリームが配分され、デバイス１１４、１２４の各々には１６個のストリームが配分されていたものとする。いくつかの実施形態では、デバイス１２４の除去後、デバイス１２４に配分された１６個のストリームは、これらのストリームの何れかが今後の別のデバイスへの配分に利用可能となるように、利用可能なストリームのプールに効果的に戻される。いくつかの実施形態では、デバイス１２４に以前に配分されたこれらのストリームのうち１つ以上は、デバイス１０４又はデバイス１２４に再配分される。

【0029】

当業者は、本明細書に記載された手法が、ＰＣＩｅデバイスへのストリームをＰＣＩｅコントローラに動的に配分するのを可能にすることを理解するであろう。そのような動的な配分は、動作中にデバイスを追加及び除去すること、並びに、相応にストリームを配分することを可能にする。したがって、デバイスが追加される際に、ストリームは、利用可能なストリームのプールから配分されるか、既に結合されたデバイスに配分されたストリームから再配分されるか、又は、それらの組み合わせである。デバイスが除去される際、それらの配分されたストリームが解放される。解放されたストリームは、後で使用するためにストリームのプールに追加し戻されるか、未だ接続されているデバイスに再配分されるか、又は、その両方である。

【0030】

いくつかの実施形態では、図１のＰＣＩｅコントローラ１００は、コンピュータ２００に実装される。コンピュータ２００は、少なくとも１つのプロセッサ２０２を含む。少なくとも１つのプロセッサ２０２に加えて、図２のコンピュータ２００は、高速メモリバス２０６及びバスアダプタ２０８を介してプロセッサ２０２に、及び、コンピュータ２００の他のコンポーネントに接続されているランダムアクセスメモリ（random access memory、ＲＡＭ）２０４を含む。ＲＡＭ２０４には、オペレーティングシステム２１０が記憶されている。図２の例におけるオペレーティングシステム２１０は、ＲＡＭ２０４内に示されているが、そのようなソフトウェアの多くのコンポーネントは、典型的には、例えば、ディスクドライブ等のデータストレージ２１２上等の不揮発性メモリにも記憶される。

【0031】

図２のコンピュータ２００は、拡張バス２１８及びバスアダプタ２０８を介してプロセッサ２０２及びコンピュータ２００の他のコンポーネントに結合されたディスクドライブアダプタ２１６を含む。ディスクドライブアダプタ２１６は、不揮発性データストレージを、データストレージ２１２の形態でコンピュータ２００に接続する。そのようなディスクドライブアダプタとしては、インテグレーテドドライブエレクトロニクス（Integrated Drive Electronics、「ＩＤＥ」）アダプタ、スモールコンピュータシステムインターフェース（Small Computer System Interface、「ＳＣＳＩ」）アダプタ、及び、当業者が着想する他のアダプタが挙げられる。いくつかの実施形態では、不揮発性コンピュータメモリは、当業者が着想するように、光ディスクドライブ、電気的消去可能プログラマブル読み取り専用メモリ（electrically erasable programmable read-only memory、いわゆる「ＥＥＰＲＯＭ」又は「フラッシュ」メモリ）、ＲＡＭドライブ等として実装される。

【0032】

図２の例示的なコンピュータ２００は、１つ以上の入出力（input/output、「Ｉ／Ｏ」）アダプタ２２０を含む。Ｉ／Ｏアダプタは、例えば、コンピュータディスプレイスクリーン等のディスプレイデバイスへの出力、並びに、キーボード及びマウス等のユーザ入力デバイス２２２からのユーザ入力を制御するためのソフトウェアドライバ及びコンピュータハードウェアを通して、ユーザ指向入力／出力を実現する。図２の例示的なコンピュータ２００は、ディスプレイスクリーン又はコンピュータモニタ等のディスプレイデバイス２２６へのグラフィック出力のために特別に設計されたＩ／Ｏアダプタの一例であるビデオアダプタ２２４を含む。ビデオアダプタ２２４は、高速ビデオバス２２８、バスアダプタ２０８、及び、同じく高速バスであるフロントサイドバス２３０を介してプロセッサ２０２に接続される。

【0033】

図２の例示的なコンピュータ２００は、他のコンピュータとのデータ通信及びデータ通信ネットワークとのデータ通信のための通信アダプタ２３２を含む。そのようなデータ通信は、ＲＳ－２３２接続を通して、ユニバーサルシリアルバス（Universal Serial Bus、「ＵＳＢ」）等の外部バスを通して、ＩＰデータ通信ネットワーク等のデータ通信ネットワークを通して、及び／又は、当業者が着想する他の方式で、シリアルに行われる。通信アダプタ２３２は、あるコンピュータが別のコンピュータに直接的に又はデータ通信ネットワークを介してデータ通信を送信する、ハードウェアレベルのデータ通信を実現する。そのような通信アダプタ２３２としては、有線ダイヤルアップ通信用のモデム、有線データ通信用のイーサネット（登録商標）（ＩＥＥＥ８０２．３）アダプタ、及び、無線データ通信用の８０２．１１アダプタが挙げられる。

【0034】

図１Ａ～図１Ｃに関する構成可能マルチポートＰＣＩｅコントローラにおいてペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）ストリームを配分するために記載される手法は、図３～図５のフローチャートにおける方法としても記載される。したがって、更なる説明のために、図３は、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための例示的な方法を示すフローチャートを明記している。図３の方法は、例えば、ＰＣＩｅコントローラ１００で実施される。図３の方法は、第１のＰＣＩｅデバイス１０４によってリンクを検出すること３０２を含む。いくつかの実施形態では、リンクを検出すること３０２は、ＰＣＩｅコントローラ１００が動作可能に結合されたバックプレーンコンポーネントからリンクの指標を受信することを含む。いくつかの実施形態では、ＰＣＩｅコントローラ１００は、基本入出力システム（Basic Input/Output System、ＢＩＯＳ）からリンクの指標を受信する。一例として、ＰＣＩｅコントローラ１００は、デバイス１０４が始動時にＰＣＩｅコントローラ１００に結合されるシステム始動中に、ＢＩＯＳから指標を受信する。他の実施形態では、ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００を含むデバイスがアクティブである間に第１のＰＣＩｅデバイス１０４が（例えばソケット１０２を介して）ＰＣＩｅコントローラ１００に結合されることに応じて、第１のＰＣＩｅデバイス１０４によるリンクを検出する。

【0035】

また、図３の方法は、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを（例えば、第１のＰＣＩｅデバイス１０４に）配分すること３０４を含む。上記に明記されたように、「ストリーム」は、ＰＣＩｅコントローラ１００とデバイス１０４との間の論理的に定義され、暗号化された通信経路又はセッションである。ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００によって使用可能なストリームの「プール」を具現化するストリーム構成データ１１０をメモリ１０８（例えば、読み出し専用メモリ（read-only memory、ＲＯＭ）又は何らかの他のタイプのメモリ）に維持する。ストリーム構成データ１１０の各部分は、デバイス１０４と単一のストリームを確立するために、デバイス１０４に提供される必要なデータを含む。一例として、ストリーム構成データ１１０は、デバイス１０４とＰＣＩｅコントローラ１００との間の通信を暗号化又は復号するために使用される１つ以上の鍵（例えば、暗号鍵、復号鍵等）を含む。例えば、ストリーム構成データ１１０の一部は、複数のキーを定義するストリングを含み、各キーは、ストリングのサブストリングに対応する。別の例として、ストリーム構成データ１１０は、デバイス１０４とＰＣＩｅコントローラ１００との間の暗号化された通信セッションを開始するための初期化ベクトルを含む。

【0036】

ＰＣＩｅコントローラ１００は、一定量のストリーム構成データ１１０を維持する。言い換えれば、ストリーム構成データ１１０の各部分が特定のストリームに対応するため、ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００とインターフェースするデバイス１０４への配分に利用可能なストリームのコレクション又は「プール」を維持する。デバイス１０４がＰＣＩコントローラ１００へのストリームをサポートすることができる場合（例えば、デバイス１０４がＰＣＩｅコントローラ１００への暗号化された通信を実行することができる場合）、ＰＣＩｅコントローラ１００は、デバイス１０４に１つ以上のストリームを配分する。次いで、特定のデバイス１０４に配分されたストリームが、特定のデバイス１０４に配分されている間に別のデバイス１０４に配分することができないという点で、ストリームのプールから効果的に「除去」される。当業者は、いくつかの実施形態では、デバイス１０４が、ＰＣＩｅコントローラ１００への複数のストリームを同時に維持することができることを理解するであろう。デバイス１０４にストリームを配分するために、ＰＣＩｅコントローラ１００は、デバイス１０４に配分された各ストリームについて、配分されたストリームに対応するストリーム構成データ１１０の一部を提供する。次いで、デバイス１０４は、配分されたストリームごとにストリーム構成データ１１０を使用するための必要な構成動作を実行する。

【0037】

いくつかの実施形態では、デバイス１０４に配分されたストリームの数は、デバイス１０４によって使用されるレーン１０６の数に比例するか又はそれに基づく。いくつかの実施形態では、デバイス１０４に配分されるストリームの数は、ＰＣＩｅコントローラ１００によって提供されるレーン１０６の数に対する、デバイス１０４によって使用されるレーン１０６の数に比例する。一例として、ＰＣＩｅコントローラ１００がソケット１０２を介して利用可能な１６個のレーン１０６を有するものとする。ＰＣＩｅコントローラ１００がそのストリームのプールに１２８個のストリームを有するものとすると、このことは、ＰＣＩｅコントローラ１００が最大１２８個の同時ストリームをサポートすることができることを意味する。更に、ストリームが現在配分されていないものとすると、このことは、１２８個のストリーム全てが配分に利用可能であることを意味する。１６単位デバイス１０４（例えば、１６個の、レーン１０６のデバイス１０４）がＰＣＩｅコントローラ１００とリンクされている場合、いくつかの実施形態では、デバイス１０４は、デバイス１０４が全ての可能なレーン１０６を使用する際に、１２８個全てのストリームを配分される。別の例として、８単位デバイス１０４が取り付けられている場合、デバイス１０４が、サポートされるレーン１０６の半分を使用する際に、６４個のストリームが配分される（例えば、ストリームのプールの半分）。

【0038】

デバイス１０４がＰＣＩｅコントローラ１００に既知である、ある最大数のストリームをサポートする場合、いくつかの実施形態では、配分されるストリームの数が、サポートされるストリームの最大数によって制限されることを当業者は理解するであろう。上記の例を続けると、サポートされるストリームの最大数が３２である１６単位デバイス１０４がＰＣＩｅコントローラ１００に結合されるものとする。使用されるレーン１０６の数に比例する１２８個のストリーム全てをデバイス１０４に配分する代わりに、デバイス１０４に、サポートされる最大３２個のストリームが代わりに配分される。更なる例として、最大１６個のストリームを有する８単位デバイス１０４がＰＣＩコントローラ１００に結合される場合、比例する６４個のストリームの代わりに、最大１６個のストリームが配分される。

【0039】

いくつかの実施形態では、デバイス１０４に配分されるストリームの数は、ＰＣＩコントローラ１００に結合された他のデバイスに結合された他のデバイス１０４に対する、デバイス１０４によって使用されるレーン１０６の数に比例するか又はそれに基づく。例えば、１６個のレーン１０６をサポートし且つ１２８個のストリームのプールを有するＰＣＩｅコントローラ１００に８単位デバイス１０４が結合されるものとする。使用されているＰＣＩｅコントローラ１００の８つのレーン１０６の全てがデバイス１０４によって使用されているため、８単位デバイス１０４には、１２８個のストリーム全てが配分される。８単位デバイス１０４が２つの４単位デバイス１０４とともにＰＣＩｅコントローラ１００に結合される場合、８単位デバイス１０４（レーン１０６の半分を使用する）には６４個のストリーム（ストリームの半分）が配分される一方、４単位デバイス１０４（各々がレーン１０６の４分の１を使用する）の各々には３２個のストリーム（各々、ストリームの４分の１）が配分される。

【0040】

別の例として、８単位デバイス１０４が最初にＰＣＩｅコントローラ１００に結合された唯一のデバイスであり、それによって、１２８個のストリーム全てが配分されるものとする。更に、２つの４単位デバイス１０４が続いて接続されるものとする。いくつかの実施形態では、２つの４単位デバイス１０４を接続することに応じて、８単位デバイス１０４に配分された６４個のストリームが解放され、次いで、２つの４単位デバイス１０４に再配分される。したがって、ストリームの比例分配は、以前に配分されたストリームの再配分を通じて維持される。

【0041】

いくつかの実施形態では、第１の１つ以上のＰＣＩｅストリームを配分すること３０４は、第１のＰＣＩｅデバイス１０４から、第１のＰＣＩｅデバイス１０４についての要求されたストリームの数と、第１のＰＣＩｅデバイス１０４によって使用されるＰＣＩｅレーン１０６の数と、を示すデータを受信すること３０６を含む。例えば、いくつかの実施形態では、デバイス１０４は、例えば、デバイス１０４の一意の識別子、デバイス１０４によってサポートされる識別されたプロトコル又はバージョン（例えば、ＰＣＩｅバージョン）、デバイス１０４によって使用されるレーン１０６の数、デバイス１０４によってサポートされるストリームの最大数、接続時に要求されたストリームの数、及び、理解され得る他のパラメータを含む様々な動作パラメータを示すデータを構成空間１１２に記憶する。

【0042】

したがって、デバイス１０４がソケット１０２に接続されることに応じて、デバイス１０４は、デバイス１０４によってサポートされる要求されたストリームの数と、デバイス１０４によって使用されるレーン１０６の数と、を示すデータをＰＣＩｅコントローラ１００に提供する。次いで、ＰＣＩｅコントローラ１００は、利用可能なストリームのプールから、サポートされるストリームの要求された数以下のいくつかのストリームを配分し、デバイスに、ストリーム構成データ１１０の対応する部分を提供する。ＰＣＩｅコントローラ１００上の利用可能なストリームの数は固定され且つ有限であるため、ＰＣＩｅコントローラ１００は、デバイス１０４が使用することができない、デバイス１０４に不必要に配分された過剰な数のストリームを有することが防止される。

【0043】

更なる説明のために、図４は、本開示の実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための別の例示的な方法を示すフローチャートを明記している。図４の方法は、第１のＰＣＩｅデバイス１０４によるリンクを検出すること３０２と、第１のＰＣＩｅデバイスから、第１のＰＣＩｅデバイス１０４についての要求されたストリームの数と、第１のＰＣＩｅデバイス１０４によって使用されるＰＣＩｅレーン１０６の数と、を示すデータを受信すること３０６によって、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分すること３０４と、を含むという点で、図３の方法と同様である。

【0044】

図４の方法は、第２のＰＣＩｅデバイス１１４による別のリンクを検出すること４０２を含むという点で、図３とは異なる。いくつかの実施形態では、他のリンクを検出すること４０２は、ＰＣＩｅコントローラ１００によるソケット１０２への物理的接続を検出することを含む。いくつかの実施形態では、他のリンクを検出すること４０２は、ＰＣＩｅコントローラ１００によって、バックプレーンコンポーネントから信号又は他の指標を受信することを含む。

【0045】

また、図４の方法は、第２のＰＣＩｅデバイス１１４に、ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを配分すること４０４を含む。いくつかの実施形態では、デバイス１１４に配分された第２の１つ以上のＰＣＩｅストリームは、別のデバイス（例えば、第１のＰＣＩｅデバイス１０４）に以前に配分されていない１つ以上のストリームを含む。

【0046】

いくつかの実施形態では、第２の１つ以上のＰＣＩｅストリームを配分すること４０４は、第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを第１のＰＣＩｅデバイス１０４から第２のＰＣＩｅデバイス１１４に再配分すること４０６を含む。例えば、いくつかの実施形態では、第２のＰＣＩｅデバイス１１４は、ストリームのプールに未配分のストリームが残っていない場合に接続される。別の例として、いくつかの実施形態では、ＰＣＩｅコントローラ１００は、第２のＰＣＩｅデバイス１１４がストリームのプールにおける利用可能なストリームの数よりも大きいいくつかのストリームを配分されるべきであると判定する。したがって、いくつかの実施形態では、第１のＰＣＩｅデバイス１０４に配分されたストリームのうち１つ以上が、第１のＰＣＩｅデバイス１０４から第２のＰＣＩｅデバイス１０４に再配分される。

【0047】

例えば、いくつかの実施形態では、ＰＣＩｅコントローラ１００は、ストリームのうち１つ以上が再配分されるべきであるというコマンド又は信号を第１のＰＣＩｅデバイス１０４に提供する。これに応じて、第１のＰＣＩｅデバイス１０４は、再配分されたストリームの使用を停止し、他の配分されたストリームを使用し続ける。次いで、ＰＣＩｅコントローラ１００は、ＰＣＩｅコントローラ１００と第２のＰＣＩｅデバイス１１４との間にストリームを確立するために、再配分されたストリームについてのストリーム構成データ１１０を第２のＰＣＩｅデバイス１１４に提供する。他の実施形態では、ＰＣＩｅコントローラ１００は、第１のＰＣＩｅデバイス１０４を再始動するか、又は、ＰＣＩｅコントローラ１００と第１のＰＣＩｅデバイス１０４との間のリンクを別様に終了及び再始動し、第１のＰＣＩｅデバイス１０４に以前に配分された全てのストリームを効果的に解放する。次いで、第１のＰＣＩデバイス１０４は、ＰＣＩｅコントローラ１００によってストリームのプールの新しいサブセットを配分される。

【0048】

更なる説明のために、図５は、本開示の実施形態による、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための別の例示的な方法を示すフローチャートを明記している。図５の方法は、第１のＰＣＩｅデバイス１０４によるリンクを検出すること３０２と、第１のＰＣＩｅデバイスから、第１のＰＣＩｅデバイス１０４についての要求されたストリームの数と、第１のＰＣＩｅデバイス１０４によって使用されるＰＣＩｅレーン１０６の数と、を示すデータを受信すること３０６によって、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分すること３０４と、を含むという点で、図３の方法と同様である。

【0049】

図５の方法は、第１のＰＣＩｅデバイス１０４の除去を検出すること５０２を含むという点で、図３とは異なる。いくつかの実施形態では、除去を検出すること５０２は、ソケット１０２への物理的接続が存在しなくなったことを検出することを含む。いくつかの実施形態では、除去を検出すること５０２は、ＰＣＩｅコントローラ１００によって、バックプレーンコンポーネントから信号又は他の指標を受信することを含む。

【0050】

また、図５の方法は、第１の１つ以上のＰＣＩｅストリームを解放すること５０４を含む。第１の１つ以上のＰＣＩｅストリームを解放すること５０４は、第１の１つ以上のＰＣＩｅストリームが配分されなくなり、したがって、他のデバイス（例えば、現在接続されているデバイス、又は、後に接続されるデバイス）に配分することができるという指標をＰＣＩｅコントローラ１００に記憶することを含む。例えば、解放されたストリームについてのストリーム構成データ１１０に関連付けられたテーブル又は他のデータ構造は、解放されたストリームが配分に利用可能であることを示すように更新される。

【0051】

いくつかの実施形態では、１つ以上の他のデバイス（例えば、デバイス１１４、１２４）がＰＣＩｅコントローラ１００に結合されている場合、第１の１つ以上のＰＣＩｅストリームを解放すること５０４は、第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分すること５０６を含む。例えば、いくつかの実施形態では、ＰＣＩｅコントローラ１００は、再配分されたストリームについてのストリーム構成データ１１０を別のデバイス１１４、１２４に提供し、それによって、デバイス１１４、１２４がＰＣＩｅコントローラ１００への別の暗号化されたストリームを確立することを可能にする。他の実施形態では、他のデバイスへのリンク又は接続が再開され、ＰＣＩｅコントローラ１００に接続された全てのデバイスへのストリームの新しい配分を強制する。したがって、以前に配分されたストリームは、接続されたデバイス間でのストリームの新しい完全な再配分によって再配分される。

【0052】

上述された説明を考慮して、読者は、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分することの利益が、ＰＣＩｅデバイスに対するＰＣＩｅストリームの動的な配分及び再配分によるコンピューティングシステムの性能の改善を含むことを認識するであろう。

【0053】

本開示の例示的な実施形態は、主に、構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分するための完全に機能的なコンピュータシステムのコンテキストで記載される。しかしながら、当業者は、本開示が、任意の好適なデータ処理システムとともに使用するためにコンピュータ可読記憶媒体に配置されたコンピュータプログラム製品に具現化され得ることを認識するであろう。そのようなコンピュータ可読記憶媒体は、磁気媒体、光学媒体又は他の好適な媒体を含む、機械可読情報のための任意の記憶媒体であり得る。そのような媒体の例としては、ハードドライブ又はディスケット内の磁気ディスク、光学ドライブのためのコンパクトディスク、磁気テープ、及び、当業者に着想されるような他のものを含む。当業者であれば、好適なプログラミング手段を有する任意のコンピュータシステムが、コンピュータプログラム製品で具現化された本開示の方法のステップを実行することが可能であろうことを直ちに認識するであろう。当業者は、本明細書に記載の例示的な実施形態のいくつかがコンピュータハードウェア上でインストール及び実行されるソフトウェアに向けられているが、それにもかかわらず、ファームウェアとして又はハードウェアとして実装される代替的な実施形態が本開示の範囲に十分に含まれることも認識するであろう。

【0054】

本開示は、システム、方法及び／又はコンピュータプログラム製品とすることができる。コンピュータプログラム製品は、プロセッサに本開示の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体を含むことができる。

【0055】

コンピュータ可読記憶媒体は、命令実行デバイスによって使用するための命令を保持及び記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、又は、これらの任意の好適な組み合わせであり得るが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、以下を含む。ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（erasable programmable read-only memory、ＥＰＲＯＭ若しくはフラッシュメモリ）、静的ランダムアクセスメモリ（static random access memory、ＳＲＡＭ）、携帯型コンパクトディスク専用メモリ（compact disc read-only memory、ＣＤ－ＲＯＭ）、デジタル多用途デバイス（digital versatile disk、ＤＶＤ）、メモリスティック、フロッピー（登録商標）ディスク、パンチカード又はその上に記録された命令を有する溝内の隆起構造等の機械的にコード化されたデバイス、及び、これらの任意の好適な組み合わせ。本明細書で使用される場合、コンピュータ可読記憶媒体は、電波若しくは他の自由に伝播する電磁波等、導波管若しくは他の伝送媒体（例えば、光ファイバケーブルを通過する光パルス）を通って伝播する電磁波、又は、ワイヤを通って伝送される電気信号等の一時的な信号それ自体であると解釈されるべきではない。

【0056】

本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、又は、ネットワーク（例えば、インターネット、ローカルエリアネットワーク、広域ネットワーク及び／若しくは無線ネットワーク）を介して外部コンピュータ若しくは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータ及び／又はエッジサーバを含むことができる。各コンピューティング／処理デバイス内のネットワークアダプタカード又はネットワークインターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶するために伝送する。

【0057】

本開示の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（instruction-set-architecture、ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、又は、Ｓｍａｌｌｔａｌｋ、Ｃ等のオブジェクト配向プログラミング言語、並びに、「Ｃ」プログラミング言語又は同様のプログラミング言語等の従来の手続きプログラミング言語を含む１つ以上のプログラミング言語の任意の組み合わせで書き込まれたソースコード又はオブジェクトコードの何れかとすることができる。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、スタンドアロンソフトウェアパッケージとして、ユーザのコンピュータ上で部分的に、リモートコンピュータ上で部分的に、又はリモートコンピュータ若しくはサーバ上で完全に実行することができる。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（local area network、ＬＡＮ）若しくは広域ネットワーク（wide area network、ＷＡＮ）を含む任意のタイプのネットワークを通してユーザのコンピュータに接続することができるか、又は、外部コンピュータ（例えば、インターネットサービスプロバイダを使用するインターネットを介して）に接続することができる。いくつかの実施形態では、例えば、プログラマブルロジック回路、フィールドプログラマブルゲートアレイ（field-programmable gate array、ＦＰＧＡ）又はプログラマブルロジックアレイ（programmable logic array、ＰＬＡ）を含む電子回路は、本開示の態様を実施するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路を個別化することによって、コンピュータ可読プログラム命令を実行することができる。

【0058】

本開示の態様は、本開示の実施形態による方法、装置（システム）及びコンピュータプログラム製品のフローチャート及び／又はブロック図を参照して本明細書に記載されている。フローチャート及び／又はブロック図の各ブロック、並びに、フローチャート及び／又はブロック図におけるブロックの組み合わせは、コンピュータ可読プログラム命令によって実現することができることが理解されよう。

【0059】

これらのコンピュータ可読プログラム命令は、コンピュータ又は他のプログラマブルデータ処理装置のプロセッサを介して実行される命令が、フローチャート及び／又はブロック図のブロックで指定された機能／行為を実施するための手段を生成するような機械を製造するように、汎用コンピュータ、専用コンピュータ又は他のプログラマブルデータ処理装置のプロセッサに提供することができる。また、これらのコンピュータ可読プログラム命令は、命令が記憶されているコンピュータ可読記憶媒体が、フローチャート及び／又はブロック図のブロックで指定された機能／行為の態様を実行する命令を含む製造物品を含むように、コンピュータ、プログラマブルデータ処理装置及び／又は他のデバイスに特定の態様で機能するように指示することができる、コンピュータ可読記憶媒体に記憶することができる。

【0060】

また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブルデータ処理装置又は他のデバイスにロードされ、コンピュータ、他のプログラマブル装置又は他のデバイス上で実行される命令がフローチャート及び／又はブロック図のブロックで指定された機能／行為を実行するようにコンピュータによって実行されるプロセスを生成するために、コンピュータ、他のプログラマブル装置又は他のデバイス上で一連の動作ステップを行わせることができる。

【0061】

図中のフローチャート及びブロック図は、本開示の様々な実施形態によるシステム、方法及びコンピュータプログラム製品の可能な実施形態のアーキテクチャ、機能及び動作を示す。これに関して、フローチャート又はブロック図の各ブロックは、指定された論理機能を実装するための１つ以上の実行可能命令を含む、命令のモジュール、セグメント又は部分を表すことができる。いくつかの代替的な実施形態では、ブロックに記載されている機能は、図に記載された順序から外れて発生する可能性がある。例えば、連続して示される２つのブロックは、実際には実質的に同時に実行されてもよく、又は、ブロックは、関与する機能に応じて、逆の順序で実行されてもよい。ブロック図及び／又はフロー図の各ブロック、並びに、ブロック図及び／又はフロー図におけるブロックの組み合わせは、指定された機能若しくは行為を行うか、又は、専用ハードウェアとコンピュータ命令との組み合わせを実行する、専用ハードウェアベースのシステムによって実行することができることにも留意されたい。

【0062】

本開示の様々な実施形態において修正及び変更を行うことができることは、上述した記載から理解されるであろう。本明細書における記載は、例示のみを目的としており、限定的な意味で解釈されるべきではない。本開示の範囲は、以下の特許請求の範囲の文言によってのみ限定される。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【手続補正書】

【提出日】2024-08-16

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

構成可能マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラにおいてＰＣＩｅストリームを配分する方法であって、
ＰＣＩｅコントローラが、第１のＰＣＩｅデバイスによるリンクを検出することと、
前記ＰＣＩｅコントローラと前記第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、を含む、
方法。

【請求項2】

前記１つ以上のＰＣＩｅストリームを配分することは、
前記第１のＰＣＩｅデバイスから、前記第１のＰＣＩｅデバイスに対して要求されたストリームの数と、前記第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、
前記１つ以上のＰＣＩｅストリームは、前記要求されたストリームの数と、前記ＰＣＩｅレーンの数と、に基づいて配分される、
請求項１の方法。

【請求項3】

前記１つ以上のＰＣＩｅストリームは、前記第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される、
請求項１の方法。

【請求項4】

前記ＰＣＩｅコントローラが、第２のＰＣＩｅデバイスによる別のリンクを検出することと、
前記ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを前記第２のＰＣＩｅデバイスに配分することと、を含む、
請求項１の方法。

【請求項5】

前記第２の１つ以上のＰＣＩｅストリームを配分することは、前記第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを前記第１のＰＣＩｅデバイスから前記第２のＰＣＩｅデバイスに再配分することを含む、
請求項４の方法。

【請求項6】

前記第１のＰＣＩｅデバイスの除去を検出することと、
前記第１の１つ以上のＰＣＩｅストリームを解放することと、を含む、
請求項１の方法。

【請求項7】

前記第１の１つ以上のＰＣＩｅストリームのうち１つ以上を１つ以上の他のＰＣＩｅデバイスに再配分することを含む、
請求項６の方法。

【請求項8】

マルチポートペリフェラルコンポーネントインターフェースエクスプレス（ＰＣＩｅ）コントローラであって、
第１のＰＣＩｅデバイスによるリンクを検出することと、
前記ＰＣＩｅコントローラと前記第１のＰＣＩｅデバイスとの間のリンクについて、ＰＣＩｅストリームのプールから第１の１つ以上のＰＣＩｅストリームを配分することと、
を行うように構成されている、
マルチポートＰＣＩｅコントローラ。

【請求項9】

前記１つ以上のＰＣＩｅストリームを配分することは、
前記第１のＰＣＩｅデバイスから、前記第１のＰＣＩｅデバイスに対して要求されたストリームの数と、前記第１のＰＣＩｅデバイスによって使用されるＰＣＩｅレーンの数と、を示すデータを受信することを含み、
前記１つ以上のＰＣＩｅストリームは、前記要求されたストリームの数と、前記ＰＣＩｅレーンの数と、に基づいて配分される、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項10】

前記１つ以上のＰＣＩｅストリームは、前記第１のＰＣＩｅデバイスによって使用されるレーンの数に比例して配分される、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項11】

前記マルチポートＰＣＩｅコントローラが、第２のＰＣＩｅデバイスによる別のリンクを検出することと、
前記ＰＣＩｅストリームのプールから第２の１つ以上のＰＣＩｅストリームを前記第２のＰＣＩｅデバイスに配分することと、
を行うように構成されている、
請求項８のマルチポートＰＣＩｅコントローラ。

【請求項12】

前記第２の１つ以上のＰＣＩｅストリームを配分することは、前記第１の１つ以上のＰＣＩｅストリームのうち少なくとも１つを前記第１のＰＣＩｅデバイスから前記第２のＰＣＩｅデバイスに再配分することを含む、
請求項１１のマルチポートＰＣＩｅコントローラ。

【請求項13】

前記第１のＰＣＩｅデバイスの除去を検出することと、
前記第１の１つ以上のＰＣＩｅストリームを解放することと、
を行うように構成されている、
請求項８のマルチポートＰＣＩｅコントローラ。

【国際調査報告】