特表 2024-546294 発光ダイオードを有する表示画素を備えたディスプレイスクリーン

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-19

(54)【発明の名称】発光ダイオードを有する表示画素を備えたディスプレイスクリーン

(51)【国際特許分類】

   G09G 3/32 20160101AFI20241212BHJP

   G09G 3/20 20060101ALI20241212BHJP

   H01L 33/00 20100101ALI20241212BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 641A

G09G3/20 641C

G09G3/20 623R

G09G3/20 612A

G09G3/20 623C

H01L33/00 J

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024537166

(86)(22)【出願日】2022-12-14

(85)【翻訳文提出日】2024-06-19

(86)【国際出願番号】 EP2022085752

(87)【国際公開番号】W WO2023117605

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】2114277

(32)【優先日】2021-12-22

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】515113307

【氏名又は名称】アルディア

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】メルシェ，フレデリック

(72)【発明者】

【氏名】ルブラン，ユーグ

【テーマコード（参考）】

5C080

5C380

5F241

【Ｆターム（参考）】

5C080AA07

5C080BB05

5C080CC03

5C080FF11

5C080JJ02

5C080JJ03

5C080JJ04

5C380AA03

5C380AB06

5C380AB34

5C380CA02

5C380CA08

5C380CB01

5C380CF23

5C380CF62

5C380DA02

5C380DA06

5C380DA07

5C380DA30

5F241AA42

5F241AA47

5F241BB07

5F241BB18

5F241BB32

5F241BC04

5F241BC18

5F241BC22

5F241BC27

5F241BC32

5F241BC47

5F241FF06

(57)【要約】

【解決手段】本明細書は、ディスプレイスクリーン(10)に関する。ディスプレイスクリーンは、発光ダイオード、発光ダイオードに電力を供給する制御可能な電流源、及び電流源を制御するためのパルス幅変調制御信号を送出するように適合されている駆動回路を夫々有している表示回路(12_i,j) と、駆動回路に連結されている第１の電極(18_i) 、第２の電極(20_j) 及び第３の電極(16_j) と、夫々の第１の電極に選択信号(Com_i)を送出するための回路(22)と、第２の電極にアナログデータ信号(Data_j) を送出するための回路(24)と、発光ダイオードを第３の電極で電力供給するための電圧(Vcc, Gnd)を供給するための回路とを備えている。各選択信号又は電源電圧は、電流源の制御に使用される、間隔毎の周期的アナログ信号を夫々含む間隔を空けた段階で構成されている。

【特許請求の範囲】

【請求項1】

ディスプレイスクリーン(10)であって、
発光ダイオード(LED) 、前記発光ダイオードに電力を供給する制御可能な電流源(CS)、及び前記電流源を制御するためのパルス幅変調制御信号(VCS) を送出するように適合されている駆動回路(40)を夫々有している表示回路(12_i,j) と、
前記駆動回路に連結されている第１の電極(18_i) と、
前記第１の電極に連結されている前記表示回路(12_i,j) を選択するための選択信号(Com_i)を夫々の第１の電極に送出するための回路(22)と、
前記駆動回路(40)に連結されている第２の電極(20_j) と、
前記第２の電極にアナログデータ信号(Data_j) を送出するための回路(24)と
を備えており、
各表示回路(12_i,j) の前記駆動回路(40)は、前記表示回路(12_i,j) が選択されると、前記駆動回路によって受信するアナログデータ信号を記憶するように構成されている記憶回路(48)と、前記アナログデータ信号と間隔毎の周期的アナログ信号(REF) とを比較して、前記パルス幅変調制御信号(VCS) を送出するように適合されている回路(COMP)とを有しており、
前記ディスプレイスクリーンは、
前記駆動回路(40)に連結されている第３の電極(16_j) と、
前記第３の電極で前記発光ダイオードに電力供給するための電源電圧(Vcc, Gnd)を供給するための回路と
を更に備えており、
各選択信号(Com_i)又は前記電源電圧(Vcc, Gnd)は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階(P2_ON) で構成されている、ディスプレイスクリーン。

【請求項2】

各選択信号(Com_i)は連続するパルスを有しており、
各表示回路(12_i,j) は、前記表示回路が受信する前記選択信号の各パルスを検出するように構成されている検出回路(44)を更に有しており、
前記表示回路の記憶回路(48)は、各パルスの検出の際に前記駆動回路によって受信されるアナログデータ信号(Data_j) を記憶するように構成されている、請求項１に記載のディスプレイスクリーン。

【請求項3】

各選択信号(Com_i)の前記段階(P2_ON) は、経時的に２つの連続するパルス間に設けられている、請求項２に記載のディスプレイスクリーン。

【請求項4】

前記検出回路(44)は、前記選択信号(Com_i)内で前記パルスを前記間隔毎の周期的アナログ信号から区別するように構成されている、請求項３に記載のディスプレイスクリーン。

【請求項5】

前記選択信号(Com_i)のパルスの最大振幅(Vmax_pulse)が、前記間隔毎の周期的アナログ信号(REF) の最大振幅(Vmax_sawtooth) より大きい、請求項４に記載のディスプレイスクリーン。

【請求項6】

前記検出回路(44)は、異なる反転閾値を有する２つの連続するインバータ(INV2, INV3)を有している、請求項５に記載のディスプレイスクリーン。

【請求項7】

各間隔における前記間隔毎の周期的アナログ信号(REF) の周期は、各パルスの継続時間とは異なる、請求項４に記載のディスプレイスクリーン。

【請求項8】

前記選択信号(Com_i)のパルスの波形が、前記間隔毎の周期的アナログ信号の周期に亘って前記間隔毎の周期的アナログ信号(REF) の波形とは異なる、請求項４に記載のディスプレイスクリーン。

【請求項9】

前記検出回路(44)は、高域通過フィルタ又は低域通過フィルタを有している、請求項８又は９に記載のディスプレイスクリーン。

【請求項10】

各駆動回路(40)は、前記選択信号(Com_i)のパルスと同時的なパルスを含む二値信号(Prog)を送出するための回路を有している、請求項２～９のいずれか１つに記載のディスプレイスクリーン。

【請求項11】

前記パルス、及び前記間隔毎の周期的アナログ信号の段階は、基準値に対して反対の符号を有する、請求項２～１０のいずれか１つに記載のディスプレイスクリーン。

【請求項12】

前記間隔毎の周期的アナログ信号(REF) は三角形状である、請求項１～１１のいずれか１つに記載のディスプレイスクリーン。

【請求項13】

前記間隔毎の周期的アナログ信号(REF) は、連続的な上昇ランプのみ、又は連続的な降下ランプのみを有している、請求項１～１２のいずれか１つに記載のディスプレイスクリーン。

【請求項14】

前記駆動回路(40)は、前記アナログデータ信号(Data_j) が前記間隔毎の周期的アナログ信号(REF) より大きい場合に第１の状態の前記パルス幅変調制御信号(VCS) を送出し、前記アナログデータ信号が前記間隔毎の周期的アナログ信号(REF) より小さい場合に第２の状態の前記パルス幅変調制御信号(VCS) を送出するように構成されている、請求項１～１２のいずれか１つに記載のディスプレイスクリーン。

【請求項15】

表示回路(12_i,j) のアレイに信号を送出するための電子システムであって、
各表示回路は、発光ダイオード(LED) 、前記発光ダイオードに電力を供給する制御可能な電流源(CS)、及び前記電流源を制御するためのパルス幅変調制御信号(VCS) を送出するように適合されている駆動回路(40)を有しており、前記アレイは、前記駆動回路に連結されている第１の電極(18_i) 、第２の電極(20_j) 及び第３の電極(16_j) を有しており、
前記電子システムは、
夫々の第１の電極に選択信号(Com_i)を送出するための回路(22)と、
前記第２の電極にアナログデータ信号(Data_j) を送出するための回路(24)と
を備えており、
各表示回路(12_i,j) の前記駆動回路(40)は、前記駆動回路によって受信されるアナログデータ信号を記憶するための回路(48)と、前記アナログデータ信号と間隔毎の周期的アナログ信号(REF) とを比較して、前記パルス幅変調制御信号(VCS) を送出するように適合されている回路(COMP)とを有しており、
前記電子システムは、前記第３の電極で前記発光ダイオードに電力供給するための電源電圧(Vcc, Gnd)を供給するための回路を更に備えており、
各選択信号(Com_i)又は前記電源電圧(Vcc, Gnd)は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階(P2_ON) で構成されている、電子システム。

【請求項16】

各選択信号(Com_i)は連続するパルスを有する、請求項１５に記載の電子システム。

【請求項17】

各選択信号(Com_i)の前記段階(P2_ON) は、経時的に２つの連続するパルス間に設けられている、請求項１６に記載の電子システム。

【請求項18】

前記選択信号(Com_i)のパルスの波形が、周期に亘って前記間隔毎の周期的アナログ信号の波形とは異なる、請求項１７に記載の電子システム。

【請求項19】

前記選択信号(Com_i)のパルスの最大振幅(Vmax_pulse)が、前記間隔毎の周期的アナログ信号(REF) の最大振幅(Vmax_sawtooth) より大きい、請求項１６に記載の電子システム。

【請求項20】

各間隔における前記間隔毎の周期的アナログ信号(REF) の周期は、各パルスの継続時間とは異なる、請求項１６に記載の電子システム。

【請求項21】

前記パルス、及び前記間隔毎の周期的アナログ信号の段階は、基準値に対して反対の符号を有する、請求項１６～２０のいずれか１つに記載の電子システム。

【請求項22】

前記間隔毎の周期的アナログ信号(REF) は三角形状である、請求項１６～２１のいずれか１つに記載の電子システム。

【請求項23】

前記間隔毎の周期的アナログ信号(REF) は、連続的な上昇ランプのみ、又は連続的な降下ランプのみを有している、請求項１６～２１のいずれか１つに記載の電子システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は一般に、発光ダイオードを有する表示画素を備えたディスプレイスクリーンに関する。

【背景技術】

【0002】

画像の画素は、ディスプレイスクリーンによって表示される画像の単位素子に相当する。カラー画像を表示するために、ディスプレイスクリーンは一般に、画像の各画素を表示すべく少なくとも３つの光源を備えており、これらの光源は実質的に単一色（例えば赤色、緑色及び青色）で放射光を夫々放射する。これら３つの光源によって放射される放射光を重ね合わせることにより、表示画像の画素に対応する色付けの感覚が観察者に与えられる。画像の画素の表示を可能にする全ての放射光の放射に使用される全ての構成要素、又は画像の画素の表示を可能にする放射光の内の１つの放射に使用される全ての構成要素のみを区別なく、ディスプレイスクリーンの表示画素と称する。表示画素の光源は発光ダイオードが有してもよい。

【0003】

表示画素はアレイ状に分散してもよく、各表示画素はアレイの行（又はライン）と列との交点に配置される。一般に、表示画素の各行が連続して選択され、選択された行の表示画素が、所望の画像画素を表示すべくプログラミングされる。

【0004】

アクティブアレイは、各行が、Ｔ＝Tframe／Ｎ（ここでTframeは画像の継続時間であり、Ｎはスクリーンの行数である）の間だけアクティブになるパッシブと称されるアレイとは対照的に、画像の継続時間全体に亘って全ての画素行をアクティブに維持し得るスクリーン駆動構成である。このため、ディスプレイスクリーンの輝度を上げることができる。更に、アレイの制御ラインに低い電圧レベル又は電流レベルを送ることができ、このため、より大きなデータフローを表示することができる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

マイクロメートルサイズの発光ダイオードに基づくスクリーンでは、発光ダイオードの固有輝度が高いため、発光ダイオードの大きさは一般に、スクリーンで画像画素に使用可能な表面積より小さい。ディスプレイスクリーンを製造する方法では、駆動電子部品を含むパネルとも称される支持体上にこれらの単位発光ダイオードを堆積させる。別の製造方法では、発光ダイオード及びこれらの発光ダイオードを制御するための回路を備えた表示画素を使用する。このような表示画素はスマートピクセルと称される。このため特に、表示画素の発光ダイオードの制御電子回路の大部分が表示画素に埋め込まれるので、アクティブアレイの形成を簡略化することができる。国際公開第2018／185433号パンフレットの文献にスマートピクセルの例が記載されている。

【0006】

表示画素を形成する半導体材料の量を減らし、ひいてはこれらの表示画素の製造コストを削減するために、表示画素の大きさを可能な限り小さくすることが望ましい。しかしながら、大きさが小さい表示画素をパネルに接合し、特に表示画素の導電性パッドとパネルの導電性トラックとの適切な電気接続を保証することは困難な場合がある。この問題は、スクリーンの表示画素の数が増加傾向にある現在、より深刻である。

【0007】

スマートピクセルでは一般に、スマートピクセルをパネルに電気的に接続するために使用されるスマートピクセルの導電性パッドの数によって、特にこれらの導電性パッドの最小サイズ及びこれらの導電性パッド間に設けられる最小スペースにより、スマートピクセルの大きさが決められる。従って、導電性パッドの数を減らすことが望ましい。

【0008】

PWM 制御とも称されるパルス幅変調によって発光ダイオードを制御することが知られている。この種の制御では、発光ダイオードを通して、連続する一定強度の電流パルスを伝導する。電流パルスは周期的に繰り返され、デューティサイクルは、発光ダイオードによって放射される光の強度を決定する。このような制御により、発光ダイオードによって放射される光パワー対発光ダイオードによって消費される電力の比と等しい発光ダイオードの効率が最大である最適な動作点で発光ダイオードを作動させ得ることが有利である。

【0009】

PWM 制御方法の一例では、最小値と最大値との間で連続的に変化する、一般に周期的なアナログ基準信号が必要である。このようなアナログ基準信号の例には、一連の電圧ランプが含まれる。スマートピクセルを用いたこのようなPWM 制御方法の実施には、アナログ基準信号を送信するためにスマートピクセル毎に追加の導電性パッドを設ける必要があるという不利点がある。

【0010】

実施形態の目的は、発光ダイオードを備えた既存の表示画素の不利点の全て又は一部を克服するディスプレイスクリーンのための発光ダイオードを備えた表示画素を提供することである。

【0011】

実施形態の別の目的は、ディスプレイスクリーンの制御回路がパルス幅変調を実行することである。

【0012】

実施形態の目的は、表示画素の導電性パッドの数を減少させることである。

【0013】

実施形態の別の目的は、表示画素が200 μｍ未満の大きさを有することである。

【課題を解決するための手段】

【0014】

実施形態は、ディスプレイスクリーンであって、
発光ダイオード、前記発光ダイオードに電力を供給する制御可能な電流源、及び前記電流源を制御するためのパルス幅変調制御信号を送出するように適合されている駆動回路を夫々有している表示回路と、
前記駆動回路に連結されている第１の電極と、
選択信号を夫々の第１の電極に送出するための回路と、
前記駆動回路に連結されている第２の電極と、
前記第２の電極にアナログデータ信号を送出するための回路と
を備えており、
各表示回路の前記駆動回路は、前記駆動回路によって受信するアナログデータ信号を記憶するための記憶回路と、前記アナログデータ信号と間隔毎の周期的アナログ信号とを比較して、前記パルス幅変調制御信号を送出するように適合されている回路とを有しており、
前記ディスプレイスクリーンは、
前記駆動回路に連結されている第３の電極と、
前記第３の電極で前記発光ダイオードに電力供給するための電源電圧を供給するための回路と
を更に備えており、
各選択信号又は前記電源電圧は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階で構成されている、ディスプレイスクリーンを提供する。

【0015】

このため、表示回路に接続される電極の数を減らし、ひいては表示回路毎に設けられる接続パッドの数を減らすことが可能である。

【0016】

実施形態によれば、各選択信号は連続するパルスを有しており、各表示回路は、前記表示回路が受信する前記選択信号の各パルスを検出するように構成されている検出回路を更に有しており、前記表示回路の記憶回路は、各パルスの検出の際に前記駆動回路によって受信されるアナログデータ信号を記憶するように構成されている。従って、データ信号の記憶が選択信号のパルスによって制御される。

【0017】

実施形態によれば、各選択信号の前記段階は、経時的に２つの連続するパルス間に設けられている。選択信号は、表示回路の選択に使用されるパルス、及び発光ダイオードのパルス幅変調制御に使用される間隔毎の周期的アナログ信号の両方を有する。このため、ディスプレイスクリーンの動作中、実質的に一定の電源電圧を維持することが可能である。

【0018】

実施形態によれば、前記検出回路は、前記選択信号内で前記パルスを前記間隔毎の周期的アナログ信号から区別するように構成されている。パルスと間隔毎の周期的アナログ信号との区別は、各表示回路によって内部で行われることが有利である。

【0019】

実施形態によれば、前記選択信号のパルスの最大振幅が、前記間隔毎の周期的アナログ信号の最大振幅より大きい。パルスと間隔毎の周期的アナログ信号との区別は、一又は複数の比較動作によって行われることが有利であってもよい。

【0020】

実施形態によれば、前記検出回路は、異なる反転閾値を有する２つの連続するインバータを有している。検出回路の構造は特に単純であることが有利である。

【0021】

実施形態によれば、各間隔における前記間隔毎の周期的アナログ信号の周期は、各パルスの継続時間とは異なる。従って、パルスと間隔毎の周期的アナログ信号との区別は、パルスのレベル及び周期的アナログ信号のレベルの変化に依存しないか又はほとんど依存しない。

【0022】

実施形態によれば、前記選択信号のパルスの波形が、前記間隔毎の周期的アナログ信号の周期に亘って前記間隔毎の周期的アナログ信号の波形とは異なる。従って、パルスと間隔毎の周期的アナログ信号との区別は、パルスのレベル及び周期的アナログ信号のレベルの変化に依存しないか又はほとんど依存しない。

【0023】

実施形態によれば、前記検出回路は、高域通過フィルタ又は低域通過フィルタを有している。

【0024】

実施形態によれば、各駆動回路は、前記選択信号のパルスと同時的なパルスを含む二値信号を送出するための回路を有している。

【0025】

実施形態によれば、前記パルス、及び前記間隔毎の周期的アナログ信号の段階は、基準値に対して反対の符号を有する。従って、パルスと間隔毎の周期的アナログ信号との区別が容易になる。

【0026】

実施形態によれば、前記間隔毎の周期的アナログ信号は三角形状である。

【0027】

実施形態によれば、前記間隔毎の周期的アナログ信号は、連続的な上昇ランプのみ、又は連続的な降下ランプのみを有している。

【0028】

実施形態によれば、前記駆動回路は、前記アナログデータ信号が前記間隔毎の周期的アナログ信号より大きい場合に第１の状態の前記パルス幅変調制御信号を送出し、前記アナログデータ信号が前記間隔毎の周期的アナログ信号より小さい場合に第２の状態の前記パルス幅変調制御信号を送出するように構成されている。

【0029】

実施形態は、表示回路のアレイに信号を送出するための電子システムであって、各表示回路は、発光ダイオード、前記発光ダイオードに電力を供給する制御可能な電流源、及び前記電流源を制御するためのパルス幅変調制御信号を送出するように適合されている駆動回路を有しており、前記アレイは、前記駆動回路に連結されている第１の電極、第２の電極及び第３の電極を有しており、前記電子システムは、
夫々の第１の電極に選択信号を送出するための回路と、
前記第２の電極にアナログデータ信号を送出するための回路と
を備えており、
各表示回路の前記駆動回路は、前記駆動回路によって受信されるアナログデータ信号を記憶するための回路と、前記アナログデータ信号と間隔毎の周期的アナログ信号とを比較して、前記パルス幅変調制御信号を送出するように適合されている回路とを有しており、
前記電子システムは、前記第３の電極で前記発光ダイオードに電力供給するための電源電圧を供給するための回路を更に備えており、
各選択信号又は前記電源電圧は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階で構成されている、電子システムを更に提供する。

【図面の簡単な説明】

【0030】

前述及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない例示として与えられる特定の実施形態の本開示の残り部分に詳細に記載される。

【0031】

【図1】ディスプレイスクリーンの例を部分的且つ概略的に示す図である。

【図2】表示画素の例を非常に簡略化して示す断面図である。

【図3】図２の表示画素を示す底面図である。

【図4】図２の表示画素の例を示すブロック図である。

【図5】ディスプレイスクリーンの動作方法の実施形態に係る１行の表示画素に関する図２の表示画素の信号の例を示すタイミング図である。

【図6】ディスプレイスクリーンの動作方法の実施形態に係る３行の連続する表示画素に関する図２の表示画素の信号の例を示すタイミング図である。

【図7】図２の表示画素の信号の例を示し、信号のパルスを検出する方法の実施形態を示すタイミング図である。

【図8】図２の表示画素の信号の例を示し、信号のパルスを検出する方法の別の実施形態を示すタイミング図である。

【図9】図２の表示画素の信号の例を示し、信号のパルスを検出する方法の別の実施形態を示すタイミング図である。

【図10】図４に示されている表示画素の一部の実施形態を示す電気回路図である。

【図11】図４に示されている表示画素の別の部分の実施形態を示す電気回路図である。

【図12】図２の表示画素の動作方法の別の実施形態に係る１行の表示画素に関する図２の表示画素の信号の例を示すタイミング図である。

【図13】図２の表示画素の動作方法の別の実施形態に係る１行の表示画素に関する図２の表示画素の信号の例を示すタイミング図である。

【図14】図４に示されている表示画素の一部の別の実施形態を示す電気回路図である。

【図15】図２の表示画素の動作方法の別の実施形態に係る１行の表示画素に関する図２の表示画素の信号の例を示すタイミング図である。

【図16】図４に示されている表示画素の電流源の別の実施形態を示す電気回路図である。

【図17】図４に示されている表示画素の一部の別の実施形態を示す電気回路図である。

【図18】第１の動作段階中のディスプレイスクリーンの信号のシミュレーションによって得られたタイミング図である。

【図19】第１の動作段階中のディスプレイスクリーンの他の信号のシミュレーションによって得られたタイミング図である。

【図20】第２の動作段階中のディスプレイスクリーンの信号のシミュレーションによって得られたタイミング図である。

【図21】第２の動作段階中のディスプレイスクリーンの他の信号のシミュレーションによって得られたタイミング図である。

【図22】表示画素による最小強度の放射光の放射中の図２０と同様の図である。

【図23】表示画素による最小強度の放射光の放射中の図２１と同様の図である。

【図24】表示画素による最大強度の放射光の放射中の図２０と同様の図である。

【図25】表示画素による最大強度の放射光の放射中の図２１と同様の図である。

【発明を実施するための形態】

【0032】

様々な図には、同様の特徴が同様の参照符号によって示されている。特に、様々な実施形態で共通の構造的特徴及び／又は機能的特徴は、同じ参照符号を有してもよく、同一の構造的特性、寸法的特性及び材料的特性を有してもよい。明瞭化のために、本明細書に記載されている実施形態の理解に有用なステップ及び要素のみが示されて詳細に記載されている。

【0033】

以下の記載では、「前」、「後ろ」、「最上部」、「底部」、「左」、「右」などの絶対位置、若しくは「上方」、「下方」、「上側」、「下側」などの相対位置を限定する用語、又は「水平方向」、「垂直方向」などの方向を限定する用語を参照するとき、この用語は、特に指定されていない場合、図面の向き又は通常の使用位置にあるディスプレイスクリーンを指す。

【0034】

特に示されていない限り、共に接続された２つの要素について言及する場合、これは、導体以外のいかなる中間要素も無しの直接接続を表し、共に連結された２つの要素について言及する場合、これは、これら２つの要素が接続され得るか又は一若しくは複数の他の要素を介して連結され得ることを表す。

【0035】

更に、第１の一定の状態、例えば「０」と示される低状態と第２の一定の状態、例えば「１」と示される高状態との間で交互に生じる信号が、「二値信号」と称される。同一の電子回路の異なる二値信号の高状態及び低状態は異なってもよい。実際、二値信号は、高状態又は低状態で完全に一定でなくてもよい電圧に対応してもよい。

【0036】

更に、以下の記載では、絶縁ゲート型電界効果トランジスタ、つまりMOS トランジスタのソース及びドレインを絶縁ゲート型電界効果トランジスタ、つまりMOS トランジスタの「電力端子」と称する。

【0037】

更に、特に示されていない限り、導電性パッドの電圧について言及する場合、前記導電性パッドの電位と基準電位、例えば０Ｖとみなされる接地との差が考慮される。

【0038】

更に本明細書では、「絶縁」及び「導電」という用語は「電気絶縁」及び「電気伝導」を夫々表すとみなされる。「約」、「略」、「実質的に」及び「程度」という表現は、特に指定されていない場合、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。

【0039】

図１は、ディスプレイスクリーン10の既知の例を部分的且つ概略的に示す。ディスプレイスクリーン10は、例えばＭ行及びＮ列に配置された表示画素12_i,j を備えており、Ｍは１～8,000の範囲の整数であり、Ｎは１～16,000 の範囲の整数であり、ｉは１～Ｍの範囲の整数であり、ｊは１～Ｎの範囲の整数である。例として、図１ではＭ及びＮは６である。各表示画素12_i,j は、電極14_i を介して低基準電位源Gnd 、例えば接地に連結されており、電極16_j を介して高基準電位源Vcc に連結されている。例として、電極14_iは、図１に行に沿って整列しているように示されており、電極16_j は、図１に列に沿って整列しているように示されており、逆の配置が可能である。ディスプレイスクリーンの電源電圧は、高基準電位Vcc と低基準電位Gnd との間の電圧に相当し、高基準電位のようにVcc と示される。電源電圧Vcc は、特に発光ダイオードの配置及び発光ダイオードの製造技術に応じて決められる。例として、電源電圧Vcc は４Ｖ～５Ｖ程度であってもよい。

【0040】

行毎に、行内の表示画素12_i,j は行電極18_i に連結されている。列毎に、列内の表示画素12_i,j は列電極20_j に連結されている。ディスプレイスクリーン10は、行電極18_i に連結されている選択回路22を備えており、選択回路22は、各行電極18_iに選択・基準信号Com_iを送出するように適合されている。ディスプレイスクリーン10は、列電極20_j に連結されているデータ供給回路24を備えており、データ供給回路24は、各列電極20_j にデータ信号Data_j を送出するように適合されている。選択回路22及びデータ供給回路24は、例えばマイクロプロセッサを含む回路26によって制御される。

【0041】

図２は、表示画素12_i,j の例を非常に簡略化して示す断面図であり、図３は、表示画素12_i,j を示す底面図である。各表示画素12_i,j は、表示回路32で覆われた制御回路30を有している。表示回路32は少なくとも１つの発光ダイオードLED を有しており、図２には例として３つの発光ダイオードLED が示されている。表示画素は、下面34、及び下面34と反対側の上面35を有しており、下面34及び上面35は平面で平行であることが好ましい。制御回路30は、図２に示されていない導電性パッド36を下面34に更に有している。制御回路30は、電子部品、特にMOS トランジスタとも称される絶縁ゲート型電界効果トランジスタ、又はTFT トランジスタとも称される薄膜トランジスタを有する集積回路に相当してもよい。表示回路32は、発光ダイオードLED 及びこれらの発光ダイオードLED の導電素子のみを有しており、制御回路30は、表示回路32の発光ダイオードLED を制御するのに必要な全ての電子部品を有していることが好ましい。変形例として、表示回路32は、発光ダイオードLED に加えて他の電子部品を更に有してもよい。発光ダイオードLED は、平面層の積層体を有する平面発光ダイオードとも称される二次元発光ダイオードであってもよく、又はアクティブ領域で覆われた三次元半導体素子を夫々有する三次元発光ダイオードであってもよい。図２には、発光ダイオードLED がコモンアノードに接続されているように示されている。しかしながら、別の構成に応じて発光ダイオードLED を配置することが望ましい場合がある。例として、発光ダイオードLED はコモンカソードと接続されてもよく、又は互いに独立して接続されてもよい。

【0042】

実施形態によれば、表示画素12_i,j は、第１の波長、第２の波長及び第３の波長で光を放射する３つの光源を有している。実施形態によれば、第１の波長は青色の光に対応し、430 nm～490 nmの範囲内にある。実施形態によれば、第２の波長は緑色の光に対応し、510 nm～570 nmの範囲内にある。実施形態によれば、第３の波長は赤色の光に対応し、600 nm～720 nmの範囲内にある。変形例として、表示画素12_i,j は、第１の波長、第２の波長若しくは第３の波長で光を放射する光源のみを有してもよく、又は第１の波長、第２の波長及び第３の波長の内の２つの波長で光を放射する２つの光源のみを有してもよい。

【0043】

各導電性パッド36は、図２に概略的に示されている電極14_i, 16_j, 18_i, 20_jの内の１つに接続されるように構成されている。第１の導電性パッド36は低基準電位源Gnd に連結されている。第２の導電性パッドは高基準電位源Vcc に連結されている。第３の導電性パッド36は、行電極18_iに連結されており、選択・基準信号Com_iを受ける。第４の導電性パッド36は、列電極20_j に連結されており、データ信号Data_j を受ける。導電性パッド36の大きさ及び下面34における導電性パッド36の配置は、特に表示画素12_i,j の設計規則及びディスプレイスクリーン10の表示画素12_i,jの組み立て方法によって決定される。

【0044】

図４は、ディスプレイスクリーン10の表示画素12_i,j の例を示すブロック図である。

【0045】

例によれば、表示画素12_i,j は、一又は複数の発光ダイオードを有しており、図４には例として１つの発光ダイオードLED が示されている。各発光ダイオードLED は、例えばMOS トランジスタを含む制御可能な電流源CSに直列連結されている。この例では、発光ダイオードLED 毎に、発光ダイオードLED のアノードは、例えば高基準電位Vcc を受ける導電性パッド36に連結されており、発光ダイオードLED のカソードは、例えば制御可能な電流源CSの端子に連結されており、制御可能な電流源CSの他の端子は、低基準電位Gnd を受ける導電性パッド36に連結されている。

【0046】

表示画素12_i,j は、制御可能な電流源CSを駆動するための駆動回路40を更に有している。駆動回路40は、MOS トランジスタなどの電子部品を特に有してもよい。駆動回路40の電子部品の少なくとも一部に電力を供給するために、４Ｖ未満、例えば１Ｖ又は1.8 Ｖ程度の低下電源電圧を使用することが望ましい場合があり、この低下電源電圧は、大きさが減少した低電圧トランジスタの使用を可能にする。この目的のために、表示画素12_i,j は、特に駆動回路40の構成要素の一部の電力供給に使用される低下電源電圧Vdd を電源電圧Vcc に基づき供給するための回路42（Vdd 発生）を有してもよい。回路42は、例えば分圧器を有している。

【0047】

実施形態によれば、各表示画素12_i,j の導電性パッド36の内の１つで受ける選択・基準信号Com_iはアナログ信号である。更に、各表示画素12_i,j の導電性パッド36の内の１つで受けるデータ信号Data_j はアナログ信号である。

【0048】

駆動回路40は、選択・基準信号Com_iを受ける導電性パッド36に連結されている回路44（インタフェース）を有しており、回路44は、選択・基準信号Com_iに基づき、選択信号Prog及びPWM 制御の実行に適合されているアナログ基準信号REF を送出する。駆動回路40は、データ信号Data_j 及び選択信号Progを受信する回路46（モード選択）を有しており、回路46は、アナログ信号Dataを記憶回路48（カラーデータメモリ）に送出するように構成されている。記憶回路48は、表示する画像画素を表すカラー信号Ｒ、カラー信号Ｇ及びカラー信号Ｂを記憶するように構成されている。回路50は、発光ダイオードLED に連結されている制御可能な電流源CSを、アナログ制御信号Ｒ、アナログ制御信号Ｇ、アナログ制御信号Ｂ及びアナログ基準信号REF から得られる制御信号で制御するように適合されている。変形例として、単色の表示画素の場合、記憶回路48は、１つのアナログカラー信号を記憶するように構成されており、回路50は、発光ダイオードLED に連結されている制御可能な電流源CSを、アナログカラー信号及びアナログ基準信号から得られる制御信号で制御するように適合されている。

【0049】

以下に記載されるように、表示画素12_i,j 毎の導電性パッド36の数を制限するために、信号Com_iにより、データ信号Dataの記憶のための表示画素12_i,jの選択、及び発光ダイオードのPWM 制御に使用されるアナログ基準信号の送出の両方が可能になる。

【0050】

図５及び図６は、ディスプレイスクリーン10に画像を表示する方法の実施形態に関する表示画素12_i,j によって受信する信号のタイミング図である。図示の目的のために、図５にはディスプレイスクリーン10のランク１の行及びランク１の列に関連付けられている信号のみが示されており、図６には、ディスプレイスクリーン10のランク１の列及びランク１、ランク２及びランク３の連続する行に関連付けられている信号のみが示されている。

【0051】

この実施形態では、図５及び図６に示されていない電位Vcc 及び電位Gnd は、ディスプレイスクリーン10の動作中に実質的に一定である。表示される新しい画像の画像画素は、ランク１の行からランクＭの行まで連続して表示される。ディスプレイスクリーン10の同一行における２つの連続した選択の間の継続時間をフレーム継続時間Ｔと称する。ランクｉの行の表示画素12_1,j （ｊは１～Ｎの範囲内である）による新たな画像画素の表示には、第１の段階P1及びその後の第２の段階P2が含まれる。第１の段階P1中、アナログデータ信号Data_j が、ランクｉの行の各表示画素12_1,j に送信される。データ信号Data₁ のみが図５に示されている。各表示画素12_i,j は、受信したアナログデータ信号Data_j に基づき、アナログカラー信号Ｒ、アナログカラー信号Ｇ又はアナログカラー信号Ｂの新たな値を記憶する。第２の段階P2中、各表示画素12_1,jの発光ダイオードは、記憶されたカラー信号Ｒ、カラー信号Ｇ、カラー信号Ｂに基づき制御される。表示画素12_i,j が、異なる色の放射光を放射する発光ダイオードを有している場合、表示画素12_i,j は、段階P1中に連続して異なる色に対応するデータ信号Data_j を受信することができ、各表示画素12_1,j の発光ダイオードは、次の第２の段階P2中、データ信号Data_j に基づいて得られる新たなカラー信号Ｒ、カラー信号Ｇ、カラー信号Ｂに基づき制御される。

【0052】

第１の段階P1中、選択・基準信号Com_iは、実質的に一定の高レベルに設定されるため、電圧パルスを形成する。信号Com_iのパルスは、ランクｉの行の各表示画素12_i,j の回路44によって検出されるため、この行の表示画素12_i,j の選択を可能にする一方、他の行の表示画素は選択されない。実施形態によれば、各パルスの継続時間は、選択される行の数で割ったフレームの継続時間より短く、好ましくは100 μｓより短い。特に、回路44は信号Progを回路46に送出し、信号Progは、例えば信号Com_iのパルスの継続時間、状態「１」に保持される二値信号である。第１の段階P1中、データ信号Data_j は列電極20_j に送信される。各データ信号Data_j は、最小値から最大値まで一定の値を取ることができるアナログ信号に相当してもよい。状態「１」の信号Progによって選択された回路46は、信号Data_j に応じて決まる値を有する信号Ｒ、信号Ｇ又は信号Ｂの形態で表示画素12_1,j の回路50に記憶される信号Data_j を送出し、表示画素12_1,1 によって記憶される信号R_1,1、及び表示画素12_1,1 の発光ダイオードを横切る電流I_LED1,1 が図５に例として示されており、表示画素12_1,1 、表示画素12_2,1 及び表示画素12_3,1 によって夫々記憶される信号R_1,1、信号R_2,1及び信号R_3,1、並びに表示画素12_1,1 、表示画素12_2,1 及び表示画素12_3,1 の発光ダイオードを夫々横切る電流I_LED1,1 、電流I_LED2,1 及び電流I_LED3,1 が図６に例として示されている。図６に示されているように、信号Com₂及び信号Com₃のタイミング図は、経時的にずれるものの信号Com₁のタイミング図と同様である。ある行の第１の段階P1の終了は、次の行の第１の段階P1の開始に相当してもよい。

【0053】

実施形態によれば、表示画素12_1,j の発光ダイオードはパルス幅変調によって制御される。第３の目的のために、第２の段階P2の第１部分P2_ON 中、選択・基準信号Com_iは周期的に変わり、ランクｉの行の各表示画素12_i,j の回路44によって検出される一連の同一のパターンを示す。回路44は、信号Progを状態「０」に設定し、発光ダイオードLED をパルス幅変調により制御するために一連のパターン（アナログ基準信号REF ）を回路50に送る。例として図５では、各パターンは、上昇電圧ランプ及びその後の降下電圧ランプを有している。別の例によれば、各パターンは、１つの上昇電圧ランプのみ又は１つの降下電圧ランプのみを有している。一般に、各パターンは、決定された電圧変動曲線、例えば指数成長曲線、正弦曲線などを有する。パターンの形状には、例えば、視感度補正、特にガンマ補正が含まれてもよい。各段階P2_OFFのパターン繰り返し周波数により、段階P2_OFF毎に１～1,000 のパターンサイクルが可能になる。

【0054】

表示画素12_i,j の回路50は、記憶されているアナログ信号Ｒ、アナログ信号Ｇ又はアナログ信号Ｂとアナログ基準信号REF との比較結果に基づき、一又は複数の発光ダイオードLED を制御する。例として、記憶されているアナログ信号Ｒ、アナログ信号Ｇ又はアナログ信号Ｂがアナログ基準信号REF より大きいとき、電流源CSはオフにされ、その結果、ゼロ電流I_LEDが発光ダイオードに電力供給され、記憶されているアナログ信号Ｒ、アナログ信号Ｇ又はアナログ信号Ｂがアナログ基準信号REF より小さいとき、電流源CSはオンにされ、その結果、電流I_LEDが一定のゼロ以外の値で発光ダイオードに電力供給される。

【0055】

第２の段階P2の第２部分P2_OFF中、選択・基準信号Com_iが一定のレベル、例えば低レベルに維持されるため、行内の表示画素の発光ダイオードLED はオフである。第２部分P2_OFFの継続時間は、第２の段階P2の継続時間の０％から100 ％まで変わってもよい。特に、第２部分P2_OFFは設けられなくてもよい。実施形態によれば、各段階P2の継続時間は、段階P1の継続時間分、減少するフレームTframeの継続時間に等しい。

【0056】

図７、図８及び図９は、信号Com_iのパルスを検出する方法の実施形態を示す信号Com_iのタイミング図である。

【0057】

図７に示されている実施形態によれば、一連のパターン中の信号Com_iのパルスのレベルVmax_pulseと信号Com_iの最大値Vmax_sawtooth との差は、回路44によるパルスの検出を可能にする閾値より大きく、好ましくは100 mVより大きく、信号Com_iのパルスの検出は、振幅検出によって行われる。信号Com_iのパルスは、例えば信号Com_iが閾値より大きくなると検出される。

【0058】

図８に示されている実施形態によれば、信号Com_iのパルスの継続時間Tpulseは、一連のランプで繰り返されるパターンの継続時間Tsawtooth 以上である。信号Com_iのパルスの検出は、例えば信号Com_iの低域通過フィルタリングによって行われる。特に、この場合、信号Com_iのパルスの継続時間Tpulseは継続時間Tsawtooth に等しくてもよい。実際には、信号Com_iのパルスは基準信号REF のパターンの形状とは異なる形状を有するので、低域通過フィルタリングによって検出され得る。

【0059】

図９に示されている実施形態によれば、信号Com_iのパルスの継続時間Tpulseは、一連のランプで繰り返されるパターンの継続時間Tsawtooth より、好ましくは少なくとも30％短い。信号Com_iのパルスの検出は、例えば信号Com_iの高域通過フィルタリングによって行われる。

【0060】

実施形態によれば、アナログ基準信号REF は信号Com_iのパターンのみを含んでもよい。別の実施形態によれば、アナログ基準信号REF は信号Com_iと同一である。実際、信号Com_iのパルスの継続時間、すなわち段階P1の継続時間は、信号Com_iのパターンの繰り返しの継続時間、すなわち段階P2の第１部分P2_ON の継続時間より遥かに短くてもよいため、発光ダイオードがオンである場合、段階P1中に発光ダイオードによって放射される光の強度は、段階P2の第１部分P2_ON 中に放射される光の強度と比較して無視できる程度である。

【0061】

図１０は、制御可能な電流源CSを駆動するための回路40の一部、特に回路46、回路48及び回路50の実施形態の電気回路図である。

【0062】

駆動回路40の回路46は、データ信号Data_jを受ける導電性パッド36をノードＮに連結する第１のスイッチT1を有している。第１のスイッチT1は信号Progによって制御される。実施形態によれば、第１のスイッチT1は、ゲートが信号Progを受信するＮチャネルMOS トランジスタである。駆動回路40の回路48は、ノードＮに連結、好ましくは接続されている第１のプレート、及び低基準電圧Gnd を受ける導電性パッドに連結、好ましくは接続されている第２のプレートを有するコンデンサC1を有している。

【0063】

駆動回路40の回路50は比較器COMPを有しており、比較器COMPは、ノードＮに連結、好ましくは接続されている入力Ｖ＋と、信号Com_iと同一であってもよい信号REF を受信する入力Ｖ－と、例えば低下基準電圧Vdd が存在する場合には低下基準電圧Vdd に相当してもよく又は特に低下基準電圧Vdd が存在しない場合には高基準電圧Vcc から得られてもよい定電圧を受ける入力Vrefと、高基準電圧Vcc を受ける導電性パッド36に連結、好ましくは接続されている入力と、二値信号Vcomp を送出する出力とを有している。比較器COMPは差動対を有してもよい。

【0064】

回路50は、信号Vcomp を受信して電流源CSのPWM 制御の信号VCS を送出するインバータINV1を有している。実施形態によれば、インバータINV1は、ソースが高基準電圧Vcc を受け、ゲートが信号Vcomp を受信し、ドレインが信号VCS を送出するＰチャネルMOS トランジスタT2と、ソースが低基準電圧Gnd を受け、ゲートが信号Vcomp を受信し、ドレインがトランジスタT2のドレインに接続されているＮチャネルMOS トランジスタT3とを有している。

【0065】

実施形態によれば、電流源CSは、ゲートが信号VCS を受信し、ソースが低基準電圧Gnd を受け、ドレインが発光ダイオードLED のカソードに連結されているＮチャネルMOS トランジスタT4に相当し、発光ダイオードLED のアノードは高基準電圧Vcc を受ける。

【0066】

スイッチT1は、選択信号Progが、例えば電圧Vcc に等しい状態「１」であるときにオンであり、選択信号Progが例えば０Ｖに等しい状態「０」であるときにオフである。スイッチT1がオンであるとき、コンデンサC1はスイッチT1を介して電圧Data_jで充電される。選択信号Progが状態「０」であるときにスイッチT1をオフにすることにより、スイッチT1を介したコンデンサC1の放電が防止される。従って、信号Data_j は、コンデンサC1の電圧Ｒの形態で記憶される。

【0067】

比較器COMPは、コンデンサC1の電圧Ｒを信号REF と比較する。インバータINV1は、信号Vcomp の状態の逆である「１」又は「０」の状態の信号VCS を送出する。MOS トランジスタT4は、信号VCS が「１」のときにオン状態であり、信号VCS が「０」のときにオフ状態である。

【0068】

実施形態によれば、電圧Ｒが電圧REF より高い場合、信号Vcomp は「１」であり、信号VCS は「０」である。そのため、トランジスタT4はオフになり、発光ダイオードLED はオフになる。電圧Ｒが電圧REF より低い場合、信号Vcomp は「０」であり、信号VCS は「１」である。そのため、トランジスタT4はオン状態であり、発光ダイオードLED はオンになる。

【0069】

図１１は、図７に示されている検出方法の実施形態の実施に適合されている回路44の実施形態の電気回路図である。

【0070】

回路44は抵抗器Ｒを有しており、抵抗器Ｒは、選択・基準信号Com_iを受ける導電性パッド36に連結、好ましくは接続されている第１の端子と、ノードＭに連結、好ましくは接続されている第２の端子とを有している。回路44は、異なる反転閾値を有する４つの連続するインバータINV2、インバータINV3、インバータINV4及びインバータINV5を有している。

【0071】

インバータINV2は、ソースが高基準電圧Vcc を受け、ゲートがノードＭに連結、好ましくは接続されており、ドレインがノードＱに連結、好ましくは接続されているＰチャネルMOS トランジスタT5と、ゲートがノードＭに連結、好ましくは接続されており、ドレインがノードＱに連結、好ましくは接続されているＮチャネルMOS トランジスタT6とを有している。回路44は２つのＮチャネルMOS トランジスタT7及びＮチャネルMOS トランジスタT8を有しており、２つのＮチャネルMOS トランジスタは、ダイオードで夫々組み立てられており、低基準電位源Gnd 及びトランジスタT6のソース間に直列に配置されている。

【0072】

インバータINV3は、ゲートがノードＱに連結、好ましくは接続されており、ドレインがノードＷに連結、好ましくは接続されているＰチャネルMOS トランジスタT9と、ゲートがノードＱに連結、好ましくは接続されており、ドレインがノードＷに連結、好ましくは接続されており、ソースが低基準電位源Gnd に連結、好ましくは接続されているＮチャネルMOS トランジスタT10 とを有している。回路44はＰチャネルMOS トランジスタT11 を有しており、ＰチャネルMOS トランジスタT11 は、ダイオードで組み立てられており、高基準電位源Vcc 及びトランジスタT9のソース間に直列に配置されている。

【0073】

インバータINV4は、ゲートがノードＷに連結、好ましくは接続されており、ソースが高基準電位源Vcc に連結、好ましくは接続されており、ドレインがノードＸに連結、好ましくは接続されているＰチャネルMOS トランジスタT12 と、ゲートがノードＷに連結、好ましくは接続されており、ドレインがノードＸに連結、好ましくは接続されており、ソースが低基準電位源Gnd に連結、好ましくは接続されているＮチャネルMOS トランジスタT13 とを有している。インバータINV5は、ゲートがノードＸに連結、好ましくは接続されており、ソースが高基準電位源Vcc に連結、好ましくは接続されており、ドレインがノードＹに連結、好ましくは接続されているＰチャネルMOS トランジスタT14 と、ゲートがノードＸに連結、好ましくは接続されており、ドレインがノードＹに連結、好ましくは接続されており、ソースが低基準電位源Gnd に連結、好ましくは接続されているＮチャネルMOS トランジスタT15 とを有している。ノードＹは信号Progを送出する。

【0074】

回路44は以下のように作動する。ノードＭにおける電位は、インバータINV2の動作に適合して逸脱しながら、選択・基準信号Com_iに従う。全てのMOS トランジスタの大きさが同一であることを考慮すると、インバータINV2の反転閾値は実質的にVcc／２＋２Vdと等しい。ここで、Vdは、ダイオードで組み立てられたトランジスタT7のゲート－ソース電圧であり、Vdは更にドレイン－ソース電圧と等しい。インバータINV3の反転閾値は実質的にVcc／２－Vdと等しい。インバータINV4及びインバータINV5の反転閾値は実質的にVcc／２と等しい。信号Com_iが電圧Vmax_pulseであるとき、ノードＭにおける電圧はVcc／２＋２Vds～Vcc の範囲内である。信号Com_iが電圧Vmax_sawtooth であるとき、ノードＭにおける電圧はVcc／２＋２Vdsより低い。信号Com_iが、段階P1のパルス中に電圧Vmax_pulseであるとき、ノードＱにおける電圧はレベル「０」であり、ノードＷにおける電圧はレベル「１」であり、ノードＸにおける電圧はレベル「０」であり、ノードＹにおける電圧はレベル「１」である。従って、信号Progは「１」である。段階P2の第１部分P2_ON 中、一連のパターンの間、信号Com_iは電圧Vmax_sawtooth より低いままである。そのため、ノードＱにおける電圧はレベル「１」であり、ノードＷにおける電圧はレベル「０」であり、ノードＸにおける電圧はレベル「１」であり、ノードＹにおける電圧はレベル「０」である。従って、信号Progは「０」である。インバータINV3、インバータINV4及びインバータINV5は、信号Progが十分に急な立上りエッジ及び立下りエッジを確実に示す目的を特に有する。

【0075】

図５及び図６に関連して前述されている実施形態では、電圧Data_j がアナログ基準信号REF より高いとき、各表示画素12_i,j の発光ダイオードLED はオフになる。これは、記憶されている信号Data_j の値が大きいほど、発光ダイオードLED によって放射される光の強度が低くなることを意味する。ある用途では、記憶されている信号Data_j の値が大きいほど、発光ダイオードLED によって放射される光の強度が高くなるように、各表示画素12_i,j の発光ダイオードLED を制御することが望ましい場合がある。

【0076】

図１２は、図５と同様の図であり、ディスプレイスクリーン10に画像を表示する方法の別の実施形態に関する表示画素12_i,j によって受信する信号のタイミング図である。図示の目的のために、図１２ではランク１の行のみが考慮されている。

【0077】

図１２における信号Com₁の極性は、図５における信号Com₁の極性に対して反転している。そのため、段階P2中、記憶されているアナログ信号Ｒが電圧REF より低いとき、各表示画素12_i,j の発光ダイオードLED はオフであり、これはゼロ電流I_LEDに相当し、記憶されているアナログ信号Ｒが電圧REF より高いとき、発光ダイオードLED はオンであり、これは高レベルの電流I_LEDに相当する。アナログ信号Ｒの値が大きいほど、発光ダイオードLED によって放射される光の強度は高くなる。駆動回路40は、図１０及び図１１に関連して前述されている駆動回路と同一であってもよい。

【0078】

図１３は、図５と同様の図であり、ディスプレイスクリーン10に画像を表示する方法の別の実施形態に関する表示画素12_i,j によって受信する信号のタイミング図である。図示の目的のために、図１３ではランク１の行のみが考慮されている。

【0079】

図１３における信号Com₁は、段階P2の第１部分P2_ON 中、信号Com₁がゼロの値と負の最大値－Vmax_sawtoothとの間で変化するという点を除いて図５における信号Com₁と同一である。

【0080】

図１４は、図１０と同様の図であり、図１３に示されている制御方法の実施形態の実施に適合されている、制御可能な電流源CSを駆動するための回路40の一部、特に回路46、回路48及び回路50の実施形態の電気回路図である。

【0081】

図１４に示されている駆動回路40は、図１０に示されている駆動回路40の全ての要素を備えており、高基準電圧Vcc を受ける導電性パッド36に連結、好ましくは接続されている第１のプレート及び比較器COMPの入力Ｖ－に連結、好ましくは接続されている第２のプレートを有するコンデンサC2と、信号Com₁を受ける第１のプレート及び比較器COMPの負の入力Ｖ－に連結、好ましくは接続されている第２のプレートを有するコンデンサC3と、比較器COMPの負の入力Ｖ－に連結、好ましくは接続されている第１のプレート及び低基準電位源Gnd に連結、好ましくは接続されている第２のプレートを有するコンデンサC4とを更に有している。

【0082】

動作中、比較器COMPの入力Ｖ－の信号は、２つの正電圧の極値間で変化しながら、信号Com_iの変化に従う。このような実施形態の利点は、信号Com_iがトランジスタT1のゲートを制御するために直接使用され得るため、回路44が設けられなくてもよいことである。

【0083】

別の実施形態によれば、アナログ基準信号REF は信号Com_iには存在せず、高基準電圧Vcc 又は低基準電圧Gnd に存在する。

【0084】

図１５は、図５と同様の図であり、ディスプレイスクリーン10に画像を表示する方法の別の実施形態に関する表示画素12_i,j によって受信する信号のタイミング図である。図示の目的のために、図１５ではランク１の行のみが考慮されている。

【0085】

図１５における信号Com₁は、段階P2中に一連のパターンを有さず、段階P2中にゼロの値のままであるという点を除いて、図５における信号Com₁と同一である。図１５では、高基準電圧Vcc は、最大値Vcc_max と正の最小値Vcc_min との間でパターンの繰り返しを示す段階P2の第１部分P2_ON 中を除いて値Vcc_max で一定である。駆動回路40は、図１３に示されている構造を有してもよい。駆動回路40は、信号Vcc に基づき、安定した高基準電圧を供給するための回路を更に有してもよい。

【0086】

図１６は制御可能な電流源CSの別の実施形態を示す。制御可能な電流源CSは、MOS トランジスタT4と直列のＮチャネルMOS トランジスタT16 を備えている点を除いて、図１０に示されている構造と同一の構造を有し、トランジスタT16 のドレインは、トランジスタT4のドレインに連結、好ましくは接続されており、トランジスタT16 のソースは、低基準電位源Gnd に連結、好ましくは接続されており、トランジスタT16 のゲートは定電圧Vbias を受ける。図１６に示されている電流源CSの構造により、発光ダイオードLED のより正確な電流制御が可能になる。

【0087】

図１７は、制御可能な電流源CSを駆動するための回路40の別の実施形態を示す。回路40は、比較器COMPが、ソースが信号REF を受信し、ゲートがノードＭに連結、好ましくは接続されており、ドレインがトランジスタT2及びトランジスタT3のゲートに連結、好ましくは接続されているＮチャネルMOS トランジスタT17 、並びにトランジスタT17 のドレイン及び高基準電圧源Vcc 間に直列に組み立てられ、ゲートが高基準電圧源Vcc に連結、好ましくは接続されている２つのＮチャネルMOS トランジスタT18 及びＮチャネルMOS トランジスタT19 と置き替えられている点を除いて、図１０に示されている全ての要素を有している。駆動回路40は、MOS トランジスタが、TFT トランジスタとも称される薄膜トランジスタと置き替えられている場合に特に適合されている。

【0088】

シミュレーションを行った。シミュレーションに関して、駆動回路40は図１０及び図１１に示されている構造を有する。

【0089】

図１８及び図１９は、段階P1中の信号のタイミング図である。より正確には、図１８は、コンデンサC1の電圧Ｒの変化曲線を示し、図１９は、段階P1中の信号Com₁及び信号Progの変化曲線を示す。

【0090】

図２０及び図２１は、段階P2中の信号のタイミング図である。より正確には、図２０は、トランジスタT4のゲート電圧VCS の変化曲線を示し、図２１は、信号Com₁及び信号Progの変化曲線を示す。

【0091】

図２２及び図２３は、表示画素に送信されるデータ信号が最大値を有し、これは表示画素によって受ける光の強度がゼロであることに対応する（VCS が一定であり、０Ｖに等しく、発光ダイオードが段階P2全体に亘ってオフである）場合の図２０及び図２１と夫々同様である。

【0092】

図２４及び図２５は、表示画素に送信されるデータ信号が最小値を有し、これは表示画素によって受ける光の強度が最大値であることに対応する（VCS が一定であり、５Ｖに等しく、発光ダイオードが段階P2全体に亘ってオンである）場合の図２０及び図２１と夫々同様である。

【0093】

特定の実施形態が記載されている。当業者にとって様々な変更及び調整が想起される。更に、様々な変形例を有する様々な実施形態が上述されている。これらの様々な実施形態及び変形例の様々な要素が組み合わせられてもよいことに注目すべきである。例として、図１６に示されている制御可能な電流源CSの実施形態は、図１０、図１４又は図１７に示されている駆動回路40を用いて実施されてもよい。

【0094】

本特許出願は、参照によって本明細書に組み込まれている仏国特許出願第21／14277 号明細書の優先権を主張している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【手続補正書】

【提出日】2024-06-24

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

ディスプレイスクリーンであって、
発光ダイオード、前記発光ダイオードに電力を供給する制御可能な電流源、及び前記電流源を制御するためのパルス幅変調制御信号を送出するように適合されている駆動回路を夫々有している表示回路と、
前記駆動回路に連結されている第１の電極と、
前記第１の電極に連結されている前記表示回路を選択するための選択信号を夫々の第１の電極に送出するための回路と、
前記駆動回路に連結されている第２の電極と、
前記第２の電極にアナログデータ信号を送出するための回路と
を備えており、
各表示回路の前記駆動回路は、前記表示回路が選択されると、前記駆動回路によって受信するアナログデータ信号を記憶するように構成されている記憶回路と、前記アナログデータ信号と間隔毎の周期的アナログ信号とを比較して、前記パルス幅変調制御信号を送出するように適合されている回路とを有しており、
前記ディスプレイスクリーンは、
前記駆動回路に連結されている第３の電極と、
前記第３の電極で前記発光ダイオードに電力供給するための電源電圧を供給するための回路と
を更に備えており、
各選択信号又は前記電源電圧は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階で構成されている、ディスプレイスクリーン。

【請求項2】

各選択信号は連続するパルスを有しており、
各表示回路は、前記表示回路が受信する前記選択信号の各パルスを検出するように構成されている検出回路を更に有しており、
前記表示回路の記憶回路は、各パルスの検出の際に前記駆動回路によって受信されるアナログデータ信号を記憶するように構成されている、請求項１に記載のディスプレイスクリーン。

【請求項3】

各選択信号の前記段階は、経時的に２つの連続するパルス間に設けられている、請求項２に記載のディスプレイスクリーン。

【請求項4】

前記検出回路は、前記選択信号内で前記パルスを前記間隔毎の周期的アナログ信号から区別するように構成されている、請求項３に記載のディスプレイスクリーン。

【請求項5】

前記選択信号のパルスの最大振幅が、前記間隔毎の周期的アナログ信号の最大振幅より大きい、請求項４に記載のディスプレイスクリーン。

【請求項6】

前記検出回路は、異なる反転閾値を有する２つの連続するインバータを有している、請求項５に記載のディスプレイスクリーン。

【請求項7】

各間隔における前記間隔毎の周期的アナログ信号の周期は、各パルスの継続時間とは異なる、請求項４に記載のディスプレイスクリーン。

【請求項8】

前記選択信号のパルスの波形が、前記間隔毎の周期的アナログ信号の周期に亘って前記間隔毎の周期的アナログ信号の波形とは異なる、請求項４に記載のディスプレイスクリーン。

【請求項9】

前記検出回路は、高域通過フィルタ又は低域通過フィルタを有している、請求項７又は８に記載のディスプレイスクリーン。

【請求項10】

各駆動回路は、前記選択信号のパルスと同時的なパルスを含む二値信号を送出するための回路を有している、請求項２～８のいずれか１つに記載のディスプレイスクリーン。

【請求項11】

前記パルス、及び前記間隔毎の周期的アナログ信号の段階は、基準値に対して反対の符号を有する、請求項２～８のいずれか１つに記載のディスプレイスクリーン。

【請求項12】

前記間隔毎の周期的アナログ信号は三角形状である、請求項１～８のいずれか１つに記載のディスプレイスクリーン。

【請求項13】

前記間隔毎の周期的アナログ信号は、連続的な上昇ランプのみ、又は連続的な降下ランプのみを有している、請求項１～８のいずれか１つに記載のディスプレイスクリーン。

【請求項14】

前記駆動回路は、前記アナログデータ信号が前記間隔毎の周期的アナログ信号より大きい場合に第１の状態の前記パルス幅変調制御信号を送出し、前記アナログデータ信号が前記間隔毎の周期的アナログ信号より小さい場合に第２の状態の前記パルス幅変調制御信号を送出するように構成されている、請求項１～８のいずれか１つに記載のディスプレイスクリーン。

【請求項15】

表示回路のアレイに信号を送出するための電子システムであって、
各表示回路は、発光ダイオード、前記発光ダイオードに電力を供給する制御可能な電流源、及び前記電流源を制御するためのパルス幅変調制御信号を送出するように適合されている駆動回路を有しており、前記アレイは、前記駆動回路に連結されている第１の電極、第２の電極及び第３の電極を有しており、
前記電子システムは、
夫々の第１の電極に選択信号を送出するための回路と、
前記第２の電極にアナログデータ信号を送出するための回路と
を備えており、
各表示回路の前記駆動回路は、前記駆動回路によって受信されるアナログデータ信号を記憶するための回路と、前記アナログデータ信号と間隔毎の周期的アナログ信号とを比較して、前記パルス幅変調制御信号を送出するように適合されている回路とを有しており、
前記電子システムは、前記第３の電極で前記発光ダイオードに電力供給するための電源電圧を供給するための回路を更に備えており、
各選択信号又は前記電源電圧は、前記間隔毎の周期的アナログ信号を夫々含む、間隔を空けた段階で構成されている、電子システム。

【国際調査報告】