知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-19
(54)【発明の名称】サーバー及びそのサーバー管理システム
(51)【国際特許分類】
G06F 13/14 20060101AFI20241212BHJP
G06F 13/38 20060101ALI20241212BHJP
G06F 13/42 20060101ALI20241212BHJP
G06F 13/36 20060101ALI20241212BHJP
【ＦＩ】
G06F13/14 330F
G06F13/38 350
G06F13/42 310
G06F13/36 320A
G06F13/14 310D
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024539515
(86)(22)【出願日】2023-04-27
(85)【翻訳文提出日】2024-06-27
(86)【国際出願番号】 CN2023091301
(87)【国際公開番号】W WO2023208135
(87)【国際公開日】2023-11-02
(31)【優先権主張番号】202210466930.0
(32)【優先日】2022-04-29
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】524244258
【氏名又は名称】蘇州元脳智能科技有限公司
【氏名又は名称原語表記】ＳＵＺＨＯＵ ＭＥＴＡＢＲＡＩＮ ＩＮＴＥＬＬＩＧＥＮＴ ＴＥＣＨＮＯＬＯＧＹ ＣＯ．， ＬＴＤ．
(74)【代理人】
【識別番号】110000729
【氏名又は名称】弁理士法人ユニアス国際特許事務所
(72)【発明者】
【氏名】田 碩
(57)【要約】
本願は、サーバー及びそのサーバー管理システムを開示し、サーバー分野に属し、サーバーを管理することに用いられる。サーバー管理システムは、２つのＣＰＵの起動を支援することができ、２つのＣＰＵから送信されたＰＣＩｅ信号を受信してオペレーティングシステムインタフェースの表示を行うことができ、また、受信したキーボードマウス命令をＵＳＢコントローラ（２）を介してゲーティングスイッチ（３）が現在オンしているＣＰＵに送信することができ、これにより、キーボードマウスの応用を実現することができ、且つ、ＵＳＢコントローラ（２）がＵＳＢ信号とＰＣＩｅ信号との相互変換を行う場合、第１のＵＳＢインタフェース（４）により、ゲーティングスイッチ（３）が現在オンしているＣＰＵとの間の通信を実現することができ、明らかなように、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
ゲーティングスイッチにより中央プロセッサＣＰＵから送信された高速シリアルコンピュータ拡張バス標準ＰＣＩｅ信号を受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、前記ゲーティングスイッチが現在オンしているＣＰＵに送信し、前記ゲーティングスイッチが現在オンしているＣＰＵの起動を支援するための基板管理制御装置と、前記基板管理制御装置に接続された汎用シリアルバスＵＳＢコントローラであって、前記ゲーティングスイッチが現在オンしているＣＰＵと第１のＵＳＢインターフェースとの間の通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うための汎用シリアルバスＵＳＢコントローラと、
サーバーの２つのＣＰＵ、前記基板管理制御装置及び前記ＵＳＢコントローラにそれぞれ接続された前記ゲーティングスイッチであって、２つのＣＰＵのうちの指定されたＣＰＵにおける１組のＰＣＩｅ信号を前記基板管理制御装置にオンし、他方の組ＰＣＩｅ信号を前記ＵＳＢコントローラにオンするための前記ゲーティングスイッチと、
前記基板管理制御装置及び前記ＵＳＢコントローラにそれぞれ接続された前記第１のＵＳＢインターフェースと、を含むことを特徴とするサーバー管理システム。
【請求項2】
前記基板管理制御装置は、一方のＣＰＵの拡張型シリアルペリフェラルインターフェースＥＳＰＩインターフェースに接続された基板管理コントローラＢＭＣであって、ＣＰＵから送信されたＰＣＩｅ信号をゲーティングスイッチにより受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、前記ゲーティングスイッチが現在オンしているＣＰＵに送信し、一方のＣＰＵから送信された起動情報を自身のＥＳＰＩインターフェースを介して受信するための基板管理コントローラＢＭＣと、
前記ＢＭＣ、他方のＣＰＵのＥＳＰＩインターフェース及び前記ゲーティングスイッチにそれぞれ接続された制御モジュールであって、プリセットプログラムを用いて、他方のＣＰＵがＥＳＰＩインターフェースを介して送信した起動情報を処理し、更に前記ゲーティングスイッチの状態を制御するための制御モジュールと、
２つのＣＰＵ及び前記ＢＭＣに接続された信頼の基点の安全管理装置であって、サーバーの電源投入段階で、認証された起動プログラムを前記ＣＰＵ及び前記ＢＭＣに提供するための信頼の基点の安全管理装置と、を含むことを特徴とする請求項１に記載のサーバー管理システム。
【請求項3】
前記制御モジュールは、更にマザーボードの低電圧差分信号ＬＶＤＳインターフェースに接続され、前記制御モジュールは、更に、マザーボードから送信された、複数種の指定されたタイプの低速信号を結合してなるＬＶＤＳ信号を減結合した後に前記ＢＭＣに送信し、前記ＢＭＣから送信された複数種の指定されたタイプの低速信号をＬＶＤＳ信号として結合した後にマザーボードに送信するためのものであることを特徴とする請求項２に記載のサーバー管理システム。
【請求項4】
前記ＢＭＣの汎用非同期送受信機ＵＡＲＴインターフェースに接続されたプロトコル変換装置であって、ＵＳＢプロトコルとＵＡＲＴプロトコルとの変換を行うためのプロトコル変換装置と、前記プロトコル変換装置に接続された第２のＵＳＢインタフェースとを更に含み、
前記ＢＭＣは、更に、前記制御モジュールから受信したＵＡＲＴ信号を前記ＵＡＲＴインターフェースから出力し、前記プロトコル変換装置から送信されたＵＡＲＴ信号を前記制御モジュールに送信するためのものであることを特徴とする請求項３に記載のサーバー管理システム。
【請求項5】
前記制御モジュールは、更に、前記ＣＰＵのＩ３Ｃインターフェースに接続され、前記制御モジュールは、更に、
前記ＣＰＵの改良された内部集積回路Ｉ３Ｃ信号を前記ＢＭＣにオンして、前記ＢＭＣがＩ３Ｃ信号により前記ＣＰＵをデバッグするためのものであることを特徴とする請求項４に記載のサーバー管理システム。
【請求項6】
前記ゲーティングスイッチは、第１の端が２つのＣＰＵの第１のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端が前記ＵＳＢコントローラに接続された第１の二者択一ＰＣＩｅスイッチであって、前記制御モジュールの制御下でそのうちの１ウェイの第１のＰＣＩｅ信号を前記ＵＳＢコントローラにオンするための第１の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵの第２のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端が前記ＢＭＣに接続された第２の二者択一ＰＣＩｅスイッチであって、前記制御モジュールの制御下でそのうちの１ウェイの第２のＰＣＩｅ信号を前記ＢＭＣにオンするための第２の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵのクロック信号にそれぞれ接続され、第２の端が前記ＵＳＢコントローラ及び前記ＢＭＣにそれぞれ接続された二者択二論理スイッチであって、２つのＣＰＵのクロック信号をそれぞれ前記ＵＳＢコントローラ及び前記ＢＭＣに送信するための二者択二論理スイッチとを含むことを特徴とする請求項２に記載のサーバー管理システム。
【請求項7】
前記ＵＳＢコントローラに接続された第３のＵＳＢインターフェースを更に含み、前記ＵＳＢコントローラは、前記ゲーティングスイッチが現在オンしているＣＰＵと、第１のＵＳＢインターフェース及び前記第３のＵＳＢインターフェースとの間のそれぞれの通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのものであることを特徴とする請求項２に記載のサーバー管理システム。
【請求項8】
前記制御モジュールはフィールドプログラマブルゲートアレイＦＰＧＡであることを特徴とする請求項３に記載のサーバー管理システム。
【請求項9】
前記信頼の基点の安全管理装置は、２つのＣＰＵ及び前記ＢＭＣにそれぞれ接続される信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓであって、サーバーの電源投入段階で、認証された起動プログラムを前記ＣＰＵ及び前記ＢＭＣに提供するための信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓと、
一方のＣＰＵの起動プログラムを記憶するための第１のＣＰＵ Ｆｌａｓｈと、
他方のＣＰＵの起動プログラムを記憶するための第２のＣＰＵ Ｆｌａｓｈと、
前記ＢＭＣの起動プログラムを記憶するためのＢＭＣ Ｆｌａｓｈとを含むことを特徴とする請求項２～８のいずれかに記載のサーバー管理システム。
【請求項10】
前記ゲーティングスイッチは、現在動作しているＣＰＵの２ウェイのＰＣＩｅバスを前記基板管理制御装置及び前記ＵＳＢコントローラにそれぞれオンするためのものであることを特徴とする請求項１に記載のサーバー管理システム。
【請求項11】
前記基板管理制御装置は、サーバー起動段階では、認証された起動プログラムをＣＰＵに提供することを特徴とする請求項１に記載のサーバー管理システム。
【請求項12】
前記制御モジュールは、ＢＭＣから送信された命令に従ってゲーティングスイッチの状態を制御するためのものであることを特徴とする請求項２に記載のサーバー管理システム。
【請求項13】
前記制御モジュールは、更に、ＣＰＵのＩ３Ｃ信号を前記第２のＵＳＢインターフェースに直接に接続するためのものであり、前記第２のＵＳＢインターフェースはＴＹＰＥＣコネクタであることを特徴とする請求項５に記載のサーバー管理システム。
【請求項14】
前記第１のＵＳＢインターフェースはＵＳＢ２．０プロトコルのインターフェースであることを特徴とする請求項１に記載のサーバー管理システム。
【請求項15】
前記第３のＵＳＢインターフェースはＵＳＢ３．０であることを特徴とする請求項１に記載のサーバー管理システム。
【請求項16】
請求項１～１５のいずれかに記載のサーバー管理システムを含むことを特徴とするサーバー。
【請求項17】
前記サーバーの２つのＣＰＵは、それぞれ２ウェイのＰＣＩｅバスが前記サーバー管理システムに接続されることを特徴とする請求項１６に記載のサーバー。
【請求項18】
前記サーバーの２つのＣＰＵの４ウェイのＰＣＩｅバスのチャネルは前記サーバー管理システムにおけるゲーティングスイッチによって一括制御されることを特徴とする請求項１６に記載のサーバー。
【請求項19】
前記サーバーにおけるＣＰＵは、前記サーバー管理システムにおける基板管理制御装置に接続されたＰＣＩｅバスを介してＰＣＩｅ信号を送信することを特徴とする請求項１６に記載のサーバー。
【請求項20】
前記ＰＣＩｅ信号は、オペレーティングシステムインタフェースの相関データを含み、前記オペレーティングシステムインタフェースの相関データは、前記基板管理制御装置がオペレーティングシステムインタフェースの表示制御を行うためのものであることを特徴とする請求項１９に記載のサーバー。【発明の詳細な説明】
【技術分野】
【0001】
本願はサーバー分野に関し、特にサーバー管理システム及びサーバーに関する。
【0002】
＜関連出願の相互参照＞
本願は、２０２２年０４月２９に中国専利局に提出された、出願番号が２０２２１０４６６９３０．０であり、発明の名称が「サーバー及びそのサーバー管理システム」である中国特許出願の優先権を主張し、その全体が参照により本文に組み込まれる。
本願は、２０２２年０４月２９に中国専利局に提出された、出願番号が２０２２１０４６６９３０．０であり、発明の名称が「サーバー及びそのサーバー管理システム」である中国特許出願の優先権を主張し、その全体が参照により本文に組み込まれる。
【背景技術】
【0003】
従来、サーバー管理ユニットはサーバーマザーボードに含まれており、サーバー管理ユニットをモジュール化し、サーバーマザーボードから分離する利点が明らかになった。サーバーＣＰＵ技術の更新が繰り返されるにつれて、サーバー応用は絶えず革新し、将来的にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央プロセッサ）のサウスブリッジとＣＰＵが融合され、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ、汎用シリアルバス）などの低速インターフェースが除去され、ＣＰＵパーティション化応用により、２ウェイのＣＰＵは独立してオペレーティングシステムを実行することができ、このような新しいＣＰＵ設計に対して、従来技術には成熟したサーバー管理システムが欠けている。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本願の目的は、サーバー管理システムを提供することであり、本願におけるサーバー管理システムは、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。本願の別の目的は、上記サーバー管理システムを含むサーバーを提供することであり、本願におけるサーバー管理システムは、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。
【課題を解決するための手段】
【0005】
上記の技術的課題を解決するために、本出願は、サーバー管理システムを提供する。当該サーバー管理システムは、
ゲーティングスイッチによりＣＰＵから送信されたＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ、高速シリアルコンピュータ拡張バス標準）信号を受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、ゲーティングスイッチが現在オンしているＣＰＵに送信し、ゲーティングスイッチが現在オンしているＣＰＵの起動を支援するための基板管理制御装置と、
基板管理制御装置に接続されたＵＳＢコントローラであって、ゲーティングスイッチが現在オンしているＣＰＵと第１のＵＳＢインターフェースとの間の通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのＵＳＢコントローラと、
サーバーの２つのＣＰＵ、基板管理制御装置及びＵＳＢコントローラにそれぞれ接続されたゲーティングスイッチであって、２つのＣＰＵのうちの指定されたＣＰＵにおける１組のＰＣＩｅ信号を基板管理制御装置にオンし、他方の組ＰＣＩｅ信号をＵＳＢコントローラにオンするためのゲーティングスイッチと、
基板管理制御装置及びＵＳＢコントローラにそれぞれ接続された第１のＵＳＢインターフェースと、を含む。
ゲーティングスイッチによりＣＰＵから送信されたＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ ｅｘｐｒｅｓｓ、高速シリアルコンピュータ拡張バス標準）信号を受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、ゲーティングスイッチが現在オンしているＣＰＵに送信し、ゲーティングスイッチが現在オンしているＣＰＵの起動を支援するための基板管理制御装置と、
基板管理制御装置に接続されたＵＳＢコントローラであって、ゲーティングスイッチが現在オンしているＣＰＵと第１のＵＳＢインターフェースとの間の通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのＵＳＢコントローラと、
サーバーの２つのＣＰＵ、基板管理制御装置及びＵＳＢコントローラにそれぞれ接続されたゲーティングスイッチであって、２つのＣＰＵのうちの指定されたＣＰＵにおける１組のＰＣＩｅ信号を基板管理制御装置にオンし、他方の組ＰＣＩｅ信号をＵＳＢコントローラにオンするためのゲーティングスイッチと、
基板管理制御装置及びＵＳＢコントローラにそれぞれ接続された第１のＵＳＢインターフェースと、を含む。
【0006】
いくつかの実施例では、基板管理制御装置は、
一方のＣＰＵのＥＳＰＩ（Ｅｎｈａｎｃｅｄ Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ、拡張型シリアルペリフェラルインターフェース）インターフェースに接続されたＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ、基板管理コントローラ）であって、ＣＰＵから送信されたＰＣＩｅ信号をゲーティングスイッチにより受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、ゲーティングスイッチが現在オンしているＣＰＵに送信し、一方のＣＰＵから送信された起動情報を、自身のＥＳＰＩインターフェースを介して受信するＢＭＣと、
ＢＭＣ、他方のＣＰＵのＥＳＰＩインターフェース及びゲーティングスイッチにそれぞれ接続された制御モジュールであって、プリセットプログラムを用いて、他方のＣＰＵがＥＳＰＩインターフェースを介して送信した起動情報を処理し、更にゲーティングスイッチの状態を制御するための制御モジュールと、
２つのＣＰＵ及びＢＭＣに接続された信頼の基点の安全管理装置であって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理装置とを含む。
一方のＣＰＵのＥＳＰＩ（Ｅｎｈａｎｃｅｄ Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ、拡張型シリアルペリフェラルインターフェース）インターフェースに接続されたＢＭＣ（Ｂａｓｅｂｏａｒｄ Ｍａｎａｇｅｍｅｎｔ Ｃｏｎｔｒｏｌｌｅｒ、基板管理コントローラ）であって、ＣＰＵから送信されたＰＣＩｅ信号をゲーティングスイッチにより受信し、第１のＵＳＢインターフェースを介して受信したキーボードマウス命令を、ゲーティングスイッチが現在オンしているＣＰＵに送信し、一方のＣＰＵから送信された起動情報を、自身のＥＳＰＩインターフェースを介して受信するＢＭＣと、
ＢＭＣ、他方のＣＰＵのＥＳＰＩインターフェース及びゲーティングスイッチにそれぞれ接続された制御モジュールであって、プリセットプログラムを用いて、他方のＣＰＵがＥＳＰＩインターフェースを介して送信した起動情報を処理し、更にゲーティングスイッチの状態を制御するための制御モジュールと、
２つのＣＰＵ及びＢＭＣに接続された信頼の基点の安全管理装置であって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理装置とを含む。
【0007】
いくつかの実施例では、制御モジュールは、更にマザーボードのＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ、低電圧差分信号）インターフェースに接続され、
制御モジュールは、更に、マザーボードから送信された、複数種の指定されたタイプの低速信号を結合してなるＬＶＤＳ信号を減結合した後にＢＭＣに送信し、ＢＭＣから送信された複数種の指定されたタイプの低速信号をＬＶＤＳ信号として結合した後にマザーボードに送信するためのものである。
制御モジュールは、更に、マザーボードから送信された、複数種の指定されたタイプの低速信号を結合してなるＬＶＤＳ信号を減結合した後にＢＭＣに送信し、ＢＭＣから送信された複数種の指定されたタイプの低速信号をＬＶＤＳ信号として結合した後にマザーボードに送信するためのものである。
【0008】
いくつかの実施例では、当該サーバー管理システムは、
ＢＭＣのＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ、汎用非同期送受信機）インターフェースに接続されたプロトコル変換装置であって、ＵＳＢプロトコルとＵＡＲＴプロトコルとの変換を行うためのプロトコル変換装置と、
プロトコル変換装置に接続された第２のＵＳＢインタフェースとを更に含み、
ＢＭＣは、更に、制御モジュールから受信したＵＡＲＴ信号をＵＡＲＴインターフェースから出力し、プロトコル変換装置から送信されたＵＡＲＴ信号を制御モジュールに送信するためのものである。
ＢＭＣのＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ、汎用非同期送受信機）インターフェースに接続されたプロトコル変換装置であって、ＵＳＢプロトコルとＵＡＲＴプロトコルとの変換を行うためのプロトコル変換装置と、
プロトコル変換装置に接続された第２のＵＳＢインタフェースとを更に含み、
ＢＭＣは、更に、制御モジュールから受信したＵＡＲＴ信号をＵＡＲＴインターフェースから出力し、プロトコル変換装置から送信されたＵＡＲＴ信号を制御モジュールに送信するためのものである。
【0009】
いくつかの実施例では、制御モジュールは、更に、ＣＰＵのＩ３Ｃ（Ｉｍｐｒｏｖｅｄ Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、改良された内部集積回路）インターフェースに接続され、
制御モジュールは、更に、
ＣＰＵのＩ３Ｃ信号をＢＭＣにオンして、ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグするためのものである。
制御モジュールは、更に、
ＣＰＵのＩ３Ｃ信号をＢＭＣにオンして、ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグするためのものである。
【0010】
いくつかの実施例では、ゲーティングスイッチは、
第１の端が２つのＣＰＵの第１のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＵＳＢコントローラに接続された第１の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第１のＰＣＩｅ信号をＵＳＢコントローラにオンするための第１の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵの第２のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＢＭＣに接続された第２の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第２のＰＣＩｅ信号をＢＭＣにオンするための第２の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵのクロック信号にそれぞれ接続され、第２の端がＵＳＢコントローラ及びＢＭＣに接続された二者択二論理スイッチであって、２つのＣＰＵのクロック信号をそれぞれＵＳＢコントローラ及びＢＭＣに送信するための二者択二論理スイッチとを含む。
第１の端が２つのＣＰＵの第１のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＵＳＢコントローラに接続された第１の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第１のＰＣＩｅ信号をＵＳＢコントローラにオンするための第１の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵの第２のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＢＭＣに接続された第２の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第２のＰＣＩｅ信号をＢＭＣにオンするための第２の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵのクロック信号にそれぞれ接続され、第２の端がＵＳＢコントローラ及びＢＭＣに接続された二者択二論理スイッチであって、２つのＣＰＵのクロック信号をそれぞれＵＳＢコントローラ及びＢＭＣに送信するための二者択二論理スイッチとを含む。
【0011】
いくつかの実施例では、当該サーバー管理システムは、ＵＳＢコントローラに接続された第３のＵＳＢインターフェースを更に含み、
ＵＳＢコントローラは、ゲーティングスイッチが現在オンしているＣＰＵと、第１のＵＳＢインターフェース及び第３のＵＳＢインターフェースとの間のそれぞれの通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのものである。
ＵＳＢコントローラは、ゲーティングスイッチが現在オンしているＣＰＵと、第１のＵＳＢインターフェース及び第３のＵＳＢインターフェースとの間のそれぞれの通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのものである。
【0012】
いくつかの実施例では、制御モジュールはＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、フィールドプログラマブルゲートアレイ）である。
【0013】
いくつかの実施例では、信頼の基点の安全管理装置は、
２つのＣＰＵ及びＢＭＣにそれぞれ接続される信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓであって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓと、
一方のＣＰＵの起動プログラムを記憶するための第１のＣＰＵ Ｆｌａｓｈと、
他方のＣＰＵの起動プログラムを記憶するための第２のＣＰＵ Ｆｌａｓｈと、
ＢＭＣの起動プログラムを記憶するためのＢＭＣ Ｆｌａｓｈとを含む。
２つのＣＰＵ及びＢＭＣにそれぞれ接続される信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓであって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓと、
一方のＣＰＵの起動プログラムを記憶するための第１のＣＰＵ Ｆｌａｓｈと、
他方のＣＰＵの起動プログラムを記憶するための第２のＣＰＵ Ｆｌａｓｈと、
ＢＭＣの起動プログラムを記憶するためのＢＭＣ Ｆｌａｓｈとを含む。
【0014】
上記の技術的課題を解決するために、本願は上記のサーバー管理システムを含むサーバーを更に提供する。
【0015】
本願は、サーバー管理システムを提供し、本願におけるサーバー管理システムは、２つのＣＰＵの起動を支援することができ、２つのＣＰＵから送信されたＰＣＩｅ信号を受信してオペレーティングシステムインタフェースの表示を行うことができ、また、受信したキーボードマウス命令を、ＵＳＢコントローラによりゲーティングスイッチが現在オンしているＣＰＵに送信することができ、これにより、キーボードマウスの応用を実現することができ、且つ、ＵＳＢコントローラがＵＳＢ信号とＰＣＩｅ信号との相互変換を行う場合、第１のＵＳＢインターフェースにより、ゲーティングスイッチが現在オンしているＣＰＵとの間の通信を実現することができ、明らかなように、本願は、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。
【0016】
本願は上記のサーバー管理システムと同様の有益な効果を有するサーバーを更に提供する。
【図面の簡単な説明】
【0017】
本願の実施例の技術案をより明確に説明するために、従来技術及び実施例において使用する必要がある図面を簡単に説明する。勿論、以下の説明における図面は、本願のいくつかの実施例であり、当業者にとって、創造的な労働を行わずに、これらの図面に基づいて他の図面を更に得ることができる。
【図1】本願いくつかの実施例に係るサーバー管理システムの構造模式図である。
【図2】従来のサーバー管理システムの構造模式図である。
【図3】本願いくつかの実施例に係る別のサーバー管理システムの構造模式図である。
【発明を実施するための形態】
【0018】
本願の核心はサーバー管理システムを提供することであり、本願におけるサーバー管理システムは、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。本願の別の核心は、上記サーバー管理システムを含むサーバーを提供することであり、本願におけるサーバー管理システムは、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用され、構造が簡単で、安定性が強い。
【0019】
本願のいくつかの実施例の目的、技術案及び利点をより明確にするために、以下、図面を参照しながら、本願のいくつかの実施例における技術案を明確かつ完全に説明し、説明する実施例がすべての実施例ではなく、本願の実施例の一部に過ぎないことは明らかである。本願における実施例に基づいて、当業者が創造的な作業を行うことなく得るすべての他の実施例は、本発明の保護範囲に属する。
【0020】
図１を参照すると、図１は、本願いくつかの実施例に係るサーバー管理システムの構造模式図であり、当該サーバー管理システムは、
ゲーティングスイッチ３によりＣＰＵから送信されたＰＣＩｅ信号を受信し、第１のＵＳＢインターフェース４を介して受信したキーボードマウス命令を、ゲーティングスイッチ３が現在オンしているＣＰＵに送信し、ゲーティングスイッチ３が現在オンしているＣＰＵの起動を支援するための基板管理制御装置１と、
基板管理制御装置１に接続されたＵＳＢコントローラ２であって、ゲーティングスイッチ３が現在オンしているＣＰＵと第１のＵＳＢインターフェース４との間の通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのＵＳＢコントローラ２と、
サーバーの２つのＣＰＵ、基板管理制御装置１及びＵＳＢコントローラ２にそれぞれ接続されたゲーティングスイッチ３であって、２つのＣＰＵのうちの指定されたＣＰＵにおける１組のＰＣＩｅ信号を基板管理制御装置１にオンし、他方の組ＰＣＩｅ信号をＵＳＢコントローラ２にオンするためのゲーティングスイッチ３と、
基板管理制御装置１及びＵＳＢコントローラ２にそれぞれ接続された第１のＵＳＢインターフェース４と、を含む。
ゲーティングスイッチ３によりＣＰＵから送信されたＰＣＩｅ信号を受信し、第１のＵＳＢインターフェース４を介して受信したキーボードマウス命令を、ゲーティングスイッチ３が現在オンしているＣＰＵに送信し、ゲーティングスイッチ３が現在オンしているＣＰＵの起動を支援するための基板管理制御装置１と、
基板管理制御装置１に接続されたＵＳＢコントローラ２であって、ゲーティングスイッチ３が現在オンしているＣＰＵと第１のＵＳＢインターフェース４との間の通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのＵＳＢコントローラ２と、
サーバーの２つのＣＰＵ、基板管理制御装置１及びＵＳＢコントローラ２にそれぞれ接続されたゲーティングスイッチ３であって、２つのＣＰＵのうちの指定されたＣＰＵにおける１組のＰＣＩｅ信号を基板管理制御装置１にオンし、他方の組ＰＣＩｅ信号をＵＳＢコントローラ２にオンするためのゲーティングスイッチ３と、
基板管理制御装置１及びＵＳＢコントローラ２にそれぞれ接続された第１のＵＳＢインターフェース４と、を含む。
【0021】
図２を参照すると、図２は、従来のサーバー管理システムの構造模式図である。従来の２ウェイ汎用サーバーマザーボードは、ＣＰＵ０、ＣＰＵ１の２つのＣＰＵを含み、ＣＰＵ０は独立して起動し、オペレーティングシステムを実行するだけでよく、ＣＰＵ１は、計算を拡張し、ＰＣＩｅリソースを拡張するために多く使用されており、オペレーティングシステムを実行する必要はなく、ＣＰＵ１は、ＣＰＵ０により誘導されて起動を完了する。ＢＭＣチップは、ＣＰＵ０起動プロセスに参加し、ＣＰＵ０のＰＣＩｅバスは、ＢＭＣチップのＰＣＩｅコントローラに接続されて、オペレーティングシステムインタフェースの出力表示に使用され、ＣＰＵ０サウスブリッジのＥＳＰＩバスは、ＢＭＣチップに接続されて、ＣＰＵ０シリアルインタフェース情報を伝達し、ＣＰＵ０サウスブリッジＵＳＢバスは、ＢＭＣチップに接続されて、キーボードマウス応用などを実現する。ＢＭＣのＵＡＲＴインターフェースは、シリアルインタフェースＣＯＭコネクタが外付けされてシリアルインタフェース情報を出力する。ＢＭＣは、ＳＧＰＩＯ（Ｓｅｒｉａｌ Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ、シリアル汎用入出力）バスによりＦＰＧＡに接続され、本モジュールにおけるＦＰＧＡによりマザーボードのＳＧＰＩＯバスと相互接続されて、ＩＯ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ、入出力）インターフェース拡張機能を実現する。ＰＦＲ（Ｐｌａｔｆｏｒｍ Ｆｉｒｍｗａｒｅ Ｒｅｓｉｌｉｅｎｃｅ、プラットフォームファームウェアの弾性）は現在広く応用されている安全起動技術であり、主にＦＰＧＡにより実現され、電源投入初期段階では、ＰＦＲ ＦＰＧＡは、ＣＰＵ ＦＬＡＳＨ、ＢＭＣ ＦＬＡＳＨ等の記憶ユニットを検査し、システムが起動可能な状態を備えているかどうかを判定する。従来の方式では、ＣＰＵ０、ＣＰＵ１、ＢＭＣチップのいずれもＦＬＡＳＨに接続する必要があるため、ゲーティングを行うには、大量な２進１出（２－ｉｎ １－ｏｕｔ）論理スイッチが必要である。現在のＰＦＲ方案では、複数の論理スイッチの導入はリンク分岐を大幅に増加させ、信号完全性のリスクをもたらし、ＰＦＲ検査論理プログラムは冗長で、開発が容易ではなく、しかも生産バーストカッティングの時間が冗長になり、生産効率を大幅に低下させる。
【0022】
現在のＣＰＵ製品の更新は迅速で、将来のＣＰＵサウスブリッジとＣＰＵは融合し、それにより、ＵＳＢなどの低速インターフェースが除去され、従来のＵＳＢスキームは次世代ＣＰＵに適合できない。データセンターの低エネルギー消費応用に伴い、信頼性運行の需要が絶えず高まり、ＣＰＵパーティション化応用概念が提案され、従来のサーバー管理方案はＣＰＵパーティション化応用をサポートしていない。ＣＰＵパーティション化応用は２ウェイのＣＰＵを独立してシステムを実行させることができ、下記の点を備えている。
１、ユーザーのマルチシステムニーズを満たす。
２、オペレーティングシステム１＋１バックアップを実現し、一方が故障した場合、システムは迅速に他方のシステムに切り替えることができる。
３、資源利用率を高め、ユーザーのシングルシステムの下で配置が高くない場合、元の２ウェイサーバーは、シングルシステムを実行すると、ＣＰＵ１が無駄になる。
１、ユーザーのマルチシステムニーズを満たす。
２、オペレーティングシステム１＋１バックアップを実現し、一方が故障した場合、システムは迅速に他方のシステムに切り替えることができる。
３、資源利用率を高め、ユーザーのシングルシステムの下で配置が高くない場合、元の２ウェイサーバーは、シングルシステムを実行すると、ＣＰＵ１が無駄になる。
【0023】
ＰＦＲ技術は、主に論理に基づいて完成し、論理が冗長で、且つＰＦＲ回路の信号完全性のリスクが高い。これらの特徴は、開発、生産、メンテナンスの難度を大幅に高めた。従来のサーバーは、ＣＯＭ（ｃｌｕｓｔｅｒ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｐｏｒｔ ）シリアル通信ポート）ポート又はＢＭＣでリモートでＣＰＵをデバッグすることしかできない。
【0024】
以上のような背景技術における技術的課題を考慮して、新型のＣＰＵ設計（ＣＰＵサウスブリッジとＣＰＵが融合することにより、ＵＳＢなどの低速インターフェースが除去され、ＣＰＵパーティション化応用は、２ウェイのＣＰＵを独立してオペレーティングシステムを動作させることができる）に対応するために、次世代ＣＰＵは、ＵＳＢインターフェースを備えなくなり、サーバーの２つのＣＰＵ（ＣＰＵ０、ＣＰＵ１）は、それぞれ２ウェイのＰＣＩｅバスが新たなサーバー管理システムに接続され、ゲーティングスイッチ３は、２ウェイのＣＰＵの合計４ウェイのＰＣＩｅバスのチャネルを一括的に制御し、ゲーティングスイッチ３は、現在動作しているＣＰＵの２ウェイのＰＣＩｅバスを基板管理制御装置１及びＵＳＢコントローラにそれぞれオンすることができ、例えば、
そのＣＰＵ０が動作している場合、ゲーティングスイッチ３は、ＣＰＵ０の２ウェイのＰＣＩｅバスを基板管理制御装置１及びＵＳＢにオンして制御することができ、ここで、ＣＰＵは、基板管理制御装置１に接続されたＰＣＩｅバスを介してＰＣＩｅ信号を送信することができ、例えば、基板管理制御装置１がオペレーティングシステムインタフェースの表示制御を行うように、オペレーティングシステムインタフェースの相関データを送信することができ、第１のＵＳＢインターフェース４が接続されたＵＳＢコントローラ２は、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うことができ、そうすれば、第１のＵＳＢインターフェース４は、ＵＳＢコントローラ２を介して、ゲーティングスイッチ３が現在オンしているＣＰＵとのＵＳＢ通信を実現することができる。
そのＣＰＵ０が動作している場合、ゲーティングスイッチ３は、ＣＰＵ０の２ウェイのＰＣＩｅバスを基板管理制御装置１及びＵＳＢにオンして制御することができ、ここで、ＣＰＵは、基板管理制御装置１に接続されたＰＣＩｅバスを介してＰＣＩｅ信号を送信することができ、例えば、基板管理制御装置１がオペレーティングシステムインタフェースの表示制御を行うように、オペレーティングシステムインタフェースの相関データを送信することができ、第１のＵＳＢインターフェース４が接続されたＵＳＢコントローラ２は、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うことができ、そうすれば、第１のＵＳＢインターフェース４は、ＵＳＢコントローラ２を介して、ゲーティングスイッチ３が現在オンしているＣＰＵとのＵＳＢ通信を実現することができる。
【0025】
ここで、サーバーのキーボードマウス機能を実現するために、キーボードマウス装置の信号は、第１のＵＳＢインターフェース４を介して基板管理制御装置１に送信することができ、基板管理制御装置１は、キーボードマウスの応用を実現するように、キーボードマウス命令を処理した後に、ＵＳＢコントローラ２及びゲーティングスイッチ３を介して、ゲーティングスイッチ３が現在オンしているＣＰＵに送信することができる。
【0026】
いくつかの実施例では、基板管理制御装置１は、ゲーティングスイッチ３が現在オンしているＣＰＵの起動を支援することもでき、サーバー起動段階で、認証された起動プログラムをＣＰＵに提供し、且つＣＰＵから送信された起動情報を受信するなどを含む。
【0027】
ゲーティングスイッチ３の存在により、本願いくつかの実施例におけるサーバー管理システムは、従来のＣＰＵにも対応することができ、互換性と汎用性が高い。
【0028】
本願いくつかの実施例ではサーバー管理システムが提供され、サーバー管理システムは、２つのＣＰＵの起動を支援することができ、２つのＣＰＵから送信されたＰＣＩｅ信号を受信してオペレーティングシステムインタフェースの表示を行うことができ、また、受信したキーボードマウス命令をＵＳＢコントローラによりゲーティングスイッチが現在オンしているＣＰＵに送信することができ、これにより、キーボードマウスの応用を実現することができ、且つ、ＵＳＢコントローラがＵＳＢ信号とＰＣＩｅ信号との相互変換を行う場合、第１のＵＳＢインターフェースにより、ゲーティングスイッチが現在オンしているＣＰＵとの間の通信を実現することができ、ＣＰＵがパーティション化応用され且つＵＳＢインターフェースが除去される将来の方案に適用でき、構造が簡単で、安定性が強い。
【0029】
本願の実施例をより良く説明するために、図３を参照してもよい。図３は本願いくつかの実施例に係る別のサーバー管理システムの構造模式図であり、上記の実施例に加えて、
いくつかの実施例では、基板管理制御装置１は、
一方のＣＰＵのＥＳＰＩインターフェースに接続された基板管理コントローラＢＭＣあって、ＣＰＵから送信されたＰＣＩｅ信号をゲーティングスイッチ３により受信し、第１のＵＳＢインターフェース４を介して受信したキーボードマウス命令を、ゲーティングスイッチ３が現在オンしているＣＰＵに送信し、一方のＣＰＵから送信された起動情報を自身のＥＳＰＩインターフェースを介して受信するための基板管理コントローラＢＭＣと、
ＢＭＣ、他方のＣＰＵのＥＳＰＩインターフェース及びゲーティングスイッチ３にそれぞれ接続された制御モジュールであって、プリセットプログラムを用いて、他方のＣＰＵがＥＳＰＩインターフェースを介して送信した起動情報を処理し、更にゲーティングスイッチ３の状態を制御するための制御モジュールと、
２つのＣＰＵ及びＢＭＣに接続された信頼の基点の安全管理装置であって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理装置とを含む。
いくつかの実施例では、基板管理制御装置１は、
一方のＣＰＵのＥＳＰＩインターフェースに接続された基板管理コントローラＢＭＣあって、ＣＰＵから送信されたＰＣＩｅ信号をゲーティングスイッチ３により受信し、第１のＵＳＢインターフェース４を介して受信したキーボードマウス命令を、ゲーティングスイッチ３が現在オンしているＣＰＵに送信し、一方のＣＰＵから送信された起動情報を自身のＥＳＰＩインターフェースを介して受信するための基板管理コントローラＢＭＣと、
ＢＭＣ、他方のＣＰＵのＥＳＰＩインターフェース及びゲーティングスイッチ３にそれぞれ接続された制御モジュールであって、プリセットプログラムを用いて、他方のＣＰＵがＥＳＰＩインターフェースを介して送信した起動情報を処理し、更にゲーティングスイッチ３の状態を制御するための制御モジュールと、
２つのＣＰＵ及びＢＭＣに接続された信頼の基点の安全管理装置であって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理装置とを含む。
【0030】
ＢＭＣ、制御モジュール及び信頼の基点の安全管理モジュールの構成は構造が簡単で、コストが低く、安定性が高いなどの利点がある。
【0031】
もちろん、上記の構成に加えて、基板管理制御装置１は他の構成であってもよい。
【0032】
従来の２ウェイサーバーを考慮して、ＣＰＵ０は、ＥＳＰＩバスによりＢＭＣにＵＡＲＴ情報を伝達し、 ＢＭＣのＣＯＭインターフェースを介して出力し、ＥＳＰＩバスは速度が高く、ＵＡＲＴバスは速度が低く、ＥＳＰＩはＵＡＲＴ情報を伝達してＥＳＰＩバスの利用率を大幅に低下させ、新型サーバー管理システムが改善され、ＣＰＵパーティション化応用をサポートした後、ＥＳＰＩは、主にＣＰＵ起動情報を実行し、ＣＰＵ起動効率を向上させる。ＢＭＣチップは、１つのＥＳＰＩインターフェースしかサポートしていないため、本願では、一方のＣＰＵ（ＣＰＵ０）のＥＳＰＩをＢＭＣのＥＳＰＩインターフェースに接続してＣＰＵ０起動に参加することができ、ＣＰＵ１のＥＳＰＩを制御モジュールに接続し、制御モジュールによりＣＰＵ１の独立した起動に参加することができる。
【0033】
また、制御モジュールは、ゲーティングスイッチ３の状態を制御することもでき、ＢＭＣから送信された命令に従ってゲーティングスイッチ３の状態を制御することができる。
【0034】
いくつかの実施例では、制御モジュールは、更に、マザーボードのＬＶＤＳインターフェースに接続され、
制御モジュールは、更に、マザーボードから送信された、複数種の指定されたタイプの低速信号を結合してなるＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ、低電圧差分信号）信号を減結合した後にＢＭＣに送信し、ＢＭＣから送信された複数種の指定されたタイプの低速信号をＬＶＤＳ信号として結合した後にマザーボードに送信するためのものである。
制御モジュールは、更に、マザーボードから送信された、複数種の指定されたタイプの低速信号を結合してなるＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ、低電圧差分信号）信号を減結合した後にＢＭＣに送信し、ＢＭＣから送信された複数種の指定されたタイプの低速信号をＬＶＤＳ信号として結合した後にマザーボードに送信するためのものである。
【0035】
ＣＰＵのＰＣＩｅバス及びＥＳＰＩバスの導入により、必然的にＢＭＣとマザーボードインターフェースが緊張し、ＢＭＣとマザーボードが相互接続されたいくつかの低速信号、例えばＩ２Ｃ、ＵＡＲＴ及びＧＰＩＯなどの信号は論理的にＬＶＤＳバスに結合して伝送し、更にマザーボード端の制御モジュールにより減結合することができるため、ＬＶＤＳバスによりＢＭＣモジュールとマザーボードとの情報相互作用を完成し、これにより、信号伝送速度を高めることができ、ＢＭＣ－マザーボードインターフェース信号の数を下げることもできる。
【0036】
いくつかの実施例では、当該サーバー管理システムは、
ＢＭＣのＵＡＲＴインターフェースに接続されたプロトコル変換装置であって、ＵＳＢプロトコルとＵＡＲＴプロトコルとの変換を行うためのプロトコル変換装置と、
プロトコル変換装置に接続された第２のＵＳＢインタフェースとを更に含み、
ＢＭＣは、更に、制御モジュールから受信したＵＡＲＴ信号をＵＡＲＴインターフェースから出力し、プロトコル変換装置から送信されたＵＡＲＴ信号を制御モジュールに送信するためのものである。
ＢＭＣのＵＡＲＴインターフェースに接続されたプロトコル変換装置であって、ＵＳＢプロトコルとＵＡＲＴプロトコルとの変換を行うためのプロトコル変換装置と、
プロトコル変換装置に接続された第２のＵＳＢインタフェースとを更に含み、
ＢＭＣは、更に、制御モジュールから受信したＵＡＲＴ信号をＵＡＲＴインターフェースから出力し、プロトコル変換装置から送信されたＵＡＲＴ信号を制御モジュールに送信するためのものである。
【0037】
本願のいくつかの実施例のサーバー管理システムでは、制御モジュールから論理的に減結合されたＵＡＲＴ信号は、ＢＭＣのＵＡＲＴインターフェースを介して出力され、プロトコル変換装置（ＵＡＲＴ－ＵＳＢチップ、図３におけるＵＳＢ ＵＡＲＴ ＢＲＩＤＧＥ）を介して第２のＵＳＢインターフェースに接続され、第２のＵＳＢインターフェースを介してマザーボード上のＵＡＲＴ信号との通信を実現することができる。
【0038】
いくつかの実施例では、制御モジュールは、更にＣＰＵのＩ３Ｃインターフェースに接続され、
制御モジュールは、更に、
ＣＰＵのＩ３Ｃ信号をＢＭＣにオンして、ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグするためのものである。
制御モジュールは、更に、
ＣＰＵのＩ３Ｃ信号をＢＭＣにオンして、ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグするためのものである。
【0039】
ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグできるようにするために、制御モジュールは、更にＣＰＵのＩ３Ｃインターフェースに接続され、且つ制御モジュールは、ＣＰＵのＩ３Ｃ信号をＢＭＣにオンして、 ＢＭＣがＩ３Ｃ信号によりＣＰＵをデバッグすることができる。
【0040】
なお、ＣＰＵのＩ３Ｃ信号を第２のＵＳＢインターフェースに直接接続することもでき（この場合、第２のＵＳＢインターフェースはＴＹＰＥＣコネクタであってもよい）、ＴＹＰＥＣインターフェースを介してシリアルインタフェース情報をデバッグすることができるし、Ｉ３ＣによりＣＰＵをデバッグすることもでき、テスト効率が向上した。
【0041】
いくつかの実施例では、ゲーティングスイッチ３は、
第１の端が２つのＣＰＵの第１のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＵＳＢコントローラ２に接続された第１の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第１のＰＣＩｅ信号をＵＳＢコントローラ２にオンするための第１の二者択一ＰＣＩｅスイッチ、
第１の端が２つのＣＰＵの第２のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＢＭＣに接続された第２の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第２のＰＣＩｅ信号をＢＭＣにオンするための第２の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵのクロック信号にそれぞれ接続され、第２の端がＵＳＢコントローラ２及びＢＭＣにそれぞれ接続された二者択二論理スイッチであって、２つのＣＰＵのクロック信号をそれぞれＵＳＢコントローラ２及びＢＭＣに送信するための二者択二論理スイッチとを含む。
第１の端が２つのＣＰＵの第１のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＵＳＢコントローラ２に接続された第１の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第１のＰＣＩｅ信号をＵＳＢコントローラ２にオンするための第１の二者択一ＰＣＩｅスイッチ、
第１の端が２つのＣＰＵの第２のＰＣＩｅ信号チャネルにそれぞれ接続され、第２の端がＢＭＣに接続された第２の二者択一ＰＣＩｅスイッチであって、制御モジュールの制御下でそのうちの１ウェイの第２のＰＣＩｅ信号をＢＭＣにオンするための第２の二者択一ＰＣＩｅスイッチと、
第１の端が２つのＣＰＵのクロック信号にそれぞれ接続され、第２の端がＵＳＢコントローラ２及びＢＭＣにそれぞれ接続された二者択二論理スイッチであって、２つのＣＰＵのクロック信号をそれぞれＵＳＢコントローラ２及びＢＭＣに送信するための二者択二論理スイッチとを含む。
【0042】
本願いくつかの実施例におけるゲーティングスイッチ３は、２つの二者択一ＰＣＩｅスイッチ、１つの二者択二論理スイッチを含み、構造が簡単で、コストが低い。
【0043】
もちろん、ゲーティングスイッチ３は他の構造であってもよい。
【0044】
いくつかの実施例では、当該サーバー管理システムは、ＵＳＢコントローラ２に接続された第３のＵＳＢインターフェースを更に含み、
ＵＳＢコントローラ２は、ゲーティングスイッチ３が現在オンしているＣＰＵと、第１のＵＳＢインターフェース４及び第３のＵＳＢインターフェースとの間のそれぞれの通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのものである。
ＵＳＢコントローラ２は、ゲーティングスイッチ３が現在オンしているＣＰＵと、第１のＵＳＢインターフェース４及び第３のＵＳＢインターフェースとの間のそれぞれの通信を実現するように、ＵＳＢ信号とＰＣＩｅ信号との相互変換を行うためのものである。
【0045】
キーボードマウス以外にも、サーバーは、より多くのＵＳＢデバイスの接続ニーズを有することを考慮して、複数のＵＳＢインターフェースを提供することができ、ここで、ユーザーエクスペリエンスを向上させるように、第１のＵＳＢインターフェース４は、ＵＳＢ２．０プロトコルのインターフェースであってもよく、第３のＵＳＢインターフェースは、ＵＳＢ３．０以上のバージョンのプロトコルのインターフェースであってもよい。
【0046】
いくつかの実施例では、制御モジュールはＦＰＧＡである。
【0047】
ＦＰＧＡは、体積が小さく、性能が高く、コストが低いなどの利点がある。
【0048】
もちろん、ＦＰＧＡに加えて、制御モジュールは、他のタイプであってもよい。
【0049】
いくつかの実施例では、信頼の基点の安全管理装置は、
２つのＣＰＵ及びＢＭＣにそれぞれ接続される信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓであって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓと、
一方のＣＰＵの起動プログラムを記憶するための第１のＣＰＵ Ｆｌａｓｈと、
他方のＣＰＵの起動プログラムを記憶するための第２のＣＰＵ Ｆｌａｓｈと、
ＢＭＣの起動プログラムを記憶するためのＢＭＣ Ｆｌａｓｈとを含む。
２つのＣＰＵ及びＢＭＣにそれぞれ接続される信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓであって、サーバーの電源投入段階で、認証された起動プログラムをＣＰＵ及びＢＭＣに提供するための信頼の基点の安全管理モジュールＣｅｒｂｅｒｕｓと、
一方のＣＰＵの起動プログラムを記憶するための第１のＣＰＵ Ｆｌａｓｈと、
他方のＣＰＵの起動プログラムを記憶するための第２のＣＰＵ Ｆｌａｓｈと、
ＢＭＣの起動プログラムを記憶するためのＢＭＣ Ｆｌａｓｈとを含む。
【0050】
ＣｅｒｂｅｒｕｓはＡＲＭ処理に基づく信頼の基点の安全管理モジュールであり、外部に複数のＳＰＩインターフェースを提供し、サーバーの電源投入中に、ＣＰＵ、ＢＭＣなどのチップ検査と回復を完了することができる。Ｃｅｒｂｅｒｕｓ方案は、ＰＦＲ方案における論理スイッチのスタックを回避し、ＰＣＢ設計の難度を下げ、同様に論理開発の難度を大幅に減らし、生産効率を提供した。
【0051】
もちろん、上記の構造に加えて、信頼の基点の安全管理装置は他のタイプであってもよい。
【0052】
本願いくつかの実施例では、上記の実施例におけるサーバー管理システムを含むサーバーを更に提供する。
【0053】
本願のいくつかの実施例に係るサーバーの説明は、上記のサーバー管理システムの実施例を参照すればよい。
【0054】
本明細書における各実施例は、進歩的に説明され、各実施例は他の実施例と異なる点を重点的に説明しており、各実施例の間の同じ部分、類似部分は互いに参照すればよい。なお、本明細書において、「第１」と「第２」等の関係用語は、１つのエンティティまたは操作を別のエンティティまたは操作から区別するためのものに過ぎず、必ずしもこれらのエンティティまたは操作の間にはそのような実際の関係や順序があることを要求または示唆するものではない。そして、「備える」、「含む」又は他のその変形は、非排他的な包含をカバーすることを意図しているため、一連の要素を含むプロセス、方法、物品、またはデバイスは、それらの要素を含むだけでなく、 明示的にリストされていない他の要素も含み、またはこのプロセス、方法、物品、またはデバイスに固有の要素も含む。これ以上の制限がない場合、「１つの．．．を含む」という文で定義された要素は、その要素を含むプロセス、方法、物品、またはデバイス内の他の同じ要素の存在を除外しない。
【0055】
開示された実施例の上記の説明により、当業者は、本願を実現または使用することができる。これらの実施例の様々な変更は、当業者にとって明らかであり、本明細書で定義された一般的な原理は、本願の精神または範囲を逸脱することなく、他の実施例で実現することができる。従って、本願は、本明細書に示されるこれらの実施例に限定されるものではなく、本明細書に開示される原理および新規な特徴と一致する最も広い範囲に適合するものである。
【図1】
【図2】
【図3】
【国際調査報告】