特表 2024-546499 液晶オンシリコン位相変調器用の画素回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-24

(54)【発明の名称】液晶オンシリコン位相変調器用の画素回路

(51)【国際特許分類】

   G09G 3/36 20060101AFI20241217BHJP

   G09G 3/20 20060101ALI20241217BHJP

   G02F 1/133 20060101ALI20241217BHJP

   G02F 1/13 20060101ALI20241217BHJP

【ＦＩ】

G09G3/36

G09G3/20 611E

G09G3/20 624B

G09G3/20 680G

G09G3/20 612J

G02F1/133 505

G02F1/13 505

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024535954

(86)(22)【出願日】2022-12-16

(85)【翻訳文提出日】2024-07-30

(86)【国際出願番号】 US2022081765

(87)【国際公開番号】W WO2023114979

(87)【国際公開日】2023-06-22

(31)【優先権主張番号】63/290,150

(32)【優先日】2021-12-16

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】516046846

【氏名又は名称】オハイオ ステート イノベーション ファウンデーション

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際弁理士法人

(72)【発明者】

【氏名】マオ チョンチャン

(72)【発明者】

【氏名】ジ リャンホア

(72)【発明者】

【氏名】ジョンソン クリスティーナ

【テーマコード（参考）】

2H088

2H193

5C006

5C080

【Ｆターム（参考）】

2H088EA47

2H088HA01

2H088HA02

2H088HA03

2H088HA08

2H088MA20

2H193ZF45

2H193ZP01

2H193ZP03

2H193ZR20

5C006AA16

5C006BB16

5C006BC06

5C006BC16

5C006BF33

5C006EC12

5C006FA23

5C006FA36

5C080AA10

5C080BB05

5C080DD06

5C080DD28

5C080EE29

5C080FF11

5C080JJ03

5C080JJ04

5C080JJ06

(57)【要約】

本明細書では、フレームバッファ画素回路であって、第１のデータパスゲートトランジスタＧ１、第１の蓄積キャパシタＣ１、電圧ブーストラインＶｂ、ソースホロワートランジスタＦ、プルダウントランジスタＰ、および第２のデータパスゲートトランジスタＧ２を有するフレームバッファ画素回路が開示される。プルダウントランジスタＰは、トランジスタＦのドレインおよびトランジスタＧ２のソースに接続され、蓄積キャパシタＣ１は電圧ブーストラインＶｂに接続される。動作中、データがＧ１ゲートを介してＣ１キャパシタに転送されているとき、Ｖｂはゼロボルトに設定される。フレームデータがすべての画素内のＣ１キャパシタ上に取り込まれた後、Ｖｂはデザインされた電圧に設定され、すべての画素内のＧ２ゲートが開いて、Ｃｌｃｄキャパシタを充電する。次いで、画素上への次のフレームデータの取り込みを開始する前に、Ｖｂは再びゼロボルトに設定される。このようなプロセスが、液晶オンシリコン（ＬＣＯＳ）動作時間内で繰り返される。

【特許請求の範囲】

【請求項1】

液晶オンシリコンバックプレーン位相変調器の画素電極を制御する回路であって、
２つのデータ転送コントローラーと、
データ記憶ユニットと、
電圧ブースターと、
プルダウンユニットを備えた信号増幅ユニットと、を含み、
アナログデータ信号が最初に、第１のコントローラーを介して転送されて、前記記憶ユニットに記憶され、次いで前記電圧ブースターがゼロボルトから所望の電圧に切り替えられ、次いで前記データが第２のコントローラーを介して前記液晶駆動電極に転送される、回路。

【請求項2】

前記記憶ユニットは、電圧非依存型キャパシタと増幅回路のゲートキャパシタとから構成される、請求項１に記載の回路。

【請求項3】

プルダウントランジスタが前記第２のデータ転送コントローラーの前に配置される、請求項１に記載の回路。

【請求項4】

前記回路内のトランジスタはすべてＮＭＯＳトランジスタである、請求項１に記載の回路。

【請求項5】

前記データ記憶キャパシタは、０Ｖまたは所望のブースト電圧を提供できる電圧ブースタースイッチに接続される、請求項１に記載の回路。

【請求項6】

シリコン位相変調器上の液晶の画素電極を制御するための回路であって、
データラインと、
２つのデータ転送コントローラーと、
２つの記憶ユニットと、
２つの増幅回路と、を含み、
第１のコントローラーが、第１の制御信号によってイネーブルされて、画素データを含む第１のアナログデータ信号を第１の記憶ユニット内に記憶し、
次いで、前記データは第１の増幅回路によって、第２の制御信号によってイネーブルされる第２のコントローラーの入力に結合され、前記増幅回路の出力を第２の記憶ユニットに結合し、それによって、前記第１のアナログデータ信号に比例する第２のアナログデータ信号を、前記第２の記憶ユニット内に記憶し、前記第２の記憶ユニットは第２の増幅回路に直接結合され、前記第２のアナログデータ信号に比例する前記出力電圧は、出力電極において生成され、液晶素子を駆動し、シリコン位相変調器上の液晶内で光学位相変調を実行し、前記第１の増幅回路および第２のコントローラーは、前記第１の記憶ユニットと前記第２の記憶ユニットとの間の絶縁を提供し、
前記第２の増幅回路は、前記第２の記憶ユニットと前記出力電極との間の絶縁を提供する、回路。

【請求項7】

前記第１の記憶ユニットは、電圧非依存型キャパシタと前記第１の増幅回路のゲートキャパシタとから構成される、請求項６に記載の回路。

【請求項8】

前記第２の記憶ユニットは、電圧非依存型キャパシタと前記第２の増幅回路のゲートキャパシタとから構成される、請求項６に記載の回路。

【請求項9】

前記２つの記憶ユニットは、最良の性能を達成するために独立に最適化することができる、請求項６に記載の回路。

【請求項10】

前記第１の増幅回路および前記第２の増幅回路は、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのいずれかの異なるＭＯＳトランジスタを、それぞれ使用する、請求項６に記載の回路。

【請求項11】

シリコン位相変調器上の液晶の画素電極を制御するための回路であって、前記回路は、データライン、２つのデータ転送コントローラー、２つの電圧ブースターに接続された２つの記憶ユニット、および２つの増幅回路からなり、データが第１のコントローラーを介して第１の記憶ユニットに転送されているとき、前記第１の電圧ブースターは０Ｖに設定され、次いで、前記データが前記第２のコントローラーを介して前記第２の記憶ユニットに転送されているとき、前記第１の電圧ブースターは所望の電圧に設定され、前記第２の電圧ブースターは０Ｖに設定され、次いで、前記第２の電圧ブースターは所望の電圧に設定され、前記第２の増幅器は前記画素出力電極を充電して液晶素子を駆動し、そして、画素内への次のフレームデータの取り込みを開始する前に、前記第１の電圧ブースターは０Ｖに再び設定される、回路。

【請求項12】

第１の蓄積キャパシタおよび第２の蓄積キャパシタが、前記第１の電圧ブースターおよび前記第２の電圧ブースターに、それぞれ接続される、請求項１１に記載の回路。

【請求項13】

前記２つの記憶ユニットは、最良の性能を達成するために独立に最適化することができる、請求項１１に記載の回路。

【請求項14】

すべての前記トランジスタはＮＭＯＳトランジスタである、請求項１１に記載の回路。

【請求項15】

液晶オンシリコンバックプレーン位相変調器の画素電極を制御するためのシステムであって、前記システムは、
第１のデータ転送コントローラーおよび第２のデータ転送コントローラーと、
１つのデータ記憶ユニットと、
電圧ブースターと、
プルダウンユニットを備えた信号増幅ユニットと、を含むシステム。

【請求項16】

アナログデータ信号が最初に、前記第１のデータ転送コントローラーを介して転送され、前記記憶ユニットに記憶され、次いで前記電圧ブースターがゼロボルトから所定の電圧に切り替えられ、次いで前記データが、前記第２のデータ転送コントローラーを介して液晶駆動電極に転送される、請求項１５に記載のシステム。

【請求項17】

前記データ記憶ユニットは、電圧非依存型キャパシタと増幅回路のゲートキャパシタとを含む、請求項１５に記載のシステム。

【請求項18】

前記第２のデータ転送コントローラーの前に配置されるプルダウントランジスタをさらに含む、請求項１５に記載のシステム。

【請求項19】

前記システム内の各トランジスタはＮＭＯＳトランジスタである、請求項１５に記載のシステム。

【請求項20】

０Ｖまたは所定のブースト電圧を提供することができる電圧ブースタースイッチに接続されたデータ記憶キャパシタをさらに含む、請求項１５に記載のシステム。

【請求項21】

シリコン位相変調器上の液晶の画素電極を制御するためのシステムであって、前記システムは、
データラインと、
第１のデータ転送コントローラーおよび第２のデータ転送コントローラーと、
第１の記憶ユニットおよび第２の記憶ユニットと、
第１の増幅回路および第２の増幅回路と、を含み、
前記第１のデータ転送コントローラーは、第１の制御信号によってイネーブルされて、画素データを含む第１のアナログデータ信号を第１の記憶ユニット内に記憶し、
次いで、前記データは前記第１の増幅回路によって、第２の制御信号によってイネーブルされる前記第２のデータ転送コントローラーの入力に結合され、前記増幅回路の出力を前記第２の記憶ユニットに結合し、それによって、前記第１のアナログデータ信号に比例する第２のアナログデータ信号を、前記第２の記憶ユニット内に記憶し、
前記第２の記憶ユニットは第２の増幅回路に直接結合され、
前記第２のアナログデータ信号に比例する前記出力電圧は、出力電極において生成され、液晶素子を駆動し、前記シリコン位相変調器上の前記液晶内の光学位相変調を実行し、
前記第１の増幅回路および第２のデータ転送コントローラーは、前記第１の記憶ユニットと前記第２の記憶ユニットとの間の絶縁を提供し、前記第２の増幅回路は、前記第２の記憶ユニットと出力電極との間の絶縁を提供する、システム。

【請求項22】

前記第１の記憶ユニットは、電圧非依存型キャパシタと前記第１の増幅回路のゲートキャパシタとを含む、請求項２１に記載のシステム。

【請求項23】

前記第２の記憶ユニットは、電圧非依存型キャパシタと前記第２の増幅回路のゲートキャパシタとを含む、請求項２１に記載のシステム。

【請求項24】

前記第１の記憶ユニットおよび前記第２の記憶ユニットは、最良の性能を達成するために独立に最適化される、請求項２１に記載のシステム。

【請求項25】

前記第１の増幅回路および前記第２の増幅回路は、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのいずれかの異なるＭＯＳトランジスタを、それぞれ使用する、請求項２１に記載のシステム。

【請求項26】

シリコン位相変調器上の液晶の画素電極を制御するためのシステムであって、前記システムは、
データラインと、
第１のデータ転送コントローラーおよび第２のデータ転送コントローラーと、
第１の電圧ブースターおよび第２の電圧ブースターに接続される第１の記憶ユニットおよび第２の記憶ユニットと、
２つの増幅回路と、を含み、
データが第１のデータ転送コントローラーを介して前記第１の記憶ユニットに転送されているとき、前記第１の電圧ブースターは０Ｖに設定され、次いで、前記データが前記第２のデータ転送コントローラーを介して前記第２の記憶ユニットに転送されているとき、前記第１の電圧ブースターは所定の電圧に設定され、前記第２の電圧ブースターは０Ｖに設定され、次いで、前記第２の電圧ブースターは所定の電圧に設定され、前記第２の増幅回路は前記画素出力電極を充電して液晶素子を駆動し、そして、画素内への次のフレームデータの取り込みを開始する前に、前記第１の電圧ブースターは０Ｖに再び設定される、システム。

【請求項27】

前記第１の記憶ユニットおよび前記第２の記憶ユニットは、前記第１の電圧ブースターおよび前記第２の電圧ブースターに、それぞれ接続される、請求項２６に記載のシステム。

【請求項28】

前記２つの記憶ユニットは、最良の性能を達成するために独立に最適化される、請求項２６に記載のシステム。

【請求項29】

前記システム内のすべての前記トランジスタはＮＭＯＳトランジスタである、請求項２６に記載のシステム。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

関連出願の相互参照
本出願は、米国仮特許出願第６３／２９０、１５０号（２０２１年１２月１６日に出願）、発明の名称「ＰＩＸＥＬ ＣＩＲＣＵＩＴＳ ＦＯＲ ＬＩＱＵＩＤ ＣＲＹＳＴＡＬ ＯＮ ＳＩＬＩＣＯＮ ＰＨＡＳＥ ＭＯＤＵＬＡＴＯＲ」に対する優先権を主張する。なおこの文献の開示はその全体において参照により明示的に組み込まれている。

【技術分野】

【0002】

本開示は全般的に、液晶オンシリコン（ＬＣＯＳ）位相変調器デバイス用の画素回路に関し、より詳細には、位相変調器の性能を向上させることができるフレームバッファ画素回路に関する。いくつかの実施形態を、特にその用途を参照して本明細書で説明するが、本開示はこのような使用分野に限定されず、より広い状況において適用可能であり得ることが理解される。

【背景技術】

【0003】

液晶オンシリコン（ＬＣＯＳ）デバイスは、他の用途の中でも、光学位相変調器としての使用に対して当該技術分野において知られている。ＬＣＯＳデバイスは、空間に依存する位相プロファイルを信号に適用することによって、光信号を空間的に操作することができる。これには、ビームステアリング、画像表示、スペクトル補償、および前方波形整形などの多くの用途がある。

【0004】

図１を参照して、従来のＬＣＯＳデバイス１００を概略的に例示する。ＬＣＯＳデバイス１００は、液晶（ＬＣ）材料１０２が、透明電極Ｖｃｏｍ１０６を有する透明ガラス基板１０４と、シリコン基板１１０上に取り付けられた金属ミラー１０８との間に挟まれている。ミラー１０８は、個別にアドレス指定可能な画素の２次元（２Ｄ）アレイに分割される。各画素は、電圧信号によって個別に駆動可能であり、光信号に局所的な位相変化を提供し、それによって位相操作領域の２次元アレイを提供する。液晶素子は、ガラス基板１０４およびシリコン基板１１０の表面上にそれぞれ配置された２つの配向層１１２ａ、１１２ｂによって予め位置合わせされる。

【0005】

シリコンバックプレーン上の第２の電極は、２Ｄアレイの画素回路からなる。図２に示すように、一般的なアナログ画素回路２００は、ＣＭＯＳデータ転送ゲートＧとデータ記憶キャパシタＣとからなる。動作中、ゲートＧが開いていると、データがキャパシタ上に転送されて記憶され、液晶素子を駆動する。このような画素回路は単純であるが、駆動電圧範囲が狭い、コントラスト比が低い、画像のちらつきが大きい、用途によっては光出力効率が低いなどのいくつかの欠点がある。

【0006】

上記の画素回路を備えたＬＣＯＳは、ホログラフィックディスプレイおよびカラーシーケンシャルディスプレイなどのいくつかの用途には適さない時系列画素アドレス指定アプローチを使用する、このようなディスプレイでは、ＬＣＯＳパネルがフレームデータを取り込んでいるときに光源をブロックする必要があり、結果的に、光出力効率が低くなり、画像表示品質が低くなる。このような回路を備えたＬＣＯＳの別の欠点は、液晶変調器に対する交流（ＡＣ）駆動要件により、ガラス基板上の共通電極Ｖｃｏｍを画素出力電圧範囲の中間電位に固定する必要があることである。ＬＣ素子に対するＡＣ駆動を実現するために、１つのフレーム電圧プロファイルを、Ｖｃｏｍと比べて一方が正電位電圧を有し他方が負電位電圧を有する２つのプロファイルにデザインする。したがって、ＬＣ素子に印加される電圧の最大振幅は、シリコンバックプレーン上の画素によって提供される電圧の半分である。ＬＣ駆動電圧振幅が低いと、画像のグレースケールに重大な影響を及ぼす。

【0007】

フレームバッファ画素回路技術は、研究者および業界エンジニアの注目を集めている。Ｌｅｅらは、ＬＣＯＳディスプレイデバイスに対して図３に示すようなフレームバッファ画素回路３００を開示した。この回路は、ＣＭＯＳトランジスタＭ１およびＭ２からなる第１のデータ通過ゲート、蓄積キャパシタＣｍｅｍ、ソースホロワートランジスタＭ３、およびトランジスタＭ４を備えた第２のデータ通過ゲートからなる。動作中、第１のゲートが開くと、データがデータラインからキャパシタＣｍｅｍに転送される。フレームデータがすべての画素Ｃｍｅｍキャパシタ内に記憶された後、すべての画素における第２のデータ通過ゲートが開いて、データが画素電極（ＰＥ）に転送される。

【0008】

一般的なＬＣＯＳ位相変調器と比較して、このフレームバッファ画素回路３００を備えたＬＣＯＳ位相変調器では、画像コントラスト比を高くし、グレースケールを大きくすることができる。また、このようなフレームバッファ画素回路を備えたＬＣＯＳ位相変調器を、ホログラフィックディスプレイ、カラーシーケンシャルディスプレイ、および天体観測用の波面補正に対して使用して、光出力効率と画質を大幅に向上させる可能性が高い。このようなフレームバッファ画素の別の利点は、種々の用途に対する要件を満たすようにフリップフロップＶｃｏｍの電位電圧を調整することによって、ＬＣ素子に印加される電圧を容易に設定できることである。これは、偏光無依存型ＬＣＯＳ（ＰＩ－ＬＣＯＳ）位相変調器などのＬＣ素子を完全に駆動するために高電圧を必要とするＬＣＯＳ位相変調器にとって非常に重要である。

【0009】

しかし、出力電圧範囲を最大にするために、従来のフレームバッファ画素回路ではＣＭＯＳデータ転送ゲートが使用され、その結果、より多くのドーピングウェルが必要になる。これにより、シリコンバックプレーン製造プロセスが複雑になり、画素サイズが大きくなり、歩留まりが低下し得る。従来のフレームバッファ画素回路の別の欠点は、このようなフレームバッファ画素回路内のＰＥにおける出力電圧が、電流リークおよび他の影響により急速に減衰し、その結果、ＬＣＯＳ位相変調器の比較的大きな位相フリッカが生じることである。

【発明の概要】

【0010】

従来のフレームバッファ画素回路では、画素回路の出力電圧範囲を最大にするために、ＣＭＯＳトランジスタが使用される。このような回路構造は、ＮＭＯＳまたはＰＭＯＳトランジスタのみを備えた画素回路と比較して、画素サイズが大きくなり、シリコンバックプレーン製造プロセスが複雑になり、歩留まりが低下するという欠点がある。

【0011】

したがって、本開示のいくつかの実施形態では、単純な画素回路、小さな画素サイズ、大きな出力電圧範囲、および安定した電圧を、異なるフレームバッファ画素回路構造および電圧ブースト技術を使用することによって実現することができる。このような画素回路を備えたＬＣＯＳ位相変調器には、高解像度、カラーシーケンシャル、ホログラフィックディスプレイなどの特別な用途がある。

【0012】

各画素上での電位電圧の不安定性によって、ＬＣＯＳ位相変調器内に位相変動が生じる。信号のちらつきに対して高度な制限がある用途の場合、従来技術は、ＬＣＯＳ位相変調器（たとえば、通信ネットワーク内で使用される波長選択スイッチ（ＷＳＳ）用のＬＣＯＳ位相変調器）では使用できない。

【0013】

したがって、ＬＣＯＳ変調器において安定した位相を生成するための方法を提供する本開示のいくつかの実施形態を提案する。安定した電位電圧によって液晶素子を駆動し続けるように、画素出力ＰＥを充電し続けるために、呼ばれるソースホロワーが加えられる、発明した回路を用いれば、ＬＣＯＳ位相変調器は、位相フリッカを大幅に低減させることができる。

【0014】

本開示の実施形態を、単なる例として、以下の図面を参照して記載する。

【図面の簡単な説明】

【0015】

【図1】ＬＣＯＳ位相変調器の側面図である。

【図2】アナログ画素回路の概略図である。

【図3】従来技術のフレームバッファ画素回路の概略図である。

【図4】フレームバッファ画素回路の第１の実施形態の概略図である。

【図5】フレームバッファ画素回路の第１の実施形態の出力電圧範囲のシミュレーション結果を示す図である。

【図6】ＡおよびＢはフレームバッファ画素回路の第２の実施形態の概略図である。

【図7】フレームバッファ画素回路の第２の実施形態の出力電圧範囲と電圧保持率のシミュレーション結果を示す図である。

【図8】フレームバッファ画素回路の第３の実施形態の概略図である。

【図9】フレームバッファ画素回路の第３の実施形態の出力電圧範囲と電圧保持率のシミュレーション結果である。

【発明を実施するための形態】

【0016】

次に本開示の主題について、本開示の例示的な実施形態が示されている添付図面を参照して、以下でさらに十分に説明する。しかし、本発明は、多くの異なる形態で具体化することができ、本明細書に記載の実施形態に限定されるものとして解釈されるべきではなく、むしろ、これらの実施形態は、本開示が徹底的かつ完全なものとなり、本発明の範囲が当業者に十分に伝わるように提供されるものである。図に関して、類似の数字は全体を通して類似の要素を指す。本明細書で使用される場合、「及び／又は」という用語は、関連する列挙された項目のうちの１つ以上の任意の及びすべての組み合わせを含む。

【0017】

別段定義されない限り、本明細書で使用される全ての用語（技術的及び科学的用語を含む）は、本開示が属する当業者によって一般的に理解されるのと同じ意味を有する。一般的に使用される辞書で定義されるものなどの用語は、関連技術および本開示の文脈におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書でそのように明示的に定義されない限り、理想化された意味または過度に形式的な意味で解釈されないことがさらに理解されよう。

【0018】

フレームバッファ画素回路４００の第１の実施形態を、図４に示す。この回路は、第１のデータパスゲートトランジスタＧ１、第１の蓄積キャパシタＣ１、電圧ブーストラインＶｂ、ソースホロワートランジスタＦ、プルダウントランジスタＰ、および第２のデータパスゲートトランジスタＧ２からなる。図３に示す以前のフレームバッファ画素回路３００と比較して、違いには、限定することなく、以下が含まれる。１）プルダウントランジスタＰは、ここではトランジスタＦのドレインおよびトランジスタＧ２のソースに接続される。２）蓄積キャパシタＣ１は、ＧＮＤの代わりに電圧ブーストラインＶｂに接続される。３）すべてのトランジスタはＮＭＯＳトランジスタである。

【0019】

トランジスタＰをＧ２の前の位置に配置すると、Ｃｌｃｄおよび寄生ゲートキャパシタに対する電流リークを減らすことができ、その結果、電圧安定性が増す。電圧ブーストＶｂを使用すると、画素出力電圧範囲を、電圧ブースターを使用しない場合よりもはるかに大きく拡張することができる。動作中、データがＧ１ゲートを介してＣ１キャパシタに転送されているとき、Ｖｂはゼロボルトに設定される。フレームデータがすべての画素内のＣ１キャパシタ上に取り込まれた後、Ｖｂはデザインされた電圧に設定され、すべての画素内のＧ２ゲートが開いて、Ｃｌｃｄキャパシタを充電する。次いで、画素上への次のフレームデータの取り込みを開始する前に、Ｖｂは再びゼロボルトに設定される。このようなプロセスが、ＬＣＯＳ動作時間内で繰り返される。

【0020】

図５に、異なるブースト電圧を有するフレームバッファ画素の第１の実施形態に対する出力電圧範囲のシミュレーション結果を示す。シミュレーション結果が示すところによれば、Ｖｂがトランジスタ閾値電圧（たとえば、ここでは０．８Ｖ）付近にあるときに、最大電圧範囲を達成できる。最大出力電圧範囲は、従来技術のフレームバッファ画素回路の場合と同様に、４Ｖよりも大きい。ＣＭＯＳゲートトランジスタを使用する従来技術のフレームバッファ画素と比較して、この回路では、すべてＮＭＯＳトランジスタを使用し、回路構造を単純にして、小さいサイズの画素および高解像度ＬＣＯＳ位相変調器のデザインに役立つ。この画素回路を備えたＬＣＯＳ位相変調器は、大きな視野角および高画質のディスプレイを実現するために小さな画素サイズおよび高解像度が極めて重要であるホログラフィックディスプレイおよびカラーシーケンシャルディスプレイなどのいくつかの特別な用途に対して利点がある。

【0021】

ホログラフィックディスプレイを使用すると、視認者は、オブジェクトの周囲を見回して、異なる視点からそれを見ることができる。これにより、ステレオ３Ｄディスプレイに伴うすべての複雑さがない、より快適で自然に似せた視聴体験が得られる。近年、デジタルおよびコンピューター生成ホログラフィックディスプレイ技術の開発が研究機関および業界企業において広く行われている。ホログラフィック通信は、第６世代（６Ｇ）ネットワークの最も興味深い特徴の１つであり得る。５Ｇ／６Ｇネットワーク展開の進展に従って、ホログラフィックディスプレイは、研究者、エンジニア、投資家、および消費者にとってますます魅力的になるであろう。このようなホログラフィックディスプレイシステムにおけるコアコンポーネントは、位相変調器である。ＬＣＯＳ位相変調器は、高解像度、小さいサイズの画素、および高い画素フィルファクターなど、他と比べて競争力のある利点がある。従来のＬＣＯＳ位相変調器を備えたホログラフィックディスプレイの場合、高回折次数の光のちらつきを最小限にするために、データを取り込む間は光を遮断する必要がある。フレームバッファ画素回路を備えたＬＣＯＳ位相変調器は、データ取り込みと表示を並行して実行できるため、一般的なＬＣＯＳ位相変調器と比べていくつかの利点（たとえば、より高い光学効率、より高い表示品質、より低い高次回折光のちらつき）が得られる、したがって、このような位相変調器は、コンピューター生成ホログラフィックディスプレイにおいて使用される可能性が高い。

【0022】

カラーシーケンシャルディスプレイシステムは、一般的なカラーディスプレイシステムよりもはるかに単純であり、空間光変調器が少なく、光学システムがはるかに単純である。カラーシーケンシャルＬＣＯＳディスプレイは、プロジェクションディスプレイ、ウェアラブルディスプレイ（ニアアイディスプレイを含む）、およびスマートウォッチにおいて広く使用されている。カラーシーケンシャルディスプレイの場合、フレームバッファ画素回路を備えたＬＣＯＳ位相変調器は、一般的なＬＣＯＳ位相変調器と比べて著しい利点（たとえば、光出力効率がはるかに高い、および表示品質がはるかに高い）がある、従来のＬＣＯＳ位相変調器を使用した場合、データを取り込む間は光は遮断され、表示期間中にのみ光がオンする。フレームバッファ画素ベースのＬＣＯＳ位相変調器を使用した場合、データ取り込みと表示を並行して実行できるため、光効率と表示品質を大幅に向上させることができる。

【0023】

波面補正は主に、天体観測に使用され、自由空間光（ＦＳＯ）通信でも使用される。天体観測および飛行物体追跡では、大気の乱流により、画像解像度低下と強度低下という２つの影響が望遠鏡画像に生じる。波面歪みを動的に補正することによって、画質を大幅に向上させることができ、光の強度を高めることができる。フレームバッファ画素を備えたＬＣＯＳ位相変調器を使用すると、フレームごとに波面補正を実行できるため、ライン走査ＬＣＯＳ位相変調器を使用した場合と比べて、画質を大幅に改善することができる。

【0024】

図６Ａに、フレームバッファ画素回路６００の第２の実施形態を示す。第２の実施形態には、データ入力ライン、第１のデータパスゲートトランジスタＧ１、第１のデータ記憶キャパシタＣ１、第１のソースホロワートランジスタＦ１、プルアップトランジスタＰ１、第２の通過ゲートトランジスタＧ２、第２のデータ記憶キャパシタＣ２、第２のソースホロワートランジスタＦ２、およびプルダウントランジスタＰ２が含まれる。動作中、信号データが、データラインを介してＧ１のソース側に送られる。第１のトランジスタゲートＧ１が開かれると、データはトランジスタのドレインに転送され、第１の蓄積キャパシタＣ１に記憶される。Ｃ１が完全に充電された後、Ｇ１ゲートは閉じる。全フレームデータがすべての画素内のＣ１キャパシタ内に完全に取り込まれると、すべての画素における第２のＧ２ゲートが同時に開く。全フレームデータが転送されて、すべての画素内のＣ２キャパシタに記憶される。Ｃ２キャパシタが完全に充電されると、Ｇ２ゲートは閉じる。次いで、第２のソースホロワーＦ２がＣｌｃｄおよび寄生キャパシタを充電し、ＬＣ素子を駆動するための電圧ＰＥを提供する。プルアップトランジスタＰ１は、ゲートトランジスタＧ２が開かれたときに開き、次いでＧ２が閉じた後に閉じて、キャパシタＣ２を完全に充電する。プルダウントランジスタＰ２を使用して、Ｃｌｃｄが充電される前にＰＥ点における容量をクリーンにする。

【0025】

画素回路内に２つのソースホロワーがあるため、ＬＣ素子を大きなグレースケールにより駆動するのに十分に大きな出力電圧範囲を回路が提供できるように、デザインを最適化する必要がある。出力電圧範囲を最大にするために、２つのソースホロワーは、図６Ａおよび６Ｂにそれぞれ示すように、ＰＭＯＳトランジスタを有する一方のホロワー（回路６００）と、ＮＭＯＳトランジスタを有するもう一方（回路６０２）とを有する。

【0026】

図７に、画素出力電圧範囲と電圧保持率のシミュレーション結果を示す。出力電圧範囲は、３．０Ｖより大きく、これは一般的に、ＬＣ素子を完全に駆動するのに十分に高い値である。回路内では、データ記憶キャパシタＣ２とＬＣ駆動電極ＰＥとは第２のソースホロワーによって分離されているため、Ｃ２は、ＬＣ素子、シャント電流リーク、および周囲の画素の干渉の影響を受けない。したがって、電圧保持率は、従来技術のフレームバッファ画素回路と比べて大きく改善される。このような画素回路を備えたＬＣＯＳ位相変調器は、光通信ネットワークにおいて広く使用されている波長選択スイッチ（ＷＳＳ）用のＬＣＯＳ位相変調器など、位相変調のフリッカに対する厳しい要件がある用途に対して、利点を有する可能性がある。

【0027】

フレームバッファ画素回路８００の第３の実施形態を、図８に示す。フレームバッファ画素回路６００／６０２の第２の実施形態と比較して、この画素回路８００は、すべてＮＭＯＳトランジスタを使用するように変更され、データ記憶キャパシタＣ１およびＣ２は電圧ブーストラインＶｂ１およびＶｂ２に、それぞれ接続される。動作中、データがＧ１ゲートを介してＣ１に転送されているとき、Ｖｂ１はゼロボルトに設定される。フレームデータがすべての画素内のＣ１キャパシタ上に取り込まれた後、Ｖｂ１はデザインされた電圧に設定され、すべての画素内のＧ２ゲートが開いて、Ｃ２キャパシタをデザインされた電位電圧に充電する。Ｇ２ゲートが閉じた後、Ｖｂ２はデザインされた電圧に設定され、ＰＥ点での電圧を拡大する。

【0028】

図９に、フレームバッファ画素８００のこの第３の実施形態の出力電圧範囲と電圧保持率のシミュレーション結果を示す。シミュレーション結果から、出力電圧範囲は３．０Ｖより大きく、電圧は非常に安定している。この回路内でＮＭＯＳトランジスタのみを使用すると、回路設計が簡素化され、性能が向上する可能性がある。

【0029】

再構成可能なアド／ドロップマルチプレクサ（ＲＯＡＤＭ）により、高価なアップグレードまたは通信ネットワークへの大きな変更を必要とせずに、新しいサービスの追加が容易になる。ＲＯＡＤＭシステムによって、波長のリモートで正確かつ柔軟な選択が可能になるため、多額の費用をかけずにネットワーク容量が大幅に増加される。ＲＯＡＤＭ市場は、５Ｇ／６Ｇネットワークの導入の進展に続いて、著しい成長を有すると予測される。ＬＣＯＳ位相変調器は、ＲＯＡＤＭシステムのコアサブシステムであるＷＳＳシステムにおいて広く使用されている。現在、使用されているすべてのＬＣＯＳ位相変調器は、偏光依存位相変調のみを実行できる。したがって、光偏光は注意深く操作する必要があり、その結果、光学システムが複雑になる。第２および第３のフレームバッファ画素回路を、偏光無依存型ＬＣＯＳ（ＰＩ－ＬＣＯＳ）位相変調器内で使用することができる。ＰＩ－ＬＣＯＳ位相変調器を使用すると、ＷＳＳシステムは、一般的なＬＣＯＳ位相変調器を使用するＷＳＳシステムと比較して、はるかに単純な光学システム、より高性能、およびより低コストを有することができる。

【0030】

図面および明細書には、本開示の典型的な実施形態が開示されている。しかし、本開示の原理から実質的に逸脱することなく、これらの実施形態に対して多くの変形および変更を行うことができる。したがって、特定の用語を使用しているが、それらは一般的かつ説明的な意味でのみ使用しており、限定を目的とするものではなく、本開示の範囲は以下の特許請求の範囲によって規定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【国際調査報告】