特表 2024-546693 グリッチフリー・ブラウンアウト検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-26

(54)【発明の名称】グリッチフリー・ブラウンアウト検出器

(51)【国際特許分類】

   G01R 31/00 20060101AFI20241219BHJP

   H03K 5/08 20060101ALI20241219BHJP

   G06F 1/28 20060101ALI20241219BHJP

【ＦＩ】

G01R31/00

H03K5/08 P

G06F1/28

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024534049

(86)(22)【出願日】2022-10-04

(85)【翻訳文提出日】2024-07-23

(86)【国際出願番号】 US2022077545

(87)【国際公開番号】W WO2023107769

(87)【国際公開日】2023-06-15

(31)【優先権主張番号】63/286,851

(32)【優先日】2021-12-07

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/654,482

(32)【優先日】2022-03-11

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】522029730

【氏名又は名称】インフィニオン テクノロジーズ エルエルシー

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ

【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】グレゴリー ポールズ

(72)【発明者】

【氏名】ジャヤント アショククマール

【テーマコード（参考）】

2G036

5B011

5J039

【Ｆターム（参考）】

2G036AA28

2G036BA37

2G036CA10

5B011DA02

5B011EA09

5B011GG02

5B011HH04

5J039DA01

5J039DB03

5J039KK10

5J039KK12

(57)【要約】

一実施形態によれば、回路には、集積回路上に配置された複数の比較器であって、監視対象電源ラインに結合された入力を有する複数の比較器と、複数の比較器の出力に結合された入力を有する投票回路と、を含む。投票回路の出力は、監視対象電源ラインに結合された電源のブラウンアウト状態を示す信号を提供するように構成される。

【特許請求の範囲】

【請求項1】

集積回路上に配置された複数の比較器であって、監視対象電源ラインに結合された入力を有する複数の比較器と、
前記複数の比較器の出力に結合された入力を有する投票回路であって、前記投票回路の出力は、前記監視対象電源ラインに結合された電源のブラウンアウト状態を示す信号を提供するように構成される投票回路と、
を備える回路。

【請求項2】

前記複数の比較器のうちの第１比較器は、第１比較閾値を有し、
前記複数の比較器のうちの第２比較器は、第２比較閾値を有する、
請求項１に記載の回路。

【請求項3】

前記第１比較閾値は、前記第２比較閾値とは異なる、
請求項２に記載の回路。

【請求項4】

前記複数の比較器の前記入力は、前記監視対象電源ラインのスターポイントに接続される、
請求項１に記載の回路。

【請求項5】

前記回路は、前記監視対象電源ラインのスターポイントから延びる第１の導体を介して前記監視対象電源ラインに接続される第１回路をさらに備え、
前記複数の比較器のうちの第１比較器の入力は、前記監視対象電源ラインの前記スターポイントに接続され、
前記複数の比較器のうちの第２比較器の入力は、前記スターポイントを含まない回路経路を介して前記第１の導体に接続される、
請求項１に記載の回路。

【請求項6】

前記回路は、前記監視対象電源ラインの前記スターポイントから延びる第２の導体を介して前記監視対象電源ラインに接続される第２回路をさらに備え、
前記複数の比較器のうちの前記第２比較器の入力は、前記スターポイントを含まず、かつ、前記第１の導体を含まない回路経路を介して前記第２の導体に接続される、
請求項５に記載の回路。

【請求項7】

前記投票回路は、ｃ素子を備える、
請求項１に記載の回路。

【請求項8】

前記投票回路は、
前記複数の比較器の第１のグループの比較器に結合された入力を有する第１のｃ素子と、
前記複数の比較器の第２のグループの比較器に結合された入力を有する第２のｃ素子と、
前記第１のｃ素子の出力に結合されている第１の入力と、前記第２のｃ素子の出力に結合されている第２の入力と、を有する第３のｃ素子と、
を備える、
請求項１に記載の回路。

【請求項9】

前記投票回路は、多数決ゲートを備える、
請求項１に記載の回路。

【請求項10】

前記複数の比較器のうちの少なくとも１つは、ヒステリシス回路を備える、
請求項１に記載の回路。

【請求項11】

集積回路を動作させる方法であって、前記方法は、
電源バスの第１地点における第１電圧を第１基準電圧と比較するステップと、
電源の第２地点における第２電圧を第２基準電圧と比較するステップと、
前記第１電圧が前記第１基準電圧未満であり、前記第２電圧が前記第２基準電圧未満である場合にブラウンアウト状態に遷移するステップと、
前記ブラウンアウト状態に遷移した後、前記第１電圧が前記第１基準電圧未満のままであるか、または、前記第２電圧が前記第２基準電圧未満のままである場合に、前記ブラウンアウト状態に留まるステップと、
前記第１電圧が前記第１基準電圧を超え、前記第２電圧が前記第２基準電圧を超えると、前記ブラウンアウト状態から遷移するステップと、
前記ブラウンアウト状態から遷移した後、前記第１電圧が前記第１基準電圧よりも高いままであるか、または、前記第２電圧が前記第２基準電圧よりも高いままである場合に、前記ブラウンアウト状態外に留まるステップと、
前記ブラウンアウト状態に移行すると、ブラウンアウト状態を示すステップと、
を含む方法。

【請求項12】

前記方法は、前記ブラウンアウト状態が示されたときに前記電源に接続された第１回路を遮断するステップをさらに備える、
請求項１１に記載の方法。

【請求項13】

前記電源バスの前記第１地点と前記電源バスの前記第２地点とは、同じ地点である、
請求項１１に記載の方法。

【請求項14】

前記電源バスは、第１回路に結合されており、
前記電源バスの前記第２地点は、前記電源バスの前記第１地点よりも前記第１回路に電気的に近い、
請求項１１に記載の方法。

【請求項15】

前記第１および第２電圧は、変動しており、
前記第１および第２基準電圧は、プログラム可能に固定されている、
請求項１１に記載の方法。

【請求項16】

メモリ回路と、
電源ノードと前記メモリ回路の電源入力との間に結合された導電性電源バスと、
前記導電性電源バスに結合されたブラウンアウト検出器と、
を備える集積回路であって、
前記ブラウンアウト検出器は、
前記導電性電源バスに結合された信号入力を有する第１比較器と、
前記導電性電源バスに結合された信号入力を有する第２比較器と、
前記第１比較器および前記第２比較器の出力に結合されている入力と、前記メモリ回路のシャットダウン入力に結合されている出力と、を有する投票回路と、
を備える集積回路。

【請求項17】

前記投票回路は、ｃ素子を備える、
請求項１６に記載の集積回路。

【請求項18】

前記集積回路は、前記電源ノードに接続されたボンドパッドをさらに備える、
請求項１６に記載の集積回路。

【請求項19】

前記集積回路は、前記第１比較器の基準電圧入力に結合されている第１出力と、前記第２比較器の基準電圧入力に結合されている第２出力と、を有する基準電圧発生器をさらに備え、
前記基準電圧発生器は、前記第１出力に第１基準電圧を提供し、前記第２出力に前記第１基準電圧とは異なる第２基準電圧を提供するように構成されている、
請求項１６に記載の集積回路。

【請求項20】

前記第１比較器の前記信号入力は、前記導電性電源バス上の第１地点に物理的に接続され、
前記第２比較器の前記信号入力は、前記導電性電源バス上の第２地点に物理的に接続されている、
請求項１６に記載の集積回路。

【請求項21】

前記導電性電源バス上の前記第１地点は、前記導電性電源バスの前記第２地点よりも前記メモリ回路の前記電源入力に電気的に近い、
請求項２０に記載の集積回路。

【請求項22】

前記メモリ回路は、シリコン－酸化物－窒化物－酸化物－シリコン（ＳＯＮＯＳ）ベースの不揮発性メモリアレイを含む、
請求項１６に記載の集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

政府の権益
本明細書に記載の発明は、Ａｉｒ Ｆｏｒｃｅ Ｒｅｓｅａｒｃｈ Ｌａｂｏｒａｔｏｒｙによって授与された主要契約ＦＡ９４５３－１９－Ｃ－００１１の一部として、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｒｅｓｅａｒｃｈ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏ．（Ｍｉｃｒｏ－ＲＤＣ）によって授与された下請契約０７０７０－ＳＣ－００１の下で政府の支援を受けて行われた。米国政府は、本発明に一定の権利を有する。

【0002】

関連出願の相互参照
本出願は、２０２１年１２月７日に出願された米国仮特許出願第６３／２８６，８５１号および２０２２年３月１１日に出願された米国特許出願第１７／６５４，４８２号の３５ Ｕ．Ｓ．Ｃ．§１１９（ｅ）の下での利益を主張し、これらの出願は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。

【0003】

本発明は、一般に、Ｃ素子補償が有るまたは無いブラウンアウト検出器デバイスおよびその動作方法に関する。

【背景技術】

【0004】

多くの回路およびシステムは、指定された範囲を有する電源電圧を受電するように設計されている。例えば、２つの１．５Ｖバッテリを使用する単純なバッテリ駆動装置は、２．５Ｖと３．５Ｖの間の電源電圧で動作するように設計し得る。しかしながら、電源電圧が最小指定電圧２．５Ｖを下回ると、装置内の回路はもはや予測可能なように動作せず、回路の動作が不規則になり得る。低電源電圧で起こり得る悪影響を回避するために、多くの回路やシステムには、電源を監視し、また低電源電圧状態を示す信号を提供する、回路であるブラウンアウト検出器が含まれる。したがって、回路またはシステムは、低電源電圧状態を示す信号を受信すると、自動的に遮断され得る。

【0005】

デジタルプロセッサなどのシステムは、回路スイッチング動作と誘導性電源ラインとの間の相互作用に起因してノイズの多い電源電圧を有し得る。したがって、ブラウンアウト検出器の設計における１つの課題は、電源ライン上の過渡電圧に起因する誤トリガ動作の問題に対処することである。例えば、そうでなければ十分な電源電圧を有する回路が電源上で短い過渡または電圧グリッチを受ける場合、回路を動作状態に保つことが望ましいことが多い。しかしながら、短い過渡または電圧グリッチがブラウンアウト状態としてたびたび誤って解釈された場合、システムは不必要にシャットダウンされる可能性がある。

【0006】

そのような誤トリガ動作は、低電力状態について監視されている電源をローパスフィルタリングすることによって回避し得る。しかしながら、ローパスフィルタリングは、低電圧状態の検出に遅延を引き起こす可能性があり、これにより、システムが短時間の間不規則に動作する可能性がある。

【発明の概要】

【課題を解決するための手段】

【0007】

一実施形態によれば、回路には、集積回路上に配置された複数の比較器であって、監視対象電源ラインに結合された入力を有する複数の比較器と、複数の比較器の出力に結合された入力を有する投票回路と、を含む。投票回路の出力は、監視対象電源ラインに結合された電源のブラウンアウト状態を示す信号を提供するように構成される。

【0008】

別の実施形態によれば、集積回路を動作させる方法には、電源バスの第１地点における第１電圧を第１基準電圧と比較するステップと、電源の第２地点における第２電圧を第２基準電圧と比較するステップと、第１電圧が第１基準電圧未満であり、第２電圧が第２基準電圧未満である場合にブラウンアウト状態に遷移するステップと、ブラウンアウト状態に遷移した後、第１電圧が第１基準電圧未満のままであるか、または第２電圧が第２基準電圧未満のままである場合に、ブラウンアウト状態に留まるステップと、第１電圧が第１基準電圧を超え、第２電圧が第２基準電圧を超えると、ブラウンアウト状態から遷移するステップと、ブラウンアウト状態から遷移した後、第１電圧が第１基準電圧よりも高いままであるか、または第２電圧が第２基準電圧よりも高いままである場合に、ブラウンアウト状態外に留まるステップと、ブラウンアウト状態に移行すると、ブラウンアウト状態を示すステップと、が含まれる。

【0009】

さらなる実施形態によれば、集積回路には、メモリ回路と、電源ノードとメモリ回路の電源入力との間に結合された導電性電源バスと、導電性電源バスに結合されたブラウンアウト検出器と、が含まれ、ブラウンアウト検出器が、導電性電源バスに結合された信号入力を有する第１比較器と、導電性電源バスに結合された信号入力を有する第２比較器と、第１比較器および第２比較器の出力に結合されている入力と、メモリ回路のシャットダウン入力に結合されている出力と、を有する投票回路と、を含む。

【0010】

本発明およびその利点のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。

【図面の簡単な説明】

【0011】

【図1】例示的なブラウンアウト検出器の概略図である。

【図2】一実施形態によるブラウンアウト検出器の概略図である。

【図3A】一実施形態によるブラウンアウト検出器の概略図を示す。

【図3B】一実施形態の投票回路の真理表を示す。

【図3C】一実施形態の投票回路のタイミング図を示す。

【図3D】一実施形態の投票回路の概略図を示す。

【図3E】一実施形態の投票回路のブロック図を示す。

【図4A】一実施形態によるブラウンアウト検出器の概略図を示す。

【図4B】一実施形態の投票回路の概略図を示す。

【図5A】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図5B】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図5C】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図5D】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図5E】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図5F】実施形態のブラウンアウト検出器を使用する集積回路のブロック図を示す。

【図6】実施形態のブラウンアウト検出器を使用する実施形態の集積回路メモリのブロック図を示す。

【図7A】一実施形態による方法のブロック図を示す。

【図7B】一実施形態による方法のブロック図を示す。

【図8】一実施形態による電源監視回路を示す図である。

【図9A】実施形態の電源監視システムの性能に関する波形図を示す。

【図9B】実施形態の電源監視システムの性能に関する波形図を示す。

【図9C】実施形態の電源監視システムの性能に関する波形図を示す。

【発明を実施するための形態】

【0012】

異なる図における対応する数字および記号は、特に指示しない限り、一般に、対応する部分を指す。図面は、好ましい実施形態の関連する態様を明確に示すために描かれており、必ずしも縮尺通りに描かれていない。特定の実施形態をより明確に説明するために、同じ構造、材料、またはプロセスステップの変形を示す文字が、図の番号の後に続く場合がある。

【0013】

現在好ましい実施形態の構成および使用法を以下に詳細に説明する。しかしながら、本発明は、多種多様な特定の状況で具体化できる多くの適用可能な発明概念を提供することを理解されたい。説明される特定の実施形態は、本発明を構成および使用するための特定の方法の単なる例示であり、本発明の範囲を限定するものではない。

【0014】

一実施形態では、電源を監視するためのブラウンアウト検出器は、複数の比較器および投票回路を使用して実装される。いくつかの実施形態では、投票回路は、比較器の大部分が低い電源電圧を示すときにブラウンアウト状態を示す。２つの比較器を含む実施形態などの他の実施形態では、投票回路は、両方の比較器が低い電源電圧を示すとき、またはブラウンアウト状態が既に存在し、比較器の少なくとも１つが低い電源電圧を示すときに、ブラウンアウト状態を示すｃ素子を使用して実装される。

【0015】

実施形態の利点には、大きな過渡電流が電源ノードの電圧を瞬間的に低下させるときに起こり得る、誤ブラウンアウト検出の発生を低減する能力が含まれる。いくつかの実施形態では、電源ノードをローパスフィルタリングすることなくおよび／またはヒステリシス回路を有する比較器を使用することなく、誤検出を低減することができる。このことは、有利なこととして、小型でコンパクトな回路を使用した非常に高速のブラウンアウト検出、ならびにブラウンアウト状態の誤検出を回避しながらブラウンアウト状態を迅速に検出する能力を可能にする。いくつかの実施形態では、有利なこととして、遅延起因の電源切り換えも回避される。この現象は、ブラウンアウト検出器が過渡現象に応答してブラウンアウト状態を誤って検出し、受電回路をシャットダウンするときに発生する。受電回路がシャットダウンされると、電源電圧は急速に回復し、これが再びブラウンアウト検出器によって検出され、それにより、受電回路は、ブラウンアウト検出器の遅延に依存する短い期間シャットダウンする。したがって、ブラウンアウト検出器が誤ってトリガされるときはいつでも、受電回路はシャットダウンされる。場合によっては、回路のバックアップの再開に数ミリ秒かかることがある。

【0016】

図１は、例示的なブラウンアウト検出器１００を示す。図示のように、ブラウンアウト検出器１００は、比較器１０２と、シュミットトリガ１０４と、ヒステリシスブロック１０６と、ローパスフィルタ１０８と、を含む。動作中、比較器１０２は、監視対象電源ＶＤＤの電圧を基準電圧Ｖ_ＲＥＦと比較する。原則として、監視対象電源ＶＤＤの電圧が電圧Ｖ_ＲＥＦよりも大きいとき、電源状態信号Ｐ_ＯＫはハイであり、これは、監視対象電源電圧ＶＤＤが、接続された回路に確実に電力を供給するのに十分に高い電圧を有することを示す。一方、監視電源の電圧ＶＤＤが電圧Ｖ_ＲＥＦ以下であるとき、電源状態信号Ｐ_ＯＫはローであり、これは、監視対象電源電圧ＶＤＤが低すぎて、接続された回路に確実に電力を供給できないことを示す。電源状態信号Ｐ_ＯＫを使用して、そのような低電力条件下で接続された回路をシャットダウンすることができる。

【0017】

ほとんどの実用的なシステムでは、電源電圧は、オンチップスイッチング動作のためにノイズが多いことがよくある。このように、ローパスフィルタリングおよびヒステリシスがブラウンアウト検出回路にしばしば追加されて、監視対象電源の電圧Ｖ_ＤＤが基準電圧Ｖ_ＲＥＦに非常に近いとき、比較器の出力における準安定挙動が回避される。このような準安定挙動を回避するために、ヒステリシスおよびローパスフィルタリングがブラウンアウト検出回路によく追加される。例えば、例示的なブラウンアウト検出器１００は、ローパスフィルタ１０８を含んでおり、これは供給電圧をフィルタリングし、それによって高周波過渡現象を減衰させるように構成されている。ヒステリシスブロック１０６は、比較器１０２の閾値を比較器１０２の出力に依存させる比較器１０２の出力に基づいて比較器１０２への入力電圧をシフトし、それによって比較器１０２の出力における「チャタリング」の発生を低減する。最後に、シュミットトリガ１０４は、比較器１０２の出力にさらなるヒステリシスを印加して、出力は、監視対象電源の電圧Ｖ_ＤＤが基準電圧Ｖ_ＲＥＦに極めて近いとき、勾配が小さくおよび／または応答が遅くなることがある。

【0018】

ローパスフィルタ１０８、ヒステリシスブロック１０６およびシュミットトリガ１０４の各々は、比較器１０２の準安定挙動を低減するのに効果的であるが、この準安定挙動の低減は、回路の追加や応答の遅延という犠牲で実現され得る。

【0019】

図２は、本発明の一実施形態によるブラウンアウト検出器システム２００を示す。ブラウンアウト検出器システム２００は、ブラウンアウト検出器２０２と、基準電圧発生器２０８と、ブラウンアウト検出器２０２によって監視される電源からその電力を受け取る受電回路２１２と、を含む。

【0020】

本発明の実施形態では、ブラウンアウト検出器２０２は、導電性電源バス２１８の電源電圧ＶＤＤを監視するための、複数の比較器２０４から２０６および投票回路２１０を含む。２つの比較器２０４および２０６のみを明示的に示しているが、いくつかの実施形態では、ブラウンアウト検出器２０２は３つ以上の比較器を含むことがある。投票回路２１０は、比較器２０４から２０６の大多数が、ブラウンアウト状態が存在することを示すとき、ブラウンアウト状態を示すように構成される。いくつかの実施形態では、投票回路２１０は、比較器２０４から２０６の大多数が、電源電圧が低すぎることを示すとき、ブラウンアウト状態が存在することを示す。すなわち、各比較器２０４から２０６には、電源の状態に関する「票」が与えられる。そのような多数決機能は、図４Ｂに関して以下に説明する多数決ゲートを使用して実装することができる。

【0021】

偶数個の比較器を使用する実施形態などのいくつかの実施形態では、ブラウンアウト検出器２０２の以前の出力状態に追加の「票」が与えられる。例えば、２つの比較器２０４および２０６を有するシステムでは、投票回路は、比較器２０４および２０６の両方がブラウンアウト状態を示す場合または投票回路２１０が以前ブラウンアウト状態（例えば、Ｐ－_ＯＫがアサートされない）を示し、また比較器２０４および２０６の少なくとも一方がブラウンアウト状態（例えば、正端子の電圧が負端子の電圧よりも小さい）を示す場合、ブラウンアウト状態が存在することを示す。そのような実施形態では、投票回路２１０は、図３Ａ～図３Ｅに関して以下に説明するようなミュラーのｃ素子などの回路を使用して実装することができる。

【0022】

図示するように、電源２１６は、導電性電源バス２１８を介して回路２１２に電力を供給するように構成される。ブラウンアウト検出器２０２は、導電性電源バス２１８に結合され、導電性電源バス２１８上の電圧を監視するように構成される。動作中、導電性電源バス２１８の電圧が所定の電圧を上回ると、電源状態信号Ｐ_ＯＫがアサートされる。

【0023】

さまざまな実施形態において、電源状態信号Ｐ_ＯＫは、回路２１２内のシャットダウン回路２１４の入力に結合され、電源状態信号Ｐ_ＯＫがアサートされないとき、回路２１２は電源ダウン状態に置かれる。いくつかの実施形態では、例えば、回路２１２がクロック制御されたデジタル回路である場合、シャットダウン回路２１４は、クロックをゲート制御することによって回路２１２を電源ダウン状態にすることができる。他の実施形態では、シャットダウン回路２１４は、回路２１２を導電性電源バス２１８から切り離すことによって回路２１２の電源を切ることができる。そのような切り離しは、例えば、導電性電源バス２１８と回路２１２内の内部電源バスとの間に結合されたスイッチを開くことによって達成することができる。代替的な実施形態では、電源状態信号Ｐ_ＯＫは、さまざまな回路の電源状態を管理する役割を果たすコントローラなど、回路２１２とは分離した別の回路にルーティングしてもよく、および／または、外部ピン、状態レジスタまたはデジタルインターフェースにルーティングしてもよい。

【0024】

電源２１６は、導電性電源バス２１８に結合することができる任意の電源を表す。いくつかの実施形態では、電源２１６は、調整ＤＣ電源またはバッテリなどの外部ＤＣ電源であってもよい。そのような実施形態では、導電性電源バス２１８は、導電性電源バス２１８および回路２１２が配置されている集積回路へのボンドパッドまたは他の外部接続部に電気的に接続される。

【0025】

ブラウンアウト検出器２０２は、複数の比較器２０４および２０６と、投票回路２１０と、を含む。比較器２０４および２０６は各々、それぞれの基準電圧を導電性電源バス２１８の電圧ＶＤＤと比較するように構成される。例えば、比較器２０４は電圧ＶＤＤをノードＶ_ＲＥＦ１における電圧と比較し、比較器２０６は電圧ＶＤＤをノードＶ_ＲＥＦＮにおける電圧と比較する。説明を容易にするために２つの比較器２０４および２０６のみを示しているが、いくつかの実施形態では、ブラウンアウト検出器２０２は３つ以上の比較器を含むことができることを理解されたい。各比較器２０４および２０６は、当技術分野で知られている比較器回路を使用して実装してもよい。例えば、いくつかの実施形態では、比較器２０４および２０６は、ＢＪＴトランジスタのエミッタ結合対、または電流源もしくは抵抗器を介してトランジスタに電流が供給されるＭＯＳトランジスタのソース結合対などの差動増幅器を使用して実装してもよい。いくつかの実施形態では、比較器２０４および２０６は、測定された供給電圧をより低い電圧レベルにシフトするために、正および／または負の入力端子に１つまたは複数のレベルシフタを含んでもよい。

【0026】

本発明の代替の実施形態では、比較器２０４および２０６は、図１に示すブラウンアウト検出器１００などの個々のブラウンアウト検出回路に置き換えてもよい。この代替的な実施形態では、それぞれのブラウンアウト検出器は、比較器と、ローパスフィルタ１０８、ヒステリシスブロック１０６またはシュミットトリガ１０４の少なくとも１つと、を含んでもよい。当技術分野で公知の他のブラウンアウト検出器も使用することができる。

【0027】

いくつかの実施形態では、ノードＶ_ＲＥＦ１およびＶ_ＲＥＦ２における電圧は、基準電圧発生器２０８によって生成してもよい。ノードＶ_ＲＥＦ１およびＶ_ＲＥＦ２における電圧は、特定の実施形態およびその仕様に応じて同じであっても異なっていてもよい。基準電圧発生器２０８は、バンドギャップ電圧基準などの当技術分野で知られている電圧基準回路を使用して実装してもよい。いくつかの実施形態では、１つまたは複数の比較器２０４および２０６は、同じ物理的基準電圧に結合されるが、異なる分圧比を有する正入力に結合された内部分圧器を介して異なる有効比較閾値が与えられる。したがって、いくつかの実施形態では、比較器２０４および２０６は、異なる分圧比を使用して（例えば、抵抗分圧器を使用して）、導電性電源バス２１８の電圧を分圧し、分圧された電圧を同じ基準電圧と比較することによって、導電性電源バス２１８の電圧を異なる基準電圧と効果的に比較することができる。いくつかの実施形態では、調整可能な分圧器が、分圧を実行するために使用され、また、図８に関して以下に説明するように、そのそれぞれの比較器にヒステリシスを適用するために使用される。

【0028】

図３Ａは、図２に示すブラウンアウト検出器２０２を実装するために使用することができる、本発明の一実施形態によるブラウンアウト検出器３００を示す。図示のように、ブラウンアウト検出器３００は、２つの比較器２０４および２０６と、比較器２０４および２０６の出力に結合された入力を有するｃ素子３０２と、を含む。

【0029】

一実施形態では、比較器２０４は、監視対象電源電圧ＶＤＤを基準電圧Ｖ_ＲＥＦＨと比較するように構成され、比較器２０６は、監視対象電源電圧ＶＤＤを基準電圧Ｖ_ＲＥＦＬと比較するように構成され、ここで、Ｖ_ＲＥＦＨはＶ_ＲＥＦＬよりも高い電圧である。２つの異なる基準電圧を使用することにより、ブラウンアウト検出器３００には、監視対象電源電圧ＶＤＤを検出する際に高速応答およびヒステリシスの両方を提供する能力が効果的に与えられる。さまざまな実施形態において、基準電圧Ｖ_ＲＥＦＬ、Ｖ_ＲＥＦＨは特定の回路またはシステムの最低予想動作電圧よりも低くなるように設定してもよい。例えば、３．３Ｖの公称動作電圧および３．０Ｖの最小動作電圧を有するシステムでは、基準電圧Ｖ_ＲＥＦＨは２．８５Ｖに設定してもよく、基準電圧Ｖ_ＲＥＦＬは２．８０Ｖに設定してもよい。したがって、起動時に電源がその公称値まで上昇すると、電源電圧が少なくとも２．８５Ｖになるまで電源状態信号Ｐ_ＯＫはアサートされない。一方、ブラウンアウト状態の場合、電源電圧が少なくとも２．８０Ｖに達するまで電源状態信号Ｐ_ＯＫはディアサートされない。これは、多くの可能な実施形態例の単なる１つの特定の数値例であることを理解されたい。使用される実際の基準電圧Ｖ_ＲＥＦＨおよびＶ_ＲＥＦＬは、代替の実施形態では異なり得る。いくつかの実施形態では、基準電圧Ｖ_ＲＥＦＨおよびＶ_ＲＥＦＬに使用される値は、電源電圧ＶＤＤによって供給される回路の詳細およびより低い電圧に確実に耐えるその能力に依存し得る。

【0030】

いくつかの実施形態では、基準電圧Ｖ_ＲＥＦＨおよびＶ_ＲＥＦＬは、図１に示す例示的なブラウンアウト検出器１００などの単一の比較器にヒステリシスを適用することに依存する実施形態よりも互いに近くてもよいことを理解されたい。これは、上述した検出遅延起因の切り換えを防止または緩和するために、ブラウンアウト検出器１００のヒステリシスの量を増やす必要があることが多いためである（これにより、回路の利用可能なヘッドルームが対応して減少する）。したがって、いくつかの実施形態では、減少した量のヒステリシスに対応して、ヘッドルームが増加する。

【0031】

一実施形態では、ｃ素子３０２（当技術分野で「Ｍｕｌｌｅｒ ｃ素子」としても知られている）は、図３Ｂ、図３Ｃおよび図３Ｅに関して説明する。図３Ｂは、以下の論理式を実装するｃ素子３０２の真理表を示す。
Ｙ_ｎ＝Ａ・Ｂ＋（Ａ＋Ｂ）・Ｙ_ｎ－１、
上式において、Ｙ_ｎはｃ素子３０２の次の出力（例えば、電源状態信号Ｐ_ＯＫの次の値）であり、Ｙ_ｎ－１はｃ素子３０２の前の出力であり、ＡおよびＢはｃ素子３０２の論理入力（例えば、比較器２０４および２０６の論理出力）である。図３Ｂに示されるように、Ｙ_ｎは、ＡおよびＢの両方がハイのとき「１」であり、これは、監視対象電源電圧ＶＤＤがそれらそれぞれの基準電圧入力よりも大きいと比較器２０４および２０６の両方が判定したとき電源状態信号Ｐ_ＯＫがアサートされることを意味する。Ｙ_ｎは、ＡおよびＢの両方がローのとき、「０」であり、これは、監視対象電源電圧ＶＤＤがそれらそれぞれの基準電圧入力以下であると比較器２０４および２０６の両方が判定したとき電源状態信号Ｐ_ＯＫがアサートされないことを意味する。しかしながら、比較器２０４および２０６の出力が異なる状態にある（例えば、Ａ＝「１」およびＢ＝「０」またはＡ＝「０」およびＢ＝「１」である）とき、例えば、比較器２０４および２０６の一方が、監視対象電源電圧ＶＤＤがそのそれぞれの基準電圧よりも大きいと判定し、また比較器２０４および２０６の他方が、監視対象電源電圧ＶＤＤがそのそれぞれの基準電圧以上であると判定したとき、電源状態信号Ｐ_ＯＫの値は変化しないままである。したがって、電源状態信号Ｐ_ＯＫが以前にアサートされていた場合、信号はアサートされたままである。電源状態信号Ｐ_ＯＫが以前にアサートされていなかった場合、信号はアサートされないままである。

【0032】

図３Ｃは、図３Ｂの真理表と一致するｃ素子３０２のタイミング図を示す。特に、時間３１０および３１２において、信号ＡおよびＢが同じ状態から異なる状態に遷移すると、出力Ｙは同じ状態のままであることが分かる。ブラウンアウト検出器の出力Ｐ_ＯＫを切り換えることなく、一方の比較器の出力の切り換えを可能にするのは、ｃ素子３０２のこの特性である。

【0033】

図３Ｄは、図３Ａのｃ素子３２０を実装するために使用することができるｃ素子３０２の概略図を示す。図示のように、ｃ素子３２０は、ＡＮＤゲート３２２および３２８と、ＯＲゲート３２４および３２６と、を含む。ＡＮＤゲート３２２およびＯＲゲート３２６の入力は入力ＡおよびＢに結合される。ＯＲゲート３２４の入力はＡＮＤゲート３２２および３２８の出力に結合され、ＡＮＤゲート３２８の入力はＯＲゲート３２４および３２６の出力に結合され、それによってラッチが形成される。図３Ｄに示すｃ素子３２０は、ｃ素子３０２を実装する多くの可能な方法のうちの１つにすぎないことを理解されたい。代替の実施形態では、当技術分野で公知の他のｃ素子回路を使用することができる。

【0034】

いくつかの実施形態では、ｃ素子を使用して、３つ以上の入力を有する投票回路を実装することができる。例えば、図３Ｅは、３つのｃ素子回路３３２，３３４および３３６を含む４つの入力を有する投票回路３３０の概略図を示す。図示のように、ｃ素子３３２は入力ＡおよびＢに結合され、ｃ素子３３４は入力ＣおよびＤに結合され、ｃ素子３３６はｃ素子３３２および３３４の出力に結合されて出力Ｙを生成する。そのような実施形態では、入力Ａ、Ｂ、ＣおよびＤは４つの異なる比較器の出力に対応する。このようにｃ素子をカスケード接続することは、偶数個の比較器を有するシステムに特に適している。しかしながら、実施形態は、奇数の比較器を有するシステムに適合させることができる。例えば、３つの入力Ａ、ＢおよびＣを有するシステムの場合、ｃ素子３３４を省略することができ、第３の比較器の出力Ｃをｃ素子３３６に直接結合することができる。

【0035】

図４Ａは、図２に示すブラウンアウト検出器２０２を実装するために使用することができる、本発明の一実施形態によるブラウンアウト検出器４００を示す。図示のように、ブラウンアウト検出器４００は、少なくとも３つの比較器２０４，２０５および２０６と、比較器２０４，２０５および２０６の出力に結合された少なくとも３つの入力を有する多数決ゲート４０２と、を含む。さまざまな実施形態において、多数決ゲート４０２は、その入力の大多数がアサートされると、電源状態信号Ｐ_ＯＫをアサートするように構成される。

【0036】

一実施形態では、比較器２０４，２０５および２０６は、監視対象電源電圧ＶＤＤをそれぞれの基準電圧Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２およびＶ_ＲＥＦＮと比較するように構成される。いくつかの実施形態では、これらの基準電圧は異なるように構成されるが、他の実施形態では、基準電圧Ｖ_ＲＥＦ１、Ｖ_ＲＥＦ２およびＶ_ＲＥＦＮのうちの２つ以上が同じになるように構成してもよい。

【0037】

図４Ｂは、図４Ａに示す多数決ゲート４０２を実装するために使用することができる多数決ゲート４１０の概略図を示す。多数決ゲート４１０は、ＡＮＤゲート４１２，４１４および４１６と、ＯＲゲート４１８と、を含む。ＡＮＤゲート４１２への入力は入力ＡおよびＣに結合され、ＡＮＤゲート４１４への入力は入力ＢおよびＣに結合され、ＡＮＤゲート４１６への入力は入力ＡおよびＢに結合される。したがって、３つの入力Ａ、ＢおよびＣのうちの少なくとも２つがアサートされると、出力信号Ｙがアサートされる。図４Ｂに示す多数決ゲート４１０の実装は、多数決ゲートを実装するための多くの可能な方法の一例にすぎないことを理解されたい。代替的な実施形態では、他の多数決ゲート構造または他の論理的に等価な回路を使用することができる。例えば、いくつかの実施形態では、ＡＮＤゲート４１２，４１４および４１６ならびにＯＲゲート４１８はそれぞれＮＡＮＤゲートに置き換えることができる。さらなる代替の実施形態では、多数決ゲート４１０は、３つを超える入力に対して多数機能を実行するように適合させることができる。

【0038】

上述の実施形態では、本明細書に記載のデジタル論理回路は、実施形態の論理回路のいくつかの特定の例のみを表すことを理解されたい。代替の実施形態では、他の論理的に等価な回路を使用することができる。さらに、アクティブハイ信号を使用する開示された論理回路は、当技術分野で知られているデジタル論理設計技術を使用して、入力として受け入れおよび／または出力としてアクティブロー信号を生成するように適合させることもできることを理解されたい。

【0039】

図５Ａ～図５Ｆは、さまざまな実施形態による、ブラウンアウト検出器を実装する集積回路のブロック図を示す。本発明の実施形態は、標準的なＣＭＯＳプロセスおよび／または、１つまたは複数の特定のタイプの不揮発性メモリ、バイポーラプロセス、またはＢｉＣＭＯＳプロセスに対応するように修正されたＣＭＯＳプロセス、を含むがこれらに限定されないさまざまな半導体プロセスで実装することができる。図５Ａ～図５Ｆに示すさまざまな構成要素は、例えばシリコン基板などの単一の半導体基板上に配置してもよい。

【0040】

図５Ａは、導電性電源バス５０４を介して電源ピン５０２に結合された電源入力ノード５０５を有する第１回路５０６を含む集積回路を示す。さまざまな実施形態では、導電性電源バス５０４は、金属層またはポリシリコン層などの集積回路５００の１つまたは複数の導電層上に実装してもよい。ブラウンアウト検出回路５０１は、第１回路５０６の電源入力ノード５０５に近い導電性電源バス５０４上の点に物理的／電気的に接続された信号入力を有する、第１比較器５１０と第２比較器５１２とを含む。第１比較器５１０および第２比較器５１２の出力は、投票回路５１６に結合され、投票回路は、図２、図３Ａ～図３Ｅおよび図４Ａ～図４Ｂの実施形態に関して上述したように、１つまたは複数のｃ素子または多数決ゲートを使用して実装することができる。さまざまな実施形態では、ブラウンアウト検出回路５０１は、電源ピン５０２に近い点で、および／または、導電性電源バス５０４が複数の電源バスセグメントに分岐する点であるパワースターノード５０３（「スターポイント」とも呼ばれる）に近い点で、導電性電源バス５０４に接続される。一実施形態では、比較器５１０および５１２は、図２、図３Ａおよび図４Ａに関して上述したように異なる比較閾値を有してよい。

【0041】

図示のように、電源状態信号Ｐ_ＯＫは、第１回路５０６に結合されている。いくつかの実施形態では、第１回路５０６は、図２に関して上述したように、電源状態信号Ｐ_ＯＫがアサートされないときにシャットダウンするように構成される。

【0042】

図５Ｂは、導電性電源バス５０４を介して電源ピン５０２に結合された電源入力ノード５０５を有する第１回路５０６を含む集積回路５２０を示す。ブラウンアウト検出器５２１は、導電性電源バス５０４のスターノード５０３に接続された信号入力を有する第１比較器５１０と、第１回路５０６の電源入力ノード５０５の近傍の導電性電源バス５０４に接続された信号入力を有する第２比較器５１２と、を含む。いくつかの実施形態では、第１比較器５１０に入力される信号は、第２比較器５１２の信号入力よりもスターノード５０３または電源ピン５０２に近い点で導電性電源バス５０４に接続される。したがって、第２比較器５１２への入力は、第１比較器５１０への入力が接続される電源バス５０４上の点よりも物理的かつ電気的に第１回路５０６に近い電源バス５０４上の点に接続される。さまざまな実施形態において、第２比較器の信号入力は、スターノードを含まない回路経路を介して導電性電源バス５０４に接続される。

【0043】

図５Ｂの実施形態は、異なる点で導電性電源バス５０４を監視することによって、また、電源状態信号Ｐ_ＯＫをディアサートする前に比較器５１０および５１２の信号入力の電圧がそれらのそれぞれの比較閾値を下回ることを要求することによって、誤ブラウンアウト検出の発生を有利に低減することができる。さまざまな実施形態において、ブラウンアウト検出器５２１内の比較器５１０および５１２に関連する比較閾値は、同じであっても異なっていてもよい。動作中、第１回路５０６のローカル電源が、第１回路５０６が高速エッジレートで低インピーダンス負荷を駆動している場合に発生し得る大電流過渡現象に遭遇すると、ローカル電源の部分は、電源入力ノード５０５近傍の導電性電源バスの点で視認可能であり得る電源電圧の一時的な低下に遭遇し得る。しかしながら、スターノード５０３または電源ピン５０２の電圧は、スターノード５０３と電源入力ノード５０５との間の配線インダクタンスのために、同じ程度までの電圧の低下に遭遇しない可能性がある。したがって、第１回路５０６に局所的にのみ見られ、電源ピン５０２またはスターノード５０３に局所的に見られない電圧の低下は、ブラウンアウト検出器５２１にトリガをかける可能性が低い。一方、電源ピン５０２に外部から電源電圧が供給されると、導電性電源バス５０４上のすべての点で最終的に電圧低下が起こり、これにより、ブラウンアウト検出器５２１がブラウンアウト状態を検出する。

【0044】

図５Ｃは、導電性電源バス５０４を介して電源ピン５０２に結合された電源入力ノード５０５を有する第１回路５０６と、導電性電源バス５０４を介して電源ピン５０２に結合された電源入力ノード５３５を有する第２回路５０７と、を含む集積回路５３０を示す。ブラウンアウト検出回路５３１は、導電性電源バス５０４のスターノード５０３に接続されたそれらの信号入力を有する第１比較器５１０および第２比較器５１２を含む。いくつかの実施形態では、比較器５１０および５１２は、異なる比較閾値を有してもよく、および／または、図２、図３Ａおよび図４Ａに関して上述したように、スターノード５０３の電圧を異なる基準電圧と比較するように構成してもよい。電源状態信号Ｐ_ＯＫは、第１回路５０６および第２回路５０７の両方に結合される。いくつかの実施形態では、第１回路５０６および第２回路５０７の一方または両方は、電源状態信号Ｐ_ＯＫがアサートされていないときにシャットダウンされるように構成される。

【0045】

図５Ｃの実施形態は、スターノード５０３で導電性電源バス５０４を監視することによって、誤ブラウンアウト検出の発生率を有利に低減することができる。動作中、第１回路５０６または第２回路５０７のローカル電源が大電流過渡現象に遭遇すると、第１回路５０６の電源入力ノード５０５および／または第２回路５０７の電源入力ノード５３５近傍の導電性電源バス５０４の部分は、電源電圧の一時的な低下に遭遇し得る。しかしながら、スターノード５０３または電源ピン５０２の電圧は、スターノード５０３と電源入力ノード５０５および５３５との間の配線インダクタンスのために、同じ程度までの電圧の低下に遭遇しない可能性がある。したがって、第１回路５０６または第２回路５０７の直近の導電性電源バス５０４にのみ見られ、電源ピン５０２またはスターノード５０３の近傍では見られない電圧の低下は、比較器５１０および５１２の信号入力がスターノード５０３の近傍の導電性電源バス５０４に接続されたときに、ブラウンアウト検出器５２１にトリガをかける可能性が低い。

【0046】

図５Ｄは、第１回路５０６の電源入力ノード５０５の近傍の導電性電源バス５０４にその信号入力が接続された第１比較器５１０と、第２回路５０７の電源入力ノード５３５の近傍の導電性電源バス５０４にその信号入力が接続された第２比較器５１２と、を有する、実施形態のブラウンアウト検出器５４１を含む集積回路５４０を示す。比較器５１０および５１２に関連する比較閾値は、同じであっても異なっていてもよい。

【0047】

図５Ｄの実施形態は、特に第１回路５０６が第２回路５０７と同時に大電流過渡現象に遭遇する可能性が低いシステムにおいて、第１回路５０６および第２回路５０７のそれぞれの電源入力ノード５０５および５３５で導電性電源バス５０４を監視することによって、誤ブラウンアウト検出の発生を有利に低減することができる。したがって、第２回路５０７が、電源ノード５３５において供給電圧の対応する一時的な低下を引き起こす電流過渡現象に遭遇したとしても、第１回路５０６の電源入力ノード５０５における電圧は、導電性電源バス５０４の配線インダクタンスのために同じ大きさの電圧低下に遭遇する可能性は低い。したがって、ブラウンアウト検出器５４１は、このような状況では、ブラウンアウト状態を検出する可能性が低い。

【0048】

図５Ｅは、ブラウンアウト検出器５５１を含む本発明の一実施形態による集積回路５５０を示す。集積回路５５０は、図５Ｄに関して上述した集積回路５４０と同様であるが、例外は、ブラウンアウト検出器５５１が、導電性電源バス５０４のスターノード５０３に結合された信号入力を有する追加の比較器５１４を含むことである。比較器５１０、５１２および５１４に関連する比較閾値は、同じであっても異なっていてもよい。図５Ｅの実施形態のいくつかの実施態様では、誤ブラウンアウト検出の発生は、図５Ｄの実施形態と比較してさらに低減し得るが、その理由は、ブラウンアウト検出器５５１がブラウンアウト状態を検出して電源状態信号Ｐ_ＯＫをディアサートする前に、３つのすべての点５０３，５０５および５３５近傍の電圧が、対応する比較器５１４，５１０および５１２のそれぞれの基準電圧を下回る必要があるためである。

【0049】

図５Ｄおよび図５Ｅの実施形態は、２つの回路（例えば、第１回路５０６および第２回路５０７）の電源ノードに局所的に接続されたそれらのそれぞれのブラウンアウト検出器のみを示しているが、本発明のさらなる実施形態では、追加の回路を導電性電源バス５０４に結合することができることを理解されたい。そのような実施形態では、ブラウンアウト検出器５４１および５５１は、追加の比較器であって、これらの追加の回路の近傍で導電性電源バス５０４上の他の点に結合された比較器を含むことができる。

【0050】

実施形態のブラウンアウト検出回路は、外部ピンからではなくオンチップ電源回路からそれらの電力を受け取る電源バスを監視するために使用してもよい。図５Ｆは、オンチップ電源回路５６２に結合された電源入力ノード５０５を有する第１回路５０６を含む集積回路５６０を示す。ブラウンアウト検出器５６１の比較器５１０および５１２は、さまざまな点で導電性電源バス５０４に結合することができる。例えば、さまざまな実施形態において、比較器５１０および５１２の両方の信号入力は、第１回路５０６の電源入力ノード５０５の近傍で導電性電源バス５０４に結合してもよい。比較器５１０および５１２の両方への信号入力は、オンチップ電源回路５６２の出力付近で導電性電源バス５０４に結合してもよい。または、比較器５１０および５１２の一方の信号入力は、オンチップ電源回路５６２の出力付近で導電性電源バス５０４に接続して、比較器５１０および５１２の他方への信号入力は、電源入力ノード５０５付近で導電性電源バス５０４に接続してもよい。あるいは、比較器５１０および５１２への信号入力は、導電性電源バス５０４の他の点に接続してもよい。

【0051】

オンチップ電源回路５６２は、直列調整回路、スイッチング式電源およびチャージポンプ回路を含むがこれらに限定されない、当技術分野で知られているオンチップ電源回路を使用して実装してもよい。

【0052】

図６は、本発明の一実施形態による、メモリ回路６２０およびブラウンアウト検出器６０３を含む集積回路６００を示す。図示のように、メモリ６２０は、導電性電源ライン６２２を介して電源ピン６０１に結合されたメモリアレイ６０４、行デコーダ６０２、メモリコントローラ６０６、センス増幅器６１０、列デコーダ６１２およびＩ／Ｏ論理回路６１４を含む。本明細書に記載の実施形態のブラウンアウト検出回路のいずれかを使用して実装し得るブラウンアウト検出器６０３は、導電性電源ライン６２２に結合された入力ＡおよびＢと、電源状態信号Ｐ_ＯＫを提供するように構成された出力と、を有する。入力ＡおよびＢは、導電性電源ライン６２２上の単一の点または複数の点にそれぞれ接続してもよく、および／または、図２、図３Ｅ、図４Ａ～図４Ｂおよび図５Ｅの実施形態に関して上述したように、３つ以上の入力を有してもよい。

【0053】

図６は、同じ導電性電源ライン６２２に接続されたメモリ回路６２０内のすべてのブロックを示しているが、他の実施形態では、複数の電源バスおよび／または電源ピンを使用して、メモリ回路６２０内の特定のブロックに供給できることを理解されたい。さらなる実施形態では、メモリ回路６２０の１つまたは複数の部分は、図５Ｆに関して上述したようなオンチップ電源回路によって供給することもできる。集積回路６００はまた、例えば、プロセッサおよび／またはオンチップ埋め込みメモリを有する集積回路の場合のように、メモリ回路６２０以外の他の回路を含んでもよい。

【0054】

メモリアレイ６０４は、フローティングゲートメモリセルまたはＳＯＮＯＳメモリセルなどの不揮発性メモリセルを含むことができるメモリセルのアレイを含む。センス増幅器６１０は、メモリアレイ６０４の列に結合され、メモリアレイ６０４内のメモリセルの状態を検出するように構成される。動作中、Ｉ／Ｏ論理回路６１４への入力に提供されるアドレスデータＡＤＤＲに基づいて、行デコーダは、センス増幅器６１０によって読み出すべきメモリアレイ６０４内のメモリセルの行を選択し、列デコーダ６１２は、データ線ＤＡＴＡを介してＩ／Ｏ論理回路６１４を介して出力すべきメモリアレイの列を選択する。メモリコントローラ６０６は、メモリの動作を制御するメモリコントローラである。ブラウンアウト検出器６０３は、検出した導電性電源ライン６２２の電圧に基づいて、メモリコントローラ６０６に電源状態信号Ｐ_ＯＫを提供する。さまざまな実施形態において、メモリコントローラ６０６は、電源状態信号Ｐ_ＯＫがアサートされないときにメモリ回路６２０を停止するように構成される。

【0055】

図７Ａおよび図７Ｂは、電源バスを監視する方法のブロックを示す。図７Ａに示すように、方法７００は、第１比較器を使用して第１地点における電源バスの電圧を第１基準電圧と比較すること（ステップ７２０）と、第２比較器を使用して第２地点における電源バスの電圧を第２基準電圧と比較すること（ステップ７２２）と、を含む。本明細書で説明される実施形態に関して説明される比較器は、第１および第２比較器を実装するために使用し得る。さまざまな実施形態において、第１および第２基準電圧および／または比較器のそれぞれの比較閾値は、同じであっても異なっていてもよい。電源バスの第１地点および第２地点は、同じであっても異なっていてもよく、例えば、図５Ａ～図５Ｆの実施形態に関して本明細書で説明したように、電源バスの部分に配置してもよい。いくつかの実施形態では、本方法は、１つまたは複数の追加の比較器を使用して、電源の電圧を１つまたは複数の追加の基準電圧と比較することを含んでもよい。ステップ７２４において、第１および第２比較器の出力に対して投票機能を実行する。図２、図３Ａ～図３Ｅおよび図４Ａ～図４Ｂに関して上述したように、投票機能は、ｃ素子または多数決ゲートの機能を実装することができる。さまざまな実施形態において、ステップ７２０，７２２および７２４は同時に実行してもよい。

【0056】

図７Ｂは、ｃ素子ベースの投票機能を使用する実施形態の投票機能ステップ７２４のブロック図を示す。ステップ７０４は、電源状態信号Ｐ_ＯＫがアサートされていないブラウンアウト状態を表し、これは、システム内の他の構成要素に対してブラウンアウト状態を示す。第１比較器または第２比較器が低電圧状態を示す限り（ステップ７０６）、投票機能はブラウンアウト状態のままであり、電源状態信号Ｐ_ＯＫはアサートされないままである。ステップ７０６は、電源バスの第１地点の電圧が第１比較器によって測定される第１基準電圧よりも小さいか、または電源バスの第２地点の電圧が第２比較器によって測定される第２基準電圧よりも小さい限り、ステップ７０４に戻る。ステップ７０６の条件がもはや満たされない場合、（例えば、電源バスの第１地点における電圧が第１比較器によって測定される第１基準電圧以上であるか、または電源バスの第２地点における電圧が第２比較器によって測定される第２基準電圧以上である場合）、投票機能は、ステップ７０８においてブラウンアウト状態から動作電力状態に移行する。ステップ７０８において、電源状態信号Ｐ_ＯＫがアサートされ、これは、システム内の他の構成要素に対して動作電力状態を示す。

【0057】

第１比較器と第２比較器の両方が低電圧状態を示さない限り（ステップ７１０）、投票機能は動作電力状態のままであり、電源状態信号Ｐ_ＯＫはアサートされたままである。ステップ７１０は、電源バスの第１地点の電圧が第１比較器によって測定される第１基準電圧以上である限り、または電源バスの第２地点の電圧が第２比較器によって測定される第２基準電圧以上である限り、ステップ７０８に戻る。ステップ７１０の条件がもはや満たされない場合（例えば、電源バスの第１地点における電圧が第１比較器によって測定される第１基準電圧未満であり、かつ、電源バスの第２地点における電圧が第２比較器によって測定される第２基準電圧未満である場合）、投票機能はステップ７０４において動作電力状態からブラウンアウト状態に遷移し、電源状態信号Ｐ_ＯＫがディアサートされ、これはシステム内の他の構成要素に対してブラウンアウト状態を示す。

【0058】

図８は、図２、図３Ａ、図４Ａおよび図５Ａ～図５Ｅのうちの１つまたは複数に現れる比較器２０４，２０５，２０６，５１０，５１２および５１６の代わりに使用することができる電源監視回路８００を示す。図示のように、電源監視回路８００は、抵抗分圧器８０２と、アナログマルチプレクサ８０４と、比較器１０２と、コンデンサＣ_１と、シュミットトリガ１０４と、ヒステリシスコントローラ８０６と、を含む。比較器１０２は、マルチプレクサ８０４の出力に結合されている正入力Ｖ_Ｐと、いくつかの実施形態では固定電圧であり得る基準電圧Ｖ_ＲＥＦに結合されている負入力と、を有する。抵抗分圧器８０２は、ノードＶ_１、Ｖ_２～Ｖ_Ｎ上の電圧が監視対象電源電圧ＶＤＤのさまざまな分圧比に対応するように、対応するノードＶ_１、Ｖ_２～Ｖ_Ｎに結合された任意の数の直列接続抵抗Ｒ_１、Ｒ_２～Ｒ_Ｎを含む。

【0059】

動作中、ヒステリシスコントローラ８０６およびアナログマルチプレクサ８０４は、比較器１０２の出力ＣＭＰが第１状態にあるとき、ノードＶ_１、Ｖ_２～Ｖ_Ｎのうちの第１ノードを選択し、比較器１０２の出力ＣＭＰが第２状態にあるとき、ノードＶ_１、Ｖ_２～Ｖ_Ｎのうちの第２ノードを選択する。１つの具体的な動作例において、ノードＶ_Ｐにおける電圧が電圧Ｖ_ＲＥＦ未満であるとき、比較器１０２の出力はローであり、ヒステリシスコントローラ８０６は、ノードＶ_２における電圧が比較器１０２の正入力Ｖ_Ｐに印加されるように、アナログマルチプレクサ８０４にノードＶ_２をノードＶ_Ｐに結合させる。しかしながら、ノードＶ_Ｐにおける電圧が電圧Ｖ_ＲＥＦよりも大きいとき、比較器１０２の出力はハイであり、ヒステリシスコントローラ８０６は、ノードＶ_１における電圧が比較器１０２の正入力Ｖ_Ｐに印加されるように、アナログマルチプレクサ８０４にノードＶ_１をノードＶ_Ｐに結合させる。このような実施形態では、電源監視回路８００の有効閾値は、比較器１０２の出力ＣＭＰが高い場合、比較器１０２の出力ＣＭＰが低い場合よりも高い。

【0060】

アナログマルチプレクサ８０４は、当技術分野で知られているアナログマルチプレクサ回路、例えば、ノードＶ_１、Ｖ_２～Ｖ_Ｎのうちの対応するものをノードＶ_Ｐに選択的に結合する複数のスイッチングトランジスタを使用して実装してもよい。アナログマルチプレクサ８０４は、２つ以上の任意の数の入力を有することができる。ヒステリシスコントローラ８０６は、例えば、比較器１０２の出力ＣＭＰの状態を選択信号ＳＥＬの対応する状態にマッピングする、１つまたは複数の論理ゲートなどの論理回路を使用して実装してもよい。

【0061】

いくつかの実施形態では、抵抗分圧器８０２の抵抗Ｒ_１～Ｒ_Ｎと共にコンデンサＣ_１を使用して、監視対象電源ノードＶＤＤをローパスフィルタ処理することができ、シュミットトリガ１０４を使用して、比較器１０２の出力における準安定性の影響を低減することができる。いくつかの実施形態では、コンデンサＣ_１またはシュミットトリガ１０４の一方または両方は、
省略してもよい。

【0062】

図９Ａ～図９Ｃは、実施形態の電源監視システムの性能に関する波形図を示す。図９Ａは、図１に示す例示的なブラウンアウト検出器１００などのブラウンアウト検出器回路のシミュレートされた性能を示す波形図を示す。トレース９０２は分圧電源電圧ＶＤＤを表し、トレース９０４は基準電圧Ｖ_－ＲＥＦを表し、トレース９１０は電源状態信号Ｐ_ＯＫを表す。図示されているように、時間９０６において、電源電圧は、分圧電源電圧９０２において対応する短時間電圧過渡現象を引き起こす短時間電圧過渡現象を受ける。これにより、電源状態信号Ｐ_－ＯＫ（トレース９１０）の対応するトグリング９１４が生じる。例えば、過剰な電流引き込みによって引き起こされるグリッチング９１２も、分圧電源電圧（トレース９０２）において見ることができる。

【0063】

図９Ｂは、図２に示す実施形態のブラウンアウト検出器システム２００などのブラウンアウト検出器回路のシミュレートされた性能を示す波形図を示す。トレース９３２は分圧電源電圧ＶＤＤを表し、トレース９３４は基準電圧Ｖ_{－ＲＥＦ１}を表し、トレース９４０は電源状態信号Ｐ_ＯＫを表す。図示されるように、時間９３６において、電源電圧は、分圧電源電圧（トレース９０２）において対応する短時間電圧過渡現象を引き起こす短時間電圧過渡現象を受ける。しかしながら、図９Ａに示す例示的なブラウンアウト検出器１００のシミュレーションとは異なり、電源状態信号Ｐ_ＯＫ（トレース９４０）は切り換わらず、分圧電源電圧（トレース９０２）にグリッチは見られない。

【0064】

図９Ｃは、比較器２０４および２０６が図８に示す電源監視回路８００の対応する具体例によってそれぞれ置き換えられる、図３Ａに示す実施形態のブラウンアウト検出器３００などのブラウンアウト検出器回路のシミュレートされた性能を示す波形図を示す。トレース９５２は監視供給電圧を表し、トレース９５４は電源状態信号Ｐ_ＯＫを表し、トレース９５６は電源監視回路８００の第１の具体例の出力を表し、トレース９５８は電源監視回路８００の第２の具体例の出力を表し、トレース９６０は基準電圧を表し、トレース９６２は電源監視回路８００の第１の具体例の比較器１０２に提供される分圧入力電圧を表し、トレース９６４は電源監視回路８００の第２の具体例の比較器１０２に提供される分圧入力電圧を表す。

【0065】

図示されているように、監視供給電圧（トレース８５２）は、２．７５Ｖから２．９Ｖまでの１０ｍＶ／ステップのランプとしてシミュレートされる。電源監視回路８００の第１の具体例は、２．８Ｖの有効比較閾値を有し、電源監視回路８００の第２の具体例は、２．８２５Ｖの有効比較閾値を有する。

【0066】

ｔ＝５μｓにおいて、第１比較器の分圧入力電圧（トレース８６２）は基準電圧８６０を超え、これにより、第１比較器の出力がハイになる（トレース８５６）。続いて、ｔ＝８μｓにおいて、第２比較器の分圧入力電圧（トレース８６４）が基準電圧８６０を超え、これにより、第２比較器の出力がハイになり（トレース８５８）、電源状態信号Ｐ_ＯＫ（トレース８５４）がアサートされる。ｔ＝５μｓにおける第１比較器の分圧入力電圧のステップサイズの増加（トレース８６２）および第２比較器の分圧入力電圧のステップサイズの増加（トレース８６４）は、ヒステリシスが電源監視回路８００の第１および第２の具体例に適用された結果である。

【0067】

本発明の実施形態をここに要約する。他の実施形態も、本明細書の全体および本明細書において申請された特許請求の範囲から理解することができる。

【0068】

例１．回路であって、集積回路上に配置された複数の比較器であって、監視対象電源ラインに結合された入力を有する複数の比較器と、複数の比較器の出力に結合された入力を有する投票回路であって、投票回路の出力は、監視対象電源ラインに結合された電源のブラウンアウト状態を示す信号を提供するように構成される投票回路と、を備える回路。

【0069】

例２．例１の回路であって、複数の比較器のうちの第１比較器は、第１比較閾値を有し、複数の比較器のうちの第２比較器は、第２比較閾値を有する、回路。

【0070】

例３．例１または２のいずれか１つの回路であって、第１比較閾値が第２比較閾値と異なる、回路。

【0071】

例４．例１から３のいずれか１つの回路であって、複数の比較器の入力が、監視対象電源ラインのスターポイントに接続される、回路。

【0072】

例５．例３の回路であって、監視対象電源ラインのスターポイントから延びる第１の導体を介して監視対象電源ラインに接続される第１回路をさらに備え、複数の比較器のうちの第１比較器の入力は、監視対象電源ラインのスターポイントに接続され、複数の比較器のうちの第２比較器の入力は、スターポイントを含まない回路経路を介して第１の導体に接続される、回路。

【0073】

例６．例５の回路であって、監視対象電源ラインのスターポイントから延びる第２の導体を介して監視対象電源ラインに接続される第２回路をさらに備え、複数の比較器のうちの第２比較器の入力は、スターポイントを含まず、かつ、第１の導体を含まない回路経路を介して第２の導体に接続される、回路。

【0074】

例７．例１から６のいずれか１つの回路であって、投票回路がｃ素子を含む、回路。

【0075】

例８．例１から７のいずれか１つの回路であって、投票回路が、複数の比較器の第１のグループの比較器に結合された入力を有する第１のｃ素子と、複数の比較器の第２のグループの比較器に結合された入力を有する第２のｃ素子と、第１のｃ素子の出力に結合されている第１の入力と、第２のｃ素子の出力に結合されている第２の入力と、を有する第３のｃ素子と、を含む、回路。

【0076】

例９．例１から８のいずれか１つの回路であって、投票回路が多数決ゲートを含む、回路。

【0077】

例１０．例１から９のいずれか１つの回路であって、複数の比較器のうちの少なくとも１つがヒステリシス回路を含む、回路。

【0078】

例１１：集積回路を動作させる方法であって、電源バスの第１地点における第１電圧を第１基準電圧と比較するステップと、電源の第２地点における第２電圧を第２基準電圧と比較するステップと、第１電圧が第１基準電圧未満であり、第２電圧が第２基準電圧未満である場合にブラウンアウト状態に遷移するステップと、ブラウンアウト状態に遷移した後、第１電圧が第１基準電圧未満のままであるか、または第２電圧が第２基準電圧未満のままである場合に、ブラウンアウト状態に留まるステップと、第１電圧が第１基準電圧を超え、第２電圧が第２基準電圧を超えると、ブラウンアウト状態から遷移するステップと、ブラウンアウト状態から遷移した後、第１電圧が第１基準電圧よりも高いままであるか、または第２電圧が第２基準電圧よりも高いままである場合に、ブラウンアウト状態外に留まるステップと、ブラウンアウト状態に移行すると、ブラウンアウト状態を示すステップと、を含む方法。

【0079】

例１２．例１１の方法であって、ブラウンアウト状態が示されたときに電源に接続された第１回路を遮断するステップをさらに含む、方法。

【0080】

例１３．例１１または１２のいずれか一例の方法であって、電源バスの第１地点と電源バスの第２地点とが同じ点である、方法。

【0081】

例１４．例１１または１２のいずれか一例の方法であって、電源バスは、第１回路に結合されており、電源バスの第２地点は、電源バスの第１地点よりも第１回路に電気的に近い、方法。

【0082】

例１５．例１１から１４のいずれか一例の方法であって、第１および第２電圧が変動しており、第１および第２基準電圧はプログラム可能に固定されている、方法。

【0083】

例１６．集積回路であって、メモリ回路と、電源ノードとメモリ回路の電源入力との間に結合された導電性電源バスと、導電性電源バスに結合されたブラウンアウト検出器と、を備える集積回路において、ブラウンアウト検出器が、導電性電源バスに結合された信号入力を有する第１比較器と、導電性電源バスに結合された信号入力を有する第２比較器と、第１比較器および第２比較器の出力に結合されている入力と、メモリ回路のシャットダウン入力に結合されている出力と、を有する投票回路と、を備える、集積回路。

【0084】

例１７．例１６の集積回路であって、投票回路がｃ素子を含む、集積回路。

【0085】

例１８．例１６または１７のいずれか一例の集積回路であって、電源ノードに接続されたボンドパッドをさらに含む、集積回路。

【0086】

例１９．例１６から１８のいずれか一例の集積回路であって、第１比較器の基準電圧入力に結合されている第１出力と、第２比較器の基準電圧入力に結合されている第２出力と、を有する基準電圧発生器をさらに含み、基準電圧発生器は、第１出力に第１基準電圧を提供し、第２出力に第１基準電圧とは異なる第２基準電圧を提供するように構成されている、集積回路。

【0087】

例２０．例１６から１９のいずれか一例の集積回路であって、第１比較器の信号入力は、導電性電源バス上の第１地点に物理的に接続され、第２比較器の信号入力は、導電性電源バス上の第２地点に物理的に接続されている、集積回路。

【0088】

例２１．例１６から２０のいずれか一例の集積回路であって、導電性電源バス上の第１地点は、導電性電源バスの第２地点よりもメモリ回路の電源入力に電気的に近い、集積回路。

【0089】

例２２．例１６から２１のいずれか一例の集積回路であって、メモリ回路が、シリコン－酸化物－窒化物－酸化物－シリコン（ＳＯＮＯＳ）ベースの不揮発性メモリアレイを含む、集積回路。

【0090】

例示的な実施形態を参照して本発明を説明してきたが、この説明は限定的な意味で解釈されることを意図していない。例示的な実施形態のさまざまな修正および組み合わせ、ならびに本発明の他の実施形態は、説明を参照することで当業者にとって明白となる。したがって、添付の特許請求の範囲は、かかる修正または実施形態を包含することが意図される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図5A】

【図5B】

【図5C】

【図5D】

【図5E】

【図5F】

【図6】

【図7A】

【図7B】

【図8】

【図9A】

【図9B】

【図9C】

【国際調査報告】