特表 2024-546764 モータドライバにおける誘導接地バウンス電圧の低減のためのシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-26

(54)【発明の名称】モータドライバにおける誘導接地バウンス電圧の低減のためのシステム及び方法

(51)【国際特許分類】

   H02M 1/08 20060101AFI20241219BHJP

   H03K 17/16 20060101ALI20241219BHJP

   H03K 17/687 20060101ALI20241219BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 M

H03K17/687 F

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024534477

(86)(22)【出願日】2022-12-07

(85)【翻訳文提出日】2024-08-08

(86)【国際出願番号】 US2022052079

(87)【国際公開番号】W WO2023107529

(87)【国際公開日】2023-06-15

(31)【優先権主張番号】17/547,449

(32)【優先日】2021-12-10

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507107291

【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド

(74)【代理人】

【識別番号】230129078

【弁護士】

【氏名又は名称】佐藤 仁

(72)【発明者】

【氏名】サチン セトゥマダヴァン

(72)【発明者】

【氏名】ガナパシ シャンカール クリシュナムルティ

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740AA04

5H740BA12

5H740BB08

5H740BB10

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5H740MM02

5J055AX26

5J055AX55

5J055AX56

5J055AX66

5J055BX16

5J055CX07

5J055CX13

5J055CX20

5J055DX60

5J055EX07

5J055EY12

5J055EY21

5J055EZ03

5J055FX05

5J055FX13

5J055FX20

5J055GX01

5J055GX02

5J055GX05

(57)【要約】

モータに駆動信号を供給するように動作可能なドライバシステム（１００）が、入力電圧に結合されるように適合されるシステム入力（１０６）と、モータに結合されるように適合されるシステム出力（１１０）とを含む。ドライバシステム（１００）は、システム入力（１０６）に結合される第１の端子（１０４）と、システム出力（１１０）に結合される第２の端子（１０８）とを有し、制御端子（１１２）を有する、ハイサイドトランジスタを含む。ドライバシステム（１００）は、システム出力（１１０）に結合される第１の端子（１２０）と、基準電位端子（１２４）に結合される第２の端子（１２２）とを有し、制御端子（１２６）を有する、ローサイドトランジスタを含む。ドライバシステム（１００）は、ローサイドデジタル制御信号がロー状態からハイ状態に遷移することに応答して第１のレベルの電流を提供し、出力電圧が上側基準電圧未満である場合に第２のレベルの電流を提供するローサイドゲート制御回路を含む。

【特許請求の範囲】

【請求項1】

駆動信号をモータに供給するように動作可能なドライバシステムであって、前記ドライバシステムが、
入力電圧に結合されるように適合されるシステム入力と、
前記モータに結合されるように適合されるシステム出力と、
前記システム入力に結合される第１の端子と、前記システム出力に結合される第２の端子とを有し、制御端子を有する、ハイサイドトランジスタと、
前記システム出力に結合される第１の端子と、基準電位端子に結合される第２の端子とを有し、制御端子を有する、ローサイドトランジスタと、
ローサイドゲート制御回路と、
を含み、
前記ローサイドゲート制御回路が、
前記システム出力に結合される第１の入力と、
上側基準電圧を受け取るように適合される第２の入力と、
ローサイドデジタル制御信号を受信するように適合される第３の入力と、
電圧源に結合されるように適合される第４の入力と、
前記ローサイドトランジスタの前記制御端子に結合される出力と、
を有し、
前記ローサイドゲート制御回路が、
前記ローサイドゲート制御回路の前記出力において、前記ローサイドデジタル制御信号がロー状態からハイ状態に遷移することに応答して第１のレベルの電流を提供し、
前記駆動信号が前記上側基準電圧よりも小さい場合、前記第１のレベルの電流よりも大きい第２のレベルの電流を提供する、
ように動作可能である、
ドライバシステム。

【請求項2】

請求項１に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記駆動信号が前記上側基準電圧を下回って下がるまで前記基準電位端子における誘導接地バウンス電圧を低減するために前記第１のレベルの電流を維持するように動作可能である、システム。

【請求項3】

請求項１に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記駆動信号が前記上側基準電圧を下回って下がるまで前記ローサイドトランジスタを介する電流の変化率を低減することによって、前記基準電位端子における誘導接地バウンス電圧を低減するために、前記第１のレベルの電流を維持するように動作可能である、システム。

【請求項4】

請求項１に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記駆動信号が前記上側基準電圧を下回って下がるまで、前記ローサイドトランジスタを介する電流の変化率を低減するために、前記第２のレベルの電流よりも低い前記第１のレベルの電流を維持するように動作可能である、システム。

【請求項5】

請求項１に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記ローサイドトランジスタがミラー（Miller）領域に遷移するときに前記第２のレベルの電流を提供するように動作可能である、システム。

【請求項6】

請求項１に記載のドライバシステムであって、前記ローサイドデジタル制御信号が前記ハイ状態から前記ロー状態に遷移することに応答して、前記ローサイドゲート制御回路が、前記ローサイドトランジスタをオフにするために、前記ローサイドトランジスタの前記制御端子に第３のレベルの電流を提供するように動作可能である、システム。

【請求項7】

請求項１に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記システム出力に結合される第１の入力と、前記上側基準電圧を受け取るように適合される第２の入力と、を有する第１の比較回路を含み、
前記第１の比較回路が、前記駆動信号が前記上側基準電圧を下回って下がることに応答して、出力においてスルースタート信号を提供するように動作可能である、システム。

【請求項8】

請求項７に記載のドライバシステムであって、前記ローサイドデジタル制御回路が、
前記電圧源に結合されるように適合される第１の端子を有し、第２の端子を有する、逆回復電流源と、
前記逆回復電流源の前記第２の端子に結合される第１の端子と、前記ローサイドトランジスタの前記制御端子に結合される第２の端子と、前記第１の比較回路の前記出力に結合される第３の端子と、前記ローサイドデジタル制御信号を受信するように適合される第４の端子と、を有する、逆回復スイッチと、
を含み、
前記逆回復スイッチが、
前記ローサイドデジタル制御信号が前記ロー状態から前記ハイ状態に遷移することに応答して、前記逆回復電流源を前記ローサイドトランジスタの前記制御端子に結合するように、及び、
前記第１の比較回路による前記スルースタート信号のアサートに応答して、前記逆回復電流源を、前記ローサイドトランジスタの前記制御端子から接続解除するように、
動作可能である、
システム。

【請求項9】

請求項７に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記電圧源に結合される第１の端子を有し、第２の端子を有する、第１のスルー電流源と、
前記第１のスルー電流源の前記第２の端子に結合される第１の端子と、前記ローサイドトランジスタの前記制御端子に結合される第２の端子と、前記第１の比較回路の前記出力に結合される第３の端子と、前記ローサイドデジタル制御信号を受信するように適合される第４の端子と、を有する、第１のスルー電流スイッチと、
を含み、
前記第１のスルー電流スイッチが、前記第１の比較回路による前記スルースタート信号のアサートに応答して、前記第１のスルー電流源を前記ローサイドトランジスタの前記制御端子に結合するように動作可能である、
システム。

【請求項10】

請求項７に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記基準電位端子に結合される第１の端子を有し、第２の端子を有する、第２のスルー電流源と、
前記ローサイドトランジスタの前記制御端子に結合される第１の端子と、前記第２のスルー電流源の前記第２の端子に結合される第２の端子と、前記ローサイドデジタル制御信号を受信するように適合される第３の端子と、を有する、第２のスルー電流スイッチと、
を含み、
前記第２のスルー電流スイッチが、前記デジタル制御信号が前記ハイ状態から前記ロー状態に遷移することに応答して、前記第２のスルー電流源を前記ローサイドトランジスタの制御端子に結合して、前記ローサイドトランジスタをオフにするように動作可能である、
システム。

【請求項11】

請求項１に記載のドライバシステムであって、
前記ハイサイドトランジスタの前記第１の端子に結合されるカソードを有し、前記ハイサイドトランジスタの前記第２の端子に結合されるアノードを有する、ハイサイドボディダイオードと、
前記ローサイドトランジスタの前記第１の端子に結合されるカソードを有し、前記ローサイドトランジスタの前記第２の端子に結合されるアノードを有する、ローサイドボディダイオードと、
をさらに含む、システム。

【請求項12】

モータを駆動するために出力電圧を供給するように動作可能なドライバシステムであって、前記ドライバシステムが、
入力電圧に結合されるように適合されるシステム入力と、
前記モータに結合されるように適合されるシステム出力と、
前記システム入力に結合される第１の端子と、前記システム出力に結合される第２の端子とを有し、制御端子を有する、ハイサイドトランジスタと、
前記システム出力に結合される第１の端子と、基準電位端子に結合される第２の端子とを有し、制御端子を有する、ローサイドトランジスタと、
ローサイドゲート制御回路と、
を含み、
前記ローサイドゲート制御回路が、
前記システム出力に結合される第１の入力と、
前記上側基準電圧に結合されるように適合される第２の入力と、
ローサイドデジタル制御信号を受信するように適合される第３の入力と、
電圧源に結合されるように適合される第４の入力と、
前記ローサイドトランジスタの前記制御端子に結合される出力と、
を有し、
前記ローサイドゲート制御回路が、前記ローサイドトランジスタの前記制御端子に第１のレベルの電流を印加するように、及び、前記出力電圧が前記上側基準電圧を下回って下がるまで前記ローサイドトランジスタの前記制御端子への前記第１のレベルの電流を維持するように動作可能であり、スルースタート信号のアサートに応答して前記ローサイドトランジスタの前記制御端子に前記第１のレベルの電流より大きい第２のレベルの電流を印加するように動作可能である、
ドライバシステム。

【請求項13】

請求項１２に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記出力電圧が前記上側基準電圧を下回って下がるまで前記ローサイドトランジスタを介する電流の変化率を低減するために、前記第２のレベルの電流よりも小さい前記第１のレベルの電流を維持するように動作可能である、システム。

【請求項14】

請求項１２に記載のドライバシステムであって、前記ローサイドデジタル制御信号が前記ハイ状態から前記ロー状態に遷移することに応答して、前記ローサイドゲート制御回路が、前記ローサイドトランジスタをオフにするための第３のレベルの電流を提供するように動作可能である、システム。

【請求項15】

請求項１２に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記システム出力に結合される第１の入力と、前記上側基準電圧に結合されるように適合される第２の入力と、を有する第１の比較回路を含み、
前記第１の比較回路が、前記出力電圧が前記上側基準電圧を下回って下がる場合、前記スルースタート信号を提供するように動作可能である、システム。

【請求項16】

請求項１２に記載のドライバシステムであって、前記ローサイドデジタル制御回路が、
前記電圧源に結合されるように適合される第１の端子を有し、第２の端子を有する、逆回復電流源と、
前記逆回復電流源の前記第２の端子に結合される第１の端子と、前記ローサイドトランジスタの前記制御端子に結合される第２の端子と、前記第１の比較回路の前記出力に結合される第３の端子と、前記ローサイドデジタル制御信号を受信するように適合される第４の端子と、を有する、逆回復スイッチと、
を含み、
前記逆回復スイッチが、前記ローサイドデジタル制御信号が前記ロー状態から前記ハイ状態に遷移することに応答して、前記逆回復電流源を前記ローサイドトランジスタの前記制御端子に結合するように、及び、前記スルースタート信号の前記アサートに応答して、前記逆回復電流源を、前記ローサイドトランジスタの前記制御端子から接続解除するように、動作可能である、
システム。

【請求項17】

請求項１２に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記電圧源に結合される第１の端子を有し、第２の端子を有する、第１のスルー電流源と、
前記第１のスルー電流源の前記第２の端子に結合される第１の端子と、前記ローサイドトランジスタの前記制御端子に結合される第２の端子と、前記第１の比較回路の前記出力に結合される第３の端子と、前記ローサイドデジタル制御信号を受信するように適合される第４の端子と、を有する、第１のスルー電流スイッチと、
を含み、
前記第１のスルー電流スイッチが、前記スルースタート信号の前記アサートに応答して、第１のスルー電流源を、前記ローサイドトランジスタの前記制御端子に結合するように動作可能である、
システム。

【請求項18】

請求項１２に記載のドライバシステムであって、前記ローサイドゲート制御回路が、
前記基準電位端子に結合される第１の端子を有し、第２の端子を有する、第２のスルー電流源と、
前記ローサイドトランジスタの前記制御端子に結合される第１の端子と、前記第２のスルー電流源の前記第２の端子に結合される第２の端子と、前記ローサイドデジタル制御信号を受信するように適合される第３の端子と、を有する、第２のスルー電流スイッチと、
を含み、
前記第２のスルー電流スイッチが、前記デジタル制御信号が前記ハイ状態から前記ロー状態に遷移することに応答して、前記第２のスルー電流源を前記ローサイドトランジスタの前記制御端子に結合して、前記ローサイドトランジスタをオフにするように動作可能である、
システム。

【請求項19】

モータを駆動するために出力電圧を供給するように動作可能なドライバシステムであって、前記ドライバシステムが、
入力電圧に結合されるように適合されるシステム入力と、
前記モータに結合されるように適合されるシステム出力と、
前記システム入力に結合される第１の端子と、前記システム出力に結合される第２の端子とを有し、制御端子を有する、ハイサイドトランジスタと、
前記システム出力に結合される第１の端子と、基準電位端子に結合される第２の端子とを有し、制御端子を有する、ローサイドトランジスタと、
前記ハイサイドトランジスタの前記第１の端子に結合されるカソードを有し、前記ハイサイドトランジスタの前記第２の端子に結合されるアノードを有する、ハイサイドボディダイオードと、
前記ローサイドトランジスタの前記第１の端子に結合されるカソードを有し、前記ローサイドトランジスタの前記第２の端子に結合されるアノードを有する、ローサイドボディダイオードと、
ローサイドゲート制御回路と、
を含み、
前記ローサイドゲート制御回路が、
前記システム出力に結合される第１の入力と、
上側基準電圧を受け取るように適合される第２の入力と、
ローサイドデジタル制御信号を受信するように適合される第３の入力と、
電圧源に結合されるように適合される第４の入力と、
前記ローサイドトランジスタの前記制御端子に結合される出力と、
を有し、
前記ローサイドゲート制御回路が、前記デジタル制御信号がロー状態からハイ状態に遷移することに応答して、前記ローサイドトランジスタの前記制御端子に第１のレベルの電流を印加するように動作可能であり、前記出力電圧が前記上側基準電圧を下回って下がるまで前記ローサイドトランジスタを介する電流の変化率を低減することによって、前記基準電位端子における接地バウンス電圧を低減するために、前記ローサイドトランジスタの前記制御端子への前記第１のレベルの電流を維持するように動作可能であり、スルースタート信号のアサートに応答して、前記ローサイドトランジスタの前記制御端子に、前記第１のレベルの電流よりも大きい第２のレベルの電流を印加するように動作可能である、
ドライバシステム。

【請求項20】

請求項１９に記載のドライバシステムであって、前記ローサイドゲート制御回路が、前記ローサイドデジタル制御信号がハイ状態からロー状態に遷移することに応答して、前記ローサイドトランジスタをオフにするために、前記ローサイドトランジスタの前記制御端子に第３のレベルの電流を印加するように動作可能である、システム。

【発明の詳細な説明】

【技術分野】

【0001】

本記載は、概してモータドライバに関する。

【背景技術】

【0002】

電気モータは、自動車、産業用ファン及びポンプ、工作機械、家庭用電化製品、ドローン、ジンブル、及びディスクドライブに見られる。電気モータは概して、ブリッジ構成に配置されるハイサイドトランジスタ及びローサイドトランジスタを含み得るモータドライバ回路によって動作する。いくつかの構成において、モータの各相に一対のハイサイド／ローサイドトランジスタが用いられる。ハイサイドトランジスタは、入力電圧端子と出力電圧端子との間に結合され、ローサイドトランジスタは、出力電圧端子と共通電位（例えば、接地）端子との間に結合される。ハイサイドトランジスタ及びローサイドトランジスタは、それぞれのボディダイオードを有する。モータドライバ回路が集積回路（ＩＣ）に実装される場合、入力電圧端子を外部コネクタ（例えば、ＩＣの外部ピン）に接続するボンドワイヤに起因する或るボンドワイヤインダクタンスが存在し、接地端子を外部コネクタに接続するボンドワイヤに起因する別のボンドワイヤインダクタンスが存在する。

【0003】

ローサイドトランジスタがオンになると、ハイサイドボディダイオードの逆回復時間により、ハイサイドボディダイオードを介して流れる電流は減少し始めるが、ローサイドトランジスタを介して流れる電流は増加し始める。ハイサイドボディダイオードを介して流れる電流を防止するためにハイサイドボディダイオードを完全に逆バイアスするため、ローサイドトランジスタは、ハイサイドボディダイオードに蓄積された逆回復電荷を考慮するために、モータを介する電流（モータ電流Ｉｍ」）よりも大きな大きさを有し得る電流を引き出す。その結果、ローサイドトランジスタを介する電流は、モータ電流Ｉｍよりも高くなり、正のピークに達してからＩｍまで降下する。ローサイドトランジスタは、モータ電流Ｉｍよりも大きい電流を引き出すので、ローサイドトランジスタを介する電流の一部が、入力電圧からハイサイドボディダイオードを介してカソードからアノードに（すなわち、逆方向に）引き出される。そのため、ハイサイドボディダイオードを介する電流はゼロを下回って下がり、負のピークに達してからゼロまで上昇する。ローサイドトランジスタを介する立ち上がり電流は、ボンドワイヤインダクタンスの両端に正の電圧を誘導し、ローサイドトランジスタを介する立ち下がり電流は、ボンドワイヤインダクタンスの両端に負の電圧を誘導する。ボンドワイヤの両端の誘導された電圧は、概して接地バウンス電圧ＶＢ ＩＮＴと呼ばれる。

【0004】

接地バウンス電圧ＶＢ ＩＮＴがローサイドトランジスタのソースに存在するので、ＶＢ ＩＮＴは、ローサイドトランジスタをオンにするためにローサイドトランジスタのゲートに印加されなければならない電圧を規定する。また、ＶＢ ＩＮＴは、ローサイドトランジスタのドレインとソースとの間の電圧降下を増大させる。

【0005】

ＶＢ ＩＮＴが＋５Ｖである場合、ドライバ回路は、（Ｖｔ＋５Ｖ）をゲートに印加してローサイドトランジスタをオンにする必要がある（Ｖｔはローサイドトランジスタをオンにするために必要な閾値電圧である）。そのため、Ｖｔが＋５Ｖである場合、ドライバ回路は、ローサイドトランジスタをオンにするために＋１０Ｖをゲートに印加しなければならない。ＶＢ ＩＮＴが－４Ｖである場合、ドライバ回路は、ローサイドトランジスタをオンにするためにゲートに＋１Ｖを印加する必要がある。また、ＶＢ＿ＩＮＴが－４Ｖであり、Ｖｏｕｔが１５Ｖである場合、ローサイドトランジスタの両端の電圧は１９Ｖまで上昇する。

【0006】

接地バウンス電圧ＶＢ ＩＮＴの影響を緩和するためのアプローチの１つは、ＶＢ ＩＮＴを追跡し、対応するゲート‐ソース間電圧を印加してローサイドトランジスタをオンにする、付加的な回路要素を用いること、また、ドレインとソースとの間の高電圧降下に耐えることができる一層高い定格のトランジスタを用いることである。

【発明の概要】

【0007】

一態様において、モータに駆動信号を供給するように動作可能なドライバシステムが、入力電圧に結合されるように適合されるシステム入力と、モータに結合されるように適合されるシステム出力とを含む。ドライバシステムはハイサイドトランジスタを含み、ハイサイドトランジスタは、システム入力に結合される第１の端子と、システム出力に結合される第２の端子と、制御端子とを有する。ドライバシステムはローサイドトランジスタを含み、ローサイドトランジスタは、システム出力に結合される第１の端子と、基準電位端子に結合される第２の端子と、制御端子とを有する。ドライバシステムは、システム出力に結合される第１の入力と、上側基準電圧を受け取るように適合される第２の入力と、ローサイドデジタル制御信号を受信するように適合される第３の入力と、電圧源に結合されるように適合される第４の入力と、ローサイドトランジスタの制御端子に結合される出力とを有するローサイドゲート制御回路を含む。ローサイドゲート制御回路は、ローサイドゲート制御回路の出力において、ローサイドデジタル制御信号がロー状態からハイ状態に遷移することに応答して第１のレベルの電流を提供し、駆動信号が上側基準電圧未満である場合、第１のレベルの電流よりも大きい第２のレベルの電流を提供する。

【0008】

別の態様において、ローサイドゲート制御回路は、駆動信号が上側基準電圧を下回って下がるまで第１のレベルの電流を維持して、基準電位端子における誘導接地バウンス電圧を低減する。

【0009】

別の態様において、ローサイドゲート制御回路は、駆動信号が上側基準電圧を下回って下がるまでローサイドトランジスタを介する電流の変化率を低減することによって、基準電位端子における誘導接地バウンス電圧を低減するために、第１のレベルの電流を維持する。

【0010】

別の態様において、ローサイドゲート制御は、駆動信号が上側基準電圧を下回って下がるまでローサイドトランジスタを介する電流の変化率を低減するために、第２のレベルの電流よりも低い第１のレベルの電流を維持する。

【0011】

別の態様において、ローサイドゲート制御回路は、ローサイドトランジスタがミラー（Miller）領域に遷移するときに第２のレベルの電流を提供する。

【0012】

別の態様において、ローサイドゲート制御は、ローサイドデジタル制御信号がハイ状態からロー状態に遷移することに応答してローサイドトランジスタをオフにするために、ローサイドトランジスタの制御端子に第３のレベルの電流を提供する。

【0013】

別の態様において、ローサイドゲート制御回路は、システム出力に結合される第１の入力と、上側基準電圧を受け取るように適合される第２の入力とを有する、第１の比較回路を含む。第１の比較回路は、駆動信号が上側基準電圧を下回って下がることに応答して、出力においてスルースタート信号を供給する。

【0014】

別の態様において、ローサイドデジタル制御回路は、電圧源に結合されるように適合される第１の端子を有し、第２の端子を有する、逆回復電流源を含む。ローサイドゲート制御回路は、逆回復スイッチを含み、逆回復スイッチは、逆回復電流源の第２の端子に結合される第１の端子と、ローサイドトランジスタの制御端子に結合される第２の端子と、第１の比較回路の出力に結合される第３の端子と、ローサイドデジタル制御信号を受け取るように適合される第４の端子とを有する。逆回復スイッチは、ローサイドデジタル制御信号がロー状態からハイ状態に遷移することに応答して、逆回復電流源をローサイドトランジスタの制御端子に結合し、第１の比較回路によるスルースタート信号のアサートに応答して、逆回復電流源をローサイドトランジスタの制御端子から接続解除する。

【0015】

別の態様において、ローサイドゲート制御回路は、電圧源に結合される第１の端子を有し、第２の端子を有する、第１のスルー電流源を含む。ローサイドゲート制御回路は、第１のスルー電流スイッチを含み、第１のスルー電流スイッチは、第１のスルー電流源の第２の端子に結合される第１の端子と、ローサイドトランジスタの制御端子に結合される第２の端子と、第１の比較回路の出力に結合される第３の端子と、ローサイドデジタル制御信号を受信するように適合される第４の端子とを有する。第１のスルー電流スイッチは、第１の比較回路によるスルースタート信号のアサートに応答して、第１のスルー電流源をローサイドトランジスタの制御端子に結合する。

【0016】

別の態様において、ローサイドゲート制御回路は、基準電位端子に結合される第１の端子を有し、第２の端子を有する、第２のスルー電流源を含む。ローサイドゲート制御回路は第２のスルー電流スイッチを含み、第２のスルー電流スイッチは、ローサイドトランジスタの制御端子に結合される第１の端子と、第２のスルー電流源の第２の端子に結合される第２の端子と、ローサイドデジタル制御信号を受信するように適合される第３の端子とを有する。第２のスルー電流スイッチは、デジタル制御信号がハイ状態からロー状態に遷移することに応答してローサイドトランジスタをオフにするために、第２のスルー電流源をローサイドトランジスタの制御端子に結合する。

【0017】

別の態様において、出力電圧をモータに供給するように動作可能なドライバシステムが、入力電圧に結合されるように適合されるシステム入力と、モータに結合されるように適合されるシステム出力とを含む。ドライバシステムはハイサイドトランジスタを含み、ハイサイドトランジスタは、システム入力に結合される第１の端子と、システム出力に結合される第２の端子とを有し、制御端子を有する。ドライバシステムは、ローサイドトランジスタを含み、ローサイドトランジスタは、システム出力に結合される第１の端子と、基準電位端子に結合される第２の端子と、制御端子とを有する。ドライバシステムはローサイドゲート制御回路を含み、ローサイドゲート制御回路は、システム出力に結合される第１の入力と、上側基準電圧を受け取るように適合される第２の入力と、ローサイドデジタル制御信号を受信するように適合される第３の入力と、電圧源に結合されるように適合される第４の入力とを有し、ローサイドトランジスタの制御端子に結合される出力を有する。ローサイドゲート制御回路は、ローサイドトランジスタの制御端子に第１のレベルの電流を提供し、ローサイドトランジスタの制御端子に第１のレベルの電流を維持して、出力電圧が上側基準電圧を下回って下がるまで基準電位端子における接地バウンス電圧を低減し、スルースタート信号のアサートに応答してローサイドトランジスタの制御端子に第２のレベルの電流を提供する。

【図面の簡単な説明】

【0018】

【図1】例示のドライバシステムの概略図である。

【0019】

【図2】図１のドライバシステムによって生成される例示の波形である。

【0020】

【図3】例示の制御回路のブロック図である。

【0021】

【図4】比較回路の例示の概略図である。

【0022】

図面において、同じ参照番号又は他の特徴指示子は、（機能的及び／又は構造的に）同じ又は同様の特徴を示すために用いられる。

【発明を実施するための形態】

【0023】

図１は、例示のドライバシステム１００を図示する。システム１００は、入力１０６に結合される第１の端子１０４（例えば、ドレイン）を有する、ハイサイドトランジスタＭＨを含む。ハイサイドトランジスタＭＨは、出力１１０に結合される第２の端子１０８（例えば、ソース）を有する。ハイサイドトランジスタＭＨは、制御端子１１２（例えば、ゲート）を有する。ハイサイドトランジスタＭＨは、ボディダイオードＤＨＢを含み、アノードがソース１０８に結合され、カソードがドレイン１０４に結合される。

【0024】

いくつかの実施例において、ドライバシステム１００は、集積回路（ＩＣ）内に実装することができる。第１の端子１０４（例えば、ドレイン）を入力１０６として指定される外部コネクタ（例えば、ＩＣの外部ピン）に接続するボンドワイヤに起因して、ボンドワイヤインダクタンスＬＢＨ（例えば、１ナノヘンリー）が存在する。ダイオードＤ１が、ソース１０８に結合されるアノードと、ゲート１１２に結合されるカソードとを有する。ブリッジドライバ回路では、ダイオードＤ１は、ＭＨのゲート‐ソース間電圧があまりに大きくゼロを下回り過ぎる（すなわち、負になり過ぎる）ことを制限するために、ハイサイドトランジスタＭＨのゲート１１２とソース１０８との間に接続され得、これは、ＭＨがオフにされるときに信頼性の問題を引き起こし得る。

【0025】

システム１００は、第２の端子１０８と出力１１０とに結合される第１の端子１２０（例えば、ドレイン）を有する、ローサイドトランジスタＭＬを含む。ローサイドトランジスタＭＬは、共通電位端子１２４（例えば、電気接地）に結合される第２の端子１２２（例えば、ソース）を有する。ローサイドトランジスタＭＬは、制御端子１２６（例えば、ゲート）を有する。ローサイドトランジスタＭＬはボディダイオードＤＬＢを含み、アノードが第２の端子１２２（例えば、ソース）に結合され、カソードが第１の端子１２０（例えば、ドレイン）に結合される。ソース１２２と、共通電位端子１２４として指定される外部コネクタとの間に、ボンドワイヤインダクタンスＬＢＬ（例えば、１ナノヘンリー）が存在する。

【0026】

入力１０６は、入力電圧Ｖｍ（例えば、１２Ｖ、２５Ｖ、４０Ｖ）に結合され得、基準電位端子１２４は、電気接地に結合され得る。

【0027】

いくつかの例において、トランジスタはｎチャネル電界効果トランジスタ（ＮＦＥＴ）であり、別の例において、トランジスタはｐチャネル電界効果トランジスタ（ＰＦＥＴ）である。いくつかの例において、トランジスタは、バイポーラトランジスタ及び／又は他のタイプのパワートランジスタ（例えば、ドレイン拡張ＦＥＴ）であり得る。いくつかの例において、ＦＥＴは、シリコン基板内／シリコン基板上に実装される。他の例において、ＦＥＴは、窒化ガリウム（ＧａＮ）及び／又は炭化ケイ素（ＳｉＣ）を用いて実装される。

【0028】

誘導負荷Ｌｍによって表されるモータの１つの位相は、出力１１０に結合される第１の端子１３０と、第２の端子１３２とを有し、第２の端子１３２は、第１のスイッチＳ１を介して入力１０６に結合され得るか、又は第２のスイッチＳ２を介して接地に結合され得る。モータを駆動するために用いられる位相数（各相は、モータのステータの一部に巻き付けられる巻線対の数によって決定され得る）に応じて、付加的な特徴（例えば、ＭＨ、ＭＬ、Ｓ１、及びＳ２）が、モータの各相を駆動するように接続される。一方向にモータＬｍを駆動するには、ゲート１１２にゲート信号ＧＡＴＥ＿Ｈを印加してハイサイドトランジスタＭＨをオンにし、ローサイドトランジスタＭＬをオフにし（言い換えると、ゲート信号ＧＡＴＥ＿Ｌがゲート１２６に印加されない）、スイッチＳ２をオン（すなわち、閉／導通）にし、スイッチＳ１をオフ（すなわち、開／非導電性）にする。その結果、電流ＩｍがＶｍからＭＨを介して、次いでモータＬｍを介して、最終的にスイッチＳ２を介して接地に流れる。モータＬｍを逆方向に駆動するには、ＭＬのゲート１２６にゲート信号ＧＡＴＥ＿Ｌを印加し、ハイサイドトランジスタＭＨをオフにし（言い換えると、ゲート信号ＧＡＴＥ＿Ｈがゲート１１２に印加されない）、スイッチＳ１をオン（すなわち、閉／導通）にし、スイッチＳ２をオフ（すなわち、開／非導電性）にする。その結果、電流ＩｍがＶｍからスイッチＳ１を介して流れ、その後、モータＬｍを介して、最終的にＭＬを介して接地に流れる。一例において、ゲート信号ＧＡＴＥ＿Ｈ及びＧＡＴＥ＿Ｌは、パルス幅変調（ＰＷＭ）信号（これは、可変パルス幅を有する）又はパルス周波数変調（ＰＦＭ）信号（これは、可変周波数であるが固定振幅を有する）であってもよい。

【0029】

システム１００は制御回路１４０を含み、制御回路１４０は、出力１１０に結合される第１の入力１４２と、上側基準電圧ＶＲＥＦ＿Ｈを受け取るように結合される第２の入力１４４と、ローサイドデジタル制御信号ＣＮＴＲ＿Ｌを受信するように結合される第３の入力１４６と、ハイサイドデジタル制御信号ＣＮＴＲ＿Ｈを受信するように結合される第４の入力１４８と、電圧源ＶＣＣ（例えば、５Ｖ、７Ｖ）に結合される第５の入力１５０とを有する。いくつかの例において、信号１４４、１４６、及び／又は１４８は、ＭＨ及びＭＬと同じ集積回路（ＩＣ）上に含まれてもよく、又は異なるＩＣ上に実装されてもよい、外部入力（例えば、ユーザー定義の入力）によって、又はコントローラ（例えば、プロセッサ、状態機械、デジタル論理、アナログ回路要素、メモリ、及び／又は特定用途向け集積回路を含む）によって、提供される。ローサイドデジタル制御信号ＣＮＴＲ Ｌは、ローサイドトランジスタＭＬのためのタイミングを提供し、ハイサイドデジタル制御信号ＣＮＴＲ Ｈは、ハイサイドトランジスタＭＨのためのタイミングを提供する。制御回路１４０は、ローサイドトランジスタＭＬのゲート１２６に結合される出力１５２においてゲート信号ＧＡＴＥ Ｌを提供し、ハイサイドトランジスタＭＨのゲート１１２に結合される出力１５４においてゲート信号ＧＡＴＥ Ｈを提供する。また、制御回路１４０は、スイッチＳ１を制御するために出力１５６において制御信号ＣＮＴＲ Ｓ１を提供し、スイッチＳ２を制御するために出力１５８において制御信号ＣＮＴＲ Ｓ２を提供する。

【0030】

いくつかの例において、制御回路１４０は、付加的な回路要素及び／又はより高い定格のトランジスタを必要とすることなく、誘導電圧ＶＢ ＩＮＴの影響を軽減する。制御回路１４０は、逆回復期間中にＭＬのゲート１２６に第１のレベルの電流（逆回復電流とも呼ばれる）を印加し、その後、出力電圧Ｖｏｕｔが上側基準電圧ＶＲＥＦ Ｈを下回って下がると、ＭＬがミラー領域に遷移したことを示す第２のレベルの電流（スルー電流とも呼ばれる）まで電流を増加させる。

【0031】

図２は、ドライバシステム１００において用いられるか又はドライバシステム１００によって生成される、波形を図示する。ｘ軸は時間を表し、ｙ軸は、電圧波形に対する電圧と、電流波形に対する電流を表す。時間Ｔ１において、ローサイドデジタル制御信号ＣＮＴＲ Ｌ２０４がロー状態からハイ状態に遷移して、ローサイドトランジスタＭＬをオンにするプロセスが開始される。それに応答して、制御回路１４０は、ＭＬのゲート１２６に、第１のレベルの電流Ｉ＿ＲＲ（逆回復電流Ｉ＿ＲＲとも呼ばれる）に等しい大きさを有するゲート電流Ｉ＿ＧＬ２０８を印加する。いくつかの例において、Ｉ＿ＲＲは約５００マイクロアンペア（５００μＡ）である。いくつかの例において、Ｉ＿ＲＲの大きさは、Ｉ＿ＲＲが、ハイサイドボディダイオードＤＨＢの逆回復期間を制限するのに充分に低いが、有意な伝搬遅延（ＭＬをオンにするのに必要な時間）を防止するのにも充分であるように選択される。前述したように、ＭＬをオンにすると、Ｓ１が閉じ（導通）、ＭＨがオフになり、Ｓ２が開く（非導通）。

【0032】

Ｉ＿ＲＲに応答して、ＭＬのゲート‐ソース間電圧Ｖ ＧＳＬ２１２が上昇し始める。ＭＬは、時間Ｔ１においてまだオフにされているので、モータ電流Ｉｍは、ハイサイドボディダイオードＤＨＢを介してアノードからカソードへ流れる。そのため、時間Ｔ１において、電流Ｉ＿ＨＢ２１６（ハイサイドボディダイオードＤＨＢを介して流れる）はモータ電流Ｉｍに等しく、電流Ｉ ＬＳ２２０（ローサイドトランジスタＭＬを介して流れる）はゼロである。時間Ｔ１において、出力電圧Ｖｏｕｔ２２４は（Ｖｍ＋ＶＤＨ）に等しく、ここでＶＤＨは、ハイサイドボディダイオードＤＨＢの両端間の電圧である。ボディダイオードＤＨＢのサイズに応じて、電圧ＶＤＨは変化し得る（例えば、０．７Ｖ、０．９Ｖ、１．２Ｖ）。

【0033】

時間Ｔ２において、ゲート‐ソース間電圧ＶＧＳ Ｌ２１２は、ＭＬをオンにするために必要な閾値電圧Ｖｔを超えて上昇する。そのため、ＭＬを介する電流Ｉ ＬＳ２２０が上昇し始める。時間Ｔ２において、ＭＬがオンされるが、ハイサイドボディダイオードＤＨＢの逆回復時間のため、電流Ｉ＿ＨＢ２１６は、ＤＨＢを流れ続けるが、電流Ｉ ＬＳ２２０がＭＬを介して上昇し始めるにつれて減少し始める。

【0034】

時間Ｔ２において、出力電圧Ｖｏｕｔ２２４は低下し始め、時間Ｔ３において、Ｖｏｕｔ２２４はＶｍを下回って下がる。これに応じて、時間Ｔ３において、制御回路１４０は、ゲート電流Ｉ＿ＧＬを第１のレベルの電流（逆回復電流Ｉ＿ＲＲ）から第２のレベルの電流（スルー電流Ｉ ＳＬＥＷ）まで増大させる。そのため、制御回路１４０は、ＶｏｕｔがＶｍを下回って下がるまで、より低いゲート電流（逆回復電流Ｉ＿ＲＲ）を維持し、その後、より高いゲート電流（スルー電流Ｉ ＳＬＥＷ）まで増加する。いくつかの例において、約１００Ｖ／μｓ（１００ボルト／マイクロ秒）のスルーレートに対して、Ｉ ＳＬＥＷは約５ｍＡである。

【0035】

時間Ｔ３において、ハイサイドボディダイオードＤＨＢは逆バイアスされ、その結果、ハイサイドボディダイオードＤＨＢを介する電流Ｉ＿ＨＢ２１６はゼロまで下がり、モータ電流Ｉｍは、ＶｍからＳ１を介し、その後Ｌｍを介し、最終的にＭＬを介して流れる。前述のように、ＭＬをオンにすると、ＭＨはオフになり、Ｓ１は閉じ（導通）、Ｓ２は開く（非導通）。

【0036】

制御回路１４０は、時間Ｔ３においてＭＬがミラー領域に遷移し、ＤＨＢが逆バイアスされるまで、下側ゲート電流（逆回復電流）を維持することによって、ＭＬのゲート１２６をゆっくりと充電する。その結果、ＭＬを介する電流Ｉ ＬＳ２２０の急激な上昇が防止され、これにより、Ｔ２とＴ３との間の接地バウンス電圧ＶＢ ＩＮＴ２２８が大幅に低減される。図２の例において、接地バウンス電圧ＶＢ ＩＮＴ２２８は、ＭＬのソース１２２（図１に示される）における接地バウンス電圧を指し、いくつかの例において、接地バウンス電圧は約１Ｖに制限される。

【0037】

時間Ｔ３において、ローサイドトランジスタＭＬがミラー領域に遷移し、これにより、ＭＬのゲート‐ドレイン間静電容量ＣＧＤ（図示せず）が充電し始める。その結果、時間Ｔ３において、ゲート‐ソース間電圧ＶＧＳ Ｌ２１２は平坦化する（例えば、平坦部）。

【0038】

時間Ｔ４において、ゲート‐ドレイン間キャパシタＣ_ＧＤが充電され、このとき、ローサイドトランジスタＭＬはＦＥＴエンハンスメント領域に遷移する。その結果、時間Ｔ４において、ゲート‐ソース間電圧ＶＧＳ Ｌ２１２は、再び上昇し始め、時間Ｔ５においてＶＣＣ（例えば、約５Ｖ）に達する。時間Ｔ４においてゲート‐ドレイン間コンデンサＣＧＤが充電されるので、ゲート電流ＩＧ＿Ｌ２０８は低下し始める。

【0039】

時間Ｔ６において、ローサイドデジタル制御信号ＣＮＴＲ Ｌがハイ状態からロー状態に遷移して、ローサイドトランジスタＭＬがオフになる。それに応答して、時間Ｔ６において、制御回路１４０は、大きさＩ ＳＬＥＷを有するが負極性（例えば、－Ｉ ＳＬＥＷ）を有するゲート電流ＩＧ＿Ｌ２０８を印加し、これは「プルダウン電流」とも呼ばれる。その結果、時間Ｔ７において、ＶＧＳ Ｌ２１２は、ミラー領域内のレベル（すなわち、Ｔ３とＴ４との間）と同じ電圧レベルまで下がる。

【0040】

時間Ｔ７において、出力電圧Ｖｏｕｔ２２４は上向きにスルー(slew)し、時間Ｔ８において、Ｖｏｕｔ２２４はＶｍを上回って上昇し、これにより、電流Ｉ ＨＢ２１６（例えば、ハイサイドボディダイオードＩ ＨＢを介する電流）が上昇し始める。電流Ｉ ＨＢ２１６が上昇するにつれて、電流ＩＬ Ｓ２２０（例えば、ローサイドトランジスタＭＬを介する電流）は低下し始める。時間Ｔ９において、電流Ｉ ＬＳ２２０はゼロまで下がり、その結果、Ｉ ＨＢ２１６はＩｍに等しくなる。

【0041】

電流Ｉ ＬＳ２２０は、Ｔ８とＴ９との間で減少するので、ＭＬを介する電流の負の変化率は、Ｔ８とＴ９との間の負の接地バウンス電圧ＶＢ ＩＮＴ２２８を誘導する。いくつかの例において、負の接地バウンス電圧の大きさは、接地バウンス電圧ＶＢ ＩＮＴ２２８の大きさがＴ２とＴ３との間で制限されるのと同様に、プルダウン電流－Ｉ ＳＬＥＷの大きさを減少させる（すなわち、一層負でなくする）ことによって制限され得る。

【0042】

図３は、一例の制御回路１４０のローサイドゲート駆動回路３０４を図示する。ローサイドゲート駆動回路３０４は、ゲート信号ＧＡＴＥ Ｌをゲート１２６に提供して、ＭＬ（図１に示す）を駆動する。制御回路１４０は又はイサイドゲート駆動回路（図３には図示せず）を含み、ハイサイドゲート駆動回路は、ゲート信号ＧＡＴＥ Ｈを提供してＭＨ（図１に示される）を駆動する。

【0043】

ローサイドゲート駆動回路３０４は、第１の比較回路３１０を含み、第１の比較回路３１０は、システム出力１１０に結合される第１の入力３１２（例えば、図１の入力１４２）と、上側基準電圧ＶＲＥＦ Ｈ（例えば、図１の入力１４４）を受け取るように適合される第２の入力３１４（例えば、図１の入力１４４）とを有する。第１の比較回路３１０は、出力電圧Ｖｏｕｔが上側基準電圧ＶＲＥＦ Ｈを下回って下がる場合、出力３１６においてスルースタート信号ＳＬＥＷ ＳＴＡＲＴを提供する。

【0044】

ローサイドゲート駆動回路３０４は、電圧源ＶＣＣに結合される第１の端子３２２を有する第１の電流源３２０（逆回復電流源３２０とも呼ばれる）を含む。第１の電流源３２０は、出力３２４において第１のレベルの電流Ｉ＿ＲＲ（逆回復電流Ｉ＿ＲＲとも呼ばれる）を提供する。

【0045】

ローサイドゲート駆動回路３０４は、第１のレベルの電流源３２０（逆回復電流源３２０）の第２の端子３２４に結合される第１の端子３２８を有する、第１のスイッチ３２６（逆回復スイッチ３２６とも呼ばれる）と、ローサイドトランジスタＭＬ（図３には図示せず）のゲート１２６に結合される第２の端子３３０と、第１の比較回路３１０の出力３１６に結合される第３の端子３３２と、ローサイドデジタル制御信号ＣＮＴＲ Ｌを受信するように結合される第４の端子３３４とを含む。第１の電流スイッチ３２６は、ロー状態からハイ状態に遷移するＣＮＴＲ Ｌに応答して、第１の電流源３２０をＭＬのゲート１２６に結合し、第１の比較回路３１０によるスルースタート信号ＳＬＥＷ ＳＴＡＲＴのアサートに応答して、第１のレベルの電流源３２０をＭＬのゲート１２６から接続解除する。

【0046】

ローサイドゲート駆動回路３０４は、電圧源ＶＣＣに結合される第１の端子３４２を有する第２の電流源３４０（スルー電流源３４０とも呼ばれる）を含む。第２のレベルの電流源３４０は、出力３４４において第２のレベルの電流Ｉ ＳＬＥＷ（スルー電流Ｉ ＳＬＥＷとも呼ばれる）を提供する。第２のレベルの電流Ｉ ＳＬＥＷは、第１のレベルの電流Ｉ＿ＲＲより大きい。

【0047】

ローサイドゲート駆動回路３０４は、第２のスイッチ３４６（スルー電流スイッチ３４６とも呼ばれる）を含み、第２のスイッチ３４６は、スルー電流源３４０の出力３４４に結合される第１の端子３４８と、ＭＬのゲート１２６に結合される第２の端子３５０と、第１の比較回路３１０の出力３１６に結合される第３の端子３５２と、ローサイドデジタル制御信号ＣＮＴＲ Ｌを受信するように結合される第４の端子３５４とを有する。スルー電流スイッチ３４６は、第１の比較回路３１０によるスルースタート信号ＳＬＥＷ ＳＴＡＲＴのアサートに応答して、スルー電流源３４０をＭＬのゲート１２６に結合する。

【0048】

ローサイドゲート駆動回路３０４は、共通電位（例えば、接地）端子に結合される第１の端子３６２と、第２の端子３６４とを有する、第３の電流源３６０を含む。ローサイドゲート駆動回路３０４は、第３のスイッチ３６８を含み、第３のスイッチ３６８は、ＭＬのゲート１２６に結合される第１の端子３７０と、第２の電流源３６０の第２の端子３６４に結合される第２の端子３７２と、ローサイドデジタル制御信号ＣＮＴＲ Ｌを受信するように結合される第３の端子３７４とを有する。第３のスイッチ３６８は、ハイ状態からロー状態に遷移するＣＮＴＲ Ｌに応答して、第３の電流源３６０をゲート１２６に結合する。その結果、ゲート１２６は、スルー電流源３７０によって接地に放電され、ＭＬはオフになる。

【0049】

ローサイドゲート駆動回路３０４は、出力電圧Ｖｏｕｔが、ローサイドトランジスタＭＬがミラー領域に遷移しハイサイドボディダイオードＤＨＢが逆バイアスされたことを示すＶＲＥＦ Ｈを下回って下がるまで、一層低いレベルのゲート電流（逆回復電流Ｉ＿ＲＲ）を維持する。その後、ローサイドゲート駆動回路３０４は、ゲート電流を一層高いレベル（スルー電流Ｉ ＳＬＥＷ）まで増大させ、これにより、ゲート‐ドレイン間キャパシタＣＧＤ（図３には図示せず）がミラー領域において充電され得る。

【0050】

いくつかの例において、ローサイドゲート駆動回路３０４は、ＭＬがミラー領域に遷移しＤＨＢが逆バイアスされるまで、より低いゲート電流（逆回復電流Ｉ＿ＲＲ）を維持することによって、ＭＬのゲート１２６をゆっくりと充電する。その結果、ＭＬを介する電流Ｉ ＬＳ２２０（図２）の急激な上昇が防止され、これにより、接地バウンス電圧ＶＢ ＩＮＴ２２４が大幅に低減される。また、制御回路１４０は、ハイサイドボディダイオードＤＨＢが逆バイアスされるまで逆回復電流を維持することによってＭＬのゲート１２６をゆっくりと充電することにより、ハイサイドボディダイオードＤＨＢを介する電流Ｉ＿ＢＨ２１６（図２）がゼロを下回って下がることを防止する。そのため、ＤＨＢは、電流がＤＨＢを介して逆方向に流れる必要なしに、比較的ゆっくりと逆バイアスされる。その結果、いくつかの例において、ＭＬを介する電流Ｉ ＬＳは、Ｉｍ（図２）を上回って上昇せず、それゆえＩｍまで下降しない。電流Ｉ ＬＳは負の変化率を有さないため、誘導接地バウンス電圧ＶＢ ＩＮＴは負にならない。そのため、誘導電圧ＶＢ ＩＮＴは、正のパルスによって特徴付けられる。この効果は、誘導接地バウンス電圧ＶＢ ＩＮＴにおける広いスイングが防止され、ＭＬのドレイン１２０とソース１２２との間の電圧降下が低減されることである。

【0051】

いくつかの例において、Ｉ＿ＲＲは、ＬＳＩがＩｍを上回って上昇することを可能にするが、量Ｉ＿ＬＳがＩｍを上回って上昇することを制限することを可能にするように、及びＶＢ ＩＮＴがゼロを下回って下がることを可能にするが、量ＶＢ ＩＮＴがゼロを下回って下がることを制限するように、調節され得る（例えば、増加され得る）。

【0052】

ＣＮＴＲ Ｌがハイ状態（例えば、より高い電圧レベルなどのバイナリ「１」）からロー状態（例えば、より低い電圧レベルなどのバイナリ「０」）に遷移することに応答して、第３のスイッチ３７４は、スルー電流源３６０をゲート１２６ＭＬに結合する。その結果、ゲート１２６は、スルー電流源３６０によって接地に放電される。

【0053】

図４は、一例における比較回路３１２を図示する。比較回路３１２は、第１のＰＭＯＳトランジスタＭＰ１を含み、第１のＰＭＯＳトランジスタＭＰ１は、入力電圧Ｖｍに結合されるソース４０４を含み、ドレイン４０６及びゲート４０８を含む。比較回路３１２は、第２のＰＭＯＳトランジスタＭＰ２を含み、第２のＰＭＯＳトランジスタＭＰ２は、ＭＰ１のドレイン４０６に結合されるソース４１０を含み、ドレイン４１２及びゲート４１４を含む。比較回路３１２は、第３のＰＭＯＳ ＭＰ３を含み、第３のＰＭＯＳ ＭＰ３は、Ｖｍとゲート４２２とに結合されるソース４２０を含み、ドレイン４２４を含む。

【0054】

比較回路３１２は第４のＰＭＯＳ ＭＰ４を含み、第４のＰＭＯＳ ＭＰ４は、ＭＰ３のドレイン４２４に結合されるソース４３０を含み、ＭＰ１のゲート４０８に結合されるゲート４３４を含む。ＭＰ４は、上側基準電圧ＶＲＥＦ Ｈを受け取るように適合され、また、ＭＰ２のゲート４１４に結合される、ドレイン４３２を含む。比較回路３１２は第５のＰＭＯＳ ＭＰ５を含み、第５のＰＭＯＳ ＭＰ５は、ＭＰ１のゲート４０８に結合されるソース４５０を含み、抵抗器Ｒｌを介して出力電圧Ｖｏｕｔに結合されるソース４５２を含む。ＭＰ５は、上側基準電圧ＶＲＥＦ Ｈを受け取るように適合されるゲート４５４を含む。比較回路３１２は、ＮＭＯＳトランジスタＭＮ１を含み、ＮＭＯＳトランジスタＭＮ１は、ＭＰ２のドレイン４１４に結合されるドレイン４６０を含み、抵抗器Ｒ２を介して接地に結合されるソース４６４を含む。ＭＮ１は、イネーブル信号ＥＮＡＢＬＥを受信するように適合されるゲート４６６を含む。いくつかの例において、イネーブル信号ＥＮＡＢＬＥは、ＣＮＴＲ Ｌから導出される。例えば、ＣＮＴＲ Ｌがロー状態からハイ状態に遷移する場合にイネーブル信号ＥＮＡＢＬＥがアサートされ得、ＣＮＴＲ Ｌがハイ状態からロー状態に遷移する場合にＥＮＡＢＬＥがデアサートされ得る。

【0055】

比較回路３１２はコンパレータ４７０を含み、、コンパレータ４７０は、ＭＮ１のソース４６４に結合される第１の入力４７２と、電圧源ＶＤＤに結合される第２の入力４７４と、接地に結合される第３の入力４７６とを含む。抵抗器Ｒ２は、第１の入力４７２と接地との間に結合される。

【0056】

一例において、コンパレータ４７０は、ＶＤＤと接地とによって定義されるヒステリシスループを含むシュミットトリガである。コンパレータ４７０は、出力４７８においてＳＬＥＷ ＳＴＡＲＴを提供する。いくつかの例において、ＭＰ２は、低電圧デバイスであるＭＰ１を保護するように、ドレイン拡張ＭＯＳＦＥＴ（ＤＥＮＭＯＳ）を用いて実装され得る。ＭＮ１は、シュミットトリガ４７０を保護するように、ＤＥＮＭＯＳを用いて実装され得る。

【0057】

いくつかの実施例において、ＶＲＥＦ Ｈは、Ｖｍから５ボルトを引いたもの（Ｖｍ－５Ｖ）にほぼ等しい。Ｖｏｕｔが、Ｖｍ＋トランジスタの閾値電圧－５ボルト（Ｖｍ－５Ｖ＋Ｖｔ）よりも大きいとき、ＭＰ５は導通し、そのため、ＭＰ１のゲート４０８をＶｏｕｔに結合する。その結果、ＭＰ１が導通する。ＶｏｕｔがほぼＶｍまで低下し始めると、ＭＰ１は導通せず、抵抗器Ｒ２は、シュミットトリガ４７０の第１の入力４７２を接地までプルダウンする。これにより、シュミットトリガ４７０の出力４７８（ＳＬＥＷ ＳＴＡＲＴ）がゼロボルト又はその付近になる。これに応じて、制御回路１４０（図４には図示せず）によってローサイドトランジスタＭＬのゲート１２６にＩ＿ＲＲが印加される。

【0058】

Ｖｏｕｔが、Ｖｍからトランジスタの閾値電圧を差し引いたもの（Ｖｍ－Ｖｔ）より小さい（例えば、ＶｏｕｔがＶｔより大きくＶｍを下回る）とき、ＭＰ１は導通し、ＭＮ１のソース４６４は、ほぼイネーブル信号電圧からＭＮ１のゲート‐ソース電圧を差し引いた値（ＥＮＡＢＬＥ－Ｖｇｓ）までプルアップされ、これにより、シュミットトリガ４７０は、ＳＬＥＷ＿ＳＴＡＲＴをアサートし（例えば、ＳＬＥＷ ＳＴＡＲＴが論理ハイ又は「１」値になり）、スルー電流Ｉ ＳＬＥＷがローサイドトランジスタＭＬのゲート１２６に供給される。ＶｏｕｔがＶｍから約５ボルト差し引いたもの（Ｖｍ－５Ｖ）より小さいとき、ＭＰ４のボディダイオード（図４には図示せず）は、ＭＰ５のソース４５０を、導通させ、Ｖｍ－５Ｖ未満の１つのダイオード電圧降下に保持し、それによって、ＭＰ５ ＶＧＳのＶｇが高くなり過ぎる（例えば、正過ぎる）ことを防止する。

【0059】

本明細書及び特許請求の範囲において、「含む（including及びcomprising）」という用語は、オープンエンド様式で用いられ、そのため、「～を含むが、それに限定されない」ことを意味する。或るタスク又は機能を実施するように「構成される」要素又は特徴は、製造時にその機能を実施するように製造業者によって構成され（例えば、プログラムされるか又は構造的に設計され）得、及び／又は、その機能及び／又は他の付加的又は代替の機能を実施するように製造後にユーザによって構成可能（又は再構成可能）であってもよい。こういった構成は、デバイスのファームウェア及び／又はソフトウェアプログラミングを介してもよく、ハードウェア構成要素の構成及び／又はレイアウトを介してもよく、デバイスの相互接続を介してもよく、又はそれらの組み合わせを介してもよい。また、前述の記載における「接地」又は同様の語句の使用は、シャーシ接地、アース接地、浮動接地、仮想接地、デジタル接地、共通接地、及び／又は本明細書の教示に適用可能であるか、又はそれに適した任意の他の形態の接地接続を含む。

【0060】

別途記載のない限り、或る値に先行する「約」は、その値の＋／－１０％を意味する。本明細書で用いられる場合、「変調する」という用語は、「変化する」又は「変更する」ことも意味し得る。

【0061】

例えば、「ノード」、「端子」、「ピン」、及び「相互接続」という用語は、交換可能に用いられ、特徴間の任意の接続（又は相互接続）を指す。こういった用語は、或るタイプの物理的構造に関して限定することを意味しない。例えば、或る回路要素の「端子」は、そのような回路要素への各接続を意味する。そのため、統合された抵抗器が、これらの「端子」がその統合された抵抗器へのただ２つの接続である場合でも、２つの端子（端部）を有すると称される。

【0062】

本明細書では特定のトランジスタの使用について説明するが、残りの回路要素にほとんど又は全く変化を加えることなく、他のトランジスタ（又は同等のデバイス）を代わりに用いることもできる。例えば、金属酸化物シリコンＦＥＴ（「ＭＯＳＦＥＴ」）（例えば、ｎチャネルＭＯＳＦＥＴ、ｎＭＯＳＦＥＴ、又はｐチャネルＭＯＳＦＥＴ、ｐＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ、例えば、ＮＰＮ又はＰＮＰ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及び／又は、接合電界効果トランジスタ（ＪＦＥＴ）が、本明細書に記載されるデバイスの代わりに、又はそれと併せて、用いられ得る。トランジスタは、空乏モードデバイス、ドレイン拡張デバイス、エンハンスメントモードデバイス、ナチュラルトランジスタ、又は他のタイプのデバイス構造トランジスタであってもよい。また、デバイスは、シリコン基板（Ｓｉ）、炭化シリコン基板（ＳｉＣ）、窒化ガリウム基板（ＧａＮ）、又はヒ化ガリウム基板（ＧａＡｓ）の中／又はその上に実装され得る。

【0063】

いくつかの例が、或る要素が集積回路に含まれ、他の要素が集積回路の外部にあることを示唆するが、他の例において、付加的な又はより少ない特徴が集積回路に組み込まれてもよい。また、集積回路の外部にあるものとして図示された特徴の一部又は全部が集積回路に含まれてもよく、及び／又は、集積回路の内部にあるものとして図示されたいくつかの特徴が集積回路の外部に組み込まれてもよい。本明細書で用いる場合、「集積回路」という用語は、（ｉ）半導体基板の中／その上に組み込まれる、（ｉｉ）単一の半導体パッケージに組み込まれる、（ｉｉｉ）同じモジュールに組み込まれる、及び／又は、（ｉｖ）同じ印刷回路基板の中／その上に組み込まれる、１つ又は複数の回路を意味する。

【0064】

本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。

【図1】

【図2】

【図3】

【図4】

【国際調査報告】