知財求人 - 知財ポータルサイト「IP Force」
▶ メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッドの特許一覧
特表2024-547003マルチタイプ集積型パッシブデバイス（ＩＰＤ）構成要素及びこれを実施するデバイス及びプロセス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-26
(54)【発明の名称】マルチタイプ集積型パッシブデバイス（ＩＰＤ）構成要素及びこれを実施するデバイス及びプロセス
(51)【国際特許分類】
H01L 25/07 20060101AFI20241219BHJP
【ＦＩ】
H01L25/04 C
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024536205
(86)(22)【出願日】2022-12-16
(85)【翻訳文提出日】2024-08-19
(86)【国際出願番号】 US2022081752
(87)【国際公開番号】W WO2023140991
(87)【国際公開日】2023-07-27
(31)【優先権主張番号】17/555,015
(32)【優先日】2021-12-17
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】516132747
【氏名又は名称】メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド
【氏名又は名称原語表記】ＭＡＣＯＭ ＴＥＣＨＮＯＬＯＧＹ ＳＯＬＵＴＩＯＮＳ ＨＯＬＤＩＮＧＳ， ＩＮＣ．
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100119013
【弁理士】
【氏名又は名称】山崎 一夫
(74)【代理人】
【識別番号】100130937
【弁理士】
【氏名又は名称】山本 泰史
(74)【代理人】
【識別番号】100144451
【弁理士】
【氏名又は名称】鈴木 博子
(72)【発明者】
【氏名】マーベル マーヴィン
(72)【発明者】
【氏名】ジャン ヘドン
(72)【発明者】
【氏名】フィッシャー ジェレミー
(72)【発明者】
【氏名】ノーリ バシム
(57)【要約】
トランジスタデバイスは、金属サブマウントと、金属サブマウント上に配置されたトランジスタダイと、金属サブマウント上に配置された第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素と、金属サブマウント上に配置された第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素とを含む。更に、第１の基板は、第２の基板とは異なる材料である。
【選択図】図１
【選択図】図１
【特許請求の範囲】
【請求項1】
トランジスタデバイスであって、金属サブマウントと、
前記金属サブマウント上に配置されたトランジスタダイと、
前記金属サブマウント上に配置された第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素と、
前記金属サブマウント上に配置された第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素と、
を備え、前記第１の基板が、第２の基板とは異なる材料である、トランジスタデバイス。
【請求項2】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、プリント回路基板（ＰＣＢ）を備え、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、炭化ケイ素（ＳｉＣ）基板を備える、請求項１に記載のトランジスタデバイス。
【請求項3】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、プリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を備え、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を備える、請求項１に記載のトランジスタデバイス。
【請求項4】
前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受け入れるように構成されたカットアウト部分を備える、請求項１に記載のトランジスタデバイス。
【請求項5】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上面に実装された表面実装デバイスを含む、請求項１に記載のトランジスタデバイス。
【請求項6】
前記第１の基板は、前記表面実装デバイスと前記金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを備える、請求項５に記載のトランジスタデバイス。
【請求項7】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素と前記金属サブマウントとの間に配置されている、請求項１に記載のトランジスタデバイス。
【請求項8】
前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素と前記金属サブマウントとの間に配置されている、請求項１に記載のトランジスタデバイス。
【請求項9】
第３の基板を含む第３の集積型パッシブデバイス（ＩＰＤ）構成要素を更に備え、前記第１の基板は、前記第３の基板と同じ材料である、請求項１に記載のトランジスタデバイス。
【請求項10】
前記第３のＩＰＤ構成要素は、前記第３のＩＰＤ構成要素の上面に実装された表面実装デバイスを備える、請求項９に記載のトランジスタデバイス。
【請求項11】
前記第３の基板は、前記表面実装デバイスと前記金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを備える、請求項１０に記載のトランジスタデバイス。
【請求項12】
前記第３のＩＰＤ構成要素は、プリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を備える、請求項９に記載のトランジスタデバイス。
【請求項13】
前記第３のＩＰＤ構成要素は、プリント回路基板（ＰＣＢ）を備える、請求項９に記載のトランジスタデバイス。
【請求項14】
前記トランジスタダイが、１又は複数のＬＤＭＯＳトランジスタダイを備える、請求項１に記載のトランジスタデバイス。
【請求項15】
前記トランジスタダイが、１又は複数のＧａＮベースＨＥＭＴを備える、請求項１に記載のトランジスタデバイス。
【請求項16】
前記トランジスタデバイスが、複数のトランジスタダイを備える、請求項１に記載のトランジスタデバイス。
【請求項17】
複数のトランジスタダイが、ドハティ構成である、請求項１６に記載のトランジスタデバイス。
【請求項18】
トランジスタデバイスを実施する方法であって、金属サブマウントを準備することと、
前記金属サブマウント上にトランジスタダイを配置することと、
前記金属サブマウント上に第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素を配置することと、
前記金属サブマウント上に第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素を配置することと、
を含み、前記第１の基板は、第２の基板とは異なる材料である、方法。
【請求項19】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、プリント回路基板（ＰＣＢ）を備え、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、炭化ケイ素（ＳｉＣ）基板を備える、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項20】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素は、プリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を備え、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素は、炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を備える、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項21】
前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素に、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受け入れるように構成されたカットアウト部分を形成することを更に含む、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項22】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上面に表面実装デバイスを実装することを更に含む、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項23】
前記表面実装デバイスと前記金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを前記第１の基板に形成することを更に含む、請求項２２に記載のトランジスタデバイスを実施する方法。
【請求項24】
前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素を、前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素と前記金属サブマウントとの間に配置することを更に含む、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項25】
前記第２の集積型パッシブデバイス（ＩＰＤ）構成要素を、前記第１の集積型パッシブデバイス（ＩＰＤ）構成要素と前記金属サブマウントとの間に配置することを更に含む、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項26】
第３の基板を備えた第３の集積型パッシブデバイス（ＩＰＤ）構成要素を準備することを更に含み、前記第１の基板は、前記第３の基板と同じ材料である、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項27】
前記第３のＩＰＤ構成要素の上面に表面実装デバイスを実装することを更に含む、請求項２６に記載のトランジスタデバイスを実施する方法。
【請求項28】
前記表面実装デバイスと前記金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを前記第３の基板に形成することを更に含む、請求項２７に記載のトランジスタデバイスを実施する方法。
【請求項29】
前記第３のＩＰＤ構成要素は、プリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を備える、請求項２６に記載のトランジスタデバイスを実施する方法。
【請求項30】
前記第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）を備える、請求項２６に記載のトランジスタデバイスを実施する方法。
【請求項31】
前記トランジスタダイが、１又は複数のＬＤＭＯＳトランジスタダイを備える、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項32】
前記トランジスタダイが、１又は複数のＧａＮベースＨＥＭＴを備える、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項33】
前記トランジスタデバイスが、複数のトランジスタダイを備える、請求項１８に記載のトランジスタデバイスを実施する方法。
【請求項34】
前記複数のトランジスタダイが、ドハティ構成である、請求項３３に記載のトランジスタデバイスを実施する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、マルチタイプの集積型パッシブデバイス（ＩＰＤ）構成要素、マルチタイプＩＰＤ構成要素を実装するデバイス、マルチタイプＩＰＤ構成要素を実装するプロセス、マルチタイプＩＰＤ構成要素を有するデバイスを実装するプロセスに関する。
【背景技術】
【0002】
無線周波数（ＲＦ）電力増幅器トランジスタ製品などのトランジスタパッケージは、ＩＰＤ構成要素を実施する。通常、ＩＰＤ構成要素は、プリント回路基板（ＰＣＢ）ベースの基板、シリコン（Ｓｉ）ベースの基板、及び／又は同様のものに実装される。
【0003】
しかしながら、ＰＣＢベースの基板、Ｓｉベースの基板、及び／又は同様のものは、多くの欠点を有する。特に、これらの構成要素は、限られた数の構成要素しか実施できない。これは、製造コスト、製造の複雑さを増加させ、機能性を制限する。更に、これらの構成要素の構成及び配置は極めて限定される。同様に、このことは、製造コスト、製造の複雑さを増加させ、機能性を制限する。更に、これらの構成要素は極めて大型で、トランジスタパッケージ内の実質的な面積又はスペースを消費する可能性がある。このため、構成要素の機能が制限される。
【0004】
従って、必要とされているのは、ＩＰＤ構成要素、ＩＰＤ構成要素を実施するＲＦ製品、及び／又は複数の構成要素の利用、機能性の向上、及びスペースの効率的な利用のために構成されたものである。
【発明の概要】
【0005】
１つの一般的態様は、金属サブマウント；上記金属サブマウント上に配置されたトランジスタダイ；上記金属サブマウント上に配置された第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素；及び上記金属サブマウント上に配置された第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素を含み、上記第１の基板は上記第２の基板とは異なる材料である、トランジスタデバイスを含む。
【0006】
１つの一般的態様は、金属サブマウントを提供するステップと、上記金属サブマウント上にトランジスタダイを配置するステップと、上記金属サブマウント上に第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素を配置するステップと、上記金属サブマウント上に第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素を配置するステップと、を含み、上記第１の基板が上記第２の基板とは異なる材料である、トランジスタデバイスを実施する方法を含む。
【0007】
本開示の追加の特徴、利点、及び態様は、以下の詳細な説明、図面、及び特許請求の範囲を考慮することにより記載することができ、又は明らかになり得る。更に、前述の本開示の要約及び以下の詳細な説明は共に例示的なものであり、特許請求の範囲に記載される本開示の範囲を限定することなく更なる説明を提供することを意図していることを理解されたい。
【0008】
添付図面は、本開示の更なる理解を提供するために含まれ、本明細書に組み込まれて本明細書の一部を構成し、本開示の態様を例示し、詳細な説明と共に本開示の原理を説明するのに役立つ。本開示の構造的な詳細事項は、本開示の基本的な理解及び本開示が実施することができる様々な方法の理解に必要とすることができる以上に示すことは試みられない。
【図面の簡単な説明】
【0009】
【図1】本開示によるパッケージの斜視図を示す。
【0010】
【図2】本開示によるパッケージの断面図を示す。
【0011】
【図3】本開示の特定の態様によるパッケージの部分上面図を示す。
【0012】
【図4】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0013】
【図5】本開示によるパッケージの斜視図を示す。
【0014】
【0015】
【図7】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0016】
【図8】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0017】
【図9】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0018】
【図10】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0019】
【図11】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0020】
【図12】本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0021】
【図13】本開示によるＩＰＤ構成要素の上面図を示す。
【0022】
【0023】
【0024】
【図16】本開示によるＩＰＤ構成要素の上面図を示す。
【0025】
【0026】
【図18】本開示によるＩＰＤ構成要素の側面図を示す。
【0027】
【0028】
【0029】
【図21】本開示によるＩＰＤ構成要素の側面図を示す。
【0030】
【図22】本開示によるＩＰＤ構成要素の側面図を示す。
【0031】
【図23】本開示によるＩＰＤ構成要素の製造プロセスを示す図である。
【0032】
【図24】本開示によるパッケージを製造するプロセスを示す図である。
【発明を実施するための形態】
【0033】
本開示の態様、及びその様々な特徴及び有利な詳細は、添付図面に記載及び／又は図示され、以下の説明で詳述される非限定的な態様及び実施例を参照してより十分に説明される。図面に図示された特徴は、必ずしも縮尺通りに描かれておらず、ある態様の特徴は、本明細書に明示的に記載されていなくても、当業者が認識するように、他の態様と共に採用することができることに留意すべきである。周知の構成要素及び処理技術の説明は、本開示の態様を不必要に不明瞭にしないように省略することができる。本明細書で使用される実施例は、単に、本開示が実施することができる態様の理解を容易にし、当業者が本開示の態様を実施することを更に可能にすることを意図している。従って、本明細書における実施例及び態様は、添付の特許請求の範囲及び適用法のみによって定義される本開示の範囲を限定するものとして解釈されるべきではない。更に、同様の参照数字は、図面の幾つかの図を通して、及び開示された異なる実施形態において同様の構成要素を表すことに留意されたい。
【0034】
本明細書では、様々な要素を説明するために第１、第２等の用語が使用されることがあるが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、１つの要素を別の要素から区別するために使用されるに過ぎない。例えば、本開示の範囲から逸脱することなく、第１の要素を第２の要素と称することができ、及び同様に、第２の要素を第１の要素と称することができる。本明細書で使用される場合、用語「及び／又は」は、関連する列挙された項目の１又は２以上の任意の及び全ての組み合わせを含む。
【0035】
層、領域、又は基板のような要素が、他の要素上に「ある」又は他の要素上に「延在する」と言及される場合、それは、他の要素上に直接あるか、又は他の要素上に直接延在することができ、又は介在要素も存在し得ることが理解されるであろう。対照的に、要素が他の要素上に「直接」ある又は「直接」延在していると称される場合、介在要素は存在しない。同様に、層、領域、又は基板のような要素が、別の要素の「上に」ある、又は「上に」延びていると言及される場合、それは、別の要素の上に直接ある、又は別の要素の上に直接延びていることができ、又は介在要素も存在し得ることが理解されるであろう。対照的に、要素が他の要素の「真上に」ある又は「真上に」延在していると称される場合、介在要素は存在しない。また、要素が他の要素に「接続」又は「結合」されていると称される場合、他の要素に直接接続又は結合されていてもよく、介在要素が存在してもよいことが理解されよう。対照的に、要素が他の要素に「直接接続されている」又は「直接結合されている」と称される場合、介在要素は存在しない。
【0036】
「下方」又は「上方」又は「上側」又は「下側」又は「水平」又は「垂直」等の相対的な用語は、本明細書において、図示されるように、ある要素、層、又は領域と別の要素、層、又は領域との関係を説明するために使用することができる。これらの用語及び上述した用語は、図に描かれている向きに加えて、デバイスの異なる向きを包含することが意図されていることは理解されるであろう。
【0037】
本明細書で使用される用語は、特定の態様を説明するためだけのものであり、本開示を限定することを意図するものではない。本明細書で使用される場合、単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上明らかにそうでないことが示されない限り、複数形も含むことが意図される。本明細書で使用される場合、用語「備える」、「備える」、「含む」、及び／又は「含む」は、記載された特徴、整数、ステップ、操作、要素、及び／又は構成要素の存在を明示するが、１又は２以上の他の特徴、整数、ステップ、操作、要素、構成要素、及び／又はこれらの群の存在又は追加を排除するものではないことが更に理解されるであろう。
【0038】
他に定義されない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本開示が属する技術分野における当業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用される用語は、本明細書及び関連技術の文脈における意味と一致する意味を有するものとして解釈されるべきであり、本明細書で明示的にそのように定義されない限り、理想化された意味又は過度に形式的な意味で解釈されないことが更に理解されるであろう。
【0039】
本開示は、複合ＩＰＤ構成要素、複合ＩＰＤ構成要素を実施するデバイス、複合ＩＰＤ構成要素を実施するプロセス、複合ＩＰＤ構成要素を有するデバイスを実施するプロセスに関する。本開示は更に、ハイブリッドＩＰＤ構成要素、ハイブリッドＩＰＤ構成要素を実施するデバイス、ハイブリッドＩＰＤ構成要素を実施するプロセス、ハイブリッドＩＰＤ構成要素を有するデバイスを実装するプロセスに関する。
【0040】
本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実施要素を有する無線周波数（ＲＦ）デバイスを実施する無線周波数（ＲＦ）パッケージに関する。本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実装を有するＲＦデバイスを実装する無線周波数（ＲＦ）電力増幅器トランジスタパッケージに関する。本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実装を製造するプロセスに関する。本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実装を実装したパッケージを製造するプロセスに関する。本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実装を有するＲＦデバイスを実装するＲＦパッケージを製造するプロセスに関する。本開示は更に、ＩＰＤ構成要素のハイブリッド／複合実装を実装した無線周波数（ＲＦ）電力増幅器トランジスタパッケージを製造するプロセスに関する。
【0041】
本開示は更に、マルチタイプＩＰＤ構成要素を有する無線周波数（ＲＦ）デバイスを実施する無線周波数（ＲＦ）パッケージに関する。本開示は更に、マルチタイプＩＰＤ構成要素を有するＲＦデバイスを実施する無線周波数（ＲＦ）電力増幅器トランジスタパッケージに関する。本開示は更に、マルチタイプＩＰＤ構成要素を製造するプロセスに関する。本開示は更に、マルチタイプＩＰＤ構成要素を実施するパッケージを製造するプロセスに関する。本開示は更に、マルチタイプＩＰＤ構成要素を有するＲＦデバイスを実施するＲＦパッケージを製造するプロセスに関する。本開示は更に、マルチタイプＩＰＤ構成要素を実装した無線周波数（ＲＦ）電力増幅器トランジスタパッケージを製造するプロセスに関する。
【0042】
本開示は、ＩＰＤ構成要素に向けられている。特に、本開示は、ＲＦパワー製品、他の製品及び／又は他の用途におけるＲＦプリマッチング、ベースバンドデカップリング、及び／又は同様のもののための炭化ケイ素（ＳｉＣ）ＩＰＤ及びＰＣＢベースＩＰＤの戦略的な組み合わせを実施し得るＩＰＤ構成要素に向けられている。
【0043】
更に、本開示は、より大きなサイズのＰＣＢ－ＩＰＤと組み合わされた、より小さなフォームファクタのキャパシタＩＰＤを実施し得るＩＰＤ構成要素に向けられている。より小さいフォームファクタのＳｉＣキャパシタＩＰＤは、コストを低減し、高いキャパシタ密度を提供し、及び／又はこのようなことがあり得る。より大きなサイズのＰＣＢ－ＩＰＤは、より大きなカバレッジを提供し、トレース上に厚いメタライゼーションを実施することができる。
【0044】
一部の態様では、ＳｉＣキャパシタＩＰＤは、ＰＣＢ－ＩＰＤのカットアウト孔又は配線されたコーナーを通してパッケージフランジに直接取り付けることができる。幾つかの態様では、ＳｉＣ ＩＰＤはフランジに直接取り付けることができ、その上に取り付けられたＰＣＢ－ＩＰＤが他のＰＣＢボンドパッド、ＰＣＢ接地パッド、及び／又はその他への配線層、相互接続部、及び／又はその他を形成する。
【0045】
態様において、ＩＰＤ構成要素は、ＲＦパワー製品及び／又はその他におけるマッチングネットワーク、プリマッチング、バイアスデカップリング、熱接地及び／又はその他に使用することができる。ＩＰＤ構成要素は、オープンキャビティパッケージ又はオーバーモールドパッケージ等のパッケージ内に、窒化ガリウム（ＧａＮ）トランジスタダイ等のトランジスタダイ、及び他のキャパシタ、ＩＰＤ等と共に配置され、互いに及びパッケージリードにワイヤボンディングで接続されてもよい。基板の上部及び底部に金属メタライゼーションを施し、基板を貫通するビアを設けることで、接合パッド、誘導性ストリップ、誘導性コイル、容量性スタブ等を形成することができる。更に、キャパシタ、レジスタ、インダクタ等の表面実装デバイス（ＳＭＤ）要素は、ＩＰＤ構成要素の上部に、例えばはんだ付け等で取り付けることができる。
【0046】
態様において、ＩＰＤ構成要素は、ＳｉＣ基板上にＩＰＤ全体を作製するのに比べて全体的なコストを低減し得る小型フォームファクタＳｉＣキャパシタＩＰＤを実施し得る。加えて、ＩＰＤ構成要素は、ＰＣＢ基板上にＳＭＤキャパシタを実装するのと比較して、ＳｉＣキャパシタの高キャパシタ密度、高Ｑ、下側高さプロファイル、より優れた熱性能、及び／又は同様の利点を利用することができる。更に、ＩＰＤ構成要素は、ある態様において、ＳｉＣトレース（例えば、３～６ミクロンのＡｕを有するトレース）と比較してより厚い金属トレース（例えば、１７～３５ミクロンの銅を有するトレース）を有するＰＣＢ技術を利用することができ、これは高電力処理に良好に働く。
【0047】
態様において、ＩＰＤ構成要素は、ＳｉＣ基板及びＰＣＢ基板の両方の高い体積抵抗率及び低いリークを有することができ、高Ｑ及び低損失ＩＰＤに寄与することができる。更に、キャパシタＩＰＤを実施するＩＰＤ構成要素は、はるかに優れた熱性能、ＳＭＤ構成要素のハンドリング、及び／又は同様のものを有する可能性がある。更に、ＩＰＤ構成要素は、熱伝達のための低熱抵抗経路を提供し得るパッケージフランジにＳｉＣ ＩＰＤを直接取り付けるように構成することができる。更に、ＩＰＤ構成要素は、ＳｉＣ ＩＰＤをトランジスタダイの近くに配置し、トレース損失を最小化し、インダクタンスを最小化し、及び／又はこのようなことを可能できる、ＰＣＢ ＩＰＤにおけるカットアウト、配線されたコーナー、孔、カットアウトポケット、及び／又は同様のものを含むことができる。更に、ＩＰＤ構成要素は、ＰＣＢ－ＩＰＤ実施構成上に、ワイヤボンディングループよりも優れたインダクタンス制御（低値の場合）を提供し得る印刷されたロープロファイルトレースを含むことができる。
【0048】
図１は、本開示によるパッケージの斜視図を示す。
【0049】
図２は、本開示によるパッケージの断面図を示す。
【0050】
図３は、本開示の特定の態様によるパッケージの部分上面図を示す。
【0051】
図４は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0052】
図１、図２、図３、及び図４の態様は、本明細書に記載されるような任意の１又は２以上の特徴を含むことができる。特に、図１、図２、図３、及び図４は、本明細書に記載の任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の例示的な実施構成を示す。特に、図１、図２、図３、及び図４は、ＲＦパッケージ、ＲＦ増幅器パッケージ、ＲＦ電力増幅器パッケージ、ＲＦ電力トランジスタパッケージ、ＲＦ電力増幅器トランジスタパッケージ、及び／又は本明細書に記載されるようなものとして実施することができるパッケージ１００を示す。
【0053】
パッケージ１００は、１又は２以上の半導体デバイス４００、支持体１０２、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００のうちの少なくとも１又は２以上を含むことができる。態様において、パッケージ１００は、複数の第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００を含んでもよく、態様において、パッケージ１００は、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００の１又は２以上の単一の実施構成を含むことができる。
【0054】
態様において、第１のＩＰＤ構成要素２００は、ＰＣＢ ＩＰＤ構成要素、ＰＣＢ基板を有するＩＰＤ構成要素、及び／又は同様のものとして実施することができる。態様において、第２のＩＰＤ構成要素３００は、ＳｉＣ ＩＰＤ構成要素、ＳｉＣ基板を有するＩＰＤ構成要素、及び／又は同様のものとして実施することができる。態様において、第３のＩＰＤ構成要素８００は、ＰＣＢ ＩＰＤ構成要素、ＰＣＢ基板を有するＩＰＤ構成要素、及び／又は同様のものとして実施することができる。態様において、第１のＩＰＤ構成要素２００は、第２のＩＰＤ構成要素３００の基板材料とは異なる基板材料を利用することができる。態様において、第１のＩＰＤ構成要素２００は、第３のＩＰＤ構成要素８００の基板材料と同じ基板材料を利用することができる。
【0055】
第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、本明細書に記載のＲＦデバイスの少なくとも一部として実施することができる。第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、整合ネットワーク、高調波終端回路、集積型パッシブデバイス（ＩＰＤ）、キャパシタ、レジスタ、インダクタ、及び／又は同様のものを実施することができる。
【0056】
態様において、第２のＩＰＤ構成要素３００は、より大きなサイズのＰＣＢ－ＩＰＤとして実施される第１のＩＰＤ構成要素２００と組み合わされる、より小さなフォームファクタのＳｉＣキャパシタＩＰＤとして実施することができる。第２のＩＰＤ構成要素３００をより小さいフォームファクタのＳｉＣキャパシタＩＰＤとして実施することにより、コストを低減し、高いキャパシタ密度を提供し、及び／又はこのようなことができる。より大きなサイズのＰＣＢ－ＩＰＤとしての第１のＩＰＤ構成要素２００の実施は、より大きなカバレッジを提供し、トレース上に厚いメタライゼーションを実施し、及び／又は同様のものこととすることができる。
【0057】
幾つかの態様では、第２のＩＰＤ構成要素３００は、ＰＣＢ－ＩＰＤとして実施された第１のＩＰＤ構成要素２００のカットアウト孔又は配線されたコーナーを通して、パッケージフランジのような支持体１０２に直接取り付けることができるキャパシタＩＰＤとして実施することができる。幾つかの態様では、第２のＩＰＤ構成要素３００は、ＳｉＣ ＩＰＤとして実施されてもよく、フランジ等の支持体１０２に直接取り付けられてもよく、ＰＣＢ－ＩＰＤとして実施された第１のＩＰＤ構成要素２００は、第２のＩＰＤ構成要素３００の上に取り付けられ、第１のＩＰＤ構成要素２００は、他のＰＣＢボンドパッド、ＰＣＢ接地パッド等への配線層、相互接続部、及び／又はこれらを形成する。
【0058】
態様において、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、ＲＦパワー製品及び／又はその他における整合ネットワーク、プリマッチング、バイアスデカップリング、熱接地、及び／又はその他に使用することができる。第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、オープンキャビティパッケージ又はオーバーモールドパッケージ等のパッケージ内に、窒化ガリウム（ＧａＮ）トランジスタダイ等のトランジスタダイ、及び他のキャパシタ、ＩＰＤ等と共に配置され、互いにワイヤボンディングで接合され、パッケージリードに接続されてもよい。基板の上部及び底部に金属メタライゼーションを施し、基板を貫通するビアを設けることで、接合パッド、誘導性ストリップ、誘導性コイル、容量性スタブ等を形成することができる。更に、キャパシタ、レジスタ、インダクタ等の表面実装デバイス（ＳＭＤ）要素をＩＰＤ構成要素の上に、例えば、はんだ付け等で取り付けることができる。
【0059】
態様において、第２のＩＰＤ構成要素３００は、ＳｉＣ基板上にＩＰＤ全体を作製するのに比べて全体的なコストを低減し得る小型フォームファクタＳｉＣキャパシタＩＰＤとして実施することができる。加えて、第２のＩＰＤ構成要素３００は、ＳｉＣ基板上にＳＭＤキャパシタを実装するのと比較して、ＳｉＣキャパシタの高キャパシタ密度、高Ｑ、下側高さプロファイル、より優れた熱性能、及び／又は同様の利点を利用することができる。更に、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、ある態様において、ＳｉＣトレース（例えば、３～６ミクロンのＡｕを有するトレース）と比較してより厚い金属トレース（例えば、１７～３５ミクロンの銅を有するトレース）を有するＰＣＢ技術を利用することができ、これは、高電力処理に良好に働く。
【0060】
態様において、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、ＳｉＣ基板及びＰＣＢ基板の両方の高い体積抵抗率及び低いリークを有することができ、高Ｑ及び低損失ＩＰＤに寄与することができる。更に、ＳｉＣキャパシタＩＰＤとして実施された第２のＩＰＤ構成要素３００は、はるかに優れた熱性能、ＳＭＤ構成要素のハンドリング、及び／又は同様のものを有することができる。更に、第１のＩＰＤ構成要素２００は、ＳｉＣ ＩＰＤとして実施される第２のＩＰＤ構成要素３００をパッケージフランジなどの支持体１０２に直接取り付けるように構成され、熱伝達のための低熱抵抗経路を提供し得る。更に、第１のＩＰＤ構成要素２００は、ＳｉＣ ＩＰＤとして実施された第２のＩＰＤ構成要素３００をトランジスタダイ等の１又は２以上の半導体デバイス４００の近くに配置してトレース損失を最小化し、インダクタンスを最小化し、及び／又はこのようなことを可能できる、カットアウト、配線されたコーナー、孔、カットアウトポケット、及び／又は同様のものを含むことができる。更に、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、ワイヤボンディングループよりも優れたインダクタンス制御を（低い値に対して）提供し得るＰＣＢ－ＩＰＤ実施構成上の印刷されたロープロファイルトレースを含むことができる。
【0061】
１又は２以上の半導体デバイス４００は、ワイドバンドギャップ半導体デバイス、ウルトラワイドバンドデバイス、ＧａＮベースデバイス、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラ効果トランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）半導体、パワーモジュール、ゲートドライバ、汎用ブロードバンド構成要素、テレコム構成要素、Ｌバンド構成要素、Ｓバンド構成要素、Ｘバンド構成要素、Ｃバンド構成要素、Ｋｕバンド構成要素、衛星通信構成要素、ドハティ構成等の構成要素のうちの１又は２以上として実施することができる。
【0062】
パッケージ１００は、本開示の第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００と共に使用するのに適したオープンキャビティ構成を含むように実施することができる。特に、オープンキャビティ構成は、オープンキャビティパッケージ設計を利用することができる。幾つかの態様において、オープンキャビティ構成は、相互接続部、回路構成要素、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、１又は２以上の半導体デバイス４００、及び／又はこれらを保護するためのリッド又は他の筐体を含むことができる。パッケージ１００は、セラミックボディ４０２及び１又は２以上の金属コンタクト４０４を含むことができる。他の態様では、パッケージ１００は、１又は２以上の金属コンタクト４０４を複数含んでもよく、及び態様では、パッケージ１００は、１又は２以上の金属コンタクト４０４の複数の並列実施構成と、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、及び／又はこれ等の並列実施構成とを含むことができる。
【0063】
パッケージ１００の内部で、１又は２以上の半導体デバイス４００は、ダイアタッチ材料４２２を介して支持体１０２に取り付けることができる。１又は２以上の相互接続部１０４は、１又は２以上の半導体デバイス４００を、１又は２以上の金属コンタクト４０４のうちの第１のもの、１又は２以上の金属コンタクト４０４のうちの第２のもの、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００、及び／又は同様のものに結合することができる。更に、パッケージ１００の内部において、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００は、パッケージ１００、第１のＩＰＤ構成要素２００、及び／又は１又は２以上の半導体デバイス４００の間を接続し得る例示的な構成で示された１又は２以上の相互接続部１０４を有するダイアタッチ材料４２２を介して支持体１０２上に配置することができる。支持体１０２は、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００によって発生する熱を放散し、同時に、１又は２以上の半導体デバイス４００及び第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００を外部環境から隔離及び保護し得る。態様において、ダイアタッチ材料４２２は、接着ボンディング、はんだ付け、焼結、共晶ボンディング、熱圧縮接合、超音波接合／溶接、クリップ構成要素、及び／又は本明細書に記載されるようなものを利用することができる。
【0064】
１又は２以上の相互接続部１０４は、ボール接合、ウェッジ接合、コンプライアント接合、リボン接合、金属クリップ取り付け、及び／又は同様のものを利用することができる。一態様では、１又は２以上の相互接続部１０４は、同じタイプの接続を利用することができる。一態様では、１又は２以上の相互接続部１０４は、異なるタイプの接続を利用することができる。
【0065】
１又は２以上の相互接続部１０４は、アルミニウム、銅、銀、金、及び／又は同様のものの１又は２以上を含む様々な金属材料を含むことができる。一態様では、１又は２以上の相互接続部１０４は、同じ種類の金属を利用することができる。一態様では、１又は２以上の相互接続部１０４は異なる種類の金属を利用することができる。１又は２以上の相互接続部１０４は、本明細書で説明するように、接着剤、はんだ付け、焼結、共晶ボンディング、熱圧縮接合、超音波接合／溶接、クリップ構成要素、及び／又は同様のものによって複数の相互接続パッド２０６に接続することができる。
【0066】
支持体１０２は、金属サブマウントとして実施されてもよく、支持体、表面、パッケージ支持体、パッケージ表面、パッケージ支持体表面、フランジ、金属フランジ、ヒートシンク、共通ソース支持体、共通ソース表面、共通ソースパッケージ支持体、共通ソースパッケージ表面、共通ソースパッケージ支持体表面、共通ソースフランジ、共通ソースヒートシンク、リードフレーム、金属リードフレーム、及び／又は同様のものとして実施されてもよい。支持体１０２は、絶縁材料、誘電材料、及び／又は同様のものを含むことができる。
【0067】
図３を参照すると、一態様において、第１のＩＰＤ構成要素２００は、出力ＰＣＢ ＩＰＤ実施構成２９２を含んでもよく、第１のＩＰＤ構成要素２００は、入力ＰＣＢ ＩＰＤ実施構成２９４を含んでもよく、第２のＩＰＤ構成要素３００は、出力ＩＰＤ実施構成３９２を含んでもよく、第２のＩＰＤ構成要素３００は、入力ＩＰＤ実施構成３９４を含んでもよく、第３のＩＰＤ構成要素８００は、ベースバンドＰＣＢ ＩＰＤ実施を含むことができる。一態様において、出力ＩＰＤ実施構成３９２は、ＳｉＣ ＩＰＤとして実施することができる。一態様では、入力ＩＰＤ実施構成３９４はＳｉＣ ＩＰＤとして実施することができる。しかしながら、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００は、他の機能のために実施されてもよい。
【0068】
一態様において、第２のＩＰＤ構成要素３００は、支持体１０２に取り付けられるように構成することができる。一態様では、第２のＩＰＤ構成要素３００は、支持体１０２に直接取り付けるように構成されてもよい。この点において、第２のＩＰＤ構成要素３００を支持体１０２に取り付けることは、ＰＣＢ－ＩＰＤ上に取り付けられたキャパシタのＳＭＤ実施構成を有することよりも熱的利点を提供し得る。
【0069】
更に、第１のＩＰＤ構成要素２００は、支持体１０２に取り付けられるように構成することができる。一態様では、第１のＩＰＤ構成要素２００は、支持体１０２に直接取り付けられるように構成することができる。
【0070】
図３に示されるように、第２のＩＰＤ構成要素３００は、支持体１０２上の第１のＩＰＤ構成要素２００の何れかの側に配置されてもよい。特に、第２のＩＰＤ構成要素３００の入力ＩＰＤ実施構成３９４は、第１のＩＰＤ構成要素２００の入力ＰＣＢ ＩＰＤ実施構成２９４の何れかの側に配置することができる。更に、第２のＩＰＤ構成要素３００の出力ＩＰＤ実施形態３９２は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施形態２９２の何れかの側に配置することができる。
【0071】
一態様において、第３のＩＰＤ構成要素８００は、支持体１０２に取り付けられるように構成することができる。一態様では、第３のＩＰＤ構成要素８００は、支持体１０２に直接取り付けられるように構成することができる。図３に示されるように、第３のＩＰＤ構成要素８００は、第２のＩＰＤ構成要素３００の入力ＩＰＤ実施構成３９４及び第２のＩＰＤ構成要素３００の出力ＩＰＤ実施構成３９２の間に配置されてもよい。
【0072】
図４を参照すると、第２のＩＰＤ構成要素３００は、図１４Ａ及び図１４Ｂに図示されて、これに関連して説明されるように、第１のＩＰＤ構成要素２００上に配置することができる。一態様では、第２のＩＰＤ構成要素３００は、第１のＩＰＤ構成要素２００上に直接配置されてもよい。特に、第２のＩＰＤ構成要素３００は、第１のＩＰＤ構成要素２００の上側表面及びその両側に配置することができる。より具体的には、第２のＩＰＤ構成要素３００の入力ＩＰＤ実施構成３９４は、第１のＩＰＤ構成要素２００の入力ＰＣＢ ＩＰＤ実施構成２９４の上面及び何れの側に配置されてもよい。
【0073】
更に、第２のＩＰＤ構成要素３００の出力ＩＰＤ実施構成３９２は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２の上側表面上及び何れかの側に配置することができる。更に、第１のＩＰＤ構成要素２００は、図１４Ａ及び図１４Ｂに図示され、これに関連して説明されるように、第１のＩＰＤ構成要素２００を支持体１０２及び／又はグランドに接続するためのビア等の電気接続部を含むことができる。
【0074】
図５は、本開示によるパッケージの斜視図を示す。
【0075】
【0076】
特に、図５及び図６は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。特に、図５及び図６は、パッケージ１００が、ＲＦパッケージ、ＲＦ増幅器パッケージ、ＲＦ電力増幅器パッケージ、ＲＦ電力トランジスタパッケージ、ＲＦ電力増幅器トランジスタパッケージ、及び／又は本明細書に記載されるようなものとして実施されてもよいことを示す。パッケージ１００は、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、及び／又は同様のものを含むことができる。本明細書で更に説明するように、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び第３のＩＰＤ構成要素８００は、効率、性能、及び信頼性を高める熱伝導性、熱管理、及び／又は同様のもので実施することができる。
【0077】
更に、パッケージ１００の内部では、第１のＩＰＤ構成要素２００は、例示的な構成で示される１又は２以上の相互接続部１０４を有する本明細書で説明されるように、支持体１０２上に配置することができる。更に、パッケージ１００の内部では、第２のＩＰＤ構成要素３００及び第３のＩＰＤ構成要素８００は、１又は２以上の相互接続部１０４が例示的な構成で示された状態で、本明細書で説明されるように、支持体１０２及び／又は第１のＩＰＤ構成要素２００上に配置されてもよい。パッケージ１００は、オーバーモールド５３０、１又は２以上の入出力ピン５３２、及び支持体１０２を含むことができる。オーバーモールド５３０は、ダイアタッチ材料５３８を用いて支持体１０２上に実装された１又は２以上の半導体デバイス４００を実質的に取り囲むことができる。オーバーモールド５３０は、プラスチック又は可塑性ポリマー化合物で形成することができ、支持体１０２、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、及び／又は同様のものの周囲に射出成形することができ、それによって外部環境からの保護を提供する。１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、１又は２以上の相互接続部１０４を介して１又は２以上の入出力ピン５３２に結合することができる。
【0078】
１又は２以上の相互接続部１０４は、複数の相互接続パッド２０６に接続することができる。１又は２以上の相互接続部１０４は、１又は２以上のワイヤ、ワイヤ接合、リード、ビア、エッジめっき、回路トレース、トラック、クリップ、及び／又は同様のものとして実施することができる。一態様では、１又は２以上の相互接続部１０４は、同じタイプの接続を利用することができる。一態様では、１又は２以上の相互接続部１０４は、異なるタイプの接続を利用することができる。
【0079】
一態様において、オーバーモールド構成は、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、及び／又は同様のものを実質的に取り囲むことができる。オーバーモールド構成は、プラスチック、モールド化合物、可塑性プラスチック化合物、ポリマー、ポリマー化合物、可塑性ポリマー化合物、及び／又は同様のもの等から形成することができる。オーバーモールド構成は、１又は２以上の半導体デバイス４００、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００等の周囲に射出成形、トランスファー成形、及び／又は圧縮成形することができ、それにより、第１のＩＰＤ構成要素２００、１又は２以上の半導体デバイス４００、第２のＩＰＤ構成要素３００、第３のＩＰＤ構成要素８００、及びパッケージ１００の他の構成要素を外部環境から保護する。
【0080】
図７は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0081】
特に、図７は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。図７を参照すると、第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００は、支持体１０２上に配置することができる。更に、第１のＩＰＤ構成要素２００は、１又は２以上の開口、孔、カットアウト、及び／又は、以下、カットアウト２９８と呼ぶ、このようなものを含むことができる。態様において、第２のＩＰＤ構成要素３００は、図１６に図示され及びこれに関連して説明されるように、第１のＩＰＤ構成要素２００のカットアウト２９８、及び／又は同様のものに配置することができる。
【0082】
図８は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0083】
特に、図８は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。図８に示すように、第２のＩＰＤ構成要素３００は、支持体１０２に取り付けられてもよい。一態様では、第２のＩＰＤ構成要素３００は、支持体１０２に直接取り付けられてもよい。更に、１又は２以上の相互接続部１０４の１又は２以上の実施構成は、１又は２以上の半導体デバイス４００から１又は２以上の金属コンタクト４０４に直接接合されてもよい。一態様では、１又は複数の相互接続部１０４の１又は複数の実施構成は、１又は複数の半導体デバイス４００のドレインから１又は２以上の金属コンタクト４０４に直接接合されてもよい。
【0084】
図８を更に参照すると、第１のＩＰＤ構成要素２００は、複数の相互接続パッド２０６のうちの１つの連続バーの実施構成で実施されてもよい。更に、１又は２以上の相互接続部１０４は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上及び第２のＩＰＤ構成要素３００の出力ＩＰＤ実施構成３９２実装に接続されてもよい。この点に関して、図８に図示された実施形態は、１又は２以上の相互接続部１０４がより短くなり得るような有益な構成を実施し、それは、より少ないインダクタンスをもたらし得、及びシャントチューニングワイヤ又は直列ドレインワイヤの実施のための１又は２以上の相互接続部１０４のより短い実施構成をもたらす。
【0085】
図９は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0086】
特に、図９は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。図９に示されるように、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上の複数の相互接続パッド２０６の出力バー実施構成は、２つのセグメントに分割されている。第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上の出力バーは、任意の数のセグメントに分割できることが更に企図される。
【0087】
図１０は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0088】
特に、図１０は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。特に、図１０は、少なくとも１つのデバイス２０２が第１のＩＰＤ構成要素２００上に配置することができることを示す。一態様では、少なくとも１つのデバイス２０２は、第１のＩＰＤ構成要素２００上に直接配置されてもよい。一態様では、少なくとも１つのデバイス２０２は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上に配置されてもよい。
【0089】
一態様では、少なくとも１つのデバイス２０２は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上に実装できるベースバンドデカップリングＳＭＤキャパシタとして実施することができる。一態様では、少なくとも１つのデバイス２０２は、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２に直接実装することができるベースバンドデカップリングＳＭＤキャパシタとして実施することができる。
【0090】
図１０は更に、第２のＩＰＤ構成要素３００が、１又は２以上の相互接続部１０４によって第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２に接続することができることを示す。一態様において、第２のＩＰＤ構成要素３００は、ワイヤボンドとして実施される１又は２以上の相互接続部１０４のうちの１又は２以上によって第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２に接続し、支持体１０２上の着地点にＲＦコールドスポットを形成し得る。この点に関して、図１０の態様は、有利には、少なくとも１つのデバイス２０２のベースバンドキャップ（ＳＭＤ）実施構成から第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２までの低インダクタンスにより、広いビデオ帯域幅を有することができる。
【0091】
他の態様では、ＳＭＤを有するＰＣＢの別個の実施構成が実施されてもよく、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２とは別個であってもよい。例えば、少なくとも１つのデバイス２０２を実施する第３のＩＰＤ構成要素８００の実施構成である。
【0092】
少なくとも１つのデバイス２０２は、表面実装デバイス（ＳＭＤ）構成要素、表面実装デバイス（ＳＭＤ）キャパシタ、セラミックキャパシタ、表面実装デバイス（ＳＭＤ）発振器、表面実装デバイス（ＳＭＤ）セラミックキャパシタ、インダクタ、表面実装デバイス（ＳＭＤ）インダクタ、レジスタ、表面実装デバイス（ＳＭＤ）レジスタ、電力ディバイダ、表面実装デバイス（ＳＭＤ）電力ディバイダ、電力スプリッタ、表面実装デバイス（ＳＭＤ）電力スプリッタ、増幅器、平衡増幅器、表面実装デバイス（ＳＭＤ）増幅器、表面実装デバイス（ＳＭＤ）平衡増幅器、コンバイナ、表面実装デバイス（ＳＭＤ）コンバイナ、及び／又は同様のもののうちの１又は２以上とすることができる。少なくとも１つのデバイス２０２は、無線周波数デバイス、無線周波数回路デバイス、無線周波数構成要素デバイス又は同様のものとして実施することができる。少なくとも１つのデバイス２０２は、無線周波数デバイス、無線周波数回路デバイス、無線周波数構成要素デバイス又は同様のものとして実施されてもよく、表面実装デバイス（ＳＭＤ）無線周波数構成要素、表面実装デバイス（ＳＭＤ）無線周波数キャパシタ、無線周波数セラミックキャパシタ、表面実装デバイス（ＳＭＤ）発振器、表面実装デバイス（ＳＭＤ）無線周波数セラミックキャパシタ、無線周波数インダクタ、表面実装デバイス（ＳＭＤ）無線周波数インダクタ、無線周波数レジスタ、表面実装デバイス（ＳＭＤ）無線周波数レジスタ、無線周波数電力ディバイダ、表面実装デバイス（ＳＭＤ）無線周波数電力ディバイダ、無線周波数電力スプリッタ、表面実装デバイス（ＳＭＤ）無線周波数電力スプリッタ、無線周波数増幅器、平衡無線周波数増幅器、表面実装デバイス（ＳＭＤ）無線周波数増幅器、表面実装デバイス（ＳＭＤ）無線周波数平衡増幅器、無線周波数コンバイナ、表面実装デバイス（ＳＭＤ）無線周波数コンバイナ、表面実装デバイス（ＳＭＤ）レジスタ、同調、安定性、ベースバンドインピーダンスを提供する表面実装デバイス（ＳＭＤ）レジスタ、及び／又は同様のもののうちの１又は２以上とすることができる。
【0093】
パッケージ１００はＲＦパッケージとして実施されてもよく、少なくとも１つのデバイス２０２は、送信機、送信機機能、受信機、受信機機能、トランシーバ、トランシーバ機能、整合ネットワーク機能、高調波終端回路、集積型パッシブデバイス（ＩＰＤ）等を含む、接続する、サポートする、又はこのような無線周波数デバイスとして実施されてもよい。無線周波数デバイスとして実施される少なくとも１つのデバイス２０２は、許容送信機出力、高調波、及び／又はバンド端要件で、データを伝送するために、電波を送信し、及びその電波を変調するように構成され、又はこれをサポートし、又はそのように構成することができる。無線周波数デバイスとして実施される少なくとも１つのデバイス２０２は、電波を受信し、その電波を復調するように構成されてもよく、又はこれをサポートしてもよく、又は同様のことを行うことができる。無線周波数デバイスとして実施される少なくとも１つのデバイス２０２は、電波を送信し、許容送信機出力、高調波、及び／又はバンド端要件でデータを搬送するようにその電波を変調するように構成され、又はサポートし、又は同様のことを行うことができ、また、電波を復調するように構成され、又はサポートし、又は同様のことを行うことができる。
【0094】
図１１は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0095】
特に、図１１は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。図１１を参照すると、この実施構成は図１０と同様であり得る。更に、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２の導電性バーは、連続的でなくてもよい。特に、図１１に示されるように、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上の複数の相互接続パッド２０６の出力バー実施構成は、２つのセグメントに分割されている。第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２上の複数の相互接続パッド２０６の出力バーの実装は、任意の数のセグメントに分割することができることが更に企図される。この点に関して、図１１に示されるようなパッケージ１００の実施構成は、安定性及び奇数モード発振の問題に対処し、低減し、及び／又は同様のことを行うことができる。
【0096】
図１２は、本開示の別の特定の態様によるパッケージの部分上面図を示す。
【0097】
特に、図１２は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができるパッケージ１００の別の例示的な実施構成を示す。図１２に示されるように、第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２は、２つのセグメントに分割されている。第１のＩＰＤ構成要素２００の出力ＰＣＢ ＩＰＤ実施構成２９２は、任意の数のセグメントに分割することができることが更に企図される。同様に、第１のＩＰＤ構成要素２００の入力ＰＣＢ ＩＰＤ実施構成２９４は、任意の数のセグメントに分割することができることが更に企図される。
【0098】
図１３は、本開示によるＩＰＤ構成要素の上面図を示す。
【0099】
【0100】
【0101】
特に、図１３、図１４Ａ、図１４Ｂ、及び図１５は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができる第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００の例示的な実施構成を示す。図１３、図１４Ａ、及び図１４Ｂに示されるように、第１のＩＰＤ構成要素２００は、その上に配置された第２のＩＰＤ構成要素３００の１又は２以上の実施構成と共に実施することができる。一態様では、第２のＩＰＤ構成要素３００は、第１のＩＰＤ構成要素２００上に直接配置されてもよい。図１５を参照すると、第１のＩＰＤ構成要素２００は、その上に配置された第２のＩＰＤ構成要素３００なしで示されている。
【0102】
図１３、図１４Ａ、図１４Ｂ、及び図１５は、第１のＩＰＤ構成要素２００が複数の相互接続パッド２０６を含んでもよく、１又は２以上が相互接続ボンドパッドとして構成されてもよいことを更に示している。図１４Ａを参照すると、第１のＩＰＤ構成要素２００は基板２０４を含むことができる。幾つかの態様では、第１のＩＰＤ構成要素２００は、図示されるような第２のＩＰＤ構成要素３００を含むことができる。図１４Ｂを参照すると、第１のＩＰＤ構成要素２００は、第１のＩＰＤ構成要素２００の上側に配置された第２のＩＰＤ構成要素３００を含むことができる。特に、第１のＩＰＤ構成要素２００は、接続部分２７０によって第２のＩＰＤ構成要素３００に接続されてもよい。接続部２７０は、第２のＩＰＤ構成要素３００を第１のＩＰＤ構成要素２００に電気的に接続することができる。特定の態様において、接続部２７０は、第２のＩＰＤ構成要素３００のメタライゼーション層３４０を第１のＩＰＤ構成要素２００の複数の相互接続パッド２０６に電気接続部２７０によって接続してもよい。態様において、接続部２７０はダイアタッチ材料であってもよい。接続部分２７０は、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波接合、又は本明細書に記載されたようなものであってよい。一態様では、接続部２７０ははんだを備える。一態様では、接続部分２７０はエポキシ層を備える。一態様では、接続部２７０は金焼結体を含む。態様において、接続部分１７０又はダイアタッチ材料の厚さ（ＢＬＴ－接合線厚さ）は、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は支持体１０２との間のＣＴＥ（熱膨張係数）の不一致を吸収するために、最小の高さを超えるように構成、配置、構造化、及び／又はこのようなことができる。
【0103】
基板２０４は、プリント回路基板（ＰＣＢ）構成要素、セラミック構成要素、ガラス構成要素、低温同時焼成セラミック（ＬＴＣＣ）構成要素、高温同時焼成セラミック（ＨＴＣＣ）構成要素、厚膜基板構成要素、及び／又は同様のものとすることができる。１又は２以上の態様において、基板２０４は、テフロン（登録商標）及び／又は炭化水素材料を含むことができる。１又は２以上の態様において、基板２０４は、セラミックフィラーと混合されたテフロン及び／又は炭化水素材料を含むことができる。１又は２以上の態様において、基板２０４は、無線周波数（ＲＦ）材料として実施されたセラミックフィラーと混合されたテフロン及び／又は炭化水素材料を含むことができる。
【0104】
図１４Ａを更に参照すると、基板２０４は上側表面２２２を含むことができる。上側表面２２２は、ｘ軸に略平行な平面又は支持体１０２の上側表面に略平行な平面に位置してよい。これに関して、一般に、０°～１５°、０°～２°、２°～４°、４°～６°、６°～８°、８°～１０°、１０°～１２°又は１２°～１５°の範囲内にあると定義することができる。上側表面２２２は、複数の相互接続パッド２０６を支持することができる。複数の相互接続パッド２０６は複数のボンドパッド領域を含むことができる。複数の相互接続パッド２０６は、基板２０４の上側表面２２２上の金属表面によって形成されてよく、及び銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。
【0105】
更に、第１のＩＰＤ構成要素２００は、ビア２２８を含むことができる。ビア２２８は、複数の相互接続パッド２０６からメタライゼーション層２４０まで延びることがある。従って、第２のＩＰＤ構成要素３００の端子は、第１の接続部を介して第１の端子ボンドパッドに接続し、少なくともビア２２８を介してメタライゼーション層２４０に接続し、支持体１０２との電気接続及び／又は電気コンタクトを行うことができる。ビア２２８はまた、メタライゼーション層２４０を通って支持体１０２まで延び、支持体１０２との電気接続及び／又は電気コンタクトを行うことができる。他の態様では、ビア２２８は部分的なビアとしてのみ実施されてもよい。ビア２２８は、基板２０４を貫通する電気トンネルとして機能し得る金属めっき孔又は金属充填孔であってもよい。ビア２２８は、銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。ビア２２８は、ｘ軸に概ね垂直な平面、ｘ軸に略平行な平面、及び／又は上側表面２２２に概ね垂直な平面に位置し得る軸を有することができる。
【0106】
第１のＩＰＤ構成要素２００は、上側表面２２２とは反対側の基板２０４の下側面に位置するメタライゼーション層２４０を含むことができる。メタライゼーション層２４０は、ｘ軸に略平行な平面又は上側表面２２２に略平行な平面に位置することができる。一態様では、メタライゼーション層２４０は、上側表面２２２とは反対側の基板２０４の下側表面上のフルフェイス金属層として実施することができる。更に又は代替的に、第１のＩＰＤ構成要素２００は、１つの金属層を有する片面であってもよく；第１のＩＰＤ構成要素２００は、基板２０４の１つの基板層の両側に２つの金属層を有する両面であってもよく；及び／又は第１のＩＰＤ構成要素２００は、基板の層と交互に、アルミニウム、銅、銀、金、及び／又は同様のものの外層及び内層を有する多層であってもよい。第１のＩＰＤ構成要素２００は、別個の導電ライン、トラック、回路トレース、接続用パッド、アルミニウム、銅、銀、金、及び／又は同様のものの層間の接続を通すビア、及びＥＭシールド又は他の目的のための固体導電性領域等の特徴を含むことができる。更に、第１のＩＰＤ構成要素２００は、回路構造２６０を含むことができる。
【0107】
幾つかの態様において、第１のＩＰＤ構成要素２００は、図１０に例示されるような少なくとも１つのデバイス２０２を含むことができる。従って、本開示は、少なくとも１つのデバイス２０２を支持するために第１のＩＰＤ構成要素２００の基板２０４を利用する。
【0108】
基板２０４は、支持体１０２の上側に実装することができる。基板２０４は、本明細書に記載されるように、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波接合、及び／又は同様のものによって、支持体１０２の上側表面に実装することができる。一態様では、基板２０４を支持体１０２の上面に直接取り付けることができる。一態様では、基板２０４は、構造、構成要素、及び／又は同様のものを介在させて支持体１０２の上側表面に実装することができる。支持体１０２の上側表面はｘ軸に平行であってもよく、及び基板２０４はｙ軸に沿って支持体１０２の上方に垂直に配置されてもよい。より具体的には、基板２０４は、支持体１０２から少なくとも１つのデバイス２０２を少なくとも部分的に絶縁することができる。
【0109】
複数の相互接続パッド２０６のうちの１又は２以上は、１又は２以上の相互接続部１０４に接合するための表面であってもよい。従って、複数の相互接続パッド２０６の表面が清浄に保たれるようにすることが有益であり得る。特に、少なくとも１つのデバイス２０２を複数の相互接続パッド２０６に取り付けると、はんだが複数の相互接続パッド２０６の他の表面に移動する可能性がある。従って、複数の相互接続パッド２０６は、１又は２以上の相互接続部１０４の複数の相互接続パッド２０６への様々な接合エリアと、少なくとも１つのデバイス２０２の複数の相互接続パッド２０６への接合エリアとの間に配置されたはんだ障壁を含むことができる。
【0110】
上側表面２２２は、複数の相互接続パッド２０６を第１の端子ボンドパッドとして更に実施してもよい。第１端子ボンドパッドは、ｘ軸に略平行な平面又は上側表面２２２に略平行な平面に配置されてもよい。第１の端子ボンドパッドは、少なくとも１つのデバイス２０２の第１の端子に接合することができる。これに関して、第１の端子ボンドパッドと第１の端子との間に第１の接合エリアが形成されてもよい。第１の接続は、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び／又は本明細書に記載されたようなものを含んでよい。第１の端子ボンドパッドは、基板２０４の上側表面２２２上の金属表面によって形成されてもよく、及び銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。
【0111】
幾つかの態様において、少なくとも１つのデバイス２０２は、底面に配置された端子を含むことができる。従って、少なくとも１つのデバイス２０２のようなデバイスをパッケージ１００の支持体１０２に直接実装すると、ショートが生じることになる。例えば、表面実装デバイス（ＳＭＤ）構成要素、例えば表面実装デバイス（ＳＭＤ）セラミックキャパシタとして実施された少なくとも１つのデバイス２０２は、表面実装デバイス（ＳＭＤ）構成要素の底面に配置された１又は２以上の端子を含む場合がある。従って、表面実装デバイス（ＳＭＤ）構成要素として構成された少なくとも１つのデバイス２０２をパッケージ１００の支持体１０２に実装すると、ショートが生じることになる。
【0112】
図１６は、本開示によるＩＰＤ構成要素の上面図を示す。
【0113】
【0114】
特に、図１６、図１７Ａ、及び図１７Ｂは、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができる第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００の例示的な実施構成を示す。図示されるように、第１のＩＰＤ構成要素２００は、ルーティングされたコーナー、孔、カットアウトポケット、及び／又は同様のものとして実施することができるカットアウト２９８を含むことができる。図１７Ｂを参照すると、第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００は、支持体１０２の上側に配置されてもよい。特に、第１のＩＰＤ構成要素２００及び／又は第２のＩＰＤ構成要素３００は、接続部分１７０によって支持体１０２に接続されてもよい。接続部１７０は、第２のＩＰＤ構成要素３００及び／又は第１のＩＰＤ構成要素２００を支持体１０２に電気的に接続してもよい。特定の態様において、接続部１７０は、第２のＩＰＤ構成要素３００のメタライゼーション層３４０を支持体１０２に電気的に接続してもよい。特定の態様において、接続部１７０は、第１のＩＰＤ構成要素２００のメタライゼーション層２４０を支持体１０２に電気的に接続してもよい。態様において、接続部１７０はダイアタッチ材料であってもよい。接続部分１７０は、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波接合、又は本明細書に記載されたようなものであってよい。一態様では、接続部２７０ははんだを備える。一態様では、接続部２７０はエポキシ層を備える。一態様では、接続部２７０は金焼結体を含む。態様において、接続部分２７０又はダイアタッチ材料の厚さ（ＢＬＴ－接合線厚さ）は、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は支持体１０２との間のＣＴＥ（熱膨張係数）の不一致を吸収するために、最小の高さを超えるように構成、配置、構造化、及び／又は同様のものであってもよい。
【0115】
特に、カットアウト２９８は、第１のＩＰＤ構成要素２００及び／又は基板２０４のカットアウト、第１のＩＰＤ構成要素２００及び／又は基板２０４のカットアウト領域及び／又は部分、第１のＩＰＤ構成要素２００及び／又は基板２０４が修正された領域、切断された領域、鋸で挽かれた領域、配線された領域、孔を開けられた領域等として形成することができる。従って、第１のＩＰＤ構成要素２００は、パッケージ１００内のスペースの効率的な使用を増加させるように構成されると共に、性能、信頼性、及び／又は同様のものを改善するように構成することができる形状を構造的に形成するために、カットアウト２９８を実施することができる。特に、第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００は、空間を効率的に使用するためにジグソーパズルのように嵌め合うことができる。
【0116】
第１のＩＰＤ構成要素２００のカットアウト２９８内に配置されるのは、第２のＩＰＤ構成要素３００の１又は２以上の実施構成であってもよい。一態様では、第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００は、支持体１０２に直接実装することができる。更に、１又は２以上の相互接続部１０４は、図１７に示されるように、第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００の間を接続してもよい。
【0117】
図１８は、本開示によるＩＰＤ構成要素の側面図を示す。
【0118】
【0119】
【0120】
特に、図１８、図１９、及び図２０は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができる第１のＩＰＤ構成要素２００及び第２のＩＰＤ構成要素３００の例示的な実施構成を示す。図示されるように、第２のＩＰＤ構成要素３００は、支持体１０２に取り付けることができる。一態様では、第２のＩＰＤ構成要素３００は支持体１０２に直接取り付けられてもよい。一態様において、第１のＩＰＤ構成要素２００は、第２のＩＰＤ構成要素３００上に配置されてもよい。一態様では、第１のＩＰＤ構成要素２００は第２のＩＰＤ構成要素３００上に直接配置されてもよい。更に、第１のＩＰＤ構成要素２００は、第２のＩＰＤ構成要素３００に電気的に取り付けられてもよい。
【0121】
第１のＩＰＤ構成要素２００は、メタライゼーション層２４０によって実施することができる底部表面のパッドを有してもよく、及び第２のＩＰＤ構成要素３００は、複数の相互接続パッド３０６によって実施することができる上側表面のパッドを有してもよい。第１のＩＰＤ構成要素２００のパッド及び第２のＩＰＤ構成要素３００のパッドは、整合パッドであってもよい。従って、第１のＩＰＤ構成要素２００は、一致するパッドによって第２のＩＰＤ構成要素３００に取り付けることができる。この取り付けには、本明細書で説明するように、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び／又は同様のものを含むことができる。態様において、第１のＩＰＤ構成要素２００は、第１のＩＰＤ構成要素２００内の１又は複数の層を介して配線及び相互接続することを含むことができる。
【0122】
図２１は、本開示によるＩＰＤ構成要素の側面図を示す。
【0123】
特に、図２１は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができる第２のＩＰＤ構成要素３００の例示的な実施構成を示す。第２のＩＰＤ構成要素３００は、基板３０４、誘電体層３６２、上部金属３６４、底部金属３６６、メタライゼーション層３４０、及び／又は同様のものを含むことができる。特に、第２のＩＰＤ構成要素３００は、誘電体層３６２を有する上部金属３６４及び底部金属３６６を間に有するキャパシタを形成することができる。
【0124】
上部金属３６４は、図示されるように、ｘ軸に平行に配置されてもよく、上部金属３６４は、連続し、底部金属３６６に平行に配置されてもよい。更に、上部金属３６４は、図示されるように、ｙ軸に沿って底部金属３６６の垂直上方に配置されてもよい。
【0125】
基板３０４は、炭化ケイ素（ＳｉＣ）を含むことができる。基板３０４は炭化ケイ素（ＳｉＣ）で作られてもよい。態様によっては、基板３０４は、半絶縁性ＳｉＣ基板、ｐ型基板、ｎ型基板、及び／又は同様のものであってもよい。一態様において、基板３０４は極めて軽くドープされていてもよい。一態様において、基板３０４は、６Ｈ、４Ｈ、１５Ｒ、３Ｃ ＳｉＣ、又はこのようなものからなる群から選択されるＳｉＣで形成されてもよい。一態様では、基板３０４は、半絶縁性であって、バナジウム又は任意の他の適切なドーパントでドープされていてもよく、又は半絶縁性を提供する欠陥を有する高純度のアンドープであってもよいＳｉＣで形成されてもよい。他の態様では、基板３０４は、シリコン、アルミナ、窒化アルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）、酸化チタン（ＴｉＯ）、金属酸化物基板、高誘電金属酸化物基板、高誘電基板、熱伝導性高誘電材料／基板、及び／又は他の同様の熱伝導性能誘電材料を含むことができる。基板３０４は、上側表面３２２を含むことができる。上側表面３２２は、底部金属３６６を支持することができる。
【0126】
底部金属３６６は、基板３０４の上側表面３２２上に配置されてもよい。特に、基板３０４の上側表面３２２と底部金属３６６との間に１又は２以上の介在層又は構造（図示せず）があってもよい。
【0127】
底部金属３６６は、基板３０４の上側表面３２２上の金属表面として形成されてもよく、銅、金、ニッケル、パラジウム、銀、スズ、金スズ合金及び同様のもの等の金属材料、並びにこれらの組み合わせを含むことができる。一態様では、底部金属３６６は、０．１ミクロン～０．６ミクロン、０．１ミクロン～０．２ミクロン、０．２ミクロン～０．３ミクロン、０．３ミクロン～０．４ミクロン、０．４ミクロン～０．５ミクロン、又は０．５ミクロン～０．６ミクロンのｙ軸に沿った厚さを有することができる。
【0128】
誘電体層３６２は、底部金属３６６及び／又は基板３０４上に配置することができる。特に、誘電体層３６２と底部金属３６６との間に１又は２以上の介在層又は構造（図示せず）があってもよい。他の態様では、誘電体層３６２は底部金属３６６上に直接配置してもよい。一態様では、誘電体層３６２は連続的であってもよい。誘電体層３６２は、他の介在層と共に、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮ等又はこれらの組み合わせを含むことができる。誘電体層３６２は、所望のキャパシタンス密度、キャパシタンス、スタンドオフ電圧、及び／又は同様のものを提供するために、ｙ軸に沿って任意の厚さを有することができる。幾つかの態様において、誘電体層３６２は、１００Å～１１０００Å、１００Å～１０００Å、１０００Å～２０００Å、２０００Å～３０００Å、３０００Å～４０００Å、４０００Å～５０００Å、５０００Å～６０００Å、６０００Å～７０００Å、７０００Å～８０００Å、８０００Å～９０００Å、９０００Å～１００００Å、又は１００００Å～１１０００Åのｙ軸に沿った厚さを有することができる。幾つかの態様において、誘電体層３６２は、１００００Åより大きいｙ軸に沿った厚さを有することができる。
【0129】
上部金属３６４は誘電体層３６２上に配置されてもよい。特に、上部金属３６４と誘電体層３６２との間に１又は２以上の介在層又は構造（図示せず）があってもよい。他の態様では、誘電体層３６２上に上部金属３６４を直接配置してもよい。上部金属３６４は誘電体層３６２の上側表面に金属表面として形成されてもよく、銅、金、ニッケル、パラジウム、銀、錫、金スズ合金等の金属材料、及びこれらの組み合わせを含むことができる。幾つかの態様において、上部金属３６４は積層を含むことができる。一態様において、上部金属３６４は、０．１ミクロン～７ミクロン、０．１ミクロン～０．２ミクロン、０．２ミクロン～０．３ミクロン、０．３ミクロン～０．４ミクロン、０．４ミクロン～０．５ミクロン、０．５ミクロン～０．６ミクロン、０．６ミクロン～０．７ミクロン、０．７ミクロン～１ミクロン、１ミクロン～２ミクロン、２ミクロン～３ミクロン、３ミクロン～４ミクロン、４ミクロン～５ミクロン、５ミクロン～６ミクロン、又は６ミクロン～７ミクロンのＹ軸に沿った厚さを有することができる。
【0130】
基板３０４は、下側表面３２４を含むことができる。第２のＩＰＤ構成要素３００は、上側表面３２２とは反対側の基板３０４の下側表面３２４上に位置するメタライゼーション層３４０を含むことができる。メタライゼーション層３４０は、ｘ軸に略平行な平面又は上側表面３２２に略平行な平面に位置することができる。メタライゼーション層３４０は、銅、金、ニッケル、パラジウム、銀、スズ、金スズ合金等の金属材料、及びこれらの組み合わせを含むことができる。一態様において、メタライゼーション層３４０は、１ミクロン～９ミクロン、１ミクロン～２ミクロン、２ミクロン～３ミクロン、３ミクロン～４ミクロン、４ミクロン～５ミクロン、５ミクロン～６ミクロン、６ミクロン～７ミクロン、７ミクロン～８ミクロン、又は８ミクロン～９ミクロンのｙ軸に沿った厚さを有することができる。
【0131】
更に、第２のＩＰＤ構成要素３００は、ビア３２８のような電気接続部を含むことができる。しかしながら、任意のタイプの電気接続部が企図される。特定の態様において、第２のＩＰＤ構成要素３００の基板３０４は、基板３０４を通ってＹ軸に沿って延びるビア３２８を含むことができる。ビア３２８の１又は２以上は、メタライゼーション層３４０に電気的に接続されてもよい。更に、ビア３２８の１又は２以上は、底部金属３６６に電気的に接続されてもよい。
【0132】
ビア３２８は、基板３０４を貫通する電気トンネルとして機能し得る金属めっき孔又は金属充填孔であってもよい。ビア３２８は、銅、金、ニッケル、パラジウム、銀、スズ、金スズ合金等の金属材料及びこれらの組み合わせを含むことができる。ビア３２８は、ｘ軸に概ね垂直な平面、ｘ軸に略平行な平面、及び／又は上側表面３２２に概ね垂直な平面に位置し得る軸を有することができる。
【0133】
メタライゼーション層３４０は、第２のＩＰＤ構成要素３００のための第１の接続部、ノード、及び／又はポートを形成することができ、及び上部金属３６４及び／又は複数の相互接続パッド３０６は、第２のＩＰＤ構成要素３００のための第２の接続部、ノード、及び／又はポートを形成することができる。
【0134】
上部金属３６４の上側表面３２２は、複数の相互接続パッド３０６を支持することができる。複数の相互接続パッド３０６は、複数のボンドパッド領域を含むことができる。複数の相互接続パッド３０６は、誘電体層３６２及び／又は上部金属３６４上の金属表面によって形成されてよく、銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。
【0135】
従って、第２のＩＰＤ構成要素３００はキャパシタを形成することができる。そして、キャパシタの静電容量は、底部金属３６６、上部金属３６４、及び誘電体層３６２の厚さ及び誘電率の面積によって規定され、メタライゼーション層３４０による電気接続のために、基板３０４の裏面に独立した絶縁領域を有することができる。
【0136】
図２２は、本開示によるＩＰＤ構成要素の側面図を示す。
【0137】
特に、図２２は、本明細書に記載される任意の１又は２以上の他の特徴、構成要素、配置等を含むことができる第３のＩＰＤ構成要素８００の例示的な実施構成を示す。図２２を参照すると、第３のＩＰＤ構成要素８００は、基板８０４、少なくとも１つのデバイス２０２、及び／又は同様のものを含むことができる。
【0138】
基板８０４は、プリント回路基板（ＰＣＢ）構成要素、セラミック構成要素、ガラス構成要素、低温同時焼成セラミック（ＬＴＣＣ）構成要素、高温同時焼成セラミック（ＨＴＣＣ）構成要素、厚膜基板構成要素、及び／又は同様のものであってよい。１又は２以上の態様において、基板８０４は、テフロン及び／又は炭化水素材料を含むことができる。１又は２以上の態様において、基板８０４は、セラミックフィラーと混合されたテフロン及び／又は炭化水素材料を含むことができる。１又は２以上の態様において、基板８０４は、無線周波数（ＲＦ）材料として実施されたセラミックフィラーと混合されたテフロン及び／又は炭化水素材料を含むことができる。
【0139】
図２２を参照すると、基板８０４は、上側表面８２２を含むことができる。上側表面８２２は、ｘ軸に略平行な平面又は支持体１０２の上側表面に略平行な平面に位置してよい。これに関して、一般に、０°～１５°、０°～２°、２°～４°、４°～６°、６°～８°、８°～１０°、１０°～１２°又は１２°～１５°の範囲内にあると定義することができる。上側表面８２２は、複数の相互接続パッド８０６を支持することができる。複数の相互接続パッド８０６は複数のボンドパッド領域を含むことができる。複数の相互接続パッド８０６は、基板８０４の上側表面８２２上の金属表面によって形成されてよく、銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。
【0140】
幾つかの態様において、少なくとも１つのデバイス２０２は、底面に配置された端子を含むことができる。従って、少なくとも１つのデバイス２０２のようなデバイスをパッケージ１００の支持体１０２に直接実装すると、ショートが生じる。例えば、表面実装デバイス（ＳＭＤ）構成要素、例えば表面実装デバイス（ＳＭＤ）セラミックキャパシタとして実施された少なくとも１つのデバイス２０２は、表面実装デバイス（ＳＭＤ）構成要素の底面に配置された１又は２以上の端子を含む場合がある。従って、表面実装デバイス（ＳＭＤ）構成要素として構成された少なくとも１つのデバイス２０２をパッケージ１００の支持体１０２に実装すると、ショートが生じることになる。
【0141】
従って、本開示は、少なくとも１つのデバイス２０２を支持するために、第３のＩＰＤ構成要素８００の基板８０４を利用する。基板８０４は、支持体１０２の上側表面に実装されてもよい。基板８０４は、本明細書に記載されるように、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波接合、及び／又は同様のものによって、支持体１０２の上側表面に実装されてもよい。一態様では、基板８０４を支持体１０２の上側表面に直接実装することができる。一態様では、基板８０４は、構造、構成要素、及び／又は同様のものを介在させて支持体１０２の上側表面に実装することができる。支持体１０２の上側表面は、ｘ軸に平行であってもよく、基板８０４は、図２２に示されるように、ｙ軸に沿って支持体１０２の上方に垂直に配置されてもよい。一態様において、基板８０４は、少なくとも部分的に絶縁性であってもよい。より具体的には、基板８０４は、支持体１０２から少なくとも１つのデバイス２０２を少なくとも部分的に絶縁することができる。
【0142】
一態様において、複数の相互接続パッド８０６のうちの１又は２以上は、１又は２以上の相互接続部１０４に接合されるための表面であってもよい。従って、複数の相互接続パッド８０６の表面が清浄に保たれるようにすることが有益な場合がある。特に、少なくとも１つのデバイス２０２を複数の相互接続パッド８０６に取り付けると、はんだが複数の相互接続パッド８０６の他の表面に移動する可能性がある。従って、複数の相互接続パッド８０６は、１又は２以上の相互接続部１０４の複数の相互接続パッド８０６への様々な接合エリアと、少なくとも１つのデバイス２０２の複数の相互接続パッド８０６への接合エリアとの間に配置されたはんだ障壁を含むことができる。
【0143】
上側表面８２２は、複数の相互接続パッド８０６を第１の端子ボンドパッドとして更に実施してもよい。第１の端子ボンドパッドは、ｘ軸に略平行な平面又は上側表面８２２に略平行な平面に配置されてもよい。第１の端子ボンドパッドは、少なくとも１つのデバイス２０２の第１の端子に接合することができる。これに関して、第１の接続８２０が、第１の端子ボンドパッドと第１の端子との間に形成されてもよい。第１の接続部８２０は、本明細書で説明されるように、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び又はこれらを含むことができる。第１の端子ボンドパッドは、基板８０４の上側表面８２２上の金属表面によって形成されてよく、及び銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。
【0144】
上側表面８２２は、複数の相互接続パッド８０６のうちの別の１つを第２の端子接合パッドとして更に実施してもよい。第２の端子ボンドパッドは、ｘ軸に一般に平行な平面又は上側表面８２２に一般に平行な平面に配置されてもよい。第２の端子ボンドパッドは、少なくとも１つのデバイス２０２の第２の端子に接合することができる。これに関して、第２の接続８１８が、第２の端子ボンドパッドと第２の端子との間に形成されてもよい。第２の端子ボンドパッドは、一部が複数の相互接続パッド８０６に電気接続されてもよい。第２の接続部８１８は、本明細書で説明するように、接着ボンディング、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び又はこれらを含むことができる。第２の端子ボンドパッドは、基板８０４の上側表面８２２上の金属表面によって形成されてよく、及び銅、金、ニッケル、パラジウム、銀等の金属材料、及びこれらの組み合わせを含むことができる。更に、基板８０４の上側表面８２２は、必要に応じて、少なくとも１つのデバイス２０２のための追加の端子を含むことができる。
【0145】
第３のＩＰＤ構成要素８００は、上側表面８２２とは反対側の基板８０４の下側面に位置するメタライゼーション層８４０を含むことができる。メタライゼーション層８４０は、ｘ軸に略平行な平面又は上側表面８２２に略平行な平面に位置することができる。一態様では、メタライゼーション層８４０は、上側表面８２２とは反対側の基板８０４の下側面上のフルフェイス金属層として実施することができる。加えて又は代替的に、第３のＩＰＤ構成要素８００は、１つの金属層を有する片面であってもよく；第３のＩＰＤ構成要素８００は、基板８０４の１つの基板層の両側に２つの金属層を有する両面であってもよく；及び／又は第３のＩＰＤ構成要素８００は、基板の層と交互に、アルミニウム、銅、銀、金、及び／又は同様のものの外層及び内層を有する多層であってもよい。第３のＩＰＤ構成要素８００は、別個の導電ライン、トラック、回路トレース、接続用パッド、アルミニウム、銅、銀、金、及び／又は同様のものの層間の接続を通すビア、及びＥＭシールド又は他の目的のための固体導電性領域等の特徴を含むことができる。
【0146】
更に、第３のＩＰＤ構成要素８００は、ビア８２８を含むことができる。ビア８２８は、複数の相互接続パッド８０６からメタライゼーション層８４０まで延びることができる。従って、少なくとも１つのデバイス２０２の端子は、第１の接続部８２０を介して第１の端子接合パッドに、少なくともビア８２８を介してメタライゼーション層８４０に接続し、支持体１０２との電気接続及び／又は電気コンタクトを行うことができる。ビア８２８はまた、メタライゼーション層８４０を通って支持体１０２まで延びて、支持体１０２との電気接続及び／又は電気コンタクトを行うことができる。他の態様では、ビア８２８は部分的なビアとしてのみ実施されてもよい。ビア８２８は、基板８０４を貫通する電気トンネルとして機能し得る金属めっき孔又は金属充填孔であってもよい。ビア８２８は、銅、金、ニッケル、パラジウム、銀、及びこれらの組み合わせ等の金属材料から備えることができる。ビア８２８は、ｘ軸に概ね垂直な平面、ｘ軸に略平行な平面、及び／又は上側表面８２２に概ね垂直な平面に位置し得る軸を有することができる。
【0147】
追加的又は代替的に、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、誘電体基板を貫通する電気トンネルとして機能し得る銅めっき孔、アルミニウムめっき孔、銀めっき孔、金めっき孔、及び／又はこのような金属めっき孔であってよいビアで接続することができる異なる層上の導体を含むことができる。第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、これらのワイヤリードが基板を通過し、反対側のトレースに鉛はんだ付けされることによって実装することができる「スルーホール」構成要素を含むことができる。第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、これらのリード線及び／又は端子によって取り付けられる「表面実装」構成要素を含むことができる。
【0148】
第１のＩＰＤ構成要素２００、メタライゼーション層２４０、第３のＩＰＤ構成要素８００及び／又はメタライゼーション層８４０は、はんだペーストへの印刷スクリーニング又はディスペンス、エポキシへの印刷スクリーニング又はディスペンス、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、フォトマスクプロセス、写真増感基板プロセス、レーザーレジストアブレーションプロセス、ミリングプロセス、レーザーエッチングプロセス、及び／又は同様のプロセスを含む１又は２以上の製造技術を利用して製造することができる。１又は２以上の態様において、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、少なくとも１つのデバイス２０２を機械的に支持し、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００及び他の電子構成要素に電気的に接続するように構成することができる。
【0149】
態様において、ＲＦデバイスは、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００に構成及び実施することができる。特に、ＲＦデバイスは、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００において構成及び実施することができる。ＲＦデバイスは、整合ネットワーク、高調波終端回路、集積型パッシブデバイス（ＩＰＤ）等を含むことができる。
【0150】
特に、ＲＦデバイスは、整合ネットワーク、高調波終端回路、集積型受動デバイス（ＩＰＤ）等として、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００において構成及び実施されてよく、より高価なシリコンベースのキャパシタに取って代わるために、第１のＩＰＤ構成要素２００上のトレースに通常は直接実装される、より安価なセラミックベースの表面パッシブデバイス（ＳＭＤ）を利用してよい。様々な態様において、本開示は、表面実装ディスクリートデバイス（ＳＭＤ）を、金属フランジ、金属リードフレーム、ベース等の支持体１０２に実装することができるサブマウントとして実施される第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００に実装することに向けられる。サブマウントは、金属ベースであってもよいＲＦパッケージの入力リード及び／又は出力リードによって、ダイ等のＲＦデバイスにワイヤボンディング等されてもよい。
【0151】
追加的又は代替的に、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、誘電体基板を貫通する電気トンネルとして機能し得る銅めっき孔、アルミニウムめっき孔、銀めっき孔、金めっき孔及び／又は同様のもの等の金属めっき孔であってよいビアで接続することができる異なる層上の導体を含むことができる。第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、これらのワイヤリードが基板を通過し、反対側のトレースに鉛はんだ付けされることによって実装することができる「スルーホール」構成要素を含むことができる。第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、これらのリード線及び／又は端子によって取り付けることができる「表面実装」構成要素を含むことができる。
【0152】
第１のＩＰＤ構成要素２００及び／又はメタライゼーション層２４０は、はんだペーストへの印刷スクリーニング又はディスペンス、エポキシへの印刷スクリーニング又はディスペンス、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、フォトマスクプロセス、写真増感基板プロセス、レーザーレジストアブレーションプロセス、ミリングプロセス、レーザーエッチングプロセス、及び／又は同様のプロセスを含む１又は２以上の製造技術を利用して製造することができる。１又は２以上の態様において、第１のＩＰＤ構成要素２００は、少なくとも１つのデバイス２０２を機械的に支持し、第１のＩＰＤ構成要素２００及び他の電子構成要素に電気的に接続するように構成することができる。
【0153】
更に、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００は、第１のＩＰＤ構成要素２００の図１３に図示された回路構造２６０のような回路構造を含むことができる。特に、回路構造は、少なくとも１つのデバイス２０２に隣接して配置されてもよく、インダクタンス、キャパシタンス、抵抗、及び／又は同様のものを提供するように構成されてもよい。一態様では、回路構造は、上側に配置された金属表面であってよく、メタライゼーション層と共にキャパシタを形成してよい。更に、回路構造は、誘導性ストリップ、誘導性コイル、容量性スタブ、及び／又は同様のものとして構成されてもよい。一態様では、回路構造は、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００上に配置される、第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００上に印刷される、薄膜レジスタ、厚膜レジスタ、印刷薄膜レジスタ、印刷厚膜レジスタ、及び／又は同様のもののようなレジスタを実施してもよい。
【0154】
一態様において、回路構造は、オープンエンドシャントスタブとして実施されてもよい。この点に関して、回路構造は、基板２０４上の上側表面２２２上の上部金属化を使用して構成されてもよく、基板２０４の誘電体層及びメタライゼーション層２４０によって実施される底部金属化がキャパシタンスを形成する。オープンエンドシャントスタブを実施する複数の相互接続パッド２０６は、１又は２以上の半導体デバイス４００の第２の高調波又は第３の高調波の最適化に適した低い値のキャパシタンスを形成するために、少なくとも１つのデバイス２０２の間に間隔を空けて配置することができる。高調波シャントスタブを実施する複数の相互接続パッド２０６は、１又は２以上の半導体デバイス４００の各々に対して利用可能なスタブが１つ存在するように、第１のＩＰＤ構成要素２００上に配置されてもよい。追加の容量性エリアは、シャントスタブに接続され、ビア２２８の列の後ろに位置する回路構造の大きな連続矩形エリア実施構成を使用して作成することができる。
【0155】
本開示の接着剤は、接続される表面を接続するために中間層を適用することを含むことができる接着ボンディングプロセスにおいて利用することができる。接着剤は、有機又は無機であってよく、及び接着剤は、接続される表面の一方又は両方の表面に堆積してよい。接着剤は、特定のツール圧力を適用することを含むことができる環境下で、特定の接着温度で、特定の処理時間、特定のコーティング厚さで接着材料を適用することを含むことができる接着接合プロセスにおいて利用することができる。一態様において、接着剤は、導電性接着剤、エポキシ系接着剤、導電性エポキシ系接着剤、及び／又は同様のものである。
【0156】
本開示のはんだは、はんだを含み及び／又ははんだから形成することができるはんだ界面を形成するために利用することができる。はんだは、接合される表面間の接合を形成するために使用することができる任意の可溶性金属合金であってよい。はんだは、無鉛はんだ、鉛はんだ、共晶はんだ等である。無鉛はんだは、錫、銅、銀、ビスマス、インジウム、亜鉛、アンチモン、又は他の金属のトレース等を含むことができる。鉛はんだは、鉛、錫、銀等の他の金属、及び／又は同様のものを含むことができる。はんだは、必要に応じてフラックスを更に含むことができる。
【0157】
本開示の焼結は、熱及び／又は圧力により材料の導電性塊を圧縮形成するプロセスを利用することができる。焼結プロセスは、材料を液化の時点まで溶融させることなく動作し得る。焼結プロセスは、ペースト又はエポキシ中の金属ナノ粉末又はハイブリッド粉末の焼結を含むことができる。焼結プロセスは、真空中での焼結を含むことができる。焼結プロセスは、保護ガスを使用した焼結を含むことができる。
【0158】
本開示の共晶ボンディングは、共晶系を形成し得る共晶はんだ付けプロセスを利用し得る。共晶系は、接続される表面間で使用することができる。共晶ボンディングは、特定の組成及び温度で固体状態から液体状態へ、又は液体状態から固体状態へ遷移する合金及び／又は金属間化合物である金属を利用することができる。共晶合金は、スパッタリング、蒸着、電気めっき及び／又は同様のもの方法によって堆積させることができる。
【0159】
本開示の超音波溶接は、高周波の超音波音響振動が、加圧下で一緒に保持される構成要素に局所的に印加されるプロセスを利用することができる。超音波溶接は、接続される表面間に固体溶接部を形成することができる。一態様では、超音波溶接は、超音波力を加えることを含む。
【0160】
パッケージ１００は、任意の数の異なる用途に実施することができる。この点に関して、パッケージ１００は、高ビデオ帯域幅電力増幅器トランジスタ、単一経路無線周波数電力トランジスタ、単段無線周波数電力トランジスタ、マルチパス無線周波数電力トランジスタ、ドハティ構成多段無線周波数電力トランジスタ、ＧａＮベース無線周波数電力増幅器モジュール、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）デバイス、ＬＤＭＯＳ無線周波数電力増幅器モジュール、無線周波数電力デバイス、超広帯域デバイス、ＧａＮベースデバイスを実施するアプリケーションに実施されてもよい、金属－半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属－酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）半導体、パワーモジュール、ゲートドライバ、汎用ブロードバンド構成要素、テレコム構成要素、Ｌバンド構成要素、Ｓバンド構成要素、Ｘバンド構成要素、Ｃバンド構成要素、Ｋｕバンド構成要素、衛星通信構成要素等の構成要素、及び／又は同様のものである。パッケージ１００は、パワーパッケージとして実施されてもよい。パッケージ１００は、パワーパッケージとして実施されてもよく、本明細書に記載のアプリケーション及び構成要素を実施してもよい。
【0161】
パッケージ１００は、無線周波数パッケージとして実施されてもよい。パッケージ１００は無線周波数パッケージとして実施され、本明細書に記載されるアプリケーション及び構成要素を実施することができる。無線周波数パッケージとして実施されるパッケージ１００は、送信機、送信機機能、受信機、受信機機能、送受信機、送受信機機能、及び同様のものを含む、接続する、サポートする、又はこのようなものであってもよい。無線周波数パッケージとして実施されるパッケージ１００は、許容送信機出力、高調波、及び／又はバンド端要件で、データを伝送するために電波を送信し、及びその電波を変調するように構成され、又はサポートし、又はこのようなものであってもよい。無線周波数パッケージとして実施されるパッケージ１００は、電波を受信し、その電波を復調するように構成されてもよく、又はこれをサポートしてもよい。無線周波数パッケージとして実施されるパッケージ１００は、電波を送信し、許容送信機出力、高調波、及び／又はバンド端要件でデータを伝送するためにその電波を変調するように構成され、又はサポートし、又はそのように構成されてもよく、電波を受信し、電波を復調するように構成され、又はサポートし、又は同様のことを行うことができる。
【0162】
第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、アクティブデバイス、パッシブデバイス、ＩＰＤ、トランジスタデバイス等であってもよい。第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、任意の用途の任意の電気構成要素を含むことができる。この点に関して、第１のＩＰＤ構成要素２００は、高映像帯域幅電力増幅器トランジスタ、単一経路無線周波数電力トランジスタ、単段無線周波数電力トランジスタ、マルチパス無線周波数電力トランジスタ、多段無線周波数電力トランジスタ、ＧａＮベースの無線周波数電力増幅器モジュール、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）デバイス、ＬＤＭＯＳ無線周波数電力増幅器モジュール、無線周波数電力デバイス、超広帯域デバイス、ＧａＮベースのデバイス、金属－半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、金属－酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、ワイドバンドギャップ（ＷＢＧ）半導体、パワーモジュール、ゲートドライバ、汎用ブロードバンド構成要素、テレコム構成要素、Ｌバンド構成要素、Ｓバンド構成要素、Ｘバンド構成要素、Ｃバンド構成要素、Ｋｕバンド構成要素、衛星通信構成要素等の構成要素、及び／又は同様のものとすることができる。第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、無線周波数デバイスとして実施されてもよく、電波を送信し、許容送信機出力、高調波、及び／又はバンド端要件でデータを搬送するように変調するよう構成されてもよく、サポートしてもよく、又は同様のことを行うことができる。無線周波数デバイスとして実施される第１のＩＰＤ構成要素２００は、電波を受信し、その電波を復調するように構成され、又はこれをサポート、又は同様のことを行うことができる。第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、無線周波数デバイスとして実施されてもよく、電波を送信し、許容送信機出力、高調波、及び／又はバンド端要件でデータを搬送するように構成されてもよく、サポートしてもよく、又は同様のことを行うことができる。
【0163】
図２３は、本開示によるＩＰＤ構成要素の製造プロセスを示す。
【0164】
特に、図２３は、本明細書に記載の第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００に関連するＩＰＤ構成要素を形成するプロセス６００を示す。ＩＰＤ構成要素を形成するプロセス６００の態様は、本明細書に記載される態様と一致する異なる順序で実行することができることに留意されたい。更に、ＩＰＤ構成要素を形成するプロセス６００の一部は、本明細書で説明される態様と一致する異なる順序で実行することができることに留意されたい。更に、ＩＰＤ構成要素を形成するプロセス６００は、本明細書に開示される様々な態様と整合する１又は２以上のプロセスを有するように変更することができる。更に、ＩＰＤ構成要素を形成するプロセス６００は、本明細書に記載される本開示の任意の他の態様を含むことができる。
【0165】
初めに、ＩＰＤ構成要素を形成するプロセス６００は、基板を形成するプロセス６０２を含むことができる。より具体的には、基板２０４、基板３０４、及び／又は基板８０４は、本明細書に記載されるように構成され、構成され、及び／又は配置することができる。更に、ビア２２８は基板２０４に形成されてもよく、ビア３２８は基板３０４に形成されてもよく、及び／又はビア８２８は基板８０４に形成されてもよい。
【0166】
更に、ＩＰＤ構成要素を形成するプロセス６００は、メタライゼーション層を形成するステップ６０４を含むことができる。より具体的には、メタライゼーション層２４０は、基板２０４の少なくとも一部上に本明細書で説明するように構築、構成、及び／又は配置されてもよく、メタライゼーション層３４０は、基板３０４の少なくとも一部上に本明細書で説明するように構築、構成、及び／又は配置されてもよく、メタライゼーション層８４０は、基板８０４の少なくとも一部上に本明細書で説明するように構築、構成、及び／又は配置されてもよい。メタライゼーション層を形成するプロセス６０４は、はんだペースト用プリントスクリーニング、エポキシ用プリントスクリーニング、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへのプリントプロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、写真増感基板プロセス、レーザーレジストアブレーションプロセス、ミリングプロセス、レーザーエッチングプロセス、ダイレクトプロセス、及び／又は同様のプロセスを含む１又は２以上の製造技術を利用するステップを含むことができる。
【0167】
更に、メタライゼーション層を形成するステップ６０４は、相互接続パッドを形成するステップを含むことができる。より具体的には、複数の相互接続パッド２０６は、基板２０４上に本明細書で説明するように構築、構成、及び／又は配置することができる。及び、複数の相互接続パッド３０６は、基板３０４上に、本明細書で説明するように構築、構成、及び／又は配置することができる。更に、複数の相互接続パッド８０６は、基板８０４上に本明細書で説明するように構築、構成、及び／又は配置することができる。相互接続パッドを形成するプロセスは、はんだペースト用プリントスクリーニング、エポキシ用プリントスクリーニング、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、写真増感基板プロセス、レーザーレジストアブレーションプロセス、ミリングプロセス、レーザーエッチングプロセス、ダイレクト金属印刷プロセス、及び／又は同様のプロセスを使用することを含む１又は２以上の製造技術を利用することを含むことができる。
【0168】
更に、メタライゼーション層を形成する６０４ステップは、誘電体層３６２と共に底部金属３６６を形成するステップを含むことができる。底部金属３６６を形成するプロセスは、ソルダーペースト用プリントスクリーニング、エポキシ用プリントスクリーニング、シルクスクリーン印刷プロセス、写真製版プロセス、透明フィルムへの印刷プロセス、エッチングプロセスと組み合わせたフォトマスクプロセス、写真増感基板プロセス、レーザーレジストアブレーションプロセス、ミリングプロセス、レーザーエッチングプロセス、ダイレクト金属印刷プロセス、及び／又はこのようなプロセスを使用することを含む、１又は２以上の製造技術を利用するステップを含むことができる。更に、ＩＰＤ構成要素を形成するプロセス６００は、第１のＩＰＤ構成要素２００にカットアウト２９８を形成するステップを含むことができる。カットアウト２９８は、ドリル、レーザーカット、ルーター、鋸、及び／又は同様のものを用いて形成することができる。
【0169】
更に、ＩＰＤ構成要素を形成するプロセス６００は、基板６０６上に少なくとも１つのデバイスを配置するステップを含むことができる。より具体的には、少なくとも１つのデバイス２０２は、第１のＩＰＤ構成要素２００の基板２０４及び／又は第３のＩＰＤ構成要素８００の基板８０４上に、本明細書で説明するように構築、構成、及び／又は配置することができる。一態様において、少なくとも１つのデバイス２０２は、本明細書に記載されるように、接着剤、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び／又は同様のものを用いて、基板２０４上に本明細書に記載されるように配置することができる。一態様では、少なくとも１つのデバイス２０２は、本明細書に記載されるように、接着剤、はんだ付け、焼結、共晶ボンディング、超音波溶接、及び／又は同様のものを用いて、基板８０４上に本明細書に記載されるように配置することができる。
【0170】
より具体的には、ＩＰＤ構成要素を形成するプロセス６００は、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００及び／又は第３のＩＰＤ構成要素８００をパネル、ウェハ、及び／又は同様のものに形成する製造ステップを含むことができる。ＩＰＤ構成要素を形成するプロセス６００は、少なくとも１つのデバイス２０２をパネルの第１のＩＰＤ構成要素２００及び／又は第３のＩＰＤ構成要素８００上に配置するためのピックアンドプレース組立を実施するステップを含むことができる。ＩＰＤ構成要素を形成するプロセス６００は、パネルでリフロープロセスを実施するステップを含むことができる。ＩＰＤ構成要素を形成するプロセス６００は、パネル又はウェハから第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００を単一化するために、ウェハ、回路基板、又はパッケージソーイング装置等の切断装置を利用してパネル及び／又はウェハを切断するステップを含んでもよく、これは、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００がリングフレーム上のダイシングテープ上に配置され、その後のパッケージ１００への組立体のためにダイアタッチ装置に直接ロードすることができるという利点を有することができる。
【0171】
一態様において、ＩＰＤ構成要素を形成するプロセス６００は、表面実装技術（ＳＭＴ）ラインを利用する処理を含むことができる。表面実装技術（ＳＭＴ）ラインは、はんだ印刷、構成要素配置、はんだリフロー、及び／又は同様のものを含む多数のプロセスを利用することができる。追加のプロセスは、全てのフラックス残留物を除去するフラックス洗浄ステップ、ワイヤボンディング、ダイシング、ダイシングテープへの取り付け、ダイシング、機械的鋸引き又はレーザー切断の何れか、又は両方の組み合わせ、及び構成要素テストを含むことができる。更に、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００をダイシングテープ上に配置し、ダイアタッチ装置の入力として機能することができる。
【0172】
図２４は、本開示によるパッケージの製造プロセスを示す。
【0173】
特に、図２４は、本明細書で説明するパッケージ１００に関連するパッケージを形成するプロセス７００を示す。パッケージを形成するプロセス７００の態様は、本明細書で説明する態様と一致する異なる順序で実行されてもよいことに留意すべきである。更に、パッケージを形成するプロセス７００の態様は、本明細書に記載される態様と整合する異なる順序で実行されてもよいことに留意すべきである。更に、パッケージを形成するプロセス７００は、本明細書に開示される様々な態様と整合するより多い又はより少ないプロセスを有するように変更することができる。更に、パッケージを形成するプロセス７００は、本明細書に記載の本開示の他の態様を含むことができる。
【0174】
初めに、パッケージを形成するプロセス７００は、支持体を形成するプロセス７０２を含むことができる。より具体的には、支持体１０２は、本明細書に記載されるように構成され、構成され、及び／又は配置することができる。一態様において、支持体を形成するプロセス７０２は、支持体１０２を、支持体、表面、パッケージ支持体、パッケージ表面、パッケージ支持体表面、フランジ、ヒートシンク、ソース接地のヒートシンク、及び／又は同様のものとして形成するステップを含むことができる。
【0175】
パッケージを形成するプロセス７００は、ＩＰＤ構成要素を形成するプロセス６００を含むことができる。より具体的には、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、図２３及びその関連説明を参照して本明細書に記載されるように構成、構成、及び／又は配置することができる。その後、ＩＰＤ構成要素を形成するプロセス６００は、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００を支持体１０２に取り付けることを更に含み得る。この点に関して、第１のＩＰＤ構成要素２００、第２のＩＰＤ構成要素３００、及び／又は第３のＩＰＤ構成要素８００は、本明細書に記載されるように、接着剤、はんだ付け、焼結、共晶接合、超音波接合等によって、支持体１０２及び／又は第１のＩＰＤ構成要素２００の上側表面に実装することができる。
【0176】
パッケージを形成するプロセス７００は、１又は２以上の相互接続部を形成するプロセス７０４を含むことができる。より具体的には、１又は２以上の相互接続部１０４は、本明細書で説明するように構成、構成、及び／又は配置することができる。一態様では、１又は２以上の相互接続部を形成するプロセス７０４は、１又は２以上のワイヤ、リード、ビア、エッジめっき、回路トレース、トラック、及び／又は同様のものを形成することによって、１又は２以上の相互接続部１０４を形成することを含むことができる。一態様では、１又は２以上の相互接続部を形成するプロセス７０４は、本明細書に記載されるように、接着剤、はんだ付け、焼結、共晶ボンディング、超音波接合、クリップ構成要素、及び／又は同様のものによって１又は２以上の相互接続部を接続するステップ７０４を含むことができる。
【0177】
パッケージを形成するプロセス７００は、パッケージを封入するプロセス７０６を含むことができる。より具体的には、パッケージ１００は、本明細書に記載されるように構成、構成、及び／又は配置することができる。一態様において、パッケージ７０６を封入するプロセスは、オープンキャビティ構成、オーバーモールド構成、又はこのようなものを形成するステップを含むことができる。
【0178】
従って、本開示は、多数の異なるＩＰＤ構成要素、多数の異なるタイプのＩＰＤ構成要素を実施するＲＦ製品、及び／又は多数の構成要素の利用、機能性の向上、及びスペースの効率的な利用のために構成された同様のものを提供している。
【0179】
以下は、本開示の態様の多数の非限定的な実施例である。一実施例は、実施例１を含む。トランジスタデバイスであって、金属サブマウントと；上記金属サブマウント上に配置されたトランジスタダイと；上記金属サブマウント上に配置された第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素と、；上記金属サブマウント上に配置された第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素と、を備え、上記第１の基板は、上記第２の基板とは異なる材料である。
【0180】
上記の実施例は更に、以下の実施例のうちの何れか１つ又は２以上の組み合わせを含むことができる：
２． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）基板を含み；第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
３． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含み、第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
４． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素が、第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受けるように構成されたカットアウト部分を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
５． ５．第１の集積型パッシブデバイス（ＩＰＤ）構成要素が、第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上面に実装された表面実装デバイスを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
６． 第１の基板が、表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
７． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素が、第２の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントの間に配置されている、本明細書の何れかの実施例に記載のトランジスタデバイス。
８． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素が、第１の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントの間に配置されている、本明細書の何れかの実施例に記載のトランジスタデバイス。
９． 第３の基板を含む第３のＩＰＤ構成要素を含み、第１の基板が第３の基板と同じ材料である、本明細書の何れかの実施例に記載のトランジスタデバイス。
１０． 第３のＩＰＤ構成要素が、第３のＩＰＤ構成要素の上面に実装された表面実装デバイスを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１１． 第３の基板が、表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１２． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１３． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１４． トランジスタダイが１又は複数のＬＤＭＯＳトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１５． トランジスタダイが１又は複数のＧａＮベースＨＥＭＴを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１６． トランジスタデバイスが、複数のトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１７． 複数のトランジスタダイがドハティ構成である、本明細書の何れかの実施例に記載のトランジスタデバイス。
２． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）基板を含み；第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
３． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含み、第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
４． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素が、第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受けるように構成されたカットアウト部分を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
５． ５．第１の集積型パッシブデバイス（ＩＰＤ）構成要素が、第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上面に実装された表面実装デバイスを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
６． 第１の基板が、表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
７． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素が、第２の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントの間に配置されている、本明細書の何れかの実施例に記載のトランジスタデバイス。
８． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素が、第１の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントの間に配置されている、本明細書の何れかの実施例に記載のトランジスタデバイス。
９． 第３の基板を含む第３のＩＰＤ構成要素を含み、第１の基板が第３の基板と同じ材料である、本明細書の何れかの実施例に記載のトランジスタデバイス。
１０． 第３のＩＰＤ構成要素が、第３のＩＰＤ構成要素の上面に実装された表面実装デバイスを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１１． 第３の基板が、表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１２． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１３． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１４． トランジスタダイが１又は複数のＬＤＭＯＳトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１５． トランジスタダイが１又は複数のＧａＮベースＨＥＭＴを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１６． トランジスタデバイスが、複数のトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイス。
１７． 複数のトランジスタダイがドハティ構成である、本明細書の何れかの実施例に記載のトランジスタデバイス。
【0181】
一実施例は、実施例１８を含む。トランジスタデバイスを実施する方法であって、金属サブマウントを提供するステップと、上記金属サブマウント上にトランジスタダイを配置するステップと、上記金属サブマウント上に第１の基板を含む第１の集積型パッシブデバイス（ＩＰＤ）構成要素を配置するステップと、上記金属サブマウント上に第２の基板を含む第２の集積型パッシブデバイス（ＩＰＤ）構成要素を配置するステップと、を含み、上記第１の基板は上記第２の基板とは異なる材料である、方法。
【0182】
上記の実施例は更に、以下の実施例の何れか１つ又は２以上の組み合わせを含むことができる。
１９． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）基板を含み；第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２０． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含み、第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２１． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受けるように構成されたカットアウト部分を第２の集積型パッシブデバイス（ＩＰＤ）構成要素に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２２． 表面実装デバイスを第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上側表面に実装するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２３． 表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを第１の基板に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２４． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素を、第２の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントとの間に配置するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２５． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素を、第１の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントとの間に配置するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２６． 第３の基板を備えた第３のＩＰＤ構成要素を提供するステップを更に含み、上記第１の基板は、上記第３の基板と同じ材料である、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２７． 表面実装デバイスを第３のＩＰＤ構成要素の上面に実装するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２８． 表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを第３の基板に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２９． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３０． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３１． トランジスタダイが、１又は複数のＬＤＭＯＳトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３２． トランジスタダイが、１又は複数のＧａＮベースＨＥＭＴを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３３． トランジスタデバイスが複数のトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３４． 複数のトランジスタダイがドハティ構成である、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
１９． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）基板を含み；第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２０． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含み、第２の集積型パッシブデバイス（ＩＰＤ）構成要素が炭化ケイ素（ＳｉＣ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２１． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素を受けるように構成されたカットアウト部分を第２の集積型パッシブデバイス（ＩＰＤ）構成要素に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２２． 表面実装デバイスを第１の集積型パッシブデバイス（ＩＰＤ）構成要素の上側表面に実装するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２３． 表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを第１の基板に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２４． 第１の集積型パッシブデバイス（ＩＰＤ）構成要素を、第２の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントとの間に配置するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２５． 第２の集積型パッシブデバイス（ＩＰＤ）構成要素を、第１の集積型パッシブデバイス（ＩＰＤ）構成要素と金属サブマウントとの間に配置するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２６． 第３の基板を備えた第３のＩＰＤ構成要素を提供するステップを更に含み、上記第１の基板は、上記第３の基板と同じ材料である、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２７． 表面実装デバイスを第３のＩＰＤ構成要素の上面に実装するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２８． 表面実装デバイスと金属サブマウントとの間を電気接続するように構成された少なくとも１つのビアを第３の基板に形成するステップを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
２９． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）集積型パッシブデバイス（ＩＰＤ）を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３０． 第３のＩＰＤ構成要素がプリント回路基板（ＰＣＢ）基板を含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３１． トランジスタダイが、１又は複数のＬＤＭＯＳトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３２． トランジスタダイが、１又は複数のＧａＮベースＨＥＭＴを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３３． トランジスタデバイスが複数のトランジスタダイを含む、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
３４． 複数のトランジスタダイがドハティ構成である、本明細書の何れかの実施例に記載のトランジスタデバイスを実施する方法。
【0183】
本開示は例示的態様を有するが、当業者であれば、本開示は添付の特許請求の範囲の精神及び範囲内で変更を加えて実施できることを認識するであろう。上記で与えられたこれらの例は、単に例示的なものであり、及び本開示の全ての可能な設計、態様、適用又は改変の排出ガスリストであることを意図するものではない。
【0184】
１００ パッケージ
１０２ 支持体
４０２ セラミックボディ
４０４ 金属コンタクト
１０２ 支持体
４０２ セラミックボディ
４０４ 金属コンタクト
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17A】
【図17B】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【国際調査報告】