特表 2024-547078 電圧基準回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2024-12-26

(54)【発明の名称】電圧基準回路

(51)【国際特許分類】

   G05F 3/24 20060101AFI20241219BHJP

   H01L 21/822 20060101ALI20241219BHJP

【ＦＩ】

G05F3/24

H01L27/04 B

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024537144

(86)(22)【出願日】2022-12-20

(85)【翻訳文提出日】2024-08-19

(86)【国際出願番号】 FR2022052440

(87)【国際公開番号】W WO2023118731

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】2114322

(32)【優先日】2021-12-23

(33)【優先権主張国・地域又は機関】FR

(81)【指定国・地域】

(71)【出願人】

【識別番号】524192063

【氏名又は名称】ワイズ－インテグレーション

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133400

【弁理士】

【氏名又は名称】阿部 達彦

(72)【発明者】

【氏名】ドミニク・ベルゴニュ

(72)【発明者】

【氏名】セバスティアン・ガビーリヤ・ドゥケ

(72)【発明者】

【氏名】プリニオ・バウ

【テーマコード（参考）】

5F038

5H420

【Ｆターム（参考）】

5F038AV04

5F038AV06

5F038BB05

5H420NA12

5H420NA16

5H420NB02

5H420NB12

5H420NB22

5H420NC14

(57)【要約】

本発明は、そのソースおよびゲートが双極子(R1)の端子に接続された、トレーリングトランジスタ(M2)と、その第1の端子(Q1)がリーディングトランジスタ(M1)のゲートに接続され、第2の端子(Q2)がリーディングトランジスタのソースに接続され、第3の端子(Q3)がトレーリングトランジスタのソースに接続され、第4の端子(Q4)がトレーリングトランジスタのドレインに接続され、基準電圧がリーディングトランジスタのソースに供給される、連結四極子(10)と、そのソースがグランドに接続され、そのゲートがそのドレインに接続され、前記ドレインが第2の双極子(15)の端子に接続され、その他方の端子が第1の双極子に接続される、ベーストランジスタ(M3)とを含む電圧基準回路に関する。

【特許請求の範囲】

【請求項1】

ドレインが電圧源(Vcc)に接続された、リーディング空乏モードトランジスタ(M1、M11、M21、M31)と、
ソースが第1の双極子(R1、R11、R21、M4)の端子に接続され、ゲートが前記第1の双極子(R1、R11、R21、M4)の第2の端子に接続された、トレーリング空乏モードトランジスタ(M2、M14、M26、M36)と、
第1の端子(Q1)が前記リーディングトランジスタ(M1、M11、M21、M31)のゲートに接続され、第2の端子(Q2)が前記リーディングトランジスタ(M1、M11、M21、M31)のソースに接続され、第3の端子(Q3)が前記トレーリングトランジスタ(M2、M14、M26、M36)のソースに接続され、第4の端子(Q4)が前記トレーリングトランジスタ(M2、M14、M26、M36)のドレインに接続され、基準電圧が前記リーディングトランジスタ(M1、M11、M21、M31)の前記ソースに供給される、連結四極子(10、20、30、40)と、
ソースがグランドに接続され、ゲートがそのドレインに接続され、前記ドレインが第2の双極子(15、25、35)の第2の端子(D2)に接続され、第1の端子(D1)が前記第1の双極子(R1、R11、R21、M4)の前記第2の端子に接続される、ベース増強モードトランジスタ(M3、M15、M16、M27、M28、M29、M37、M38、M39)とを含む、電圧基準回路。

【請求項2】

前記連結四極子(10)は、前記第1の端子と前記第3の端子(Q1、Q3)とを、および前記第2の端子と前記第4の端子(Q2、Q4)とをそれぞれ接続する2つの短絡から成ることを特徴とする、請求項1に記載の電圧基準回路。

【請求項3】

前記連結四極子(20)は、上部トランジスタ(M12)と下部トランジスタ(M13)との2つの空乏モードトランジスタ(M12、M13)を含み、前記上部トランジスタ(M12)のソースは前記下部トランジスタ(M13)のドレインおよび前記連結四極子(20)の前記第1の端子(Q1)に接続され、前記上部トランジスタ(M12)のドレインは前記連結四極子(20)の前記第2の端子(Q2)に接続され、前記下部トランジスタ(M13)のゲートは前記連結四極子(20)の前記第3の端子(Q3)に接続され、前記上部トランジスタ(M12)のゲートおよび前記下部トランジスタ(M13)のソースは前記連結四極子(20)の前記第4の端子(Q4)に接続されることを特徴とする、請求項1に記載の電圧基準回路。

【請求項4】

前記連結四極子(40)は、n>1であるn個の基本四極子(QE1、QEi、QEi+1、QEn)から成り、各基本四極子(QEi)は上部トランジスタ(M22、M32、M24、M34)と下部トランジスタ(M23、M33、M25、M35)との2つの空乏モードトランジスタを含み、前記上部トランジスタ(M22、M32、M24、M34)のソースは前記下部トランジスタ(M23、M33、M25、M35)のドレインおよび前記基本四極子(QEi)の第1の端子(QEi-1)に接続され、前記上部トランジスタ(M22、M32、M24、M34)のドレインは前記基本四極子(QEi)の第2の端子(QEi-2)に接続され、前記下部トランジスタ(M23、M33、M25、M35)のゲートは前記基本四極子(QEi)の第3の端子(QEi-3)に接続され、前記上部トランジスタ(M22、M32、M24、M34)のゲートおよび前記下部トランジスタ(M23、M33、M25、M35)のソースは前記基本四極子(QEi)の第4の端子(QEi-4)に接続され、前記基本四極子は直列に接続され、2つの連続する前記基本四極子(QEi、QEi+1)は、前記基本四極子(QEi+1)の第1の端子(QEi+1-1)が前記基本四極子(QEi)の前記第3の端子(QEi-3)に接続され、かつ前記基本四極子(QEi+1)の第2の端子(QEi+1-2)が前記基本四極子(QEi)の前記第4の端子(QEi-4)に接続されるように接続され、前記基本四極子(QE1)の第1および第2の端子(QE1-1、QE1-2)は前記連結四極子(40)の前記第1および第2の端子(Q1、Q2)を成し、かつ前記基本四極子(QEn)の第3および第4の端子(QEn-3、QEn-4)は前記連結四極子の前記第3および第4の端子(Q3、Q4)を成すことを特徴とする、請求項1に記載の電圧基準回路。

【請求項5】

前記空乏モードトランジスタ(M1、M2、M11～M14、M21～M26、M31～M36)および増強モード(M3、M15、M27、M28、M37、M38)トランジスタは、GaNトランジスタまたはMOSトランジスタであることを特徴とする、請求項1に記載の電圧基準回路。

【請求項6】

前記第1の双極子は抵抗器(R1、R11、R21)であることを特徴とする、請求項1に記載の電圧基準回路。

【請求項7】

前記第1の双極子は増強モードトランジスタ(M4)であり、その前記ゲートはそのドレインに接続されることを特徴とする、請求項1に記載の電圧基準回路。

【請求項8】

前記第2の双極子(15)は短絡であることを特徴とする、請求項2に記載の電圧基準回路。

【請求項9】

前記第2の双極子(25)は増強モードトランジスタ(M15)を含み、その前記ソースは前記第2の双極子(25)の前記第2の端子に接続され、その前記ゲートはそのドレインに接続され、前記ドレインは前記第2の双極子(25)の前記第1の端子(D1)に接続されることを特徴とする、請求項3に記載の電圧基準回路。

【請求項10】

前記第2の双極子(45)はn個の増強モードトランジスタ(M37、M38)を含み、前記トランジスタ(M37、M38)の各々はそのゲートがそのドレインに接続され、前記トランジスタ(M37、M38)は直列に接続され、2つの連続するトランジスタ(M37、M38)は一方のソースおよび他方のドレインによって接続され、第1のトランジスタ(M37)のドレインが前記第2の双極子(45)の第1の端子(D1)を成し、最後のトランジスタ(M38)のソースが前記第2の双極子(45)の第2の端子(D2)を成すことを特徴とする、請求項4に記載の電圧基準回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、集積回路内で使用される電圧基準回路の分野に関する。

【0002】

本発明は、特に、構成要素の電源、温度、またはパラメータが変動するときでも一定の電圧基準を提供しながら、回路のエネルギー消費を制限することを可能にする構造を有する電圧基準回路に関する。

【背景技術】

【0003】

従来、電圧基準回路は、経時的に安定した一定の基準電圧を供給する回路である。その上、いくつかのパラメータの変動に反応しない基準電圧を取得することが求められる。

【0004】

一例として、これらのパラメータは、たとえば、供給電圧、温度、製造のばらつき、またはさらに構成要素の経年劣化である。

【0005】

特に、トランジスタは、しばしば、電圧基準回路内で見られる。しかし、所与のトランジスタのパラメータは、それらが経験する製造工程によって大きく変動する可能性がある。その上、同じ製造工程を経験した2つのトランジスタが、それらの製造に貢献した、半導体プレート上でそれらが有した位置決めに従って大きく異なる可能性がある。

【0006】

これらのパラメータのうちの1つは電圧しきい値であり、電圧しきい値から、所与のトランジスタのドレインとソースとの間にチャネルが形成される。この最小値は、前記所与のトランジスタのドレインとソースとの間に電流を導くために、ゲートとソースとの間に印加するための値である。このパラメータは、トランジスタ間で最大50%まで変動する可能性があり、それは、回路の電圧基準の安定性の喪失につながる可能性がある。

【0007】

電圧基準回路は、一般に、空乏モードトランジスタと増強モードトランジスタとの2つのタイプのトランジスタを含む。

【0008】

従来技術の図1に示されるように、空乏モードトランジスタ2005は、通常、ドレイン、ソースおよびベースを接続する実線で表される。増強モードトランジスタ2025は、通常、ドレイン、ソースおよびベースを接続する点線で表される。

【0009】

一例として、文書US9,647,476B2から引用された図1に示されるように、電圧基準回路2000は、一般に、空乏モードトランジスタ2005を含み、そのドレインは電圧源V+に接続され、そのソースは直列につながる8個の増強モードトランジスタ2025に接続される。各増強モードトランジスタ2025は、そのゲートがそのドレインに接続され、シリーズの最後の増強モードトランジスタは、そのソースがグランドに接続される。空乏モードトランジスタ2005のゲートも、グランドに接続される。基準電圧Vrefは、キャパシタ2015と増強モードトランジスタ2055のソースとの間に位置するポイントにおいて測定され、増強モードトランジスタ2055のゲートは、シリーズの6番目の空乏モードトランジスタと7番目の空乏モードトランジスタとの間に接続される。

【0010】

この構成では、電圧基準回路2000は、一般的に1μA未満の低い電流消費を取得することを可能にする。しかしながら、そのような回路は、高い基準電圧値に到達することを可能にしない。さらに、このタイプの実装は、トランジスタのパラメータにおける変動の影響を受けやすい。それゆえ、基準電圧は不安定性を有する。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】US9,647,476B2

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明が解決することを提案する技術的問題は、特に、回路の消費を制限しながらトランジスタを製造するための方法の変動に関して、安定な電圧基準回路を取得することである。

【課題を解決するための手段】

【0013】

この問題を解決するために、本出願者は、
- ドレインが電圧源に接続された、いわゆる「リーディング(leading)」空乏モードトランジスタと、
- ソースが第1の双極子の端子に接続され、ゲートが第1の双極子の第2の端子に接続された、いわゆる「トレーリング(trailing)」空乏モードトランジスタと、
- 第1の端子がリーディングトランジスタのゲートに接続され、第2の端子がリーディングトランジスタのソースに接続され、第3の端子がトレーリングトランジスタのソースに接続され、第4の端子がトレーリングトランジスタのドレインに接続され、基準電圧がリーディングトランジスタのソースに供給される、連結四極子と、
- ソースがグランドに接続され、ゲートがそのドレインに接続され、前記ドレインが第2の双極子の第2の端子に接続され、第1の端子が第1の双極子の第2の端子に接続された、いわゆる「ベース」増強モードトランジスタとを含む電圧基準回路を開発した。

【0014】

したがって、電圧基準回路は、増強モードトランジスタよりも正確に2倍多い空乏モードトランジスタを含み、それは、上記で定義したしきい値における変動を補償することを可能にする。実際、Nチャネルのトランジスタに対して、空乏モードトランジスタが負のしきい値を有する一方で、増強モードトランジスタは正のしきい値を有する。さらに、増強モードトランジスタのしきい値の絶対値は、実質的に、空乏モードトランジスタのしきい値の2倍に等しい。したがって、増強モードトランジスタは、一対の空乏モードトランジスタを補償することを可能にする。しきい値は補償され、さらには削除され、それは、基準電圧の値に対する悪影響を制限することを可能にする。

【0015】

さらに、そのような回路は、従来技術と比較して非常に少ない構成要素を有する。それゆえ、低減された寸法を有する集積回路内に統合することがより容易である。加えて、制限された数の構成要素に起因して、互いの構成要素の相互作用に関連する、電圧基準信号上に現れる干渉が低減する。

【0016】

第1の実施形態によれば、連結四極子は、第1の端子と第3の端子とを、および第2の端子と第4の端子とをそれぞれ接続する2つの短絡から成る。

【0017】

したがって、有利なことに、第2の双極子は短絡である。

【0018】

この実施形態は最も単純である。回路は、2つの空乏モードトランジスタ、1つの増強モードトランジスタ、および1つの双極子の、合計4つの構成要素のみを含む。それゆえ、そのような回路は、特に、低減された寸法を有する集積回路内に実装することおよび統合することが容易である。

【0019】

第2の実施形態によれば、連結四極子は、上部トランジスタと下部トランジスタとの2つの空乏モードトランジスタを含み、上部トランジスタのソースは下部トランジスタのドレインおよび連結四極子の第1の端子に接続され、上部トランジスタのドレインは連結四極子の第2の端子に接続され、下部トランジスタのゲートは連結四極子の第3の端子に接続され、上部トランジスタのゲートおよび下部トランジスタのソースは連結四極子の第4の端子に接続される。

【0020】

したがって、有利なことに、第2の双極子は増強モードトランジスタを含み、そのソースは第2の双極子の第2の端子に接続され、そのゲートはそのドレインに接続され、前記ドレインは第2の双極子の第1の端子に接続される。

【0021】

この実施形態では、したがって、回路は2つの増強モードトランジスタを含み、そのしきい値は二対の空乏モードトランジスタを用いて補償される。

【0022】

第3の実施形態によれば、連結四極子は、n>1であるn個の基本四極子から成り、各基本四極子は、上部トランジスタと下部トランジスタとの2つの空乏モードトランジスタを含み、上部トランジスタのソースは下部トランジスタのドレインおよび基本四極子の第1の端子に接続され、上部トランジスタのドレインは基本四極子の第2の端子に接続され、下部トランジスタのゲートは基本四極子の第3の端子に接続され、上部トランジスタのゲートおよび下部トランジスタのソースは基本四極子の第4の端子に接続される。これらの基本四極子は、基本四極子の第1の端子が基本四極子の第3の端子に接続され、かつ基本四極子の第2の端子が基本四極子の第4の端子に接続されるように接続された、2つの連続する基本四極子と直列に接続される。基本四極子の第1および第2の端子は、連結四極子の第1および第2の端子を成し、基本四極子の第3および第4の端子は、連結四極子の第3および第4の端子を成す。

【0023】

したがって、有利なことに、第2の双極子はn個の増強モードトランジスタを含み、前記トランジスタの各々はそのゲートをそのドレインに接続され、前記トランジスタは直列に接続され、2つの連続するトランジスタは一方のソースおよび他方のドレインによって接続され、第1のトランジスタのドレインは第2の双極子の第1の端子を成し、最後のトランジスタのソースは第2の双極子の第2の端子を成す。

【0024】

増強モードトランジスタの数および空乏モードトランジスタの数は、取得されることが求められる電圧基準値に従って選択される。増強モードトランジスタの数(および空乏モードトランジスタの数)が大きいほど、回路の入力における電圧値および基準電圧の値はより増大され得る。

【0025】

実施形態によれば、第1の双極子は、たとえば増強モードトランジスタであり得、そのゲートはそのドレインに接続される。したがって、トランジスタは、ダイオードのように構成される。望ましくは、第1の双極子は抵抗器であり、それは、回路内の変動を最良に補償することを可能にする。トランジスタの寸法または抵抗器の値は、原理上は、電圧基準の値に顕著な影響を与えない。しかしながら、これらの構成要素の寸法は、電圧基準回路のエネルギー消費を制限するために適応され得る。

【0026】

実際、空乏モードトランジスタおよび増強モードトランジスタは、本発明を変更することなく、GaNトランジスタまたはMOSトランジスタであり得る。

【0027】

本発明を達成するための方式、ならびに本発明から得られる利点は、添付の図面の支援のもとで、以下の実施形態の説明から明らかになるであろう。

【図面の簡単な説明】

【0028】

【図1】従来技術の電圧基準回路の電気回路図である。

【図2】本発明の第1の実施形態による電圧基準回路の電気回路図である。

【図3】図2の第1の実施形態の代替実施形態による電圧基準回路の電気回路図である。

【図4】本発明の第2の実施形態による電圧基準回路の電気回路図である。

【図5】本発明の第4の実施形態による電圧基準回路の電気回路図である。

【図6】本発明の第3の実施形態による電圧基準回路の電気回路図である。

【図7】本発明の回路および先行技術の回路に対する、温度による基準電圧の推移を比較するグラフである。

【図8】本発明の回路および先行技術の回路に対して、理論的に同等のトランジスタであるが、その固有パラメータは製造公差に起因して異なるトランジスタに対する、供給電圧による基準電圧の推移を比較するグラフである。

【発明を実施するための形態】

【0029】

図2～図6に示されるように、本発明の電圧基準回路は、リーディングトランジスタM1、M11、M21、M31を含み、そのドレインは、電圧源Vccに接続される。電圧源Vccは、望ましくは、0Vと12Vとの間の直流電圧を供給する。しかしながら、この直流電圧は、ターゲット電圧前後の変動を有する可能性がある。一般的に、電圧は、そのターゲット値に対して0.1%から0.5%まで変動する可能性がある。

【0030】

本発明の電圧基準回路はまた、トレーリングトランジスタM2、M14、M26、M36を含む。

【0031】

リーディングトランジスタM1、M11、M21、M31とトレーリングトランジスタM2、M14、M26、M36の2つのトランジスタが、連結四極子10、20、30、40によって互いに接続される。

【0032】

図2および図3の実施形態では、連結四極子10は、2つの短絡に対応する。第1の短絡は、連結四極子10の端子Q1とQ3とを接続し、第2の短絡は、連結四極子10の端子Q2とQ4とを接続する。

【0033】

したがって、リーディングトランジスタM1、M11、M21、M31は、そのソースによって、端子Q2とQ4とを接続する短絡を経由してトレーリングトランジスタM2、M14、M26、M36のドレインに接続される。加えて、トレーリングトランジスタM2、M14、M26、M36のソースは、端子Q1とQ3とを接続する短絡を経由してリーディングトランジスタM1、M11、M21、M31のゲートに接続される。

【0034】

図4の実施形態では、連結四極子20は、上部トランジスタM12と下部トランジスタM13との2つの空乏モードトランジスタM12、M13を直列の状態で含む。上部トランジスタM12のソースは、下部トランジスタM13のドレインと、連結四極子20の第1の端子Q1とに接続される。第1の端子Q1はまた、リーディングトランジスタM11のゲートに接続される。上部トランジスタM12のドレインは、連結四極子20の第2の端子Q2に接続される。第2の端子Q2はまた、リーディングトランジスタM11のソースに接続される。下部トランジスタM13のゲートは、連結四極子20の第3の端子Q3に接続される。第3の端子Q3はまた、トレーリングトランジスタM14のソースに接続される。最後に、上部トランジスタM12のゲートおよび下部トランジスタM13のソースは、連結四極子20の第4の端子Q4に接続され、第4の端子Q4はまた、トレーリングトランジスタM14のドレインに接続される。

【0035】

図5の実施形態では、連結四極子30は、直列に接続された2つの基本四極子QEi、QEi+1から成り、すなわち、第1の基本四極子QEiの第3の端子QEi-3が第2の基本四極子QEi+1の第1の端子QEi+1-1に接続され、第1の基本四極子QEiの第4の端子QEi-4が第2の基本四極子QEi+1の第2の端子QEi+1-2に接続される。各基本四極子QEi、QEi+1は、上部トランジスタM22、M24と下部トランジスタM23、M25との2つの空乏モードトランジスタM22～M26を含む。各上部トランジスタM22、M24のソースは、各下部トランジスタM23、M25のドレインと、各基本四極子QEi、QEi+1の第1の端子QEi-1、QEi+1-1とに接続される。各上部トランジスタM22、M24のドレインは、各基本四極子QEi、QEi+1の第2の端子QEi-2、QEi+1-2に接続され、各下部トランジスタM23、M25のゲートは、各基本四極子QEi、QEi+1の第3の端子QEi-3、QEi+1-3に接続され、各上部トランジスタM22、M24のゲートおよび各下部トランジスタM23、M25のソースは、各基本四極子QEi、QEi+1の第4の端子QEi-4、QEi+1-4に接続される。端子QEi-1、QEi-2はそれぞれ、連結四極子30の端子Q1およびQ2を成し、端子QEi+1-3およびQEi+1-4はそれぞれ、連結四極子30の端子Q3およびQ4を成す。

【0036】

図6の実施形態では、連結四極子40は、n>1であるn個の基本四極子QE1～QEnから成る。各基本四極子は、図5を参照して説明された基本四極子QEi、QEi+1に対する方式と同じ方式で接続された、上部トランジスタM32、M34と下部トランジスタM33、M35との2つの空乏モードトランジスタを含む。基本四極子QE1～QEnは直列に接続され、2つの連続する基本四極子QEi、QEi+1は、基本四極子QEi+1の第1の端子QEi+1-1が基本四極子QEiの第3の端子QEi-3に接続され、かつ基本四極子QEi+1の第2の端子QEi+1-2が基本四極子QEiの第4の端子QEi-4に接続されるように接続される。基本四極子QE1の第1および第2の端子QE1-1、QE1-2は、連結四極子40の第1および第2の端子Q1、Q2を成し、基本四極子QEnの第3および第4の端子QEn-3、QEn-4は、連結四極子40の第3および第4の端子Q3、Q4を成す。

【0037】

リーディングトランジスタおよびトレーリングトランジスタは、空乏モードトランジスタである。それらは、GaNトランジスタまたはMOSトランジスタの範疇に属することができる。

【0038】

トレーリングトランジスタM2、M14、M26、M36は、そのソースによって第1の双極子の端子に接続される。トレーリングトランジスタM2、M14、M26、M36のゲートは、第1の双極子の第2の端子に接続される。たとえば、第1の双極子は、図2および図4～図6に示されるような抵抗器R1、R11、R21、R31であり得るか、または、ダイオードでもあり得る。たとえば、第1の双極子は、ダイオード内に搭載された増強モードトランジスタM4であり、すなわち、図3に示されるように、そのゲートがそのドレインに接続される。

【0039】

第1の双極子の第2の端子は、第2の双極子15、25、35、45と直列に接続される。

【0040】

図2および図3の実施形態では、第2の双極子15は、短絡に対応する。

【0041】

図4の実施形態では、第2の双極子25は増強モードトランジスタM15を含み、そのソースは第2の双極子25の第2の端子に接続され、そのゲートはそのドレインに接続される。そのドレインは、第2の双極子25の第1の端子にも接続される。

【0042】

図5の実施形態では、第2の双極子35は、2つの増強モードトランジスタM27、M28を含む。各トランジスタM27、M28は、そのゲートがそのドレインに接続される。トランジスタM27、M28は直列に接続され、すなわち、第1のトランジスタM27のソースが第2のトランジスタM28のドレインに接続される。したがって、第1のトランジスタM27のドレインは第2の双極子45の第1の端子D1を成し、第2のトランジスタM28のソースは第2の双極子45の第2の端子D2を成す。

【0043】

図6の実施形態では、第2の双極子45は、n個の増強モードトランジスタM37、M38を含む。各トランジスタM37、M38は、そのゲートがそのドレインに接続される。トランジスタM37、M38は直列に接続され、すなわち、2つの連続するトランジスタM37、M38は、一方のソースと他方のドレインとによって接続される。したがって、第1のトランジスタM37のドレインは第2の双極子45の第1の端子D1を成し、最後のトランジスタM38のソースは第2の双極子45の第2の端子D2を成す。

【0044】

第2の双極子15、25、35、45の第2の端子は、非線形構成要素に接続される。実際には、非線形構成要素は、ベーストランジスタM3、M29、M39である。ベーストランジスタM3、M29、M39は、有利には増強モードトランジスタであり、そのゲートはそのドレインに接続される。ベーストランジスタM3、M29、M39は、そのソースによってグランドに接続される。

【0045】

電圧基準値Vrefは、リーディングトランジスタM1、M11、M21、M31のソースにおいて測定される。

【0046】

個別に取り出すと空乏モードトランジスタM1、M2、M11～M14、M21～M26、M31～M36によって形成される回路の上部は、飽和電流より少ない電流がそれを通過するときに電流源として構成される。空乏モードトランジスタM1、M2、M11～M14、M21～M26、M31～M36のゲートとソースとの間で測定される電圧Vgsは、実際には電圧しきい値まで伸び、その電圧しきい値によって、チャネルが所与のトランジスタのドレインとソースとの間に形成される。第1の空乏モードトランジスタM1、M2、M11～M14、M21～M26、M31～M36のドレインとソースとの間で測定される電圧Vdsは、それゆえ一定であり、電流源によって供給される電流は実質的に一定である。

【0047】

回路の目的が、電流基準ではなく電圧基準を取得することであるならば、この回路は、それ自体では十分ではなく、上記で定義された電圧しきい値は、トランジスタ製造方法に応じて最大50%までの変動を受ける可能性がある。

【0048】

増強モードトランジスタM3、M15、M16、M27、M28、M29、M37、M38、M39によって形成される回路の下部は、電圧を効果的に供給するが、これは、そこを通過する電流に応じて変動し得る。

【0049】

したがって、回路の上部の電流源によって供給される電流を制限することによって、回路の下部における電圧変動を制限することが可能である。それゆえ、実質的に一定の電圧基準を取得することを可能にするのは、回路の上部と下部の関連付けである。

【0050】

さらに、空乏モードトランジスタが負のしきい値を有する一方で、増強モードトランジスタは正のしきい値を有する。加えて、増強モードトランジスタのしきい値の絶対値は、空乏モードトランジスタのしきい値の2倍に等しい。したがって、増強モードトランジスタは、回路の下部と上部とが組み合わされるとき、一対の空乏モードトランジスタを補償することを可能にする。これに起因して、トランジスタは、N-チャネル窒化ガリウム(GaN)ベースのトランジスタであること、および回路の上部における空乏モードトランジスタの数は、回路の下部における増強モードトランジスタの数の2倍に等しいことが有利である。

【0051】

たとえば、図2に示される回路では、リーディングトランジスタM1の役割は、グランドにおいて参照される基準電圧Vrefが回路の出力において安定するように、Vccに接続された端子とVrefに接続された端子との間の電圧差を供給することである。このリーディングトランジスタM1は、特に、端子Vrefに接続された電荷に十分な電流レベルを供給するようにサイズが決められる一方で、トレーリングトランジスタM2およびベーストランジスタM3は、リーディングトランジスタM1を制御するのに必要な分極電流およびゲート電圧を調整する(fix)ようにサイズが決められる。実際、この電荷によって消費される電流が基準電圧Vrefの値に及ぼす影響を制限するために、トレーリングトランジスタM2およびベーストランジスタM3のものより大きい活性表面(active surface)を有するリーディングトランジスタM1が、回路の総電気消費を低減するために選択される。

【0052】

トレーリングトランジスタM2を介して調整される分極電流が低減され、第1の双極子を介して、それゆえ図2の場合には抵抗器R1の値によって改善される。実際、分極電流がトランジスタM2の飽和電流より小さい状態で、抵抗器R1の端子における電圧(トランジスタM2のゲート-ソース電圧に対応する)は、空乏モードトランジスタM2のしきいの電圧に近接する。それゆえ、電流は、空乏モードトランジスタM2のしきいの電圧とR1の抵抗値とによって決定される。

【0053】

空乏モードトランジスタM2のしきいの電圧の値および抵抗器R1の値は、製造工程によって誘発される変動および/または動作中の温度変動の影響のもとで変化し、分極電流の変動を生じる。しかしながら、第1の双極子に対する統合された抵抗器R1の使用は、工程変動により一層敏感である増強モードトランジスタの使用に対して、より有利である。したがって、抵抗器R1は、製造工程に起因する変動が、10に近い比の回路の出力における基準電圧Vrefに与える影響を低減することを可能にする。

【0054】

ベーストランジスタM3は、出力電圧をオフセットして、空乏モードトランジスタM1およびM2の工程変動および/または温度変動に起因する変化を補償するように構成される。実際には、このトランジスタM3は、工程変動をより敏感にすることなく、これらの変化を補償するために十分に大きいことが必要である。

【0055】

それゆえ、取得された電圧基準回路は、供給電圧、温度のゆらぎ、およびトランジスタ製造方法の変動にそれほど敏感ではない。本発明の回路の他の有利な特徴は、その回路がわずかなエネルギー、一般的に約3μA～10μAしか消費しないことである。

【0056】

最後に、電圧基準回路は、わずか6%の電圧の変動において最大10Vまでの電荷を管理することができる。

【0057】

本発明の回路と先行技術の回路との間で取得された性能を比較するために、本出願者によって測定が行われた。

【0058】

図7に示されるように、本発明の回路1000に対して、温度が+20℃と+150℃との間で変動するとき、基準電圧Vrefは2.86Vと3.02Vとの間で変動し、0.16Vの変動であることが観察された。

【0059】

先行技術の回路2000に対して、温度が+20℃と+150℃との間で変動するとき、基準電圧Vrefは2.47Vと2.7Vとの間で変動し、本発明の回路より50%大きい0.23Vの変動であることが観察された。

【0060】

したがって、本発明は、事実上、先行技術の回路と比較して、温度による基準電圧Vrefの変動を制限することを可能にする。

【0061】

同様に、図8は、理論的に同一のトランジスタであるが、その固有パラメータは製造公差に起因して異なるトランジスタに対して、基準電圧Vrefの変動を比較している。先行技術の回路2001、2002、2003に対して、供給電圧が4Vより大きい場合、トランジスタ2001および2003に対して測定された基準電圧Vrefは1.4Vから3.6Vまで変動し、それはトランジスタ間で約44%の変動である。本発明の回路1001、1002、1003に対して、基準電圧Vrefは2.8Vと3Vとの間で変動し、それはトランジスタ間で約7%の変動であり、すなわち先行技術の回路に対して1/6である。

【0062】

したがって、本発明は、事実上、トランジスタ製造方法の公差による基準電圧Vrefの変動を制限することを可能にする。

【符号の説明】

【0063】

10 連結四極子
15 第2の双極子
20 連結四極子
25 第2の双極子
30 連結四極子
35 第2の双極子
40 連結四極子
45 第2の双極子
1000 本発明の回路
1001 本発明の回路
1002 本発明の回路
1003 本発明の回路
2000 電圧基準回路
2001 先行技術の回路
2002 先行技術の回路
2003 先行技術の回路
2005 空乏モードトランジスタ
2015 キャパシタ
2020 シリーズの空乏モードトランジスタ
2025 増強モードトランジスタ
2055 増強モードトランジスタ
M1 リーディングトランジスタ
M11 リーディングトランジスタ
M21 リーディングトランジスタ
M31 リーディングトランジスタ
Vcc 電圧源
Vref 電圧基準
Vds 電圧
Vgs 電圧
M2 トレーリングトランジスタ
M14 トレーリングトランジスタ
M26 トレーリングトランジスタ
M36 トレーリングトランジスタ
Q1 端子
Q2 端子
Q3 端子
Q4 端子
D1 第２の双極子の第１の端子
D2 第２の双極子の第１の端子
R1 抵抗器
R11 抵抗器
R21 抵抗器
R31 抵抗器
M22 上部トランジスタ
M23 下部トランジスタ
M24 上部トランジスタ
M25 下部トランジスタ
M34 上部トランジスタ
M35 下部トランジスタ
M4 増強モードトランジスタ
M27 増強モードトランジスタ
M28 増強モードトランジスタ
M3 増強モードトランジスタ、ベーストランジスタ
M15 増強モードトランジスタ
M16 増強モードトランジスタ
M37 増強モードトランジスタ
M38 増強モードトランジスタ
M29 増強モードトランジスタ、ベーストランジスタ
M39 増強モードトランジスタ、ベーストランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【国際調査報告】