知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2024-12-26
(54)【発明の名称】画素駆動回路及びその駆動方法、表示パネル
(51)【国際特許分類】
G09G 3/32 20160101AFI20241219BHJP
G09G 3/20 20060101ALI20241219BHJP
G09F 9/30 20060101ALI20241219BHJP
H01L 33/00 20100101ALI20241219BHJP
【ＦＩ】
G09G3/32 A
G09G3/20 611A
G09G3/20 641A
G09G3/20 641C
G09G3/20 624B
G09G3/20 680G
G09F9/30 338
H01L33/00 J
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024539394
(86)(22)【出願日】2023-05-17
(85)【翻訳文提出日】2024-06-27
(86)【国際出願番号】 CN2023094634
(87)【国際公開番号】W WO2024098709
(87)【国際公開日】2024-05-16
(31)【優先権主張番号】202211401508.3
(32)【優先日】2022-11-09
(33)【優先権主張国・地域又は機関】CN
(81)【指定国・地域】
(71)【出願人】
【識別番号】521141718
【氏名又は名称】恵科股▲分▼有限公司
【氏名又は名称原語表記】ＨＫＣ Ｃｏｒｐｏｒａｔｉｏｎ Ｌｉｍｉｔｅｄ
【住所又は居所原語表記】１Ｆ－３Ｆ， ５Ｆ－７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ １， ７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ ６， Ｈｕｉｋｅ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ， Ｎｏ．１ Ｉｎｄｕｓｔｒｉａｌ ２ｎｄ Ｒｏａｄ， Ｓｈｉｌｏｎｇ Ｃｏｍｍｕｎｉｔｙ， Ｓｈｉｙａｎ Ｓｔｒｅｅｔ， Ｂａｏａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｃｈｉｎａ
(74)【代理人】
【識別番号】110002262
【氏名又は名称】ＴＲＹ国際弁理士法人
(72)【発明者】
【氏名】李 澤尭
(72)【発明者】
【氏名】鄭 浩旋
【テーマコード（参考）】
5C080
5C094
5C380
5F241
【Ｆターム（参考）】
5C080AA07
5C080BB05
5C080DD26
5C080EE29
5C080FF11
5C080JJ01
5C080JJ03
5C080JJ04
5C080JJ07
5C094AA10
5C094BA03
5C094BA23
5C094DB01
5C094DB04
5C094EA04
5C380AA03
5C380AB06
5C380BA01
5C380CC26
5C380CC33
5C380CC37
5C380CC64
5C380CD025
5C380DA06
5C380DA07
5F241AA08
5F241BB07
5F241BC03
5F241BC33
5F241BC44
5F241BC47
(57)【要約】
本出願は、画素駆動回路、その駆動方法及び表示パネルを開示する。ここで、画素駆動回路は、発光素子と、前記発光素子に接続された電源線と、パルス振幅変調ユニットと、パルス振幅変調ユニットと、を含む。パルス振幅変調ユニットは前記発光素子と前記電源線に接続された第１駆動トランジスタを含み、前記第１駆動トランジスタのゲート電極に印加された電圧に応じて、異なる振幅の駆動電流を前記発光素子に供給する。パルス振幅変調ユニットは、前記発光素子と前記振幅変調ユニットに接続された第２駆動トランジスタを含み、前記第２駆動トランジスタのゲート電極に印加された電圧に応じて、前記発光素子の駆動電流の持続時間を制御する。以上の構成により、発光素子を常に高い効率範囲で動作させる。
【特許請求の範囲】
【請求項1】
発光素子と、電源線と、パルス振幅変調ユニットと、パルス幅変調ユニットと、を含む画素駆動回路であって、電前記電源線は前記発光素子に接続され、
前記パルス振幅変調ユニットは前記発光素子と前記電源線とを接続する第１駆動トランジスタを含み、前記第１駆動トランジスタのゲート電極に印加された電圧に基づいて、前記発光素子に異なる振幅の駆動電流が供給され、
前記パルス幅変調ユニットは前記発光素子と前記振幅変調ユニットを接続する第２駆動トランジスタを含み、前記第２駆動トランジスタのゲート電極に印加された電圧に基づいて前記発光素子の駆動電流の持続時間が制御される、画素駆動回路。
【請求項2】
前記第１駆動トランジスタのソース電極は前記電源線に接続され、前記第１駆動トランジスタのドレイン電極は前記第２駆動トランジスタのソース電極に接続され、前記第２駆動トランジスタのドレイン電極は前記発光素子に接続される、請求項１に記載の画素駆動回路。
【請求項3】
前記画素駆動回路はさらに駆動電流検出ユニットを含み、前記駆動電流検出ユニットは前記第１駆動トランジスタのドレイン電極に接続され、前記第１駆動トランジスタの駆動電流を検出することに用いられ、ここで、前記駆動電流検出ユニットは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタのソース電極が前記第１駆動トランジスタのドレイン電極に接続され、前記第１スイッチングトランジスタのドレイン電極が測定配線に接続され、前記第１スイッチングトランジスタのゲート電極が走査制御線に接続される、請求項１に記載の画素駆動回路。
【請求項4】
前記パルス幅変調ユニットはさらに第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１コンデンサ及び第２コンデンサを含み、前記第１コンデンサの第１極板が前記第２駆動トランジスタのゲート電極に接続され、前記第１コンデンサの第２極板が前記電源線に接続され、
前記第１トランジスタのソース電極が第１信号線に接続され、前記第１トランジスタのドレイン電極が前記第２駆動トランジスタのゲート電極に接続され、前記第１トランジスタのゲート電極が第１走査制御線に接続され、
前記第２トランジスタのソース電極は第２信号線に接続され、前記第２トランジスタのドレイン電極は第２駆動トランジスタのゲート電極に接続され、前記第２トランジスタのゲート電極は前記第３トランジスタのドレイン電極及び前記第２コンデンサの第１極板に接続され、
前記第３トランジスタのソース電極は第３信号線に接続され、前記第３トランジスタのドレイン電極は前記第２トランジスタのゲート電極及び第２コンデンサの第１極板に接続され、前記第３トランジスタのゲート電極は第２走査制御線に接続され、前記第４トランジスタのソース電極は制御信号線に接続され、前記第４トランジスタのドレイン電極は前記第２コンデンサの第２極板に接続され、前記第４トランジスタのゲート電極は第３走査制御線に接続される、請求項１に記載の画素駆動回路。
【請求項5】
前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第２駆動トランジスタのゲート電圧を制御するために前記第５トランジスタは前記第１トランジスタと並列に接続され、前記第５トランジスタのソース電極は前記第１信号線に接続され、前記第５トランジスタのドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、前記第５トランジスタのゲート電極は前記第２走査制御線に接続され、それにより前記第２駆動トランジスタのゲート電極の初期電圧を維持する、請求項４に記載の画素駆動回路。
【請求項6】
前記画素駆動回路はさらに制御ユニットを含み、前記制御ユニットは前記発光素子と前記電源線に接続され、前記発光素子のオン／オフを制御することに用いられ、前記制御ユニットは第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極が前記第２駆動トランジスタのドレイン電極に接続され、前記第２スイッチングトランジスタのドレイン電極が前記発光素子に接続され、前記第２スイッチングトランジスタのゲート電極が第４走査制御線に接続される、請求項１に記載の画素駆動回路。
【請求項7】
前記パルス振幅変調ユニットはさらに第６トランジスタと第３コンデンサを含み、前記第６トランジスタのソース電極はデータ線に接続され、前記第６トランジスタのドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３コンデンサの第１極板に接続され、前記第６トランジスタのゲート電極は第１走査制御線に接続され、前記第３コンデンサの第２極板は前記電源線に接続される、請求項１に記載の画素駆動回路。
【請求項8】
前記第１駆動トランジスタと前記第２駆動トランジスタはＮ型トランジスタ及び/又はＰ型トランジスタである、請求項１に記載の画素駆動回路。
【請求項9】
請求項１に記載の前記画素駆動回路の駆動方法であって、前記画素駆動回路のパルス振幅変調ユニットは、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１コンデンサおよび第２コンデンサも含み、前記第１コンデンサの第１極板は前記第２駆動トランジスタのゲート電極に接続され、前記第１コンデンサの第２極板は電源線に接続され、前記第１トランジスタのソース電極が第１信号線に接続され、前記第１トランジスタのドレイン電極が前記第２駆動トランジスタのゲート電極に接続され、前記第１トランジスタのゲート電極は第１走査制御線に接続され、前記第２トランジスタのソース電極は第２信号線に接続され、前記第２トランジスタのドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、前記第２トランジスタのゲート電極は前記第３トランジスタのドレイン電極および前記第２コンデンサの第１極板に接続され、前記第３トランジスタのソース電極は第３信号線に接続され、前記第３トランジスタのドレイン電極は前記第２トランジスタのゲート電極および前記第２コンデンサの第１極板に接続され、前記第３トランジスタのゲート電極は第２走査制御線に接続され、前記第４トランジスタのソース電極が制御信号線に接続され、前記第４トランジスタのドレイン電極が前記第２コンデンサの第２極板に接続され、前記第４トランジスタのゲート電極が第３走査制御線に接続され、
前記画素駆動回路の駆動方法は、
第Ｎ行の前記第１走査制御線が前記第１トランジスタをオンに制御し、前記第１信号線の第１電圧が前記第１トランジスタを介して前記第１コンデンサの第１極板及び前記第２駆動トランジスタのゲート電極に伝送され、且つ前記第１コンデンサによって前記データ電圧を維持し、前記第２駆動トランジスタをオフ状態にさせる第１段階と、
第Ｎ行の前記第２走査制御線が前記第３トランジスタをオンに制御し、前記第３信号線の第３電圧が前記第３トランジスタを介して前記第２トランジスタのゲート電極及び前記第２コンデンサの第１極板に伝送され、前記第２トランジスタをオフに維持させ、同時に、前記第３走査制御線は前記第４トランジスタをオンに制御し、前記制御信号線の第１レベル電圧は前記第４トランジスタを介して前記第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果によって前記第２トランジスタのゲート電極に伝送される第２段階と、
第Ｎ行の前記第３走査制御線が前記第４トランジスタをオンに制御し、前記制御信号線の第２レベル電圧が前記第４トランジスタを介して前記第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果により前記第２トランジスタのゲート電極に伝送され、前記第２トランジスタをオフにさせる第３段階と、
全ての行の前記第３走査制御線は前記第４トランジスタをオンに制御し、前記制御信号線のスイング電圧は前記第４トランジスタを介して前記第２トランジスタのゲート電極に伝送され、それにより前記第２トランジスタをオンに制御し、この時、前記第２信号線の第２電圧は前記第２トランジスタを介して第２駆動トランジスタのゲート電極に伝送され、それにより前記第２駆動トランジスタをオンに制御する第４段階と、
を含む、画素駆動回路の駆動方法。
【請求項10】
前記画素駆動回路の駆動方法は、前記スイング電圧によって前記第２トランジスタの導通時間を制御し、さらに前記第２駆動トランジスタの導通時間を制御し、それにより前記発光素子の発光時間を制御することを含む、請求項９に記載の画素駆動回路の駆動方法。
【請求項11】
前記第２トランジスタがＰ型トランジスタであり、前記スイング電圧が均一に降下する電圧である、請求項９に記載の画素駆動回路の駆動方法。
【請求項12】
前記第２トランジスタがＮ型トランジスタであり、前記スイング電圧が均一に上昇する電圧である、請求項９に記載の画素駆動回路の駆動方法。
【請求項13】
前記発光素子の発光時間が前記スイング電圧のスロープに関連する、請求項１１或は１２に記載の画素駆動回路の駆動方法。
【請求項14】
前記画素駆動回路の前記パルス振幅変調ユニットはさらに第６トランジスタと第３コンデンサを含み、前記第６トランジスタのソース電極はデータ線に接続され、前記第６トランジスタのドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３コンデンサの第１極板に接続され、前記第６トランジスタのゲート電極は第１走査制御線に接続され、前記第３コンデンサの第２極板は前記電源線に接続され、前記第１段階においては、第Ｎ行の前記第１走査制御線も前記第６トランジスタをオンに制御し、前記データ線のデータ電圧は前記第６トランジスタを介して前記第３コンデンサの第１極板及び前記第１駆動トランジスタのゲート電極に伝送され、前記第３コンデンサを介して前記データ電圧を維持し、それにより前記第１駆動トランジスタの駆動電流の振幅設定を実現する、請求項９に記載の画素駆動回路の駆動方法。
【請求項15】
前記画素駆動回路はさらに駆動電流検出ユニットを含み、前記駆動電流検出ユニットは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタのソース電極が前記第１駆動トランジスタのドレイン電極に接続され、前記第１スイッチングトランジスタのドレイン電極が測定配線に接続され、前記第１スイッチングトランジスタのゲート電極が走査制御線に接続され、前記第２段階或いは前記第３段階において、第Ｎ行の前記走査制御線が前記第１スイッチングトランジスタをオンに制御し、第１駆動トランジスタのドレイン電極と前記測定配線との経路を形成させ、第１駆動トランジスタの駆動電流を検出する、請求項９に記載の画素駆動回路の駆動方法。
【請求項16】
前記走査制御線は前記第２走査制御線又は前記第３走査制御線である、請求項１５に記載の画素駆動回路の駆動方法。
【請求項17】
前記前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第５トランジスタのソース電極は前記第１信号線に接続され、前記第５トランジスタのドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、前記第５トランジスタのゲート電極は前記第２走査制御線に接続され、前記第２段階において、第Ｎ行の前記第２走査制御線はさらに前記第５トランジスタをオンに制御し、前記第１信号線の第１電圧は前記第１コンデンサの第１極板及び前記第２駆動トランジスタのゲート電極に伝送され、前記第２駆動トランジスタのゲート電圧が変化しないことを維持する、請求項９に記載の画素駆動回路の駆動方法。
【請求項18】
前記画素駆動回路は、前記発光素子および前記電源線を接続する制御ユニットも含み、前記第４段階において、前記制御ユニットは、前記発光素子および前記電源線が経路を形成するように制御する、請求項９に記載の画素駆動回路の駆動方法。
【請求項19】
前記制御ユニットは第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極は前記第２駆動トランジスタのドレイン電極に接続され、前記第２スイッチングトランジスタのドレイン電極は前記発光素子に接続され、前記第２スイッチングトランジスタのゲート電極は第４走査制御線に接続され、前記第４段階においては、前記第４走査制御線が前記第２スイッチングトランジスタをオンに制御し、それにより前記電源線と前記発光素子との経路を形成して、前記発光素子の発光を実現する、請求項１８に記載の画素駆動回路の駆動方法。
【請求項20】
アレイに配列された複数の画素ユニットを含み、各前記画素ユニットに請求項１～8のいずれか１項に記載の画素駆動回路が設置される、表示パネル。
【発明の詳細な説明】
【技術分野】
【0001】
＜関連出願の相互参照＞
本出願は、２０２２年１１月０９日に提出された２０２２１１４０１５０８．３という出願号である中国特許出願による優先権を請求し、この中国特許出願の全体内容がここに引用することにより本出願に組み込まれる。
本出願は、２０２２年１１月０９日に提出された２０２２１１４０１５０８．３という出願号である中国特許出願による優先権を請求し、この中国特許出願の全体内容がここに引用することにより本出願に組み込まれる。
【0002】
本出願は、表示パネル技術分野に関し、特に、画素駆動回路及びその駆動方法、表示パネルに関する。
【背景技術】
【0003】
無機マイクロ発光ダイオード（Ｍｉｃｒｏ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、 Ｍｉｃｒｏ ＬＥＤ）ディスプレイは現在のディスプレイ研究分野のホットスポットの１つである。
【0004】
ＯＬＥＤディスプレイに比べて、Ｍｉｃｒｏ ＬＥＤは信頼性が高く、消費電力が低く、明るさが高く及び応答速度が速い等の利点を有する。ここで、ＬＥＤ発光を制御するための駆動回路はＭｉｃｒｏ ＬＥＤディスプレイのコア技術内容であり、重要な研究意義を有する。
【0005】
しかし、ＬＥＤの発光効率は駆動電流が異なると大きく変化するため、Ｍｉｃｒｏ ＬＥＤディスプレイの消費電力を低減するために、ＬＥＤを常に高効率範囲で動作させることを維持するように比較的高い電流で動作させる必要がある。
【発明の概要】
【0006】
本出願が主に解決しようとする技術的課題は、発光素子が常に高い効率範囲で動作することを実現するための画素駆動回路及びその駆動方法、表示パネルを提供する。
【0007】
上記技術的問題を解決するために、本出願が採用する第１の技術的解決手段は以下のとおりである。画像駆動回路を提供し、該画像駆動回路は、発光素子と、電源線と、パルス振幅変調ユニットと、パルス幅変調ユニットと、を含む。該電源線は前記発光素子に接続され、該パルス振幅変調ユニットは前記発光素子と前記電源線を接続する第１駆動トランジスタを含み、前記第１駆動トランジスタのゲートに印加される電圧に基づいて、異なる振幅の駆動電流を前記発光素子に供給し、該パルス振幅変調ユニットは前記発光素子と前記振幅変調ユニットを接続する第２駆動トランジスタを含み、前記第２駆動トランジスタのゲートに印加される電圧に基づいて前記発光素子の駆動電流の持続時間は制御される。
【0008】
ここで、前記第１駆動トランジスタのソース電極は前記電源線に接続され、ドレイン電極は前記第２駆動トランジスタのソース電極に接続され、前記第２駆動トランジスタのドレイン電極は前記発光素子に接続される。
【0009】
ここで、前記画素駆動回路は、さらに駆動電流検出ユニットを含み、前記駆動電流検出ユニットは前記第１駆動トランジスタのドレイン電極に接続され、前記第１駆動トランジスタの駆動電流を検出することに用いられ、前記駆動電流検出ユニットは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタのソース電極が前記第１駆動トランジスタのドレイン電極に接続され、ドレイン電極が測定配線に接続され、ゲート電極が走査制御線に接続される。
【0010】
ここで、前記パルス幅変調ユニットはさらに第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１コンデンサ及び第２コンデンサを含み、前記第１コンデンサの第１極板が前記第２駆動トランジスタのゲート電極に接続され、第２極板が電源線に接続され、前記第１トランジスタのソース電極が第１信号線に接続され、ドレイン電極が前記第２駆動トランジスタのゲート電極に接続され、ゲート電極が第１走査制御線に接続され、前記第２トランジスタのソース電極は第２信号線に接続され、ドレイン電極は第２駆動トランジスタのゲート電極に接続され、ゲート電極は前記第３トランジスタのドレイン電極及び前記第２コンデンサの第１極板に接続され、前記第３トランジスタのソース電極は第３信号線に接続され、ドレイン電極は前記第２トランジスタのゲート電極及び第２コンデンサの第１極板に接続され、ゲート電極は第２走査制御線に接続され、前記第４トランジスタのソース電極は制御信号線に接続され、ドレイン電極は前記第２コンデンサの第２極板に接続され、ゲート電極は第３走査制御線に接続される。
【0011】
ここで、前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第２駆動トランジスタのゲート電圧を制御するために前記第５トランジスタは前記第１トランジスタと並列に接続され、前記第２駆動トランジスタのゲートの初期電圧を維持するために、前記第５トランジスタのソース電極は前記第１信号線に接続され、ドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、ゲート電極は前記第２走査制御線に接続される。
【0012】
ここで、前記画素駆動回路はさらに制御ユニットを含み、制御ユニットは前記発光素子と前記電源線に接続され、前記発光素子のオン/オフを制御することに用いられ、前記制御ユニットは第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極が前記第２駆動トランジスタのドレイン電極に接続され、ドレイン電極が前記発光素子に接続され、ゲート電極が第４走査制御線に接続される。
【0013】
ここで、前記パルス振幅変調ユニットはさらに第６トランジスタ及び第３コンデンサを含み、前記第６トランジスタのソース電極はデータ線に接続され、ドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３コンデンサの第１極板に接続され、ゲート電極は第１走査制御線に接続され、第３コンデンサの第２極板は前記電源線に接続される。
【0014】
ここで、前記第１駆動トランジスタと第２駆動トランジスタはＮ型トランジスタ及び/又はＰ型トランジスタである。
【0015】
上記技術的問題を解決するために、本出願が採用する第２の技術的解決手段は以下のとおりである。画素駆動回路の駆動方法を提供し、該画素駆動回路のパルス振幅変調ユニットはさらに第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１コンデンサ及び第２コンデンサを含み、前記第１コンデンサの第１極板が前記第２駆動トランジスタのゲート電極に接続され、第２極板が電源線に接続され、前記第１トランジスタのソース電極が第１信号線に接続され、ドレイン電極が前記第２駆動トランジスタのゲート電極に接続され、ゲート電極が第１走査制御線に接続され、前記第２トランジスタのソース電極は第２信号線に接続され、ドレイン電極は第２駆動トランジスタのゲート電極に接続され、ゲート電極は前記第３トランジスタのドレイン電極及び前記第２コンデンサの第１極板に接続され、前記第３トランジスタのソース電極は第３信号線に接続され、ドレイン電極は前記第２トランジスタのゲート電極及び第２コンデンサの第１極板に接続され、ゲート電極は第２走査制御線に接続され、前記第４トランジスタのソース電極は制御信号線に接続され、ドレイン電極は前記第２コンデンサの第２極板に接続され、ゲート電極は第３走査制御線に接続され、前記画素駆動回路の駆動方法は、第Ｎ行の前記第１走査制御線が第１トランジスタをオンに制御し、前記第１信号線の第１電圧が前記第１トランジスタを介して前記第１コンデンサの第１極板及び前記第２駆動トランジスタのゲート電極に伝送され、且つ前記第１コンデンサを介して維持され第２駆動トランジスタをオフ状態にさせる第１段階と、第Ｎ行の前記第２走査制御線が前記第３トランジスタをオンに制御し、前記第３信号線の第３電圧が前記第３トランジスタを介して前記第２トランジスタのゲート電極及び第２コンデンサの第１極板に伝送され、第２トランジスタをオフに維持させ、同時に、前記第３走査制御線が前記第４のトランジスタをオンに制御し、前記制御信号線の第１レベル電圧が前記第４トランジスタを介して第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果を介し、前記第２トランジスタのゲート電極に伝送される第２段階と、第Ｎ行の前記第３走査制御線が前記第４トランジスタをオンに制御し、前記制御信号線の第２レベル電圧が前記第４トランジスタを介して第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果を介し、前記第２トランジスタのゲート電極に伝達され、前記第２トランジスタをオフにさせる第３段階と、すべての行の前記第３走査制御線が前記第４トランジスタをオンに制御し、前記制御信号線のスイング電圧が前記第４トランジスタを介して前記第２トランジスタのゲート電極に伝送され、前記第２トランジスタをオンに制御し、このとき、前記第２信号線の第２電圧が前記第２トランジスタを介して第２駆動トランジスタのゲート電極に伝達され、第２駆動トランジスタをオンに制御する第４段階と、を含む。
【0016】
ここで、前記画素駆動回路の駆動方法は、前記スイング電圧を介して前記第２トランジスタの導通時間を制御し、さらに前記第２駆動トランジスタの導通時間を制御し、それにより前記発光素子の発光時間を制御することを含む。
【0017】
ここで、前記第２トランジスタはＰ型トランジスタであり、前記スイング電圧は均一に降下する電圧である。
【0018】
ここで、前記第２トランジスタはＮ型トランジスタであり、前記スイング電圧は均一に上昇する電圧である。
【0019】
前記発光素子の発光時間は前記スイング電圧のスロープに関係する。
【0020】
ここで、前記画素駆動回路のパルス振幅変調ユニットは、第６トランジスタおよび第３コンデンサをさらに含み、前記第６トランジスタのソース電極はデータ線に接続され、ドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３のコンデンサの第１極板に接続され、ゲート電極は第１走査制御線に接続され、第３コンデンサの第２極板は前記電源線に接続され、第１段階において、第Ｎ行の前記第１走査制御線はさらに前記第６トランジスタをオンに制御し、前記データ線のデータ電圧は前記第６トランジスタを介して前記第３コンデンサの第１極板と前記第１駆動トランジスタのゲート電極に伝送され、且つ前記第３コンデンサを介して前記データ電圧を維持し、それにより前記第１駆動トランジスタの駆動電流の振幅設定を実現する。
【0021】
ここで、前記画素駆動回路は駆動電流検出ユニットをさらに含み、前記駆動電流検出ユニットは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタのソース電極は前記第１駆動トランジスタのドレイン電極に接続され、ドレイン電極は測定配線に接続され、ゲート電極は走査制御線に接続され、第２段階または第３段階において、第Ｎ行の前記走査制御線はさらに前記第１スイッチングトランジスタをオンに制御し、前記第１駆動トランジスタのドレイン電極と測定配線との経路を形成させ、前記第１駆動トランジスタの駆動電流を検出する。
【0022】
ここで、前記走査制御線は前記第２走査制御線又は前記第３走査制御線である。
【0023】
ここで、前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第５トランジスタのソース電極は前記第１信号線に接続され、ドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、ゲート電極は前記第２走査制御線に接続され、第２段階において、第Ｎ行の前記第２走査制御線はさらに前記第５トランジスタをオンに制御し、前記第１信号線の第１電圧が前記第１コンデンサの第１極板と前記第２駆動トランジスタのゲート電極に伝送され、前記第２駆動トランジスタのゲート電極の電圧が変化しないことを維持する。
【0024】
ここで、前記画素駆動回路は、さらに前記発光素子および前記電源線の制御ユニットを含み、第４段階において、前記制御ユニットは、前記発光素子および前記電源線が経路を形成するように制御する。
【0025】
ここで、前記制御ユニットはさらに第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極は前記第２駆動トランジスタのドレイン電極に接続され、ドレイン電極は前記発光素子に接続され、ゲート電極は第４走査制御線に接続され、第４段階において、前記第４走査制御線が前記第２スイッチングトランジスタをオンに制御し、それにより前記電源線と前記発光素子との経路を形成し、前記発光素子の発光を実現する。
【0026】
上記技術的問題を解決するために、本出願が採用する第３の技術的解決手段は以下のとおりである。表示パネルを提供し、該表示パネルはアレイ状に配置された複数の画素ユニットを含み、各前記画素ユニットには、前記第１技術的解決手段のいずれかの実施形態に説明された画素駆動回路が設けられる。
【0027】
本出願の有益な効果は、従来の技術とは異なり、本出願は画素駆動回路、その駆動方法及び表示パネルを提供する。ランジスタおよび制御線を介して、パルス振幅変調ユニットの第１駆動トランジスタのゲート電圧を制御することによって発光素子の駆動電流を変調し、パルス幅変調ユニットの第２駆動トランジスタのゲート電圧を制御することによって、発光素子の発光時間を変調する。本出願は２つのＴＦＴのゲート電圧をそれぞれ制御することによってＰＷＭ変調とＰＡＭ変調を実現し、それにより発光素子を常に高効率範囲で動作させ、階調カットをカットすることを容易に実現することができる。
【図面の簡単な説明】
【0028】
本出願の実施形態における技術的解決策をより明確に説明するために、以下では、実施形態の説明において使用する必要がある図面を簡単に説明する。明らかに、以下の説明における図面は、本出願のいくつかの実施形態にすぎない。当業者にとって創造的な努力なしにこれらの図面から他の図面を得ることができる。
【図1】本出願の画像駆動回路の一実施形態のフレームワーク構造模式図である。
【図2】本出願の画像画素回路の第１の具体的な実施形態の構造模式図である。
【図3】本出願の画素駆動回路の駆動方法の第一実施形態の駆動信号タイミング図である。
【図4】本出願の第一画素駆動回路の駆動方法の第１段階の等価回路図である。
【図5】本出願の第一画素駆動回路の駆動方法の第２段階の等価回路図である。
【図6】本出願の第一画素駆動回路の駆動方法の第３段階の等価回路図である。
【図7】本出願の第一画素駆動回路の駆動方法の第４段階の等価回路図である。
【図8】本出願の画素駆動回路の第２の具体的な実施形態の概略構造図である。
【図9】本出願の第二画素駆動回路の駆動方法の第２段階の等価回路図である。
【図10】本出願の表示パネルの一実施形態の概略構造図である。
【発明を実施するための形態】
【0029】
以下、本出願の実施形態の図面を参照しながら本出願の実施形態の技術方案を明確且つ完全に説明する。理解されるように、記載された実施形態は、本出願の実施形態の一部にすぎず、それらのすべてではない。本出願の実施形態に基づいて、当業者が進歩性のある労働を必要とせずに取得するすべての他の実施形態は、いずれも本出願の保護範囲に属する。
【0030】
本出願の実施形態で使用された用語は、特定の実施形態を説明する目的のみのためのものであり、本出願を限定することを意図するものではない。本出願の実施形態およびの特許請求の範囲に使用される単数形「一つ」、「前記」および「該」はまた、他の意味が明確に示されていない限り、複数形も含むことを意図している。「複数種類」とは、通常、少なくとも２種類を含むが、少なくとも１種類を含む場合を排除するものではない。
【0031】
本明細書で使用された用語「および/または」は、関連するオブジェクトの関連付けを説明するためのものに過ぎず、3つの関係が存在することができる。例えば、Ａおよび/またはＢは、Ａが単独で存在すること、ＡとＢが同時に存在すること、およびＢが単独で存在することを意味する。また、本明細書における文字「／」とは、一般的には前後関連オブジェクトが「または」関係であることを意味する。本出願の明細書および特許請求の範囲、ならびに上記の図面における「第１」、「第２」などの用語は、類似の物体を区別するために使用され、必ずしも特定の順序または前後順序を説明するために使用されるわけではない。
【0032】
本明細書における用語「含む」、「有する」及びそれらの任意の変形は、非排他的包含をカバーすることを意図している。それにより、一連要素のプロセス、方法、製品又は装置はそれらの要素を含むだけでなく、さらに明確に列挙されていない他の要素も含み、又はこういうプロセス、方法、物品、または装置に固有の要素も含む。さらなる制限なしに、「～を含む」という用語によって制限される要素は、記載された要素を含むプロセス、方法、物品、または装置に同一要素が存在することを排除するものではない。
【0033】
本明細書に言及した「実施形態」とは、実施形態を参照して説明した特定の特徴、構造又は特性が本出願の少なくとも１つの実施形態に含まれてもよいことを意味する。明細書の各箇所に該連語が出現することは必ずしもいずれもが同じ実施形態を指すとは限らず、他の実施形態と相互排他的な独立した又は代替の実施形態でもない。当業者であれば明示的及び暗示的に理解されるように、本明細書に説明される実施形態は他の実施形態と組み合わせられることができる。
【0034】
本出願は画素駆動回路を提供し、具体的に図１を参照し、図１は本出願の画素駆動回路の一実施形態のフレームワーク構造模式図である。図１に示すように、画素駆動回路は、発光素子、電源線、パルス振幅変調ユニット（ＰＡＭ）及びパルス幅変調ユニット（ＰＷＭ）を有する。
【0035】
ここで、電源線は高電位電源線ＶＤＤと低電位電源線ＶＳＳとを含む。電源は高電位電源線ＶＤＤを介して発光素子を流れて低電位電源線ＶＳＳに流れる。ここで、低電位電源線ＶＳＳは接地されていてもよく、ここでは限定されない。本実施形態では、電源線とは高電位電源線ＶＤＤを指す。
【0036】
本実施形態において、電源線と発光素子はパルス振幅変調ユニット及びパルス幅変調ユニットによって接続されており、パルス振幅変調ユニットによって発光素子の駆動電流が調整され、パルス幅変調ユニットによって発光素子の発光時間が調整される。
【0037】
具体的には、パルス振幅変調ユニットは第１駆動トランジスタを含み、第１駆動トランジスタのソース電極は高電位電源線に接続され、ドレイン電極は発光素子に接続され、第１駆動トランジスタのゲートに印加される電圧に基づいて発光素子に異なる振幅の駆動電流に供給され、即ち第１駆動トランジスタのゲート電圧を制御することによって第１の駆動トランジスタのソース電流／ドレインに流れる電流の大きさが制御される。ここで、駆動電流は以下の式（１）で示し、ＶＧＳは第１駆動トランジスタのゲートソース電圧（ｇａｔｅ ｓｏｕｒｃｅ ｖｏｌｔａｇｅ）であり、Ｖｔｈは第１駆動トランジスタがオンする閾値電圧である。ここで、駆動電流は発光素子に流れる駆動電流であり、駆動電流は発光素子の発光輝度に関係する。
【0038】
【0039】
パルス幅変調ユニットは第２駆動トランジスタを含み、パルス振幅変調ユニット及び発光素子を接続するために、第２駆動トランジスタのソース電極は第１駆動トランジスタのドレイン電極に接続され、ドレイン電極は発光素子に接続される。パルス幅変調ユニットは、第２駆動トランジスタのゲートに印加される電圧を調整することによって第２駆動トランジスタの導通時間を制御し、それによって発光素子に流れる駆動電流の持続時間、すなわち発光素子の発光時間を制御する。本実施形態では、パルス幅変調ユニットとパルス振幅変調ユニットとが直列に接続されている。
【0040】
他の実施形態において、パルス振幅変調ユニット及びパルス幅変調ユニットはさらに順序を逆にすることができ、ここでは限定されない。
【0041】
本実施形態の有益な効果は以下のとおりである。発光素子の駆動電流及び発光時間がそれぞれ第１駆動トランジスタ及び第２駆動トランジスタによって制御され、第１トランジスタ及び第２トランジスタのゲート電圧をそれぞれ制御することによって発光素子の駆動電流及び発光時間を制御することができ、それにより制御及び調整が便利である。第１トランジスタと第２トランジスタのゲート電圧をそれぞれ制御することにより、発光素子の駆動電流と発光時間を制御することができ、制御及び調整が便利である。
【0042】
本出願はさらに第１画素駆動回路の具体的回路構成を提供し、具体的には図２を参照する。図２は本出願の画素駆動回路の第１の具体的な実施形態の構造模式図である。図２に示すように、具体的には、パルス幅変調ユニット（ＰＷＭ）はさらに第１トランジスタＴ８、第２トランジスタＴ７、第３トランジスタＴ６、第４トランジスタＴ５及び第１コンデンサＣ２及び第２コンデンサＣ３を含む。
【0043】
ここで、第１コンデンサＣ２の第１極板は第２駆動トランジスタＴ４のゲート電極に接続され、第１コンデンサＣ２の第２極板は高電位電源線ＶＤＤに接続される。
【0044】
第１トランジスタＴ８のソース電極は第１信号線ｇｈ１に接続され、第１トランジスタＴ８のドレイン電極は第２駆動トランジスタＴ４のゲート電極及び第１コンデンサＣ２の第１極板に接続され、第１トランジスタＴ８のゲート電極は第１走査制御線ｓｃａｎ１に接続される。第１トランジスタＴ８は第２駆動トランジスタＴ４のゲート電極に第１電圧ｇｈ１を充電し、第１電圧ｇｈ１は第１コンデンサＣ２の第１極板を介して維持される。ここで、第１電圧ｇｈ１は第２駆動トランジスタＴ４を導通させないようにする。
【0045】
第２トランジスタＴ７のソース電極は第２信号線ｇｌに接続され、第２トランジスタＴ７のドレイン電極は第２駆動トランジスタＴ４のゲート電極に接続され、第２トランジスタＴ７のゲートは第３トランジスタＴ６のドレイン電極及び第２コンデンサＣ３の第１極板に接続される。
【0046】
第３トランジスタＴ６のソース電極は第３信号線ｇｈ２に接続され、第３トランジスタＴ６のドレイン電極は第２トランジスタＴ７のゲート電極に接続され、第３トランジスタＴ６のゲート電極は第２走査制御線ｓｃａｎ２及び第２コンデンサＣ３の第１極板に接続される。
【0047】
第４トランジスタＴ５のソース電極は制御信号線ａに接続され、第４トランジスタＴ５のドレイン電極は第２コンデンサＣ３の第２極板に接続され、第４トランジスタＴ５のゲート電極は第３走査制御線ｓｃａｎ３に接続される。第３トランジスタＴ６と第４トランジスタＴ５によって、第２トランジスタＴ７のゲート電圧が共同して調整される。
【0048】
本実施形態において、第１トランジスタＴ８を介して第２駆動トランジスタＴ４のゲート電極に初期電圧を印加し、それにより第２駆動トランジスタＴ４が導通されないことを保証し、さらに第２トランジスタＴ７のゲート電圧を制御することによって第２トランジスタＴ７の導通を制御し、それにより第２トランジスタＴ７を介して第２駆動トランジスタＴ４のゲート電極に導通電圧を印加し、第２駆動トランジスタＴ４を導通させ、且つ第２駆動トランジスタＴ４の導通時間を制御することによって、発光素子ＬＥＤの発光時間を制御できる。
【0049】
一の具体的な実施形態において、第２トランジスタＴ７のゲート電圧が変調されるときに第２トランジスタＴ７が誤ってオンになることによって引き起こされる第２駆動トランジスタＴ４のゲート電圧の変化を防止するために、第２トランジスタＴ４のゲート電極が１つの第５トランジスタＴ９と直列に接続される。第５トランジスタＴ９は、充電中に第２駆動トランジスタのゲート電圧を制御するために第１トランジスタＴ８と並列に接続される。
【0050】
他の実施形態において、第３トランジスタＴ６と第４トランジスタＴ５の電圧変化は必ずしも第２トランジスタＴ７をオンにすることができず、ただしある程度の確率があり、これにより、第５トランジスタＴ９が設置されなくてもよい。
【0051】
さらに、本具体的な実施形態において、充電プロセス中に第２駆動トランジスタＴ４がオンになって発光素子ＬＥＤを発光させるのを防ぐために、発光素子と電源線との間に制御ユニットが設けられ、発光素子と電源線の間のオン又はオフを制御するに用いられる。ここで、制御ユニットは、電源線と発光素子との間の任意の位置に接続されることができる。本実施形態においては、制御ユニットは、パルス幅変調ユニットと発光素子ＬＥＤとの間に接続される。他の実施形態においては、制御ユニットは、パルス振幅変調ユニットとパルス幅変調ユニットとの間に接続されることもできるが、ここでは限定されない。
【0052】
本具体的な実施形態においては、制御ユニットは１つの第２スイッチングトランジスタＴ１０を含み、第２スイッチングトランジスタＴ１０のソース電極は第２駆動トランジスタＴ４のドレイン電極に接続され、第２スイッチングトランジスタＴ１０のドレイン電極は発光素子ＬＥＤに接続され、第２スイッチングトランジスタＴ１０のゲート電極は第４走査制御線ＥＭに接続される。本実施形態においては、発光素子の経路が第２スイッチングトランジスタＴ１０によって制御されるため、第２駆動トランジスタＴ４が非発光段階でオンになっても発光素子が発光しない。本実施形態においては、第５トランジスタＴ９を省略することができ、図２に示すように、第５トランジスタＴ９は点線で示される。本具体的な実施形態において、制御ユニットは発光素子ＬＥＤが意外的にオンすることを回避するだけでなく、発光素子ＬＥＤのオフを制御することもできる。
【0053】
本実施形態において、パルス振幅変調ユニットは第１駆動トランジスタＴ２、第６トランジスタＴ１及び第３コンデンサＣ１を含む。具体的には、第６トランジスタＴ１のソース電極はデータ線ｄａｔａに接続され、第６トランジスタＴ１のドレイン電極は第１駆動トランジスタＴ２のゲート電極に接続され、且つ第３コンデンサＣ１の第１極板に接続され、第６トランジスタＴ１のゲート電極は第１走査制御線ｓｃａｎ１に接続される。第６トランジスタＴ１は第１駆動トランジスタＴ２にデータ電圧を印加して第１駆動トランジスタＴ２をオンにし、且つ第３コンデンサＣ１を介して該データ電圧を維持し、第１駆動トランジスタＴ２をずっとオンの状態にさせる。データ電圧の大きさを制御することによって第１駆動トランジスタＴ２のゲート電圧を制御し、それにより駆動電流を制御する。
【0054】
本実施形態において、パルス振幅変調ユニットはデータ線ｄａｔａを介して第１駆動トランジスタＴ２のゲート電圧を直接に補償する。他の実施形態において、パルス振幅変調ユニットはさらに他の内部補償構造によって補償することもでき、ここでは詳細な説明を省略する。
【0055】
本実施形態において、画素駆動回路はさらに駆動電流検出ユニットを含み、駆動電流検出ユニットはパルス振幅変調ユニットとパルス幅変調ユニットとの間に設置され、パルス幅変調ユニットの第２駆動トランジスタが導通されていない時にパルス振幅変調ユニットの駆動電流を検出する。具体的には、駆動電流検出ユニットの一端がパルス振幅変調ユニットの第１駆動トランジスタのドレイン電極に接続され、駆動電流検出ユニットの他端が測定配線によってデータ線ｄａｔａに接続され、それにより第１駆動トランジスタの駆動電流を検出し、続いてデータ線ｄａｔａを補償して、それにより駆動電流の振幅制御を実現する。
【0056】
具体的には、駆動電流検出ユニットは第１スイッチングトランジスタＴ３を含み、第１スイッチングトランジスタＴ３のソース電極は第１駆動トランジスタＴ２のドレイン電極に接続され、第１スイッチングトランジスタＴ３のドレイン電極は測定配線ｄｅｔｅｃｔに接続され、第１スイッチングトランジスタＴ３のゲート電極は走査制御線に接続され、走査制御線は第１スイッチングトランジスタＴ３の導通を制御する。本実施形態において、走査制御線は第２走査制御線ｓｃａｎ２であり、第２段階で第１スイッチングトランジスタＴ３をオンに制御し、それにより駆動電流の測定を実現する。ここで、測定配線ｄｅｔｅｃｔはタイミングコントローラに接続され、それにより後続段階でのデータ線ｄａｔａを補償することを容易にする。第１スイッチングトランジスタＴ３と第３トランジスタＴ６は１つの第２走査制御線ｓｃａｎ２を共有するため、駆動電流の検出を実現できるだけでなく、配線の増加を回避することができる。他の実施形態においては、走査制御線は第３走査制御線ｓｃａｎ３であり、ここでは限定されない。
【0057】
本実施形態において、画素駆動回路におけるＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０はいずれも低電位導通のＰ型トランジスタである。他の実施形態において、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０はいずれも高電位導通のＮ型トランジスタであってもよく、トランジスタの一部がＰ型トランジスタであり、トランジスタの一部がＮ型トランジスタであるハイブリッド駆動回路であってもよく、ここでは限定されない。
【0058】
以下において、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０がいずれも低電位導通のＰ型トランジスタを例に挙げて駆動方式を説明する。
【0059】
本出願は第１実施形態の画素駆動トランジスタの構造に基づいて第１種の駆動方法を提供し、具体的には図３を参照し、図３は本出願の画素駆動回路の駆動方法の第１実施形態の駆動信号タイミング図である。図３に示すように、画素駆動回路の駆動方法は第１段階、第２段階、第３段階及び第４段階を含む。ここで、第１段階、第２段階及び第３段階はデータ書き込み段階であり、行ごとに書き込みが行われるが、他の実施形態において、列ごとに書き込みが行われるが、ここでは限定されない。第４段階は全ての行の発光段階であり、すべての行の画素のデータ書き込みが完了した後に第４段階に入る。
【0060】
第１段階において、第Ｎ行の第１走査制御線は第６トランジスタＴ１及び第１トランジスタＴ８をオンに制御し、データ線ｄａｔａのデータ電圧Ｖｄａｔａは第６トランジスタＴ１を介して第３コンデンサＣ１の第１極板及び第１駆動トランジスタＴ２のゲート電極に伝送され、且つ第３コンデンサＣ１によって該データ電圧Ｖｄａｔａを維持し、第１駆動トランジスタＴ２の駆動電流の振幅設定を実現する。同時に第１信号線ｇｈlの第１電圧Ｖｇｈ１は第１トランジスタＴ８を介して第２駆動トランジスタＴ４のゲート電極及び第１コンデンサＣ２の第１極板に伝送され、且つ第１コンデンサＣ２によって該第１電圧Ｖｇｈ１を維持し、それにより第２駆動トランジスタＴ４をオフ状態に維持する。ここで、第１電圧Ｖｇｈ１は正電圧であるべきであり、それによりローレベルで導通された第２駆動トランジスタＴ４が導通されない。明らかに、第２駆動トランジスタＴ４が負電圧である場合、第１電圧Ｖｇｈ１は負電圧であるべきであり、ここでは限定されない。第１電圧Ｖｇｈ１は第２駆動トランジスタＴ４を導通させない電圧である。
【0061】
具体的には、さらに図４を参照し、図４は本出願の画素駆動回路の第１駆動方法の第１段階における等価回路図である。図４に示すように、第１段階において、第６トランジスタＴ１がオンになり、第１トランジスタＴ８がオンになり、Ａ点の電圧がＶｄａｔａであり、且つ第３コンデンサＣ１によって維持される。Ｃ点の電圧がＶｇｈ１であり、且つ第１コンデンサＣ２によって維持される。このとき、発光素子ＬＥＤは発光しない。
【0062】
第２段階において、第Ｎ行の第２走査制御線ｓｃａｎ２が第３トランジスタＴ６をオンに制御し、第３信号線ｇｈ２の第３電圧Ｖｇｈ２が第３トランジスタＴ６を介して第２トランジスタＴ７のゲート電極及び第２コンデンサＣ３の第１極板に伝送され、第２コンデンサＣ３によって第２トランジスタＴ７のオフを維持する。同時に、第３走査制御線ｓｃａｎ３は第４トランジスタＴ５をオンに制御し、制御信号線ａの第１レベル電圧Ｖａは第４トランジスタを介して第２コンデンサＣ３の第２極板に書き込まれ、且つ第２コンデンサＣ３のカップリング効果により第２トランジスタＴ７のゲート電極に伝送される。ここで、第１レベル電圧Ｖａは負電圧であり、即ち－Ｖａである。
【0063】
具体的には、図５に示すように、図５は本出願の画素駆動回路の第１駆動方法の第２段階における等価回路図である。図５に示すように、第２走査制御線ｓｃａｎ２と第３走査制御線ｓｃａｎ３にそれぞれローレベル電圧を印加し、第３トランジスタＴ６と第４トランジスタＴ５が導通されるように制御する。第３信号線ｇｈ２の第３電圧Ｖｇｈ２は第３トランジスタＴ６を介して第２トランジスタＴ７のゲート電極に伝送され、この時、Ｅ点の電圧はＶｇｈ２である。同時に、第４トランジスタＴ５がオンし、第４トランジスタＴ５がオンした瞬間に、Ｅ点の電圧が第２コンデンサＣ３を介してＶｇｈ２－Ｖａに結合される。第３のトランジスタＴ６がオンになると、Ｅ点の電圧がＶｇｈ２に急速に戻る。ここで、Ｖｇｈ２は第２トランジスタＴ６をオフ状態にする電圧である。本実施形態において、第３電圧Ｖｇｈ２は正電圧であり、第１レベル電圧Ｖａは負電圧である。
【0064】
Ｖｇｈ２－Ｖａが0未満である可能性があるので、Ｐ型の第２のトランジスタＴ７が予想外にオンし、それにより第２の駆動トランジスタＴ４がオンになり、発光素子ＬＥＤが発光する可能性がある。本実施形態において、第２の駆動トランジスタＴ４と発光素子ＬＥＤとの間に第２スイッチングトランジスタＴ１０を設けることにより、電源線ＶＤＤと発光素子ＬＥＤとが導通されないことを制御する。他の実施形態において、第２駆動トランジスタＴ４のゲート電極に補償用の第５トランジスタＴ９を設置することにより、第２駆動トランジスタＴ４のゲート電圧を非導通電圧に維持し、第２駆動トランジスタＴ４の導通を回避する。
【0065】
他の実施形態において、Ｖｇｈ２－Ｖａが０以上になるように第１レベル電圧Ｖａを制御することもでき、これにより、第２トランジスタＴ７がオフになり、第２駆動トランジスタＴ４がオフになるように制御され、これはここに限定されない。
【0066】
本実施形態において、第２駆動トランジスタＴ４がオンしても第２スイッチングトランジスタＴ１０がオフ状態にあるので、発光素子ＬＥＤが発光しない。仮に、第２トランジスタＴ７が予想通りにオンにならない（予想外にオンになる）と、Ｃ点の電圧が変化し、すなわち発光段階を開始する前にＣ点の初期電圧がＶｇｈ１からＶｇｌに変化するのではなく、未知電圧からＶｇｌに変わる。しかし本実施形態において、図３に示すように、第２トランジスタＴ７がＶｇｈ２－Ｖａ電圧で導通されなく、発光する前にＣ点の初期電圧が変化しない。
【0067】
本実施形態において、第２段階で第１スイッチングトランジスタＴ３をオンに制御することによって駆動電流を測定することができる。他の実施形態において、第３段階において第１スイッチングトランジスタＴ３の導通を制御することによって駆動電流を測定することができ、ここでは限定されない。具体的には、走査制御線は第２走査制御線ｓｃａｎ２又は第３走査制御線ｓｃａｎ３であり、他の実施形態において、走査制御線は別個の制御信号線であってもよい。第２段階において、第Ｎ行の走査制御線は第１スイッチングトランジスタＴ３をオンに制御し、第１駆動トランジスタＴ２のドレイン電極と測定配線ｄｅｔｅｃｔとが経路を形成し、それにより測定配線ｄｅｔｅｃｔによって第１駆動トランジスタＴ２の駆動電流を測定する。
【0068】
第３段階において、第Ｎ行の第３走査制御線ｓｃａｎ３が第４トランジスタＴ５の導通を制御し、制御信号線ａの第２レベル電圧Ｖａ０＝０Ｖが第４トランジスタを介して第２コンデンサＣ３の第２極板に書き込まれ、且つ第２コンデンサＣ３のカップリング効果によって第２トランジスタＴ７のゲート電極に伝送され、それにより第２トランジスタＴ７をオフにする。
【0069】
具体的に図６に示すとおり、図６は本出願の画素駆動回路の第１駆動方法が第３段階の等価回路図であり、図６に示すように、第４トランジスタＴ５がオンになり、他のトランジスタがオフになり、即ち第３トランジスタＴ６がオフになり、この時、Ｅ点の電圧がＶｇｈ２に維持される。第３段階の終わりに近くとき、制御信号線ａは第２レベル電圧を入力し、ここで、第２レベル電位は初期電位Ｖａ０であり、本実施形態では第２レベル電位は０電位である。このとき、制御信号線ａの電圧は－Ｖａから０に変化し、容量結合効果によりＥ点の電圧はＶｇｈ２＋Ｖａまで変化し、次に第４トランジスタＴ５をオフにする。他の実施形態において、第２レベル電位Ｖａ０は０電位でなくてもよいが、第１レベル電圧Ｖａと第２レベル電圧Ｖａ０との差がＶａであることを保証する必要があり、それにより第２トランジスタＴ７のゲート電圧(Ｅ点電圧)をＶｇｈ２＋Ｖａに変化させる。
【0070】
ここで、第３段階において、図3に示すように、制御信号線ａの信号変化幅は第３走査制御線ｓｃａｎ３の幅より小さい。すなわち、制御信号線ａの電圧が低電位から高電位に変化する瞬間は第３走査制御線ｓｃａｎ３が低電位から高電位に変化する瞬間より早く、それによりＥ点の電位がＶｇｈからＶｇｈ＋Ｖａに変化する。さらに、第２段階において、制御信号線aの電圧が高電位から低電位に変化する瞬間は第３走査制御線ｓｃａｎ３が高電位から低電位に変化する瞬間より遅く、Eの電位がＶｇｈ２からＶｇｈ２－Ｖａに変化してさらにＶｇｈ２となる。第２段階において、制御信号線ａと第３走査制御線ｓｃａｎ３も同時に変化することができ、ここでは限定されない。
【0071】
第４段階においては、全ての行の第３走査制御線ｓｃａｎ３が第４トランジスタＴ５をオンに制御し、制御信号線ａのスイング電圧Ｖｓｗｅｅｐが第４トランジスタＴ５を介して第２トランジスタＴ７のゲート電極に伝達され、それにより第２トランジスタＴ７の導通を制御し、この時、第２信号線Ｖｇｌの第２電圧が第２トランジスタＴ７を介して第２駆動トランジスタＴ４のゲート電極に伝送され、第２駆動トランジスタＴ４の導通を制御する。
【0072】
本実施形態において、第４段階において、第４走査制御線ＥＭが第２スイッチングトランジスタＴ１０をオンに制御することにより、発光素子ＬＥＤと電源線ＶＤＤとが経路を形成する。
【0073】
具体的には、図７を参照し、図７は本出願の画素駆動回路の第１駆動方法の第４段階における等価回路図である。図７に示すように、第３走査制御線ｓｃａｎ３は第４トランジスタＴ５をオンに制御し、制御信号線ａのスイング電圧Ｖｓｗｅｅｐは第２トランジスタＴ７をオンに制御し、第２信号線ｇｌの第２電圧Ｖｇlは第２駆動トランジスタＴ４をオンに制御する。第１駆動トランジスタＴ２は第３コンデンサＣ１の作用で常にオン状態にある。第４走査制御線ＥＭは、第２スイッチングトランジスタＴ１０をオンに制御する。第１駆動トランジスタＴ２と第２駆動トランジスタＴ４及び第２スイッチングトランジスタＴ１０がオンになって、それにより高電位電源線ＶＤＤが低電位電源線ＶＳＳに流れ、発光素子ＬＥＤに流れて発光素子をＬＥＤ発光させる。
【0074】
ここで、スイング電圧Ｖｓｗｅｅｐは均一な上昇電圧又は均一な降下電圧であり、スイング電圧Ｖｓｗｅｅｐが一定の値までに上昇又は下降する時に、第２トランジスタＴ７のオン電圧(Ｖｔｈ)に達し、且つ第２コンデンサＣ３によって維持され、それにより第２トランジスタＴ７がずっとオン状態になり、且つ第２駆動トランジスタＴ４がオンに制御され、発光素子ＬＥＤを発光させる。スイング電圧Ｖｓｗｅｅｐが－Ｖａ電位に戻ると、Ｅ点の電位がＶｇｈ２に戻り、第２トランジスタＴ７がオフになる。このとき、第２駆動トランジスタＴ４は第２電圧Ｖｇｌでオン状態となるため、発光素子ＬＥＤが発光しないように制御するには、第２スイッチングトランジスタＴ１０をオフに制御する必要がある。本実形態において、発光が終了した後に、次の第１トランジスタＴ８がオンになるまでＣ点の電圧は常にＶｇlに維持され、その後Ｖｇｈ１になる。ここで、Ｖｇｈ１は0又は正の値であってもよい。
【0075】
第４段階において、第３走査制御線ｓｃａｎ３が低電位電圧にあり、第４トランジスタＴ５がずっとオン状態にあり、それによりスイング電圧Ｖｓｗｅｅｐが第２トランジスタＴ７のゲート電極に入力される。
【0076】
本実施形態において、第２スイッチングトランジスタＴ１０がなければ、第２駆動トランジスタＴ４は第２電圧Ｖｇlで常にオン状態にあり、発光素子ＬＥＤを常に発光状態にすることができ、それによって幅を変調する目的を達成することができない。他の実施形態においては、第２スイッチングトランジスタＴ１０はまた、第２駆動トランジスタＴ４のゲート電極と第２トランジスタＴ７のドレイン電極との間に配置されてもよい。
【0077】
本実施形態において、第２トランジスタＴ７はＰ型トランジスタであり、スイング電圧Ｖｓｗｅｅｐは均一に降下する電圧である。スイング電圧Ｖｓｗｅｅｐはコンデンサを介してE点に結合され、Ｅ点の電圧が均一に低下され、Ｅ点でのコリメーションが第２トランジスタＴ７のオン電圧(すなわち閾値電圧Ｖｔｈ)に達すると、第２信号線の第２電圧ＶｇlがＣ点に書き込まれ、それにより第２駆動トランジスタＴ４がオンになり、この時、ＶＤＤからＶＳＳへの回路がオンになり、ＬＥＤが発光する。Ｖｓｗｅｅｐが均一に降下するスロープがＫであり、発光段階の総時間がＴ０であると仮定すると、発光時間はＴ０－(Ｖｇｈ２＋Ｖａ－Ｖｔｈ)／Ｋである。ここで、発光時間はＫに関連するだけでなく、Ｖａ電圧にも関連する。
【0078】
一の具体的な実施形態において、制御信号線ａを介してＶａ電圧を補償することもできる。第１駆動トランジスタＴ２と第２トランジスタＴ７は同一の画素に位置するため、第１駆動トランジスタＴ２と第２トランジスタＴ７の閾値電圧Ｖｔｈは同程度にドリフトすると考えられる。第２段階において、駆動電流検出ユニットがデータ線ｄａｔａを補償する時に、Ｖａ電圧を補償することもでき、それによりパルス幅変調が実現される。
【0079】
他の実施形態において、第２トランジスタＴ７がＰ型トランジスタである場合、スイング電圧Ｖｓｗｅｅｐは均一に上昇する電圧であり、発光素子ＬＥＤの発光時間は同様にスイング電圧Ｖｓｗｅｅｐのスロープに関連し、分析プロセスは、上記実施形態を参照し、ここでは詳細な説明を省略する。
【0080】
第１実施形態の有益な効果は以下のとおりである。第１駆動トランジスタ及び第２駆動トランジスタのゲート電圧を制御することによって画素における発光素子ＬＥＤの駆動電流及び発光時間をそれぞれ調整する。駆動電流検出ユニットを介してＬＥＤの駆動電流を測定し、それによりその後の駆動電流の補償と調整が容易になる。また、駆動電流Ｉのパルス幅変調は、スイング電圧のスロープによって実現される。
【0081】
本実施形態において、第１走査制御線ｓｃａｎ１、第２走査制御線ｓｃａｎ２、第３走査制御線ｓｃａｎ３、制御信号線ａ及び第４走査制御線ＥＭの制御信号はローレベル電圧である。他の実施形態において、第１走査制御線ｓｃａｎ１、第２走査制御線ｓｃａｎ２、第３走査制御線ｓｃａｎ３、制御信号線ａ及び第４走査制御線ＥＭの制御信号はハイレベル電圧であってもよく、又はその一部がハイレベル電圧であり、且つその一部がローレベル電圧であってもよく、具体的にはトランジスタのＰ／Ｎタイプに基づいて設定されることができ、ここでは限定されない。
【0082】
本出願はさらに第２種の画素駆動回路を提供し、具体的に図8に示すとおり、図8は本出願の画素駆動回路の第２の具体的な実施形態の構造模式図である。図8に示すように、画素駆動回路はパルス幅変調ユニットＰＷＭを含み、パルス幅変調ユニットは第２駆動トランジスタＴ４、第１トランジスタＴ８、第２トランジスタＴ７、第３トランジスタＴ６、第４トランジスタＴ５、第１コンデンサＣ２、第２コンデンサＣ３及び第５トランジスタＴ９を含む。
【0083】
具体的には、第１コンデンサC２の第１極板は第２駆動トランジスタＴ４のゲート電極に接続され、第１コンデンサＣ２の第２極板は高電位電源線ＶＤＤに接続される。
【0084】
第１トランジスタＴ８のソース電極は第１信号線ｇｈ１に接続され、第１トランジスタＴ８のドレイン電極は第２駆動トランジスタＴ４のゲート電極及び第１コンデンサＣ２の第１極板に接続され、第１トランジスタＴ８のゲート電極は第１走査制御線ｓｃａｎ１に接続される。第１トランジスタＴ８は第２駆動トランジスタＴ４のゲート電極に第１電圧ｇｈ１を印加し、第１コンデンサＣ２の第１極板を介して維持される。ここで、第１電圧ｇｈ１は第２駆動トランジスタＴ４がオフにする。
【0085】
第２トランジスタＴ７のソース電極は第２信号線ｇlに接続され、第２トランジスタＴ７のドレイン電極は第２駆動トランジスタＴ４のゲート電極に接続され、第２トランジスタＴ７のゲート電極は第３トランジスタＴ６のドレイン電極及び第２コンデンサＣ３の第１極板に接続される。
【0086】
第３トランジスタＴ６のソース電極は第３信号線ｇｈ２に接続され、第３トランジスタＴ６のドレイン電極は第２トランジスタＴ７のゲート電極に接続され、第３トランジスタＴ６のゲート電極は第２走査制御線ｓｃａｎ２及び第２コンデンサＣ３の第１極板に接続される。
【0087】
第４トランジスタＴ５のソース電極は制御信号線ａに接続され、第４トランジスタＴ５のドレイン電極は第２コンデンサＣ３の第２極板に接続され、第４トランジスタＴ５のゲート電極は第３走査制御線ｓｃａｎ３に接続される。第３トランジスタＴ６と第４トランジスタＴ５によって、第２トランジスタＴ７のゲート電極電圧が共同して調整される。
【0088】
第５トランジスタＴ９のソース電極は第１信号線ｇｈ１に接続され、第５トランジスタＴ９のドレイン電極は第２駆動トランジスタＴ４のゲート電極及び第１コンデンサＣ２の第１極板に接続され、第５トランジスタＴ９のゲート電極は第２走査制御線ｓｃａｎ２に接続される。
【0089】
本実施形態において、第２段階で第５トランジスタＴ９をオンにすることにより、第５トランジスタＴ９と第３トランジスタＴ６を同時にオンにさせ、それにより第２トランジスタＴ７がオンになっても、第２駆動トランジスタＴ４にＶｇl電圧を印加する場合に、第５トランジスタＴ９を介して第２駆動トランジスタＴ４のゲート電極を充電でき、第２駆動トランジスタＴ４の電圧を相殺し、第２駆動トランジスタＴ４の電圧が変化しないことを維持することができる。
【0090】
本実施形態において、第５トランジスタＴ９の抵抗が第２トランジスタＴ７の抵抗より遥かに小さく、それにより第２トランジスタＴ７が第２駆動トランジスタＴ４に入力する電圧は第５トランジスタＴ９を介して流出し、第２駆動トランジスタＴ４のゲート電圧を変化させることがない。
【0091】
本実施形態において、各トランジスタの駆動信号のタイミングチャートは第１実施形態と類似であり、具体的には図３を参照し、ここでは説明を省略する。
【0092】
【0093】
第２段階において、第５トランジスタＴ９をオンに制御し、第２トランジスタＴ７がある瞬間にオンになっても、第５トランジスタＴ９がオンになるため、Ｃ点の電位が大きく変化せず、それにより第２駆動トランジスタＴ４のオフ状態を保証する。具体的には、第５トランジスタＴ９のゲート電極は第２走査制御線ｓｃａｎ２によって制御され、それにより第２段階においてオンになり、第１信号線ｇｈ１の第１電圧Ｖｇｈ１を第１コンデンサＣ２の第１極板及び第２駆動トランジスタＴ４のゲート電極に伝送し、それにより第２駆動トランジスタＴ４のゲート電極の電圧に急激に変化することがなく、第２駆動トランジスタＴ４が導通することがない。他の各トランジスタの導通状況は変わらず、具体的には第１の具体的な実施形態を参照して説明する。
【0094】
第１段階、第３段階及び第４段階において、各トランジスタの導通状況は変わらず、具体的には第１の具体的な実施形態を参照されたい。
【0095】
本実施形態において、第３走査制御線ｓｃａｎ３は第４トランジスタＴ５をオンに制御し、制御信号線ａのスイング電圧Ｖｓｗｅｅｐは第２トランジスタＴ７をオンに制御し、第２信号線ｇｌの第２電圧Ｖｇｌは第２駆動トランジスタＴ４をオンに制御する。第１駆動トランジスタＴ２は第３コンデンサＣ１の作用下で次のデータ書き込み段階が開始されるまで常にオン状態を維持する。次のデータ書き込み段階が開始されると、第１走査制御線ｓｃａｎ１が第１トランジスタＴ８をオンに制御し、第２駆動トランジスタＴ４に初期電圧を書き込み、第２駆動トランジスタＴ４をオフにさせ、発光素子ＬＥＤが発光する。本実施形態において、第２駆動トランジスタＴ４は、発光終了段階から次の書込み段階まで制御不能段階に属し、この実施形態は、第一実施形態ほど好ましくない
【0096】
本実施形態の有益な効果は以下のとおりである。ＰＷＭの内部補償によってＰＷＭを発光段階でオンにし、非発光段階でオフ状態にする。
【0097】
本出願はさらに表示パネルを提供し、表示パネルはアレイに配列された複数の画素ユニットを含み、各画素ユニットにいずれも上記いずれかの実施形態における画素駆動回路が設置される。具体的には、図１０に示すとおり、図１０は本出願の表示パネルの一実施形態の構造模式図である。図１０に示すように、表示パネルは複数の画素ユニット１００を含み、各画素ユニット１００にいずれも画素駆動回路が設置される。
【0098】
本出願の有益な効果は以下のとおりである。９／１０個のＴＦＴ、３個のコンデンサＣ、複数本の制御線によって表示パネルにおける発光素子のＰＡＭ及びＰＷＭ変調が実現される。
【0099】
以上は本出願の実施形態であって、本出願の特許範囲を制限するものではなく、本出願の明細書及び図面の内容を利用して行われる等価構造又は等価プロセス変換、又は他の関連する技術分野に直接又は間接的に適用されるものは、いずれも同様に本出願の特許保護範囲内に含まれる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【手続補正書】
【提出日】2024-06-27
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
発光素子と、電源線と、パルス振幅変調ユニットと、パルス幅変調ユニットと、を含む画素駆動回路であって、
前記電源線は、高電位電源と低電位電源を含み、前記発光素子に接続され、
前記パルス振幅変調ユニットは前記発光素子と前記電源線とを接続する第１駆動トランジスタを含み、前記第１駆動トランジスタのゲート電極に印加された電圧に基づいて、前記発光素子に異なる振幅の駆動電流が供給され、
前記パルス幅変調ユニットは前記発光素子と前記振幅変調ユニットを接続する第２駆動トランジスタを含み、前記第２駆動トランジスタのゲート電極に印加された電圧に基づいて前記発光素子の駆動電流の持続時間が制御され、ここで、前記パルス幅変調ユニットはさらに第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第１コンデンサ及び第２コンデンサを含み、前記第１コンデンサの第１極板が前記第２駆動トランジスタのゲート電極に接続され、前記第１コンデンサの第２極板が前記電源線に接続され、前記第１トランジスタのソース電極が第１信号線に接続され、前記第１トランジスタのドレイン電極が前記第２駆動トランジスタのゲート電極に接続され、前記第１トランジスタのゲート電極が第１走査制御線に接続され、前記第２トランジスタのソース電極は第２信号線に接続され、前記第２トランジスタのドレイン電極は第２駆動トランジスタのゲート電極に接続され、前記第２トランジスタのゲート電極は前記第３トランジスタのドレイン電極及び前記第２コンデンサの第１極板に接続され、前記第３トランジスタのソース電極は第３信号線に接続され、前記第３トランジスタのドレイン電極は前記第２トランジスタのゲート電極及び前記第２コンデンサの第１極板に接続され、前記第３トランジスタのゲート電極は第２走査制御線に接続され、前記第４トランジスタのソース電極は制御信号線に接続され、前記第４トランジスタのドレイン電極は前記第２コンデンサの第２極板に接続され、前記第４トランジスタのゲート電極は第３走査制御線に接続される、画素駆動回路。
【請求項2】
前記第１駆動トランジスタのソース電極は前記電源線に接続され、前記第１駆動トランジスタのドレイン電極は前記第２駆動トランジスタのソース電極に接続され、前記第２駆動トランジスタのドレイン電極は前記発光素子に接続される、請求項１に記載の画素駆動回路。
【請求項3】
前記画素駆動回路はさらに駆動電流検出ユニットを含み、前記駆動電流検出ユニットは前記第１駆動トランジスタのドレイン電極に接続され、前記第１駆動トランジスタの駆動電流を検出することに用いられ、
ここで、前記駆動電流検出ユニットは第１スイッチングトランジスタを含み、前記第１スイッチングトランジスタのソース電極が前記第１駆動トランジスタのドレイン電極に接続され、前記第１スイッチングトランジスタのドレイン電極が測定配線に接続され、前記第１スイッチングトランジスタのゲート電極が走査制御線に接続される、請求項１に記載の画素駆動回路。
【請求項4】
前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第２駆動トランジスタのゲート電圧を制御するために前記第５トランジスタは前記第１トランジスタと並列に接続され、
前記第５トランジスタのソース電極は前記第１信号線に接続され、前記第５トランジスタのドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、前記第５トランジスタのゲート電極は前記第２走査制御線に接続され、それにより前記第２駆動トランジスタのゲート電極の初期電圧を維持する、請求項１に記載の画素駆動回路。
【請求項5】
前記画素駆動回路はさらに制御ユニットを含み、前記制御ユニットは前記発光素子と前記電源線に接続され、前記発光素子のオン／オフを制御することに用いられ、
前記制御ユニットは第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極が前記第２駆動トランジスタのドレイン電極に接続され、前記第２スイッチングトランジスタのドレイン電極が前記発光素子に接続され、前記第２スイッチングトランジスタのゲート電極が第４走査制御線に接続される、請求項１に記載の画素駆動回路。
【請求項6】
前記パルス振幅変調ユニットはさらに第６トランジスタと第３コンデンサを含み、
前記第６トランジスタのソース電極はデータ線に接続され、前記第６トランジスタのドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３コンデンサの第１極板に接続され、前記第６トランジスタのゲート電極は第１走査制御線に接続され、前記第３コンデンサの第２極板は前記電源線に接続される、請求項１に記載の画素駆動回路。
【請求項7】
前記第１駆動トランジスタ、前記第２駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ及び前記第４トランジスタはＮ型トランジスタ及び/又はＰ型トランジスタである、請求項１に記載の画素駆動回路。
【請求項8】
請求項１に記載の前記画素駆動回路の駆動方法であって、
前記画素駆動回路の前記パルス振幅変調ユニットはさらに第６トランジスタと第３コンデンサを含み、前記第６トランジスタのソース電極はデータ線に接続され、前記第６トランジスタのドレイン電極は前記第１駆動トランジスタのゲート電極に接続され、且つ前記第３コンデンサの第１極板に接続され、前記第６トランジスタのゲート電極は第１走査制御線に接続され、前記第３コンデンサの第２極板は前記電源線に接続され、
前記画素駆動回路の駆動方法は、
第Ｎ行の前記第１走査制御線が前記第６トランジスタ及び前記第１トランジスタをオンに制御し、前記データ線のデータ電圧は前記第６トランジスタを介して前記第３コンデンサの第１極板及び前記第１駆動トランジスタのゲート電極に伝送され、前記第３コンデンサを介して前記データ電圧を維持し、それにより前記第１駆動トランジスタの駆動電流の振幅設定を実現し、前記第１信号線の第１電圧が前記第１トランジスタを介して前記第１コンデンサの第１極板及び前記第２駆動トランジスタのゲート電極に伝送され、且つ前記第１コンデンサによって維持され、それにより前記第２駆動トランジスタをオフ状態にさせる第１段階と、
第Ｎ行の前記第２走査制御線が前記第３トランジスタをオンに制御し、前記第３信号線の第３電圧が前記第３トランジスタを介して前記第２トランジスタのゲート電極及び前記第２コンデンサの第１極板に伝送され、前記第２トランジスタをオフに維持させ、同時に、前記第３走査制御線は前記第４トランジスタをオンに制御し、前記制御信号線の第１レベル電圧は前記第４トランジスタを介して前記第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果によって前記第２トランジスタのゲート電極に伝送される第２段階と、
第Ｎ行の前記第３走査制御線が前記第４トランジスタをオンに制御し、前記制御信号線の第２レベル電圧が前記第４トランジスタを介して前記第２コンデンサの第２極板に書き込まれ、且つ前記第２コンデンサのカップリング効果により前記第２トランジスタのゲート電極に伝送され、それにより前記第２トランジスタをオフにさせる第３段階と、
全ての行の前記第３走査制御線は前記第４トランジスタをオンに制御し、前記制御信号線のスイング電圧は前記第４トランジスタを介して前記第２トランジスタのゲート電極に伝送され、それにより前記第２トランジスタをオンに制御し、この場合、前記第２信号線の第２電圧は前記第２トランジスタを介して第２駆動トランジスタのゲート電極に伝送され、それにより前記第２駆動トランジスタをオンに制御する第４段階と、
を含み、
ここで、前記スイング電圧によって前記第２トランジスタの導通時間を制御し、さらに前記第２駆動トランジスタの導通時間を制御し、それにより前記発光素子の発光時間を制御する、画素駆動回路の駆動方法。
【請求項9】
前記第２トランジスタがＰ型トランジスタであり、前記スイング電圧が均一に降下する電圧であり、前記発光素子の発光時間は前記スイング電圧の傾きに関係する、請求項８に記載の画素駆動回路の駆動方法。
【請求項10】
前記第２トランジスタがＮ型トランジスタであり、前記スイング電圧が均一に上昇する電圧である、請求項８に記載の画素駆動回路の駆動方法。
【請求項11】
前記第２段階或は前記第３段階において、第Ｎ行の前記走査制御線がさらに前記第１スイッチングトランジスタをオンに制御し、前記第１駆動トランジスタのドレイン電極と測定配線との経路を形成させ、前記第１駆動トランジスタの駆動電流を検出する、請求項８に記載の画素駆動回路の駆動方法。
【請求項12】
前記走査制御線は前記第２走査制御線又は前記第３走査制御線である、請求項１１に記載の画素駆動回路の駆動方法。
【請求項13】
前記前記パルス幅変調ユニットはさらに第５トランジスタを含み、前記第５トランジスタのソース電極は前記第１信号線に接続され、前記第５トランジスタのドレイン電極は前記第２駆動トランジスタのゲート電極に接続され、前記第５トランジスタのゲート電極は前記第２走査制御線に接続され、
前記第２段階において、第Ｎ行の前記第２走査制御線はさらに前記第５トランジスタをオンに制御し、前記第１信号線の第１電圧は前記第１コンデンサの第１極板及び前記第２駆動トランジスタのゲート電極に伝送され、前記第２駆動トランジスタのゲート電圧が変化しないことを維持する、請求項８に記載の画素駆動回路の駆動方法。
【請求項14】
前記画素駆動回路は、制御ユニットをさらに含み、前記制御ユニットは第２スイッチングトランジスタを含み、前記第２スイッチングトランジスタのソース電極は前記第２駆動トランジスタのドレイン電極に接続され、前記第２スイッチングトランジスタのドレイン電極は前記発光素子に接続され、前記第２スイッチングトランジスタのゲート電極は第４走査制御線に接続され、
前記第４段階においては、前記第４走査制御線が前記第２スイッチングトランジスタをオンに制御し、それにより前記電源線と前記発光素子との経路を形成して、前記発光素子の発光を実現する、請求項８に記載の画素駆動回路の駆動方法。
【請求項15】
前記表示パネルはアレイに配列された複数の画素ユニットを含み、各前記画素ユニットに請求項１～７のいずれか１項に記載の画素駆動回路が設置される、前記表示パネル。
【国際調査報告】