(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2025-01-09
(54)【発明の名称】共振回路を駆動するためのマイクロチップ
(51)【国際特許分類】
A61M 11/00 20060101AFI20241226BHJP
H02M 7/48 20070101ALI20241226BHJP
H04R 3/00 20060101ALI20241226BHJP
G06F 1/06 20060101ALI20241226BHJP
G06F 1/26 20060101ALI20241226BHJP
【FI】
A61M11/00 300Z
H02M7/48 E
H02M7/48 M
H04R3/00 330
G06F1/06 520
G06F1/26
【審査請求】有
【予備審査請求】未請求
(21)【出願番号】P 2024536097
(86)(22)【出願日】2021-12-15
(85)【翻訳文提出日】2024-06-17
(86)【国際出願番号】 GB2021053308
(87)【国際公開番号】W WO2023111495
(87)【国際公開日】2023-06-22
(81)【指定国・地域】
(71)【出願人】
【識別番号】522238642
【氏名又は名称】シャヒーン イノベーションズ ホールディング リミテッド
(74)【代理人】
【識別番号】110001243
【氏名又は名称】弁理士法人谷・阿部特許事務所
(72)【発明者】
【氏名】イマド ラフード
(72)【発明者】
【氏名】モハンメド アルシャイバ サレハ ガナム アルマズルーイ
(72)【発明者】
【氏名】サジド バッティ
(72)【発明者】
【氏名】ジェフ マコヴェック
(72)【発明者】
【氏名】クレメント ラムール
【テーマコード(参考)】
5B011
5D019
5H770
【Fターム(参考)】
5B011DC07
5B011EA08
5B011GG03
5B011GG06
5D019BB02
5H770CA01
5H770DA01
5H770DA41
5H770EA01
5H770GA11
5H770HA01Z
5H770HA02X
5H770HA06X
5H770LA04X
5H770LB07
(57)【要約】
共振回路を駆動するためのマイクロチップ(300)であって、共振回路は、LCタンク、アンテナ又はピエゾトランスデューサであり、マイクロチップ(300)は、少なくとも発振器(315)、パルス幅変調(PWM)信号発生器サブシステム(329)、アナログデジタルコンバータ(ADC)サブシステム(318)、及びデジタルアナログコンバータ(DAC)サブシステム(327)を含む複数の相互接続された埋め込み構成要素及びサブシステムを含む単一ユニットである、マイクロチップ(300)。
【特許請求の範囲】
【請求項1】
共振回路を駆動するためのマイクロチップであって、前記共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、前記マイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、
発振器であって、
メインクロック信号と、
前記メインクロック信号の正の半周期中に最初にハイであり、前記メインクロック信号の負の半周期中にローである第1のフェーズクロック信号と、
前記メインクロック信号の前記負の半周期中に2回目にハイであり、前記メインクロック信号の前記正の半周期中にローである第2のフェーズクロック信号であって、前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号のフェーズが中心整合されている、第2のフェーズクロック信号と、を生成するように構成される、発振器と、
パルス幅変調(PWM)信号発生器サブシステムであって、
前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号を使用して、前記メインクロック信号の2倍の周波数である2倍周波数クロック信号を生成し、前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の立ち上がりエッジが前記2倍周波数クロック信号の立ち上がりエッジに同期するように制御し、第1のフェーズ出力信号及び第2のフェーズ出力信号を生成するために、ドライバ制御信号に応答して前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の周波数及びデューティサイクルを調整するように構成され、前記第1のフェーズ出力信号及び前記第2のフェーズ出力信号は、前記共振回路を駆動するためのAC駆動信号を生成するためにHブリッジ回路を駆動するように構成される遅延ロックループと、
前記第1のフェーズ出力信号を前記Hブリッジ回路に出力するように構成された第1のフェーズ出力信号端子と、
前記第2のフェーズ出力信号を前記Hブリッジ回路に出力するように構成された第2のフェーズ出力信号端子と、
前記Hブリッジ回路からフィードバック信号を受け取るように構成されたフィードバック入力端子と、を備える、PWM信号発生器サブシステムと、
アナログデジタルコンバータ(ADC)サブシステムであって、
複数のそれぞれのアナログ信号を受信するように構成された複数のADC入力端子であって、前記複数のADC入力端子のうちの1つのADC入力端子は、前記ADCサブシステムが前記Hブリッジ回路から前記フィードバック信号を受信するように前記フィードバック入力端子に接続され、前記ADCサブシステムは、前記メインクロック信号の前記周波数に比例するサンプリング周波数で前記複数のADC入力端子において受信されたアナログ信号をサンプリングするように構成され、前記ADCサブシステムは、前記サンプリングされたアナログ信号を使用してADCデジタル信号を生成するように構成される、複数のADC入力端子と、
前記ADCサブシステムから前記ADCデジタル信号を受信し、前記ADCデジタル信号を処理して前記ドライバ制御信号を生成するように構成されたデジタルプロセッササブシステムであって、前記ドライバ制御信号を前記PWM信号発生器サブシステムに通信して前記PWM信号発生器サブシステムを制御するように構成されたデジタルプロセッササブシステムと、を備える、ADCサブシステムと、
デジタルアナログコンバータ(DAC)サブシステムであって、
前記デジタルプロセッササブシステムによって生成されたデジタル制御信号をアナログ電圧制御信号に変換して、前記Hブリッジ回路による変調のための電圧を生成するように構成された電圧レギュレータ回路を制御するように構成されたデジタルアナログコンバータ(DAC)と、
前記共振回路の動作を示すフィードバック信号に応答して前記共振回路を駆動するために前記Hブリッジ回路による変調のための所定の電圧を生成するように前記電圧レギュレータ回路を制御するための前記アナログ電圧制御信号を出力するように構成されたDAC出力端子と、を備える、DACサブシステムと、を備える、マイクロチップ。
【請求項2】
前記発振器が、50kHz~105MHzの周波数で前記メインクロック信号を生成するように構成されている、請求項1に記載のマイクロチップ。
【請求項3】
前記マイクロチップが、
前記発振器から前記メインクロック信号を受信するために前記発振器に接続され、前記メインクロック信号を所定の除数量で分周し、周波数基準信号を前記遅延ロックループに出力するように構成された分周器を更に備える、請求項1又は2に記載のマイクロチップ。
【請求項4】
前記遅延ロックループは、端から端まで接続された複数の遅延線を備え、前記遅延線の総遅延は、前記メインクロック信号の前記周期に等しい、請求項1から3のいずれか一項に記載のマイクロチップ。
【請求項5】
前記遅延ロックループは、前記遅延ロックループ内の各遅延線の遅延を変化させることによって、前記ドライバ制御信号に応答して前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の前記デューティサイクルを調整するように構成されている、請求項4に記載のマイクロチップ。
【請求項6】
前記フィードバック入力端子は、前記Hブリッジ回路が前記AC駆動信号で前記共振回路を駆動しているときに、前記Hブリッジ回路又はAC駆動信号の前記動作のパラメータを示すフィードバック信号を受信するように構成されている、請求項1から5のいずれか一項に記載のマイクロチップ。
【請求項7】
前記フィードバック入力端子は、前記共振回路を駆動しているAC駆動信号のrms電流を示す電圧の形態で前記Hブリッジ回路からフィードバック信号を受信するように構成されている、請求項1から6のいずれか一項に記載のマイクロチップ。
【請求項8】
前記ADCサブシステムが、前記マイクロチップに接続されたバッテリの電圧又は前記マイクロチップに接続されたバッテリ充電器の電圧のうちの少なくとも1つを示すフィードバック信号を受信するように構成された複数の更なるADC入力端子を備える、請求項1から7のいずれか一項に記載のマイクロチップ。
【請求項9】
前記マイクロチップが、
前記マイクロチップに埋め込まれた温度センサであって、前記温度センサは、前記マイクロチップの温度を示す温度信号を生成するように構成され、前記温度信号は、前記ADCサブシステムの更なるADC入力端子によって受信され、前記温度信号は、前記ADCによってサンプリングされる、温度センサを更に備える、請求項1から8のいずれか一項に記載のマイクロチップ。
【請求項10】
前記ADCサブシステムは、前記複数のADC入力端子で受信された信号を順次サンプリングするように構成され、各信号は、前記ADCサブシステムによってそれぞれの所定の回数サンプリングされる、請求項1から9のいずれか一項に記載のマイクロチップ。
【請求項11】
前記マイクロチップが、
前記マイクロチップに接続された外部バッテリの充電を制御するように構成されたバッテリ充電サブシステムを更に備える、請求項1から10のいずれか一項に記載のマイクロチップ。
【請求項12】
前記DACサブシステムが、
前記電圧レギュレータ回路を制御するために、前記デジタルプロセッササブシステムによって生成された更なるデジタル制御信号を更なるアナログ電圧制御信号に変換するように構成された更なるデジタルアナログコンバータ(DAC)を更に備える、請求項1から11のいずれか一項に記載のマイクロチップ。
【請求項13】
共振回路を駆動するためのマイクロチップであって、前記共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、前記マイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、
第1の電源端子と、
第2の電源端子と、
第1のスイッチ、第2のスイッチ、第3のスイッチ及び第4のスイッチを組み込むHブリッジ回路であって、
前記第1のスイッチ及び前記第3のスイッチは、前記第1の電源端子と前記第2の電源端子との間に直列に接続され、
第1の出力端子は、前記第1のスイッチと前記第3のスイッチとの間に電気的に接続され、
前記第2のスイッチ及び前記第4のスイッチは、前記第1の電源端子と前記第2の電源端子との間に直列に接続され、
第2の出力端子は、前記第2のスイッチと前記第4のスイッチとの間に電気的に接続される、Hブリッジ回路と、
パルス幅変調(PWM)信号発生器から第1のフェーズ出力信号を受信するように構成された第1のフェーズ端子と、
前記PWM信号発生器から第2のフェーズ出力信号を受信するように構成された第2のフェーズ端子と、
前記第1のフェーズ出力信号及び前記第2のフェーズ出力信号に基づいてタイミング信号を生成し、前記タイミング信号を前記Hブリッジ回路の前記スイッチに出力して、前記Hブリッジ回路が前記共振回路を駆動するためのAC駆動信号を出力するように前記スイッチをシーケンスでオン及びオフに制御するように構成されたデジタルステートマシンであって、前記シーケンスは、前記共振回路によって蓄積されたエネルギーを散逸させるために前記第1のスイッチ及び前記第2のスイッチがオフにされ、前記第3のスイッチ及び前記第4のスイッチがオンにされるフリーフローティング期間を含む、デジタルステートマシンと、
電流センサであって、
前記第1のスイッチと前記第1の電源端子との間に直列に接続された第1の電流感知抵抗器と、
前記第1の電流感知抵抗器にわたる電圧降下を測定し、前記第1の電流感知抵抗器を通って流れる電流を示す第1の電圧出力を供給するように構成された第1の電圧センサと、
前記第2のスイッチと前記第1の電源端子との間に直列に接続された第2の電流感知抵抗器と、
前記第2の電流感知抵抗器にわたる前記電圧降下を測定し、前記第2の電流感知抵抗器を通って流れる前記電流を示す第2の電圧出力を供給するように構成された第2の電圧センサと、
前記第1の電圧出力及び前記第2の電圧出力に等しいグランドに対するrms出力電圧を供給するように構成された電流センサ出力端子と、を組み込む、電流センサと、を備え、
前記rms出力電圧は、前記第1のスイッチ又は前記第2のスイッチを流れるrms電流と、前記第1の出力端子と前記第2の出力端子との間に接続された前記共振回路を流れる電流とを示す、マイクロチップ。
【請求項14】
前記Hブリッジ回路は、前記第1の出力端子及び前記第2の出力端子に接続された前記共振回路に22W~50Wの電力を出力するように構成されている、請求項13に記載のマイクロチップ。
【請求項15】
前記マイクロチップが、
前記マイクロチップに埋め込まれた温度センサであって、前記温度センサは、前記マイクロチップの温度を測定し、前記マイクロチップが所定の閾値を超える温度であることを前記温度センサが感知した場合に、前記マイクロチップの少なくとも一部を無効にするように構成されている、温度センサを更に備える、請求項13又は14に記載のマイクロチップ。
【請求項16】
共振回路を駆動するための装置であって、前記共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、前記装置は、
第1のマイクロチップであって、前記第1のマイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、
第1の電源端子と、
第2の電源端子と、
第1のスイッチ、第2のスイッチ、第3のスイッチ及び第4のスイッチを組み込むHブリッジ回路であって、
前記第1のスイッチ及び前記第3のスイッチは、前記第1の電源端子と前記第2の電源端子との間に直列に接続され、
第1の出力端子は、前記第1のスイッチと前記第3のスイッチとの間に電気的に接続され、
前記第2のスイッチ及び前記第4のスイッチは、前記第1の電源端子と前記第2の電源端子との間に直列に接続され、
第2の出力端子は、前記第2のスイッチと前記第4のスイッチとの間に電気的に接続される、Hブリッジ回路と、
パルス幅変調(PWM)信号発生器サブシステムから第1のフェーズ出力信号を受信するように構成された第1のフェーズ端子と、
前記PWM信号発生器から第2のフェーズ出力信号を受信するように構成された第2のフェーズ端子と、
前記第1のフェーズ出力信号及び前記第2のフェーズ出力信号に基づいてタイミング信号を生成し、前記タイミング信号を前記Hブリッジ回路の前記スイッチに出力して、前記Hブリッジ回路が前記共振回路にAC駆動信号を出力して前記共振回路を駆動して超音波を生成及び伝達するように前記スイッチをシーケンスでオン及びオフに制御するように構成されるデジタルステートマシンであって、前記シーケンスは、前記共振回路によって蓄積されたエネルギーを散逸させるために前記第1のスイッチ及び前記第2のスイッチがオフにされ、前記第3のスイッチ及び前記第4のスイッチがオンにされるフリーフローティング期間を含む、デジタルステートマシンと、
電流センサであって、
前記第1のスイッチと前記第1の電源端子との間に直列に接続された第1の電流感知抵抗器と、
前記第1の電流感知抵抗器にわたる電圧降下を測定し、前記第1の電流感知抵抗器を通って流れる電流を示す第1の電圧出力を供給するように構成された第1の電圧センサと、
前記第2のスイッチと前記第1の電源端子との間に直列に接続された第2の電流感知抵抗器と、
前記第2の電流感知抵抗器にわたる前記電圧降下を測定し、前記第2の電流感知抵抗器を通って流れる前記電流を示す第2の電圧出力を供給するように構成された第2の電圧センサと、
前記第1の電圧出力及び前記第2の電圧出力に等しいグランドに対するrms出力電圧を供給する電流センサ出力端子であって、
前記rms出力電圧は、前記第1のスイッチ又は前記第2のスイッチを流れるrms電流と、前記第1の出力端子と前記第2の出力端子との間に接続された前記共振回路を流れる電流と、を示す、電流センサ出力端子と、
前記第1のマイクロチップに接続され、前記Hブリッジ回路を制御して前記AC駆動信号を生成する第2のマイクロチップであって、前記第2のマイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、
発振器であって、
メインクロック信号と、
前記メインクロック信号の正の半周期中に最初にハイであり、前記メインクロック信号の負の半周期中にローである第1のフェーズクロック信号と、
前記メインクロック信号の前記負の半周期中に2回目にハイであり、前記メインクロック信号の前記正の半周期中にローである第2のフェーズクロック信号であって、前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の前記フェーズが中心整合されている、第2のフェーズクロック信号と、を生成するように構成される、発振器と、
前記パルス幅変調PWM信号発生器サブシステムであって、
前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号を使用して、前記メインクロック信号の周波数の2倍である2倍周波数クロック信号を生成するように構成された遅延ロックループであって、前記遅延ロックループは、前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の立ち上がりエッジを、前記2倍周波数クロック信号の前記立ち上がりエッジと同期するように制御するように構成されており、前記遅延ロックループは、前記ドライバ制御信号に応答して、前記第1のフェーズクロック信号及び前記第2のフェーズクロック信号の周波数及びデューティサイクルを調整して、第1のフェーズ出力信号及び第2のフェーズ出力信号を生成するように構成されており、前記第1のフェーズ出力信号及び前記第2のフェーズ出力信号は、前記共振回路を駆動するためのAC駆動信号を生成するように前記Hブリッジ回路を駆動するように構成されている、遅延ロックループと、
前記第1のフェーズ出力信号を前記Hブリッジ回路に出力するように構成された第1のフェーズ出力信号端子と、
前記第2のフェーズ出力信号を前記Hブリッジ回路に出力するように構成された第2のフェーズ出力信号端子と、
前記Hブリッジ回路からフィードバック信号を受信するように構成されたフィードバック入力端子であって、前記フィードバック信号は、前記Hブリッジ回路が前記AC駆動信号で前記共振回路を駆動しているときの前記Hブリッジ回路又は前記AC駆動信号の動作のパラメータを示す、フィードバック入力端子と、を備える、PWM信号発生器サブシステムと、
アナログデジタルコンバータ(ADC)サブシステムであって、
複数のそれぞれのアナログ信号を受信するように構成された複数のADC入力端子であって、前記複数のADC入力端子のうちの1つのADC入力端子は、前記ADCサブシステムが前記Hブリッジ回路から前記フィードバック信号を受信するように前記フィードバック入力端子に接続され、前記ADCサブシステムは、前記メインクロック信号の前記周波数に比例するサンプリング周波数で前記複数のADC入力端子において受信されたアナログ信号をサンプリングするように構成され、前記ADCサブシステムは、前記サンプリングされたアナログ信号を使用してADCデジタル信号を生成するように構成される、複数のADC入力端子と、
前記ADCサブシステムから前記ADCデジタル信号を受信し、前記ADCデジタル信号を処理して前記ドライバ制御信号を生成するように構成されたデジタルプロセッササブシステムであって、前記ドライバ制御信号を前記PWM信号発生器サブシステムに通信して前記PWM信号発生器サブシステムを制御するように構成されたデジタルプロセッササブシステムと、を備える、ADCサブシステムと、
デジタルアナログコンバータ(DAC)サブシステムであって、
前記デジタルプロセッササブシステムによって生成されたデジタル制御信号をアナログ電圧制御信号に変換して、前記Hブリッジ回路による変調のための電圧を生成するように構成された電圧レギュレータ回路を制御するように構成されたデジタルアナログコンバータ(DAC)と、
前記共振回路の動作を示すフィードバック信号に応答して前記共振回路を駆動するために前記Hブリッジ回路による変調のための所定の電圧を生成するように前記電圧レギュレータ回路を制御するための前記アナログ電圧制御信号を出力するように構成されたDAC出力端子と、を備える、DACサブシステムと、を備える、第1のマイクロチップを備える、装置。
【請求項17】
前記装置が、
前記DAC出力端子からの前記アナログ電圧出力信号に応答して、電源の前記電圧をブースト電圧に増加させるように構成されたブーストコンバータ回路であって、前記ブーストコンバータ回路は、前記ブースト電圧が前記Hブリッジ回路の前記スイッチの前記スイッチングによって変調されるように、前記第1の電源端子において前記ブースト電圧を供給するように構成される、ブーストコンバータ回路を更に備える、請求項16に記載の装置。
【請求項18】
前記電流センサは、前記フリーフローティング期間中に前記共振回路を流れる電流を感知するように構成され、前記デジタルステートマシンは、前記フリーフローティング期間中に前記共振回路を流れる電流が0であることを前記電流センサが感知したときに、前記第1のスイッチ又は前記第2のスイッチのいずれかをオンに切り替えるように前記タイミング信号を適合させるように構成されている、請求項16又は17に記載の装置。
【請求項19】
前記装置の動作のセットアップフェーズ中に、前記第2のマイクロチップが、
前記第1のスイッチ及び前記第2のスイッチをオフにし、前記第3のスイッチ及び前記第4のスイッチをオンにしたときに、前記共振回路に流れる電流が0になるまでの時間長を測定し、
前記フリーフローティング期間の前記時間長を前記測定された時間長に等しくなるように設定するように構成されている、請求項16から18のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、共振回路を駆動するためのマイクロチップに関する。本発明は、より詳細には、LCタンク、アンテナ又はピエゾトランスデューサの形態の共振回路を駆動するためのマイクロチップに関する。
【背景技術】
【0002】
治療用エアロゾル送達は、喘息、慢性閉塞性肺疾患(COPD)及び嚢胞性線維症の治療の主力である。治療用エアロゾルはまた、インフルエンザ、骨粗鬆症の治療並びにワクチンの送達のための用途を有する。
【0003】
非呼吸性全身性疾患の処置のための治療剤の肺送達は、高い肺血管分布、薄い血液-肺胞障壁、大きな表面積、胃酵素の回避及び初回通過肝臓代謝のために魅力的である。それはまた、改善された患者の快適さ及びアドヒアランスのために魅力的である。肺系を利用して、抗体、タンパク質、鎮痛剤及び核酸を送達することができる。タバコ依存症などの中枢神経系障害の治療は、肺を通る体循環へのニコチンの効率的な送達を通じて有意に増強され得る。
【0004】
治療用エアロゾルの有効性は、口腔咽頭領域を越えて沈着される薬物の量に関連する。沈着が生じる領域は、吸入された粒子サイズの関数である。
【0005】
吸入薬の投与に現在使用されているデバイスは、3つのカテゴリ:ネブライザー、定量吸入器、及び乾燥粉末吸入器に分類される。ネブライザーは、典型的には2つのタイプ:ジェット及び超音波に分類されるが、従来のデバイスでは、両方のタイプが弱点を有し、問題を提示する。
【0006】
ジェットネブライザーはベルヌーイの原理に基づいており、比較的大きな液滴を生成し、これは一般的に口腔咽頭領域に沈着し、したがって特に効果的ではない。超音波ネブライザーは、1MHz~1.7MHzの範囲の周波数で振動するピエゾ結晶を使用し、振動エネルギーを液体に伝達し、それをエアロゾルに変換する。超音波ネブライザーは、粘性の懸濁液又は溶液が使用され、薬剤を加熱する傾向がある場合には有効でなく、したがって分子を破壊し、吸入の利益を除去することが認められている。
【0007】
共振回路の共振周波数又はその付近で最適な方法で効率的に駆動される共振回路を必要とする他の用途がある。例えば、アンテナの形態で共振回路を組み込むデバイスは、典型的には、アンテナが最適に機能することを可能にするために、正確なAC駆動信号でアンテナを駆動する必要がある。更に、超音波ピエゾトランスデューサの形態で共振回路を組み込んだデバイスは、超音波トランスデューサを最適に駆動するためにAC駆動信号を生成しなければならない。
【0008】
したがって、当該技術分野では、本明細書で説明する問題の少なくともいくつかに対処しようとする、LCタンク、アンテナ、又はピエゾトランスデューサなどの共振回路を駆動するためのマイクロチップが必要とされている。
【発明の概要】
【0009】
本発明は、請求項1又は請求項13に記載のマイクロチップ及び請求項16に記載の装置を提供する。本発明は、従属請求項に記載された好ましい実施形態も提供する。
【0010】
以下に記載される本開示の様々な例は、従来のマイクロチップに勝る複数の利益及び利点を有する。これらの利益及び利点は、以下の説明に記載される。
【0011】
本開示の例のマイクロチップ及び装置は、従来のマイクロチップ及び装置よりも高い効率の動作を可能にするので、本開示の例のマイクロチップ及び装置は、低減された電力要件による環境上の利益を有する。
【図面の簡単な説明】
【0012】
本開示がより容易に理解され得るように、本開示の好ましい実施形態が、添付の図面を参照して、単なる例としてここで説明される。
【
図3】本開示のパルス幅変調発生器の概略図である。
【
図9】本開示の一例の電流感知構成の回路図である。
【
図10】本開示の一例のHブリッジの回路図である。
【
図11】
図8のHブリッジの動作のフェーズ中の電圧を示すグラフである。
【
図12】
図8のHブリッジの動作のフェーズ中の電圧を示すグラフである。
【
図13】超音波トランスデューサが
図8のHブリッジによって駆動されている間の超音波トランスデューサの端子における電圧及び電流を示すグラフである。
【
図14】本開示の集積回路間の接続を示す概略図である。
【
図16】本開示の一例の認証方法のステップを示す図である。
【発明を実施するための形態】
【0013】
本開示の態様は、添付の図面と共に読まれるとき、以下の詳細な説明から最もよく理解される。当業界における標準的な慣行に従って、様々な特徴は一定の縮尺で描かれていないことに留意されたい。実際には、様々な特徴の寸法は、説明を明確にするために任意に増減され得る。
【0014】
以下の開示は、提供される主題の異なる特徴を実装するための多くの異なる実施形態又は例を提供する。本開示を簡略化するために、成分、濃度、用途及び構成の特定の例を以下に記載する。もちろん、これらは単なる例であり、限定を意図するものではない。例えば、以下の説明における第1の特徴及び第2の特徴の取り付けは、第1の特徴及び第2の特徴が直接接触して取り付けられる実施形態を含んでもよく、第1の特徴及び第2の特徴が直接接触しなくてもよいように、追加の特徴が第1の特徴と第2の特徴との間に配置されてもよい実施形態も含んでもよい。加えて、本開示は、様々な例において参照番号及び/又は文字を繰り返すことがある。この繰り返しは、簡略化及び明確さの目的のためであり、それ自体が、論じられる様々な実施形態及び/又は構成の間の関係を規定するものではない。
【0015】
以下の開示は、代表的な例を記載する。各例は、実施形態であると考えられてもよく、「例」への任意の言及は、本開示において「実施形態」に変更されてもよい。
【0016】
ここで添付の図面の
図1を参照すると、ドライバデバイス202は、本明細書では電力管理集積回路又はPMIC 300と呼ばれるマイクロチップを備える。PMIC 300は、共振回路を駆動するためのマイクロチップである。共振回路は、LCタンク、アンテナ又はピエゾトランスデューサである。この例では、共振回路は、共振回路デバイス201内に設けられた超音波トランスデューサ215である。この例では、共振回路デバイス201は、ドライバデバイス202に解放可能に結合される別個のデバイスである。他の例では、共振回路デバイス201の要素は、ドライバデバイス202と同じデバイスに組み合わされる。
【0017】
本開示では、チップ、マイクロチップ及び集積回路という用語は交換可能である。マイクロチップ又は集積回路は、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットである。マイクロチップは、例えば、少なくとも部分的にシリコンなどの半導体であり、半導体製造技術を使用して製造される。
【0018】
本開示は、超音波トランスデューサ215を備えるミスト吸入器デバイスである例示的な共振回路デバイス201を説明する。超音波トランスデューサ215がドライバデバイス202によって起動されると、超音波トランスデューサ215は、液体を霧化して、ユーザによる吸入のためのミストを生成する。
【0019】
しかしながら、ドライバデバイスの要素は、共振回路を含む他の用途において異なって使用されることが理解されるべきである。これらの他の例では、超音波トランスデューサ215は、LCタンク又はアンテナなどの別の共振回路で置き換えられる。
【0020】
一例では、共振回路デバイス201は、無線電力伝送に使用される超音波を生成するピエゾ超音波トランスデューサの形態の共振回路を備える。この例では、超音波トランスデューサは、ドライバデバイス202によって駆動されて、集束されて受信機トランスデューサに送られ得る超音波を生成する。受信機トランスデューサは、超音波を電気エネルギーに変換して戻し、そのエネルギーをバッテリなどのエネルギー蓄積デバイスに蓄積するか、又はその電気エネルギーを使用してデバイスに電力供給する。このようにして、デバイスは、デバイスが電気コンセントに繋がれる必要なく、超音波を介して無線で伝送される電力を介して遠隔で充電又は電力供給され得る。
【0021】
以下に説明するように、ドライバデバイス202は、高い精度及び効率で超音波トランスデューサを駆動するAC電力信号の周波数及びデューティサイクルを変調するように構成される。電力伝送システムの場合、これは、ドライバデバイス202が、符号化された情報を搬送する超音波を変調することによって、無線送信のための情報を符号化することを可能にする。一例では、ドライバデバイス202は、限定はしないが、「無線電力伝送のための受信機通信(receiver communications for wireless power transfer)」と題された米国特許第9001622号に記載されているタイプなどの無線電力伝送システムで使用するように構成され、この米国特許はその全体が本明細書に組み込まれる。
【0022】
別の例では、ドライバデバイス202は、腫瘍を治療するために正確な周波数及び高強度で超音波を送達するための超音波トランスデューサの形態の共振回路を駆動する。超音波トランスデューサからの高強度集束超音波は、腫瘍内の温度を65℃超に上昇させ、周囲組織を損傷することなく腫瘍の細胞を死滅させるための非侵襲的標的治療として使用される。
【0023】
更なる用途において、ドライバデバイス202は、アンテナによって伝達される波の周波数及び電力を正確に制御するために、アンテナの形態の共振回路を駆動するために使用される。この例では、アンテナは任意の目的のために使用され得る。一例では、ドライバデバイス202は、地中の鉱物又は金などの材料を探索する目的で、アンテナを駆動して正確な周波数で波を伝達する。
【0024】
ドライバデバイス202は、PMIC 300に電気的に接続されたブリッジ集積回路又はブリッジIC 301と本明細書で呼ばれる第2のマイクロチップを備える。ブリッジIC 301は、LCタンク、アンテナ又はピエゾトランスデューサなどの共振回路を駆動するためのマイクロチップである。ブリッジIC 301は、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットである。
【0025】
この例では、PMIC 300及びブリッジIC 301は、ドライバデバイス202の同じPCBに取り付けられる。この例では、PMIC 300の物理的寸法は、幅1~3mm及び長さ1~3mmであり、ブリッジIC 301の物理的寸法は、幅1~3mm及び長さ1~3mmである。
【0026】
この例では、共振回路デバイス201は、任意選択のプログラム可能又はワンタイムプログラム可能集積回路又はOTP IC 242を備える。共振回路デバイス201がドライバデバイス202に結合されるとき、OTP ICは、PMIC 300がOTP IC 242に供給される電圧を管理することができるように、PMIC 300から電力を受け取るためにPMIC 300に電気的に接続される。OTP IC 242はまた、ドライバデバイス202内の通信バス302に接続される。この例では、通信バス302はI2Cバスであるが、他の例では、通信バス302は別のタイプのデジタルシリアル通信バスである。
【0027】
OTP IC 242は、以下に説明するセキュリティ機能を提供する。しかしながら、OTP IC 242は、そのようなセキュリティ機能を必要としない本開示の例では省略されることを理解されたい。
【0028】
共振回路デバイス201内の超音波トランスデューサ215はブリッジIC 301に電気的に接続され、デバイス200が使用されているときにブリッジIC 301によって生成されるAC駆動信号によって超音波トランスデューサ215を駆動することができる。
【0029】
ドライバデバイス202は、通信バス302と通信するために電気的に結合されたマイクロコントローラ303の形態のプロセッサを備える。この例では、マイクロコントローラ303は、Bluetooth(登録商標)低エネルギー(BLE)マイクロコントローラであるが、他の例では、マイクロコントローラ303は、汎用プロセッサである。マイクロコントローラ303は、バッテリ250によって駆動される低ドロップアウトレギュレータ(LDO)304から電力を受け取る。LDO 304は、安定した調整された電圧をマイクロコントローラ303に供給して、バッテリ250の電圧に変動があるコントローラ303が一貫して動作することを可能にする。
【0030】
ドライバデバイス202は、バッテリ250によって電力供給されるDC-DCブーストコンバータ305の形態の電圧レギュレータを備える。ブーストコンバータ305は、バッテリ250の電圧をプログラム可能電圧VBOOSTに上昇させる。プログラム可能電圧VBOOSTは、PMIC 300からの電圧制御信号VCTLに応答してブーストコンバータ305によって設定される。以下でより詳細に説明するように、ブーストコンバータ305は、ブリッジIC 301に電圧VBOOSTを出力する。他の例では、電圧レギュレータは、選択可能な電圧を出力するバックコンバータ又は別のタイプの電圧レギュレータである。
【0031】
電圧制御信号VCTLは、この例ではPMIC 300内に実装されるデジタルアナログコンバータ(DAC)によって生成される。DACはPMIC 300内に統合されているので、DACは
図1では見えない。DACと、PMIC 300内にDACを統合することの技術的利益は、以下で詳細に説明される。
【0032】
この例では、PMIC 300は、ユニバーサルシリアルバス(USB)コネクタ306がUSB充電器に結合されたときにPMIC 300が充電電圧VCHRGを受け取ることができるように、USBコネクタ306の形態の電源コネクタに接続される。
【0033】
この例では、ドライバデバイス202は、この例では静圧センサである第1の圧力センサ307を備える。ドライバデバイス202は、この例では動圧センサである第2の圧力センサ308も備える。しかしながら、他の例では、ドライバデバイス202は、2つの圧力センサ307、308のうちの1つのみを備えるか、又は圧力センサ307、308は完全に省略される。ミスト発生器デバイスに関するこの例では、圧力センサ307、308は、エアロゾルチャンバ(図示せず)内の圧力の変化を感知して、ユーザがエアロゾルチャンバからミストを引き出しているときを感知する。
【0034】
この例では、ドライバデバイス202は、PMIC 300によって制御される複数のLED 308を備える。他の例では、LED 308は省略される。
【0035】
マイクロコントローラ303は、通信バス302上でマスタデバイスとして機能し、PMIC 300は第1のスレーブデバイスであり、OTP IC 242は第2のスレーブデバイスであり、第2の圧力センサ308は第3のスレーブデバイスであり、第1の圧力センサ307は第4のスレーブデバイスである。通信バス302は、マイクロコントローラ303がドライバデバイス202内の以下の機能を制御することを可能にする。
1.PMICの全ての機能は、マイクロコントローラ303によって高度に構成可能である。
2.共振回路(超音波トランスデューサ215)を通って流れる電流は、高コモンモード電圧(ブリッジのハイサイド)において高帯域幅感知及び整流回路によって感知される。感知された電流は、rms電流に比例する電圧に変換され、ブリッジIC 301の電流感知出力ピン309においてバッファ電圧として供給される。この電圧は、PMIC 300に供給されてサンプリングされ、I2C要求を介してデジタル表現として利用可能にされる。超音波トランスデューサ215を流れる電流を感知することは、共振周波数追跡機能の一部を形成する。本明細書で説明するように、ブリッジIC 301内でこの機能を可能にするデバイスの能力は、著しい技術的利益を提供する。
3.PMIC 300内に統合されたDAC(
図1には図示せず)は、DC-DCブーストコンバータ電圧VBOOSTが10Vと20Vとの間になるようにプログラムされることを可能にする。
4.マイクロコントローラ303は、デバイス202の充電器サブシステムが、この例では単一セルバッテリであるバッテリの充電を管理することを可能にする。
5.発光ダイオード(LED)ドライバモジュール(図示せず)は、線形モード又はガンマ補正モードのいずれかでLED 308をデジタル的に駆動及び調光するために、PMIC 300によって電力供給される。
6.マイクロコントローラ303は、圧力センサ307、308から圧力#1及び圧力#2センサ値を読み取ることができる。
【0036】
ここで添付の図面の
図2を参照すると、PMIC 300は、この例では、集積サブシステムと、PMIC 300に電気的入力及び出力を供給する複数のピンとを備える内蔵型チップ又は集積回路である。本開示における集積回路又はチップへの言及は交換可能であり、いずれの用語も、例えばシリコン製であり得る半導体デバイスを包含する。
【0037】
PMIC 300は、基準ブロック(BG)311、LDO 312、電流センサ313、温度センサ314、及び発振器315を含むアナログ構成要素を備えるアナログコア310を備える。
【0038】
以下でより詳細に説明するように、発振器315は、パルス幅変調(PWM)フェーズA及びBを出力する遅延ロックループ(DLL)に結合される。発振器315及びDLLは、ブリッジIC 301内のHブリッジを駆動する2フェーズ中心整合PWM出力を生成する。
【0039】
DLLは、端から端まで接続された複数の遅延線を備え、遅延線の総遅延は、メインクロック信号clk_mの周期に等しい。この例では、DLLは、発振器315からクロック信号を受信し、LDO 312から調整された電源電圧を受信するPMIC 300の、本明細書ではデジタルコア316と呼ばれるデジタルプロセッササブシステムにおいて実装される。DLLは、デジタルコア316において端から端まで接続された多数(例えば、数百万程度)の遅延ゲートにおいて実装される。
【0040】
2フェーズ中心整合PWM信号を生成するためにPMIC 300の同じ集積回路内に発振器315及びDLLを実装することは、現在、集積回路市場においてこの実装を含む信号発生器構成要素がないので、固有である。
【0041】
本明細書で説明されるように、PWMは、ミストの生成を最適化するために電気エネルギーから運動エネルギーへの効率的な伝送を維持するために、ドライバデバイス202が超音波トランスデューサ215の共振周波数を正確に追跡することを可能にする機能の一部である。同じ機能性は、共振回路を効率的に高電力及び高周波数で駆動することによって、異なる共振回路を備える他の例を可能にする。
【0042】
この例では、PMIC 300は、例えばUSB電源からの電力によってバッテリ250の充電を制御する充電器回路317を備える。充電器回路317は、バッテリを必要としない他の例では省略される。
【0043】
PMIC 300は、バッテリ250からの電力によって、又はバッテリ250が充電されている場合には外部電源からの電力によってアナログコア310に電力を供給するようにPMIC 300を構成する一体型電力スイッチVSYSを備える。
【0044】
PMIC 300は、埋め込み型アナログデジタルコンバータ(ADC)サブシステム318を備える。集積回路市場には、集積回路内のサブブロックとして実装された発振器及びADCを備える他の集積回路が存在しないので、同じ集積回路内の発振器315と共にADC 318を実装することは、それ自体固有である。従来のデバイスでは、ADCは、典型的には、発振器とは別個の個別構成要素として提供され、別個のADC及び発振器は、同じPCBに取り付けられる。この従来の構成の伴う問題は、ADC及び発振器の2つの別個の構成要素が、PCB上の空間を不必要に占有することである。更なる問題は、従来のADC及び発振器が、通常、I2Cバスなどのシリアルデータ通信バスによって互いに接続され、シリアルデータ通信バスは、わずか400kHzまでの限られた通信速度を有することである。従来のデバイスとは対照的に、PMIC 300は、ADC 318と発振器315との間の通信における任意の遅延を除去する同じ集積回路内に統合されたADC 318及び発振器315を備え、これは、ADC 318及び発振器315が、発振器315の速度(例えば、3MHz~5MHz)などの高速で互いに通信することができることを意味する。
【0045】
この例のPMIC 300では、発振器315は5MHzで動作しており、5MHzのクロック信号SYS CLOCKを生成する。しかしながら、他の例では、発振器315は、105MHzまでのはるかに高い周波数でクロック信号を生成する。本明細書で説明される集積回路は全て、発振器315の高周波数で動作するように構成される。
【0046】
ADC 318は、複数のGPIO入力(IF_GPIO1~3)を備える複数のフィードバック入力端子又はアナログ入力319を備える。フィードバック入力端子又はアナログ入力319のうちの少なくとも1つは、ブリッジIC 301内のHブリッジ回路からフィードバック信号を受信し、フィードバック信号は、Hブリッジ回路が超音波トランスデューサ215などの共振回路をAC駆動信号で駆動しているときのHブリッジ回路又はAC駆動信号の動作のパラメータを示す。以下で説明するように、GPIO入力は、ブリッジIC 301によって報告されるルート平均二乗(rms)電流を示す電流感知信号をブリッジIC 301から受信するために使用される。この例では、GPIO入力のうちの1つは、ブリッジIC 301内のHブリッジからフィードバック信号を受信するフィードバック入力端子である。
【0047】
ADCサブシステム318は、メインクロック信号の周波数に比例するサンプリング周波数で、複数のADC入力端子319で受信されたアナログ信号をサンプリングする。次いで、ADCサブシステム318は、サンプリングされたアナログ信号を使用してADCデジタル信号を生成する。
【0048】
この例では、PMIC 300に組み込まれるADC 318は、Hブリッジ334及び超音波トランスデューサ215を通って流れるRMS電流だけでなく、システムにおいて利用可能な電圧(例えば、VBAT、VCHRG、VBOOST)、PMIC 300の温度、バッテリ250の温度、及び将来の拡張を可能にするGPIO入力(IF_GPIO 1~3)もサンプリングする。
【0049】
デジタルコア316は、ADCサブシステムからADC生成デジタル信号を受信し、ADCデジタル信号を処理してドライバ制御信号を生成する。デジタルコア316は、ドライバ制御信号をPWM信号発生器サブシステム(DLL 332)に通信して、PWM信号発生器サブシステムを制御する。
【0050】
今日の市場に存在する整流回路は、非常に限られた帯域幅(典型的には1MHz未満)を有する。PMIC 300の発振器315は、最大5MHz又は更に最大105MHzで動作しているので、高帯域幅整流回路がPMIC 300内に実装される。以下で説明されるように、ブリッジIC 301のHブリッジ内のRMS電流を感知することは、ドライバデバイス202が高精度で超音波トランスデューサ215を駆動することを可能にするフィードバックループの一部を形成する。フィードバックループは、ピエゾトランスデューサ製造における任意のプロセス変動(共振周波数の変動)に対応し、共振周波数の温度効果を補償するので、超音波トランスデューサを駆動する業界のゲームチェンジャーである。これは、部分的に、PMIC 300の同じ集積回路内にADC 318、発振器315、及びDLLを統合する本発明の実現によって達成される。統合は、これらのサブシステムが高速で(例えば、5MHz又は105MHzまでのクロック周波数で)互いに通信することを可能にする。これらのサブシステム間の遅延を低減することは、超音波産業、特にミスト発生器デバイスの分野におけるゲームチェンジャーである。
【0051】
ADC 318は、バッテリ電圧監視入力VBAT及び充電器入力電圧監視入力VCHG、並びに電圧監視入力VMON及びVRTH、並びに温度監視入力TEMPを備える。
【0052】
温度監視入力TEMPは、PMIC 300内に埋め込まれた温度センサ314から温度信号を受信する。これは、PMIC 300がPMIC 300内の実際の温度を正確に感知することを可能にし、その結果、PMIC 300は、PMIC 300内の任意の誤動作、並びにPMIC 300の温度に影響を及ぼすプリント回路基板上の他の構成要素に対する誤動作を検出することができる。次いで、PMIC 300は、共振回路デバイス201の安全性を維持するために、誤動作がある場合に超音波トランスデューサ215の励起を防止するようにブリッジIC 301を制御することができる。
【0053】
追加の温度センサ入力VRTHは、バッテリの温度を監視するドライバデバイス202内の外部温度センサから温度感知信号を受信する。したがって、PMIC 300は、過度に高いバッテリ温度によって引き起こされる損傷のリスクを低減するために、高いバッテリ温度の場合にバッテリが充電されるのを停止するように、又はそうでなければドライバデバイス202をシャットダウンするように反応することができる。
【0054】
PMIC 300は、この例では、デジタルコア316からデジタル駆動信号を受信し、PMIC 300の出力ピンに結合されるように構成された6つのLED 321~326にLED駆動出力信号を供給するLEDドライバ320を備える。したがって、LEDドライバ320は、6つまでの独立したチャネルでLED 321~326を駆動及び調光することができる。
【0055】
PMIC 300は、PMIC 300内のデジタル信号を、出力ピンVDAC0を介してPMIC 300から出力されるアナログ電圧制御信号に変換する第1のデジタルアナログコンバータ(DAC)327を備える。第1のDAC 327は、デジタルコア316によって生成されたデジタル制御信号をアナログ電圧制御信号に変換し、アナログ電圧制御信号は、出力ピンVDAC0を介して出力され、ブーストコンバータ305などの電圧レギュレータ回路を制御する。したがって、電圧制御信号は、共振回路(超音波トランスデューサ215)の動作を示すフィードバック信号に応答して、超音波トランスデューサ215などの共振回路を駆動するために、Hブリッジ回路による変調のための所定の電圧を生成するように電圧レギュレータ回路を制御する。
【0056】
この例では、PMIC 300は、PMIC 300内のデジタル信号を、第2のアナログ出力ピンVDAC1を介してPMIC 300から出力されるアナログ信号に変換する第2のDAC 328を備える。
【0057】
DAC 327又はDAC 327、328をPMIC 300の他のサブシステムと同じマイクロチップに埋め込むことは、DAC 327、328が、デジタルコア316及びPMIC 300内の他の構成要素と、通信遅延なしで又は最小限の通信遅延で高速に通信することを可能にする。DAC 327、328は、外部フィードバックループを制御するアナログ出力を供給する。例えば、第1のDAC 327は、制御信号VCTLをブーストコンバータ305に供給して、ブーストコンバータ305の動作を制御する。他の例では、DAC 327、328は、ブーストコンバータ305の代わりに、又はそれに加えて、DC-DCバックコンバータに駆動信号を供給するように構成される。2つの独立したDACチャネルをPMIC 300に統合することは、PMIC 300が、ドライバデバイス202において使用される任意のレギュレータのフィードバックループを操作することを可能にし、ドライバデバイス202が、超音波トランスデューサ215の超音波処理電力を調整すること、又は超音波トランスデューサ215の絶対最大電流及び温度設定のためのアナログ閾値を設定することを可能にする。
【0058】
PMIC 300は、シリアル通信インターフェースを備え、シリアル通信インターフェースは、この例では、ピンを介して設定される外部I2Cアドレスを組み込むI2Cインターフェースである。
【0059】
PMIC 300はまた、マイクロチップの機能性を実装するためのデジタルマシン(FSM)を含む、様々な機能ブロックを備える。これらのブロックは、以下でより詳細に説明される。
【0060】
ここで添付の図面の
図3を参照すると、パルス幅変調(PWM)信号発生器サブシステム329が、PMIC 300内に埋め込まれている。PWM発生器システム329は、発振器315と、分周器330と、マルチプレクサ331と、遅延ロックループ(DLL)332とを備える。以下に説明するように、PWM発生器システム329は、2フェーズ中心整合PWM発生器である。
【0061】
分周器330、マルチプレクサ331、及びDLL 332は、デジタルコア316内のデジタル論理構成要素(例えば、トランジスタ、論理ゲートなど)において実装される。
【0062】
本開示の例では、発振器315及びPWM発生器システム329によってそれぞれカバーされる周波数範囲は、50kHz~5MHz又は最大105MHzである。PWM発生器システム329の周波数精度は±1%であり、温度に対する広がりは±1%である。今日のIC市場では、埋め込まれた発振器と、50kHzから5MHz又は105MHzまでの周波数範囲を提供することができる2フェーズ中心整合PWM発生器とを有するICはない。
【0063】
発振器315は、50kHz~5MHz又は105MHzまでの周波数を有するメインクロック信号(clk_m)を生成する。メインクロックclk_mは、メインクロックclk_mの周波数を1つ以上の所定の除数量で分周する分周器330に入力される。この例では、分周器330は、メインクロックclk_mの周波数を2、4、8、及び16で分周し、分周された周波数クロックをマルチプレクサ331に出力として供給する。マルチプレクサ331は、分周された周波数クロックを多重化し、分周された周波数出力をDLL 332に供給する。DLL 332に渡されるこの信号は、所望の周波数で信号を出力するようにDLL 332を制御する周波数基準信号である。他の例では、分周器330及びマルチプレクサ331は省略される。
【0064】
発振器315はまた、2つのフェーズ、第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2を生成する。第1のフェーズクロック信号及び第2のフェーズクロック信号のフェーズは、中心整合される。
図4に示すように、
・ 第1のフェーズクロック信号Phase1は、clk_mの正の半周期の可変時間の間ハイであり、clk_mの負の半周期の間ローである。
・ 第2のフェーズクロック信号フェーズ2は、clk_mの負の半周期の可変時間の間ハイであり、clk_mの正の半周期の間ローである。
【0065】
次に、Phase1及びPhase2は、DLL 332に送られ、第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2を使用して2倍周波数クロック信号を生成する。2倍周波数クロック信号は、メインクロック信号clk_mの周波数の2倍である。この例では、DLL 332内の「OR」ゲートが、第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2を使用して2倍周波数クロック信号を生成する。この2倍周波数クロック又は分周器330から来る分周された周波数は、選択されたターゲット周波数に基づいて選択され、次いでDLL 332の基準として使用される。
【0066】
DLL 332において、以下「clock」と呼ぶ信号は、2倍されたメインクロックclk_mを表し、以下「clock_del」と呼ぶ信号は、周波数の1周期分だけ遅延させたクロックの複製である。clock及びclock_delは、フェーズ周波数検出器を通過する。次いで、ノードVcは、フェーズ誤差極性に基づいてチャージポンプによって充電又は放電される。制御電圧は、DLL 332の総遅延が正確に1周期になるまで、DLL 332内の全ての単一遅延ユニットの遅延を制御するために直接供給される。
【0067】
DLL 332は、第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2の立ち上がりエッジが2倍周波数クロック信号の立ち上がりエッジに同期するように制御する。DLL 332は、それぞれの周波数基準信号及びデューティサイクル制御信号に応答して第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2の周波数及びデューティサイクルを調整して、第1のフェーズ出力信号PHASE A及び第2のフェーズ出力信号PHASE Bを生成し、Hブリッジ又はインバータを駆動して、超音波トランスデューサを駆動するためのAC駆動信号を生成する。
【0068】
PMIC 300は、第1のフェーズ出力信号PHASE AをHブリッジ回路に出力する第1のフェーズ出力信号端子PHASE_Aと、第2のフェーズ出力信号PHASE BをHブリッジ回路に出力する第2のフェーズ出力信号端子PHASE_Bとを備える。
【0069】
この例では、DLL 332は、デューティサイクル制御信号に応答してDLL 332内の各遅延線の遅延を変化させることによって、デューティサイクル制御信号に応答して第1のフェーズクロック信号Phase1及び第2のフェーズクロック信号Phase2のデューティサイクルを調整する。
【0070】
クロックは、より良い精度を保証するために、その周波数の2倍で使用される。
図5に示すように、説明のために、メインクロックclk_mの周波数が使用される場合(本開示の例では使用されない)、PHASE Aはクロックの立ち上がりエッジRと同期し、PHASE Bはクロックの立ち下がりエッジFと同期する。DLL 332の遅延線は立ち上がりエッジRを制御するので、立ち下がりエッジFについては、PWM発生器システム329は、不完全であり得るDLL 332の遅延ユニットの完全な整合に依存する必要がある。しかしながら、この誤差を除去するために、PWM発生器システム329は、PHASE A及びPHASE Bの両方が2倍周波数クロックの立ち上がりエッジRと同期するように、2倍周波数クロックを使用する。
【0071】
2%のステップサイズで20%から50%までのデューティサイクルを実行するために、DLL 332の遅延線は25個の遅延ユニットを備え、各それぞれの遅延ユニットの出力はフェーズn番目を表す。最終的に、最終遅延ユニットの出力のフェーズは、入力クロックに対応する。全ての遅延がほぼ同じであることを考慮すると、特定のデューティサイクルは、デジタルコア316における単純な論理を有する特定の遅延ユニットの出力を用いて得られる。
【0072】
DLL 332は、1つの遅延期間ではなく、2つ以上の期間をロックすることができ、DLL 332を非収束ゾーンにする可能性があるので、DLL 332の起動を処理することが重要である。この問題を回避するために、DLL 332が既知の決定論的条件から開始することを可能にする起動回路がPWM発生器システム329内に実装される。起動回路は、更に、DLL 332が最小遅延で開始することを可能にする。
【0073】
本開示の例では、PWM発生器システム329によってカバーされる周波数範囲が拡張され、したがって、DLL 332内の遅延ユニットは、4ns(5MHzの発振器周波数の場合)から400ns(50kHzの発振器周波数の場合)の遅延を提供することができる。これらの異なる遅延に対応するために、キャパシタCbがPWM発生器システム329に含まれ、キャパシタ値は必要な遅延を提供するように選択される。
【0074】
PHASE A及びPHASE Bは、PHASE A及びPHASE BがブリッジIC 301の動作を制御するために使用され得るように、DLL 332から出力され、デジタルIOを介してブリッジIC 301に渡される。
【0075】
次に、ドライバデバイス202のバッテリ充電機能についてより詳細に説明する。バッテリ充電サブシステムは、PMIC 300に埋め込まれ、PMIC 300においてホストされるデジタル充電コントローラによって制御される充電器回路317を備える。充電器回路317は、通信バス302を介してマイクロコントローラ303によって制御される。バッテリ充電サブシステムは、単一セルリチウムポリマー(LiPo)又はリチウムイオン(Li-ion)バッテリを充電することができる。
【0076】
この例では、バッテリ充電サブシステムは、5V電源(例えば、USB電源)から最大1Aの充電電流で1つ以上のバッテリを充電することができる。バッテリの充電パラメータを適合させるために、通信バス302(I2Cインターフェース)を介して以下のパラメータのうちの1つ以上をプログラムすることができる。
・ 充電電圧は、100mV刻みで3.9Vから4.3Vの間に設定することができる。
・ 充電電流は、150mA~1000mAの間で50mA刻みで設定することができる。
・ プリチャージ電流は、充電電流の1/10である。
・ プリチャージ及び高速充電タイムアウトは、それぞれ20分及び340分で5分と85分との間に設定することができる。
・ 任意選択で、外部負温度係数(NTC)サーミスタを使用して、バッテリ温度を監視することができる。
【0077】
いくつかの例では、バッテリ充電サブシステムは、ホストマイクロコントローラ303に割込みを発生させることによって、以下のイベントのうちの1つ以上を報告する。
・ バッテリは検出されている
・ バッテリが充電されている
・ バッテリが満充電されている
・ バッテリが存在しない
・ 充電タイムアウトに達した
・ 充電供給が不足電圧限界未満である
【0078】
PMIC 300に埋め込まれた充電器回路317を有する主な利点は、列挙された全てのプログラミングオプション及びイベント指示が、バッテリ充電サブシステムの安全な動作を保証するPMIC 300内に実装されることを可能にすることである。更に、PCB上に別個に取り付けられた充電システムの個別の構成要素を備えるミスト吸入器デバイスなどの従来の共振回路デバイスと比較して、著しい製造コスト及びPCB空間の節約を達成することができる。充電器回路317はまた、充電電流及び電圧、異なる障害タイムアウト、並びに詳細な状態分析のための多数のイベントフラグの非常に多目的な設定を可能にする。
【0079】
次に、アナログデジタルコンバータ(ADC)318についてより詳細に説明する。本発明者らは、PMIC 300内のADC 318を高速発振器315と統合するための重要な技術的課題を克服しなければならなかった。更に、PMIC 300内にADC 318を統合することは、IC市場で利用可能な多くのディスクリートADCデバイスのうちの1つを使用することに依存する、当該技術分野における従来の手法に反する。
【0080】
この例では、ADC 318は、メインクロック信号clk_mの周波数に等しいサンプリングレートで超音波トランスデューサドライバチップ(PMIC 300)内の少なくとも1つのパラメータをサンプリングする。この例では、ADC 318は、マイクロプロセッサ303のリソースを節約するためにマイクロプロセッサ303からデジタルサンプリングをアンロードすることができる10ビットアナログデジタルコンバータである。ADC 318をPMIC 300内に統合することはまた、そうでなければADCのサンプリング能力を減速させるであろうI2Cバスを使用する必要性を回避する(従来のデバイスは、典型的には最大400kHzの限定されたクロック速度で専用ディスクリートADCとマイクロコントローラとの間でデータを通信するためにI2Cバスに依拠する)。
【0081】
本開示の例では、以下のパラメータのうちの1つ以上が、ADC 318によって順次サンプリングされ得る。
i.超音波トランスデューサを駆動している外部インバータ回路から超音波トランスデューサドライバチップ(PMIC 300)において受信されるrms電流信号。この例では、このパラメータは、ブリッジIC 301によって報告される二乗平均平方根(rms)電流である。rms電流を感知することは、超音波トランスデューサ215を駆動するために使用されるフィードバックループを実装するために重要である。ADC 318は、I2Cバスを介して伝達されるこの情報に依存しないので、ADC 318は、最小限の遅延を有するか又は遅延のない信号を介して、ブリッジIC 301から直接rms電流を感知することができる。これは、I2Cバスの比較的低い速度によって制約される従来のデバイスに対して著しい速度及び精度の利益を提供する。
ii.PMIC 300に接続されたバッテリの電圧。
iii.PMIC 300に接続された充電器の電圧。
iv.PMIC 300チップ温度を示す温度信号などの温度信号。上述したように、この温度は、温度センサ314が発振器315と同じIC内に埋め込まれているため、非常に正確に測定することができる。例えば、PMIC 300の温度が上昇する場合、電流、周波数、及びPWMは、PMIC 300によって調整されて、トランスデューサ発振を制御し、トランスデューサ発振は、温度を制御する。
v.2つの外部ピン。
vi.バッテリパック温度を監視するための外部NTC温度センサ。
【0082】
いくつかの例では、ADC 318は、例えばラウンドロビン方式で、上述のソースのうちの1つ以上を順次サンプリングする。ADC 318は、最大5MHz又は最大105MHzであり得る発振器315の速度などの高速でソースをサンプリングする。
【0083】
いくつかの例では、デバイス202は、デバイスのユーザ又は製造業者が、平均化のために各ソースからいくつのサンプルが取られるべきかを指定することができるように構成される。例えば、ユーザは、rms電流入力から512サンプル、バッテリ電圧から64サンプル、充電器入力電圧から64サンプル、外部ピンから32サンプル、及びNTCピンから8サンプルを取るようにシステムを構成することができる。更に、ユーザは、上述のソースのうちの1つがスキップされるべきかどうかを指定することもできる。
【0084】
いくつかの例では、各ソースに対して、ユーザは、全範囲を3つのゾーンなどの複数のゾーンに分割する2つのデジタル閾値を指定することができる。その後、ユーザは、サンプリングされた値がゾーン、例えばゾーン2からゾーン3に変化したときに割込みを解放するようにシステムを設定することができる。
【0085】
今日市場で入手可能な従来のICは、PMIC 300の上記の特徴を実行することができない。そのような柔軟性及び粒度を有するサンプリングは、超音波トランスデューサなどの共振回路又は構成要素を駆動するときに最も重要である。
【0086】
この例では、PMIC 300は、8ビット汎用デジタル入出力ポート(GPIO)を備える。各ポートは、デジタル入力及びデジタル出力として構成することができる。ポートのいくつかは、
図6の表に示すように、アナログ入力機能を有する。
【0087】
PMIC 300のGPIO7~GPIO5ポートは、通信(I2C)バス302上のデバイスのアドレスを設定するために使用され得る。その後、8つの同一のデバイスを同じI2Cバス上で使用することができる。これは、8つの同一のデバイスが競合するアドレスなしに同じI2Cバス上で使用されることを可能にするので、IC産業における固有の特徴である。これは、各デバイスが、PMIC 300の起動後の最初の100μsの間にGPIO 7~GPIO 5の状態を読み取り、アドレスのその部分をPMIC 300の内部に記憶することによって実装される。PMIC 300が起動された後、GPIOは、任意の他の目的のために使用され得る。
【0088】
上述したように、PMIC 300は、6チャネルLEDドライバ320を備える。この例では、LEDドライバ320は、5V耐性のNチャネル金属酸化膜半導体(NMOS)電流源を備える。LEDドライバ320は、LED電流を4つのディスクリートレベル、5mA、10mA、15mA及び20mAに設定するように構成されている。LEDドライバ320は、ガンマ補正の有無にかかわらず、12ビットPWM信号で各LEDチャネルを調光するように構成される。LEDドライバ320は、PWM周波数を300Hzから1.5kHzまで変化させるように構成される。この特徴は、機能がPMIC 300のサブシステムとして埋め込まれているので、超音波ミスト吸入器デバイスなどの共振回路デバイスの分野において固有である。
【0089】
この例では、PMIC 300は、2つの独立した6ビットデジタルアナログコンバータ(DAC)327、328を備え、これらはPMIC 300に組み込まれる。DAC 327、328の目的は、アナログ電圧を出力して、外部レギュレータ(例えば、DC-DCブーストコンバータ305、バックコンバータ、又はLDO)のフィードバック経路を操作することである。更に、いくつかの例では、DAC 327、328はまた、以下で説明するように、ブリッジIC 301の過電流シャットダウンレベルを動的に調整するために使用され得る。
【0090】
各DAC 327、328の出力電圧は、0Vと1.5Vとの間、又は0VとV_battery(Vbat)との間でプログラム可能である。この例では、DAC出力電圧の制御は、I2Cコマンドを介して行われる。PMIC 300に組み込まれた2つのDACを有することは固有であり、電流の動的監視制御を可能にする。DAC 327、328のいずれかが外部チップであった場合、速度は、I2Cプロトコルによる速度制限と同じ制限下に入る。デバイス202の有効電力監視構成は、全てのこれらの埋め込まれた特徴がPMIC内にある場合、最適な効率で動作する。それらが外部構成要素である場合、有効電力監視構成は全体的に非効率的である。
【0091】
ここで添付の図面の
図7を参照すると、ブリッジIC 301は、埋め込まれた電力スイッチング回路333を備えるマイクロチップである。この例では、電力スイッチング回路333は、
図8に示され、以下で詳細に説明されるHブリッジ334である。しかしながら、他の例のブリッジIC 301は、電力スイッチング回路が超音波トランスデューサ215を駆動するためのAC駆動信号を生成するための等価な機能を実行するという条件で、Hブリッジ334に対する代替的な電力スイッチング回路を組み込み得ることが理解されるべきである。
【0092】
ブリッジIC 301は、PMIC 300のPWM信号発生器サブシステムから第1のフェーズ出力信号PHASE Aを受信する第1のフェーズ端子PHASE Aを備える。ブリッジIC 301はまた、PMIC 300のPWM信号発生器サブシステムから第2のフェーズ出力信号PHASE Bを受信する第2のフェーズ端子PHASE Bを備える。
【0093】
ブリッジIC 301は、Hブリッジ334内の電流を直接感知し、ブリッジIC 301のRMS_CURRピンを介してRMS電流出力信号を供給する電流感知回路335を備える。電流感知回路335は、過電流監視のために構成され、Hブリッジ334を流れる電流が所定の閾値を上回るときを検出する。Hブリッジ334を備える電力スイッチング回路333と電流感知回路335との全てをブリッジIC 301の同じ埋め込み回路内に統合することは、IC市場における固有の組合せである。現在、IC市場における他の集積回路は、Hブリッジを流れるRMS電流を感知するための埋め込み回路を有するHブリッジを備えていない。
【0094】
ブリッジIC 301は、過温度監視を含む温度センサ336を備える。温度センサ336は、ブリッジIC 301が所定の閾値を上回る温度で動作していることを温度センサ336が検出した場合、ブリッジIC 336をシャットダウンするか、又はブリッジIC 301の少なくとも一部を無効にするように構成される。したがって、温度センサ336は、ブリッジIC 301が過度に高い温度で動作する場合に、ブリッジIC 301又はドライバデバイス202内の他の構成要素への損傷を防止する、統合された安全機能を提供する。
【0095】
ブリッジIC 301は、電力スイッチング回路333に一体的に接続されたデジタルステートマシン337を備える。デジタルステートマシン337は、PMIC 300からPHASE A及びPHASE B信号を受信し、例えばマイクロコントローラ303からENABLE信号を受信する。デジタルステートマシン337は、第1のフェーズ出力信号PHASE A及び第2のフェーズ出力信号PHASE Bに基づいてタイミング信号を生成する。
【0096】
デジタルステートマシン337は、電力スイッチング回路333を制御するために、Aフェーズ信号及びBフェーズ信号に対応するタイミング信号、並びにBRIDGE PR信号及びBRIDGE EN信号を電力スイッチング回路333に出力する。したがって、デジタルステートマシン337は、Hブリッジ回路334のスイッチT1~T4にタイミング信号を出力して、スイッチT1~T4を制御して、超音波トランスデューサ215などの共振回路を駆動するためのAC駆動信号をHブリッジ回路が出力するように、シーケンスでオン及びオフにする。
【0097】
以下でより詳細に説明するように、スイッチングシーケンスは、共振回路(超音波トランスデューサ215)によって蓄積されたエネルギーを散逸させるために、第1のスイッチT1及び第2のスイッチT1がオフにされ、第3のスイッチT3及び第4のスイッチT4がオンにされるフリーフローティング期間を含む。
【0098】
ブリッジIC 301は、ブリッジIC 301内の埋め込み構成要素が正しく動作しているかどうかを判定するためにブリッジIC 301がテストされることを可能にするテストコントローラ338を備える。テストコントローラ338は、TEST_DATAピン、TEST_CLKピン、及びTEST_LOADピンに結合され、その結果、ブリッジIC 301は、ブリッジIC 301の動作をテストするためにブリッジIC 301にデータを送り込み、そこからデータを送り出す外部制御デバイスに接続することができる。ブリッジIC 301はまた、ブリッジIC 301内のデジタル通信バスがTST_PADピンを介してテストされることを可能にするTEST BUSを備える。
【0099】
ブリッジIC 301は、ブリッジIC 301の起動動作を制御するパワーオンリセット回路(POR)339を備える。POR 339は、供給電圧が所定の範囲内にある場合にのみ、ブリッジIC 301が適切に起動することを保証する。電源電圧が所定の範囲外である場合、例えば電源電圧が高すぎる場合、POR 339は、電源電圧が所定の範囲内になるまでブリッジIC 301の起動を遅延させる。
【0100】
ブリッジIC 301は、ブリッジIC 301の他のサブシステムによる使用のための正確な基準電圧を供給する基準ブロック(BG)340を備える。
【0101】
ブリッジIC 301は、電力スイッチング回路333及び/又は電流センサ335などのブリッジIC 301内の他のサブシステムに正確な電流を供給する電流基準341を備える。
【0102】
温度センサ336は、ブリッジIC 301のシリコンの温度を連続的に監視する。温度が所定の温度閾値を超える場合、電力スイッチング回路333は自動的にオフに切り替えられる。更に、過温度を外部ホストに報告して、過温度イベントが発生したことを外部ホストに通知することができる。
【0103】
デジタルステートマシン(FSM)337は、この例では、Hブリッジ334を制御するためのタイミング信号である、電力スイッチング回路333のためのタイミング信号を生成する。
【0104】
ブリッジIC 301は、ブリッジIC 301の様々なサブシステムからの信号を電圧及び電流基準340、341と比較し、ブリッジIC 301のピンを介して基準出力信号を供給する比較器342、343を備える。
【0105】
再び添付の図面の
図8を参照すると、この例のHブリッジ334は、Hブリッジ334の両側にNMOS電界効果トランジスタ(FET)スイッチの形態の4つのスイッチを備える。Hブリッジ334は、Hブリッジ構成で接続された4つのスイッチ又はトランジスタT
1~T
4を備え、各トランジスタT
1~T
4は、それぞれの論理入力A~Dによって駆動される。トランジスタT
1~T
4は、
図8に示されるように接続された2つの外部キャパシタCbによって内部で生成されるブートストラップ電圧によって駆動されるように構成される。
【0106】
Hブリッジ334は、ブリッジIC 301のそれぞれのピンに接続される様々な電力入力及び出力を備える。Hブリッジ334は、
図8においてVBOOSTとラベル付けされた第1の電源端子を介してブーストコンバータ305から出力されるプログラム可能電圧VBOOSTを受信する。Hブリッジ334は、
図8においてVSS_Pとラベル付けされた第2の電源端子を備える。
【0107】
Hブリッジ334は、Hブリッジ334から出力されるAC駆動信号が超音波トランスデューサ215を駆動することができるように、超音波トランスデューサ215のそれぞれの端子に接続するように構成される出力OUTP、OUTNを備える。
【0108】
4つのスイッチ又はトランジスタT
1~T
4のスイッチングは、論理入力A~Dを介してデジタルステートマシン337からのスイッチング信号によって制御される。
図8は4つのトランジスタT
1~T
4を示すが、他の例では、Hブリッジ334は、Hブリッジの機能を実装するために、より多数のトランジスタ又は他のスイッチング構成要素を組み込むことを理解されたい。
【0109】
この例では、Hブリッジ334は、超音波トランスデューサ215の共振周波数又はその付近で超音波トランスデューサ215を最適に駆動するのに十分な電力を有するAC駆動信号を供給するために、22W~50Wのスイッチング電力で動作する。この例のHブリッジ334によって切り替えられる電圧は、±15Vである。他の例では、電圧は±20Vである。
【0110】
この例では、Hブリッジ334は、3MHz~5MHz又は最大105MHzの周波数で切り替わる。これは、IC市場で入手可能な従来の集積回路Hブリッジと比較して高いスイッチング速度である。例えば、今日のIC市場で入手可能な従来の集積回路Hブリッジは、わずか2MHzの最大周波数で動作するように構成されている。本明細書で説明するブリッジIC 301は別として、IC市場で入手可能な従来の集積回路Hブリッジは、5MHzまで、ましてや105MHzまでの周波数で22V~50Vの電力で動作することができない。
【0111】
ここで添付の図面の
図9を参照すると、電流センサ335は、
図8に示されるように、Hブリッジ334のそれぞれのハイサイド及びローサイドと直列に接続される正及び負の電流感知抵抗器RshuntP、RshuntNを備える。電流感知抵抗器RshuntP、RshuntNは、この例では0.1Ωである低い値の抵抗器である。電流センサ335は、第1の電流センサ抵抗器RshuntPの両端間の電圧降下を測定する第1の演算増幅器344の形態の第1の電圧センサと、第2の電流センサ抵抗器RshuntNの両端間の電圧降下を測定する第2の演算増幅器345の形態の第2の電圧センサとを備える。この例では、各演算増幅器344、345の利得は2V/Vである。各演算増幅器344、345の出力は、この例では、1mA/Vである。電流センサ335は、この例では2kΩであるプルダウン抵抗器Rcsを備える。演算増幅器344、345の出力は、信号CSoutにおける過渡現象を除去するローパスフィルタ346を通過する出力CSoutを供給する。ローパスフィルタ346の出力Voutは、電流センサ335の出力信号である。
【0112】
したがって、電流センサ335は、Hブリッジ334及び超音波トランスデューサ215をそれぞれ流れるAC電流を測定する。電流センサ335は、AC電流を、グランドに対する等価RMS出力電圧(Vout)に変換する。電流センサ335は、Hブリッジ334が最大5MHz、又はいくつかの例では最大105MHzの周波数で動作することができるので、高い帯域幅能力を有する。電流センサ335の出力Voutは、超音波トランスデューサ215を通って流れる測定されたAC rms電流に等しい正の電圧を報告する。電流センサ335の出力電圧Voutは、この例では、ブリッジIC 301内の制御回路にフィードバックされて、Hブリッジ334を通って、したがってトランスデューサ215を通って流れる電流が所定の閾値を超えた場合に、ブリッジIC 301がHブリッジ334をシャットダウンすることを可能にする。加えて、過電流閾値イベントは、ブリッジIC 301がブリッジIC 301のOVC_TRIGGピンを介して過電流イベントを報告することができるように、ブリッジIC 301内の第1の比較器342に報告される。
【0113】
次に添付の図面の
図10を参照して、Hブリッジ334の制御について、超音波トランスデューサ215の等価ピエゾモデルも参照して説明する。
【0114】
図10においてV_outによって示されるように、Hブリッジ334の出力OUTP、OUTNにわたって正の電圧を発生させるために(矢印の方向に留意されたい)、入力A~Dを介したトランジスタT
1~T
4のスイッチングシーケンスは、以下の通りである。
1.超音波トランスデューサ215にかかる正の出力電圧:A-ON、B-OFF、C-OFF、D-ON。
2.正の出力電圧から0への遷移:A-OFF、B-OFF、C-OFF、D-ON。この遷移の間、Aにスイッチングエラー又は遅延がある場合、A及びCを流れる電流を最小化又は回避することによって電力損失を最小化又は回避するために、Cは最初にオフに切り替えられる。
3.0出力電圧:A-OFF、B-OFF、C-ON、D-ON。この0出力電圧フェーズの間、Hブリッジ334の出力OUTP、OUTNの端子は、オンのままであるC及びDスイッチによって接地される。これは、超音波トランスデューサの等価回路におけるキャパシタによって蓄積されたエネルギーを散逸させ、超音波トランスデューサに印加されるスイッチング波形電圧における電圧オーバーシュートを最小化する。
4.0から負の出力電圧への遷移:A-OFF、B-OFF、C-ON、D-OFF。
5.超音波トランスデューサ215にかかる負の出力電圧:A-OFF、B-ON、C-ON、D-OFF。
【0115】
5MHzまで又は105MHzまでの高周波数では、スイッチングシーケンスの各部分の時間は非常に短く、ナノ秒又はピコ秒程度であることが理解されるであろう。例えば、6MHzのスイッチング周波数では、スイッチングシーケンスの各部分は約80nsで発生する。
【0116】
上記のスイッチングシーケンスによるHブリッジ334の出力電圧OUTP、OUTNを示すグラフが、添付の図面の
図11に示されている。スイッチングシーケンスの0出力電圧部分は、超音波トランスデューサ215によって蓄積されたエネルギー(例えば、超音波トランスデューサの等価回路内のキャパシタによって蓄積されたエネルギー)に対応するために含まれる。上述したように、これは、超音波トランスデューサに印加されるスイッチング波形電圧における電圧オーバーシュートを最小にし、したがって、超音波トランスデューサにおける不必要な電力散逸及び加熱を最小にする。
【0117】
電圧オーバーシュートを最小化又は除去することはまた、トランジスタがそれらの定格電圧を上回る電圧を受けることを防止することによって、ブリッジIC 301内のトランジスタへの損傷のリスクを低減する。更に、電圧オーバーシュートの最小化又は除去は、ブリッジIC 301が、本明細書で説明される電流感知フィードバックループへの混乱を最小化する方法で超音波トランスデューサを正確に駆動することを可能にする。その結果、ブリッジIC 301は、最大5MHz又は最大105MHzの高周波数で、22W~50W又は70Wもの高電力で超音波トランスデューサを駆動することができる。
【0118】
この例のブリッジIC 301は、本明細書では強制モード及び固有周波数モードと呼ばれる2つの異なるモードで動作するようにPMIC 300によって制御されるように構成される。これら2つの動作モードは、既存のブリッジICに対して新規である。特に、固有周波数モードは、従来のデバイスと比較して、超音波トランスデューサを駆動する精度及び効率において実質的な利益を提供する主要な革新である。
【0119】
強制周波数モード(FFM)
強制周波数モードでは、Hブリッジ334は上述のシーケンスで制御されるが、ユーザが選択可能な周波数で制御される。その結果、HブリッジトランジスタT1~T4は、超音波トランスデューサ215の固有共振周波数に関係なく強制的に制御されて、超音波トランスデューサ215の両端間の出力電圧を切り替える。したがって、強制周波数モードは、Hブリッジ334が、共振周波数f1を有する超音波トランスデューサ215を異なる周波数f2で駆動することを可能にする。
【0120】
超音波トランスデューサをその共振周波数とは異なる周波数で駆動することは、動作を異なる用途に適合させるために適切であり得る。例えば、共振周波数からわずかに外れた周波数で超音波トランスデューサを駆動することが適切であり得る(トランスデューサへの機械的損傷を防止するための機械的理由のため)。代替的に、低周波数で超音波トランスデューサを駆動することが適切であり得るが、超音波トランスデューサは、そのサイズのために、異なる固有共振周波数を有する。
【0121】
ドライバデバイス202は、特定のアプリケーション又は特定の超音波トランスデューサのためのドライバデバイス202の構成に応答して、超音波トランスデューサ215を強制周波数モードで駆動するようにブリッジIC 301を制御する。例えば、ドライバデバイス202は、共振回路デバイス201が、ユーザへの送達のために薬物を含有する特定の粘度の液体からミストを生成するなどの特定の用途に使用されているとき、強制周波数モードで動作するように構成されてもよい。
【0122】
固有周波数モード(NFM)
以下の固有周波数動作モードは、重要な発展であり、今日のIC市場で入手可能な従来の超音波ドライバに対して改善された精度及び効率において利益を提供する。
【0123】
固有周波数動作モードは、上述したのと同じスイッチングシーケンスに従うが、シーケンスの0出力部分のタイミングは、強制周波数モード動作における電流スパイクに起因して生じ得る問題を最小限に抑えるか又は回避するように調整される。これらの電流スパイクは、超音波トランスデューサ215にわたる電圧がその反対の電圧極性に切り替えられるときに発生する。ピエゾ結晶を含む超音波トランスデューサは、並列接続されたキャパシタを組み込む電気等価回路を有する(例えば、
図10のピエゾモデルを参照)。超音波トランスデューサの両端間の電圧が正の電圧から負電圧にハードスイッチングされる場合、高いdV/dtに起因して、キャパシタに蓄積されたエネルギーが散逸するにつれて大きな電流が流れ得る。
【0124】
固有周波数モードは、超音波トランスデューサ215にわたる電圧を正の電圧から負の電圧に(及びその逆に)ハードスイッチングすることを回避する。代わりに、逆電圧を印加する前に、超音波トランスデューサ215(ピエゾ結晶)は、フリーフローティング期間の間、その端子間に印加される0電圧でフリーフローティングのままにされる。PMIC 300は、ブリッジ334がフリーフローティング期間を設定するようにブリッジIC 301の駆動周波数を設定し、(ピエゾ結晶内に蓄積されたエネルギーに起因する)超音波トランスデューサ215内の電流フローが、フリーフローティング期間中に超音波トランスデューサ215の端子間の電圧を反転させる。
【0125】
その結果、Hブリッジ334が超音波トランスデューサ215の端子に負電圧を印加するとき、超音波トランスデューサ215(等価回路におけるキャパシタ)は既に逆充電されており、高いdV/dtがないので電流スパイクは発生しない。
【0126】
しかしながら、超音波トランスデューサ215が最初に起動されるとき、超音波トランスデューサ215(ピエゾ結晶)内の電荷が蓄積するのに時間がかかることを理解されたい。したがって、超音波トランスデューサ215内のエネルギーがフリーフローティング期間中に電圧を反転させる理想的な状況は、超音波トランスデューサ215内の発振が電荷を蓄積した後にのみ発生する。これに対応するために、ブリッジIC 301が超音波トランスデューサ215を最初に起動するとき、PMIC 300は、Hブリッジ334を通して超音波トランスデューサ215に送達される電力を、低い値(例えば、5V)である第1の値に制御する。次いで、PMIC 300は、超音波トランスデューサ215内に蓄積されたエネルギーを蓄積するために、Hブリッジ334を通して超音波トランスデューサ215に送達される電力を制御して、ある期間にわたって第1の値よりも高い第2の値(例えば、15V)に増加させる。電流スパイクは、超音波トランスデューサ215内の電流が十分に発達するまで、発振のこのランプの間に依然として発生する。しかしながら、起動時に低い第1の電圧を使用することによって、これらの電流スパイクは、超音波トランスデューサ215の動作への影響を最小限に抑えるのに十分に低く保たれる。
【0127】
固有周波数モードを実装するために、ドライバデバイス202は、発振器315の周波数と、Hブリッジ334から出力されるAC駆動信号のデューティサイクル(フリーフローティング時間に対するオン時間の比)とを高精度で制御する。この例では、ドライバデバイス202は、超音波トランスデューサ215の端子における電圧反転が可能な限り正確であり、電流スパイクが最小化されるか可能な限り回避されるように、発振器周波数及びデューティサイクルを調整するために3つの制御ループを実行する。制御ループを使用する発振器及びデューティサイクルの正確な制御は、IC超音波ドライバの分野における著しい進歩である。
【0128】
固有周波数動作モードの間、電流センサ335は、フリーフローティング期間の間に超音波トランスデューサ215(共振回路)を流れる電流を感知する。デジタルステートマシン337は、フリーフローティング期間中に超音波トランスデューサ215(共振回路)を通って流れる電流が0であることを電流センサ335が感知したとき、第1のスイッチT1又は第2のスイッチT2のいずれかをオンに切り替えるようにタイミング信号を適合させる。
【0129】
添付の図面の
図12は、発振器電圧波形347(V(osc))と、Hブリッジ334の左側ハイスイッチT1のオン及びオフから生じるスイッチング波形348と、Hブリッジ334の右側ハイスイッチT2のオン及びオフから生じるスイッチング波形349とを示す。介在するフリーフローティング期間350の間、Hブリッジ334の両方のハイスイッチT1、T2はオフにされる(フリーフローティングフェーズ)。フリーフローティング期間350の持続時間は、フリーフローティング制御電圧351(Vphioff)の大きさによって制御される。
【0130】
添付の図面の
図13は、超音波トランスデューサ215の第1の端子における電圧波形352(電圧波形は、超音波トランスデューサ215の第2の端子において反転される)と、超音波トランスデューサ215を通って流れるピエゾ電流353とを示す。ピエゾ電流353は、(ほぼ)理想的な正弦波形を表す(これは、強制周波数モード又はIC市場における任意のブリッジでは決して可能ではない)。
【0131】
ピエゾ電流353の正弦波が0に達する前に、Hブリッジ334の左側ハイスイッチT1がオフにされる(ここで、スイッチT1は、ピエゾ電流353が約6Aであるときにオフにされる)。超音波トランスデューサ215(ピエゾ等価回路のキャパシタ)に蓄積されたエネルギーに起因して超音波トランスデューサ215内を流れる残りのピエゾ電流353は、フリーフローティング期間350中の電圧反転の原因である。ピエゾ電流353は、フリーフローティング期間350中に0まで減衰し、その後、負の電流フロードメインに減衰する。超音波トランスデューサ215における端子電圧は、供給電圧(この場合19V)から2V未満に低下し、この低下は、ピエゾ電流353が0に達するときに停止する。これは、電流スパイクを最小化又は回避するために、Hブリッジ334のローサイドスイッチT3をオンにする完全な時間である。
【0132】
上述の強制周波数モードと比較して、固有周波数モードは、少なくとも3つの利点を有する。
1.パッケージキャパシタのハードスイッチングに関連する電流スパイクは、大幅に低減されるか、又は完全に回避される。
2.ハードスイッチングによる電力損失はほとんど除去される。
3.周波数は、制御ループによって調整され、ピエゾ結晶の共振(すなわち、ピエゾ結晶の固有共振周波数)の近くに保たれる。
【0133】
制御ループによる周波数調整(上記の利点3)の場合、PMIC 300は、ブリッジIC 301を制御して、ピエゾ結晶の共振を上回る周波数で超音波トランスデューサ215を駆動することによって開始する。次いで、PMIC 300は、起動中にAC駆動信号の周波数が減衰/低減するようにブリッジIC 301を制御する。周波数がピエゾ結晶の共振周波数に近づくとすぐに、ピエゾ電流が急速に発生/増加する。ピエゾ電流が所望の電圧反転を引き起こすのに十分に高くなると、周波数減衰/低減はPMIC 300によって停止される。次いで、PMIC 300の制御ループは、AC駆動信号の周波数及びデューティサイクルの調整を引き継ぐ。
【0134】
強制周波数モードでは、超音波トランスデューサ215に送達される電力は、デューティサイクル及び/若しくは周波数シフトを通して、並びに/又は供給電圧を変動させることによって制御される。しかしながら、この例では、固有周波数モードにおいて、超音波トランスデューサ215に送達される電力は、供給電圧によってのみ制御される。
【0135】
この例では、ドライバデバイスの動作のセットアップフェーズ中に、ブリッジIC 301は、第1のスイッチT1及び第2のスイッチT2がオフにされ、第3のスイッチT3及び第4のスイッチT4がオンにされるときに、超音波トランスデューサ215(共振回路)を流れる電流が0に落ちるのにかかる時間長を測定するように構成される。次に、ブリッジIC 301は、フリーフローティング期間の時間長を、測定された時間長に等しくなるように設定する。
【0136】
ここで添付の図面の
図14を参照すると、この例のPMIC 300及びブリッジIC 301は、コンパニオンチップセットとして協働するように設計されている。PMIC 300及びブリッジIC 301は、互いに通信するために互いに電気的に接続される。この例では、PMIC 300とブリッジIC 301との間に、以下の2つのカテゴリの通信を可能にする相互接続が存在する。
1.制御信号
2.フィードバック信号
【0137】
PMIC 300のPHASE_Aピン及びPHASE_BピンとブリッジIC 301との間の接続は、Hブリッジ334を駆動するPWM変調制御信号を搬送する。PMIC 300のEN_BRピンとブリッジIC 301との間の接続は、Hブリッジ334の開始をトリガするEN_BR制御信号を搬送する。PHASE_A、PHASE_B、及びEN_BR制御信号間のタイミングは重要であり、PMIC 300のデジタルブリッジ制御によって処理される。
【0138】
PMIC 300のCS、OC、及びOTピンとブリッジIC 301との間の接続は、ブリッジIC 301からPMIC 300に戻るCS(電流感知)、OC(過電流)、及びOT(過温度)フィードバック信号を搬送する。最も注目すべきことに、CS(電流感知)フィードバック信号は、ブリッジIC 301の電流センサ335によって測定される、超音波トランスデューサ215を流れるrms電流に等しい電圧を含む。
【0139】
OC(過電流)及びOT(過温度)フィードバック信号は、過電流又は過電圧イベントのいずれかがブリッジIC 301によって検出されたことを示すデジタル信号である。この例では、過電流及び過温度の閾値は、外部抵抗器によって設定される。代替的に、閾値はまた、PMIC 300からの2つのDACチャネルVDAC0、VDAC1のうちの1つからブリッジIC 301のOC_REFピンに渡される信号に応答して動的に設定され得る。
【0140】
この例では、PMIC 300及びブリッジIC 301の設計は、これらの2つの集積回路のピンが(例えば、PCB上の銅トラックを介して)互いに直接接続されることを可能にし、それにより、PMIC 300とブリッジIC 301との間の信号の通信における遅延が最小限であるか、又は遅延がないようにする。これは、典型的にはデジタル通信バスを介して信号によって制御されるIC市場における従来のブリッジに対して著しい速度の利点を提供する。例えば、標準的なI2Cバスは、わずか400kHzでクロックされ、これは、本開示の例の5MHzまでの高いクロック速度でサンプリングされたデータを通信するには遅すぎる。
【0141】
本開示の例をマイクロチップハードウェアに関して上記で説明したが、本開示の他の例は、本明細書で説明する機能を実行するために各マイクロチップの構成要素及びサブシステムを動作させる方法を含むことを理解されたい。例えば、PMIC 300及びブリッジIC 301を強制周波数モード又は固有周波数モードのいずれかで動作させる方法である。
【0142】
ここで添付の図面の
図15を参照すると、任意選択のOTP IC 242は、パワーオンリセット回路(POR)354と、バンドギャップ基準(BG)355と、キャップレス低ドロップアウトレギュレータ(LDO)356と、通信(例えば、I2C)インターフェース357と、ワンタイムプログラム可能メモリバンク(電子ヒューズ)358と、発振器359と、汎用入出力インターフェース360とを備える。OTP IC 242はまた、暗号認証装置を含むデジタルコア361を備える。この例では、暗号認証装置は、楕円曲線デジタル署名アルゴリズム(ECDSA)を使用して、OTP IC 242内に使用して、OTP IC内に記憶されたデータ、並びにOTP IC 242との間で伝達されるデータを暗号化/復号する。
【0143】
POR 354は、供給電圧が所定の範囲内にある場合にのみ、OTP IC 242が適切に起動することを保証する。供給電圧が所定の範囲外である場合、POR 354は、OTP IC 242をリセットし、供給電圧が所定の範囲内になるまで待つ。
【0144】
BG 355は、正確な基準電圧及び電流をLDO 356及び発振器359に供給する。LDO 356は、デジタルコア361、通信インターフェース357、及び電子ヒューズメモリバンク358に供給する。
【0145】
OTP IC 242は、少なくとも以下のモードで動作するように構成される。
・ ヒューズプログラミング(ヒュージング):eヒューズプログラミング(ワンタイムプログラム可能メモリのプログラミング)中、電子ヒューズメモリバンク358内の関連するヒューズを溶断するために高電流が必要とされる。このモードでは、調整ループの利得及び帯域幅を維持するために、より高いバイアス電流が供給される。
・ ヒューズ読み出し。このモードでは、電子ヒューズメモリバンク358内の電子ヒューズ読取りを維持するために中間レベルの電流が必要とされる。このモードは、ヒューズの内容をシャドウレジスタに転送するために、OTP IC 242の起動中に実行される。このモードでは、調整ループの利得及び帯域幅は、ヒュージングモードよりも低い値に設定される。
・ 通常動作:このモードでは、LDO 356は、OTP IC 242が可能な限り少ない電力を消費するように、低電力でOTP IC 242を動作させるために非常に低いバイアス電流条件で駆動される。
【0146】
発振器359は、テスト(SCANテスト)中、ヒュージング中、及び通常動作中に、デジタルコア/エンジン361に必要なクロックを供給する。発振器359は、ヒュージングモード中の厳密なタイミング要件に対処するためにトリミングされる。
【0147】
この例では、通信インターフェース357は、I2C規格のFM+仕様に準拠しているが、低速モード及び高速モードにも準拠している。OTP IC 242は、通信インターフェース357を使用して、データ及び鍵交換のためにドライバデバイス202(ホスト)と通信する。
【0148】
デジタルコア361は、OTP IC 242の制御及び通信機能を実装する。デジタルコア361の暗号認証装置は、OTP IC 242が(例えば、特定のアプリケーションのために)ドライバデバイス202と(例えば、ECDSA暗号化メッセージを使用して)それ自体を認証して、OTP IC 242が本物であること、及びOTP IC 242がドライバデバイス202(又は別の製品)に接続する権限を与えられていることを保証することを可能にする。
【0149】
添付の図面の
図16を参照すると、OTP IC 242は、ホスト(例えば、ドライバデバイス202)と共に使用するためにOTP IC 242を認証するために、以下のPKI手順を実行する。
1.署名者公開鍵の検証:ホストは、製造公開鍵及び証明書を要求する。ホストは、認証公開鍵で証明書を検証する。
2.デバイス公開鍵の検証:検証が成功した場合、ホストは、デバイス公開鍵及び証明書を要求する。ホストは、製造公開鍵で証明書を検証する。
3.チャレンジ-応答:検証が成功した場合、ホストは乱数チャレンジを作成し、それをデバイスに送信する。最終製品は、デバイス秘密鍵で乱数チャレンジに署名する。
4.署名は、デバイス公開鍵を使用した検証のためにホストに送り返される。
【0150】
認証手順の全てのステップが正常に完了した場合、信頼のチェーンは信頼のルートに戻って検証されており、OTP IC 242は、ホストと共に使用するために正常に認証される。しかしながら、認証手順のステップのいずれかが失敗した場合、OTP IC 242は、ホストと共に使用するために認証されず、OTP IC 242を組み込むデバイスの使用は制限又は防止される。
【0151】
上記は、当業者が本開示の様々な態様をより良く理解することができるように、いくつかの例又は実施形態の特徴を概説している。当業者は、本明細書で紹介される様々な例又は実施形態の同じ目的を実行し、及び/又は同じ利点を達成するために、他のプロセス及び構造を設計又は修正するための基礎として本開示を容易に使用することができることを理解されたい。当業者はまた、そのような等価な構成が本開示の趣旨及び範囲から逸脱せず、本開示の趣旨及び範囲から逸脱することなく、本明細書において様々な変更、置換、及び改変を行うことができることを理解すべきである。
【0152】
主題は、構造的特徴又は方法論的行為に特有の言語で説明されてきたが、添付の特許請求の範囲の主題は、必ずしも上述の特定の特徴又は行為に限定されないことを理解されたい。むしろ、上記で説明した特定の特徴及び動作は、特許請求の範囲のうちの少なくともいくつかを実装する例示的な形態として開示されている。
【0153】
例又は実施形態の様々な動作が、本明細書で提供される。動作の一部又は全部が説明される順序は、これらの動作が必ず順序に依存することを暗示するものと解釈されるべきではない。代替的な順序付けは、この説明の利益を有することが理解されよう。更に、本明細書で提供される各実施形態に必ずしも全ての動作が存在するわけではないことが理解されるであろう。また、いくつかの例又は実施形態において、全ての動作が必要であるわけではないことが理解されるであろう。
【0154】
更に、「例示的な」は、本明細書では、例、事例、例示などとして役立つことを意味するために使用され、必ずしも有利であるとは限らない。本出願において使用される場合、「又は」は、排他的な「又は」ではなく、包括的な「又は」を意味することが意図される。更に、本出願及び添付の特許請求の範囲で使用される「a」及び「an」は、別段の指定がない限り、又は単数形を対象とすることが文脈から明らかでない限り、一般に「1つ以上」を意味すると解釈される。また、A及びBなどのうちの少なくとも1つは、概して、A若しくはB、又はA及びBの両方を意味する。更に、「含む(includes)」、「有する(having)」、「有する(has)」、「有する(with)」、又はそれらの変形が使用される限りにおいて、そのような用語は、用語「備える(comprising)」と同様に包括的であることが意図される。また、別段の定めがない限り、「第1」、「第2」などは、時間的態様、空間的態様、順序などを暗示することを意図するものではなく、そのような用語は、特徴、要素、項目などのための識別子、名前などとして使用されるにすぎない。例えば、第1の要素及び第2の要素は、一般に、要素A及び要素B、又は2つの異なる若しくは2つの同一の要素又は同じ要素に対応する。
【0155】
また、本開示は、1つ以上の実装形態に関して示され、説明されてきたが、本明細書及び添付の図面を読み、理解することに基づいて、等価な変更形態及び修正形態が当業者に想起されるであろう。本開示は、全てのそのような修正及び変更を含み、以下の特許請求の範囲によってのみ限定される。特に、上述の特徴(例えば、要素、リソースなど)によって実行される様々な機能に関して、そのような特徴を説明するために使用される用語は、別段の指示がない限り、開示された構造と構造的に等価ではないが、説明された特徴の特定の機能(例えば、機能的に等価である)を実行する任意の特徴に対応することが意図される。加えて、本開示の特定の特徴が、いくつかの実装形態のうちの1つのみに関して開示されている場合があるが、そのような特徴は、任意の所与の又は特定の用途に対して所望され、有利であり得るように、他の実装形態の1つ以上の他の特徴と組み合わせられ得る。
【0156】
本明細書で説明される主題及び機能的動作の例又は実施形態は、本明細書で開示される構造及びそれらの構造的均等物を含む、デジタル電子回路において、又はコンピュータソフトウェア、ファームウェア、若しくはハードウェアにおいて、又はそれらのうちの1つ以上の組合せにおいて実装されることができる。
【0157】
いくつかの例又は実施形態は、データ処理装置による実行のために、又はデータ処理装置の動作を制御するために、コンピュータ可読媒体上に符号化されたコンピュータプログラム命令の1つ以上のモジュールを使用して実装される。コンピュータ可読媒体は、コンピュータシステム内のハードドライブ又は埋め込みシステムなどの製造品とすることができる。コンピュータ可読媒体は、別個に取得され、有線又は無線ネットワークを介したコンピュータプログラム命令の1つ以上のモジュールの送達などによって、コンピュータプログラム命令の1つ以上のモジュールと共に後で符号化され得る。コンピュータ可読媒体は、機械可読記憶デバイス、機械可読記憶基板、メモリデバイス、又はそれらのうちの1つ以上の組合せであり得る。
【0158】
「コンピューティングデバイス」及び「データ処理装置」という用語は、例として、プログラマブルプロセッサ、コンピュータ、又は複数のプロセッサ若しくはコンピュータを含む、データを処理するための全ての装置、デバイス、及び機械を包含する。装置は、ハードウェアに加えて、問題のコンピュータプログラムのための実行環境を作成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、ランタイム環境、又はそれらのうちの1つ以上の組合せを構成するコードを含むことができる。加えて、装置は、ウェブサービス、分散コンピューティング、及びグリッドコンピューティングインフラストラクチャなどの様々な異なるコンピューティングモデルインフラストラクチャを採用することができる。
【0159】
本明細書で説明されるプロセス及び論理フローは、入力データ上で動作し、出力を生成することによって機能を実行するために1つ以上のコンピュータプログラムを実行する1つ以上のプログラマブルプロセッサによって実行され得る。
【0160】
コンピュータプログラムの実行に適したプロセッサは、例として、汎用マイクロプロセッサ及び専用マイクロプロセッサの両方、並びに任意の種類のデジタルコンピュータの任意の1つ以上のプロセッサを含む。一般に、プロセッサは、読み出し専用メモリ又はランダムアクセスメモリ又はその両方から命令及びデータを受信する。コンピュータの必須要素は、命令を実行するプロセッサと、命令並びに命令及びデータを記憶するための1つ以上のメモリデバイスである。一般に、コンピュータはまた、データを記憶するための1つ以上の大容量記憶デバイス、例えば、磁気ディスク、光磁気ディスク、又は光ディスクを含むか、又はそれらからデータを受信するか、それらにデータを転送するか、又はその両方を行うように動作可能に結合される。しかしながら、コンピュータはそのようなデバイスを有する必要はない。コンピュータプログラム命令及びデータを記憶するのに適したデバイスは、全ての形態の不揮発性メモリ、媒体、及びメモリデバイスを含む。
【0161】
本明細書及び特許請求の範囲において使用される場合、「含む(comprises)」及び「含んでいる(comprising)」という用語並びにそれらの変形は、特定の特徴、ステップ又は整数が含まれることを意味する。これらの用語は、他の特徴、ステップ又は構成要素の存在を除去するものと解釈されるべきではない。
【0162】
本発明はまた、本明細書で言及又は指示された部分、要素、ステップ、例及び/又は特徴に、2つ以上の当該部分、要素、ステップ、例及び/又は特徴のいずれか及び全ての組合せで個々に又は集合的に広く存在し得る。特に、本明細書に記載される実施形態のいずれかにおける1つ以上の特徴は、本明細書に記載される任意の他の実施形態(複数可)からの1つ以上の特徴と組み合わされてもよい。
【0163】
保護は、本開示と組み合わせて本明細書で参照される任意の1つ以上の公開文書に開示される任意の特徴に対して求められ得る。
【0164】
本発明の特定の例示的な実施形態を説明してきたが、添付の特許請求の範囲は、これらの実施形態のみに限定されることを意図していない。特許請求の範囲は、文字通りに、意図的に、及び/又は均等物を包含するように解釈されるべきである。
【0165】
代表的な特徴
代表的な特徴は、独立して、又は本明細書の本文及び/又は図面に開示される1つ以上の特徴と任意の組合せで組み合わせられてもよい、以下の条項に記載される。
1.共振回路を駆動するためのマイクロチップであって、共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、マイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、サブシステムは、
発振器であって、
メインクロック信号と、
メインクロック信号の正の半周期中に最初にハイであり、メインクロック信号の負の半周期中にローである第1のフェーズクロック信号と、
メインクロック信号の負の半周期中に2回目にハイであり、メインクロック信号の正の半周期中にローである第2のフェーズクロック信号であって、第1のフェーズクロック信号及び第2のフェーズクロック信号のフェーズが中心整合されている、第2のフェーズクロック信号と、を生成するように構成される、発振器と、
パルス幅変調(PWM)信号発生器サブシステムであって、
第1のフェーズクロック信号及び第2のフェーズクロック信号を使用して、メインクロック信号の2倍の周波数である2倍周波数クロック信号を生成し、第1のフェーズクロック信号及び第2のフェーズクロック信号の立ち上がりエッジが2倍周波数クロック信号の立ち上がりエッジに同期するように制御し、第1のフェーズ出力信号及び第2のフェーズ出力信号を生成するために、ドライバ制御信号に応答して第1のフェーズクロック信号及び第2のフェーズクロック信号の周波数及びデューティサイクルを調整するように構成され、第1のフェーズ出力信号及び第2のフェーズ出力信号は、共振回路を駆動するためのAC駆動信号を生成するためにHブリッジ回路を駆動するように構成される遅延ロックループと、
第1のフェーズ出力信号をHブリッジ回路に出力するように構成された第1のフェーズ出力信号端子と、
第2のフェーズ出力信号をHブリッジ回路に出力するように構成された第2のフェーズ出力信号端子と、
Hブリッジ回路からフィードバック信号を受け取るように構成されたフィードバック入力端子と、を備える、PWM信号発生器サブシステムと、
アナログデジタルコンバータ(ADC)サブシステムであって、
複数のそれぞれのアナログ信号を受信するように構成された複数のADC入力端子であって、複数のADC入力端子のうちの1つのADC入力端子は、ADCサブシステムがHブリッジ回路からフィードバック信号を受信するようにフィードバック入力端子に接続され、ADCサブシステムは、メインクロック信号の周波数に比例するサンプリング周波数で複数のADC入力端子において受信されたアナログ信号をサンプリングするように構成され、ADCサブシステムは、サンプリングされたアナログ信号を使用してADCデジタル信号を生成するように構成される、複数のADC入力端子と、
ADCサブシステムからADCデジタル信号を受信し、ADCデジタル信号を処理してドライバ制御信号を生成するように構成されたデジタルプロセッササブシステムであって、ドライバ制御信号をPWM信号発生器サブシステムに通信してPWM信号発生器サブシステムを制御するように構成されたデジタルプロセッササブシステムと、を備える、ADCサブシステムと、
デジタルアナログコンバータ(DAC)サブシステムであって、
デジタルプロセッササブシステムによって生成されたデジタル制御信号をアナログ電圧制御信号に変換して、Hブリッジ回路による変調のための電圧を生成するように構成された電圧レギュレータ回路を制御するように構成されたデジタルアナログコンバータ(DAC)と、
共振回路の動作を示すフィードバック信号に応答して共振回路を駆動するためにHブリッジ回路による変調のための所定の電圧を生成するように電圧レギュレータ回路を制御するためのアナログ電圧制御信号を出力するように構成されたDAC出力端子と、を備える、DACサブシステムと、を備える、マイクロチップ。
2.発振器が、50kHz~105MHzの周波数でメインクロック信号を生成するように構成されている、条項1に記載のマイクロチップ。
3.マイクロチップが、
発振器からメインクロック信号を受信するために発振器に接続され、メインクロック信号を所定の除数量で分周し、周波数基準信号を遅延ロックループに出力するように構成された分周器を更に備える、条項1又は2に記載のマイクロチップ。
4.遅延ロックループは、端から端まで接続された複数の遅延線を備え、遅延線の総遅延は、メインクロック信号の周期に等しい、条項1から3のいずれか一項に記載のマイクロチップ。
5.遅延ロックループは、遅延ロックループ内の各遅延線の遅延を変化させることによって、ドライバ制御信号に応答して、第1のフェーズクロック信号及び第2のフェーズクロック信号のデューティサイクルを調整するように構成される、条項4に記載のマイクロチップ。
6.フィードバック入力端子は、Hブリッジ回路がAC駆動信号で共振回路を駆動しているときに、Hブリッジ回路又はAC駆動信号の動作のパラメータを示すフィードバック信号を受信するように構成される、条項1から5のいずれか一項に記載のマイクロチップ。
7.フィードバック入力端子は、共振回路を駆動しているAC駆動信号のrms電流を示す電圧の形態でHブリッジ回路からフィードバック信号を受信するように構成される、条項1から6のいずれか一項に記載のマイクロチップ。
8.ADCサブシステムが、マイクロチップに接続されたバッテリの電圧又はマイクロチップに接続されたバッテリ充電器の電圧のうちの少なくとも1つを示すフィードバック信号を受信するように構成された複数の更なるADC入力端子を備える、条項1から7のいずれか一項に記載のマイクロチップ。
9.マイクロチップが、
マイクロチップに埋め込まれた温度センサであって、温度センサは、マイクロチップの温度を示す温度信号を生成するように構成され、温度信号は、ADCサブシステムの更なるADC入力端子によって受信され、温度信号は、ADCによってサンプリングされる、温度センサを更に備える、条項1から8のいずれか一項に記載のマイクロチップ。
10.ADCサブシステムは、複数のADC入力端子で受信された信号を順次サンプリングするように構成され、各信号は、ADCサブシステムによってそれぞれの所定の回数サンプリングされる、条項1から9のいずれか一項に記載のマイクロチップ。
11.マイクロチップが、
マイクロチップに接続された外部バッテリの充電を制御するように構成されたバッテリ充電サブシステムを更に備える、条項1から10のいずれか一項に記載のマイクロチップ。
12.DACサブシステムが、
電圧レギュレータ回路を制御するために、デジタルプロセッササブシステムによって生成された更なるデジタル制御信号を更なるアナログ電圧制御信号に変換するように構成された更なるデジタルアナログコンバータ(DAC)を更に備える、条項1から11のいずれか一項に記載のマイクロチップ。
13.共振回路を駆動するためのマイクロチップであって、共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、マイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、サブシステムは、
第1の電源端子と、
第2の電源端子と、
第1のスイッチ、第2のスイッチ、第3のスイッチ及び第4のスイッチを組み込むHブリッジ回路であって、
第1のスイッチ及び第3のスイッチは、第1の電源端子と第2の電源端子との間に直列に接続され、
第1の出力端子は、第1のスイッチと第3のスイッチとの間に電気的に接続され、
第2のスイッチ及び第4のスイッチは、第1の電源端子と第2の電源端子との間に直列に接続され、
第2の出力端子は、第2のスイッチと第4のスイッチとの間に電気的に接続される、Hブリッジ回路と、
パルス幅変調(PWM)信号発生器から第1のフェーズ出力信号を受信するように構成された第1のフェーズ端子と、
PWM信号発生器から第2のフェーズ出力信号を受信するように構成された第2のフェーズ端子と、
第1のフェーズ出力信号及び第2のフェーズ出力信号に基づいてタイミング信号を生成し、タイミング信号をHブリッジ回路のスイッチに出力して、Hブリッジ回路が共振回路を駆動するためのAC駆動信号を出力するようにスイッチをシーケンスでオン及びオフに制御するように構成されたデジタルステートマシンであって、シーケンスは、共振回路によって蓄積されたエネルギーを散逸させるために第1のスイッチ及び第2のスイッチがオフにされ、第3のスイッチ及び第4のスイッチがオンにされるフリーフローティング期間を含む、デジタルステートマシンと、
電流センサであって、
第1のスイッチと第1の電源端子との間に直列に接続された第1の電流感知抵抗器と、
第1の電流感知抵抗器にわたる電圧降下を測定し、第1の電流感知抵抗器を通って流れる電流を示す第1の電圧出力を供給するように構成された第1の電圧センサと、
第2のスイッチと第1の電源端子との間に直列に接続された第2の電流感知抵抗器と、
第2の電流センサ抵抗器にわたる電圧降下を測定し、第2の電流感知抵抗器を通って流れる電流を示す第2の電圧出力を供給するように構成された第2の電圧センサと、
第1の電圧出力及び第2の電圧出力に等しいグランドに対するrms出力電圧を供給するように構成された電流センサ出力端子と、を組み込む、電流センサと、を備え、
rms出力電圧は、第1のスイッチ又は第2のスイッチを流れるrms電流と、第1の出力端子と第2の出力端子との間に接続された共振回路を流れる電流とを示す、マイクロチップ。
14.Hブリッジ回路は、第1の出力端子及び第2の出力端子に接続された共振回路に22W~50Wの電力を出力するように構成されている、条項13に記載のマイクロチップ。
15.マイクロチップは、
マイクロチップに埋め込まれた温度センサであって、温度センサは、マイクロチップの温度を測定し、マイクロチップが所定の閾値を超える温度であることを温度センサが感知した場合に、マイクロチップの少なくとも一部を無効にするように構成されている、温度センサを更に備える、条項13又は14に記載のマイクロチップ。
16.共振回路を駆動するための装置であって、共振回路は、LCタンク、アンテナ、又はピエゾトランスデューサであり、装置は、
第1のマイクロチップであって、第1のマイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、サブシステムは、
第1の電源端子と、
第2の電源端子と、
第1のスイッチ、第2のスイッチ、第3のスイッチ及び第4のスイッチを組み込むHブリッジ回路であって、
第1のスイッチ及び第3のスイッチは、第1の電源端子と第2の電源端子との間に直列に接続され、
第1の出力端子は、第1のスイッチと第3のスイッチとの間に電気的に接続され、
第2のスイッチ及び第4のスイッチは、第1の電源端子と第2の電源端子との間に直列に接続され、
第2の出力端子は、第2のスイッチと第4のスイッチとの間に電気的に接続される、Hブリッジ回路と、
パルス幅変調(PWM)信号発生器サブシステムから第1のフェーズ出力信号を受信するように構成された第1のフェーズ端子と、
PWM信号発生器から第2のフェーズ出力信号を受信するように構成された第2のフェーズ端子と、
第1のフェーズ出力信号及び第2のフェーズ出力信号に基づいてタイミング信号を生成し、タイミング信号をHブリッジ回路のスイッチに出力して、Hブリッジ回路が共振回路にAC駆動信号を出力して共振回路を駆動して超音波を生成及び伝達するようにスイッチをシーケンスでオン及びオフに制御するように構成されるデジタルステートマシンであって、シーケンスは、共振回路によって蓄積されたエネルギーを散逸させるために第1のスイッチ及び第2のスイッチがオフにされ、第3のスイッチ及び第4のスイッチがオンにされるフリーフローティング期間を含む、デジタルステートマシンと、
電流センサであって、
第1のスイッチと第1の電源端子との間に直列に接続された第1の電流感知抵抗器と、
第1の電流感知抵抗器にわたる電圧降下を測定し、第1の電流感知抵抗器を通って流れる電流を示す第1の電圧出力を供給するように構成された第1の電圧センサと、
第2のスイッチと第1の電源端子との間に直列に接続された第2の電流感知抵抗器と、
第2の電流センサ抵抗器にわたる電圧降下を測定し、第2の電流感知抵抗器を通って流れる電流を示す第2の電圧出力を供給するように構成された第2の電圧センサと、
第1の電圧出力及び第2の電圧出力に等しいグランドに対するrms出力電圧を供給する電流センサ出力端子であって、
rms出力電圧は、第1のスイッチ又は第2のスイッチを流れるrms電流と、第1の出力端子と第2の出力端子との間に接続された共振回路を流れる電流と、を示す、電流センサ出力端子と、
第1のマイクロチップに接続され、Hブリッジ回路を制御してAC駆動信号を生成する第2のマイクロチップであって、第2のマイクロチップは、複数の相互接続された埋め込み構成要素及びサブシステムを備える単一ユニットであり、
発振器であって、
メインクロック信号と、
メインクロック信号の正の半周期中に最初にハイであり、メインクロック信号の負の半周期中にローである第1のフェーズクロック信号と、
メインクロック信号の負の半周期中に2回目にハイであり、メインクロック信号の正の半周期中にローである第2のフェーズクロック信号であって、第1のフェーズクロック信号及び第2のフェーズクロック信号のフェーズが中心整合されている、第2のフェーズクロック信号と、を生成するように構成される、発振器と、
パルス幅変調PWM信号発生器サブシステムであって、
第1のフェーズクロック信号及び第2のフェーズクロック信号を使用して、メインクロック信号の周波数の2倍である2倍周波数クロック信号を生成するように構成された遅延ロックループであって、遅延ロックループは、第1のフェーズクロック信号及び第2のフェーズクロック信号の立ち上がりエッジを、2倍周波数クロック信号の立ち上がりエッジと同期するように制御するように構成されており、遅延ロックループは、ドライバ制御信号に応答して、第1のフェーズクロック信号及び第2のフェーズクロック信号の周波数及びデューティサイクルを調整して、第1のフェーズ出力信号及び第2のフェーズ出力信号を生成するように構成されており、第1のフェーズ出力信号及び第2のフェーズ出力信号は、共振回路を駆動するためのAC駆動信号を生成するようにHブリッジ回路を駆動するように構成されている、遅延ロックループと、
第1のフェーズ出力信号をHブリッジ回路に出力するように構成された第1のフェーズ出力信号端子と、
第2のフェーズ出力信号をHブリッジ回路に出力するように構成された第2のフェーズ出力信号端子と、
Hブリッジ回路からフィードバック信号を受信するように構成されたフィードバック入力端子であって、フィードバック信号は、Hブリッジ回路がAC駆動信号で共振回路を駆動しているときのHブリッジ回路又はAC駆動信号の動作のパラメータを示す、フィードバック入力端子と、を備える、PWM信号発生器サブシステムと、
アナログデジタルコンバータ(ADC)サブシステムであって、
複数のそれぞれのアナログ信号を受信するように構成された複数のADC入力端子であって、複数のADC入力端子のうちの1つのADC入力端子は、ADCサブシステムがHブリッジ回路からフィードバック信号を受信するようにフィードバック入力端子に接続され、ADCサブシステムは、メインクロック信号の周波数に比例するサンプリング周波数で複数のADC入力端子において受信されたアナログ信号をサンプリングするように構成され、ADCサブシステムは、サンプリングされたアナログ信号を使用してADCデジタル信号を生成するように構成される、複数のADC入力端子と、
ADCサブシステムからADCデジタル信号を受信し、ADCデジタル信号を処理してドライバ制御信号を生成するように構成されたデジタルプロセッササブシステムであって、ドライバ制御信号をPWM信号発生器サブシステムに通信してPWM信号発生器サブシステムを制御するように構成されたデジタルプロセッササブシステムと、を備える、ADCサブシステムと、
デジタルアナログコンバータ(DAC)サブシステムであって、
デジタルプロセッササブシステムによって生成されたデジタル制御信号をアナログ電圧制御信号に変換して、Hブリッジ回路による変調のための電圧を生成するように構成された電圧レギュレータ回路を制御するように構成されたデジタルアナログコンバータ(DAC)と、
共振回路の動作を示すフィードバック信号に応答して共振回路を駆動するためにHブリッジ回路による変調のための所定の電圧を生成するように電圧レギュレータ回路を制御するためのアナログ電圧制御信号を出力するように構成されたDAC出力端子と、を備える、DACサブシステムと、を備える、第1のマイクロチップを備える、装置。
17.装置は、
DAC出力端子からのアナログ電圧出力信号に応答して、電源の電圧をブースト電圧に増加させるように構成されたブーストコンバータ回路であって、ブーストコンバータ回路は、ブースト電圧がHブリッジ回路のスイッチのスイッチングによって変調されるように、第1の電源端子においてブースト電圧を供給するように構成される、ブーストコンバータ回路を更に備える、条項16に記載の装置。
18.電流センサは、フリーフローティング期間中に共振回路を流れる電流を感知するように構成され、デジタルステートマシンは、フリーフローティング期間中に共振回路を流れる電流が0であることを電流センサが感知したときに、第1のスイッチ又は第2のスイッチのいずれかをオンに切り替えるようにタイミング信号を適合させるように構成される、条項16又は17に記載の装置。
19.装置の動作のセットアップフェーズ中に、第2のマイクロチップは、
第1のスイッチ及び第2のスイッチをオフにし、第3のスイッチ及び第4のスイッチをオンにしたときに、共振回路に流れる電流が0になるまでの時間長を測定し、
フリーフローティング期間の時間長を測定された時間長に等しくなるように設定するように構成されている、条項16から18のいずれか一項に記載の装置。
【国際調査報告】