特表 2025-501283 画素駆動回路、表示パネル及びその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-01-17

(54)【発明の名称】画素駆動回路、表示パネル及びその制御方法

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20250109BHJP

   G09G 3/20 20060101ALI20250109BHJP

【ＦＩ】

G09G3/3233

G09G3/20 624B

G09G3/20 680G

G09G3/20 622D

G09G3/20 623D

G09G3/20 612J

G09G3/20 622B

G09G3/20 623B

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024539786

(86)(22)【出願日】2022-12-26

(85)【翻訳文提出日】2024-06-28

(86)【国際出願番号】 CN2022142031

(87)【国際公開番号】W WO2024027087

(87)【国際公開日】2024-02-08

(31)【優先権主張番号】202210929800.6

(32)【優先日】2022-08-04

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521141718

【氏名又は名称】恵科股▲分▼有限公司

【氏名又は名称原語表記】ＨＫＣ Ｃｏｒｐｏｒａｔｉｏｎ Ｌｉｍｉｔｅｄ

【住所又は居所原語表記】１Ｆ－３Ｆ， ５Ｆ－７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ １， ７Ｆ ｏｆ Ｆａｃｔｏｒｙ Ｂｕｉｌｄｉｎｇ ６， Ｈｕｉｋｅ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ， Ｎｏ．１ Ｉｎｄｕｓｔｒｉａｌ ２ｎｄ Ｒｏａｄ， Ｓｈｉｌｏｎｇ Ｃｏｍｍｕｎｉｔｙ， Ｓｈｉｙａｎ Ｓｔｒｅｅｔ， Ｂａｏａｎ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100160691

【弁理士】

【氏名又は名称】田邊 淳也

(72)【発明者】

【氏名】周 仁杰

(72)【発明者】

【氏名】袁 海江

【テーマコード（参考）】

5C080

5C380

【Ｆターム（参考）】

5C080AA06

5C080BB05

5C080DD22

5C080FF11

5C080HH09

5C080JJ02

5C080JJ03

5C080JJ04

5C080JJ07

5C380AA01

5C380AB06

5C380BA17

5C380CA08

5C380CB01

5C380CC26

5C380CC27

5C380CC33

5C380CC64

5C380CD015

5C380CE19

(57)【要約】

本願は画素駆動回路、表示パネル及びその制御方法を開示し、画素駆動回路は、入力端子が走査線（Ｌ１）に接続され、第１の走査信号に基づいて第２の走査信号を生成して、第１の出力端子から出力する信号生成モジュール（１０）と、第１の被制御端子、第２の被制御端子及び第３の被制御端子が走査線（Ｌ１）、データ線（Ｌ２）及び信号生成モジュール（１０）の第１の出力端子に１対１に対応して接続された発光駆動モジュール（２０）と、を含む。

【特許請求の範囲】

【請求項1】

表示パネルに適用される画素駆動回路であって、前記表示パネルは、データ線と、走査線と、発光モジュールとを含み、前記走査線は、第１の走査信号が入力されて前記第１の走査信号を伝送し、ソース線は、データ信号が入力されて前記データ信号を伝送し、
前記画素駆動回路は、
入力端子が前記走査線に接続され、前記第１の走査信号に基づいて第２の走査信号を生成して、第１の出力端子から出力する信号生成モジュールと、
第１の被制御端子、第２の被制御端子及び第３の被制御端子が前記走査線、前記データ線及び前記信号生成モジュールの第１の出力端子に１対１に対応して接続され、入力端子に電源電圧が入力され、出力端子が前記発光モジュールに接続された発光駆動モジュールと、を含み、
前記発光駆動モジュールは、受信した前記第１の走査信号、前記第２の走査信号及び前記データ信号に応じて、前記電源電圧を前記発光モジュールに書き込むことで、発光するように前記発光モジュールを駆動する
画素駆動回路。

【請求項2】

前記信号生成モジュールは２つの信号生成サブモジュールを含み、２つの前記信号生成サブモジュールの入力端子は、いずれも、その位置する画素セルに対応する走査線に接続されて、第１の走査信号が入力され、２つの前記信号生成サブモジュールは、第１の走査信号の位置するレベル準位に応じて、それぞれ自体内の対応するスイッチング素子のオンまたはオフを制御することにより入力される第１の走査信号に対して対応する信号処理を行う
請求項１に記載の画素駆動回路。

【請求項3】

前記信号生成モジュールは、さらに、前記第１の走査信号に基づいて第３の走査信号を生成して、第２の出力端子から前記発光駆動モジュールの第４の被制御端子に出力し、
前記発光駆動モジュールは、
被制御端子、入力端子が前記発光駆動モジュールの第１の被制御端子、第２の被制御端子に１対１に対応して接続されたデータ書込モジュールと、
第１の被制御端子、第２の被制御端子が前記発光駆動モジュールの第３の被制御端子、第４の被制御端子に１対１に対応して接続され、入力端子が前記データ書込モジュールの出力端子に接続された充放電制御モジュールと、
前記データ書込モジュールの出力端子と前記充放電制御モジュールの入力端子との間に接続されたエネルギー蓄積モジュールと、
被制御端子が前記充放電制御モジュールの出力端子に接続され、入力端子、出力端子が前記発光駆動モジュールの入力端子、出力端子に１対１に対応して接続された駆動モジュールと、
を含む請求項１に記載の画素駆動回路。

【請求項4】

前記発光駆動モジュールは、３ウェイよりも多い走査信号が入力されるように構成され、前記信号生成モジュールは、前記走査信号のうちの１ウェイの走査信号が入力され、入力された前記１ウェイの走査信号に基づいて、前記発光駆動モジュールに必要な残りの各ウェイの前記走査信号を生成する
請求項３に記載の画素駆動回路。

【請求項5】

前記充放電制御モジュールは、
被制御端子、入力端子及び出力端子がそれぞれ前記充放電制御モジュールの第１の被制御端子、入力端子及び出力端子に１対１に対応して接続された第１のスイッチングモジュールと、
被制御端子が前記充放電制御モジュールの第２の被制御端子に接続され、入力端子が前記第１のスイッチングモジュールの出力端子に接続された第２のスイッチングモジュールと、
被制御端子が前記第１のスイッチングモジュールの入力端子に接続され、入力端子が前記第２のスイッチングモジュールの出力端子に接続され、出力端子が接地された第３のスイッチングモジュールと、
を含む請求項３に記載の画素駆動回路。

【請求項6】

前記発光駆動モジュールの動作段階は、順に実行される初回のエネルギー蓄積段階、放電段階、第２のエネルギー蓄積段階及び発光駆動段階を含み、
前記初回のエネルギー蓄積段階において、前記データ書込モジュールがオンし、前記充放電制御モジュールがオフし、
前記放電段階において、前記データ書込モジュールがオフし、前記充放電制御モジュールがオンし、前記駆動モジュールがオフし、
前記第２のエネルギー蓄積段階において、前記データ書込モジュールがオンし、前記充放電制御モジュールがオフし、
前記発光駆動段階において、前記データ書込モジュールがオフし、前記充放電制御モジュールと前記駆動モジュールとがオンする
請求項３に記載の画素駆動回路。

【請求項7】

前記第１の走査信号は、前記初回のエネルギー蓄積段階、前記放電段階、前記第２のエネルギー蓄積段階及び前記発光駆動段階において、順に第１のレベル、第２のレベル、第１のレベル、第２のレベルにあり、
前記第２の走査信号は、前記初回のエネルギー蓄積段階、前記放電段階、前記第２のエネルギー蓄積段階及び前記発光駆動段階におけるレベルが前記第１の走査信号と逆であり、
前記第３の走査信号は、前記初回のエネルギー蓄積段階、前記放電段階、前記第２のエネルギー蓄積段階及び前記発光駆動段階において、順に第１のレベル、第１のレベル、第２のレベル、第２のレベルにあり、
前記第１のレベルと前記第２のレベルとは逆のレベルである
請求項６に記載の画素駆動回路。

【請求項8】

前記充放電制御モジュールと前記データ書込モジュールとは同時にオンせず、
前記データ書込モジュールは、第２の走査信号と第３の走査信号とがいずれも同じレベル準位にある場合にオンし、第２の走査信号と第３の走査信号とがいずれも別のレベル準位にある場合にオフする
請求項７に記載の画素駆動回路。

【請求項9】

前記信号生成モジュールは、
前記信号生成モジュール内の１つの前記信号生成サブモジュールである位相反転器であって、入力端子、出力端子が前記信号生成モジュールの入力端子、第１の出力端子に１対１に対応して接続され、前記第１の走査信号を位相反転処理して前記第２の走査信号として出力する位相反転器を含む
請求項２に記載の画素駆動回路。

【請求項10】

前記信号生成モジュールは、
前記信号生成モジュール内の一つの前記信号生成サブモジュールであるトリガーであって、第１の入力端子に前記電源電圧が入力され、第２の入力端子、出力端子が前記信号生成モジュールの入力端子、第２の出力端子に１対１に対応して接続され、前記第１の走査信号に基づいて、前記電源電圧を前記第２の走査信号として出力するトリガー
をさらに含む請求項９に記載の画素駆動回路。

【請求項11】

前記位相反転器は、スイッチング素子である薄膜トランジスタ、ＭＯＳ、三極管を用いて構築されてなり、前記トリガーは、ＲＳトリガー、ＪＫトリガー、Ｔトリガー、Ｄトリガーのうちの１つ又は複数の組み合わせを用いて実現される
請求項１０に記載の画素駆動回路。

【請求項12】

表示パネルの制御方法であって、
画素駆動回路が動作段階に入ったと確定した後に、第１のレベルにある第１の走査信号と、第２のレベルにある第２の走査信号と、第１のレベルにある第３の走査信号とを出力することにより、初回のエネルギー蓄積段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが最初に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが最初に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替え、第２のパルス信号の第１の信号エッジ又は第２の信号エッジが最初に検出されたときに、第２のレベルにある第３の走査信号を出力するように切り替えることにより、放電段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが再び検出されたときに、第１のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが再び検出されたときに、第２のレベルにある第２の走査信号を出力するように切り替えることにより、放電段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが３回目に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが３回目に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替えることにより、発光駆動段階に入るように前記画素駆動回路を制御するステップと、を含み、
前記第１の信号エッジと前記第２の信号エッジとのうちの一方が立ち上がりエッジであり、他方が立ち下がりエッジである
表示パネルの制御方法。

【請求項13】

請求項１２に記載の表示パネルの制御方法を実現する表示パネルであって、
発光モジュールと、
前記発光モジュールに接続された画素駆動回路と、
前記画素駆動回路の４つの被制御端子に接続され、第１の走査信号、第２の走査信号、第３の走査信号及びデータ信号を前記画素駆動回路に出力することにより、発光するように前記発光モジュールを駆動するように前記画素駆動回路を制御するタイミングコントローラと、
を含む表示パネル。

【請求項14】

ゲートドライバとソースドライバとを含み、
前記ゲートドライバは、前記タイミングコントローラの制御の下で、３本の走査線を介して前記第１の走査信号、前記第２の走査信号、前記第３の走査信号をそれぞれ前記画素駆動回路に出力し、
前記ソースドライバは、前記タイミングコントローラの制御の下で、データ線を介して前記データ信号を前記画素駆動回路に出力する
請求項１３に記載の表示パネル。

【請求項15】

前記制御方法の実行主体は、前記タイミングコントローラであり、
前記タイミングコントローラは、前記画素駆動回路が動作周期に入ったと確定した後に、前記第１の走査信号と、前記第２の走査信号と、前記第３の走査信号とを出力することにより、データ書込モジュールがオンし、充放電制御モジュールがオフするように制御して、初回のエネルギー蓄積段階に入るように前記画素駆動回路を制御する
請求項１４に記載の表示パネル。

【請求項16】

前記タイミングコントローラが第１のパルス信号の立ち上がりエッジを検出すると、第２のレベルにある前記第１の走査信号を出力するように切り替え、第１のパルス信号の立ち下がりエッジを検出すると、第１のレベルにある前記第２の走査信号を出力するように切り替え、第２のパルス信号の立ち上がりエッジ又は立ち下がりエッジを検出すると、第２のレベルにある前記第３の走査信号を出力するように切り替えることで、前記データ書込モジュールがオフし、前記充放電制御モジュールがオンするように制御して、放電段階に入るように前記画素駆動回路を制御することを実現する
請求項１５に記載の表示パネル。

【請求項17】

前記画素駆動回路が前記初回のエネルギー蓄積段階に入った後に、前記タイミングコントローラが前記第１のパルス信号の前記立ち上がりエッジを再び検出すると、第１のレベルにある前記第１の走査信号を出力するように切り替え、前記第１のパルス信号の前記立ち下がりエッジを検出すると、第２のレベルにある前記第２の走査信号を出力するように切り替えることで、前記データ書込モジュールがオンし、前記充放電制御モジュールがオフするように制御して、放電段階に入るように前記画素駆動回路を制御する
請求項１６に記載の表示パネル。

【請求項18】

前記画素駆動回路が前記放電段階に入った後に、前記タイミングコントローラが前記第１のパルス信号の前記立ち上がりエッジを検出すると、第２のレベルにある前記第１の走査信号を出力するように切り替え、前記第１のパルス信号の前記立ち下がりエッジを検出すると、第１のレベルにある前記第２の走査信号を出力するように切り替えることで、前記データ書込モジュールがオフし、前記充放電制御モジュール及び駆動モジュールがオンするように制御して、発光駆動段階に入るように前記画素駆動回路を制御する
請求項１７に記載の表示パネル。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は２０２２年８月４日に出願された、出願番号が２０２２１０９２９８００．６である中国特許出願の優先権を主張し、その全ての内容を引用により本願に組み入れる。

【0002】

本願は表示の技術分野に関し、特に、画素駆動回路、表示パネル及びその制御方法に関する。

【背景技術】

【0003】

現在、自発光可能な表示パネル、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光素子）パネルは、コントラスト比が比較的に高いなどの多くの利点があるため、すでに携帯電話、ノートパソコンなどの電子製品に広く使われている。しかし、従来の自発光パネル内の発光モジュールの駆動回路は、多重の走査信号を入力する必要があるだけでなく、駆動アルゴリズム、配線プロセス、薄膜トランジスタ工程等の多種の影響により、発光駆動回路内の薄膜トランジスタが適時にオフできないことがあり、それによって発光素子の発光輝度及び表示パネルの表示効果に影響してしまう。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本願の主な目的は、画素駆動回路を提供することである。

【課題を解決するための手段】

【0005】

上記目的を達成するために、本願が提案する画素駆動回路は表示パネルに適用され、前記表示パネルは、データ線と、走査線と、発光モジュールとを含み、走査線は、第１の走査信号が入力されて前記第１の走査信号を伝送し、ソース線は、データ信号が入力されて前記データ信号を伝送し、前記画素駆動回路は、
入力端子が前記走査線に接続され、前記第１の走査信号に基づいて第２の走査信号を生成して、第１の出力端子から出力する信号生成モジュールと、
第１の被制御端子、第２の被制御端子及び第３の被制御端子が前記走査線、前記データ線及び前記信号生成モジュールの第１の出力端子に１対１に対応して接続され、入力端子に電源電圧が入力され、出力端子が前記発光モジュールに接続された発光駆動モジュールと、を含み、
前記発光駆動モジュールは、受信した前記第１の走査信号、前記第２の走査信号及び前記データ信号に応じて、前記電源電圧を前記発光モジュールに書き込むことで、発光するように前記発光モジュールを駆動する。

【0006】

本願は、表示パネルの制御方法をさらに提案し、前記表示パネルの制御方法は、
画素駆動回路が動作段階に入ったと確定した後に、第１のレベルにある第１の走査信号と、第２のレベルにある第２の走査信号と、第１のレベルにある第３の走査信号とを出力することにより、初回のエネルギー蓄積段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが最初に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが最初に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替え、第２のパルス信号の第１の信号エッジ又は第２の信号エッジが最初に検出されたときに、第２のレベルにある第３の走査信号を出力するように切り替えることにより、放電段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが再び検出されたときに、第１のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが再び検出されたときに、第２のレベルにある第２の走査信号を出力するように切り替えることにより、放電段階に入るように前記画素駆動回路を制御するステップと、
第１のパルス信号の第１の信号エッジが３回目に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号の第２の信号エッジが３回目に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替えることにより、発光駆動段階に入るように前記画素駆動回路を制御するステップと、を含み、
前記第１の信号エッジと前記第２の信号エッジとのうちの一方が立ち上がりエッジであり、他方が立ち下がりエッジである。

【0007】

本願は、表示パネルをさらに提案し、前記表示パネルは、
発光モジュールと、
データ信号が入力されて前記データ信号を伝送するデータ線と、
第１の走査信号が入力されて前記第１の走査信号を伝送する走査線と、
前記発光モジュール、前記データ線及び前記走査線にそれぞれ接続された上記に記載の画素駆動回路と、を含む。

【0008】

本願は、上記のような表示パネルの制御方法を実現する表示パネルをさらに提案し、前記表示パネルは、
発光モジュールと、
前記発光モジュールに接続された画素駆動回路と、
前記画素駆動回路の４つの被制御端子に接続され、第１の走査信号、第２の走査信号、第３の走査信号及びデータ信号を前記画素駆動回路に出力することにより、発光するように前記発光モジュールを駆動するように前記画素駆動回路を制御するタイミングコントローラと、を含む。

【0009】

（有益な効果）
本願の技術案によれば、信号生成モジュールと発光駆動モジュールとを採用し、信号生成モジュールにスイッチング素子のオン／オフを利用させることにより、第１の走査信号を発光駆動回路に必要な第２の走査信号に処理する。スイッチング素子のオン／オフにより、立ち上がりエッジ時間及び立ち下がりエッジ時間を効果的に短縮することができるので、第１の走査信号に比べて、第２の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間が短く、第１の走査信号と第２の走査信号の立ち上がりエッジ時間と立ち下がりエッジ時間とに重複部分が発生する確率を低減するとともに、該重複部分が画素セルの発光効果に影響する確率を低減する。これにより、発光駆動回路内の薄膜トランジスタを適時にオフにできないために表示パネルの表示効果が影響されるという問題を解決し、ＯＬＥＤパネル等の自発光パネルの表示効果及び表示安定性の向上に有利である。次に、信号生成モジュールが画素駆動回路内、すなわち各画素セル内に設置されるので、ゲートドライバ内に設置されるのと比較して、走査線の伝送過程が後に第２の走査信号に再び歪みを与えることを効果的に回避することができ、各画素セル内の発光駆動モジュールに信号生成モジュールから出力される立ち上がり／立ち下がりエッジ時間が短い第２の走査信号が入力されるのを保証するのに有利である。また、１つの走査信号を伝送するために１本の走査線が必要であるため、従来の自発光パネルにおける走査線の数は少なくとも２Ｎ本であり、Ｎは画素アレイの行数であるが、本願の技術案によれば、Ｎ本の走査線のみで同じ解像度の自発光パネルを駆動して動作させることができる。言い換えると、本願の技術案によれば、表示パネルにおける走査線全体の占有面積を低減することができ、自発光パネルの高解像度設計に有利である。

【0010】

本願の実施例の技術案をより明確に説明するため、以下では、実施例の説明に必要とされる添付図面を簡単に説明する。以下で説明される添付図面は本願のいくつか実施例に過ぎないことは明らかであって、当業者にとって、創造的な労働を行わないことを前提に、これらの添付図面に示された構造により他の添付図面を得ることができる。

【図面の簡単な説明】

【0011】

【図1】本願の第１の実施例にかかる画素駆動回路のモジュール模式図である。

【図2】本願の第１の実施例にかかる画素駆動回路の別のモジュール模式図である。

【図3】本願の第１の実施例にかかる画素駆動回路における発光駆動モジュールの回路模式図である。

【図4】本願の第１の実施例にかかる画素駆動回路における信号生成回路の回路模式図である。

【図5】本願の第１の実施例にかかる画素駆動回路における信号生成回路の別の回路模式図である。

【図6】従来の画素駆動回路に入力される各走査信号の波形模式図である。

【図7】本願の第２の実施例にかかる制御方法の模式フローチャートである。

【図8】本願の第２の実施例にかかる制御方法の関連信号の波形模式図である。

【図9】本願の第３の実施例にかかる表示パネルのモジュール模式図である。

【図10】本願の第４の実施例にかかる表示パネルのモジュール模式図である。

【発明を実施するための形態】

【0012】

添付図面を参照して、実施例と組み合わせて本願目的の実現、機能特徴及び長所をさらに説明する。

【0013】

以下では、本願実施例における図面と組み合わせ、本願実施例における技術案を明確且つ完全に説明する。説明される実施例は本願の全ての実施例ではなく、本願の一部の実施例に過ぎないことは明らかである。本願における実施例に基づいて、当業者が創造的な労働を行うことなく得られる全ての他の実施例は、本願の保護する範囲に属す。

【0014】

また、本願実施例において「第一」、「第二」等の説明は説明のために利用されるだけであって、その相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定するように理解すべきではない。これにより、「第一」、「第二」に限定された特徴は明示的或いは暗示的に少なくとも一つの当該特徴を含んでもよい。また、各実施例の技術案は互いに組み合わせることができる。ただし、当業者が実現できることはその前提である。技術案の組み合わせに矛盾が生じるか、実現できない場合には、このような技術案の組み合わせが存在せず、且つ本願が請求する保護範囲にないと理解すべきである。

【0015】

（第１の実施例）
本願は、ＯＬＥＤパネル等の自発光可能な表示パネルに適用可能な画素駆動回路を提案する。

【0016】

表示パネルは、複数の走査線Ｌ１と複数のデータ線Ｌ２とを含んでもよく、複数の走査線Ｌ１と複数のデータ線Ｌ２とが互いに交差することにより、複数の画素セルを有する画素アレイを画定し、各走査線Ｌ１は、ゲートドライバから出力された１ウェイの走査信号が入力されて、前記走査信号を伝送することにより、該行における各画素セルのオン又はオフを制御し、各データ線Ｌ２は、ソースドライバから出力された１ウェイのデータ信号が入力されて、前記データ信号を伝送することにより、該列におけるオンになった画素セルにデータ信号を入力できるようにする。各画素セルには、互いに電気的に接続された発光モジュールと画素駆動回路とが設置されてもよく、発光モジュールは少なくとも１つの発光ダイオード発光素子を含んでもよく、画素駆動回路は、接続された発光モジュールを発光するように駆動する。

【0017】

図１を参照し、第１の実施例において、画素駆動回路は、
入力端子が走査線Ｌ１に接続され、第１の走査信号に基づいて第２の走査信号を生成して、第１の出力端子から出力する信号生成モジュール１０と、
第１の被制御端子、第２の被制御端子及び第３の被制御端子が走査線Ｌ１、データ線Ｌ２及び信号生成モジュール１０の第１の出力端子に１対１に対応して接続され、入力端子に電源電圧ＶＤＤが入力され、出力端子が発光モジュール３０に接続された発光駆動モジュール２０と、を含み、
発光駆動モジュール２０は、受信した第１の走査信号、第２の走査信号及びデータ信号に応じて、電源電圧ＶＤＤを発光モジュール３０に書き込むことで、発光するように発光モジュール３０を駆動する。

【0018】

本実施例において、信号生成モジュール１０は、スイッチング素子を使用して構築・実現でき、ここで、スイッチング素子は、ＭＯＳトランジスタ、薄膜トランジスタ、三極管などであってもよく、本明細書では限定しない。信号生成モジュール１０の入力端子は、その位置する画素セルに対応する走査線Ｌ１に接続されて、該走査線Ｌ１上を伝送される走査信号、すなわち第１の走査信号が入力されるように構成されている。第１の走査信号は、ハイレベルとローレベルとの２つのレベル準位を有してもよく、信号生成モジュール１０は、第１の走査信号が位置するレベル準位に応じて、自体内の対応するスイッチング素子のオン・オフを制御することにより、入力された第１の走査信号に対してレベル反転、レベル遅延、レベル選択等の信号処理を行い、信号処理後の第１の走査信号を第２の走査信号として第１の出力端子から出力することができる。

【0019】

発光駆動モジュール２０は、複数の薄膜トランジスタとエネルギー蓄積素子を用いて構築して実現できる。信号生成モジュール１０の第１の被制御端子及び第２の被制御端子は、その位置する画素セルに対応する走査線Ｌ１及びデータ線Ｌ２に接続されて、第１の走査信号及びデータ信号が入力されるように構成されており、第３の被制御端子は、その位置する画素セル内の信号生成モジュール１０の第１の出力端子に接続されて、第２の走査信号が入力されるように構成されており、入力端子は、電源管理回路に接続されてもよい。第２の走査信号は、同様に、ハイレベルとローレベルとの２つのレベル準位を有してもよく、発光駆動モジュール２０は、第１の走査信号と第２の走査信号の位置する電圧準位に応じて、自体内の各ＴＴＦに対応するオン又はオフを制御することにより、それに応じてオンになった薄膜トランジスタにデータ信号を入力できるようにして、エネルギー蓄積素子を充電する。発光駆動モジュール２０はさらに、エネルギー蓄積素子の充電後に、第１の走査信号と第２の走査信号の位置する電圧準位に応じて、それに応じてオンになった薄膜トランジスタによりエネルギー蓄積素子の放電ループを形成するようにして、エネルギー蓄積素子の放電電圧を利用して対応する薄膜トランジスタのオンをトリガーするとともに、発光駆動モジュール２０の入力端子と出力端子とを連通させることにより、電源電圧ＶＤＤを発光モジュール３０に書き込むことにより発光するように発光モジュール３０を駆動することを実現する。

【0020】

なお、従来技術の案において、発光駆動モジュール２０に入力される各走査信号はいずれも、タイミングコントローラ４０の制御の下でゲートドライバにより出力されることで得られ、異なる走査線Ｌ１によりそれぞれ伝送される。実際の製品では、タイミングコントローラ４０内の駆動アルゴリズム及びゲートドライバのハードウェアの誤差の影響により、ゲートドライバから出力される各走査信号の立ち上がりエッジ（ローレベルからハイレベルへ立ち上がる立ち上がり波形）及び立ち下がりエッジ（ハイレベルからローレベルへ立ち下がる立ち下がり波形）には、一定の時間、即ち立ち上がりエッジ時間及び立ち下がりエッジ時間が存在する。各走査線Ｌ１のプロセス要因のさらなる影響により、各走査線Ｌ１は伝送中に、伝送される走査信号に一定の信号歪みを生じさせ、各走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間に異なる延長を発生させるため、異なる走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間に重複部分を発生させる。薄膜トランジスタ、例えばＮ型薄膜トランジスタの場合、ゲート電圧の電圧値が閾値電圧に達するまで上昇しないと薄膜トランジスタがオンせず、ゲート電圧の電圧値が閾値電圧を下回るまで低下しないとオフしないので、入力される各走査信号の立ち上がりエッジ時間と立ち下がりエッジ時間に重複部分が存在する場合、同時にオンすべきでない２つの薄膜トランジスタが同時にオン状態となり、発光駆動回路内の電流ループが乱れ、さらには、電源電圧ＶＤＤの書き込みプロセス及び発光モジュール３０の最終的な発光効果に影響してしまう。

【0021】

本願の技術案によれば、信号生成モジュール１０と発光駆動モジュール２０とを採用し、信号生成モジュール１０にスイッチング素子のオン／オフを利用させることにより、第１の走査信号を発光駆動回路に必要な第２の走査信号に処理する。スイッチング素子のオン／オフにより、立ち上がりエッジ時間及び立ち下がりエッジ時間を効果的に短縮することができるので、第１の走査信号に比べて、第２の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間が短く、第１の走査信号と第２の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間が重複する部分の発生する確率を低減するとともに、該重複部分が画素セルの発光効果に影響する確率を低減する。これにより、発光駆動回路内の薄膜トランジスタを適時にオフにできないために表示パネルの表示効果が影響されるという問題を解決し、ＯＬＥＤパネル等の自発光パネルの表示効果及び表示安定性の向上に有利である。次に、信号生成モジュール１０が画素駆動回路内、すなわち各画素セル内に設置されるので、ゲートドライバ内に設置されるのと比較して、走査線Ｌ１の伝送過程が後に第２の走査信号に再び歪みを与えることを効果的に回避することができ、各画素セル内の発光駆動モジュール２０に信号生成モジュール１０から出力される立ち上がり／立ち下がりエッジ時間が短い第２の走査信号が入力されるのを保証するのに有利である。また、１つの走査信号を伝送するために１本の走査線Ｌ１が必要であるため、従来の自発光パネルにおける走査線Ｌ１の数は少なくとも２Ｎ本であり、Ｎは画素アレイの行数であるが、本願の技術案によれば、Ｎ本の走査線Ｌ１のみで同じ解像度の自発光パネルを駆動して動作させることができる。言い換えると、本願の技術案によれば、表示パネルにおける走査線Ｌ１全体の占有面積を低減することができ、自発光パネルの高解像度設計に有利である。

【0022】

図２及び図３を参照し、第１の実施例において、信号生成モジュール１０はさらに、第１の走査信号に基づいて第３の走査信号を生成して、第２の出力端子から発光駆動モジュール２０の第４の被制御端子に出力し、
発光駆動モジュール２０は、
被制御端子、入力端子が発光駆動モジュール２０の第１の被制御端子、第２の被制御端子に１対１に対応して接続されたデータ書込モジュール２１と、
第１の被制御端子、第２の被制御端子が発光駆動モジュール２０の第３の被制御端子、第４の被制御端子に１対１に対応して接続され、入力端子がデータ書込モジュール２１の出力端子に接続された充放電制御モジュール２２と、
データ書込モジュール２１の出力端子と充放電制御モジュール２２の入力端子との間に接続されたエネルギー蓄積モジュール２３と、
被制御端子が充放電制御モジュール２２の出力端子に接続され、入力端子、出力端子が発光駆動モジュール２０の入力端子、出力端子に１対１に対応して接続された駆動モジュール２４と、を含む。

【0023】

本実施例において、信号生成モジュール１０は２つの信号生成サブモジュールを含んでもよく、２つの信号生成サブモジュールの入力端子はいずれも、その位置する画素セルに対応する走査線Ｌ１に接続されて、第１の走査信号が入力される。２つの信号生成サブモジュールは、第１の走査信号の位置するレベル準位に応じて、それぞれ自体内の対応するスイッチング素子のオン／オフを制御することにより入力される第１の走査信号に対して対応する信号処理を行い、それぞれの信号処理後の第１の走査信号をそれぞれ第２の走査信号と第３の走査信号として出力することができる。

【0024】

発光駆動モジュール２０は、受信した第１の走査信号、第２の走査信号、第３の走査信号及びデータ信号に応じて、電源電圧ＶＤＤを発光モジュール３０に書き込むことで、発光するように発光モジュール３０を駆動する。データ書込モジュール２１は、あるレベル準位にある第１の走査信号を受信したときにオンし、別のレベル準位にある第１の走査信号を受信したときにオフすることができ、オンしたときにデータ信号が入力されてデータ信号をエネルギー蓄積モジュール２３に出力することにより、エネルギー蓄積モジュール２３を充電することができる。充放電制御モジュール２２は、ある対応するレベル準位にある第２の走査信号と第３の走査信号をそれぞれ受信したときにオンし、別のレベル準位にある第２の走査信号と第３の走査信号をそれぞれ受信したときにオフすることができ、オンしたときに、エネルギー蓄積モジュール２３に放電させて放電電圧を駆動モジュール２４の被制御端子に出力させることができる。駆動モジュール２４は、被制御端子電圧の電圧値が閾値電圧に達したときにオンし、被制御端子電圧の電圧値が閾値電圧を下回ったときにオフすることができ、オンしたときに、電源電圧ＶＤＤを発光モジュール３０に出力することにより、発光するように発光モジュール３０を駆動することができる。

【0025】

なお、図３及び図６を参照し、充放電制御モジュール２２とデータ書込モジュール２１とが同時にオンすることができず、データ書込モジュール２１は、第２の走査信号と第３の走査信号とがいずれも１つの対応するレベル準位にある場合にのみオンし、第２の走査信号と第３の走査信号とがいずれも別のレベル準位にある場合にのみオフするので、第１の走査信号、第２の走査信号及び第３の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間に対する要求がより厳しくなる。一方、本願の技術案を採用する場合、第１の走査信号に比べて、第３の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間も短く、第１の走査信号、第２の走査信号及び第３の走査信号のうちの何れか２つの立ち上がりエッジ時間と立ち下がりエッジ時間とに重複部分が発生する確率を低減し、ＯＬＥＤパネル等の自発光パネルの表示効果及び表示安定性のさらなる向上に有利である。もちろん、発光駆動モジュール２０は、３ウェイよりも多い走査信号が入力されるように構成されてもよく、信号生成モジュール１０は、そのうちの１ウェイの走査信号が入力され、入力された該ウェイの走査信号に基づいて、発光駆動モジュール２０に必要な残りの各ウェイの走査信号を生成してもよいが、ここでは説明を省く。

【0026】

さらに、充放電制御モジュール２２は、
被制御端子、入力端子及び出力端子がそれぞれ充放電制御モジュール２２の第１の被制御端子、入力端子及び出力端子に１対１に対応して接続された第１のスイッチングモジュール２２Ａと、
被制御端子が充放電制御モジュール２２の第２の被制御端子に接続され、入力端子が第１のスイッチングモジュール２２Ａの出力端子に接続された第２のスイッチングモジュール２２Ｂと、
被制御端子が第１のスイッチングモジュール２２Ａの入力端子に接続され、入力端子が第２のスイッチングモジュール２２Ｂの出力端子に接続され、出力端子が接地された第３のスイッチングモジュール２２Ｃと、を含む。

【0027】

本実施例において、充放電制御モジュール２２は５Ｔ１Ｃの回路構成であってもよい。データ書込モジュール２１は第１の薄膜トランジスタＱ１を含んでもよく、第１のスイッチングモジュール２２Ａは第２の薄膜トランジスタＱ２を含んでもよく、第２のスイッチングモジュール２２Ｂは第３の薄膜トランジスタＱ３を含んでもよく、第３のスイッチングモジュール２２Ｃは第４の薄膜トランジスタＱ４を含んでもよく、駆動モジュール２４は、第５の薄膜トランジスタＱ５を含んでもよく、エネルギー蓄積モジュール２３は第１のコンデンサＣ１を含んでもよく、ここで、第１のコンデンサＣ１は、一端がデータ書込モジュール２１と充放電制御モジュール２２との間の経路に接続され、他端が接地されている。

【0028】

具体的な実施例において、発光駆動モジュール２０の動作段階は、順に実行される初回のエネルギー蓄積段階Ｔ１、放電段階Ｔ２、第２のエネルギー蓄積段階Ｔ３及び発光駆動段階Ｔ４を含み、
初回のエネルギー蓄積段階Ｔ１において、データ書込モジュール２１がオンし、充放電制御モジュール２２がオフし、
放電段階Ｔ２において、データ書込モジュール２１がオフし、充放電制御モジュール２２がオンし、駆動モジュール２４がオフし、
第２のエネルギー蓄積段階Ｔ３において、データ書込モジュール２１がオンし、充放電制御モジュール２２がオフし、
発光駆動段階Ｔ４において、データ書込モジュール２１がオフし、充放電制御モジュール２２と駆動モジュール２４とがオンする。

【0029】

図３に示す実施例において、第１の薄膜トランジスタＱ１から第５の薄膜トランジスタＱ５はいずれもＮ型薄膜トランジスタであるが、本明細書では、図３に示す実施形態を例に、本明細書における発光駆動モジュール２０の動作段階における具体的な動作過程を詳細に説明する。

【0030】

データ書込モジュール２１が動作段階において初めてハイレベルの第１の走査信号を受信すると、発光駆動モジュール２０が初回のエネルギー蓄積段階Ｔ１に入る。この段階において、第１の薄膜トランジスタＱ１がオンし、データ書込モジュール２１がオンすることにより、ハイレベルのデータ信号を第１のコンデンサＣ１に出力して、第１のコンデンサＣ１の端子間電圧をＶまで充電できるようにする。第２の走査信号がローレベルであり、第２の薄膜トランジスタＱ２がオフすることにより、第１のコンデンサＣ１と第５の薄膜トランジスタＱ５のゲートとの接続が切断され、第３の走査信号がハイレベルであり、第３の薄膜トランジスタＱ３と第５の薄膜トランジスタＱ５とがオンすることにより、第５の薄膜トランジスタＱ５のゲート電圧の電圧値を接地電圧にプルダウンし、充放電制御モジュール２２がオフ状態となる。第５の薄膜トランジスタＱ５がオフし、駆動モジュール２４がオフし、発光モジュール３０は発光しない。

【0031】

第１の走査信号がハイレベルからローレベルに、第２の走査信号がローレベルからハイレベルに切り替わると、発光駆動モジュール２０は放電段階Ｔ２に入り、第３の走査信号はハイレベルを維持する。この段階において、第１の薄膜トランジスタＱ１がオフし、データ書込モジュール２１がオフすることにより、第１のコンデンサＣ１の充電・エネルギー蓄積を停止させる。第２の薄膜トランジスタＱ２から第４の薄膜トランジスタＱ４が全てオンし、充放電制御モジュール２２がオンすることにより、第１のコンデンサＣ１がオンになった第２の薄膜トランジスタＱ２から第４の薄膜トランジスタＱ４を介して放電ループを形成できるようになり、このとき、第５の薄膜トランジスタＱ５はオフ状態のままであり、駆動モジュール２４がオフし、発光モジュール３０は発光しない。この段階では、放電プロセスの進行に伴い、第１のコンデンサＣ１の端子間電圧は、放電段階Ｔ２の終了時にＶｔｈまで低下し、ここで、Ｖｔｈは第５の薄膜トランジスタＱ５の閾値電圧に対応してもよく、ＶｔｈはＶより小さい。

【0032】

第１の走査信号がローレベルからハイレベルに、第２の走査信号がハイレベルからローレベルに切り替わると、第３の走査信号がハイレベルからローレベルに切り替わり、発光駆動モジュール２０は第２のエネルギー蓄積段階Ｔ３に入る。この段階において、第１の薄膜トランジスタＱ１がオンし、データ書込モジュール２１がオンすることにより、ハイレベルのデータ信号を第１のコンデンサＣ１に出力して、第１のコンデンサＣ１の端子間電圧を改めてＶ＋Ｖｔｈに充電する。このとき、第４の薄膜トランジスタＱ４がオンするが、第２の薄膜トランジスタＱ２及び第３の薄膜トランジスタＱ３がオフし、充放電制御モジュール２２はオフ状態にある。第５の薄膜トランジスタＱ５が依然としてオフ状態にあり、駆動モジュール２４がオフし、発光モジュール３０は発光しない。

【0033】

第１の走査信号が再びローレベルからハイレベルに切り替わり、第２の走査信号がハイレベルからローレベルに切り替わると、発光駆動モジュール２０は発光駆動段階Ｔ４に入り、第３の走査信号はローレベルを維持する。この段階において、第１の薄膜トランジスタＱ１がオフし、データ書込モジュール２１がオフすることにより、第１のコンデンサＣ１は充電・エネルギー蓄積を停止する。第２の薄膜トランジスタＱ２と第４の薄膜トランジスタＱ４とがいずれもオンすることにより、第１のコンデンサＣ１がオンになった第２の薄膜トランジスタＱ２を介して放電電圧Ｖ＋Ｖｔｈを第５の薄膜トランジスタＱ５のゲートに出力できるようになり、また、このとき、第３の薄膜トランジスタＱ３がオフし、第５の薄膜トランジスタＱ５のゲート電圧をプルダウンせず、充放電制御モジュール２２がオンする。第５の薄膜トランジスタＱ５がオンし、駆動モジュール２４がオンすることにより、発光するように発光モジュール３０を駆動することを実現する。

【0034】

本願の技術案によれば、発光駆動モジュール２０において２回のエネルギー蓄積と１回の放電を行う設計を採用することにより、第５の薄膜トランジスタＱ５の被制御端子電圧が発光駆動段階Ｔ４においてＶ＋Ｖｔｈであることを保証することができるので、１回のみのエネルギー蓄積を行う設計に比べて、第５の薄膜トランジスタＱ５の発光駆動段階Ｔ４におけるオンの程度及びオンの時間を有効に保証することができ、発光モジュール３０の発光効果及び動作安定性の向上に有利である。

【0035】

以上の具体的な動作過程から分かるように、同時にオンしてはならない２つ又は３つの薄膜トランジスタが同時にオン状態になると、発光モジュール３０の発光効果に影響してしまう。例えば、初回のエネルギー蓄積段階Ｔ１において、第２の薄膜トランジスタＱ２と第３の薄膜トランジスタＱ３とがオンすると、第１のコンデンサＣ１の対地放電ループが形成され、初回のエネルギー蓄積段階Ｔ１の終了後の第１のコンデンサＣ１の端子間電圧がＶよりも低くなり、発光駆動段階Ｔ４において第５の薄膜トランジスタＱ５のゲート電圧値がＶ＋Ｖｔｈよりも低くなるため、第５の薄膜トランジスタＱ５が発光モジュール３０に出力する供給電流が低下し、発光モジュール３０の発光輝度が低下する。もちろん、上述の動作段階においては、従来の自発光パネルにおいて画素セルがトリプル走査信号駆動方式を採用することの難点でもあるが、２つ又は３つの薄膜トランジスタが同時にオンして発光モジュール３０の最終的な発光効果に影響してしまうこともあり、本明細書では説明を省く。本願の技術案を採用することにより、上述した種々の状況の発生確率を効果的に低減して、自発光パネルの表示安定性を向上させることができる。

【0036】

さらに、図６を参照し、第１の走査信号は、初回のエネルギー蓄積段階Ｔ１、放電段階Ｔ２、第２のエネルギー蓄積段階Ｔ３及び発光駆動段階Ｔ４において、順に第１のレベル、第２のレベル、第１のレベル、第２のレベルにあり、
第２の走査信号は、初回のエネルギー蓄積段階Ｔ１、放電段階Ｔ２、第２のエネルギー蓄積段階Ｔ３及び発光駆動段階Ｔ４におけるレベルが第１の走査信号と逆であり、
第３の走査信号は、初回のエネルギー蓄積段階Ｔ１、放電段階Ｔ２、第２のエネルギー蓄積段階Ｔ３及び発光駆動段階Ｔ４において、順に第１のレベル、第１のレベル、第２のレベル、第２のレベルにあり、
ここで、第１のレベルと第２のレベルとは逆のレベルである。

【0037】

本実施例において、第１のレベルと第２のレベルとのうちの一方はハイレベルであり、他方はローレベルである。図３に示す実施例において、第１の薄膜トランジスタＱ１から第５の薄膜トランジスタＱ５はいずれもＮ型薄膜トランジスタであり、第１のレベルがハイレベルであり、第２のレベルがローレベルである。なお、複数の薄膜トランジスタが同時にオンする確率は、複数ウェイの走査信号が同一時刻でレベル切替を行う時刻の数に比例することがわかるが、本願の技術案に提案された発光駆動モジュール２０及びその具体的な動作フローを用いて、１つの動作段階において、２ウェイの走査信号が同時にレベルを切り替える時刻の数が２つであり、３ウェイの走査信号が同時にレベルを切り替える時刻の数は１つとして見なすことができる。複数ウェイの走査信号が同時刻にレベルを切り替える時刻の数を効果的に減少させることにより、回路構成及び制御方法の相互の連携により、複数の薄膜トランジスタが同時にオンする確率を減少させることを実現する。

【0038】

具体的な実施例において、図４を参照し、信号生成モジュール１０は、
入力端子、出力端子が信号生成モジュール１０の入力端子、第１の出力端子に１対１に対応して接続され、第１の走査信号を位相反転処理して第２の走査信号として出力する位相反転器１１を含む。

【0039】

位相反転器１１は、信号生成モジュール１０内の１つの信号生成サブモジュールであり、薄膜トランジスタ、ＭＯＳ、三極管等のスイッチング素子を用いて構築されてなってもよい。位相反転器１１は、入力される第１の走査信号をレベル位相反転処理し、レベル位相反転処理後の第１の走査信号を第２の走査信号として出力することができる。具体的には、第１のレベルの第１の走査信号が入力されたときに、第２のレベルの第２の走査信号を出力し、第２のレベルの第１の走査信号が入力されたときに、第１のレベルの第２の走査信号を出力する。位相反転器１１は、位相反転において信号の立ち上がりエッジ及び立ち下がりエッジを最適化することができるので、第２の走査信号の立ち上がりエッジ時間及び立ち下がりエッジ時間の短縮を実現することができる。

【0040】

具体的な実施例において、図５を参照し、信号生成モジュール１０は、
第１の入力端子に電源電圧ＶＤＤが入力され、第２の入力端子、出力端子が信号生成モジュール１０の入力端子、第２の出力端子に１対１に対応して接続され、第１の走査信号に基づいて、電源電圧ＶＤＤを第２の走査信号として出力するトリガー１２をさらに含む。

【0041】

トリガー１２は、信号生成モジュール１０内の別の信号生成サブモジュールであり、ＲＳトリガー、ＪＫトリガー、Ｔトリガー、Ｄトリガーのうちの１つ又は複数の組み合わせを用いて実現することができ、ここでは限定しない。本実施例において、トリガー１２はＴトリガーであってもよく、トリガー１２の第１の入力端子、第２の入力端子及び出力端子は、それぞれＴトリガーのＴ入力端子、クロック入力端子及びＱ出力端子であってもよく、この場合、第１の走査信号がＴトリガーのクロック入力とされる。Ｔ入力端子は、抵抗Ｒを介してハイレベルの電源電圧ＶＤＤが入力されるように構成され、Ｔトリガーは、ローレベルの第１の走査信号を受信すると、ハイレベルの電源電圧ＶＤＤを直接、ハイレベルの第３の走査信号として出力し、ハイレベルの第１の走査信号を受信する毎に、出力信号のレベルを一回反転させる。図５を参照し、初回のエネルギー蓄積段階Ｔ１において、Ｔトリガーはハイレベルの第３の走査信号を出力し、第２のエネルギー蓄積段階Ｔ３において、ハイレベルの第１の走査信号が再び入力され、Ｔトリガーはローレベルの第３の走査信号を出力する。また、位相反転器１１及びトリガー１２の設置に必要な面積が小さいため、各画素単位内で集積して設定するのも容易である。

【0042】

図６と図３を参照し、図６は、従来技術で出力される第１の走査信号、第２の走査信号及び第３の走査信号の信号波形である。第３の走査信号が第２のエネルギー蓄積段階Ｔ３においてローレベルであることを保証するためには、放電段階Ｔ２において第３の走査信号に対して予めレベル切替を行う必要があり、また、第３の走査信号をローレベルに切り替えるのが早すぎても遅すぎても、それぞれ第１のコンデンサＣ１の放電効果と２回目の充電効果に影響するため、自発光パネルに対して多くの調整を行うことで表示効果を保証する必要がある。本願の技術案によれば、トリガー１２の出力レベルが迅速に切替可能である特性を利用して、第１の走査信号をローレベルからハイレベルに切り替えると同時に、第３の走査信号のハイレベルからローレベルへの切り替えを自動的に行うため、余分な調整フローが不要となり、自発光パネルの大量生産の効率を高めるのに有利である。

【0043】

（第２の実施例）
本願はさらに表示パネルの制御方法を提案する。

【0044】

図７を参照し、第２の実施例において、表示パネルの制御方法は、
画素駆動回路が動作段階に入ったと確定した後に、第１のレベルにある第１の走査信号と、第２のレベルにある第２の走査信号と、第１のレベルにある第３の走査信号とを出力することにより、初回のエネルギー蓄積段階Ｔ１に入るように画素駆動回路を制御するステップと、
第１のパルス信号ＴＰ１の第１の信号エッジが最初に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の第２の信号エッジが最初に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替え、第２のパルス信号の第１の信号エッジ又は第２の信号エッジが最初に検出されたときに、第２のレベルにある第３の走査信号を出力するように切り替えることにより、放電段階Ｔ２に入るように画素駆動回路を制御するステップと、
第１のパルス信号ＴＰ１の第１の信号エッジが再び検出されたときに、第１のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の第２の信号エッジが再び検出されたときに、第２のレベルにある第２の走査信号を出力するように切り替えることにより、放電段階Ｔ２に入るように画素駆動回路を制御するステップと、
第１のパルス信号ＴＰ１の第１の信号エッジが３回目に検出されたときに、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の第２の信号エッジが３回目に検出されたときに、第１のレベルにある第２の走査信号を出力するように切り替えることにより、発光駆動段階Ｔ４に入るように画素駆動回路を制御するステップと、を含み、
第１の信号エッジと第２の信号エッジとのうちの一方が立ち上がりエッジであり、他方が立ち下がりエッジである。

【0045】

本実施例において、表示パネルは、発光モジュール３０と、画素駆動回路と、タイミングコントローラ４０とを含んでもよく、画素駆動回路は、入力端子に電源電圧ＶＤＤが入力され、出力端子が発光モジュール３０に接続されており、タイミングコントローラ４０は、４つの出力端子が画素駆動回路の４つの被制御端子に１対１に対応して接続されてそれぞれ第１の走査信号、第２の走査信号、第３の走査信号及びデータ信号を画素駆動回路に出力することにより、発光するように発光モジュール３０を駆動するように画素駆動回路を制御する。具体的には、タイミングコントローラ４０の４つの出力端子は、３本の走査線Ｌ１及び１本のデータ線Ｌ２をそれぞれ介して、画素駆動回路内の発光駆動モジュール２０の４つの被制御端子に１対１に対応して接続されている。表示パネル内には、２つのパルス信号生成モジュールが設けられてもよく、２つのパルス信号生成モジュールは、それぞれタイミングコントローラ４０に接続され、それぞれ１ウェイのパルス信号、すなわち第１のパルス信号ＴＰ１と第２のパルス信号とを生成して、それぞれタイミングコントローラ４０に出力し、各ウェイのパルス信号は、立ち上がりエッジと立ち下がりエッジとを有する複数のパルスを含んでもよい。タイミングコントローラ４０は、入力された２ウェイのパルス信号に対してレベル検出を行ってもよく、任意のウェイのパルス信号がローレベルからハイレベルに切り替わったことを検出したときに、該ウェイのパルス信号の立ち上がりエッジが検出されたと確定してもよく、任意のウェイのパルス信号がハイレベルからローレベルに切り替わったことを検出したときに、該ウェイのパルス信号の立ち下がりエッジが検出されたと確定してもよい。

【0046】

本願の表示パネルの制御方法の実行主体は、タイミングコントローラであってもよい。画素駆動回路は、データ書込モジュール２１、第１のスイッチングモジュール２２Ａ、第２のスイッチングモジュール２２Ｂ、第３のスイッチングモジュール２２Ｃ、エネルギー蓄積モジュール２３及び駆動モジュール２４を含んでもよく、画素駆動回路内の各機能モジュールの回路構成は、上述した第１の実施例を参照することができるので、ここでは説明を省く。

【0047】

ここでは、第１の信号エッジが立ち上がりエッジであり、第２の信号エッジが立ち下がりエッジである場合を例として、本願の表示パネルの制御方法を詳細に説明する。表示パネルの動作時、画素駆動回路は、タイミングコントローラ４０の制御の下で、繰り返して実行される複数の動作フレーム周期を有してもよく、各動作周期は、動作段階を含んでもよい。図８を参照し、タイミングコントローラ４０は、画素駆動回路が動作周期に入ったと確定した後に、第１のレベルにある第１の走査信号と、第２のレベルにある第２の走査信号と、第１のレベルにある第３の走査信号とを出力することにより、データ書込モジュール２１がオンし、充放電制御モジュール２２がオフするように制御して、初回のエネルギー蓄積段階Ｔ１に入るように画素駆動回路を制御してもよい。

【0048】

画素駆動回路が初回のエネルギー蓄積段階Ｔ１に入った後に、タイミングコントローラ４０が第１のパルス信号ＴＰ１の立ち上がりエッジを検出すると、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の立ち下がりエッジを検出すると、第１のレベルにある第２の走査信号を出力するように切り替え、第２のパルス信号の立ち上がりエッジ又は立ち下がりエッジを検出すると、第２のレベルにある第３の走査信号を出力するように切り替えることで、データ書込モジュール２１がオフし、充放電制御モジュール２２がオンするように制御して、放電段階Ｔ１に入るように画素駆動回路を制御することを実現する。なお、このとき、第２のパルス信号の第１の信号エッジは、第１の信号パルスの第１のパルスの立ち下がりエッジと第２のパルスの立ち上がりエッジとの間に配置され、第３の走査信号は、第１の信号パルスの第２のパルスの立ち上がりエッジが到来する前に既に第２のレベルに切り替わっている。

【0049】

画素駆動回路が初回のエネルギー蓄積段階Ｔ１に入った後に、タイミングコントローラ４０が第１のパルス信号ＴＰ１の立ち上がりエッジを再び検出すると、第１のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の立ち下がりエッジを検出すると、第２のレベルにある第２の走査信号を出力するように切り替えることで、データ書込モジュール２１がオンし、充放電制御モジュール２２がオフするように制御して、放電段階Ｔ１に入るように画素駆動回路を制御する。

【0050】

画素駆動回路が放電段階Ｔ２に入った後に、タイミングコントローラ４０が第１のパルス信号ＴＰ１の立ち上がりエッジを検出すると、第２のレベルにある第１の走査信号を出力するように切り替え、第１のパルス信号ＴＰ１の立ち下がりエッジを検出すると、第１のレベルにある第２の走査信号を出力するように切り替えることで、データ書込モジュール２１がオフし、充放電制御モジュール２２及び駆動モジュール２４がオンするように制御して、発光駆動段階Ｔ４に入るように画素駆動回路を制御する。

【0051】

本願の表示パネルの制御方法によれば、２ウェイのパルス信号を導入し、タイミングコントローラ４０が２ウェイのパルス信号内のパルスの立ち上がりエッジと立ち下がりエッジに応じて３ウェイの走査信号のレベルを切り替えられるようにすることで、同じパルスの立ち上がりエッジと立ち下がりエッジとの間隔時間を利用して３ウェイの走査信号のレベル切り替えタイミングをずらす。したがって、各ウェイの走査信号の立ち上がりエッジ時間と立ち下がりエッジ時間とに重複部分が発生する確率を低減することにより、該重複部分が画素セルの発光効果に影響する確率を低減する。さらに、発光駆動回路内の薄膜トランジスタを適時にオフにできないために表示パネルの表示効果が影響されるという問題を解決する。

【0052】

（第３の実施例）
本願は表示パネルをさらに提案し、図９を参照し、該表示パネルは、発光モジュール３０、データ線Ｌ２、走査線Ｌ１及び画素駆動回路を含み、該画素駆動回路の具体的な構成については、第１の実施例を参照でき、本表示パネルが上記の第１の実施例の全ての技術案を採用したので、少なくとも上記の第１の実施例の技術案がもたらす全ての有益な効果を有し、ここでは説明を省く。

【0053】

ここで、発光モジュール３０は、有機発光素子を含み、有機発光素子は、アノードに画素駆動回路から出力された電源電圧ＶＤＤが入力され、カソードが接地され、走査線Ｌ１は、ゲートドライバから出力された第１の走査信号が入力されて、前記第１の走査信号を伝送し、データ線Ｌ２は、ソースドライバから出力されたデータ信号が入力されて、前記データ信号を伝送し、画素駆動回路は、発光モジュール３０、データ線Ｌ２及び走査線Ｌ１にそれぞれ接続されている。

【0054】

（第４の実施例）
本願は表示パネルをさらに提案し、図１０を参照し、該表示パネルは、発光モジュール３０と、画素駆動回路と、表示パネルの制御方法を実現するタイミングコントローラ４０とを含んでもよく、該表示パネルの制御方法の具体的なステップは、第３の実施例を参照することができ、本表示パネルは上記第３の実施例の全ての技術案を採用したので、少なくとも上記第３の実施例の技術案がもたらす全ての有益効果を有し、ここでは説明を省く。

【0055】

ここで、発光モジュール３０は、有機発光素子を含み、有機発光素子は、アノードに画素駆動回路から出力された電源電圧ＶＤＤが入力され、カソードが接地され、画素駆動回路は発光モジュール３０に接続されており、タイミングコントローラ４０は、画素駆動回路の４つの被制御端子に接続され、３本の走査線Ｌ１と１本のデータ線をそれぞれ介して、第１の走査信号、第２の走査信号、第３の走査信号及びデータ信号を画素駆動回路に出力することにより、発光するように発光モジュール３０を駆動するように画素駆動回路を制御する。もちろん、表示パネル内には、ゲートドライバとソースドライバとがさらに含まれてもよい。ゲートドライバは、タイミングコントローラ４０の制御の下で、３本の走査線Ｌ１を介して第１の走査信号、第２の走査信号、第３の走査信号をそれぞれ画素駆動回路に出力する。ソースドライバは、タイミングコントローラ４０の制御の下で、データ線Ｌ２を介してデータ信号を画素駆動回路に出力する。

【0056】

以上に述べたことは本願の好ましい実施例に過ぎず、それによって本願の特許の範囲を制限するわけではない。本願の発明構想の下で、本願の明細書及び添付図面の内容を利用してなされた均等構造変換、或いは他の関連する技術分野への直接／間接的な応用は、何れも本願の特許の保護範囲に含まれる。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【国際調査報告】