知財求人 - 知財ポータルサイト「IP Force」
▶ インヴェンサス ボンディング テクノロジーズ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2025-01-22
(54)【発明の名称】インターコネクト構造体
(51)【国際特許分類】
H01L 21/768 20060101AFI20250115BHJP
H01L 21/3205 20060101ALI20250115BHJP
H10D 88/00 20250101ALI20250115BHJP
H01L 21/02 20060101ALI20250115BHJP
【ＦＩ】
H01L21/90 B
H01L21/88 T
H01L21/88 J
H01L27/00 301C
H01L27/00 301B
H01L21/02 B
H01L21/88 R
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024535228
(86)(22)【出願日】2022-12-12
(85)【翻訳文提出日】2024-08-09
(86)【国際出願番号】 US2022081381
(87)【国際公開番号】W WO2023114726
(87)【国際公開日】2023-06-22
(31)【優先権主張番号】63/288,991
(32)【優先日】2021-12-13
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】518065991
【氏名又は名称】アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド
(74)【代理人】
【識別番号】100103610
【弁理士】
【氏名又は名称】▲吉▼田 和彦
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100119013
【弁理士】
【氏名又は名称】山崎 一夫
(74)【代理人】
【識別番号】100130937
【弁理士】
【氏名又は名称】山本 泰史
(74)【代理人】
【識別番号】100144451
【弁理士】
【氏名又は名称】鈴木 博子
(72)【発明者】
【氏名】ウゾー シプリアン エメカ
【テーマコード（参考）】
5F033
【Ｆターム（参考）】
5F033HH07
5F033HH11
5F033HH15
5F033HH19
5F033HH20
5F033HH22
5F033HH23
5F033HH32
5F033HH33
5F033JJ07
5F033JJ11
5F033JJ15
5F033JJ19
5F033JJ20
5F033JJ22
5F033JJ23
5F033JJ32
5F033JJ33
5F033KK01
5F033KK07
5F033KK11
5F033KK15
5F033KK19
5F033KK20
5F033MM01
5F033MM02
5F033MM08
5F033MM12
5F033MM13
5F033MM15
5F033MM30
5F033NN06
5F033NN07
5F033PP27
5F033PP28
5F033QQ08
5F033QQ19
5F033QQ31
5F033QQ48
5F033RR01
5F033RR03
5F033RR04
5F033RR06
5F033RR08
5F033RR21
5F033UU04
5F033VV07
5F033WW00
5F033WW01
5F033WW02
5F033XX05
(57)【要約】
半導体部分、半導体部分上に設けられた非導電層、及び第１の材料で形成され、かつ非導電層内に少なくとも部分的に埋め込まれた内側導電層、内側導電層の下に設けられると共に、これに電気的に接続された下側導電層、及び内側導電層と下側導電層との間に設けられたバリヤ層を有する半導体素子が開示される。バリヤ層は、第１の材料とは異なる第２の材料で形成され、第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗及び１２００℃を超える融点を有する。
【特許請求の範囲】
【請求項1】
半導体素子であって、半導体部分を有し、
前記半導体部分上に設けられた非導電層を有し、
前記非導電層のキャビティ内に少なくとも部分的に埋め込まれた上側導電層を有し、前記上側導電層は、第１の材料で形成され、
前記上側導電層の下に設けられ、かつ前記上側導電層に電気的に接続された下側導電層を有し、
前記上側導電層と前記下側導電層との間に設けられたバリヤ層を有し、前記バリヤ層は、前記キャビティよりも横方向に幅が広く、前記バリヤ層は、前記第１の材料とは異なる第２の材料で形成され、前記第２の材料は、２０℃で５０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する、半導体素子。
【請求項2】
前記第１の材料は、銅からなる、請求項１記載の半導体素子。
【請求項3】
前記下側導電層は、銅からなる、請求項１記載の半導体素子。
【請求項4】
前記第２の材料は、コバルト、タングステン、バナジウム、モリブデン、及びニッケルのうちの少なくとも１つからなる、請求項１記載の半導体素子。
【請求項5】
前記第２の材料は、コバルトからなる、請求項４記載の半導体素子。
【請求項6】
前記第２の材料は、合金からなる、請求項４記載の半導体素子。
【請求項7】
前記合金は、リン酸コバルト‐タングステン（ＣＷＰ）、リン酸コバルト（ＣｏＰ）、リン酸ニッケル（ＮｉＰ）、ニッケル‐タングステン（ＮｉＷ）、チタン‐タングステン（ＴｉＷ）、ＴｉＷ／Ｍｏ、ＴｉＷ／Ｃｏ、及びニッケル‐バナジウム（ＮｉＶ）のうちの少なくとも１つからなる、請求項６記載の半導体素子。
【請求項8】
前記電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で３０×１０-8ｍΩまでの範囲にある、請求項４記載の半導体素子。
【請求項9】
前記第２の材料の融点は、１２００℃から３６００℃までの範囲にある、請求項４記載の半導体素子。
【請求項10】
前記非導電層は、酸化シリコンからなる、請求項１記載の半導体素子。
【請求項11】
前記バリヤ層は、前記上側導電層が納められた前記キャビティ内に少なくとも部分的に設けられている、請求項１記載の半導体素子。
【請求項12】
前記上側導電層が納められた前記キャビティの少なくとも一部分を内張りした第２のバリヤ層をさらに有し、前記第２のバリヤ層は、前記バリヤ層と前記上側導電層との間に設けられている、請求項１記載の半導体素子。
【請求項13】
前記第２のバリヤ層は、前記第２の材料からなる、請求項１２記載の半導体素子。
【請求項14】
前記第２のバリヤ層は、前記第１の材料及び前記第２の材料とは異なる第３の材料からなる、請求項１２記載の半導体素子。
【請求項15】
前記第３の材料は、金属窒化物からなる、請求項１４記載の半導体素子。
【請求項16】
前記第３の材料は、窒化チタン又は窒化タンタルからなる、請求項１５記載の半導体素子。
【請求項17】
前記バリヤ層の厚さは、前記第２のバリヤ層の厚さよりも厚い、請求項１２記載の半導体素子。
【請求項18】
前記バリヤ層に被着された中間導電層及び前記中間導電層に被着された第３のバリヤ層をさらに有し、前記上側導電層は、前記第３のバリヤ層に被着されている、請求項１記載の半導体素子。
【請求項19】
前記中間導電層は、前記バリヤ層及び１つ以上の追加のバリヤ層によって封入されている、請求項１８記載の半導体素子。
【請求項20】
前記１つ以上の追加のバリヤ層は、前記バリヤ層からなる、請求項１９記載の半導体素子。
【請求項21】
前記第３のバリヤ層は、前記第２の材料からなる、請求項１９記載の半導体素子。
【請求項22】
前記バリヤ層は、前記中間導電層が納められたキャビティを内張りし、前記バリヤ層は、実質的にボンディング表面まで前記第３のバリヤ層の上方に垂直に延びている、請求項２０記載の半導体素子。
【請求項23】
前記上側導電層の厚さは、前記下側導電層の厚さよりも薄い、請求項１８記載の半導体素子。
【請求項24】
前記下側導電層は、前記非導電層内に埋め込まれた再配線層（ＲＤＬ）からなる、請求項１記載の半導体素子。
【請求項25】
前記非導電層は、前記半導体部分上に設けられた複数の誘電体層からなる、請求項１記載の半導体素子。
【請求項26】
前記バリヤ層に隣接して設けられたマンガンバリヤ層をさらに有する、請求項１記載の半導体素子。
【請求項27】
前記マンガンバリヤ層は、前記上側導電層が納められたキャビティの少なくとも一部分を内張りし、前記マンガンバリヤ層は、前記バリヤ層の内側に設けられている、請求項２６記載の半導体素子。
【請求項28】
前記バリヤ層は、前記下側導電層の上面の長さに沿って設けられ、前記長さは、前記上側導電層の幅よりも長い、請求項１記載の半導体素子。
【請求項29】
前記下側導電層は、前記バリヤ層によって前記上面沿いに、かつ１つ以上の追加のバリヤ層によって前記下側導電層の下面及び側面沿いに封入されている、請求項２８記載の半導体素子。
【請求項30】
前記１つ以上の追加のバリヤ層は、前記第２の材料からなる、請求項２９記載の半導体素子。
【請求項31】
前記１つ以上の追加のバリヤ層は、前記第１の及び前記第２の材料とは異なる第３の材料からなる、請求項２９記載の半導体素子。
【請求項32】
前記下側導電層に電的に接続され、かつ前記半導体部分を貫通した基板貫通ビア（ＴＳＶ）をさらに有する、請求項１記載の半導体素子。
【請求項33】
前記ＴＳＶを内張りしたＴＳＶバリヤ層をさらに有し、前記ＴＳＶ層は、前記第２の材料からなる、請求項３２記載の半導体素子。
【請求項34】
前記上側導電層は、デュアルダマシン構造体からなる、請求項１記載の半導体素子。
【請求項35】
前記上側導電層は、シングルダマシン構造体からなる、請求項１記載の半導体素子。
【請求項36】
請求項１記載の前記半導体素子及び第２の半導体素子を有するボンデッド構造体であって、前記半導体素子の第２の上側非導電面は、介在する接着剤なしで前記第２の半導体素子の第２の上側非導電面にダイレクトボンディングされ、前記上側導電層の上側接触面は、前記第２の半導体素子の接触構造体にダイレクトボンディングされている、ボンデッド構造体
【請求項37】
前記第２の半導体素子は、第２の半導体部分を有し、
前記第２の半導体部分上に設けられていて、前記第２の上側非導電表面を形成する第２の非導電層を有し、前記接触構造体は、前記第２の非導電層内に少なくとも部分的に埋め込まれ、
前記接触構造体の下に設けられ、かつ前記接触構造体に電気的に接続された第２の下側導電層を有し、
前記第２の半導体素子の第１のバリヤ層は、前記接触構造体と前記第２の下側導電層との間に設けられ、前記第２の半導体素子の前記第１のバリヤ層は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する材料で作られている、請求項３６記載のボンデッド構造体。
【請求項38】
前記接触構造体は、銅からなり、前記第２の半導体素子の前記第１のバリヤ層の前記材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、請求項３７記載のボンデッド構造体。
【請求項39】
半導体素子であって、半導体部分を有し、
前記半導体部分上に設けられた非導電ボンディング層を有し、前記非導電ボンディング層は、前記半導体素子のボンディング表面の第１の部分を形成する上側非導電面を有し、前記上側非導電面は、第２の半導体素子にダイレクトボンディング可能に前処理され、
前記非導電ボンディング層内に少なくとも部分的に埋め込まれた接触構造体を有し、前記接触構造体は、前記半導体素子の前記ボンディング表面の第２の部分を形成し、前記接触構造体は、第１の材料からなり、
前記接触構造体の下に設けられていて、かつ前記接触構造体に電気的に接続された導電層を有し、
前記接触構造体と前記導電層との間に設けられたバリヤ層を有し、前記バリヤ層は、前記第１の材料とは異なる第２の材料からなり、前記第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、半導体素子。
【請求項40】
前記接触構造体は、銅からなる、請求項３９記載の半導体素子。
【請求項41】
前記導電層は、銅からなる、請求項３９記載の半導体素子。
【請求項42】
前記バリヤ層は、コバルトからなる、請求項３９記載の半導体素子。
【請求項43】
前記バリヤ層は、合金からなる、請求項３９記載の半導体素子。
【請求項44】
前記合金は、リン酸コバルト‐タングステン（ＣＷＰ）、リン酸コバルト（ＣｏＰ）、リン酸ニッケル（ＮｉＰ）、ニッケル‐タングステン（ＮｉＷ）、及びニッケル‐バナジウム（ＮｉＶ）のうちの少なくとも１つからなる、請求項４３記載の半導体素子。
【請求項45】
前記非導電ボンディング層は、酸化シリコンからなる、請求項３９記載の半導体素子。
【請求項46】
前記バリヤ層は、前記接触構造体が納められたキャビティの少なくとも一部分を内張りしている、請求項３９記載の半導体素子。
【請求項47】
前記接触構造体が納められたキャビティの少なくとも一部分を内張りする第２のバリヤ層をさらに有し、前記第２のバリヤ層は、前記バリヤ層と前記接触構造体との間に設けられている、請求項３９記載の半導体素子。
【請求項48】
前記第２のバリヤ層は、前記第２の材料からなる、請求項４７記載の半導体素子。
【請求項49】
前記第２のバリヤ層は、前記第１の材料及び前記第２の材料とは異なる第３の材料からなる、請求項４７記載の半導体素子。
【請求項50】
前記第３の材料は、金属窒化物からなる、請求項４９記載の半導体素子。
【請求項51】
前記第３の材料は、窒化チタン又は窒化タンタルからなる、請求項５０記載の半導体素子。
【請求項52】
前記バリヤ層の厚さは、前記第２のバリヤ層の厚さよりも厚い、請求項４７記載の半導体素子。
【請求項53】
前記バリヤ層に被着された中間導電層及び前記中間導電層に被着された第３のバリヤ層をさらに有し、前記接触構造体は、前記第３のバリヤ層に被着されている、請求項３９記載の半導体素子。
【請求項54】
前記第２の導電層は、前記第３のバリヤ層及び１つ以上の追加のバリヤ層によって封入されている、請求項５３記載の半導体素子。
【請求項55】
前記１つ以上の追加のバリヤ層は、前記バリヤ層からなる、請求項５４記載の半導体素子。
【請求項56】
前記第３のバリヤ層は、前記第２の材料からなる、請求項５４記載の半導体素子。
【請求項57】
前記バリヤ層は、前記第２の導電層が納められたキャビティを内張りし、前記バリヤ層は、実質的にボンディング表面まで前記第３のバリヤ層の上方に垂直に延びている、請求項５５記載の半導体素子。
【請求項58】
前記接触構造体の厚さは、前記第２の導電層の厚さよりも薄い、請求項５３記載の半導体素子。
【請求項59】
前記導電層は、前記非導電ボンディング層内に埋め込まれた再配線層（ＲＤＬ）からなる、請求項５３記載の半導体素子。
【請求項60】
前記非導電ボンディング層は、前記半導体部分上に設けられた複数の誘電体層からなる、請求項３９記載の半導体素子。
【請求項61】
前記バリヤ層に隣接して設けられたマンガンバリヤ層をさらに有する、請求項３９記載の半導体素子。
【請求項62】
前記マンガンバリヤ層は、前記接触構造体が納められたキャビティの少なくとも一部分を内張りし、前記マンガンバリヤ層は、前記バリヤ層の内側に設けられている、請求項６１記載の半導体素子。
【請求項63】
前記バリヤ層は、前記導電層の上面の長さに沿って設けられ、前記長さは、前記接触構造体の幅よりも長い、請求項３９記載の半導体素子。
【請求項64】
前記導電層は、前記バリヤ層によって前記上面沿いに、かつ１つ以上の追加のバリヤ層によって前記導電層の下面及び側面沿いに封入されている、請求項６３記載の半導体素子。
【請求項65】
前記１つ以上の追加のバリヤ層は、前記第２の材料からなる、請求項６４記載の半導体素子。
【請求項66】
前記１つ以上の追加のバリヤ層は、前記第１の及び前記第２の材料とは異なる第３の材料からなる、請求項６４記載の半導体素子。
【請求項67】
前記導電層に電的に接続され、かつ前記半導体部分を貫通した基板貫通ビア（ＴＳＶ）をさらに有する、請求項３９記載の半導体素子。
【請求項68】
前記ＴＳＶを内張りしたＴＳＶバリヤ層をさらに有し、前記ＴＳＶ層は、前記第２の材料からなる、請求項６７記載の半導体素子。
【請求項69】
前記接触構造体は、デュアルダマシン構造体からなる、請求項３９記載の半導体素子。
【請求項70】
前記接触構造体は、シングルダマシン構造体からなる、請求項３９記載の半導体素子。
【請求項71】
請求項３９記載の前記半導体素子及び前記第２の半導体素子を有するボンデッド構造体であって、前記半導体素子の前記上側非導電面は、介在する接着剤なしで前記第２の半導体素子の第２の上側非導電面にダイレクトボンディングされ、前記接触構造体の前記上側接触面は、前記第２の半導体素子の第２の接触構造体にダイレクトボンディングされている、ボンデッド構造体
【請求項72】
前記第２の半導体素子は、第２の半導体部分を有し、
前記第２の半導体部分上に設けられていて、前記第２の上側非導電表面を形成する第２の非導電層を有し、前記第２の接触構造体は、前記第２の非導電ボンディング層内に少なくとも部分的に埋め込まれ、
前記第２の接触構造体の下に設けられ、かつ前記第２の接触構造体に電気的に接続された第２の導電層を有し、
前記第２の半導体素子の第１のバリヤ層は、前記第２の接触構造体と前記第２の導電層との間に設けられ、前記第２の半導体素子の前記第１のバリヤ層は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する材料で作られている、請求項７１記載のボンデッド構造体。
【請求項73】
前記第２の接触構造体は、銅からなり、前記第２の半導体素子の前記第１のバリヤ層の前記材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、請求項７２記載のボンデッド構造体。
【請求項74】
半導体素子であって、半導体部分を有し、
前記半導体部分上に設けられた非導電層を有し、
前記非導電ボンディング層内に少なくとも部分的に埋め込まれた接触構造体を有し、前記接触構造体は、前記半導体素子の表面のボンディング表面の少なくとも一部分を形成する上側接触面を有し、前記接触構造体は、第１の材料からなり、
前記接触構造体の下に設けられていて、かつ前記接触構造体に電気的に接続された導電層を有し、
前記導電層を封入した１つ以上のバリヤ層を有し、前記１つ以上のバリヤ層は、前記導電層の上面、下面、及び側面の周りに設けられている、半導体素子。
【請求項75】
前記接触構造体は、銅からなる、請求項７４記載の半導体素子。
【請求項76】
前記導電層は、銅からなる、請求項７４記載の半導体素子。
【請求項77】
前記１つ以上のバリヤ層は、前記導電層の上面の長さに沿って設けられた第１のバリヤ層を含み、前記長さは、前記接触構造体の幅よりも長く、前記バリヤ層は、前記第１の材料とは異なる第２の材料からなる、請求項７４記載の半導体素子。
【請求項78】
前記第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、請求項７７記載の半導体素子。
【請求項79】
前記第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する、請求項７７記載の半導体素子。
【請求項80】
前記１つ以上のバリヤ層は、前記導電層の前記下面及び前記側面に沿って設けられた第２のバリヤ層を含む、請求項７７記載の半導体素子。
【請求項81】
前記第２のバリヤ層は、前記第２の材料からなる、請求項８０記載の半導体素子。
【請求項82】
前記第２のバリヤ層は、前記第２の材料とは異なる第３の材料からなる、請求項８０記載の半導体素子。
【請求項83】
前記第３の材料は、金属窒化物からなる、請求項８２記載の半導体素子。
【請求項84】
前記第３の材料は、窒化チタン又は窒化タンタルからなる、請求項８３記載の半導体素子。
【請求項85】
前記１つ以上のバリヤ層に被着された第２の導電層及び前記第２の導電層に被着された第３のバリヤ層をさらに有し、前記接触構造体は、前記第３のバリヤ層に被着されている、請求項７７記載の半導体素子。
【請求項86】
前記第２の導電層は、前記第３のバリヤ層及び１つ以上の追加のバリヤ層によって封入されている、請求項８５記載の半導体素子。
【請求項87】
前記第３のバリヤ層は、前記第２の材料からなる、請求項８５記載の半導体素子。
【請求項88】
前記接触構造体の厚さは、前記第２の導電層の厚さよりも薄い、請求項８５記載の半導体素子。
【請求項89】
前記導電層は、前記非導電ボンディング層内に埋め込まれた再配線層（ＲＤＬ）からなる、請求項７４記載の半導体素子。
【請求項90】
半導体素子であって、前記半導体素子のボンディング表面の第１の部分を形成する上側非導電面を備えた半導体部分を有し、前記上側非導電面は、第２の半導体素子にダイレクトボンディング可能に前処理され、
前記半導体素子の前記ボンディング表面の第２の部分を形成する上側接触面を備えた接触構造体を有し、前記接触構造体は、第１の材料で作られ、
前記接触構造体の下に設けられ、かつ前記接触構造体に電気的に接続された導電バリヤ層を有し、前記導電バリヤ層は、前記第１の材料とは異なる第２の材料からなり、前記第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する、半導体素子。
【請求項91】
前記接触構造体は、銅からなる、請求項９０記載の半導体素子。
【請求項92】
前記接触構造体は、前記導電バリヤ層のうちの２０％未満を含む、請求項９１記載の半導体素子。
【請求項93】
前記第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、請求項９０記載の半導体素子。
【請求項94】
前記第２の材料は、コバルトからなる、請求項９３記載の半導体素子。
【請求項95】
前記第２の材料の電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で３０×１０-8ｍΩまでの範囲にある、請求項９０記載の半導体素子。
【請求項96】
前記第２の材料の融点は、１２００℃から３６００℃までの範囲にある、請求項９０記載の半導体素子。
【請求項97】
前記接触構造体の厚さは、前記導電層の厚さよりも薄い、請求項９０記載の半導体素子。
【請求項98】
前記導電層の厚さは、前記接触構造体の厚さの少なくとも２倍である、請求項９７記載の半導体素子。
【請求項99】
方法であって、キャビティを半導体素子の非導電層中に形成するステップと、
下側導電層を前記キャビティ内に設けるステップと、
バリヤ層を前記下側導電層に被着させるステップと、
上側導電層を前記バリヤ層に被着させるステップと、を含み、前記上側導電層は、第１の材料で形成され、前記バリヤ層は、前記第１の材料とは異なる第２の材料で形成され、前記第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する、方法。
【請求項100】
前記第１の材料は、銅からなり、前記第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる、請求項９９記載の方法。
【請求項101】
前記バリヤ層を被着させるステップは、前記バリヤ層を前記下側導電層の上面の長さに沿って設けるステップからなり、前記長さは、前記上側導電層の幅よりも長い、請求項９９記載の半導体素子。
【請求項102】
前記下側導電層を前記バリヤ層及び１つ以上の追加のバリヤ層によって封入するステップをさらに含む、請求項１０１記載の方法。
【請求項103】
前記上側導電層を被着させるステップの前に、第２の非導電層を前記バリヤ層及び前記非導電層の少なくとも一部分に被着させるステップと、前記バリヤ層まで延びる開口部を前記第２の非導電層に形成するステップとをさらに含む、請求項９９記載の方法。
【請求項104】
第２のバリヤ層を、前記バリヤ層の少なくとも一部分を覆って前記開口部内に設けるステップをさらに含む、請求項１０３記載の方法。
【請求項105】
前記第２のバリヤ層を設けるステップは、前記第２の材料で形成された前記第２のバリヤ層を設けるステップからなる、請求項１０４記載の方法。
【請求項106】
中間導電層を、前記第２のバリヤ層を覆って前記開口部内に設けるステップをさらに含む、請求項１０４記載の方法。
【請求項107】
第３のバリヤ層を前記中間導電層に被着させるステップをさらに含む、請求項１０６記載の方法。
【請求項108】
前記第３のバリヤ層を被着させるステップは、前記第２の材料で形成された前記第３のバリヤ層を設けるステップからなる、請求項１０７記載の方法。
【請求項109】
前記上側導電層を前記第３のバリヤ層に被着させるステップをさらに含む、請求項１０７記載の方法。
【請求項110】
前記第２の非導電層の上面をプラズマ処理するステップをさらに含む、請求項１０３記載の方法。
【請求項111】
前記プラズマ処理ステップは、前記第２の非導電層を窒素又は酸素を含むプラズマに暴露するステップからなる、請求項１１０記載の方法。
【請求項112】
前記半導体素子の前記上側導電層を介在する接着剤なしで第２の半導体素子の接触構造体にダイレクトボンディングするステップをさらに含む、請求項９９記載の方法。
【請求項113】
前記半導体素子の非導電ボンディング層を前記第２の半導体素子の第２の非導電ボンディング層にダイレクトボンディングするステップをさらに含む、請求項１１２記載の方法。
【請求項114】
前記非導電ボンディング層は、前記非導電層からなる、請求項１１３記載の方法。
【請求項115】
半導体素子であって、半導体部分を有し、
前記半導体部分上に設けられた非導電層を有し、
前記非導電層内に少なくとも部分的に埋め込まれた上側導電層を有し、前記上側導電層は、第１の材料で形成され、
前記上側導電層の下に設けられ、かつ前記上側導電層に電気的に接続された下側導電層を有し、
前記上側導電層と前記下側導電層との間に設けられたバリヤ層を有し、前記バリヤ層は、前記上側導電層の横方向長さよりも長い横方向長さを有し、前記バリヤ層は、前記第１の材料とは異なる第２の材料で形成され、前記第２の材料は、１２００℃を超える融点を有する、半導体素子。
【請求項116】
請求項１１５記載の前記半導体素子及び第２の半導体素子を有するボンデッド構造体であって、前記半導体素子の上側非導電面は、介在する接着剤なしで前記第２の半導体素子の第２の上側非導電面にダイレクトボンディングされ、前記上側導電層の上側接触面は、前記第２の半導体素子の接触構造体にダイレクトボンディングされている、ボンデッド構造体
【請求項117】
半導体素子であって、半導体部分を有し、
前記半導体部分上に設けられた非導電層を有し、
前記非導電層内に少なくとも部分的に埋め込まれた上側導電層を有し、前記上側導電層は、第１の材料で形成され、
前記上側導電層の下に設けられ、かつ前記上側導電層に電気的に接続された下側導電層を有し、
前記上側導電層と前記下側導電層との間に設けられたバリヤ層を有し、前記バリヤ層は、前記第１の材料とは異なる第２の材料で形成され、前記第２の材料は、２０℃で５０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有し、
前記上側導電層が納められたキャビティの少なくとも一部分を内張りした第２のバリヤ層を有する、半導体素子。
【請求項118】
前記第２のバリヤ層は、前記バリヤ層と前記上側導電層との間に設けられている、請求項１１７記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【0001】
本技術分野は、インターコネクト構造体、及びインターコネクト構造体を作製する方法に関する。
【0002】
〔関連出願の引照〕
本願は、２０２１年１２月１３日に出願された米国特許仮出願第６３／２８８，９９１号（発明の名称：INTERCONNECT STRUCTURES）の35U.S.C §119(e)に基づく優先権主張出願であり、この米国特許仮出願を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。
本願は、２０２１年１２月１３日に出願された米国特許仮出願第６３／２８８，９９１号（発明の名称：INTERCONNECT STRUCTURES）の35U.S.C §119(e)に基づく優先権主張出願であり、この米国特許仮出願を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。
【背景技術】
【0003】
ダイ内又はダイの表面のところに位置するインターコネクト構造体は、信号、電力（パワー）、又はアースをこのダイ内の他の回路又は別のダイ又は素子に伝送する。例えば、半導体素子、例えば半導体ウエハ又は集積化デバイスダイを接着剤なしで互いに積層してダイレクトボンディングすることができる。例えば、幾つかのハイブリッドダイレクトボンデッド構造体では、素子の非導電フィールド領域を互いにダイレクトボンディングすることができ、そして対応の導電接触構造体を互いにダイレクトボンディングすることができる。接触構造体が電気的に高信頼度であるようにすることが重要であると言える。
【発明の概要】
【0004】
本発明の一観点によれば、半導体素子であって、半導体部分、半導体部分上に設けられた非導電層、及び第１の材料で形成され、かつ非導電層内に少なくとも部分的に埋め込まれた内側導電層、内側導電層の下に設けられるとともに、これに電気的に接続された下側導電層、及び内側導電層と下側導電層との間に設けられたバリヤ層を有する半導体素子が開示される。バリヤ層は、第１の材料とは異なる第２の材料で形成され、第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗及び１２００℃を超える融点を有する。
【0005】
詳細な説明は、添付の図面に関して提供されている。互いに異なる図で用いる同一の参照符号は、類似又は同一のアイテムを指している。
【0006】
本説明のため、図に記載されたデバイス及びシステムは、多数の部品を有するものとして示されている。本明細書において説明するデバイス及び／又はシステムの種々の具体化例は、これよりも数の少ない部品を含むのが良く、これらは、本開示の範囲内に属したままである。変形例として、デバイス及び／又はシステムの他の具体化例は、追加の部品、又は説明した部品の種々の組み合わせを含むことができ、これは、本発明の範囲内に依然として含まれている。
【0007】
．これらの観点及び他の観点は、好ましい実施形態についての以下の説明及び添付の図面から明らかになり、添付の図面は、本発明を説明することが意図されていて、本発明を限定するものではない。
【図面の簡単な説明】
【0008】
【図1A】１つの実施形態に従ってダイレクトボンディングされる前における２つの素子の概略側面断面図である。
【図2A】従来型のインターコネクトについて顕微鏡で得られた側面断面図であり、エレクトマイグレーションの順序を示す図である。
【図2B】従来型インターコネクトの概略側面断面図であり、本発明に従ってエレクトロマイグレーションの順序を示す図である。
【図3】１つの実施形態としての半導体素子の一部分の概略側面断面図である。
【図4A】従来型インターコネクトを通って流れる電流がボイドを形成する前における従来型インターコネクトの概略断面側面図である。
【図4C】１つの実施形態に従って、電流が半導体素子を通って流れる前における半導体素子の概略断面側面図である。
【図5A】１つの実施形態に従ってデュアルダマシン特徴部を含むボンデッド構造体の概略断面側面図である。
【図5B】１つの実施形態に従ってシングル及びデュアルダマシン特徴部を含むボンデッド構造体の概略側面断面図である。
【図5C】１つの実施形態に従ってシングルダマシン特徴部を含むボンデッド構造体の概略断面側面図である。
【図6】１つの実施形態に従って誘電体層と低抵抗バリヤ層と導電層との間の層状化の概略断面側面図である。
【図9A-9D】図９Ａ～図９Ｄは、１つの実施形態に従って、半導体素子を下側、中間、及び上側導電層を有するよう形成することができるマルチステップ方法の一連のステップのうちの１つを示す概略側面断面図である。
【図10】１つの実施形態としての半導体素子の概略側面断面図である。
【図14A】１つの実施形態としての半導体素子の概略側面断面図である。
【図14C】１つの実施形態としての半導体素子の概略側面断面図である。
【図15A】１つの実施形態に従って、１つの半導体素子が基板貫通ビア（ＴＳＶ）を有する２つの半導体素子をダイレクトハイブリッドボンディングすることによって形成されたボンデッド構造体の概略側面断面図である。
【図15B】１つの実施形態に従って、１つの半導体素子が基板貫通ビア（ＴＳＶ）を有する２つの半導体素子をダイレクトハイブリッドボンディングすることによって形成されたボンデッド構造体の概略側面断面図である。
【図16】１つの実施形態に従って、内側マンガンバリヤ層を含む半導体素子の概略側面断面図である。
【図17A】１つの実施形態に従って、１つの半導体素子が基板貫通ビア（ＴＳＶ）を有する２つの半導体素子をボンディングすることによって形成されたボンデッド構造体の概略側面断面図である。
【図17B】１つの実施形態に従って、２つの半導体素子をボンディングすることによって形成されたボンデッド構造体の概略側面断面図である。
【図17C】１つの実施形態に従って、内側マンガンバリヤ層と基板貫通ビア（ＴＳＶ）の両方を含む半導体素子の概略側面断面図である。
【発明を実施するための形態】
【0009】
金属インターコネクト構造体は、エレクトロマイグレーション及び／又は他の拡散効果の影響を受ける。例えば、エレクトロマイグレーションが起こる場合のあるのは、次の場所であり、すなわち、半導体素子のボンディング層内のメタライゼーション又はインターコネクト層（例えば、銅からなるメタライゼーション又はインターコネクト層）、集積化デバイスダイのバックエンドオブライン（back-end-of line：ＢＥＯＬ）内のインターコネクト、再配線層（redistribution layer：ＲＤＬ）内のインターコネクト、又は互いに異なる抵抗率又は互いに異なる断面サイズのメタライゼーション層相互間（例えば、ＢＥＯＬ内に埋め込まれた層、又はダイレクトハイブリッドボンディングされるべき半導体素子ボンディング層）に移行部が存在する接触構造体を含むインターコネクトを備えた任意他のメタライゼーション層である。
【0010】
エレクトロマイグレーションは、回路の導電経路内の金属原子が電子の流れの方向に動くよう誘起される現象である。これは、電子が回路の導電経路に沿って流れているときに原子から金属電子への運動量移動によって引き起こされる場合がある。電子の流れ方向における金属原子のこの運動は、原子が「電子の風」によって影響を受けると称される場合がある。エレクトロマイグレーションにより、短絡「追い風」を作ることによるか開路「向かい風」を生じさせることによるかのいずれかによって回路の破損を引き起こす場合がある。エレクトロマイグレーションにより、短絡「追い風」が生じる場合があり、と言うのは、電子の流れ方向に動く金属原子が意図した導電経路を越えて押され、それにより、金属ウィスカの電気的接続対象ではない回路部に電気的に接続可能な金属ウィスカが生じる場合があるからである。また、エレクトロマイグレーションにより、開路「向かい風」が生じる場合があり、と言うのは、電子の流れ方向に移動する金属原子が多すぎる場合には回路を無傷状態に保つために「向かい風」の状態にされるのに十分な金属原子が存在しない場合があるからである。金属原子が移動すると、金属原子はこれが１回そうであった場合には空孔を残し、ひとまとまりの空孔がボイド（図２Ａ及び図２Ｂの２２として示されている）になる場合があり、ボイドがあると、電子の流れが妨げられる場合がある。エレクトロマイグレーションの問題は、例えば、温度の上昇につれ、電流密度が増大するにつれ、しかもインターコネクトサイズが小さくなるにつれて、悪化する。エレクトロマイグレーション（例えば、電流の集中）もまた、電流が導電率の高い材料（例えば、銅）から導電率の低い材料（例えば、図４の２４として示された従来型バリヤ層）に移動するとき、かつ／或いは幅の広い導電性の高い経路から幅の狭い抵抗性の高い経路に移動しているときに起こる場合がある。
【0011】
本明細書において開示する種々の実施形態は、バリヤ層なしのインターコネクト又はは従来型バリヤ層（図４Ａ及び図４Ｂの２４として示されている）を含むインターコネクトと比較して、低電気抵抗率及び高融点を有し、それによりエレクトロマイグレーションを減少させるとともに熱的安定性を増大させることができる改良型バリヤ層を提供することができる。本明細書において開示する幾つかの実施形態は、素子のボンディング層（例えば、ダイレクトハイブリッドボンディング可能に構成された層）内のインターコネクト、例えば、金属レベル相互間に移行部の存在するボンディング層内の接触構造体及び／又は下に位置するメタライゼーションに関する。本明細書において開示する実施形態はまた、ダイの他の層内に埋め込まれたメタライゼーション層、例えばＢＥＯＬ構造体及びＲＤＬ構造体内のエレクトロマイグレーションを減少させることができる。
【0012】
図１Ａ及び図１Ｂに示すように、幾つかの実施形態では、明細書において開示するメタライゼーションによる解決策は、ダイレクトボンデッド構造体１のためのボンディング層に関し、このダイレクトボンデッド構造体１では、第１の素子２と第２の素子３を介在する接着剤なしで互いにダイレクトボンディングすることができる。図１Ａは、ダイレクトボンディング前における素子２，３を示している。図１Ｂは、素子２，３をダイレクトボンディングした後におけるボンデッド構造体を示している。２つ以上の半導体素子（例えば、集積化デバイスダイ、ウエハなど）２，３を互いに積層し又はボンディングすると、ボンデッド構造体１を形成することができる。第１の素子２の接触パッド４ａ（パッド、ビア、トレンチ）を含む導電接触構造体は、第２の素子３の対応の導電接触パッド４ｂ又は他の導電接触構造体に電気的に接続することができる（例えば、パッドをビアに、パッドをトレンチになど）。ダイレクトボンディングを説明する目的で露出状態の接触パッド４ａ，４ｂだけが図１Ａ及び図１Ｂに示されているが、当業者であれば認識されるように、ボンディング層は、図２Ａ～図１７Ｃに示すように多数の金属層及びこれら層相互間の接続部を含む配線を含むことができる。任意適当な数の素子をボンデッド構造体１内に積層することができる。例えば、第３の素子（図示せず）を第２の素子３上に積層することができ、第２の素子（図示せず）を第３の素子上に積層することができ、その他同様である。基板貫通ビア（ＴＳＶ、図示せず）を含ませることにより、かかるそれ以上の積層のための電気的接続を容易にすることができる。追加的に又は代替的に、１つ以上の追加の素子（図示せず）を第１の素子２に沿って互いに隣接して横方向に積層することができる。
【0013】
幾つかの実施形態では、素子２，３は、接着剤なしで互いにダイレクトボンディングされている。種々の実施形態では、非導電又は誘電材料は、第１の素子２の非導電ボンディング層として働くことができ、この非導電ボンディング層は、接着剤なしで第２の素子３の非導電ボンディング層５ｂとして働くことができる対応の非導電又は誘電フィールド容器にダイレクトボンディングされるのがよい。非導電ボンディング層５ａ，５ｂは、デバイス部分６ａ，６ｂ、例えば素子２，３の半導体（例えば、シリコン）部分のそれぞれのおもて面１４上に設けられるのがよい。アクティブデバイス及び／又は回路部は、デバイス部分６ａ，６ｂ内又は上にパターン化されると共に／或いは違ったやり方で設けられるのがよい。アクティブデバイス及び／又は回路部は、デバイス部分６ａ，６ｂのおもて面１４のところ又はその近くに、かつ／或いはデバイス部分６ａ，６ｂの反対側のうら面１５のところ又はその近くに設けられるのがよい。非導電材料を第１の素子２の非導電ボンディング領域又はボンディング層５ａという場合がある。幾つかの実施形態では、第１の素子２の非導電ボンディング層５ａを誘電体‐誘電体ボンディング技術を用いて第２の素子３の対応の非導電ボンディング層５ｂにダイレクトボンディングされるのがよい。例えば、非導電又は誘電体‐誘電体ボンドは、少なくとも米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書に開示されたダイレクトボンディング技術を用いて接着剤なしに形成でき、これら米国特許を参照により引用し、これらの記載内容全体を全ての目的について本明細書の一部とする。認識されるべきこととして、種々の実施形態では、非導電ボンディング層５ａ及び／又は５ｂは、非導電材料、例えば誘電体、例えば、酸化シリコン、又はアンドープ半導体材料、例えばアンドープシリコンからなるのがよい。
【0014】
図１Ａに示すように、種々の実施形態では、ボンディング表面８ａ，８ｂは、１つ以上の非導電部分（例えば、非導電ボンディング層５ａ，５ｂの露出面）及び１つ以上の導電部分（例えば、接触パッド４ａ，４ｂの露出面）を含む。
【0015】
種々の実施形態では、ダイレクトボンドを介在接着剤なしで形成することができる。例えば、ボンディング表面８ａ，８ｂの非導電（例えば、誘電体）部分を高い平滑度に研磨することができる。ボンディング表面８ａ，８ｂの非導電部分を清浄化して、プラズマ及び／又はエッチング剤に暴露すると、この非導電部分を活性化する（アクティブ状態にする）ことができる。幾つかの実施形態では、ボンディング表面８ａ，８ｂの非導電部分を活性化後又は活性化中（例えば、プラズマ及び／又はエッチングプロセス中）、化学種で末端基化することができる。理論に束縛されるものではないが、幾つかの実施形態では、活性化プロセスは、ボンディング表面８ａ，８ｂのところでの化学結合を壊すために実施されるのがよく、末端基化プロセスは、ダイレクト接合中における接合エネルギーを向上させる１種類以上の追加の化学種をボンディング表面８ａ，８ｂのところに提供することができる。幾つかの実施形態では、活性化及び末端基化は、同一のステップ、例えば、プラズマは、ボンディング表面８ａ，８ｂの活性化及び末端基化を行うことができる。他の実施形態では、ボンディング表面８ａ，８ｂを別個の処理で末端基化を行ってダイレクト接合のための追加の化学種を提供することができる。種々の実施形態では、末端基化化学種は、窒素を含むのがよい。さらに、幾つかの実施形態では、ボンディング表面８ａ，８ｂをフッ素に暴露するのがよい。例えば、層及び／又は接合インターフェース７（図１Ｂに示されている）の近くに１つ又は複数のフッ素ピークが生じるのがよい。かくして、ダイレクトボンデッド構造体１では、２つのボンディング表面８ａ，８ｂの非導電部分相互間のボンディングインターフェース７は、ボンディングインターフェース７のインターフェースのところに高い窒素含有量及び／又はフッ素ピークを有する極めて滑らかなインターフェースを構成することができる。種々の実施形態では、ボンディング表面８ａ，８ｂの非導電部分は、非導電ボンディング層５ａ，５ｂの表面を有する。活性化及び／又は末端基化処理の追加の実施例が米国特許第９，５６４，４１４号明細書、同第９，３９１，１４３号明細書、及び同第１０，４３４，７４９号明細書を通して見受けられ、これら米国特許の各々を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。
【0016】
種々の実施形態では、第１の素子２の導電接触パッド４ａもまた、第２の素子３の対応の導電接触パッド４ｂにダイレクトボンディングされるのがよい。例えば、ハイブリッドボンディング技術を用いると、上述したように前処理された共有的にダイレクトにボンディングされた（ダイレクト共有結合）非導電‐非導電（誘電体‐誘電体）表面を含むボンディングインターフェースに沿って導体‐導体ダイレクトボンドを提供することができる。種々の実施形態では、共有的にダイレクトボンディングされた非導電表面は、非導電ボンディング層５ａ，５ｂの表面の露出部分を含む。種々の実施形態では、導体‐導体（例えば、接触パッド４ａ‐接触パッド４ｂ）ダイレクトボンド及び誘電体‐誘電体ハイブリッドボンドは、少なくとも米国特許第９，７１６，０３３号明細書及び同第９，８５２，９８８号明細書に開示されたダイレクトボンディング技術を用いて形成でき、これら米国特許の各々を参照により引用し、全ての目的についてその記載内容全体を本明細書の一部とする。
【0017】
例えば、ボンディング表面８ａ，８ｂの非導電（例えば、誘電）部分は、前処理され、そして上述したように介在する接着剤なしで互いにダイレクトボンディングされるのがよい。導電接触パッド４ａ，４ｂ（これらは、ボンディング層５ａ，５ｂ内の非導電誘電フィールド領域によって包囲されるのがよい）もまた、介在する接着なしで互いにダイレクトボンディングされるのがよい。幾つかの実施形態では、それぞれの接触パッド４ａ，４ｂは、誘電フィールド又は非導電ボンディング層５ａ，５ｂの外部（例えば、上側）ボンディング表面８ａ，８ｂの下に引っ込められるのがよく、例えば、３０ｎｍ未満、２０ｎｍ未満、１５ｎｍ未満、もしくは１０ｎｍ未満引っ込められるのがよく、又は例えば、２ｎｍから２０ｎｍまでの範囲、もしくは４ｎｍから１０ｎｍまでの範囲内で引っ込められるのがよい。種々の実施形態では、ダイレクトボンディングに先立ち、対向した素子２，３の凹部は、対向した接触パッド４ａ，４ｂ相互間の隙間全体が１５ｎｍ未満又は１０ｎｍ未満であるよう寸法決めされるのがよい。非導電ボンディング層５ａ，５ｂは、幾つかの実施形態では、室温で接触剤なしで、かつボンディング表面８ａ，８ｂを接触させる外部圧力よりも大きな外部圧力を加えることなく、互いにダイレクトボンディングされるのがよい。アニール時、接触パッド４ａ，４ｂは、膨張して互いに接触し、それにより金属‐金属ダイレクトボンドを形成することができ、そしてハイブリッドダイレクトボンディングプロセスを完了させることができる。有益には、カリフォルニア州サンノゼ所在のアデイア（Adeia）社から商業的に入手できるダイレクトボンドインターコネクト（Direct Bond Interconnect）、すなわち、ＤＢＩ（登録商標）技術の使用により、ダイレクトボンディングインターフェース７を横切って接続された高密度（例えば、規則的なアレイについては小さな又は細かいピッチのパッド４ａ，４ｂ）を実現することができる。幾つかの実施形態では、ボンディングパッド４ａ，４ｂ、又はボンデッド素子、例えばボンデッド素子２又は３のうちの一方のボンディング表面８ａ，８ｂ内に埋め込まれた導電トレースのピッチｐは、４０ミクロン未満、１０ミクロン未満であるのがよく、それどころか２ミクロン未満であってもよい。幾つかの用途に関し、ボンディングパッド４ａ，４ｂのピッチｐとボンディングパッドの寸法（例えば、直径）の比は、５未満、３未満、又は場合によっては望ましくは２未満である。他の用途では、ボンデッド素子、例えばボンデッド素子２又は３のうちの一方のボンディング表面８内に埋め込まれた導電トレースの幅は、０．１ミクロンから５ミクロンまでの範囲にあるのがよい。種々の実施形態では、接触パッド４ａ，４ｂ及び／又はトレースは、銅からなるのがよいが、他の金属が適している場合がある。
【0018】
かくして、ダイレクトボンディングプロセスでは、第１の素子２を介在接着剤なしで第２の素子３にダイレクトボンディングすることができる。幾つかの構成例では、第１の素子２は、単体化された素子、例えば単体化された集積化デバイスダイから成るのがよい。他の構成例では、図１Ａ及び図１Ｂに示すように、第１の素子２は、単体化されたときに複数の集積化デバイスダイを形成する複数の（例えば、数十個、数百個、又はそれ以上）のデバイス領域を含むキャリヤ又は基板（例えば、ウエハ）から成るのがよい。同様に、第２の素子３は、単体化された素子、例えば図１Ａ及び図１Ｂに示すように、単体化された集積化デバイスダイから成るのがよい。他の構成例では、第２の素子３は、キャリヤ又は基板（例えば、ウエハ）から成るのがよい。したがって、本明細書において開示する実施形態をウエハ‐ウエハ、ダイ‐ダイ、ダイ‐ウエハ、パネル‐パネル、ダイ‐パネル、又はウエハ‐パネルボンディングプロセスに適用することができる。
【0019】
本明細書において説明するように、第１の素子２と第２の素子３は、接着剤なしで互いにダイレクトボンディングされるのがよく、これは、堆積プロセスとは異なっている。一用途では、ボンデッド構造体１中の第１の素子２の幅は、第２の素子３の幅とほぼ同じである。幾つかの他の実施形態では、ボンディング構造体１中の第１の素子２の幅は、第２の素子３との幅とは異なっている。同様に、ボンデッド構造体中の大きい方の素子の幅又は面積は、小さい方の素子の幅又は面積よりも少なくとも１０％大きいのがよい。したがって、第１及び第２の素子２，３は、非堆積素子からなる。さらに、堆積層とは異なり、ダイレクトボンデッド構造体１は、ボンディングインターフェース７に沿って欠陥領域を含むのがよく、この欠陥領域中には、ナノボイドが存在する。ナノボイドは、ボンディング表面８ａ，８ａｂの活性化（例えば、プラズマへの暴露）に起因して形成されるのがよい。上述したように、ボンディングインターフェース７は、アクチベーション及び／又は最後の化学処理プロセスからの物質の濃縮を含む場合がある。例えばアクチベーションのために窒素プラズマを利用する実施形態では、窒素ピークがボンディングインターフェース７のところに形成される場合がある。アクチベーションのために酸素プラズマを利用する実施形態では、酸素ピークがボンディングインターフェース７のところに形成される場合がある。幾つかの実施形態では、ボンディングインターフェース７は、窒化シリコン、オキシ炭窒化シリコン、又は炭窒化シリコン、サファイア、アルミニウムの酸化物、ガラス、セラミック材料、それどころかガラスセラミック又はポリマー材料からなるのがよい。本明細書において説明するように、ダイレクトボンドは、共有結合を含むのがよく、この共有結合は、ファンデルワールス結合よりも強固である。非導電ボンディング層５ａ，５ｂは、高い平滑度に平坦化された研磨ボンディング表面８ａ，８ａｂをさらに有するのがよい。
【0020】
種々の実施形態では、接触パッド４ａ，４ｂ相互間の金属‐金属ボンドは、銅結晶粒がボンディングインターフェース７を横切って互いの中に成長するよう接合されるのがよい。幾つかの実施形態では、銅は、ボンドインターフェースを横切る銅の拡散を向上させるために、１１１結晶面に沿って配向した結晶粒を有するのがよい。ボンディングインターフェース７は、ボンデッド接触パッド４ａのところ又はその近くのところで非導電ボンディング層５ａ，５ｂ相互間に実質的にギャップが生じないようになっている。幾つかの実施形態では、バリヤ層（図１Ａ及び図１Ｂには示さず）が接触パッド４ａ，４ｂの下に設けられるのがよい。しかしながら、他の実施形態では、例えば、米国特許出願公開第２０１９／００９６７４１号明細書に記載されているように、接触パッド４ａ，４ｂの下にバリヤ層がなくてもよく、この米国特許を参照により引用し、その記載内容全体を全ての目的に関して本明細書の一部とする。
【0021】
有益には、本明細書において説明するハイブリッドボンディング技術を用いることにより、隣り合う接触パッド４ａ又は４ｂ相互間の極めて細かいピッチｐ、及び／又は小さなパッドサイズの実現が可能になる。例えば、種々の実施形態では、隣り合うパッド４ａ（又は４ｂ）相互間のピッチｐ（図１Ａ参照）は、０．５ミクロンから２５ミクロンまでの範囲、０．７５ミクロンから２５ミクロンまでの範囲、１ミクロンから２５ミクロンまでの範囲、１ミクロンから１０ミクロンまでの範囲、又は１ミクロンから５ミクロンまでの範囲にあるのがよい。さらに、大きい方の横方向寸法（例えば、パッド直径）は、例えば０．２５ミクロンから８ミクロンまでの範囲、０．２５ミクロンから５ミクロンまでの範囲、又は０．５ミクロンから５ミクロンまでの範囲にあるように小さいのがよい。パッド４ａ，４ｂとは別に、パッドのピッチとほぼ同じピッチの導電ビア及びトレースは、ボンディングインターフェース７のところで非導電ボンディング層５ａ，５ｂ内に設けられ又は埋め込まれるのがよい。
【0022】
種々の実施形態では、第２の素子３は、単体化デバイスダイからなるのがよく、第１の素子２は、ウエハ又はパネルからなるのがよい。他の実施形態では、素子２，３の両方は、単体化デバイスダイからなっていてもよい。かかる実施形態では、第２の素子３は、当初、ウエハの形態又は大きな基板の状態で設けられるのがよく、そして単体化された第１の素子２を形成するよう単体化されるのがよい。しかしながら、単体化プロセス及び又は他の処理ステップは、デブリを生じさせる場合があり、このデブリは、平坦なボンディング表面８ａ，８ｂを汚染する場合があり、それにより、２つの素子２，３がボンディングされたときにボイド及び／又は欠陥が後に残される場合がある。したがって、単体化に先立って、保護層をボンディング層表面８ａ又は８ｂに被着させるのがよく、その後においてアクチベーション及びダイレクトボンディングを行うのがよく、この目的は、デブリがボンディング表面８ａ又は８ｂを汚染するのを阻止することにある。保護層（図示せず）は、有機又は無機層（例えば、フォトレジスト）からなるのがよく、この有機又は無機層をボンディング表面８ａ又は８ｂ上に堆積させる（例えば、スピンコートする）。保護層についての追加の詳細は、米国特許第１０，７１４，４４９号明細書全体にわたって見受けられ、この米国特許を参照により引用し、全ての目的について、その記載内容全体を本明細書の一部とする。
【0023】
第１の素子２を含むウエハは、適当な方法を用いて単体化されるのがよい。ボンディング表面８ａ又は８ｂに被着された保護層は、有益には、ボンディング表面８ａ又は８ｂをデブリから保護することができる。ダイレクトボンディングの前に、保護層は、洗浄剤を用いて、例えば適当な溶剤、例えば保護層の提供業者によって推奨されているアルカリ溶液又は他の適当な洗浄剤を用いてボンディング表面８ａ，８ｂから除去されるのがよい。保護層用洗浄剤は、これが非導電ボンディング層５ａ又は５ｂの滑らかなボンディング表面８ａ又は８ｂを実質的に粗面化せず、しかもその後の洗浄作業後にパッド金属の凹部を増大するように接触パッド４ａ又は４ｂの金属を実質的にエッチングし又は汚染することがないよう選択されるのがよい。過剰のパッド凹部は、深すぎる凹部を形成する場合があり、それにより、適当なアニール条件（例えば、アニール温度及び時間）におけるパッド‐パッドボンディングを阻止する（又は、パッド‐パッドボンディングの強度を減少させる）場合がある。洗浄剤は、液体洗浄剤のファンスプレー又は他の既知の方法によって塗布されるのがよい。例えば、洗浄後のボンディング表面８ａ，８ｂを灰化し（例えば、酸素プラズマを用いて）、そして脱イオン化水（ＤＩＷ）によって洗浄するのがよい。幾つかの実施形態では、洗浄後の素子２，３をダイレクトボンディング前に活性化するのがよい。他のダイを必要に応じて洗浄済みかつ前処理後の素子３のうら面１５を覆ってボンディングするのがよい。種々の必要とされるそれ以上の処理ステップの実施後にボンデッド構造体１を既知の方法によってさらに単体化するのがよい。それ以上の処理ステップは、ボンデッド素子３のうら面１５を薄化し、又はボンデッド素子３のダイのうら面１５を活性化するステップ、及び追加のダイをうら面１５にダイレクトボンディングし又はボンデッド素子３のうら面１５を例えば誘電体層で被覆するステップを含むのがよい。
【0024】
図２Ａ及び図２Ｂに示すように、幾つかの高温及び／又は高電流密度用途ではかつ／或いは小さなインターコネクトに関し、従来型インターコネクト２６内にエレクトロマイグレーションは、ボイド２２を作る場合がある。例えば、ボイド２２は、導電層相互間のインターフェースのところに形成される場合があり、それにより、接点及び／又はボンデッド構造体の信頼性を低くする場合がある。図２Ａ及び図２Ｂは、横方向トレース（図示せず）を含む場合のある下側の導電層６２と、デュアルダマシン接触パッド及びビアを含む場合のある上側の導電層１００とのインターフェースのところにかかるボイド２２を含む従来型インターコネクト２６を示している。下側導電層６２及び上側導電層１００は、非導電層５６内に設けられる場合があり、被導電層５６は、誘電体、例えば無機誘電体、例えば二酸化シリコンからなる場合がある。ビア及び堆積インターフェースのところの導電層６２，１００相互間の締め付けは、エレクトロマイグレーションがボイド２２を生じさせる一因となる。図２Ａは、銅からなる場合のある従来型インターコネクト２６内のエレクトロマイグレーションの破損を示し、図２Ｂは、ダイレクトハイブリッドボンディングプロセスにより改造された従来型インターコネクト２６の略図である。図２Ｂでは、２つの素子４２，４４がボンディング表面１０６のところでダイレクトボンディングされた従来型インターコネクト２６が示されている。第１の素子４２は、非導電層５６内に設けられた下側導電層６２を有する。従来型頂部バリヤ層２８が下側導電層６２上に設けられている。非導電バリヤ層２８について以下にさらに説明する。第２の素子４４―ボンディングインターフェース１０６のところで第２の素子４２にボンディングされている―第２の素子４４の下側導電層１２４及び第２の素子４４の接触構造体１３０を有し、第２の素子４４の接触構造体１３０は、第１の素子４２の上側導電層１００に類似している。
【0025】
ボイド２２によって生じるかかる問題は、銅メタライゼーションには限定されない。したがって、種々の実施形態はこの場合、ボンデッド構造体の半導体素子の接触構造体内におけるエレクトロマイグレーション破損を減少させ、抑制し、又はなくすのがよい。ダイレクトハイブリッドボンディングプロセスにより形成されるボンデッド構造体内のエレクトロマイグレーションによる破損を軽減し又はなくすには、例えば、例えば別の（冗長な又は余分の）電流経路を提供することができる冗長なバリヤ及び構造体を形成するのがよい。上述したように、かかる冗長なバリヤ及び構造体は、高温用途、高電流密度用途においてより重要になり、金属インターコネクト寸法が小さくなるにつれてそうである。
【0026】
図３は、種々の実施形態としての半導体素子５２の概略側面断面図である。半導体素子５２は、半導体部分５４を含むのがよい。半導体部分５４は、半導体材料、例えばシリコン又は任意他の適当な半導体材料からなっていてもよい。半導体部分５４は、１つ又は多数のデバイス、例えばアクティブデバイス（例えば、トランジスタ）、パッシブデバイス（例えば、抵抗器）などを含むのがよい。非導電層５６（例えば、非導電ボンディング層）が半導体部分５４上に設けられるのがよく、この非導電層は、半導体素子５２のボンディング表面１０６の部分を形成する上側非導電表面１１４を有するのがよい。非導電層５６は、幾つかの実施形態では、誘電体からなるのがよい。例えば、非導電層５６は、無機誘電体、例えば酸化シリコン、窒化シリコン、炭化シリコン、オキシ炭窒化シリコンなどからなるのがよく、この非導電層は、上述したように、上側非導電表面１１４のところに高い濃度の窒素又はフッ素を含むのがよい。幾つかの実施形態では、非導電層５６は、半導体部分５４上に設けられた複数の誘電体層を含む。他の実施形態では、非導電層５６は、単一の誘電体層からなる。上側非導電表面１１４は、上述したように、第２の半導体素子１０８（図８Ｋに示す）にダイレクトボンディング可能に前処理されるのがよい。
【0027】
図３のメタライゼーション構造体は、電気的に接続された上側接触構造体（例えば、上側導電層１００）と下側導電特徴部（例えば、下側導電層６２）を含む。下側導電層６２は、上面６４（長さ６６を有する）、下面６８及び側面７０を有するのがよい。下側導電層６２の下面６８及び側面７０は、以下に説明する下側バリヤ７８と一線をなして内張りされるのがよい。図示の半導体素子５２実施形態の上側導電層１００は、非導電層５６内に少なくとも部分的に埋め込まれるのがよい接触構造体を有するのがよく、この上側導電層は、半導体素子５２のボンディング表面１０６の第２の部分を形成する上側接触面１１６を有するのがよい。幾つかの実施形態では、上述したように、上側接触面１１６は、ダイレクトボンディングに先立って、上側非導電表面１１４の下に引っ込められるのがよい。接触構造体は、第１の材料で形成されるのがよい。図示のように、接触構造体は、銅からなる上側導電層１００を有するのがよい。図示の実施形態では、上側導電層１００は、上側接触面１１６の比較的近くに位置する上側導電層１００の部分が下側導電層１１２の比較的近くに位置する上側導電層１００の部分よりも横方向に幅が広い構造体を含むデュアルダマシン構造体を有する。他の実施形態では、上側導電層１００は、単一のダマシン構造体を有するのがよい。
【0028】
また、図３に示すように、半導体素子５２は、接触構造体（例えば、上側導電層１００）の下に位置しかつこれに電気的に接続された下側導電特徴部（例えば、下側導電層６２）を有するのがよい。下側導電層６２は、種々の実施形態では、銅からなるのがよい。図示の実施形態では、下側導電層６２は、非導電層５６内に埋め込まれた再配線層（ＲＤＬ）又はバックエンドオブライン（ＢＥＯＬ）層として働くことができる横方向トレースを有する。ＲＤＬは、他の回路及び／又はビアと横方向に連絡することができる。
【0029】
図３の半導体素子５２は、上側導電層１００と下側導電層６２との間に設けられたバリヤ層７４（「第１のバリヤ層」と別称する）を有するのがよい。バリヤ層７４は、上側導電層１００の第１の材料とは異なり、しかも以下に説明する第２及び第３のバリヤ層８６，９６（第３のバリヤ層９６は、図９Ｄに示されている）の材料とも異なる第２の材料で作られるのがよい。第１のバリヤ層７４の第２の材料は、従来型バリヤ材料、例えばＴａＮ、ＷＮなどの熱抵抗率よりも低い熱抵抗率を有するのがよい（第２及び第３の層８６，９６の材料についての以下の説明を参照されたい）。具体的に言えば、第１のバリヤ層７４の第２の材料の電気抵抗率は、２０℃でかつ１２００℃を超える融点で８０×１０-8ｍΩ（例えば、６０×１０-8ｍΩ未満）未満であるのがよい。幾つかの実施形態では、第２の材料の電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で６０×１０-10ｍΩまでの範囲、又は２０℃で４．５×１０-8ｍΩから２０℃で３０×１０-8ｍΩまでの範囲にあるのがよい。幾つかの実施形態では、第２の材料の融点は、１２００℃から３６００℃までの範囲にあるのがよい。
【0030】
種々の実施形態では、第１のバリヤ層７４の第２の材料は、銅、アルファ‐タンタル、六方窒化タンタル、コバルト、タングステン、バナジウム、モリブデン、及びニッケルのうちの少なくとも１つからなるのがよい。幾つかの実施形態では、第２の材料は、合金からなる。例えば、この合金は、リン酸コバルト‐タングステン（ＣＷＰ）、リン酸コバルト（ＣｏＰ）、３．５％未満のリンを含む低リンのリン酸ニッケル（ＮｉＰ）、３．５％未満のリン及びタングステンを含む低リンかつ低タングステン（ＮｉＷＰ）、ニッケル‐タングステン（ＮｉＷ）、チタン‐タングステン（ＴｉＷ）、ニッケル‐バナジウム（ＮｉＶ）、化学量論的ホウ化物及び非化学量論的ホウ化物のうちの少なくとも１つからなるのがよい。化学量論的ホウ化物は、ホウ化ニッケル（ＮｉＢ，Ｎｉ2Ｂ，Ｎｉ3Ｂ）及びホウ化コバルトを含むのがよい。幾つかの実施形態では、第２の材料は、合金と金属スタック、例えば、ＴａＮ／Ｔａ、ＴｉＮ／Ｔｉ、ＴｉＷ／Ｔｉ、ＴｉＷ／Ｍｏ又はＴｉＷ／Ｃｏからなる。かかる場合、この合金は、金属素子のコーティングのためのシード層として働くことができる。合金シードの厚さは、２ｎｍから２０ｎｍまで様々であってよく、金属素子の厚さは、２５ｎｍから１０００ｎｍまでの範囲にあるのがよい。幾つかの用途では、合金シードは、被覆金属素子の抵抗率を減少させるよう役立つことができ、例えば、薄膜Ｍｏの抵抗率は、２０℃で約１３～１８×１０-8ｍΩである。ＴｉＷシード層の極めて薄い３ｎｍ被膜は、４０％以上、Ｍｏオーバーコートの抵抗率を減少させることができる。第２の材料についての追加の情報は、以下の表１に示されている。
【0031】
図３に示すように、第２のバリヤ層８６が上側導電層１００を収納したキャビティ９８（図８Ｆに示されている）の少なくとも一部分を内張りするよう設けられるのがよく、第２のバリヤ層８６は、非導電層５６と上側導電層１００との間に配置される。かかる第２のバリヤ層８６は、キャビティ９８（図８Ｆに示されている）側壁を内張りし、そして非導電層５６（例えば、酸化シリコンを主成分とする材料）中への上側導電層１００（例えば、銅）のバルクの拡散を阻止するのに役立つのがよい。この拡散阻止は、かかる拡散が他の導電特徴部との短絡という危険を冒す場合があるので有益であると言える。図示の第２のバリヤ層８６もまた、上側導電層１００の底部（すなわち、下側導電層９２の最も近くに位置する上側導電層１００の下側ビア部分の底部）に沿って延びており、ただし、当業者であれば認識されるように、底部のないバリヤライナもまた、当該技術分野において知られており、例えば図１３Ｄに示されている。図示の実施形態では、第２のバリヤ層８６は、上側導電層１００の第１の材料及び第１のバリヤ層７４の第２の材料とは異なる第３の材料からなる。例えば、図示の実施形態では、第３の材料は、金属窒化物、例えば窒化タンタルからなる。図示の実施形態では、第１のバリヤ層７４の厚さ７６は、第２のバリヤ層８６の厚さ８８よりも大きいのがよい。
【0032】
図３では、第１のバリヤ層７４は、下側導電層６２の上面６４の長さ６６に沿って設けられるのがよく、この長さ６６は、上側導電層１００の幅１０４よりも大きい。下側導電層６２は、第１のバリヤ層７４によってその上面６４に沿ってかつ１つ以上の追加のバリヤ層によって下側導電層６２の下面６８及び側面７０に沿って封入されるのがよい。図示の実施形態では、１つ以上の追加のバリヤ層は、下側導電層６２を収容したキャビティを内張りする下側バリヤ層７８を含む。下側バリヤ層７８は、第１及び第２の材料とは異なる材料を含むのがよいが、第３の材料とは異なっていてもよく或いはこれと同種であってもよい。例えば、図示の実施形態では、下側バリヤ層７８は、第２のバリヤ層８６と同種の材料、例えば、金属窒化物、例えば窒化タンタル又は窒化チタンからなるのがよい。他の実施形態では、本明細書において説明したように、下側導電層６２の下面６８及び側面７０に沿って位置する１つ以上の追加のバリヤ層は、第１のバリヤ層７４の第２の材料と同種の材料からなるのがよい。
【0033】
図４Ａ及び図４Ｂは、銅が非導電層５６内に設けられたキャビティ内に入れられた従来型インターコネクト２６を示しており、キャビティは、従来型バリヤ層２４、例えば窒化金属、例えば窒化タンタルで内張りされている。銅は、下側導電層６２及び上側導電層１００の各々を形成するのがよく、上側導電層１００は、従来型バリヤ層２４で少なくとも部分的に内張りされるのがよく、この従来型バリヤ層２４は、下側導電層６２に隣接して位置する従来型バリヤ層２４と同種の材料、例えば金属窒化物、例えば窒化タンタルからなるのがよい。図４Ａは、かかる従来型インターコネクト２６の略図であり、図４Ｂは、ボイドを含むかかる従来型インターコネクト２６内における電子の流れ方向２０の略図である。図示のように、図４Ａ及び図４Ｂでは、エレクトロマイグレーション（例えば、電流集中）は、電流が伝導率の高い材料（例えば、銅、これは、下側導電層６２及び／又は上側導電層１００の構成材料であるのがよい）から導電率の低い材料（例えば、従来型バリヤ層２４）まで流れるときに、かつ／或いは幅の広い導電性の高い経路から幅の狭い抵抗率の高い経路まで流れるときに起こる場合がある。誘起されたエレクトロマイグレーションの応力は、ボイド２２を作る場合があり、ボイドは、インターコネクトの電気的信頼性又は性能を低下させる場合がある。幾つかの実施形態では、下側導電層６２の上面は、非導電層５６の被覆に先立って、中間層誘電体（図示せず）、例えばＳｉＮで被覆されるのがよい。中間層誘電体被覆は、下側導電層６２の上面への非導電層５６の付着具合を高める。
【0034】
これとは対照的に、図４Ｃ及び図４Ｄに示すように、種々の実施形態としての半導体素子５２では、バリヤ層７４の第２の材料は、有益には、低い熱抵抗率及び高い融点を有するよう選択されるのがよく、それにより、エレクトロマイグレーション及びボイド２２の発生の恐れを減少させることができる。図４Ｃ及び図４Ｄは、非導電層５６を有する半導体素子５２を示しており、下側導電層６２及び上側導電層１００は、非導電層５６内に少なくとも部分的に埋め込まれている。従来型バリヤ層２４は、上側導電層１００と非導電層５６との間に設けられるのがよく、従来型バリヤ層２４は、非導電層５６内に少なくとも部分的に埋め込まれる。そして、もう１つの従来型バリヤ層２４は、下側導電層６２の下面６８又は側面７０のうちいずれか一方又は各々を内張りするのがよい。
【0035】
さらに図４Ｃ及び図４Ｄを参照すると、エレクトロマイグレーション応力が取り込まれた場合であっても、第１のバリヤ層７４は、上側導電層１００と下側導電層６２との間の冗長な電気経路として作用することができ、それにより開路を回避し、それにより電気的接続及び電気的安定性を高めることができる。図４Ｄに示すように、ボイド２２が上側導電層１００の近くで下側導電層６２内に生じる場合があったとしても、電子の流れ方向２０は、妨げられることなく、と言うのは、電子は、導電性の第１のバリヤ層７４に沿って依然として流れることができるからである。
【0036】
図５Ａ～図５Ｃは、ダイレクトボンデッド構造体５０の実施例を提供しており、冗長な電流経路が金属製の第１のバリヤ層７４，１２６の形態をしている。図５Ａ～図５Ｃは、第１の半導体素子５２がボンディング表面１０６に沿って第２の半導体素子１１８にボンディングされるのがよいボンデッド構造体５０を示している。具体的に説明すると、図５Ａ～図５Ｃは、第１の半導体素子５２の非導電層５６が対向した第２の半導体素子１１８の第２の非導電層１２２にダイレクトボンディングされ、第１の半導体素子５２の導電層１００が第２の半導体素子１１８の接触構造体１３０にダイレクトボンディングされたボンデッド構造体５０を示している。非導電層５６，１２２は、第１の半導体素子５２の上側非導電表面１１４を第２の半導体素子１１８の上側非導電表面１２８にボンディングすることによってダイレクトボンディングされるのがよい。そして、第１の半導体素子５２の上側導電層１００は、第１の半導体素子５２の上側接触面１１６を第２の半導体素子１１８のその対応の表面にボンディングすることによって第２の半導体素子１１８の接触構造体１３０にボンディングされるのがよい。
【0037】
図５Ａ～図５Ｃは、第１及び第２の半導体素子５２，１１８は、ボンディング表面１０６に沿ってダイレクトボンディングされた状態で示されている。第１の半導体素子５２と第２の半導体素子１１８は、ほぼ同じ部品を有するのがよい。第１の半導体素子は、下側バリヤ層７８及び第１のバリヤ層７４によって封入された下側導電層６２、ならびに第２のバリヤ層８６によって少なくとも部分的に内張りされた上側導電層１００を有するのがよく、第２の半導体素子１１８は、第２の半導体素子１１８の下側バリヤ層１３２及び第１のバリヤ層１２６によって封入された第２の下側導電層１２４、ならびに第１の半導体素子５２の第２のバリヤ層８６とほぼ同じであるのがよい第２のバリヤ層によって少なくとも部分的に内張りされた第２の半導体素子１１８の接触構造体１３０を有するのがよい。図示のように、第１の半導体素子５２の上側導電層１００は、接触構造体、例えばシングル及び／又はデュアルダマシン構造体を有するのがよく、第１のバリヤ層７４（第２の材料からなる）は、冗長な電流経路を提供することができる。図５Ａ～図５Ｃの各々では、第１の半導体素子５２の第１のバリヤ層７４は、底部の冗長な電流経路を提供し、第２の半導体素子１１８の第１のバリヤ層１２６は、頂部の冗長な電流経路を提供する。第２の半導体素子１１８の第１のバリヤ層１２６は、本明細書において説明している第２の材料からなるのがよい。
【0038】
図５Ａは、デュアルダマシン特徴部を含む２つのダイレクトボンデッド半導体素子５２，１１８の略図である。図５Ｂは、シングル及びデュアルダマシン特徴部を含む２つのダイレクトボンデッド半導体素子５２，１１８の略図である。図５Ｃは、シングル特徴部を含む２つのダイレクトボンデッド半導体素子５２，１１８の略図である。
表１: 第２の材料の一部として使用できる例示の材料（*で）で示されている）
表１: 第２の材料の一部として使用できる例示の材料（*で）で示されている）
【0039】
表１は、例えば第１のバリヤ層７４，１２６のために使用できる第２の材料の例を示している。かかる材料は、表１において、アステリスク（*）付きで示されている。表１では、一般的に言って、材料が低い抵抗率（電気的損失を減少させるために）、低い熱膨張率、及び高い融点を有することが望ましい。例示の材料としては、Ｃｏ、Ｗ、Ｖ、Ｎｉ、例えばＣＷＰ、ＣｏＰ、ＮｉＰ、ＮｉＷもしくはＮｉＶのような合金、又は積層板、例えばＴｉＷ／Ｃｏ、ＴｉＷ／Ｍｏ、ＴａＮ／Ｔａ、ＴａＮ／Ｔｉ、ＴｉＮ／Ｔａなどが挙げられる。ラミネートを使用すると、例えば、例えば欠陥密度を減少させることによって電気抵抗率を減少させることができる。表１に示すエレクトロマイグレーション抵抗に関する例示の基準は、高い融点及び低い抵抗率（すなわち、高い導電率）である。望ましくは、導電率は、従来型の第２のバリヤ層８６と比較して、第１のバリヤ層７４の厚さ７６を増大させることによってさらに向上する。例えば、第１のバリヤ層７４の厚さ７６は、第２のバリヤ層８６の厚さ８８の約１．５倍～約４倍であり、特に、第２のバリヤ層８６の厚さ８８の約２倍～約８倍（例えば、１００～１５０ｎｍに対して５～５０ｎｍ）であるよう選択されるのがよい。幾つかの実施形態では、第１のバリヤ層７４の厚さ７６は、１０ｎｍから１５０ｎｍまでの範囲、又は１００ｎｍから１５０ｎｍまでの範囲にあるのがよい。第２の材料の厚さ（１００～１５０ｎｍ）は、第２のバリヤ層８６の側壁バリヤの厚さ８８（Ｔａ又はＴｉ）（５～５０ｎｍ））の少なくとも２～３倍であるのがよい。
【0040】
図６では、導電層６２は、低い抵抗率（例えば、１０×１０-8ｍΩ未満）を有する金属、例えば銅からなるのがよく、第１のバリヤ層７４は、上述したように１つ以上の第２の材料からなるのがよく、これもまた、低い抵抗率（例えば、１００×１０-8ｍΩ未満）及びさらに高い融点（例えば、１２００℃を超える）を有する。図６における第１のバリヤ層７４の使用により、図５Ａ～図５Ｃのボンデッド構造体５０のための電気的冗長性を提供することができ、しかも導電層６２を少なくとも部分的に埋め込むことができる周囲の非導電層５６中への導電層６２内からの金属原子のエレクトロマイグレーションの影響を阻止し又は軽減するのを助けることができる。また、理解されるべきこととして、図６は、第１のバリヤ層７４は、水平層であることには限定されず、幾つかの実施形態では、第１のバリヤ層７４は、垂直の層であってもよい。
【0041】
図７Ａ～図７Ｈは、従来型ボンディング層及び接触構造体を含む従来型インターコネクト２６を作製するプロセスの流れを示している。図７Ａでは、非導電層５６を半導体部分５４上に設けるのがよく、ＲＤＬ又はＢＥＯＬトレースキャビティ６０を非導電層５６内に形成するのがよい。図７Ｂでは、従来型バリヤ層２４（例えば、金属窒化物、例えば、ＴａＮ）及び下側導電層６２（例えば、銅）をキャビティ６０内に設けるのがよい。図７Ｃでは、下側導電層６２の過剰の金属を除去し、非導電層５６をＣＭＰ法によって平坦化するのがよい。図７Ｄでは、従来型非導電頂部バリヤ層２８（例えば、ＳｉＮ）、これは、例えば厚さが３０～１００ｎｍであるのがよい）を下側導電層６２に被着させるのがよい。図示していないが、従来型非導電頂部バリヤ層２８を非導電層５６の表面全体にわたってブランケット堆積させるのがよく、それにより、かかる頂部バリヤ層は、下側導電層６２の長さを超えて延びる。図７Ｄはまた、厚い誘電体層３０を従来型非導電バリヤ層２８上にコーティングすることができるということを示している。厚い誘電体層３０はまた、非導電層５６上にコーティングすることができる。この用途全体を通じ、該当する場合には、厚い誘電体層３０及び非導電層５６を別々の部品としてか圧密化された非導電層５６であるかのいずれかとして説明することができる。別言すると、該当する場合、「非導電層５６」は、下側導電層６２（図７Ｃに示されている）と同一レベルのところ、もしくはその下に位置する非導電層５６のまさにその部分か、又は図７Ｄの厚い誘電体層３０のコーティングの結果として生じる大きな非導電層５６かのいずれかを指す場合がある。さらに別言すると、非導電層５６は、ある幾つかの実施形態では、単一の誘電体層を有するものとして、他方、他の実施形態では、複数の誘電体層を含むものとして本明細書に説明してあることは理解されよう。幾つかの実施形態では、厚い誘電体層３０は、平坦化されるのがよい。図７Ｅでは、開口部３２を厚い誘電体層３０及び従来型非導電頂部バリヤ層２８に形成して下側導電層６２、例えばＲＤＬ又はＢＥＯＬ層を露出させるのがよい。図７Ｆでは、もう１つの従来型バリヤ層２４を下側導電層６２上を覆って開口部３２内に設けるのがよい。図７Ｇでは、上側導電層１００（例えば、銅）を従来型バリヤ層２４上を覆って設けるのがよい。上側導電層１００は、下側導電層６２に電気的に接触すると共に厚い誘電体層３０の開口部３２を埋めるのがよい。図７Ｈでは、上側導電層１００及び厚い誘電体層３０を平坦化すると、従来型インターコネクト２６及び滑らかで平坦なボンディング表面１０６を備えたボンディング層を形成することができる。図７Ｈのボンディング表面１０６を洗浄し、前処理し、活性化し、そしてボンディングすると、エレクトマイグレーション欠陥なしで図４Ａの構造体に類似した構造体を形成することができる。
【0042】
図８Ａ～図８Ｋは、種々の実施形態に従って、構成要素としての導電層６２，１００及びバリヤ層７４，７８，８６を備えた半導体素子５２を作製するプロセス流れを示すと共に２つの半導体素子５２，１１８を有するボンデッド構造体５０をどのように作製するかを示している。図８Ａでは、非導電層５６を半導体部分５４上に設けるのがよく、ＲＤＬ又はＢＥＯＬトレースキャビティ６０を非導電層５６内に形成するのがよい。このステップを図７Ａに示すステップとほぼ同じ仕方で完了させることができる。図８Ｂでは、下側バリヤ層７８及び下側導電層６２（例えば、銅）をキャビティ６０内に設けるのがよい。図示の実施形態では、下側バリヤ層７８は、従来型バリヤ層２４の材料、例えば金属窒化物、例えばＴａＮ又はＴｉＮからなるのがよい。他の実施形態では、本明細書において説明したように、下側バリヤ層７８は、第１のバリヤ層７４の第２の材料からなるのがよい。図８Ｃでは、過剰の金属及び非導電層５６を平坦化するのがよく、当初下側バリヤ層７８上で停止させ、次に、下側バリヤ層７８を非導電層５６上から除去する。図８Ｃに示すような幾つかの実施形態では、下側導電層６２の頂面の定められた部分を例えば湿式エッチング法によって選択的に除去するのがよい。定められた部分の厚さは、例えば、２７ｎｍから３００ｎｍまでの範囲にあるのがよい。下側導電層６２は、上面６４（これは、長さ６６を有する）、下面６８、及び側面７０ａ，７０ｂを有するのがよい。下側導電層６２の下面６８及び側面７０ａ，７０ｂは、下側バリヤ層７８で内張りされるのがよい。図８Ｃ１では、第２の材料からなる第１のバリヤ層７４を非導電層５６及び残りの下側導電層６２に被着させるのがよい。第１のバリヤ層７４を化学機械研磨（ＣＭＰ）法によって導電層５６上から選択的に除去して図８Ｄの構造体を形成するのがよい。他の実施形態では、図８Ｄのように、第２の材料からなる第１のバリヤ層７４を下側導電層６２に選択的に被着させるのがよい。第１のバリヤ層７４は、下側バリヤ層７８の厚さ又は第２のバリヤ層の厚さよりも大きい厚さ７６を有するのがよい。様々な技術、例えばダマシン処理（下側導電層６２を引っ込め、第２の材料を堆積させ、そして研磨する）、ブランケット堆積、マスキングとエッチング、及び選択的堆積法を用いて第１のバリヤ層７４をパターニングし、それにより下側導電層６２を覆って位置することができるようにする。図８Ｅでは、もう１つの非導電層５６ａ（半導体部分５４上に設けられた非導電層と一緒に単一のアイテムとして符号５６で別称する）を下側導電層６２に被着させるのがよい。図８Ｅでは、下側導電層６２をその下面及び側面７０ａ，７０ｂ（図８Ｃに示されている）を内張りする下側バリヤ層７８と、その上面６４（図８Ｃに示されている）の長さ６６を内張りする第１のバリヤ層７４の組み合わせによって封入するのがよい。幾つかの実施形態では、薄い中間層としての非導電層（図示せず）、例えばＳｉＮを非導電層５６ａのコーティングに先立って、基板を覆ってコーティングするのがよい。薄い中間としての非導電層は、非導電層５６ａを下側導電層６２に結合するのを助けることができる。
【0043】
幾つかの実施形態実施形態では、非導電層５６を平坦化するのがよい。非導電層５６の上側非導電表面１１４（これは、ボンディング表面１０６（図８Ｋに示されている）の一部分を形成することになるは、上述したように、無機半導体又は誘電体であるのがよい。図８Ｆでは、キャビティ９８を第１のバリヤ層７４まで延びるよう非導電層５６，５６ａ内に形成するのがよい。図８Ｇでは、第２のバリヤ層８６を第１のバリヤ層７４を覆ってキャビティ９８内に設けるのがよい。図示の実施形態では、第２のバリヤ層８６は、本明細書において説明した第２の材料のうちの任意のもの、例えばコバルト合金、ニッケル合金などからなるのがよい。第１及び第２のバリヤ層７４，８６は、幾つかの実施形態において同種の材料（例えば、コバルト合金、ニッケル合金など）からなるのがよい。他の実施形態では、第１及び第２のバリヤ層７４，８６は、異種材料からなるのがよい（例えば、第１のバリヤ層７４は、コバルト合金からなるのがよく、第２のバリヤ層８６は、ニッケル合金からなるのがよく、或いはこの逆の関係が成り立つ）。例えば図４Ｃ及び図４Ｄに示す構造体のようなさらに別の実施形態では、第１のバリヤ層７４は、第２の材料のうちの任意のもの（例えば、コバルト合金、ニッケル合金など）からなるのがよく、第２のバリヤ層８６は、従来型バリヤ層２４の材料、例えば第３の材料、例えば金属窒化物、例えば窒化タンタル又は窒化チタンからなるのがよい。図８Ｈでは、上側導電層１００（例えば、銅）を第２のバリヤ層８６に被着させるのがよい。図８Ｉでは、上側導電層１００及び非導電層５６を平坦化して半導体素子５２を形成するのがよい。図８Ｉ１は、変形例実施形態を示している。図８Ｉに示すように、第２のバリヤ層８６は、第１のバリヤ層７４の頂部に接触することができるが、図８Ｉ１に示すように、第２のバリヤ層８６は、第１のバリヤ層７４中に延びるのがよく又は第１のバリヤ層７４を通って下側導電層６２までずっと延びるのがよい。当業者であれば注目されるように、これらの変形例の任意のものにおいて、第１のバリヤ層７４は依然として、電流が流れることができる冗長な経路として働く。図８Ｉ１では、第１のバリヤ層７４を第２のバリヤ層８６及び／又は上側導電層１００の幾つかの部分周りに設けるのがよい。
【0044】
図８Ｊを参照すると、半導体素子５４のボンディング表面１０６を形成するのがよい。例えば、ボンディング表面１０６を上述したように活性化すると共に／或いは末端基化するのがよい。半導体素子５２のボンディング表面１０６は、少なくとも、非導電部分（例えば、上側非導電表面１１４）及び導電部分（例えば、上側接触面１１６）を含むのがよい。上側非導電表面１１４は、非導電層５６の活性化表面であるのがよく、上側接触面１１６は、上側導電層１００の露出表面であるのがよい。
【0045】
図８Ｋでは、ボンデッド構造体５０を形成するには、半導体素子５２を介在する接着剤なしで第２の半導体素子１１８にダイレクトボンディングするのがよい。図８Ｋに示すように、幾つかの実施形態では、各半導体素子５２，１１８の下側導電層６２，１２４を１つ以上のバリヤ層（例えば、第１のバリヤ層７４，１２６及び下側バリヤ層７８，１３２を含む）によって封入するのがよい（例えば、完全に包囲するのがよい）。本明細書において説明したように、下側バリヤ層７８，１３２は、従来型バリヤ層２４の材料、例えばＴａ又はＴａＮからなるのがよい。他の実施形態では、下側バリヤ層７８，１３２は、第１のバリヤ層７４，１２６と同種の材料、例えば本明細書において説明した第２の材料のうちの１つからなるのがよい。各半導体素子５２，１１８は、半導体部分５４，１２０をさらに有し、半導体部分５４，１２０は、半導体材料、例えばシリコンからなるのがよい。第１の半導体素子５２と第２の半導体素子１１８は、ボンディング表面１０６のところでボンディングされる。第１の半導体素子５２の上側非導電表面１１４を本明細書において説明したように、第２の半導体素子１１８の第２の上側非導電表面１２８にダイレクトボンディングするのがよい。上側非導電表面１１４は、第１の半導体素子５２の非導電層５６の活性化表面であるのがよく、第２の上側非導電表面１２８は、第２の半導体素子１１８の第２の非導電層１２２の活性化表面であるのがよい。加うるに、半導体素子５２，１１８の導電部分―第１の半導体素子５２の上側導電層１００及び第２の半導体素子１１８の接触構造体１３０―を互いにダイレクトボンディングするのがよい。接触構造体（例えば、第１の半導体素子５２の上側導電層１００及び第２の半導体素子１１８の接触構造体１３０）は、バリヤ層（例えば、第２のバリヤ層８６）によって少なくとも部分的に内張りされるのがよい。
【0046】
図９Ａ～図９Ｅは、種々の実施形態に従って、構成要素としての導電層６２，９２，１００及びバリヤ層７４，７８，８６を備えた半導体素子５２を作製するプロセス流れを示している。図９Ｅに示す半導体素子５２の実施形態は、図８Ｉに示す半導体素子とほぼ同じであるが、図９Ｅに示す半導体素子５２は、上側導電層６２と下側導電層１００との間に追加の導電層（例えば、中間導電層９２）及び追加のバリヤ層（例えば、第３のバリヤ層９６）を有する。
【0047】
図９Ａに示すように、半導体素子５２は、半導体部分５４上に設けられた非導電層５６を有するのがよい。下側導電層６２が非導電層５６内に埋め込まれるのがよく、この下側導電層は、少なくとも１つのバリヤ層（例えば、第１のバリヤ層７４及び下側バリヤ層７８）によって封入されるのがよい。第２のバリヤ層８６が第１のバリヤ層７４上に設けられるのがよく、このステップは、図８Ｇに示すステップとほぼ同じである。図９Ａでは、中間導電層９２（例えば、コバルト、ニッケル、又はタングステン）を第１のバリヤ層７４の上方に設ける。図示の実施形態では、下側バリヤ層７８、第１のバリヤ層７４、及び第２のバリヤ層８６は、本明細書において開示した第２の材料のうちの任意のものからなっていてもよい。下側バリヤ層７８、第１のバリヤ層７４、及び第２のバリヤ層８６の処方は、同一であってもよく、ほぼ同一であってもよく、或いは互いに異なっていてもよい。
【0048】
図９Ｂを参照すると、中間導電層９２の制御された部分を選択的に除去することによって開口部又は制御された凹部９３を中間導電層９２内に形成するのがよい。制御凹部９３は、例えば、湿式法によって形成されるのがよく、そして例えば５０ｎｍ～５００ｎｍの深さまで引っ込められるのがよい。図９Ｃでは、頂部封入層を有する第３のバリヤ層９６を残りの中間導電層９２上に形成するのがよい。第３のバリヤ層９６は、本明細書において説明した第２の材料のうちの任意のものからなっていてよい。第３のバリヤ層９６は、下側バリヤ層７８、第１のバリヤ層７４、及び／又は第２のバリヤ層８６に用いられた第２の材料と同種であり又はこれとは異なる第２の材料で形成されてもよい。図９Ｄを参照すると、上側導電層１００（例えば、銅、銅‐亜鉛合金、銅‐カドミウム合金、銅‐錫合金、銅‐コバルト合金、〈１１１〉銅）を第２のバリヤ層８６及び第３のバリヤ層９６上に例えば物理蒸着法、無電解めっき又は電解めっきにより被着させるのがよい。
【0049】
図９Ｅは、構成要素として導電層６２，９２，１００及びバリヤ層７４，７８，８６，９６を備えた半導体素子５２を示している。図９Ｅでは、平坦化プロセスを用いて過剰の導電材料を上側導電層１００から除去するのがよく、そしてまた、平坦化プロセスは、非導電層５６の上に位置する望ましくない第２のバリヤ層８６を除去するのがよい。中間導電性層９２上の残りの上側導電層１００は、第３のバリヤ層９６上のボンディング表面１０６の一部分を形成する接触構造体として働くことができる。接触構造体（例えば、上側導電層１００）は、容易に平坦化し又は研磨することができ、そしてダイレクトハイブリッドボンディングで使用できる銅、銅合金、又は他の合金材料からなるのがよい。有益には、図９Ｅの接触構造体（例えば、上側導電層１００）は、第２の半導体素子１１８（図５Ａ～図５Ｃに示されている）の接触構造体１３０に結合するボンディング表面１０６として働くことができる。上側導電層１００は、ボンディング材料として働くことができる。さらに、上側導電層１００の厚さ１０２は、中間導電層９２の厚さ９４及び下側導電層６２の厚さ６７のうちの一方又は両方よりも小さいのがよい。多数のバリヤ層７４，７８，８６，９６は各々、本明細書において説明した第２の材料のうちの１つ、例えばコバルト合金からなるのがよく、かくして、多数の冗長な経路を提供して例えばエレクトロマイグレーションから形成された任意のボイド２２（図２Ａ及び図２Ｂに示されている）周りの別の経路を提供することができ、他方、ボンディング表面１０６のところの接触構造体（例えば、上側導電層１００）は、優れたダイレクトボンディング特性を提供する。当業者であれば理解されるように、接触構造体（例えば、上側導電層１００）は、上側接触面１１６が非導電層５６の上側非導電表面１１４の下に位置するよう引っ込められるのがよい。これにより、接触構造体は、非導電材料が当初ボンディングした後、膨張して異なる素子上のもう１つの接触構造体と金属‐金属接触することができるようになっており、例えば、本明細書において開示したように室温で、圧力を加えることなく、共有結合を形成することができる。換言すると、接触構造体（例えば、上側導電層１００）は、上記において詳細に説明したようにハイブリッドダイレクトボンディングプロセス可能にボンディング表面１０６を前処理する仕方として、上側非導電表面１１４の下に引っ込められるのがよい。
【0050】
図９Ｅに示す実施形態は、従来型構造体（例えば、図４Ａに示す構造体）と比較して利点を提供する。第２の材料（例えば、Ｃｏ合金）は、導電層中の材料（例えば、銅）が万一、欠陥のある状態になったとしても、冗長な導通経路として働く。加うるに、銅が第２の材料（例えば、Ｃｏ合金）内に封入されると、これは、高い耐ストレスマイグレーション性及び耐エレクトロマイグレーション性を示す。さらに、バリヤ層の第２の材料（例えば、Ｃｏ合金）は、導電層６２，９２，１００の銅中に拡散することができ、それにより、半導体素子５２のインターコネクションの信頼性がさらに高められる。
【0051】
図１０は、種々の実施形態としての半導体層５２のもう１つの実施形態を示している。他の実施形態と同様、図１０に示す半導体素子５２は、半導体部分５４及び半導体部分５４上に設けられた非導電層５６を有するのがよい。半導体素子５２は、非導電層５６の上側非導電表面１１４及び接触構造体９９の上側接触面１１６を含むボンディング表面１０６を有するのがよい。接触構造体９９（図９Ｅに示す上側導電層１００と同様）は、本明細書において説明した第１の材料、例えば銅からなるのがよい。図１０では、半導体素子５２は、接触構造体９９の下に位置しかつこれに電気的に接続された導電バリヤ材料９１からなるのがよい。接触構造体９９は、導電バリヤ材料６１の上側長さ全体にわたって延びるのがよい。導電バリヤ材料９１は、本明細書において説明した第２の材料のうちの任意のものからなっていてよく、かかる第２の材料としては、合金（例えば、ＣＷＰ、ＣｏＰ、ＮｉＰ、ＮｉＷ又はＮｉＶ）及びラミネート（例えば、ＴｉＷ／Ｃｏ、ＴｉＷ／Ｍｏ、ＴａＮ／Ｔａ、ＴａＮ／Ｔｉ、ＴｉＮ／Ｔａなど）が挙げられ、先の実施形態とは異なり、導電特徴部（例えば、下側導電層６２、オプションとしての中間導電特徴部９２、及び上側導電層１００を含み、これらの層は全て、図９Ｅに示されている）のバルクは、接触構造体９９を除き第２の材料で形成されている。例えば、導電バリヤ材料６１は、２０℃で５０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有するのがよい。幾つかの実施形態では、導電バリヤ材料６１の電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で５０×１０-8ｍΩまでの範囲にあるのがよい。幾つかの実施形態では、導電バリヤ材料６１の融点は、１２００℃を超えるのがよく、１２００℃から３６００℃までの範囲にあるのがよい。図示の実施形態では、接触構造体９９は、銅からなる。導電バリヤ材料６１は、コバルト、タングステン、バナジウム、モリブデン、及びニッケルのうちの少なくとも１つからなるのがよい。種々の実施形態では、導電バリヤ材料６１の物質は、接触構造体９９中に拡散するのがよい。例えば、接触構造体９９は、製造中、２０％未満、又は１５％未満の導電バリヤ材料６１からなるのがよいが、次に製品が用いられているときには５０％を超える導電バリヤ材料６１を含むことができる。一実施例として、銅接触構造体９９は、製造時、２０％未満、又は１５％未満のコバルトを含むのがよいが、次に、銅接触構造体９９は、製品が用いられているときには５０％を超えるコバルトを含むことができる。従来型構造体（例えば、図４Ａに示す構造体）上の図１０に示す実施形態の一利点は、Ｃｏ及びＮｉ合金が純Ｃｕと比較して、優れた耐熱性を示す。これにより、かかる材料は、例えば自動車、スイッチやリレーなどにおける高温用途に好適になる。
【0052】
図１０では、接触構造体９９の厚さ１０１は、導電バリヤ材料６１の厚さ６３よりも小さいのがよい。例えば、導電バリヤ材料６１の厚さ６３は、接触構造体９９の厚さ１０１の少なくとも２倍であるのがよい。かくして、上側及び／又は下側導電層６２，１００、図３に示されている）のバルクは、すぐれた耐熱性を有すると共にエレクトロマイグレーションの感受性が減少した第２の材料からなり、これに対し、接触構造体９９は、ダイレクトメタルボンディング、特に同等の低い温度でのハイブリッドダイレクトボンディングについて優れた特性が得られるよう高い銅含有量を備えている。当業者であれば理解されるように、接触構造体９９の上側接触面１１６は、非導電層５６の上側非導電表面１１４の下に位置するよう引っ込められるのがよく、その結果、接触構造体は、非導電材料が当初ボンディングした後、膨張して異なる素子上のもう１つの接触構造体と金属‐金属接触することができるようになっており、例えば、本明細書において開示したように室温で、圧力を加えることなく、共有結合を形成することができる。換言すると、接触構造体９９は、上記において詳細に説明したハイブリッドダイレクトボンディングプロセス可能にボンディング表面１０６を前処理する仕方として上側非導電表面１１４の下に引っ込められるのがよい。
【0053】
図１１は、第１及び第２の半導体素子５２，１１８が接着剤なしで互いにダイレクトハイブリッドボンディングされたボンデッド構造体５０を示している。図１１の第１及び第２の半導体素子５２，１１８は、図９Ｅに示す半導体素子５２とほぼ同じ又は同一であるのがよい。半導体素子５２，１１８の両方は、半導体部分５４，１２０上に非導電層５６，１２２を有するのがよい。各非導電層５６，１２２は、上側非導電表面１１４，１２８を有するのがよく、これら表面は、ボンディング表面１０６のところでダイレクトボンディングされるのがよい。さらに、各半導体素子５２，１１８は、下側導電層６２，１２４を有するのがよく、第３のバリヤ層７４，１２６が中間導電層９２に連結された下側導電層６２，１２４の少なくとも一部分を内張りしている。下側導電層６２，１２４もまた、少なくとも１つのバリヤ層（例えば、下側バリヤ層７８，１３２）で少なくとも部分的に内張りされるのがよい。加うるに、中間導電層９２は、上側導電層１００に連結された中間導電層９２の少なくとも一部分を内張りした第３のバリヤ層９６を有するのがよい。中間導電層９２は、他の全ての側部が第２のバリヤ層８６で少なくとも部分的に内張りされるのがよい。最後に、第１の半導体素子５２の上側導電層１００は、第２の半導体素子１１８の接触構造体１３０にダイレクトボンディングされるのがよい。
【0054】
図１２は、第１及び第２の半導体素子５２，１１８が接着剤なしで互いにダイレクトハイブリッドボンディングされたボンデッド構造体５０を示している。図１２の第１及び第２の半導体素子５２，１１８は、図１０に示す半導体素子５２とほぼ同じ又は同一であるのがよい。半導体素子５２，１１８の両方は、半導体部分５４，１２０上に非導電層５６，１２２を有するのがよい。２つの半導体素子５２，１１８は、ボンディング表面１０６のところで互いにダイレクトボンディングされるのがよい。本明細書において説明したように、第１の半導体素子５２は、導電バリヤ材料６１上に接触構造体９９を有し、第２の半導体素子１１８は、導電バリヤ材料６１ａ上に接触構造体９９ａを有する。
【0055】
図１３Ａ～図１３Ｄは、半導体素子５２を作製するもう１つのプロセス流れを示している。図１３Ａ～図１３Ｄの方法は、図８Ｆ～図８Ｉに示す方法とほぼ同じであるのがよい。図１３Ａは、半導体部分５４上に非導電層５６を示しており、下側導電層６２が非導電層５６内に埋め込まれる。下側導電層６２は、上側導電層１００（図１３Ｃ及び図１３Ｄに示されている）に結合するようになっている下側導電層６２の部分を除き、下側バリヤ層７８によって封入されるのがよく、上側導電層１００は、第１のバリヤ層７４で内張りされている。図１３Ａでは、非導電層５６の上側非導電表面１１４は、周囲の誘電体、例えばダイレクトハイブリッドボンディング可能に非導電層５６への第２のバリヤ層８６の付着具合を向上させるプラズマ１１７に暴露されるのがよい。幾つかの実施形態では、非導電層５６内のキャビティの側壁もまた、第２のバリヤ層８６の付着具合を向上させるようプラズマ１１７に暴露されるのがよい。第１のバリヤ層７４の上面もまた、プラズマ１１７に暴露されるのがよい。プラズマは、種々の実施形態では、窒素又は酸素含有（例えば、水蒸気プラズマ）プラズマからなるのがよい。図１３Ｂでは、第２のバリヤ層８６が非導電層５６上に設けられるのがよい。図１３Ｂは、底なしの第２のバリヤ層８６を示しているが、当業者であれば理解されるように、第２のバリヤ層８６は、変形例として、第１バリヤ層７４を覆うことができる。図１３Ｃでは、接触構造体（例えば、上側導電層１００）が第１及び第２のバリヤ層７４，８６上に設けられるのがよい。図１３Ｄでは、上側導電層１００の過剰の金属（例えば、銅）を平坦化プロセスによって除去するのがよい。図１３Ｄでは、平坦化プロセスは、全ての過剰な金属を上側導電層１００から除去することができるが、第２のバリヤ層８６上で停止することができ、かくして、第２のバリヤ層８６の下に位置する非導電層５６は暴露されない。半導体素子５２の結果として生じるボンディング表面１０６は、いつでも別の半導体素子にダイレクトボンディング可能になっている。
【0056】
図１４Ａ及び図１４Ｃは、本明細書において説明した例示の半導体素子５２を示している。図１４Ｂは、図１４Ａの半導体素子に類似した２つの半導体素子５２，１１８が互いにダイレクトハイブリッドボンディングされたボンデッド構造体５０を示している。図１４Ｄは、図１４Ｃの半導体素子に類似した２つの半導体素子５２，１１８が互いにダイレクトボンディングされたボンデッド構造体５０を示している。
【0057】
図１４Ａ～図１４Ｄは全て、半導体素子５２，１１８を示しており、半導体素子５２，１１８は各々、半導体部分５４，１２０上に非導電層５６，１２２を有するのがよい。各半導体素子は、非導電部分（例えば、非導電層５６，１２２の上側非導電表面１１４，１２８）及び導電部分（例えば、上側接触面１１６）を含むボンディング表面１０６を有するのがよい。図１４Ｂ及び図１４Ｄのボンディング構造体５０は各々、本明細書において説明したように、半導体素子５２，１１８をボンディング表面１０６のところで互いにダイレクトハイブリッドボンディングすることによって形成されるのがよい。
【0058】
図１４Ａでは、上側接触面１１６は、上側導電層１００の表面であるのがよい。本明細書においてさらに説明するように、上側導電層１００は、第３のバリヤ層９６上に設けられるのがよく、第３のバリヤ層９６は、中間導電層９２上に設けられるのがよく、中間導電層９２は、第１のバリヤ層７４上に設けられるのがよく、第１のバリヤ層７４は、下側導電層６２上に設けられるのがよい。第１又は第３のバリヤ層７４，９６のいずれによっても内張りされていない中間導電層９２の部分は、本明細書において説明したように、第２のバリヤ層８６で内張りされるのがよい。図１４Ｂの半導体素子５２，１１８の両方は、図１４Ａに示した半導体素子とほぼ同じ又は同一であるのがよい。半導体素子５２，１１８の両方は、下側導電層６２，１２４、第１のバリヤ層７４，１２６、中間導電層９２，９２ａ、第２のバリヤ層８６、第３のバリヤ層９６、及び接触構造体（例えば、第１の半導体素子５２の上側導電層１００及び第２の半導体素子１１８の接触構造体１３０）を有するのがよい。
【0059】
図１４Ｃでは、上側接触面１１６は、接触構造体９９の表面であるのがよい。図１４Ｄの半導体素子５２，１１８の両方は、図１４Ｃに示す半導体素子とほぼ同じ又は同一であるのがよい。半導体素子５２，１１８の両方は、導電バリヤ材料６１，６１ａ（幅６３を備える）上に設けられた接触構造体９９，９９ａ（厚さ１０１）を備えているのがよい。
【0060】
図１５Ａ及び図１５Ｂは、ボンデッド構造体５０を示しており、ボンデッド構造体５０の少なくとも１つの半導体素子５２は、基板貫通ビア（ＴＳＶ）１１０を有する。図１５Ａと図１５Ｂの両方は、本明細書において説明したように、半導体素子５２，１１８をボンディング表面１０６のところで互いにダイレクトハイブリッドボンディングされることによって形成されるのがよいボンデッド構造体５０を示している。図１５Ａは、図１１と類似しているが、図１５Ａに示すボンデッド構造体５０は、ＴＳＶ１１０及びＴＳＶバリヤ１１２を有するのがよい。図１５Ｂは、図１２に類似しているが、図１５Ｂに示すボンデッド構造体５０は、ＴＳＶ１１０を有するのがよい。
【0061】
図１５Ａの半導体素子５２，１１８の両方は、図１１に記載した以下の部材を有するのがよく、すなわち、下側バリヤ層７８，１３２、下側導電層６２，１２４、第１のバリヤ層７４，１２６、中間導電層９２，９２ａ、第２のバリヤ層８６、第３のバリヤ層９６，９６ａ、接触構造体（例えば、第１の半導体素子５２の上側導電層１００及び第２の半導体素子１１８の接触構造体１３０）、非導電層５６，１２２、及び半導体部分５４，１２０である。しかしながら、図１１と異なり、図１５Ａは、ＴＳＶ１１０及びＴＳＶバリヤ層１１２を示している。図１５Ａでは、ＴＳＶ１１０は、下側導電層６２に電気的に接続されると共に半導体素子５２の半導体部分５４を貫通した導電材料（例えば、銅）からなるのがよい。ＴＳＶバリヤ層１１２は、ＴＳＶ１１０を内張りするのがよい。図示の実施形態では、ＴＳＶバリヤ層１１２は、本明細書において説明した第２の材料からなるのがよく、この第２の材料は、高導電率を提供すると共に、エレクトロマイグレーションによる破損を減少させ、又はなくすことができる。有益には、コバルト又はニッケル合金をＴＳＶバリヤ層１１２の構成材料として用いることは、冗長な電流経路及び導電層として作用する。
【0062】
図１５Ｂの半導体素子５２，１１８の両方は、図１２に記載した以下の部材を含むのがよく、すなわち、接触構造体９９，９９ａ、導電バリヤ材料６１，６１ａ、非導電層５６，１２２、及び半導体部分５４，１２０である。しかしながら、図１２とは異なり、図１５Ｂは、ＴＳＶ１１０を示している。図１５Ｂでは、ＴＳＶ１１０は、大部分が第２の材料からなっているのがよい（例えば、実質的に第２の材料だけからなるのがよい）。
【0063】
図１６は、内側マンガンバリヤ層１０８を有するのがよい半導体素子５２のもう１つの実施形態を示している。他の実施形態と同様、図１６の半導体素子５２は、半導体部分５４上に非導電層５６を有する。図１５Ａと同様、図１６は、下側導電層６２が非導電部分５６内に埋め込まれるのがよく、しかもＴＳＶ１１０及びＴＳＶバリヤ層１１２によって半導体部分５４に電気的に接続されるのがよいことを示している。図１６では、第２の材料（例えば、コバルト、コバルト合金、ニッケル合金）で形成されたバリヤ層７４は、下側バリヤ層６２の少なくとも一部分を内張りすることができ、しかも非導電層５６の上面まで垂直に延びるのがよい。内側マンガンバリヤ層１０８は、第２の材料で作られたバリヤ層７４に隣接して設けられるのがよい。内側マンガンバリヤ層１０８は、接触構造体を収納したキャビティの少なくとも一部分を内張りすることができ、バリヤ層７４は、マンガンバリヤ層１０８の外部に設けられている。この場合、マンガンバリヤ層１０８内には、幾つかの層が設けられ、これらの層は、中間導電層９２、内側マンガンバリヤ層１０８材料、及び上側導電層１００であるのがよい。
【0064】
高いボンディング温度では、マンガンバリヤ層１０８は、高温ボンディング作業後に半導体素子５２の耐エレクトロマイグレーション性を向上させるよう接触構造体（例えば、上側導電層１００及び／又は中間導電層９２）もしくはバリヤ層７４又はこれら両方と合金を作るのがよい。Ｍｎは別として、他の金属又は金属合金は、接触構造体、（例えば、上側導電層１００）の耐エレクトロマイグレーション性を向上させることができ、例えば、インジウム、ガリウム、錫及びこれらのそれぞれの合金は、バリヤ層７４と接触構造体（例えば、上側導電層１００及び／又は中間導電層９２）との間に設けられた内側バリヤ層１０８として被着されるのがよい。幾つかの実施形態では、内側マンガンバリヤ層１０８の厚さは、接触構造体（例えば、上側導電層１００）の厚さよりも薄いのがよい。また、幾つかの実施形態では、高温ボンディング作業後、内側マンガンバリヤ層１０８の材料を接触構造体（例えば、上側導電層１００及び／又は中間導電層９２）とバリヤ層７４との間に分散させる（これらの中に拡散させる）のがよい。
【0065】
図１７Ａは、図１５Ｂに示したボンデッド構造体に類似したボンデッド構造体５０を示している。このボンデッド構造体のコンポーネントは、同一であるのがよい。図１７Ａは、図１５Ｂに極めて良く似ているように見えるが、図１７Ａは、１８０°回転してある。これにより、これらの図が例示であることを意図しており、本発明を限定するものではないことが強調されている。図１７Ａに示すように、一例として、第１の半導体素子５２は、第２の半導体素子１１８の上方に物理的に位置する半導体素子であるのがよい。これは、本明細書において開示する全ての実施形態について当てはまる。
【0066】
図１７Ｂは、２つの半導体素子５２，１１８をボンディング表面１０６に沿ってダイレクトボンディングすることによって形成できるボンデッド構造体５０の異なる実施形態を示している。図１７Ｂは、図１４Ｂに類似したボンデッド構造体５０を示している。各半導体素子５２，１１８は、他の半導体素子と同一であるのがよい。各半導体素子５２，１１８は、半導体部分５４，１２０上に非導電層５６，１２２を有するのがよく、各非導電層５６，１２２は、ボンディング表面１０６に沿って上側非導電表面１１４，１２８を有するのがよい。各半導体素子５２，１１８は、非導電層５６，１２２内に少なくとも部分的に埋め込まれると共に実質的にボンディング表面１０６に沿う表面を備えた接触構造体（例えば、第１の半導体素子５２の上側導電層１００及び第２の半導体１１８の接触構造体１３０）を有する。ボンディング表面１０６に沿う接触構造体の部分（例えば、第２の半導体素子５２の上側導電層１００及び第２の半導体１１８の接触構造体１３０）を除き、接触構造体の他の全ての表面は、バリヤ層７４，１２６で内張りされるのがよい。別言すると、バリヤ層７４，１２６は、接触構造体（例えば、第１の半導体素子５２の上側導電層１００及び第２の半導体素子１０８の接触構造体１３０）のトレンチを内張りするのがよい。これらバリヤ層７４，１２６は、本明細書において開示した任意の第２の材料からなっていてよい。また、最後に、各半導体素子５２，１１８は、バリヤ層７４，１２６に連結されると共に、非導電層５６，１２２内に少なくとも部分的に埋め込まれた下側導電層１２４を有するのがよい。この実施形態では、本明細書に開示した他のもの全ての場合と同様、本明細書において説明した第２の材料（上記の表１を参照されたい）からなるバリヤ層７４，１２６が設けられていることにより、エレクトロマイグレーションと関連した問題が軽減される。
【0067】
図１７Ｃは、図１６に類似した半導体素子５２を示している。半導体素子５２は、内側マンガンバリヤ層１０８とＴＳＶバリヤ１１２で内張りされたＴＳＶ１１０の両方を有するのがよい。有益には、コバルト又はニッケル合金をＴＳＶバリヤ層１１２の構成材料として用いることは、冗長な電流経路及び導電層として作用する。幾つかの実施形態では、バリヤ層７４の第２の材料は、最高２０％までのバナジウム、例えば０．０１％から５％までの範囲にあるバナジウムとのニッケル‐バナジウム（ＮｉＶ）合金からなるのがよい。幾つかの実施形態では、バリヤ層７４の第２の材料は、耐放射性が得られるようＣｕ／Ｆｅからなるのがよい。幾つかの実施形態では、バリヤ層７４の第２の材料は、例えばバナジウム、クロム、マンガン、鉄、及び／又はニッケルのような物質を含むバイメタル余剰バリヤ（例えば、Ｍｍ／Ｃｏバイメタル余剰バリヤ構造体）を有するのがよい。
【0068】
要約
１つの実施形態では、半導体素子は、半導体部分と、非導電層と、非導電層内に少なくとも部分的に埋め込まれた上側導電層とを有するのがよく、上側導電層は、第１の材料で形成され、半導体素子は、上側導電層の下に設けられ、かつ上側導電層に電気的に接続された下側導電層と、上側導電層と下側導電層との間に設けられたバリヤ層とをさらに有するのがよく、バリヤ層は、キャビティよりも横方向に幅が広く、バリヤ層は、第１の材料とは異なる第２の材料で形成され、第２の材料は、２０℃で５０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する。
１つの実施形態では、半導体素子は、半導体部分と、非導電層と、非導電層内に少なくとも部分的に埋め込まれた上側導電層とを有するのがよく、上側導電層は、第１の材料で形成され、半導体素子は、上側導電層の下に設けられ、かつ上側導電層に電気的に接続された下側導電層と、上側導電層と下側導電層との間に設けられたバリヤ層とをさらに有するのがよく、バリヤ層は、キャビティよりも横方向に幅が広く、バリヤ層は、第１の材料とは異なる第２の材料で形成され、第２の材料は、２０℃で５０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する。
【0069】
幾つかの実施形態では、第１の材料は、銅からなる。幾つかの実施形態では、下側導電層は、銅からなる。幾つかの実施形態では、第２の材料は、コバルト、タングステン、バナジウム、モリブデン、及びニッケルのうちの少なくとも１つからなる。幾つかの実施形態では、第２の材料は、コバルトからなる。第２の材料は、合金からなる。幾つかの実施形態では、合金は、リン酸コバルト‐タングステン（ＣＷＰ）、リン酸コバルト（ＣｏＰ）、リン酸ニッケル（ＮｉＰ）、ニッケル‐タングステン（ＮｉＷ）、チタン‐タングステン（ＴｉＷ）、ＴｉＷ／Ｍｏ、ＴｉＷ／Ｃｏ、及びニッケル‐バナジウム（ＮｉＶ）のうちの少なくとも１つからなる。幾つかの実施形態では、電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で３０×１０-8ｍΩまでの範囲にある。幾つかの実施形態では、第２の材料の融点は、１２００℃から３６００℃までの範囲にある。幾つかの実施形態では、非導電層は、酸化シリコンからなる。幾つかの実施形態では、バリヤ層は、上側導電層が納められたキャビティ内に少なくとも部分的に設けられている。幾つかの実施形態では、バリヤ層は、上側導電層が納められたキャビティの少なくとも一部分を内張りしている。上側導電層が納められたキャビティの少なくとも一部分を内張りしている。幾つかの実施形態では、半導体素子は、上側導電層が納められたキャビティの少なくとも一部分を内張りした第２のバリヤ層を有するのがよく、第２のバリヤ層は、バリヤ層と上側導電層との間に設けられている。幾つかの実施形態では、第２のバリヤ層は、第２の材料からなる。幾つかの実施形態では、第２のバリヤ層は、第１の材料及び第２の材料とは異なる第３の材料からなる。幾つかの実施形態では、第３の材料は、金属窒化物からなる。第３の材料は、窒化チタン又は窒化タンタルからなる幾つかの実施形態では、バリヤ層の厚さは、第２のバリヤ層の厚さよりも厚い。幾つかの実施形態では、半導体素子は、バリヤ層に被着された中間導電層及び中間導電層に被着された第３のバリヤ層を有するのがよく、上側導電層は、第３のバリヤ層に被着されている。幾つかの実施形態では、中間導電層は、バリヤ層及び１つ以上の追加のバリヤ層によって封入されている。幾つかの実施形態では、１つ以上の追加のバリヤ層は、バリヤ層からなる。幾つかの実施形態では、第３のバリヤ層は、第２の材料からなる。幾つかの実施形態では、バリヤ層は、中間導電層が納められたキャビティを内張りし、バリヤ層は、実質的にボンディング表面まで第３のバリヤ層の上方に垂直に延びている。幾つかの実施形態では、上側導電層の厚さは、下側導電層の厚さよりも薄い。幾つかの実施形態では、下側導電層は、非導電層内に埋め込まれた再配線層（ＲＤＬ）からなる。幾つかの実施形態では、非導電層は、半導体部分上に設けられた複数の誘電体層からなる。幾つかの実施形態では、半導体素子は、バリヤ層に隣接して設けられたマンガンバリヤ層を有するのがよい。幾つかの実施形態では、マンガンバリヤ層は、上側導電層が納められたキャビティの少なくとも一部分を内張りし、マンガンバリヤ層は、バリヤ層の内側に設けられている。幾つかの実施形態では、バリヤ層は、下側導電層の上面の長さに沿って設けられ、長さは、上側導電層の幅よりも長い。幾つかの実施形態では、下側導電層は、バリヤ層によって上面沿いに、かつ１つ以上の追加のバリヤ層によって下側導電層の下面及び側面沿いに封入されている。幾つかの実施形態では、１つ以上の追加のバリヤ層は、第２の材料からなる。幾つかの実施形態では、１つ以上の追加のバリヤ層は、第１の及び第２の材料とは異なる第３の材料からなる。幾つかの実施形態では、半導体素子は、下側導電層に電的に接続され、かつ半導体部分を貫通した基板貫通ビア（ＴＳＶ）を有するのがよい。幾つかの実施形態では、半導体素子は、ＴＳＶを内張りしたＴＳＶバリヤ層を有するのがよく、ＴＳＶ層は、第２の材料からなる。幾つかの実施形態では、上側導電層は、デュアルダマシン構造体からなる。幾つかの実施形態では、上側導電層は、シングルダマシン構造体からなる。
【0070】
幾つかの実施形態では、ボンデッド構造体は、半導体素子及び第２の半導体素子を有するのがよく、半導体素子の第２の上側非導電面は、介在する接着剤なしで第２の半導体素子の第２の上側非導電面にダイレクトボンディングされ、上側導電層の上側接触面は、第２の半導体素子の接触構造体にダイレクトボンディングされている。幾つかの実施形態では、第２の半導体素子は、第２の半導体部分と、第２の半導体部分上に設けられていて、第２の上側非導電表面を形成する第２の非導電層とを有し、接触構造体は、第２の非導電層内に少なくとも部分的に埋め込まれ、第２の半導体素子は、接触構造体の下に設けられ、かつ接触構造体に電気的に接続された第２の下側導電層を有し、第２の半導体素子の第１のバリヤ層は、接触構造体と第２の下側導電層との間に設けられ、第２の半導体素子の第１のバリヤ層は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する材料で作られている。幾つかの実施形態では、接触構造体は、銅からなり、第２の半導体素子の第１のバリヤ層の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。
【0071】
もう１つの実施形態では、半導体素子は、半導体部分と、半導体部分上に設けられた非導電ボンディング層とを有するのがよく、非導電ボンディング層は、半導体素子のボンディング表面の第１の部分を形成する上側非導電面を有し、上側非導電面は、第２の半導体素子にダイレクトボンディング可能に前処理され、半導体素子は、非導電ボンディング層内に少なくとも部分的に埋め込まれた接触構造体を有するのがよく、接触構造体は、半導体素子のボンディング表面の第２の部分を形成し、接触構造体は、第１の材料からなり、半導体素子は、接触構造体の下に設けられていて、かつ接触構造体に電気的に接続された導電層と、接触構造体と導電層との間に設けられたバリヤ層とを有するのがよく、バリヤ層は、第１の材料とは異なる第２の材料からなり、第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。
【0072】
幾つかの実施形態では、接触構造体は、銅からなる。幾つかの実施形態では、導電層は、銅からなる。幾つかの実施形態では、バリヤ層は、コバルトからなる。幾つかの実施形態では、バリヤ層は、合金からなる。幾つかの実施形態では、合金は、リン酸コバルト‐タングステン（ＣＷＰ）、リン酸コバルト（ＣｏＰ）、リン酸ニッケル（ＮｉＰ）、ニッケル‐タングステン（ＮｉＷ）、及びニッケル‐バナジウム（ＮｉＶ）のうちの少なくとも１つからなる。幾つかの実施形態では、非導電ボンディング層は、酸化シリコンからなる。幾つかの実施形態では、バリヤ層は、接触構造体が納められたキャビティの少なくとも一部分を内張りしている。幾つかの実施形態では、半導体素子は、接触構造体が納められたキャビティの少なくとも一部分を内張りする第２のバリヤ層を有するのがよく、第２のバリヤ層は、バリヤ層と接触構造体との間に設けられている。幾つかの実施形態では、第２のバリヤ層は、第２の材料からなる。幾つかの実施形態では、第２のバリヤ層は、第１の材料及び第２の材料とは異なる第３の材料からなる。幾つかの実施形態では、第３の材料は、金属窒化物からなる。幾つかの実施形態では、第３の材料は、窒化チタン又は窒化タンタルからなる。バリヤ層の厚さは、第２のバリヤ層の厚さよりも厚い。幾つかの実施形態では、半導体素子は、バリヤ層に被着された中間導電層及び中間導電層に被着された第３のバリヤ層を有するのがよく、接触構造体は、第３のバリヤ層に被着されている。幾つかの実施形態では、第２の導電層は、第３のバリヤ層及び１つ以上の追加のバリヤ層によって封入されている。幾つかの実施形態では、１つ以上の追加のバリヤ層は、バリヤ層からなる。幾つかの実施形態では、第３のバリヤ層は、第２の材料からなる。幾つかの実施形態では、バリヤ層は、第２の導電層が納められたキャビティを内張りし、バリヤ層は、実質的にボンディング表面まで第３のバリヤ層の上方に垂直に延びている。幾つかの実施形態では、接触構造体の厚さは、第２の導電層の厚さよりも薄い。幾つかの実施形態では、導電層は、非導電ボンディング層内に埋め込まれた再配線層（ＲＤＬ）からなる。幾つかの実施形態では、非導電ボンディング層は、半導体部分上に設けられた複数の誘電体層からなる。幾つかの実施形態では、半導体素子は、バリヤ層に隣接して設けられたマンガンバリヤ層を有するのがよい。幾つかの実施形態では、マンガンバリヤ層は、接触構造体が納められたキャビティの少なくとも一部分を内張りし、マンガンバリヤ層は、バリヤ層の内側に設けられている。幾つかの実施形態では、バリヤ層は、導電層の上面の長さに沿って設けられ、長さは、接触構造体の幅よりも長い。幾つかの実施形態では、導電層は、バリヤ層によって上面沿いに、かつ１つ以上の追加のバリヤ層によって導電層の下面及び側面沿いに封入されている。幾つかの実施形態では、１つ以上の追加のバリヤ層は、第２の材料からなる。幾つかの実施形態では、１つ以上の追加のバリヤ層は、第１の及び第２の材料とは異なる第３の材料からなる。幾つかの実施形態では、半導体素子は、導電層に電的に接続され、かつ半導体部分を貫通した基板貫通ビア（ＴＳＶ）を有するのがよい。幾つかの実施形態では、半導体素子は、ＴＳＶを内張りしたＴＳＶバリヤ層を有するのがよく、ＴＳＶ層は、第２の材料からなる。幾つかの実施形態では、接触構造体は、デュアルダマシン構造体からなる。幾つかの実施形態では、接触構造体は、シングルダマシン構造体からなる。
【0073】
幾つかの実施形態では、ボンデッド構造体は、半導体素子及び第２の半導体素子を有するのがよく、半導体素子の上側非導電面は、介在する接着剤なしで第２の半導体素子の第２の上側非導電面にダイレクトボンディングされ、接触構造体の上側接触面は、第２の半導体素子の接触構造体にダイレクトボンディングされている。幾つかの実施形態では、第２の半導体素子は、第２の半導体部分と、第２の半導体部分上に設けられていて、第２の上側非導電表面を形成する第２の非導電層とを有し、第２の接触構造体は、第２の非導電ボンディング層内に少なくとも部分的に埋め込まれ、ボンデッド構造体、第２の接触構造体の下に設けられ、かつ第２の接触構造体に電気的に接続された第２の導電層を有し、第２の半導体素子の第１のバリヤ層は、第２の接触構造体と第２の導電層との間に設けられ、第２の半導体素子の第１のバリヤ層は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する材料で作られている。幾つかの実施形態では、第２の接触構造体は、銅からなり、第２の半導体素子の第１のバリヤ層の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。
【0074】
もう１つの実施形態では、半導体素子は、半導体部分と、半導体部分上に設けられた非導電層と、非導電ボンディング層内に少なくとも部分的に埋め込まれた接触構造体とを有するのがよく、接触構造体は、半導体素子の表面のボンディング表面の少なくとも一部分を形成する上側接触面を有し、接触構造体は、第１の材料からなり、半導体素子は、接触構造体の下に設けられていて、かつ接触構造体に電気的に接続された導電層と、導電層を封入した１つ以上のバリヤ層とを有するのがよく、１つ以上のバリヤ層は、導電層の上面、下面、及び側面の周りに設けられている。
【0075】
幾つかの実施形態では、接触構造体は、銅からなる。幾つかの実施形態では、導電層は、銅からなる。幾つかの実施形態では、１つ以上のバリヤ層は、導電層の上面の長さに沿って設けられた第１のバリヤ層を含み、長さは、接触構造体の幅よりも長く、バリヤ層は、第１の材料とは異なる第２の材料からなる。幾つかの実施形態では、第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。幾つかの実施形態では、第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する。幾つかの実施形態では、１つ以上のバリヤ層は、導電層の下面及び側面に沿って設けられた第２のバリヤ層を含む。幾つかの実施形態では、第２のバリヤ層は、第２の材料からなる。第２のバリヤ層は、第２の材料とは異なる第３の材料からなる。幾つかの実施形態では、第３の材料は、金属窒化物からなる。幾つかの実施形態では、第３の材料は、窒化チタン又は窒化タンタルからなる。幾つかの実施形態では、半導体素子は、１つ以上のバリヤ層に被着された第２の導電層及び第２の導電層に被着された第３のバリヤ層を有し、接触構造体は、第３のバリヤ層に被着されている。幾つかの実施形態では、第２の導電層は、第３のバリヤ層及び１つ以上の追加のバリヤ層によって封入されている。幾つかの実施形態では、第３のバリヤ層は、第２の材料からなる。幾つかの実施形態では、接触構造体の厚さは、第２の導電層の厚さよりも薄い。幾つかの実施形態では、導電層は、非導電ボンディング層内に埋め込まれた再配線層（ＲＤＬ）からなる。
【0076】
もう１つの実施形態では、半導体素子は、半導体素子のボンディング表面の第１の部分を形成する上側非導電面を備えた半導体部分を有するのがよく、上側非導電面は、第２の半導体素子にダイレクトボンディング可能に前処理され、半導体素子は、半導体素子のボンディング表面の第２の部分を形成する上側接触面を備えた接触構造体を有するのがよく、接触構造体は、第１の材料で作られ、半導体素子は、接触構造体の下に設けられ、かつ接触構造体に電気的に接続された導電バリヤ層を有するのがよく、導電バリヤ層は、第１の材料とは異なる第２の材料からなり、第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する。
【0077】
幾つかの実施形態では、接触構造体は、銅からなる。幾つかの実施形態では、接触構造体は、導電バリヤ層のうちの２０％未満を含む。第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。幾つかの実施形態では、第２の材料は、コバルトからなる。幾つかの実施形態では、第２の材料の電気抵抗率は、２０℃で４．５×１０-8ｍΩから２０℃で３０×１０-8ｍΩまでの範囲にある。幾つかの実施形態では、第２の材料の融点は、１２００℃から３６００℃までの範囲にある。幾つかの実施形態では、接触構造体の厚さは、導電層の厚さよりも薄い。幾つかの実施形態では、導電層の厚さは、接触構造体の厚さの少なくとも２倍である。
【0078】
もう１つの実施形態では、キャビティを半導体素子の非導電層中に形成するステップと、下側導電層をキャビティ内に設けるステップと、バリヤ層を下側導電層に被着させるステップと、上側導電層をバリヤ層に被着させるステップとを含むのがよい方法が提供され、上側導電層は、第１の材料で形成され、バリヤ層は、第１の材料とは異なる第２の材料で形成され、第２の材料は、２０℃で３０×１０-8ｍΩ未満の電気抵抗率及び１２００℃を超える融点を有する。
【0079】
幾つかの実施形態では、第１の材料は、銅からなり、第２の材料は、コバルト、タングステン、バナジウム、及びニッケルのうちの少なくとも１つからなる。幾つかの実施形態では、バリヤ層を被着させるステップは、バリヤ層を下側導電層の上面の長さに沿って設けるステップからなり、長さは、上側導電層の幅よりも長い。幾つかの実施形態では、本方法は、下側導電層をバリヤ層及び１つ以上の追加のバリヤ層によって封入するステップをさらに含むのがよい。幾つかの実施形態では、本方法は、上側導電層を被着させるステップの前に、第２の非導電層をバリヤ層及び非導電層の少なくとも一部分に被着させるステップと、バリヤ層まで延びる開口部を第２の非導電層に形成するステップとを含むのがよい。幾つかの実施形態では、本方法は、第２のバリヤ層を、バリヤ層の少なくとも一部分を覆って開口部内に設けるステップを含むのがよい。幾つかの実施形態では、第２のバリヤ層を設けるステップは、第２の材料で形成された第２のバリヤ層を設けるステップからなる。幾つかの実施形態では、本方法は、中間導電層を、第２のバリヤ層を覆って開口部内に設けるステップを含むのがよい。幾つかの実施形態では、本方法は、第３のバリヤ層を中間導電層に被着させるステップを含むのがよい。幾つかの実施形態では、第３のバリヤ層を被着させるステップは、第２の材料で形成された第３のバリヤ層を設けるステップからなる。幾つかの実施形態では、本方法は、上側導電層を第３のバリヤ層に被着させるステップを含むのがよい。幾つかの実施形態では、本方法は、第２の非導電層の上面をプラズマ処理するステップを含むのがよい。幾つかの実施形態では、プラズマ処理ステップは、第２の非導電層を窒素又は酸素を含むプラズマに暴露するステップからなる。幾つかの実施形態では、本方法は、半導体素子の上側導電層を介在する接着剤なしで第２の半導体素子の接触構造体にダイレクトボンディングするステップを含むのがよい。幾つかの実施形態では、本方法は、半導体素子の非導電ボンディング層を第２の半導体素子の第２の非導電ボンディング層にダイレクトボンディングするステップを含むのがよい。幾つかの実施形態では、非導電ボンディング層は、非導電層からなる。
【0080】
文脈上別段の明示の必要がなければ、原文明細書及び原文特許請求の範囲全体を通じて、“comprise”（訳文では「～を有する」としている場合が多い）、“comprising”、“include”（「～を含む」）、“including”などの用語は、排他的又は網羅的な意味とは異なり、包括的な意味に、すなわち“including, but not limited to”（「～を含むが、これには限定されない」）の意味に解されるべきである。本明細書に一般的に用いられている「結合され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。同様に、本明細書において一般的に用いられている「連結され」という用語は、互いに直接的に連結されるか、１つ以上の中間要素により互いに連結される２つ以上の要素を意味している。加うるに、本願において用いられている“herein”（訳文では「本明細書において」としている場合が多い）、“above”（「上述の」の意）、“below”（「後述の」の意）、及び同様な趣旨の用語は、本願を全体として意味しており、本願の何らかの特定の部分を意味しているわけではない。さらに、本明細書で用いているように、第１の素子が第２の素子「上に」又は第２の素子「を覆って」と記載されている場合、第１の素子は、第１の素子と第２の素子が直接接触するように第２の素子上に又はこれを覆って直接位置する場合があり、或いは、第１の素子は、１つ以上の素子が第１の素子と第２の素子との間に介在するように第２の素子上に又はこれを覆って間接的に位置する場合がある。文脈上許容される場合には、単数形又は複数形を用いた上記の詳細な説明中の用語は、それぞれ複数又は単数を含む場合がある。２つ以上のアイテムのリストに関して「又は」という用語は、この用語についての以下の解釈、すなわち、リスト中のアイテムのうちの任意のもの、リスト中のアイテムの全て、及びリスト中のアイテムの任意の組み合わせの全てを含む。
【0081】
さらに、原文明細書で用いられている条件語、とりわけ“can”（「～のがよい」又は「～でもよい」）、“could”、“might”、“may”、“e.g.”、“for example”、“such as”などは、別段の明示の指定がなければ、又は用いられている文脈内で違ったやり方で理解されない場合、一般に、ある特定の実施形態がある特定の特徴、要素、及び／又は状態を含み、他の実施形態がある特定の特徴、要素、及び／又は状態を含まないということを意味するようになっている。かくして、かかる条件語は、一般的には、特徴、要素、及び／又は状態が、１つ以上の実施形態について必要な何らかの仕方で存在することを意味するようにはなってはいない。
【0082】
ある特定の実施形態を説明したが、これら実施形態は、例示としてのみ提供されており、本発明の範囲を限定するものではない。確かに、本明細書において説明した新規な装置、方法、及びシステムは、種々の他の形態で具体化でき、さらに、本明細書において説明した方法及びシステムの形態における種々の省略、置換、及び変更は、本発明の範囲から逸脱することなく実施できる。例えば、ブロックが所与の配置で示されているが、変形実施形態は、異なるコンポーネント及び／又は回路トポロジでほぼ同じ機能を実行することができ、幾つかのブロックを削除し、動かし、追加し、分割し、組み合わせ、かつ／或いは改造することができる。これらブロックの各々は、多種多様な仕方で具体化できる。上述の種々の実施形態の要素及び作用の任意適当な組み合わせは、別の実施形態を提供するよう組み合わせ可能である。添付の特許請求の範囲に記載された本発明の範囲及びその均等範囲は、本発明の範囲及び精神に含まれるかかる形態又は改造を含むものである。
【図1A】
【図1B】
【図2A】
【図2B】
【図3】
【図4A-4D】
【図5A】
【図5B】
【図5C】
【図6】
【図7A-7D】
【図7E-7H】
【図8A-8E】
【図8F-8I】
【図8I1-8K】
【図9A-9D】
【図9E】
【図10】
【図11】
【図12】
【図13A-13D】
【図14A】
【図14B】
【図14C】
【図14D】
【図15A】
【図15B】
【図16】
【図17A】
【図17B】
【図17C】
【国際調査報告】