特表 2025-501564 パワー半導体デバイスおよび製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-01-22

(54)【発明の名称】パワー半導体デバイスおよび製造方法

(51)【国際特許分類】

   H10D 12/00 20250101AFI20250115BHJP

   H10D 30/66 20250101ALI20250115BHJP

【ＦＩ】

H01L29/78 655E

H01L29/78 653A

H01L29/78 652T

H01L29/78 652J

H01L29/78 655G

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024537545

(86)(22)【出願日】2022-11-22

(85)【翻訳文提出日】2024-07-25

(86)【国際出願番号】 EP2022082812

(87)【国際公開番号】W WO2023117264

(87)【国際公開日】2023-06-29

(31)【優先権主張番号】21216358.8

(32)【優先日】2021-12-21

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】ビターレ，ボルフガング・アマデウス

(72)【発明者】

【氏名】デ－ミキエリス，ルカ

(72)【発明者】

【氏名】コルバシェ，キアラ

(57)【要約】

少なくとも１つの実施形態において、パワー半導体デバイス（１）は、半導体ボディ（２）と、ゲート電極（３１）と、引き出し電極（３４）とを備え、半導体ボディ（２）は、第１の導電型のソース領域（２１）と、ゲート電極（３１）にある第１の導電型とは異なる第２の導電型のウェル領域（２２）と、第１の導電型のドリフト領域（２３）と、第１の導電型であるバリア領域（２８）であって、バリア領域（２８）は、ドリフト領域（２３）と引き出し電極（３４）との間に位置する、バリア領域（２８）とを備える。

【特許請求の範囲】

【請求項1】

半導体ボディ（２）と、ゲート電極（３１）と、ソース電極（３２）と、引き出し電極（３４）とを備えるパワー半導体デバイス（１）であって、前記ゲート電極（３１）は、電気的に絶縁性のゲート絶縁膜によって前記半導体ボディ（２）から分離されており、
前記半導体ボディ（２）は、
直接的に前記ソース電極（３２）および直接的に前記ゲート絶縁膜にある第１の導電型のソース領域（２１）と、
直接的に前記ゲート絶縁膜および直接的に前記ソース領域（２１）にある、前記第１の導電型とは異なる第２の導電型のウェル領域（２２）と、
前記ソース領域（２１）から遠隔した側で前記ウェル領域（２２）に電気的に続き、直接的に前記ゲート絶縁膜に直接ある前記第１の導電型のドリフト領域（２３）と、
直接的に前記引き出し電極（３４）にある前記第２の導電型の引き出し領域（２７）と、
前記引き出し電極（３４）に割り当てられた前記第１の導電型のバリア領域（２８）であって、前記バリア領域（２８）は前記ドリフト領域（２３）と前記引き出し電極（３４）との間に直接位置し、結果、前記引き出し領域（２７）は前記バリア領域（２８）と前記引き出し電極（３４）との間に位置し、前記バリア領域（２８）によって周囲全体が囲まれ、前記引き出し領域（２７）が中に位置するウェルが形成され、前記バリア領域（２８）は前記ゲート絶縁膜から離れている、バリア領域（２８）と
を備え、
前記ウェル領域（２２）および前記引き出し領域（２７）は、同じ最大ドーピング濃度および／または同じドーピング深さプロファイルを有する、パワー半導体デバイス（１）。

【請求項2】

半導体ボディ（２）は、前記第２の導電型である深いドーピング領域（２９）をさらに備え、前記深いドーピング領域（２９）は、前記バリア領域（２８）と前記ドリフト領域（２３）の少なくとも一部との間に位置し、
前記半導体ボディ（２）内への前記深いドーピング領域（２９）の深さは、前記ウェル領域（２２）の深さを超える、先行する請求項に記載のパワー半導体デバイス（１）。

【請求項3】

前記深いドーピング領域（２９）は、前記バリア領域（２８）の少なくともいくつかの側面に直接的に位置し、
前記深いドーピング領域（２９）の最大ドーピング濃度は、前記ウェル領域（２２）の最大ドーピング濃度を少なくとも２倍上回る、先行する請求項に記載のパワー半導体デバイス（１）。

【請求項4】

前記バリア領域（２８）の底面は、前記深いドーピング領域（２９）を少なくとも部分的に含まない、請求項２または３に記載のパワー半導体デバイス（１）。

【請求項5】

前記半導体ボディ（２）は、前記第１の導電型の増強領域（２６）をさらに備え、
前記増強領域（２６）が前記ドリフト領域（２３）と前記ウェル領域（２２）との間に位置するように、前記増強領域（２６）は前記ウェル領域（２２）の底面に直接位置し、
前記増強領域（２６）の最大ドーピング濃度は、前記ドリフト領域（２３）の最大ドーピング濃度を少なくとも２倍上回る、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項6】

前記ゲート電極（３１）は、トレンチ内に収容されており、
前記ゲート電極（３１）は、前記ウェル領域（２２）よりも前記半導体ボディ（２）内へと深く延在する、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項7】

前記深いドーピング領域（２９）は、少なくとも前記ゲート電極（３１）と同程度まで前記半導体ボディ（２）内へと延在する、請求項２および先行する請求項に記載のパワー半導体デバイス（１）。

【請求項8】

前記半導体ボディ（２）の上面視において、前記ゲート電極（３４）は２N本のストライプ（５１）を含み、Nは１以上の自然数であり、
前記２N本のストライプ（５１）は、前記パワー半導体デバイス（１）のN個の活性セル（５）を画定する、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項9】

前記ソース電極（３２）はN本の配線を含み、
前記半導体ボディ（２）の上面視において、前記N本の配線の各々は、前記N個の活性セル（５）のうちの１つに割り当てられ、前記ゲート電極（３１）のそれぞれの２つの前記ストライプ（５１）の間に位置する、先行する請求項に記載のパワー半導体デバイス（１）。

【請求項10】

Nは２以上の自然数であり、
前記引き出し電極（３４）は複数の接点（５２）を備え、
前記半導体ボディ（２）の上面視において、前記接点（５２）は、いずれの場合にも、２つの隣接する活性セル（５）の間に配置される、請求項８または９に記載のパワー半導体デバイス（１）。

【請求項11】

前記半導体ボディ（２）の上面視において、前記接点（５２）は、直線に沿って配置されており、
前記接点（５２）は、前記直線の最大５％を占め、
前記直線に沿った接点（５２）の各々の長さは、隣接する前記活性セル（５）間の距離の最大５０％である、先行する請求項に記載のパワー半導体デバイス（１）。

【請求項12】

前記半導体ボディ（２）は、前記第２の導電型のプラグ（２４）をさらに備え、
前記プラグ（２４）は、前記ウェル領域（２２）と電気的に接触するように構成されており、
前記ソース領域（２１）、前記プラグ（２４）および前記引き出し電極（３１）は、同電位となるように構成されている、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項13】

前記パワー半導体デバイス（１）は、絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）であり、前記IGBTは、前記IGBTのドレイン電極とエミッタ電極との間の電圧が少なくとも０．６５kVになるように構成されている、先行する請求項のいずれか１項に記載のパワー半導体デバイス（１）。

【請求項14】

少なくとも請求項５に記載のパワー半導体デバイス（１）を生産する方法であって、
前記第１の導電型の前記ドリフト領域（２３）を有する前記半導体ボディ（２）を提供することと、
前記第１の導電型の前記増強領域（２６）と前記バリア領域（２８）とを同時に形成することと、
前記第１の導電型とは異なる前記第２の導電型の前記ウェル領域（２２）と前記引き出し領域（２７）とを同時に形成することと、
前記第１の導電型のソース領域（２１）を作成することと、
前記ソース領域（２１）に前記ソース電極（３２）を、前記ウェル領域（２２）に前記ゲート電極（３１）を、前記引き出し領域（２７）に引き出し電極（３４）を適用することであって、前記バリア領域（２８）は、前記ドリフト領域（２３）と前記引き出し電極（３４）との間に直接位置する、適用することと
を含む、方法。

【発明の詳細な説明】

【技術分野】

【0001】

パワー半導体デバイスが提供される。このようなパワー半導体デバイスを製造するための方法も提供される。

【背景技術】

【0002】

米国特許第９ ８２５ １５８号は、絶縁ゲートバイポーラトランジスタを開示している。

【0003】

米国特許第８ ２１０ ０９８号は、トレンチ絶縁ゲートバイポーラトランジスタを参照する。

【0004】

欧州特許出願公開第２ ９５３ １６６号、米国特許出願公開第２０１７／０３３２０６号、米国特許出願公開第２０１９／０１９８６１号、米国特許出願公開第２０１６／３５９０２６号および米国特許出願公開第２０１６／２４７９１０号は、半導体デバイスに関する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

解決すべき課題は、電気的挙動が改善されたパワー半導体デバイスを提供することである。

【課題を解決するための手段】

【0006】

本開示の実施形態は、独立請求項に定義されたパワー半導体デバイスおよび方法を参照する。例示的なさらなる発展形態が、従属請求項の主題を構成する。

【0007】

例えば、パワー半導体デバイスは、バリア領域によってドリフト領域から分離された引き出し電極を備える。バリア領域によって、特にゲート絶縁膜劣化に対するロバスト性の観点からの長期安定性と静的損失との間の改善されたトレードオフを達成することができる。

【0008】

少なくとも１つの実施形態では、パワー半導体デバイスは、半導体ボディと、ゲート電極と、引き出し電極とを備え、半導体ボディは、
第１の導電型のソース領域であって、ソース電極がソース領域に位置している、ソース領域と、
ゲート電極にある、第１の導電型とは異なる第２の導電型のウェル領域と、
第１の導電型であるドリフト領域と、
第１の導電型であるバリア領域であって、バリア領域が、ドリフト領域と引き出し電極との間に位置し、引き出し電極がバリア領域に割り当てられる、バリア領域と
を備える。

【0009】

例えば、引き出し電極がバリア領域に割り当てられることは、それぞれの引き出し電極が、半導体ボディの上面の上面視において、割り当てられたバリア領域によって形成される閉じたリング内に位置することを意味することができる。代替的にまたは付加的に、それぞれの引き出し電極は、半導体ボディと直接電気的に接触し、バリア領域に最も近い電極である。

【0010】

ゲート電極は、ゲート絶縁膜によって半導体ボディと絶縁されている。ゲート絶縁膜は、酸化物であってもよい任意の電気絶縁材料から作成される。例えば、ゲート絶縁膜は、SiO_２、Si_３N_４、Al_２O_３、Y_２O_３、ZrO_２、HfO_２、La_２O_３、Ta_２O_５、TiO_２の材料のうちの少なくとも１つであってもよい。したがって、ゲート絶縁膜はゲート酸化膜と呼ばれることもある。例えば、ゲート絶縁膜の厚さは、少なくとも５０nmかつ／または最大０．５μmである。

【0011】

例えば、半導体ボディはシリコン、略してSiである。しかしながら、半導体ボディは、代替的に、SiC、Ga_２O_３またはGaNのような広バンドギャップ半導体材料であってもよい。

【0012】

第１の導電型は、例えばn導電型であり、したがって、ソース領域およびドリフト領域、ならびに、バリア領域はnドープされる。この場合、第２の導電型はp導電性であり、したがって、ウェル領域はpドープされる。他の様態では、第１の導電型はp型であり、第２の導電型はn型である。以下では、第１の場合、すなわち、第１の導電型がn導電型であり、第２の導電型がp導電型である場合に焦点を当てるが、以下のすべての記述は、第１の導電型がp導電型であり、第２の導電型がn導電型である場合にも同様に当てはまる。ウェル領域の最大ドーピング濃度がソース領域の最大ドーピング濃度未満であること、および／または、ウェル領域の最大ドーピング濃度がドリフト領域の最大ドーピング濃度よりも大きいことが可能である。

【0013】

パワー半導体デバイスがオン状態のとき、ウェル領域は、ゲート絶縁膜およびゲート電極と協働してチャネル領域を提供するように構成される。例えば、ウェル領域は、ゲート絶縁膜と直接接触している。したがって、チャネル領域は、ウェル領域の一部であり、同じドーピング濃度を有し得る。動作中、かつ、第２の導電型がp導電型であるとき、電子はゲート絶縁膜に沿ってソース領域からドリフト領域へとチャネル領域内を流れる。チャネル領域は、ゲート絶縁膜とウェル領域との界面に垂直な方向に、例えばナノメートルの範囲内、例示的には１nm～５０nmの厚さを有する。

【0014】

少なくとも１つの実施形態によれば、パワー半導体デバイスは、少なくとも０．６kVまたは少なくとも１．２kVまたは少なくとも３kVの最大電圧向けに構成される。この電圧は、例えば、ドレイン電極とエミッタ電極との間またはソース電極とドレイン電極との間など、デバイスの通常使用時に印加される。すなわち、ゲート電極を用いて、ソース／エミッタ電極およびドレイン／コレクタ電極の間にそれぞれの電圧を有することによって、パワー半導体デバイスを通る電流の流れを制御することができ、特にオンおよびオフに切り替えることができる。

【0015】

パワー半導体デバイスは、例えば、車両の電力モジュールが、例えば、ハイブリッド自動車もしくはプラグイン電気自動車などの車両、または、通勤電車などの鉄道において、バッテリまたは燃料電池からの直流電流を電動機の交流電流に変換するためのものである。

【0016】

少なくとも１つの実施形態によれば、パワー半導体デバイスは、金属－絶縁体－半導体電界効果トランジスタ（MISFET：metal－insulator－semiconductor field－effect transistor）、金属－酸化物－半導体電界効果トランジスタ（MOSFET：metal－oxide－semiconductor field－effect transistor）、または絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）、または逆導通絶縁ゲートバイポーラトランジスタ（RC－IGBT：reverse－conducting insulated－gate bipolar transistor）である。

【0017】

少なくとも１つの実施形態によれば、半導体ボディは、引き出し領域をさらに備える。例えば、引き出し領域は引き出し電極に位置する。引き出し電極は、引き出し領域によってのみ半導体ボディと接触することが可能である。したがって、引き出し領域は、バリア領域と引き出し電極との間に位置することができ、バリア領域と引き出し電極の両方と直接接触することができる。引き出し領域は、第２の導電型である。

【0018】

少なくとも１つの実施形態によれば、半導体ボディは、第２の導電型である深いドーピング領域をさらに備える。例えば、深いドーピング領域は、バリア領域とドリフト領域の少なくとも一部との間に位置する。深いドーピング領域がバリア領域に直接位置し、バリア領域が深いドーピング領域を引き出し領域および引き出し電極から分離することが可能である。さらに、ドリフト領域の一部が、深いドーピング領域がドリフト領域の異なる部分の間に挟まれ得るように、バリア領域と深いドーピング領域との間に位置することが可能である。

【0019】

少なくとも１つの実施形態によれば、半導体ボディ内への深いドーピング領域の深さは、ウェル領域の深さ以上である。例えば、深いドーピング領域の深さは、ウェル領域の深さを少なくとも１．５倍、または少なくとも２倍、および／または最大で２０倍、または最大で１０倍超える。

【0020】

「深さ」という用語は、半導体ボディの上面に垂直な方向におけるそれぞれの構成要素の延在範囲を指すことができる。例えば、上面は、パワー半導体デバイスのコレクタ電極またはドレイン電極に対向する。

【0021】

少なくとも１つの実施形態によれば、バリア領域の底面は、深いドーピング領域を部分的にまたは完全に含まない。底面は、上面から外方に面するバリア領域の面である。言い換えれば、バリア領域の下方の領域は、深いドーピング領域を完全にまたは部分的に含まないことができる。

【0022】

少なくとも１つの実施形態によれば、半導体ボディは、第１の導電型である増強領域をさらに備える。例えば、増強領域がドリフト領域とウェル領域との間に位置するように、増強領域はウェル領域の底面に直接位置する。すなわち、ウェル領域に増強領域を割り当てることができる。増強領域が存在しない場合、ウェル領域は、例えばウェル領域の底面においてドリフト領域と直接接触することができる。

【0023】

少なくとも１つの実施形態によれば、ゲート電極は、トレンチ内に部分的にまたは完全に収容される。例えば、トレンチは、ゲート電極およびゲート電極と半導体ボディとの間のゲート絶縁膜で完全に充填される。

【0024】

少なくとも１つの実施形態によれば、ゲート電極およびトレンチは、ウェル領域よりも半導体ボディ内に深く延在する。例えば、ゲート電極までの深さは、ウェル領域の深さを少なくとも１．５倍、または少なくとも２倍、かつ／または最大で１０倍、または最大で５倍超える。

【0025】

少なくとも１つの実施形態によれば、深いドーピング領域の深さは、ゲート電極の深さ以上である。

【0026】

少なくとも１つの実施形態によれば、半導体ボディの上面視において、ゲート電極は２N本のストライプまたは２N＋１本のストライプを含み、Nは１以上の自然数である。例えば、２≦N≦２００または５≦N≦５０である。ストライプは、パワー半導体デバイスのN個の活性セルを画定する。言い換えれば、活性セルまたは複数の活性セルの各々は、ストライプのうちの２つと、関連付けられるソース領域およびウェル領域とを含む。

【0027】

少なくとも１つの実施形態によれば、引き出し電極は複数の接点を備える。例えば、半導体ボディの上面視において、接点は、いずれの場合も２つの隣接する活性セルの間に配置される。それぞれの２つの活性セルの間の接点が、直線とすることができる配置線に沿って配置されることが可能である。例えば、配置線は、上面視において、２つの割り当てられた活性セルの鏡面対称線である。

【0028】

少なくとも１つの実施形態によれば、接点は、配置線の長さの最大１０％または最大５％を占める。したがって、接点は配置線の小さい部分のみを形成する。

【0029】

少なくとも１つの実施形態によれば、配置線に沿った接点の各々の長さは、隣接する活性セル間の距離の最大７０％または最大５０％または最大３０％である。代替的にまたは付加的に、配置線に垂直な接点の幅にも同じことが適用され得る。

【0030】

少なくとも１つの実施形態によれば、ソース領域と引き出し電極とは同電位となるように構成されている。例えば、ソース領域は、引き出し電極とオーミック電気接触している。このため、引き出し電極とソース電極とを電気的に短絡させることができる。

【0031】

パワー半導体デバイスを製造するための方法が付加的に提供される。例えば、本方法によって、上述の実施形態の少なくとも１つに関連して示されるように、パワー半導体デバイスが生産される。したがって、パワー半導体デバイスの特徴も本方法について開示され、逆もまた同様である。

【0032】

少なくとも１つの実施形態では、本方法は、例えば、記載されている順序において、
第１の導電型のドリフト領域を有する半導体ボディを提供するステップと、
第１の導電型の増強領域および／またはバリア領域を作成するステップと、
第１の導電型とは異なる第２の導電型のウェル領域および／または引き出し領域を作成するステップと、
第１の導電型のソース領域を作成するステップと、
ウェル領域および引き出し電極にゲート電極を適用するステップであって、バリア領域はドリフト領域と引き出し電極との間に位置する、適用するステップと
を含む。

【0033】

少なくとも１つの実施形態によれば、増強領域およびバリア領域は同時に作成される。すなわち、例えばイオンを注入してドーピングを導入することである同じドーピングステップによって、増強領域およびバリア領域を生産することができる。

【0034】

少なくとも１つの実施形態によれば、ウェル領域および引き出し領域は同時に作成される。すなわち、例えばイオンを注入してドーピングを導入することである同じドーピングステップによって、ウェル領域および引き出し領域を生産することができる。

【0035】

例えば、一方における増強領域およびバリア領域、ならびに、他方におけるウェル領域および引き出し領域は、それぞれ同じドーパントおよび／または同じ最大ドーピング濃度および／または同じドーピングの深さプロファイルを有する。

【0036】

本明細書に記載のパワー半導体デバイスおよび方法は、図面を参照して例示的な実施形態によって下記により詳細に説明される。個々の図において同じである部分は、同じ参照符号によって示されている。しかしながら、要素間の関係は原寸に比例して示されておらず、むしろ個々の要素は、理解を助けるために誇張して示されている場合がある。

【図面の簡単な説明】

【0037】

【図1】本明細書に記載のパワー半導体デバイスの例示的な実施形態の概略斜視図である。

【図2】図１のパワー半導体デバイスの概略断面図である。

【図3】図１のパワー半導体デバイスの概略断面図である。

【図4】変形パワー半導体デバイスの概略断面図である。

【図5】変形パワー半導体デバイスの概略断面図である。

【図6】図４および図５の変形パワー半導体デバイスのスイッチングプロセスの概略図である。

【図7】図４および図５の変形パワー半導体デバイスのスイッチングプロセスの概略図である。

【図8】本明細書に記載のパワー半導体デバイスおよび変形パワー半導体デバイスの例示的な実施形態の長期スイッチング安定性に関する比較データの図である。

【図9】本明細書に記載のパワー半導体デバイスおよび変形パワー半導体デバイスの例示的な実施形態の長期スイッチング安定性に関する比較データの図である。

【図10】本明細書に記載のパワー半導体デバイスおよび変形パワー半導体デバイスの例示的な実施形態に関する比較データの図である。

【図11】本明細書に記載のパワー半導体デバイスおよび変形パワー半導体デバイスに関する比較データの図である。

【図12】変形パワー半導体デバイスの概略斜視図である。

【図13】本明細書に記載のパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図14】本明細書に記載のパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図15】本明細書に記載のパワー半導体デバイスの例示的な実施形態の概略断面図である。

【図16】本明細書に記載のパワー半導体デバイスの例示的な実施形態の概略上面図である。

【図17】本明細書に記載のパワー半導体デバイスを製造する方法の例示的な実施形態のブロック図である。

【発明を実施するための形態】

【0038】

図１～図３は、パワー半導体デバイス１の例示的な実施形態を示す。パワー半導体デバイス１は、例えばSiまたはSiCから成る半導体ボディ２を備える。半導体ボディ２内には、半導体ボディ２全体にわたって、すなわち、例えば、半導体ボディ２の上面２０と平行な方向に横方向に延在することができるドリフト領域２３がある。ドリフト領域２３は、第１の導電型であり、例えば、ドリフト領域はnドープされている。

【0039】

さらに、上面２０において、半導体ボディ２は、同じく第１の導電型であるが、ドリフト領域２３の最大ドーピング濃度よりも高い最大ドーピング濃度を有するソース領域２１を備える。ソース領域２１は、ソース電極３２によって電気的に接触される。ソース電極３２は、半導体ボディ２の上面２０に適用されてもよく、または上面２０において半導体ボディ２内へと形成された凹部内に部分的にまたは完全に位置してもよい。

【0040】

ソース領域２１は、複数の部分領域に分割され得る。しかしながら、すべての部分領域が同じように機能し、同電位上にあり得るため、以下において、単純にするために、１つのソース領域２１のみが明示的に参照されるが、図示されていない独立した部分領域または電気的に独立したソース領域さえも存在し得る。半導体ボディ２の他のすべての領域についても同じことが同様に当てはまる。

【0041】

さらに、半導体ボディ２は、例えばソース領域２１の下方にウェル領域２２を備える。ウェル領域２２は第２の導電型であり、例えばウェル領域２２はpドープされている。ウェル領域２２は、トレンチ内に収容されたゲート電極３１に位置する。ゲート電極３４は、ゲート絶縁膜４によって半導体ボディ２から電気的に分離されている。単純にするために、ゲート絶縁膜４は図１にのみ示されている。選択肢として、トレンチは互いに平行に延伸してもよい。

【0042】

ゲート電極３４に沿って、パワー半導体デバイス１の動作時に、電荷キャリア伝導が生じるチャネル領域２２０が形成される。ゲート電極３４は、半導体ボディ２内へとウェル領域２２よりも深く延在している。２つのトレンチ、および、例えば２つの部分領域を有するソース領域２１、ならびに、上記２つのトレンチの間に位置するウェル領域２２によって、活性セル５が形成される。図１に示すように、複数の活性セル５が存在すること、または、１つの活性セル５のみが存在することが可能である。

【0043】

選択肢として、ウェル領域２２に電気的に接触するプラグ２４がある。プラグ２４は、ソース電極３２の下方に位置してもよく、ソース領域２１とプラグ２４とが同電位になるようにソース電極３２によって電気的に接触されてもよい。そのようなプラグ２４は、他のすべての例示的な実施形態にも存在することができる。

【0044】

さらなる選択肢として、半導体ボディ２は、第１の導電型である増強領域２６を備える。増強領域２６は、ウェル領域２２の上面２０から遠隔した側にある。例えば、増強領域２６は、断面A－A’に見られるように、２つの割り当てられたトレンチの間に完全に延在する（図２参照）。ゲート電極３１は、半導体ボディ２内へと増強領域２６よりも深く延在してもよい。増強領域２６の最大ドーピング濃度は、ドリフト領域２３の最大ドーピング濃度を超えてもよい。

【0045】

例えば、パワー半導体デバイス１は、絶縁ゲートバイポーラトランジスタ、略してIGBT（insulated－gate bipolar transistor）である。したがって、ドリフト領域２３のウェル領域２２から遠隔した側には、第２の導電型であるコレクタ領域２５も存在する。コレクタ領域２５には、コレクタ電極３３が存在する。付加的に、さらなる選択肢として、図示されていないドリフト領域２３とコレクタ領域２５との間の第１の導電型のバッファ領域が存在し得る。このようなバッファ領域のドーピング濃度は、ドリフト領域２３のドーピング濃度よりも高くすることができる。

【0046】

他の様態で、パワー半導体デバイス１が電界効果トランジスタである場合、コレクタ領域２５の代わりにドレイン領域２５１があり、コレクタ電極３３がドレイン電極３３１に置き換えられる。これは、図１において参照符号２５１，３３１の周りの括弧によって示されている。コレクタ領域２５とは反対に、ドレイン領域２５１は第１の導電型である。

【0047】

他の図では、コレクタ領域２５およびコレクタ電極３３、またはドレイン領域２５１およびドレイン電極３３１は示されておらず、それぞれのデバイスはIGBTまたは電界効果トランジスタのいずれかであり得る。

【0048】

上面２０の上面視において、ゲート電極３１は複数のストライプ５１を含むことができ、ストライプ５１のうちの２つは活性セル５のうちの１つを画定する。それぞれの活性セル５の２つのストライプ５１の間には、ソース電極３２の配線５３がある。任意選択的に、配線５３およびプラグ２４は合同であり得る。

【0049】

図１～図３の実施形態では、複数の活性セル５は、ストライプのアレイとして配置される。言い換えれば、活性セル５は、上面２０に平行かつ／または互いに平行な主延在方向を有する。図示されていない別の例示的な実施形態では、複数の活性セル５がセルラアレイとして配置されることも可能である。すなわち、活性セル５は、上面２０の上面視において見られる二次元グリッド、例えば、長方形または六角形グリッドに配置されてもよい。

【0050】

さらに、パワー半導体デバイス１は、引き出し電極３４を備える。引き出し電極３４は、隣接する活性セル５の間に、または活性セル５が１つしかない場合にはトレンチのソース電極３２から遠隔した側に位置する複数の接点５２を含むことができ、またはそれから構成することができる。さらに、引き出し電極３４の近くで、半導体ボディ２は、第１の導電型であるバリア領域２８を備える。バリア領域２８は、引き出し電極３４がその中に位置するウェルを形成することができる。したがって、パワー半導体デバイス１の意図される用途において、引き出し電極３４への電流および／または引き出し電極からの電流はすべてバリア領域２８を通過しなければならない。

【0051】

選択肢として、複数の引き出し電極３４および／または複数のそれぞれの接点５２がある場合、引き出し電極３４および／または接点５２のうちの１つまたはいくつかのみにバリア領域２８を設ける必要がある。言い換えれば、バリア領域２８が設けられた引き出し電極３４および／またはそれぞれの接点５２と、バリア領域が設けられていない引き出し電極３４および／または接点５２との混合物が存在し得る。しかしながら、好ましくは、引き出し電極３４および／またはそれぞれの接点５２のすべてに、少なくとも１つのバリア領域２８が設けられる。

【0052】

選択肢として、半導体ボディ２は、引き出し電極３４に直接、第２の導電型である引き出し領域２７を備える。引き出し電極３４は、引き出し領域２７とのみ直接接触し得る。引き出し領域２７の、引き出し電極３４の外方に面する側では、引き出し領域２７は、バリア領域２８によって周囲全体が囲まれていてもよい。図２および図３に示す断面A－A’およびB－B’を参照されたい。したがって、バリア領域２８は、引き出し領域２７が位置するウェルを形成することができる。

【0053】

またさらなる選択肢として、半導体ボディ２は、第２の導電型である深いドーピング領域２９を備える。例えば、深いドーピング領域２９は、接点５２の配置線に沿って位置する。したがって、ゲート電極３１を有するトレンチに面するバリア領域２８の側は、深いドーピング領域２９を含まないことができる。さらに、上面２０から遠隔したバリア領域２８の底面もまた、深いドーピング領域２９を含まないことができる（図３参照）。トレンチと平行な方向において（図３の断面Ｂ－Ｂ’参照）、深いドーピング領域２９は、バリア領域２８に直接隣接してもよい。

【0054】

例えば、半導体ボディ２の異なる領域の最大ドーピング濃度について、以下が個別にまたは任意の組み合わせで適用される。

【0055】

ソース領域２１、プラグ２４、深いドーピング領域２９、コレクタ領域２５および／またはドレイン領域２５１：少なくとも１×１０^１８cm^－３または少なくとも５×１０^１８cm^－３または少なくとも１×１０^１９cm^－３および／または最大５×１０^２０cm^－３または最大２×１０^２０cm^－３または最大１×１０^２０cm^－３、
ウェル領域２２、増強領域２６、引き出し領域２７および／またはバリア領域２８、少なくとも５×１０^１６cm^－３または少なくとも１×１０^１７cm^－３および／または最大５×１０^１９cm^－３または最大５×１０^１８cm^－３、
ドリフト領域２３、パワー半導体デバイス１の電圧クラスに応じて、少なくとも１×１０^１１cm^－３、または少なくとも１×１０^１２cm^－３、または少なくとも１×１０^１３cm^－３、および／または最大１×１０^１７cm^－３、または最大５×１０^１６cm^－３、または最大１×１０^１６cm^－３。

【0056】

例えば、深いドーピング領域２９の最大ドーピング濃度は、ウェル領域２２の最大ドーピング濃度を少なくとも２倍上回る。代替的にまたは付加的に、増強領域２６の最大ドーピング濃度は、ドリフト領域２３の最大ドーピング濃度を少なくとも１０倍、または少なくとも１００倍超える。

【0057】

複数の活性セル５が示されている図２を参照すると、代替的なビューでは、近くの活性セル５の２つの半部ならびに領域２７、２８、２９および引き出し電極３４を含む構造を含む単位セル６を画定することができる。パワー半導体デバイス１は、活性セル５について上述したようにストライプのアレイとして配置された複数の単位セル６を含んでもよい。

【0058】

バリア領域２８によって、特にゲート絶縁膜劣化に対するロバスト性の観点からの長期安定性と静的損失との間の改善されたトレードオフを達成することができる。したがって、バリア領域は、引き出し領域２７および深いドーピング領域２９と協働することができる。バリア領域２８の機能は、半導体デバイスの変形例１０、１１に関して以下でより詳細に説明される。

【0059】

図４には、図１～図３のパワー半導体デバイス１の第１の変形例１０が示されている。デバイス１、１０の間の主な違いは、変形例１０がバリア領域を含まないことである。さらに、第１の変形デバイス１０は、引き出し領域を含まず、引き出し電極のための別個の接点を含まない。図５には、図４の変形例１０のターンオフ中の衝突イオン化が示されている。

【0060】

選択肢として、増強領域２６およびウェル領域２２は、トレンチの両側にあり得る。言い換えれば、トレンチ、したがってゲート電極３１は、上面２０から始まって増強領域２６およびウェル領域２２を通じて延伸することができる。フィールド酸化膜４２が、ソース電極３２を半導体ボディから分離し、ソース電極３２は上面２０の上に延在する。これらの特徴は、本明細書に記載のパワー半導体デバイス１において個別にまたは集合的に実現することもできる。他の様態では、図１～図３と同じことが図４にも当てはまり得、逆もまた同様である。

【0061】

例えば、IGBTの長期性能安定性は、ゲート絶縁膜劣化に対するロバスト性を必要とする。ゲート絶縁膜劣化は、高電流でのターンオフスイッチング事象中の動的アバランシェによって引き起こされる可能性があり、動的アバランシェによって生成された電荷キャリアは、ゲート絶縁膜に注入されるのに十分なエネルギーを有し得、ゲート容量、したがってスイッチング速度などのデバイスのスイッチング特性を変更し、閾値電圧の不安定性を引き起こす可能性がある。劣化は、トレンチの底部のゲート絶縁膜付近のアバランシェ発生のピークPに起因する、トレンチIGBTの設計上の課題である（図５参照）。

【0062】

図６には、３．３kVの電圧向けに構成された図４のIGBTのターンオフ中の電流－電圧曲線が示されており、図７は、ターンオフ中の積分アバランシェ生成Aintおよび最大アバランシェ生成Amaxを示している。したがって、ターンオフ中に著しいアバランシェ生成が起こることが分かる。

【0063】

IGBTのゲート酸化膜劣化に対するロバスト性を改善する方法は、アノード線量を減少させることである。しかしながら、アノード線量を減少させることは、静的損失および短絡安全動作領域SOA能力にも有害な影響を及ぼす。別の解決策は、図４に示すように、深いpウェルのような深いドーピング領域２９などの保護構造を実装すること、および／またはダミートレンチを形成することである。このようにして、活性トレンチ付近の動的アバランシェ生成は低減され得るが、高周波の過酷なスイッチング条件を伴う高度に要求の厳しい用途の長期安定性を保証するのに十分な様態ではない。

【0064】

劣化を低減するためのより効果的な手法は、引き出し電極３４のように、活性セル５から距離をおいて追加の電気コンタクトを含むことである。追加のコンタクトは、ターンオフ中にプラズマの一部を抽出することができるようにバイアスされ、アクティブトレンチからキャリアを効果的に迂回させ、したがってゲート酸化膜付近のアバランシェ生成を低減する。例えば、pウェルに直接接続されたエミッタバイアスコンタクトは、ターンオフ中にプラズマを枯渇させながら、裏面から相当量の電流を迂回させる。

【0065】

しかしながら、深いドーピング領域２９をエミッタコンタクト３４と直接接続することは、静的損失を大幅に増大させるため、非実用的な解決策であり得る。この望ましくない効果は、追加のコンタクトが電荷キャリアの追加の引き出し点を提供し、同じ印加されるコレクタ－エミッタ電圧のプラズマ密度、したがって導電率を低下させるという事実に起因する。

【0066】

本明細書において説明するパワー半導体デバイス１によれば、長期性能安定性、すなわちゲート絶縁膜劣化に対するロバスト性と、静的損失との間のトレードオフの改善を達成することができる。他の解決策とは異なり、追加の引き出しコンタクト３４はバリア領域２８によって効果的に遮蔽され、これにより、ターンオフ損失の低減およびゲート酸化膜劣化に対するロバスト性の向上に関する利点を維持しながら、オン状態に対するコンタクト３４の有害な影響が低減される。

【0067】

例えば３．３kVトレンチIGBTである、本明細書に記載のパワー半導体デバイス１を用いて、代替的な解決策と比較して、静的損失の増加が制限された劣化に対する改善されたロバスト性を達成することができる。パワー半導体デバイス１は、例えば、必要とされる変更が、上面に接点を形成するために実施されるフォトリソグラフィ工程に用いるマスクの変形レイアウトのみであるため、積極的な技術開発を行うことなく加工することができる。

【0068】

図８および図９は、図１に関連して本明細書で説明したパワー半導体デバイス１のロバスト性と劣化とを比較するための反復逆バイアス安全動作領域（RBSOA：reverse bias safe operation area）テストの結果（図８参照）、および、バリア領域なしの図４に記載されたものと同様の変形設計１０（図９参照）を示す。

【0069】

図８および図９では、ターンオン中の最大電流オーバーシュートの増加は、最大１００kパルスまで、１０００個のターンオフパルスiごとに測定される。図８および図９の両方において、最大で２．５kVの公称電圧Uの１．３９倍まで、および最大で３３７．５ Aの公称電流Cの２．２５倍まで、ますます過酷なターンオフ条件で実験を繰り返した。C軸の上限および下限は、初期の最大電流オーバーシュートから±１０％オフセットしている。

【0070】

本明細書において説明するパワー半導体デバイス１は、最も過酷なテスト条件でも劣化の兆候を示さないが、デバイス１０は、ターンオフ電圧の増大に伴って劣化の影響が増大する。図８および図９の結果は、バリア領域２８が、劣化に対するロバスト性に関して引き出し電極３４の有効性を制限しないことを証明している。

【0071】

図１０は、同じロット内で並列に処理された３つのデバイス分割についての室温でのオン状態電圧VCEsatの確率プロットを示す。本明細書において説明するパワー半導体デバイス１は、引き出しコンタクトがバリア領域に完全に囲まれていない第２の変形デバイス１１と比較して、VCEsatが約２００mV向上している。参考として、劣化の影響を受ける抽出接触のない第１の変形デバイス１０も分析に含まれる。

【0072】

したがって、引き出し電極３４を完全に取り囲むバリア領域２８の存在は、引き出し層が深いpウェルに直接接続されているデバイス１１に対してVCEsatの大幅な減少を得ることを可能にする。本明細書に記載のパワー半導体デバイス１は、追加の引き出しコンタクトのないデバイス１０よりも高い静的損失を依然として有するが、程度はより低い。

【0073】

図１１では、図４のものと同様の引き出しコンタクトを有しないデバイス１０を、引き出しコンタクトがバリア領域によって完全に囲まれていないデバイス１１と比較しており、デバイス１０および１１の両方が６．５kVトレンチIGBTとして構成されている。追加の引き出し電極３４の存在下では、公称オン状態電流に達するのに必要なプラズマ密度を得るために、より高い電圧VCEsatが必要である。他方、ターンオフ損失Eoffは低減される。

【0074】

本明細書において説明するパワー半導体デバイス１は、引き出しコンタクトを有しないデバイス１０よりもスイッチング損失は低いが、デバイス１１よりもわずかにスイッチング損失が高い。したがって、本明細書に記載のパワー半導体デバイス１は、潜在的に低減された短絡能力でアノード注入効率を低減する必要なく、高周波用途に最適化された技術曲線の領域内を効果的に移動する。

【0075】

比較のために、図１２には、上で参照したトレンチIGBTの変形例１１のエミッタ側が示されている。エミッタバイアスコンタクト３４は、活性セル５間の深いドーピング領域２９に直接接続されている。この追加のコンタクト３４は、正孔引き出しコンタクトと考えることができる。これは、劣化に対するロバスト性を高めるのに役立つが、静的損失に対して強い有害な影響を有する。

【0076】

図１３では、トレンチゲート電極はないが、ゲート電極３１が上面２０に適用されているパワー半導体デバイス１の別の例が示されている。したがって、図１３のパワー半導体デバイス１は平面設計である。

【0077】

図１３では、任意選択の増強領域２６およびバリア領域２８が同じドーピングプロファイルを有することができることが分かる。これは、同じ方法ステップで増強領域２６およびバリア領域２８を生産することによって達成することができる。ウェル領域２２および任意の引き出し領域２７についても同様である。さらに、選択肢として、深いドーピング領域が存在する必要はない。

【0078】

他の様態では、図１～図１２と同じことが図１３にも当てはまり得、逆もまた同様である。

【0079】

図１４および図１５の断面は、図３の表現に対応する。図１４では、ドリフト領域２３が深いドーピング領域２９とバリア領域２８との間に延在し得ることが示されている。図１５によれば、引き出し領域はなく、バリア領域２８が引き出し電極３４と直接接触している。

【0080】

他の様態では、図１～図１３と同じことが図１４および図１５にも当てはまり得、逆もまた同様である。

【0081】

図１６には、パワー半導体デバイス１の例示的な実施形態の上面図が示されている。引き出し電極３４が、複数の接点５２によって形成されていることが分かる。接点５２は、比較的小さくすることができ、例えば、最大４μm×４μmまたは最大２μm×２μmのサイズを有することができる。接点５２は、上面２０の上面視において、隣接する活性セル５に対して鏡面対称軸である直線に沿って配置される。例えば、接点５２は、直線の最大５％を占める。

【0082】

他の様態では、図１～図１５と同じことが図１６にも当てはまり得、逆もまた同様である。

【0083】

図１７には、パワー半導体デバイス１を生産する方法のブロック図が示されている。方法ステップS１において、半導体ボディ２が提供される。例えば、方法ステップS１において、半導体ボディ２は、第１の導電型のドリフト領域２３を有する。

【0084】

その後の方法ステップS２によれば、第１の導電型の増強領域２６およびバリア領域２８が形成される。例えば、増強領域２６とバリア領域２８とが同時に作成される。

【0085】

方法ステップS３では、続いて、第２の導電型のウェル領域２２および引き出し領域２７が作成される。ウェル領域２２および引き出し領域２７も、同時に作成されてもよい。

【0086】

次に、方法ステップS４において、第１の導電型のソース領域２１が形成され、続いて、ゲート電極３１がウェル領域２２に適用され、引き出し電極３４が引き出し領域２７および／またはバリア領域２８に適用される方法ステップS５が行われる。

【0087】

図１７では、方法ステップS３は方法ステップS２に後続するが、代替的に、方法ステップS２が方法ステップS３に後続することも可能である。さらに、方法ステップS４が、方法ステップS２および／またはS３の前に行われてもよい。

【0088】

他の様態では、図１～図１６と同じことが図１７にも当てはまり得、逆もまた同様である。

【0089】

図に示されている構成要素は、別途指示しない限り、例示的には、直接順に重なった指定された順序に従う。図中で接触していない構成要素は、例示的に互いに離間している。線が互いに平行に描かれている場合、対応する表面は互いに平行に向けられてもよい。同様に、別途指示しない限り、描かれた構成要素の互いに対する位置は、図面において正確に再現されている。

【0090】

「および／または」という用語は、関連する対象を記述するための関連関係のみを記述し、３つの関係が存在し得ることを表す。例えば、Aおよび／またはBは、以下の３つの場合を表すことができる：Aのみが存在する、AとBの両方が存在する、およびBのみが存在する。３つを超える実体が存在する場合にも同様に適用される。

【0091】

ここで説明するパワー半導体デバイスは、例示的な実施形態に基づく説明に限定されるものではない。むしろ、この特徴またはこの組み合わせ自体が特許請求の範囲または例示的な実施形態において明示的に指定されていなくても、パワー半導体デバイスは、任意の新規の特徴、およびまた、特許請求の範囲における特徴の任意の組み合わせを含む特徴の任意の組み合わせを包含する。

【0092】

本出願は、欧州特許出願第２１２１６３５８．８号の優先権を主張し、その開示内容は参照により本明細書に組み込まれる。

【符号の説明】

【0093】

参照符号のリスト
１ パワー半導体デバイス
２ 半導体ボディ
２０ 上面
２１ ソース領域
２２ ウェル領域
２３ ドリフト領域
２４ プラグ
２５ コレクタ領域
２５１ ドレイン領域
２６ 増強領域
２７ 引き出し領域
２８ バリア領域
２９ 深いドーピング領域
３１ ゲート電極
３２ ソース電極
３３ コレクタ電極
３３１ ドレイン電極
３４ 引き出し電極
３５ ドレイン電極
４ ゲート絶縁膜
４２ フィールド酸化膜
５ 活性セル
５１ ゲート電極のストライプ
５２ 引き出し電極の接点
５３ ソース電極の配線
６ 単位セル
１０ パワー半導体デバイスの第１の変形例
１１ パワー半導体デバイスの第２の変形例
Aint cm^－２ s^－１単位の積分アバランシェ生成
Amax cm^－３ s^－１単位の最大アバランシェ生成
C A単位の電流
Eoff J単位のターンオフ中のエネルギー損失
i １０００単位のパルス数
I 衝突イオン化cm^－３ s^－１
n cm^－３単位のドーピング濃度
P アバランシェピーク
S．． 方法ステップ
T 秒単位の時間
U V単位の電圧
X，Y μm単位の横座標および高さ座標

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【国際調査報告】