知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2025-01-24
(54)【発明の名称】制御レジスタのパリティ保護
(51)【国際特許分類】
G06F 11/10 20060101AFI20250117BHJP
【ＦＩ】
G06F11/10 604
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024537116
(86)(22)【出願日】2022-09-14
(85)【翻訳文提出日】2024-06-19
(86)【国際出願番号】 US2022043520
(87)【国際公開番号】W WO2023136867
(87)【国際公開日】2023-07-20
(31)【優先権主張番号】17/574,340
(32)【優先日】2022-01-12
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】591025439
【氏名又は名称】ザイリンクス インコーポレイテッド
【氏名又は名称原語表記】ＸＩＬＩＮＸ ＩＮＣＯＲＰＯＲＡＴＥＤ
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】アザド，サロシュ・アイ
(72)【発明者】
【氏名】ガネサン，アディティ・アール
(57)【要約】
レジスタ内の誤りを検出するための集積回路（ＩＣ）デバイスであって、このＩＣデバイスはレジスタ、及びパリティチェック回路を含む。パリティチェック回路は、レジスタに結合され、第１パリティ回路、第２パリティ回路、及び誤り検出回路を含む。第１パリティ回路は、レジスタから第１レジスタ値を受信し、第１レジスタ値から第１値を決定する。第２パリティ回路は、レジスタから第２レジスタ値を受信し、第２レジスタ値から第２値を決定する。誤り検出回路は、第１値と第２値とを比較して、レジスタ内の第１誤りを検出し、第１誤りを示す誤り信号を出力する。
【特許請求の範囲】
【請求項1】
集積回路（ＩＣ）デバイスであって、複数のレジスタと、
前記複数のレジスタに結合されたパリティチェック回路であって、
前記複数のレジスタから第１レジスタ値を受信し、前記第１レジスタ値から第１値を決定するように構成された、第１パリティ回路と、
前記複数のレジスタから第２レジスタ値を受信し、前記第２レジスタ値から第２値を決定するように構成された、第２パリティ回路と、
誤り検出回路であって、
前記第１値と前記第２値とを比較して、前記複数のレジスタ内で第１誤りを検出することと、
前記第１誤りを示す誤り信号を出力することと、を実行するように構成された誤り検出回路と、を含む、パリティチェック回路と、を含む、集積回路（ＩＣ）デバイス。
【請求項2】
前記パリティチェック回路が、前記第１レジスタ値を受信し、前記第１レジスタ値から第３値を決定するように構成された第３パリティ回路と、
前記第２レジスタ値を受信し、前記第２レジスタ値から第４値を決定するように構成された第４パリティ回路と、を更に含み、前記誤り検出回路が、前記第１値、前記第２値、前記第３値、及び前記第４値に基づいて、前記パリティチェック回路内で第２誤りを検出するように更に構成されている、請求項１に記載のＩＣデバイス。
【請求項3】
前記誤り検出回路が、前記第２誤りを、前記第１値と前記第２値との比較に基づいて、第１信号を生成することと、
前記第３値と前記第４値との比較に基づいて、第２信号を生成することと、
前記第１信号と前記第２信号とを比較することと、によって、検出するように構成されている、請求項２に記載のＩＣデバイス。
【請求項4】
前記第１パリティ回路が、第１中間値を決定するためにマスクを前記第１レジスタ値に適用することによって、前記第１値を決定するように構成され、前記マスクがマスク値を含み、前記第１レジスタ値の各々が、前記マスク値のそれぞれのマスク値に対応する、請求項１に記載のＩＣデバイス。
【請求項5】
前記第１パリティ回路が、前記第１値を、前記第１中間値に基づいて第２中間値を決定することと、
前記第２中間値と有効値とを比較することと、によって、決定するように更に構成されている、請求項４に記載のＩＣデバイス。
【請求項6】
前記パリティチェック回路が、モニタイネーブル信号に基づいて、前記第１値を決定するように構成されている、請求項１に記載のＩＣデバイス。
【請求項7】
前記第１値が第１期間中に決定され、前記第２値が第２期間中に決定され、前記第１期間と前記第２期間が重複していない、請求項１に記載のＩＣデバイス。
【請求項8】
パリティチェック回路であって、複数のレジスタから第１レジスタ値を受信し、前記第１レジスタ値から第１値を決定するように構成された、第１パリティ回路と、
前記複数のレジスタから第２レジスタ値を受信し、前記第２レジスタ値から第２値を決定するように構成された、第２パリティ回路と、
誤り検出回路であって、
前記第１値と前記第２値とを比較して、前記複数のレジスタ内で第１誤りを決定することと、
前記第１誤りを示す誤り信号を出力することと、を実行するように構成された誤り検出回路と、を含む、パリティチェック回路。
【請求項9】
前記第１レジスタ値から第３値を決定するように構成された第３パリティ回路と、前記第２レジスタ値から第４値を決定するように構成された第４パリティ回路と、を更に含み、前記誤り検出回路が、前記第１値、前記第２値、前記第３値、及び前記第４値に基づいて、前記パリティチェック回路内で第２誤りを決定するように更に構成されている、請求項８に記載のパリティチェック回路。
【請求項10】
前記誤り検出回路が、前記第２誤りを、前記第１値と前記第２値との比較に基づいて第１信号を生成することと、
前記第３値と前記第４値との比較に基づいて第２信号を生成することと、
前記第１信号と前記第２信号とを比較することと、によって、決定するように構成されている、請求項９に記載のパリティチェック回路。
【請求項11】
前記第１パリティ回路が、第１中間値を決定するためにマスクを前記複数のレジスタの第１サブセットの前記第１レジスタ値に適用することによって、前記第１値を決定するように構成され、前記マスクが、マスク値を含み、前記第１レジスタ値の各々が、前記マスク値のそれぞれのマスク値に対応する、請求項８に記載のパリティチェック回路。
【請求項12】
前記第１パリティ回路が、前記第１値を、前記第１中間値に基づいて第２中間値を決定することと、
前記第２中間値と有効値とを比較することと、によって、決定するように構成されている、請求項１１に記載のパリティチェック回路。
【請求項13】
前記第１パリティ回路が、第１期間中に前記第１値を決定するように構成され、前記第２パリティ回路が、第２期間中に前記第２値を決定するように構成され、前記第１期間と前記第２期間が重複していない、請求項８に記載のパリティチェック回路。
【請求項14】
方法であって、集積回路（ＩＣ）デバイスのパリティチェック回路の第１パリティ回路によって、前記ＩＣデバイスの複数のレジスタの第１レジスタ値から第１値を決定することと、
前記パリティチェック回路の第２パリティ回路によって、前記複数のレジスタの第２レジスタ値から第２値を決定することと、
前記第１と第２値とを比較して、前記複数のレジスタ内で第１誤りを決定することと、
前記第１誤りを示す誤り信号を出力することと、を含む、方法。
【請求項15】
前記パリティチェック回路の第３パリティ回路によって、前記第１レジスタ値から第３値を決定することと、前記パリティチェック回路の第４パリティ回路によって、前記第２レジスタ値から第４値を決定することと、
前記第１値、前記第２値、前記第３値、及び前記第４値に基づいて、前記パリティチェック回路内で第２誤りを決定することと、を更に含み、前記第２誤りを決定することが、
前記第１値と前記第２値との比較に基づいて第１信号を生成することと、
前記第３値と前記第４値との比較に基づいて第２信号を生成することと、
前記第１信号と前記第２信号とを比較することと、を含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示の実施例は、全般に、無効なレジスタ値を検出することに関し、より具体的には、パリティ回路を使用して、無効なレジスタ値を検出することに関する。
【背景技術】
【0002】
高いレベルの動作安全性を要する用途において、集積回路（ＩＣ）デバイスは、安全動作標準を満たすことが必要とされる。かかる用途は、ＩＣデバイスの障害によって、オペレータを危険な状況に追い込む恐れのある動作環境に対応する。かかる用途の一例は、自動車用途である。自動車用途では、ＩＣデバイスは、ＩＳＯ ２６２６２規格に規定された自動車安全度水準の１つを満たす必要がある。例えば、ＩＣデバイスは、ランダム故障を９９％検出可能であることを要求するＡＳＩＬ－Ｄ規格（例えば、単一箇所における故障検出率（ＳＰＦＭ））を満たすことが要求される。様々な実装形態において、モニタリング技術を適用することにより、様々なＩＣデバイスは９９％のＳＰＦＭを達成することができる。いくつかの実装形態では、ＩＣデバイスは、ソフトウェアモニタリングを採用して、レジスタ値の妥当性を決定するためにＩＣデバイスのレジスタ値を周期的にチェックする。しかしながら、ソフトウェアモニタリング技術では、レジスタ値の妥当性を定期的にチェックするので、ＩＣデバイスの動作に悪影響が及ぶまで、レジスタ値への１つ以上の変化が検出されない可能性がある。更に、ソフトウェアモニタリングソリューションは、ＩＣデバイスの処理リソースを使用して、ＩＣデバイス上で実行する１つ以上のアプリケーションが利用可能な処理リソースの量を削減させる。
【発明の概要】
【課題を解決するための手段】
【0003】
集積回路（ＩＣ）デバイスは、ＩＣデバイスの制御レジスタの値に対する誤った値変化（例えば、無効値）を検出する、ハードウェアベースの技術を含む。ハードウェアベースの技術は、ＩＣデバイスの動作に悪影響が及ぶ前に、誤った値変化が検出されるように、制御レジスタを途切れなくモニタすることができる。一例では、ＩＣデバイスは、ＩＣデバイスの制御レジスタの値をモニタし、制御レジスタ内で検出された誤りを報告するパリティチェック回路を含む。パリティチェック回路は、レジスタのサブセットのパリティ値を生成し、このパリティ値を使用して、制御レジスタの値内に存在する誤りを検出する。
【0004】
一例では、レジスタ内の誤りを検出するためのＩＣデバイスであって、このＩＣデバイスはレジスタ、及びパリティチェック回路を含む。パリティチェック回路は、レジスタに結合され、第１パリティ回路、第２パリティ回路、及び誤り検出回路を含む。第１パリティ回路は、レジスタから第１レジスタ値を受信し、第１レジスタ値から第１値を決定する。第２パリティ回路は、レジスタから第２レジスタ値を受信し、第２レジスタ値から第２値を決定する。誤り検出回路は、第１値と第２値とを比較して、レジスタ内の第１誤りを検出し、第１誤りを示す誤り信号を出力する。
【0005】
一例では、方法は、ＩＣデバイスのパリティチェック回路の第１パリティ回路によって、ＩＣデバイスの複数のレジスタの第１レジスタ値から、第１値を決定することを含む。この方法は、パリティチェック回路の第２パリティ回路によって、複数のレジスタの第２レジスタ値から、第２値を決定することを更に含む。更に、この方法は、第１値と第２値とを比較して、複数のレジスタ内の第１誤りを決定することと、この第１誤りを示す誤り信号を出力することと、を含む。
【0006】
一例では、パリティチェック回路は、第１パリティ回路と、第２パリティ回路と、誤り検出回路と、を含む。第１パリティ回路は、複数のレジスタから第１レジスタ値を受信し、第１レジスタ値から第１値を決定する。第２パリティ回路は、複数のレジスタから第２レジスタ値を受信し、第２レジスタ値から第２値を決定する。誤り検出回路は、第１値と第２値とを比較して、複数のレジスタ内の第１誤りを決定し、第１誤りを示す誤り信号を出力する。
【0007】
上記の特徴が詳細に理解され得るように、上記で簡潔に要約されたより具体的な説明が、例示的な実装形態を参照することによって行われ得、それらの実装形態のうちのいくつかが添付の図面に例解される。しかしながら、添付の図面は、典型的な例示の実装形態のみを例解しており、したがって、その範囲を限定するものとみなされるべきではないことに留意されたい。
【図面の簡単な説明】
【0008】
【図1】一実施例に係る、集積回路デバイスの概略図である。
【図2】一実施例に係る、集積回路デバイスの部分概略図である。
【図3】一実施例に係る、パリティ回路の概略図である。
【図4】一実施例に係る、誤り検出器回路の部分概略図である。
【図5】一実施例に係る、レジスタ内の誤りを検出する方法の流れ図である。
【発明を実施するための形態】
【0009】
理解を容易にするために、可能な場合には、図面に共通する同一の要素を示すために同一の参照番号が使用されている。一実施例の要素は、他の例に有益に組み込まれ得ることが企図される。
【0010】
集積回路（ＩＣ）デバイスはレジスタを含み、レジスタの値はＩＣデバイスの動作を制御し得る。かかるレジスタは、制御レジスタと呼ぶことができる。レジスタの値が変化すると、ＩＣデバイスの動作が変化する。いくつかの実施例では、ＩＣデバイス上で実行するアプリケーションは、ＩＣデバイスの動作を構成、又は変更するために、レジスタの１つ以上の値を変化させる。しかしながら、他の実施例では、レジスタのうち１つ以上のレジスタ値が、誤って変更され得る。レジスタの値が誤って変わると、レジスタの値が意図しない値となり、ＩＣデバイスの動作に悪影響を及ぼす恐れがある。レジスタの値は、対応するＩＣデバイス内の欠陥、レジスタ内の単一事象反転（ＳＥＵ）、又はレジスタへの不正確な（例えば、意図しない）書込みに起因して、誤って変更され得る。ＳＥＵは、レジスタの回路素子内の付随的な電気的影響により、レジスタの値を変化させる。誤った書き込みは、誤ったレジスタにルーティングされたデータに対応する。
【0011】
無効値を有するレジスタは、対応するＩＣデバイスの動作を変化させ得る。ＩＣデバイスの動作を変化させると、対応するシステム内の障害を招き得る。障害によりオペレータの安全が危険にさらされる恐れのあるシステムでは、レジスタ内の無効値を検出することで、ＩＣデバイスの動作が変更されないことを確保し、対応するシステム内で障害が発生する尤度を下げ、オペレータの安全性を高める。
【0012】
以下では、レジスタの値をモニタするパリティチェック回路を含む、ＩＣデバイスについて、説明する。パリティチェック回路は、誤って変更されたレジスタ値を検出するハードウェアベースの技術を使用する。パリティチェック回路は、レジスタのサブセットからレジスタ値を受信し、パリティ計算を使用して、レジスタの値内に誤りが存在するか否かを決定する。パリティチェック回路が、ハードウェアベースの技術を使用して、レジスタ値をモニタするので、対応するデバイスの処理リソースは、レジスタ値のモニタリング専用ではない。更に、パリティチェック回路は、レジスタの値を途切れなくモニタすることができる。したがって、ソフトウェアモニタリング技術を採用したＩＣデバイスと比較して、ＩＣデバイス上で実行するアプリケーションが利用できる処理リソースが増加し、無効なレジスタ値がより迅速に検出される。
【0013】
様々な特徴が、図面を参照して以下に記載される。図面は縮尺どおりに描かれている場合もあるか、描かれていない場合もあり、同様の構造又は機能の要素は図面全体を通して同様の参照番号によって表されていることに留意されたい。図面は、特徴の説明を容易にすることのみを意図していることに留意されたい。それらは、特許請求された発明の網羅的な説明として又は特許請求された発明の範囲を限定するものとして意図されていない。加えて、例解された実施例は、図示された全ての態様、又は利点を有する必要はない。特定の実施例に関連して記載される態様又は利点は、必ずしもその実施例に限定されず、そのように例解されていなくても、又はそのように明示的に記載されていなくても、任意の他の例において実施され得る。
【0014】
図１は、１つ以上の実施例に係る、ＩＣデバイス１００を例示する。ＩＣデバイス１００は、コントローラ１１０と、制御回路１２０と、レジスタブロック１３０と、パリティチェック回路１４０と、相互接続１５０と、を含む。ＩＣデバイス１００は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの、プログラマブルロジックデバイスであり得る。他の実施例では、ＩＣデバイス１００は、とりわけ、特定用途向けＩＣ（ＡＳＩＣ）、中央処理ユニット（ＣＰＵ）、又はグラフィック処理ユニット（ＧＰＵ）である。１つ以上の実施例において、ＩＣデバイス１００は、システムオンチップ（ＳｏＣ）である。また、ＩＣデバイス１００は、１つ以上のＩＣチップを含む。様々な例において、ＩＣデバイス１００は、プログラマブルロジック、及び強化された制御回路を含む。プログラマブルロジックは、プログラマブルロジックの機能性を変更するために、制御データ（例えば、ビットストリーム）を介して再プログラムされ得る一方、強化された制御回路の機能性は依然として一定のままである。
【0015】
コントローラ１１０は、相互接続１５０を介して制御回路１２０と通信する。相互接続１５０は、Ａｄｖａｎｃｅｄ ｅＸｔｅｎｓｉｂｌｅ Ｉｎｔｅｒｆａｃｅ（ＡＸＩ）相互接続であり得る。他の実施例では、相互接続１５０は、別の種類の相互接続である。コントローラ１１０は、レジスタブロック１３０の１つ以上のレジスタの値を更新するための命令、及びデータを制御回路１２０に提供する。更に、コントローラ１１０は、レジスタブロック１３０の１つ以上のレジスタの値を読み込む命令を、制御回路１２０に提供する。一実施例では、コントローラ１１０は、１つ以上の対応する機能を実行するために、メモリ内に格納された命令を実行する。命令はアプリケーションに対応し、機能は、アプリケーションに基づいてＩＣデバイスによって実行される、１つ以上のアクションに対応する。例えば、アプリケーションは、自動車のセンサデバイスから受信されたセンサデータをモニタリングすることに対応し得る。
【0016】
レジスタブロック１３０は、制御レジスタブロックと呼ぶことができる。レジスタブロック１３０は、１つ以上のレジスタ（例えば、制御レジスタ）を含み、それぞれが、１つ以上の対応するレジスタ値を有する。一実施例では、レジスタブロック１３０内のレジスタの数はＮである。Ｎは１より大きい正の整数である。他の実施例では、Ｎは１６、３２、６４、１２８、２５６、又は、それ以上である。レジスタブロック内の各レジスタは、Ｍビットレジスタである。Ｍは、１より大きい正の整数である。一実施例では、Ｍは１６、３２、６４、１２８、２５６、又は、それ以上である。レジスタブロック１３０内のレジスタの各々は、それぞれが対応するレジスタ値を格納する複数のフリップフロップを含む。フリップフロップは、複数の行、及び列に配置される。フリップフロップの各行は、レジスタブロック１３０内の異なるレジスタに対応する。更に、各フリップフロップは、対応するレジスタの対応するビット（例えば、レジスタ値）を格納する。
【0017】
レジスタブロック１３０は、制御回路１２０に接続し、この制御回路によって制御される。例えば、レジスタブロック１３０は、相互接続１５０、及び制御回路１２０を介してコントローラ１１０から、読み込みコマンド、書き込みコマンド、及びデータを受信することができる。
【0018】
パリティチェック回路１４０は、レジスタブロック１３０に接続する。更に、パリティチェック回路１４０は、制御回路１２０、及びコントローラ１１０の１つ以上に接続する。パリティチェック回路１４０は、レジスタブロック１３０からレジスタ値を受信し、レジスタブロック１３０の１つ以上の値が無効値を格納するかどうかを判定する。無効値は、レジスタブロック１３０内の値が期待値と異なり、誤って変更されたことを示す。
【0019】
パリティチェック回路１４０は、レジスタブロック１３０内の無効値の検出に基づいて、誤り信号１６０を出力する。ＩＣデバイス１００内の欠陥、レジスタブロック１３０内のＳＥＵ、又は、レジスタの１つに対する誤った（例えば、意図しない）書込みに起因して、レジスタブロック１３０の値は変更され得る。パリティチェック回路１４０は、ＩＣデバイス１００からの誤り信号１６０を、この誤り信号１６０に基づいて、１つ以上の訂正アクションを取るように構成された処理システムに出力する。例えば、処理システムは、無効なレジスタ値（例えば、誤り）を示す誤り信号１６０に基づいて、他のアクションの中でも特に、ＩＣデバイス１００をリセットするか、ＩＣデバイス１００上で実行するアプリケーションを停止するか、又はレジスタブロック１３０をリセットすることができる。
【0020】
パリティチェック回路１４０は、コントローラ１１０、又は制御回路１２０からモニタ信号を受信する。モニタ信号（「モニタイネーブル信号」とも呼ばれる）は、レジスタブロック１３０の値をモニタすることを、パリティチェック回路１４０に示すために、アサートされる。モニタ信号は、レジスタブロック１３０内の１つ以上のレジスタのモニタリングを停止（又は、一時停止）することを、パリティチェック回路１４０に示すために、デアサートされる。一実施例では、モニタ信号は、レジスタブロック１３０の値の１つ以上が更新された際、デアサートされる。更新されるべきレジスタに対応するモニタ信号がデアサートされる一方、更新されるべきではないレジスタに対応するモニタ信号がアサートされる。一実施例では、コントローラ１１０、又は制御回路１２０は、レジスタ値が更新されるべきであることを決定し、パリティチェック回路１４０がレジスタブロック１３０の更新されるべきレジスタをモニタリングするのを一時停止（例えば、停止）するために、対応するモニタ信号をデアサートする。他の実施例では、パリティチェック回路１４０のモニタリング動作を制御するために、単一モニタリング信号が使用される。かかる実施例では、モニタリング信号がデアサートされたことに基づいて、パリティチェック回路１４０は、レジスタブロック１３０全体のモニタリングを一時停止する。
【0021】
図１において、ＩＣデバイス１００は、１つのレジスタブロック１３０を含むものとして、例示されている。他の実施例では、ＩＣデバイス１００は２つ以上のレジスタブロックを含む。一実施例では、ＩＣデバイスはＮ個のレジスタブロックを含み、Ｎは３以上である。更に、かかる実施例では、各レジスタブロックは、ＩＣデバイス１００が２つ以上のパリティチェック回路１４０を含むように、対応するパリティチェック回路１４０によってモニタされ得る。
【0022】
図２は、１つ以上の実施例に係る、ＩＣデバイス１００の一部を例示する。例えば、図２は、レジスタブロック１３０、及びパリティチェック回路１４０を例示する。レジスタブロック１３０は、レジスタ１３２１～１３２Ｎを含む。Ｎは、１より大きい整数である。例えば、Ｎは、８、１６、３２、６４、１３８、２５６、又はそれ以上である。レジスタ１３２の各々は、Ｍビット（例えば、Ｍ個の値）を格納する。Ｍは２以上である。例えば、Ｍは、４、８、１６、３２、６４、１２８、２５６、又はそれ以上である。
【0023】
レジスタ１３２の各々はパリティチェック回路１４０に接続する。パリティチェック回路１４０は、パリティ計算回路２１０及び２２０と、誤り検出回路２３０と、を含む。パリティ計算回路２１０及び２２０は、互いに類似している。例えば、パリティ計算回路２１０はパリティ回路２１２を含み、パリティ計算回路２２０はパリティ回路２２２を含む。一実施例では、パリティ計算回路２１０はパリティ回路２１２１～２１２Ｎを含み、パリティ計算回路２２０はパリティ回路２２２１～２２２Ｎを含む。Ｎは、１より大きい整数である。例えば、Ｎは、８、１６、３２、６４、１３８、２５６、又はそれ以上である。
【0024】
パリティ回路２１２及び２２２の各々は、レジスタブロック１３０の対応するレジスタ１３２のレジスタ値から対応する値２１４、２２４を決定する。一実施例では、パリティ回路２１２の各々は、レジスタ１３２の各レジスタのそれぞれの第１ビットに関する値２１４を決定する。例えば、パリティ回路２１２１は、レジスタ１３２の各々のビット［１］から値２１４１を決定する。また、パリティ回路２１２２は、レジスタ１３２の各々のビット［２］から値２１４２を決定する。更に、パリティ回路２１２Ｎは、レジスタ１３２の各々のビット［Ｎ］から値２１４Ｎを決定する。更に、パリティ回路２２２の各々は、レジスタ１３２の各レジスタのそれぞれの第１ビットに関する値２２４を決定する。例えば、パリティ回路２２２１は、レジスタ１３２の各々のビット［１］から値２２４１を決定する。また、パリティ回路２２２２は、レジスタ１３２の各々のビット［２］から値２２４２を決定する。更に、パリティ回路２２２Ｎは、レジスタ１３２の各々のビット［Ｎ］から値２２４Ｎを決定する。値２１４、及び２２４を決定するためのかかる方式は、垂直パリティ方式と呼ばれることがある。更に、パリティ回路２１２及び２２２の各々は、各レジスタ１３２からのレジスタ値に基づいて、値を決定する。他の実施例において、パリティ回路２１２及び２２２それぞれは、それぞれのレジスタ１３２のレジスタ値２０２から値を決定し得る。一実施例では、第１パリティ回路（例えば、パリティ回路２１２１）は、レジスタ値（例えば、レジスタ値２０２）を受信し、レジスタ値を比較して、第１値を決定する。レジスタ値は、１つ以上のレジスタ１３２の１つ以上のビットを含み得る。第１値の決定を、図３に関して更に説明する。
【0025】
パリティ回路２１２及び２２２それぞれは、それぞれのレジスタ値を比較して、それぞれの値を決定する。パリティ回路２１２の各々、及びパリティ回路２２２の各々は、レジスタ１３２に接続されている。一実施例では、各パリティ回路２１２及び各パリティ回路２２２は、レジスタ１３２の２つ以上に接続されている。一特定実施例では、各パリティ回路２１２及び各パリティ回路２２２は、レジスタ１３２の各々に接続されている。１つ以上の実施例では、パリティ回路２１２の各々、及びパリティ回路２２２の各々は、レジスタ１３２のそれぞれのサブセットに接続され、サブセットは、レジスタ１３２の１つ以上を含む。
【0026】
一実施例では、レジスタ１３２の数は、パリティ回路２１２の数及びパリティ回路２２２の数以上である。かかる例では、パリティ回路２１２及び２２２の各々は、レジスタ１３２の各々からビットを受信する。パリティ回路２１２及び２２２は、垂直パリティチェック方式で機能する。別の実施例では、レジスタ１３２の数は、パリティ回路２１２及びパリティ回路２２２の数よりも少ない。かかる実施例では、パリティ回路２１２の各々は、レジスタ１３２のそれぞれ１つからビットを受信し、パリティ回路２２２の各々は、レジスタ１３２のそれぞれ１つからビットを受信する。
【0027】
パリティ回路２１２の１つとパリティ回路２２２の１つが同じレジスタから同じレジスタ値を受信するように、パリティ回路２１２と２２２は、ペアとなって機能する。かかる実施例では、パリティ回路２１２と２２２のペアは、同じレジスタ値を処理して、対応する値２１４、２２４を決定する。更に、パリティ回路２１２と２２２のペアは、同じマスク２０４を受信する。
【0028】
マスク２０４は、コントローラ１１０、又は制御回路１２０から受信される。マスク２０４は、ＩＣデバイス１００内のメモリから受信される。一実施例では、マスク２０４は、ＩＣデバイス１００のレジスタ内に格納される。コントローラ１１０は、マスク２０４をＩＣデバイス１００のメモリ、又はレジスタから制御回路に提供する。マスク２０４は、値２１４、２２４を決定するために、パリティ回路２１２と２２２が使用する、レジスタ値２０２のビットを識別する。例えば、マスク２０４は、対応するパリティ回路２１２及び２２２によって実行されるパリティ計算に影響を与えないように、レジスタ値２０２の１つ以上を所定値（例えば、１、又は０）に設定する。各マスク２０４は、レジスタ１３２の数に等しいビット数を有する。例えば、マスク２０４１は、レジスタ値２０２の各々に関する値（例えば、ビット）を含み、マスク２０４２は、レジスタ値２０２の各々に関する値（例えば、ビット）を含み、マスク２０４Ｎは、レジスタ値２０２の各々に関する値（例えば、ビット）を含む。一実施例では、マスク２０４は、読み込み－書き込みフィールド、又は、レジスタに書き込まれる値がレジスタブロック１３０のレジスタ１３２内で予測可能なフィールドに対応する。マスク２０４は、予測不可能となり得る（例えば、パリティチェック回路１４０が知らないうちに変動し得る値を有する）、レジスタ１３２内のビットを除外するために使用することができる。１つ以上の実施例では、マスク２０４はハードコードされ得る。
【0029】
一実施例では、パリティ回路２１２１は、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎからの１つ以上の第１ビットを受信し、パリティ回路２１２２は、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎからの１つ以上の第２ビットを受信し、パリティ回路２１２Ｎは、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎからの１つ以上の第３ビットを受信する。パリティ回路２１２１はマスク２０４１を受信し、パリティ回路２１２２はマスク２０４２を受信し、パリティ回路２１２Ｎはマスク２０４Ｎを受信する。パリティ回路２２２１は、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎの１つ以上の第１レジスタ値を受信し、パリティ回路２２２２は、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎの１つ以上の第２レジスタ値を受信し、パリティ回路２２２Ｎは、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎの１つ以上の第３レジスタ値を受信する。パリティ回路２２２１はマスク２０４１を受信し、パリティ回路２２２２はマスク２０４２を受信し、パリティ回路２２２Ｎはマスク２０４Ｎを受信する。
【0030】
各パリティ回路２１２及び２２２は、対応するレジスタ値２０２及びマスク２０４から、対応する値２１４、２２４を決定する。パリティ回路２１２１は、レジスタ値２０２１～２０２Ｎの第１ビット、及びマスク２０４１から値２１４１を決定する。パリティ回路２１２２は、レジスタ値２０２１～２０２Ｎの第２ビット、及びマスク２０４２から値２１４２を決定する。パリティ回路２１２Ｎは、レジスタ値２０２１～２０２Ｎの第３ビット、及びマスク２０４Ｎから値２１４Ｎを決定する。パリティ回路２２２１は、レジスタ値２０２１～２０２Ｎの第１ビット、及びマスク２０４１から値２２４１を決定する。パリティ回路２２２２は、レジスタ値２０２１～２０２Ｎの第２ビット、及びマスク２０４２から値２２４２を決定する。パリティ回路２２２Ｎは、レジスタ値２０２１～２０２Ｎの第３ビット、及びマスク２０４Ｎから値２２４Ｎを決定する。
【0031】
誤り検出回路２３０は、パリティ回路２１２及び２２２の各々から、値２１４及び２２４を受信する。誤り検出回路２３０は、値２１４及び２２４から、誤り信号１６０を決定する。一実施例では、誤り検出回路２３０は、値２１４及び２２４を処理して、誤り信号１６０を決定する。一実施例では、誤り検出回路２３０は、モニタ信号２０６が有効化されていることに基づいて、誤り信号１６０を決定し、モニタ信号２０６が無効化されていることに基づいて、誤り信号１６０を決定するための、値２１４及び２２４の処理を停止する。モニタ信号２０６は、コントローラ１１０、又は制御回路１２０から受信され、コントローラ１１０、又は制御回路１２０によって生成される（例えば、有効化又は無効化される）。
【0032】
一実施例では、パリティ回路２１２及び２２２の各々によって、モニタ信号が受信される。かかる実施例では、パリティ回路２１２及び２２２の１つ以上が無効化される一方、パリティ回路２１２及び２２２の１つ以上の第２パリティ回路が有効化される。モニタ信号は、１つ以上のレジスタ１３２に対応し得る。一実施例では、モニタ信号が２つ以上のレジスタ１３２（例えば、レジスタ１３２のグループ）に対応する場合、１つ以上のパリティ回路２１２、及びパリティ回路２２２の１つ以上は、同じモニタ信号を受信する。更に、かかる実施例において、複数のレジスタ１３２が共通期間中に書き込まれ得るように（例えば、変更、又は更新される）、複数のレジスタ１３２のモニタリング機能は、同時に無効化される。有効化されたパリティ回路２１２及び２２２は、レジスタ１３２の値をモニタする一方、無効化されたパリティ回路２１２及び２２２は、レジスタ１３２の値のモニタリングを一時停止する。したがって、パリティ回路２１２及び／又は２２２が無効化されると、無効化されたパリティ回路は、無効化されたパリティ回路２１２及び２２２がモニタリングしているレジスタ１３２内の無効値を検出するために、誤り検出回路２３０によって使用されるべき値を生成しない。
【0033】
１つ以上の実施例では、パリティ回路２１２及び２２２を介したレジスタ１３２のモニタリングは、レジスタ１３２が互いに独立してモニタされるように、制御され得る。かかる実施例では、複数のモニタ信号を使用して、パリティ回路２１２及び２２２のモニタ機能を独立して制御する。一実施例では、１つ以上の第１レジスタ１３２に関連付けられたパリティ回路２１２、２２２は、１つ以上の第１モニタ信号に基づいて有効化される一方、１つ以上の第２レジスタ１３２に関連付けられたパリティ回路２１２及び２２２は、１つ以上の第２モニタ信号に基づいて無効化される。したがって、１つ以上の第１レジスタ１３２はパリティ回路２１２及び２２２によってモニタされる一方、１つ以上の第２レジスタ１３２はモニタされず、１つ以上の第２レジスタ１３２の値を更新することができる。
【0034】
一実施例では、パリティ回路２１２の２つ以上が、対応するレジスタ値２０２、及びマスク２０４を受信し、少なくとも部分的に重複する期間中、対応する値２１４を生成する。例えば、パリティ回路２１２の１つ以上は、パリティ回路２２２の１つ以上が値２１４を生成する時と少なくとも部分的に重複する期間中に、値２２４を生成する。他の実施例では、パリティ回路２１２の２つ以上が、対応するレジスタ値２０２、及びマスク２０４を受信し、重複しない期間中、対応する値２１４を生成する。一実施例では、パリティ回路２１２はパイプライン方式で値を生成する。
【0035】
一実施例では、パリティチェック回路１４０は、コントローラ１１０のクロックドメインで動作する。別の実施例では、パリティチェック回路１４０は、レジスタ１３２のクロックドメインで動作する。１つ以上の実施例において、パリティチェック回路１４０は、他のクロックドメインにおいて動作する。パリティチェック回路１４０がレジスタ１３２のクロックドメインで動作する実施例では、レジスタ１３２は、出力値２０２をパリティチェック回路１４０へと直接出力する。他の実施例では、パリティチェック回路１４０、及びレジスタ１３２の１つ以上は、異なるクロックドメインで動作する。かかる実施例では、パリティチェック回路１４０は、レジスタ１３２に結合する同期回路の出力をモニタする。例えば、パリティチェック回路１４０は、レジスタ１３２に結合する同期回路によって出力されたレジスタ値２０２を受信する。
【0036】
図３は、１つ以上の実施例に係る、パリティ回路３００の概略的回路図を例解する。図２のパリティ回路２１２及び２２２は、パリティ回路３００と同様に構成され得る。一実施例では、パリティ回路３００は、レジスタ（例えば、レジスタ１３２の１つ以上）から、レジスタ値３０２を受信し、レジスタ値から値（例えば、値２１４、又は値２２４）を決定する。パリティ回路３００は、ＡＮＤゲート３１０と、ＸＯＲゲート３１２と、同期回路３１４と、ラッチ回路３１６と、比較回路３１８と、を含む。１つ以上の実施例では、図３で例示する論理ゲートの代わりに、他の論理ゲートが使用され得る。例えば、ＮＡＮＤゲートは、ＡＮＤゲート３１０及び／又は３１８の代わりに使用してもよい。
【0037】
各ＡＮＤゲート３１０は、１つ以上のレジスタからのそれぞれのレジスタ値（例えば、レジスタビット）と、マスクの値（例えば、マスクビット）と、を受信する。例えば、ＡＮＤゲート３１０１は、レジスタ値３０２の第１レジスタ値（例えば、レジスタ値３０２１）と、マスク３０４の第１マスク値（例えば、マスクビット３０４１）と、を受信する。レジスタ値３０２は、図２のレジスタ値２０２１～２０２Ｎの１つ以上に対応し、マスク３０４は、図２のマスク２０４１～２０４Ｎの１つに対応する。一実施例において、レジスタ値３０２は、レジスタ１３２のサブセットのレジスタ値に対応する。
【0038】
各ＡＮＤゲート３１０は、レジスタ値とマスク値との比較に基づいて、信号３１１を生成する。更に、各ＡＮＤゲート３１０は、レジスタ１３２の各々からビットを受信する。例えば、各ＡＮＤゲート３１０は、レジスタ１３２の各々の値２０２の同じ位置のビットを受信する。例えば、ＡＮＤゲート３１０１は、値２０２１の第１ビットを受信する。更に、ＡＮＤゲート３１０Ｎは、値２０２Ｎの第１ビットを受信する。一実施例では、レジスタブロック１３０は、複数のビットを含む、レジスタ１３２のアレイを含む。かかる実施例において、各ＡＮＤゲート３１０は各レジスタ１３２からビットを受信し、各ビットは各レジスタ１３２内の同じ位置にある。
【0039】
信号３１１は、中間値と呼ぶことができる。一実施例では、ＡＮＤゲート３１０１は、レジスタ値３０２１（例えば、レジスタ値２０２１の第１ビット）、及びマスクビット３０４１に基づいて、信号３１１１を生成し、ＡＮＤゲート３１０Ｎは、レジスタ値３０２Ｎ（例えば、レジスタ値２０２Ｎの第１ビット）、及びマスクビット３０４Ｎに基づいて、信号３１１Ｎを生成する。ＡＮＤゲート３１０１は、レジスタ値３０２１、及び論理値１を有するマスクビット３０４１に基づいて、論理値１を有する信号３１１１を生成し、レジスタ値３０２１、及び／又は、論理値０を有するマスクビット３０４１に基づいて、論理値０を有する信号３１１１を生成する。一実施例では、論理値０を有するマスクビット３０４１は、論理値０を有するＡＮＤゲート３１０１の出力を生成する。マスク３０４の値は、対応するレジスタ内に格納されたデータの種類に対応する。
【0040】
ＡＮＤゲート３１０Ｎは、レジスタ値３０２Ｎ、及び論理値１を有するマスクビット（例えば、値）３０４Ｎに基づいて、論理値１を有する信号３１１Ｎを生成し、レジスタ値３０２Ｎ、及び／又は、論理値０を有するマスクビット３０４Ｎに基づいて、論理値０を有する信号３１１Ｎを生成する。例えば、論理値０を有するマスクビット３０４Ｎは、論理値０を有するＡＮＤゲート３１０Ｎの出力を生成する。
【0041】
様々な実施例では、マスク３０４のビットを論理値０へと選択的に設定することにより、ＡＮＤゲート３１０の出力が論理値０を有するように制御される。したがって、マスク値は、次のパリティ計算で使用される、信号３１１の論理値を制御することができる。
【0042】
信号３１１は、ＸＯＲゲート３１２に出力される。ＸＯＲゲートは、信号３１１の比較に基づいて、信号３１３を出力する。例えば、ＸＯＲゲートは、論理値１を有する信号３１３の数が奇数である場合、論理値１を有する信号３１３を出力し、論理値１を有する信号３１１の数が偶数である場合、論理値０を有する論理値３１３を出力する。信号３１３は、中間値と呼ぶことができる。一実施例では、信号３１３は、リアルタイムでパリティ信号と称され得る。ＸＯＲゲートへの入力信号が２つのみ存在し、入力信号が０、又は１の論理値のいずれかの同じ値を有する実施例では、信号３１３は論理値０を有し、信号３１１１及び３１１Ｎが異なる値を有する場合（例えば、０、又は１の論理値のいずれか）、信号３１３の論理値は１である。信号３１３は、ラッチ回路３１６及び比較回路３１８に出力される。
【0043】
同期回路３１４は、モニタ信号３０６を受信し、モニタ信号３０６をモニタして、ラッチ回路３１６が信号３１７を出力できるようにするか、又は、出力できないようにする。同期回路３１４は、モニタ信号３０６がアサートされていることに基づいて、ラッチ回路３１６が信号３１７を出力できるようにし、モニタ信号３０６がデアサートされていることに基づいて、ラッチ回路３１６が信号３１７を出力できないようにする。したがって、モニタ信号３０６は、対応するモニタリング機能を有効化するか、又は、無効化することができる。信号３１７は、パリティ信号、又はゴールデンパリティ値と称される。信号３１７は、パリティ回路３００、及び対応するレジスタ１３２について、有効パリティ値（例えば、既知の良好なパリティ値）である。例えば、信号３１７の論理値は、対応するレジスタ１３２、又はレジスタ１３２のサブセットについて、有効パリティ値である。信号３１７は、対応するレジスタ１３２の値に基づく。一実施例では、信号３１７の値は、コントローラ１１０、又は制御回路１２０から受信され得るか、又は、対応するレジスタに格納された１つ以上の値から決定され得る。一実施例では、モニタ信号３０６が、対応する１つ以上のレジスタ１３２のモニタリング機能を有効化する際（例えば、モニタ信号の立ち上がりエッジ）、対応する１つ以上のレジスタ１３２の値に基づいて、信号３１７の値が決定される。
【0044】
モニタ信号３０６はパリティ回路３００によって受信され、パリティ回路３００は、モニタ信号３０６の値に基づいて、対応する１つ以上のレジスタ１３２をモニタするタイミングを、決定する。一実施例では、同期回路３１４が省略され、パリティ回路３００のモニタリング機能を有効化、又は無効化するよう、モニタ信号３０６がラッチ回路３１６によって受信される。かかる実施例において、モニタ信号３０６は、パリティ回路３００のクロックドメイン内にある。
【0045】
比較回路３１８は信号３１３及び３１７を受信し、信号３１３と信号３１７が共に同じ値を有する場合は、論理値１を出力し、信号３１３と信号３１７が異なる値有する場合は、論理値０を出力する。比較回路３１８は、信号３１３と信号３１７とが互いに等しくないことに基づいて、レジスタ値３０２内に誤りがあることを示す、値２１４又は値２２４を生成する。更に、比較回路３１８は、信号３１３と信号３１７とが等しいことに基づいて、レジスタ値３０２が誤り無しであることを示す、値２１４又は値２２４を生成する。値２１４又は値２２４は、誤り検出回路（例えば、図２の誤り検出回路２３０）に出力される。
【0046】
図４は、１つ以上の実施例に係る、誤り検出回路２３０の概略ブロック図を例解する。一実施例では、誤り検出回路２３０は、値２１４、及び値２２４を受信し、これら値の比較に基づいて、レジスタ（例えば、図２のレジスタ１３２）内の誤り、及び／又は、パリティチェック回路（例えば、パリティチェック回路１４０）内の誤りを決定する。誤り検出回路２３０は、ＯＲゲート４１０、ＯＲゲート４２０、ＡＮＤゲート４３０、及び、ＸＯＲゲート４４０を含む。１つ以上の実施例では、図４で例示する論理ゲートの代替えとして、他の論理ゲートが使用され得る。例えば、ＮＡＮＤゲートは、ＡＮＤゲートの代わりに使用され得る。
【0047】
ＯＲゲート４１０はパリティ回路２２２の各々から値２１４を受信し、ＯＲゲート４２０はパリティ回路２１２の各々から値を受信する。値２１４と値２２４は、図３の説明に関して値２１４を決定する方法と同様に決定される。
【0048】
ＯＲゲート４１０は、値２１４の比較に基づいて、信号４１２を生成する。例えば、ＯＲゲートは、論理値１を有する値２１４の１つ以上に基づいて、論理値１を有する信号４１２を生成し、論理値０を有する値２１４の各々に基づいて、論理値０を有する信号４１２を生成する。したがって、値の１つ以上が誤りを示す場合（例えば、論理値１を有する）、ＯＲゲート４１０は、誤りが検出されたことを示す論理値１を有する信号４１２を生成する。
【0049】
ＯＲゲート４２０は、値２２４の比較に基づいて、信号４２２を生成する。例えば、ＯＲゲート４２０は、論理値１を有する値２２４の１つ以上に基づいて、論理値１を有する信号４２２を生成し、論理値０を有する値２２４の各々に基づいて、論理値０を有する信号４２２を生成する。したがって、値の１つ以上が誤りを示す（例えば、論理値１を有する）場合、ＯＲゲート４２０は、誤りが検出されたことを示す論理値１を有する信号４２２を生成する。
【0050】
ＡＮＤゲート４３０は、信号４１２及び４２２を受信し、信号４１２及び４２２の比較に基づいて、信号４３２を生成する。例えば、ＡＮＤゲートは、信号４１２及び４２２の双方が論理値１を有する場合、論理値１を有する信号４３２を生成する。ＡＮＤゲート４３０は、論理値０を有する信号４１２及び４２２の１つ以上に基づいて、論理値０を有する信号４４２を生成する。
【0051】
ＸＯＲゲート４４０は、信号４１２及び４２２を受信し、信号４１２及び４２２の比較に基づいて、信号４４２を生成する。例えば、信号４１２及び４２２の一方のみが論理値１を有する場合、ＸＯＲゲートは、論理値１を有する信号４４２を生成する。ＸＯＲゲート４４０は、同じ論理値（例えば、論理値１、又は０のいずれか）を有する信号４１２及び４２２に基づいて、論理値０を有する信号４４２を生成する。
【0052】
一実施例では、パリティ計算回路２２０、及び誤り検出回路２３０は、パリティチェック回路１４０内に障害が存在するか否かを決定する。例えば、上述のとおり、パリティ計算回路２２０は、パリティ計算回路２１０と同様に構成され、同じデータ（例えば、レジスタ値２０２、及びマスク２０４）を受信する。パリティ計算回路２２０は、パリティ計算回路２１０に対して冗長化されているものと呼ぶことができる。したがって、パリティチェック回路１４０に障害がない場合、信号４１２及び４２２は同じ値を有する。パリティチェック回路１４０内に障害が１つ以上ある場合、信号４１２及び４２２は異なる値を有する。したがって、ＡＮＤゲート４３０とＸＯＲゲート４４０との組合せは、信号４３２及び４４２に対応するビットを含む、２ビット誤り信号１６０を提供する。
【0053】
信号４４２の値を使用して、信号４１２及び４２２が同じ（例えば、誤り無し）であるかどうかを決定する。例えば、信号４３２の論理値が０であり、かつ、信号４４２の論理値が０である場合、信号４１２及び４２２はいずれも論理値０となる。したがって、対応するＩＣデバイス内では、誤りは検出されない。更に、信号４３２の論理値が０であり、かつ、信号４４２の論理値が１である場合、信号４１２、及び信号４２２は異なる値を有する。したがって、論理値０を有する信号４３２、及び論理値１を有する信号４４２は、パリティチェック回路１４０が１つ以上の障害を有することを示す。
【0054】
信号４３２及び４４２は、誤り信号１６０のビットとして、ＩＣデバイス（例えば、図１のＩＣデバイス１００）から出力される。誤り信号１６０は、処理システムに提供され、そこで、訂正アクションがあれば、どの訂正アクションを取るべきかを決定する。一実施例では、誤り信号１６０の第１ビットは、信号４３２の論理値に対応する。第１ビットが論理値１を有することに基づいて、レジスタ値の誤りが決定され、処理システムは、他のアクションの中でも特に、ＩＣデバイス１００の動作を停止するか、ＩＣデバイス１００をリセットするか、又は、ＩＣデバイス１００のレジスタ値を変更する。誤り信号１６０の第２ビットは、信号４４２の論理値に対応する。第１ビットが論理値０を有し、かつ、第２ビットが論理値１を有することに基づいて、処理システムは、１つ以上の障害がパリティチェック回路１４０内に存在すると決定し、他のアクションの中でもとりわけ、ＩＣデバイス１００の動作を停止するか、ＩＣデバイス１００をリセットするか、又は、パリティチェック回路１４０の値をリセットする。第１ビットが論理値０を有し、かつ、第２ビットが論理値０を有することに基づいて、処理システムは、レジスタ値、及びパリティチェック回路１４０が誤り無しであると決定し、訂正アクションを取らない。
【0055】
図５は、１つ以上の実施例に係る、レジスタブロックのレジスタ値内の誤りを検出する方法５００の流れ図を例解する。図２及び図４を参照して、図５について説明する。ブロック５１０において、レジスタのレジスタ値のサブセットに関する第１値を決定する。例えば、パリティ回路２１２１は、レジスタ１３２１～１３２Ｎから、レジスタ値２０２１～２０２Ｎの各々からの１つ以上のビット（例えば、値）を受信する。更に、パリティ回路２１２１は、マスク２０４１を受信する。コントローラ（例えば、図１のコントローラ１１０）、又は制御回路（例えば、図１の制御回路１２０）から、マスク２０４１を受信する。パリティ回路２１２１は、レジスタ値２０２１～２０２Ｎの各々の各ビット（例えば、値）をマスク２０４１の値と比較して、値２１４１の計算に使用されるべきレジスタ値を決定する。マスク２０４１の値を使用して、レジスタ値２０２の対応する値を、パリティ計算用の既知の値（例えば、１、又は０の値）に設定する。パリティ回路２１２１は、レジスタ値２０２１～２０２Ｎの各々からの値（ビット）をマスクの対応する値と比較して（例えば、論理的ＡＮＤ、又は別の論理演算）、複数の信号（例えば、信号３１１）を生成し、これらの信号を互いに比較することで、論理値１の値を有する信号の数が奇数又は偶数であるかどうかを決定する。一実施例において、論理値１を有する信号の数が奇数であると決定されたことに基づいて、論理値１を有する信号が出力され、論理値１を有する信号の数が偶数であると決定されたことに基づいて、論理値０を有する信号が出力される。図３を参照すると、この信号は３１３である。この信号を対応するゴールデンパリティ信号（例えば、信号３１７）と比較して、パリティ回路２１２１とレジスタ１３２１のパリティの不一致、及び／又は変化を決定する。一実施例では、パリティ回路２１２１は、アサートされている対応するモニタ信号に基づいて、値２１４１を決定する。この値は、信号が同じ（つまり、レジスタが有効値を有する）場合、論理値１を有し、信号が異なる（つまり、レジスタが無効値を有する）場合、論理値０を有する。
【0056】
ブロック５２０で、第２レジスタサブセットに関する第２値が決定される。例えば、パリティ回路２１２２は、レジスタ１３２から、レジスタ値２０２１～２０２Ｎからの第２値（例えば、第２ビット）を受信する。更に、パリティ回路２１２２は、マスク２０４２を受信する。マスク２０４２は、コントローラ（例えば、図１のコントローラ１１０）、又は制御回路（例えば、図１の制御回路１２０）から受信される。パリティ回路２１２２は、レジスタ値２０２１～２０２Ｎの各々の第２値をマスク２０４２の値と比較して、値２１４２の計算において使用されるべき、レジスタ値を決定する。マスク２０４２の値を使用して、レジスタ値２０２の対応する値を、パリティ計算用の既知の値（例えば、１、又は０の値）に設定する。パリティ回路２１２２は、各レジスタ値２０２２をマスクの対応する値と比較して、複数の信号（例えば、信号３１１）を生成し、これらの信号を互いに比較して、論理値１の値を有する信号の数が奇数又は偶数であるかどうかを決定する。一実施例において、論理値１を有する信号の数が奇数であると決定されたことに基づいて、論理値１を有する信号が出力され、論理値１を有する信号の数が偶数であると決定されたことに基づいて、論理値０を有する信号が出力される。図３を参照すると、この信号は信号３１３である。この信号を対応するゴールデンパリティ信号（例えば、信号３１７）と比較して、パリティ回路２１２２とレジスタ１３２２のパリティの不一致、及び／又は変化を決定する。一実施例では、パリティ回路２１２２は、アサートされている対応するモニタ信号に基づいて、値２１４２を決定する。この値は、信号が同じ（つまり、レジスタが有効値を有する）場合、論理値１を有し、信号が異なる（つまり、レジスタが無効値を有する）場合、論理値０を有する。
【0057】
ブロック５３０で、第１値及び第２値に基づいて、複数のレジスタ内で誤りが検出される。例えば、誤り検出回路２３０は、値２１４１と２１４２とを比較する。値２１４１及び２１４２のいずれかが、対応するレジスタの値内で誤りを示す場合、ブロック５４０で、パリティチェック回路１４０は、誤りを示す１６０を出力する。値２１４１及び２１４２がいずれも、対応するレジスタの値内で誤りがないことを示す場合、ブロック５４０で、パリティチェック回路１４０は、レジスタ内で誤りが存在しないことを示す誤り信号１６０を出力する。
【0058】
ＩＣデバイスの制御レジスタ内の値に対する誤った値変更（例えば、無効値）を検出するためのハードウェアベースの技術について、上述した。例えば、パリティチェック回路は、ＩＣデバイスの動作に悪影響が及ぶ前に、レジスタ値に対する誤った値変化が検出されるように、制御レジスタをモニタする。パリティチェック回路は、レジスタのサブセットの値を生成し、その値を使用して、制御レジスタの値内に誤りが存在するか否かを決定する。
【0059】
上記は特定の例を対象とするが、他の実施例及び更なる実施例が、その基本的な範囲から逸脱することなく考案され得、その範囲は、以下の「特許請求の範囲」によって決定される。
【図1】
【図2】
【図3】
【図4】
【図5】
【国際調査報告】