特表 2025-502486 半導体デバイス、半導体モジュール、および製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-01-24

(54)【発明の名称】半導体デバイス、半導体モジュール、および製造方法

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250117BHJP

【ＦＩ】

H01L25/04 C

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024543522

(86)(22)【出願日】2022-12-22

(85)【翻訳文提出日】2024-07-23

(86)【国際出願番号】 EP2022087411

(87)【国際公開番号】W WO2023138873

(87)【国際公開日】2023-07-27

(31)【優先権主張番号】22152939.9

(32)【優先日】2022-01-24

(33)【優先権主張国・地域又は機関】EP

(81)【指定国・地域】

(71)【出願人】

【識別番号】523380173

【氏名又は名称】ヒタチ・エナジー・リミテッド

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＬＴＤ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】シュダーラー，ユルゲン

(72)【発明者】

【氏名】サルバトーレ，ジョバンニ

(72)【発明者】

【氏名】モーン，ファビアン

(72)【発明者】

【氏名】リウ，チュンレイ

(57)【要約】

一実施形態において、半導体デバイス（１）は、・少なくとも０．６kVの電圧に向けて構成され、チップ上面（２０）に上部コンタクト領域（２１）を備えている半導体チップ（２）と、・上部コンタクト領域（２１）に電気的に割り当てられた第１コンタクト領域（３１）を有している上部コンタクト領域（２１）に電気的に接触した第１電気配線層（３）と、・第１電気配線層（３）の上部コンタクト領域（２１）から遠い側に位置し、上部コンタクト領域（３１）に電気的に割り当てられた第２コンタクト領域（４２）を有しており、第２コンタクト領域（４２）は外部コンタクト領域として構成されている第２電気配線層（４）と、を備え、第２コンタクト領域（４２）のうちの少なくとも１つは、チップ上面（２０）の上面図において見て、上部コンタクト領域（２１）のうちの割り当てられた１つとは異なる形状である。

【特許請求の範囲】

【請求項1】

・少なくとも０．６kVの電圧に向けて構成され、チップ上面（２０）に上部コンタクト領域（２１）を備えている半導体チップ（２）と、
・前記上部コンタクト領域（２１）に電気的に割り当てられた第１コンタクト領域（３１）を有している前記上部コンタクト領域（２１）に電気的に接触した第１電気配線層（３）と、
・前記第１電気配線層（３）の前記上部コンタクト領域（２１）から遠い側に位置し、前記上部コンタクト領域（３１）に電気的に割り当てられた第２コンタクト領域（４２）を有しており、前記第２コンタクト領域（４２）は外部コンタクト領域として構成されている第２電気配線層（４）と、
・前記第１電気配線層（３）と前記第２電気配線層（４）との間に位置し、前記第１電気配線層（３）および前記第２電気配線層（４）に電気的に接続され、第３コンタクト領域（５３）を有している少なくとも１つの第３電気配線層（５）と
を備えており、
・前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの少なくとも１つは、前記上部コンタクト領域（２１）のうちの割り当てられた上部コンタクト領域とは異なる形状とされ、
・前記半導体チップ（２）は、パワー金属－絶縁体電界効果トランジスタ（MISFET：metal－insulator field－effect transistor）またはパワー絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）であり、
・前記第１、第２、および第３配線層（３、４、５）は、いずれの場合も誘電体材料で作られた絶縁層（６１、６２、６３）によって互いに隔てられ、
・前記第２コンタクト領域（４２）のうちの第１の第２コンタクト領域が、前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの第２の第２コンタクト領域の周囲に完全に延びている、半導体デバイス（１）。

【請求項2】

前記第２コンタクト領域（４２）のうちの少なくとも１つが、前記チップ上面（２０）の上面図において見て、前記割り当てられた上部コンタクト領域（２１）の完全に外側に位置する、先行する請求項に記載の半導体デバイス（１）。

【請求項3】

前記チップ上面（２０）の上面図において見て前記半導体デバイス（１）の全体サイズが前記チップ上面（２０）のサイズの１３０％以下であり、かつ前記半導体デバイス（１）が正確に１つの半導体チップ（２）を備えるようなチップサイズパッケージである、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項4】

それぞれ前記第１電気配線層（３）と前記第２電気配線層（４）との間に位置し、前記第１電気配線層（３）および前記第２電気配線層（４）に電気的に接続された少なくとも２つの前記第３電気配線層（５）
を備え、
前記第１コンタクト領域（３１）から出発して前記第２コンタクト領域（４２）に向かって、それぞれの割り当てられた前記第３コンタクト領域（５３）の形状が、第３電気配線層（５）から第３電気配線層（５）へと前記第２コンタクト領域（４２）により類似するようになる、先行する請求項に記載の半導体デバイス（１）。

【請求項5】

前記絶縁層（６１、６２、６３）の厚さが、いずれの場合も１００μm以下であり、
電気貫通コンタクト（７１、７２、７３）が、前記絶縁層（６１、６２、６３）の各々を貫いて延び、前記貫通コンタクト（７１、７２、７３）は、前記電気配線層（３、４、５）のうちの隣り合う電気配線層を電気的に接続する、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項6】

前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの少なくとも１つが、前記それぞれの第２コンタクト領域（４２）のサイズの最大１０％について、前記上部コンタクト領域（２１）のうちの任意の１つに重なる、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項7】

前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの前記少なくとも１つが、前記それぞれの上部コンタクト領域（２１）の完全に外側に位置する、先行する請求項に記載の半導体デバイス（１）。

【請求項8】

前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの前記第１の第２コンタクト領域が、前記第２コンタクト領域（４２）のうちの前記第２の第２コンタクト領域の周囲を同軸に延び、前記上部コンタクト領域（４１、４２）のうちの前記第１の上部コンタクト領域および前記第２の上部コンタクト領域が、点対称の形状であり、同じ点対称の中心を有する、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項9】

前記第２コンタクト領域（４２）のうちの前記第２の第２コンタクト領域に割り当てられた前記上部コンタクト領域（２１）が、前記チップ上面（２０）の縁部に位置する、先行する請求項に記載の半導体デバイス（１）。

【請求項10】

前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの第３の第２コンタクト領域が、L字形であり、前記第２コンタクト領域（４２）のうちの第４の第２コンタクト領域が、長方形であり、前記第２電気配線層（４）の角部における前記第２コンタクト領域（４２）のうちの前記第３の第２コンタクト領域の切り欠き内に位置し、
前記第２コンタクト領域（４２）のうちの前記第４の第２コンタクト領域に割り当てられた前記上部コンタクト領域（２１）は、前記チップ上面（２０）の長手方向の縁部の中央部分に位置する、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項11】

前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの第５の第２コンタクト領域および第６の第２コンタクト領域が、互いに平行に延びる長方形であり、
やはり前記チップ上面（２０）の上面図において見て、前記第２コンタクト領域（４２）のうちの前記第５の第２コンタクト領域に割り当てられた前記上部コンタクト領域（２１）は、U字形であり、前記チップ上面（２０）の４つの縁部のすべてに隣接して位置し、前記第２コンタクト領域（４２）のうちの前記第６の第２コンタクト領域に割り当てられた前記上部コンタクト領域（２１）は、前記第２コンタクト領域（４２）のうちの前記第６の第２コンタクト領域の外側に位置する、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項12】

正確に１つの半導体チップ（２）を備え、
すべての前記第２コンタクト領域（４２）を合わせた全体サイズが、前記チップ上面（２０）のサイズよりも大きい、先行する請求項のいずれか１項に記載の半導体デバイス（１）。

【請求項13】

・前記第１、第２、および第３電気配線層（２、３、４）の厚さが、いずれの場合も２０μm以上２００μm以下であり、
・前記電気貫通コンタクト（７１、７２、７３）の直径が、いずれの場合も２０μm以上２００μm以下である、
少なくとも請求項５に記載の半導体デバイス（１）。

【請求項14】

・先行する請求項のいずれか１項に記載の少なくとも１つの半導体デバイス（１）と、
・電気キャリア（１１）と
を備えており、
前記第２コンタクト領域（４２）は、前記電気キャリア（１１）の電気接触面（１２）に接続されている、半導体モジュール（１０）。

【請求項15】

請求項１～１３のいずれか１項に記載の半導体デバイス（１）を製造するための方法であって、
・少なくとも０．６kVの電圧に向けて構成され、前記チップ上面（２０）に前記上部コンタクト領域（２１）を備えている前記半導体チップ（２）を用意することと、
・前記上部コンタクト領域（２１）上に、前記絶縁層のうちの第１絶縁層（６１）のための前記誘電体材料を適用することと、
・前記第１絶縁層（６１）を貫いて第１電気貫通コンタクト（７１）を形成し、前記第１絶縁層（６１）上に、前記上部コンタクト領域（２１）に電気的に割り当てられた前記第１コンタクト領域（３１）を有する前記第１電気配線層（３）を形成することと、
・前記第１電気配線層（３）上に、前記絶縁層のうちの第２絶縁層（６２）のための前記誘電体材料を適用することと、
・前記第２絶縁層（６２）を貫いて第２電気貫通コンタクト（７２）を形成し、前記第２絶縁層（６２）上に、前記上部コンタクト領域（２１）に電気的に割り当てられ、前記半導体デバイス（１）の前記外部コンタクト領域として構成される前記第２コンタクト領域（４２）を有する前記第２電気配線層（４）を形成することと
を含み、
前記第２コンタクト領域（４２）のうちの少なくとも１つは、前記チップ上面（２０）の上面図において見て、前記上部コンタクト領域（２１）のうちの前記割り当てられた１つとは異なる形状である、方法。

【発明の詳細な説明】

【技術分野】

【0001】

半導体デバイスおよびそのような半導体デバイスを備える半導体モジュールが提供される。そのような半導体デバイスを製造するための方法も提供される。

【背景技術】

【0002】

欧州特許出願公開第２ ９８８ ３２８号明細書が、パワー半導体モジュールに言及している。

【0003】

独国特許出願公開第１０ ２０１４ ２１８ ２４０号明細書が、プリント回路基板に統合されたパワーデバイスを開示している。

【0004】

独国特許出願公開第１０ ２０１５ １１５９９９号明細書、米国特許出願公開第２０１０／００７８７８９号明細書、米国特許第８ ９７５ ７３２号明細書、独国実用新案第２０ ２０１１ １１０５４７号明細書、および欧州特許出願公開第３ ５３４ ３９４号明細書が、電気デバイスに言及している。

【発明の概要】

【発明が解決しようとする課題】

【0005】

解決しようとする課題は、比較的高い電圧で使用することができる半導体デバイスを提供することである。

【課題を解決するための手段】

【0006】

この目的は、とりわけ、独立請求項に定義されるとおりの半導体デバイス、半導体モジュール、および方法によって達成される。例示的なさらなる発展が、従属請求項の主題を構成する。

【0007】

例えば、半導体デバイスは、絶縁体内に少なくとも１つの中間電気配線層を備え、少なくとも１つの中間電気配線層は、半導体チップのチップ上部コンタクト領域と、半導体デバイスの外部接触のための第２コンタクト領域との間に位置する。

【0008】

少なくとも１つの中間電気配線層により、第２コンタクト領域の形状を、チップ上部コンタクト領域の形状とは無関係に設計することができる。さらに、チップ上部コンタクト領域と半導体デバイスの外面との間の距離を、増加させることができる。したがって、半導体デバイスに高電圧を提供することができ、第２コンタクト領域を、半導体デバイスの電気的接続のために多様なやり方で設計することができる。

【0009】

少なくとも１つの実施形態において、半導体デバイスは、
・少なくとも０．６kVの電圧に向けて構成され、チップ上面に上部コンタクト領域を備えている半導体チップと、
・上部コンタクト領域に電気的に割り当てられた第１コンタクト領域を有している上部コンタクト領域に電気的に接触した第１電気配線層と、
・第１電気配線層の上部コンタクト領域から遠い側に位置し、上部コンタクト領域に電気的に割り当てられた第２コンタクト領域を有しており、第２コンタクト領域は外部コンタクト領域として構成されている第２電気配線層と
を備え、
第２コンタクト領域のうちの少なくとも１つは、チップ上面の上面図において見て、上部コンタクト領域のうちの割り当てられた１つとは異なる形状である。

【0010】

例えば、少なくとも１つの半導体チップは、以下の群、すなわち金属酸化膜半導体電界効果トランジスタ（MOSFET：metal－oxide－semiconductor field－effect transistor）、金属－絶縁体－半導体電界効果トランジスタ（MISFET：metal－insulator－semiconductor field－effect transistor）、絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）、バイポーラ接合トランジスタ（BJT：bipolar junction transistor）、サイリスタ、ゲートターンオフサイリスタ（GTO：gate turn－off thyristor）、ゲート転流サイリスタ（GCT：gate commutated thyristor）、接合ゲート電界効果トランジスタ（JFET：junction gate field－effect transistor）、およびダイオードから選択される。複数の半導体チップが存在する場合、すべての半導体チップが同じ種類であってもよいし、異なる種類の半導体チップが存在してもよい。

【0011】

例えば、半導体デバイスは、例えばハイブリッド車両またはプラグイン電気車両などの車両や、通勤電車などの鉄道においても、バッテリからの直流を電動機のための交流に変換するパワーデバイスである。

【0012】

例えば、半導体チップ、したがって半導体デバイスは、少なくとも０．６kV、または少なくとも１．２kV、あるいは少なくとも１．６kVの最大電圧に合わせて構成される。これに代え、あるいは加えて、半導体チップ、したがって半導体デバイスは、少なくとも１A、または少なくとも２０A、あるいは少なくとも５０Aの最大電流に合わせて構成され、最大電流は、最大１０００Aまたは最大２００Aであってもよい。

【0013】

例えば、第１電気配線層は、チップ上面に隣接する電気配線層である。チップ上面と第１電気配線層との間に、１つまたは複数の電気絶縁層が存在する。この絶縁層を貫いて、電気貫通コンタクトが、半導体チップの上部コンタクト領域を第１コンタクト領域に接触させる。第１コンタクト領域は、少なくとも１つの電気絶縁層上に適用された構造化メタライゼーション層であってよい。

【0014】

同様に、第１電気配線層と第２電気配線層との間に少なくとも１つの電気絶縁層が存在し、電気貫通コンタクトが、少なくとも１つの電気絶縁層を貫いて延びる。第２電気配線層は、半導体デバイスの外面に適用された最も上方の電気配線層である。例えば、第２電気配線層は、最も上方の電気絶縁層上に適用されたさらなる構造化メタライゼーション層である。したがって、第２電気配線層は、チップ上面から最も遠い電気配線層である。第２コンタクト領域によって、半導体デバイスを、例えば回路基板へと外部に接触させることができる。

【0015】

例えば、第２コンタクト領域の少なくとも１つまたは一部または全部は、チップ上面の上面図において見て、上部コンタクト領域のうちのそれぞれに割り当てられた上部コンタクト領域とは異なる形状である。第２コンタクト領域の少なくとも１つまたは一部または全部が、第１コンタクト領域のうちのそれぞれに割り当てられた第１コンタクト領域とは異なる形状であることも可能である。

【0016】

少なくとも１つの実施形態によれば、半導体デバイスは、１つまたは複数の第３電気配線層をさらに備える。少なくとも１つの第３電気配線層は、第１電気配線層と第２電気配線層との間に位置する。さらに、少なくとも１つの第３電気配線層は、とくには隣接する追加の絶縁層を貫いて延びる電気貫通コンタクトによって、第１電気配線層および第２電気配線層のそれぞれに電気的に接続される。少なくとも１つの第３電気配線層は、例えば、少なくとも１つの追加の構造化メタライゼーション層によって形成された第３コンタクト領域を備える。

【0017】

少なくとも１つの実施形態によれば、チップ上面から出発して、半導体チップの上部コンタクト領域－電気貫通コンタクトを有する絶縁層－第１電気配線層の第１コンタクト領域－電気貫通コンタクトを有する絶縁層－第２電気配線層の第２コンタクト領域、の並びが存在する。N個の第３電気配線層が存在する場合、半導体チップの上部コンタクト領域－電気貫通コンタクトを有する絶縁層－第１電気配線層の第１コンタクト領域－N回の（電気貫通コンタクトを有する絶縁層－第３電気配線層の第３コンタクト領域）－電気貫通コンタクトを有する絶縁層－第２電気配線層の第２コンタクト領域、の並びが存在し、Nは１以上の自然数である。とくには、N＝１またはN＝２またはN＝３である。例えば、１≦N≦２０、１≦N≦５、２≦N≦５が当てはまる。

【0018】

例えば、各々の電気配線層の間、ならびに上部コンタクト領域と第１電気配線層との間に、正確に１つの電気絶縁層が存在する。

【0019】

少なくとも１つの実施形態によれば、上部コンタクト領域または第１コンタクト領域から出発して、第２コンタクト領域に向かって、それぞれ割り当てられたコンタクト領域の形状が、例えば第３電気配線層から第３電気配線層へと、最終的には第２コンタクト領域に向かって、第２コンタクト領域により類似するようになる。したがって、中間電気配線層の形状を、第２コンタクト領域を近似するように徐々に変化させることができる。

【0020】

少なくとも１つの実施形態によれば、上部コンタクト領域の数は、各々の電気配線層におけるコンタクト領域の数と同じである。換言すると、チップから第２コンタクト領域まで、コンタクト領域の数は変化しない。例えば、上部コンタクト領域から始まって第２コンタクト領域まで、電気配線層から電気配線層へと、コンタクト領域の１対１の割り当てが存在できる。例えば、１つの配線層のコンタクト領域が、いずれの場合も１つまたは複数の電気貫通コンタクトによって、隣接する配線層のコンタクト領域に電気的に接続される。上部コンタクト領域および第１コンタクト領域についても同様である。

【0021】

少なくとも１つの実施形態によれば、配線層の間および上部コンタクト領域と第１配線層との間の絶縁層の厚さは、いずれの場合も最大２００μmまたは最大１２０μmである。これに代え、あるいは加えて、前記厚さは、少なくとも１０μmまたは少なくとも５０μmまたは少なくとも８０μmである。

【0022】

少なくとも１つの実施形態によれば、配線層の少なくとも１つまたはいくつかまたは各々は、１つ、２つ、または３つ以上のコンタクト領域を含む。

【0023】

異なる配線層のコンタクト領域を、それらのサイズに応じて互いに割り当てることが可能である。例えば、最大の上部コンタクト領域は、最大の第１コンタクト領域、最大の第２コンタクト領域、および最大の第３コンタクト領域（存在する場合）に割り当てられ、最小の上部コンタクト領域は、最小の第１コンタクト領域、最小の第２コンタクト領域、および最小の第３コンタクト領域（存在する場合）に割り当てられ、以下同様である。これらの割り当ては、１対１の割り当てであってよい。

【0024】

例えば、最小の上部コンタクト領域ならびに最小の第２コンタクト領域は、ゲートコンタクトである。「小」および「大」は、例えば、それぞれのコンタクト領域の面積含有量、すなわち、例えば、それぞれのメタライゼーションが適用された領域のサイズを指す。

【0025】

少なくとも１つの実施形態によれば、チップ上面の上面図において見て、第２コンタクト領域のうちの少なくとも１つが、それぞれの第２コンタクト領域のサイズの最大２０％または最大１０％または最大５％について、上部コンタクト領域のうちの任意の１つに重なる。すなわち、それぞれの第２コンタクト領域と、割り当てられた上部コンタクト領域とが、上面図において見て、大きくは重ならない。これは、第２コンタクト領域のうちの正確に１つ、または第２コンタクト領域のうちのいくつか、または第２コンタクト領域のすべてに当てはまり得る。

【0026】

少なくとも１つの実施形態によれば、チップ上面の上面図において見て、第２コンタクト領域のうちの前記少なくとも１つが、それぞれの上部コンタクト領域の完全に外側に位置する。すなわち、それぞれの第２コンタクト領域と、割り当てられた上部コンタクト領域とが、分離しており、したがって、上面図において見て、まったく重ならない。これは、第２コンタクト領域のうちの正確に１つ、または第２コンタクト領域のうちのいくつか、または第２コンタクト領域のすべてに当てはまり得る。

【0027】

少なくとも１つの実施形態によれば、第２コンタクト領域のうちの第１の第２コンタクト領域が、チップ上面の上面図において見て、第２コンタクト領域のうちの第２の第２コンタクト領域の周りを部分的に、または完全に延びる。したがって、上面図において見て、第２コンタクト領域のうちの第２の第２コンタクト領域は、第２コンタクト領域のうちの第１の第２コンタクト領域によって完全に囲まれ得る。

【0028】

少なくとも１つの実施形態によれば、第２コンタクト領域のうちの第１の第２コンタクト領域が、第２コンタクト領域のうちの第２の第２コンタクト領域の周りに同軸に延びる。したがって、それぞれの第２コンタクト領域は、上面図において見て、回転対称および／または点対称の様相に配置される。このような同軸設計により、低い寄生インダクタンス、ならびに遮蔽の改善および浮遊容量の抑制を達成することができる。

【0029】

第２コンタクト領域のうちの第１および第２の第２コンタクト領域が同軸に配置されるということは、例えば、上部コンタクト領域のうちの第１の上部コンタクト領域および第２の上部コンタクト領域が、点対称の形状であり、同じ点対称の中心を有することを意味する。これに代え、あるいは加えて、これは、第２コンタクト領域のうちの第１の第２コンタクト領域および第２の第２コンタクト領域が、上面図において見て、同じ基本形状、例えば長方形または正方形または六角形または八角形または円形を有し、これらの基本形状が、同じやり方で配向され、例えば共通の点対称の中心を通る同じ直線に、対応する角部を有することを意味し得る。第２コンタクト領域のうちの第１および第２の第２コンタクト領域の周囲の線を、均一な膨張によって互いにマッピングすることが可能である。

【0030】

例えば、第２コンタクト領域のうちの第１の第２コンタクト領域は、第２コンタクト領域のうちの第２の第２コンタクト領域の周りのフレームであり、ソースまたはエミッタ外部コンタクトパッドであってよい。例えば、第２コンタクト領域のうちの第１の第２コンタクト領域は、第２コンタクト領域のうちの最大の第２コンタクト領域である。したがって、第２コンタクト領域のうちの第２の第２コンタクト領域は、最小の外部コンタクトパッドであってよく、ゲートコンタクトパッドであってよい。

【0031】

したがって、第２コンタクト領域のうちの第１の第２コンタクト領域および第２の第２コンタクト領域によって、半導体デバイスの異なる外部電気コンタクト領域を実現することができる。

【0032】

少なくとも１つの実施形態によれば、第２コンタクト領域のうちの第２の第２コンタクト領域に割り当てられた上部コンタクト領域が、チップ上面の上面図において見て、チップ上面の縁部に位置する。したがって、上部コンタクト領域が、非点対称の様相で配置される一方で、第２コンタクト領域は、点対称の様相で配置されてよい。

【0033】

少なくとも１つの実施形態によれば、チップ上面の上面図において見て、第２コンタクト領域のうちの第３の第２コンタクト領域は、L字形であり、第２コンタクト領域のうちの第４の第２コンタクト領域は、長方形であり、例えば第２電気配線層の角部における第２コンタクト領域のうちの第３の第２コンタクト領域の切り欠き内に位置する。

【0034】

少なくとも１つの実施形態によれば、第２コンタクト領域のうちの第４の第２コンタクト領域に割り当てられた上部コンタクト領域は、チップ上面の長手方向の縁部などの縁部の中央部分に位置する。

【0035】

少なくとも１つの実施形態によれば、チップ上面の上面図において見て、第２コンタクト領域のうちの第５の第２コンタクト領域および第６の第２コンタクト領域は、互いに平行に延びる長方形である。

【0036】

少なくとも１つの実施形態によれば、やはりチップ上面の上面図において見て、第２コンタクト領域のうちの第５の第２コンタクト領域に割り当てられた上部コンタクト領域は、U字形であり、チップ上面の４つの縁部のすべてに隣接して位置し、第２コンタクト領域のうちの第６の第２コンタクト領域に割り当てられた上部コンタクト領域は、第２コンタクト領域のうちの第６の第２コンタクト領域の外側に位置する。

【0037】

少なくとも１つの実施形態によれば、上部コンタクト領域は、対称なやり方で配置される。例えば、チップ上面の上面図において見て、上部コンタクト領域に関して１つまたは２つの鏡面対称の軸線が存在する。代案として、上部コンタクト領域は、非対称なやり方で、すなわち、とくには鏡面対称性または点対称性を持たずに、配置されてよい。

【0038】

少なくとも１つの実施形態によれば、半導体デバイスは、チップサイズパッケージである。これは、半導体デバイスの全体サイズが、チップ上面の上面図において見て、チップ上面のサイズの１３０％以下または１２０％以下であることを意味し得る。これに代え、あるいは加えて、これは、半導体デバイスが正確に１つの半導体チップを備えることを意味し得る。

【0039】

少なくとも１つの実施形態によれば、すべての第２コンタクト領域を合わせた全体サイズは、上部コンタクト領域の全体サイズまたはチップ上面のサイズよりも大きい。このように、少なくとも１つの中間配線層を有することにより、上部コンタクト領域の第２コンタクト領域へと向かうファンアウト（fan－out）および／または拡張を達成することができる。

【0040】

少なくとも１つの実施形態によれば、電気配線層および／または上部コンタクト領域の厚さは、いずれの場合も少なくとも１μmまたは少なくとも２０μmまたは少なくとも４０μmである。あるいは、前記厚さは、最大２００μmまたは最大１００μmである。上部コンタクト領域を、第１および第３コンタクト領域よりも薄くし、第２コンタクト領域を、第１および第３コンタクト領域よりも厚くすることが可能である。

【0041】

少なくとも１つの実施形態によれば、電気貫通コンタクトの直径は、いずれの場合も２０μm以上２００μm以下である。例えば、この直径は約０．１mmである。

【0042】

半導体モジュールがさらに提供される。半導体モジュールは、上述の実施形態のうちの少なくとも１つに関連して示されたとおりの半導体デバイスを備える。したがって、半導体モジュールの特徴は、半導体デバイスについても開示され、逆もまた同様である。

【0043】

少なくとも一実施形態において、半導体モジュールは、１つまたは複数の半導体デバイスと、電気キャリアとを備える。第２コンタクト領域は、電気キャリアの電気接触面または熱接触面の少なくとも一方に接続される。

【0044】

半導体デバイスを製造するための方法が、さらに提供される。本方法によって、上述の実施形態のうちの少なくとも１つに関連して示したとおりの半導体デバイスが生み出される。したがって、半導体デバイスの特徴は、本方法についても開示され、逆もまた同様である。

【0045】

少なくとも１つの実施形態において、本方法は、半導体デバイスを製造するためのものである。本方法は、以下のステップ、すなわち
・少なくとも０．６kVの電圧に向けて構成され、チップ上面に上部コンタクト領域を備えている半導体チップを用意するステップ、
・上部コンタクト領域上に、第１絶縁層用の誘電体材料を適用するステップ、
・第１絶縁層を貫いて第１電気貫通コンタクトを形成し、第１絶縁層上に、上部コンタクト領域に電気的に割り当てられた第１コンタクト領域を有する第１電気配線層を形成するステップ、
・随意により、第１電気配線層上に少なくとも１つの第３絶縁層用の少なくとも１つの誘電体材料を適用し、少なくとも１つの第３絶縁層を貫いて第３電気貫通コンタクトを形成し、第３絶縁層上に、第１コンタクト領域に電気的に割り当てられた第３コンタクト領域を有する少なくとも１つの第３電気配線層を形成するステップ、
・第１電気配線層上または最も上方の第３電気配線層（存在する場合）上に、第２絶縁層用の誘電体材料を適用するステップ、および
・第２絶縁層を貫いて第２電気貫通コンタクトを形成し、第２絶縁層上に、上部コンタクト領域に電気的に割り当てられ、半導体デバイスの外部コンタクト領域として構成される第２コンタクト領域を有する第２電気配線層を形成するステップ
を、例えば上述の順序にて含み、
第２コンタクト領域のうちの少なくとも１つは、チップ上面の上面図において見て、上部コンタクト領域のうちの割り当てられた１つとは異なる形状である。

【0046】

少なくとも１つの実施形態において、本方法は、半導体デバイスを製造するためのものである。本方法は、以下のステップ、すなわち
・少なくとも０．６kVの電圧に向けて構成され、チップ上面に上部コンタクト領域を備えている半導体チップを用意するステップ、
・半導体チップ上に、絶縁層、ならびに第１電気配線層、第２電気配線層、および少なくとも１つの第３電気配線層を適用するステップ
を、例えば上述の順序にて含み、
・第１電気配線層は、上部コンタクト領域に電気的に接触し、上部コンタクト領域に電気的に割り当てられた第１コンタクト領域を有しており、
・第２電気配線層は、第１電気配線層の上部コンタクト領域から遠い側に位置し、上部コンタクト領域に電気的に割り当てられた第２コンタクト領域を有しており、第２コンタクト領域は外部コンタクト領域として構成されており、
・少なくとも１つの第３電気配線層は、第１電気配線層と第２電気配線層との間に位置し、第１電気配線層および第２電気配線層に電気的に接続され、第３コンタクト領域を有しており、
・半導体チップは、パワー金属－絶縁体電界効果トランジスタ（MISFET：metal－insulator field－effect transistor）またはパワー絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）であり、
・第１、第２、および第３配線層は、いずれの場合も誘電体材料で各々作られた絶縁層のうちの１つによって互いに隔てられており、
・第２コンタクト領域のうちの少なくとも１つは、チップ上面の上面図において見て、上部コンタクト領域のうちの割り当てられた１つとは異なる形状であり、
・上部コンタクト領域のうちの割り当てられた１つとは異なる形状である第２コンタクト領域のうちの第１の第２コンタクト領域は、チップ上面の上面図において見て、上部コンタクト領域のうちの割り当てられた１つとは異なる形状である第２コンタクト領域のうちの第２の第２コンタクト領域の周囲を完全に延びている。

【0047】

本明細書に記載の半導体デバイスおよび半導体モジュールによれば、上部コンタクト領域の形状と第２コンタクト領域などの外部電気コンタクト領域の形状とが、対応している必要がない。したがって、半導体チップの特性にとって最適であるように上部コンタクト領域を設計することが可能になる一方で、第２コンタクト領域ならびに中間コンタクト領域を、利用可能な物理的空間などの用途の背景の特定の要件に従って、きわめて独立して設計することができる。したがって、幾何学的な考慮事項、例えば電圧、電流、および絶縁に関する電気的な考慮事項、ならびに熱伝導および熱のやり取りなどの熱的な考慮事項を、同時に考慮に入れることができる。例えば、第２コンタクト領域の同軸設計により、低い寄生インダクタンス、ならびに遮蔽の改善、浮遊容量の抑制の向上、および／または浮遊インダクタンスの低減を達成することができる。したがって、第２コンタクト領域のうちの少なくとも１つを、上部コンタクト領域のうちの割り当てられた１つと比較して異なる形状とすることによって、中間の第１電気配線層を持たず、おそらくは第３電気配線層も持たない場合には不可能である多態様の最適化を、達成することができる。

【0048】

本明細書に記載の半導体デバイス、半導体モジュール、および方法を、図面を参照して、例示的な実施形態によって、以下でさらに詳細に説明する。個別の図中の同一の要素は、同じ参照番号で示されている。しかしながら、要素間の関係は、縮尺どおりには示されておらず、むしろ個々の要素は、理解を助けるために誇張して示されている場合がある。

【0049】

図面の簡単な説明

【図面の簡単な説明】

【0050】

【図1】改良版の半導体デバイスの概略の上面図である。

【図2】図１の半導体デバイスの概略の断面図である。

【図3】本明細書に記載の半導体デバイスの例示的な実施形態の概略の断面図である。

【図4】図３の半導体デバイスの垂直な概略の上面図である。

【図5】本明細書に記載の半導体デバイスの例示的な実施形態の概略の上面図である。

【図6】本明細書に記載の半導体デバイスの例示的な実施形態の概略の上面図である。

【図7】本明細書に記載の半導体デバイスの例示的な実施形態の概略の上面図である。

【図8】本明細書に記載の半導体デバイスの例示的な実施形態の概略の上面図である。

【図9】本明細書に記載の半導体デバイスの例示的な実施形態の概略の上面図である。

【図10】本明細書に記載の半導体デバイスの例示的な実施形態の概略の断面図である。

【図11】本明細書に記載の半導体デバイスの例示的な実施形態の概略の断面図である。

【図12】本明細書に記載の半導体デバイスの例示的な実施形態の概略の断面図である。

【図13】本明細書に記載の半導体デバイスの例示的な実施形態の種々の概略の断面図である。

【図14】本明細書に記載の半導体デバイスの例示的な実施形態の種々の概略の断面図である。

【図15】本明細書に記載の半導体デバイスの例示的な実施形態の種々の概略の断面図である。

【図16】本明細書に記載の半導体デバイスの例示的な実施形態の種々の概略の断面図である。

【図17】本明細書に記載の半導体デバイスを備える半導体モジュールの例示的な実施形態の概略の側面図である。

【図18】本明細書に記載の半導体デバイスを製造するための方法の例示的な実施形態の概略のブロック図である。

【発明を実施するための形態】

【0051】

図１および図２に、改良版の半導体デバイス９が示されている。改良版の半導体デバイス９は、絶縁体６に埋め込まれた半導体チップ２を備える。チップ上面２０において、半導体チップ２は、上部コンタクト領域２１を備える。横方向、すなわちチップ上面２０と平行な方向において、半導体チップ２は、絶縁体６の絶縁埋設部６０に埋め込まれている。

【0052】

上部コンタクト領域２１から出発して、第１電気貫通コンタクト７１が、絶縁体６の第１絶縁層６１を貫いて延びている。貫通コンタクト７１によって、上部コンタクト領域２１は、絶縁体６の本体上面６６に位置する第１電気配線層３の第１コンタクト領域３１に電気的に接続される。一選択肢として、半導体チップ２は、基板８上に適用され、基板８の側面が、絶縁体６と接触することができる。

【0053】

チップスケールパッケージング（略して、CSP：chip－scale packaging）が、従来からのプリント回路基板（PCB：printed circuit board）の製造に由来し、元々は主に消費者向け電子機器の小型かつ異種のマイクロ電子コンポーネントおよび／または光学コンポーネントの統合（システムインパッケージ（SiP：System in Package）とも呼ばれる）のために着想されてきた。しかしながら、図１に示されるようなパッケージは、例えば０．６kVを超える高電圧に適合しない。

【0054】

チップスケールパッケージングは、熱の除去が改善され、ワイヤボンディングが不要であり、寄生がより少ないなど、TO状パッケージ、QFNパッケージ、および他の表面実装パッケージを超える種々の利点を提供でき、クリーンルーム不要の組み立てなど、パワーモジュールの組み立てへの代替ルートを提供することができる。このような埋め込み型のソリューションのもう１つの重要な利点は、ボンドパッドとも呼ばれるコンタクト領域をファンアウトさせ、必要に応じて任意の形状および複雑さの多層の信号経路を統合するための設計の自由度である。これにより、低インダクタンスの相互接続を実現し、センサおよびコントローラを多数のI／Oチャネルと統合し、両面冷却設計にも有益な平坦なレイアウトおよび／または幾何学的形状をもたらすワイヤボンドを必要としない超小型パッケージを実現することを、可能にすることができる。最後に、このような技術の発展は、現在の半導体パワーモジュールのバリューチェーンに影響を与える可能性があり、すなわち、チップ製造業者がこの技術を採用し、パワーモジュールの設計および組み立てにおける現在の技術水準が存続不可能になる可能性がある。

【0055】

CSPの１つの明白な利点は、チップパッドコンタクトをファンアウトさせることができることである。しかしながら、ワンメタルのプリパッケージでは、図１に示されるように、ファンアウトレイアウトが、チップコンタクトパッド、すなわち上部コンタクト領域２１のレイアウトによって制約される。例えば、CSP上部メタライゼーションが、チップコンタクトパッドと重なり合わなければならない。したがって、CSP上部メタライゼーションのレイアウトが、任意であることができない（パワーモジュールの設計時にCSPコンポーネントの配置に充分な柔軟性があるように、CSP上部メタライゼーションのレイアウトが任意であることが望ましい）。さらに、例えばゲートコンタクトパッドの拡大が、通常は、ドレイン／エミッタコンタクト領域が減少し、したがって半導体チップの電流容量が減少するという犠牲を伴う。

【0056】

これらの制限を克服するために、本明細書に記載の半導体デバイス１は、図３および図４を参照すると、上部コンタクト領域２１と最上部の第２電気配線層４との間に位置する少なくとも１つの中間配線層を備える。このように、多層プリパッケージを使用して、上部メタライゼーションのレイアウトが任意であるCSPコンポーネントが生み出される。これを、複数の埋め込みおよび積層ステップによって行うことができる。このような解決策は、半導体チップ２の有効領域を減少させることなく、したがって電流容量を減少させることなく、所望のファンアウトを達成する。

【0057】

高電圧の用途においては、封止材の厚さ、および多層構造の場合の各々の絶縁層が、阻止電圧に耐えるように適切に設計されなければならない。このような要件を、内部および上部金属パッドがチップの終端領域を横切らず、コンポーネントがさらに封止される場合に緩和することができる。

【0058】

このようにして、少なくとも０．６kVの電圧に向けて構成された半導体チップ２を備える半導体デバイス１が提供され、半導体チップ２は、チップ上面２０に上部コンタクト領域２１を有し、複数の電気貫通コンタクト７１、７２、７３が、上部コンタクト領域２１に電気的に接続される。半導体チップ２および電気貫通コンタクト７１、７２、７３は、電気絶縁性の絶縁体６内に埋め込まれ、電気貫通コンタクト７１、７２、７３は、チップ上面２０から遠ざかる方向に絶縁体６を貫通して延びる。少なくとも１つの中間配線３、５が、半導体チップ２から離れて上部コンタクト領域２１の側に存在し、電気貫通コンタクト７１、７２、７３に電気的に接触する。

【0059】

配線層３、４、５は、ゲート－ソース－ドレインのようなチップ終端とも呼ばれる上部コンタクト領域間の短絡を回避するように設計されている。

【0060】

図３および図４によれば、上部コンタクト領域２１の上に第１絶縁層６１が存在し、第１絶縁層６１上に第１電気配線層３が適用されている。この第１電気配線層３に、第２絶縁層６２が続き、第２絶縁層６２上に、第２電気コンタクト領域４２を有する第２電気配線層４が適用されている。第２電気配線層４の第２コンタクト領域４２が、絶縁体６から表出する本体上面６６の唯一のコンタクト領域であることが可能である。しかしながら、選択肢として、半導体チップ２は、例えば銅をベースとするリードフレームである基板８に電気的に接触することが可能である。したがって、絶縁体６から表出する部分は、基板８および第２コンタクト領域４２のみであってよい。

【0061】

図３は、図４の一点鎖線に沿った断面図を示している。図３および図４によれば、矩形の第２コンタクト領域４２のうちの小さい方は、上部コンタクト領域２１のうちのより小さい上部コンタクト領域２１と接続されるが、上面図で見ると、この上部コンタクト領域２１と重なり合わない。これは、チップ上面２０と平行な電流経路を提供する絶縁体６内に配置された第１電気配線層３によって可能にされる。したがって、第２コンタクト領域４２の形状は、上部コンタクト領域２１の形状から大きく独立している。

【0062】

例えば、半導体チップ２は、１０A以上かつ／または１００A以下の電流に合わせて構成された対応するパワーMOSFETまたはパワーIGBTである。これに代え、あるいは加えて、半導体チップ２、したがって半導体デバイス１は、少なくとも１．２kVまたは少なくとも１．５kVの電圧に合わせて構成される。

【0063】

選択肢として、上部コンタクト領域２１のうちの大きい方は、上面図で見たときに、└┘またはUのような形状である。上部コンタクト領域２１のうちの小さい方は、└┘またはUの脚部の間に位置する。上部コンタクト領域２１の配置は、例えば、鏡面対称の少なくとも１つの軸線を有することができる。図４において、上部コンタクト領域２１は、斜線の領域として象徴化されており、理解を容易にするために半導体チップ２も概略的に示されているが、中間配線層３は図４には示されていない。

【0064】

例えば、チップ上面２０は、少なくとも５mm×５mmかつ／または最大１５mm×１５mmのサイズを有する。これに代え、あるいは加えて、チップ上面２０に垂直な半導体チップ２の厚さは、少なくとも１００μmかつ／または最大１mmであり、例えば３００μm～５００μmである。

【0065】

例えば、電気貫通コンタクト７１、７２、７３は、金属化された孔であり、あるいは金属ブロックでもある。コンタクト領域２１、３１、４２、５３ごとに、とくにはそれぞれのコンタクト領域２１、３１、４２、５３がどのようなサイズおよび電流に合わせて構成されるかに応じて、ただ１つまたは複数の電気貫通コンタクト７１、７２、７３が存在できる。貫通コンタクト７１、７２、７３が、金属化された孔である場合、貫通コンタクト７１、７２、７３の直径は、例えば５０μm～２００μmであり、貫通コンタクト７１、７２、７３が、金属ブロックである場合、貫通コンタクト７１、７２、７３は、より大きな横方向の広がりを有することができる。そのような金属ブロックを、焼結またははんだ付けなど、対応するコンタクト領域２１、３１、４２、５３に接合することができる。

【0066】

貫通コンタクト７１、７２、７３の高さは、関連する絶縁層６１、６２、６３、６５の高さに対応し得る。例えば、貫通コンタクト７１、７２、７３は、銅または銅合金から作られる。

【0067】

図３および図４の半導体デバイスは、２つの上部コンタクト領域２１を備え、したがって電気配線層３、４の各々に２つのコンタクト領域３１、４２を備えるが、これに代えて、上部コンタクト領域２１が１つだけ存在し、したがって電気配線層３、４の各々にコンタクト領域３１、４２が１つだけ存在してもよく、あるいは少なくとも３つの上部コンタクト領域２１が存在し、したがって電気配線層３、４の各々に少なくとも３つのコンタクト領域３１、４２が存在する。さらに、上部コンタクト領域２１の数が、電気配線層３、４の各々におけるコンタクト領域３１、４２の数と同じであることは、厳密には必須ではないが、好ましい。電気コンタクト領域２１、３１、４２に加えて、選択肢として、冷却を改善するために熱コンタクト領域（図示せず）が存在することができ、これらの熱コンタクト領域は、電気的な機能を有する必要はない。これらの態様は、任意の組み合わせにて、他のすべての実施形態にも適用可能である。

【0068】

他の点では、図１および図２と同じ内容が図３および図４にも適用可能であり、逆もまた同様である。

【0069】

図５に、図４と同様に、半導体デバイス１の別の実施形態が示されている。図５によれば、第２コンタクト領域４２は、同軸な様相に配置される。したがって、第２コンタクト領域４２のうちの第１の第２コンタクト領域は、チップ上面２０の上面図において見ると、第２コンタクト領域４２のうちの第２の第２コンタクト領域の周りを完全に囲んでいる。これにより、第２コンタクト領域４２のうちの第１の第２コンタクト領域および第２の第２コンタクト領域は、第２電気配線層４に属し、外部電気コンタクトパッドとして共通の平面内に配置可能である。図示されている以外に、第２電気配線層４のさらなる第２コンタクト領域４２が、外部電気コンタクトパッドとして存在することができる。

【0070】

例えば、第２コンタクト領域４２のうちの第２の第２コンタクト領域に割り当てられた上部コンタクト領域２１は、チップ上面２０の縁部に位置し、これらのコンタクト領域２１、４２の重なり合いが、少しだけであってもよい。第２コンタクト領域４２のうちの第１の第２コンタクト領域に割り当てられた上部コンタクト領域２１は、やはりチップ上面２０の上面図において見て、└┘またはU字形であってよい。

【0071】

上面図において見ると、第２コンタクト領域４２の形状に関して鏡面対称の２つまたは４つの軸線が存在し得る。例えば、第２コンタクト領域４２のうちの外側の第１の第２コンタクト領域のトラック幅は、チップ上面２０の最大縁部長さの少なくとも１０％かつ／または最大４０％に相当することができる。第２コンタクト領域４２のうちの内側の第２の第２コンタクト領域４２の縁部長さは、例えば、チップ上面２０の最大縁部長さの少なくとも２０％かつ／または最大６０％である。

【0072】

他の点では、図１～図４と同じ内容が図５にも適用可能であり、逆もまた同様である。
図６によれば、チップ上面２０の上面図において見て、第２コンタクト領域４２のうちの大きい方の第３の第２コンタクト領域は、L字形であり、第２コンタクト領域４２のうちの小さい方の第４の第２コンタクト領域は、長方形または正方形であり、第２コンタクト領域４２のうちの第３の第２コンタクト領域の切り欠き内に位置する。例えば、第２コンタクト領域４２のうちの第４の第２コンタクト領域は、第２電気配線層４の角部に位置する。

【0073】

例えば、上部コンタクト領域２１は、図４および図５と同様に形作られる。したがって、第２コンタクト領域４２のうちの小さい方の第４の第２コンタクト領域は、上部コンタクト領域２１のうちの割り当てられた小さい方の上部コンタクト領域と重なり合いを持たなくてもよい。図６に示される他に、上部コンタクト領域２１のうちの小さい方が、第２コンタクト領域４２のうちの第３の第２コンタクト領域によって部分的に、または完全に覆われることも可能である。

【0074】

他の点では、図１～図５と同じ内容が図６にも適用可能であり、逆もまた同様である。
図７によれば、チップ上面２０の上面図において見て、第２コンタクト領域４２のうちの第５の第２コンタクト領域および第６の第２コンタクト領域が、長方形であり、互いに平行に延びてよい。これらの第２コンタクト領域４２は、異なるサイズを有することができる。例えば、上部コンタクト領域２１は、図４～図６と同様に形作られる。

【0075】

したがって、やはりチップ上面２０の上面図において見て、第２コンタクト領域４２のうちの第５の第２コンタクト領域に割り当てられたより大きな上部コンタクト領域２１は、└┘またはU字形であってよく、チップ上面２０の４つの縁部のすべてに隣接して位置することができ、第２コンタクト領域４２のうちの第６の第２コンタクト領域に割り当てられた上部コンタクト領域２１は、第２コンタクト領域４２のうちの第６の第２コンタクト領域の外側に位置する。したがって、第２コンタクト領域４２のうちの第６の第２コンタクト領域と、割り当てられた上部コンタクト領域２１とが、重なりを持たず、あるいはわずかにしか重ならない。

【0076】

他のすべての実施形態と同様に、すべての第２コンタクト領域４２を合わせた全体サイズを、チップ上面２０のサイズよりも大きくすることができる。

【0077】

他の点では、図１～図６と同じ内容が図７にも適用可能であり、逆もまた同様である。
図８に、第２コンタクト領域４２のうちの中央の第２の第２コンタクト領域が、第２コンタクト領域４２のうちの最大の第２コンタクト領域であることが示されている。第２コンタクト領域４２のうちの第２の第２コンタクト領域は、例えば、エミッタパッドまたはソースパッドであり、これに対応して、第２コンタクト領域４２のうちの周囲の第１の第２コンタクト領域は、全体としてより小さい面積含有量を有し、ゲートコンタクトパッドであってよい。例えば、第２コンタクト領域４２のうちの外側の第１の第２コンタクト領域のトラック幅は、チップ上面２０の最大縁部長さの少なくとも２％かつ／または最大１５％に相当することができる。第２コンタクト領域４２のうちの内側の第２の第２コンタクト領域の縁部長さは、例えば、チップ上面２０の最大縁部長さの少なくとも６０％かつ／または最大９５％である。

【0078】

例えば、上部コンタクト領域２１は、図４～図８と同様に形作られる。第２コンタクト領域４２のうちの第２の第２コンタクト領域は、上面図において見て、正方形の形状であってよい。

【0079】

他の点では、図１～図７と同じ内容が図８にも適用可能であり、逆もまた同様である。
図９によれば、第２コンタクト領域４２のうちの内側の第２の第２コンタクト領域が、比較的小さく、例えば、上面図において見て、半導体デバイス１の全体サイズの最大１０％または５％である。したがって、第２コンタクト領域４２のうちの周囲の第１の第２コンタクト領域が、本体上面６６のほぼ全体を覆うことができる。例えば、第２コンタクト領域４２のうちの内側の第２の第２コンタクト領域は、ゲートコンタクトパッドである。この同軸設計において、ゲートコンタクトパッドを中央に置くことによって、例えばエミッタまたはソースコンタクトパッドである外側の層コンタクト領域４２を最大化し、寄生インダクタンスを低くすることができる。同じことを、すべての中間配線層３、５についても適用することができる。

【0080】

上面図において見て、第２コンタクト領域４２のうちの第２の第２コンタクト領域が、割り当てられた上部コンタクト領域２１と重ならないことが可能である。

【0081】

他の点では、図８と同じ内容が図９にも適用可能であり、逆もまた同様である。
図１０の実施形態に、第１電気配線層３のすべての第１コンタクト領域３１が、第１絶縁層６１の上の共通の平面内に位置することが示されている。さらに、選択肢として、横方向における第１コンタクト領域３１の周囲に、さらなる絶縁層６５が存在する。したがって、さらなる絶縁層６５は、第１絶縁層６１と第２絶縁層６２との間に位置する。

【0082】

図１０によれば、基板８は絶縁体６に埋め込まれていないが、基板８の側面に絶縁体６が存在しなくてもよい。基板８は、はんだなどの接続手段８１によって半導体チップに接続される。基板８は、例えば、ヒートシンクまたはリードフレームである。このような構成は、他のすべての実施形態にも存在することができる。図面を簡単にするために、図１０においては、コンタクト領域３１、４２のうちの１つだけが明示的に示されていることに留意されたい。

【0083】

図１０に示した内容とは対照的に、図１１によれば、異なる上部コンタクト領域２１に割り当てられた第１コンタクト領域３１が、１つの平面内には位置せず、むしろチップ上面２０に垂直な方向にオフセットされる。したがって、第１コンタクト領域３１のうちの１つに各々が割り当てられた２つのさらなる絶縁層６５が重なり合って存在することができる。追加の選択肢として、接続手段８１に割り当てられたさらなる絶縁層６５も存在することができる。

【0084】

他の点では、図１～図９と同じ内容が図１０および図１１にも適用可能であり、逆もまた同様である。

【0085】

図１２に、半導体デバイス１が２つ以上の中間層を備えること、すなわち、第１電気配線層３に加えて、第１電気配線層３と第２電気配線層４との間に位置する少なくとも１つの第３電気配線層５が存在することが示されている。図１２の例では、互いに重なり合った２つの第３電気配線層５が存在するが、第３電気配線層３が１つだけ存在することや、少なくとも３つの第３電気配線層５が存在することも可能である。

【0086】

図１２において、中間配線層３、４は、図１０と同様に構成され、したがって特定の配線層３、４のすべてのコンタクト領域３１、５３は、共通の平面内に位置する。しかしながら、第１および第３配線層３、４の一方におけるコンタクト領域３１、５３をチップ上面２０に垂直な方向に変位させることができるように、図１１による構成も可能である。

【0087】

このような少なくとも１つの第３電気配線層５は、他のすべての実施形態にも存在することができる。

【0088】

さらに、選択肢として、中間電気配線層３、５は、互いに異なるコンタクト領域３１、５３のパターンを有することができる。したがって、上部コンタクト領域２１から始まって、それぞれ割り当てられたコンタクト領域３１、５３は、それぞれ割り当てられたコンタクト領域３１、５３が関連する第２コンタクト領域４２に近づくほど、それぞれ割り当てられた第２コンタクト領域４２により似た形に作られる。

【0089】

中間配線層３、５のメタライゼーションを、最上部の第２電気配線層４よりも薄くすることが可能である。例えば、第１および／または第３コンタクト領域３１，５３の厚さが、３０μm～７０μmである一方で、第２コンタクト領域４２の厚さは、８０μm～２００μmである。同じことが、他のすべての実施形態においても可能である。

【0090】

他の点では、図１～図１１と同じ内容が図１２にも適用可能であり、逆もまた同様である。

【0091】

図１３～図１６に、半導体デバイス１の別の実施形態が、断面図によって示されている。この場合、半導体デバイス１は、第３電気配線層５を１つ備える。図１２の実施形態と同様に、中間層３、５は、第２コンタクト領域４２の形状へと向かう上部コンタクト領域２１の形状のより緩やかな変化を達成することができるように、異なる形状を有する。

【0092】

したがって、図１３を参照すると、上部コンタクト領域２１を、例えば図５～図７のような形状にすることができる。次に、図１４を参照すると、図１３と比較して、第１電気配線層３の第１コンタクト領域３１のうちの小さい方が、半導体デバイス１の中心に向かって延びている。

【0093】

次に、図１５を参照すると、図１４と比較して、第３コンタクト領域５３のうちの小さい方が、中央にシフトしており、第３コンタクト領域５３のうちの大きい方が、第３コンタクト領域５３のうちの小さい方を取り囲んでいる。しかしながら、第３コンタクト領域５３のうちの小さい方は、依然として中心から外れて配置されている。最後に、図１６を参照すると、第３コンタクト領域５３のうちの小さい方が、第３コンタクト領域５３のうちの大きい方によって対称な様相で取り囲まれている。

【0094】

このような第２コンタクト領域４２の形状へと向かうコンタクト領域の形状の緩やかな変化は、他のすべての例示的な実施形態にも存在できる。

【0095】

他の点では、図１～図１２と同じ内容が図１３～図１６にも適用可能であり、逆もまた同様である。

【0096】

図１７に、半導体モジュール１０が示されている。半導体モジュール１０は、例えば図１～図１６のいずれか１つに示されるような１つまたは複数の半導体デバイス１を備える。半導体モジュール１０は、回路基板などの電気キャリア１１をさらに備える。電気キャリア１１は、例えばはんだ付けまたは焼結によって第２コンタクト領域４２が取り付けられる接触面１２を有する。

【0097】

接触面１２および割り当てられた第２コンタクト領域４２は、同じサイズであってよく（半導体デバイス１のうちの中央の半導体デバイスを参照）、あるいは接触面１２は、割り当てられた第２コンタクト領域４２よりも大きくても、小さくてもよい（それぞれ半導体デバイス１のうちの左側および右側の半導体デバイスを参照）。

【0098】

さらなる選択肢として、半導体モジュール１０は、冷却器１３を備える。冷却器１３を、少なくとも１つの半導体デバイス１の基板８に取り付けることができる。これにより、少なくとも１つの半導体デバイス１の両方の主面にヒートシンクを設けることができ、冷却が改善され、より大きな電流を扱うことが可能になる。

【0099】

最後に、図１８を参照すると、半導体デバイスを製造するための方法が概略的に示されている。

【0100】

第１方法ステップS１において、上部コンタクト領域４２を有する半導体チップ１が提供される。このステップにおいて、例えば、随意による絶縁埋設部６０がすでに存在する。

【0101】

次に、方法ステップS２において、第１絶縁層３１が設けられ、第１電気貫通コンタクト７１が生成される。

【0102】

方法ステップS３において、第１電気配線層３が形成され、第１コンタクト領域３１は、すべてが同じ平面内にあってよく（図１０を参照）、あるいは第１コンタクト領域３１は、さらなる絶縁層６５を使用することによって順々に形成される（図１１を参照）。さらなる絶縁層６５の厚さは、例えば、関連する第１コンタクト領域３１の厚さに相当する。

【0103】

方法ステップS４において、第２絶縁層６２が設けられ、第２電気貫通コンタクト７２が形成される。さらなる絶縁層６５が存在する場合、第２電気貫通コンタクト７２は、さらなる絶縁層６５も貫通して延びてもよい。

【0104】

次に、方法ステップS５において、第２コンタクト領域４２が、例えばめっきによって形成される。

【0105】

選択肢として、方法ステップS３と方法ステップS４との間に実行される方法ステップS６および方法ステップS７が存在できる。方法ステップS６において、第３絶縁層６３が形成され、第３電気貫通コンタクト７３が設けられる。方法ステップS７において、第３電気配線層５が設けられる。方法ステップS６およびS７について、第３電気配線層５の数に応じて、さまざまな回数の繰り返しが可能である。

【0106】

したがって、CSP半導体デバイス１は、例えば以下の一連のステップ、すなわち
i）半導体チップを、銅製リードフレームなどの基板８上に、例えば焼結によって接合するステップと、
ii）銅箔および／またはプリプレグを積層し、プリプレグを切断すること、あるいは代替のプロセスとしてエポキシ圧縮成形を行うことによって、半導体チップ１を埋め込み、随意により基板８も埋め込むステップと、
iii）例えばビア穿孔によって電気貫通コンタクトを形成するステップと、
iv）銅の電気めっきおよび構造化により、それぞれの電気配線層を生成するステップと
によって製造される。

【0107】

プリプレグ箔の厚さが、CSPが耐えることができる最大電圧を規定すると考えられる。標準的な材料は、FR４およびエポキシであり、これらは１００μmあたり約２kVの破壊電界を有する。安全マージンを含めて、１．２kVの半導体デバイス１の適切な埋め込みは、典型的には、半導体チップ１とソースまたはゲート電位の上面層との間に、厚さ１００μmの絶縁層６１、６２、６３、６５を必要とする。しかしながら、技術的な制限、すなわち厚い絶縁層または多層の絶縁層の積層および穿孔、ならびにそのような深いビア構造のためのコンフォーマルなめっきが、例えば０．６kVを上回る高い電圧へのCSPの展開を妨げてきた。本明細書に提示した半導体デバイス１の多層構造によれば、例えば絶縁層の厚さを増やすことで、より高い電圧を実現することができる。

【0108】

図中に示されているコンポーネントは、とくに指示されない限り、好ましくは直接的または間接的に一方が他方の上になるように指定された順序で続く。図中で接触していない層は、好ましくは互いに離間している。線が互いに平行に描かれている場合、対応する表面は、互いに平行に配向されていることが好ましい。同様に、別段の指示がない限り、描かれたコンポーネントの互いに対する位置は、図中で正確に再現されている。

【0109】

ここで説明した発明は、実施形態に基づく説明によって限定されるものではない。むしろ、本発明は、任意の新規な特徴だけでなく、とくには請求項における特徴の任意の組み合わせを含む特徴の任意の組み合わせも、たとえこの特徴またはこの組み合わせ自体が請求項または例示的な実施形態に明示的には示されていなくても包含する。

【0110】

本特許出願は、欧州特許出願第２２１５ ２９３９．９号の優先権を主張し、その開示内容は、参照により本明細書に組み込まれる。

【符号の説明】

【0111】

参照符号
１ 半導体デバイス
２ 半導体チップ
２０ チップ上面
２１ 上部コンタクト領域
３ 第１電気配線層
３１ 第１コンタクト領域
４ 第２電気配線層
４２ 第２コンタクト領域
５ 第３電気配線層
５３ 第３コンタクト領域
６ 絶縁体
６０ 絶縁埋設部
６１ 第１絶縁層
６２ 第２絶縁層
６３ 第３絶縁層
６５ さらなる絶縁層
６６ 本体上面
７１ 第１電気貫通コンタクト
７２ 第２電気貫通コンタクト
７３ 第３電気貫通コンタクト
８ 基板
８１ 接続手段
９ 改良版の半導体デバイス
１０ 半導体モジュール
１１ 電気キャリア
１２ 接触面
１３ 冷却器
S． 方法ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【手続補正書】

【提出日】2024-07-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

・少なくとも０．６kVの電圧に向けて構成され、チップ上面（２０）に上部コンタクト領域（２１）を備えている半導体チップ（２）と、
・前記上部コンタクト領域（２１）に電気的に割り当てられた第１コンタクト領域（３１）を有している前記上部コンタクト領域（２１）に電気的に接触した第１電気配線層（３）と、
・前記第１電気配線層（３）の前記上部コンタクト領域（２１）から遠い側に位置し、前記上部コンタクト領域（２１）に電気的に割り当てられた第２コンタクト領域（４２）を有しており、前記第２コンタクト領域（４２）は外部コンタクト領域として構成されている第２電気配線層（４）と、
・前記第１電気配線層（３）と前記第２電気配線層（４）との間に位置し、前記第１電気配線層（３）および前記第２電気配線層（４）に電気的に接続され、第３コンタクト領域（５３）を有している少なくとも１つの第３電気配線層（５）と
を備えており、
・半導体デバイス（１）は、チップサイズパッケージであり、
・前記半導体チップ（２）は、パワー金属－絶縁体電界効果トランジスタ（MISFET：metal－insulator field－effect transistor）またはパワー絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）であり、
・前記第１電気配線層（３）、前記第２電気配線層（４）、および前記第３電気配線層（５）は、いずれの場合も誘電体材料で作られた絶縁層（６１、６２、６３）によって互いに隔てられ、前記絶縁層（６１、６２、６３）を貫いて電気貫通コンタクト（７１、７２、７３）が形成され、
・前記上部コンタクト領域（２１）のうちの前記電気的に割り当てられた１つとは異なる形状である前記第２コンタクト領域（４２）のうちの第１の第２コンタクト領域が、前記チップ上面（２０）の上面図において見て、同軸の様相で、前記上部コンタクト領域（２１）のうちの前記電気的に割り当てられた前記１つとは異なる形状である前記第２コンタクト領域（４２）のうちの第２の第２コンタクト領域の周囲に完全に延びており、前記第２コンタクト領域（４２）のうちの前記第１の第２コンタクト領域および前記第２の第２コンタクト領域が、回転対称に、および／または点対称に配置される、半導体デバイス（１）。

【請求項2】

それぞれ前記第１電気配線層（３）と前記第２電気配線層（４）との間に位置し、前記第１電気配線層（３）および前記第２電気配線層（４）に電気的に接続された少なくとも２つの前記第３電気配線層（５）
を備え、
前記第１コンタクト領域（３１）から出発して前記第２コンタクト領域（４２）に向かって、それぞれの割り当てられた前記第３コンタクト領域（５３）の形状が、第３電気配線層（５）から第３電気配線層（５）へと前記第２コンタクト領域（４２）により類似するようになる、請求項１に記載の半導体デバイス（１）。

【請求項3】

前記絶縁層（６１、６２、６３）の厚さが、いずれの場合も１００μm以下である、請求項１または２に記載の半導体デバイス（１）。

【請求項4】

前記チップ上面（２０）の上面図において見て前記半導体デバイス（１）の全体サイズが前記チップ上面（２０）のサイズの１３０％以下であり、これにより、前記半導体デバイス（１）が正確に１つの半導体チップ（２）を備え、
すべての前記第２コンタクト領域（４２）を合わせた全体サイズが、前記チップ上面（２０）のサイズよりも大きい、請求項１または２に記載の半導体デバイス（１）。

【請求項5】

・前記第１電気配線層（３）、前記第２電気配線層（４）、および前記第３電気配線層（５）の厚さが、いずれの場合も２０μm以上２００μm以下であり、
・前記電気貫通コンタクト（７１、７２、７３）が、前記絶縁層（６１、６２、６３）の各々を貫いて延び、前記電気貫通コンタクト（７１、７２、７３）は、前記第１電気配線層（３）、前記第２電気配線層（４）、および前記第３電気配線層（５）のうちの隣り合う電気配線層を電気的に接続し、
・前記電気貫通コンタクト（７１、７２、７３）の直径が、いずれの場合も２０μm以上２００μm以下である、
少なくとも請求項３に記載の半導体デバイス（１）。

【請求項6】

・請求項１または２に記載の少なくとも１つの半導体デバイス（１）と、
・電気キャリア（１１）と
を備えており、
前記第２コンタクト領域（４２）は、前記電気キャリア（１１）の電気接触面（１２）に接続されている、半導体モジュール（１０）。

【請求項7】

請求項１または２に記載の半導体デバイス（１）を製造するための方法であって、
・少なくとも０．６kVの電圧に向けて構成され、チップ上面（２０）に上部コンタクト領域（２１）を備えている半導体チップ（２）を用意することと、
・前記半導体チップ（２）上に、絶縁層（６１、６２、６３）、第１電気配線層（３）、第２電気配線層（４）および少なくとも１つの第３電気配線層（５）を適用することと、
を含み、
・前記半導体デバイス（１）は、チップサイズパッケージであり、
・前記第１電気配線層（３）は、上部コンタクト領域（２１）に電気的に割り当てられた第１コンタクト領域（３１）を有している前記上部コンタクト領域（２１）に電気的に接触し、
・前記第２電気配線層（４）は、前記第１電気配線層（３）の前記上部コンタクト領域（２１）から遠い側に位置し、前記上部コンタクト領域（２１）に電気的に割り当てられた第２コンタクト領域（４２）を有しており、前記第２コンタクト領域（４２）は外部コンタクト領域として構成され、
・前記少なくとも１つの第３電気配線層（５）は、前記第１電気配線層（３）と前記第２電気配線層（４）との間に位置し、前記第１電気配線層（３）および前記第２電気配線層（４）に電気的に接続され、第３コンタクト領域（５３）を有し、
・前記半導体チップ（２）は、パワー金属－絶縁体電界効果トランジスタ（MISFET：metal－insulator field－effect transistor）またはパワー絶縁ゲートバイポーラトランジスタ（IGBT：insulated－gate bipolar transistor）であり、
・前記第１電気配線層（３）、前記第２電気配線層（４）、および前記第３電気配線層（５）は、いずれの場合も誘電体材料で作られた絶縁層（６１、６２、６３）の一つによって互いに隔てられ、前記絶縁層（６１、６２、６３）を貫いて電気貫通コンタクト（７１、７２、７３）が形成され、
・前記上部コンタクト領域（２１）のうちの前記電気的に割り当てられた１つとは異なる形状である前記第２コンタクト領域（４２）のうちの第１の第２コンタクト領域が、前記チップ上面（２０）の上面図において見て、前記上部コンタクト領域（２１）のうちの前記電気的に割り当てられた１つとは異なる形状である前記第２コンタクト領域（４２）のうちの第２の第２コンタクト領域の周囲に完全に延びており、前記第２コンタクト領域（４２）のうちの前記第１の第２コンタクト領域および前記第２の第２コンタクト領域が、回転対称に、および／または点対称に配置される、方法。

【国際調査報告】