2025-502957 ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備えるパッケージ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-01-30

(54)【発明の名称】ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備えるパッケージ

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250123BHJP

   H01L 25/16 20230101ALI20250123BHJP

【ＦＩ】

H01L25/08 H

H01L25/16 A

【審査請求】未請求

【予備審査請求】未請求

(21)【出願番号】P 2024540963

(86)(22)【出願日】2023-01-05

(85)【翻訳文提出日】2024-07-05

(86)【国際出願番号】 US2023010230

(87)【国際公開番号】W WO2023141021

(87)【国際公開日】2023-07-27

(31)【優先権主張番号】17/579,434

(32)【優先日】2022-01-19

(33)【優先権主張国・地域又は機関】US

(81)【指定国・地域】

(71)【出願人】

【識別番号】507364838

【氏名又は名称】クアルコム，インコーポレイテッド

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100163522

【弁理士】

【氏名又は名称】黒田 晋平

(72)【発明者】

【氏名】ジョアン・レイ・ヴィラルバ・ビュオ

(72)【発明者】

【氏名】ジジエ・ワン

(72)【発明者】

【氏名】ホン・ボク・ウィ

(72)【発明者】

【氏名】アニケット・パティル

(57)【要約】

第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のはんだ相互接続部とを備える、パッケージ。第１の基板は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部であって、第１の複数のポスト相互接続部を含む第１の複数の相互接続部と、第１の基板の第１の表面に結合された第１のはんだレジスト層とを備える。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、第２の複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合された第２のはんだレジスト層とを備える。第２の基板の第２の表面は、第１の基板に面している。第２のはんだレジスト層は、キャビティを含む。

【特許請求の範囲】

【請求項1】

少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、
前記第１の基板に結合された第１の集積デバイスと、
第２の基板であって、
第１の表面及び第２の表面と、
少なくとも１つの第２の誘電体層と、
第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、
前記第２の基板の前記第２の表面に結合されたはんだレジスト層であって、
前記第２の基板の前記第２の表面が、前記第１の基板に面しており、
前記はんだレジスト層が、キャビティを含み、
前記キャビティが、前記第１の集積デバイスと前記はんだレジスト層との間に位置する、はんだレジスト層とを備える第２の基板と、
前記第１の基板及び前記第２の基板に結合された複数のボール相互接続部及び複数のはんだ相互接続部であって、
前記第１の基板と前記第２の基板との間に位置し、
前記第１の基板を前記第２の基板に結合するように構成されている、複数のボール相互接続部及び複数のはんだ相互接続部と、を備える、
パッケージ。

【請求項2】

前記複数のボール相互接続部及び前記複数のはんだ相互接続部が、前記第２の基板の前記複数のポスト相互接続部に結合されており、前記複数のポスト相互接続部が、前記はんだレジスト層によって横方向に取り囲まれている、請求項１に記載のパッケージ。

【請求項3】

前記複数のボール相互接続部が、２７０マイクロメートル以下のピッチを有する隣接するボール相互接続部を含む、請求項１に記載のパッケージ。

【請求項4】

前記複数のボール相互接続部が、約２００～２７０マイクロメートルの範囲内のピッチを有する隣接するボール相互接続部を含む、請求項３に記載のパッケージ。

【請求項5】

前記複数のボール相互接続部が、前記第１の集積デバイスを横方向に取り囲む少なくとも３００個のボール相互接続部を含む、請求項１に記載のパッケージ。

【請求項6】

前記第１の基板と前記第２の基板との間に位置する封入層を更に備え、前記封入層の一部分が前記はんだレジスト層と前記第１の集積デバイスとの間に位置する、請求項１に記載のパッケージ。

【請求項7】

前記封入層が、前記第１の集積デバイス、前記複数のボール相互接続部、及び前記複数のはんだ相互接続部を少なくとも部分的に封入する、請求項６に記載のパッケージ。

【請求項8】

前記はんだレジスト層が、第１の厚さを有する第１の部分と、第２の厚さを有する第２の部分とを含み、
前記はんだレジスト層の前記第１の部分が、前記複数のポスト相互接続部の厚さよりも大きい前記第１の厚さを有し、
前記はんだレジスト層の前記第２の部分が、前記複数のポスト相互接続部の前記厚さよりも小さい前記第２の厚さを有し、
前記はんだレジスト層の前記第２の部分が、前記第１の集積デバイスの上に位置する、
請求項１に記載のパッケージ。

【請求項9】

前記第２の基板の前記第１の表面に結合された第２の集積デバイスを更に備え、前記第２の基板の前記はんだレジスト層と前記第１の集積デバイスの裏面との間の垂直ギャップが、前記第２の基板の前記はんだレジスト層と前記第１の基板のはんだレジスト層との間の別の垂直ギャップよりも小さい、請求項１に記載のパッケージ。

【請求項10】

前記複数のボール相互接続部が、銅コアボール（ＣＣＢｓ）を含む、請求項１に記載のパッケージ。

【請求項11】

第１の基板であって、
少なくとも１つの第１の誘電体層と、
第１の複数の相互接続部であって、第１の複数のポスト相互接続部を含む第１の複数の相互接続部と、
前記第１の基板の第１の表面に結合された第１のはんだレジスト層とを備える、第１の基板と、
前記第１の基板に結合された第１の集積デバイスと、
第２の基板であって、
第１の表面及び第２の表面と、
少なくとも１つの第２の誘電体層と、
第２の複数の相互接続部であって、第２の複数のポスト相互接続部を備える、第２の複数の相互接続部と、
前記第２の基板の前記第２の表面に結合された第２のはんだレジスト層であって、
前記第２の基板の前記第２の表面が、前記第１の基板に面しており、
前記第２のはんだレジスト層が、キャビティを含み、
前記キャビティが、前記第１の集積デバイスと前記第２のはんだレジスト層との間に位置する、はんだレジスト層とを備える、第２の基板と、
前記第１の基板及び前記第２の基板に結合された複数のはんだ相互接続部であって、
前記第１の基板と前記第２の基板との間に位置し、
前記第１の基板を前記第２の基板に結合するように構成されている、複数のはんだ相互接続部と、を備える、
パッケージ。

【請求項12】

前記複数のはんだ相互接続部が、（ｉ）前記第１の基板の前記第１の複数のポスト相互接続部、及び（ｉｉ）前記第２の基板の前記第２の複数のポスト相互接続部に結合されており、前記第１の複数のポスト相互接続部が、前記第１のはんだレジスト層によって横方向に取り囲まれており、前記第２の複数のポスト相互接続部が、前記第２のはんだレジスト層によって横方向に取り囲まれている、請求項１１に記載のパッケージ。

【請求項13】

前記複数のはんだ相互接続部が、２７０マイクロメートル以下のピッチを有する隣接するはんだ相互接続部を含む、請求項１１に記載のパッケージ。

【請求項14】

前記複数のはんだ相互接続部が、約１５０～２７０マイクロメートルの範囲内のピッチを有する隣接するはんだ相互接続部を含む、請求項１３に記載のパッケージ。

【請求項15】

前記複数のはんだ相互接続部が、前記第１の集積デバイスを横方向に取り囲む少なくとも３００個のはんだ相互接続部を含む、請求項１１に記載のパッケージ。

【請求項16】

前記第１の基板と前記第２の基板との間に位置する封入層を更に備え、前記封入層の一部分が前記第２のはんだレジスト層と前記第１の集積デバイスとの間に位置する、請求項１１に記載のパッケージ。

【請求項17】

前記封入層が、前記第１の集積デバイス及び前記複数のはんだ相互接続部を少なくとも部分的に封入する、請求項１６に記載のパッケージ。

【請求項18】

前記第２のはんだレジスト層が、第１の厚さを有する第１の部分と、第２の厚さを有する第２の部分とを含み、
前記第２のはんだレジスト層の前記第１の部分が、前記第２の複数のポスト相互接続部の厚さよりも大きい前記第１の厚さを有し、
前記第２のはんだレジスト層の前記第２の部分が、前記第２の複数のポスト相互接続部の前記厚さよりも小さい前記第２の厚さを有し、
前記第２のはんだレジスト層の前記第２の部分が、前記第１の集積デバイスの上に位置する、
請求項１１に記載のパッケージ。

【請求項19】

前記第２の基板の前記第１の表面に結合された第２の集積デバイスを更に備え、前記第２の基板の前記はんだレジスト層と前記第１の集積デバイスの裏面との間の垂直ギャップが、前記第２の基板の前記はんだレジスト層と前記第１の基板のはんだレジスト層との間の別の垂直ギャップよりも小さい、請求項１１に記載のパッケージ。

【請求項20】

前記第１の基板に結合されたパッシブデバイスを更に備える、請求項１１に記載のパッケージ。

【請求項21】

少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、
前記第１の基板に結合された第１の集積デバイスと、
第２の基板であって、
第１の表面及び第２の表面と、
少なくとも１つの第２の誘電体層と、
第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、
前記第２の基板の前記第２の表面に結合されたはんだレジスト層であって、
前記はんだレジスト層が、キャビティを含み、
前記キャビティが、前記第１の集積デバイスと前記はんだレジスト層との間に位置する、はんだレジスト層とを備える、第２の基板と、
前記第１の基板及び前記第２の基板に結合された基板間相互接続のための手段であって、
前記第１の基板と前記第２の基板との間に位置し、
前記第１の基板を前記第２の基板に結合するように構成されている、基板間相互接続のための手段と、を備える、
パッケージ。

【請求項22】

前記基板間相互接続のための手段が、複数のボール相互接続部及び／又は複数のはんだ相互接続部を含む、請求項２１に記載のパッケージ。

【請求項23】

前記基板間相互接続のための手段が、前記第２の基板の前記複数のポスト相互接続部に結合されている、請求項２１に記載のパッケージ。

【請求項24】

前記第１の基板が、第１の複数の相互接続部を含み、
前記第１の複数の相互接続部が、第１の複数のポスト相互接続部を備え、
前記基板間相互接続のための手段が、前記第１の基板の前記第１の複数のポスト相互接続部に結合されている、
請求項２３に記載のパッケージ。

【請求項25】

前記基板間相互接続のための手段が、約１５０～２７０マイクロメートルの範囲内のピッチを有する相互接続部を含む、請求項２１に記載のパッケージ。

【請求項26】

少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板を提供することと、
第１の集積デバイスを前記第１の基板に結合することと、
複数の基板間相互接続部が前記第１の基板と第２の基板との間に位置するように、前記複数の基板間相互接続部を介して前記第２の基板を前記第１の基板に結合することと、を含む方法であって、前記第２の基板が、
第１の表面及び第２の表面と、
少なくとも１つの第２の誘電体層と、
第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、
前記第２の基板の前記第２の表面に結合されたはんだレジスト層と、を備え、
前記はんだレジスト層が、キャビティを含み、
前記キャビティが、前記はんだレジスト層と前記第１の集積デバイスとの間に位置する、
方法。

【請求項27】

前記複数の基板間相互接続部が、複数のボール相互接続部及び／又は複数のはんだ相互接続部を含む、請求項２６に記載の方法。

【請求項28】

前記複数の基板間相互接続部が、前記第２の基板の前記複数のポスト相互接続部に結合される、請求項２６に記載の方法。

【請求項29】

前記第１の基板が、第１の複数の相互接続部を含み、
前記第１の複数の相互接続部が、第１の複数のポスト相互接続部を備え、
前記複数の基板間相互接続部が、前記第１の基板の前記第１の複数のポスト相互接続部に結合される、請求項２８に記載の方法。

【請求項30】

前記複数の基板間相互接続部が、約１５０～２７０マイクロメートルの範囲内のピッチを有する相互接続部を含む、請求項２６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本出願は、２０２２年１月１９日に米国特許庁に出願された非仮出願第１７／５７９，４３４号に対する優先権及び利益を主張するものであり、その内容全体が、その全体が以下に完全に記載されるかのように、かつすべての適用可能な目的のために、参照により本明細書に組み込まれる。

【0002】

様々な特徴が、基板と集積デバイスとを有するパッケージに関する。

【背景技術】

【0003】

パッケージは、基板と集積デバイスとを含み得る。これらのコンポーネントは一体に結合されて、様々な電気的機能を実行することができるパッケージを提供する。性能のより良いパッケージを提供する必要性が継続的に存在する。また、パッケージの全体サイズを小さくする必要性も継続的に存在する。

【発明の概要】

【0004】

様々な特徴は、基板と集積デバイスとを有するパッケージに関する。

【0005】

一例は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のボール相互接続部及び複数のはんだ相互接続部とを備えるパッケージを提供する。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。第２の基板の第２の表面は、第１の基板に面している。はんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスとはんだレジスト層との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部は、第１の基板と第２の基板との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部は、第１の基板を第２の基板に結合するように構成されている。

【0006】

別の例は、第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のはんだ相互接続部とを備えるパッケージを提供する。第１の基板は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部であって、第１の複数のポスト相互接続部を含む第１の複数の相互接続部と、第１の基板の第１の表面に結合された第１のはんだレジスト層とを備える。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、第２の複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合された第２のはんだレジスト層とを備える。第２の基板の第２の表面は、第１の基板に面している。第２のはんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスと第２のはんだレジスト層との間に位置する。複数のはんだ相互接続部は、第１の基板と第２の基板との間に位置する。複数のはんだ相互接続部は、第１の基板を第２の基板に結合するように構成されている。

【0007】

別の例は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された基板間相互接続のための手段とを備えるパッケージを提供する。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。はんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスとはんだレジスト層との間に位置する。基板間相互接続のための手段は、第１の基板と第２の基板との間に位置する。基板間相互接続のための手段は、第１の基板を第２の基板に結合するように構成されている。

【0008】

別の例は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板を提供することを含む方法を提供する。方法は、第１の集積デバイスを第１の基板に結合する。方法は、複数の基板間相互接続部が第１の基板と第２の基板との間に位置するように、複数の基板間相互接続部を介して第２の基板を第１の基板に結合する。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。はんだレジスト層は、キャビティを含む。キャビティは、はんだレジスト層と第１の集積デバイスとの間に位置する。

【0009】

以下に記載の「発明を実施するための形態」を、同様の参照符号が全体を通して対応するように識別している図面と併せ読むことにより、様々な特徴、性質、及び利点が明らかとなり得る。

【図面の簡単な説明】

【0010】

【図1】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージの例示的な断面側面図である。

【図2】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージの拡大断面側面図である。

【図3】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージの例示的な断面側面図である。

【図4】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージの拡大断面側面図である。

【図5A】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図5B】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図5C】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図6A】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図6B】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図6C】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための例示的なシーケンスを示す図である。

【図7】ポスト相互接続部と、キャビティを有するはんだレジスト層とを備える基板を含むパッケージを作製するための方法の例示的なフローチャートを示す図である。

【図8】ボール相互接続部を介して結合された基板を含むパッケージを作製するための方法の例示的なフローチャートを示す図である。

【図9】はんだ相互接続部を介して結合された基板を含むパッケージを作製するための方法の例示的なフローチャートを示す図である。

【図10A】ポスト相互接続部と、キャビティを有するはんだレジスト層とを含む基板を作製するための例示的なシーケンスを示す図である。

【図10B】ポスト相互接続部と、キャビティを有するはんだレジスト層とを含む基板を作製するための例示的なシーケンスを示す図である。

【図10C】ポスト相互接続部と、キャビティを有するはんだレジスト層とを含む基板を作製するための例示的なシーケンスを示す図である。

【図11】ポスト相互接続部と、キャビティを有するはんだレジスト層とを含む基板を作製するための方法の例示的なフローチャートを示す図である。

【図12】本明細書に記載のダイ、電子回路、集積デバイス、集積パッシブデバイス（integrated passive device、ＩＰＤ）、パッシブコンポーネント、パッケージ、及び／又はデバイスパッケージを一体化し得る様々な電子デバイスを示す図である。

【発明を実施するための形態】

【0011】

以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が記載されている。ただし、当業者であれば、これらの具体的な詳細なしに諸態様を実践できることを理解するであろう。例えば、不必要な詳細で諸態様を不明瞭にすることを回避するために、回路がブロック図で示される場合がある。他の事例では、本開示の諸態様を不明瞭にすることがないように、周知の回路、構造、及び技術が、詳細には示されない場合がある。

【0012】

本開示は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のボール相互接続部及び複数のはんだ相互接続部とを備えるパッケージについて説明する。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。第２の基板の第２の表面は、第１の基板に面している。はんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスとはんだレジスト層との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部は、第１の基板と第２の基板との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部は、第１の基板を第２の基板に結合するように構成されている。本開示は、第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のはんだ相互接続部とを備えるパッケージについて説明する。第１の基板は、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部であって、第１の複数のポスト相互接続部を含む第１の複数の相互接続部と、第１の基板の第１の表面に結合された第１のはんだレジスト層とを備える。第２の基板は、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、第２の複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合された第２のはんだレジスト層とを備える。第２の基板の第２の表面は、第１の基板に面している。第２のはんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスと第２のはんだレジスト層との間に位置する。複数のはんだ相互接続部は、第１の基板と第２の基板との間に位置する。複数のはんだ相互接続部は、第１の基板を第２の基板に結合するように構成されている。以下で更に説明するように、パッケージは、基板間の高密度相互接続ルーティング（例えば、高密度基板間相互接続部）を提供し、これは、パッケージを小さく薄く保ちながら、改善されたパッケージ性能を提供するのに役立つ。
ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備える例示的なパッケージ

【0013】

図１は、ポスト相互接続部とキャビティを有するはんだレジスト層と有する基板を含むパッケージ１００の断面側面図を示す。パッケージ１００は、パッケージオンパッケージ（package on package、ＰｏＰ）であってもよい。パッケージ１００は、複数のはんだ相互接続部１１０を介してボード１０６に結合される。ボード１０６は、少なくとも１つのボード誘電体層１６０と、複数のボード相互接続部１６２とを含む。ボード１０６は、プリント回路板（printed circuit board、ＰＣＢ）を含み得る。

【0014】

パッケージ１００は、第１の基板１０２と、第１の集積デバイス１０５と、アンダーフィル１５２とを含む。第１の基板１０２、第１の集積デバイス１０５、及びアンダーフィル１５２は、第１のパッケージの一部と見なすことができる。第１の集積デバイス１０５は、複数のピラー相互接続部１５０を介して基板１０２の第１の表面（例えば、上面）に結合される。第１の基板１０２は、少なくとも１つの第１の誘電体層１２０と、第１の複数の相互接続部１２２とを含む。第１の集積デバイス１０５は、複数のピラー相互接続部１５０を介して第１の基板１０２の第１の複数の相互接続部１２２に結合される。複数のピラー相互接続部１５０と第１の複数の相互接続部１２２との間に、はんだ相互接続部（図示せず）が存在し得る。すなわち、いくつかの実装形態では、複数のピラー相互接続部１５０を第１の複数の相互接続部１２２に結合するために、はんだ相互接続部が使用され得る。アンダーフィル１５２は、第１の集積デバイス１０５と第１の基板１０２との間に位置する。第１の基板１０２は、はんだレジスト層１２４とはんだレジスト層１２６とを含む。はんだレジスト層１２４は、第１の基板１０２の第１の表面（例えば、上面）に結合される。はんだレジスト層１２６は、第１の基板１０２の第２の表面（例えば、底面）に結合される。複数のパッシブデバイス１３０が、第１の基板１０２の第２の表面に結合される。パッシブデバイス１３０は、キャパシタ及び／又はインダクタを含み得る。

【0015】

パッケージ１００は、第２の基板１０４と、第２の集積デバイス１０７とを含む。第２の基板１０４及び第２の集積デバイス１０７は、第２のパッケージの一部と見なすことができる。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して第２の基板１０４の第１の表面（例えば、上面）に結合される。第２の基板１０４は、少なくとも１つの第２の誘電体層１４０と、第２の複数の相互接続部１４２とを含む。以下で更に説明するように、第２の複数の相互接続部１４２は、複数のポスト相互接続部を含み得る。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して、第２の基板１０４の第２の複数の相互接続部１４２に結合される。第２の基板１０４は、はんだレジスト層１４４とはんだレジスト層１４６とを含む。はんだレジスト層１４４は、第２の基板１０４の第１の表面（例えば、上面）に結合される。はんだレジスト層１４６は、第２の基板１０４の第２の表面（例えば、底面）に結合される。はんだレジスト層１４６は、キャビティを含む。はんだレジスト層１４６は、可変厚さを含み得る。第２の基板１０４は、インターポーザとすることができる。第２の基板１０４は、２つ又はそれより多い金属層を含み得る。いくつかの実装形態では、第２の基板１０４は、修正セミアディティブプロセス（modified semi－additive process、ｍＳＡＰ）を用いて作製することができる。いくつかの実装形態では、第１の基板１０２は、埋め込みトレース基板（embedded trace substrate、ＥＴＳ）プロセスを用いて作製することができる。

【0016】

第２の基板１０４は、複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０を介して第１の基板１０２に結合される。複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０は、（ｉ）第１の基板１０２の第１の複数の相互接続部１２２、及び（ｉｉ）第２の基板１０４の第２の複数の相互接続部１４２に結合される。複数のボール相互接続部１０９は、銅ボールを含み得る。複数のボール相互接続部１０９及び／又は複数のはんだ相互接続部１９０は、基板間相互接続のための手段とすることができる。複数のボール相互接続部１０９及び／又は複数のはんだ相互接続部１９０は、複数の基板間相互接続部の例とすることができる。複数のはんだ相互接続部１９０は、複数のボール相互接続部１０９が第１の基板１０２からの相互接続部及び第２の基板１０４からの相互接続部に結合するのに役立つ複数のはんだ相互接続部１９０は、複数のボール相互接続部１０９を少なくとも部分的に封入することができる。

【0017】

第１の集積デバイス１０５は、第１の基板１０２と第２の基板１０４との間に位置する。はんだレジスト層１４６内のキャビティは、第１の集積デバイス１０５の上に（例えば、上方に）位置する。例えば、キャビティは、はんだレジスト層１４６と第１の集積デバイス１０５との間に位置し得る。第１の集積デバイス１０５の裏面は、はんだレジスト層１４４のキャビティに面する。キャビティは、はんだレジスト層１４６と第１の集積デバイス１０５の裏面との間に位置し得る。キャビティは、第１の集積デバイス１０５を含むパッケージの領域に位置し得る。

【0018】

パッケージ１００は、封入層１０８を含む。封入層１０８は、第１の基板１０２と第２の基板１０４との間に位置する。封入層１０８は、第１の集積デバイス１０５、複数のボール相互接続部１０９、及び／又は複数のはんだ相互接続部１９０を封入し得る。封入層１０８は、はんだレジスト層１４４のキャビティの中に位置し得る。封入層１０８は、モールド、樹脂、及び／又はエポキシを含み得る。封入層１０８は、封入のための手段とすることができる。封入層１０８は、圧縮及びトランスファー成形プロセス、シート成形プロセス、又は液体成形プロセスを用いることにより設けることができる。

【0019】

以下で更に説明するように、はんだレジスト層１４６内のキャビティ（例えば、２５０）、（複数の相互接続部１４２からの）ポスト相互接続部、複数のボール相互接続部１０９、及び／又は複数のはんだ相互接続部１９０の使用は、基板間のより多くの相互接続を可能にし、これは、パッケージの性能を改善するのに役立つ。例えば、はんだレジスト層１４６内のキャビティ（例えば、２５０）、（複数の相互接続部１４２からの）ポスト相互接続部、複数のボール相互接続部１０９、及び／又は複数のはんだ相互接続部１９０の使用は、より小さいピッチ（例えば、隣接する相互接続部間のより小さい中心間距離）を有する基板間の相互接続を可能にし、これは、基板間のより多くの相互接続を可能にする（これによって、相互接続部の密度を増加させる）。はんだレジスト層１４６内のキャビティ、（複数の相互接続部１４２からの）ポスト相互接続部、複数のボール相互接続部１０９、及び／又は複数のはんだ相互接続部１９０の使用は、パッケージが低ピッチを有する基板間の基板間相互接続部を有し得るように、基板間のより小さいギャップを有するより薄いパッケージを可能にする。これは、ひいては、基板間にルーティング密度の高い相互接続を提供するのに役立つ。例えば、第１の基板１０２と第２の基板１０４との間の相互接続部は、２７０マイクロメートル未満のピッチを有し得る。例えば、第１の基板１０２と第２の基板１０４との間の相互接続部は、１５０～２７０マイクロメートルのピッチを有し得る。いくつかの実装形態では、第１の基板１０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、３００個以上であり得る。いくつかの実装形態では、第１の基板１０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、最大で４００個であり得る。いくつかの実装形態では、第１の基板１０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、３００～４００個であり得る。隣接する相互接続部（例えば、隣接するボール相互接続部、隣接するはんだ相互接続部）間の間隔を低減し、基板間相互接続部の数を増加させることは、パッケージ内に高密度相互接続ルーティングを提供するのに役立つ。基板間の高密度相互接続ルーティングは、パッケージの性能を改善するのに役立つ。いくつかの実装形態では、隣接する相互接続部間の間隔を低減することは、相互接続部が占める空間を３０パーセントも低減し得る。増加したルーティング密度に加えて、パッケージの全体的な厚さは、キャビティを有するはんだレジスト層を提供することによって低減され得、はんだレジスト層内のキャビティは、集積デバイスの上に位置する。すなわち、キャビティは、はんだレジスト層と集積デバイスの裏面との間に位置し得る。

【0020】

図２は、パッケージ１００の拡大図を示す。パッケージ１００は、キャビティ２５０を含むはんだレジスト層１４６を含む。キャビティ２５０は、封入層１０８で充填される。はんだレジスト層１４６は、厚さが異なる２つの部分を含む。はんだレジスト層１４６は、はんだレジスト層１４６ａ（例えば、はんだレジスト層１４６の第１の部分）と、はんだレジスト層１４６ｂ（例えば、はんだレジスト層１４６の第２の部分）とを含む。はんだレジスト層１４６ａは厚さ２４０を有し、はんだレジスト層１４６ｂは厚さ２４２を有する。はんだレジスト層１４６ａは、はんだレジスト層１４６ｂよりも厚い。厚さ２４０は厚さ２４２よりも大きい。はんだレジスト層１４６ｂと第１の集積デバイス１０５の裏側部分との間にはギャップ２８２が存在する。ギャップ２８２は、はんだレジスト層１４６のキャビティ２５０を含む。ギャップ２８２は、封入層１０８で充填される。はんだレジスト層１４６ａとはんだレジスト層１２４との間にはギャップ２８０が存在する。ギャップ２８０は、封入層１０８で充填される。いくつかの実装形態では、ギャップ２８２の厚さは、ギャップ２８０の厚さよりも小さくてもよい。よって、例えば、はんだレジスト層１４６ｂと集積デバイス１０５の裏面との間の垂直ギャップは、第２の基板１０４のはんだレジスト層１４６ａと第１の基板１０２のはんだレジスト層１２４との間の垂直ギャップよりも小さくてもよい。いくつかの実装形態では、集積デバイス１０５の裏面の一部分は、キャビティ２５０の中に位置し得る。よって、キャビティ２５０は、第１の基板１０２と第２の基板１０４との間の空間又はギャップを低減しながら、第１の基板１０２と第２の基板１０４との間に集積デバイス１０５を収容するのに役立つ。

【0021】

第１の複数の相互接続部１４２は、複数のポスト相互接続部１４２ａを含む。複数のポスト相互接続部１４２ａは、複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０に結合される。複数のポスト相互接続部１４２ａは、はんだレジスト層１４６ａの厚さよりも小さい厚さを有する。複数のポスト相互接続部１４２ａは、はんだレジスト層１４６ａによって横方向に取り囲まれ得る。第１の複数の相互接続部１２２は、複数の相互接続部１２２ａ（例えば、パッド相互接続部）を含む。複数の相互接続部１２２ａは、複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０に結合される。

【0022】

いくつかの実装形態では、複数のボール相互接続部１０９は、少なくとも２００～２７０マイクロメートルのピッチを有し得る。いくつかの実装形態では、複数のボール相互接続部１０９は、第１の集積デバイス１０５を横方向に取り囲む４００個ものボール相互接続部を含み得る。ボール相互接続部１０９の各々は、第１の基板１０２と第２の基板１０４との間の別個の電気経路を表し得る。この構成は、隣接する相互接続部（例えば、隣接するボール相互接続部１０９、隣接するはんだ相互接続部１９０）間の短絡を回避しながら、第１の基板１０２と第２の基板１０４との間のより高密度のルーティングを有する、より小さくより薄いパッケージを可能にする。第１の基板１０２と第２の基板１０４が互いに可能な限り近接して結合されるので、はんだレジスト層１４６内のキャビティ２５０は、はんだレジスト層が第１の集積デバイス１０５に直接接触しないことを確実にするのに役立つ。

【0023】

いくつかの実装形態では、第１の基板１０２と第２の基板１０４との間の基板間相互接続部の数を最大化及び／又は最適化するために、基板間相互接続部間のピッチは、２７０マイクロメートル以下（例えば、２００～２７０マイクロメートル）になるように低減される必要があり得る。これを達成するために、第１の基板１０２からの相互接続部（例えば、１２２ａ）と第２の基板１０４からの相互接続部（例えば、１４２ａ）との間の垂直ギャップ及び／又は垂直空間は、より小さいサイズ及び／又はより小さいピッチを有する複数のボール相互接続部１０９及び／又は複数のはんだ相互接続部１９０が使用され得るように、低減され得る。これは、（複数の相互接続部１４２からの）ポスト相互接続部を設けることによって達成され得、このことが第１の基板１０２からの相互接続部と第２の基板１０４からの相互接続部との間の垂直ギャップを狭めるのに役立ち、よって、より小さいサイズ及び／又はより小さいピッチのボール相互接続部１０９及び／又ははんだ相互接続部１９０を可能にする。第１の基板１０２と第２の基板１０４との間の垂直ギャップが低減されるにつれて、第１の集積デバイス１０５は、第２の基板１０４に突き当たり得る。第１の基板１０２と第２の基板１０４との間の垂直ギャップを依然として低減しながら、第１の基板１０２と第２の基板１０４との間に第１の集積デバイス１０５を収容するために、第１の集積デバイス１０５の裏面が第２の基板１０４と直接接触しないように、はんだレジスト層１４６の中にキャビティ２５０が形成される。いくつかの実装形態では、第２の基板１０４におけるポスト相互接続部の使用は、第２の基板１０４のポスト相互接続部と第１の基板１０２の相互接続部とが互いにより近接するようになるため、基板間のはんだ相互接続部により小さいピッチを提供するのに役立つ。はんだ相互接続部間のより小さいピッチは、より多くのはんだ相互接続部を同じ面積に設け得ることを意味し、これは、基板間のより高密度のルーティングを意味する。少なくとも図３及び図４において以下で更に説明するように、いくつかの実装形態では、第１の基板１０２と第２の基板１０４の両方におけるポスト相互接続部の使用は、各基板のポスト相互接続部が互いにより近接するようになるため、基板間のはんだ相互接続部に更により小さいピッチを提供するのに役立ち得る。これは、基板間のより高密度のルーティングが提供され得ることを意味する。

【0024】

パッケージ１００の様々なコンポーネントは、様々な厚さ及び／又は寸法を有し得る。いくつかの実装形態では、複数のポスト相互接続部１４２ａは、約４０～５０マイクロメートルの厚さを有し得る。いくつかの実装形態では、はんだレジスト層１４６ａは、約６５～８０マイクロメートルの厚さ（例えば、２４０）を有し得る。いくつかの実装形態では、はんだレジスト層１２４とはんだレジスト層１４６ａとの間のギャップ（例えば、２８０）は、約７５～９５マイクロメートルであり得る。いくつかの実装形態では、複数のボール相互接続部１０９は、約１００～１２０マイクロメートルの直径を有し得る。いくつかの実装形態では、複数のボール相互接続部１０９は任意選択的なものとすることができる。よって、いくつかのパッケージは、複数のボール相互接続部１０９の使用を回避し得る。

【0025】

図３は、ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を含むパッケージ３００の断面側面図を示す。パッケージ３００は、パッケージオンパッケージ（ＰｏＰ）であってもよい。パッケージ３００は、図１及び図２で説明するパッケージ１００と同様であり得る。パッケージ３００は、基板間の高密度ルーティング（例えば、高密度基板間相互接続部）を有する薄型パッケージを依然として提供しながら、ボール相互接続部の使用を回避する。パッケージ３００は、複数のはんだ相互接続部１１０を介してボード１０６に結合される。

【0026】

パッケージ３００は、第１の基板３０２と、第１の集積デバイス１０５と、アンダーフィル１５２とを含む。第１の基板３０２、第１の集積デバイス１０５、及びアンダーフィル１５２は、第１のパッケージの一部と見なすことができる。第１の集積デバイス１０５は、複数のピラー相互接続部１５０を介して基板３０２の第１の表面（例えば、上面）に結合される。第１の基板３０２は、少なくとも１つの第１の誘電体層１２０と、第１の複数の相互接続部１２２とを含む。第１の複数の相互接続部１２２は、複数のポスト相互接続部３２２を含む。第１の集積デバイス１０５は、複数のピラー相互接続部１５０を介して第１の基板３０２の第１の複数の相互接続部１２２に結合される。複数のピラー相互接続部１５０と第１の複数の相互接続部１２２との間に、はんだ相互接続部（図示せず）が存在し得る。複数のピラー相互接続部１５０を第１の複数の相互接続部１２２に結合するために、複数のはんだ相互接続部が使用され得る。アンダーフィル１５２は、第１の集積デバイス１０５と第１の基板３０２との間に位置する。第１の基板３０２は、はんだレジスト層３２４とはんだレジスト層１２６とを含む。はんだレジスト層３２４は、第１の基板３０２の第１の表面（例えば、上面）に結合される。はんだレジスト層３２４は、複数のポスト相互接続部３２２の厚さよりも大きい（例えば、より厚い）厚さを有する。複数のポスト相互接続部３２２は、はんだレジスト層３２４によって横方向に取り囲まれ得る。はんだレジスト層１２６は、第１の基板３０２の第２の表面（例えば、底面）に結合される。複数のパッシブデバイス１３０は、第１の基板３０２の第２の表面に結合される。パッシブデバイス１３０は、キャパシタ及び／又はインダクタを含み得る。

【0027】

パッケージ３００は、第２の基板１０４と第２の集積デバイス１０７とを含む。第２の基板１０４及び第２の集積デバイス１０７は、第２のパッケージの一部と見なすことができる。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して第２の基板１０４の第１の表面（例えば、上面）に結合される。第２の基板１０４は、少なくとも１つの第２の誘電体層１４０と、第２の複数の相互接続部１４２とを含む。以下で更に説明するように、第２の複数の相互接続部１４２は、複数のポスト相互接続部を含み得る。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して、第２の基板１０４の第２の複数の相互接続部１４２に結合される。第２の基板１０４は、はんだレジスト層１４４とはんだレジスト層１４６とを含む。はんだレジスト層１４４は、第２の基板１０４の第１の表面（例えば、上面）に結合される。はんだレジスト層１４６は、第２の基板１０４の第２の表面（例えば、底面）に結合される。はんだレジスト層１４６は、キャビティを含む。はんだレジスト層１４６は、可変厚さを含み得る。第２の基板１０４は、インターポーザとすることができる。第１の基板３０２は、複数のポスト相互接続部３２２の厚さよりも大きい（例えば、より厚い）厚さ（例えば、４６０）を有するはんだレジスト層３２４を含み得る。第２の基板１０４は、２つ又はそれより多い金属層を含み得る。いくつかの実装形態では、第２の基板１０４は、修正セミアディティブプロセス（ｍＳＡＰ）を用いて作製することができる。いくつかの実装形態では、第１の基板３０２は、埋め込みトレース基板（ＥＴＳ）プロセスを用いて作製することができる。

【0028】

第２の基板１０４は、複数のはんだ相互接続部１９０を介して第１の基板３０２に結合される。複数のはんだ相互接続部１９０は、（ｉ）第１の基板３０２の複数のポスト相互接続部３２２、及び（ｉｉ）第２の基板１０４の第２の複数のポスト相互接続部１４２ａに結合される。複数のはんだ相互接続部１９０は、基板間相互接続のための手段とすることができる。複数のはんだ相互接続部１９０は、複数の基板間相互接続部の例とすることができる。

【0029】

第１の集積デバイス１０５は、第１の基板３０２と第２の基板１０４との間に位置する。はんだレジスト層１４６内のキャビティ（例えば、２５０）は、第１の集積デバイス１０５の上に（例えば、上方に）位置する。第１の集積デバイス１０５の裏面は、はんだレジスト層１４６のキャビティに面する。いくつかの実装形態では、第１の集積デバイス１０５の裏面の少なくとも一部分は、はんだレジスト層１４６のキャビティ２５０の中に位置し得る。

【0030】

パッケージ３００は、封入層１０８を含む。封入層１０８は、第１の基板３０２と第２の基板１０４との間に位置する。封入層１０８は、第１の集積デバイス１０５及び／又は複数のはんだ相互接続部１９０を封入し得る。封入層１０８は、はんだレジスト層１４６のキャビティの中に位置し得る。

【0031】

以下で更に説明するように、はんだレジスト層１４６内のキャビティ、（複数の相互接続部１４２からの）ポスト相互接続部、複数のはんだ相互接続部１９０、及び複数のポスト相互接続部３２２の使用は、低ピッチを有する基板間の相互接続部を有するより薄いパッケージを可能にする。これは、ひいては、基板間にルーティング密度の高い相互接続（例えば、高密度基板間相互接続）を提供するのに役立つ。例えば、第１の基板３０２と第２の基板１０４との間の相互接続部は、２７０マイクロメートル未満のピッチを有し得る。例えば、第１の基板３０２と第２の基板１０４との間の相互接続部は、１５０～２７０マイクロメートルのピッチを有し得る。いくつかの実装形態では、第１の基板３０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、３００個以上であり得る。いくつかの実装形態では、第１の基板３０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、最大で４００個であり得る。いくつかの実装形態では、第１の基板３０２と第２の基板１０４との間の基板間相互接続部の数（例えば、ピン数）は、３００～４００個であり得る。隣接する相互接続部（例えば、隣接するはんだ相互接続部）間の間隔を低減し、基板間相互接続部の数を増加させることは、パッケージ内の高密度相互接続ルーティングを提供するのに役立つ。基板間の高密度相互接続ルーティング（例えば、高密度基板間相互接続部）は、パッケージの性能を改善するのに役立つ。いくつかの実装形態では、隣接する相互接続部間の間隔を低減することは、相互接続部が占める空間を３０パーセントも低減し得る。増加したルーティング密度に加えて、パッケージの全体的な厚さは、キャビティを有するはんだレジスト層を提供することによって低減され得、はんだレジスト層内のキャビティは、集積デバイスの上に位置する。

【0032】

図４は、パッケージ３００の拡大図を示す。パッケージ３００は、キャビティ２５０を含むはんだレジスト層１４６を含む。キャビティ２５０は、封入層１０８で充填される。はんだレジスト層１４６は、厚さが異なる２つの部分を含む。はんだレジスト層１４６は、はんだレジスト層１４６ａとはんだレジスト層１４６ｂとを含む。はんだレジスト層１４６ａは厚さ２４０を有し、はんだレジスト層１４６ｂは厚さ２４２を有する。はんだレジスト層１４６ａは、はんだレジスト層１４６ｂよりも厚い。厚さ２４０は厚さ２４２よりも大きい。はんだレジスト層１４６ｂと第１の集積デバイス１０５の裏側部分との間にはギャップ２８２が存在する。ギャップ２８２は、はんだレジスト層１４６のキャビティ２５０を含む。ギャップ２８２は、封入層１０８で充填される。はんだレジスト層１４６ａとはんだレジスト層１２４との間にはギャップ４８０が存在する。ギャップ４８０は、封入層１０８で充填される。

【0033】

第１の複数の相互接続部１４２は、複数のポスト相互接続部１４２ａを含む。複数のポスト相互接続部１４２ａは、複数のはんだ相互接続部１９０に結合される。複数のポスト相互接続部１４２ａは、はんだレジスト層１４６ａの厚さよりも小さい厚さを有する。複数のポスト相互接続部３２２は、はんだレジスト層３２４の厚さよりも小さい厚さを有する。複数のポスト相互接続部３２２は、複数のはんだ相互接続部１９０に結合される。

【0034】

いくつかの実装形態では、第１の基板１０２と第２の基板１０４との間の基板間相互接続部の数を最大化及び／又は最適化するために、基板間相互接続部間のピッチは、２７０マイクロメートル以下（例えば、１５０～２７０マイクロメートル）になるように低減される必要があり得る。これを達成するために、第１の基板１０２からの相互接続部（例えば、１２２ａ）と第２の基板１０４からの相互接続部（例えば、１４２ａ）との間の垂直ギャップ及び／又は垂直空間は、より小さいサイズ及び／又はより小さいピッチを有する複数のはんだ相互接続部１９０が使用され得るように、低減され得る。これは、（複数の相互接続部１４２からの）ポスト相互接続及び（複数の相互接続部１２２からの）ポスト相互接続部３２２を設けることによって達成され得、このことが第１の基板１０２からの相互接続部と第２の基板１０４からの相互接続部との間の垂直ギャップを狭めるのに役立ち、よって、より小さいサイズ及び／又はより小さいピッチのはんだ相互接続部１９０を可能にする。第１の基板１０２と第２の基板１０４との間の垂直ギャップが低減されるにつれて、第１の集積デバイス１０５は、第２の基板１０４に突き当たり得る。第１の基板１０２と第２の基板１０４との間の垂直ギャップを依然として低減しながら、第１の基板１０２と第２の基板１０４との間に第１の集積デバイス１０５を収容するために、第１の集積デバイス１０５の裏面が第２の基板１０４と直接接触しないように、はんだレジスト層１４６の中にキャビティ２５０が形成される。以下は、２７０マイクロメートル以下（例えば、１５０～２７０マイクロメートル）のピッチを有する基板間相互接続部を提供するのに役立つ、様々なコンポーネントの例示的な寸法及び／又は値である。いくつかの実装形態では、第１の基板１０２と第２の基板１０４の両方におけるポスト相互接続部の使用は、各基板のポスト相互接続部が互いにより近接するようになるため、基板間のはんだ相互接続部により小さいピッチを提供するのに役立つ。はんだ相互接続部間のより小さいピッチは、より多くのはんだ相互接続部を同じ面積に設け得ることを意味し、これは、基板間のより高密度のルーティングを意味する。

【0035】

パッケージ３００の様々なコンポーネントは、様々な厚さ及び／又は寸法を有し得る。いくつかの実装形態では、複数のポスト相互接続部１４２ａは、約４０～５０マイクロメートルの厚さを有し得る。いくつかの実装形態では、はんだレジスト層１４６ａは、約６５～８０マイクロメートルの厚さ（例えば、２４０）を有し得る。いくつかの実装形態では、はんだレジスト層１２４とはんだレジスト層１４６ａとの間のギャップ（例えば、４８０）は、約５０～７０マイクロメートルであり得る。いくつかの実装形態では、はんだレジスト層３２４は、約３０～５０マイクロメートルの厚さ（例えば、４６０）を有し得る。いくつかの実装形態では、複数のはんだ相互接続部１９０は、約５０～７０マイクロメートルの直径を有し得る。いくつかの実装形態では、ギャップ２８２の厚さは、ギャップ４８０の厚さよりも小さくてもよい。よって、例えば、はんだレジスト層１４６ｂと集積デバイス１０５の裏面との間の垂直ギャップは、第２の基板１０４のはんだレジスト層１４６ａと第１の基板１０２のはんだレジスト層３２４との間の垂直ギャップよりも小さくてもよい。いくつかの実装形態では、集積デバイス１０５の裏面の一部分は、キャビティ２５０の中に位置し得る。よって、キャビティ２５０は、第１の基板１０２と第２の基板１０４との間の空間又はギャップを低減しながら、第１の基板１０２と第２の基板１０４との間に集積デバイス１０５を収容するのに役立つ。

【0036】

いくつかの実装形態では、上述の寸法は、約１５０～２７０マイクロメートルのピッチを有し得る複数のはんだ相互接続部１９０を含むパッケージを提供するのに役立つ。いくつかの実装形態では、複数のはんだ相互接続部１９０は、第１の集積デバイス１０５を横方向に取り囲む４００個ものはんだ相互接続部（例えば、はんだボール）を含み得る。はんだ相互接続部１９０の各々は、第１の基板３０２と第２の基板１０４との間の別個の電気経路を表し得る。この構成は、隣接する相互接続部（例えば、隣接するはんだ相互接続部１９０）間の短絡を回避しながら、第１の基板３０２と第２の基板１０４との間のより高密度のルーティングを有する、より小さくより薄いパッケージを可能にする。第１の基板３０２と第２の基板１０４が互いに可能な限り近接して結合されるので、はんだレジスト層１４６内のキャビティ２５０は、はんだレジスト層が第１の集積デバイス１０５に直接接触しないことを確実にするのに役立つ。

【0037】

本開示で使用されるポスト相互接続部は、その高さ（例えば、厚さ）がその幅及び／又は直径と等しいか、及び／又はそれよりも大きい相互接続部であり得る。ポスト相互接続部は、パッド相互接続部に結合することができる。ポスト相互接続部は、パッド相互接続部から垂直に延び得る（例えば、パッド相互接続部の表面から垂直に延び得る）。ポスト相互接続部は、はんだレジスト層によって横方向に（例えば、部分的に又は完全に）取り囲まれ得る。ポスト相互接続部は、基板の表面（例えば、第１の表面、第２の表面）から垂直に及び／又は直角に延び得る。基板のポスト相互接続部は、基板の表面から垂直に及び／又は直角に、かつポスト相互接続部がその一部である基板の誘電体層から離れて延び得る。ポスト相互接続部は、基板の誘電体層と直接接触していなくてもよい。ポスト相互接続部（例えば、１４２ａ、３２２）は、基板のはんだレジスト層（例えば、１４６ａ、３２４）と直接接触してもよい。

【0038】

集積デバイス（例えば、１０５、１０７）は、ダイ（例えば、半導体ベアダイ）を含み得る。集積デバイスは、電源管理集積回路（power management integrated circuit、ＰＭＩＣ）を含み得る。集積デバイスは、アプリケーションプロセッサを含み得る。集積デバイスは、モデムを含み得る。集積デバイスは、無線周波数（radio frequency、ＲＦ）デバイス、パッシブデバイス、フィルタ、キャパシタ、インダクタ、アンテナ、送信機、受信機、ガリウムヒ素（ＧａＡｓ）ベースの集積デバイス、表面弾性波（surface acoustic wave、ＳＡＷ）フィルタ、バルク弾性波（bulk acoustic wave、ＢＡＷ）フィルタ、発光ダイオード（light emitting diode、ＬＥＤ）集積デバイス、シリコン（Ｓｉ）ベースの集積デバイス、炭化ケイ素（ＳｉＣ）ベースの集積デバイス、メモリ、電源管理プロセッサ、及び／又はこれらの組み合わせを含み得る。集積デバイス（例えば、１０５、１０７）は、少なくとも１つの電子回路（例えば、第１の電子回路、第２の電子回路、など）を含み得る。集積デバイスは、トランジスタを含み得る。集積デバイスは、電気コンポーネント及び／又は電気デバイスの一例であり得る。いくつかの実装形態では、集積デバイスはチップレットであり得る。チップレットの作製は、（他のタイプの集積デバイスに比べて）より良好な及び／又は改善された歩留まりを提供することができ、これは、チップレットを作製することの全体的なコストを下げることができる。異なるチップレット構造は、異なるサイズ及び／又は形状を有し得る。異なるチップレットは、異なる機能を提供するように構成され得る。異なるチップレットは、異なる相互接続部密度（例えば、異なる幅及び／又は間隔を有する相互接続部）を有し得る。いくつかの実装形態では、１つ又は複数のチップ（例えば、もう１つの集積デバイス）の機能性を実行するために、いくつかのチップレットを使用することができる。いくつかの機能を実行するいくつかのチップレットを使用することは、パッケージの機能のすべてを実行するために単一のチップを使用することに比べて、パッケージの全体的なコストを低減し得る。

【0039】

パッケージ（例えば、１００、３００）は、無線周波数（ＲＦ）パッケージの中に実装され得る。ＲＦパッケージは、無線周波数フロントエンド（radio frequency front end、ＲＦＦＥ）パッケージであってもよい。パッケージ（例えば、１００、３００）は、ワイヤレスフィデリティ（Wireless Fidelity、ＷｉＦｉ）通信及び／又はセルラー通信（例えば、２Ｇ、３Ｇ、４Ｇ、５Ｇ）を提供するように構成され得る。パッケージ（例えば、１００、３００）は、グローバル移動体通信システム（Global System for Mobile Communications、ＧＳＭ）、ユニバーサル移動体通信システム（Universal Mobile Telecommunications System、ＵＭＴＳ）、及び／又はロングタームエボリューション（Long－Term Evolution、ＬＴＥ）をサポートするように構成され得る。パッケージ（例えば、１００、３００）は、異なる周波数及び／又は通信プロトコルを有する信号を送信及び受信するように構成され得る。

【0040】

様々なパッケージについて説明したが、次に、パッケージを作製するためのシーケンスについて、以下で説明する。
ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備えるパッケージを作製するための例示的なシーケンス

【0041】

いくつかの実装形態では、パッケージを作製することは、いくつかのプロセスを含む。図５Ａ～図５Ｃは、パッケージを提供又は作製するための例示的なシーケンスを示す。いくつかの実装形態では、パッケージ１００を提供又は作製するために、図５Ａ～図５Ｃのシーケンスを用いることができる。ただし、本開示に記載のパッケージのいずれか（例えば、３００）を作製するために、図５Ａ～図５Ｃのプロセスを用いることができる。

【0042】

図５Ａ～図５Ｃのシーケンスは、パッケージを提供又は作製するためのシーケンスを簡略化及び／又は明確化するために、１つ又は複数の段階を組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ又は複数を交換又は置換することができる。

【0043】

図５Ａに示すように、段階１は、基板１０２が提供された後の状態を示す。基板１０２は、少なくとも１つの誘電体層１２０と複数の相互接続部１２２とを含む。基板１０２は、第１の表面（例えば、上面）と第２の表面（例えば、底面）とを含み得る。基板１０２は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。いくつかの実施態様では、コア基板（例えば、コア層を含む基板）が提供される。

【0044】

段階２は、第１の集積デバイス１０５が基板１０２の第１の表面（例えば、上面）に結合された後の状態を示す。第１の集積デバイス１０５は、複数のピラー相互接続部１５０及び／又ははんだ相互接続部（図示せず）を介して基板１０２に結合することができる。第１の集積デバイス１０５を基板１０２に結合するために、はんだリフロープロセスを用いることができる。段階２はまた、第１の集積デバイス１０５と基板１０２との間に設けられる、かつ／又は形成されるアンダーフィル１５２を示す。

【0045】

段階３は、基板１０４が提供された後の状態を示す。基板１０４は、少なくとも１つの誘電体層１４０と複数の相互接続部１４２とを含む。基板１０４は、第１の表面（例えば、上面）と第２の表面（例えば、底面）とを含み得る。複数の相互接続部１４２は、ポスト相互接続部１４２ａを含み得る。基板１０４は、はんだレジスト層１４４とはんだレジスト層１４６とを含む。はんだレジスト層１４６は、キャビティ（例えば、２５０）を含む。基板１０４は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。いくつかの実施態様では、コア基板（例えば、コア層を含む基板）が提供される。

【0046】

段階４は、基板１０４が複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０を介して基板１０２に結合された後の状態を示す。基板１０４を基板１０２に結合するために、はんだリフロープロセスを用いることができる。複数のボール相互接続部１０９は、基板１０４が基板１０２に結合される前に、基板１０４に結合することができる。基板１０４は、第１の集積デバイス１０５が基板１０２と基板１０４との間に位置するように、基板１０２に結合される。第１の集積デバイス１０５は、はんだレジスト層１４６のキャビティ（例えば、２５０）の下に位置し得る。複数のボール相互接続部１０９及び複数のはんだ相互接続部１９０は、（ｉ）第２の基板１０４の複数のポスト相互接続部１４２ａ、及び（ｉｉ）第１の基板１０２の複数の相互接続部１２２に結合される。

【0047】

段階５は、図５Ｂに示すように、封入層１０８が基板１０２と基板１０４との間に設けられた後の状態を示す。封入層１０８は、第１の集積デバイス１０５、複数のボール相互接続部１０９、及び／又は複数のはんだ相互接続部１９０を封入し得る。封入層１０８は、はんだレジスト層１４６のキャビティ（例えば、２５０）の中に位置し得る。封入層１０８は、モールド、樹脂、及び／又はエポキシを含み得る。封入層１０８は、封入のための手段とすることができる。封入層１０８は、圧縮及びトランスファー成形プロセス、シート成形プロセス、又は液体成形プロセスを用いることにより設けることができる。

【0048】

段階６は、第２の集積デバイス１０７が基板１０４の第１の表面（例えば、上面）に結合された後の状態を示す。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して基板１０４に結合することができる。第２の集積デバイス１０７を基板１０４に結合するために、はんだリフロープロセスを用いることができる。

【0049】

図５Ｃに示すように、段階７は、複数のパッシブデバイス１３０が基板１０２の第２の表面（例えば、底面）に結合されることを示す。複数のパッシブデバイス１３０は、複数のはんだ相互接続部（図示せず）を介して基板１０２に結合することができる。複数のパッシブデバイス１３０を基板１０２に結合するために、はんだリフロープロセスを用いることができる。

【0050】

段階８は、複数のはんだ相互接続部１１０が基板１０２の第２の表面に結合された後の状態を示す。複数のはんだ相互接続部１１０を基板１０２に結合するために、はんだリフロープロセスを用いることができる。段階８は、パッケージ１００を示すものとすることができる。パッケージ１００は、１つずつ作製してもよく、あるいは１つ又は複数のウェーハの一部として一体に作製してから、個別のパッケージに個片化してもよい。
ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備えるパッケージを作製するための例示的なシーケンス

【0051】

いくつかの実装形態では、パッケージを作製することは、いくつかのプロセスを含む。図６Ａ～図６Ｃは、パッケージを提供又は作製するための例示的なシーケンスを示す。いくつかの実装形態では、パッケージ３００を提供又は作製するために、図６Ａ～図６Ｃのシーケンスを用いることができる。ただし、本開示に記載のパッケージのいずれか（例えば、１００）を作製するために、図６Ａ～図６Ｃのプロセスを用いることができる。

【0052】

図６Ａ～図６Ｃのシーケンスは、パッケージを提供又は作製するためのシーケンスを簡略化及び／又は明確化するために、１つ又は複数の段階を組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ又は複数を交換又は置換することができる。

【0053】

段階１は、図６Ａに示すように、基板３０２が提供された後の状態を示す。基板３０２は、少なくとも１つの誘電体層１２０と複数の相互接続部１２２とを含む。複数の相互接続部１２２は、複数のポスト相互接続部３２２を含む。基板３０２は、はんだレジスト層３２４と複数のはんだレジスト層１２６とを含む。基板３０２は、第１の表面（例えば、上面）と第２の表面（例えば、底面）とを含み得る。基板３０２は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。いくつかの実施態様では、コア基板（例えば、コア層を含む基板）が提供される。

【0054】

段階２は、第１の集積デバイス１０５が基板３０２の第１の表面（例えば、上面）に結合された後の状態を示す。第１の集積デバイス１０５は、複数のピラー相互接続部１５０及び／又ははんだ相互接続部（図示せず）を介して基板３０２に結合することができる。第１の集積デバイス１０５を基板３０２に結合するために、はんだリフロープロセスを用いることができる。段階２はまた、第１の集積デバイス１０５と基板１０２との間に設けられる、かつ／又は形成されるアンダーフィル１５２を示す。

【0055】

段階３は、基板１０４が提供された後の状態を示す。基板１０４は、少なくとも１つの誘電体層１４０と複数の相互接続部１４２とを含む。基板１０４は、第１の表面（例えば、上面）と第２の表面（例えば、底面）とを含み得る。複数の相互接続部１４２は、ポスト相互接続部１４２ａを含み得る。基板１０４は、はんだレジスト層１４４とはんだレジスト層１４６とを含む。はんだレジスト層１４６は、キャビティ（例えば、２５０）を含む。基板１０４は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。いくつかの実施態様では、コア基板（例えば、コア層を含む基板）が提供される。

【0056】

段階４は、基板１０４が複数のはんだ相互接続部１９０を介して基板３０２に結合された後の状態を示す。基板１０４を基板３０２に結合するために、はんだリフロープロセスを用いることができる。基板１０４は、第１の集積デバイス１０５が基板３０２と基板１０４との間に位置するように、基板３０２に結合される。第１の集積デバイス１０５は、はんだレジスト層１４６のキャビティ（例えば、２５０）の下に位置し得る。複数のはんだ相互接続部１９０は、（ｉ）第２の基板１０４の複数のポスト相互接続部１４２ａ、及び（ｉｉ）第１の基板３０２の複数のポスト相互接続部３２２に結合される。複数のはんだ相互接続部１９０は、最初に、はんだリフロープロセスを用いて基板１０４に結合され、次いで、基板１０４は、はんだリフロープロセスを用いて複数のはんだ相互接続部１９０を介して基板３０２に結合され得る。

【0057】

段階５は、図６Ｂに示すように、封入層１０８が基板３０２と基板１０４との間に提供された後の状態を示す。封入層１０８は、第１の集積デバイス１０５及び／又は複数のはんだ相互接続部１９０を封入し得る。封入層１０８は、はんだレジスト層１４６のキャビティ（例えば、２５０）の中に位置し得る。封入層１０８は、モールド、樹脂、及び／又はエポキシを含み得る。封入層１０８は、封入のための手段とすることができる。封入層１０８は、圧縮及びトランスファー成形プロセス、シート成形プロセス、又は液体成形プロセスを用いることにより設けることができる。

【0058】

段階６は、第２の集積デバイス１０７が基板１０４の第１の表面（例えば、上面）に結合された後の状態を示す。第２の集積デバイス１０７は、複数のはんだ相互接続部１７０を介して基板１０４に結合することができる。第２の集積デバイス１０７を基板１０４に結合するために、はんだリフロープロセスを用いることができる。

【0059】

図６Ｃに示すように、段階７は、複数のパッシブデバイス１３０が基板３０２の第２の表面（例えば、底面）に結合されることを示す。複数のパッシブデバイス１３０は、複数のはんだ相互接続部（図示せず）を介して基板３０２に結合することができる。複数のパッシブデバイス１３０を基板３０２に結合するために、はんだリフロープロセスを用いることができる。

【0060】

段階８は、複数のはんだ相互接続部１１０が基板３０２の第２の表面に結合された後の状態を示す。複数のはんだ相互接続部１１０を基板３０２に結合するために、はんだリフロープロセスを用いることができる。段階８は、パッケージ３００を示すものとすることができる。パッケージ３００は、１つずつ作製してもよく、あるいは１つ又は複数のウェーハの一部として一体に作製してから、個別のパッケージに個片化してもよい。
ポスト相互接続部と、キャビティを有するはんだレジスト層とを有する基板を備えるパッケージを作製するための方法の例示的なフロー図

【0061】

いくつかの実装形態では、パッケージを作製することは、いくつかのプロセスを含む。図７は、パッケージを提供又は作製するための方法７００の例示的なフロー図を示す。いくつかの実装形態では、本開示に記載のパッケージ１００を提供又は作製するために、図７の方法７００を用いることができる。ただし、本開示に記載のパッケージ（例えば、３００）のいずれかを提供又は作製するために、方法７００を用いることができる。

【0062】

図７の方法７００は、パッケージを提供又は作製するための方法を簡略化及び／又は明確化するために、１つ又は複数のプロセスを組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。

【0063】

方法は、（７０５において）第１の基板（例えば、１０２）と、第１の基板（例えば、１０２）の第１の表面に結合された第１の集積デバイス（例えば、１０５）とを提供する。第１の基板１０２及び第１の集積デバイス１０５は、第１のパッケージの一部とすることができる。第１の基板１０２は、少なくとも１つの第１の誘電体層１２０と、第１の複数の相互接続部１２２とを含む。いくつかの実装形態では、第１の基板は、複数のポスト相互接続部（例えば、３２２）を含み得る。第１の基板１０２は、はんだレジスト層１２４及び／又ははんだレジスト層１２６を含み得る。基板１０２は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。図５Ａの段階１は、提供されている第１の基板の一例を図示し説明する。図５Ａの段階２は、第１の集積デバイスを有する第１の基板の一例を図示し説明する。図６Ａの段階１は、提供されている第１の基板の一例を図示し説明する。図６Ａの段階２は、第１の集積デバイスを有する第１の基板の一例を図示し説明する。

【0064】

方法は、（７１０において）第２の基板（例えば、１０４）を提供する。第２の基板１０４は、少なくとも１つの第２の誘電体層１４０と、第２の複数の相互接続部１４２とを含む。第２の複数の相互接続部１４２は、ポスト相互接続部（例えば、１４２ａ）を含み得る。第２の基板は、可変厚さを有するはんだレジスト層を含み得る。例えば、第２の基板は、第１の厚さ及び第２の厚さを有するはんだレジスト層を含み得る。第２の基板は、キャビティ（例えば、２５０）を有するはんだレジスト層を含み得る。基板１０４は、図１０Ａ～図１０Ｃで説明する方法を用いて作製することができる。いくつかの実装形態では、基板１０４は、ｍＳＡＰを用いて作製することができる。図５Ａの段階３は、提供されている第２の基板の一例を図示し説明する。図６Ａの段階３は、提供されている第２の基板の一例を図示し説明する。

【0065】

方法は、（７１５において）複数のボール相互接続部（例えば、１０９）及び／又は複数のはんだ相互接続部（例えば、１９０）を介して第２の基板（例えば、１０４）を第１の基板（例えば、１０２）に結合する。複数のボール相互接続部１０９及び／又は複数のはんだ相互接続部１９０は、基板間相互接続部の例である。第２の基板を第１の基板に結合するために、はんだリフロープロセスを用いることができる。図５Ａの段階４は、第１の基板に結合された第２の基板の一例を図示し説明する。図６Ａの段階４は、第１の基板に結合された第２の基板の一例を図示し説明する。

【0066】

方法は、（７２０において）第１の基板（例えば、１０２、３０２）と第２の基板（例えば、１０４）との間に封入層（例えば、１０８）を設ける。封入層１０８は、モールド、樹脂、及び／又はエポキシを含み得る。封入層１０８は、封入のための手段とすることができる。封入層１０８は、圧縮及びトランスファー成形プロセス、シート成形プロセス、又は液体成形プロセスを用いることにより設けることができる。封入層１０８の少なくとも一部分は、第２の基板１０４と第１の集積デバイス１０５との間に位置し得る。図５Ｂの段階５は、封入層を設けることの一例を図示し説明する。図６Ｂの段階５は、封入層を設けることの一例を図示し説明する。

【0067】

方法は、（７２５において）複数のはんだ相互接続部（例えば、１７０）を介して第２の集積デバイス（例えば、１０７）を第２の基板（例えば、１０４）の第１の表面に結合する。第２の集積デバイスを第２の基板１０４の第１の表面に結合するために、はんだリフロープロセスを用いることができる。図５Ｂの段階６は、第２の基板に結合された第２の集積デバイスの一例を図示し説明する。図６Ｂの段階６は、第２の基板に結合された第２の集積デバイスの一例を図示し説明する。

【0068】

方法は、（７３０において）パッシブデバイス（例えば、１３０）及び複数のはんだ相互接続部（例えば、１１０）を第１の基板（例えば、１０２、３０２）の第２の表面に結合する。パッシブデバイス及び／又ははんだ相互接続部を第１の基板（例えば、１０２、３０２）の第２の表面に結合するために、はんだリフロープロセスを用いることができる。図５Ｃの段階７は、パッシブデバイスを基板に結合することの一例を図示し説明する。図６Ｃの段階７は、パッシブデバイスを基板に結合することの一例を図示し説明する。図５Ｃの段階８は、はんだ相互接続部を基板に結合することの一例を図示し説明する。図６Ｃの段階８は、はんだ相互接続部を基板に結合することの一例を図示し説明する。

【0069】

いくつかの実装形態では、いくつかのパッケージが同時に作製される。このような場合、方法は、パッケージ（例えば、１００、３００）を個片化することができる。
ボール相互接続部を介して結合された基板を備えるパッケージを作製するための方法の例示的なフロー図

【0070】

図８は、パッケージを提供又は作製するための方法８００の例示的なフロー図を示す。いくつかの実装形態では、本開示に記載の図１のパッケージの一部又は全部を提供又は作製するために、図８の方法８００を用いることができる。ただし、本開示に記載のパッケージのいずれかを提供又は作製するために、方法８００を用いることができる。

【0071】

図８の方法８００は、パッケージを提供又は作製するための方法を簡略化及び／又は明確化するために、１つ又は複数のプロセスを組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。

【0072】

方法は、（８０５において）ウェーハを提供する。ウェーハは、集積デバイスがその上に形成され得る、かつ／又はそれに結合され得る基板としての役割を果たし得る。いくつかの実装形態では、他の基板がウェーハに結合されてもよい。ウェーハはシリコンを含み得る。ウェーハは、コンポーネントがその上に構築されるベースとしての役割を果たし得る。

【0073】

方法は、（８１０において）ウェーハ上にはんだ相互接続部を形成する。はんだ相互接続部をウェーハ上に形成（例えば、結合）するために、はんだリフロープロセス使用することができる。

【0074】

方法は、（８１５において）結合のために１つ又は複数の集積デバイス（例えば、ダイ）を調製する。集積デバイスを調製することは、集積デバイスを作製することを含み得る。

【0075】

方法は、（８２０において）第１の基板をプリベークすることによって第１の基板（例えば、基板１０２、底部基板）を提供し調製する。第１の基板は、後続の熱圧着フリップチップ結合プロセス中のガス放出を回避するために、第１の基板上の水分を除去するためにプリベークされてもよい。方法は、（８２５において）第１の基板を予備洗浄する。方法は、（８２７において）第１の基板上の有機はんだ付け性保存剤（organic solderability preservative、ＯＳＰ）を除去する。

【0076】

第１の基板が提供され調製されると、第１の基板は、ウェーハ上に形成されたはんだ相互接続部を介してウェーハに結合することができる。

【0077】

集積デバイス（単数又は複数）は、（８３０において）第１の基板に結合される。例えば、集積デバイス１０５は、熱圧着フリップチッププロセスを介して基板１０２に結合することができる。集積デバイスと基板との間にアンダーフィルが設けられてもよい。図５Ａの段階２は、基板に結合された集積デバイスと、集積デバイスと基板との間に設けられたアンダーフィルとの一例を図示し説明する。

【0078】

方法は、（８３５において）第１の基板のプラズマ洗浄を実行する。プラズマ洗浄は、基板の表面上の汚染物を除去することができる。

【0079】

方法は、（８４０において）第２の基板（例えば、基板１０４、上部基板）を予備洗浄する。図５Ａの段階３は、提供されている第２の基板の一例を図示し説明する。方法は、（８４５において）ボール相互接続部（例えば、銅コアボール）を第２の基板に結合する。ボール相互接続部は、はんだ相互接続部（例えば、１９０）を介して第２の基板１０４に結合することができる。ボール相互接続部を第２の基板に結合するために、はんだリフロープロセスを用いることができる。方法は、（８４７において）第２の基板のストリップブロックの個片化を実行する。これは、いくつかの基板が同時に作製され、その後に個片化されるときに行うことができる。

【0080】

方法は、（８５０において）１つ又は複数の基板のフラックス洗浄を実行する。フラックス洗浄は、基板の金属から酸化物を除去することができる。フラックス洗浄は、第１の基板及び／又は第２の基板に対して行われ得る。

【0081】

方法は、（８５５において）ボール相互接続部を介して第２の基板（例えば、１０４）を第１の基板（例えば、１０２）に結合する。第２の基板を第１の基板に結合するために、はんだリフロープロセスを用いることができる。図５Ａの段階４は、基板を別の基板に結合することの一例を図示し説明する。

【0082】

方法は、（８６０において）第１の基板と第２の基板との間に封入層（例えば、１０８）を設ける。図５Ｂの段階５は、基板の間に封入層を設けることの一例を図示し説明する。

【0083】

方法は、（８６５において）第１の基板上にはんだ相互接続部又はランド側アレイ（land side array、ＬＳＡ）を形成する。はんだ相互接続部を形成するために、はんだリフロープロセスを用いることができる。はんだ相互接続部は、ボールグリッドアレイ（ball grid array、ＢＧＡ）であってもよい。

【0084】

方法は、（８７０において）パッケージを個々のパッケージに個片化する。これは、いくつかのパッケージが同時に作製されるときに行われてもよい。パッケージを個片化することは、第１の基板と、集積デバイス（単数又は複数）と、第２の基板とを含むウェーハを個片化することを含み得る。パッケージを個片化するために、機械的プロセス（例えば、鋸）又はレーザーを使用することができる。

【0085】

方法は、（８７５において）パッケージの最終試験及び最終目視検査を実行する。これは、パッケージが意図されたように機能するかどうかを判定するために、パッケージにプローブを取り付けることによって、パッケージが適切に機能するかどうかを試験することを含み得る。目視検査は、パッケージに何らかの欠陥があるかどうかを見るために目視により検査することを含み得る。

【0086】

方法は、（８８０において）パッケージのテーピング及びリーリングを実行する。これは、パッケージが適切に出荷され得るように、個片化されたパッケージをテープでまとめて包装することを含み得る。

【0087】

パッシブコンポーネント及び／又は集積デバイスなどの他のコンポーネントをパッケージに結合することを含む、追加のプロセスがパッケージ上で実行され得ることに留意されたい。図８は、パッケージがどのように作製され得るかの一例を示す。図８は、パッケージが作製され得る唯一の方法を示すことを意図するものではない。
はんだ相互接続部を介して結合された基板を備えるパッケージを作製するための方法の例示的なフロー図

【0088】

図９は、パッケージを提供又は作製するための方法９００の例示的なフロー図を示す。いくつかの実装形態では、本開示に記載の図３のパッケージの一部又は全部を提供又は作製するために、図９の方法９００を用いることができる。ただし、本開示に記載のパッケージのいずれかを提供又は作製するために、方法９００を用いることができる。

【0089】

図９の方法９００は、パッケージを提供又は作製するための方法を簡略化及び／又は明確化するために、１つ又は複数のプロセスを組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。

【0090】

方法は、（９０５において）ウェーハを提供する。ウェーハは、集積デバイスがその上に形成され得る、かつ／又はそれに結合され得る基板としての役割を果たし得る。いくつかの実装形態では、他の基板がウェーハに結合されてもよい。ウェーハはシリコンを含み得る。ウェーハは、コンポーネントがその上に構築されるベースとしての役割を果たし得る。

【0091】

方法は、（９１０において）ウェーハ上にはんだ相互接続部を形成する。ウェーハ上にはんだ相互接続部を形成（例えば、結合）するために、はんだリフロープロセス使用することができる。

【0092】

方法は、（９１５において）結合のために１つ又は複数の集積デバイス（例えば、ダイ）を調製する。集積デバイスを調製することは、集積デバイスを作製することを含み得る。

【0093】

方法は、（９２０において）第１の基板をプリベークすることによって第１の基板（例えば、基板３０２、底部基板）を提供し調製する。第１の基板は、後続の熱圧着フリップチップ結合プロセス中のガス放出を回避するために、第１の基板上の水分を除去するためにプリベークされてもよい。方法は、（９２５において）第１の基板を予備洗浄する。方法は、（９２７において）第１の基板上の有機はんだ付け性保存剤（ＯＳＰ）を除去する。

【0094】

第１の基板が提供され調製されると、第１の基板は、ウェーハ上に形成されたはんだ相互接続部を介してウェーハに結合することができる。

【0095】

集積デバイス（単数又は複数）は、（９３０において）第１の基板に結合される。例えば、集積デバイス１０５は、熱圧着フリップチッププロセスを介して基板１０２に結合することができる。集積デバイスと基板との間にアンダーフィルが設けられてもよい。図６Ａの段階２は、基板に結合された集積デバイスと、集積デバイスと基板との間に設けられたアンダーフィルとの一例を図示し説明する。

【0096】

方法は、（９３５において）第１の基板のプラズマ洗浄を実行する。プラズマ洗浄は、基板の表面上の汚染物を除去することができる。

【0097】

方法は、（９４０において）第２の基板（例えば、基板１０４、上部基板）を予備洗浄する。図６Ａの段階３は、提供されている第２の基板の一例を図示し説明する。方法は、（９４５において）第２の基板上にはんだ相互接続部を形成する。はんだ相互接続部（例えば、１９０）は、ペースト印刷プロセスを用いて、又ははんだボール付着プロセスを用いて、第２の基板１０４に結合することができる。ボール相互接続部を第２の基板に結合するために、はんだリフロープロセスを用いることができる。方法は、（９４７において）第２の基板のストリップブロックの個片化を実行する。これは、いくつかの基板が同時に作製され、その後に個片化されるときに行うことができる。

【0098】

方法は、（９５０において）１つ又は複数の基板のフラックス洗浄を実行する。フラックス洗浄は、基板の金属から酸化物を除去することができる。フラックス洗浄は、第１の基板及び／又は第２の基板に対して行われ得る。

【0099】

方法は、（９５５において）ボール相互接続部を介して第２の基板（例えば、１０４）を第１の基板（例えば、１０２）に結合する。第２の基板を第１の基板に結合するために、はんだリフロープロセスを用いることができる。図６Ａの段階４は、基板を別の基板に結合することの一例を図示し説明する。

【0100】

方法は、（９６０において）第１の基板と第２の基板との間に封入層（例えば、１０８）を設ける。図６Ｂの段階５は、基板の間に封入層を設けることの一例を図示し説明する。

【0101】

方法は、（９６５において）第１の基板上にはんだ相互接続部又はランド側アレイ（ＬＳＡ）を形成する。はんだ相互接続部を形成するために、はんだリフロープロセスを用いることができる。はんだ相互接続部は、ボールグリッドアレイ（ＢＧＡ）であってもよい。

【0102】

方法は、（９７０において）パッケージを個々のパッケージに個片化する。これは、いくつかのパッケージが同時に作製されるときに行われてもよい。パッケージを個片化することは、第１の基板と、集積デバイス（単数又は複数）と、第２の基板とを含むウェーハを個片化することを含み得る。パッケージを個片化するために、機械的プロセス（例えば、鋸）又はレーザーを使用することができる。

【0103】

方法は、（９７５において）パッケージの最終試験及び最終目視検査を実行する。これは、パッケージが意図されたように機能するかどうかを判定するために、パッケージにプローブを取り付けることによって、パッケージが適切に機能するかどうかを試験することを含み得る。目視検査は、パッケージに何らかの欠陥があるかどうかを見るために目視により検査することを含み得る。

【0104】

方法は、（９８０において）パッケージのテーピング及びリーリングを実行する。これは、パッケージが適切に出荷され得るように、個片化されたパッケージをテープでまとめて包装することを含み得る。

【0105】

パッシブコンポーネント及び／又は集積デバイスなどの他のコンポーネントをパッケージに結合することを含む、追加のプロセスがパッケージ上で実行され得ることに留意されたい。図９は、パッケージがどのように作製され得るかの一例を示す。図９は、パッケージが作製され得る唯一の方法を示すことを意図するものではない。
基板を作製するための例示的なシーケンス

【0106】

いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図１０Ａ～図１０Ｃは、基板を提供又は作製するための例示的なシーケンスを示す。いくつかの実装形態では、基板１０４を提供又は作製するために、図１０Ａ～図１０Ｃのシーケンスを用いることができる。ただし、基板１０２及び／又は基板３０２などの、本開示に記載の基板のうちのいずれかを作製するために、図１０Ａ～図１０Ｃのプロセスを用いることができる。

【0107】

図１０Ａ～図１０Ｃのシーケンスは、基板を提供又は作製するためのシーケンスを簡略化及び／又は明確化するために、１つ又は複数の段階を組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。いくつかの実装形態では、本開示の範囲から逸脱することなく、プロセスのうちの１つ又は複数を交換又は置換することができる。

【0108】

段階１は、図１０Ａに示すように、キャリア１０００が提供された後の状態を示す。シード層１００１及び相互接続部１００２が、キャリア１０００の上に位置し得る。相互接続部１００２は、シード層１００１の上に位置し得る。相互接続部１００２を形成するために、めっきプロセス及びエッチングプロセスを用いることができる。いくつかの実装形態では、キャリア１０００には、シード層１００１と、相互接続部１００２を形成するようにパターニングされた金属層とを設けることができる。相互接続部１００２は、複数の相互接続部１４２からの相互接続部のうちの少なくともいくつかを表すことができる。

【0109】

段階２は、誘電体層１０２０が、キャリア１０００、シード層１００１、及び相互接続部１００２の上に形成された後の状態を示す。誘電体層１０２０を形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。誘電体層１０２０は、プリプレグ及び／又はポリイミドを含み得る。誘電体層１０２０は、フォトイメージャブル誘電体を含み得る。ただし、異なる実装形態は、誘電体層に異なる材料を使用し得る。

【0110】

段階３は、誘電体層１０２０の中に複数のキャビティ１０１０が形成された後の状態を示す。複数のキャビティ１０１０は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザープロセスを用いて形成することができる。

【0111】

段階４は、複数のキャビティ１０１０の中及びその上を含む、誘電体層１０２０の中及びその上に相互接続部１０１２が形成された後の状態を示す。例えば、ビア、パッド、及び／又はトレースが形成され得る。相互接続部を形成するために、めっきプロセスを用いることができる。

【0112】

段階５は、誘電体層１０２０及び相互接続部１０１２の上に誘電体層１０２２が形成された後の状態を示す。誘電体層１０２２を形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。誘電体層１０２２は、プリプレグ及び／又はポリイミドを含み得る。誘電体層１０２２は、フォトイメージャブル誘電体を含み得る。ただし、異なる実装形態は、誘電体層に異なる材料を使用し得る。

【0113】

図１０Ｂに示すように、段階６は、誘電体層１０２２の中に複数のキャビティ１０３０が形成された後の状態を示す。複数のキャビティ１０３０は、エッチングプロセス（例えば、フォトエッチングプロセス）又はレーザープロセスを用いて形成することができる。

【0114】

段階７は、複数のキャビティ１０３０の中及びその上を含む、誘電体層１０２２の中及びその上に相互接続部１０１４が形成された後の状態を示す。例えば、ビア、パッド、及び／又はトレースが形成され得る。相互接続部を形成するために、めっきプロセスを用いることができる。

【0115】

段階８は、相互接続部１０１４の上に相互接続部１０１６が形成された後の状態を示す。相互接続部１０１６はポスト相互接続部であってもよい。相互接続部１０１６を形成するために、めっきプロセスを用いることができる。複数の相互接続部１００２、複数の相互接続部１０１２、及び／又は複数の相互接続部１０１４は、複数の相互接続部１４２によって表され得る。誘電体層１０２０及び／又は誘電体層１０２２は、少なくとも１つの誘電体層１４０によって表され得る。少なくとも１つの誘電体層１４０は、フォトイメージャブル誘電体を含み得る。少なくとも１つの誘電体層１４０は、プリプレグ及び／又はポリイミドを含み得る。

【0116】

段階９は、キャリア１０００が少なくとも１つの誘電体層１４０及びシード層１００１から分離され（例えば、取り外され、除去され、研削され）、シード層１００１の部分が除去され（例えば、エッチング除去され）、少なくとも１つの誘電体層１４０及び複数の相互接続部１４２を含む基板１０４が残された後の状態を示す。

【0117】

段階１０は、図１０Ｃに示すように、基板１０４の第１の表面上にはんだレジスト層１４４が形成され、基板１０４の第２の表面上にはんだレジスト層１４６が形成された後の状態を示す。はんだレジスト層１４４及び／又ははんだレジスト層１４６を形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。

【0118】

段階１１は、はんだレジスト層１４６の部分の上にはんだレジストの追加の層が形成された後の状態を示し、これによって、はんだレジスト層１４６の異なる部分が異なる厚さを有するようになる。はんだレジストの追加の層は、はんだレジスト層１４６の一部と見なされる。はんだレジストの追加の層は、はんだレジスト層１４６の中にキャビティ１４６０を形成する。追加のはんだレジストを形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。

【0119】

異なる実装形態は、金属層（単数又は複数）及び／又は相互接続部を形成するために、異なるプロセスを用いることができる。いくつかの実装形態では、金属層（単数又は複数）を形成するために、化学気相成長（chemical vapor deposition、ＣＶＤ）プロセス、物理気相成長（physical vapor deposition、ＰＶＤ）プロセス、スパッタリングプロセス、スプレーコーティングプロセス、及び／又はめっきプロセスを用いることができる。
基板を作製するための方法の例示的なフロー図

【0120】

いくつかの実装形態では、基板を作製することは、いくつかのプロセスを含む。図１１は、基板を提供又は作製するための方法１１００の例示的なフロー図を示す。いくつかの実装形態では、本開示の基板（単数又は複数）を提供又は作製するために、図１１の方法１１００を用いることができる。例えば、基板１０４を作製するために、図１１の方法１１００を使用することができる。

【0121】

図１１の方法１１００は、基板を提供又は作製するための方法を簡略化及び／又は明確化するために、１つ又は複数のプロセスを組み合わせることができることに留意すべきである。いくつかの実装形態では、プロセスの順番を変更又は修正することができる。

【0122】

方法は、（１１０５において）キャリア（例えば、１０００）を提供する。異なる実装形態は、キャリア１０００に異なる材料を使用することができる。キャリア１０００は、シード層（例えば、１００１）を含み得る。シード層１００１は、金属（例えば、銅）を含み得る。キャリアは、基板、ガラス、石英、及び／又はキャリアテープを含み得る。図１０Ａの段階１は、提供されているシード層を有するキャリアの一例を図示し説明する。

【0123】

方法は、（１１１０において）キャリア１０００及びシード層１００１の上に相互接続部を形成しパターニングする。相互接続部を形成するために金属層がパターニングされ得る。金属層及び相互接続部を形成するために、めっきプロセスを用いることができる。いくつかの実装形態では、キャリア及びシード層は、金属層を含み得る。金属層は、シード層の上に位置し、金属層は、相互接続部（例えば、１４２）を形成するようにパターニングされ得る。図１０Ａの段階１は、シード層及びキャリアの上に相互接続部を形成しパターニングすることの一例を図示し説明する。

【0124】

方法は、（１１１５において）シード層１００１、キャリア１０００、及び相互接続部１００２の上に誘電体層１０２０を形成する。誘電体層１０２０を形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。誘電体層１０２０は、プリプレグ及び／又はポリイミドを含み得る。誘電体層１０２０は、フォトイメージャブル誘電体を含み得る。誘電体層１０２０を形成することはまた、誘電体層１０２０の中に複数のキャビティ（例えば、１０１０）を形成することを含み得る。複数のキャビティは、エッチングプロセス（例えば、フォトエッチング）又はレーザープロセスを用いて形成することができる。図１０Ａの段階２～段階３は、誘電体層及び誘電体層の中にキャビティを形成することの一例を図示し説明する。

【0125】

方法は、（１１２０において）誘電体層の中及びその上に相互接続部を形成する。例えば、相互接続部１０１２を、誘電体層１０２０の中及びその上に形成することができる。相互接続部を形成するために、めっきプロセスを用いることができる。相互接続部を形成することは、誘電体層の上及び／又はその中に、パターニングされた金属層を設けることを含み得る。相互接続部を形成することはまた、誘電体層のキャビティの中に相互接続部を形成することを含み得る。図１０Ａの段階４は、誘電体層の中及びその上に相互接続部を形成することの一例を図示し説明する。

【0126】

方法は、（１１２５において）誘電体層１０２０及び相互接続部１０１２の上に誘電体層１０２２を形成する。誘電体層１０２２を形成するために、堆積プロセス及び／又は積層プロセスを用いることができる。誘電体層１０２２は、プリプレグ及び／又はポリイミドを含み得る。誘電体層１０２２は、フォトイメージャブル誘電体を含み得る。誘電体層１０２２を形成することはまた、誘電体層１０２２の中に複数のキャビティ（例えば、１０３０）を形成することを含み得る。複数のキャビティは、エッチングプロセス（例えば、フォトエッチング）又はレーザープロセスを用いて形成することができる。図１０Ａ～図１０Ｂの段階５～段階６は、誘電体層及び誘電体層の中にキャビティを形成することの一例を図示し説明する。

【0127】

方法は、（１１３０において）誘電体層の中及びその上に相互接続部を形成する。例えば、相互接続部１０１４を、誘電体層１０２２の中及びその上に形成することができる。相互接続部を形成するために、めっきプロセスを用いることができる。相互接続部を形成することは、誘電体層の上及び／又はその中に、パターニングされた金属層を設けることを含み得る。相互接続部を形成することはまた、誘電体層のキャビティの中に相互接続部を形成することを含み得る。相互接続部を形成することは、ポスト相互接続部を形成することを含み得る。図１０Ｂの段階７～段階８は、ポスト相互接続部を形成することを含む、誘電体層の中及びその上に相互接続部を形成することの一例を図示し説明する。

【0128】

方法は、（１１３５において）キャリア（例えば、１０００）をシード層（例えば、１００１）から分離する。キャリア１０００は、取り外されてもよく、かつ／又は研削されてもよい。方法はまた、（１１３５において）シード層（例えば、１００１）の部分を除去してもよい。シード層１００１の部分を除去するために、エッチングプロセスを用いることができる。図１０Ｂの段階９は、キャリアを分離すること及びシード層除去の一例を図示し説明する。

【0129】

方法は、（１１４０において）基板の第１の表面及び／又は第２の表面の上にはんだレジスト層（単数又は複数）を形成し得る。例えば、基板の第１の表面上に第１のはんだレジスト層が形成されてよく、かつ／又は基板の第２の表面上に第２のはんだレジスト層が形成されてよい。第１のはんだレジスト層及び／又は第２のはんだレジスト層は各々、図１～図４に記載のように、第１のはんだレジスト層及び／又は第２のはんだレジスト層がキャビティを有し得るように、可変厚さを有し得る。すなわち、はんだレジスト層の第１の部分は第１の厚さを有することができ、同じはんだレジスト層の第２の部分は、第１の厚さとは異なる第２の厚さを有し得る。図１０Ｃの段階１０及び段階１１は、キャビティを有するはんだレジスト層を設けること及び／又は形成することの一例を図示し説明する。

【0130】

異なる実装形態は、金属層（単数又は複数）を形成するために、異なるプロセスを用いることができる。いくつかの実装形態では、金属層（単数又は複数）を形成するために、化学気相成長（ＣＶＤ）プロセス、物理気相成長（ＰＶＤ）プロセス、スパッタリングプロセス、スプレーコーティングプロセス、及び／又はめっきプロセスを用いることができる。
例示的な電子デバイス

【0131】

図１２は、前述したデバイス、集積デバイス、集積回路（integrated circuit、ＩＣ）パッケージ、集積回路（ＩＣ）デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、パッケージオンパッケージ（ＰｏＰ）、システムインパッケージ（System in Package、ＳｉＰ）、又はシステムオンチップ（System on Chip、ＳｏＣ）のうちのいずれかと一体化され得る様々な電子デバイスを示す。例えば、携帯電話デバイス１２０２、ラップトップコンピュータデバイス１２０４、定置端末デバイス１２０６、ウェアラブルデバイス１２０８、又は自動ビークル１２１０は、本明細書に記載のようなデバイス１２００を含み得る。デバイス１２００は、例えば、本明細書に記載のデバイス及び／又は集積回路（ＩＣ）パッケージのうちのいずれかであってもよい。図１２に示すデバイス１２０２、１２０４、１２０６、及び１２０８、並びにビークル１２１０は、単なる例示に過ぎない。モバイルデバイス、ハンドヘルドパーソナル通信システム（personal communication system、ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（global positioning system、ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読み取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス（例えば、時計、眼鏡）、モノのインターネット（Internet of things、ＩｏＴ）デバイス、サーバー、ルーター、自動ビークル（例えば、自律型ビ－クル）の中に搭載されている電子デバイス、又は、データ若しくはコンピュータ命令を記憶する若しくは取り出す任意の他のデバイス、あるいはこれらの任意の組み合わせを含む、デバイス（例えば、電子デバイス）のグループを含むがこれらに限定されない他の電子デバイスもまた、デバイス１２００を特徴とすることができる。

【0132】

図１～図４、図５Ａ～図５Ｃ、図６Ａ～図６Ｃ、図７～図９、図１０Ａ～図１０Ｃ、及び図１１～図１２に示すコンポーネント、プロセス、特徴、及び／又は機能のうちの１つ又は複数は、単一のコンポーネント、プロセス、特徴、若しくは機能に再構成及び／又は組み合わされてもよく、いくつかのコンポーネント、プロセス、又は機能に組み込まれてもよい。本開示から逸脱することなく、追加の要素、コンポーネント、プロセス、及び／又は機能を更に追加することができる。本開示における図１～図４、図５Ａ～図５Ｃ、図６Ａ～図６Ｃ、図７～図９、図１０Ａ～図１０Ｃ、及び図１１～図１２、並びにその対応する説明は、ダイ及び／又はＩＣに限定されないことにも留意されたい。いくつかの実装形態では、デバイス及び／又は集積デバイスを製造、作成、提供、及び／又は生産するために、図１～図４、図５Ａ～図５Ｃ、図６Ａ～図６Ｃ、図７～図９、図１０Ａ～図１０Ｃ、及び図１１～図１２、並びにその対応する説明を使用することができる。いくつかの実装形態では、デバイスは、ダイ、集積デバイス、集積パッシブデバイス（ＩＰＤ）、ダイパッケージ、集積回路（ＩＣ）デバイス、デバイスパッケージ、集積回路（ＩＣ）パッケージ、ウェーハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、放熱デバイス、及び／又はインターポーザを含み得る。

【0133】

本開示における図面は、様々な部品、コンポーネント、物体、デバイス、パッケージ、集積デバイス、集積回路、及び／又はトランジスタの、実際の表現及び／又は概念的表現を表し得ることに留意されたい。いくつかの事例では、図面は、縮尺通りではない場合がある。いくつかの事例では、明瞭化の目的のために、すべてのコンポーネント及び／又は部品が示されていない場合もある。いくつかの事例では、図面中の様々な部品及び／又はコンポーネントの位置、場所、サイズ、及び／又は形状は、例示的なものであり得る。いくつかの実装形態では、図面中の様々なコンポーネント及び／又は部品は、任意選択的なものとすることができる。

【0134】

「例示的（exemplary）」という語は、「例、事例、又は例示としての役割を果たすこと」を意味するために本明細書で使用される。「例示的」として本明細書に記載の実装形態又は態様はいずれも、必ずしも本開示の他の態様よりも好ましい又は有利であるとして解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、説明する特徴、利点、又は動作モードを含むことを必要とするとは限らない。「結合される」という用語は、本明細書では、２つの物体間の直接的又は間接的な結合（例えば、機械的結合）を指すために使用されている。例えば、物体Ａが物体Ｂに物理的に接触しており、物体Ｂが物体Ｃに接触している場合には、物体Ａと物体Ｃとは、それらが互いに物理的に直接接触していない場合であっても、依然として互いに結合されていると見なすことができる。物体Ｂに結合される物体Ａは、物体Ｂの少なくとも一部に結合することができる。「電気的に結合される」という用語は、電流（例えば、信号、電力、接地）が２つの物体間を移動し得るように、２つの物体が直接的又は間接的に一体に結合されることを意味し得る。電気的に結合されている２つの物体は、それら２つの物体の間に電流を伝播させる場合もあれば、伝播させない場合もある。用語「第１」、「第２」、「第３」、及び「第４」（及び／又は、第４を上回るいずれのもの）の使用は、任意的である。説明されているコンポーネントのうちのいずれも、第１のコンポーネント、第２のコンポーネント、第３のコンポーネント、又は第４のコンポーネントとすることができる。例えば、第２のコンポーネントと称されているコンポーネントは、第１のコンポーネント、第２のコンポーネント、第３のコンポーネント、又は第４のコンポーネントとすることもできる。「封入する」、「封入すること」という用語、及び／又はその派生語は、物体が別の物体を部分的に封入すること、又は完全に封入し得ることを意味する。「上部（top）」及び「底部（bottom）」という用語は、任意的である。上部に位置しているコンポーネントは、底部に位置しているコンポーネントの上に位置し得る。上部のコンポーネントを底部のコンポーネントと見なすことができ、その逆も同様である。本開示に記載のように、第２のコンポーネント「の上に（over）」位置している第１のコンポーネントとは、底部又は上部がどのように任意的に定義されているかに応じて、その第１のコンポーネントが、第２のコンポーネントの上方に位置していること又は下方に位置していることを意味し得る。別の実施例では、第１のコンポーネントが、第２のコンポーネントの第１の表面の上に（例えば、上方に）位置していてもよく、第３のコンポーネントが、第２のコンポーネントの第２の表面の上に（例えば、下方に）位置していてもよく、この場合、第２の表面は、第１の表面の反対側にある。ある１つのコンポーネントが別のコンポーネントの上に位置している文脈において、本出願で使用される場合の「の上に」という用語は、別のコンポーネント上に、及び／又は別のコンポーネントの中に存在している（例えば、コンポーネントの表面上に存在しているか、コンポーネントの中に埋め込まれている）コンポーネントを意味するために使用することができることに更に留意されたい。よって、例えば、第２のコンポーネントの上に存在している第１のコンポーネントとは、（１）第１のコンポーネントが第２のコンポーネントの上に存在しているが、第２のコンポーネントには直接接触していないこと、（２）第１のコンポーネントが第２のコンポーネント上に（例えば、その表面上に）存在していること、及び／又は（３）第１のコンポーネントが第２のコンポーネントの中に存在している（例えば、その中に埋め込まれている）ことを意味し得る。第２のコンポーネント「の中に（ｉｎ）」位置している第１のコンポーネントは、第２のコンポーネントの中に部分的に位置している場合もあれば、第２のコンポーネントの中に完全に位置している場合もある。約Ｘ～ＸＸである値は、ＸとＸＸとの間の値であって、ＸとＸＸとを含む値を意味し得る。ＸとＸＸとの間の値（単数又は複数）は、離散的又は連続的であり得る。本開示で使用される場合の「約（about）「値Ｘ」」又は「およそ（approximately）値Ｘ」という用語は、「値Ｘ」の１０パーセントの範囲内を意味する。例えば、約１又はおよそ１の値とは、０．９～１．１の範囲の値を意味することになる。

【0135】

いくつかの実装形態では、相互接続部とは、２つの点、要素、及び／又はコンポーネント間の電気的接続を可能にする又は容易にする、デバイス又はパッケージの要素又はコンポーネントである。いくつかの実装形態では、相互接続部は、トレース（例えば、トレース相互接続部）、ビア（例えば、ビア相互接続部）、パッド（例えば、パッド相互接続部）、ピラー、メタライゼーション層、再配線層、及び／又はアンダーバンプメタライゼーション（under bump metallization、ＵＢＭ）層／相互接続部を含み得る。いくつかの実装形態では、相互接続部は、信号（例えば、データ信号）、接地、及び／又は電力に関する電気経路を提供するように構成され得る導電性材料を含み得る。相互接続部は、２つ以上の要素又はコンポーネントを含み得る。相互接続部は、１つ又は複数の相互接続部によって画定され得る。相互接続部は、１つ又は複数の金属層を含み得る。相互接続部は、回路の一部とすることができる。異なる実装形態では、相互接続部を形成するために、異なるプロセス及び／又はシーケンスを使用することができる。いくつかの実装形態では、相互接続部を形成するために、化学気相成長（ＣＶＤ）プロセス、物理気相成長（ＰＶＤ）プロセス、スパッタリングプロセス、スプレーコーティング、及び／又はめっきプロセスを用いることができる。

【0136】

また、本明細書に含まれている様々な開示は、フローチャート、フロー図、構造図、又はブロック図として示されているプロセスとして説明される場合があることにも留意されたい。フローチャートは、動作を逐次プロセスとして説明することがあるが、動作の多くは並行して又は同時に実施され得る。加えて、動作の順序は並べ替えられてもよい。プロセスは、その動作が完了すると終了する。

【0137】

以下では、本発明の理解を容易にするためにさらなる例が説明される。

【0138】

態様１：少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のボール相互接続部及び複数のはんだ相互接続部とを備えるパッケージ。第２の基板が、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。第２の基板の第２の表面が、第１の基板に面している。はんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスとはんだレジスト層との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部が、第１の基板と第２の基板との間に位置する。複数のボール相互接続部及び複数のはんだ相互接続部が、第１の基板を第２の基板に結合するように構成されている。

【0139】

態様２：複数のボール相互接続部及び複数のはんだ相互接続部が、第２の基板の複数のポスト相互接続部に結合されており、複数のポスト相互接続部が、はんだレジスト層によって横方向に取り囲まれている、請求項１に記載のパッケージ。

【0140】

態様３：複数のボール相互接続部が、２７０マイクロメートル以下のピッチを有する隣接するボール相互接続部を含む、態様１から２に記載のパッケージ。

【0141】

態様４：複数のボール相互接続部が、約２００～２７０マイクロメートルの範囲内のピッチを有する隣接するボール相互接続部を含む、態様３に記載のパッケージ。

【0142】

態様５：複数のボール相互接続部が、第１の集積デバイスを横方向に取り囲む少なくとも３００個のボール相互接続部を含む、態様１から４に記載のパッケージ。

【0143】

態様６：第１の基板と第２の基板との間に位置する封入層を更に備え、封入層の一部分がはんだレジスト層と第１の集積デバイスとの間に位置する、態様１から５に記載のパッケージ。

【0144】

態様７：封入層が、第１の集積デバイス、複数のボール相互接続部、及び複数のはんだ相互接続部を少なくとも部分的に封入する、態様６に記載のパッケージ。

【0145】

態様８：はんだレジスト層が、第１の厚さを有する第１の部分と、第２の厚さを有する第２の部分とを含み、はんだレジスト層の第１の部分が、複数のポスト相互接続部の厚さよりも大きい第１の厚さを有し、はんだレジスト層の第２の部分が、複数のポスト相互接続部の厚さよりも小さい第２の厚さを有し、はんだレジスト層の第２の部分が、第１の集積デバイスの上に位置する、態様１から７に記載のパッケージ。

【0146】

態様９：第２の基板の第１の表面に結合された第２の集積デバイスを更に備え、第２の基板のはんだレジスト層と第１の集積デバイスの裏面との間の垂直ギャップが、第２の基板のはんだレジスト層と第１の基板のはんだレジスト層との間の別の垂直ギャップよりも小さい、態様１から８に記載のパッケージ。

【0147】

態様１０：複数のボール相互接続部が、銅コアボール（copper core balls、ＣＣＢｓ）を含む、態様１から９に記載のパッケージ。

【0148】

態様１１：第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された複数のはんだ相互接続部とを備える、パッケージ。第１の基板が、少なくとも１つの第１の誘電体層と、第１の複数の相互接続部であって、第１の複数のポスト相互接続部を含む第１の複数の相互接続部と、第１の基板の第１の表面に結合された第１のはんだレジスト層とを備える。第２の基板が、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、第２の複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合された第２のはんだレジスト層とを備える。第２の基板の第２の表面が、第１の基板に面している。第２のはんだレジスト層が、キャビティを含む。キャビティが、第１の集積デバイスと第２のはんだレジスト層との間に位置する。複数のはんだ相互接続部が、第１の基板と第２の基板との間に位置する。複数のはんだ相互接続部が、第１の基板を第２の基板に結合するように構成されている。

【0149】

態様１２：複数のはんだ相互接続部が、（ｉ）第１の基板の第１の複数のポスト相互接続部、及び（ｉｉ）第２の基板の第２の複数のポスト相互接続部に結合されており、第１の複数のポスト相互接続部が、第１のはんだレジスト層によって横方向に取り囲まれており、第２の複数のポスト相互接続部が、第２のはんだレジスト層によって横方向に取り囲まれている、態様１１に記載のパッケージ。

【0150】

態様１３：複数のはんだ相互接続部が、２７０マイクロメートル以下のピッチを有する隣接するはんだ相互接続部を含む、態様１１から１２に記載のパッケージ。

【0151】

態様１４：複数のはんだ相互接続部が、約１５０～２７０マイクロメートルの範囲内のピッチを有する隣接するはんだ相互接続部を含む、態様１３に記載のパッケージ。

【0152】

態様１５：複数のはんだ相互接続部が、第１の集積デバイスを横方向に取り囲む少なくとも３００個のはんだ相互接続部を含む、態様１１から１４に記載のパッケージ。

【0153】

態様１６：第１の基板と第２の基板との間に位置する封入層を更に備え、封入層の一部分が第２のはんだレジスト層と第１の集積デバイスとの間に位置する、封入層を更に備える、態様１１から１５に記載のパッケージ。

【0154】

態様１７：封入層が、第１の集積デバイス及び複数のはんだ相互接続部を少なくとも部分的に封入する、態様１６に記載のパッケージ。

【0155】

態様１８：第２のはんだレジスト層が、第１の厚さを有する第１の部分と、第２の厚さを有する第２の部分とを含み、第２のはんだレジスト層の第１の部分が、第２の複数のポスト相互接続部の厚さよりも大きい第１の厚さを有し、第２のはんだレジスト層の第２の部分が、第２の複数のポスト相互接続部の厚さよりも小さい第２の厚さを有し、第２のはんだレジスト層の第２の部分が、第１の集積デバイスの上に位置する、態様１１から１７に記載のパッケージ。

【0156】

態様１９：第２の基板の第１の表面に結合された第２の集積デバイスを更に備え、第２の基板のはんだレジスト層と第１の集積デバイスの裏面との間の垂直ギャップが、第２の基板のはんだレジスト層と第１の基板のはんだレジスト層との間の別の垂直ギャップよりも小さい、態様１１から１８に記載のパッケージ。

【0157】

態様２０：第１の基板に結合されたパッシブデバイスを更に備える、態様１１から１９に記載のパッケージ。

【0158】

態様２１：少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板と、第１の基板に結合された第１の集積デバイスと、第２の基板と、第１の基板及び第２の基板に結合された基板間相互接続のための手段とを備える、パッケージ。第２の基板が、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。はんだレジスト層は、キャビティを含む。キャビティは、第１の集積デバイスとはんだレジスト層との間に位置する。基板間相互接続のための手段は、第１の基板と第２の基板との間に位置する。基板間相互接続のための手段は、第１の基板を第２の基板に結合するように構成されている。

【0159】

態様２２：基板間相互接続のための手段が、複数のボール相互接続部及び／又は複数のはんだ相互接続部を含む、態様２１に記載のパッケージ。

【0160】

態様２３：基板間相互接続のための手段が、第２の基板の複数のポスト相互接続部に結合されている、態様２１から２２に記載のパッケージ。

【0161】

態様２４：第１の基板が、第１の複数の相互接続部を含み、第１の複数の相互接続部が、第１の複数のポスト相互接続部を備え、基板間相互接続のための手段が、第１の基板の第１の複数のポスト相互接続部に結合されている、態様２３に記載のパッケージ。

【0162】

態様２５：基板間相互接続のための手段が、約１５０～２７０マイクロメートルの範囲内のピッチを有する相互接続部を含む、態様２１から２４に記載のパッケージ。

【0163】

態様２６：少なくとも１つの第１の誘電体層と、第１の複数の相互接続部とを備える第１の基板を提供することを含む方法。方法は、第１の集積デバイスを第１の基板に結合する。方法は、複数の基板間相互接続部が第１の基板と第２の基板との間に位置するように、複数の基板間相互接続部を介して第２の基板を第１の基板に結合する。第２の基板が、第１の表面及び第２の表面と、少なくとも１つの第２の誘電体層と、第２の複数の相互接続部であって、複数のポスト相互接続部を備える、第２の複数の相互接続部と、第２の基板の第２の表面に結合されたはんだレジスト層とを備える。はんだレジスト層は、キャビティを含む。キャビティが、はんだレジスト層と第１の集積デバイスとの間に位置する。

【0164】

態様２７：複数の基板間相互接続部が、複数のボール相互接続部及び／又は複数のはんだ相互接続部を含む、態様２６に記載の方法。

【0165】

態様２８：複数の基板間相互接続部が、第２の基板の複数のポスト相互接続部に結合される、態様２６から２７に記載の方法。

【0166】

態様２９：第１の基板が、第１の複数の相互接続部を含み、第１の複数の相互接続部が、第１の複数のポスト相互接続部を備え、複数の基板間相互接続部が、第１の基板の第１の複数のポスト相互接続部に結合される、態様２８に記載の方法。

【0167】

態様３０：複数の基板間相互接続部が、約１５０～２７０マイクロメートルの範囲内のピッチを有する相互接続部を含む、態様２６から２９に記載の方法。

【0168】

本明細書に記載の本開示の様々な特徴は、本開示から逸脱することなく、異なるシステムにおいて実装することができる。本開示の上記の態様は、単なる例に過ぎず、本開示を限定するものとして解釈されるべきではないことに留意すべきである。本開示の諸態様の説明は、例示的であることが意図されており、特許請求の範囲を限定することを意図するものではない。それゆえ、本教示は、他のタイプの装置に容易に適用することができ、当業者には、多くの代替形態、修正形態、及び変形形態が明らかとなるであろう。

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6A】

【図6B】

【図6C】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図10C】

【図11】

【図12】

【国際調査報告】