知財求人 - 知財ポータルサイト「IP Force」
▶ ハイファイ ユーエスエー インコーポレーテッドの特許一覧
特表2025-503754タイミングコントローラとスペクトル拡散映像搬送との集積化
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】2025-02-04
(54)【発明の名称】タイミングコントローラとスペクトル拡散映像搬送との集積化
(51)【国際特許分類】
G09G 3/20 20060101AFI20250128BHJP
【ＦＩ】
G09G3/20 612J
G09G3/20 611A
G09G3/20 680S
G09G3/20 623F
G09G3/20 621M
G09G3/20 632A
G09G3/20 622B
G09G3/20 623B
G09G3/20 611C
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】P 2024542925
(86)(22)【出願日】2023-01-18
(85)【翻訳文提出日】2024-09-06
(86)【国際出願番号】 US2023011064
(87)【国際公開番号】W WO2023141168
(87)【国際公開日】2023-07-27
(31)【優先権主張番号】63/300,975
(32)【優先日】2022-01-19
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/317,746
(32)【優先日】2022-03-08
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】63/391,226
(32)【優先日】2022-07-21
(33)【優先権主張国・地域又は機関】US
(81)【指定国・地域】
(71)【出願人】
【識別番号】519316313
【氏名又は名称】ハイファイ ユーエスエー インコーポレーテッド
(74)【代理人】
【識別番号】100169904
【弁理士】
【氏名又は名称】村井 康司
(74)【代理人】
【識別番号】100159905
【弁理士】
【氏名又は名称】宮垣 丈晴
(72)【発明者】
【氏名】エヤル フリードマン
(72)【発明者】
【氏名】トッド イー． ロックオフ
【テーマコード（参考）】
5C080
【Ｆターム（参考）】
5C080AA06
5C080BB05
5C080CC03
5C080DD07
5C080DD08
5C080DD22
5C080DD23
5C080DD25
5C080DD26
5C080EE19
5C080JJ02
5C080JJ03
5C080JJ04
5C080KK02
5C080KK43
5C080KK47
(57)【要約】
ディスプレイセットのタイミングコントローラは、ディスプレイコントローラとディスプレイパネルのソースドライバとの間のアナログ信号の搬送のために、符号化器と共に集積化される。タイミングコントローラ及び集積化符号化器は、集積回路内にあり、チップセットの一部である。集積回路は、ディスプレイセットのＳｏＣの直後に位置するか又はＳｏＣ内に集積化される。タイミングコントローラチップに送信された映像信号は、サンプル値にアンパックされ、サンプルのベクトル（符号化器当たり１つのベクトル）に配列される。各ベクトルは、アナログに変換されて符号化され、そのアナログレベルは、ソースドライバに送信され、ソースドライバは、それをアナログサンプルに復号する。或いは、各ディジタルベクトルは、符号化され、次に、アナログに変換される。ラインバッファは、メモリを使用して、画素行情報を符号化器に提示する。携帯電話は、ＳＳＶＴ送信器と共に集積化されたＴＣＯＮを有する。
【特許請求の範囲】
【請求項1】
タイミングコントローラを送信器と共に集積化した装置であって、ディスプレイセットのシステムオンチップから発信されるディジタル映像サンプルの複数のストリームを受信するように配置された少なくとも１つの受信器と、
所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをアナログ映像サンプルに並列変換する、前記各入力ベクトルのための複数のディジタル／アナログ変換器（ＤＡＣ）と、
各入力ベクトルの前記アナログ映像サンプルをアナログ値の系列に符号化する、前記各入力ベクトルのための符号化器であって、当該各符号化器に対応する電磁気的経路を介して前記ディスプレイセットのディスプレイにアナログ値の前記系列を送信するように配置された、符号化器と、
前記ディスプレイセットの前記ディスプレイのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
【請求項2】
前記ディスプレイセットの単一の集積回路内に集積化される、請求項１に記載の装置。
【請求項3】
前記各符号化器のアナログ値の前記系列が、前記ディスプレイセットのソースドライバの対応復号器に配送される、請求項１に記載の装置。
【請求項4】
前記ストリームの前記ディジタル映像サンプルを受信するように配置されたラインバッファを更に含み、前記分配器が、前記ラインバッファからの前記ディジタル映像サンプルを前記入力ベクトルに分配する、請求項１に記載の装置。
【請求項5】
前記システムオンチップの約１０ｃｍ以内に位置する、請求項１に記載の装置。
【請求項6】
前記ゲートドライバコントローラが、アンパッカから発信されるフレーミングフラグを受信し、前記フレーミングフラグに基づいて前記ゲートドライバ制御信号を出力するように更に配置される、請求項１に記載の装置。
【請求項7】
前記アンパッカが、前記システムオンチップからディジタル映像信号を受信し、前記ディジタル映像サンプルの前記複数のストリームを生成する、請求項６に記載の装置。
【請求項8】
前記分配器が、第１のクロック周波数で前記ストリームの前記ディジタル映像サンプルを入力し、前記第１のクロック周波数より遅い第２のクロック周波数で前記入力ベクトルの前記ＤＡＣに前記入力ベクトルを出力し、従って、クロックドメインクロッシングに影響を及ぼす、請求項１に記載の装置。
【請求項9】
各入力ベクトルが、長さＮを有し、各符号化器が、各々が長さＬを有するＮ個の相互直交コードの所定コードセットを参照して、Ｎ個のアナログ映像サンプルのその対応入力ベクトルをＬ個のアナログ値の系列に符号化し、前記コードの各々が、前記Ｎ個のアナログ映像サンプルのうちの１つを符号化するために使用される、請求項１に記載の装置。
【請求項10】
前記各符号化器の複数のアナログ値の前記系列が、前記ディスプレイのソースドライバで多重化される、請求項１に記載の装置。
【請求項11】
前記システムオンチップ（ＳｏＣ）が、前記装置内に前記タイミングコントローラ及び前記送信器と共に集積化され、前記ＳｏＣが、前記ディスプレイセットの外部からディジタル映像信号を受信し、ディジタル映像サンプルの前記ストリームが、前記ディジタル映像信号から導出される、請求項１に記載の装置。
【請求項12】
Ｌ≧Ｎ≧２である、請求項９に記載の装置。
【請求項13】
Ｎ＞Ｌ≧２である、請求項９に記載の装置。
【請求項14】
前記ディスプレイが、少なくとも１つのソースドライバを含み、前記ソースドライバが、前記各符号化器からアナログ値の前記系列を受信し、アナログ値の前記系列を復号して複数のアナログサンプルを生成し、前記ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームが前記ディスプレイセットの前記ディスプレイ上に表示される、請求項１に記載の装置。
【請求項15】
タイミングコントローラを送信器と共に集積化した装置であって、ディスプレイセットのシステムオンチップから発信されるディジタル映像サンプルの複数のストリームを受信するように配置された少なくとも１つの受信器と、
所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをディジタル値の系列に符号化するように配置された、前記各入力ベクトルのための符号化器と、
ディジタル値の前記系列を、前記各符号化器に対応する電磁気的経路を介して前記ディスプレイセットのディスプレイに送信されるアナログ値の系列に変換する、各符号化器のためのディジタル／アナログ変換器（ＤＡＣ）と、
前記ディスプレイセットの前記ディスプレイのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
【請求項16】
前記ディスプレイセットの単一の集積回路内に集積化される、請求項１５に記載の装置。
【請求項17】
前記各符号化器のアナログ値の前記系列が、前記ディスプレイセットのソースドライバの対応復号器に配送される、請求項１５に記載の装置。
【請求項18】
前記ストリームの前記ディジタル映像サンプルを受信するように配置されたラインバッファを更に含み、前記分配器が、前記ラインバッファからの前記ディジタル映像サンプルを前記入力ベクトルに分配する、請求項１５に記載の装置。
【請求項19】
前記システムオンチップの約１０ｃｍ以内に位置する、請求項１５に記載の装置。
【請求項20】
前記ゲートドライバコントローラが、アンパッカから発信されるフレーミングフラグを受信し、前記フレーミングフラグに基づいて前記ゲートドライバ制御信号を出力するように更に配置される、請求項１５に記載の装置。
【請求項21】
前記アンパッカが、前記システムオンチップからディジタル映像信号を受信し、前記ディジタル映像サンプルの前記複数のストリームを生成する、請求項２０に記載の装置。
【請求項22】
前記分配器が、第１のクロック周波数で前記ストリームの前記ディジタル映像サンプルを入力し、前記第１のクロック周波数より遅い第２のクロック周波数で前記符号化器に前記入力ベクトルを出力し、従って、クロックドメインクロッシングに影響を及ぼす、請求項１５に記載の装置。
【請求項23】
各入力ベクトルが、長さＮを有し、各符号化器が、各々が長さＬを有するＮ個の相互直交コードの所定コードセットを参照して、Ｎ個のディジタル映像サンプルのその対応入力ベクトルをＬ個のディジタル値の系列に符号化し、前記コードの各々が、前記Ｎ個のディジタル映像サンプルのうちの１つを符号化するために使用される、請求項１５に記載の装置。
【請求項24】
前記各符号化器の複数のアナログ値の前記系列が、前記ディスプレイのソースドライバで多重化される、請求項１５に記載の装置。
【請求項25】
前記システムオンチップ（ＳｏＣ）が、前記装置内に前記タイミングコントローラ及び前記送信器と共に集積化され、前記ＳｏＣが、前記ディスプレイセットの外部からディジタル映像信号を受信し、ディジタル映像サンプルの前記ストリームが、前記ディジタル映像信号から導出される、請求項１５に記載の装置。
【請求項26】
Ｌ≧Ｎ≧２である、請求項２３に記載の装置。
【請求項27】
Ｎ＞Ｌ≧２である、請求項２３に記載の装置。
【請求項28】
前記ディスプレイが、少なくとも１つのソースドライバを含み、前記ソースドライバが、前記各符号化器からアナログ値の前記系列を受信し、アナログ値の前記系列を復号して複数のアナログサンプルを生成し、前記ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームが前記ディスプレイセットの前記ディスプレイ上に表示される、請求項１５に記載の装置。
【請求項29】
ＤＤＩＣ－ＴＣＯＮ（ディスプレイドライバ集積回路－タイミングコントローラ）を送信器と共に集積化した装置であって、携帯電話のモバイルシステムオンチップから発信されるディジタル映像サンプルの少なくとも１つのストリームを受信するように配置された少なくとも１つの受信器と、
所定配列に従って前記少なくとも１つのストリームの前記ディジタル映像サンプルを少なくとも１つの入力ベクトルに分配するように配置された分配器と、
前記少なくとも１つの入力ベクトルの前記ディジタル映像サンプルをアナログ映像サンプルに並列変換するディジタル／アナログ変換器（ＤＡＣ）と、
前記アナログ映像サンプルをアナログ値の系列に符号化し、電磁気的経路を介して前記携帯電話のディスプレイパネルにアナログ値の前記系列を送信するように配置された少なくとも１つの符号化器と、
前記携帯電話の前記ディスプレイパネルのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
【請求項30】
前記携帯電話の単一の集積回路内に集積化される、請求項２９に記載の装置。
【請求項31】
アナログ値の前記系列が、前記携帯電話のソースドライバの対応復号器に配送される、請求項２９に記載の装置。
【請求項32】
前記ディジタル映像サンプルを受信するように配置されたラインバッファを更に含み、前記分配器が、前記ラインバッファからの前記ディジタル映像サンプルを前記入力ベクトルに分配する、請求項２９に記載の装置。
【請求項33】
前記システムオンチップの約２ｃｍ以内に位置する、請求項２９に記載の装置。
【請求項34】
前記ゲートドライバコントローラが、アンパッカから発信されるフレーミングフラグを受信し、前記フレーミングフラグに基づいて前記ゲートドライバ制御信号を出力するように更に配置される、請求項２９に記載の装置。
【請求項35】
前記アンパッカが、前記システムオンチップからディジタル映像信号を受信し、前記ディジタル映像サンプルの前記少なくとも１つのストリームを生成する、請求項３４に記載の装置。
【請求項36】
前記分配器が、第１のクロック周波数で前記ディジタル映像サンプルを入力し、前記第１のクロック周波数より遅い第２のクロック周波数で前記ＤＡＣに前記入力ベクトルを出力し、従って、クロックドメインクロッシングに影響を及ぼす、請求項２９に記載の装置。
【請求項37】
前記入力ベクトルが、長さＮを有し、前記符号化器が、各々が長さＬを有するＮ個の相互直交コードの所定コードセットを参照して、Ｎ個のアナログ映像サンプルの前記入力ベクトルをＬ個のアナログ値の系列に符号化し、前記コードの各々が、前記Ｎ個のアナログ映像サンプルのうちの１つを符号化するために使用される、請求項２９に記載の装置。
【請求項38】
Ｌ≧Ｎ≧２である、請求項３７に記載の装置。
【請求項39】
Ｎ＞Ｌ≧２である、請求項３７に記載の装置。
【請求項40】
前記ディスプレイパネルが、ソースドライバを含み、前記ソースドライバが、前記各符号化器からアナログ値の前記系列を受信し、アナログ値の前記系列を復号して複数のアナログサンプルを生成し、前記ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームが前記携帯電話の前記ディスプレイパネル上に表示される、請求項２９に記載の装置。
【請求項41】
ＤＤＩＣ－ＴＣＯＮ（ディスプレイドライバ集積回路－タイミングコントローラ）を送信器と共に集積化した装置であって、携帯電話のモバイルシステムオンチップから発信されるディジタル映像サンプルの少なくとも１つのストリームを受信するように配置された少なくとも１つの受信器と、
所定配列に従って前記少なくとも１つのストリームの前記ディジタル映像サンプルを少なくとも１つの入力ベクトルに分配するように配置された分配器と、
前記入力ベクトルの前記ディジタル映像サンプルをディジタル値の系列に符号化するように配置された少なくとも１つの符号化器と、
ディジタル値の前記系列を、電磁気的経路を介して前記携帯電話のディスプレイパネルに送信されるアナログ値の系列に変換するディジタル／アナログ変換器（ＤＡＣ）と、
前記携帯電話の前記ディスプレイパネルのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
【請求項42】
前記ディスプレイセットの単一の集積回路内に集積化される、請求項４１に記載の装置。
【請求項43】
アナログ値の前記系列が、前記携帯電話のソースドライバの対応復号器に配送される、請求項４１に記載の装置。
【請求項44】
前記ディジタル映像サンプルを受信するように配置されたラインバッファを更に含み、前記分配器が、前記ラインバッファからの前記ディジタル映像サンプルを前記入力ベクトルに分配する、請求項４１に記載の装置。
【請求項45】
前記システムオンチップの約２ｃｍ以内に位置する、請求項４１に記載の装置。
【請求項46】
前記ゲートドライバコントローラが、アンパッカから発信されるフレーミングフラグを受信し、前記フレーミングフラグに基づいて前記ゲートドライバ制御信号を出力するように更に配置される、請求項４１に記載の装置。
【請求項47】
前記アンパッカが、前記システムオンチップからディジタル映像信号を受信し、前記ディジタル映像サンプルの前記少なくとも１つのストリームを生成する、請求項４６に記載の装置。
【請求項48】
前記分配器が、第１のクロック周波数で前記ディジタル映像サンプルを入力し、前記第１のクロック周波数より遅い第２のクロック周波数で前記符号化器に前記入力ベクトルを出力し、従って、クロックドメインクロッシングに影響を及ぼす、請求項４１に記載の装置。
【請求項49】
前記入力ベクトルが、長さＮを有し、前記符号化器が、各々が長さＬを有するＮ個の相互直交コードの所定コードセットを参照して、Ｎ個のディジタル映像サンプルの前記入力ベクトルをＬ個のディジタル値の系列に符号化し、前記コードの各々が、前記Ｎ個のディジタル映像サンプルのうちの１つを符号化するために使用される、請求項４１に記載の装置。
【請求項50】
Ｌ≧Ｎ≧２である、請求項４９に記載の装置。
【請求項51】
Ｎ＞Ｌ≧２である、請求項４９に記載の装置。
【請求項52】
前記ディスプレイパネルが、ソースドライバを含み、前記ソースドライバが、前記各符号化器からアナログ値の前記系列を受信し、アナログ値の前記系列を復号して複数のアナログサンプルを生成し、前記ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームが前記携帯電話の前記ディスプレイパネル上に表示される、請求項４１に記載の装置。
【請求項53】
ディスプレイセットのディスプレイパネルに映像を搬送するためのシステムであって、前記ディスプレイセットのシステムオンチップから発信されるディジタル映像サンプルの複数のストリームを受信する、タイミングコントローラと共に集積化された送信器であって、前記ディジタル映像サンプルを複数のアナログ値の系列に符号化し、アナログ値の系列当たり１つの電磁気的経路を介して前記ディスプレイパネルに前記複数のアナログ値の系列を送信するように配置され、前記ディスプレイパネルのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラを含む、送信器と、
少なくとも１つのソースドライバであって、前記送信器から前記複数のアナログ値の系列を受信し、アナログ値の前記系列の各々を復号して複数のアナログサンプルを生成し、当該ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームが前記ディスプレイセットの前記ディスプレイパネル上に表示され得る、ソースドライバと
を含む、システム。
【請求項54】
前記送信器が、前記符号化の前に前記ディジタル映像サンプルをアナログ映像サンプルに変換する少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）であって、前記符号化が、アナログ符号化である、少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）
を更に含む、請求項５３に記載のシステム。
【請求項55】
前記符号化が、ディジタル符号化であり、前記送信器が、前記符号化の出力を前記複数のアナログ値の系列に変換する少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）を更に含む、請求項５３に記載のシステム。
【請求項56】
前記送信器が、所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをアナログ映像サンプルに変換する、前記各入力ベクトルのための少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）と、
各入力ベクトルの前記アナログ映像サンプルをアナログ値の前記系列に符号化し、各符号化器に対応する電磁気的経路を介して前記ディスプレイパネルにアナログ値の前記系列を送信するように配置された、前記各入力ベクトルのための符号化器と
を更に含む、請求項５３に記載のシステム。
【請求項57】
前記送信器が、所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをディジタル値の系列に符号化するように配置された、前記各入力ベクトルのための符号化器と、
ディジタル値の前記系列を、各符号化器に対応する電磁気的経路を介して前記ディスプレイパネルに送信されるアナログ値の前記系列に変換する、前記各符号化器のためのディジタル／アナログ変換器（ＤＡＣ）と
を更に含む、請求項５３に記載のシステム。
【請求項58】
携帯電話のディスプレイパネルに映像を搬送するためのシステムであって、前記携帯電話のシステムオンチップから発信されるディジタル映像サンプルの複数のストリームを受信する、タイミングコントローラと共に集積化された送信器であって、前記ディジタル映像サンプルを複数のアナログ値の系列に符号化し、アナログ値の系列当たり１つの電磁気的経路を介して前記ディスプレイパネルに前記複数のアナログ値の系列を送信するように配置され、前記ディスプレイパネルのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラを含む、送信器と、
ソースドライバであって、前記送信器から前記複数のアナログ値の系列を受信し、アナログ値の前記系列の各々を復号して複数のアナログサンプルを生成し、当該ソースドライバの出力において出力するように配置され、それにより、ディジタル映像サンプルの前記ストリームを前記携帯電話の前記ディスプレイパネル上に表示することができる、ソースドライバと
を含む、システム。
【請求項59】
前記送信器が、前記符号化の前に前記ディジタル映像サンプルをアナログ映像サンプルに変換する少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）であって、前記符号化が、アナログ符号化である、少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）
を更に含む、請求項５８に記載のシステム。
【請求項60】
前記符号化が、ディジタル符号化であり、前記送信器が、前記符号化の出力を前記複数のアナログ値の系列に変換する少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）を更に含む、請求項５８に記載のシステム。
【請求項61】
前記送信器が、所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをアナログ映像サンプルに変換する、前記各入力ベクトルのための少なくとも１つのディジタル／アナログ変換器（ＤＡＣ）と、
各入力ベクトルの前記アナログ映像サンプルをアナログ値の前記系列に符号化し、前記各符号化器に対応する電磁気的経路を介して前記ディスプレイパネルにアナログ値の前記系列を送信するように配置された、前記各入力ベクトルのための符号化器と
を更に含む、請求項５８に記載のシステム。
【請求項62】
前記送信器が、所定配列に従って前記ストリームの前記ディジタル映像サンプルを複数の入力ベクトルに分配するように配置された分配器と、
各入力ベクトルの前記ディジタル映像サンプルをディジタル値の系列に符号化するように配置された、前記各入力ベクトルのための符号化器と、
ディジタル値の前記系列を、各符号化器に対応する電磁気的経路を介して前記ディスプレイパネルに送信されるアナログ値の前記系列に変換する、前記各符号化器のためのディジタル／アナログ変換器（ＤＡＣ）と
を更に含む、請求項５８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
（関連出願の相互参照）
本出願は、参照のためその全体を本明細書に援用する２０２２年１月１９日申請の米国仮特許出願第６３／３００，９７５号明細書（ＨＹＦＹＰ０１３Ｐ）、２０２２年３月８日申請の米国仮特許出願第６３／３１７，７４６号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１３Ｐ２）及び２０２２年７月２１日申請の米国仮特許出願第６３／３９１，２２６号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１３Ｐ３）の優先権を主張する。
本出願は、参照のためその全体を本明細書に援用する２０２２年１月１９日申請の米国仮特許出願第６３／３００，９７５号明細書（ＨＹＦＹＰ０１３Ｐ）、２０２２年３月８日申請の米国仮特許出願第６３／３１７，７４６号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１３Ｐ２）及び２０２２年７月２１日申請の米国仮特許出願第６３／３９１，２２６号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１３Ｐ３）の優先権を主張する。
【0002】
本出願はまた、参照のため２０１８年３月１９日申請の米国特許出願第１５／９２５，１２３号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００１）、２０１９年９月１７日申請の米国特許出願第１６／４９４，９０１号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００２）、２０２２年８月２日申請の米国特許出願第１７／８７９，４９９号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００３）、２０２２年３月４日申請の米国特許出願第１７／６８６，７９０号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００４ＡＸ１）、２０２２年８月１５日申請の米国特許出願第１７／８８７，８４９号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００６）、２０２２年６月２８日申請の米国特許出願第１７／８５１，８２１号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００７）、２０２２年８月１６日申請の米国仮特許出願第６３／３９８，４６０号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００８Ｐ）、２０２２年８月３１日申請の米国特許出願第１７／９００，５７０号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ００９）、及び２０２２年５月２６日申請の米国特許出願第６３／３４６，０６４号明細書（Ｄｏｃｋｅｔ Ｎｏ．ＨＹＦＹＰ０１４Ｐ２）を援用する。
【0003】
本発明は一般的には、ディスプレイセットのディスプレイパネル上に映像を表示することに関する。具体的には、本発明は表示のためにディジタル信号をアナログ信号に符号化する符号化器と共に集積化されたタイミングコントローラに関する。
【背景技術】
【0004】
イメージセンサ、ディスプレイパネル及び映像プロセッサは、より大きなフォーマット、より大きな色深度、より高いフレーム速度及びより高い分解能を実現するために絶えず競争している。ローカルサイト映像搬送は、スループットを絞る性能スケーリングボトルネックを含み、更により多くの費用及び電力を消費する一方で性能に妥協する。これらのボトルネックをなくすことで利点を提供し得る。
【0005】
例えば、ディスプレイ分解能が増加するにつれ、映像ソースからディスプレイ画面へ転送される映像情報のデータ速度は、１０年前のフルＨＤの３Ｇｂｐｓから新８Ｋ画面の１６０Ｇｂｐｓまで指数関数的に増加している。通常、４Ｋディスプレイ分解能を有するディスプレイは６０Ｈｚにおいて約２０Ｇｂｐｓの帯域幅を必要とする一方で１２０Ｈｚでは４０Ｇｂｐｓを必要とする。８Ｋディスプレイは６０Ｈｚにおいて８０Ｇｂｐｓ、１２０Ｈｚにおいて１６０Ｇｂｐｓを必要とする。
【0006】
現在では、従来のカラム（又はソース）ドライバは、多くの理由から、より大きなフォーマット、並びに高いフレーム速度へのスケーリングを制限することができるディスプレイセット内の配線織機に依存している。その理由の１つとして、複雑な配線織機に必要な面積と体積があまりにも大きくなり過ぎることが挙げられ、これは、配線織機を実装するプリント回路のサイズと費用が実用限界を超えることを意味する。更に、ソースドライバのＤＡＣは、８ビットの分解能に制限されており、それ以上上げるとデータ速度が過大になり、消費電力があまりにも大きくなる。これらの制限により、ディスプレイセット業界におけるアーキテクチャの不連続性を余儀なくされ、費用とリスクが増大する。
【0007】
今まで、データは、低電圧差動シグナリング（ＬＶＤＳ）データ転送の変形形態を使用して、信号対当たり１６Ｇｂｐｓのビットレートを使用し（アーキテクチャに応じて異なる）、必要合計ビットレートを実現するために対を並列にすることによりディジタル的に転送されていた。次に、このディジタル情報は、ディスプレイのソースドライバにおいてＤ／Ａ変換を使用してオンザフライでアナログ画素情報へ変換される必要がある。
【0008】
今日では、大部分のソースドライバのＤ／Ａ変換器は８ビットを必要とするが、間もなく、Ｄ／Ａ変換は１０ビット又は更には１２ビットを必要とし得、十分に高速なデータ速度を維持することが非常に困難になるであろう。従って、ディスプレイは、非常に短い時間でディジタルデータをクロックしなければならないため、ディジタル信号の伝送が不安定になる。既存のディジタル搬送の限度による別の問題は、サンプル当たり１２ビット、１０ビット又は８ビットのすべてをディスプレイパネル内に伝えられるわけではないこと、即ち、現代のディスプレイ内圧縮方式では、サンプル当たり６ビットしか運ばれないため、ディスプレイの色深度が制限されることである。
【0009】
それに従って、新しい装置及び技術は、ディスプレイのソースドライバにおけるＤ／Ａ変換の必要性をなくすこと、帯域幅を増加すること、及びディスプレイユニット内で生成されたアナログ映像信号を利用することが望ましい。
【発明の概要】
【課題を解決するための手段】
【0010】
前述のことを実現するために、本発明の目的によると、ディスプレイセットのディスプレイコントローラとディスプレイパネルのソースドライバとの間のアナログ信号の搬送を可能にするために、ディスプレイセットのタイミングコントローラは、少なくとも１つの符号化器を有するＳＳＶＴ送信器と共に集積化される。
【0011】
特に映像搬送の間の、画素の輝度レベルのディジタル表現（例えば、８ビット又は１０ビットの数値）は、その映像データの表現が貧弱であるのに対し、それらの輝度レベルを表すアナログ電圧は、より良い表現であり、はるかに優れた分解能を有することが分かっている。従って、本発明は、画素の輝度レベルを表す電圧を使用して、ディスプレイセット内で映像データをアナログドメインで搬送することを提案する。
【0012】
本発明の利点は、電力消費を削減することを含む。従来技術では、電力消費はディスプレイ性能を著しく制約するが、本発明を使用することで、ディスプレイエレクトロニクスによる消費電力がより少なくなる。以下で説明される本発明の実施形態は、任意に大きなフォーマット及びフレーム速度にスケーリングすることができ、パネル駆動における消費電力を５０％削減し、１０倍以上の雑音除去を提供する。更に、幾つかの実施形態は、ディスプレイセットのＥＭＩ／ＲＦＩ放射が、義務付けられた限度を十分に下回ることになるという点で、雑音耐性及びＥＭステルス性を提供する。また更に、新規アナログ信号の送信範囲は従来のＥｔｈｅｒｎｅｔ又はＨＤＢａｓｅＴ信号のものよりもはるかに大きいものであり得る。従来の搬送では高速ディジタル回路のための高価混合信号処理を使用するが、本発明の実施形態は、より大きな柔軟性及びより低い製造費用のために成熟したアナログ処理を利用する。更に、配線織機のサイズが低減され、ディスプレイパネルの端部エリアのスペースが小さくて済む。
【0013】
更に、ディスプレイセット内のディスプレイコントローラとディスプレイパネルのソースドライバとの間のデータ転送のためにスペクトル拡散映像搬送（ＳＳＶＴ）を使用することにより、４Ｋ ６０Ｈｚパネルでは最大３分の１まで、及び８Ｋ １２０Ｈｚパネルでは最大１０分の１まで、映像搬送と関連付けられるシリコン面積延いてはチップ費用を低減することができる。
【0014】
特定の実施形態では、ＳＳＶＴ送信器（及びその符号化器）並びに集積化タイミングコントローラは、単一の集積回路内にある。この集積化の主な利点は、ディジタル映像転送がオンチップで行われ、その結果、ＴＣＯＮから符号化器へのディジタル信号伝送に支障が出ないことである。また、電力や費用面でも利点が得られる。別の利点は、ピンの節約とコンポーネントの共有により、組み合わせたチップの面積が小さくなることである。変形形態では、送信器、ＴＣＯＮ及びＳｏＣがすべて集積回路内にある。また、ＳＳＶＴ送信器をＴＣＯＮと共に集積化することは、ＴＣＯＮが集積化ディジタル映像搬送（ＣＥＤＳのような）を有する既存の業界慣行にも整合する。別の特定の実施形態では、ＳＳＶＴ送信器及びタイミングコントローラチップ（又は送信器、ＴＣＯＮ及びＳｏＣ）は、ディスプレイパネルドライバチップセットの一部であり、他の１つ又は複数の半導体チップは、ＳＳＶＴ信号を受信し、ディスプレイのソースドライバを実装する。
【0015】
本発明は、その更なる利点と共に、添付図面と併せて取り込まれた以下の説明を参照することにより、最も良く理解される。
【図面の簡単な説明】
【0016】
【図1】従来のディスプレイセット内のディスプレイパネルへのディジタル信号の従来技術配送を示す。
【図2】ディスプレイセットのＳｏＣの直後に符号化を使用することによるディスプレイパネルへのアナログ映像信号の配送を示す。
【図3】示されるような４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３を構築するために分配器によって実装される可能な一配列の図である。
【図4】アナログ符号化器と共に集積化されたＳＳＶＴ送信器をより詳細に示す。
【図5B】アナログ値を符号化する符号化器の特定の一実施形態を示す。
【図6】ディジタル符号化器と共に集積化されたＳＳＶＴ送信器をより詳細に示す。
【図7】アナログ電圧値がどのように符号化器内で符号化され、次に電磁気的経路上で送信されるかについて示す例である。
【図8】ディジタル値に適用可能な符号化技術を示す。
【図9】ＥＭ経路を介して送信されたＳＳＶＴ波形のシミュレーションを示す。
【図10】ディスプレイセットのＳｏＣと共に集積化された符号化を使用することによるディスプレイパネルへのアナログ映像信号の配送を示す。
【図11】集積化されたＳＳＶＴ送信器及びタイミングコントローラを備える８Ｋディスプレイセットを示す。
【図12】集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣを備える８Ｋディスプレイセットを示す。
【図13】ディジタル符号化を使用した集積化モジュールの特定の一実施形態を示す。
【図15】アナログ符号化を使用した集積化モジュールの特定の一実施形態を示す。
【図18】集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣを備える８Ｋ１２０ディスプレイセットを示す。
【図19】ディスプレイソースドライバを示す。
【図20】ソースドライバの復号ユニットの図をより詳細に示す。
【図21】ソースドライバのアレイを実装するための代替の実施形態を示す。
【図24】４つの復号器のうちの１つの論理図である。
【図25】示されるような代表的な復号器トラック回路の図である。
【図26】符号化器を使用して符号化されたアナログ入力レベルの復号を示す。
【図27A】アナログ符号化器及び対応アナログ復号器の使用を示す。
【図27B】ディジタル符号化器及び対応アナログ復号器の使用を示す。
【図27C】伝送媒体の電磁気的経路上で到達した符号化アナログ信号を復号化するためのディジタル復号器の使用を示す。
【図28】携帯電話内でＳＳＶＴを使用して映像サンプルを搬送するためのブロック線図である。
【発明を実施するための形態】
【0017】
映像システムでは、信号への入射光の変換は、一般に、ソースアセンブリ又はグラフィックス処理ユニット（ＧＰＵ）により行われ、所定変換により、１つ又は複数の電磁気的経路上でソースアセンブリからシンクアセンブリへ運ばれるペイロードのフォーマットが決定され、シンクアセンブリは、所定フォーマットを受信し、受信したペイロードを、人が視るために好適な放射光を発生させるための好適な出力デバイスで使用される信号に変換するディスプレイ又は映像プロセッサであり得る。
【0018】
映像信号のディジタル化は、システムの信号ソースにおいて（通常ＧＰＵにおいて）行われ、次に、ディジタル信号は、通常、高性能配線系の組み合わせを使用して、ディスプレイドライバへ転送されることが分かっており、ディスプレイドライバでは、ディジタル信号は、アナログ信号へ再び戻され、ディスプレイ画素上へロードされる。従って、ディジタル化の唯一の目的は、映像ソースからディスプレイ画素へのデータ転送である。従って、我々は、ディジタル化を（可能な程度に）纏めて回避し、アナログデータを映像ソースから（又はディスプレイコントローラから）ディスプレイドライバへ直接転送することがはるかに有益であるということを理解している。これは、我々の新規符号化を使用して行うことができ、それにより、ソースドライバにおいて再び復号される精確なアナログ電圧が得られる。復号済みアナログデータは、所定数のビット位置を正確に再現する必要のない、各サンプルの高ビット深度近似である。これは、サンプルレートがディジタル転送の場合の少なくとも１０分の１であり、拡張のための帯域幅が更に残ることを意味する。
【0019】
更に、大きな電力が必要とされるディスプレイパネルが駆動される端点における電力よりも少ない電力が必要とされる点で、Ｄ／Ａ変換を行うこと（必要であれば）がはるかに容易であることが認識されている。従って、映像ソースから（又はディスプレイコントローラから）、アナログ信号が生成される必要のある場所まで、ディジタル信号をずっと搬送する代わりに、我々は、ディジタル化により通常必要とされるサンプルレートよりもはるかに低いサンプルレートを使用して、アナログ信号をディスプレイパネルへ搬送する。これは、毎秒ギガビットを多くの線上で送信しなければない代わりに、毎秒僅か数メガのアナログサンプルで済ませることができ、従って、使用する必要があるチャネルの帯域幅が低減されることを意味する。更に、従来技術のディジタル搬送では、すべてのビットが信号線のほぼ半インチを占める一方で、アナログデータを搬送することにより、利用可能なスペースの量が１０倍増加し、これは、追加の帯域幅が利用可能であることを意味する。そして更に、ディジタルデータ内のビットは良好に定義されなければならない。この定義はエラー及び雑音にかなり敏感であり、高点及び低点を非常に精確に検出できる必要がある一方で、提案されたアナログ搬送は、はるかに低感度である。これは、ケーブル（例えば、ディスプレイセットの一方の側から他方の側に延びるもの）の品質が高くなくてもよいということを意味する。
【0020】
本発明は、コンピュータシステム、テレビ、モニタ、ゲームディスプレイ、ホームシアターディスプレイ、小売看板、屋外看板などにおいて使用される高解像度及び高ダイナミックレンジのディスプレイに特に適用可能である。
【0021】
（ディジタル搬送）
図１は、従来のディスプレイセット内のディスプレイパネルへのディジタル信号の従来技術の配送１０を示す。本開示の目的のために、「ディスプレイパネル」は、視るための光を発生させる画素を実装するディスプレイセットの内部部分を指す一方で、「ディスプレイセット」は、ディスプレイパネル、パネルアセンブリ、フレーム、ドライバ、ケーブル布線、並びにビデオ画像の受信、搬送及び表示を行うための関連エレクトロニクスコントロールを含む、（通常は）矩形の筐体全体を指す。
図１は、従来のディスプレイセット内のディスプレイパネルへのディジタル信号の従来技術の配送１０を示す。本開示の目的のために、「ディスプレイパネル」は、視るための光を発生させる画素を実装するディスプレイセットの内部部分を指す一方で、「ディスプレイセット」は、ディスプレイパネル、パネルアセンブリ、フレーム、ドライバ、ケーブル布線、並びにビデオ画像の受信、搬送及び表示を行うための関連エレクトロニクスコントロールを含む、（通常は）矩形の筐体全体を指す。
【0022】
ディスプレイセットのシステムオンチップ（ＳｏＣ）６３内へのＨＤＭＩ（登録商標）コネクタを介した（又はＬＶＤＳ、ＨＤＢａｓｅＴ、ＭＩＰＩ、ＩＰ映像などを介した）ディスプレイセットへのディジタル映像信号６２の入力が示されている。ＳｏＣ６３は、ディスプレイコントローラ、逆圧縮、及び従来のＴＣＯＮ（タイミングコントローラ）５０への映像信号６４の出力などの機能を実行する。次に、タイミングコントローラは、ディジタル信号６６をディスプレイパネル３０に搬送する。（ディジタル搬送では、ＭＬＶＤＳ、ＤＤＩなども使用することができる。）ディスプレイパネル３０は、ディスプレイパネルのカラムドライバ６８内に任意数のＤＡＣ（ディジタル／アナログ変換器）を含み、ＤＡＣは、ディスプレイパネルの画素に入力するためにディジタル信号をアナログ信号に変換するものである。高速シフトレジスタ７０は、「カスケード」技術を使用して、カラムドライバからカラムドライバへディジタル信号を渡す。また、ゲートドライバ７４に対するタイミング及びフレーミングを提供する、タイミングコントローラ５０によって出力されるタイミング及びフレーミング信号７２も示されている。
【0023】
上記欠点に加えて、従来のディスプレイセット内のこのディジタル搬送は、高速ディジタル回路への依存に起因する高いＥＭＩ／ＲＦＩに関する懸念を生み、比較的高価な集積回路プロセスを使用して実現されなければならない。更に、例えば、８Ｋ Ｖ－ｂｙ－Ｏｎｅ ＨＳは、３．５Ｇｂｐｓにおいて４８の配線対を必要とする。また、高速ビットシリアルインタフェースにも同期の問題がある。
【0024】
ＳｏＣのできるだけ近くでディジタルからアナログへのディジタル映像信号の変換を行うことは、ディスプレイパネルのカラムドライバ内のＤＡＣの必要性をなくすだけでなく、上記欠点も解消し、また、ディスプレイセット内でディジタル信号を搬送する代わりにアナログ信号を搬送する際の利点も実現することが分かっている。
【0025】
（ディスプレイセット内のアナログ搬送）
図２は、ディスプレイセット１２０のＳｏＣ１６３の直後に変換及び符号化を使用することによるディスプレイパネル１３０へのアナログ映像信号の配送１００を示す。この実施形態では、アナログＳＳＶＴ信号１６７へのディジタル映像信号の変換及び符号化は、ディスプレイセット自体内で行われ、従って、ディスプレイ接続性が改善される。ディスプレイコントローラ、逆圧縮、輝度、コントラスト、オーバーレイなどの機能を実行するシステムオンチップ１６３内へのＨＤＭＩ（登録商標）コネクタを介した（又はＬＶＤＳ、ＨＤＢａｓｅＴ、ＭＩＰＩ、ＩＰ映像などを介した）ディジタル映像信号１６２の入力が示されている。次に、変更されたディジタル映像信号１６４は、ＬＶＤＳ、Ｖ－ｂｙ－ｏｎｅなどを使用して、集積化されたＳＳＶＴ送信器及びタイミングコントローラ１５０に配送される。この実施形態では、タイミングコントローラは、送信器と共に集積化され、両方とも１つの回路内に、好適には半導体チップ上の１つの集積回路内に実装される。ディスプレイパネル１３０は、任意のサイズのディスプレイパネルであり得る。送信器及びタイミングコントローラチップ１５０は、ＳｏＣチップ１６３の直後に位置し、従って、ディジタル信号の送信（このポイントにおける）がより簡単になることに留意されたい。好適には、チップ１５０は、ＳｏＣチップから約１０ｃｍ以内に位置する。一実施形態では、チップ１５０は、ＳｏＣから約５ｃｍ以内に位置し、別の実施形態では、約２ｃｍ以内に位置する。ＬＶＤＳの物理的特性により、チップ間の最大通信距離は数インチ程度に制限される。また、集積化の利点は、ＳｏＣがＴＣＯＮと共に集積化されることも含む。従って、以下で論述される別の実施形態は、ＳＳＶＴ分配器、符号化器及びラインドライバがＳｏＣ及びＴＣＯＮと共に集積化されたものである。
図２は、ディスプレイセット１２０のＳｏＣ１６３の直後に変換及び符号化を使用することによるディスプレイパネル１３０へのアナログ映像信号の配送１００を示す。この実施形態では、アナログＳＳＶＴ信号１６７へのディジタル映像信号の変換及び符号化は、ディスプレイセット自体内で行われ、従って、ディスプレイ接続性が改善される。ディスプレイコントローラ、逆圧縮、輝度、コントラスト、オーバーレイなどの機能を実行するシステムオンチップ１６３内へのＨＤＭＩ（登録商標）コネクタを介した（又はＬＶＤＳ、ＨＤＢａｓｅＴ、ＭＩＰＩ、ＩＰ映像などを介した）ディジタル映像信号１６２の入力が示されている。次に、変更されたディジタル映像信号１６４は、ＬＶＤＳ、Ｖ－ｂｙ－ｏｎｅなどを使用して、集積化されたＳＳＶＴ送信器及びタイミングコントローラ１５０に配送される。この実施形態では、タイミングコントローラは、送信器と共に集積化され、両方とも１つの回路内に、好適には半導体チップ上の１つの集積回路内に実装される。ディスプレイパネル１３０は、任意のサイズのディスプレイパネルであり得る。送信器及びタイミングコントローラチップ１５０は、ＳｏＣチップ１６３の直後に位置し、従って、ディジタル信号の送信（このポイントにおける）がより簡単になることに留意されたい。好適には、チップ１５０は、ＳｏＣチップから約１０ｃｍ以内に位置する。一実施形態では、チップ１５０は、ＳｏＣから約５ｃｍ以内に位置し、別の実施形態では、約２ｃｍ以内に位置する。ＬＶＤＳの物理的特性により、チップ間の最大通信距離は数インチ程度に制限される。また、集積化の利点は、ＳｏＣがＴＣＯＮと共に集積化されることも含む。従って、以下で論述される別の実施形態は、ＳＳＶＴ分配器、符号化器及びラインドライバがＳｏＣ及びＴＣＯＮと共に集積化されたものである。
【0026】
一実施形態では、送信器及びタイミングコントローラチップ１５０は、ディスプレイパネルドライバチップセットの２つの半導体チップのうちの１つであり、他方の半導体チップ（「ＳＳＶＴソースドライバ」チップ）は、信号１６７を受信し、ソースドライバ１６９を組み込む。ディスプレイパネルのサイズに応じて、２つ以上のＳＳＶＴソースドライバチップが存在し得る。通常、チップ１５０とソースドライバ１６９との間の距離は、パネルサイズに応じて、約５ｃｍ～約１．５ｍの範囲である。
【0027】
送信器１５０は、受信したディジタル映像信号をスペクトル拡散映像搬送（ＳＳＶＴ）信号１６７に変換し、信号１６７は、ディスプレイパネル１３０に搬送される。好適には、信号１６７は、配線の差動対（例えば、ソースドライバ当たり１対又は２対）を使用してソースドライバ１６９に配送される。ディスプレイパネル１３０は、対応ＳＳＶＴ復号器を有し（通常、各ソースドライバ１６９内に）、対応ＳＳＶＴ復号器は、各アナログＳＳＶＴ信号をディスプレイパネルが期待するアナログ信号に復号する。ディスプレイパネルでも、ソースドライバ内でも、ＤＡＣ（ディジタル／アナログ変換器）は不要であることに留意されたい。タイミング信号１７１は、ソースドライバ１６９と同期してディスプレイの正しいラインが有効になるようにゲートドライバ１７４を制御する。特定の一実施形態では、本明細書及び上述の米国特許出願第１７／９００，５７０号明細書（ＨＹＦＹＰ００９）で説明されるように、新規ソースドライバ１６９が実装される。
【0028】
有利には、ディスプレイ内でディジタル搬送を使用する代わりに、ＳＳＶＴ信号を使用することにより、ＥＭＩ／ＲＦＩ放射は、義務付けられた限度を十分に下回り、８Ｋディスプレイは、６８０Ｍｂｐｓにおいて２４の配線対のみ必要とする。対照的に、ディスプレイセット内のシステムオンチップ（ＳｏＣ）（例えば）からディスプレイパネルへのディジタル映像信号の従来技術の搬送は、高分解能で延いては比較的高価なＩＣプロセスにおいて実装しなければならず、従って、高速ディジタル回路への依存に起因するＥＭＩ／ＲＦＩ放射が懸念され、８Ｋディスプレイは、３．５Ｇｂｐｓにおいて４８の配線対を必要とすることになる。
【0029】
入力信号１６２がＳＳＶＴでなくとも（即ち、ディジタル映像信号であっても）、ディスプレイセットの内部でＳＳＶＴ信号を使用すると、著しい利点がある。従来技術のディスプレイセットでは、ＨＤＭＩ（登録商標）信号を圧縮解除し、次に、ディスプレイセットの受信端からディスプレイセット内のすべての場所へ転送しなければならない完全なフルビットレートディジタルデータを得る。それらの接続は、６４又は８０インチのディスプレイセットにおいて極めて長くなり得る。即ち、タイミングコントローラが位置するセットの一方の側から最終ディスプレイソースドライバが位置する他方の側へそのディジタルデータを転送しなければならない。従って、ＳｏＣ又はその近くで内部的にディジタル信号をＳＳＶＴに変換し、次に、ソースドライバが位置するディスプレイセットのすべての場所にＳＳＶＴ信号を送信するという利点がある。具体的には、ディジタル送信の距離は短くなり、ＳＳＶＴ送信の距離は長くなるため、システム集積化の柔軟性を高めながら、ディジタル送信実装の費用と複雑さを軽減することができる。
【0030】
図１０は、ディスプレイセット１２０のＳｏＣ１４０’と共に集積化された変換及び符号化を使用することによるディスプレイパネル１３０へのアナログ映像信号の配送１００’を示す。この実施形態では、アナログＳＳＶＴ信号１６７へのディジタル映像信号１６２の変換及び符号化は、ＳＳＶＴ送信器及びタイミングコントローラをＳｏＣ１４０’内に集積化した単一のチップ１４０’内で行われる。
【0031】
ディスプレイセット１２０内へのＨＤＭＩ（登録商標）コネクタを介した（又はＬＶＤＳ、ＨＤＢａｓｅＴ、ＭＩＰＩ、ＩＰ映像などを介した）ディジタル映像信号１６２の入力が示されており、その入力は、次に、その内部でＳｏＣ１４０’に送信される（１６２’）。システムオンチップ（ＳｏＣ）１４０’は、ディスプレイコントローラ、逆圧縮、輝度、コントラスト、オーバーレイなどのその従来の機能を実行すると共に、タイミングコントローラ及びＳＳＶＴ送信器としても機能する。ＳｏＣがその従来の機能を実行した後、変更されたディジタル映像信号（図示せず）は、ＬＶＤＳ、Ｖ－ｂｙ－ｏｎｅなどの好適なプロトコルを使用して、その内部で集積化されたＳＳＶＴ送信器及びタイミングコントローラに配送される。この実施形態では、タイミングコントローラとＳＳＶＴ送信器は両方とも、ＳｏＣと共に集積化され、３つとも単一の回路内に、好適には半導体チップ上の１つの集積回路内に実装される。
【0032】
ＳｏＣ１４０’が符号化を実行するため、１つ又は複数の対応半導体チップ（「ＳＳＶＴソースドライバ」チップ）は、信号１６７を受信し、ソースドライバ１６９を組み込む。ディスプレイパネルのサイズに応じて、２つ以上のＳＳＶＴソースドライバチップが存在し得る。通常、チップ１４０’とカラムドライバ１６９との間の距離は、パネルサイズに応じて、約５ｃｍ～約１．５ｍの範囲である。
【0033】
チップ１４０’内のＳＳＶＴ送信器は、変更されたディジタル映像信号をスペクトル拡散映像搬送（ＳＳＶＴ）信号１６７に変換し、信号１６７は、ディスプレイパネル１３０に搬送される。好適には、信号１６７は、配線の差動対（例えば、ソースドライバ当たり１対又は２対）を使用してソースドライバ１６９に配送される。ディスプレイパネル１３０は、対応ＳＳＶＴ復号器を有し（通常、各カラムドライバ１６９内に）、対応ＳＳＶＴ復号器は、アナログＳＳＶＴ信号をディスプレイパネルが期待するアナログ信号に復号する。ディスプレイパネルでも、ソースドライバ内でも、ＤＡＣ（ディジタル／アナログ変換器）は不要であることに留意されたい。タイミング信号１７１は、ソースドライバ１６９と同期してディスプレイの正しいラインが有効になるようにゲートドライバ１７４を制御する。
【0034】
集積化ＳｏＣチップ１４０’は、本明細書で説明されるように、即ち、図４又は６に示されるように実装することができるが、ＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣの機能はすべて同じチップ上で集積化されることを念頭に置かれたい。図１０のこの実施形態は、図２に関して上記で列挙されるものと同じ利点を有する。それに加えて、ＳＳＶＴ送信器及びタイミングコントローラをＳｏＣチップ自体と共に集積化することにより、チップ数の削減、複雑さの軽減、必要な面積の縮小及び必要な電力の削減など、更なる利点が得られる。
【0035】
（ＳＳＶＴアナログ符号化器及びタイミングコントローラ）
図４は、ＳＳＶＴ送信器及びタイミングコントローラ１５０をより詳細に示す。ＳＳＶＴ送信器及びタイミングコントローラ１５０は、図２に示されるように、伝送媒体を介してディスプレイのソースドライバ１６９に接続される。最初に、分配及び符号化について説明し、その後、タイミングコントローラに関する詳細について説明する。更なる詳細については、図５Ａに示す。
図４は、ＳＳＶＴ送信器及びタイミングコントローラ１５０をより詳細に示す。ＳＳＶＴ送信器及びタイミングコントローラ１５０は、図２に示されるように、伝送媒体を介してディスプレイのソースドライバ１６９に接続される。最初に、分配及び符号化について説明し、その後、タイミングコントローラに関する詳細について説明する。更なる詳細については、図５Ａに示す。
【0036】
手短に言えば、入力ディジタル映像サンプルのストリームは、チップ１５０で受信され、入力ディジタル映像サンプルは、（１）所定配列に従って入力映像サンプルを符号化器入力ベクトル（この例では、４つ）に割り当てることにより繰り返し分配され、（２）符号化器４２を使用して符号化され、多数の複合アナログＥＭ信号２６０が生成される。次に、アナログＥＭ信号は、（３）伝送媒体上で、ソースドライバを組み込む１つ又は複数の対応チップに送信される。受信側では、（４）入力アナログＥＭ信号は、サンプルを出力ベクトル内へ再構築するために対応復号器を使用して復号され、次に、（５）出力ベクトルは、所定配列の逆を使用して、出力ベクトルからの再構築された映像サンプルを出力ストリームに割り当てることによって収集される。その結果、色及び画素関連情報を含む時系列映像サンプルの元ストリームが映像ソースから映像シンクへ伝えられる。
【0037】
信号１６４は、通常、画素値が逐次映像フレームを通じて行優先順に来る、ＳｏＣからのＬＶＤＳディジタル信号である。一度に２つ以上（例えば、２つ、４つなど）の画素値が到着し得る。即ち、これらは、画素のグループがラインの一方の側から他方の側へと順次送信されるという意味でシリアルである。アンパッカ２６は、これらのシリアル画素値をパラレルＲＧＢ値にアンパックする（又は露出させる）。画素サンプルの各セットの出力サンプル値Ｓの数は、映像ソースによって適用される色空間によって決定される。ＲＧＢではＳ＝３であり、ＹＣｂＣｒ ４：２：２ではＳ＝２である。他の状況では、各サンプルセットのサンプル値Ｓは、１のみであるか又は３を超える。また、アンパッカ２６は、ディジタル信号１６４から、画素値と共に来るフレーミングフラグ２７（図５Ａに示される）の形態のフレーミング情報もアンパックする。基本的に、フレーミングフラグは、特定の映像フレーム内の画素の場所を示す。即ち、フレーミングフラグは、当技術分野で知られているように、ラインの開始、ラインの終了、アクティブ映像セクション、水平及び垂直ブランキングセクションなどをマーク付けする。フレーミングフラグ２７は、現在どのラインがディスプレイパネルに送信されているかをゲートドライバに知らせ、また、ゲートドライバの動作のタイミングの制御も行う。フレーミングフラグは、ラインバッファ２９０に入力される。ラインバッファ２９０については、以下の図５Ａにおいて更に詳細に説明する。
【0038】
ブロック２２０（図５Ａに詳細に示される）の分配器４０は、入力サンプルセットにおいて露出された画素色情報（例えば、Ｒ、Ｇ、Ｂ値）を受信するように配置される。分配器４０は、露出された色情報を取り入れ、事前に定義された配列に従って多数の符号化器入力ベクトルを構築する。示される実施形態では、４つの符号化器入力ベクトル（Ｖ０、Ｖ１、Ｖ２、Ｖ３）があり、それぞれ伝送媒体上の４つのＥＭ経路に１つずつ対応している。様々な実施形態では、伝送媒体は、ＨＤＭＩ（登録商標）又は光ファイバなどのケーブルでも、無線でもよい。多数の符号化器４２のうちの１つは、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３のうちの１つにそれぞれ割り当てられている。各符号化器４２は、対応符号化器入力ベクトルに含まれるサンプル値の符号化、及び伝送媒体上の並列経路のうちの１つにおいて送信されるＥＭ信号の生成に対する責任を有する。
【0039】
示されるこの特定の実施形態では、４つのＥＭ経路があり、各符号化器４２はそれぞれ、４つの経路の各々に対するＥＭ信号を生成する。しかし、本発明は、決して４つの経路に限定されるべきではなく、伝送媒体上の経路の数は、１本から２本以上の本数まで幅広くあり得ることを理解されたい。
【0040】
受信側では、ＳＳＶＴ受信器（図示せず）が提供される。ＳＳＶＴ受信器の機能は、送信側のＳＳＶＴ送信器及びタイミングコントローラ１５０を相補する機能である。即ち、ＳＳＶＴ受信器は、（ａ）伝送媒体の多数のＥＭ経路からＥＭ信号のシーケンスを受信し、（ｂ）多数の出力ベクトルの映像サンプルを再構築するためにＳＳＶＴ復調を適用することによって各シーケンスを復号し、（ｃ）送信側で入力サンプルを入力ベクトルに分配するために使用されたものと同じ配列を使用して多数の出力ベクトルからサンプルを収集する。より具体的には、出力ベクトルは、ディスプレイパネルに向かってソースドライバの出力ピン上の空間的に正しい位置に再配置される。次に、収集された出力サンプルは、時間シフトモードで表示するために映像シンクによって表示に好適なフォーマットに変換される。
【0041】
本明細書で説明されるように、変調及び復調は、以下の図７～９で説明されるように、アナログ又はディジタルドメインにおいて実行することができる。以下で更に詳細に説明されるように、入力サンプルセットのストリームは、所定配列に従って符号化器入力ベクトルを生成するために、第１のクロックレート（画素クロック又は「ｐｉｘ－ｃｌｋ」）で分配される。次に、符号化器入力ベクトルの各々に変調が適用され、各符号化器入力ベクトルに対する符号化済みＥＭ信号が生成される。次に、ＥＭ信号は、第２のクロックレート（ＳＳＶＴクロック又は「ＳＳＶＴ＿ｃｌｋ」）で搬送上で並列送信される。符号化器入力ベクトルの各サンプルに拡散（ＳＳＤＳ）を適用することにより、電気的弾力性が得られるが、サンプル当たりの帯域幅が犠牲になる。しかし、相互直交コードセットを使用して変調し、結果として得られたＥＭ信号をすべて同時に送信することにより、失われた帯域幅の一部又はすべてが回復される。
【0042】
先に述べたように、変更されたディジタル映像信号１６４は、ＳｏＣ１６３からＬＶＤＳ対（例えば）を介して到着する。通常、対の数は、実装形態に特有のものであり、１対当たりのデータ速度並びにパネル解像度、フレーム速度、帯域幅などに依存する。ディジタル信号処理（ＤＳＰ）は、機能ブロック２１０で実行され、フレーム毎の反転及び他の処理（ガンマ補正、ＬＣＤドライブ最適化、ガンマ補正、ＬＣＤドライブ最適化、ＨＤＲ実装、特定のＥＭ経路の電気的特徴の補償など）を含む。ガンマ補正は、個々のディスプレイの物理的な光度特徴を最大限に活用するために、線形色空間から非線形色空間にサンプルを変換する。ガンマ補正は、高画質システムの基本的な要件である。ＥＭ経路の特徴の補償は、ＥＭ経路の回路要素の測定されたパラメータを前もって補正する任意の信号処理機能を含む。
【0043】
ＤＳＰ及びガンマ補正２１０の後、ディジタル映像信号は、その内部でブロック２２０に渡され（２１４）、ブロック２２０は、ラインバッファ（及びラインバッファコントローラ）、レーン分配（分配器４０を介した）、クロックドメインクロッシング、及びゲートドライバ制御信号１７１の生成を含む。ラインバッファメモリ２３０は、符号化器への分配の前に、画素情報の行を一時的に格納する。通常、ディスプレイパネルの行の画素情報は、ＳｏＣから連続的に到着するが、ゲートドライバは、画素情報の行を同時に表示できるようにするため、ソースドライバ１６９は、行全体の画素電圧を同時に準備する必要がある。従って、ラインバッファメモリ２３０は、画素情報がＳｏＣから連続的に到着すると、画素情報の行を格納する。画素情報の行全体が格納された時点で、後の変換、符号化、搬送、及びディスプレイパネルの適切な行への表示のためにブロック２２０で使用することができる。その上、ディスプレイパネルでは、ゲートドライバによって所定時間に画素行の半分しか有効化されない場合があり、従って、行の半分の情報をソースドライバに送信し、次に残りの半分を送信する必要がある。ラインバッファメモリは、これを容易にするのに役立つ。例えば、ラインは、ラインバッファメモリに格納され、次に、新しいラインが格納されている間に、半分ずつ抽出されて送信される。特定の実装形態に応じて、ラインバッファメモリ２３０は、集積回路１５０内にある場合もあれば、外部にある場合もある。
【0044】
次に、中間周波数ＤＡＣ２４０を使用してディジタル映像サンプルが変換され、その後、任意数のＳＳＶＴ符号化器４２を使用してアナログ符号化される。符号化器の数は、以下で更に詳細に説明されるように、伝送媒体上で使用されることが望まれるＥＭ信号（ＥＭ経路）の数に対応する。次に、各アナログ信号２６０は、ディスプレイパネル１３０が期待する電圧レベルに復号するために、ソースドライバ１６９に送信される。
【0045】
ここで図３を参照すると、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３を構築するために分配器４０によって実装される可能な一配列の図が示されている。ベクトルの各々は、露出された色情報のＮ個のサンプルを含む。この例のサンプルセット１６４からの露出されたＲＧＢサンプルは、左から右へ、ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３に割り当てられる。換言すれば、最左端のサンプルの「Ｒ」、「Ｇ」、「Ｂ」値と次のサンプルセットの「Ｒ」信号は、ベクトルＶ０に割り当てられ、次の（左から右へ）「Ｇ」、「Ｂ」、「Ｒ」と次のサンプルの「Ｇ」値は、ベクトルＶ１に割り当てられ、次の（左から右へ）「Ｂ」、「Ｒ」、「Ｇ」と「Ｂ」値は、Ｖ２に割り当てられ、次の（左から右へ）「Ｒ」、「Ｇ」、「Ｒ」と「Ｒ」値は、ベクトルＶ３に割り当てられる。第４のベクトルＶ３にその信号が割り当てられた時点で、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々がＮ個のサンプルを有するまで、上記のプロセスが繰り返される。
【0046】
様々な実施形態では、Ｎサンプルの数は広く変動し得る。一例として、Ｎ＝６０を有する実施形態を考察する。この場合、４つのベクトルＶ０、Ｖ１、Ｖ２及びＶ３に含まれるＮサンプルの合計数は２４０（６０×４＝２４０）である。４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２及びＶ３は、完全に構築されると、２２（２４０／３＝８０）の個別組のサンプル（ここで、Ｓ＝３）を含む。換言すれば：
●ベクトルＶ０はサンプルＰ０、Ｎ０～Ｐ０、ＮＮ－１を含み；
●ベクトルＶ１はサンプルＰ１、Ｎ０～Ｐ１、ＮＮ－１を含み；
●ベクトルＶ２はサンプルＰ２、Ｎ０～Ｐ２、ＮＮ－１を含み；及び
●ベクトルＶ３はサンプルＰ３、Ｎ０～Ｐ３、ＮＮ－１を含む。
●ベクトルＶ０はサンプルＰ０、Ｎ０～Ｐ０、ＮＮ－１を含み；
●ベクトルＶ１はサンプルＰ１、Ｎ０～Ｐ１、ＮＮ－１を含み；
●ベクトルＶ２はサンプルＰ２、Ｎ０～Ｐ２、ＮＮ－１を含み；及び
●ベクトルＶ３はサンプルＰ３、Ｎ０～Ｐ３、ＮＮ－１を含む。
【0047】
上記例は単に例示的であり、従って制限と解釈されるべきでないということが理解されるべきである。サンプルの数Ｎは大体６０であり得る。また、各組のサンプルの露出された色情報は、任意の色情報（例えばＹ、Ｃ、Ｃｒ、Ｃｂ、など）であり得、ＲＧＢに制限されないということが理解されるべきである。伝送媒体上のＥＭ経路の数もまた広範に変動し得る。従って、ベクトルＶの数及び符号化器４２の数もまた、広範にただ１つ又は２以上の任意の数に変動し得る。ベクトルを構築するために使用される任意の配列方式が使用され得ることも理解されるべきであり、送信側で使用する配列方式を受信側でも使用する必要によってのみ制限される。
【0048】
（集積化されたＳＳＶＴ送信器及びタイミングコントローラ）
図５Ａは、図４のラインバッファ及びそのコントローラ２９０、ラインバッファメモリ２３０、分配器４０、クロックドメインクロッシング１８０、ＤＡＣ６２及び符号化器４２をより詳細に示す。分配器４０は、アセンブリバンク５０、中継バンク５２、プレゼンテーションバンク５４及びフレームコントローラ５６を含み得る。符号化器ブロック６０は、ディジタル／アナログ変換器（ＤＡＣ）６２のバンクと、伝送媒体上の各ＥＭ経路に１つずつ設けられた４つの符号化器４２とを含む。
図５Ａは、図４のラインバッファ及びそのコントローラ２９０、ラインバッファメモリ２３０、分配器４０、クロックドメインクロッシング１８０、ＤＡＣ６２及び符号化器４２をより詳細に示す。分配器４０は、アセンブリバンク５０、中継バンク５２、プレゼンテーションバンク５４及びフレームコントローラ５６を含み得る。符号化器ブロック６０は、ディジタル／アナログ変換器（ＤＡＣ）６２のバンクと、伝送媒体上の各ＥＭ経路に１つずつ設けられた４つの符号化器４２とを含む。
【0049】
分配器４０は、ラインバッファコントローラ２９０から露出された色情報（例えば、ＲＧＢ）を受信するように配置され、ラインバッファコントローラ２９０は、アンパッカ２６から（ＤＳＰ及びガンマ補正の後に）この情報を受信している。これに応答して、アセンブリバンク５０は、サンプルセットの入力ストリームに対して、露出された色情報（例えば、ＲＧＢ）から４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３を構築する。サンプルセットが受信されると、そのサンプルセットは、所定配列に従ってアセンブリバンク５０に格納される。ここでも、分配器４０は、Ｎ個のサンプルをそれぞれ含むベクトルを構築する際に、任意数の異なる配列を使用することができる。
【0050】
中継バンク５２は、アンパッカ２６によって使用された第１のクロック周波数（又は画素クロックドメイン）から、伝送媒体上の結果として得られたＥＭ信号の符号化及び送信のために使用される第２のクロック周波数（又はＳＳＶＴクロックドメイン）への、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々のＮ個のサンプルのクロッシングを容易にする。Ｎ＝６０及びＳ＝３を用いて上記の例で以前に論述されるように、４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３には、ちょうど８０セットのＲＧＢサンプルを表すサンプルが含まれている。
【0051】
境界１８０は、画素クロックドメインとＳＳＶＴクロックドメインとの間のクロックドメインクロッシングを示す。画素クロックドメインは、境界１８０の左側に画素値をクロックインし、ＳＳＶＴクロックドメインは、ＤＡＣ及び符号化器にサンプル値をクロックアウトする。本質的には、画素クロックにより、中継バンク５２の信号は、プレゼンテーションバンク５４がＳＳＶＴクロックドメインでこれらの信号をサンプリングするのに十分な時間の間、安定した状態を保つことができる。コントローラ５６は、中継バンクにおいて画素クロックを使用し、プレゼンテーションバンクにおいてＳＳＶＴクロックを使用する。
【0052】
様々な実施形態では、画素クロック周波数は、ＳＳＶＴクロック周波数より速くすることも、遅くすることも、同じにすることもできる。第１のクロック周波数ｆ＿ｐｉｘは、任意の好適な映像ソースによって選択された映像フォーマットによって決定される。第２のクロック周波数ｆ＿ｓｓｖｔは、ｆ＿ｐｉｘ、伝送媒体のＥＭ経路の数Ｐ、入力／出力サンプルの各セットのサンプルの数Ｓ、並びにＳＳＶＴ変換パラメータＮ（入力／出力ベクトル場所の数）及びＬ（各ＳＳＤＳコードの長さ）の関数であり、ｆ＿ｓｓｖｔ＝（ｆ＿ｐｉｘ＊Ｓ＊Ｌ）／（Ｐ＊Ｎ）である。この構成では、入力クロック（ｐｉｘ＿ｃｌｋ）は、あるレートで発振し、ＳＳＶＴクロック（ｓｓｖｔ＿ｃｌｋ）は、異なるレートで発振する。これらのクロックレートは、同じ場合もあれば、異なる場合もある。
【0053】
プレゼンテーションバンク５４は、４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々のＮ個のサンプル（０からＮ－１まで）を符号化器ブロック６０に提示する。通常、Ｎ個の入力サンプル（個々の色成分）は、入力ベクトルに割り当てられ、次に、符号化器は、次の入力ベクトルが準備されている間、順変換（変調）を実行する。
【0054】
コントローラ５６は、アセンブリバンク５０、中継バンク５２及びプレゼンテーションバンク５４の動作及びタイミングを制御する。特に、コントローラは、４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３を構築する際に、使用される配列及びサンプルの数Ｎを定義する責任を有する。また、コントローラ５６は、中継バンク５２によって実行されるような第１のクロック周波数から第２のクロック周波数へのクロックドメインクロッシングの調整に対する責任も有する。更に、コントローラ５６は、プレゼンテーションバンク５４がいつ４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々のＮ個のサンプル（０からＮ－１まで）を符号化器ブロック６０に提示するかに関するタイミングの調整に対する責任を有する。また、コントローラ５６は、符号化器の入力ベクトル内の場所へのＲＧＢサンプルの分配を制御する配列コントローラも含み得る。
【0055】
符号化器ブロック６０内では、複数のディジタル／アナログ変換器（ＤＡＣ）６２が提供され、その各々は、４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３に割り当てられたＰ＊Ｎ個のサンプル（Ｐ０からＰ３まで、Ｎ０からＮＮ－１まで）のうちの１つを一括して受信するように配置される。各ＤＡＣ６２は、ディジタルドメインからのその受信サンプルを、その入力ディジタル値に比例する大きさを有する電圧信号の差動対に変換する。一実施形態では、ＤＡＣ６２の出力は、最大電圧から最小電圧までの範囲である。この例では、信号対当たり１つのＤＡＣが存在する（即ち、符号化器当たりＮ個の低速ＤＡＣがあり、各ＤＡＣ出力は、符号化区間全体で１つのサンプルを符号化器に提示する）。また、この構成では、符号化器当たり１つのＤＡＣ（従って、Ｆ＿ｓｓｖｔでの配線対への駆動レベル）の使用や、１つのＤＡＣへのサンプルの多重化も可能である。このような多重化には、１つのＳＳＶＴクロックサイクル内でＮ回の変換を行うための高速で精確なＤＡＣが必要である。
【0056】
４つの符号化器４２には、４つの符号化器入力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３がそれぞれ提供される。各符号化器４２は、その符号化器入力ベクトルに対するＮ個のサンプル（０からＮ－１まで）の各々に対する信号の差動対を受信し、本明細書で論述される独特の直交コードを使用して電圧信号のＮ個の差動対の各々を変調し、変調値を累積し、次に、累積した変調サンプル値である差動ＥＭ信号を生成する。この例では４つの符号化器４２が存在するため、伝送媒体上で同時に送信される４つのＥＭ信号（信号０から信号３まで）が存在する。変調及び符号化については、以下の図７及び８で更に詳細に論述される。
【0057】
シーケンサ回路６５は、ＤＡＣ６２及び符号化器４２の動作のタイミングを調整する。シーケンサ回路６５は、ＤＡＣ６２及び符号化器４２のクロッキングを制御する責任を有する。以下で詳細に説明されるように、シーケンサ回路６５は、符号化器４２の動作を制御する責任を有する２つのクロック位相信号「ｃｌｋ１」及び「ｃｌｋ２」を生成する責任も有する。
【0058】
前に述べたように、ラインバッファコントローラ２９０は、ラインバッファメモリ２３０への画素値の格納及びラインバッファメモリ２３０からの画素値の回収を調整する。ラインバッファコントローラは、表示のための画素の行をラインバッファメモリに格納し、次に、その行が完了した際にその行をラインバッファに回収し、その結果、表示のために、その行に対する画素値をディスプレイのソースドライバに同時に送信することができる（分配器、符号化器、ＥＭ経路などを介して）。ラインバッファメモリ２３０は、ＳＳＶＴ送信器及びタイミングコントローラチップ１５０内で実装されるメモリであっても、チップ１５０とは別のメモリであってもよい。
【0059】
先に述べたように、フレーミングフラグ２７は、アンパッカ２６から来て、ラインバッファコントローラ２９０に入力されるものであり、ラインバッファコントローラ２９０は、これらのフラグを使用することでライン内の画素の場所が分かり、これらの画素の格納に次いで正しい符号化器への配置を行うことができる。フレーミングフラグがラインバッファコントローラから出力された後（通常、遅延を伴う）、フレーミングフラグは、ゲートドライバコントローラ２８０に入力され、ゲートドライバコントローラ２８０は、ゲートドライバのタイミングの制御のための多くのゲートドライバ制御信号１７１を生成する。これらの信号１７１は、少なくとも１つのクロック信号、少なくとも１つのフレームストローブ信号及び少なくとも１つのラインストローブ信号を含む。画素値が特定のライン用のソースドライバにプッシュされた時点で、パネルゲートドライバコントローラによって有効化された特定のラインに対してラインストローブ信号が使用される。従って、ラインストローブ信号は、選択されたラインを適切なタイミングで駆動する。ゲートドライバのタイミングの制御は、当業者に公知の方法で実行することができる。また、コントローラ５６とゲートドライバコントローラ２８０との間の双方向性通信５７も示されており、この通信は、ソースドライバとゲートドライバとの間のタイミング管理のために使用される。
【0060】
図５Ｂは、アナログ値を符号化する符号化器４２の特定の一実施形態を示す。入力ベクトルＶのうちの１つに対する符号化器４２の回路線図が示されている。符号化器回路４２は、複数の乗算器段７０を備える乗算器段７１と、差動増幅器７４を含む累算器段７２とを含む。
【0061】
各乗算器段７０は、ＤＡＣ６２のうちの１つからサンプル信号の差動対（＋サンプルＮ－１／－サンプルＮ－１から＋サンプル０／－サンプル０まで）のそれぞれを第１の（＋）端子及び第２の（－）端子において受信するように配置される。また、各乗算器段７０は、コードからチップを受信する端子や、インバータ７３や、スイッチセットＳ１－Ｓ１、Ｓ２－Ｓ２、Ｓ３－Ｓ３や、ｃｌｋ１及びｃｌｋ２によって駆動されるスイッチセットや、等しい値を有するストレージデバイスＣ１及びＣ２も含み、ストレージデバイスＣ１及びＣ２の各々は、様々なスイッチを作動した際に、電圧サンプルを格納し、従って、スイッチングシーケンスに従って異なる時間に各デバイスの両端間の異なる電圧を格納する。
【0062】
動作の間、各乗算器段７０は、受信したチップの値に応じて、条件付きで（＋１）又は（－１）を乗じることによって、その受信したアナログ信号の差動対を変調する。チップが（＋１）である場合は、ｃｌｋ１がアクティブ状態である際に、Ｓ１－Ｓ１及びＳ３－Ｓ３は閉じ、スイッチ対Ｓ２－Ｓ２は開いたままである。その結果、反転が生じることなく（即ち、＋１を乗じることなく）、＋サンプルと－サンプルの両方の差動対がストレージデバイスＣ１及びＣ２にそれぞれ格納される。他方では、チップが（－１）である場合は、上記を相補する動作が起こる。換言すれば、ｃｌｋ１がアクティブ状態である際に、スイッチ対Ｓ１－Ｓ１は開き、スイッチ対Ｓ２－Ｓ２は閉じ、スイッチ対Ｓ３－Ｓ３は閉じる。その結果、サンプルの差動対は切り替わり、Ｃ１及びＣ２にそれぞれ格納され、従って、－１が乗じられる。
【0063】
累算器段７２は、乗算器段７０のすべてに対してストレージデバイスＣ１及びＣ２上に電荷を蓄積するように動作する。ｃｌｋ１が非アクティブ状態に移行し、ｃｌｋ２がアクティブ状態に移行すると、すべてのｃｌｋ１制御スイッチ（Ｓ３－Ｓ３、Ｓ４－Ｓ４）は開き、ｃｌｋ２制御スイッチ（Ｓ５－Ｓ５、Ｓ６－Ｓ６）は閉じる。その結果、すべての乗算器段７０の第１のストレージデバイスＣ１上のすべての電荷は、増幅器７８によって増幅され、差動増幅器７４の第１の入力に蓄積する一方で、すべての乗算器段７０の第２のストレージデバイスＣ２上のすべての電荷は、増幅器７８によって増幅され、差動増幅器７４の第２の入力に蓄積する。それに応答して、差動増幅器７４は、１対の差動電磁レベル（ＥＭ）信号を生成する。増幅器７４は、そのすぐ左の増幅器７８と同じＶｃｍを使用することができる。実装形態に応じて、各増幅器７８及び７４に対する示される抵抗器Ｒ１は、同じ場合もあれば、異なる場合もあり、増幅器７４の抵抗器Ｒ１は、増幅器７８のものと同じ場合もあれば、異なる場合もある。キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４は、同じサイズでなければならない。
【0064】
上記のプロセスは、４つのすべてのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３に対して実行される。それに加えて、上述のプロセスは、ＳＳＶＴ送信機２８によってサンプルセット２２のストリームが受信される限り、継続的に繰り返される。それに応答して、差動ＥＭ出力レベル信号の４つのストリームが伝送媒体上で送信される。
【0065】
（ＳＳＶＴディジタル符号化器及びタイミングコントローラ）
図６は、ＳＳＶＴ送信器及びタイミングコントローラ１５０’をより詳細に示す。先に述べたように、本発明は、アナログ画素値又はディジタル画素値を変調することができる。この実施形態では、符号化器４２’は、図４のようにアナログサンプルの変調及び符号化を行うというよりむしろ、分配器からのディジタルサンプルの変調及び符号化を行う。
図６は、ＳＳＶＴ送信器及びタイミングコントローラ１５０’をより詳細に示す。先に述べたように、本発明は、アナログ画素値又はディジタル画素値を変調することができる。この実施形態では、符号化器４２’は、図４のようにアナログサンプルの変調及び符号化を行うというよりむしろ、分配器からのディジタルサンプルの変調及び符号化を行う。
【0066】
要素２６、２１０～２３０及び１７１は、以前に図４で論述されるように、実装され、実行される。ＳＳＶＴ符号化器４２’は、以前に述べた符号化器２５０～２５６に関して以下の通りに変更される。ここで、集積化送信器２８を示す図５Ａに移ると、この回路は、ＤＡＣ６２を含まないように変更されている。換言すれば、プレゼンテーションバンク５４から出力されたサンプルは、ディジタル符号化のために、それぞれの符号化器４２に直接出力される。ディジタル符号化の更なる詳細については、以下の図８で説明する。各ディジタル符号化器４２’の後、その出力ディジタルＥＭ信号は、そのそれぞれのＥＭ経路上でソースドライバに送信される前に、対応高周波数ＤＡＣ４６０～４６６によってアナログＥＭ信号に変換される。
【0067】
（ＳＳＶＴ復号化及びソースドライバとの集積化）
受信側では、各ソースドライバの復号器は、伝送媒体上で受信された差動ＥＭ信号のストリームを復号化してディスプレイに好適なフォーマットへ戻す責任がある。好適なフォーマットでは、サンプル内に含まれる映像コンテンツはフレームからフレームへ映像ディスプレイ上に提示され得る。その結果、任意の映像ソースによる映像捕捉は映像シンクにより再生成され得る。代替的に、復号化された映像情報は時間シフトモードで後での表示のために格納され得る。
受信側では、各ソースドライバの復号器は、伝送媒体上で受信された差動ＥＭ信号のストリームを復号化してディスプレイに好適なフォーマットへ戻す責任がある。好適なフォーマットでは、サンプル内に含まれる映像コンテンツはフレームからフレームへ映像ディスプレイ上に提示され得る。その結果、任意の映像ソースによる映像捕捉は映像シンクにより再生成され得る。代替的に、復号化された映像情報は時間シフトモードで後での表示のために格納され得る。
【0068】
（ＳＳＶＴ信号、符号化及び復号、結果として得られた波形）
先に述べたように、本発明の様々な実施形態は、他の利点の中でも「アナログ信号が、ソースドライバ内のＤＡＣの必要性を省くために、映像情報をディスプレイセット内へ搬送するために使用される」ということを開示する。
先に述べたように、本発明の様々な実施形態は、他の利点の中でも「アナログ信号が、ソースドライバ内のＤＡＣの必要性を省くために、映像情報をディスプレイセット内へ搬送するために使用される」ということを開示する。
【0069】
本開示の目的のために、電磁気信号（ＥＭ信号）は、その振幅が時間の経過と共に変化する電磁エネルギーとして表される変数である。ＥＭ信号は、配線対（又はケーブル）、自由空間（又は無線）及び光又は導波管（ファイバ）などのＥＭ経路を介し送信器端子から受信器端子へ伝播する。ＥＭ信号は、２次元（時間及び振幅）のうちの一方の次元において独立に連続的又は離散的であるとして特徴付けられ得る。「純粋アナログ」信号は連続時間及び連続振幅ＥＭ信号であり；「ディジタル」信号は離散時間及び離散振幅ＥＭ信号であり；、「サンプリングされたアナログ」信号は離散時間及び連続振幅ＥＭ信号である。本開示は、既存ＳＳＤＳ－ＣＤＭＡ信号を越える改善である「スペクトル拡散映像搬送」（ＳＳＶＴ：ｓｐｒｅａｄ－ｓｐｅｃｔｒｕｍ ｖｉｄｅｏ ｔｒａｎｓｐｏｒｔ）信号と呼ばれる新規離散時間、連続振幅ＥＭ信号を開示する。ＳＳＶＴは、改善された直接スペクトラム拡散方式（ＳＳＤＳ：ｓｐｒｅａｄ－ｓｐｅｃｔｒｕｍ ｄｉｒｅｃｔ ｓｅｑｕｅｎｃｅ）ベース変調を使用するＥＭ経路又は経路上の電磁気信号の伝送を指す。
【0070】
符号分割多重アクセス方式（ＣＤＭＡ：Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）は、セル電話通信を含む無線通信技術のために一般的に使用される周知のチャネルアクセスプロトコルである。ＣＤＭＡは、いくつかの異なる送信器が情報を単一通信路上で同時に送信し得る多重アクセスの一例である。電気通信アプリケーションでは、ＣＤＭＡは、多数のユーザが他のユーザからの干渉無しに特定周波数帯を共有することを可能にする。ＣＤＭＡは、各ユーザのデータを符号化するために一意的コードに依存する直接スペクトラム拡散方式（ＳＳＤＳ）符号化を採用する。一意的コードを使用して、多数のユーザの送信は、ユーザ間の干渉無しに組み合わされ、送信され得る。受信側では、同じ一意的コードは、各ユーザが送信を復調して各ユーザのデータをそれぞれ回復するために使用される。
【0071】
ＳＳＶＴ信号はＣＤＭＡとは異なる。入力映像（例えば）サンプルのストリームが符号化器において受信されると、これらは、ＳＶＴＳ信号を生成するために多数の符号化器入力ベクトルのそれぞれへＳＳＤＳベース変調を適用することにより符号化される。次に、ＳＳＶＴ信号は伝送媒体上で送信される。受信側では、入力ＳＳＶＴ信号は、符号化されたサンプルを再構築するために対応ＳＳＤＳベース復調を適用することにより復号化される。この結果、色及び画素関連情報を含む時系列映像サンプルの元ストリームが、多数のユーザからのデータを多数の受信器へ配送するＣＤＭＡと異なり、単一映像ソースから単一映像シンクへ運ばれる。
【0072】
図７は、どのように信号サンプル（この場合はアナログ値）が符号化器内で符号化され、次に電磁気的経路上で送信されるかを示す単純例を示す。示されるのは、映像フレーム内の個々の画素の電圧を表すＮ個のアナログ値９０２－９０８の入力ベクトルである。これらの電圧は、白黒画像の輝度又は画素内の特定色値の光度（例えば画素のＲ、Ｇ又はＢ色値）を表し得る（すなわち、各値は指定色空間内の感知又は測定された量の光を表す）。画素電圧がこの例では使用されるが、この符号化技術は、センサからの多種多様な信号のうちの任意のもの（ＬＩＤＡＲ値、音声値、触覚値、エアロゾル値、など）を表す電圧により使用され得、アナログ値は電流などの他のサンプルを表し得る。ディジタル値である信号サンプルも符号化され得、このディジタル符号化は以下で説明される。更に、たとえ１つの符号化器及び１つのＥＭ経路が示されたとしても、本発明の一実施形態は、それぞれがＥＭ経路上で送信する多数の符号化器と共にうまく働く。
【0073】
好適には、これらの電圧の範囲は、効率を考慮して０～１Ｖであるが、異なる範囲も可能である。これらの電圧は通常、特定順番でフレームの行内の画素から採られるが、別の慣習が、これらの画素を選択し順序付けるために使用され得る。どの慣習が、これらの画素を選択するために、符号化のためにそれらを順序付けるために使用されるかに関わらず、当該の同じ慣習は、これらの電圧を同じ順番で復号化するために、それらが属する結果フレーム内にそれらを置くために、復号器により受信端において使用されることになる。同様に、フレームがカラーにおけるものであり、ＲＧＢを使用すれば、この符号化器における慣習は、Ｒ画素電圧のすべてが最初に符号化されることであり得、次にＧ及びＢ電圧又は慣習は、電圧９０２－９０６が当該行内の画素のＲＧＢ値である、及び、次の３つの電圧９０８－９１２が次の画素のＲＧＢ値を表すことであり得る。再び、電圧を順序付けて符号化するためにこの符号化器により使用される同じ慣習が、受信端において復号器により使用される。アナログ値９０２－９０８を順序付けるためのいかなる特定慣習（色値による、行による、等々にかかわらず）も、復号器が同じ慣習を使用する限り使用され得る。示されるように、任意数Ｎ個のアナログ値９０２－９０８が、コードブック９２０を使用して一度に符号化するために提示され得、コードブック内のエントリの数のみにより制限される。
【0074】
先に述べたように、コードブック９２０は任意数Ｎ個のコード９３２－９３８を有する；すなわちこの単純例ではコードブックは４つのコードを有し、このことは次のことを意味する：４つのアナログ値９０２－９０８が一度に符号化される。１２７個のコード、２５５個のコードなどの多くのコードが使用され得るが、回路複雑性などの実際的考慮に起因して、より少ないコードが使用されることが好ましい。当該技術領域において知られているように、コードブック９２０は、それぞれが長さＬのＮ個の相互直交コードを含む；この例ではＬ＝４。通常、各コードはＳＳＤＳコードであるが、必ずしも本明細書に論述された拡散コードである必要はない。示されるように、各コードはＬ時間間隔（「チップ」とも呼ばれる）へ分割され、各時間間隔は当該コードの２進値を含む。コード表現９４２に示されるように、コード９３４は伝統的２進形式”１１００”で表され得るが、同コードはまた、以下に説明されるように、値を変調する際の使い易さのためにコード表現９４４に示すように”１１－１－１”として表れ得る。コード９３２及び９３６－９３８もまた、コード９４２で又は９４４で表され得る。長さＬの各コードは、ＣＤＭＡにおいて行われるように、異なるコンピューティングデバイス（電話など）、異なる人、又は異なる送信器に関連付けられないということに留意されたい。
【0075】
従って、４つのアナログ値９０２－９０８を伝送媒体上で受信器（対応復号器を有する）へ送信するために、以下の技術が使用される。各アナログ値は、その対応コードの表現９４４内の各チップにより変調されることになる；例えば値９０２（すなわち．３）はコード９３２の表現９４４内の各チップにより順次変調される（９４８）。変調９４８は乗算演算子であり得る。従って、コード９３２により．３を変調することで系列”．３，３，３，３”を生じる。コード９３４により．７を変調することで”．７，７，－．７，－．７”となる；値”０”は”０，０，０，０”となり；、値”１”は”１，－１，１，－１”となる。通常、各コードの第１のチップはその対応アナログ値を変調し、次に、各コードの次のチップはそのアナログ値を変調するが、一実装形態はまた、次のアナログ値へ移る前にそのコードのすべてのチップにより特定アナログ値を変調し得る。
【0076】
時間間隔毎に、変調されたアナログ値は、アナログ出力レベル９５２－９５８を取得するために９５１（この図では垂直方向に知覚される）において合計される；例えば、これらの時間間隔の変調値の合計は２，０，６，－１．４の出力レベルを生じる。これらのアナログ出力レベル９５２－９５８は、伝送線路の電圧制約に整合するように更に正規化又は増幅され得、次に、伝送媒体の電磁気的経路（差動撚線対など）上で当該順に生成されると順次送信され得る。次に、受信器は、それらの出力レベル９５２－９５８を当該順に受信し、次に、ここに示された符号化方式の逆を使用して同じコードブック９２０を使用してそれらを復号化する。次に、結果画素電圧９０２－９０８は、使用される慣習に従って受信端においてディスプレイのフレーム内に表示され得る。従って、アナログ値９０２－９０８は、効果的に同期的に符号化され、一連のＬ個のアナログ出力レベル９５２－９５８で単一電磁気的経路上で送信される。無数の符号化器及び電磁気的経路がまた、本明細書において示され、説明されたように使用され得る。更に、このやり方で符号化され得るＮサンプルの数は、コードブックにおいて使用される直交符号の数に依存する。
【0077】
有利には、頑強なＳＳＤＳ技術（拡散コードなど）の使用が帯域幅の著しい低下を生じたとしても、相互直交コードの使用、その対応コードのチップによる各サンプルの変調、合計、及びＬ個の出力レベルを使用することによる並列でのＮサンプルの送信は著しい帯域幅利得を生じる。２進数が連続的に符号化され次に合計される伝統的ＣＤＭＡ技術とは対照的に、本発明は、対応コード内の各チップにより全サンプル（すなわち単一ビットではなく全アナログ又はディジタル値）を最初に変調し、次に、各特定時間間隔の結果アナログ電圧レベルを取得するためにコードの各時間間隔においてそれらの変調を合計し、こうして結果波形の振幅を活用する。伝送媒体上で送信されるのはこれらのアナログ出力レベルであり、２進数の表現ではない。更に、本発明は、様々な人々、様々なデバイス、又は様々なソースによる複数回アクセスを可能にし多数のシンクへ送信するＣＤＭＡ技術と異なり、１つの映像ソースからの別の映像シンクへ、すなわち終点から終点へアナログ電圧を送信することを容易にする。更に、サンプル値の搬送のための圧縮は必要とされない。
【0078】
図８は、ディジタル値である信号サンプルへ適用可能である、この新規符号化技術を示す。ここでディジタル値９０２’－９０８’は電圧のディジタル表現である。電圧の様々な例を使用して、値９０２’は「１１０１」であり、値９０４’は「００１１」であり、値９０６’は「０００１」であり、値９０８’は「１０００」である。各ディジタル値は、各コードの表現９４４により（すなわち、変調されるディジタル値に対応するコードのチップに依存して「１」又は「－１」により）変調される（ディジタル的に乗算される）。各コードの最初の時間間隔９４０だけを考慮し、符号ビットである最上位ビット（ＭＳＢ）を加算すると、「１１０１」の変調は「０１１０１」（ＭＳＢ「０」は正値を意味する）を生じ、「００１１」の変調は「０００１１」を生じ、「０００１」の変調は「００００１」を生じ、「１０００」の変調は「０１０００」を生じる。これらの変調値は最初の時間間隔上に示され注釈される。（示さないが、－１チップにより変調することは、負値の好適な２進法表現を使用して２進で表現され得る負値を生じる）。
【0079】
ディジタル的に合計することにより、最初の時間間隔内のこれらの変調値はディジタル値９５２’「０１１００１」を生じる（再び、ＭＳＢは符号ビットである）；他のディジタル値９５４’－９５８’はこの例では示されないが同じやり方で計算される。ベース１０内のこの合計を考慮すると、我々は、変調値１３、３、１及び８が２５に合計されることを検証し得る。この例では示されなかいが、通常、追加ＭＳＢが、合計が６ビット以上を必要とし得るという点で結果レベル９５２’－９５８’のために利用可能となる。例えば、値９０２’－９０８’が４ビットを使用して表されるならば、レベル９５２’－９５８’は、６４個のコードが存在する（６４ビットのｌｏｇ２を加える）ケースでは最大１０ビットを使用して表され得る。又は、３２個の変調値が合計されるならば、更に５つのビットが加えられる。出力レベルのために必要とされるビットの数はコードの数に依存する。
【0080】
出力レベル９５０’は、ＤＡＣの入力要件に適応するように最初に正規化され得、次に、各ディジタル値をＥＭ経路上の伝送のためのその対応アナログ値へ変換するために、ＤＡＣ９５９へ順次供給され得る。ＤＡＣ９５９は、ＭＡＸ５８５７ ＲＦ ＤＡＣ（クロック逓倍ＰＬＬ／ＶＣＯ及び１４ビットＲＦ ＤＡＣコアを含み、複雑な経路はＲＦ ＤＡＣコアに直接アクセスするためにバイパスされ得る）であり得、示されない帯域フィルタ、次に利得可変増幅器（ＶＧＡ）が続き得る。いくつかの状況では、レベル９５０’において使用されるビットの数はＤＡＣ９５９により許容される数より大きく、例えば、レベル９５２’は１０ビットにより表されるが、ＤＡＣ９５９は８ビットＤＡＣである。これらの状況では、適切な数のＬＳＢが廃棄され、残りのＭＳＢはＤＡＣにより処理され、ディスプレイにおける結果画像の視覚的品質の損失はない。
【0081】
有利には、全ディジタル値が変調され、次にこれらの全変調ディジタル値は、変換及び送信のためのディジタル出力レベルを生成するためにディジタル的に合計される。この技術は、ディジタル値の各２進数を変調し、次にこれらに変調されたビットを合計して出力を生成するＣＤＭＡとは異なる。例えば、各ディジタル値内にＢビットがあると仮定すると、ＣＤＭＡでは、送信するべき合計Ｂ×Ｌ出力レベルがあることになる一方で、この新規ディジタル（又はアナログ）符号化技術では、送信するべき合計Ｌ出力レベルだけがあることになり、従って利点を有する。
【0082】
図９は、符号化器２５０～２５６のうちの１つから又はＤＡＣ４６０～４６６のうちの１つからなど、アナログ符号化器から出力された後の（又はディジタル的に符号化され、次にＤＡＣにより変換された後の）電磁気的経路を介し送信されたＳＳＶＴ波形６０２のシミュレーション（理想化されたオシロスコープトレースに似た）を示す。縦軸は電圧であり、横軸は１００ｐｓオシロスコープ測定時間間隔である。ＳＳＶＴ信号６０２は、ディジタル信号よりむしろアナログ波形であり（すなわち、信号は２進数を表さない）、この実施形態では、約－１５Ｖ～約＋１５Ｖの電圧の範囲を搬送し得るということに留意されたい。アナログ波形の電圧値は十分にアナログである（又は少なくともそうであり得る）。また、電圧は或る最大値に制限されないが、高い値は非実用的である。
【0083】
前に説明したように、アナログ電圧レベルは電磁気的経路上で連続して送信され、各レベル（ＤＡＣを通された後の上記アナログ出力レベル９５２－９５８又は上記ディジタル出力レベル９５２’－９５８’）は時間間隔毎に変調されたサンプルの合計である。送信される際、これらの出力レベルは波形６０２などの波形として現れる。特に、電圧レベル９８０は、変調されたサンプルの特定時間間隔内の合計（すなわち出力レベル）を表す。単純例を使用して、一連の電圧レベル９８０－９８６は４つの出力レベルの送信を表す。この例では、３２個のコードが使用され、このことは３２個のサンプルが並列で送信され得るということを意味し；従って、電圧レベル９８０－９８６（コードＬ内のチップの数に依存する多くのその後の電圧レベルが続く）は、３２個の符号化されたサンプル（映像ソースからの画素電圧など）の並列の送信を形成する。当該送信後、波形６０２の次の組のＬ個の電圧レベルは次の３２個のサンプルの送信を表す。一般的に、波形６０２は、コンポジットアナログ波形を形成するためのアナログ又はディジタル値のアナログ出力レベルへの符号化並びに離散時間間隔内のそれらのレベルの送信を表す。
【0084】
図２６は、符号化器を使用して符号化されたアナログ入力レベルの復号を示す。示されるように、Ｌ個の入力レベル９５０が伝送媒体の単一の電磁気的経路上で受信されている。本明細書及び前述の通り、コードブック９２０は、Ｎ個の直交コード９３２～９３８を含み、直交コード９３２～９３８は、入力レベル９５０を復号して、Ｎ個のアナログ値９０２～９０８（即ち、上記で符号化されたものと同じアナログ値９０２～９０８）の出力ベクトルを生成するために使用される。復号を実行するため、垂直矢印によって示されるように、各入力レベル９５２～９５８は、出力ベクトル９０２～９０８内の特定指標に対応する各コードの各チップによって変調される（９６１）。第１のコード９３２によるレベル９５２～９５８の変調を考慮すると、このような変調により、変調値の系列「２、０、．６、－１．４」が生成される。第２のコード９３４によるレベル９５２～９５８の変調により、変調値「２、０、－．６、１．４」の系列が生成される。第３のコード９３６による変調により、「２、０、－．６、－１．４」が生成され、第４のコード９３８による変調により、「２、０、．６、１．４」が生成される。
【0085】
次に、水平矢印によって示されるように、各系列の変調値を総和して、アナログ値９０２～９０８のうちの１つを生成する。例えば、第１の系列を総和して、アナログ値「１．２」（「４」のスケール係数を使用して正規化した後に「．３」になる）を生成する。同様の様式で、他の３つの系列の変調値を総和して、アナログ値「２．８」、「０」及び「４」を生成し、正規化した後に、アナログ値９０２～９０８の出力ベクトルが得られる。各コードが、入力レベルを変調し、次に、その系列を総和すること、又は、すべてのコードが、各系列を総和する前に入力レベルを変調することが可能である。従って、Ｎ個のアナログ値９０２～９０８の出力ベクトルは、Ｌ個の出力レベルを使用して並列に搬送されている。これらの例では、ディジタル入力レベルの復号の例は示されていないが、当業者であれば、上記の説明におけるディジタル値の符号化を読めば、このような復号の実行は簡単であることが分かるだろう。
【0086】
図２７Ａ、２７Ｂ及び２７Ｃは、符号化器及び復号器がアナログサンプル又はディジタルサンプルで動作できることを示す。様々なアナログ及びディジタル符号化器並びにアナログ及びディジタル復号器については、前述の通りである。上記で説明されるように、場合によっては、２つ以上のＥＭ経路が存在し得、それに応じて２つ以上の符号化器／復号器対、及び対応数のＤＡＣ又はＡＤＣが存在し得る。
【0087】
図２７Ａは、アナログ符号化器及び対応アナログ復号器の使用を示す。アナログ符号化器９００への入力は、アナログサンプル９７０、又はアナログ符号化器に位置するＤＡＣ９７２によってアナログに変換されるディジタルサンプル９７１である。この様式では、アナログ符号化器に到着したアナログ又はディジタルサンプルは、伝送媒体上の電磁気的経路上での送信のために符号化することができる。アナログ復号器９００’は、出力のためのアナログサンプル９７０を生成するために、符号化済みアナログサンプルを復号する。アナログサンプル９７０は、そのまま使用しても、ＡＤＣ（図示せず）を使用してディジタルサンプルに変換してもよい。
【0088】
図２７Ｂは、ディジタル符号化器及び対応アナログ復号器の使用を示す。ディジタル符号化器９０１への入力は、ディジタルサンプル９７１、又はディジタル符号化器に位置するＡＤＣ９７３によってディジタルに変換されるアナログサンプル９７０である。符号化器はディジタルであるため、符号化器に位置するＤＡＣ９５９は、電磁気的経路上での送信の前に、符号化済みサンプルをアナログに変換する。この様式では、ディジタル符号化器に到着したアナログ又はディジタルサンプルは、伝送媒体上の電磁気的経路上での送信のために符号化することができる。アナログ復号器９００’は、出力のためのアナログサンプル９７０を生成するために、符号化済みアナログサンプルを復号する。アナログサンプル９７０は、そのまま使用しても、ＡＤＣ（図示せず）を使用してディジタルサンプルに変換してもよい。
【0089】
図２７Ｃは、伝送媒体上の電磁気的経路を経由して到着した符号化済みアナログ信号を復号するためのディジタル復号器の使用を示す。符号化済みアナログ信号は、たった今説明したように、アナログ符号化器又はディジタル符号化器を使用して送信される。ディジタル復号器９７６に位置するＡＤＣ９７４は、電磁気的経路を介して送信された符号化済みアナログサンプルを受信し、このサンプルをディジタルに変換する。次に、これらの符号化済みディジタルサンプルは、ディジタル復号器９７６によってディジタルサンプル９７８（電磁気的経路上での送信の前に元々符号化されているサンプルの入力ベクトルの値に対応する）に復号される。ディジタルサンプル９７８は、そのまま使用しても、ＤＡＣを使用してアナログサンプルに変換してもよい。
【0090】
減衰としてのこのような現象、インピーダンス不整合に起因する反射、及び侵害する侵略者信号に起因して、あらゆる電磁気的経路は、それを介し伝播する電磁気信号を劣化させ、従って、受信端子における入力レベルの採取された測定結果は常に、送信端末において利用可能にされた対応出力レベルに関するエラーに晒される。従って、受信器における入力レベルのスケーリング（又は送信器における出力レベルの正規化又は増幅）が、当該技術領域において知られているように、補正するために行われ得る。更に、プロセス利得に起因して（すなわちまた電気的弾性エネルギーも増加させるＬの増加に起因して）、復号器における復号化された入力レベルは、当該技術領域において知られているように、送信された出力レベルを回復するためにコード長を使用してスケール係数により正規化される。更に、本明細書で説明されるように、Ｌ≧Ｎ≧２であることが好適であるが、幾つかの状況では、ＬがＮ未満（即ち、Ｎ＞Ｌ≧２）であることも可能である。
【0091】
（特定の実施形態）
上記では、ＳＳＶＴ送信器とタイミングコントローラとの集積化や、ＳＳＶＴ送信器とタイミングコントローラ及びシステムオンチップとの集積化について概説した。以下は、この集積化の例を示す特定の実施形態である。
上記では、ＳＳＶＴ送信器とタイミングコントローラとの集積化や、ＳＳＶＴ送信器とタイミングコントローラ及びシステムオンチップとの集積化について概説した。以下は、この集積化の例を示す特定の実施形態である。
【0092】
図１１は、集積化されたＳＳＶＴ送信器及びタイミングコントローラを備える８Ｋディスプレイセットを示す。ＬＣＤ／ＯＬＥＤディスプレイ３２８を有する８Ｋ１４４ディスプレイセットの関連部分が示されている。ディスプレイセットのＳｏＣ３０８への入力は、好適なコネクタタイプの中で特に、ＨＤＭＩ（登録商標）コネクタ３０３又はＲＪ－４５コネクタ３０５を介して入力することができる圧縮ディジタル映像信号３０２である。ＳｏＣは、このディジタルデータを圧縮解除し（そして、当技術分野で知られている及び上記で説明される他の処理を実行し）、示されるような好適なＶ－ｂｙ－Ｏｎｅフォーマット３１０及び速度を使用して、この変更されたディジタルデータを集積化されたタイミングコントローラ及びＳＳＶＴ送信器モジュール３２０に転送する。ＳｏＣから集積化モジュール３２０への１つ又は複数の制御信号３１１は、下流のコンポーネントの構成情報又はフレーミング信号を運ぶなど、多くの機能を有し得る。機能の１つは、ＳＤＲからＨＤＲへ（「スタンダードダイナミックレンジ」から「ハイダイナミックレンジ」へ）のガンマ曲線の調整又は同様の調整であり得る。他の機能は、解像度、バックライトタイプなど、ＴＣＯＮ動作パラメータの設定を含む。
【0093】
集積化モジュール３２０は、プリント回路基板上の単一の集積回路又は実装形態などの異なる形態を取ることができ、単一のＴＣＯＮ又は２つ以上のＴＣＯＮを含み得る。モジュール３２０は、図２、４、５Ａ、６、１０に示されるように実装することも、本開示を読んだ後に当業者によって理解されるような同様の方法で実装することもできる。モジュール３２０内には、バス３１６によって接続されたＴＣＯＮ３１４及びＳＳＶＴ送信器３１８が示されている。バス３１６は、例えば、２４又は４８個のパラレルディジタル信号（通常これはＴＣＯＮの標準出力である）を入力としてＳＳＶＴ Ｔｘ３１８に渡す。しかし、これらの数は、実装形態によって異なり得る。基本的には、ＳＳＶＴ Ｔｘ入力クロックの各区間の間、多くの画素が送信される。例えば、このバスの幅は、画素単位では、行レートで最大１行（約２３，０００サブ画素）であるか、又は行レートの対応倍数でその何分の１かである。
【0094】
次に、ＳＳＶＴ送信器の符号化器の各々は、ディスプレイ３２８の対応ソースドライバ３２４にＳＳＶＴ信号３２２を送信する。この例では、２４個の符号化器があり、これは、２４個のＳＳＶＴ信号及び２４個のソースドライバがあることを意味する。上記で述べたように、各ソースドライバは、好適には、本明細書及び米国特許出願第１７／９００，５７０号明細書（ＨＹＦＹＰ００９）で説明されるように実装され、ＳＳＶＴ受信器（対応復号器を有する）を伝統的なソースドライバの要素と共に集積化する。
【0095】
図１１に示されるように実装することができるが、ＳｏＣから集積化モジュール３２０への転送が２．３ＧＨｚの６４個のＶｘ１－ＨＳを使用し、２４個のＳＳＶＴ信号対が６３４ＭＨｚで動作する、８Ｋ１２０ディスプレイセットの例は示されていない。また、モジュール３２０が、各々がＳｏＣ３０８から供給される１６×Ｖｘ１－ＨＳ ４ＧＨｚのストリームを有する４つの従来技術のＴＣＯＮをどのように置き換えるかについても示されていない。これらの４つのストリームは、そのままにしてモジュール３２０に個別に入力することも、示されるようにストリーム３１０に組み合わせることもできる。また、モジュール３２０からディスプレイ３２８のゲートドライバへのタイミング及びフレーミング制御信号も示されていない。
【0096】
図１２は、集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣを備える８Ｋディスプレイセットを示す。ＬＣＤ／ＯＬＥＤディスプレイ３５８を有する８Ｋ１４４ディスプレイセットの関連部分が示されている。ディスプレイセットの集積化されたＳｏＣ、ＴＣＯＮ及びＳＳＶＴ送信器３５０への入力は、好適なコネクタタイプの中で特に、ＨＤＭＩ（登録商標）コネクタ３３３又はＲＪ－４５コネクタ３３５を介して入力することができる圧縮ディジタル映像信号３３２である。ＳｏＣは、このディジタルデータを圧縮解除し（そして、当技術分野で知られている及び上記で説明される他の処理を実行し）、その内部でこの変更されたディジタルデータを集積化されたタイミングコントローラ及びＳＳＶＴ送信器に転送する。
【0097】
集積化モジュール３５０は、プリント回路基板上の単一の集積回路又は実装形態などの異なる形態を取ることができ、単一のＴＣＯＮ又は２つ以上のＴＣＯＮを含み得る。ＴＣＯＮとＳＳＶＴ送信器の集積化は、図２、４、５Ａ、６、１０に示されるように実装することも、本開示を読んだ後に当業者によって理解されるような同様の方法で実装することもできる。ＳｏＣとの集積化は、その内部でＳｏＣからアンパッカ２６に信号１６４を渡すことによって実行される。集積化実装形態は、単一のチップであるか、或いは隣り合う多数のチップであるか又はマルチチップパッケージである（単一のチップのように見えるが、実際には２つ若しくは３つのチップが入っている）ことが企図される。特定の一実施形態では、図１１の６４×Ｖｘ１信号３１０は、より多くのビットを送信する特注のチップ内インタフェースバスと置き換えられる。チップピンは不要であるため、バスの幅は１０倍になり、レートは下がる。
【0098】
次に、ＳＳＶＴ送信器の符号化器の各々は、ディスプレイ３５８の対応ソースドライバ３５４にＳＳＶＴ信号３５２を送信する。この例では、２４個の符号化器があり、これは、２４個のＳＳＶＴ信号及び２４個のソースドライバがあることを意味する。上記で述べたように、各ソースドライバは、好適には、本明細書及び米国特許出願第１７／９００，５７０号明細書（ＨＹＦＹＰ００９）で説明されるように実装され、ＳＳＶＴ受信器（対応復号器を有する）を伝統的なソースドライバの要素と共に集積化する。そのようなソースドライバでは、ＤＡＣは不要である。
【0099】
図１２に示されるように実装することができるが、２４個のＳＳＶＴ信号対が６３４ＭＨｚで動作する、８Ｋ１２０ディスプレイセットの例は示されていない。また、モジュール３５０からディスプレイ３５８のゲートドライバへのタイミング及びフレーミング制御信号も示されていない。
【0100】
図１３は、ディジタル符号化を使用した集積化モジュール３２０の特定の一実施形態を示す。示されるように、Ｖｘ１サンプル３６２の６４個のストリームは、対応する６４個のＶｘ１受信器３６４において受信され、６４個のＶｘ１受信器３６４の各々は、カラーチャネル当たり８ビットのＲＧＢサンプルのストリーム３６５を分配器３６６に配送する。分配器３６６は、図５Ａの４０に示されるように実装することも、図１４Ａ又は１４Ｂに示されるように実装することもできる。次に、合計２４個のパラレルバス３６８の各々は、６４個のサンプル（Ｎ＝６４）を２４個の符号化器３７０のうちの１つに配送し、符号化器３７０の各々は、それらのＮ個のサンプルをディジタル的に符号化してディジタル信号を出力し、ディジタル信号は、２４個のディジタル／アナログ変換器３７２のうちの１つによってＳＳＶＴ ＥＭ信号３７４に変換され、ディスプレイのソースドライバに配送される。「レベル当たり１５ビット以上」という表記は、各アナログレベル出力が１５ビット以上の情報を反映することを意味する。
【0101】
図１４Ａは、図１３の分配器の可能な一実装形態をより詳細に示す。示されるように、Ｖｘ１受信器３６４からの６４個のストリーム入力３６５があり、各入力は、ＲＧＢサンプルのシリアルストリームを含む。これらのストリームのサンプルは、ラインバッファ３７６に格納される。次に、ラインバッファのサンプルは、任意の特定の配列を使用して、２４個の入力ベクトル３７８のセット（符号化器当たり１つの入力ベクトル）に配列される。示されるように、各入力ベクトルは、ラインバッファの６４個の逐次場所からその６４個のサンプルを受信するが、サンプルは、各入力ベクトルに配置する際、所望の任意の順序で配列することができる。入力ベクトルが満たされた時点で、サンプルはすべて、符号化のために符号化器に並列配送される。この例では、２４個の入力ベクトルの各々は、８Ｋ×３入力ラインの１／２４（即ち、各符号化器に対して９６０のライン）を符号化する。各入力ベクトルは、一度に６４個のサンプル（又は６０個のサンプル）をクロックインするが、その入力ベクトルに続いてクロックインするブロックは最大で９６０になる。例えば、入力ベクトル＃２３は、列０～９５９から入力を受信し、ベクトル＃２２は、列９６０～１９１９から入力を受信するなど、以下同様である。より具体的には、一符号化区間の間、ラインバッファからの６４個の場所は、６４個の場所を有する１つの入力ベクトルを介して符号化される。符号化器は、６０個のサンプル及び４つのサブバンド信号を送信する。符号化プロセスは、各ライン区間の間、１行当たり９６０のすべてのサンプルを伝えるために１６回反復される。アセンブリバンク、中継バンク及びプレゼンテーションバンクは、この簡略図のこの実装形態には示されていない。それらは、配列を実装するために、図５Ａに示されるように使用することができる。
【0102】
図１４Ｂは、図１３の分配器の別の可能な実装形態をより詳細に示す。この実装形態では、ラインバッファは使用されず、サンプルは、ストリーム入力から入力ベクトルに直接配列される。示されるように、Ｖｘ１受信器３６４からの６４個のストリーム入力３６５があり、各入力は、ＲＧＢサンプルのシリアルストリームを含む。いずれのストリーム入力からの入力サンプルも、所定配列に従って、入力ベクトルのいずれかの場所のいずれかに割り当てることができる。例として、入力ベクトル３７８の最初の２つの位置は、第１及び第２のストリーム入力に由来し、次の２つの位置は、第３及び第１のストリーム入力に由来し、第５の位置は、第２のストリーム入力に由来する。この例では、入力ベクトル３７９の複数の位置のうちの３つは、最後の３つのストリーム入力に由来し、従って、いかなる配列も可能であることが示される。
【0103】
図１５は、アナログ符号化を使用した集積化モジュール３２０の特定の一実施形態を示す。示されるように、Ｖｘ１サンプル３８２の６４個のストリームは、対応する６４個のＶｘ１受信器３８４において受信され、６４個のＶｘ１受信器３８４の各々は、カラーチャネル当たり８ビット（画素当たり２４ビット）のＲＧＢサンプルのストリーム３８５を分配器３８６に配送する。分配器３８６は、図５Ａの４０に示されるように実装することも、図１４Ａ又は１４Ｂに示されるように実装することもできる。次に、合計２４個のパラレルバス３８８の各々は、６４個のサンプル（Ｎ＝６４）をディジタル／アナログ変換器３９２に（又は６４個のＤＡＣに並列にそれぞれ）配送し、その後、変換されたサンプルは、２４個の符号化器３９０のうちの１つに並列配送され、符号化器３９０の各々は、それらのＮ個のサンプルを符号化するためにアナログ符号化を使用し、次に、ＳＳＶＴ ＥＭ信号３９４を出力してディスプレイのソースドライバに配送する。「レベル当たり１５ビット以上」という表記は、各アナログレベル出力が１５ビット以上の情報を反映することを意味する。
【0104】
図１６は、図１３からのディジタル符号化器のうちの１つをより詳細に示す。図８（及び他の場所）を参照して上記で説明されるように、コードブック３９７は、各入力サンプルと関連付けられたコードを含み、チップカウンタ３９６は、変調の間、コードのチップの各々をステップスルーするために使用される。動作の際、各変調器３７１は、関連コードの現在のチップによって、その対応ディジタルサンプルを変調し、それらのサンプルはすべて、加算器３７３によって総和され、出力レベルのうちの１つが生成される。この動作は、コードの各チップに対して繰り返され、Ｌ個の出力レベルが生成され、次に、アナログに変換され、ＳＳＶＴ信号３７４として出力される。
【0105】
図１７は、図１５からのアナログ符号化器のうちの１つをより詳細に示す。図７（及び他の場所）を参照して上記で説明されるように、コードブック３９７は、各入力サンプルと関連付けられたコードを含み、チップカウンタ３９６は、変調の間、コードのチップの各々をステップスルーするために使用される。動作の際、各変調器３９１は、関連コードの現在のチップによって、その対応アナログサンプルを変調し、それらのサンプルはすべて、加算器３９３によって総和され、出力レベルのうちの１つが生成される。この動作は、コードの各チップに対して繰り返され、Ｌ個の出力レベルが生成され、次に、ＳＳＶＴ信号３９４として出力される。
【0106】
図１８は、集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣを備える８Ｋ１２０ディスプレイセットを示す。この実装形態は、各ソースドライバが任意数の入力ＳＳＶＴ信号を多重化することを除いて、図１２に示されるものと同様である。ＬＣＤ／ＯＬＥＤディスプレイ４５８を有するディスプレイセットの関連部分が示されている。モジュール４５０からディスプレイ４５８のゲートドライバへのタイミング及びフレーミング制御信号は示されていない。
【0107】
ディスプレイセットの集積化されたＳｏＣ、ＴＣＯＮ及びＳＳＶＴ送信器４５０への入力は、好適なコネクタタイプの中で特に、ＨＤＭＩ（登録商標）コネクタ４３３又はＲＪ－４５コネクタ４３５を介して入力することができる圧縮ディジタル映像信号４３２である。ＳｏＣは、このディジタルデータを圧縮解除し（そして、当技術分野で知られている及び上記で説明される他の処理を実行し）、その内部でこの変更されたディジタルデータを集積化されたタイミングコントローラ及びＳＳＶＴ送信器に転送する。
【0108】
集積化モジュール４５０は、プリント回路基板上の単一の集積回路又は実装形態などの異なる形態を取ることができ、単一のＴＣＯＮ又は２つ以上のＴＣＯＮを含み得る。ＴＣＯＮとＳＳＶＴ送信器の集積化は、図２、４、５Ａ、６、１０に示されるように実装することも、本開示を読んだ後に当業者によって理解されるような同様の方法で実装することもできる。ＳｏＣとの集積化は、その内部でＳｏＣからアンパッカ２６に信号１６４を渡すことによって実行される。
【0109】
次に、ＳＳＶＴ送信器の符号化器の各々は、ディスプレイ４５８の対応ソースドライバ３５４にＳＳＶＴ信号４５２を送信し、各ソースドライバは、３つのＳＳＶＴ信号（即ち、３１７×３Ｍサンプル／ｓで３×ＳＳＶＴ対）を受信する。この例では、４８個の符号化器があり、これは、多重化のために４８個のＳＳＶＴ信号及び１６個のみのソースドライバが必要であることを意味する。上記で述べたように、各ソースドライバは、好適には、本明細書及び米国特許出願第１７／９００，５７０号明細書（ＨＹＦＹＰ００９）で説明されるように実装され、ＳＳＶＴ受信器（対応復号器を有する）を伝統的なソースドライバの要素と共に集積化する。そのようなソースドライバでは、ＤＡＣは不要である。各ソースドライバへの３つの入力ＳＳＶＴ信号の多重化は、当業者に公知の方法で実行することができる。有利には、多重化は、ソースドライバの数及び費用を劇的に低減する。
【0110】
（ＳＳＶＴ受信器とディスプレイのソースドライバとの集積化）
上記で述べたように、本明細書の様々な実施形態で示される集積化されたＳＳＶＴ送信器及びタイミングコントローラ１５０から又は集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣ１４０’からのＳＳＶＴ信号１６７は、ディスプレイパネルのソースドライバ１６９に搬送される。以下では、ＳＳＶＴ受信器をそのような１つ又は複数のソースドライバと共にどのように集積化することができるかについて説明する。
上記で述べたように、本明細書の様々な実施形態で示される集積化されたＳＳＶＴ送信器及びタイミングコントローラ１５０から又は集積化されたＳＳＶＴ送信器、タイミングコントローラ及びＳｏＣ１４０’からのＳＳＶＴ信号１６７は、ディスプレイパネルのソースドライバ１６９に搬送される。以下では、ＳＳＶＴ受信器をそのような１つ又は複数のソースドライバと共にどのように集積化することができるかについて説明する。
【0111】
図１９は、ディスプレイソースドライバ５８６を示す。多数のソースドライバは、示されるように及び当技術分野で知られているようにカスケード接続することができ、これらの多数のソースドライバがディスプレイパネルを駆動する。示されるように、ソースドライバ５８６は、従来技術のソースドライバで必要とされるようなＤＡＣ（表示のためにディジタルサンプルをアナログサンプルに変換するために信号経路に位置するもの）を必要としない。各ソースドライバの復号ユニット６１０への入力は、本明細書で説明されるように、上流においてディスプレイユニット自体内で又はディスプレイユニットの外部で符号化されているアナログＳＳＶＴ信号５９２である。示されるように、ＳＳＶＴ信号５９２は、ソースドライバ間でデイジーチェーン接続される。代替の実施形態では、各ソースドライバは、それ自体のＳＳＶＴ信号を有し、ＴＣＯＮは、各ソースドライバチップにタイミング情報を提供する。
【0112】
復号ユニット６１０は、任意数（Ｐ）の復号器を有し得るが、単一の復号器のみを有することも可能である。ユニット６１０は、１つ又は複数のＳＳＶＴ信号を復号し（以下で更に詳細に説明する）、多くの再構築されたアナログサンプルストリーム６１２（即ち、アナログ電圧）を出力する（サンプルの数はソースドライバの出力の数に対応する）。これらのアナログ出力６１２は、ディスプレイパネルが必要とする電圧範囲にない場合があるため、スケーリングが必要とされ、アナログ変換を使用してディスプレイパネルを駆動するための電圧範囲に電圧をシフトするレベルシフタ６２０に入力され得る。当技術分野で知られているように、ラッチ型又はインバータ型など、任意の好適なレベルシフタを使用することができる。レベルシフタは、増幅器と呼ばれることもある。
【0113】
例として、復号ユニットから出力される電圧範囲は０～１Ｖであり得、レベルシフタから出力される電圧範囲は－８～＋８Ｖであり得る（反転信号６２２を使用して、１フレームおきに電圧をフリップする（即ち、範囲が、あるフレームでは－８～０Ｖになり、次のフレームでは０～＋８Ｖとなる）ようにレベルシフタに通知する）。このように、ＳＳＶＴ信号は、その電圧をフレーム毎にフリップさせる必要はない。復号ユニットは、正電圧範囲（例えば）を提供し、レベルシフタは、ディスプレイパネルが期待するように電圧を１フレームおきにフリップする。また、復号ユニットは、ライン反転及びドット反転を実施することもできる。反転信号は、どの電圧を切り替えるかをレベルシフタに知らせる。ＯＬＥＤなどの一部のディスプレイパネルは、この電圧を１フレームおきにフリップする必要はなく、この場合、反転信号は不要であり、レベルシフタが電圧を１フレームおきにフリップすることはない。ＬＣＤなどのディスプレイパネルは、この電圧フリップを必要とする。反転信号６２２は、以下で説明されるように、復号ユニットから回復される。
【0114】
また、レベルシフタ６２０への入力は、利得及びガンマ値であり得、利得は、適用する増幅の度合いを決定し、ガンマ曲線は、光束と、光束に対する人間の光学的知覚を線形化した知覚輝度とを関係付ける。通常、従来技術のソースドライバでは、利得とガンマは両方とも、ディスプレイパネルの製造特徴によって決定される設定値である。アナログレベルシフタ６２０では、利得及びガンマは、以下のように実装することができる。ガンマは、一実施形態では、システムのディジタル部分において実装され、レベルシフト及び利得は、出力段増幅を設定することによってドライバにおいて実装される。ガンマの場合、この実装は、非線形増幅特徴を実装することによって、出力ドライバでも可能である。シフトされた時点で、サンプルは、出力６３４に出力され、当技術分野で知られているように、ディスプレイパネルのそれらの対応列内のソース電極を駆動するために使用される。
【0115】
特定のディスプレイパネル上の最終表示のためにＳＳＶＴ符号を適切に符号化するため（ディスプレイユニット自体内で符号化されるか、ディスプレイユニットの外部の更なる上流で符号化されるかにかかわらず）、そのディスプレイパネルの様々な物理的特徴又は特性は、ＧＰＵ（若しくは他のディスプレイコントローラ）又はＳＳＶＴ符号化を実行するあらゆるエンティティによって必要とされる。これらの物理的特徴は、６０８とラベル付けされ、数ある中で特に、解像度、テッセレーション、バックライトレイアウト、色プロファイル、アスペクト比及びガンマ曲線を含む。解像度は、特定のディスプレイパネルに対する定数である。テッセレーションは、パネルの平面を規則正しく且つ所定の方法で領域に細分化する方法を指し、単位は画素である。バックライトレイアウトは、バックライトパネルの解像度及び拡散特徴を指す。色プロファイルは、すべての原色の精確な輝度応答であり、画像の精確な色を提供する。ディスプレイパネルのアスペクト比は、離散的な既知の値を有する。
【0116】
特定のディスプレイパネルのこれらの物理的特徴は、多様な方法で、特定のディスプレイコントローラへの配送、ハードワイヤード又は提供が可能である。一例では、信号６０８は、これらの物理的特徴の値をディスプレイパネルから（又はディスプレイユニット内の別の場所から）ＳＳＶＴ送信器５４０に直接配送する。或いは、特定のディスプレイユニット内に埋め込まれたＳＳＶＴ送信器５４０では、これらの値が送信器内にハードコード化されている。或いは、特定のディスプレイコントローラは、特定のタイプのディスプレイパネルでのみ使用することが意図されており、その特徴値は、そのディスプレイコントローラ内にハードコード化されている。
【0117】
また、ディスプレイパネルへの入力は、バックライトのＬＥＤに指示する（即ち、いつ、どのレベルでオンに切り替えるかを指示する）バックライト信号６０４でもあり得る。換言すれば、ディスプレイパネルへの入力は、通常、画像の低解像度表現であり、これは、バックライトＬＥＤが、ディスプレイを明るくする必要がある場所では点灯し、ディスプレイを暗くする必要がある場所では暗くすることを意味する。バックライト信号は、ＳＳＶＴ信号内に埋め込むこともできるモノクロ信号であり得（即ち、他のパラレル映像信号、Ｒ、Ｇ及びＢ（例えば）と共に移動する別の独立したパラレル映像信号であり得）、低解像度のものでも高解像度のものでもよい。
【0118】
復号ユニット６１０からの出力は、ゲートドライバをソースドライバと同期させるために、ディスプレイパネルの左縁のゲートドライバ５６０とタイミング制御情報を共有するゲートドライバ制御信号６０６である。通常、各復号ユニットは、ゲートドライバと同じタイミング制御情報を得るタイミング取得回路を含み、ソースドライバフレックスフォイルの１つ又は複数（通常、最左端及び／又は最右端ソースドライバ）は、そのタイミング制御情報をゲートドライバへ導く。ゲートドライバに対するタイミング制御情報は、ＳＳＶＴ信号内に埋め込まれており、確立されたスペクトル拡散技術を使用してその信号から回復される。
【0119】
図１９は、ゲートドライバ制御信号がソースドライバの復号ユニット内で発生することを示していることに留意されたい（図２０は、下部のゲートドライバ制御信号６０６が、復号器と関連付けられたチャネルアライナ７８７で発生する状態をより詳細に示す）。また、図２及び１０は、タイミング信号１７１がＳＳＶＴ信号と共に移動していない状態を示していることにも留意されたい。
【0120】
ゲート制御信号を提供する多くの変形形態が可能である。ゲート信号は、元々は独立した信号（開始パルス＋クロック＋コントロール）であるが、図２０に示されるように、ＳＳＶＴ信号と共に搬送することができる（ただし、符号化する必要はない）。また、ゲート信号は、ＳＳＶＴ信号の埋め込みクロック信号から抽出することもできる（復号器→フレーミング→アライナ）。しかし、現代の「ゲートオンアレイ」パネルでは、ゲート信号を専用のクロック生成集積回路を通して複数のクロックパルスに変更する必要があるため、ＳＳＶＴクロック信号からの抽出の可能性は低い（ただし、適切なアライナ機能を使用すれば依然として可能である）。図２、４、６及び１０に示されるように、ゲート信号１７１は、ＳＳＶＴ信号と共に移動しない。通常、ソースドライバ入力タイミングは、上流のＴＣＯＮによって、ゲートドライバタイミングに合わせて調整される。特定の一実装形態では、配線織機は、ゲートドライバ制御信号をソースドライバ信号と並行して送信するが、ゲートドライバ制御信号は、ソースドライバに入らず、ソースドライバによって生成されることはない。それにもかかわらず、信号１７１は、ソースドライバを接続するフレックスフォイルを通じて伝播することも、別の実施形態では、ソースドライバ自体を通じて伝播することさえも可能である。
【0121】
通常、従来のディスプレイドライバは、「ＣＯＦ」（チップオンフレックス又はチップオンフォイル）ＩＣパッケージを使用してガラスに直接接続される。従来のＣＯＧ（チップオンガラス）も可能であるが、大型ディスプレイには見られない。これらのドライバを図１９及び２０の新規ソースドライバと置き換えることが可能であり、従って、既存のディスプレイパネルをＳＳＶＴ対応パネルにすることが可能である。これらのＩＣの入力は、通常、ＰＣＢＡによって一緒に接続され、映像ソース及びタイミングコントローラからの入力信号を提供する。これらは、ディスプレイパネルに近くとも離れていてもよく、映像及び制御信号を安価な配線で転送する。
【0122】
（ＳＳＶＴ復号及びソースドライバとの集積化の詳細）
受信側では、各ソースドライバの復号器は、伝送媒体上で受信された差動ＥＭレベル信号のストリームを復号して表示に好適なフォーマットに戻す責任を有する。好適なフォーマットが得られた時点で、サンプルに含まれる映像コンテンツをフレーム毎に映像ディスプレイ上に提示することができる。その結果、任意の映像ソースによって捕捉された映像を映像シンクによって再生成することができる。或いは、復号済み映像情報は、時間シフトモードで後に表示するために格納することができる。
受信側では、各ソースドライバの復号器は、伝送媒体上で受信された差動ＥＭレベル信号のストリームを復号して表示に好適なフォーマットに戻す責任を有する。好適なフォーマットが得られた時点で、サンプルに含まれる映像コンテンツをフレーム毎に映像ディスプレイ上に提示することができる。その結果、任意の映像ソースによって捕捉された映像を映像シンクによって再生成することができる。或いは、復号済み映像情報は、時間シフトモードで後に表示するために格納することができる。
【0123】
図２０は、ソースドライバの復号ユニット６１０の図をより詳細に示す。Ｐは、入力された電磁対の数を表し、各電磁対は、送信側の符号化器によってロックステップ方式で互いに同期して生成されていることで知られている等時性信号であることを除いて、他の対から独立したＳＳＶＴ信号を運ぶ。ソースドライバは、Ｐ個の復号器７８０及び収集器（ブロック７８２、７８６）を含む。復号器７８０は、送信側のその対の符号化器の逆変換を実行し、その入力差動ＥＭレベル信号をＮ個の再構築サンプルの出力ベクトルに再構築する（ただし、差動入力というよりむしろ、シングルエンド入力が使用され得る）。収集器は、復号器出力ベクトルサンプル（又は「再構築サンプル」）をソースドライバ入力６１２のその所定位置に割り当てる。ソースドライバ入力６１２は、ディスプレイパネル内の駆動された列グループに対応するＳ個の再構築サンプルを含む。収集器内には、再タイマー機能が含まれる。
【0124】
Ｐ個の復号器７８０（０からＰ－１までラベル付けされている）は、差動ＥＭレベル信号レベル０～レベルＰ－１（７０２～７０４）をそれぞれ受信するように配置される。それに応答して、復号器７８０の各々は、再構築サンプル（サンプル０からサンプルＮ－１まで）のＮ個の差動対を生成する。４つの復号器７８０（Ｐ＝４）が存在する場合、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３がそれぞれ構築される。サンプルの数Ｎは、先の符号化に使用された直交コードの数に正確に等しい。即ち、Ｎ個の直交コードが使用され、これは、コードブックからＮ個のコードが使用されることを意味する。
【0125】
再構築バンク７８２はそれぞれ、各復号区間の終わりに４つの復号器出力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々に対するＮ個の再構築サンプル（サンプル０からサンプルＮ－１まで）の差動対の各々をサンプリングして保持する。次に、これらの受信された差動対の電圧信号は、４つのベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々に対するサンプル（サンプルＮ－１からサンプル０まで）としてそれぞれ出力される。本質的には、各再構築バンクは、差動対電圧から単一の電圧に再構築する。中継バンク７８６は、以下で更に詳細に説明されるように、４つの復号器出力ベクトルＶ０、Ｖ１、Ｖ２、Ｖ３の各々に対するすべての再構築サンプル（Ｎｎ－１からＮ０まで）を受信し、アナログ出力バッファとして働く。サンプルが中継バンク７８６に移動した時点で、サンプルは、復号済みＳＳＶＴ信号から導出されたラッチ信号６３２によってトリガされる。ラッチ信号は、ソースドライバ間でデイジーチェーン接続することができる。サンプルが中継バンクから解放された時点で、サンプルは、レベルシフタ６２０に送信される。
【0126】
また、復号ユニット６１０は、各復号器７８０からフレーミング情報及びアパーチャ情報を受信するチャネルアライナ７８７や中継コントローラ７８９も含む。それに応答して、中継コントローラ７８９は、ＳＳＶＴ送信器によってレベル信号が送信された共通の時間間隔からすべてのサンプルが来ることを保証するために、中継バンク７８６のタイミングを調整する。その結果、チャネルアライナ７８７及び中継コントローラ７８９はいかなるタイミング差も補償するため、伝送媒体の個々のチャネルは、必ずしもすべてが同じ長さを有する必要はない。ゲートドライバ制御信号６０６は、タイミング情報をゲートドライバに（又は中間回路構成に）提供し、延いては正しいタイミング及び制御信号をゲートドライバに提供する。ゲートドライバ制御信号６０６は、チャネルアライナ７８７から発信され得る。図２０は、中継バンク７８６でサンプルをバッファリングしてからレベルをシフトする（増幅する）復号器を開示しているが、レベルをシフトしてからサンプルをバッファリングして出力することも可能であることに留意されたい。
【0127】
（ディスプレイパネルのソースドライバアレイ）
図２１は、ソースドライバのアレイを実装するための代替の実施形態を示す。アレイ６５０は、８Ｋ解像度及び１４４Ｈｚリフレッシュレートを有するディスプレイパネル（即ち、「８Ｋ１４４」パネル）での使用に好適である。図８は、この実施形態において、各ソースドライバが単一の復号器（即ち、１つの復号器の復号ユニット）に続いて収集器及び増幅器を含むことを示すのに対して、図１９及び２０は、各ソースドライバがソースドライバの復号ユニット内に多くの復号器を有し得ることを示す。いずれの手法も使用することができる。
図２１は、ソースドライバのアレイを実装するための代替の実施形態を示す。アレイ６５０は、８Ｋ解像度及び１４４Ｈｚリフレッシュレートを有するディスプレイパネル（即ち、「８Ｋ１４４」パネル）での使用に好適である。図８は、この実施形態において、各ソースドライバが単一の復号器（即ち、１つの復号器の復号ユニット）に続いて収集器及び増幅器を含むことを示すのに対して、図１９及び２０は、各ソースドライバがソースドライバの復号ユニット内に多くの復号器を有し得ることを示す。いずれの手法も使用することができる。
【0128】
２４個の７２０ＭＨｚ ＳＳＶＴ信号６５２～６５４が示されており、その各々は、ＳＳＶＴ送信器５４０からの撚線対である。即ち、各撚線対は、送信器の符号化器から発信されている。各対は、復号器６５６～６５８のうちの１つに入力され、各復号器は、１１．２５ＭＨｚの周波数で６４個のアナログサンプルを出力する。これらのサンプルの各々は、２４個の収集器６６２～６６４のうちの１つに入力され、各収集器は、以下でより詳細に示されるように、１５の復号区間毎に１回その出力を更新する前に、これらのサンプルの１５セットを収集する。上記で述べたように、各収集器は、再構築バンクと中継バンクから成る（この図では明示的に示されない）。これを受けて、各収集器からのこれらの９６０個のアナログサンプルは、増幅のために７５０ｋＨｚの周波数で増幅器６６６～６６８のうちの１つに入力され、その後、増幅されたアナログレベル６７０として７５０ｋＨｚ（１１．２５ＭＨｚ×６４／９６０）の周波数でディスプレイパネルのディスプレイ列上に出力される。分かり易くするため、図１９及び２０に示される信号６０４、６０６、６０８、６２２、６３２は示されていない。
【0129】
理論上、符号化済みＳＳＶＴ信号がより高い電圧を有し、復号済み信号がディスプレイによって必要とされるサンプル電圧になる場合は、増幅器又はレベルシフタを省略することができる。しかし、ＳＳＶＴ信号は通常低い電圧となる（そして、ディスプレイではより高い電圧出力が必要とされる）ため、増幅が必要である。図２１は、収集器６６４でサンプルをバッファリングしてから増幅する復号器を開示しているが、増幅してからサンプルを収集（バッファリング）して出力することも可能であることに留意されたい。いずれの実施形態も使用することができる。
【0130】
図２２は、図２１からの復号器６５６のうちの１つのブロック線図である。ＳＳＶＴ信号６５２のうちの１つが復号器に入力されている状態が示されている。復号器は、チップカウンタ６８０と、符号化及び復号のために使用される直交コードを含む、通常はＲＡＭに格納されるコードブック６８２と、６４個の出力アナログサンプル６８８の各々に対する各復号回路のブロック線図６８４とを含む。６４個のアナログサンプルの各グループは、１１．２５ＭＨｚでＬサイクル中１サイクル毎に「有効」と出力される。復号については、特定の回路線図と共に以下で更に詳細に説明する。
【0131】
図２３は、図２１からの収集器のブロック線図であり、図２０からの中継バンク７８６をより詳細に示す。基本的には、個々の収集器は、区分化されたラインバッファ内への直列／並列変換を実行する。示される収集器６６２～６６４の各々への入力は、１１．２５ＭＨｚの周波数の各復号器からの６４個のアナログサンプル６９０～６９２のセットである（再構築バンク７８２は示されていない）。示されるように、各復号区間の間、入力される６４個の再構築サンプルの新しいセットは、収集器内に格納され、各収集器は、１５の復号区間毎に１回満たされる。示されるように、１５の各々の復号区間の後、各収集器からの９６０個の格納されたサンプル６９８は、示されるように、ディスプレイパネルの対応列へ配送される前に、それらの対応増幅器６６６～６６８に出力される。特定の一実施形態では、図２１のソースドライバの各々（例えば、復号器６５８、収集器６６４及び増幅器６６８）は、集積回路内で実装され、そのような集積回路の各々は、フレキシブルＰＣＢ５８４上にマウントすることができる。
【0132】
（復号器詳細実施形態）
図２４は４つの復号器７８０のうちの１つの論理図である。復号器７８０は、伝送媒体上で受信された４つの差動ＥＭレベル信号のうちの１つを受信し、サンプル＆ホールドするように配置された差動増幅器１０９２及びサンプル＆ホールド回路１０９４を含む。入力ＥＭレベル信号を受信し、サンプル＆ホールドするように配置された他のタイプの回路（受信器）もまた使用され得る。次に、サンプリングされたＥＭレベル信号はＮ個の復号器トラック回路１０９６（Ｎｎ－１～Ｎ０）の各々へ提供される。シーケンサコントローラ１０９８は、送信側でそれぞれ適用された同じＳＳＤＳチップをＮ個の復号器トラック回路１０９６の各々へ提供する。この結果、サンプル出力（Ｎｎ－１～Ｎ０）は再構築バンク７８２へ提供される。送信側で使用されたのと同じＳＳＤＳチップが復号器トラック回路１０９６の各々により使用されるので、復調されたサンプルＮｎ－１～Ｎ０は送信側の変調の前のものと同じである。
図２４は４つの復号器７８０のうちの１つの論理図である。復号器７８０は、伝送媒体上で受信された４つの差動ＥＭレベル信号のうちの１つを受信し、サンプル＆ホールドするように配置された差動増幅器１０９２及びサンプル＆ホールド回路１０９４を含む。入力ＥＭレベル信号を受信し、サンプル＆ホールドするように配置された他のタイプの回路（受信器）もまた使用され得る。次に、サンプリングされたＥＭレベル信号はＮ個の復号器トラック回路１０９６（Ｎｎ－１～Ｎ０）の各々へ提供される。シーケンサコントローラ１０９８は、送信側でそれぞれ適用された同じＳＳＤＳチップをＮ個の復号器トラック回路１０９６の各々へ提供する。この結果、サンプル出力（Ｎｎ－１～Ｎ０）は再構築バンク７８２へ提供される。送信側で使用されたのと同じＳＳＤＳチップが復号器トラック回路１０９６の各々により使用されるので、復調されたサンプルＮｎ－１～Ｎ０は送信側の変調の前のものと同じである。
【0133】
復号器７８０の各々の復号器のコントローラ１０９８もまた、ストローブ信号、エンドオブバンク（ＥＯＢ）信号、アパーチャ信号及びフレーミング信号を含む多くの制御信号を生成する。ＥＯＢ信号は、再構築バンク７８２へ提供され、中継バンク７８６がサンプルにより完全に一杯になるタイミングを表す。これが発生すると、ＥＯＢ信号がアサートされ、次の組の再構築されたサンプル（Ｎｎ－１～Ｎ０）を予想して、復号器トラック１０９６及び中継バンク７８６の両方をクリアする。アパーチャ制御信号はサンプル＆ホールド回路１０９４へ提供され、フレーミング信号は、チャネルアライナ７８７へ、また中継コントローラ７８９へ提供される。
【0134】
図２５を参照すると、代表的符号化器トラック回路１０９６の線図が示される。復号器トラック回路１０９６は乗算器部及び累算器部を含む。乗算器部は、第１のスイッチ対Ｓ１－Ｓ１、第２のスイッチ対Ｓ２－Ｓ２、第３のスイッチ対Ｓ３－Ｓ３、及び第１の（正）及び第２の（負）電源レール上の１対のキャパシタＣ１－Ｃ１を含む。累算器部は、追加のトランジスタ対Ｓ４－Ｓ４、Ｓ５－Ｓ５、Ｓ６－Ｓ６及びＳ７－Ｓ７、演算増幅器、並びに第１の（正）及び第２の（負）電源レール上の１対のキャパシタＣＦ－ＣＦをそれぞれ含む。復調サイクル毎に、差動ＥＭレベル信号対が第１のレベル入力（レベル＋）端子及び第２のレベル入力（レベル－）端子において受信される。差動ＥＭレベル信号対は、受信ＳＳＤＳチップの値に依存して正（１）又は負（－１）のいずれかにより乗算することによる条件付き反転により乗算器部内で復調される。
【0135】
ＳＳＤＳチップが（＋１）の値を有すれば、ｃｌｋ１が活性状態であるときトランジスタ対Ｓ１－Ｓ１及びＳ３－Ｓ３は閉じ一方Ｓ２－Ｓ２は開いたままである。この結果、第１のレベル入力（レベル＋）端子及び第２のレベル入力（レベル－）端子における電圧値が、渡され、正負のレール上の２つのキャパシタＣ１及びＣ１によりそれぞれ格納される。換言すれば、入力値は（＋１）により乗算され、反転は発生しない。
【0136】
ＳＳＤＳチップが－１の値を有すれば、Ｓ１－Ｓ１スイッチは両方ともオフである一方で、スイッチＳ２－Ｓ２及びＳ３－Ｓ３はｃｌｋ１が活性状態になるとすべてオンにされる。この結果、正又は第１の（＋）端子及び負又は第２の（－）端子において受信された電圧値はスワップされる。換言すれば、第１又は正端子において提供された入力電圧値はより低い負レール上のキャパシタＣ１へ導かれ、その上に格納される一方で、第２又は（－）端子上に提供された電圧値は正の上側レール上のキャパシタＣ１へ切り替えられ、その上に格納される。従って、入力端子における受信電圧値は反転されるすなわち（－１）により乗算される。
【0137】
ｃｌｋ１が不活性状態に移行すると、Ｃ１及びＣ１上の蓄積された電荷は残ったままである。ｃｌｋ２が活性状態へ移行すると、トランジスタ対Ｓ４－Ｓ４が開く一方でトランジスタ対Ｓ５－Ｓ５及びＳ６－Ｓ６は閉じる。次に、下側又は負のレール上のキャパシタＣ１及び上側又は正のレール上のＣ１上の蓄積された電荷は演算増幅器の差動入力へ提供される。演算増幅器の出力は、送信側の符号化に先立って元の＋／－サンプル対である。
【0138】
２つのキャパシタＣ１及びＣ１上の蓄積された電荷もまた、Ｃｌｋ２が活性状態であると、上側又は正のレール上のキャパシタＣＦ及び下側又は負のレール上のキャパシタＣＦへ渡される。各復調サイクルにより、上側上のキャパシタＣ１及び下側レール上のキャパシタＣ１上の電荷は、上側及び下側レール上の２つのキャパシタＣＦ及びＣＦ上へそれぞれ蓄積される。ｃｌｋ１及びＥＯＢ信号が両方とも活性状態になると、トランジスタ対Ｓ７－Ｓ７は両方とも閉じられ、キャパシタＣＦ及びＣＦの各々のキャパシタのプレート同士を短絡する。この結果、蓄積された電荷は除去され、２つのキャパシタＣＦ及びＣＦはリセットされ、次の復調サイクルのための準備状態になる。
【0139】
各復号器７８０はＮ個の復号器トラック回路１０９６を有するので、Ｎ個の復号化された又は元の＋／－サンプル対は復調サイクル毎に再生成される。次にこれらのＮ個の＋／－サンプル対は再構築バンク７８２へ、次に中継バンク７８６へ提供される。この結果、元の組のサンプルはその元の色コンテンツ情報（例えばＲＧＢに関してＳ＝３）により再生成される。
【0140】
復号器トラック１０９６は、一連のＬサイクルにわたって入力レベルサンプルを再構築し、当該トラックのコードの逐次ＳＳＤＳチップにより各逐次入力レベルを復調する。Ｌ個の復調の各復調の結果はフィードバックキャパシタＣＦ上に蓄積される。ＥＯＢが復号化サイクルの第１の復調サイクルに対応するｃｌｋ１中にアサートされると、ＣＦは、零ボルト又は或る他のリセット電圧から再び蓄積することを始めるように、ＥＯＢ後にクリアされる。様々な非排他的実施形態では、Ｌの値は所定パラメータである。一般的に、パラメータＬが高ければ高いほどＳＳＤＳプロセス利得は大きくなり、伝送媒体上のＳＳＶＴ信号の送信の電気的弾力性より良くなる。他方で、パラメータＬが高ければ高いほどＳＳＶＴ変調の適用のための必要周波数は高くなり、伝送媒体により引き起こされる挿入損に起因して信号品質を落とし得る。上記復調サイクルは、復号器の各々により何度も何度も繰り返される。最終結果は、各々がそれらの元のカラーコンテンツ情報を有する元の時系列組のサンプル（すなわち、一組のＳサンプル）の回復である。
【0141】
（携帯電話の特定の実施形態）
図２８は、携帯電話内でＳＳＶＴを使用して映像サンプルを搬送するためのブロック線図である。携帯電話などの既存のＯＬＥＤ ＤＤＩＣデバイス上の従来技術のディスプレイは、４Ｋスマートフォンディスプレイの高いリフレッシュレート、ＭＩＰＩ受信器、ＳＲＡＭ、ディジタル画像処理、およそ１，０００個のディジタル／アナログ変換器を必要とするアナログ信号の大幅な使用により、改善が必要である。
図２８は、携帯電話内でＳＳＶＴを使用して映像サンプルを搬送するためのブロック線図である。携帯電話などの既存のＯＬＥＤ ＤＤＩＣデバイス上の従来技術のディスプレイは、４Ｋスマートフォンディスプレイの高いリフレッシュレート、ＭＩＰＩ受信器、ＳＲＡＭ、ディジタル画像処理、およそ１，０００個のディジタル／アナログ変換器を必要とするアナログ信号の大幅な使用により、改善が必要である。
【0142】
我々は、最適なＤＤＩＣ－ＴＣＯＮ及びＤＤＩＣ－ＳＤ分割が可能である、ＳｏＣからの短距離のＭＩＰＩ送信を提供する、ＳＲＡＭ及び画像処理のためにディジタルＤＤＩＣ－ＴＣＯＮを最適化する、すべてアナログの簡素化されたＤＤＩＣを提供する、ＳＳＶＴ送信器と共に集積化されたＤＤＩＣ－ＴＣＯＮにおいて少数のディジタル／アナログ変換器しか必要としないという利点を有する分割ＯＬＥＤ ＤＤＩＣアーキテクチャを提案する。
【0143】
画像又は映像の通信及び表示のために使用される同様のあらゆるハンドヘルドモバイルデバイスであり得る携帯電話（又はスマートフォン）５００が示されている。デバイス５００は、ディスプレイパネル５１０と、伝統的なモバイルＳｏＣ５２０と、集積化されたＤＤＩＣ－ＴＣＯＮ（ディスプレイドライバＩＣ－タイミングコントローラ）及びＳＳＶＴ送信器モジュール５３０と、集積化されたアナログＤＤＩＣ－ＳＤ（ＤＤＩＣ－ソースドライバ）及びＳＳＶＴ受信器５４０とを含む。モバイルＳｏＣ５２０及びモジュール５３０は、携帯電話の内部コンポーネントであるが、説明を容易にするために携帯電話の外部に示されている。
【0144】
モバイルＳｏＣ５２０は、モバイルデバイスにおいて使用されるあらゆる標準ＳｏＣであり、上記で論述されるＶｘ１入力信号と同様の方法で、ＭＩＰＩ ＤＳＩ５２４（モバイル産業プロセッサインタフェースディスプレイシリアルインタフェース）を介してモジュール５３０にディジタル映像サンプルを配送する。モジュール５３０内には、ＳＳＶＴ送信器と共に集積化されたＤＤＩＣ－ＴＣＯＮが含まれる。本開示を読み、以前の図面を参照することで、当業者は、任意数のアナログＳＳＶＴ信号５３４を出力するためにどのようにＳＳＶＴ送信機を実装することができるかについて理解するであろう。この例では、ＳＳＶＴ送信器は、３８０Ｍｓｐｓで１２対のＳＳＶＴ信号を出力する。モジュール５３０からディスプレイパネル５１０のゲートドライバへのタイミング及びフレーミングの制御信号は示されていない。通常、携帯電話の場合、ＤＤＩＣは、携帯電話の下端に位置し、ＳｏＣは、デバイスのほぼ中央にある。それに従って、集積化されたＤＤＩＣ－ＴＣＯＮ／ＳＳＶＴ送信器は、ＳｏＣの近く、約１０ｃｍ以内、又は約１～２ｃｍ以内に位置する。ディジタルデータの送信は極端な周波数で行われるため、導体長を可能な限り短くしておくことは有利である。テーブルコンピュータの場合、その距離は、約２５～３０ｃｍ又はそれ以下である。
【0145】
これらのアナログＳＳＶＴ信号は、集積化されたアナログＤＤＩＣ－ＳＤ及びＳＳＶＴ受信器５４０で受信される。任意数のアナログＳＳＶＴ信号を受信し、ディスプレイパネルを駆動するための電圧を生成するために、どのようにソースドライバをＳＳＶＴ受信器と共に集積化するかについての説明は、本明細書及び上述の米国特許出願第１７／９００，５７０号明細書（ＨＹＦＹＰ００９）に記載されている。有利には、ディスプレイパネル５１０を駆動するために必要なソースドライバは１つのみであり、モジュール５４０は、いかなるディジタル／アナログ変換器も必要としない。
【0146】
（他の実施形態）
本発明は、以下の他の実施形態を含む。
１．タイミングコントローラを符号化器と共に集積化した装置であって、
ディスプレイセットのシステムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記ディジタルサンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルの上記ラインのサブセットを受信し、アナログサンプルのサブセットを出力する少なくとも１つのＤＡＣと、
上記少なくとも１つのＤＡＣからのアナログサンプルの上記出力サブセットを符号化し、少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力する少なくとも１つの符号化器と、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
２．上記ディスプレイセットの単一の集積回路内に集積化される、実施形態１に記載の装置。
３．上記出力値が、上記電磁気的経路上で、上記ディスプレイセットのソースドライバと関連付けられた対応復号器に配送される、実施形態１に記載の装置。
４．上記出力値が、上記符号化器から上記復号器に配送されるアナログ値の系列である、実施形態３に記載の装置。
５．上記システムオンチップからディジタル映像信号を受信し、上記少なくとも１つのメディア信号を生成するアンパッカ
を更に含む、実施形態１に記載の装置。
６．上記少なくとも１つのメディア信号が、Ｒ、Ｇ、Ｂ信号である複数のメディア信号である、実施形態１に記載の装置。
７．上記ラインバッファコントローラが、３つのメディア信号、Ｒ、Ｇ、Ｂを受信し、上記ラインバッファに上記サンプルを格納し、上記サンプルの上記サブセットを上記ＤＡＣに配送する、実施形態１に記載の装置。
８．上記集積回路が、上記システムオンチップの約１０ｃｍ以内に位置する、実施形態２に記載の装置。
９．タイミングコントローラを符号化器と共に集積化した装置であって、
ディスプレイセットのシステムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記サンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルのサブセットを入力し、ディジタル出力値の系列を出力する少なくとも１つの符号化器と、
ディジタル出力値の上記系列を受信し、上記少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力するＤＡＣと、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
１０．上記ディスプレイセットの単一の集積回路内に集積化される、実施形態９に記載の装置。
１１．上記アナログ出力値が、上記電磁気的経路上で、上記ディスプレイセットのソースドライバと関連付けられた少なくとも１つの対応復号器に配送される、実施形態９に記載の装置。
１２．上記出力値が、上記符号化器から上記復号器に配送されるアナログ値の系列である、実施形態１１に記載の装置。
１３．上記システムオンチップからディジタル映像信号を受信し、上記少なくとも１つのメディア信号を生成するアンパッカ
を更に含む、実施形態９に記載の装置。
１４．上記少なくとも１つのメディア信号が、Ｒ、Ｇ、Ｂ信号である複数のメディア信号である、実施形態９に記載の装置。
１５．上記ラインバッファコントローラが、３つのメディア信号、Ｒ、Ｇ、Ｂを受信し、上記ラインバッファに上記サンプルを格納し、上記サンプルの上記サブセットを上記ＤＡＣに配送する、実施形態９に記載の装置。
１６．上記集積回路が、上記システムオンチップの約１０ｃｍ以内に位置する、実施形態１０に記載の装置。
１７．タイミングコントローラ及び符号化器をディスプレイセットのシステムオンチップと共に集積化した装置であって、
上記システムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラであって、上記タイミングコントローラ、上記符号化器及び上記システムオンチップが、集積回路内に集積化される、ラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記ディジタルサンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルの上記ラインのサブセットを受信し、アナログサンプルのサブセットを出力する少なくとも１つのＤＡＣと、
上記少なくとも１つのＤＡＣからのアナログサンプルの上記出力サブセットを符号化し、少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力する少なくとも１つの符号化器と、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
１８．タイミングコントローラ及び符号化器をディスプレイセットのシステムオンチップと共に集積化した装置であって、
上記システムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラであって、上記タイミングコントローラ、上記符号化器及び上記システムオンチップが、集積回路内に集積化される、ラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記サンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルのサブセットを入力し、ディジタル出力値の系列を出力する少なくとも１つの符号化器と、
ディジタル出力値の上記系列を受信し、上記少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力するＤＡＣと、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
本発明は、以下の他の実施形態を含む。
１．タイミングコントローラを符号化器と共に集積化した装置であって、
ディスプレイセットのシステムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記ディジタルサンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルの上記ラインのサブセットを受信し、アナログサンプルのサブセットを出力する少なくとも１つのＤＡＣと、
上記少なくとも１つのＤＡＣからのアナログサンプルの上記出力サブセットを符号化し、少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力する少なくとも１つの符号化器と、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
２．上記ディスプレイセットの単一の集積回路内に集積化される、実施形態１に記載の装置。
３．上記出力値が、上記電磁気的経路上で、上記ディスプレイセットのソースドライバと関連付けられた対応復号器に配送される、実施形態１に記載の装置。
４．上記出力値が、上記符号化器から上記復号器に配送されるアナログ値の系列である、実施形態３に記載の装置。
５．上記システムオンチップからディジタル映像信号を受信し、上記少なくとも１つのメディア信号を生成するアンパッカ
を更に含む、実施形態１に記載の装置。
６．上記少なくとも１つのメディア信号が、Ｒ、Ｇ、Ｂ信号である複数のメディア信号である、実施形態１に記載の装置。
７．上記ラインバッファコントローラが、３つのメディア信号、Ｒ、Ｇ、Ｂを受信し、上記ラインバッファに上記サンプルを格納し、上記サンプルの上記サブセットを上記ＤＡＣに配送する、実施形態１に記載の装置。
８．上記集積回路が、上記システムオンチップの約１０ｃｍ以内に位置する、実施形態２に記載の装置。
９．タイミングコントローラを符号化器と共に集積化した装置であって、
ディスプレイセットのシステムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記サンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルのサブセットを入力し、ディジタル出力値の系列を出力する少なくとも１つの符号化器と、
ディジタル出力値の上記系列を受信し、上記少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力するＤＡＣと、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
１０．上記ディスプレイセットの単一の集積回路内に集積化される、実施形態９に記載の装置。
１１．上記アナログ出力値が、上記電磁気的経路上で、上記ディスプレイセットのソースドライバと関連付けられた少なくとも１つの対応復号器に配送される、実施形態９に記載の装置。
１２．上記出力値が、上記符号化器から上記復号器に配送されるアナログ値の系列である、実施形態１１に記載の装置。
１３．上記システムオンチップからディジタル映像信号を受信し、上記少なくとも１つのメディア信号を生成するアンパッカ
を更に含む、実施形態９に記載の装置。
１４．上記少なくとも１つのメディア信号が、Ｒ、Ｇ、Ｂ信号である複数のメディア信号である、実施形態９に記載の装置。
１５．上記ラインバッファコントローラが、３つのメディア信号、Ｒ、Ｇ、Ｂを受信し、上記ラインバッファに上記サンプルを格納し、上記サンプルの上記サブセットを上記ＤＡＣに配送する、実施形態９に記載の装置。
１６．上記集積回路が、上記システムオンチップの約１０ｃｍ以内に位置する、実施形態１０に記載の装置。
１７．タイミングコントローラ及び符号化器をディスプレイセットのシステムオンチップと共に集積化した装置であって、
上記システムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラであって、上記タイミングコントローラ、上記符号化器及び上記システムオンチップが、集積回路内に集積化される、ラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記ディジタルサンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルの上記ラインのサブセットを受信し、アナログサンプルのサブセットを出力する少なくとも１つのＤＡＣと、
上記少なくとも１つのＤＡＣからのアナログサンプルの上記出力サブセットを符号化し、少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力する少なくとも１つの符号化器と、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
１８．タイミングコントローラ及び符号化器をディスプレイセットのシステムオンチップと共に集積化した装置であって、
上記システムオンチップから発信されるディジタルサンプルの少なくとも１つのメディア信号を受信するラインバッファコントローラであって、上記タイミングコントローラ、上記符号化器及び上記システムオンチップが、集積回路内に集積化される、ラインバッファコントローラと、
上記ラインバッファコントローラと通信する、上記サンプルのラインを格納するように配置されたラインバッファと、
上記ディジタルサンプルのサブセットを入力し、ディジタル出力値の系列を出力する少なくとも１つの符号化器と、
ディジタル出力値の上記系列を受信し、上記少なくとも１つの符号化器に対応する電磁気的経路に提示されるアナログ出力値の系列を出力するＤＡＣと、
上記ラインバッファコントローラからフレーミングフラグを受信し、上記ディスプレイセットのゲートドライバにゲートドライバ制御信号を出力するように配置されたゲートドライバコントローラと
を含む、装置。
【0147】
前述の発明は理解の明瞭さの目的のためにかなり詳細に説明されたが、幾つかの変形及び修正形態が添付の特許請求の範囲内で実行され得るということが明白になる。従って、説明された実施形態は、例示的であるが制約的ではないと捉えられるべきであり、本発明は本明細書に記載された詳細に制限されるべきでなく、以下の特許請求項及びそれらの等価物の完全な範囲により定義されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27A】
【図27B】
【図27C】
【図28】
【国際調査報告】