特表 2025-505860 半導体デバイス及び半導体デバイス製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-02-28

(54)【発明の名称】半導体デバイス及び半導体デバイス製造方法

(51)【国際特許分類】

   H10D 8/60 20250101AFI20250220BHJP

   H10D 8/50 20250101ALI20250220BHJP

   H10D 8/01 20250101ALI20250220BHJP

【ＦＩ】

H01L29/86 301E

H01L29/86 301F

H01L29/91 K

H01L29/86 301D

H01L29/91 F

H01L29/86 301P

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2024550237

(86)(22)【出願日】2022-08-25

(85)【翻訳文提出日】2024-08-23

(86)【国際出願番号】 CN2022114682

(87)【国際公開番号】W WO2023159894

(87)【国際公開日】2023-08-31

(31)【優先権主張番号】202210176403.6

(32)【優先日】2022-02-24

(33)【優先権主張国・地域又は機関】CN

(81)【指定国・地域】

(71)【出願人】

【識別番号】521531171

【氏名又は名称】ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド

(74)【代理人】

【識別番号】110004381

【氏名又は名称】弁理士法人ＩＴＯＨ

(72)【発明者】

【氏名】ユイ，イー

(72)【発明者】

【氏名】リウ，ジャアフウ

(72)【発明者】

【氏名】ワーン，ユイゥルゥ

(72)【発明者】

【氏名】ガオ，ボー

(72)【発明者】

【氏名】ターン，ローングゥ

(72)【発明者】

【氏名】ワーン，シン

(72)【発明者】

【氏名】ジャオ，ドーングワ－ン

(72)【発明者】

【氏名】ルオ，シージン

(57)【要約】

この出願の実施形態は、半導体デバイス及び半導体デバイス製造方法を提供する。当該半導体デバイスは、基板と、該基板の一方側に位置するエピタキシャル層であり、基板から遠い側の当該エピタキシャル層の表面にドープト領域が形成され、当該エピタキシャル層は、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを含む、エピタキシャル層と、終端領域を覆うパッシベーション層であり、アクティブ領域に対応する窓が形成されたパッシベーション層と、上記窓と、上記窓を形成するパッシベーション層の内縁とを覆い、上記窓内で前記アクティブ領域とショットキーコンタクトを形成する金属層と、を含む。この出願の実施形態のソリューションを用いることにより、パッシベーション層の構造が金属層の下に置かれ、その結果、パッシベーション層は金属層を包み込む必要がなく、それによって、パッシベーション層に形成される角の数が減少する。これは、例えば熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによって、クラックを通した水分侵入によって引き起こされるデバイス故障が防止され、高温高湿環境におけるデバイスの堅牢性が向上する。

【特許請求の範囲】

【請求項1】

基板と、
前記基板の一方側に位置するエピタキシャル層であり、前記基板から遠い側の当該エピタキシャル層の表面にドープト領域が形成され、当該エピタキシャル層は、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを有する、エピタキシャル層と、
前記終端領域を覆うパッシベーション層であり、前記アクティブ領域に対応する窓が形成されたパッシベーション層と、
前記窓と、前記窓を形成する前記パッシベーション層の内縁とを覆い、前記窓内で前記アクティブ領域とショットキーコンタクトを形成する金属層と、
を有する半導体デバイス。

【請求項2】

前記パッシベーション層は、順に積層されて互いに接触して配置された第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を有し、前記第１のパッシベーション層が、前記エピタキシャル層と前記第２のパッシベーション層との間に位置し、前記第２のパッシベーション層の材料が、前記第１のパッシベーション層の材料及び前記第３のパッシベーション層の材料のどちらとも異なる、請求項１に記載の半導体デバイス。

【請求項3】

前記アクティブ領域に対応する第１の窓が前記第１のパッシベーション層に配置され、前記アクティブ領域に対応する第２の窓が前記第２のパッシベーション層に配置され、前記第２の窓は前記第１の窓の外側に位置し、前記第３のパッシベーション層は、前記第１のパッシベーション層から遠い側の前記第２のパッシベーション層の面上に位置する第１部分と、前記第２の窓の内周壁を覆う第２部分と、前記第１のパッシベーション層上に積層して配置された第３部分とを有し、前記アクティブ領域に対応する第３の窓が前記第３のパッシベーション層の前記第３部分上に配置され、前記第１の窓と前記第３の窓が互いに対応し、互いに連通して前記窓を形成する、請求項２に記載の半導体デバイス。

【請求項4】

前記第１のパッシベーション層の前記材料と前記第３のパッシベーション層の前記材料は同じであって酸化シリコンを有し、且つ／或いは
前記第２のパッシベーション層の前記材料は窒化シリコンを有する、
請求項２又は３に記載の半導体デバイス。

【請求項5】

前記第３のパッシベーション層の厚さは、前記第１のパッシベーション層の厚さ及び前記第２のパッシベーション層の厚さよりも小さい、請求項２乃至４のいずれか一項に記載の半導体デバイス。

【請求項6】

当該半導体デバイスは、
前記パッシベーション層と前記金属層の外縁とを覆う保護層、
を有する、請求項１乃至５のいずれか一項に記載の半導体デバイス。

【請求項7】

基板から遠い側のエピタキシャル層の表面にドープト領域を形成し、前記エピタキシャル層は、前記基板の一方側に位置し、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを有し、
前記終端領域上にパッシベーション層を配設し、当該パッシベーション層は、前記アクティブ領域に対応する窓を持ち、
前記窓上に、及び前記窓を形成する前記パッシベーション層の内縁上に金属層を配設し、当該金属層が、前記窓内で前記アクティブ領域とショットキーコンタクトを形成する、
ことを有する半導体デバイス製造方法。

【請求項8】

前記パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を有し、前記終端領域上にパッシベーション層を前記配設することは、
前記エピタキシャル層上に順に第１の誘電体層及び第２の誘電体層を形成し、当該第１の誘電体層の材料は当該第２の誘電体層の材料と異なり、
前記アクティブ領域に対応する前記第２の誘電体層の部分に第２の窓をエッチングして前記第２のパッシベーション層を形成し、
前記第２の窓上に及び前記第２のパッシベーション層上に第３の誘電体層を形成し、前記第２の窓内で、当該第３の誘電体層が、前記第２の窓の内周壁を覆い、且つ前記第１の誘電体層上に積層されて前記第１の誘電体層と接触し、前記第２の誘電体層の前記材料は当該第３の誘電体層の材料と異なり、
前記第２の窓の内側の、前記アクティブ領域に対応する位置で、前記第１の誘電体層及び前記第３の誘電体層に対してエッチングを行い、当該エッチングは、前記第３の誘電体層に第３の窓をエッチングして前記第３のパッシベーション層を形成することと、前記第１の誘電体層に第１の窓をエッチングして前記第１のパッシベーション層を形成することとを有し、前記第１の窓と前記第３の窓が互いに対応し、互いに連通して前記窓を形成する、
ことを有する、請求項７に記載の半導体デバイス製造方法。

【請求項9】

前記第１の窓及び前記第３の窓は、１つのエッチングプロセスを用いて形成される、請求項８に記載の半導体デバイス製造方法。

【請求項10】

前記パッシベーション層上に及び前記金属層の外縁上に保護層を配設する、
ことを更に有する請求項７乃至９のいずれか一項に記載の半導体デバイス製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この出願は、２０２２年２月２４日に中国国家知識産権局に出願された、“半導体デバイス及び半導体デバイス製造方法”と題された中国特許出願第２０２２１０１７６４０３．６号に対する優先権を主張するものであり、それをその全体にてここに援用する。

【0002】

この出願は、半導体技術の分野に関し、特に、半導体デバイス及び半導体デバイス製造方法に関する。

【背景技術】

【0003】

パワーエレクトロニクスは、電力変換及び制御のための重要な技術であり、そのうちパワー半導体デバイスがコアであり、基礎である。炭化ケイ素（silicon carbide，ＳｉＣ）は、その優れた物理的及び化学的特性のために、低い製造コストで、より高い電力密度及び低い電力消費を有するパワーエレクトロニクスシステムを開発するための高温及び高耐圧パワー半導体デバイスを作製するために使用されることができる。

【0004】

パワー半導体デバイスは、アクティブ領域と終端領域とを含む。終端領域は、ブレイクダウン電圧を高めるために逆バイアスにおける高電界を延ばすように使用され得る。また、水分の侵入及び高電界の作用下で生じる好ましくない要因がデバイスの信頼性に影響を及ぼすことを防止するために、パッシベーション層が保護のために終端領域上に配置される必要がある。

【0005】

既存の半導体デバイスにおいて、パッシベーション層の構造は、深刻な応力集中の問題を有し、従って、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいて及ぼされる過度な応力に起因して、クラックが生じやすい。結果として、水分侵入経路が形成され、それが半導体デバイスを故障することを引き起こし、それによって製品の信頼性に影響を及ぼす。

【発明の概要】

【0006】

この出願の実施形態は、クラックが発生しにくくなるように、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができる半導体デバイス及び半導体デバイス製造方法を提供する。これは、クラックを通じた水分侵入によって生じるデバイス故障を防止し、それによって高温高湿環境におけるデバイスの堅牢性を向上させることができる。

【0007】

従って、この出願の実施形態は、以下の技術的ソリューションを使用する。

【0008】

第１の態様によれば、この出願の一実施形態は半導体デバイスを提供する。当該半導体デバイスは、基板と、該基板の一方側に位置するエピタキシャル層であり、基板から遠い側の当該エピタキシャル層の表面にドープト領域が形成され、当該エピタキシャル層は、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを含む、エピタキシャル層と、終端領域を覆うパッシベーション層であり、アクティブ領域に対応する窓が形成されたパッシベーション層と、上記窓と、上記窓を形成するパッシベーション層の内縁とを覆い、上記窓内で前記アクティブ領域とショットキーコンタクトを形成する金属層と、を含む。

【0009】

この出願のこの実施形態の半導体デバイスにおいては、パッシベーション層が金属層とエピタキシャル層との間に配置される。換言すれば、パッシベーション層の構造が金属層の下に置かれる。斯くして、パッシベーション層は金属層の外縁を包み込む必要がなく、それによって、パッシベーション層に形成される角の数が減少する。これは、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによって、クラックを通した水分侵入が防止され、高温高湿環境における半導体デバイスの堅牢性が向上する。

【0010】

取り得る一実装において、パッシベーション層は、順に積層されて互いに接触して配置された第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を含み、第１のパッシベーション層が、エピタキシャル層と第２のパッシベーション層との間に位置し、第２のパッシベーション層の材料が、第１のパッシベーション層の材料及び第３のパッシベーション層の材料のどちらとも異なる。換言すれば、この実装では、パッシベーション層が３層構造で配設され得る。第２のパッシベーション層の材料は、第１のパッシベーション層の材料及び第３のパッシベーション層の材料のどちらとも異なる。従って、それらの熱膨張係数も異なる。換言すれば、熱膨張係数間の差を用いることによってパッシベーション層の構造を最適化することができ、パッシベーション層がクラック生成することを更に防止し、それによって水分侵入をより良く防止する。

【0011】

取り得る一実装において、アクティブ領域に対応する第１の窓が第１のパッシベーション層に配置され、アクティブ領域に対応する第２の窓が第２のパッシベーション層に配置され、第２の窓は第１の窓の外側に位置し、第３のパッシベーション層は、第１のパッシベーション層から遠い側の第２のパッシベーション層の面上に位置する第１部分と、第２の窓の内周壁を覆う第２部分と、第１のパッシベーション層上に積層して配置された第３部分とを含み、アクティブ領域に対応する第３の窓が第３のパッシベーション層の第３部分上に配置され、第１の窓と第３の窓が互いに対応し、互いに連通して窓を形成する。斯くして、第１の窓を形成する第１のパッシベーション層の内縁と、第３の窓を形成する第３のパッシベーション層の内縁とが積み重ねられて接触し、第２の窓を形成する第２のパッシベーション層の内縁を包み込む。

【0012】

取り得る一実装において、第１のパッシベーション層の材料と第３のパッシベーション層の材料は同じであって、酸化シリコンを含み、且つ／或いは、第２のパッシベーション層の材料は窒化シリコンを含む。金属のＣＴＥ値は比較的大きく、窒化シリコンのＣＴＥ値は比較的小さく、酸化シリコンのＣＴＥ値はそれらの間である。従って、第３のパッシベーション層が、アクティブ領域に近い第２のパッシベーション層の内縁を完全に包み込むようにされる。これは、一方では、熱サイクルシナリオにおいて金属層にかかる変形応力を緩和することができ、他方では、第２のパッシベーション層をクラック生成から保護することができる。

【0013】

取り得る一実装において、第３のパッシベーション層の厚さは、第１のパッシベーション層の厚さ及び第２のパッシベーション層の厚さよりも小さい。換言すれば、この実装において、第２のパッシベーション層は特定の厚さを持ち、アクティブ領域に近い第２のパッシベーション層の内縁を第３のパッシベーション層が包み込むときに角（コーナー）が形成される。従って、第３のパッシベーション層の厚さを第１のパッシベーション層の厚さ及び第２のパッシベーション層の厚さよりも小さくすることで、温度変化のために角の位置に変形が発生するときにかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによってデバイスの信頼性が向上する。

【0014】

取り得る一実装において、当該半導体デバイスは、パッシベーション層と金属層の外縁とを覆う保護層を含む。換言すれば、この実装では、半導体デバイスをより良く保護するために、保護層が配設され得る。例えば、保護層は、ＰＩ接着層、すなわち、ポリイミドとし得る。

【0015】

第２の態様によれば、この出願の一実施形態は半導体デバイス製造方法を提供する。当該製造方法は、基板から遠い側のエピタキシャル層の表面にドープト領域を形成し、エピタキシャル層は、基板の一方側に位置し、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを含み、終端領域上にパッシベーション層を配設し、当該パッシベーション層は、アクティブ領域に対応する窓を持ち、該窓上に、及び該窓を形成するパッシベーション層の内縁上に金属層を配設し、当該金属層が、窓内でアクティブ領域とショットキーコンタクトを形成する、ことを含む。

【0016】

取り得る一実装において、パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を含み、終端領域上にパッシベーション層を配設することは、エピタキシャル層上に順に第１の誘電体層及び第２の誘電体層を形成し、当該第１の誘電体層の材料は当該第２の誘電体層の材料と異なり、アクティブ領域に対応する第２の誘電体層の部分に第２の窓をエッチングして第２のパッシベーション層を形成し、第２の窓上に及び第２のパッシベーション層上に第３の誘電体層を形成し、第２の窓内で、当該第３の誘電体層が、第２の窓の内周壁を覆い、且つ第１の誘電体層上に積層されて第１の誘電体層と接触し、第２の誘電体層の材料は当該第３の誘電体層の材料と異なり、第２の窓の内側の、アクティブ領域に対応する位置で、第１の誘電体層及び第３の誘電体層に対してエッチングを行い、当該エッチングは、第３の誘電体層に第３の窓をエッチングして第３のパッシベーション層を形成することと、第１の誘電体層に第１の窓をエッチングして第１のパッシベーション層を形成することとを含み、第１の窓と第３の窓が互いに対応し、互いに連通して窓を形成する、ことを含む。

【0017】

取り得る一実装において、第１の窓及び第３の窓は、１つのエッチングプロセスを用いて形成される。

【0018】

取り得る一実装において、当該製造方法は更に、パッシベーション層上に及び金属層の外縁上に保護層を配設することを含む。

【0019】

本発明の他の特徴及び利点が、以下の特定の実施形態の部分で詳細に記述される。

【図面の簡単な説明】

【0020】

以下にて、実施形態又は従来技術の説明において使用することが必要な添付図面について手短に説明する。

【図1A】半導体デバイスの上面構造の概略図である。

【図1B】図１Ａに示す半導体デバイスのＡ－Ａ線に沿った断面構造の概略図である。

【図2】この出願の一実施形態に従った、保護層が部分的に除去された半導体デバイスの上面構造の概略図である。

【図3】図２に示す半導体デバイスのＢ－Ｂ線に沿った断面構造の概略図である。

【図4】この出願の一実施形態に従った半導体デバイス製造方法のフローチャートである。

【図5】図４に示す半導体デバイスの製造方法の工程Ｓ４０２の具体的なフローチャートである。

【図6】図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。

【図7】図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。

【図8】図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。

【図9】図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。

【図10】図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。

【発明を実施するための形態】

【0021】

以下、この出願の実施形態における添付の図面を参照して、この出願の実施形態における技術的ソリューションを説明する。

【0022】

この出願の説明において、用語“中心”、“上”、“下”、“前”、“後”、“左”、“右”、“垂直”、“水平”、“頂部”、“底部”、“内側”、及び“外側”などによって示される位置又は位置関係は、添付の図面に示される位置又は位置関係に基づくものであり、言及される装置又はコンポーネントが特定の位置に設けられたり特定の位置に構築されて動作したりする必要があることを示す又は暗示する代わりに、この出願を説明することを容易にすること及び説明を単純化することを意図しているにすぎず、従って、この出願に対する限定として理解されるべきでない。

【0023】

この出願の説明において、留意されるべきことには、別段の明確な断りや限定がない限り、用語“マウント”、“リンク”、及び“接続”は、広い意味で理解されるべきであり、例えば、固定された接続であってもよいし、取り外し可能な接続であってもよいし、突合せジョイント接続又は一体化接続であってもよい。当業者は、この出願における前述の用語の具体的な意味を具体的なケースに基づいて理解することができる。

【0024】

以下にて、この出願の実施形態で使用される頭字語及び略語並びに重要な用語を詳細に説明する：
ＳＢＤ：schottky barrier diode，ショットキーバリアダイオード；
ＭＯＳＦＥＴ：metal-oxide-semiconductor field-effect transistor，金属酸化膜半導体電界効果トランジスタ；
ＰＩ：polyimide，ポリイミド；
ＴＣ：thermal cycle，熱サイクル；
ＣＴＥ：coefficient of thermal expansion，熱膨張係数。

【0025】

なお、矛盾が生じない限り、この出願の実施形態及び実施形態における特徴は相互に組み合わされることができる。以下では、実施形態を用いることにより、添付の図面を参照してこの出願を詳細に説明する。

【0026】

産業上最も広く応用されているＳｉＣパワーデバイスとして、ＳｉＣ ＳＢＤは、スイッチング過程において少数キャリア蓄積効果を持たない。ＳｉＣ ＳＢＤの逆回復（リバースリカバリ）電流は、主に空乏領域のジャンクション容量に依存し、逆回復電荷及び逆回復損失が非常に少ない。従って、ＳｉＣ ＳＢＤのスイッチング速度が向上し、スイッチング損失が減少する。これは、応用回路におけるスイッチング周波数を大幅に改善し、それにより、ほぼ理想的な動的性能を提供する。ＳｉＣ ＳＢＤは、整流器、太陽光発電インバータ、車載電気駆動システム、及び他の分野において広く適用されている。

【0027】

図１Ａは、半導体デバイスの上面構造の概略図である。図１Ｂは、図１Ａに示す半導体デバイスのＡ－Ａ線に沿った断面構造の概略図である。当該半導体デバイスはＳＢＤであるとし得る。理解され得ることには、当該半導体デバイスは代わりに、例えばｐｉｎダイオードといった他のデバイスであってもよい。図１Ａ及び図１Ｂに示すように、当該半導体デバイスは、基板１０、エピタキシャル層２０、パッシベーション層３０、金属層４０、及びＰＩ接着層５０を含んでいる。基板１０はＳｉ又はＳｉＣとし得る。パッシベーション層４０は酸化シリコン又は窒化シリコンを含み得る。

【0028】

図１Ｂに示すように、エピタキシャル層２０は、アクティブ領域と終端領域とを含む。パッシベーション層３０は、第１のパッシベーション層３０１、第２のパッシベーション層３０２、及び第３のパッシベーション層３０３を含んでいる。第１のパッシベーション層３０１が終端領域を覆っている。金属層４０が、アクティブ領域と、アクティブ領域に近い第１のパッシベーション層３０１の内縁とを覆っている。第２のパッシベーション層３０２と第３のパッシベーション層３０３が、順に積層され、第１のパッシベーション層３０１のうち、上に金属層４０が配置されない部分を覆うとともに、金属層４０の外縁を覆っている。換言すれば、第２のパッシベーション層３０２と第３のパッシベーション層３０３が金属層４０を直接覆っている。ＰＩ接着層５０が、第２のパッシベーション層３０２と、第３のパッシベーション層３０３と、金属層４０の外縁とを覆っている。

【0029】

半導体デバイスの材料の層の固有の熱特性は一貫していない。例えば熱サイクルなどの信頼性試験手順において、成形コンパウンド、ＰＩ接着剤、及び半導体材料（例えば基板Ｓｉ又はＳｉＣなど）のＣＴＥは一致せず、剪断応力を生じさせる。特定のサイクル数を超えると、応力がさらには金属材料の降伏強度を超え、金属材料を変形させる。従って、金属層４０を覆う第２のパッシベーション層３０２及び第３のパッシベーション層３０３における例えば酸化シリコン又は窒化シリコンなどの延性の乏しい材料は、金属層４０を包み込む屈曲位置にかかる過度な応力に起因してクラック生成しやすい。結果として、水分侵入経路が形成され、それが半導体デバイスを故障させ、製品信頼性に影響を及ぼす。

【0030】

また、集積回路チップと比較して、パワーデバイスの表面の金属層は比較的厚く、サイズが比較的大きく、それ故に、変形がより深刻である。Ｓｉ材料と比較して、ＳｉＣ材料は、パッシベーション層材料とのＣＴＥ値の差が大きく、応力集中の問題がいっそう深刻である。

【0031】

これに鑑み、この出願の実施形態は、半導体デバイス及び半導体デバイス製造方法を提供し、パッシベーション層が金属層とエピタキシャル層との間に配置される。換言すれば、パッシベーション層の構造が金属層の下に置かれる。斯くして、パッシベーション層は金属層の外縁を包み込む必要がなく、それによって、パッシベーション層に形成される角の数が減少する。これは、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによって、クラックを通した水分侵入が防止され、高温高湿環境における半導体デバイスの堅牢性が向上する。この出願の実施形態において、半導体デバイスは、例えばダイオード又はＭＯＳトランジスタなどのＳｉＣパワーデバイスとし得る。以下では、説明のための例としてＳｉＣ ＳＢＤパワーデバイスを使用する。

【0032】

図２は、この出願の一実施形態に従った、保護層が部分的に除去された半導体デバイスの上面構造の概略図である。図３は、図２に示す半導体デバイスのＢ－Ｂ線に沿った断面構造の概略図である。図３に示すように、当該半導体デバイスは、基板１、エピタキシャル層２、パッシベーション層３、及び金属層４を含んでいる。エピタキシャル層２は、基板１の一方側に位置する。基板１から遠い側のエピタキシャル層２の表面にドープト領域が形成され、エピタキシャル層２は、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを含む。例えば、基板１は第１型の不純物を有し、エピタキシャル層２は第１型の不純物を有し、エピタキシャル層２のドープト領域は第２型の不純物を有する。また、基板１の材料及びエピタキシャル層２の材料は限定されず、例えば、Ｓｉ又はＳｉＣとし得る。

【0033】

パッシベーション層３が終端領域を覆い、アクティブ領域に対応する窓Ｗがパッシベーション層３に形成される。金属層４が、窓Ｗと、アクティブ領域に近いパッシベーション層３の内縁、つまりは窓Ｗを形成する内縁とを覆い、窓Ｗ内でアクティブ領域とのショットキーコンタクトを形成する。具体的には、金属層４が、アクティブ領域上に積層して配置され、アクティブ領域に近いパッシベーション層３の内縁を覆う。換言すれば、金属層４が、アクティブ領域に近いパッシベーション層３の内縁と接合され、パッシベーション層３の内縁は、金属層４とエピタキシャル層２との間に位置する。

【0034】

また、当該半導体デバイスは更に、パッシベーション層３と金属層４の外縁とを覆う保護層５を含み得る。例えば、保護層５は、ＰＩ接着層、すなわち、ポリイミドとし得る。図２では、金属層４及びパッシベーション層３の具体的な構造を示すために、パッシベーション層３の内縁とパッシベーション層３の外縁との間の保護層５を除去している。図２に示すように、パッシベーション層３及びＰＩ接着層５は、金属層４の周囲に配置された輪状構造である。

【0035】

図３を再び参照するに、水分侵入をより良く軽減するために、パッシベーション層３は、順に積層され、互いに接触して配置された第１のパッシベーション層３１、第２のパッシベーション層３２、及び第３のパッシベーション層３３を含み得る。第１のパッシベーション層３１は、エピタキシャル層２と第２のパッシベーション層３２との間に位置し、第２のパッシベーション層３２の材料は、第１のパッシベーション層３１の材料及び第３のパッシベーション層３３の材料のどちらとも異なる。例えば、第１のパッシベーション層３１の材料と第３のパッシベーション層３３の材料は同じであり、酸化シリコンを含む。第２のパッシベーション層３２の材料は窒化シリコンを含む。理解され得ることには、必要に応じて、第１のパッシベーション層３１、第２のパッシベーション層３２、及び第３のパッシベーション層３３について代わりに他の材料が選択されてもよい。

【0036】

アクティブ領域に対応する第１の窓Ｗ１が第１のパッシベーション層３１に配置され、アクティブ領域に対応する第２の窓Ｗ２が第２のパッシベーション層３２に配置され、第２の窓Ｗ２は第１の窓Ｗ１の外側に位置する。第３のパッシベーション層３３は、第１のパッシベーション層３１から遠い側の第２のパッシベーション層３２の面上に位置する第１部分と、第２の窓Ｗ２の内周壁を覆う第２部分と、第１のパッシベーション層３１上に積層して配置された第３部分とを含む。第３のパッシベーション層３３の第３部分に、アクティブ領域に対応する第３の窓Ｗ３が配設され、第１の窓Ｗ１と第３の窓Ｗ３が、互いに対応し、互いに連通して窓Ｗを形成する。

【0037】

斯くして、第１の窓Ｗ１を形成する第１のパッシベーション層３１の内縁と、第３の窓Ｗ３を形成する第３のパッシベーション層３３の内縁とが積み重ねられて接触し、第２の窓Ｗ２を形成する第２のパッシベーション層３２の内縁を包み込むことができる。換言すれば、第１のパッシベーション層３１の内縁及び第３のパッシベーション層３３の内縁が、第２のパッシベーション層３２の内縁を超えて延長される。第１のパッシベーション層３１と第３のパッシベーション層３３とで第２のパッシベーション層３２を完全に包み込むように、第１のパッシベーション層３１及び第３のパッシベーション層３３の延長部分が積み重ねられて接触する。金属のＣＴＥ値は比較的大きく、窒化シリコンのＣＴＥ値は比較的小さく、酸化シリコンのＣＴＥ値はそれらの間である。従って、第３のパッシベーション層３３が、アクティブ領域に近い第２のパッシベーション層３２の内縁を完全に包み込むようにされる。これは、一方では、熱サイクルシナリオにおいて金属層４にかかる変形応力を緩和することができ、他方では、第２のパッシベーション層３２がクラック生成しにくいように第２のパッシベーション層３２を保護することができる。

【0038】

また、第２の窓Ｗ２は、第２のパッシベーション層３２を形成するためのエッチングプロセスを用いてエッチングされることができ、第１の窓Ｗ１及び第３の窓Ｗ３は、第１のパッシベーション層３２及び第３のパッシベーション層３３を形成するための別のエッチングプロセスを用いて同時にエッチングされることができる。

【0039】

また、例えば、図３に示すように、アクティブ領域から離れた第１のパッシベーション層３１の外縁、アクティブ領域から離れた第２のパッシベーション層３２の外縁、アクティブ領域から離れた第３のパッシベーション層３３の外縁は、整列されて配置され得る。他の一例では、アクティブ領域から離れた第１のパッシベーション層３１の外縁と、アクティブ領域から離れた第３のパッシベーション層３３の外縁とが積み重ねられて接触し、アクティブ領域から離れた第２のパッシベーション層３２の外縁を包み込む。換言すれば、パッシベーション層３の外縁の構造は、パッシベーション層３の内縁の構造と同様であってもよい。

【0040】

また、第１のパッシベーション層３１、第２のパッシベーション層３２、及び第３のパッシベーション層３３のそれぞれの厚さは、必要に応じて選定され得る。例えば、第１のパッシベーション層３１の厚さＨ１の値の範囲は、０．５μｍ≦Ｈ１≦１．５μｍとすることができ、第２のパッシベーション層３２の厚さＨ２の値の範囲は、０μｍ＜Ｈ２≦１μｍとすることができ、第３のパッシベーション層３３の厚さＨ３の値の範囲は、０μｍ＜Ｈ３≦０．５μｍとすることができる。

【0041】

第３のパッシベーション層３３の過剰な厚さは、パッシベーション層３の上に位置する金属層４の外縁の曲げ変形を悪化させ、熱サイクルシナリオにおいて金属層４の外縁をクラック生成しやすいものにすることを考慮して、第３のパッシベーション層３３には比較的小さい厚さが設定され得る。例えば、第３のパッシベーション層３３の厚さは、第１のパッシベーション層３１の厚さ及び第２のパッシベーション層３２の厚さよりも小さいとし得る。第２のパッシベーション層３２は特定の厚さを持ち、アクティブ領域に近い第２のパッシベーション層３２の内縁を第３のパッシベーション層３３が包み込むときに角（コーナー）が形成される。従って、第３のパッシベーション層３３の厚さを第１のパッシベーション層３１の厚さ及び第２のパッシベーション層３２の厚さよりも小さくすることで、例えば熱サイクルシナリオにおいて、温度変化のために角の位置に変形が発生するときにかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによってデバイスの信頼性が向上する。

【0042】

この出願のこの実施形態の半導体デバイスでは、パッシベーション層の角の位置における応力集中の現象が緩和され、その結果、クラックが発生しにくくなる。具体的には、パッシベーション層が金属層とエピタキシャル層との間に配置される。換言すれば、パッシベーション層の構造が金属層の下に置かれる。斯くして、パッシベーション層は金属層の外縁を包み込む必要がなく、それによって、パッシベーション層に形成される角の数が減少する。これは、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができる。また、パッシベーション層がクラック生成することを防止するように、熱膨張係数間の差を用いてパッシベーション層の構造が更に最適化され、それによって、クラックを通した水分侵入が防止され、高温高湿環境における半導体デバイスの堅牢性が向上する。

【0043】

図４は、この出願の一実施形態に従った半導体デバイス製造方法のフローチャートである。図４に示すように、当該製造方法は以下の工程を含む。

【0044】

Ｓ４０１：基板１から遠い側のエピタキシャル層２の表面にドープト領域を形成し、エピタキシャル層２は、基板１の一方側に位置し、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを含む。

【0045】

具体的には、先ず、エピタキシャル層２上のドーピング位置を、マスクを用いて決定することができ、次いで、ドーピング位置においてイオン注入が実行される。イオン注入後に高温アニールが実行されてドープト領域を形成する。

【0046】

Ｓ４０２：終端領域上にパッシベーション層３を配設し、パッシベーション層３は、アクティブ領域に対応する窓を持つ。

【0047】

Ｓ４０３：窓Ｗ上に、及び窓Ｗを形成するパッシベーション層３の内縁上に金属層４を配設し、金属層４が、窓Ｗ内でアクティブ領域とショットキーコンタクトを形成する。

【0048】

Ｓ４０４：パッシベーション層３上に及び金属層４の外縁上に保護層５を配設する。

【0049】

この出願のこの実施形態では、パッシベーション層が金属層を包み込むことがないように、半導体デバイスのパッシベーション層の構造が最適化される。斯くして、パッシベーション層は少ない数の角を持つ。これは、極端な熱サイクル条件においてパッシベーション層にかかる応力を低減させることができ、それによって、パッシベーション層がクラック生成することを防止し、高温高湿環境におけるデバイスの堅牢性が向上する。

【0050】

図５は、図４に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。図６－図１０は、図５に示す半導体デバイス製造方法の工程Ｓ４０２の具体的なフローチャートである。パッシベーション層３は、第１のパッシベーション層３１、第２のパッシベーション層３２、及び第３のパッシベーション層３３を含むことができる。この場合、図５に示すように、Ｓ４０２は具体的に以下のサブ工程を含み得る。

【0051】

Ｓ４０２１：エピタキシャル層２上に順に第１の誘電体層３ａ及び第２の誘電体層３ｂを形成し、第１の誘電体層３ａの材料は第２の誘電体層３ｂの材料と異なる。

【0052】

Ｓ４０２１が行われる前に、図６に示すように、基板１の一方側にエピタキシャル層２が形成され、基板１から遠い側のエピタキシャル層２の表面にドープト領域が形成される。Ｓ４０２１が行われた後に、図７に示すように、エピタキシャル層２上に順に第１の誘電体層３ａ及び第２の誘電体層３ｂが形成される。

【0053】

また、第１の誘電体層３ａ及び第２の誘電体層３ｂは、堆積を通じてエピタキシャル層２上に順に形成され得る。具体的には、先ず第１の誘電体層３ａが堆積を通じて形成され、次いで、第２の誘電体層３ｂが堆積を通じて形成される。

【0054】

Ｓ４０２２：図８に示すように、アクティブ領域に対応する第２の誘電体層３ｂの部分に第２の窓Ｗ２をエッチングして第２のパッシベーション層３２を形成する。

【0055】

Ｓ４０２３：図９に示すように、第２の窓Ｗ２上に及び第２のパッシベーション層３２上に第３の誘電体層３ｃを形成し、第２の窓Ｗ２内で、第３の誘電体層３ｃが、第２の窓Ｗ２の内周壁を覆い、且つ第１の誘電体層３ａ上に積層されて第１の誘電体層３ａと接触し、第２の誘電体層３ｂの材料は第３の誘電体層３ｃの材料と異なる。

【0056】

具体的には、第３の誘電体層３ｃは、堆積を通じて第１の誘電体層３ａ及び第２のパッシベーション層３２上に形成され得る。

【0057】

Ｓ４０２４：図１０に示すように、第２の窓Ｗ２の内側の、アクティブ領域に対応する位置で、第１の誘電体層３ａ及び第３の誘電体層３ｃに対してエッチングを行い、当該エッチングは、第３の誘電体層３ｃに第３の窓Ｗ３をエッチングして第３のパッシベーション層３３を形成することと、第１の誘電体層３ａに第１の窓Ｗ１をエッチングして第１のパッシベーション層３１を形成することとを含み、第１の窓Ｗ１と第３の窓Ｗ３が互いに対応し、互いに連通して窓Ｗを形成する。

【0058】

斯くして、アクティブ領域に近い第１のパッシベーション層３１の内縁（つまりは、第１の窓Ｗ１を形成する内縁）と、アクティブ領域に近い第３のパッシベーション層３３の内縁（つまりは、第３の窓Ｗ３を形成する内縁）とが積み重ねられて接触し、アクティブ領域に近い第１のパッシベーション層３１の内縁と、アクティブ領域に近い第３のパッシベーション層３３の内縁が、アクティブ領域に近い第２のパッシベーション層３２の内縁を包み込む。

【0059】

第１の誘電体層３ａの材料と第２の誘電体層３ｂの材料とが異なる。従って、異なるエッチングプロセスが使用され得る。具体的には、先ず、第２の誘電体層３ｂ上でエッチング処理を用いて第２のパッシベーション層３２が形成され、該エッチングは、第１の誘電体層３ａで停止するようにされ、第２のパッシベーション層３２は終端領域を完全に覆う。

【0060】

また、第１の誘電体層３ａと第３の誘電体層３ｃは、同一のエッチングプロセスを用い得る。例えば、第１の誘電体層３ａと第３の誘電体層３ｃの材料は同じである。従って、第２の誘電体層３ｂにエッチングを通じて第２のパッシベーション層３２が形成され、第３の誘電体層３ｃが堆積を通じて形成された後に、第１の誘電体層３ａ及び第３の誘電体層３ｃに同じエッチングプロセスを用いることによって、それぞれ、第１のパッシベーション層３１及び第３のパッシベーション層３３を形成することができ、該エッチングはエピタキシャル層２で停止するようにされる。換言すれば、１つのエッチングプロセスを用いることによって、第１の窓Ｗ１と第３の窓Ｗ３を形成することができる。第１の窓Ｗ１は、エッチングを通じて第１のパッシベーション層３１に形成され、第３の窓Ｗ３は、エッチングを通じて第３のパッシベーション層３３に形成される。第１の窓Ｗ１と第３の窓Ｗ３が互いに対応し、互いに連通して窓Ｗを形成する。例えば、第１の窓Ｗ１と第３の窓Ｗ３は整列して配設される。また、窓Ｗは、エピタキシャル層２のアクティブ領域に対応し得る。

【0061】

既存の半導体パワーデバイスの表面のパッシベーション構造では、例えば熱サイクルなどの信頼性試験手順において、金属を覆うパッシベーション層の構造が金属の屈曲位置を包み込み、それが角を形成する。結果として、パッシベーション層の構造内の延性に乏しい材料が、角の位置にかかる過度な応力に起因してクラック生成しやすく、デバイス故障を引き起こす。

【0062】

この出願のこの実施形態のソリューションを用いることにより、パッシベーション層が金属層の下に置かれ、それ故に、パッシベーション層は金属層の外縁を包み込む必要がなく、それによって、パッシベーション層に形成される角の数が減少する。これは、例えば（特に、極端な熱サイクル条件における）熱サイクルなどの温度変化シナリオにおいてパッシベーション層にかかる応力を低減させることができ、その結果、クラックが発生しにくくなり、それによって、クラックを通した水分侵入によって生じるデバイス故障が防止され、高温高湿環境における半導体デバイスの堅牢性が向上する。

【0063】

パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を含み得る。アクティブ領域に近い第２のパッシベーション層の内縁が、下の第１のパッシベーション層及び上の第３のパッシベーション層によって包み込まれ得る。さらに、第２のパッシベーション層の材料は、第１のパッシベーション層の材料及び第３のパッシベーション層の材料のどちらとも異なり、熱膨張係数も異なる。従って、パッシベーション層がクラック生成するのを防止するように、熱膨張係数間の差を用いることによってパッシベーション層の構造が最適化されることができ、それによって、高温高湿環境におけるデバイスの堅牢性を更に向上させることができる。

【0064】

なお、上述の実施形態は、単に、この出願の技術的ソリューションを説明することを意図しており、この出願を限定する意図はない。上述の実施形態を参照してこの出願を詳細に説明しているが、当業者が理解するはずのことには、この出願の実施形態の技術的ソリューションの範囲から逸脱することなく、上述の実施形態において説明された技術的ソリューションに対してなおも変更を為したり、その一部の技術的特徴に対して均等な置き換えを為したりすることができる。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【手続補正書】

【提出日】2024-08-23

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

基板と、
前記基板の一方側に位置するエピタキシャル層であり、前記基板から遠い側の当該エピタキシャル層の表面にドープト領域が形成され、当該エピタキシャル層は、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを有する、エピタキシャル層と、
前記終端領域を覆うパッシベーション層であり、前記アクティブ領域に対応する窓が形成されたパッシベーション層と、
前記窓と、前記窓を形成する前記パッシベーション層の内縁とを覆い、前記窓内で前記アクティブ領域とショットキーコンタクトを形成する金属層と、
を有する半導体デバイス。

【請求項2】

前記パッシベーション層は、順に積層されて互いに接触して配置された第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を有し、前記第１のパッシベーション層が、前記エピタキシャル層と前記第２のパッシベーション層との間に位置し、前記第２のパッシベーション層の材料が、前記第１のパッシベーション層の材料及び前記第３のパッシベーション層の材料のどちらとも異なる、請求項１に記載の半導体デバイス。

【請求項3】

前記アクティブ領域に対応する第１の窓が前記第１のパッシベーション層に配置され、前記アクティブ領域に対応する第２の窓が前記第２のパッシベーション層に配置され、前記第２の窓は前記第１の窓の外側に位置し、前記第３のパッシベーション層は、前記第１のパッシベーション層から遠い側の前記第２のパッシベーション層の面上に位置する第１部分と、前記第２の窓の内周壁を覆う第２部分と、前記第１のパッシベーション層上に積層して配置された第３部分とを有し、前記アクティブ領域に対応する第３の窓が前記第３のパッシベーション層の前記第３部分上に配置され、前記第１の窓と前記第３の窓が互いに対応し、互いに連通して前記窓を形成する、請求項２に記載の半導体デバイス。

【請求項4】

前記第１のパッシベーション層の前記材料と前記第３のパッシベーション層の前記材料は同じであって酸化シリコンを有し、且つ／或いは
前記第２のパッシベーション層の前記材料は窒化シリコンを有する、
請求項２に記載の半導体デバイス。

【請求項5】

前記第３のパッシベーション層の厚さは、前記第１のパッシベーション層の厚さ及び前記第２のパッシベーション層の厚さよりも小さい、請求項２に記載の半導体デバイス。

【請求項6】

当該半導体デバイスは、
前記パッシベーション層と前記金属層の外縁とを覆う保護層、
を有する、請求項１に記載の半導体デバイス。

【請求項7】

基板から遠い側のエピタキシャル層の表面にドープト領域を形成し、前記エピタキシャル層は、前記基板の一方側に位置し、アクティブ領域と、該アクティブ領域を取り囲む終端領域とを有し、
前記終端領域上にパッシベーション層を配設し、当該パッシベーション層は、前記アクティブ領域に対応する窓を持ち、
前記窓上に、及び前記窓を形成する前記パッシベーション層の内縁上に金属層を配設し、当該金属層が、前記窓内で前記アクティブ領域とショットキーコンタクトを形成する、
ことを有する半導体デバイス製造方法。

【請求項8】

前記パッシベーション層は、第１のパッシベーション層、第２のパッシベーション層、及び第３のパッシベーション層を有し、前記終端領域上にパッシベーション層を前記配設することは、
前記エピタキシャル層上に順に第１の誘電体層及び第２の誘電体層を形成し、当該第１の誘電体層の材料は当該第２の誘電体層の材料と異なり、
前記アクティブ領域に対応する前記第２の誘電体層の部分に第２の窓をエッチングして前記第２のパッシベーション層を形成し、
前記第２の窓上に及び前記第２のパッシベーション層上に第３の誘電体層を形成し、前記第２の窓内で、当該第３の誘電体層が、前記第２の窓の内周壁を覆い、且つ前記第１の誘電体層上に積層されて前記第１の誘電体層と接触し、前記第２の誘電体層の前記材料は当該第３の誘電体層の材料と異なり、
前記第２の窓の内側の、前記アクティブ領域に対応する位置で、前記第１の誘電体層及び前記第３の誘電体層に対してエッチングを行い、当該エッチングは、前記第３の誘電体層に第３の窓をエッチングして前記第３のパッシベーション層を形成することと、前記第１の誘電体層に第１の窓をエッチングして前記第１のパッシベーション層を形成することとを有し、前記第１の窓と前記第３の窓が互いに対応し、互いに連通して前記窓を形成する、
ことを有する、請求項７に記載の半導体デバイス製造方法。

【請求項9】

前記第１の窓及び前記第３の窓は、１つのエッチングプロセスを用いて形成される、請求項８に記載の半導体デバイス製造方法。

【請求項10】

前記パッシベーション層上に及び前記金属層の外縁上に保護層を配設する、
ことを更に有する請求項７に記載の半導体デバイス製造方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正の内容】

【0027】

図１Ａは、半導体デバイスの上面構造の概略図である。図１Ｂは、図１Ａに示す半導体デバイスのＡ－Ａ線に沿った断面構造の概略図である。当該半導体デバイスはＳＢＤであるとし得る。理解され得ることには、当該半導体デバイスは代わりに、例えばｐｉｎダイオードといった他のデバイスであってもよい。図１Ａ及び図１Ｂに示すように、当該半導体デバイスは、基板１０、エピタキシャル層２０、パッシベーション層３０、金属層４０、及びＰＩ接着層５０を含んでいる。基板１０はＳｉ又はＳｉＣとし得る。パッシベーション層３０は酸化シリコン又は窒化シリコンを含み得る。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正の内容】

【0038】

また、第２の窓Ｗ２は、第２のパッシベーション層３２を形成するためのエッチングプロセスを用いてエッチングされることができ、第１の窓Ｗ１及び第３の窓Ｗ３は、第１のパッシベーション層３１及び第３のパッシベーション層３３を形成するための別のエッチングプロセスを用いて同時にエッチングされることができる。

【国際調査報告】