特表 2025-532688 機能安全検出回路のセクション化検出方法、電子機器および記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公表特許公報(A)

(11)【公表番号】

(43)【公表日】2025-10-01

(54)【発明の名称】機能安全検出回路のセクション化検出方法、電子機器および記憶媒体

(51)【国際特許分類】

   G01R 31/28 20060101AFI20250924BHJP

   G06F 11/267 20060101ALI20250924BHJP

   G06F 11/22 20060101ALI20250924BHJP

   G01R 31/3185 20060101ALI20250924BHJP

【ＦＩ】

G01R31/28 A

G06F11/267

G06F11/22 673F

G01R31/3185

G01R31/28 V

【審査請求】有

【予備審査請求】未請求

(21)【出願番号】P 2025517675

(86)(22)【出願日】2022-12-29

(85)【翻訳文提出日】2025-03-24

(86)【国際出願番号】 CN2022143479

(87)【国際公開番号】W WO2024138545

(87)【国際公開日】2024-07-04

(81)【指定国・地域】

(71)【出願人】

【識別番号】519371507

【氏名又は名称】芯原微電子（上海）股▲ふん▼有限公司

(74)【代理人】

【識別番号】100160299

【弁理士】

【氏名又は名称】伊藤 卓

(72)【発明者】

【氏名】▲陳▼ 小▲瑩▼

(72)【発明者】

【氏名】▲張▼ 慧明

(72)【発明者】

【氏名】秦 奎

(72)【発明者】

【氏名】▲遅▼ 丞

(72)【発明者】

【氏名】▲呉▼ 建兵

【テーマコード（参考）】

2G132

5B048

【Ｆターム（参考）】

2G132AA01

2G132AB02

2G132AD06

2G132AL09

5B048CC02

(57)【要約】

本願は、機能安全検出回路のセクション化検出方法、電子機器および記憶媒体を提供する。前記方法は、機能安全検出回路の回路アーキテクチャーを分析し、機能安全保護が必要な回路のカバレッジ経路を決定するステップと、前記カバレッジ経路に基づいて、前記機能安全検出回路を少なくとも２つのサブセクションに分割するステップと、予め定められた検出メカニズムを用いて各サブセクションの回路に対して検出を行うステップと、検出結果に基づいて機能安全検出回路の機能安全エラーを決定するステップとを含む。本願は、エンドツーエンド回路の機能安全保護に適用することができ、送信側から受信側へのシステム要件を低減し、機能安全システムの複雑性を大幅に低減することができる。
【選択図】 図１

【特許請求の範囲】

【請求項1】

機能安全検出回路の回路アーキテクチャを分析し、機能安全保護が必要な回路のカバレッジ経路を決定するステップと、
前記カバレッジ経路に基づいて、前記記機能安全検出回路を少なくとも２つのサブセクションに分割するステップと、
予め定められた検出メカニズムを用いて各サブセクションの回路に対して検出を行うステップと、
検出結果に基づいて機能安全検出回路の機能安全エラーを決定するステップと、を含むことを特徴とする機能安全検出回路のセクション化検出方法。

【請求項2】

前記カバレッジ経路に基づいて前記機能安全検出回路を少なくとも２つのサブセクションに分割するステップは、前記カバレッジ経路に基づいて、モジュール境界ルール、データ変更境界ルール、および機能安全回路実現の複雑性低減ルールのいずれか１つまたは複数に従って、前記機能安全検出回路を少なくとも２つのサブセクションに分割することを含むことを特徴とする請求項１に記載の機能安全検出回路のセクション化検出方法。

【請求項3】

前記カバレッジ経路に基づいて、モジュール境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割するものであり、
前記モジュール境界ルールは、モジュール内の各サブモジュール境界と、前記機能安全保護が必要な回路内の各モジュールからなるモジュール群とを含むことを特徴とする請求項２に記載の機能安全検出回路のセクション化検出方法。

【請求項4】

前記モジュール境界ルールは、
モジュール内部のＳＲＡＭメモリに対して、当該メモリのサブモジュールは、機能安全分割経路の開始点および検出点として使用されるというルールと、
ＩＰ回路のトップレベル入力インターフェースおよびトップレベル出力インターフェースに対して、トップレベル入力インターフェースは当該ＩＰ回路の最も早い受信端に対応し、当該受信端は機能安全検出回路によって保護され、機能安全保護回路の開始点として使用され、
トップレベル出力インターフェースは、前記ＩＰ回路の出力送信端に対応し、前記送信端は機能安全検出回路によって保護され、機能安全保護回路の終点として使用されるというルールと、
ＩＰが配置されているＳｏＣシステムに対して、前記ＳｏＣシステム内の各ＩＰコアのＩ／Ｏインタフェースは、機能安全分割経路の開始点または終点として使用されるというルールと、のうちの少なくとも１つを含むことを特徴とする請求項３に記載の機能安全検出回路のセクション化検出方法。

【請求項5】

前記カバレッジ経路に基づいて、データ変更境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割するものであり、
前記データ変更境界ルールは、機能安全保護が必要なデータの変更および機能安全保護が必要なデータに対応する検査データの変更を含み、
機能安全保護が必要なデータの変更は、データが演算経路を通過する際のデータ内容の変更および保護が必要なデータの数の増減を含み、
機能安全保護が必要なデータに対応する検査データの変更は、検査多項式の変更および検査アルゴリズムの変更を含むことを特徴とする請求項２に記載の機能安全検出回路のセクション化検出方法。

【請求項6】

前記カバレッジ経路に基づいて、機能安全回路実現の複雑性低減ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割し、複雑性ルールに対して、複雑性は、理想値を機能安全検出経路の開始点から伝達し、機能安全検出経路の検出点で比較する困難性を含むことを特徴とする請求項２に記載の機能安全検出回路のセクション化検出方法。

【請求項7】

前記機能安全検出回路の回路アーキテクチャーを分析し、機能安全保護が必要な回路のカバレッジ経路を決定するステップは、機能安全検出回路の回路アーキテクチャーを分析し、回路が達成する必要がある機能安全目標に基づいて、機能安全保護が必要な回路のカバレッジ経路を決定することを含み、
前記機能安全保護が必要な回路は、制御パスおよびデータパスを含むことを特徴とする請求項１に記載の機能安全検出回路のセクション化検出方法。

【請求項8】

前記検出結果に基づいて機能安全検出回路の機能安全エラーを決定するステップは、
各サブセクションの回路検出結果をそれぞれ収集することと、
各サブセクションの回路検出結果に基づいて機能安全検出回路の機能安全エラーを決定することとを含むことを特徴とする請求項１に記載の機能安全検出回路のセクション化検出方法。

【請求項9】

電子機器であって、
プロセッサおよびメモリを含み、
前記メモリはコンピュータプログラムを格納するために用いられ、前記プロセッサは前記メモリに格納されたコンピュータプログラムを実行することによって、前記電子機器に請求項１乃至請求項８のいずれか１項に記載の機能安全検出回路のセクション化検出方法を実行させることを特徴とする電子機器。

【請求項10】

コンピュータプログラムが格納された、コンピュータ読み取り可能な記憶媒体であって、
前記コンピュータプログラムがプロセッサによって実行される時に、請求項１乃至請求項８のいずれか１項の機能安全検出回路のセクション化検出方法を実現することを特徴とするコンピュータ読み取り可能な記憶媒体。

【請求項11】

請求項１乃至請求項８のいずれか１項の機能安全検出回路のセクション化検出方法を適用して検出を行うことを特徴とする機能安全検出回路。

【請求項12】

前記機能安全検出回路は、バス制御モジュール、レジスタ解析モジュール、およびデータ処理モジュールを含み、
元の機能安全保護が必要な構成パスは、前記バス制御モジュールに入力され、
前記バス制御モジュールは、バスインタフェースプロトコルを実現し、かつ配置情報を前記レジスタ解析モジュールに伝達する役割を果たし、
前記レジスタ解析モジュールは、解析された内部レジスタが前記データ処理モジュールによって処理されるように解析された内部レジスタを前記データ処理モジュール内に送信し、
前記機能安全検出回路のレジスタの最終使用位置は、機能安全検出経路の検出点位置であることを特徴とする請求項１１に記載の機能安全検出回路。

【請求項13】

前記機能安全検出回路は、データ読取モジュール、調停モジュール、データ伸張モジュール、データ再配置／ディインタリービング処理モジュール、バスインターフェース変換モジュール、圧縮状態管理モジュールおよびストレージアドレスマッピングモジュールを含み、
データ要求パスにおいて、前記データ読取モジュールは、データ読取要求を生成して前記調停モジュールに送信し、
前記調停モジュールは複数の要求から１つの要求を選択して前記圧縮状態管理モジュールに送信し、
前記圧縮状態管理モジュールは、当該要求に対応するデータ圧縮状態を照会した後、その要求を前記ストレージアドレスマッピングモジュールに送信し、
前記ストレージアドレスマッピングモジュールは、元の仮想要求アドレスを物理ストレージアドレスにマッピングして、マッピングされたアドレスと読取要求を前記バスインターフェース変換モジュールに送信してインターフェースプロトコルおよびクロックドメインクロッシング変換を実行した後、バスに送信し、
データ返却パスにおいて、データは前記バスインターフェース変換モジュールを介してクロックドメインクロッシング変換を行った後、前記データ再配置／ディンタリーブ処理モジュールに到達し、バスデータの再構成を行った後、圧縮されたデータは前記データ伸張モジュールに送信され、データは伸長および復元された後、前記調停モジュールに返送されるとともに、前記データ読取モジュールに返送され、
元の機能安全保護が必要な検出経路は、機能安全検出メカニズムとしての巡回冗長検査方式を採用して要求バスを保護することを特徴とする請求項１１に記載の機能安全検出回路。

【請求項14】

前記機能安全検出回路は、複数のＩＰが配置されているＳｏＣシステムを含み、前記ＳｏＣシステムは、表示コントローラー、グラフィックスプロセッサ、中央処理装置、バス相互接続制御モジュールおよびメモリを含み、
複数のＩＰ相互接続データパスは、前記中央処理装置によって生成された一方の画像データが前記表示コントローラーに送信される経路、および前記グラフィックスプロセッサによって生成された他方の画像データが前記表示コントローラーに送信される経路を含むことを特徴とする請求項１１に記載の機能安全検出回路。

【発明の詳細な説明】

【技術分野】

【0001】

本願は、機能安全の技術分野に属し、検出方法に関し、特に機能安全検出回路のセクション化検出方法、電子機器および記憶媒体に関する。

【背景技術】

【0002】

現在、エレクトロニクス製品の急速な発展に伴い、車載システムを例とした各種の電子システムが複雑化している。回路に電気電子的な故障が発生する確率は非常に高くなっている。

【0003】

回路が故障により失効した場合、システム全体の安全に影響し、車載システムに対しては車両の安全運転に影響を及ぼすとともに、車両行為の異常を引き起こし、さらに人身安全を損なう恐れもあるため、自動車電子システムなどの各種電子システムの信頼性と機能安全を向上させる必要がある。このことから、各種電子システムの機能安全を保証するための機能安全検出方法は非常に重要である。

【0004】

ハードウェアによる機能検出方法は、リアルタイム性と信頼性の高さから、ハードウェアによる機能安全検出回路が一般的に使用されている。しかし、ハードウェア機能安全検出回路に対して、異なる技術方案にはコストの増加、システムのリアルタイム性と安定性の低下などの様々な技術問題が存在し、いかにしてコストを低減させるか、また、システムのリアルタイム性と安定性を向上させるかが機能安全分野の技術難点になっている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本願の目的は、機能安全検出における低コストと、システムのリアルタイム性および安定性との両立という問題を解決するための機能安全検出回路のセクション化検出方法、電子機器および記憶媒体を提供することである。

【課題を解決するための手段】

【0006】

本願実施例の第１形態は、機能安全検出回路のセクション化検出方法、電子機器および記憶媒体を提供する。前記方法は、機能安全検出回路の回路アーキテクチャーを分析し、機能安全保護が必要な回路のカバレッジ（Ｃｏｖｅｒａｇｅ）経路を決定するステップと、前記カバレッジ経路に基づいて、前記機能安全検出回路を少なくとも２つのサブセクションに分割するステップと、予め定められた検出メカニズムを用いて各サブセクションの回路に対して検出を行うステップと、検出結果に基づいて機能安全検出回路の機能安全エラーを決定するステップとを含む。

【0007】

第１形態の一態様において、前記カバレッジ経路に基づいて、前記機能安全検出回路を少なくとも２つのサブセクションに分割するステップは、前記カバレッジ経路に基づいて、モジュール境界ルール、データ変更境界ルール、および機能安全回路実現の複雑性低減ルールのいずれか１つまたは複数に従って、前記機能安全検出回路を少なくとも２つのサブセクションに分割することを含む。

【0008】

第１形態の一態様において、前記カバレッジ経路に基づいて、モジュール境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割するものであり、前記モジュール境界ルールは、モジュール内の各サブモジュール境界と、前記機能安全保護が必要な回路内の各モジュールからなるモジュール群とを含む。

【0009】

第１形態の一態様において、前記モジュール境界ルールは、以下のうちの少なくとも１つを含む。モジュール内部のＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ－Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、静的ランダムアクセスメモリ）メモリに対して、当該メモリのサブモジュールは、機能安全分割経路の開始点および検出点として使用される。トップレベル入力インターフェースは当該ＩＰ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｅ、半導体知的財産コア）回路の最も早い受信端に対応する。当該受信端は機能安全検出回路によって保護され、機能安全保護回路の開始点として使用される。トップレベル出力インターフェースは、前記ＩＰ回路の出力送信端に対応する。前記出力送信端は機能安全検出回路によって保護され、機能安全保護回路の終点として使用される。ＩＰが配置されているＳｏＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ、システムオンチップ）システムに対して、前記ＳｏＣシステム内の各ＩＰコアのＩ／Ｏインタフェースは、機能安全分割経路の開始点または終点として使用される。

【0010】

第１形態の一態様において、カバレッジ経路に基づいて、データ変更境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割するものであり、前記データ変更境界ルールは、機能安全保護が必要なデータの変更および機能安全保護が必要なデータに対応する検査データの変更を含む。機能安全保護が必要なデータの変更は、データが演算経路を通過する際のデータ内容の変更および保護が必要なデータの数の増減を含み、機能安全保護が必要なデータに対応する検査データの変更は、検査多項式の変更および検査アルゴリズムの変更を含む。

【0011】

第１形態の一態様において、前記カバレッジ経路に基づいて、機能安全回路実現の複雑性低減ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割し、複雑性ルールに対して、複雑性は、理想値を機能安全検出経路の開始点から伝達し、機能安全検出経路の検出点で比較する困難性を含む。

【0012】

第１形態の一態様において、前記機能安全検出回路の回路アーキテクチャーを分析するものであり、機能安全保護が必要な回路のカバレッジ経路を決定するステップは、機能安全検出回路の回路アーキテクチャーを分析し、回路が達成する必要がある機能安全目標に基づいて、機能安全保護が必要な回路のカバレッジ経路を決定することを含み、前記機能安全保護が必要な回路は、制御パスおよびデータパスを含む。

【0013】

第１形態の一態様において、前記検出結果に基づいて機能安全検出回路の機能安全エラーを決定するステップは、各サブセクションの回路検出結果をそれぞれ収集することと、各サブセクションの回路検出結果に基づいて機能安全検出回路の機能安全エラーを決定することとを含む。

【0014】

本願実施例の第２形態は、電子機器を提供し、プロセッサおよびメモリを含み、前記メモリはコンピュータプログラムを格納するために用いられ、前記プロセッサは前記メモリに格納されたコンピュータプログラムを実行することによって、前記電子機器に前記方法を実行させる。

【0015】

本願実施例の第３形態は、コンピュータプログラムが格納された、コンピュータ読み取り可能な記憶媒体を提供し、前記コンピュータプログラムがプロセッサによって実行される時に、前記方法を実現する。

【0016】

本願実施例の第４形態は、前記方法を適用して検出を行う機能安全検出回路を提供する。

【0017】

第４形態の一態様において、前記機能安全検出回路は、バス制御モジュール、レジスタ解析モジュール、およびデータ処理モジュールを含み、元の機能安全保護が必要な構成パスは、前記バス制御モジュールに入力され、前記バス制御モジュールは、バスインタフェースプロトコルを実現し、かつ配置情報を前記レジスタ解析モジュールに伝達する役割を果たし、前記レジスタ解析モジュールは、解析された内部レジスタが前記データ処理モジュールによって処理されるように解析された内部レジスタを前記データ処理モジュール内に送信して、前記機能安全検出回路のレジスタの最終使用位置は、機能安全検出経路の検出点位置である。

【0018】

第４形態の一態様において、前記機能安全検出回路は、データ読取モジュール、調停モジュール、データ伸張モジュール、データ再配置／ディインタリービング処理モジュール、バスインターフェース変換モジュール、圧縮状態管理モジュールおよびストレージアドレスマッピングモジュールを含み、データ要求パスにおいて、前記データ読取モジュールは、データ読取要求を生成して前記調停モジュールに送信し、前記調停モジュールは複数の要求から１つの要求を選択して前記圧縮状態管理モジュールに送信し、前記圧縮状態管理モジュールは、当該要求に対応するデータ圧縮状態を照会した後、その要求を前記ストレージアドレスマッピングモジュールに送信し、前記ストレージアドレスマッピングモジュールは、元の仮想要求アドレスを物理ストレージアドレスにマッピングして、マッピングされたアドレスと読取要求を前記バスインターフェース変換モジュールに送信してインターフェースプロトコルおよびクロックドメインクロッシング変換を実行した後、バスに送信し、データ返却パスにおいて、データは前記バスインターフェース変換モジュールを介してクロックドメインクロッシング変換を行った後、前記データ再配置／ディンタリーブ処理モジュールに到達し、バスデータの再構成を行った後、圧縮されたデータは前記データ伸張モジュールに送信され、データは伸長および復元された後、前記調停モジュールに返送されるとともに、前記データ読取モジュールに返送され、元の機能安全保護が必要な検出経路は、機能安全検出メカニズムとしての巡回冗長検査方式を採用して要求バスを保護する。

【0019】

第４形態の他の態様において、前記機能安全検出回路は、複数のＩＰが配置されているＳｏＣシステムを含み、前記ＳｏＣシステムは、表示コントローラー、グラフィックスプロセッサ、中央処理装置、バス相互接続制御モジュールおよびメモリを含み、複数のＩＰ相互接続データパスは、前記中央処理装置によって生成された一方の画像データが前記表示コントローラーに送信される経路、および前記グラフィックスプロセッサによって生成された他方の画像データが前記表示コントローラーに送信される経路を含む。

【発明の効果】

【0020】

上述したように、本願に係る機能安全検出回路のセクション化検出方法、電子機器および記憶媒体は、次のような有益な効果を有する。

【0021】

本願は、ハードウェア機能安全検出回路に対してセクション化検出方法を提案している。元の機能安全保護が必要な回路を複数のサブセクションに分け、各サブセクションに対して、独立した機能安全検出メカニズムを適用することができる。各経路は保護されるデータに対して変形または拡張を行うことができるとともに、実現の柔軟性を向上させ、ＡＳＩＬ（自動車安全水準、Ａｕｔｏｍｏｔｉｖｅ Ｓａｆｅｔｙ Ｉｎｔｅｇｒｉｔｙ Ｌｅｖｅｌ）が要求する回路カバレッジ率を満たすと同時に、変更が簡潔で、柔軟で、効率的であるという特徴を有する。エンドツーエンド回路の機能保護に適用することができ、送信側から受信側へのシステム要件を低減し、機能安全システムの複雑性を大幅に低減することができる。本願は、車載システムなど、機能安全性が高く要求される各種電子システムに広く適用することができる。

【図面の簡単な説明】

【0022】

【図1】本願の実施例に記載の機能安全検出回路のセクション化検出方法の原理を示すフローチャートである。

【図2】本願の他の実施例に記載の機能安全検出回路のセクション化検出方法の原理を示すフローチャートである。

【図3】本願の実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。

【図4】本願の他の実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。

【図5】本願のさらに他の実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。

【図6】本願の実施例に記載の電子機器の構造的な接続を示す模式図である。

【発明を実施するための形態】

【0023】

以下に、特定の具体的実施例によって本願の実施形態につき説明する。なお、当業者であれば、本明細書で開示する内容から本願のその他の利点および効果を容易に理解可能である。さらに、本願は、その他の異なる具体的実施形態によっても実施または応用可能である。また、本明細書における各詳細事項は、異なる視点および応用に基づき、本願の趣旨を逸脱しないことを前提に各種の補足または変形を加えてもよい。説明すべき点として、矛盾が生じなければ、以下の実施例および実施例の特徴を互いに組み合わせてもよい。

【0024】

以下の実施例で提供する図面は、本願の基本思想を概略的に説明しているにすぎない。図面には本願に関連するアセンブリのみを示しており、実際に実施する際のアセンブリの数、形状およびサイズに基づき記載しているわけではない。実際に実施する際の各アセンブリの形態、数および比率は任意に変更してもよく、かつ、アセンブリのレイアウトや形態がより複雑になることもある。

【0025】

自動車安全分野を例にとるとＩＳＯ２６２６２が自動車電子製品の機能安全を向上させるための国際規格を規定しており、異なる機能安全ＡＳＩＬレベルを規定していることを、出願人は認識している。ＡＳＩＬＢ以上の安全レベルでは、回路診断のシングルポイントエラーカバレッジ率が９０％以上であることが要求されている。ハードウェア検出回路またはソフトハードウェアとハードウェアを結合した検出システムが、ＩＳＯ２６２６２に規定されたＡＳＩＬレベルに対応する診断カバレッジ率に達すると、当該システムが機能安全基準を満たしていることが証明される。

【0026】

また、自動車電子システムの機能安全を保証するためには、機能安全検出方法がＡＳＩＬによって規定されたレベル要件を満たすことが、非常に重要であることを、出願人は認識している。ハードウェアによる機能安全検出方法はより高いリアルタイム性と信頼性を持つため、当業者はハードウェアによる機能安全検出回路を優先的に考慮する。
ハードウェアによる機能安全検出回路に対して、ハードウェアがＡＳＩＬＢレベルで要求される９０％以上のカバレッジ率に達することを可能にするために、第一技術的ソリューションでは、ハードウェア内のモジュールの大規模な複製を行い、機能安全検出回路をサポートするチップ面積を約２倍に増加させ、コストを大幅に増加させることになってしまっていた。
また、第二技術的ソリューションでは、ハードウェア回路を分析し、カスタマイズされた機能安全検出回路を開発することにより、複雑な制御回路が導入され、通常の機能回路に影響が与えられ、系統的リスクが増加することになってしまっていた。さらに、カスタマイズされた機能安全検出回路は、移植性が比較的低い。
ハードウェア機能検出回路の上述した問題に対して、ソフトウェアとハードウェアを組み合わせて、対応するレベルで要求されるカバレッジ率を達成する第三技術的ソリューションが提案された。純粹なハードウェア検出回路と比べると、第三技術的ソリューションは、リアルタイム性とシステムの安定性が悪くなる。したがって、システムのリアルタイム性と安定性を向上させながらコストを削減することは、機能安全分野での技術的難点となっている。

【0027】

以下、本願の実施形態における図面を組み合わせて、本願の実施例における技術案について詳細に説明する。

【0028】

図１は、本願の実施例に記載の機能安全検出回路のセクション化検出方法の原理を示すフローチャートである。本実施例に記載された機能安全検出回路のセクション化検出方法は、具体的には、以下のステップＳ１１～ステップＳ１４を含む（図１参照）。

【0029】

ステップＳ１１において、機能安全検出回路の回路アーキテクチャーを分析し、機能安全保護が必要な回路のカバレッジ経路を決定する。

【0030】

一実施例において、ステップＳ１１は、機能安全検出回路の回路アーキテクチャーを分析し、回路が達成する必要がある機能安全目標に基づいて、機能安全保護が必要な回路のカバレッジ経路を決定することを含む。また、前記機能安全保護が必要な回路は、制御パスおよびデータパスを含む。

【0031】

ステップＳ１２において、前記カバレッジ経路に基づいて、前記機能安全検出回路を少なくとも２つのサブセクションに分割する。

【0032】

具体的には、分割されたサブ経路のセクション数は、元の経路セクション数以上であり、元の経路は１セクションであり、分割された経路セクション数は１以上の正の整数である。

【0033】

一実施例において、ステップＳ１２は、前記カバレッジ経路に基づいて、モジュール境界ルール、データ変更境界ルール、および機能安全回路実現の複雑性低減ルールのいずれか１つまたは複数に従って、機能安全検出回路を少なくとも２つのサブセクションに分割することを含む。各サブセクションである各サブ経路は、それぞれ１つまたは複数のルールを適用することができる。

【0034】

更に説明すると、元の回路である機能安全検出回路は、機能安全保護が必要な１つまたは複数の回路経路を含む。前記機能安全検出回路に適用されるセクション化検出方法は、元の回路の各経路に対して使用することができる。元の回路で機能安全保護を適用する必要がある各経路は、前記機能安全検出回路に用いるセクション化検出方法が個別に適用される。

【0035】

また、ステップＳ１２における各ルールは、互いに独立していてもよく、部分的に重なり合っていてもよく、完全に重なり合っていてもよい。例えば、分割されたサブ経路は、モジュール境界にもデータ変更の境界にも属しており、実現化が困難な境界でもある。

【0036】

一実施例において、前記カバレッジ経路に基づいて、モジュール境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割する。前記モジュール境界ルールは、モジュール内の各サブモジュール境界と、前記機能安全保護が必要な回路内の各モジュールからなるモジュール群とを含む。

【0037】

一実施例において、前記モジュール境界ルールに従うことは、以下のうちの少なくとも１つを含む。

【0038】

（１）モジュール内部のＳＲＡＭメモリに対して、このメモリのサブモジュールは、機能安全分割経路の開始点および検出点として使用される。前記モジュール境界は、前記機能安全保護が必要な回路内の複数のモジュールからなるモジュール群をさらに含む。

【0039】

（２）ＩＰ回路のトップレベル入力インターフェースおよびトップレベル出力インターフェースに対して、トップレベル入力インターフェースは当該ＩＰ回路の最も早い受信端に対応し、当該受信端は機能安全検出回路によって保護される必要があり、機能安全保護回路の開始点として使用される。トップレベル出力インターフェースは、ＩＰ回路の出力送信端に対応し、機能安全検出回路によって保護される必要があり、機能安全保護回路の終点として使用される。さらに、前記モジュール境界は、当該ＩＰコア内の複数のモジュールからなるモジュール群をさらに含む。

【0040】

チップ分野で「ＩＰ」と呼ばれるものは、一般的に「ＩＰコア」とも呼ばれる。ＩＰコアは、チップ内で独立した機能を持つ回路モジュールの集積設計を指す。この回路モジュール設計は、この回路モジュールを含む他のチップ設計プロジェクトに適用することにより、設計作業量を減らし、設計周期を短縮し、チップ設計の成功率を向上させることができる。

【0041】

（３）ＩＰが配置されているＳｏＣシステムに対して、当該ＳｏＣシステム内の各ＩＰコアのＩ／Ｏインタフェースは、機能安全分割経路の開始点または終点とする必要がある。重要な点として、前記モジュール境界ルールによる分割において、前記モジュール境界は、１つまたは複数のモジュールからなるモジュール群を含むことができる。

【0042】

一実施例においては、カバレッジ経路に基づいて、データ変更境界ルールに従って前記機能安全検出回路を少なくとも２つのサブセクションに分割する。前記データ変更境界ルールは、機能安全保護が必要なデータの変更および機能安全保護が必要なデータに対応する検査データの変更を含む。

【0043】

機能安全保護が必要なデータの変更は、データが演算経路を通過する際のデータ内容の変更および保護が必要なデータの数の増減を含み、例えば機能安全保護が必要なデータは、データＡからデータＡとデータＢに変更される。機能安全保護が必要なデータに対応する検査データの変更は、検査多項式の変更および検査アルゴリズムの変更を含む。

【0044】

一実施例においては、前記カバレッジ経路に基づいて、機能安全回路実現の複雑性低減ルールに従って機能安全検出回路を少なくとも２つのサブセクションに分割する。複雑性ルールに対して、複雑性は、理想値を機能安全検出経路開始点から伝達し、機能安全検出経路の検出点で比較する難しさを含む。

【0045】

ステップＳ１３において、予め定められた検出メカニズムを用いて各サブセクションの回路に対して検出を行う。

【0046】

ステップＳ１４において、検出結果に基づいて機能安全検出回路の機能安全エラーを決定する。

【0047】

一実施例において、具体的に、ステップＳ１４は、各サブセクションの回路検出結果をそれぞれ収集することと、各サブセクションの回路検出結果に基づいて機能安全検出回路の機能安全エラーを決定することとを含む。

【0048】

具体的には、元の機能安全検出経路に対して、当該元の機能安全保護回路分割に対応する総セクション数を取得し、当該総セクション数をｋとする。ｋ個のサブセクションのエラーをそれぞれ収集し、最終的な機能安全エラー割り込み信号に統合する。

【0049】

一実施例において、ステップＳ１４の後、前記機能安全検出回路のセクション化検出方法は、ステップＳ１２～Ｓ１４の方法およびルールに従って、セクション化検出方法を他の機能安全保護が必要な経路に適用し、分割が必要な機能安全保護回路がない場合、セクション分割は終了するステップ１５をさらに含む。

【0050】

さらに説明すると、元の回路は、機能安全保護が必要な１つまたは複数の回路経路を含む。前記機能安全検出経路に用いるセクション化検出方法は、元の回路の各経路に対して使用することができる。元の回路で機能安全保護を適用する必要がある各経路は、前記機能安全検出回路に用いるセクション化検出方法を統合し、または個別に適用することができる。

【0051】

また、元の回路において保護が必要な各経路の開始点および検出終点は、分割されたセクション化検出経路の開始点および検出終点と一対一で対応している必要はない。

【0052】

これにより、前記セクション化検出方法によって実現された機能安全検出回路は、元の機能保護が必要な回路と同じカバレッジ率を満たすと同時に、設計の複雑さを大幅に簡素化するとともに、システム内の異なるＩＰ間のデータパスの要求を低減することができる。

【0053】

図２は、本願の他の実施例に記載の機能安全検出回路のセクション化検出方法の原理を示すフローチャートである。複数の機能安全保護が必要な経路にセクション化検出方法が適用される、完全なステップフローが示されている（図２参照）。

【0054】

ステップＳ２１において、回路を分析し、元の機能安全保護が必要な回路がカバレッジする必要がある経路を決定する。

【0055】

ステップＳ２２において、ステップ２１におけるカバレッジする必要がある元の回路経路を分割し、モジュール境界ルール、データ変化境界ルール、または機能安全保護回路の複雑性低減ルールに従って各サブセクションを生成する。

【0056】

ステップＳ２３において、元の機能安全保護回路経路分割に対応する総セクション数を取得し、当該総セクション数をｋとする。ｋは１以上の正整数であり、ｋ個のサブセクションに対して、各サブセクションに対して機能安全検出メカニズムをそれぞれ適用して対応する検出回路を実現する。

【0057】

ステップＳ２４において、ｋ個のサブセクションのエラーをそれぞれ収集して統合し、元の機能安全保護回路経路に対応する機能安全エラーを取得する。

【0058】

ステップＳ２５において、ステップＳ２２～Ｓ２４の方法およびルールに従って、機能安全保護が必要な他の経路にセクション化検出方法を適用し、分割が必要な機能安全保護回路がない場合、セクション分割は終了する。

【0059】

以下、図２のステップＳ２１～Ｓ２５に基づいて、図３の具体的な回路および図４の具体的な回路について説明する。詳細は図３のステップＡ１～Ａ５、図４のステップＢ１～Ｂ５を参照されたい。

【0060】

図３は、本願の一実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。図３を参照すると、本実施例で述べた機能安全検出回路のセクション化検出方法は、具体的には、下記のステップＡ１～Ａ５を含む。

【0061】

ステップＡ１において、回路を分析し、元の機能安全保護が必要な回路がカバレッジする必要がある経路を決定する。

【0062】

一実施例においては、図３に示すように、元の機能安全保護が必要な構成パス／バスは、モジュール１０インタフェースから入力され、順にバス制御モジュール１０１を通過する。バス制御モジュール１０１は、バスインタフェースプロトコルを実現し、かつ配置情報をレジスタ解析モジュール１０２に伝達する役割を果たす。レジスタ解析モジュール１０２は、解析された内部レジスタがデータ処理モジュール１０３によって処理されるように解析された内部レジスタを、データ処理モジュール１０３内に送信する。
レジスタの最終使用位置は、図面で示される機能安全検出経路１の検出点位置である。元の機能安全保護が必要な検出経路１は、機能安全検出メカニズムとしてのパリティ検査方式を採用して構成バスを保護し、機能安全経路１の検出点の位置で実際データの検査ビットと理想データの検査ビットデータとを比較して、一致しない場合、検出経路１の機能安全エラーを報告する。
具体的には、この実施例の機能安全検出経路１の開始点位置、すなわちモジュール１０のトップレベル入力インターフェース位置で得られた実際のデータに基づいて、当該経路の理想的な検査値ｆｕｓａ１＿ｄ１＿ｇを算出する。この理想的な検査値ｆｕｓａ１＿ｄ１＿ｇは、元のデータタイミングとともにデータ処理モジュール１０３内の機能安全検出経路１の検出点位置に伝達される必要がある。機能安全検出経路１の検出点に到達した実際のデータをエンコードして、実際の検査値ｆｕｓａ１＿ｄ１＿ａを得て、その位置に到達した理想的な検査値ｆｕｓａ１＿ｄ１＿ｇと比較し、両者が一致しない場合、エラーを報告する。

【0063】

ステップＡ２において、ステップＡ１におけるカバレッジする必要がある元の回路経路を分割し、モジュール境界ルール、データ変化境界ルール、または機能安全保護回路の複雑性低減ルールに従って各サブセクションを生成する。

【0064】

一実施例においては、図３に示すように、元の機能安全保護が必要な経路１は、モジュール１０のトップレベル位置からデータ処理モジュール１０３内の検出位置に理想的な検査値を伝達して比較を行う必要があり、理想値を伝達することは、複数のモジュール間のインタフェースの変更に関連することになるため、経路１において機能安全保護が必要なデータ内容が変更されないようにする必要がある。元の機能安全保護が必要な経路１に採用された安全機構が変更されないようにすることにより、実現の柔軟性が大幅に低下することになる。
本発明の機能安全セクション化検出方式は、元の機能安全保護が必要な検出経路１を３つのサブ経路に分割し、モジュール境界ルールに従って分割を行い、元の機能安全検出経路をそれぞれＦｕｓａ１＿ｐ１、Ｆｕｓａ１＿ｐ２、Ｆｕｓａ１＿ｐ３という３つのサブ経路に分割する。

【0065】

ステップＡ３において、元の機能安全保護回路経路分割に対応する総セクション数を取得し、当該総セクション数をｋとする。ｋは１以上の正整数であり、ｋ個のサブセクションに対して、各サブセクションに機能安全検出メカニズムを適用して対応する検出回路を実現する。

【0066】

具体的には、第１検出経路Ｆｕｓａ１＿ｐ１の開始点は、この実施例１０のトップレベル入力位置、すなわち図３に示された元の機能安全検出経路１の開始点に位置しており、第１検出経路Ｆｕｓａ１＿ｐ１の検出点は、レジスタ解析モジュール１０２の入力インターフェースに位置している。第１機能安全検出経路Ｆｕｓａ１＿ｐ１の理想的な検査値ｆｕｓａ１＿ｄ１＿ｇは、この実施例の機能安全検出経路１の開始点でその位置の実際のデータに基づいて取得される。レジスタ解析モジュール１０２の入力インターフェースに到達した実際のデータがエンコードされ、第１機能安全検出経路Ｆｕｓａ１＿ｐ１の検出点における実際値ｆｕｓａ１＿ｄ１＿ａが得られる。理想値ｆｕｓａ１＿ｄ１＿ｇと実際値ｆｕｓａ１＿ｄ１＿ａをこの検出点で比較した後に、元の理想値ｆｕｓａ１＿ｄ１＿ｇは解放されることになる。元の機能安全保護の検出経路１の場合は、最終検出点までその経路で理想値を維持して伝達する必要がある。

【0067】

具体的には、第２検出経路Ｆｕｓａ１＿ｐ２の開始点は、レジスタ解析モジュール１０２の入力インターフェースに位置しており、第２検出経路Ｆｕｓａ１＿ｐ２の検出点は、データ処理モジュール１０３の入力インターフェースに位置している。Ｆｕｓａ１＿ｐ２の理想値は、レジスタ解析モジュール１０２の入力インターフェースデータから取得され、その位置のデータに基づいてこの経路の理想的な検査値ｆｕｓａ１＿ｄ２＿ｇが得られる。第２検出経路Ｆｕｓａ１＿ｐ２の理想値ｆｕｓａ１＿ｄ２＿ｇは、Ｆｕｓａ１＿ｐ２内部の検出にのみ使用される。この理想値は変形または拡張される場合がある。例えば、データが統合されて保護される場合、アドレスとデータが統合されてエンコードされることがある。また、Ｆｕｓａ１＿ｐ２の安全検出メカニズムを変更することもでき、Ｆｕｓａ１＿ｐ２の機能安全検出メカニズムは、Ｆｕｓａ１＿ｐ１と完全に独立しており、検査の柔軟性と操作の簡素化が高められる。

【0068】

具体的には、第３検出経路Ｆｕｓａ１＿ｐ３の開始点は、データ処理モジュール１０３の入力インターフェースに位置しており、第３検出経路Ｆｕｓａ１＿ｐ３の検出点は、データ処理モジュール１０３の出力インターフェースに位置している。元の回路において保護が必要な各経路の開始点および検出終点に関し、分割されたセクション化検出経路の開始点および検出終点と一対一で対応している必要はない。本発明が適用されるこの実施例１０では、データ処理モジュール１０３内の元の機能安全保護検出経路１の検出点以降の回路にも機能安全保護が必要であり、第３検出経路Ｆｕｓａ１＿ｐ３では、元の機能安全保護が必要な２つの経路が統合される。

【0069】

具体的には、第３検出経路Ｆｕｓａ１＿ｐ３の理想値ｆｕｓａ１＿ｄ３＿ｇは、その経路の開始点位置データに基づいて再生成され、データがＦｕｓａ１＿ｐ３の検査位置に到達すると、当該経路の実際の検査値ｆｕｓａ１＿ｄ３＿ａが得られ、両者が比較される。同様に、Ｆｕｓａ１＿ｐ３の理想値はＦｕｓａ１＿ｐ３内の検査にのみ使用され、この理想値は変形または拡張される場合があり、例えば、さらに多くのデータがエンコードされ、Ｆｕｓａ１＿ｐ３の安全検出メカニズムが変更される場合もあり、方法はＦｕｓａ１＿ｐ２と一致する。

【0070】

ステップＡ４において、Ｋ個のサブセクションのエラーをそれぞれ収集して統合し、元の機能安全保護回路経路に対応する機能安全エラーを取得する。機能安全検出に関して最重要なことは、エラーの迅速な検出とその報告である。したがって、各サブセクションのエラーを収集して最終的な機能安全割り込み信号に統合する必要がある。本発明の一実施例では、Ｆｕｓａ１＿ｐ１、Ｆｕｓａ１＿ｐ２、Ｆｕｓａ１＿ｐ３の３つの検出経路のエラーはそれぞれＦｕｓａ１＿ｅ１、Ｆｕｓａ１＿ｅ２、Ｆｕｓａ１＿ｅ３であり、これらのエラーを収集して統合し、最終的にシステム全体の割り込み信号に統合する必要がある。

【0071】

ステップＡ５において、ステップＡ２～Ａ４の方法およびルールに従って、セクション化検出方法をその他の機能安全保護が必要な経路に適用し、分割が必要な機能安全保護回路がない場合は、セクション分割は終了する。

【0072】

したがって、上記のセクション化検出方法によって診断された回路シングルポイントエラーカバレッジ率は、元の機能安全検出経路１のカバレッジ率と一致しながら、実現化の困難性を大幅に低減し、実現化への適合性を向上させる。

【0073】

図４は、本願の他の実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。本発明の思想をより明確に説明するための、本発明における他の実施例の具体的な実施形態は図４に示されている。この実施例では、分割ルールとしてデータ変更可否に従って分割を行う。本実施例における機能安全検出回路のセクション化検出方法は、具体的には以下のステップＢ１～Ｂ５を含む（図４参照）。

【0074】

ステップＢ１において、回路を分析し、元の機能安全保護が必要な回路がカバレッジする必要がある経路を決定する。図４に示すように、元の機能安全保護が必要な検出経路２はデータ要求パスであり、複数のデータ読取モジュール２０１がデータ読取要求を生成して調停モジュール２０２に送信し、調停モジュール２０２は複数の要求から１つの要求を選択して圧縮状態管理モジュール２０６に送信する。圧縮状態管理モジュール２０６は、当該要求に対応するデータ圧縮状態を照会した後、その要求をストレージアドレスマッピングモジュール２０７に送信する。ストレージアドレスマッピングモジュール２０７は、元の仮想要求アドレスを物理ストレージアドレスにマッピングして、マッピングされたアドレスと読取要求をバスインターフェース変換モジュール２０５に送信し、インターフェースプロトコルおよびクロックドメインクロッシング変換を実行し、その後バスに送信する。元の機能安全保護が必要な検出経路２は、機能安全検出メカニズムとしてのパリティ検査方式を採用して要求バスを保護する。

【0075】

ステップＢ２において、ステップＢ１におけるカバレッジする必要がある元の回路経路を分割し、データ変更境界ルールに従って各サブセクションを生成する。具体的には、本発明の機能安全セクション化検出方式は、元の機能安全保護が必要な検出経路２を３つのサブ経路に分割し、データ変更ルールに従って分割を行い、元の機能安全検出経路をそれぞれＦｕｓａ２＿ｐ１、Ｆｕｓａ２＿ｐ２、Ｆｕｓａ２＿ｐ３という３つのサブ経路に分割する。

【0076】

ステップＢ３において、元の機能安全保護回路経路分割に対応する総セクション数を取得し、当該総セクション数をｋとする。ｋは１以上の正整数であり、図４に示す実施例では、ｋ個のサブセクションに対するｋの値は３である。
各サブセクションに対して機能安全検出メカニズムをそれぞれ適用して対応する検出回路を実現する。具体的には、図４に示すように、第１検出経路Ｆｕｓａ２＿ｐ１の開始点は、この実施例２０の元の機能安全検出経路２の開始点、すなわち、図に示されたデータ読取モジュール２０１内で要求が生成される箇所に位置しており、検出点は、圧縮状態管理モジュール２０７内で要求データバスの内容変更が発生する箇所に位置している。
第１検出経路Ｆｕｓａ２＿ｐ１の理想的な検査値は、この実施例の機能安全検出経路２の開始点から取得され、データ読取モジュール２０１内で要求アドレスおよび要求データサイズ（ｓｉｚｅ）を含む要求バスデータを取得し、その位置のバスデータに基づいて、当該要求バスに対応する理想的な検査値ｆｕｓａ２＿ｄ１＿ｇを取得する。要求バスが圧縮状態管理モジュール２０７内で要求データサイズ（ｓｉｚｅ）の変更位置に到達すると、実際値をエンコードしてＦｕｓａ２＿ｐ１検出位置に到達する実際値ｆｕｓａ２＿ｄ１＿ａを取得し、理想値ｆｕｓａ２＿ｄ１＿ｇと実際値ｆｕｓａ２＿ｄ１＿ａを比較した後、第１要求バスを保護する目的を達成する。

【0077】

具体的には、第２検出経路Ｆｕｓａ２＿ｐ２の開始点は、圧縮状態管理モジュール２０６内の要求データサイズが変更される箇所に位置しており、Ｆｕｓａ２＿ｐ２の検出点は、ストレージアドレスマッピングモジュール内の要求アドレスが変更される箇所に位置している。第２検出経路Ｆｕｓａ２＿ｐ２内では、要求バスにおけるデータサイズが変更されたため、第１検出経路Ｆｕｓａ２＿ｐ１の理想値ｆｕｓａ２＿ｄ１＿ｇは解放される。第２検出経路Ｆｕｓａ２＿ｐ２の理想値ｆｕｓａ２＿ｄ２＿ｇは、第１検出経路Ｆｕｓａ２＿ｐ１の検出点で要求バスを再エンコードすることで取得され、第２検出経路Ｆｕｓａ２＿ｐ２の検出点における実際値ｆｕｓａ２＿ｄ２＿ａと比較した後に解放される。

【0078】

同様に、第３検出経路Ｆｕｓａ２＿ｐ３は、第２検出経路Ｆｕｓａ２＿ｐ２と比較すると、要求バスにおけるアドレスが変更される。この実施例２０において、第３検出経路は、アドレスバスに要求タイプおよび要求バス幅を含む他の信号を追加して、信号の統合および保護を要求する。これらのパラメータはパッケージ化され、新しい保護データを形成する。第３検出経路の開始点で理想的な検査データが生成され、バスインターフェース変換モジュール２０５を通過し、実施例２０のトップレベルインターフェース位置で比較が行われる。バスインターフェース変換モジュール２０５の内部はクロックドメインクロッシング経路に関しているため、検査ビットおよび元の要求バスは、同じ経路に沿って検出点に到達する必要がある。

【0079】

ステップＢ４において、上記３つの経路のエラーをそれぞれ収集して統合し、元の機能安全保護回路経路に対応する機能安全エラーを取得する。

【0080】

ステップＢ５において、ステップＢ２～Ｂ４の方法およびルールに従って、セクション化検出方法をその他の機能安全保護が必要な経路に適用する。具体的には、図４に示すように、元の機能安全保護が必要な検出経路３はデータ返却経路であり、データはバスインターフェース変換モジュール２０５を介してクロックドメインクロッシング変換を行った後、データ再配置／ディンタリーブ処理モジュール２０４に到達する。バスデータの再構成を行った後、圧縮されたデータはデータ伸張モジュール２０３に送信され、データは伸長および復元された後、調停モジュール２０２に返送され、さらにデータ読取モジュール２０１に返送される。元の機能安全保護が必要な検出経路３は、機能安全検出メカニズムとしての巡回冗長検査方式を採用して要求バスを保護する。

【0081】

具体的には、本発明の機能安全セクション化検出方式では、元の機能安全保護が必要な検出経路３を３つのサブ経路に分割し、モジュール境界ルール、データ変更可否ルールに従って分割を行い、元の機能安全検出経路をそれぞれＦｕｓａ３＿ｐ１、Ｆｕｓａ３＿ｐ２、Ｆｕｓａ３＿ｐ３という３つのサブ経路に分割する。元の機能安全保護が必要な検出経路３は、モジュール２０のデータトップレベル入力インタフェースから、データ読取モジュール２０１の出力インタフェースまでの経路である。

【0082】

本発明では、モジュール２０のデータトップレベル入力インターフェースから、モジュール境界規則に従って、元の機能安全保護が必要な検知経路３を分割し、新しい開始点および検査点を生成する。検査点としては、データソースに対するシステムの要求を満たすことを前提として、該当位置のデータに対してエンコードして実際値を取得し、データソースの理想値と比較することにより、該当ＩＰに到達したデータにエラーフリップがあるかどうかを判定する。
実際値が理想値と一致する場合、誤りがないことを示す。第１検出経路Ｆｕｓａ３＿ｐ１の開始点として、該当位置で再びエンコードを行い、該当位置のエンコード多項式は、再定義することができ、Ｆｕｓａ３＿ｐ１の検出点で比較を行う。第１検出経路Ｆｕｓａ３＿ｐ１は、データソースに対するシステム要件に依存せず、すべてＩＰ内部で実施することができ、ＩＰインターフェースおよび内部回路に対する機能保護を行うことができる。

【0083】

同様に、モジュール２０内では、データに対してアウトオブオーダー処理、インタリーブ処理および伸長処理が行われる。元の機能安全保護が必要な検出経路３のデータ返却経路の順序が何度も変更された場合には、この経路において小さな面積で高いカバレッジ率を持つ機能安全保護を実現することは困難である。本発明のセクション化検出方法は、この問題を解決するものである。

【0084】

具体的には、図４に示すように、第１検出経路Ｆｕｓａ３＿ｐ１の開始点は、実施例２０の元の機能安全検出経路３の開始点に位置しており、検知点は、バスインターフェース変換モジュール２０５の出力位置に位置している。Ｆｕｓａ３＿ｐ１の理想的な検査値は、実施例の元の機能安全検知経路３の開始点で得られる。外部から返されたデータに検査ビットがある場合、この実施例の機能安全検出経路３の開始点で実際値を計算して理想値と比較する必要がある。
実施例２０内の回路におけるランダムエラーを排除するために、独立した安全ユニットＳＥｏｏＣ（Ｓａｆｅｔｙ Ｅｌｅｍｅｎｔｓ ｏｕｔ ｏｆ Ｃｏｎｔｅｘｔ、コンテキスト外安全要素）を含む場合がある。機能安全検出経路３の開始点で実際の巡回冗長ビットが理想値と一致する場合、モジュール（２０）に到達したデータは正常であり、一致しない場合、データの異常中断を報告する。
第１検出経路Ｆｕｓａ３＿ｐ１の理想値は該当位置のデータを使用して算出される。モジュール２０内には、複数のデータ読取モジュール２０１が存在し、データ返却ソースがあるため、該当位置の検査値は、返却データの特徴に基づいて統合または再構成されることができ、外部返却データの元の検査値に従う必要はない。再配置／ディンタリーブ処理モジュール２０４の出力位置に到達すると、データに対して巡回冗長検査の方法でエンコードし、実際値を取得して理想値と比較し、誤りがあるかどうかを記録する。

【0085】

具体的には、図４に示すように、Ｆｕｓａ３＿ｐ２の開始点は、データ再配置／デインターリーブ処理モジュール２０４の開始点に位置しており、Ｆｕｓａ３＿ｐ２の検出点は、データ伸張モジュール２０３の出力インターフェースに位置している。面積目標が許容される前提で、Ｆｕｓａ３＿ｐ２は冗長モジュールを複製する方法で保護される。データ再配置／デインターリーブ処理モジュール２０４のデータを、それぞれデータ伸張モジュール２０３およびその複製されたモジュールに入力し、安全検出保護を行う。各経路の具体的な機能安全保護機構は、複製または面積がさらに最適化された機能保護手段を採用することができる。

【0086】

同様に、第３検出経路Ｆｕｓａ３＿ｐ３では、保護すべきデータが伸長されて最終的な使用位置に到達する。この経路内で、データは、変更されることなく、巡回冗長検査機構を使用して保護される。

【0087】

ｋ個のサブセクションのエラーをそれぞれ収集する。各サブセクションのエラーを収集して最終的な機能安全割り込み信号に統合する必要がある。図４に示すように、機能安全保護の検出経路は、各検出経路のエラーをそれぞれ収集して統合し、最終的にシステム全体の割り込みに信号に統合する。

【0088】

図５は、本願のさらに他の実施例に記載の機能安全検出回路のセクション化検出方法の回路構成を示す模式図である。本願のさらに他の実施例を適用したモジュール３０は、複数のＩＰを備えたＳｏＣシステムを含み、ＳｏＣシステムは、表示コントローラー３０１、グラフィックスプロセッサ３０２、中央処理装置３０３、バス相互接続制御モジュール３０４、およびメモリ３０５を含む（図５参照）。この実施例では、複数のＩＰ相互接続データパスは、中央処理装置３０３によって生成された画像データ１が表示コントローラー３０１に送信される経路、およびグラフィックスプロセッサ３０２によって生成された画像データ２が表示コントローラー３０１に送信される経路を含む。

【0089】

表示コントローラー３０１の元の機能安全保護が必要なデータパスは、機能安全検出メカニズムとしての巡回冗長検査方式を採用してデータバスを保護する必要がある。元の機能安全保護が必要な検出経路は、システムレベルで次のような要求を有する。

【0090】

１．読み取られるデータソースは、巡回冗長検査の異常値を持たなければならず、かつ理想値に使用される巡回冗長多項式は、検出点で使用されるものと完全に一致していなければならない。

【0091】

２．巡回冗長多項式が一致していることを前提として、理想値と実際値が検査値を生成するデータの順序が一致しなければならない。

【0092】

３．データの内容は完全に一致しなければならず、本実施例３０における伸長パスは、圧縮されたデータソースに依存しており、データが同じアルゴリズムによって圧縮されていない場合、当該実施例における伸長パスの機能安全検出に影響を与える。本実施例が適用されたシステムでは、データの理想値の生成および検出される位置は異なるＩＰに関連している。上記の要求は、ＩＰ間の依存性を強化し、機能安全検出の柔軟性を大幅に低下させる。

【0093】

本願のセクション化検出方法では、当該ＳｏＣシステム内の各ＩＰコアのＩ／Ｏインターフェースを機能安全分割経路の開始点または検査点として使用する必要がある。表示コントローラー３０１とメモリとの間のデータパスを含む場合、データが中央処理装置３０３またはグラフィックスプロセッサ３０２から送信されているかどうかに依存する必要はなく、本願のセクション化検出方法では、表示コントローラー３０１のトップレベル入力データインターフェースをセクション化検出の開始点および検査点として使用する。検査点として、データソースがシステムの上記３つの要求を満たしている場合には検査を行い、満たしていない場合、表示コントローラー３０１は、システムのデータソースに依存せずに、Ｉ／Ｏインターフェースの開始点で機能安全多項式を定義し、再エンコードして理想的な検査とする。同様に、本実施例３０において、他のＩＰコアも本発明のセクション化検出方法を実施することにより、Ｉ／ＯインターフェースデータおよびＩＰ内部回路に対して機能保護を行い、エンドツーエンドの保護カバレッジ率を最大化して、システムが機能安全要件を満たすようにする。

【0094】

上記のセクション化検出方式は、カバレッジ率が元の機能安全検出経路のカバレッジ率と一致することを前提として、実現化の複雑性を大幅に低減し、機能安全検出の適合性を向上させ、エンドツーエンドの機能安全保護を実現し、システムレベルの要件を削減し、当業者に新たなアイデアを提供する。

【0095】

本願の複数の実施例では、開示されたモジュールや方法は、他の方式で実現可能であることが理解されるべきである。例えば、上記で説明したモジュール／ユニットの区分は単なる例示であり、論理的機能の区分に過ぎないものであり、実際の実現時には他の区分方法が用いられることがあり、例えば複数のモジュールやユニットは他のシステムに結合または統合されることがある。また、いくつかの特徴が省略されること、あるいは実行されないこともある。一方で、示されたまたは議論されたモジュール間のカップリングまたは直接的なカップリングまたは通信接続は、いくつかのインターフェース、デバイス、またはモジュールまたはユニットを通じた間接的なカップリングまたは通信接続である可能性もあり、電気的、機械的、またはその他の形態である場合もある。

【0096】

分離された構成要素として説明されたモジュール／ユニットは、物理的に分離されている場合もあれば、物理的に分離されていない場合もある。また、モジュール／ユニットとして示された構成要素は物理的なモジュールである場合もあれば、そうでない場合もある。つまり、一つの場所に位置することもあれば、複数のネットワークユニットに分散して配置されることもある。実際の要求に応じて、モジュール／ユニットの一部またはすべてを選択して、本願の実施例の目的を達成することができる。例えば、本願の各実施例における各機能モジュール／ユニットは、１つの処理モジュールに統合されることもあれば、各モジュール／ユニットが物理的に単独で存在することもあるし、２つ以上のモジュール／ユニットが１つのモジュール／ユニットに統合されることもある。

【0097】

当業者はまた、本明細書に開示された実施例とともに説明された各例のユニットおよびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはその組み合わせによって実現されることができることを認識する必要がある。ハードウェアとソフトウェアの相互運用性を明確に説明するために、上記の説明では各例の構成とステップを機能に基づいて一般的な説明をしている。これらの機能がハードウェアまたはソフトウェアの方法で実行されるか否かは、技術的解決手段の特定のアプリケーションおよび設計制約条件によって決定される。特定のアプリケーションにおいては、当業者が上記の機能を実現するために異なる方法を使用することができるが、このような実現は本願の範囲を逸脱するものと見なされるべきではない。

【0098】

本願における実施例に基づく機能安全検出回路のセクション化検出方法の保護範囲は、本実施例に記載されたステップの実行順序に限定されるものではなく、本願の原理に従い、先行技術におけるステップの追加、削除、及び置換等により実装された解決手段はすべて本願の保護範囲に含まれる。

【0099】

図６は、本願の実施例に記載の電子機器の構造的な接続を示す模式図である。本願の電子機器６は、プロセッサ６１、メモリ６２、通信インターフェース６３および／またはシステムバス６４を含む（図６参照）。メモリ６２および通信インターフェース６３は、システムバス６４を介してプロセッサ６１と接続されており、互いに通信を行い、メモリ６２はコンピュータプログラムを格納するために用いられ、通信インターフェース６３は他の機器と通信するために用いられ、プロセッサ６１は、コンピュータプログラムを実行して、電子機器６が機能安全検出回路のセクション化検出方法の各ステップを実行するために用いられる。

【0100】

プロセッサ６１は、中央処理装置（ＣＰＵ）、ネットワークプロセッサ（ＮＰ）などの汎用プロセッサである場合があり、デジタル信号プロセッサ（ＤＳＰ）、アプリケーション固有集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラム可能な論理装置、個別ゲートまたはトランジスタ論理装置、個別ハードウェアコンポーネントである場合もある。

【0101】

上記のメモリ６２は、ランダムアクセスメモリ（ＲＡＭ）を含む場合があり、少なくとも１つのディスクメモリなどの不揮発性メモリを含む場合もある。

【0102】

上記のシステムバス６４は、周辺機器相互接続（ＰＣＩ）バスまたは拡張業界標準アーキテクチャ（ＥＩＳＡ）バスなどである場合がある。システムバス６４は、アドレスバス、データバス、制御バスなどに分類される。通信インターフェースは、データベースアクセス装置と他の機器（例えば、クライアント、読み取り－書き込みライブラリおよび読み取り専用ライブラリ）との通信を実現するするために用いられる。

【0103】

本願の実施例は、コンピュータ読み取り可能な記憶媒体をさらに提供する。当業者であれば、上記の実施例を実行する方法のすべてのステップまたは一部のステップがプログラムを介してプロセッサを指示することにより完了できることを理解することが可能である。上記のプログラムはコンピュータ読み取り可能な記憶媒体に格納されることができ、上記の記憶媒体は、ランダムアクセスメモリ、読み取り専用メモリ、フラッシュメモリ、ハードディスク、ソリッドステートディスク、磁気テープ（ｍａｇｎｅｔｉｃ ｔａｐｅ）、フロッピーディスク（ｆｌｏｐｐｙ ｄｉｓｋ）、光ディスク（ｏｐｔｉｃａｌ ｄｉｓｃ）およびこれらの任意の組み合わせのような非一時的（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ）な媒体である。上記の記憶媒体は、コンピュータによってアクセス可能な任意の使用可能な媒体、または１つ以上の使用可能な媒体を含む統合サーバー、データセンターなどのデータ保存装置である場合もある。上記の使用可能な媒体は、磁気媒体（例えば、フロッピーディスク、ハードディスク、磁気テープ）、光学媒体（例えば、デジタルビデオディスク（ＤＶＤ））、または半導体媒体（例えば、ソリッドステートディスク（ＳＳＤ））などである。

【0104】

本願に基づく機能安全検出回路は、上記の機能安全検出回路のセクション化検出方法を適用して検出を実施する。

【0105】

一実施例において、上記の機能安全検出回路は、バス制御モジュール、レジスタ解析モジュールおよびデータ処理モジュールを含む。

【0106】

元の機能安全保護が必要な構成パスは、モジュール１０インタフェースから入力され、順にバス制御モジュール１０１を通過する（図３再参照）。バス制御モジュール１０１は、バスインタフェースプロトコルを実現し、かつ配置情報をレジスタ解析モジュール１０２に伝達する役割を果たす。レジスタ解析モジュール１０２は、解析された内部レジスタがデータ処理モジュール１０３によって処理されるように解析された内部レジスタをデータ処理モジュール１０３内に送信する。レジスタの最終使用位置は、図面で示される機能安全検出経路１の検出点位置である。元の機能安全保護が必要な検出経路１は、機能安全検出メカニズムとしてのパリティ検査方式を採用して構成バスを保護し、機能安全経路１の検出点位置で実際データの検査ビットと理想データの検査ビットデータとを比較して、一致しない場合、検出経路１の機能安全エラーを報告する。実現時に、この実施例の機能安全検出経路１の開始点位置、すなわちモジュール１０のトップレベル入力インターフェース位置で得られた実際のデータに基づいて、当該経路の理想的な検査値ｆｕｓａ１＿ｄ１＿ｇを算出する。この理想的な検査値ｆｕｓａ１＿ｄ１＿ｇは、元のデータタイミングとともにデータ処理モジュール１０３内の機能安全検出経路１の検出点位置に伝達する必要がある。機能安全検出経路１検出点に到達した実際のデータをエンコードして、実際の検査値ｆｕｓａ１＿ ｄ１＿ａを得て、その位置に到達した理想的な検査値ｆｕｓａ１＿ｄ１＿ｇと比較し、両者が一致しない場合、エラーを報告する。

【0107】

他の実施例では、上記の機能安全検出回路は、データ読取モジュール、調停モジュール、データ伸張モジュール、データ再配置／ディインタリービング処理モジュール、バスインターフェース変換モジュール、圧縮状態管理モジュールおよびストレージアドレスマッピングモジュールを含む。

【0108】

元の機能安全保護が必要な検出経路２はデータ要求パスであり、複数のデータ読取モジュール２０１がデータ読取要求を生成して調停モジュール２０２に送信し、調停モジュール２０２は複数の要求の中から１つの要求を選択して圧縮状態管理モジュール２０６に送信する（図４再参照）。圧縮状態管理モジュール２０６は、当該要求に対応するデータ圧縮状態を照会した後、その要求をストレージアドレスマッピングモジュール２０７に送信する。ストレージアドレスマッピングモジュール２０７は、元の仮想要求アドレスを物理ストレージアドレスにマッピングして、マッピングされたアドレスと読取要求をバスインターフェース変換モジュール２０５に送信し、インターフェースプロトコルおよびクロックドメインクロッシング変換を実行し、その後バスに送信する。元の機能安全保護が必要な検出経路２は、機能安全検出メカニズムとしてのパリティ検査方式を採用して要求バスを保護する。

【0109】

元の機能安全保護が必要な検出経路３はデータ返却経路であり、データはバスインターフェース変換モジュール２０５を介してクロックドメインクロッシング変換を行った後、データ再配置／ディンタリーブ処理モジュール２０４に到達し、バスデータの再構成を行った後、圧縮されたデータはデータ伸張モジュール２０３に送信され、データは伸長および復元された後、調停モジュール２０２に返送され、さらにデータ読取モジュール２０１に返送される。元の機能安全保護が必要な検出経路３は、機能安全検出メカニズムとしての巡回冗長検査方式を採用して要求バスを保護する。

【0110】

さらに他の実施例では、上記の機能安全検出回路は、複数のＩＰが配置されているＳｏＣシステムを含み、上記ＳｏＣシステムは、表示コントローラー、グラフィックスプロセッサ、中央処理装置、バス相互接続制御モジュールおよびメモリを含む。

【0111】

複数のＩＰ相互接続データパスは、中央処理装置３０３によって生成された画像データ１が表示コントローラー３０１に送信される経路、およびグラフィックスプロセッサ３０２によって生成された画像データ２が表示コントローラー３０１に送信される経路を含む。表示コントローラー３０１の元の機能安全保護が必要なデータパスは、機能安全検出メカニズムとしての巡回冗長検査方式を採用してデータバスを保護する必要がある（図５再参照）。

【0112】

本願のセクション化検出方法では、当該ＳｏＣシステム内の各ＩＰコアのＩ／Ｏインターフェースを機能安全分割経路の開始点または検査点として使用する必要がある。表示コントローラー３０１とメモリとの間のデータパスを含む場合、データが中央処理装置３０３またはグラフィックスプロセッサ３０２から送信されているかどうかに依存する必要はなく、上記のセクション化検出方法では、表示コントローラー３０１のトップレベル入力データインターフェースをセクション化検出の開始点および検査点として使用する。検査点として、データソースがシステムの要求を満たしている場合には検査を行い、満たしていない場合、表示コントローラー３０１は、システムのデータソースに依存せずに、Ｉ／Ｏインターフェースの開始点で機能安全多項式を定義し、再エンコードして理想的な検査とする。

【0113】

各図に対応するフローまたは構造についての上記の説明は、それぞれ説明したとおりであり、特定のフローまたは構造で詳細に説明されていない部分は、他のフローまたは構造に関連する説明を参照することができる。

【0114】

上記の実施例は本願の原理と効果を例示的に説明したものにすぎず、本願を制限するものではない。本技術を熟知する者であれば、本願の精神及び範疇を逸脱しないことを前提に、上記の実施例を補足または変更することが可能である。従って、当業者が、本願で開示した精神及び技術思想を逸脱することなく完了するあらゆる等価の補足または変更は、依然として本願の特許請求の範囲に含まれる。

【符号の説明】

【0115】

１０ セクション化検出を適用して機能安全検出回路を実現するための一実施例におけるトップレベルモジュール
１０１ バス制御モジュール
１０２ レジスタ解析モジュール
１０３ データ処理モジュール
２０ セクション化検出を適用して機能安全検出回路を実現するための他の実施例におけるトップレベルモジュール
２０１ データ読取モジュール
２０２ 調停モジュール
２０３ データ伸張モジュール
２０４ データ再配置／デインターリーブ処理
２０５ バスインタフェース変換モジュール
２０６ 圧縮状態管理モジュール
２０７ ストレージアドレスマッピングモジュール
Ｆｕｓａ１ 元機能安全検出経路１
Ｆｕｓａ２ 元機能安全検出経路２
Ｆｕｓａ３ 元機能安全検出経路３
Ｆｕｓａ１＿ｐ１～ｐ３ セクション化検出方法を用いて元機能安全検出経路１を分割したサブ経路
Ｆｕｓａ２＿ｐ１～ｐ３ セクション化検出方法を用いて元機能安全検出経路２を分割したサブ経路
Ｆｕｓａ３＿ｐ１～ｐ３ セクション化検出方法を用いて元機能安全検出経路３を分割したサブ経路
３０ セクション化検出を適用して機能安全検出回路を実現するためのさらに他の実施例におけるトップレベルモジュール
３０１ 表示コントローラー
３０２ グラフィックスプロセッサ
３０３ 中央処理装置
３０４ バス相互接続制御モジュール
３０５ メモリ
６ 電子機器
６１ プロセッサ
６２ メモリ
６３ 通信インタフェース
６４ システムバス
Ｓ１１～Ｓ１４ ステップ
Ｓ２１～Ｓ２５ ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【国際調査報告】