特表2026-531808IP Force 特許公報全文掲載

ホーム > 特許ランキング > テキサス　インスツルメンツ　インコーポレイテッド > 特表2026-531808

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】
(54)【発明の名称】露出されたダイパッケージのための裏側モールド化合物フラッシュ抑制トレンチ
(51)【国際特許分類】
   
【ＦＩ】
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】
(86)(22)【出願日】
(85)【翻訳文提出日】
(86)【国際出願番号】
(87)【国際公開番号】
(87)【国際公開日】
(31)【優先権主張番号】18/240,801
(32)【優先日】
(33)【優先権主張国・地域又は機関】
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】ジョン カルロ モリナ
(72)【発明者】
【氏名】コニー エステロン
(72)【発明者】
【氏名】シーザー ブカサス
【テーマコード（参考）】
【Ｆターム（参考）】
4M109AA01
4M109BA01
4M109CA21
4M109DA04
4M109DB03
(57)【要約】
半導体ダイパッケージ（１００）の外周の周りに複数のリード（１４６）を備える裏側が露出された半導体ダイパッケージ（１００）、複数のリード（１４６）に電気的に結合される半導体ダイ（１０４）、半導体ダイ（１０４）の裏側（１１４）の複数のモールド化合物フラッシュ抑制トレンチ（１２０）、及び裏側モールド化合物フリーゾーン（１１０）が記載される。半導体ダイ（１０４）の裏側（１１４）の複数のモールド化合物フラッシュ抑制トレンチ（１２０）は、モールド化合物（１５０）が半導体ダイ（１０４）の裏側（１０４）のモールド化合物フリーゾーン（１１０）に侵入することを防止するための貯留所として機能する。リードフレーム上に半導体ダイパッケージ（１００）を形成した後、個々の半導体ダイ（１０４）が個片化され、ヒートシンク（１６８）などの構成要素がその後、半導体ダイ（１０４）のモールド化合物フリーゾーン（１１０）に取り付けられ得る。
【特許請求の範囲】
【請求項】
半導体パッケージであって、
前記半導体パッケージの周囲の周りに配置される複数のリードと、
前記複数のリードに電気的に結合される半導体ダイであって、デバイス側及び裏側を含む前記半導体ダイと、
前記半導体ダイの裏側の複数のトレンチと、
前記複数のリードと前記半導体ダイとの一部に接するモールド化合物と、
前記複数のトレンチの間の前記半導体ダイの前記裏側の、前記モールド化合物のないモールド化合物フリーゾーンと、
を含む、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記複数のトレンチのうちの１つ又は複数が、前記複数のトレンチのうちの別のトレンチと交差する、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記複数のトレンチのうちの１つ又は複数が、前記複数のトレンチのうちの別のトレンチと交差しない、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記モールド化合物フリーゾーンが、前記半導体ダイの前記裏側の面積の５０パーセントより大きい、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記複数のトレンチの深さが０.１ミクロンより大きい、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記複数のトレンチの幅が０.１ミクロンより大きい、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記半導体ダイの前記裏側の前記複数のトレンチのうちの１つ又は複数が、隣接するトレンチに対して垂直である、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記モールド化合物が、前記半導体ダイの前記裏側の前記複数のトレンチのうちの１つ又は複数を超えて延在するが、前記モールド化合物フリーゾーン内には延在しない、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、前記複数のトレンチが、前記半導体ダイの外周と前記モールド化合物フリーゾーンの外周との間にある、半導体パッケージ。
【請求項】
請求項１に記載の半導体パッケージであって、ヒートシンク取り付け材料を用いて前記モールド化合物フリーゾーン内の前記半導体ダイの前記裏側に取り付けられたヒートシンクをさらに含む、半導体パッケージ。
【請求項】
半導体パッケージを形成する方法であって、
半導体ウェハの裏側に複数のトレンチを形成することと、
前記半導体ウェハを複数の半導体ダイに個片化することであって、各半導体ダイが、前記複数のトレンチのうちの１つ又は複数を含む、前記個片化することと、
半導体ダイを前記半導体パッケージの周囲まで延在する複数のリードに電気的に結合することと、
前記複数のリード上及び前記半導体ダイ上にモールド化合物を形成することと、
を含み、
前記モールド化合物が、前記複数のトレンチ間の前記半導体ダイの裏側のモールド化合物フリーゾーンまで延在せず、前記モールド化合物が電気的絶縁性である、方法。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの１つ又は複数が、除去プロセスによって形成される、方法。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの１つ又は複数が、鋸プロセスを用いて形成される、方法。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの深さが０.１ミクロンより大きい、方法。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの幅が０.１ミクロンより大きい、方法。
【請求項】
請求項１１に記載の半導体パッケージであって、前記複数のトレンチが、隣接するトレンチと交差し、前記モールド化合物フリーゾーンの周りに連続的なトレンチを形成する、半導体パッケージ。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの１つ又は複数が、前記複数のトレンチの別のトレンチと交差しない、方法。
【請求項】
請求項１１に記載の方法であって、前記複数のトレンチの１つ又は複数が、隣接するトレンチに対して垂直に形成される、方法。
【請求項】
請求項１１に記載の方法であって、前記モールド化合物が、前記複数のトレンチの１つ又は複数を越えて延在するが、前記モールド化合物フリーゾーン内には延在しない、方法。
【請求項】
請求項１１に記載の半導体パッケージであって、前記複数のトレンチが、前記半導体ダイの外周と前記モールド化合物フリーゾーンの外周との間に形成される、半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【】
本開示は半導体パッケージの分野に関する。より詳細には、裏側が露出された半導体ダイを備えるパッケージに関するが、これに限定されない。
【】
裏側が露出された半導体ダイを有するパッケージは、コンパクトな高性能集積回路パッケージとして一般的な選択肢となってきている。裏側が露出されたパッケージは、パッケージ化された半導体ダイにヒートシンクを取り付ける簡便な方法を提供する。ＱＦＮ（Quad Flat No-lead）パッケージなどのパッケージ化ソリューションは、コンパクトで高性能な集積回路パッケージ化のための一般的な選択肢として登場してきており、裏側が露出された半導体ダイを用いて製造され得る。裏側が露出された半導体ダイを可能にする他のパッケージ化ソリューションも、本開示の範囲内にある。
【発明の概要】
【】
裏側が露出された半導体ダイパッケージが、半導体ダイパッケージの周囲の周りの複数のリードと、複数のリードに電気的に結合される半導体ダイと、ヒートシンク又は他の構成要素を半導体ダイに直接取り付けることを可能にするためにモールド化合物フリーゾーン（モールド化合物がないゾーン）で露出された半導体ダイの裏側とを有する。電気的絶縁性のモールド化合物が、複数のリード及び半導体ダイに接する。半導体ダイの裏側のトレンチは、モールド化合物が半導体ダイの裏側のモールド化合物フリーゾーンに浸入するのを防止する。
【】
半導体ダイの裏側のトレンチは、半導体ダイがウェハ形態にあるときに、ウェハの裏側の除去（ablation）によって形成され得る。ウェハの個片化及び半導体ダイのリードフレームへの取り付けの後、複数のリードと、半導体ダイの裏側のモールド化合物フリーゾーンを除く半導体ダイのすべての面と、に電気的に接するモールド化合物を用いて、裏側が露出されたマイクロ電子パッケージが形成され得る。半導体ダイの裏側のトレンチは、モールド化合物がモールド化合物フリーゾーンに浸入するのを防止する貯留所（reservoir）として作用する。リードフレーム上に半導体ダイパッケージを形成した後、個々の半導体ダイが個片化され、その後、ヒートシンクなどの構成要素が半導体ダイのモールド化合物フリーゾーンに取り付けられ得る。
【図面の簡単な説明】
【】
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの上面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの斜視図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの斜視図であり、例示の形成方法の連続的段階で示されている。
【図】裏側モールド化合物フラッシュ抑制トレンチと裏側モールド化合物フリーゾーンとを有する半導体ダイパッケージの断面図であり、例示の形成方法の連続的段階で示されている。
【発明を実施するための形態】
【】
本開示を添付の図面を参照しながら説明する。図面は、一定の縮尺で描画されておらず、単に本開示を説明するために提供されている。本開示のいくつかの態様を、説明のために例示の応用例を参照しながらこれ以降に記載する。本開示が理解されることを目的に、多くの特定の詳細、関係、及び方法が示されていることを理解されたい。いくつかの行為が、異なる順序で及び／又は他の行為又は事象と同時に生じ得るため、そういった行為又は事象の説明される順序によって限定されない。また、本開示に従った方法論を実装するために、記載されるすべての行為又は事象が必要なわけではない。
【】
半導体ダイパッケージが、半導体ダイパッケージの周囲の周りにリードを有する。リードはリードフレームに取り付けられる。本明細書ではトレンチと称する複数の裏側モールド化合物抑制トレンチを含む半導体ダイが、複数のリードに電気的に結合される。電気的に絶縁性であるモールド化合物が、複数のリードと半導体ダイとに接する半導体ダイパッケージを形成する。半導体ダイの裏側のトレンチは、モールド化合物がモールド化合物フリーゾーンに浸入するのを防止する貯留所として作用する。
【】
リードフレーム上に半導体ダイパッケージを形成した後、リードをソーイングすることによって個々の半導体ダイパッケージが個片化される。１回の動作ですべての半導体ダイパッケージ上にモールド化合物が形成され得るため、ソーイングによる個片化は、リードフレームを用いて複数の半導体ダイパッケージを同時に形成することを可能にする。個片化の後、ヒートシンクなどの構成要素が、それに続いて、半導体ダイのモールド化合物フリーゾーンに取り付けられ得る。
【】
本開示において、頂部、底部、～の上、～の下、下方などの用語が用いられ得ることに留意されたい。これらの用語は、構造又は要素の位置又は方位を限定するものと解釈されるべきではなく、構造又は要素間の空間的関係を提供するために用いられていると解釈すべきである。
【】
図１Ａ～図１Ｌは、裏側モールド化合物フラッシュ抑制トレンチを有する半導体ダイパッケージの上面図、断面図、及び斜視図であり、例示の形成方法の連続的段階で示されている。
【】
図１Ａを参照すると、半導体ダイ１０４と隣接する半導体ダイ１０４ａとを含む半導体ウェハの或るセクションの上面図が示されている。半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間にスクライブストリート１０６が存在する。スクライブストリート１０６内の鋸領域１０８は、半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間のソーイングのための大まかな領域を示す。スクライブストリート１０６は、半導体ダイ１０４及び隣接する半導体ダイ１０４ａをパッケージ化するために、半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間を鋸でソーイングするための空間を提供する。スクライブストリート１０６はまた、フォトリソグラフィ整合マーク及びパラメトリックテスト構造などの特徴（具体的には示されていない）、並びに、半導体ウェハ製造に必要なその他の特徴を含み得る。図１Ａでは、半導体ダイ１０４は、半導体ウェハの裏側が、見ている人に向かって面するように示されている。半導体ウェハの裏側は、モールド化合物フリーゾーン１１０を含む。モールド化合物フリーゾーン１１０は、半導体ダイ１０４の裏側１１４（図１Ｃで言及される）のエリアであり、或るタイプの半導体パッケージにモールド化合物フリーゾーン１１０を提供するために、パッケージ化プロセス全体を通してモールド化合物１５０がない状態を維持しなければならず、パッケージ化後にヒートシンク又は他の構成要素が半導体ダイ１０４の裏側に後に接合され得るときにモールド化合物がない状態でなければならない、半導体パッケージの裏側エリアである。モールド化合物フリーゾーン１１０は、半導体ダイ１０４の裏側１１４の面積の５０パーセントより大きくし得る。
【】
図１Ｂを参照すると、半導体ダイ１０４に焦点を当てた図１Ａの拡大図が示されている。隣接する半導体ダイ１０４ａも示されている。半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間には、スクライブストリート１０６がある。スクライブストリート１０６の中央には鋸領域１０８がある。図１Ａと同様に、半導体ウェハの裏側が前方を向いている。半導体ダイ１０４は、パッキングプロセスの間、モールド化合物がない状態を維持するモールド化合物フリーゾーン１１０を有する。半導体ダイ１０４の断面が図１Ｃに示されている。
【】
図１Ｃを参照すると、半導体ダイ１０４がまだウェハ形態にある間の、図１Ｂの半導体ダイ１０４の断面が示されている。半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間にスクライブストリート１０６がある。スクライブストリート１０６の中央には鋸領域１０８がある。半導体ダイ１０４は、裏側１１４とデバイス側１３６とを有する。裏側１１４には、モールド化合物フリーゾーン１１０がある。モールド化合物フリーゾーン１１０は、ヒートシンクなどの構成要素を半導体ダイ１０４の裏側１１４に直接接合できるように、半導体ダイ１０４の裏側１１４の面積の５０%より大きくし得る。鋸テープ１１６が、半導体ダイ１０４のデバイス側１３６に取り付けられている。
【】
図１Ｄを参照すると、半導体ダイ１０４と隣接する半導体ダイ１０４ａとが前方に面している半導体ウェハの上面図が示されている。図１Ｄでは、半導体ダイ１０４の裏側が、見ている人に面している。図１Ｄに示される半導体ウェハの上面図は、バックグラインド動作（具体的には示されていない）の後であり、ウェハ鋸動作（図１Ｈで言及される）の前の、パッケージ化形成における時点で示されている。バックグラインド動作後、複数のモールド化合物フラッシュ抑制トレンチ１２０が、スクライブストリート１０６とモールド化合物フリーゾーン１１０との間の半導体ダイ１０４の裏側１１４において形成される。複数のモールド化合物フラッシュ抑制トレンチ１２０は、隣接する半導体ダイ１０４ａにも形成される。モールド化合物フラッシュ抑制トレンチ１２０は、レーザー又は類似の技法を用いて半導体ダイ１０４の裏側から材料を除去することによって形成されるか、又は、モールド化合物フラッシュ抑制トレンチ１２０は、部分的ソーイング方法を用いて作製され得る。モールド化合物フラッシュ抑制トレンチ１２０は、トレンチ深さ１２６及びトレンチ幅１２４（図１Ｆで言及される）を有する。図１Ｄの例は、半導体ダイ１０４の裏側１１４の複数のモールド化合物フラッシュ抑制トレンチ１２０のうちの１つ又は複数が、交差し、モールド化合物フリーゾーン１１０の周りに連続トレンチ領域を形成する、互いに垂直な一連のモールド化合物フラッシュ抑制トレンチ１２０を示す。垂直以外の角度にあるモールド化合物フラッシュ抑制トレンチ１２０、並びに、複数のモールド化合物フラッシュ抑制トレンチ１２０のうちの１つ又は複数がモールド化合物フリーゾーン１１０の周りで連続しておらず、図１Ｅに示すように交差しない幾何形状を有する、モールド化合物フラッシュ抑制トレンチ１２０も、本開示の範囲内にある。
【】
図１Ｆは、図１Ｄの半導体ダイ１０４の断面である。図１Ｆに示される断面は、バックグラインド動作（具体的には示されていない）の後であり、モールド化合物フラッシュ抑制トレンチ１２０の形成後であり、ウェハ鋸動作（図１Ｈで言及される）の前の、パッケージ化形成における時点で示されている。半導体ダイ１０４のデバイス側１３６は、鋸テープ１１６に取り付けられている。スクライブストリート１０６は、半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間にある。鋸領域１０８は、スクライブストリート１０６の中央付近にある。モールド化合物フリーゾーン１１０は、図１Ｅの断面図にも示されている。モールド化合物フリーゾーン１１０は、半導体ダイ１０４の裏側１１４に位置する。モールド化合物フリーゾーン１１０は、半導体ダイ１０４の裏側１１４の面積の５０％より大きいか、又はそれ以上である。半導体ダイ１０４の裏側１１４の面積の５０％より大きいモールド化合物フリーゾーン１１０は、例として、ヒートシンク１６８（図１Ｎ及び図１Ｏで言及される）などの構成要素の後続の接合のためのクリーンな表面を提供するための、後に形成されるモールド化合物１５０（図１Ｋで言及される）がない、充分な面積を提供するので有利である。
【】
モールド化合物フラッシュ抑制トレンチ１２０は、スクライブストリート１０６とモールド化合物フリーゾーン１１０の外周との間の半導体ダイ１０４の裏側１１４に形成される。モールド化合物フラッシュ抑制トレンチ１２０は、トレンチ幅１２４及びトレンチ深さ１２６を有する。トレンチ幅１２４は０.１ミクロン又はそれ以上である。トレンチ深さ１２６は０.１ミクロンより大きい。モールド化合物抑制トレンチは、レーザー除去プロセス１２２を用いて形成され得る。トレンチ幅１２４及びトレンチ深さ１２６は、レーザー除去プロセス１２２のレーザーエネルギー又はレーザー滞留時間を調整することによって変えることができる。トレンチ幅１２４及びトレンチ深さ１２６を所望の通りに達成するためには、レーザー除去プロセス１２２のレーザー除去ツールを複数回経ることが必要な場合がある。モールド化合物フラッシュ抑制トレンチ１２０はまた、部分的な鋸プロセス（具体的には図示せず）によって形成されてもよい。トレンチ深さ１２６は、ウェハのバルク材料の厚みよりも小さく、能動半導体ダイ１０４と交差する深さには達しない。
【】
図１Ｇは、波形状の（scalloped）モールド化合物フラッシュ抑制トレンチ１２０、垂直壁のモールド化合物フラッシュ抑制トレンチ１２０ａ、及びＵ字形状のモールド化合物フラッシュ抑制トレンチ１２０ｂの断面図である。モールド化合物フラッシュ抑制トレンチのその他の断面形状も本開示の範囲内にある。波形状のモールド化合物フラッシュ抑制トレンチ１２０は、トレンチ幅１２４とトレンチ深さ１２６とを有する。波形状のモールド化合物フラッシュ抑制トレンチ１２０のプロファイルは、除去プロセスを用いて複数回経ることによって形成されて、波形状のモールド化合物フラッシュ抑制トレンチ１２０を形成し得る。垂直壁のモールド化合物フラッシュ抑制トレンチ１２０ａは、垂直側壁及び平坦な底部を有し、トレンチ幅１２４とトレンチ深さ１２６とを有する。垂直壁のモールド化合物フラッシュ抑制トレンチ１２０ａのプロファイルは、ソーイングプロセスを用いて垂直壁のモールド化合物フラッシュ抑制トレンチ１２０ａを形成するときに形成され得る。Ｕ字形状のモールド化合物フラッシュ抑制トレンチ１２０ｂは、Ｕ字形状のプロファイルを有する。Ｕ字形状のモールド化合物フラッシュ抑制トレンチ１２０ｂのプロファイルは、単一回の除去方法を用いてＵ字形状のモールド化合物フラッシュ抑制トレンチ１２０ｂを形成する場合に形成され得る。
【】
図１Ｈは、ウェハ個片化後の半導体ダイ１０４及び隣接する半導体ダイ１０４ａの上面図であり、図１Ｉは、個片化後の図１Ｈの半導体ダイ１０４及び隣接する半導体ダイ１０４ａの断面図である。図１Ｈ及び図１Ｉを参照すると、半導体ウェハが、初期的に鋸テープ１１６上に取り付けられる。半導体ダイ１０４は、個片化鋸ブレード１３４を用いた個片化ソーイングプロセスによって、隣接する半導体ダイ１０４ａから個片化される。個片化ソーイングプロセスは、スクライブストリート１０６を切断し、半導体ダイ１０４を隣接する半導体ダイ１０４ａから分離する。ソーイング後、スクライブストリート切断領域１３２及び残留スクライブストリート１３０が、半導体ダイ１０４と隣接する半導体ダイ１０４ａとの間に残る。ウェハのソーイング後、半導体ダイ１０４及び隣接する半導体ダイ１０４ａは、鋸テープ１１６から取り外され、図１Ｊ及び図１Ｋで説明されるようにリードフレーム１４４に接合され得る。図１Ｈ及び１Ｉの例はソーイングによる個片化のためのものであるが、他の個片化方法も本開示の範囲内にある。
【】
図１Ｊは半導体パッケージ１００の上面図であり、図１Ｋは、半導体ダイ１０４が半導体ウェハからソーイングされ、リードフレーム１４４上に取り付けられた後の、図１Ｊの半導体パッケージ１００の断面図である。リードフレーム１４４は、隣接する半導体パッケージ（特に図示せず）を含んでもよい。半導体パッケージ１００は、リードフレーム１４４の一部として複数のリード１４６を含む。
【】
図１Ｋに示されるように、半導体ダイ１０４のデバイス側１３６は、リードフレーム接合材料１４８への導電性ダイを介して、リードフレーム１４４の複数のリード１４６に取り付けられる。モールド化合物１５０は、複数のリード１４６の接触部分、半導体ダイ１０４、及び、リードフレーム接合材料１４８への導電性ダイ上、を含んでリードフレーム１４４上に形成される。この例におけるモールド化合物１５０は、底部モールドプレート１５４と頂部モールドプレート１５２との間に形成される。この例では、頂部圧縮性モールドリリースフィルム１５６が、頂部モールドプレート１５２と半導体ダイ１０４の底部表面との間に配置される。底部圧縮性モールドリリースフィルム１５８が、底部モールドプレート１５４と複数のリード１４６の底部表面との間に配置される。モールド化合物１５０は電気的に絶縁性である。半導体ダイ１０４の裏側１１４と頂部モールドプレート１５２との間の頂部圧縮性モールドリリースフィルム１５６は、モールド化合物１５０が半導体ダイ１０４の裏側１１４に漏れるのを防ぐのに充分な密閉性を提供しない場合がある。モールド化合物１５０がモールド化合物フリーゾーン１１０に侵入するのを防ぐために、半導体ダイ１０４の裏側１１４にモールド化合物フラッシュ抑制トレンチ１２０を追加することが有利である。図１Ｊに示されるように、半導体ダイ１０４の裏側１１４のモールド化合物フラッシュ抑制トレンチ１２０は、半導体ダイ１０４の外周とモールド化合物フリーゾーン１１０との間に連続的なトレンチを形成する。互いに交差しないモールド化合物フラッシュ抑制トレンチ１２０（図１Ｅに示されるように）も本開示の範囲内にある。図１Ｋに示されるように、モールド化合物が頂部モールドプレート１５２と底部モールドプレート１５４との間に形成された後、モールド化合物フラッシュ抑制トレンチ１２０は、頂部圧縮性モールドリリースフィルム１５６と半導体ダイ１０４の裏側１１４との間で、半導体ダイ１０４の外周を超えてモールド化合物フリーゾーン１１０に向かって延在し得るモールド化合物１５０のための貯留所を有利に提供する。モールド化合物フラッシュ抑制トレンチ１２０が、一部の領域においてモールド化合物１５０で充填される一方で、残留モールド化合物１６０が一部のエリアでモールド化合物フラッシュ抑制トレンチ１２０を超えて延在し得、モールド化合物フラッシュ抑制トレンチ１２０の空隙の容積は、残留モールド化合物１６０がモールド化合物フリーゾーン１１０に侵入するのを防止する。半導体パッケージ１００が形成された後、半導体パッケージ１００は、隣接する半導体パッケージ１００（特に図示せず）から個片化される。
【】
図１Ｌは、個片化後のモールド化合物フラッシュ抑制トレンチ１２０を含む半導体パッケージ１００の斜視図である。図１Ｌに図示される半導体パッケージ１００は、半導体ダイ１０４の裏側１１４が露出された、ＱＦＮ（Quad Flat No-lead）パッケージである。図１Ｍは、図１Ｌに示された半導体パッケージ１００の断面図である。個片化の後、図１Ｌ及び図１Ｍを参照すると、半導体ダイ１０４の裏側１１４のモールド化合物フリーゾーン１１０にはモールド化合物１５０がない。モールド化合物フリーゾーン１１０にはモールド化合物１５０がないが、一部のエリアでは、モールド化合物フラッシュ抑制トレンチ１２０がモールド化合物１５０で充填され、モールド化合物フリーゾーン１１０とモールド化合物フラッシュ抑制トレンチ１２０との間の半導体ダイ１０４の裏側１１４に残留モールド化合物１６０が存在し得る。モールド化合物フラッシュ抑制トレンチ１２０は、モールド化合物フリーゾーン１１０をモールド化合物１５０から完全になくし、ヒートシンク又は他の要素を半導体ダイ１０４の裏側１１４に直接その後接合することを可能にする。モールド化合物フラッシュ抑制トレンチ１２０の他の領域は、モールド化合物１５０で完全に充填されていない。リードフレーム１４４は、リードフレーム接合材料１４８へのダイを介して半導体ダイ１０４のデバイス側１３６に接続される。
【】
図１Ｎ及び図１Ｏを参照すると、図１Ｎは、図１Ｌ及び図１Ｍに示され、及びヒートシンク１６８が半導体パッケージ１００に取り付けられた後の、半導体パッケージ１００の斜視図を示す。図１Ｎは、半導体ダイ１０４の頂部のヒートシンクを示す。モールド化合物フリーゾーンは、ヒートシンク１６８の下にあり、図１Ｎに示された斜視図では見えない。図１Ｏは、図１Ｎに示された半導体パッケージ１００の断面図である。図１Ｏを参照すると、ヒートシンク１６８は、例として、サーマルグリース又は充填接着剤などのヒートシンク取り付け材料１６４を用いて半導体ダイ１０４の裏側１１４に取り付けられる。ヒートシンク取り付け材料１６４は、モールド化合物フリーゾーン１１０内にある。モールド化合物１５０のないモールド化合物フリーゾーン１１０においてヒートシンク１６８を半導体ダイ１０４の裏側１１４に取り付けることにより、モールド化合物１５０のないクリーンな表面が提供され、ヒートシンク１６８の半導体ダイ１０４への信頼性の高い接合が可能になる。
【】
本開示の様々な実施例をで説明してきたが、それらは単なる例として提示したものであり、限定ではないことを理解されたい。本開示の趣旨又は範囲を逸脱することなく、開示される実施例に対して多数の変更を本明細書における開示に従って行うことが可能である。従って、本発明の幅及び範囲は、前述の実施例のうちのいずれによっても限定されるものではない。むしろ、本開示の範囲は、下記の特許請求の範囲及びそれらの等価物に従って定義されるものである。
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【図】
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.