特表2026-532064IP Force 特許公報全文掲載

ホーム > 特許ランキング > テキサス　インスツルメンツ　インコーポレイテッド > 特表2026-532064

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公表特許公報(A)
(11)【公表番号】
(43)【公表日】
(54)【発明の名称】単一入力複数出力低雑音増幅器を用いる帯域幅同調
(51)【国際特許分類】
   
   
   
   
   
   
【ＦＩ】
【審査請求】未請求
【予備審査請求】未請求
(21)【出願番号】
(86)(22)【出願日】
(85)【翻訳文提出日】
(86)【国際出願番号】
(87)【国際公開番号】
(87)【国際公開日】
(31)【優先権主張番号】18/462,083
(32)【優先日】
(33)【優先権主張国・地域又は機関】
(81)【指定国・地域】
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】デバプリヤ サフ
(72)【発明者】
【氏名】ラドゥヒカ ジュルリ
(72)【発明者】
【氏名】メグフナ アグラワル
【テーマコード（参考）】
【Ｆターム（参考）】
5J500AA01
5J500AA28
5J500AA41
5J500AC75
5J500AH10
5J500AH29
5J500AH33
5J500AH38
5J500AK12
5J500AK14
5J500AK68
5K060JJ01
5K060LL07
(57)【要約】
本明細書に開示される実施例は、無線周波数応用例において広帯域信号を出力するためのインピーダンス整合に関連する。一例において、低雑音増幅器（ＬＮＡ）サブ回路（１１５）と同調サブ回路（１３０）とを含む回路が提供される。ＬＮＡサブ回路（１１５）は、アンテナ（１０１）に結合するように構成され、ゲートとソースとドレインとを含むトランジスタ（１１８）と、アンテナ（１０１）に結合するように構成される第１の端子を含み、第２の端子を含む、第１のインダクタ（１１６）と、第１のインダクタ（１１６）の第１の端子に結合される第１の端子を含み、トランジスタ（１１８）のゲートに結合される第２の端子を含む、第２のインダクタ（１１７）と、トランジスタ（１１８）のソースに結合される第１の端子を含む、第２の端子を含む、第３のインダクタ（１１９）と、を含む。同調サブ回路（１３０）はトランジスタ（１１８）のソースに結合される。
【特許請求の範囲】
【請求項】
回路であって、
アンテナに結合するように構成される低雑音増幅器サブ回路と、
同調サブ回路と、
を含み、
前記低雑音増幅器サブ回路が、
ゲートとソースとドレインとを含むトランジスタと、
前記アンテナに結合するように構成される第１の端子を含み、第２の端子を含む、第１のインダクタと、
前記第１のインダクタの前記第１の端子に結合される第１の端子を含み、前記トランジスタの前記ゲートに結合される第２の端子を含む、第２のインダクタと、
前記トランジスタの前記ソースに結合される第１の端子を含み、第２の端子を含む、第３のインダクタと、
を含み、
前記同調サブ回路が、前記トランジスタの前記ドレインに結合される、回路。
【請求項】
請求項１に記載の回路であって、前記低雑音増幅器サブ回路が、前記アンテナに結合するように構成される第１のコンデンサと、前記第１のコンデンサと前記低雑音増幅器サブ回路とに結合される第２のコンデンサと、を介して前記アンテナに結合するように構成される、回路。
【請求項】
請求項２に記載の回路であって、前記低雑音増幅器サブ回路がさらに、前記第１のコンデンサに結合される送信機サブ回路を介して前記アンテナに結合するように構成され、前記送信機サブ回路が、前記第２のコンデンサに並列に結合されており、電力増幅器及びバランを含む、回路。
【請求項】
請求項３に記載の回路であって、前記送信機サブ回路がスイッチをさらに含み、前記低雑音増幅器サブ回路がさらに、前記スイッチの状態に基づいて前記送信機サブ回路を介して前記アンテナに結合するように構成され、前記スイッチが、前記スイッチの前記状態に基づいてポート結合（port-combining）を可能にする、回路。
【請求項】
請求項１に記載の回路であって、前記同調サブ回路が、
トランジスタの第１のカスコードアレイと、
前記第１のカスコードアレイと電源とに結合される第１のＬＣ回路と、
前記第１のカスコードアレイと前記第１のＬＣ回路と前記電源とに結合される第１のスイッチと、
前記第１のカスコードアレイと前記第１のＬＣ回路と前記電源とに結合される第２のスイッチと、
トランジスタの第２のカスコードアレイと、
前記第２のカスコードアレイと前記電源とに結合される第２のＬＣ回路と、
前記第２のカスコードアレイと前記第２のＬＣ回路と前記電源とに結合される第３のスイッチと、
前記第２のカスコードアレイと前記第２のＬＣ回路と前記電源とに結合される第４のスイッチと、
を含む、回路。
【請求項】
請求項５に記載の回路であって、前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチと前記第１のカスコードアレイと前記第２のカスコードアレイとに結合される制御サブ回路をさらに含む、回路。
【請求項】
請求項６に記載の回路であって、
前記第１のＬＣ回路が、前記第１のスイッチが開状態にあり、前記第２のスイッチが前記開状態にあり、前記第３のスイッチが閉状態にあり、前記第４のスイッチが前記閉状態にあることに基づいて、第１の出力を生成するように構成され、
前記第２のＬＣ回路が、前記第１のスイッチが前記閉状態にあり、前記第２のスイッチが前記閉状態にあり、前記第３のスイッチが前記開状態にあり、前記第４のスイッチが前記開状態にあることに基づいて、第２の出力を生成するように構成され、
前記制御サブ回路が、前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチとの前記開状態及び前記閉状態を制御するように構成される、回路。
【請求項】
請求項７に記載の回路であって、前記第１の利得が５～６ＧＨｚの帯域幅を含み、前記第２の利得が６～７ＧＨｚの帯域幅を含む、回路。
【請求項】
請求項７に記載の回路であって、前記制御サブ回路がさらに、前記第２のカスコードアレイの状態に基づいて前記第１の出力の利得を制御し、前記第１のカスコードアレイの状態に基づいて前記第２の出力の利得を制御するように構成される、回路。
【請求項】
回路であって、
アンテナに結合するように構成される第１のコンデンサと、
前記第１のコンデンサと低雑音増幅器サブ回路とに結合される第２のコンデンサと、
前記第１のコンデンサと前記低雑音増幅器サブ回路とに結合される送信機サブ回路であって、前記送信機サブ回路が、前記第２のコンデンサに並列に結合され、前記送信機サブ回路が電力増幅器及びバランを含む、前記送信機サブ回路と、
同調サブ回路と、
を含み、
前記低雑音増幅器サブ回路が、
ゲートとソースとドレインとを含むトランジスタと、
前記第１のコンデンサ及び前記第２のコンデンサを介して前記アンテナに結合するように構成される第１の端子を含み、第２の端子を含む、第１のインダクタと、
前記第１のインダクタの前記第１の端子に結合される第１の端子を含み、前記トランジスタの前記ゲートに結合される第２の端子を含む、第２のインダクタと、
前記トランジスタの前記ソースに結合される第１の端子を含み、第２の端子を含む、第３のインダクタと、
を含み、
前記同調サブ回路が前記トランジスタの前記ドレインに結合される、
回路。
【請求項】
請求項１０に記載の回路であって、
前記送信機サブ回路がスイッチをさらに含み、
前記低雑音増幅器サブ回路がさらに、前記スイッチの状態に基づいて前記送信機サブ回路を介して前記アンテナに結合するように構成され、
前記スイッチが、前記スイッチの前記状態に基づいてポート結合を可能にする、回路。
【請求項】
請求項１０に記載の回路であって、前記同調サブ回路が、
トランジスタの第１のカスコードアレイと、
前記第１のカスコードアレイと電源とに結合される第１のＬＣ回路と、
前記第１のカスコードアレイと前記第１のＬＣ回路と前記電源とに結合される第１のスイッチと、
前記第１のカスコードアレイと前記第１のＬＣ回路と前記電源とに結合される第２のスイッチと、
トランジスタの第２のカスコードアレイと、
前記第２のカスコードアレイと前記電源とに結合される第２のＬＣ回路と、
前記第２のカスコードアレイと前記第２のＬＣ回路と前記電源とに結合される第３のスイッチと、
前記第２のカスコードアレイと前記第２のＬＣ回路と前記電源とに結合される第４のスイッチと、
を含む、回路。
【請求項】
請求項１２に記載の回路であって、前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチと前記第１のカスコードアレイと前記第２のカスコードアレイとに結合される制御サブ回路をさらに含む、回路。
【請求項】
請求項１３に記載の回路であって、
前記第１のＬＣ回路が、前記第１のスイッチが開状態にあり、前記第２のスイッチが前記開状態にあり、前記第３のスイッチが閉状態にあり、前記第４のスイッチが前記閉状態にあることに基づいて、第１の出力を生成するように構成され、
前記第２のＬＣ回路が、前記第１のスイッチが前記閉状態にあり、前記第２のスイッチが前記閉状態にあり、前記第３のスイッチが前記開状態にあり、前記第４のスイッチが前記開状態にあることに基づいて、第２の出力を生成するように構成され、
前記制御サブ回路が、前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチとの前記開状態及び前記閉状態を制御するように構成される、回路。
【請求項】
請求項１４に記載の回路であって、前記第１の利得が５～６ＧＨｚの帯域幅を含み、前記第２の利得が６～７ＧＨｚの帯域幅を含む、回路。
【請求項】
低雑音増幅器回路であって、
リング状に配置される導電性特徴の第１のセットを含む、第１のインダクタと、
前記導電性特徴の第１のセットを囲むリング状に配置される導電性特徴の第２のセットを含む、第２のインダクタと、
前記導電性特徴の第２のセットに近接しており、前記導電性特徴の第２のセットが前記導電性特徴の第１のセットと導電性特徴の第３のセットとの間にあるように配置される、前記導電性特徴の第３のセットを含む、第３のインダクタと、
を含み、
前記導電性特徴の第２のセットが、アンテナに結合するように構成される第１の端子と、トランジスタのゲートに結合される第２の端子と、を含み、
前記導電性特徴の第１のセットが、前記アンテナに結合するように構成され、前記導電性特徴の第２のセットの前記第１の端子に結合される、第１の端子と、バイアス電圧を受け取るように結合され、第１の接地ノードに結合される、第２の端子とを含み、
前記導電性特徴の第３のセットが、前記トランジスタのソースに結合される第１の端子と、第２の接地ノードに結合される第２の端子とを含む、
低雑音増幅器回路。
【請求項】
請求項１６に記載の低雑音増幅器回路であって、
前記導電性特徴の第１のセットと前記導電性特徴の第２のセットが、単一結合インダクタコイルを形成し、
前記導電性特徴の第３のセットが、１つ又は複数のインダクタコイルを含む、
低雑音増幅器回路。
【請求項】
請求項１６に記載の低雑音増幅器回路であって、前記ゲートと前記ソースとドレインとを含む前記トランジスタをさらに含む、低雑音増幅器回路。
【請求項】
請求項１８に記載の低雑音増幅器回路であって、
前記トランジスタの前記ドレインが同調サブ回路に結合され、
前記同調サブ回路が、
トランジスタの第１のカスコードアレイと、
前記第１のカスコードアレイに結合される第１のＬＣ回路と、
前記第１のカスコードアレイと前記第１のＬＣ回路と電源とに結合される第１のスイッチと、
前記第１のカスコードアレイと前記第１のＬＣ回路と前記電源とに結合される第２のスイッチと、
トランジスタの第２のカスコードアレイと、
前記第２のカスコードアレイに結合される第２のＬＣ回路と、
前記第２のカスコードアレイと前記第２のＬＣ回路と電源とに結合される第３のスイッチと、
前記第２のカスコードアレイと前記第２のＬＣ回路と前記電源とに結合される第４のスイッチと、
前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチと前記第１のカスコードアレイと前記第２のカスコードアレイとに結合される制御サブ回路と、
を含む、低雑音増幅器回路。
【請求項】
請求項１９に記載の低雑音増幅器回路であって、
前記第１のＬＣ回路が、前記第１のスイッチが開状態にあり、前記第２のスイッチが前記開状態にあり、前記第３のスイッチが閉状態にあり、前記第４のスイッチが前記閉状態にあることに基づいて、第１の出力を生成するように構成され、
前記第２のＬＣ回路が、前記第１のスイッチが前記閉状態にあり、前記第２のスイッチが前記閉状態にあり、前記第３のスイッチが前記開状態にあり、前記第４のスイッチが前記開状態にあることに基づいて、第２の出力を生成するように構成され、
前記制御サブ回路が、前記第１のスイッチと前記第２のスイッチと前記第３のスイッチと前記第４のスイッチとの前記開状態及び前記閉状態を制御するように構成される、
低雑音増幅器回路。

【発明の詳細な説明】
【技術分野】
【】
本願は、概して無線周波数回路に関し、より詳細には、広帯域出力のインピーダンス整合のために単一入力複数出力低雑音増幅器を用いること
【背景技術】
【】
無線周波数（ＲＦ）回路は、通信応用例のために電子システムにおいてしばしば用いられる。ＲＦ回路は、設計に基づいて、種々の周波数及び種々の利得で、無線信号を受信及び送信することができる。種々の例において、ＲＦ回路は、アンテナから信号を受信し、異なる帯域幅などで、異なる信号をダウンストリームに送信することができる。
【】
ＲＦ信号を受信及び送信するために、ＲＦ回路はしばしば、インピーダンス変換及び整合を行うための１つの又は複数段のインダクタを含む。例えば、ＲＦ回路が、異なる帯域幅の信号を出力するために直列に結合されるインダクタ対を含み得る。別の例において、ＲＦ回路が、異なる帯域幅のそのような信号を出力するために並列に結合される導体対を含む場合もある。しかしながら、シャント又は直列の動きを有する複数のインダクタを用いるこれらの解決策は、しばしばチップ上の大量の面積を必要とし、これによりコストが増大し、設計の柔軟性が低下する。また、インピーダンス整合を提供するためにチップ上の大きな面積を用いることは、大きな挿入損失を導入し得、これはＲＦ回路内のノイズに影響を及ぼす。
【】
また、一部のＲＦ回路は、単一のピンからの信号送受信を行うように構成され得る。これはポート結合（port combining）と呼ばれることもある。そのような解決策は、印刷回路基盤上の設計面積要件を低減し得るが、これらの実装は狭帯域周波数でのみ用いられる。
【】
他のＲＦ回路が、広帯域信号を出力するために切り替え可能インダクタ構造を導入する場合がある。切り替え可能インダクタは、或るシステムが、１つのインダクタンスを有するインダクタと異なるインダクタンスを有する別のインダクタとの間で変更することを可能にする、２つのインダクタ間のスイッチを含み得、これにより、そのシステムが、異なる周波数帯域で信号を出力することが可能になる。問題なのは、そのような解決策は、出力され得る周波数帯域の１つ又は全てにおいて利得を犠牲にすることによって機能する点である。
【発明の概要】
【】
本明細書に開示される種々の例は、無線周波数（ＲＦ）回路に関連し、より詳細には、インピーダンス変換、インピーダンス整合、及び広帯域整合を提供するために、ポート結合されたＲＦシステム使用することに関連する。ＲＦシステムは、低雑音増幅器（ＬＮＡ）サブ回路と広帯域整合サブ回路の両方を含み得、これらが組み合わさって、アンテナ信号を受信し、アンテナ信号のインピーダンスを増幅及び整合し、アップストリーム及び／又はダウンストリーム要件に基づいて２つ又はそれ以上の異なる広帯域周波数で信号を出力することができる。
【】
一例において回路が提供される。この回路は、低雑音増幅器（ＬＮＡ）サブ回路と同調サブ回路とを含む。ＬＮＡサブ回路は、アンテナに結合するように構成されており、ゲートとソースとドレインとを含むトランジスタと、アンテナに結合するように構成される第１の端子を含み、第２の端子とを含む、第１のインダクタと、第１のインダクタの第１の端子に結合される第１の端子を含み、トランジスタのゲートに結合される第２の端子を含む、第２のインダクタと、トランジスタのソースに結合される第１の端子を含み、第２の端子を含む、第３のインダクタとを含む。同調サブ回路は、トランジスタのドレインに結合される。
【】
本概要は、発明を実施するための形態においてこれ以降にさらに記載される概念の抜粋を簡略化された形態で紹介するために提供されている。本概要は、特許請求される主題の主要な特徴又は本質的な特徴を特定するものではなく、特許請求される主題の範囲を限定するものでもない。
【図面の簡単な説明】
【】
【図】一実施例において用いられ得る、インピーダンス及び帯域幅整合システムを図示する。
【図】一実施例において用いられ得る、インピーダンス及び帯域幅整合システムを図示する。
【】
【図】一実施例におけるインピーダンス及び帯域幅整合システムにおいて用いられる導電性特徴の態様を図示する。
【】
【図】一実施例におけるインピーダンスに対する共役整合に関連する例示のグラフ表現を図示する。
【】
【図】一実施例におけるインピーダンス整合サブ回路によって生成される利得に関連する例示のグラフ表現を図示する。
【】
図面は必ずしも一定の縮尺で描いてはいない。図面において、同様の参照番号は、いくつかの図を通して対応する部分を示す。いくつかの実施例において、構成要素又は動作は、異なるブロックに分離されてもよく又は単一のブロックに組み合わされてもよい。
【発明を実施するための形態】
【】
本明細書に記載されているのは、無線周波数（ＲＦ）回路に関連する、拡張された構成要素、技法、及びシステムであり、より詳細には、ポート結合された低雑音増幅器（ＬＮＡ）サブ回路及び広帯域整合サブ回路を用いて複数の広帯域出力を生成することに関する。しばしば、ＲＦ回路は、異なる周波数で可変利得で無線信号を受信及び送信するように設計される。例えば、ＲＦ回路は、アンテナ信号を入力として使用し、電子構成要素を用いて、異なる帯域幅などで、異なる信号をダウンストリームシステムに出力する。
【】
既存のＲＦ回路設計は、シャントインダクタとして結合されているか、直列インダクタとして結合されているか、又はスイッチングインダクタとして結合されているかに関わらず、異なるインダクタ対を使用し得るが、これらの解決策は、チップ上で大量の面積を必要とし、依然として、大きな挿入損失、ノイズ、又は他の問題なしにインピーダンス整合を提供することができない。既存のＲＦ回路の広帯域整合サブシステムは、そのような損失を改善せず、実際には、依然として狭帯域応用例においてのみ用いられ得る。それゆえ、システム内のノイズ感度低下する（de-sense）のに充分な利得を提供し、アンテナ信号のインピーダンスを整合し、２つ又はそれ以上の広帯域周波数で信号を出力することができるＲＦ回路が必要とされている。
【】
本明細書に開示されているのは、ＬＮＡサブ回路と広帯域整合サブ回路の両方を含むＲＦ回路である。ＬＮＡサブ回路は、インピーダンス変換及び整合を提供するシャント及び直列インダクタと、広帯域出力を生成するのに充分な利得を提供するトランジスタとを含む。広帯域整合サブ回路は、複数の広帯域信号のうちの１つを出力するように選択的に選ばれ得る、複数のインダクタ・コンデンサ（ＬＣ）回路を含む。有利にも、開示されるＲＦ回路は、単一結合インダクタコイルを用いてインピーダンス整合を行って、ノイズ、必要な設計面積、及び挿入損失を低減することができ、一方で、磁気的に隔離されたＬＣ回路を用いて利得及び広帯域整合を改善して、広帯域応用例のための範囲同調を改善することができる。
【】
例示の一実施例において、或る回路が提供される。この回路は、低雑音増幅器（ＬＮＡ）サブ回路と同調サブ回路とを含む。ＬＮＡサブ回路は、アンテナに結合するように構成されており、ゲートとソースとドレインとを含むトランジスタと、アンテナに結合するように構成される第１の端子を含み、第２の端子を含む、第１のインダクタと、第１のインダクタの第１の端子に結合される第１の端子を含み、トランジスタのゲートに結合される第２の端子を含む、第２のインダクタと、トランジスタのソースに結合される第１の端子を含み、第２の端子を含む、第３のインダクタとを含む。同調サブ回路は、トランジスタのドレインに結合される。
【】
別の例示の実施例において、或る回路が提供される。この回路は、第１のコンデンサと、第２のコンデンサと、トランスミッタサブ回路と、低雑音増幅器（ＬＮＡ）サブ回路と、同調サブ回路とを含む。第１のコンデンサは、アンテナに結合するように構成される。第２のコンデンサは、第１のコンデンサとＬＮＡサブ回路とに結合される。トランスミッタサブ回路は、第１のコンデンサとＬＮＡサブ回路とに結合される。トランスミッタサブ回路は、第２のコンデンサに並列に結合されており、電力増幅器とバランとを含む。ＬＮＡサブ回路は、ゲートとソースとドレインとを含むトランジスタと、第１のコンデンサ及び第２のコンデンサを介してアンテナに結合するように構成される第１の端子を含み、第２の端子を含む、第１のインダクタと、第１のインダクタの第１の端子に結合される第１の端子を含み、トランジスタのゲートに結合される第２の端子を含む、第２のインダクタと、トランジスタのソースに結合される第１の端子を含み、第２の端子を含む、第３のインダクタと、を含む。同調サブ回路は、トランジスタのドレインに結合される。
【】
さらに別の例示の実施例において、低雑音増幅器（ＬＮＡ）回路が提供される。ＬＮＡ回路は、リング状に配置される導電性特徴の第１のセットを含む第１のインダクタと、導電性特徴の第１のセットを囲むリング状に配置される導電性特徴の第２のセットを含む第２のインダクタと、導電性特徴の第２のセットに近接しており、導電性特徴の第２のセットが導電性特徴の第１のセットと導電性特徴の第３のセットとの間にあるように配置される、導電性特徴の第３のセットを含む第３のインダクタと、を含む。導電性特徴の第２のセットは、アンテナに結合するように構成される第１の端子と、トランジスタのゲートに結合される第２の端子とを含む。導電性特徴の第１のセットは、アンテナに結合するように構成され導電性特徴の第２のセットの第１の端子に結合される第１の端子と、バイアス電圧を受けるように結合され第１の接地ノードに結合される第２の端子とを含む。導電性特徴の第３のセットは、トランジスタのソースに結合される第１の端子と、第２の接地ノードに結合される第２の端子とを含む。
【】
図１Ａ及び図１Ｂは、一実施例において用いられ得る、インピーダンス及び帯域幅整合システムを図示する。図１Ａはシステム１００を含み、システム１００は、アンテナ１０１と、電力増幅器１０７と、低雑音増幅器（ＬＮＡ）サブ回路１１５と、広帯域同調サブ回路１３０とを含む。また、ＬＮＡサブ回路１１５は、シャントインダクタ１１６と、コンデンサ１２０と、バイアス１２２と、ゲートインダクタ１１７と、トランジスタ１１８と、ソースインダクタ１１９とを含む。図１Ｂもシステム１００を含み、より詳細には、広帯域同調サブ回路１３０の詳細を含み、制御サブ回路１４１とダウンストリームサブ回路１４５とを含む。また、広帯域同調サブ回路１３０は、カスコードアレイ１３２及び１３３、インダクタ・コンデンサ（ＬＣ）回路１２９及び１３２、スイッチ１３０、１３１、１３３、及び１３４、及び電源１４０を含む。広帯域同調サブ回路１３０は、ＬＮＡサブ回路１１５からインピーダンス整合された信号を供給され、制御サブ回路１４１によって広帯域同調サブ回路１３０の構成要素に提供される信号に基づいて、出力１３１をダウンストリームサブ回路１４５に提供する。
【】
システム１００は、アンテナ１０１から信号を受信し、信号を増幅し、信号のインピーダンスを整合し、種々の広帯域幅で信号を出力することができる回路を表す。例えば、システム１００は、５～６ＧＨｚの帯域幅を有する出力信号、又は６～７ＧＨｚの帯域幅を有する出力信号を生成することができる。システム１００は、アンテナ１０１から信号を受信しそのような機能性を提供するために共に結合される、種々の電気構成要素を含むことができる。そのような構成要素には、いくつかのインダクタ、コンデンサ、トランジスタ、増幅器、スイッチなどが含まれる。
【】
まず図１Ａを参照すると、アンテナ１０１は、無線又は他のデバイスから信号を受信し、システム１００の構成要素に提供される電流に信号を変換することができるアンテナを表す。アンテナ１０１は、狭帯域及び／又は広帯域など、種々の帯域幅及び無線周波数で動作し得る。
【】
システム１００において、インダクタ１０２は、アンテナ１０１から信号を受信するように結合される。インダクタ１０２は、ピン１０３においてコンデンサ１０４に直列に結合される。ピン１０３は、チップの入出力ポート（例えば、印刷回路基盤に結合するチップの外部導体）を示し得る。従って、インダクタ１０２及びアンテナ１０１はオフチップであり得る。コンデンサ１０４はさらに、２つの別個の分岐、すなわち、コンデンサ１０５を含む１つとバラン１１０を含む別の１つ、を介して信号を提供するように結合される。
【】
種々の例において、アンテナ１０１は、トランスミッタとレシーバによって共有され得る。第１の例において、電力増幅器１０７及びバラン１１０は、アンテナを介する送信のために信号を増幅するためのトランスミッタサブ回路として含まれ得る。バラン１１０は、電力増幅器１０７とＬＮＡサブ回路１１５との間のインタフェースを提供することができる電気デバイスを表す。例えば、バラン１１０は、電力増幅器１０７からのノイズをフィルタ除去するか又は電力増幅器１０７をアンテナに整合させることができる同相モードチョーク（ＣＭＣ）などのチョークを形成する、複数のインダクタを含み得る。バラン１１０は、電力増幅器１０７によって供給され、他の構成要素の中でも、増幅された信号をダウンストリームのＬＮＡサブ回路１１５に提供することができる。電力増幅器１０７には入力１０６が供給され、電力増幅器１０７は、入力１０６に利得を適用し、コンデンサ１０８及び１０９並びにバラン１１０の間に形成されるＬＣ回路に増幅信号のセットを提供する。電力増幅器１０７によって提供される増幅によって、バラン１１０は、スイッチ１１４が閉じているときコンデンサ１０４を介してアンテナ１０１を経由する送信のために送信デバイスから受け取った信号を増幅することができる。しかし、スイッチ１１４が開いているとき、信号はオフチップ構成要素に渡される。代替的に、第２の例において、電力増幅器１０７は用いられないことがある。そのような場合、バラン１１０は、直列に結合され、アンテナ信号を受信してその信号を提供するように結合される、２つのインダクタを含み得る。このようにして、スイッチ１１４は、システム１００にポート結合能力を提供することができる。しかし、そのようなポート結合配置において、バラン１１０及び電力増幅器１０７は、受信機に対して負荷として機能し得る。
【】
ＬＮＡサブ回路１１５は、信号の信号対雑音比の劣化を最小限に抑えながらアンテナ１０１からの信号を増幅し、広帯域にわたる電力伝送を改善するために信号のインピーダンスを整合させることができる、低雑音増幅器を表す。ＬＮＡサブ回路１１５は、種々のインダクタ（シャントインダクタ１１６、ゲートインダクタ１１７、及びソースインダクタ１１９）並びにトランジスタ１１８を含む。
【】
シャントインダクタ１１６、ゲートインダクタ１１７、及びソースインダクタ１１９は共に、ＬＮＡサブ回路１１５のトポロジに基づいて、アンテナ１０１からの信号のインピーダンスを整合させることができる。より具体的には、シャントインダクタ１１６及びゲートインダクタ１１７は各々、コンデンサ１０５及びバラン１１０によって供給されるノードに結合される端子を有する。シャントインダクタ１１６は、バイアス１２２から電圧を受け取るように結合される、別の端子を有する。シャントインダクタ１１６のこの端子は、接地ノード１２１に結合されるコンデンサ１２０と直列に結合される。ゲートインダクタ１１７は、トランジスタ１１８のゲートと直列に結合される別の端子を有する。ゲートインダクタ１１７は、アンテナ信号を受信し、その信号をトランジスタ１１８のゲートに供給する。信号は、ソースインダクタ１１９に結合され得るトランジスタ１１８のソースを介して流れることができる。ソースインダクタ１１９はまた、接地ノード１２５に結合されるインダクタ１２４と直列に結合される。幾つかの例において、インダクタ１２４は、ＬＮＡサブ回路１１５の外に配置されるパッケージインダクタである。図１Ａで示されるものなどのそのような例において、インダクタ１２４は、ピン１２３においてソースインダクタ１１９に結合される。しかし、インダクタ１２４は、オンチップの単一のインダクタとしてソースインダクタ１１９と組み合わされてもよく、又はＬＮＡサブ回路１１５内に配置されてもよい。
【】
このトポロジにおいて、シャントインダクタ１１６は、アンテナ信号のインピーダンスの第１の共役シフトを提供することができる。ゲートインダクタ１１７は、アンテナ信号のインピーダンスの第２の共役シフトを提供することができる。その後、ソースインダクタ１１９は、アンテナ信号のインピーダンスの第３の共役シフトを提供する、及び／又は、信号の受信のための実数部を提供することができる。ソースインダクタ１１９による第３の共役シフトに続いて、ＬＮＡサブ回路１１５は、トランジスタ１１８を介して流れる信号の電力が、アンテナ１０１から取得されＬＮＡサブ回路１１５で受け取った信号の電力に等しいか又はそれとほぼ等しくなるように、アンテナ１０１からの信号の最大電力伝達を達成している可能性がある。
【】
トランジスタ１１８は、トランジスタ１１８のドレインにおいて広帯域同調サブシステム１２５にインピーダンス整合信号を提供するように結合され得る。種々の例において、トランジスタ１１８は、ゲートとソースとドレインとを含む金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とし得る。しかし、他の例において、トランジスタ１１８は別のタイプのトランジスタであってもよい。
【】
次に図１Ｂを参照しての説明から続けると、ＬＮＡサブ回路１１５、より具体的には、ＬＮＡサブ回路１１５のトランジスタ１１８は、広帯域同調サブ回路１３０の２つのカスコードトランジスタアレイ、カスコードアレイ１３２及びカスコードアレイ１３３に、インピーダンス整合信号を提供するように結合される。図１Ｂに示されるように、カスコードアレイ１３２及びカスコードアレイ１３３は各々、並列に配置される３つのトランジスタを含む。しかし、カスコードアレイ１３２及び／又はカスコードアレイ１３３には、付加的な又はより少ない数のトランジスタが含まれていてもよい。カスコードアレイ１３２は、ＬＣ回路１３４にインピーダンス整合信号を提供するように結合され得る。カスコードアレイ１３３は、ＬＣ回路１３７にインピーダンス整合信号を提供するように結合され得る。
【】
ＬＣ回路１３４及び１３７は各々、互いに並列に結合される可変コンデンサ及びインダクタを含み得る。しかしながら、他の例において、ＬＣ回路１３４及び１３２のインダクタ及びコンデンサは、異なるトポロジで配置されてもよい。コンデンサ及びインダクタの値は、それぞれの回路の所望の出力利得及び帯域幅に基づいて選択され得る。種々の例において、ＬＣ回路１３４は、アンテナ１０１からのインピーダンス整合信号を、約５～６ＧＨｚの帯域幅（すなわち、出力１３１－１）に同調するように構成され得、ＬＣ回路１３７は、インピーダンス整合信号を、約６～７ＧＨｚの帯域幅（すなわち、出力１３１－２）に同調するように構成され得る。ＬＣ回路１３４及び１３７は、電源１４０にさらに結合され得る。幾つかの例において、電源１４０は、インダクタのセンタータップ又は中間端子などにおいて、ＬＣ回路１３４及び１３７のインダクタに結合され得る。他の例において、電源１４０は、ＬＣ回路１３４及び１３７の他のノードの中でも、インダクタの端子に結合され得る。
【】
電源１４０は、広帯域同調サブ回路１３０の他の要素の中でも、ＬＣ回路１３４及び１３７に電流を提供するために広帯域同調サブ回路１３０に含まれる。種々の例において、電源１４０は、システム１００に対して内部又は外部電圧（例えば、Ｖｄｄ）を提供し得る。ＬＣ回路１３４は、電源１４０及びカスコードアレイ１３２に結合される。ＬＣ回路１３７は、電源１４０及びカスコードアレイ１３３に結合される。従って、ＬＣ回路１３４及び１３７は、互いに並列に結合されている。
【】
種々の例において、所与の時間にＬＣ回路１３４及び１３７のうちの一方のみが「アクティブ」とされ得、言い換えれば、それぞれ、出力１３１－１又は１３１－２を生成する。より具体的には、ＬＣ回路１３４が出力１３１－１を提供するように構成されるとき、ＬＣ回路１３７は、インダクタの両端の端子及びコンデンサの両端の端子を電源１４０に結合することによって、出力１３１－２を提供しないように構成され得る。逆に、ＬＣ回路１３７が出力１３１－２を提供するように構成されるとき、ＬＣ回路１３４は、インダクタの両端の端子及びコンデンサの両端の端子を電源１４０に結合することによって、出力１３１－１を提供しないように構成され得る。
【】
どのＬＣ回路がアクティブであるかを制御するために、広帯域同調サブ回路１３０は制御サブ回路１４１を含み得、制御サブ回路１４１は、スイッチ１３５、１３６、１３８、及び１３９、並びにカスコードアレイ１３２及び１３３に結合される。より具体的には、制御サブ回路１４１は、各スイッチ１３５、１３６、１３８、及び１３９のゲート、並びに、カスコードアレイ１３２及び１３３の各トランジスタのゲートに結合され得る。制御サブ回路１４１は、広帯域同調サブ回路１３０の構成要素に信号を提供してその動作を制御することが可能な、１つ又は複数のプロセッサ、処理ユニット（例えば、ＣＰＵ）などを表す。
【】
スイッチ１３５、１３６、１３８、及び１３９は各々、トランジスタ（例えば、ｎ型トランジスタ、ｐ型トランジスタ）を含む。スイッチ１３５及び１３６は、電源１４０及びカスコードアレイ１３２に、並びにＬＣ回路１３４に並列に、結合され得る。スイッチ１３８及び１３９は、電源１４０及びカスコードアレイ１３３に、並びにＬＣ回路１３７に並列に、結合され得る。
【】
スイッチ１３０、１３１、１３３、及び１３４は、制御サブ回路１４１によってスイッチのゲートに提供される信号に基づいて「開」又は「閉」にされ得る。使用時に、スイッチ１３５及び１３６は、ＬＣ回路１３４の動作を制御し得、スイッチ１３８及び１３９は、ＬＣ回路１３７の動作を制御し得る。
【】
第１の例において、制御サブ回路１４１は、ＬＣ回路１３４を介して、５～６ＧＨｚ帯の出力信号である出力１３１－１を提供するように広帯域同調サブ回路１３０を制御し得る。より具体的には、制御サブ回路１４１は、スイッチ１３５及び１３６が開状態で又は開スイッチとして動作するように制御するためにスイッチ１３５及び１３６に信号を提供し得、制御サブ回路１４１は、スイッチ１３８及び１３９が閉状態で又は閉スイッチとして動作するように制御するためにスイッチ１３８及び１３９に信号を提供し得る。また、制御サブ回路１４１は、インピーダンス整合信号がカスコードアレイ１３３を介してＬＣ回路１３７に流れることを防止するために、カスコードアレイ１３３のトランジスタに信号を提供し得る。スイッチの状態、及びカスコードアレイ１３２を介して流れる電流に基づいて、制御サブ回路１４１は、ＬＣ回路１３４が出力１３１－１を生成することを可能にし、ＬＣ回路１３７が６～７ＧＨｚ帯の信号（すなわち、出力１３１－２）を出力することを防止し得る。
【】
第２の例において、制御サブ回路１４１は、ＬＣ回路１３７を介して、６～７ＧＨｚ帯の出力信号である出力１３１－２を提供するように広帯域同調サブ回路１３０を制御し得る。より具体的には、制御サブ回路１４１は、スイッチ１３５及び１３６が閉状態で動作するように制御するためにスイッチ１３５及び１３６に信号を提供し得、制御サブ回路１４１は、スイッチ１３８及び１３９が開状態で動作するように制御するためにスイッチ１３８及び１３９に信号を提供し得る。また、制御サブ回路１４１は、インピーダンス整合信号がカスコードアレイ１３２を介してＬＣ回路１３４に流れることを防止するために、カスコードアレイ１３２のトランジスタに信号を提供し得る。スイッチの状態、及びカスコードアレイ１３３を介して流れる電流に基づいて、制御サブ回路１４１は、ＬＣ回路１３７が出力１３１‐２を生成することを可能にし、ＬＣ回路１３４が出力１３１‐２を出力することを防止し得る。
【】
各出力１３１‐１及び１３１‐２の利得は、それぞれ、カスコードアレイ１３２及び１３３によって制御され得る。例えば、制御サブ回路１４１が、電流の流れを遮断するためにカスコードアレイ１３３のトランジスタに信号を提供することなどにより、電流（すなわち、ＬＮＡサブ回路１１５からの信号）がカスコードアレイ１３３を介して流れることを防止するとき、最大利得が出力１３１‐１に適用され得る。従って、電流の全てがカスコードアレイ１３２を介してＬＣ回路１３４に流れ得る。しかしながら、制御サブ回路１４１が、或る量の電流がカスコードアレイ１３３を介して流れることを許可する場合、電流がカスコードアレイ１３２及びカスコードアレイ１３３の間で分割され得ることになり、出力１３１‐１の利得は低減され得る。同様に、制御サブ回路１４１が、カスコードアレイ１３２を介して電流が流れることを防止する場合、最大利得が出力１３１‐２に適用され得る。しかしながら、カスコードアレイ１３２及びカスコードアレイ１３３の間で分割される電流の量に基づいて、異なる利得が出力１３１‐２に適用され得、これは制御サブ回路１４１によって同様に制御され得る。
【】
ＬＣ回路１３４及び１３７はさらに、それぞれ、出力１３１‐１及び１３１‐２をダウンストリームサブ回路１４５に提供するように結合され得る。ダウンストリームサブ回路１４５は、それぞれ、ＬＣ回路１３４及び１３７から出力１３１‐１及び／又は１３１‐２を受け取るように結合され得るトランスコンダクタンス増幅器（ＴＡ）などの、種々の電気構成要素を含み得る。ダウンストリームサブ回路１４５は、他のサブ回路、システムなど（図示せず）とさらに結合され得る。
【】
図２は、一実施例におけるインピーダンス及び帯域幅整合システムにおいて用いられる導電性特徴の態様を示す。図２は、図１の要素を参照するシステムオンチップ（ＳｏＣ）アーキテクチャ２００を図示する。ＳｏＣアーキテクチャ２００は、コンデンサ１２０、シャントインダクタ１１６、ノード２０１、ゲートインダクタ１１７、トランジスタ１１８、ソースインダクタ１１９、及びピン接続２０２を含む。ＳｏＣアーキテクチャ２００は、他の要素の中でも、図１Ａのシステム１００のＬＮＡサブ回路１１５など、インピーダンス及び帯域幅整合システムの要素の物理的実装を表し得る。
【】
ＳｏＣアーキテクチャ２００は、チップ（例えば、シリコンダイ）内部の導電性特徴のレイアウトの例を示す。ＳｏＣアーキテクチャ２００に含まれる特徴には、チップにエッチングされるか又は埋め込まれた導電性材料のトレースが含まれ得る。そのような特徴は、共に結合されてアンテナ（例えば、図１Ａのアンテナ１０１）からの信号が提供されると、ＬＮＡサブ回路１１５の機能を実施し得る。
【】
ＳｏＣアーキテクチャ２００は、図２の図の左上隅に示されるようなコンデンサ１２０を含む。コンデンサ１２０は、２つの端子を含む導電性特徴のセットを含み得る。第１の端子において、コンデンサ１２０は、接地ノード（図１Ａの接地ノード１２１）に結合され得る。第２の端子において、コンデンサ１２０は、シャントインダクタ１１６に結合され得る。
【】
シャントインダクタ１１６は、リング状（例えば、同心リング、中心がずれたリング）に配置される導電性特徴のセットを含み得る。シャントインダクタ１１６も２つの端子を含み得る。第１の端子がコンデンサ１２０と結合され得、第２の端子が、ノード２０１及びゲートインダクタ１１７の両方と結合され得る。ノード２０１は、ゲートインダクタ１１７及びシャントインダクタ１１６の端子が合流するノードを表す。幾つかの実施例において、シャントインダクタ１１６及びゲートインダクタ１１７は、導電性特徴の単一のセット（すなわち、単一結合コイル）とし得る。しかしながら、他の実施例において、シャントインダクタ１１６及びゲートインダクタ１１７は、（図２の破線で示されるように）別個の導電性特徴のセット、例えば、チップの１つの層上に配置される導電性特徴の第１のセットと、チップの別の層上に配置される導電性特徴の第２のセットなど、としてもよい。
【】
ゲートインダクタ１１７は、シャントインダクタ１１６によって囲まれた別のリング状に配置される、導電性特徴のセットを含み得る。ゲートインダクタ１１７は２つの端子を含む。ゲートインダクタ１１７の第１の端子が、コンデンサ１２０及びシャントインダクタ１１６に結合され、ゲートインダクタ１１７の第２の端子がトランジスタ１１８に結合される。
【】
トランジスタ１１８は、ゲート端子とソース端子とドレイン端子とを含む、導電性特徴のセットを含み得る。トランジスタ１１８のゲート端子はゲートインダクタ１１７に結合され得、トランジスタ１１８のソース端子はソースインダクタ１１９に結合され得、トランジスタ１１８のドレイン端子は、図１Ａ及び１Ｂの広帯域同調サブ回路１３０などの広帯域整合サブ回路に結合され得る。
【】
ソースインダクタ１１９は、システムアーキテクチャ２００においてシャントインダクタ１１６がソースインダクタ１１９とゲートインダクタ１１７との間にあるような方式でシャントインダクタ１１６及びゲートインダクタ１１７に近接して配置される、導電性特徴のさらなるセットを含み得る。ソースインダクタ１１９は、トランジスタ１１８のソースに結合される第１の端子と、ピン接続２０２を介して（図１Ａの）ピン１２３に結合される第２の端子とを含み得る。図１Ａに示すインダクタ１２４などの付加的な構成要素は、オフチップであり得、ピン接続２０２を介してピン１２３に結合され得る。
【】
この配置において、シャントインダクタ１１６及びゲートインダクタ１１７は、インピーダンス整合システム（例えば、ＬＮＡサブ回路１１５）においてインダクタとして作用する単一結合コイルを形成し得る。シャントインダクタ１１６及びゲートインダクタ１１７は相互に結合され得、２つのインダクタは、距離的にソースインダクタ１１９に近接して結合され得る。有利なことに、３つのインダクタは共役整合を提供することができ、そのため、広帯域整合サブ回路に供給されるとき、アンテナからノード２０１を介してシャントインダクタ１１６へ、ゲートインダクタ１１７へ、トランジスタ１１８へ、及びソースインダクタ１１９へ提供されるアンテナ信号の電力が、等しいか又はほぼ等しくなり得る。これにより広帯域整合サブ回路への最大電力伝送が可能になるだけでなく、この配置は広帯域整合サブ回路が広帯域周波数を受け取ることを可能にし得る。
【】
他の例において、システムアーキテクチャ２００は、付加的な又はより少ない構成要素を含み得、これらは異なるレイアウトで配置され得る。例えば、種々の導電性特徴の配置は異なり得る。それにも関わらず、シャントインダクタ１１６、ゲートインダクタ１１７、及びソースインダクタ１１９が、共役シフトを提供及びインピーダンス整合を行うために含まれ得る。
【】
図３は、一実施例におけるインピーダンスに対する共役整合に関連する例示のグラフ表現を図示する。図３はグラフ表現３００を示し、これは、例えば、スイッチ１１４、シャントインダクタ１１６、ゲートインダクタ１１７、及びソースインダクタ１１９など、図１Ａのシステム１００の異なるノードにおいて測定されたアンテナ信号の複素インピーダンスに関するサンプル結果を含む。
【】
出力３１０‐１、３１０‐２、３１１‐１、３１１‐２、３１２‐１、３１２‐２、３１３‐１、及び３１３‐２は、例えば、システム１００のＬＮＡサブ回路１１５の異なるポイントにおいてなど、インピーダンス及び帯域幅整合システムにおいて測定されたインピーダンス値の対を表す。出力３１０‐１及び３１０‐２（集合的に出力３１０と呼ばれる）は、シャントインダクタ１１６の第１の端子、言い換えると、スイッチ１１４及びコンデンサ１０５がシャントインダクタ１１６と合流するところ、において測定された複素インピーダンス値を表し得る。出力３１０は、システム１００のアンテナ１０１によって提供される信号のインピーダンスを反映し得る。出力３１１‐１及び３１１‐２（集合的に出力３１１と呼ばれる）は、シャントインダクタ１１６による第１の共役シフトに続いてゲートインダクタ１１７の第１の端子において測定された複素インピーダンス値を表し得る。出力３１２‐１及び３１２‐２（集合的に出力３１２と呼ばれる）は、ゲートインダクタ１１７の第２の端子において、又はゲートインダクタ１１７による第２の共役シフトに続いて、トランジスタ１１８のゲートにおいて、測定された複素インピーダンス値を表し得る。出力３１３‐１及び３１３‐２（集合的に出力３１３と呼ばれる）は、ソースインダクタ１１９による第３の共役シフトに続いて、ソースインダクタ１１９において測定された複素インピーダンス値を表し得る。
【】
図示されるように、シャントインダクタ１１６による第１の共役シフトに続いて、出力３１１‐１及び３１１‐２は、それぞれ、出力３１０‐１及び３１０‐２とほぼ等しい抵抗３０１を有する値を含み得るが、正のリアクタンス３０２に反映される。ゲートインダクタ１１７による第２の共役シフトに続いて、出力３１２‐１及び３１２‐２は、それぞれ、出力３１１‐１及び３１１‐２とほぼ等しいリアクタンス３０２を有する値を含み得るが、異なる抵抗３０１に反映される。ソースインダクタ１１９による第３の共役シフトに続いて、出力３１３‐１及び３１３‐２は、それぞれ、出力３１２‐１及び３１２‐２とほぼ等しい抵抗３０１を有する値を含み得るが、異なる負のリアクタンス３０２に反映される。従って、シャントインダクタ１１６、ゲートインダクタ１１７、及びソースインダクタ１１９の組み合わせが、入力、アンテナ信号のインピーダンスを整合させるための共役シフトを提供することができる。
【】
図４は、一実施例におけるインピーダンス整合サブ回路によって生成される周波数４０２に対する利得４０１に関連する例示のグラフ表現を図示する。図４はグラフ表現４００を示し、これは利得４０１及び周波数４０２に関するサンプル結果を含む。グラフ表現４００に示されている出力４０３、４０４、４０５、４０６、４０７、４０８、及び４０９は、図１Ａ及び１Ｂのシステム１００の広帯域同調サブ回路１３０のＬＣ回路１２９及び／又は１３２などの、インピーダンス及び帯域幅整合システムの構成要素によって生成され得る。
【】
出力４０３、４０４、４０５、及び４０７は、ＬＣ回路１３４（例えば、出力１３１‐１）によって生成される周波数４０２に対する利得４０１のサンプル結果を反映し得る。図示されるように、出力４０３、４０４、４０５、及び４０７は、変動する周波数で４．５ＧＨｚ～６．３ＧＨｚの利得４０１を含む。種々の例において、出力４０３、４０４、４０５、及び４０７の各々の利得４０１は、制御サブ回路１４１を介してカスコードアレイ１３２及び１３３を介して流れる電流フローを調整することによって実現され得る。例えば、出力１３１‐１のより小さい利得は、カスコードアレイ１３３及びカスコードアレイ１３２を介して電流が流れることを可能にする、カスコードアレイ１３３のトランジスタに制御サブ回路１４１によって提供される信号（すなわち、ＬＮＡサブ回路１１５によって提供されるインピーダンス整合信号）に基づいて達成され得る。しかしながら、出力１３１‐１の利得は、カスコードアレイ１３３を介して電流が流れることを防止する、カスコードアレイ１３３のトランジスタに制御サブ回路１４１によって提供される異なる信号に基づいて、増加又は最大化され得る。従って、そのような場合、すべての電流がカスコードアレイ１３２を介してＬＣ回路１３４に流れ得、これにより出力１３１‐１の利得が増大し得る。また、これらの値は、ＬＣ回路１３４のために選ばれたインダクタ値に基づいて、互いに対して異なる周波数４０２を各々有し得る。しかしながら、周波数４０２の変化に関わらず、出力１３１‐１は所望に応じて約５～６ＧＨｚの範囲とすることができる。
【】
出力４０６、４０８、及び４０９は、ＬＣ回路１３７（例えば、出力１３１‐２）によって生成される周波数４０２に対する利得４０１のサンプル結果を反映し得る。図示されるように、出力４０６、４０８、及び４０９は、変動する周波数で５．５ＧＨｚ～７．４ＧＨｚの利得４０１を含む。種々の例において、出力４０６、４０８、及び４０９の各々の利得４０１は、制御サブ回路１４１を介してカスコードアレイ１３２及び１３３を介する電流フローを調整することによって実現され得る。例えば、出力１３１‐２のより小さい利得は、カスコードアレイ１３２及びカスコードアレイ１３３を介して電流が流れることを可能にする、カスコードアレイ１３２のトランジスタに制御サブ回路１４１によって提供される信号（すなわち、ＬＮＡサブ回路１１５によって提供されるインピーダンス整合信号）に基づいて達成され得る。しかしながら、出力１３１‐２の利得は、カスコードアレイ１３２を介して電流が流れることを防止する、カスコードアレイ１３２のトランジスタに制御サブ回路１４１によって提供される異なる信号に基づいて、増加又は最大化され得る。従って、そのような場合、すべての電流がカスコードアレイ１３３を介してＬＣ回路１３７に流れ得、これにより出力１３１‐２の利得が増加され得る。また、これらの値は、ＬＣ回路１３７のために選ばれたインダクタ値に基づいて、互いに対して異なる周波数４０２を各々有し得る。周波数４０２の変化に関わらず、出力１３１‐２は所望に応じて約６～７ＧＨｚの範囲とすることができる。
【】
本明細書において提供される幾つかの例は、インピーダンス及び広帯域整合システム、回路、サブ回路、構成要素、デバイス、素子、アーキテクチャ、又は環境の文脈で説明されているが、本明細書に記載されるシステム、回路、及び方法は、そのような実施例に限定されず、種々の他のプロセス、システム、応用例、デバイスなどに適用され得る。
【】
文脈上明らかに別のことが要求されない限り、本記載及び特許請求の範囲を通して、「含む」、「備える」などの用語は、排他的又は網羅的な意味とは対照的に、すなわち、「～を含むが、それに限定されない」という意味で、包括的な意味に解釈されるべきである。本明細書で用いられる場合、「接続される」、「結合される」という用語、又はそれらの変形は、２つ又はそれ以上の素子間の、直接的又は間接的な任意の接続又は結合を意味し、素子間の結合又は接続は、物理的、論理的、又はそれらの組み合わせであり得る。また、「ここで」、「」、「下記」という用語、及び同様の意味の言葉は、本願において用いられる場合、本願全体を指し、本願の如何なる特定の部分を指すものではない。文脈が許す場合、の詳細な説明において単数又は複数で用いられる語は、それぞれに複数又は単数も含み得る。「又は」という用語は、２つ又はそれ以上の項目のリストを参照する場合、その語の解釈の、リスト内の項目の任意のもの、リスト内の項目のすべて、及びリスト内の項目の任意の組み合わせ、のすべてを網羅する。
【】
「幾つかの実施例において」、「幾つかの実施例に従って」、「示される実施例において」、「他の実施例において」などの語句は、概して、その語句に続く特定の特徴、構造、又は特性が、本技術の少なくとも１つの実装に含まれ、また、複数の実装に含まれ得ることを意味する。また、そのような語句は、必ずしも同じ実施例又は異なる実施例を指すものではない。
【】
当該技術の例のの詳細な説明は、網羅的ではなく、その技術をで開示された正確な形態に限定するものではない。技術の具体的な例が説明の目的で上述されているが、関連技術の当業者であれば認識し得るように、種々の等価な変更が当該技術の範囲内で可能である。例えば、プロセス又は要素が所与の順で提示されているが、代替の実装が、異なる順序で、いくつかの工程を有するルーチンを実施し得、又は要素若しくは構成要素を有するシステムを採用し得、幾つかのプロセス又は要素が、代替又はサブコンビネーションを提供するために削除、移動、追加、細分化、組み合わせ、及び／又は変更されてもよい。これらのプロセス又は要素の各々は、種々の異なる方式で実装され得る。また、本明細書に記載された如何なる特定の数値も例にすぎず、代替の実装が、異なる値又は範囲を採用し得る。
【】
本明細書において提供される技術の教示は、必ずしも上述のシステムである必要はなく、他のシステムに適用することもできる。上述の種々の例の要素及び動作を組み合わせて、当該技術のさらなる実装を提供することもできる。当該技術の幾つかの代替の実装が、上述の実装に対する付加的な要素だけでなく、より少ない要素を含むこともある。
【】
これら及び他の変更を、上述の詳細な説明に照らして当該技術に対して行うことができる。の説明は、技術の特定の例を説明し、企図される最良の形態を説明しているが、が本明細書においてどれほど詳細に見えても、当該技術は多くの方式で実施することができる。システムの詳細は、その具体的な実装においてかなり異なる場合があるが、依然として本明細書に開示される技術に包含される。上述のように、技術の特定の特徴又は態様を説明する際に用いられる特定の用語は、その用語が関連付けられる技術の任意の特定の特性、特徴、又は態様に限定されるように本明細書で再定義されていることを含意するものではない。概して、以下の特許請求の範囲で用いられる用語は、の詳細な説明のセクションがそのような用語を明示的に定義しない限り、当該技術を本明細書に開示される特定の例に限定することはない。従って、技術の実際の範囲は、開示された例だけでなく、特許請求の範囲の下で技術を実施又は実装するすべての等価な方式も包含する。
【】
請求項の数を減らすために、当該技術の特定の態様は、以下の特定の請求項の形態で提示されているが、出願人は任意の数の請求項の形態における当該技術の種々の態様を企図している。例えば、技術の一態様のみがコンピュータ読み取り可能媒体クレームとして記載されているが、他の態様も、コンピュータ読み取り可能媒体クレームとして同様に具現化され、或いは、ミーンズ・プラス・ファンクション・クレームとしてなど、他の形態で具現化されてもよい。米国特許法第１１２条（ｆ）の下で扱われるべき請求項は「～のための手段」という語で始まるが、他のいかなる文脈における「～のための」という用語の使用も、米国特許法第１１２条（ｆ）の下での扱いを援用すべきではない。従って、出願人は、本願又は継続出願のいずれかにおいて、そのような付加的な請求項の形態を追求するために、本願を出願した後に付加的な請求項を追求する権利を留保する。
【図】
【図】
【図】
【図】
【図】
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.