特表-13161425IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニー株式会社の特許一覧
再表2013-161425情報処理装置、情報処理方法及びプログラム
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2013年10月31日
【発行日】2015年12月24日
(54)【発明の名称】情報処理装置、情報処理方法及びプログラム
(51)【国際特許分類】
   G06F 1/26 20060101AFI20151201BHJP
   G06F 1/30 20060101ALI20151201BHJP
【FI】
   G06F1/00 330D
   G06F1/00 341L
   G06F1/00 335A
【審査請求】有
【予備審査請求】未請求
【全頁数】33
【出願番号】特願2014-512412(P2014-512412)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2013年3月14日
(31)【優先権主張番号】特願2012-103444(P2012-103444)
(32)【優先日】2012年4月27日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,KG,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニー株式会社
(74)【代理人】
【識別番号】100095957
【弁理士】
【氏名又は名称】亀谷 美明
(74)【代理人】
【識別番号】100096389
【弁理士】
【氏名又は名称】金本 哲男
(74)【代理人】
【識別番号】100101557
【弁理士】
【氏名又は名称】萩原 康司
(74)【代理人】
【識別番号】100128587
【弁理士】
【氏名又は名称】松本 一騎
(72)【発明者】
【氏名】増田 健
(72)【発明者】
【氏名】土田 敏正
(72)【発明者】
【氏名】今井 隆浩
(72)【発明者】
【氏名】田中 義幸
(72)【発明者】
【氏名】赤坂 清隆
(72)【発明者】
【氏名】大西 健一
(72)【発明者】
【氏名】吉田 徳文
【テーマコード(参考)】
5B011
【Fターム(参考)】
5B011EA02
5B011EB01
5B011JA03
5B011JB01
5B011JB06
5B011MB07
5B011MB16
(57)【要約】
本開示に係る情報処理装置は、システムを制御するプロセッサと、システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、スタンバイ時に情報を記憶するメモリと、スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、を備える。この構成により、スタンバイ時に消費電力を低減することが可能となり、バッテリーの消費を抑えることができる。
【選択図】図3
【特許請求の範囲】
【請求項1】
情報処理装置のシステムを制御するプロセッサと、
前記システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、
スタンバイ時に情報を記憶するメモリと、
スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、
を備える、情報処理装置。
【請求項2】
前記電力供給部は、GPIOエキスパンダから構成される、請求項1に記載の情報処理装置。
【請求項3】
前記電源供給部は、ラッチ回路から構成される、請求項1に記載の情報処理装置。
【請求項4】
前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、請求項1に記載の情報処理装置。
【請求項5】
情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、
を備える、情報処理の制御方法。
【請求項6】
情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、
としてコンピュータを機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、情報処理装置、情報処理方法及びプログラムに関する。
【背景技術】
【0002】
従来から、パーソナルコンピュータ(PC)等の情報処理装置では、通常の電源投入状態の他に、サスペンド(スタンバイ)、ハイバネーションといった状態が設定されている。例えば下記の特許文献1には、S4/S5時にECをオフ(off)する場合に、タイマーWakeを可能にする技術が記載されている。
【0003】
また、特許文献2には、BIOSが行うハイバネーションにおいて、読み書きデータ量を削減する方法が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2011−204168号公報
【特許文献2】特開2001−92627号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
一般的にスタンバイと称される状態では、CPUの電源が切られた状態でメモリに電源を投入する必要がある。しかしながら、メモリに電源を投入するためには、システム全体の電源制御を行うECを起動しておく必要がある。このため、消費電力を下げる上でECの消費電力削減が課題となっていた。
【0006】
そこで、スタンバイ時に消費電力を低減することが求められていた。
【課題を解決するための手段】
【0007】
本開示によれば、情報処理装置のシステムを制御するプロセッサと、前記システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、スタンバイ時に情報を記憶するメモリと、スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、を備える、情報処理装置が提供される。
【0008】
また、前記電力供給部は、GPIOエキスパンダから構成されるものであってもよい。
【0009】
また、前記電源供給部は、ラッチ回路から構成されるものであってもよい。
【0010】
また、前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされ、前記電力供給部は、スタンバイ時に前記第1の電源系統で動作するものであってもよい。
【0011】
また、本開示によれば、情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、を備える、情報処理の制御方法が提供される。
【0012】
また、本開示によれば、情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、としてコンピュータを機能させるためのプログラムが提供される。
【発明の効果】
【0013】
本開示によれば、スタンバイ時に消費電力を低減することが可能となる。
【図面の簡単な説明】
【0014】
図1】一般的なPCの構成を示す模式図である。
図2】各実施形態に係る情報処理装置の全体構成を示す模式図である。
図3】第1の実施形態に係る情報処理装置の具体的な構成を示す模式図である。
図4】第1の実施形態に係る情報処理装置の具体的な構成の他の例を示す模式図である。
図5】第1の実施形態の効果を説明するための模式図である。
図6】RTCによる電源停止状態復帰の例を示す模式図である。
図7】RTCによる電源停止状態復帰の例を示す模式図である。
図8】RTCによる電源停止状態復帰の例を示す模式図である。
図9】RTCによる電源停止状態復帰の例を示す模式図である。
図10】RTCによる電源停止状態復帰の例を示す模式図である。
図11】RTCによる電源停止状態復帰の例を示す模式図である。
図12】ECによるデバイスの電源のオン/オフの管理を示す模式図である。
図13】ECによるデバイスの電源のオン/オフの管理を示す模式図である。
図14】ECによるデバイスの電源のオン/オフの管理を示す模式図である。
図15】プロセッサ、チップセット(PCH)、EC、メモリの構成を示す模式図である。
図16図15の構成の変形例を示す模式図である。
図17図16の専用回路の代わりにハードウェア(HW)スイッチ150を設けた例を示す模式図である。
図18図15において、メモリ109の代わりに他のデバイス(Any Devices)160を設けた例を示す模式図である。
図19】電源制御以外への応用に適用した構成を示す模式図である。
図20】第3の実施形態における各ステートの実装仕様を示す模式図である。
図21】S3時とS0時の放電特性を示す模式図である。
図22】LBHのしきい値を示す特性図である。
図23】タイマーハイバネーションを示す特性図である。
図24】LBHの処理を示すフローチャートである。
図25】Timer Hibの処理を示すフローチャートである。
図26】一時停止機構を示すタイミングチャートである。
図27】一時停止機構を示すタイミングチャートである。
図28】Hibernation負荷を示す模式図である。
図29】低容量且つ高パフォーマンスである情報処理装置の負荷−容量特性を示す特性図である。
図30】ハイブリッドスリープ機能の処理を示すフローチャートである。
図31】バッテリースリープディスエーブルの処理を示すフローチャートである。
図32】第3の実施形態の処理を示すブロック図である。
図33】第3の実施形態の処理を示すブロック図である。
図34】第3の実施形態の処理を示すブロック図である。
図35】第3の実施形態の処理を示すブロック図である。
図36】第3の実施形態の処理を示すブロック図である。
図37】第3の実施形態の処理を示すブロック図である。
図38】第4の実施形態の処理を示すフローチャートである。
図39】第4の実施形態の処理を示すフローチャートである。
【発明を実施するための形態】
【0015】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0016】
なお、説明は以下の順序で行うものとする。
1.前提となる技術
2.第1の実施形態
2.1.装置の全体構成例
2.2.装置の具体的構成例
3.第2の実施形態
3.1.第2の実施形態の動作について
3.2.ECによるデバイスの電源のオン/オフの管理について
3.3.第2の実施形態の構成例
4.第3の実施形態
4.1.USB充電の概要
4.2.前提となるデータロスト対策について
4.3.本実施形態に係るデータロスト対策について
4.4.ハイブリッドスリープ機能について
4.5.バッテリースリープディスエーブルについて
4.6.第3の実施形態の処理について
5.第4の実施形態
【0017】
1.前提となる技術
近時では、メールやウェブをはじめとするインターネットへ接続する端末として、パーソナルコンピュータ(PC)に加えて、スマートフォンやタブレットと呼ばれるモバイル機器も使われるようになっている。
【0018】
これらのモバイル機器は、処理能力はPCと比べると比較的低いが、PCに比べて軽量であり、バッテリ持続時間も長く、持ち運びに適している。また、モバイル機器は、ユーザが使用しない時には機器を待機状態にしておくことが一般的であり、ユーザが機器を使いたいときには待機状態からすぐに復帰するように構成される。
【0019】
一方、PCは、機器を使用しないときにはシャットダウン (電源オフ)することが一般的であるが、サスペンド、ハイバネーション、InstantOnといったソリューションも存在している。図1は、一般的なPC100の構成を示す模式図である。図1に示すように、PC200は、プロセッサ(CPU(中央演算処理装置))202、チップセット204、EC(Embedded Controller)206、メモリ(DRAM)209、LCD(Liquid Crystal Display:液晶表示装置、図1において不図示)、HDD(Hard Disk Drive)などのストレージデバイス220、バッテリー222、を有して構成されている。
【0020】
チップセット204は、情報処理装置200の内部において、CPU202と、ストレージデバイス220やLCDなどの各種デバイスとの間のデータの受け渡しを管理するチップである。図1に示すように、チップセット204は、ノースブリッジ208及びサウスブリッジ210から構成されている。ノースブリッジ208は、メモリ209を制御するメモリコントローラ212を含む。また、サウスブリッジ210は、計時専用のチップであるRTC(Real Time Clock)214を含む。RTC214は、他のマザーボード上のチップと異なり、電源が切られている間も内蔵電池から電源供給を受けて動作している(電源が入っている間は外部電源から供給を受ける)。OS(オペレーティングシステム)は、起動時にRTC214から日時を取得し、その後はOS側で独自に計時する。EC206は、PC200の電力供給制御を実行するものであり、例えばLSI(Large Scale Integration Circuit)で構成されている。
【0021】
以下、サスペンド、ハイバネーション、InstantOn、EC offなどの各状態について説明する。
【0022】
<サスペンド>
サスペンドは、ACPI(Advanced Configuration and Power Interface)規格ではS3(ステート)とも称される。また、サスペンドは、スタンバイまたはスリープとも称される。サスペンドは、メモリ209のデータを保持しつつ、
プロセッサ202、ストレージデバイス220、LCD等のデバイスをオフもしくは停止することで、システム全体の消費電力を下げ、かつ動作状態に高速に復帰出来る待機状態のことである。サスペンドでは、OSが起動した状態のデータをメモリ209が保持しているため、復帰するときにはOSは再起動されず、サスペンド前の状態にそのまま復帰する。
【0023】
サスペンド状態では、メモリ209のデータを保持するために、メモリ209への給電が行われる。サスペンド中、メモリ209はセルフリフレッシュ(Self
Refresh)と呼ばれる状態になる。セルフリフレッシュとは、クロックを非活性にしてデバイスの消費電力を低く抑え、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作を実行するモードである。セルフリフレッシュは、データを保持する必要はあるが、長時間デバイスにアクセスしない場合に有効である。
【0024】
サスペンドでは、システム全体をオフした状態(ACPI規格のS5)と比較すると、消費電力が比較的多くなる。また、サスペンドでは、停電が発生した場合やバッテリ残量が無くなった場合など電源供給が絶たれると、メモリ209のデータが消えてしまい、データを復帰できなくなる。
【0025】
<ハイバネーション (S4、休止状態とも呼ばれる)>
ハイバネーションは、システムの電源を切る直前にメモリ209の内容をHDDなどのストレージデバイス220に保存(待避)し、次回起動時にストレージデバイス220に保存した内容でメモリ209の内容を復元し、復帰する機能である。ハイバネーションは、ACPI規格ではS4とも称される。
【0026】
ハイバネーションでは、システムの電源を完全にオフ出来るため、サスペンドに比べ消費電力が少ないのが利点である。一方、ハイバネーションでは、メモリ209の内容をストレージデバイス220に待避・復元するため、遷移・復帰に比較的時間を要する。
【0027】
ハイバネーションの遷移・復帰時間を短くするためには、出来る限りストレージデバイス220に対する読み書きデータ量を削減することが有効である。前述のように、BIOSが行うハイバネーションにおいて読み書きデータ量を削減する方法は、特許文献2に記載されている。
【0028】
<InstantOn>
InstantOnとは、システムの全ての機能を使用できる通常のOSとは別に用意された、機能に制限はあるものの短時間で起動するOSのことである。ユーザの指示により、起動するOSとして通常のOSまたはInstantOnが選択される。
【0029】
InstantOnは、通常のOSとは異なるOSを使用するため、OSの切り替えには再起動を要する。また、これらのOSを跨いで作業を継続することは出来ない。
【0030】
<EC off>
EC206は、システムの電源ステートの管理を担っている。EC206がオフ(OFF)となった状態は、ACPI規格のS5に対応し、システム全体をオフした状態である。上述のように、サスペンド(S3、スタンバイ)は、は電源オフ(S5)とは異なる状態であり、システムのメモリ209への電源供給を維持する必要がある。このため、図1に示す一般的なPC200の場合、サスペンド中にEC206をオフ(OFF)にすることは出来なかった。
【0031】
<Hybrid Sleep>
S3(スタンバイ)とハイバネーションを組み合わせたもので、スタンバイへの遷移と同時にハイバネーションイメージ(Hib Image)をストレージデバイス220上に作成する。ハイバネーションイメージを作成するために遷移時間がスタンバイに比べ長くなるが、スタンバイに遷移するのでS0への復帰は早い。また、スタンバイと異なり、電源が失われてもストレージデバイス220上にあるハイバネーションイメージから復帰出来る。なお、Hybrid Sleepは、Windows(登録商標) Vistaの機能として導入されている。
【0032】
以上のように、PC200においては、サスペンド、ハイバネーション、InstantOn等のソリューションにより、待機状態からの復帰を実現している。ここで、前述のように、サスペンドにおいては、EC206をオフ(OFF)にすることができないため、消費電力が増加してしまう問題がある。また、ハイバネーションにおいては、遷移・復帰時間に比較的時間を要してしまう問題がある。
【0033】
そこで、以下では、サスペンド中におけるシステム全体の消費電力を低減することに関連した実施形態と、ハイバネーションにおける遷移時間を低減することに関連した実施形態を中心に、各実施形態について説明する。
【0034】
2.第1の実施形態
[2.1.装置の全体構成例]
第1の実施形態は、サスペンド(スタンバイ(Standby))時の電力を削減するために、EC電源をオフ(OFF)する技術に関する。EC電源をオフ(OFF)することで、スタンバイ時の電力を大幅に削減することができる。メモリへの電源供給は、ECより制御可能なGPIO
Expanderを使用する。制御が必要な信号をGPIO Expanderに集約し、GPIO Expanderの電源のみ供給することでサスペンド中のメモリの出力レベルを維持することができる。
【0035】
まず、図2を参照して、本開示の第1の実施形態に係る情報処理装置100の概略構成について説明する。図2は、以下で説明する各実施形態に係る情報処理装置100の全体構成を示す模式図である。情報処理装置100としては、一例としてノート型のパーソナルコンピュータ(PC)を挙げることができるが、これに限定されるものではない。図2に示すように、情報処理装置100は、プロセッサ102、チップセット(PCH:プラットフォーム・コントローラ・ハブ)104、EC106、メモリ109、GPIOエキスパンダIC(GPIO Expander)110、充電制御IC112、USBポート114、ストレージデバイス(SSDまたはHDD等)116、アクセスLED118、BIOS ROM119を有して構成されている。また、情報処理装置100は、キーボード120、バッテリー122、電源ボタン124、電源LED126を有して構成されている。
【0036】
本実施形態に係る情報処理装置100は、図1のPC200とは異なり、チップセット104はノースブリッジ208とサウスブリッジ210とから構成されるものではなく、プロセッサ102がノースブリッジ208の機能を含んでいる。つまり、図1のノースブリッジ208はプロセッサ102に統合されている。このため、プロセッサ102が、メモリ109を制御するメモリコントローラ110を含んで構成されている。チップセット104は、主として図2のサウスブリッジ210から構成される。チップセット104は、計時専用のチップであるRTC(Real Time Clock)114を含んで構成されている。また、EC106は、アラームタイマー107を含んで構成されている。
【0037】
[2.2.装置の具体的構成例]
図3は、第1の実施形態に係る情報処理装置100の具体的な構成を示す模式図である。図3は、主として、メモリ109と、メモリ109に電源を供給する構成要素を示している。
【0038】
EC106は、2つの電源系統(VCC1/VCC2)により動作する。GPIO Expander110は、EC106の電源VCC1に相当する電源を使用する。サスペンド(S3)では、メモリ109のデータを保持するため、メモリ109に供給する2つの信号(MEMORY_ON/RST_ON)の出力レベルをキープする。MEMORY_ONは、メモリ109の電源をコントロールする信号であり、RST_ON/EC_ONはメモリ109のリセット信号をコントロールする信号である。これらの信号は、EC106のVCC1動作部もしくはGPIO
Expander110から供給する。
【0039】
本実施形態では、サスペンド(S3)において、EC106の電源VCC2がオフにされる。これにより、EC106の大部分の機能がオフとされる。一方、EC106の電源VCC1はサスペンドにおいてもオフとされず、GPIO Expander110にはサスペンドにおいても電源が供給される。
【0040】
これにより、EC106の大部分をオフにした状態で、GPIO Expander110がオンとされ、メモリ109への信号を継続して送ることができる。サスペンドにおいて、EC106の大部分の機能をオフにすることで、消費電力の大幅な低減が可能である。
【0041】
なお、図3に示す例では、電源VCC1をEC106に設けているが、電源VCC1はEC106とは別に設けていても良い。これにより、サスペンドにおいてEC106を完全にオフすることができる。
【0042】
また、図3に示す構成において、メモリコントローラ110の電源+VCONTは、スタンバイ中に電源が切れるため、EC106の電源VCC2によるCONT_ONは、出力レベルをキープする必要が無い。
【0043】
以上のように、本実施形態では、システムへの電力供給の制御を実行するEC106の電源を、システムを制御するプロセッサ102の電源がオフとされたスタンバイ時にオフとし、スタンバイ時に、EC106とは別に設けられたGPIO Expander110が、情報を記憶するメモリ109への電力供給を実行する。この処理を実現する構成は、ハードウェア(回路)、またはCPUなどの中央演算処理装置とこれを機能させるためのプログラムから構成することができる。
【0044】
図4は、第1の実施形態に係る情報処理装置100の具体的な構成の他の例を示す模式図である。図4に示す例では、GPIO Expander110の代わりに、外部ラッチ回路130を設けている。外部ラッチ回路130は、サスペンドにおいて、EC106の電源VCC1に相当する電源を使用する。図4に示す構成においても、図3に示す構成を同様に、サスペンドにおいてEC106の電源VCC2をオフすることができるため、サスペンドにおける消費電力を大幅に低減することが可能である。
【0045】
図5は、第1の実施形態の効果の一例を説明するための模式図である。図5に示すように、図1のPC200では、サスペンド(Standby)時のEC206の消費電力が200[mW]であるのに対し、第1の実施形態の構成によれば、サスペンド時のEC106の消費電力を0[mW]まで低下することができる。従って、情報処理装置100の全体((Total)の消費電力を200[mW]まで低下することができ、図1のPC200の全体の消費電力(300[mW])に対して、100[mW]の消費電力の削減が可能となる。これにより、充電後のバッテリー122の使用可能期間を15日間とすることができ、図1のPC200の10日間に比べて1.5倍の延長が可能となる。
【0046】
以上説明したように第1の実施形態によれば、サスペンド時にメモリ109を維持するための信号をGPIO Expander110に集約し、サスペンド時にEC106の電源をオフ(OFF)することで、サスペンド時の消費電力を大きく低下させることができる。これにより、バッテリー122の保持期間を大幅に伸ばすことができる。
【0047】
3.第2の実施形態
3.1.第2の実施形態の動作について
次に、本開示の第2の実施形態について説明する。第2の実施形態は、サスペンド時にECとチップセットの電源をオフする場合において、起動時刻を高精度に実現する技術に関する。
【0048】
チップセット104は、RTC(Real Time Clock)114を含んで構成されている。チップセット(PCH)104の電源を切る(Resume電源を遮断する)ことで、チップセット104の内部に持つRTC114の機能を使用する事ができなくなる。つまり、チップセット104の電源を切ることで、消費電力を低減できるが、RTC214の機能が犠牲になるデメリットがある。
【0049】
また、EC106によるデバイスの電源管理が必要な場合、EC106の電源をオン(ON)にしておく必要があり、EC106の電源をオフにすると、電源管理ができなくなる。しかし、EC106の電源をオンにしておくと消費電力が増加してしまう。
【0050】
一方、情報処理装置100は、RTC Wakeの機能を有している。RTC Wakeは、所定の時刻にチップセット104が自ら起動する機能である。RTC Wakeの機能は、ユーザの指示またはOSによって設定され、BIOSによってイネーブルとされる。RTC Wakeの機能を使用することにより、必要な期間だけプロセッサ102をオンにすることができる。しかしながら、RTC Wakeの機能を使用するためには、チップセット104の電源をオンにしておく必要がある。なお、BIOSとは、プロセッサ102、チップセット104に接続されたEC106やストレージデバイス116などの周辺機器を制御するプログラム群であり、これらの機器に対する基本的な入出力部をOSやアプリケーションソフトに対して提供する。BIOSは、BIOS ROM119に格納されている。
【0051】
第2の実施形態では、OSによってRTC
wakeが設定されている場合、BIOSが同じ設定を、EC106に対しても行う。EC106は、RTC wakeによって設定された日時よりも所定時間前(例えば数秒前)にチップセット104の電源を入れる。チップセット104では、設定された日時にRTC
wake割込みが発生し、システムが起動する。このような構成によれば、EC106及びチップセット104を必要な時だけオンにすることができ、大幅な消費電力の低減が可能である。
【0052】
以下、図6図11に基づいて、本実施形態に係る、RTCによる電源停止状態復帰の例について説明する。この処理を実現する構成は、ハードウェア(回路)、またはCPUなどの中央演算処理装置とこれを機能させるためのプログラムから構成することができる。ここでは、S5(シャットダウン)からの復帰の例について説明するが、他の電源停止状態から復帰する場合にも同様に適用可能である。図6では、プロセッサ(CPU)102、チップセット104、及びEC106の間でやり取りされる信号と、電源のオン/オフ状態を示す模式図である。図6図11において、ドットを付した領域は、電源がオフ(OFF)の状態を示しており、ドットを付していない領域は、電源がオン(ON)の状態を示している。
【0053】
上述したように、チップセット104は、RTC114を有している。また、EC106は、独自のタイマー107を有している。
【0054】
チップセット104にRTC
Wakeが設定されている場合、チップセット104では、設定された日時にRTC wake割込みが発生し、プロセッサ102に電源が投入され、システムが起動する。
【0055】
図6に示すように、RTC Wakeが設定されている場合、プロセッサ102上で動作するBIOS103がRTC
Wakeによる起動(Wake)の日時に関する情報をチップセット104から取得する。そして、BIOS103は、チップセット104から取得した情報に基づいて、EC106に対して、起動する日時(RTC
wakeと同様の日時)を設定する。EC106は、設定された日時よりも所定時間前に起動するように、自身のタイマー107(Alarm Timer)を設定する。ここで、所定時間は、EC106のタイマー107の精度に応じて、またRTC
wakeが起動するまでのマージンに応じて、EC106の起動が確実にRTC Wakeよりも先行できる時間に設定される。所定時間は、例えば1秒、5秒、1分、5分など、任意の値に設定される。
【0056】
図7に示すように、RTC Wakeが設定された状態でシステムがS5に遷移すると、プロセッサ102、チップセット104、EC106の電源がオフ(OFF)とされ、RTC114、およびEC106内のタイマー107のみに電力が供給される状態となる。
【0057】
次に、図8に示すように、RTC
Wakeによりチップセット104が復帰すべき日時の数秒前に、タイマー107に設定された時刻に基づいてEC106が起動する。これは、上述したように、RTC Wakeの日時が設定された時に、設定された日時よりも少し前に起動するようにEC106のタイマー107が設定されているためである。
【0058】
次に、図9に示すように、復帰したEC106は、チップセット104に電力を供給する。この時点では、RTC114に設定されたRTC Wakeの時間に到達しておらず、RTC114のタイマーはエキスパイア(expire)していない。そして、チップセット104に電力が供給されたことにより、電気的に、RTC
wakeが可能な環境が整う。
【0059】
次に、図10に示すように、EC106が起動してから数秒後に、チップセット104内部のRTC114
Timerがエキスパイアし、RTC wakeの割込みが発生する。
【0060】
その後、図11に示すように、RTC
wakeが発生したのち、通常の復帰パスを通じてシステムがS0に遷移する。これにより、チップセット104、およびプロセッサ102に電源が投入される。
【0061】
EC106は、あくまでもRTC
wakeが実現可能な環境を作るためにのみ動作し、チップセット104に電源を投入した後は、RTC wakeによって自動的にシステムが起動してS0に達する。このため、本実施形態では、実際のRTC
wakeの仕組みでシステムがS0へ遷移して起動(Wake)する。従って、特許文献1に記載されているようなEC106がRTC114の代替として用いられる場合と比較して、RTC114の時刻(システム時刻)に対して正確に起動することができる。
【0062】
これにより、タイマー107などの外部タイマーの精度が低く、RTC114の時刻に対してずれている場合であっても、十分に早くEC106が起動することで、RTC114の時刻に合わせて正確にシステムを起動することができる。従って、例えばTV録画を行う場合などにおいても、RTC114の時刻に基づいて、TVプログラムの時間に合わせて正確に録画を行うことができる。また、OSやBIOS的に、RTC114で復帰(Resume)したことを通知することが容易となる。従って、ユーザが意図した時刻に意図した動作が可能である。
【0063】
図6図11に示す例によれば、チップセット104の電源を遮断したとしても、ユーザがRTC
wakeを意図すれば、正しくRTC114を用いたWake動作が可能となる。これにより、RTC114によるRTC wakeをサポートできるとともに、EC106などRTC114以外のデバイスを用いてRTC wakeをエミュレートする必要がないため、システムの起動時刻の精度をより高めることができる。
【0064】
そして、外部デバイスを用いたエミュレートに比べて、RTC
wakeにより起動が行われるため、OSから見た時の起動時刻の誤差を抑止することができる。また、OSが、RTC wakeしたことを容易に検知することが可能である。
【0065】
また、通常のRTC wakeの場合、RTC114、チップセット104、EC106に電源を投入しておくことが前提となる。本実施形態では、RTC
wakeの直前にEC106が起動するため、その直前まではチップセット104、RTC114、EC106の電源を切っておくことができる。従って、消費電力を大幅に低減することが可能となる。
【0066】
3.2.ECによるデバイスの電源のオン/オフの管理について
次に、図12図14に基づいて、EC106によるデバイスの電源のオン/オフの管理について説明する。EC106によるデバイスの電源管理が必要な場合、EC106の電源をオン(ON)にしておく必要があるが、これによって消費電力が増加してしまう。このため、以下に説明する例では、アラームタイマー(Alarm
Timer)107を利用し、デバイスの電源管理の実動作(監視・電源のON/OFF等)が必要になる瞬間のみEC106の電源をオン(ON)にする。それ以外の期間では、EC106の電源をOFFにする。これにより、消費電力の低減を実現することができる。図12図14においても、ドットを付した領域は、電源がオフ(OFF)の状態を示しており、ドットを付していない領域は、電源がオン(ON)の状態を示している。
【0067】
ここでは、メインのメモリ109の電源をEC106が管理しているとする。図12に示すように、EC106は、自身のアラームタイマー(Alarm
Timer)にメモリ109の電源をオフ(OFF)にする日時を設定する。この時、次回起動時にメモリ電源をオフ(OFF)することを記録する。
【0068】
そして、図12に示すように、メモリ109の電源がオン(ON)の状態でプロセッサ102、EC106の電源をOFFにする。
【0069】
その後、図13に示すように、EC106、プロセッサ102の電源がオフ(OFF)になっている間に、EC106のアラームタイマー(Alarm
Timer)がエキスパイアし、EC106の電源がオン(ON)となる。
【0070】
そして、図14に示すように、EC106がメインメモリの電源管理動作を実施する。EC106には、自身のアラームタイマー(Alarm
Timer)にメモリ109の電源をオフ(OFF)にする日時が設定されているため、EC106は、自身の電源がオンとされた後、メインメモリ109の電源をオフ(OFF)する。
【0071】
図12図14に示す例によれば、デバイスの電源管理のためにEC106の電源を常時オン(ON)にすることが不要となる。これにより、EC106により何らかデバイスの電源の管理が必要なシチュエーションにおいて、EC106の電源を切ることが可能となる。
【0072】
3.3.第2の実施形態の構成例
次に、上述した第2の実施形態の動作を行うための具体的な構成について説明する。図15は、プロセッサ102、チップセット(PCH)104、EC106、メモリ109の構成を示す模式図である。チップセット104とRTC114のそれぞれには、電源が供給されている。チップセット104にはPCH Powerが供給され、RTC114にはRTC Powerが供給されている。また、EC106とタイマー107のそれぞれには、電源が供給されている。EC106にはEC Powerが供給され、タイマー107にはBAT Powerが供給されている。また、プロセッサ102には、電源(CPU Power)が供給されている。
【0073】
図15に示すように、タイマー107、RTC114、チップセット104、プロセッサ102、EC106、メモリ109のそれぞれの電源を分離し、それぞれを制御可能な状態にする。そして、RTC114とタイマー107以外の電源については、EC106にてそのON/OFF制御が可能な構成とする。図15に示す構成によれば、EC106が起動していない状態においても、タイマー107を動作させることができる。また、チップセット104が起動していない状態においても、RTC114を動作させることができる。
【0074】
図16は、図15の構成の変形例を示す模式図である。図15に示す例では、タイマー107はEC106に内蔵されているものとしたが、図16に示すように、外部にタイマー107と同様の機能を有する専用回路140を設けても良い。この場合、専用回路140がEC106に対して起動リクエスト(Wake UP Request)の割り込み信号を発生させる。
【0075】
また、図17は、図16の専用回路140の代わりにハードウェア(HW)スイッチ150を設けた例を示している。このように、タイマー107以外のトリガによってEC106を起動することも可能である。図17に示すように、HWスイッチ150によって起動要求の割り込み信号が発生することで、EC106の電源が投入され、デバイスの電源管理を実施することが可能となる。
【0076】
また、図18は、図15において、メモリ109の代わりに他のデバイス(Any Devices)160を設けた例を示す模式図である。メモリ109(DRAM)以外にも、EC106において電源制御が可能なデバイスであれば、同様の構成で電源制御が可能である。
【0077】
また、図19は、電源制御以外への応用に適用した構成を示す模式図である。図19において、デバイス170は、EC106によって電源制御以外の制御が行われる。他のデバイス170の制御を定期的に行いたい場合などに、デバイス170を制御しない間はEC106の電源をオフ(OFF)にすることが可能である。このように、電源制御以外の他の制御を行う場合においても、必要な場面のみEC106の電源を投入することで、消費電力を低減することが可能である。
【0078】
4.第3の実施形態
4.1.USB充電の概要
次に、本開示の第3の実施形態について説明する。第3の実施形態は、情報処理装置100と他の装置を接続して、他の装置を充電する技術に関する。本実施形態では、特にUSB充電(USB Charge)を例に挙げて説明する。
【0079】
USB Chargeとは、USB−IF策定のBUS Powerを利用した急速充電規格であるBattery Charging Specification(以下、BCSという)にて規定されている。BCSの最新のバージョンは、Ver.:Revision 1.2(2010/12/7 release)である。従来のUSB BUS powerは、5[V]±5%の電圧で500[mA](900[mA] for USB 3.0)までしか電力を供給できなかったが、BCS対応の場合は5[V]±5%の電圧で最大1.5[A]まで電力供給が可能である。
【0080】
USB Chargeのポート(Port)の定義について説明すると、BCSでは以下の3種類のポートを定義している。
1.SDP:Standard Downstream Port
通常のUSBポートであり、他のデバイスとの通信が可能であり、VBUS 500[mA]まで供給可能とされる。
2.DCP:Dedicated Charging Port
VBUSからMAX 1.5[A]を供給可能である。通信は不可である。
3.CDP:Charging Downstream Port
VBUSからMAX 1.5[A]を供給可能であり、且つ通信可能である。
【0081】
基本的にS0中のみ 接続したデバイスの充電が可能であったが、各ステートのポート設定を変更することにより、S3以下のステートでもデバイスの充電が可能となる。ここで、情報処理装置100に接続されてUSB充電されるデバイスは、例えばスマートフォン、デジタルカメラ等の機器である。なお、一部のデバイスでは、S3中も自動的にVBUSを引くものがある。
【0082】
さらに、サスペンド状態の場合は2.5[mA]までしか電力供給ができなかったが、DCP/CDPでは100[mA]まで供給が可能であり、充電される機器の電池が完全に空の状態であっても急速に復帰可能である。
【0083】
図20は、本実施形態の情報処理装置100における各ステートの実装仕様の例を示す模式図である。ここでは、デフォルト(Default)と2種類のCharge
modeを想定する。Defaultは、出荷時の設定であり、通常のUSB Portと同じ設定であり、S0とS3がSDPとなる。Charge modeの場合は、デフォルトに対してS0をCDPとし、S0以外のステートをDCPとしている。従って、全てのステートで急速充電が可能である。
【0084】
以上のように、DCPとCDPでは、情報処理装置100に接続された機器に対して急速充電を行うことができる。一方、急速充電中は、消費電力が増大するため、情報処理装置100にAC電源に接続していない場合、バッテリー122の残量が空になる可能性がある。特に、ハイバネーションによりデータをストレージデバイス116に書き込んでいる最中にバッテリー122の残量が空になると、データが失われてしまう可能性がある。
【0085】
このため、本実施形態では、所定条件下ではUSBチャージを一時停止することにより、データロスト(Data Lost)の発生を抑止する。
【0086】
4.2.前提となるデータロスト対策について
最初に、前提となるデータロスト対策について説明する。情報処理装置100にAC電源が接続されている場合は、データロストを生じることなく、接続されているデバイスを確実に充電することができる。一方、情報処理装置100にAC電源が接続されていない状態(DC駆動時)でUSB
Chargeを行うと、バッテリー122の残量を使い切り、情報処理装置100の画面に表示されている情報、メモリ109に保存されている情報のデータが失われる可能性がある。
【0087】
このため、前提となるデータロスト対策として、ローバッテリーハイバネーション(Low Battery Hibernation:以下、LBHとも称する)とタイマーハイバネーション(Timer Hibernation:以下、Timer
Hibとも称する)について説明する。
【0088】
<ローバッテリーハイバネーション(LBH)>
LBHでは、S0またはS3時に、バッテリー122の残量がある閾値を下回った場合に、イメージをストレージデバイス116に書き込み、S4に遷移する。S3時はS0に起動してストレージデバイス116への書き込みを行う。図21は、S3時とS0時の放電特性を示す模式図である。また、図22は、LBHのしきい値を示す特性図である。図21に示すように、S3時の放電特性とS0時の放電特性は異なるため、これを考慮してS3時とS0時で異なるしきい値を設定する。この際、バッテリーの特性上、(S0でのLBHの閾値)<(S3でのLBHの閾値)となるため、ユーザがS0からS3に入れることができなくなる領域が存在する。例えば、S0のLBHしきい値をバッテリー残量で5%
、S3のLBHしきい値を30%とし、S0でバッテリー残量が25%の状態でS3に遷移させるとLBHが実行されるため、S4に遷移する。
【0089】
USB充電時の消費電力量は通常のUSB通信に比べて大きく、LBHでは、Hib Imageの作成途中に、バッテリー122が空になってしまう可能性がある。この場合、データのロストが生じる。
【0090】
<タイマーハイバネーション>
図23は、タイマーハイバネーションを示す特性図であって、縦軸はバッテリー残量を、横軸は時間を示している。タイマーハイバネーションでは、DC駆動時に、S3へ遷移した後、1時間経過した場合、S0に起動(Wake)してイメージをストレージデバイス116に書き込んだ後、S4に遷移する。
【0091】
タイマーハイバネーションでは、1時間のタイマー時間中にバッテリー122の残量が空になる可能性がある。また、タイマーハイバネーションでは、Hib Imageの作成のために、一旦S0に起動しなければならない。このため、Image作成までローバッテリーハイバネーションよりも更に時間がかかり、バッテリーが空になる可能性がより高くなる。
【0092】
図24は、LBHの処理を示すフローチャートである。図24では、S0中にLBHが発動する例を示している。ステップS12において、バッテリー残量が5%以下の場合は、ステップS14へ進み、Hib
Imageを作成してS0からS4へ遷移する。上述のようにUSB Chareの消費電力量は大きく、USB充電中はステップS12,S14の時でも電力を消費し Hib
Image 作成途中にバッテリー116が空になってしまう可能性がある。
【0093】
図25は、Timer Hibの処理を示すフローチャートである。Timer
Hibは、S3中のみ発動する。ステップS22では、S0からS3へ遷移し、RTC114のタイマーがスタートする。ステップS24では、タイマーが1時間を超えたか否かを判定し、タイマーが1時間を超えた場合はステップS26でS3からS0へ遷移する。タイマーが1時間以下の場合はステップS24へ戻る。ステップS28では、Hib
Imageを作成し、S0からS4へ遷移する。このように、Hib Image作成のために、一旦S0に起動(Wake)しなければならないため、Image作成までLBHよりもさらに時間を要し、よりバッテリー122が空になり易い。
【0094】
4.3.本実施形態に係るデータロスト対策について
以上に鑑み、本実施形態に係るデータロスト対策として、USB
Chargeの一時停止機構について説明する。図26は、一時停止機構を示す特性図であって、縦軸はバッテリー122の残容量を、横軸は時間を示している。
【0095】
一時停止機構では、S3でのUSB充電中に、バッテリー残量が例えば30%となった場合に、USB充電による電源供給を一時停止する(特性1)。電源供給を停止した後、所定時間が経過すると、時刻t2でTimer
Hibが発動する。
【0096】
なお、図26中の特性2は、S0でUSB充電を行っていない場合にS3へ遷移した後、1時間が経過して時刻t2でTimer
Hibが発動する場合を示している。
【0097】
また、特性3は、S0時でのUSB充電中にバッテリー122の容量が5%以下になった場合を示している。この場合、時刻t1でLBHが発動する。
【0098】
一時停止条件は、DC駆動時であり、且つS3中であり、且つバッテリー残容量30%
を下回った時とする。従って、図26の特性2,3では一時停止は発動しない。
【0099】
図27は、一時停止機構を示すフローチャートである。この処理を実現する構成は、ハードウェア(回路)、またはCPUなどの中央演算処理装置とこれを機能させるためのプログラムから構成することができる。先ず、ステップS30では、S0状態においてUSBチャージが可能とされる。次のステップS32では、AC駆動であるかDC駆動であるかが判定され、AC駆動の場合はステップS34へ進み、USB充電が可能な状態でS0からS3/S4/S5へ遷移可能とされる。この場合、S3/S4/S5においてUSB充電が可能である。
【0100】
DC駆動の場合はステップS36へ進み、状態変化を判定する。S4/S5へ遷移する場合(ステップS38)は、データロストの可能性がないため、USB充電が可能な状態でS0からS4/S5へ遷移する。S3へ遷移する場合(ステップS40)は、バッテリー残量が30%を超えているか否かを判定し、バッテリー残量が30%を超えている場合はステップS40で待機する。一方、バッテリー残量が30%以下の場合は、ステップS42へ進み、一時停止条件を満たすため、USB充電可能状態からUSB充電不可状態へ遷移する。これにより、情報処理装置100に接続された機器へのUSB充電が停止される。
【0101】
その後、ステップS44において、AC電源に接続されたことが判定されると、ステップS46へ進み、USB充電不可状態からUSB充電可能状態へ遷移する。
【0102】
一方、ステップS44において、AC電源に接続されていない場合は、以降の処理に遷移し、LBHの処理(図24のステップS12〜S16)またはTimer
Hibの処理(図25のステップS24〜S29)を行う。
【0103】
ここで、一時停止機構の発動条件としてバッテリー残量30%(Data
Lostが生じないしきい値)を設定した根拠を以下に説明する。この発動条件は、例えば対象となる情報処理装置100のラインナップが複数機種存在する場合、情報処理装置100の各機種において、全機種一律の規定値とすることもできる。この場合、機種毎にしきい値を設定する手間を省くことができる。この際、ラインナップ中の高パフォーマンスPCから低バッテリー容量のPCまでを網羅できるようにしきい値を設定することが好適である。
【0104】
先ず、機種のラインナップのうち、バッテリー122の容量が低容量であり且つ高パフォーマンスである情報処理装置100におけるバッテリー122の負荷−容量特性(図29)に基づいて、温度20℃の環境下で負荷−容量特性からしきい値を算出する。S3時にTimer
HibでS0が起動(Wake)するまでに必要とされる電力は、バッテリー122の容量の10%程度である。また、図28に示すように、ハイバネーションがオン(ON)となる際の負荷(S0→S4遷移時にかかる電力)は、バッテリー容量の15%程度である。図28は、異なる複数のUSB負荷のそれぞれにおいて、ハイバネーションON時の負荷(ハイバネーション時のバッテリー122の容量減少量)を示す模式図である。また、温度特性を考慮したマージンをバッテリー容量の5%に設定する。これにより、10%+15%+5%の合計でバッテリー容量の30%程度の残容量をしきい値として設定することが望ましい。
【0105】
また、しきい値を[mWh]の単位で指定すると、バッテリー容量の少ない機種においては、相対的に高い閾値となってしまう。各機種では、PCのパフォーマンス(負荷電力)に対応できる容量のバッテリーを選択しているため、全機種一律のしきい値とするためには、しきい値の単位を[%]として規定値を決めることが好適である。
【0106】
以上のように、本実施形態に係る一時停止機構によれば、DC駆動時であり、且つS3中であり、且つバッテリー残容量が30%
を下回った場合は、USBチャージを一時停止とするため、データのロストが生じてしまうことを確実に抑止できる。
【0107】
4.4.ハイブリッドスリープ機能について
次に、他のデータロスト対策として、ハイブリッドスリープ機能についてその概要を説明する。ここでは、ハイブリッドスリープ(Hybrid Sleep)またはBIOSによるハイバネーションでイメージを保存し、S3ステートでメモリ109以外の電源を切ることで、DC駆動時のバッテリー容量保持を助長する。
【0108】
ここで、Hybrid Sleepとは、前述したように、Hib Imageを作成するS3ステートのことであり、スタンバイへの遷移と同時にハイバネーションイメージをストレージデバイス220上に作成するものである。
【0109】
図30は、ハイブリッドスリープ機能の処理を示すフローチャートである。図30に示すように、S0ステートでAC駆動されていない状態において(ステップS50)、S3への遷移が指示されると(ステップS52)、Hybrid Sleepに遷移し、Hib
Imageを作成する(ステップS60)。
【0110】
また、ステップS52において、S3への遷移が指示されない場合は、ステップS54へ進み、バッテリー残容量が5%を超えているか否かを判定し、バッテリー残容量が5%以下の場合は、S0からS4へ遷移してHib
Imageを作成する(ステップ56,S58)。
【0111】
以上説明したように、ハイブリッドスリープ機能によれば、S3に入るタイミングでHib Imageを作成するため、データロストが生じることを確実に抑止することができる。
【0112】
4.5.バッテリースリープディスエーブル(Batt Sleep Disable)について
バッテリースリープ(Batt Sleep)がイネーブル(Enable)状態であり、且つバッテリー充放電電流が一定の電流値以下、且つEC106と通信していない、この状態が一定時間続いた時にバッテリー122はスリープモードに入る。この場合、電流量を検知しているバッテリー122のCPU123がスリープ状態となる。解除条件は、EC106がプロセッサを起動した時である。
【0113】
USB充電中にバッテリースリープ(Batt sleep)をディスエーブル(Disable)することで、バッテリーの故障を防ぐ対策をとる。Batt
sleepがEnableのままであると、Batt Sleepに入った後にUSB充電を始めた場合、CPU123が起動していな状態であるので電流量を検知できず、FETが発熱してしまう。
【0114】
図31は、バッテリースリープディスエーブルの処理を示すフローチャートである。図31では、バッテリースリープディスエーブルの対策を施した場合(ステップS96以降)と、対策を施していない場合(ステップS106以降)の双方を示している。
【0115】
バッテリースリープディスエーブルは、S3でメモリ以外の電源を切った場合(ステップS92)に、AC電源への接続の有無に関わらず設定される(ステップS96)。ステップS100ではバッテリーがスリープ状態とならず、バッテリー122のCPU123も起動した状態となる。従って、USB充電を行った場合(ステップS102)に、異常発熱の発生が確実に抑えられる(ステップS104)。ディスエーブルの条件は、USB充電のオン時は、1st/2ndバッテリーともにディスエーブルとする。USB充電のオフは、2ndバッテリーのみディスエーブルとし、1stバッテリーはイネーブルとする。
【0116】
一方、バッテリースリープディスエーブルの対策をとらない場合は、ステップS108において、バッテリー122がスリープ状態となり、CPU123が起動していない状態となる。このため、ステップS110でUSB充電を行った場合に、異常発熱が発生してしまう。
【0117】
4.6.第3の実施形態の処理について
次に、図32図37のブロック図に基づいて、第3の実施形態の処理について説明する。図32図37は、情報処理装置100に対して、USB充電がされる被充電装置300が接続された状態を示している。被充電装置300は、チップセット302、バッテリー304、パワースイッチ306、USB接続部308を有して構成されている。また、情報処理装置100の構成は、図2と同様であるが、図2では図示していないバッテリー122のCPU123と、USB充電のためのパワースイッチ(Power
SW)130と、USB接続部132を示している。図32図37において、ドットを付した構成要素には電源が投入されていないことを示している。
【0118】
図32は、S0でUSBチャージがオフ(OFF)の状態を示している。この状態では、プロセッサ102、チップセット104を含め、全ての構成要素の電源がオン(ON)となっている。表示画面上のイメージ(Image)はプロセッサ102上に存在し、EC106はバッテリー122の残量を監視(モニタ)している。EC106がチャージのためのパワースイッチ130のポートモード(Port mode)を制御する。図32では、ポートモードはSDPであり、被充電装置300に0.5[A]まで供給が可能である。
【0119】
図33は、S0からS3へ状態が遷移し、USB Chargeがオフ(OFF)の状態を示している。この状態では、プロセッサ102の電源が切られ、Imageは
メモリ109に書き込まれる。この状態でバッテリー122の残量低下により電源が落ちると、メモリ109に電源が供給されないため、Imageは消失してしまう。EC106はバッテリー122の残量を監視している。ポートモードはSDPの状態が維持されており、デバイスに対して0.5[A]まで供給が可能である。
【0120】
図34は、S0からS4/S5へ遷移し、USB充電がオフ(OFF)の状態を示している。この状態では、ほぼ全ての構成要素の電源が切られた状態となる。S4時は、ImageをHDD116に保存する。この場合、電源が切られても、ImageはHDD116に保存されているため、Imageが消失してしまうことはない。EC106は、電源が切られているため、バッテリー122の残量を監視することはできない。また、バッテリー122のCPU123はスリープ状態となり、ポートモードはオフ(OFF)となる。従って、被充電装置300は充電されない。
【0121】
図35は、S0でUSB Chargeがオン(ON)の状態を示している。この状態では、プロセッサ102、チップセット104を含め、全ての構成要素の電源がオン(ON)となっている。Imageはプロセッサ102上に存在し、EC106はバッテリー122の残量を監視(モニタ)している。EC106が チャージのためのパワースイッチ(Power SW)130のポートモード(Port mode)を制御する。ポートモードはCDPであり、充電される被充電装置300に1.5[A]まで供給が可能である。なお、被充電装置300がCDP対応していない場合は、0.5[A]までの供給となる。
【0122】
図36は、S0からS3へ状態が遷移し、USB Chargeが(ON)の状態を示している。この状態では、プロセッサ102の電源が切られ、Imageは
メモリ109に書き込まれる。この状態でバッテリー122の残量低下により電源が落ちるとImageは消失してしまう。EC106はバッテリー122の残量を監視している。ポートモードはDCPとなり、デバイスに対して1.5[A]まで供給が可能である。
【0123】
図37は、S0からS4/S5へ遷移し、USB Chargeがオン(ON)の状態を示している。USB Chargeがオン(ON)の状態では、EC106の電源は維持される。S4時はImageをHDD116に保存する。この場合、電源が切られても、ImageはHDD116に保存されているため、Imageが消失してしまうことはない。EC106は、バッテリー122の残量を監視している。バッテリー122のCPU123はスリープ状態とならず、ポートモードはDCPとなる。
【0124】
以上説明したように第3の実施形態によれば、バッテリー122の容量低下によりデータが失われてしまうことを確実に抑止することが可能となる。
【0125】
5.第4の実施形態
次に、本開示の第4の実施形態について説明する。第4の実施形態は、BIOSハイバネーション時にユーザの利便性を高めるものである。
【0126】
<ハイバネーションのキャンセルについて>
上述したように、ハイバネーションでは、システムの電源を切る直前にメモリ109の内容をHDDなどのストレージデバイス116に保存(待避)する。この際、システムメモリ109の使用量やストレージデバイス116の性能によって、BIOSハイバネーションデータの書き出しに時間がかかる場合があり、処理を中断することができない。データの書き出しには1分以上かかる場合もある。
【0127】
このため、本実施形態では、BIOSで電源ボタン124の割り込みハンドラーを用意し、電源ボタン124が押された場合はハイバネーションをキャンセルする。ハイバネーションがキャンセルされた場合は、ハイバネーションデータの書き出しを中断し、システムをS0に復帰させる。EC106は、電源ボタン124が押されたことを検出し、システムに割り込みを上げる。
【0128】
キャンセルは、BIOSハイバネーションデータ書き出し中に電源ボタンを押下されたら、書き出しを中止してすぐ復帰する機能である。この機能により、BIOSハイバネーションデータ書き出し中に復帰させたくなったときに、BIOSハイバネーションデータ書き出しが完了するまで待つ必要がなくなり、ユーザの使い勝手が向上する。
【0129】
また、後述するが、BIOSハイバネーションデータ書き出し中はアクセスランプが消灯されるため、復帰させたいユーザは自然と電源ボタン124に誘導され、意識させることなくキャンセル機能を使用することができる。
【0130】
<ハイバネーション中のランプ消灯>
また、BIOSハイバネーションデータ書き出し中は、システムの状態はS0であり、電源LED(パワーランプ)126やアクセスLED(ディスクアクセスランプ)118が点灯するため、ユーザはこれらの点灯が消灯するまで待つ必要がある。この間、ユーザが、点灯によってHybrid Sleepと誤認したり、何らかのシステムエラーでメモリダンプしているかのように誤認することが想定される。
【0131】
このため、本実施形態では、BIOS103とEC106間で電源LED126やアクセスLED118の点灯状態をオーバーライド制御するためのコマンドI/Fを用意する。BIOS103は、BIOSハイバネーションデータ書き出しの前にランプを消灯するようEC106に指示する。
【0132】
このように、本実施形態では、BIOSハイバネーションデータ書き出しにかかる時間をユーザに意識させないため、ランプを消灯する。これにより、BIOSハイバネーションデータ書き出しが多少長くても、ユーザはシステムがフリーズしているとは誤認しなくなる。また、ユーザにキャンセル機能を意識させずに、電源ボタン124を押すことでS0に復帰できる状態だとユーザに認識させることができる。すなわち、電源LED126が消えているとオフ状態に見えるので、ユーザは、電源をオンにしようとして自然と電源ボタン124の押下に誘導されることになる。
【0133】
<ハイバネーションデータ書き出し中にフリーズした場合の対応>
BIOSハイバネーションデータ書き出しが開始されると、電源LED126、アクセスLED118が消灯するため、例えばハイバネーションデータ書き出し中にシステムがフリーズした場合は、ユーザがその状態をランプ点灯によって認識することはできない。
【0134】
このため、電源ボタン124が押されたときにEC106がBIOSによる消灯の指示を無視する機能を実装することで、ランプを意図的に消灯する処理が行われないようにする。フリーズしていればシステムが復帰しないままランプが点灯するため、ユーザに何らかの異常状態を伝えることができる。
【0135】
<処理フローについて>
図38は、本実施形態の処理を示すフローチャートである。先ず、ステップS120では、BIOS103がEC106にランプの消灯を指示するコマンドを発行する。次に、ステップS122では、EC106がランプをオーバーライドして消灯する。次に、ステップS124では、ハイバネーションによりストレージデバイス116へ書き出し処理を行う。次に、ステップS126では、EC106がランプのオーバーライドを停止する。
【0136】
図39は、書き出し処理を示すフローチャートである。先ず、ステップS130では、BIOS103がハイバネーションデータの一部書き出しを行う。次のステップS132では、電源ボタン124が押されたか否かを判定し、電源ボタン124が押された場合はステップS134へ進む。ステップS134では、EC106がランプのオーバーライドを停止し、次のステップS136ではシステムを復帰する。
【0137】
ステップS132で電源ボタン124が押されなかった場合は、ステップS138へ進み、全データの書き出しが完了したか否かを判定し、書き出しが完了した場合は処理を終了する(RETURN)。書き出しが完了していない場合は、ステップS130へ戻る。
【0138】
以上説明したように第4の実施形態によれば、電源ボタン124が押された場合はハイバネーションがキャンセルされるため、ユーザの使い勝手を向上することができる。また、BIOSハイバネーションデータ書き出しの前にランプを消灯するようにしたため、BIOSハイバネーションデータ書き出しが多少長くても、ユーザはシステムがフリーズしているとは誤認しなくなる。また、ユーザは、電源ボタン124でキャンセルして、S0に復帰できる状態だと認識できる。
【0139】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0140】
なお、以下のような構成も本開示の技術的範囲に属する。
(1)システムを制御するプロセッサと、
システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、
スタンバイ時に情報を記憶するメモリと、
スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、
を備える、情報処理装置。
(2)前記電力供給部は、GPIOエキスパンダから構成される、前記(1)に記載の情報処理装置。
(3)前記電源供給部は、ラッチ回路から構成される、前記(1)に記載の情報処理装置。
(4)前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、前記(1)に記載の情報処理装置。
(5)システムへの電力供給の制御を実行する電源制御部の電源を、システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、
を備える、情報処理の制御方法。
(6)システムへの電力供給の制御を実行する電源制御部の電源を、システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、
としてコンピュータを機能させるためのプログラム。
【符号の説明】
【0141】
100 情報処理装置
102 プロセッサ
106 EC
109 メモリ
110 GPIO Expander
130 ラッチ回路
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39

【手続補正書】
【提出日】2015年2月20日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
情報処理装置のシステムを制御するプロセッサと、
前記システムへの電力供給の制御を実行し、前記プロセッサの電源がオフとされたスタンバイ時に電源がオフとされる電源制御部と、
スタンバイ時に情報を記憶するメモリと、
スタンバイ時に前記メモリへの電力供給を実行する電力供給部と、
を備える、情報処理装置。
【請求項2】
前記電力供給部は、GPIOエキスパンダから構成される、請求項1に記載の情報処理装置。
【請求項3】
前記電供給部は、ラッチ回路から構成される、請求項1に記載の情報処理装置。
【請求項4】
前記電源制御部は、第1の電源系統で動作する領域と、第2の電源系統で動作する領域とを含み、スタンバイ時に前記第2の電源系統で動作する領域がオフとされ、
前記電力供給部は、スタンバイ時に前記第1の電源系統で動作する、請求項1に記載の情報処理装置。
【請求項5】
情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとすることと、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行すること、
を備える、情報処理の制御方法。
【請求項6】
情報処理装置のシステムへの電力供給の制御を実行する電源制御部の電源を、前記システムを制御するプロセッサの電源がオフとされたスタンバイ時にオフとする手段、
スタンバイ時に、前記電源制御部とは別に設けられた電力供給部が、情報を記憶するメモリへの電力供給を実行する手段、
としてコンピュータを機能させるためのプログラム。
【国際調査報告】