特表-16147885IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニー株式会社の特許一覧
再表2016-147885固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2016年9月22日
【発行日】2017年12月28日
(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
(51)【国際特許分類】
   H04N 5/355 20110101AFI20171201BHJP
   H04N 5/3745 20110101ALI20171201BHJP
   H01L 27/146 20060101ALI20171201BHJP
【FI】
   H04N5/355 630
   H04N5/3745 700
   H01L27/146 A
【審査請求】未請求
【予備審査請求】未請求
【全頁数】38
【出願番号】特願2017-506199(P2017-506199)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2016年3月3日
(31)【優先権主張番号】特願2015-52344(P2015-52344)
(32)【優先日】2015年3月16日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ,UA,UG,US
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニー株式会社
(74)【代理人】
【識別番号】100121131
【弁理士】
【氏名又は名称】西川 孝
(74)【代理人】
【識別番号】100082131
【弁理士】
【氏名又は名称】稲本 義雄
(72)【発明者】
【氏名】坂野 頼人
(72)【発明者】
【氏名】広田 功
(72)【発明者】
【氏名】鳥居 元展
(72)【発明者】
【氏名】滝沢 正明
(72)【発明者】
【氏名】薊 純一郎
(72)【発明者】
【氏名】本橋 裕一
(72)【発明者】
【氏名】鈴木 敦史
【テーマコード(参考)】
4M118
5C024
【Fターム(参考)】
4M118AA02
4M118AB01
4M118BA14
4M118CA03
4M118CA24
4M118DD04
4M118FA06
4M118FA19
4M118FA21
4M118FA38
5C024CX46
5C024GX03
5C024GX14
5C024GX16
5C024GX18
5C024GY31
5C024GZ02
5C024HX28
5C024HX29
5C024HX47
(57)【要約】
本技術は、画質を劣化させずに、固体撮像装置のダイナミックレンジを拡大することができるようにする固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
固体撮像装置は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第1の光電変換部と、前記第1の光電変換部より感度が低い第2の光電変換部と、前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、電荷電圧変換部と、前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部とを含む。本技術は、例えば、固体撮像装置に適用できる。
【特許請求の範囲】
【請求項1】
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置。
【請求項2】
前記単位画素は、
前記第2の光電変換部から前記電荷蓄積部に電荷を転送する第3の転送ゲート部と、
前記第3の転送ゲート部のゲート電極の下部に形成され、前記第2の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスと
をさらに含む請求項1に記載の固体撮像装置。
【請求項3】
前記第2の光電変換部と前記電荷蓄積部とが転送ゲート部を介さずに接続されている
請求項1に記載の固体撮像装置。
【請求項4】
前記単位画素は、
前記第2の転送ゲート部と前記電荷電圧変換部との間に接続されている第4の転送ゲート部を
さらに含む請求項1に記載の固体撮像装置。
【請求項5】
前記駆動部は、前記第1の光電変換部が生成した電荷に基づく信号の読み出し時に、前記第4の転送ゲート部の導通又は非導通を制御する
請求項4に記載の固体撮像装置。
【請求項6】
前記駆動部は、前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にし、前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にする
請求項1に記載の固体撮像装置。
【請求項7】
前記駆動部は、前記第1のデータ信号を読み出す場合、前記電荷電圧変換部をリセットした状態において第1のリセット信号を読み出した後、前記第1のデータ信号を読み出し、前記第2のデータ信号を読み出す場合、前記第2のデータ信号を読み出した後、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態において第2のリセット信号を読み出すように制御する
請求項6に記載の固体撮像装置。
【請求項8】
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値が所定の閾値以下の場合、前記第1の差分信号を前記単位画素の画素信号に用い、前記第1の差分信号の値が前記閾値を超える場合、前記第2の差分信号を前記単位画素の画素信号に用いる信号処理部を
さらに備える請求項7に記載の固体撮像装置。
【請求項9】
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値に基づいて設定した合成比率で前記第1の差分信号と前記第2の差分信号を合成することにより、前記単位画素の画素信号を生成する信号処理部を
さらに備える請求項7に記載の固体撮像装置。
【請求項10】
前記電荷蓄積部の対向電極を可変電圧電源に接続し、
前記駆動部は、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くする
請求項1に記載の固体撮像装置。
【請求項11】
複数の単位画素が配置されている画素アレイ部を
備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置が、
前記第2の光電変換部が生成した電荷を前記電荷蓄積部に蓄積し、
前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にし、前記第1の光電変換部に蓄積された電荷を前記電荷電圧変換部に転送し、
前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にし、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する
固体撮像装置の駆動方法。
【請求項12】
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置を
備える電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関し、特に、ダイナミックレンジを拡大できるようにした固体撮像装置、固体撮像装置の駆動方法、及び、電子機器に関する。
【背景技術】
【0002】
従来、様々な方式の固体撮像装置のダイナミックレンジ拡大技術が存在する。
【0003】
例えば、異なる感度で時分割に撮影し、時分割に撮影した複数の画像を合成する時分割方式が知られている。
【0004】
また、例えば、感度が異なる受光素子を設け、感度が異なる受光素子でそれぞれ撮影した複数の画像を合成することによりダイナミックレンジを拡大する空間分割方式が知られている(例えば、特許文献1、2参照)。
【0005】
さらに、例えば、各画素内にフォトダイオードから溢れた電荷を蓄積するメモリを設け、1回の露光期間に蓄積できる電荷量を増やすことによりダイナミックレンジを拡大する画素内メモリ方式が知られている(例えば、特許文献3参照)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特許第3071891号公報
【特許文献2】特開2006−253876号公報
【特許文献3】特許第4317115号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、時分割方式や空間分割方式では、分割数を増やすことによりダイナミックレンジを拡大することができる一方、分割数が増えると、アーチファクトの発生や解像度の低下等による画質の劣化が発生する。
【0008】
また、画素内メモリ方式では、メモリの容量が限られるため、拡大できるダイナミックレンジに限界があった。
【0009】
そこで、本技術は、画質を劣化させずに、固体撮像装置のダイナミックレンジを拡大できるようにするものである。
【課題を解決するための手段】
【0010】
本技術の第1の側面の固体撮像装置は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第1の光電変換部と、前記第1の光電変換部より感度が低い第2の光電変換部と、前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、電荷電圧変換部と、前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部とを含む。
【0011】
前記単位画素には、前記第2の光電変換部から前記電荷蓄積部に電荷を転送する第3の転送ゲート部と、前記第3の転送ゲート部のゲート電極の下部に形成され、前記第2の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスとをさらに設けることができる。
【0012】
前記第2の光電変換部と前記電荷蓄積部とを転送ゲート部を介さずに接続することができる。
【0013】
前記単位画素には、前記第2の転送ゲート部と前記電荷電圧変換部との間に接続されている第4の転送ゲート部をさらに設けることができる。
【0014】
前記駆動部には、前記第1の光電変換部が生成した電荷に基づく信号の読み出し時に、前記第4の転送ゲート部の導通又は非導通を制御させることができる。
【0015】
前記駆動部には、前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にさせ、前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にさせることができる。
【0016】
前記駆動部には、前記第1のデータ信号を読み出す場合、前記電荷電圧変換部をリセットした状態において第1のリセット信号を読み出した後、前記第1のデータ信号を読み出し、前記第2のデータ信号を読み出す場合、前記第2のデータ信号を読み出した後、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態において第2のリセット信号を読み出すように制御させることができる。
【0017】
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値が所定の閾値以下の場合、前記第1の差分信号を前記単位画素の画素信号に用い、前記第1の差分信号の値が前記閾値を超える場合、前記第2の差分信号を前記単位画素の画素信号に用いる信号処理部をさらに設けることができる。
【0018】
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値に基づいて設定した合成比率で前記第1の差分信号と前記第2の差分信号を合成することにより、前記単位画素の画素信号を生成する信号処理部をさらに設けることができる。
【0019】
前記電荷蓄積部の対向電極を可変電圧電源に接続し、前記駆動部には、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くさせることができる。
【0020】
本技術の第2の側面の固体撮像装置の駆動方法は、複数の単位画素が配置されている画素アレイ部を備え、前記単位画素は、第1の光電変換部と、前記第1の光電変換部より感度が低い第2の光電変換部と、電荷蓄積部と、電荷電圧変換部と、前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部とを含む固体撮像装置が、前記第2の光電変換部が生成した電荷を前記電荷蓄積部に蓄積し、前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にし、前記第1の光電変換部に蓄積された電荷を前記電荷電圧変換部に転送し、前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にし、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する。
【0021】
本技術の第3の側面の電子機器は、複数の単位画素が配置されている画素アレイ部と、前記単位画素の動作を制御する駆動部とを備え、前記単位画素は、第1の光電変換部と、前記第1の光電変換部より感度が低い第2の光電変換部と、前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、電荷電圧変換部と、前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部とを含む固体撮像装置を備える。
【0022】
本技術の第1の側面又は第3の側面においては、第1の光電変換部から電荷電圧変換部に電荷が転送され、第2の光電変換部が生成した電荷が電荷蓄積部に蓄積され、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルが結合される。
【0023】
本技術の第2の側面においては、第2の光電変換部が生成した電荷が電荷蓄積部に蓄積され、第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、第2の転送ゲート部が非導通状態にされ、前記第1の光電変換部に蓄積された電荷が電荷電圧変換部に転送され、第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部が導通状態にされ、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルが結合される。
【発明の効果】
【0024】
本技術の第1の側面乃至第3の側面によれば、画質を劣化させずに、固体撮像装置のダイナミックレンジを拡大することができる。
【図面の簡単な説明】
【0025】
図1】本技術が適用されるCMOSイメージセンサの構成の概略を示すシステム構成図である。
図2】本技術が適用されるCMOSイメージセンサの他のシステム構成を示すシステム構成図(その1)である。
図3】本技術が適用されるCMOSイメージセンサの他のシステム構成を示すシステム構成図(その2)である。
図4】本技術の第1の実施の形態における単位画素の構成例を示す回路図である。
図5図4の単位画素の露光開始時の動作を説明するためのタイミングチャートである。
図6図4の単位画素の読み出し時の動作を説明するためのタイミングチャートである。
図7】本技術の第1の実施の形態における単位画素の変形例を示す回路図である。
図8】本技術の第2の実施の形態における単位画素の構成例を示す回路図である。
図9図8の単位画素の露光開始時の動作を説明するためのタイミングチャートである。
図10図8の単位画素の読み出し時の動作を説明するためのタイミングチャートである。
図11】本技術の第3の実施の形態における単位画素の構成例を示す回路図である。
図12図11の単位画素の露光開始時の動作を説明するためのタイミングチャートである。
図13図11の単位画素の読み出し時の動作を説明するためのタイミングチャートである。
図14】本技術の第4の実施の形態における単位画素の構成例を示す回路図である。
図15図14の単位画素の露光開始時の動作を説明するためのタイミングチャートである。
図16図14の単位画素の読み出し時の動作を説明するためのタイミングチャートである。
図17】本技術の第5の実施の形態における単位画素の構成例を示す回路図である。
図18図17の単位画素の露光開始時の動作を説明するためのタイミングチャートである。
図19図17の単位画素の読み出し時の動作を説明するためのタイミングチャートである。
図20】処信号処理の説明に供する入射光量−出力の特性図(その1)である。
図21】信号処理の説明に供する入射光量−出力の特性図(その2)である。
図22】固体撮像装置の使用例を示す図である。
図23】電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【0026】
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.本技術が適用される固体撮像装置
2.第1の実施の形態
3.第2の実施の形態(電荷蓄積部の対向電極に印加する電圧を可変にした例)
4.第3の実施の形態(第3転送ゲート部を削除した例)
5.第4の実施の形態(高感度データ信号の読み出し時の変換効率を可変にした例)
6.第5の実施の形態(高感度データ信号の読み出し時の変換効率を可変にし、第3転送ゲート部を削除した例)
7.ノイズ除去処理及び演算処理に関する説明
8.変形例
9.固体撮像装置の使用例
【0027】
<1.本技術が適用される固体撮像装置>
{1−1.基本的なシステム構成}
図1は、本技術が適用される固体撮像装置、例えばX−Yアドレス方式固体撮像装置の一種であるCMOSイメージセンサの構成の概略を示すシステム構成図である。ここで、CMOSイメージセンサとは、CMOSプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
【0028】
本適用例に係るCMOSイメージセンサ10は、図示せぬ半導体基板(チップ)上に形成された画素アレイ部11と、当該画素アレイ部11と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部12、カラム処理部13、水平駆動部14及びシステム制御部15から構成されている。
【0029】
CMOSイメージセンサ10は更に、信号処理部18及びデータ格納部19を備えている。信号処理部18及びデータ格納部19については、本CMOSイメージセンサ10と同じ基板上に搭載しても構わないし、本CMOSイメージセンサ10とは別の基板上に配置するようにしても構わない。また、信号処理部18及びデータ格納部19の各処理については、本CMOSイメージセンサ10とは別の基板に設けられる外部信号処理部、例えば、DSP(Digital Signal Processor)回路やソフトウェアによる処理でも構わない。
【0030】
画素アレイ部11は、受光した光量に応じた電荷を生成しかつ蓄積する光電変換部を有する単位画素(以下、単に「画素」と記述する場合もある)が行方向及び列方向に、すなわち、行列状に2次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向(すなわち、水平方向)を言い、列方向とは画素列の画素の配列方向(すなわち、垂直方向)を言う。単位画素の具体的な回路構成や画素構造の詳細については後述する。
【0031】
画素アレイ部11において、行列状の画素配列に対して、画素行ごとに画素駆動線16が行方向に沿って配線され、画素列ごとに垂直信号線17が列方向に沿って配線されている。画素駆動線16は、画素から信号を読み出す際の駆動を行うための駆動信号を伝送する。図1では、画素駆動線16について1本の配線として示しているが、1本に限られるものではない。画素駆動線16の一端は、垂直駆動部12の各行に対応した出力端に接続されている。
【0032】
垂直駆動部12は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部11の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部12は、当該垂直駆動部12を制御するシステム制御部15と共に、画素アレイ部11の各画素の動作を制御する駆動部を構成している。この垂直駆動部12はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の2つの走査系を有する構成となっている。
【0033】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部11の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりも露光時間分だけ先行して掃出し走査を行う。
【0034】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す(リセットする)ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の電荷を捨てて、新たに露光を開始する(電荷の蓄積を開始する)動作のことを言う。
【0035】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における電荷の露光期間となる。
【0036】
垂直駆動部12によって選択走査された画素行の各単位画素から出力される信号は、画素列ごとに垂直信号線17の各々を通してカラム処理部13に入力される。カラム処理部13は、画素アレイ部11の画素列ごとに、選択行の各画素から垂直信号線17を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【0037】
具体的には、カラム処理部13は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング)処理や、DDS(Double Data Sampling)処理を行う。例えば、CDS処理により、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部13にノイズ除去処理以外に、例えば、AD(アナログ−デジタル)変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
【0038】
水平駆動部14は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部13の画素列に対応する単位回路を順番に選択する。この水平駆動部14による選択走査により、カラム処理部13において単位回路ごとに信号処理された画素信号が順番に出力される。
【0039】
システム制御部15は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部12、カラム処理部13、及び、水平駆動部14などの駆動制御を行う。
【0040】
信号処理部18は、少なくとも演算処理機能を有し、カラム処理部13から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部19は、信号処理部18での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【0041】
{1−2.他のシステム構成}
本技術が適用されるCMOSイメージセンサ10としては、上述したシステム構成のものに限られるものではない。他のシステム構成として、以下のようなシステム構成のものを挙げることができる。
【0042】
例えば、図2に示すように、データ格納部19をカラム処理部13の後段に配置し、カラム処理部13から出力される画素信号を、データ格納部19を経由して信号処理部18に供給するシステム構成のCMOSイメージセンサ10Aを挙げることができる。
【0043】
更には、図3に示すように、画素アレイ部11の列ごとあるいは複数の列ごとにAD変換するAD変換機能をカラム処理部13に持たせるとともに、当該カラム処理部13に対してデータ格納部19及び信号処理部18を並列的に設けるシステム構成のCMOSイメージセンサ10Bを挙げることができる。
【0044】
<2.第1の実施の形態>
次に、図4乃至図7を参照して、本技術の第1の実施の形態について説明する。
【0045】
{単位画素100Aの回路構成}
図4は、図1乃至図3の画素アレイ部11に配置される単位画素100Aの構成例を示す回路図である。
【0046】
単位画素100Aは、第1光電変換部101、第1転送ゲート部102、第2光電変換部103、第2転送ゲート部104、第3転送ゲート部105、電荷蓄積部106、リセットゲート部107、FD(フローティングディフュージョン)部108、増幅トランジスタ109、及び、選択トランジスタ110を含むように構成される。
【0047】
また、単位画素100Aに対して、図1乃至図3の画素駆動線16として、複数の駆動線が、例えば画素行毎に配線される。そして、図1乃至図3の垂直駆動部12から複数の駆動線を介して、各種の駆動信号TGL、TGS、FCG、RST、SELが供給される。これらの駆動信号は、単位画素100Aの各トランジスタがNMOSトランジスタなので、高レベル(例えば、電源電圧VDD)の状態がアクティブ状態となり、低レベルの状態(例えば、負電位)が非アクティブ状態となるパルス信号である。
【0048】
第1光電変換部101は、例えば、PN接合のフォトダイオードからなる。第1光電変換部101は、受光した光量に応じた電荷を生成し、蓄積する。
【0049】
第1転送ゲート部102は、第1光電変換部101とFD部108との間に接続されている。第1転送ゲート部102のゲート電極には、駆動信号TGLが印加される。駆動信号TGLがアクティブ状態になると、第1転送ゲート部102が導通状態になり、第1光電変換部101に蓄積されている電荷が、第1転送ゲート部102を介してFD部108に転送される。
【0050】
第2光電変換部103は、第1光電変換部101と同様に、例えば、PN接合のフォトダイオードからなる。第2光電変換部103は、受光した光量に応じた電荷を生成し、蓄積する。
【0051】
第1光電変換部101と第2光電変換部103を比較すると、第1光電変換部101の方が受光面の面積が広く、感度が高く、第2光電変換部103の方が受光面の面積が狭く、感度が低い。
【0052】
第2転送ゲート部104は、電荷蓄積部106とFD部108との間に接続されている。第2転送ゲート部104のゲート電極には、駆動信号FCGが印加される。駆動信号FCGがアクティブ状態になると、第2転送ゲート部104が導通状態になり、電荷蓄積部106とFD部108のポテンシャルが結合する。
【0053】
第3転送ゲート部105は、第2光電変換部103と電荷蓄積部106との間に接続されている。第3転送ゲート部105のゲート電極には、駆動信号TGSが印加される。駆動信号TGSがアクティブ状態になると、第3転送ゲート部105が導通状態になり、第2光電変換部103に蓄積されている電荷が、第3転送ゲート部105を介して、電荷蓄積部106、或いは、電荷蓄積部106とFD部108のポテンシャルが結合した領域に転送される。
【0054】
また、第3転送ゲート部105のゲート電極の下部は、ポテンシャルが若干深くなっており、第2光電変換部103の飽和電荷量を超え、第2光電変換部103から溢れた電荷を電荷蓄積部106に転送するオーバーフローパスが形成されている。なお、以下、第3転送ゲート部105のゲート電極の下部に形成されているオーバーフローパスを、単に第3転送ゲート部105のオーバーフローパスと称する。
【0055】
電荷蓄積部106は、例えば、キャパシタからなり、第2転送ゲート部104と第3転送ゲート部105との間に接続されている。電荷蓄積部106の対向電極は、電源電圧VDDを供給する電源VDDの間に接続されている。電荷蓄積部106は、第2光電変換部103から転送される電荷を蓄積する。
【0056】
リセットゲート部107は、電源VDDとFD部108との間に接続されている。リセットゲート部107のゲート電極には、駆動信号RSTが印加される。駆動信号RSTがアクティブ状態になると、リセットゲート部107が導通状態になり、FD部108の電位が、電源電圧VDDのレベルにリセットされる。
【0057】
FD部108は、電荷を電圧信号に電荷電圧変換して出力する。
【0058】
増幅トランジスタ109は、ゲート電極がFD部108に接続され、ドレイン電極が電源VDDに接続されており、FD部108に保持されている電荷を読み出す読出し回路、所謂ソースフォロワ回路の入力部となる。すなわち、増幅トランジスタ109は、ソース電極が選択トランジスタ110を介して垂直信号線17に接続されることにより、当該垂直信号線17の一端に接続される定電流源111とソースフォロワ回路を構成する。
【0059】
選択トランジスタ110は、増幅トランジスタ109のソース電極と垂直信号線17との間に接続されている。選択トランジスタ110のゲート電極には、駆動信号SELが印加される。駆動信号SELがアクティブ状態になると、選択トランジスタ110が導通状態になり、単位画素100Aが選択状態となる。これにより、増幅トランジスタ109から出力される画素信号が、選択トランジスタ110を介して、垂直信号線17に出力される。
【0060】
なお、以下、各駆動信号がアクティブ状態になることを、各駆動信号がオンするともいい、各駆動信号が非アクティブ状態になることを、各駆動信号がオフするともいう。また、以下、各ゲート部又は各トランジスタが導通状態になることを、各ゲート部又は各トランジスタがオンするともいい、各ゲート部又は各トランジスタが非導通状態になることを、各ゲート部又は各トランジスタがオフするともいう。
【0061】
{単位画素100Aの動作}
次に、図5及び図6のタイミングチャートを参照して、単位画素100Aの動作について説明する。
【0062】
(単位画素100Aの露光開始時の動作)
まず、図5のタイミングチャートを参照して、単位画素100Aの露光開始時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図5には、水平同期信号XHS、駆動信号SEL、RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0063】
まず、時刻t1において、水平同期信号XHSが入力され、単位画素100Aの露光処理が開始する。
【0064】
次に、時刻t2において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108の電位が、電源電圧VDDのレベルにリセットされる。
【0065】
次に、時刻t3において、駆動信号TGL、FCG、TGSがオンし、第1転送ゲート部102、第2転送ゲート部104、第3転送ゲート部105がオンする。これにより、電荷蓄積部106とFD部108のポテンシャルが結合する。また、第1光電変換部101に蓄積されている電荷が、第1転送ゲート部102を介して、結合した領域に転送され、第2光電変換部103に蓄積されている電荷が、第3転送ゲート部105を介して、結合した領域に転送される。そして、結合した領域がリセットされる。
【0066】
次に、時刻t4において、駆動信号TGL、TGSがオフし、第1転送ゲート部102、第3転送ゲート部105がオフする。これにより、第1光電変換部101及び第2光電変換部103への電荷の蓄積が開始され、露光期間が開始する。
【0067】
次に、時刻t5において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0068】
次に、時刻t6において、駆動信号FCGがオフし、第2転送ゲート部104がオフする。これにより、電荷蓄積部106は、第2光電変換部103から溢れ、第3転送ゲート部105のオーバーフローパスを介して転送されてくる電荷の蓄積を開始する。
【0069】
そして、時刻t7において、水平同期信号XHSが入力される。
【0070】
(単位画素100Aの読み出し時の動作)
次に、図6のタイミングチャートを参照して、単位画素100Aの画素信号の読み出し時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、図5の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図6には、水平同期信号XHS、駆動信号SEL、RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0071】
まず、時刻t21において、水平同期信号XHSが入力され、単位画素100Aの読み出し期間が開始する。
【0072】
次に、時刻t22において、駆動信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Aが選択状態になる。
【0073】
次に、時刻t23において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108の電位が、電源電圧VDDのレベルにリセットされる。
【0074】
次に、時刻t24において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0075】
次に、時刻t25において、駆動信号FCG、TGSがオンし、第2転送ゲート部104及び第3転送ゲート部105がオンする。これにより、電荷蓄積部106とFD部108のポテンシャルが結合するとともに、第2光電変換部103に蓄積されている電荷が、結合した領域に転送される。これにより、露光期間中に第2光電変換部103及び電荷蓄積部106に蓄積された電荷が、結合した領域に蓄積される。
【0076】
この時刻t25において、画素信号の読み出しが開始され、露光期間が終了する。
【0077】
次に、時刻t26において、駆動信号TGSがオフし、第3転送ゲート部105がオフする。これにより、第2光電変換部103からの電荷の転送が停止する。
【0078】
次に、時刻t26と時刻t27の間の時刻taにおいて、電荷蓄積部106とFD部108のポテンシャルが結合した領域の電位に基づく信号SLが、増幅トランジスタ109及び選択トランジスタ110を介して垂直信号線17に出力される。信号SLは、露光期間中に第2光電変換部103で生成され、第2光電変換部103及び電荷蓄積部106に蓄積された電荷に基づく信号である。また、信号SLは、露光期間中に第2光電変換部103及び電荷蓄積部106に蓄積された電荷が、電荷蓄積部106とFD部108のポテンシャルが結合した領域に蓄積された状態における結合した領域の電位に基づく信号となる。従って、信号SLの読み出し時に電荷を電荷電圧変換する容量は、電荷蓄積部106とFD部108を合わせた容量となる。
【0079】
なお、以下、信号SLのことを、低感度データ信号SLとも称する。
【0080】
次に、時刻t27において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、電荷蓄積部106とFD部108のポテンシャルが結合した領域がリセットされる。
【0081】
次に、時刻t28において、選択信号SELがオフし、選択トランジスタ110がオフする。これにより、単位画素100Aが非選択状態になる。
【0082】
次に、時刻t29において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0083】
次に、時刻t30において、選択信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Aが選択状態になる。
【0084】
次に、時刻t30と時刻t31の間の時刻tbにおいて、電荷蓄積部106とFD部108のポテンシャルが結合した領域の電位に基づく信号NLが、増幅トランジスタ109及び選択トランジスタ110を介して垂直信号線17に出力される。この信号NLは、電荷蓄積部106とFD部108のポテンシャルが結合した領域がリセットされた状態における結合した領域の電位に基づく信号となる。
【0085】
なお、以下、信号NLのことを、低感度リセット信号NLとも称する。
【0086】
次に、時刻t31において、駆動信号FCGがオフし、第2転送ゲート部104がオフする。
【0087】
次に、時刻t31と時刻t32の間の時刻tcにおいて、FD部108の電位に基づく信号NHが、増幅トランジスタ109及び選択トランジスタ110を介して垂直信号線17に出力される。信号NHは、リセットされた状態におけるFD部108の電位に基づく信号となる。
【0088】
なお、以下、信号NHのことを、高感度リセット信号NHとも称する。
【0089】
次に、時刻t32において、駆動信号TGLがオンし、第1転送ゲート部102がオンする。これにより、露光期間中に第1光電変換部101で生成され、蓄積された電荷が、第1転送ゲート部102を介してFD部108に転送される。
【0090】
次に、時刻t33において、駆動信号TGLがオフし、第1転送ゲート部102がオフする。これにより、第1光電変換部101からFD部108への電荷の転送が停止する。
【0091】
次に、時刻t33と時刻t34の間の時刻tdにおいて、FD部108の電位に基づく信号SHが、増幅トランジスタ109及び選択トランジスタ110を介して垂直信号線17に出力される。信号SHは、露光期間中に第1光電変換部101で生成され、蓄積された電荷に基づく信号である。また、信号SHは、露光期間中に第1光電変換部101に蓄積された電荷がFD部108に蓄積された状態におけるFD部108の電位に基づく信号となる。従って、信号SHの読み出し時に電荷を電荷電圧変換する容量は、FD部108の容量となり、時刻taにおける低感度データ信号SHの読み出し時より小さくなる。
【0092】
なお、以下、信号SHのことを、高感度データ信号SHとも称する。
【0093】
次に、時刻t34において、選択信号SELがオフし、選択トランジスタ110がオフする。これにより、単位画素100Aが非選択状態になる。
【0094】
次に、時刻t35において、水平同期信号XHSが入力され、単位画素100Aの画素信号の読み出し期間が終了する。
【0095】
{単位画素100Bの回路構成}
図7は、図4の単位画素100Aの変形例である単位画素100Bの構成例を示す回路図である。なお、図中、図4と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【0096】
単位画素100Bを図4の単位画素100Aと比較すると、電荷蓄積部106の対向電極の接続位置が異なる。すなわち、単位画素100Bにおいて、電荷蓄積部106の対向電極がグラウンドに接続されている。
【0097】
なお、単位画素100Bは、単位画素100Aと同様に、図5及び図6に示されるタイミングチャートに従って動作する。
【0098】
<3.第2の実施の形態>
次に、図8乃至図10を参照して、本技術の第2の実施の形態について説明する。
【0099】
{単位画素100Cの回路構成}
図8は、図1乃至図3の画素アレイ部11に配置される単位画素100Cの構成例を示す回路図である。なお、図中、図4と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【0100】
単位画素100Cを図4の単位画素100Aと比較すると、電荷蓄積部106の対向電極及びリセットゲート部107が、電源VDDの代わりに可変電源VCBに接続されている点が異なる。可変電源VCBの電源電圧VCBは、例えば、Highレベルの電圧VH、又は、Lowレベルの電圧VLに設定される。例えば、電圧VHは、電源電圧VDDと同様のレベルに設定され、電圧VLは、グラウンドレベルに設定される。
【0101】
{単位画素100Cの動作}
次に、図9及び図10のタイミングチャートを参照して、単位画素100Cの動作について説明する。
【0102】
(単位画素100Cの露光開始時の動作)
まず、図9のタイミングチャートを参照して、単位画素100Cの露光開始時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図9には、水平同期信号XHS、駆動信号SEL、電源電圧VCB、駆動信号RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0103】
まず、時刻t1において、水平同期信号XHSが入力され、単位画素100Aの露光処理が開始する。
【0104】
次に、時刻t2において、電源電圧VCBが、電圧VLから電圧VHに変更される。
【0105】
その後、時刻t3乃至t7において、図5の時刻t2乃至t6と同様の動作が行われた後、時刻t8において、電源電圧VCBが、電圧VHから電圧VLに変更される。そして、時刻t9において、水平同期信号XHSが入力される。
【0106】
(単位画素100Cの読み出し時の動作)
次に、図10のタイミングチャートを参照して、単位画素100Cの画素信号の読み出し時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、図9の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図10には、水平同期信号XHS、駆動信号SEL、電源電圧VCB、駆動信号RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0107】
まず、時刻t21において、水平同期信号XHSが入力され、単位画素100Cの読み出し期間が開始する。
【0108】
次に、時刻t22において、駆動信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Aが選択状態になる。また、電源電圧VCBが、電圧VLから電圧VHに変更される。
【0109】
その後、時刻t23乃至tdにおいて、図6の時刻t23乃至tdと同様の動作が行われた後、時刻t34において、選択信号SELがオフし、選択トランジスタ110がオフする。これにより、単位画素100Aが非選択状態になる。また、電源電圧VCBが、電圧VHから電圧VLに変更される。
【0110】
次に、時刻t35において、水平同期信号XHSが入力され、単位画素100Cの画素信号の読み出し期間が終了する。
【0111】
単位画素100Cでは、露光が開始されてから読み出しが開始されるまでの電荷蓄積部106に電荷が蓄積される期間中に電源電圧VCBが電圧VLに設定される。これにより、電荷蓄積部106に電荷が蓄積される期間中に電荷蓄積部106に印加される電界が緩和され、電荷蓄積部106に発生する暗電流が抑制される。
【0112】
<4.第3の実施の形態>
次に、図11乃至図13を参照して、本技術の第3の実施の形態について説明する。
【0113】
{単位画素100Dの回路構成}
図11は、図1乃至図3の画素アレイ部11に配置される単位画素100Dの構成例を示す回路図である。なお、図中、図4と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【0114】
単位画素100Dを図4の単位画素100Aと比較すると、第3転送ゲート部105が削除されている点が異なる。すなわち、第2光電変換部103が、第3転送ゲート部105を介さずに、電荷蓄積部106に直接接続されている。従って、第2光電変換部103で生成された電荷は、電荷蓄積部106に転送され、蓄積される。
【0115】
また、第1転送ゲート部102に、駆動信号TGLの代わりに駆動信号TRGが印加される。ただし、駆動信号TRGは、駆動信号TGLと同様の信号である。
【0116】
{単位画素100Dの動作}
次に、図12及び図13のタイミングチャートを参照して、単位画素100Dの動作について説明する。
【0117】
(単位画素100Dの露光開始時の動作)
まず、図12のタイミングチャートを参照して、単位画素100Dの露光開始時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図12には、水平同期信号XHS、駆動信号SEL、RST、FCG、TRGのタイミングチャートが示されている。
【0118】
まず、時刻t1において、水平同期信号XHSが入力され、単位画素100Aの露光処理が開始する。
【0119】
まず、時刻t2において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108の電位が、電源電圧VDDのレベルにリセットされる。
【0120】
次に、時刻t3において、駆動信号FCG、TRGがオンし、第1転送ゲート部102、第2転送ゲート部104がオンする。これにより、電荷蓄積部106とFD部108のポテンシャルが結合する。また、第1光電変換部101に蓄積されている電荷が、第1転送ゲート部102を介して、結合した領域に転送される。そして、結合した領域がリセットされる。
【0121】
次に、時刻t4において、駆動信号TRGがオフし、第1転送ゲート部102がオフする。これにより、第1光電変換部101及び第2光電変換部103への電荷の蓄積が開始され、露光期間が開始する。
【0122】
次に、時刻t5において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0123】
次に、時刻t6において、駆動信号FCGがオフし、第2転送ゲート部104がオフする。これにより、電荷蓄積部106は、第2光電変換部103から転送された電荷の蓄積を開始する。
【0124】
そして、時刻t7において、水平同期信号XHSが入力される。
【0125】
(単位画素100Dの読み出し時の動作)
次に、図13のタイミングチャートを参照して、単位画素100Dの画素信号の読み出し時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、図12の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図13には、水平同期信号XHS、駆動信号SEL、RST、FCG、TRGのタイミングチャートが示されている。
【0126】
まず、時刻t21において、水平同期信号XHSが入力され、単位画素100Dの読み出し期間が開始する。
【0127】
次に、時刻t22において、駆動信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Dが選択状態になる。
【0128】
次に、時刻t23において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108電位が、電源電圧VDDのレベルにリセットされる。
【0129】
次に、時刻t24において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0130】
次に、時刻t25において、駆動信号FCGがオンし、第2転送ゲート部104がオンする。これにより、電荷蓄積部106とFD部108のポテンシャルが結合し、露光期間中に第2光電変換部103で生成され、電荷蓄積部106に蓄積された電荷が、結合した領域に蓄積される。
【0131】
この時刻t25において、画素信号の読み出しが開始され、露光期間が終了する。
【0132】
その後、時刻ta乃至tcにおいて、図6の時刻ta乃至tcと同様の動作が行われる。
【0133】
次に、時刻t31において、駆動信号TRGがオンし、第1転送ゲート部102がオンする。これにより、露光期間中に第1光電変換部101で生成され、蓄積された電荷が、第1転送ゲート部102を介してFD部108に転送される。
【0134】
次に、時刻t32において、駆動信号TRGがオフし、第1転送ゲート部102がオフする。これにより、第1光電変換部101からFD部108への電荷の転送が停止する。
【0135】
その後、時刻td乃至t34において、図6の時刻td乃至t35と同様の動作が行われた後、単位画素100Dの画素信号の読み出し期間が終了する。
【0136】
単位画素100Dでは、第2転送ゲート部104が削除されるので、単位画素100Dを構成する各素子の配置の面積効率が向上する。例えば、第1光電変換部101の受光面の面積を拡大し、第1光電変換部101の感度を向上させることが可能である。
【0137】
<5.第4の実施の形態>
次に、図14乃至図16を参照して、本技術の第4の実施の形態について説明する。
【0138】
{単位画素100Eの回路構成}
図14は、図1乃至図3の画素アレイ部11に配置される単位画素100Eの構成例を示す回路図である。なお、図中、図4と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【0139】
図14の単位画素100Eを図4の単位画素100Aと比較すると、第4転送ゲート部151が追加されている点が異なる。第4転送ゲート部151は、第2転送ゲート部104及びリセットゲート部107と、FD部108との間に接続されている。第4転送ゲート部151のゲート電極には、駆動信号FDGが印加される。駆動信号FDGがアクティブ状態になると、第4転送ゲート部151が導通状態になり、第2転送ゲート部104、リセットゲート部107、及び、第4転送ゲート部151の間のノード152と、FD部108とのポテンシャルが結合する。
【0140】
{単位画素100Eの動作}
次に、図15及び図16のタイミングチャートを参照して、単位画素100Eの動作について説明する。
【0141】
(単位画素100Eの露光開始時の動作)
まず、図15のタイミングチャートを参照して、単位画素100Eの露光開始時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図15には、水平同期信号XHS、駆動信号SEL、FDG、RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0142】
まず、時刻t1において、水平同期信号XHSが入力され、単位画素100Aの露光処理が開始する。
【0143】
次に、時刻t2において、駆動信号FDGがオンし、第4転送ゲート部151がオンする。
【0144】
次に、時刻t3において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108及びノード152の電位が、電源電圧VDDのレベルにリセットされる。
【0145】
次に、時刻t4において、駆動信号TGL、FCG、TGSがオンし、第1転送ゲート部102、第2転送ゲート部104、第3転送ゲート部105がオンする。これにより、電荷蓄積部106、FD部108、及び、ノード152のポテンシャルが結合する。また、第1光電変換部101に蓄積されている電荷が、第1転送ゲート部102を介して、結合した領域に転送され、第2光電変換部103に蓄積されている電荷が、第3転送ゲート部105を介して、結合した領域に転送される。そして、結合した領域がリセットされる。
【0146】
次に、時刻t5において、駆動信号TGL、TGSがオフし、第1転送ゲート部102、第3転送ゲート部105がオフする。これにより、第1光電変換部101及び第2光電変換部103への電荷の蓄積が開始され、露光期間が開始する。
【0147】
次に、時刻t6において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0148】
次に、時刻t7において、駆動信号FCG、FDGがオフし、第2転送ゲート部104及び第4転送ゲート部151がオフする。これにより、電荷蓄積部106は、第2光電変換部103から溢れ、第3転送ゲート部105のオーバーフローパスを介して転送されてくる電荷の蓄積を開始する。
【0149】
そして、時刻t8において、水平同期信号XHSが入力される。
【0150】
(単位画素100Eの読み出し時の動作)
次に、図16のタイミングチャートを参照して、単位画素100Eの画素信号の読み出し時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、図15の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図16には、水平同期信号XHS、駆動信号SEL、FDG、RST、TGS、FCG、TGLのタイミングチャートが示されている。
【0151】
まず、時刻t21において、水平同期信号XHSが入力され、単位画素100Aの読み出し期間が開始する。
【0152】
次に、時刻t22において、駆動信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Eが選択状態になる。また、駆動信号FDGがオンし、第4転送ゲート部151がオンする。これにより、FD部108とノード152のポテンシャルが結合する。
【0153】
その後、時刻t23乃至tbにおいて、図6の時刻t23乃至時刻tbと同様の動作が行われた後、時刻t31において、駆動信号FCG、FDGがオフし、第2転送ゲート部104及び第4転送ゲート部151がオフする。
【0154】
その後、時刻tc乃至t35において、図6の時刻tc乃至時刻t35と同様の動作が行われた後、単位画素100Eの読み出し期間が終了する。
【0155】
なお、図16内の点線で示されるように、時刻t31において、駆動信号FDGをオフせずに、時刻t34において、駆動信号FDGをオフするようにすることも可能である。
【0156】
時刻t31において駆動信号FDGをオフした場合、FD部108がノード152とポテンシャルが結合していない状態で、高感度データ信号SH及び高感度リセット信号NHの読み出しが行われる。その結果、高感度データ信号SH及び高感度リセット信号NHの読み出し時の容量が、FD部108の容量のみとなる。
【0157】
一方、時刻t31において駆動信号FDGをオフしない場合、FD部108が第4転送ゲート部151を介してノード152とポテンシャルが結合した状態で、高感度データ信号SH及び高感度リセット信号NHの読み出しが行われる。その結果、高感度データ信号SH及び高感度リセット信号NHの読み出し時の容量が、FD部108の容量に、第4転送ゲート部151のゲート容量及びノード152の容量を加えた容量となる。
【0158】
従って、駆動信号FDGのオン/オフを制御することにより、高感度データ信号SH及び高感度リセット信号NHの読み出し時の変換効率を調整することができる。例えば、低照度の場合に駆動信号FDGをオフすることにより、変換効率を上げ、高感度データ信号のSN比を向上させることができる。また、例えば、高照度の場合に駆動信号FDGをオンすることにより、変換効率を下げ、高感度データ信号のダイナミックレンジの減少を抑制することができる。
【0159】
なお、駆動信号FDGのオン/オフの制御は、フレーム毎に行っても、行毎に行ってもよい。例えば、カラー配列の単位行毎に駆動信号FDGのオン/オフを切り替えた画像を取得し、両者を補完して合成することにより、解像度は犠牲になるものの高感度データ信号のダイナミックレンジを拡大することが可能になる。
【0160】
<6.第5の実施の形態>
次に、図17乃至図19を参照して、本技術の第5の実施の形態について説明する。
【0161】
{単位画素100Fの回路構成}
図17は、図1乃至図3の画素アレイ部11に配置される単位画素100Fの構成例を示す回路図である。なお、図中、図14と対応する部分には、同じ符号を付してあり、その説明は適宜省略する。
【0162】
単位画素100Fを図14の単位画素100Eと比較すると、第3転送ゲート部105が削除されている点が異なる。すなわち、第2光電変換部103が、第3転送ゲート部105を介さずに、直接電荷蓄積部106に接続されている。従って、単位画素100Fは、図11の単位画素100Dに第4転送ゲート部151を追加した構成となる。
【0163】
{単位画素100Fの動作}
次に、図18及び図19のタイミングチャートを参照して、単位画素100Fの動作について説明する。
【0164】
(単位画素100Fの露光開始時の動作)
まず、図18のタイミングチャートを参照して、単位画素100Fの露光開始時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、所定の走査順で行われる。なお、図18には、水平同期信号XHS、駆動信号SEL、FDG、RST、FCG、TRGのタイミングチャートが示されている。
【0165】
まず、時刻t1において、水平同期信号XHSが入力され、単位画素100Aの露光処理が開始する。
【0166】
次に、時刻t2において、駆動信号FDGがオンし、第4転送ゲート部151がオンする。
【0167】
次に、時刻t3において、駆動信号RSTがオンし、リセットゲート部107がオンする。これにより、FD部108及びノード152の電位が、電源電圧VDDのレベルにリセットされる。
【0168】
次に、時刻t4において、駆動信号TRG、FCGがオンし、第1転送ゲート部102、第2転送ゲート部104がオンする。これにより、電荷蓄積部106、FD部108、及び、ノード152のポテンシャルが結合する。また、第1光電変換部101に蓄積されている電荷が、第1転送ゲート部102を介して、結合した領域に転送される。そして、結合した領域がリセットされる。
【0169】
次に、時刻t5において、駆動信号TRGがオフし、第1転送ゲート部102がオフする。これにより、第1光電変換部101及び第2光電変換部103への電荷の蓄積が開始され、露光期間が開始する。
【0170】
次に、時刻t6において、駆動信号RSTがオフし、リセットゲート部107がオフする。
【0171】
次に、時刻t7において、駆動信号FCG、FDGがオフし、第2転送ゲート部104及び第4転送ゲート部151がオフする。これにより、電荷蓄積部106は、第2光電変換部103から転送された電荷の蓄積を開始する。
【0172】
そして、時刻t8において、水平同期信号XHSが入力される。
【0173】
(単位画素100Fの読み出し時の動作)
次に、図19のタイミングチャートを参照して、単位画素100Fの画素信号の読み出し時の動作について説明する。この処理は、例えば、画素アレイ部11の画素行毎、又は、複数の画素行毎に、図18の処理が行われてから所定の時間後に所定の走査順で行われる。なお、図19には、水平同期信号XHS、駆動信号SEL、FDG、RST、FCG、TRGのタイミングチャートが示されている。
【0174】
まず、時刻t21において、水平同期信号XHSが入力され、単位画素100Fの読み出し期間が開始する。
【0175】
次に、時刻t22において、駆動信号SELがオンし、選択トランジスタ110がオンする。これにより、単位画素100Fが選択状態になる。また、駆動信号FDGがオンし、第4転送ゲート部151がオンする。これにより、FD部108とノード152のポテンシャルが結合する。
【0176】
その後、時刻t23乃至tbにおいて、図13の時刻t23乃至時刻tbと同様の動作が行われる。
【0177】
次に、時刻t30において、駆動信号FCG、FDGがオフし、第2転送ゲート部104及び第4転送ゲート部151がオフする。
【0178】
その後、時刻tc乃至t34において、図13の時刻tc乃至時刻t34と同様の動作が行われた後、単位画素100Fの読み出し期間が終了する。
【0179】
なお、図19内の点線で示されるように、時刻t30において、駆動信号FDGをオフせずに、時刻t33において、駆動信号FDGをオフするようにすることも可能である。これにより、単位画素100Fは、図14の単位画素100Eと同様に、高感度データ信号SH及び高感度リセット信号NHの読み出し時の変換効率を調整することができる。
【0180】
<7.ノイズ除去処理及び演算処理に関する説明>
上述した単位画素100A乃至100Fからは、低感度データ信号SL、低感度リセット信号NL、高感度リセット信号NH、及び、高感度データ信号SHの順に、垂直信号線17に対して信号が出力される。そして、後段の信号処理部、例えば、図1乃至図3に示すカラム処理部13や信号処理部18において、低感度データ信号SL、低感度リセット信号NL、高感度リセット信号NH、及び、高感度データ信号SHに対して所定のノイズ除去処理及び信号処理が行われる。以下、後段のカラム処理部13におけるノイズ除去処理及び信号処理部18における演算処理の例について説明する。
【0181】
{ノイズ除去処理}
最初に、カラム処理部13によるノイズ除去処理について説明する。
【0182】
(ノイズ除去処理の処理例1)
まず、ノイズ除去処理の処理例1について説明する。
【0183】
まず、カラム処理部13は、低感度データ信号SLと低感度リセット信号NLとの差分をとることにより、低感度差分信号SNLを生成する。従って、低感度差分信号SNL=低感度データ信号SL−低感度リセット信号NLとなる。
【0184】
次に、カラム処理部13は、高感度データ信号SHと高感度リセット信号NHとの差分をとることにより、高感度差分信号SNHを生成する。従って、高感度差分信号SNH=高感度データ信号SH−高感度リセット信号NHとなる。
【0185】
このように、処理例1では、低感度の信号SL、NLに対しては、画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズは除去されるもののリセットノイズは除去されないDDS処理が行われる。高感度の信号SH、NHについては、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるCDS処理が行われる。
【0186】
また、処理例1では、フレームメモリを用いる必要がない演算処理であることから、回路構成の簡略化、及び、低コスト化が図れる利点がある。
【0187】
(ノイズ除去処理の処理例2)
次に、ノイズ除去処理の処理例2について説明する。
【0188】
処理例2では、前のフレームの情報を用いるために、記憶手段、例えば、フレームメモリが必要になる。従って、処理例2の演算処理は、例えば、信号処理部18において、データ格納部19を記憶手段として用いたり、外部のDSP回路において、フレームメモリを用いたりして行うことになる。
【0189】
具体的には、まず、カラム処理部13は、低感度データ信号SLと、前フレームにおける低感度リセット信号NLAとの差分をとることにより、低感度差分信号SNLを生成する。従って、低感度差分信号SNL=低感度データ信号SL−低感度リセット信号NLAとなる。
【0190】
次に、カラム処理部13は、高感度データ信号SHと高感度リセット信号NHとの差分をとることにより、高感度差分信号SNHを生成する。従って、高感度差分信号SNH=高感度データ信号SH−高感度リセット信号NHとなる。
【0191】
このように、処理例2では、低感度の信号SL、NLについても、リセットノイズや画素内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるCDS処理が行われる。これにより、フレームメモリ等の記憶手段が必要になるものの、処理例1に比べてリセットノイズを大幅に抑制できる利点がある。
【0192】
{画素信号の演算処理}
次に、上述した第1乃至第3の実施の形態における信号処理部18の画素信号の演算処理について説明する。
【0193】
(画素信号の演算処理の処理例1)
まず、画素信号の演算処理の処理例1について説明する。
【0194】
まず、信号処理部18は、低感度差分信号SNLが所定の範囲内となったときに、低感度差分信号SNLと高感度差分信号SNHの比を画素毎、複数画素毎、色毎、共有画素単位内の特定画素毎、もしくは全画素一律にゲインとして算出してゲインテーブルを生成する。そして、信号処理部18は、低感度差分信号SNLと当該ゲインテーブルの積を低感度差分信号SNLの補正値として算出する。
【0195】
ここで、ゲインをG、低感度差分信号SNLの補正値(以下、補正低感度差分信号と称する)をSNL’とすると、ゲインG及び補正低感度差分信号SNL’は、次式(1)、(2)に基づいて求めることができる。
【0196】
G=SNH/SNL=(Cfd+Cfc)/Cfd ・・・(1)
SNL’=G×SNL ・・・(2)
【0197】
ここで、CfdはFD部108の容量値、Cfcは電荷蓄積部106の容量値である。従って、ゲインGは、容量比と等価である。
【0198】
図20は、入射光量に対する低感度差分信号SNL、高感度差分信号SNH、及び、補正低感度差分信号SNL’の関係を示している。
【0199】
次に、信号処理部18は、図21のAに示すように、予め設定された所定の閾値Vtを用いる。閾値Vtは、光応答特性において、高感度差分信号SNHが飽和前かつ光応答特性がリニアな領域において予め設定される。
【0200】
そして、信号処理部18は、高感度差分信号SNHが所定の閾値Vtを超えない場合、当該高感度差分信号SNHを処理対象画素の画素信号SNとして出力する。すなわち、SNH<Vtの場合、画素信号SN=高感度差分信号SNHとなる。
【0201】
一方、信号処理部18は、高感度差分信号SNHが所定の閾値Vtを超える場合、低感度差分信号SNLの補正低感度差分信号SNL’を処理対象画素の画素信号SNとして出力する。すなわち、Vt≦SNHの場合、画素信号SN=補正低感度差分信号SNL’となる。
【0202】
(画素信号の演算処理の処理例2)
次に、画素信号の演算処理の処理例2について説明する。
【0203】
具体的には、信号処理部18は、図21のBに示すように、高感度差分信号SNHが所定の範囲内において、補正低感度差分信号SNL’、及び、高感度差分信号SNHを予め設定された比率において合成し、画素信号SNとして出力する。
【0204】
例えば、信号処理部18は、所定の閾値Vtを基準としてその前後の範囲において、下記のように、段階的に、補正低感度差分信号SNL’、及び、高感度差分信号SNHの合成比率を変化させる。所定の閾値Vtは、先述したように、光応答特性において、高感度差分信号SNHが飽和前かつ光応答特性がリニアな領域において予め設定される値である。
【0205】
SNH<Vt×0.90の場合に、SN=SNH
Vt×0.90≦SNH<Vt×0.94の場合に、
SN=0.9×SNH+0.1×SNL’
Vt×0.94≦SNH<Vt×0.98の場合に、
SN=0.7×SNH+0.3×SNL’
Vt×0.98≦SNH<Vt×1.02の場合に、
SN=0.5×SNH+0.5×SNL’
Vt×1.02≦SNH<Vt×1.06の場合に、
SN=0.3×SNH+0.7×SNL’
Vt×1.06≦SNH<Vt×1.10の場合に、
SN=0.1×SNH+0.9×SNL’
Vt×1.10≦SNHの場合に、SN=SNL’
【0206】
なお、第4及び第5の実施の形態では、上述したように高感度データ信号SH及び高感度リセット信号NHの読み出し時の容量が可変であるため、その容量の値により、上述した式(1)のゲインGの値が変化する。
【0207】
以上のような演算処理を行うことにより、低照度時の信号から高照度時の信号へより滑らかに切り替えることが出来る。
【0208】
また、CMOSイメージセンサ10、10A及び10Bでは、低感度の第2光電変換部103に対して電荷蓄積部106を設けることにより、低感度データ信号SLが飽和するレベルを引き上げることができる。これにより、ダイナミックレンジの最小値を保持したまま、ダイナミックレンジの最大値を大きくすることができ、ダイナミックレンジを拡大することができる。
【0209】
例えば、車載向けのイメージセンサにおいて、LED光源のように点滅する被写体を、点滅するタイミングによって撮像できないLEDフリッカという現象が発生する場合がある。このLEDフリッカは、例えば、従来のイメージセンサのダイナミックレンジが低く、被写体毎に露光時間を調整する必要があるために生じる。
【0210】
すなわち、従来のイメージセンサは、様々な照度の被写体に対応するため、低照度の被写体に対しては露光時間を長く、高照度の被写体に対しては露光時間を短くしている。これにより、低いダイナミックレンジでも様々な照度の被写体に対応することが可能になる。一方、露光時間に関わらず読み出し速度は一定であるため、読み出し時間よりも短い単位で露光時間を設定する場合、露光時間以外に光電変換部に入射した光は、光電変換されて電荷になるものの、読み出されることなく破棄される。
【0211】
一方、CMOSイメージセンサ10、10A及び10Bでは、上述したようにダイナミックレンジを拡大することができ、露光時間を長く設定することができるため、LEDフリッカの発生を抑制することができる。
【0212】
また、CMOSイメージセンサ10、10A及び10Bでは、上述したように時分割方式や空間分割方式で分割数を増やした場合に発生するアーチファクトの発生や解像度の低下を防止することができる。
【0213】
<8.変形例>
以上の説明では、1画素内に感度が異なる2つの光電変換部を設ける例を示したが、1画素内に3つ以上の光電変換部を設けることも可能である。この場合、感度が最も高い光電変換部に電荷蓄積部を設けずに、少なくとも感度が最も低い光電変換部に電荷蓄積部を設けるようにすればよい。また、この条件を満たしていれば、感度が同じ光電変換部を2つ以上設けることも可能である。
【0214】
また、上記実施形態では、単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明したが、本技術はCMOSイメージセンサへの適用に限られるものではない。すなわち、本技術は、単位画素が行列状に2次元配置されてなるX−Yアドレス方式の固体撮像装置全般に対して適用可能である。
【0215】
さらに、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置全般に対して適用可能である。
【0216】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【0217】
<9.固体撮像装置の使用例>
図22は、上述の固体撮像装置の使用例を示す図である。
【0218】
上述した固体撮像装置は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【0219】
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供され装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【0220】
{撮像装置}
図23は、本技術を適用した電子機器の一例である撮像装置(カメラ装置)301の構成例を示すブロック図である。
【0221】
図23に示すように、撮像装置301は、レンズ群311などを含む光学系、撮像素子312、カメラ信号処理部であるDSP回路313、フレームメモリ314、表示装置315、記録装置316、操作系307、及び、電源系318等を有している。そして、DSP回路313、フレームメモリ314、表示装置315、記録装置316、操作系307、及び、電源系318がバスライン319を介して相互に接続された構成となっている。
【0222】
レンズ群311は、被写体からの入射光(像光)を取り込んで撮像素子312の撮像面上に結像する。撮像素子312は、レンズ群311によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
【0223】
表示装置315は、液晶表示装置や有機EL(electro luminescence)表示装置等のパネル型表示装置から成り、撮像素子312で撮像された動画または静止画を表示する。記録装置316は、撮像素子312で撮像された動画または静止画を、メモリカードやビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【0224】
操作系307は、ユーザによる操作の下に、本撮像装置301が持つ様々な機能について操作指令を発する。電源系318は、DSP回路313、フレームメモリ314、表示装置315、記録装置316、及び、操作系307の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【0225】
このような撮像装置301は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置301において、撮像素子312として、上述した各実施形態に係る固体撮像装置を用いることができる。これにより、撮像装置301の画質を向上させることができる。
【0226】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【0227】
例えば、上述した各実施の形態は、可能な範囲で組み合わせることができる。例えば、上述した第3乃至第5の実施の形態を第2の実施の形態と組み合わせることが可能である。
【0228】
また、例えば、本技術は以下のような構成も取ることができる。
【0229】
(1)
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置。
(2)
前記単位画素は、
前記第2の光電変換部から前記電荷蓄積部に電荷を転送する第3の転送ゲート部と、
前記第3の転送ゲート部のゲート電極の下部に形成され、前記第2の光電変換部から溢れた電荷を前記電荷蓄積部に転送するオーバーフローパスと
をさらに含む前記(1)に記載の固体撮像装置。
(3)
前記第2の光電変換部と前記電荷蓄積部とが転送ゲート部を介さずに接続されている
前記(1)に記載の固体撮像装置。
(4)
前記単位画素は、
前記第2の転送ゲート部と前記電荷電圧変換部との間に接続されている第4の転送ゲート部を
さらに含む前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5)
前記駆動部は、前記第1の光電変換部が生成した電荷に基づく信号の読み出し時に、前記第4の転送ゲート部の導通又は非導通を制御する
前記(4)に記載の固体撮像装置。
(6)
前記駆動部は、前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にし、前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にする
前記(1)乃至(5)のいずれかに記載の固体撮像装置。
(7)
前記駆動部は、前記第1のデータ信号を読み出す場合、前記電荷電圧変換部をリセットした状態において第1のリセット信号を読み出した後、前記第1のデータ信号を読み出し、前記第2のデータ信号を読み出す場合、前記第2のデータ信号を読み出した後、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合した領域をリセットした状態において第2のリセット信号を読み出すように制御する
前記(6)に記載の固体撮像装置。
(8)
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値が所定の閾値以下の場合、前記第1の差分信号を前記単位画素の画素信号に用い、前記第1の差分信号の値が前記閾値を超える場合、前記第2の差分信号を前記単位画素の画素信号に用いる信号処理部を
さらに備える前記(7)に記載の固体撮像装置。
(9)
前記第1のデータ信号と前記第1のリセット信号との差分である第1の差分信号、及び、前記第2のデータ信号と前記第2のリセット信号との差分である第2の差分信号を生成し、前記第1の差分信号の値に基づいて設定した合成比率で前記第1の差分信号と前記第2の差分信号を合成することにより、前記単位画素の画素信号を生成する信号処理部を
さらに備える前記(7)に記載の固体撮像装置。
(10)
前記電荷蓄積部の対向電極を可変電圧電源に接続し、
前記駆動部は、前記電荷蓄積部に電荷を蓄積する期間において、前記電荷蓄積部に蓄積された電荷に基づく信号を読み出す期間より、前記電荷蓄積部の対向電極に印加される電圧を低くする
前記(1)乃至(9)のいずれかに記載の固体撮像装置。
(11)
複数の単位画素が配置されている画素アレイ部を
備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置が、
前記第2の光電変換部が生成した電荷を前記電荷蓄積部に蓄積し、
前記第1の光電変換部が生成した電荷に基づく第1のデータ信号を読み出す場合、前記第2の転送ゲート部を非導通状態にし、前記第1の光電変換部に蓄積された電荷を前記電荷電圧変換部に転送し、
前記第2の光電変換部が生成した電荷に基づく第2のデータ信号を読み出す場合、前記第2の転送ゲート部を導通状態にし、前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する
固体撮像装置の駆動方法。
(12)
複数の単位画素が配置されている画素アレイ部と、
前記単位画素の動作を制御する駆動部と
を備え、
前記単位画素は、
第1の光電変換部と、
前記第1の光電変換部より感度が低い第2の光電変換部と、
前記第2の光電変換部が生成した電荷を蓄積する電荷蓄積部と、
電荷電圧変換部と、
前記第1の光電変換部から前記電荷電圧変換部に電荷を転送する第1の転送ゲート部と、
前記電荷電圧変換部と前記電荷蓄積部のポテンシャルを結合する第2の転送ゲート部と
を含む固体撮像装置を
備える電子機器。
【符号の説明】
【0230】
10,10A,10B CMOSイメージセンサ, 11 画素アレイ部, 12 垂直駆動部, 13 カラム処理部, 14 水平駆動部, 15 システム制御部, 16 画素駆動線, 17 垂直信号線, 18 信号処理部, 19 データ格納部, 100A乃至100F 単位画素, 101 第1光電変換部, 102 第1の転送ゲート部, 103 第2光電変換部, 104 第2転送ゲート部, 105 第3転送ゲート部, 106 電荷蓄積部, 107 リセットゲート部, 108 FD部, 109 増幅トランジスタ, 110 選択トランジスタ, 151 第4転送ゲート部, 152 ノード, 301 撮像装置, 312 撮像素子
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
【国際調査報告】