特表-17149983IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニー株式会社の特許一覧
再表2017-149983半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2017年9月8日
【発行日】2018年12月27日
(54)【発明の名称】半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
(51)【国際特許分類】
   H01L 25/065 20060101AFI20181130BHJP
   H01L 25/07 20060101ALI20181130BHJP
   H01L 25/18 20060101ALI20181130BHJP
   H01L 23/12 20060101ALI20181130BHJP
   H05K 3/46 20060101ALI20181130BHJP
【FI】
   H01L25/08 Z
   H01L23/12 L
   H01L23/12 501P
   H01L23/12 Q
   H05K3/46 Q
   H05K3/46 N
【審査請求】未請求
【予備審査請求】未請求
【全頁数】35
【出願番号】特願2018-502574(P2018-502574)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2017年1月20日
(31)【優先権主張番号】特願2016-39329(P2016-39329)
(32)【優先日】2016年3月1日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニー株式会社
(74)【代理人】
【識別番号】100095957
【弁理士】
【氏名又は名称】亀谷 美明
(74)【代理人】
【識別番号】100096389
【弁理士】
【氏名又は名称】金本 哲男
(74)【代理人】
【識別番号】100101557
【弁理士】
【氏名又は名称】萩原 康司
(74)【代理人】
【識別番号】100128587
【弁理士】
【氏名又は名称】松本 一騎
(72)【発明者】
【氏名】安川 浩永
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA43
5E316CC04
5E316CC08
5E316CC09
5E316CC10
5E316CC13
5E316CC32
5E316DD02
5E316DD12
5E316DD17
5E316DD25
5E316FF07
5E316FF15
5E316GG15
5E316GG17
5E316GG22
5E316GG28
5E316JJ12
5E316JJ23
5E316JJ28
(57)【要約】
【課題】より小型化した半導体装置を提供する。
【解決手段】一方の面に外部接続端子が設けられた多層配線基板と、前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、を備え、前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第2の能動部品とを含む、半導体装置。
【選択図】図1
【特許請求の範囲】
【請求項1】
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備え、
前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第2の能動部品とを含む、半導体装置。
【請求項2】
前記第2の能動部品は、前記第1の能動部品の積層方向における射影領域に設けられる、請求項1に記載の半導体装置。
【請求項3】
前記第1の能動部品と、前記外部接続端子とを接続する接続ビアは、前記第2の能動部品と離隔して、前記第1の能動部品の積層方向における射影領域に設けられる、請求項1に記載の半導体装置。
【請求項4】
前記複数の能動部品は、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第3の能動部品をさらに含み、
前記第3の能動部品は、積層方向における前記第1の能動部品の射影領域に、前記第1の能動部品と並列して設けられる、請求項1に記載の半導体装置。
【請求項5】
前記複数の能動部品の少なくともいずれか1つ以上は、演算処理素子である、請求項1に記載の半導体装置。
【請求項6】
前記接続ビアは、前記多層配線基板の基板面に対して垂直に設けられる、請求項1に記載の半導体装置。
【請求項7】
前記第1の能動部品と、前記第2の能動部品との間には、金属配線が設けられ、
前記金属配線は、前記第1の能動部品と、前記第2の能動部品とを電磁的にシールドする、請求項1に記載の半導体装置。
【請求項8】
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備える半導体装置を含み、
前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子モジュール。
【請求項9】
前記他方の面上には、さらにバンプ端子が設けられ、
前記バンプ端子上には、電子部品が設けられる、請求項8に記載の電子モジュール。
【請求項10】
前記電子部品を封止する封止材層をさらに備える、請求項9に記載の電子モジュール。
【請求項11】
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備える半導体装置を含み、
前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子機器。
【請求項12】
支持基板上に複数の能動部品を絶縁性樹脂で埋め込みながら積層し、多層配線基板を形成する工程と、
前記複数の能動部品のそれぞれと接続する接続ビアを形成する工程と、
前記多層配線基板の表面に、前記接続ビアと接続する電極パッドを形成する工程と、
前記電極パッド上に外部接続端子を形成する工程と、
を含み、
前記複数の能動部品は、前記支持基板側に積層された第1の能動部品と、前記外部接続端子が形成された面側に積層され、前記第1の能動部品よりも平面面積が大きい第2の能動部品とを含む、半導体装置の製造方法。
【請求項13】
前記電極パッドを形成した後、前記多層配線基板から前記支持基板を剥離する工程をさらに含む、請求項12に記載の半導体装置の製造方法。
【請求項14】
前記接続ビアが設けられるビアホールは、レーザ加工またはフォトエッチングによって形成される、請求項12に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置、電子モジュール、電子機器、および半導体装置の製造方法に関する。
【背景技術】
【0002】
近年、携帯電話、PDA(Personal Digital Assistant)、およびノート型パーソナルコンピュータ等の電子機器の小型化および高性能化が進んでいる。そのため、これらの電子機器に組み込まれる半導体装置は、より高密度実装に対応することが必要になっている。
【0003】
高密度実装に対応するためには、端子および配線パターンを微細化し、半導体装置を小型化することが求められる。例えば、近年では、複数の機能回路を集積させ、1チップ上にシステム回路を形成することで、半導体装置の小型化を図ったSoC(System on a Chip)技術が提案されている。
【0004】
また、以下の特許文献1では、複数の電子部品を基板上に搭載し、ワイヤボンディングで電気的に接続した後、モールド樹脂で封止することで、半導体装置の小型化を図ったSiP(System in Package)技術が提案されている。さらに、以下の特許文献2では、有機基板に電子部品を内蔵させ、接続ビアにて電子部品から有機基板の表面への電気接続を形成した部品内蔵基板が提案されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2009−164653号公報
【特許文献2】特開2004−072032号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記の技術では、半導体装置をさらに小型化することが困難であった。具体的には、特許文献1に開示された技術では、搭載した複数の電子部品同士をワイヤボンディングで接続しているため、ワイヤボンディングを設ける領域が必要であった。また、特許文献2に開示された技術では、電子部品を積層して設けることが困難であるため、複数の電子部品を用いる場合、電子部品の配置面積が大きくなっていた。
【0007】
そこで、本開示では、より小型化された半導体装置、および該半導体装置を含む電子モジュール、該半導体装置を含む電子機器、該半導体装置の製造方法を提案する。
【課題を解決するための手段】
【0008】
本開示によれば、一方の面に外部接続端子が設けられた多層配線基板と、前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、を備え、前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第2の能動部品とを含む、半導体装置が提供される。
【0009】
また、本開示によれば、一方の面に外部接続端子が設けられた多層配線基板と、前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、を備える半導体装置を含み、前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子モジュールが提供される。
【0010】
また、本開示によれば、一方の面に外部接続端子が設けられた多層配線基板と、前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、を備える半導体装置を含み、前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子機器が提供される。
【0011】
また、本開示によれば、支持基板上に複数の能動部品を絶縁性樹脂で埋め込みながら積層し、多層配線基板を形成する工程と、前記複数の能動部品のそれぞれと接続する接続ビアを形成する工程と、前記多層配線基板の表面に、前記接続ビアと接続する電極パッドを形成する工程と、前記電極パッド上に外部接続端子を形成する工程と、を含み、前記複数の能動部品は、前記支持基板側に積層された第1の能動部品と、前記外部接続端子が形成された面側に積層され、前記第1の能動部品よりも平面面積が大きい第2の能動部品とを含む、半導体装置の製造方法が提供される。
【0012】
本開示によれば、複数の能動部品を半導体装置の内部に効率的に配置することができるため、半導体装置の内部空間の利用効率を向上させることができる。
【発明の効果】
【0013】
以上説明したように本開示によれば、より小型化した半導体装置を提供することが可能である。
【0014】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【0015】
図1】本開示の第1の実施形態に係る半導体装置の断面構造を模式的に示す断面図である。
図2】比較例に係る半導体装置の断面構造を模式的に示す断面図である。
図3】本開示の第1の実施形態に係る半導体装置を厚み方向から平面視した際の上面投影図である。
図4】比較例に係る半導体装置を厚み方向から平面視した際の上面投影図である。
図5A】同実施形態の第1の発展例に係る半導体装置の断面構造を模式的に示す断面図である。
図5B】同実施形態の第2の発展例に係る半導体装置の断面構造を模式的に示す断面図である。
図6】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図7】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図8】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図9】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図10】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図11】第1の能動部品に再配線層を形成する各工程を説明する模式的な断面図である。
図12】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図13】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図14】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図15】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図16】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図17】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図18】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図19】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図20】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図21】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図22】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図23】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図24】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図25】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図26】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図27】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図28】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図29】第1の発展例に係る半導体装置の製造方法の各工程を説明する模式的な断面図である。
図30】本開示の第2の実施形態に係る電子モジュールの断面構造を模式的に示す断面図である。
図31】同実施形態の変形例に係る電子モジュールの断面構造を模式的に示す断面図である。
図32】本開示の第3の実施形態に係る電子機器の外観例を示した斜視図である。
図33】同実施形態に係る電子機器の構成を示すブロック図である。
【発明を実施するための形態】
【0016】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【0017】
なお、説明は以下の順序で行うものとする。
1.第1の実施形態
1.1.半導体装置の構成例
1.2.半導体装置による効果
1.3.発展例
1.4.半導体装置の製造方法
2.第2の実施形態
2.1.電子モジュールの構成例
2.2.変形例
3.第3の実施形態
3.1.電子機器の概略
3.2.電子機器の構成例
4.まとめ
【0018】
<1.第1の実施形態>
(1.1.半導体装置の構成例)
まず、図1を参照して、本開示の第1の実施形態に係る半導体装置の構成例について説明する。図1は、本実施形態に係る半導体装置の断面構造を模式的に示す断面図である。
【0019】
図1に示すように、半導体装置1は、一方の面に設けられた外部接続端子48と、積層された状態で半導体装置1に内蔵された第1の能動部品12および第2の能動部品22とを備える。また、半導体装置1は、層間絶縁膜32、33、34、35、36を積層した多層配線基板にて構成され、半導体装置1の表面には、保護層31、37が設けられる。
【0020】
すなわち、半導体装置1は、外部接続端子48が設けられた一方の面側から、保護層37、層間絶縁膜36、層間絶縁膜35、層間絶縁膜34、層間絶縁膜33、層間絶縁膜32、および保護層31の順で積層された多層配線基板にて構成される。
【0021】
層間絶縁膜32、33、34、35、36は、半導体装置1を構成する多層配線基板の主要部材であり、各層間絶縁膜に埋め込まれた第1の能動部品12、第2の能動部品22、および金属配線を互いに電気的に絶縁する。層間絶縁膜32、33、34、35、36は、絶縁性の有機樹脂で形成され、例えば、エポキシ樹脂、ポリイミド樹脂、変性ポリフェニレンエーテル(PolyPhenyleneEther:PPE)樹脂、フェノール樹脂、ポリテトラフルオロエチレン(PolyTetraFluoroEthlene:PTFE)樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ポリフェニレンサルファイド(PolyPhenyleneSulfide:PPS)樹脂、およびポリフェニレンオキシド(PolyPhenyleneOxide:PPO)樹脂などで形成されてもよい。また、これらの有機樹脂は、1種単独で用いられてもよく、複数種を混合または反応させて用いられてもよい。また、層間絶縁膜32、33、34、35、36は、強度または絶縁性を向上させるために、無機フィラーまたはガラス繊維などの補強材を含有してもよい。
【0022】
保護層31、37は、半導体装置1を外部環境から保護するために、半導体装置1の両表面のうち、電気的接続のための接点以外の領域に設けられる。具体的には、保護層31、37は、半導体装置1の両表面のうち、外部接続端子48が設けられる領域以外の領域に設けられる。保護層31、37は、例えば、ソルダーレジストで形成されてもよい。
【0023】
外部接続端子48は、半導体装置1に内蔵された第1の能動部品12、および第2の能動部品22と電気的に接続し、第1の能動部品12および第2の能動部品22への外部からの入出力端子として機能する。外部接続端子48は、BGA(Ball Grid Array)を構成するはんだボール、POP(Package On Package)などの三次元実装用のCuコアはんだボール、柱状の銅の上にはんだをキャップしたCuピラーバンプ、またはLGA(Land Grid Array)を構成する電極端子などであってもよい。
【0024】
第1の能動部品12は、端子13、再配線層14、コンタクトビア15、配線層16、接続ビア17、配線層26、コンタクトビア45、および電極パッド47を介して外部接続端子48と電気的に接続している。また、第1の能動部品12は、回路または端子が設けられた面を外部接続端子48が設けられた面側に向けて(図1では下向き)、接着層11にて層間絶縁膜32と接着している。
【0025】
第1の能動部品12は、半導体装置1に内蔵された能動部品であり、半導体装置1の外部接続端子48が設けられた一方の面と対向する他方の面側の層間絶縁膜33に設けられる。第1の能動部品12は、供給された電力の増幅または整流などの能動動作を行う部品であり、具体的には、MPU(Micro Processing Unit)などの演算処理素子、PMIC(Power Management Integrated Circuit)および認証チップなどの集積回路素子、ならびにSDRAM(Synchronous Dynamic Random Access Memory)およびフラッシュメモリなどの記憶素子などであってもよい。
【0026】
端子13は、第1の能動部品12への入出力を行う電極等であり、例えば、アルミニウム(Al)などの金属で形成される。また、端子13は、再配線層14と接続される。再配線層14は、配線層16との適切な電気的接続のために、端子13から引き回された金属配線である。再配線層14は、例えば、銅(Cu)などの金属にて形成されてもよい。また、再配線層14には、コンタクトビア15との接続部であるランドが形成される。これにより、コンタクトビア15は、微細な端子13よりも比較的サイズが大きい再配線層14のランドと電気的接続を形成することができるため、コンタクトビア15の形成をより容易にすることができる。
【0027】
接着層11は、第1の能動部品12と層間絶縁膜32とを接着することで、第1の能動部品12を固定する。具体的には、接着層11は、紫外線硬化性樹脂または熱硬化性樹脂を含む接着剤層であってもよく、例えば、ダイアタッチフィルムであってもよい。
【0028】
コンタクトビア15は、層間絶縁膜33を貫通して設けられ、再配線層14と、配線層16とを電気的に接続する。コンタクトビア15は、例えば、Cuなどの金属で形成されてもよい。
【0029】
配線層16は、層間絶縁膜34に設けられ、コンタクトビア15と、接続ビア17とを電気的に接続する。配線層16は、例えば、Cuなどの金属で形成されてもよい。
【0030】
また、配線層16は、第1の能動部品12と、第2の能動部品22との間に延伸されていてもよい。具体的には、配線層16は、半導体装置1を厚み方向から平面視した際に、第1の能動部品12、および第2の能動部品22が重畳して設けられた領域に延伸されていてもよい。これによれば、配線層16は、第1の能動部品12と、第2の能動部品22との間で電磁場が流れることを防止する電磁シールドとして機能することができる。そのため、このような配線層16によれば、第1の能動部品12、および第2の能動部品22のいずれか一方が発する不要輻射が、他方の能動部品にノイズとして入り込むことを防止することができる。特に、第1の能動部品12、および第2の能動部品22のいずれかがノイズを発しやすいPMICなどである場合、配線層16を電磁シールドとして機能させることが好ましい。
【0031】
接続ビア17は、層間絶縁膜34、35を貫通して設けられ、配線層16と、配線層26とを電気的に接続する。接続ビア17は、例えば、Cuなどの金属で形成されてもよい。なお、接続ビア17は、後述するように、配線層26と同時に形成されるため、ビア内部が埋め込まれない、いわゆるコンフォーマルビアとして形成される。
【0032】
接続ビア17は、第2の能動部品22との絶縁を確保するために第2の能動部品22と離隔して、第1の能動部品12の積層方向における射影領域に設けられる。接続ビア17と、第2の能動部品22との間隔は、例えば、100μmであってもよい。これにより、接続ビア17を半導体装置1の内部に効率的な配置にて形成することができるため、半導体装置1を小型化することができる。また、接続ビア17は、半導体装置1を構成する多層配線基板の基板面に対して垂直に設けられてもよい。このような場合、接続ビア17は、第1の能動部品12から外部接続端子48までの配線長を短くすることができるため、伝送線路における寄生容量および抵抗ばらつきによる損失を低減することができる。
【0033】
配線層26は、層間絶縁膜36に設けられ、接続ビア17と、コンタクトビア45とを電気的に接続する。配線層26は、例えば、Cuなどの金属で形成されてもよい。また、コンタクトビア45は、層間絶縁膜36を貫通して設けられ、配線層26と、電極パッド47とを電気的に接続する。コンタクトビア45は、例えば、Cuなどの金属で形成されてもよい。
【0034】
電極パッド47は、保護層37の開口に設けられ、コンタクトビア45と、外部接続端子48とを電気的に接続する。電極パッド47は、例えば、銅(Cu)などの金属で形成される。また、電極パッド47の表面は、ニッケル(Ni)および金(Au)などの金属が成膜されていてもよい。電極パッド47は、単層で形成されてもよく、複数層の積層構造で形成されてもよい。
【0035】
第2の能動部品22は、端子23、再配線層24、コンタクトビア25、配線層26、図示しないコンタクトビア、および電極パッド47を介して外部接続端子48と電気的に接続している。また、第2の能動部品22は、回路または端子が設けられた面を外部接続端子48が設けられた面側に向けて(図1では下向き)、接着層21にて層間絶縁膜34と接着している。
【0036】
第2の能動部品22は、半導体装置1に内蔵された能動部品であり、半導体装置2の外部接続端子48が設けられた面側の層間絶縁膜35に設けられる。第2の能動部品22は、第1の能動部品12と同様に、供給された電力の増幅または整流などの能動動作を行う部品であり、具体的には、MPUなどの演算処理素子、PMICおよび認証チップなどの集積回路素子、ならびにSDRAMおよびフラッシュメモリなどの記憶素子などであってもよい。
【0037】
なお、第1の能動部品12、および第2の能動部品22のうち少なくともいずれかは、MPUなどの演算処理素子であることが好ましい。このような場合、半導体装置1は、所定の情報処理を実行する演算処理装置として機能することができる。
【0038】
ここで、第2の能動部品22は、第1の能動部品12よりも平面面積が小さい能動部品であり、第1の能動部品12の積層方向における射影領域に設けられる。これによれば、半導体装置1は、複数の能動部品を効率的な配置で内部に積層することができる。
【0039】
端子23は、第2の能動部品22への入出力を行う電極等であり、例えば、Alなどの金属で形成される。また、端子23は、再配線層24と接続される。再配線層24は、配線層26との適切な電気的接続のために、端子23から引き回された金属配線である。再配線層24は、Cuなどの金属にて形成されてもよい。また、再配線層24には、コンタクトビア25との接続部であるランドが形成される。これにより、コンタクトビア25は、微細な端子23よりも比較的サイズが大きい再配線層24のランドと電気的接続を形成することができるため、コンタクトビア25の形成をより容易にすることができる。
【0040】
接着層21は、第2の能動部品22と層間絶縁膜34とを接着することで、第2の能動部品22を固定する。具体的には、接着層21は、紫外線硬化性樹脂または熱硬化性樹脂を含む接着剤層であってもよく、例えば、ダイアタッチフィルムであってもよい。
【0041】
コンタクトビア25は、層間絶縁膜35を貫通して設けられ、再配線層24と、配線層26とを電気的に接続する。コンタクトビア25は、例えば、Cuなどの金属で形成されてもよい。配線層26は、層間絶縁膜36に設けられる。配線層26は、例えば、Cuなどの金属で形成されてもよい。なお、配線層26と、電極パッド47とは、図示しないコンタクトビアにて電気的に接続されている。
【0042】
本実施形態に係る半導体装置1では、より平面面積が小さい第2の能動部品22が第1の能動部品12よりも外部接続端子48側に設けられる。これにより、半導体装置1では、第1の能動部品12の積層方向における射影領域に、第1の能動部品12を外部接続端子48に電気的に接続する接続ビア17と、第2の能動部品22とを設けることができる。したがって、半導体装置1によれば、複数の能動部品を効率的な配置で積層することができるため、半導体装置1をより小型化および薄型化することができる。
【0043】
(1.2.半導体装置による効果)
続いて、図2図4を参照して、本実施形態に係る半導体装置1による小型化の効果を検証する。図2は、比較例に係る半導体装置の断面構造を模式的に示す断面図である。
【0044】
図2に示すように、比較例に係る半導体装置2では、第1の能動部品12と、第2の能動部品22との位置関係が、本実施形態に係る半導体装置1と反転している。具体的には、比較例に係る半導体装置2では、外部接続端子48が設けられた一方の面側の層間絶縁膜35に第1の能動部品12が設けられており、外部接続端子48が設けられた一方の面と対向する他方の面側の層間絶縁膜33に第2の能動部品22が設けられている。すなわち、比較例2に係る半導体装置2では、外部接続端子48が設けられた一方の面側に設けられた能動部品の方が、外部接続端子48が設けられた一方の面と対向する他方の面側に設けられた能動部品よりも平面面積が大きい。
【0045】
このような半導体装置2では、第1の能動部品12の積層方向における射影領域に、第2の能動部品22と外部接続端子48とを電気的に接続する接続ビア17を設けることができない。そのため、比較例に係る半導体装置2では、接続ビア17は、第1の能動部品12の外側に離隔して設けられる。
【0046】
ここで、第1の能動部品12の大きさを4mm四方とし、端子13の数を44個とし、第2の能動部品22の大きさを2mm四方とし、端子23の数を12個として、本実施形態に係る半導体装置1と、比較例に係る半導体装置2との平面視の大きさを比較した。その結果を図3および図4に示す。図3は、本実施形態に係る半導体装置1を厚み方向から平面視した際の上面投影図であり、図4は、比較例に係る半導体装置2を厚み方向から平面視した際の上面投影図である。
【0047】
図3に示すように、本実施形態に係る半導体装置1では、第2の能動部品22の外周から100μm離隔した位置に接続ビア17が設けられる。そのため、接続ビア17と接続するコンタクトビア45は、第1の能動部品12の外周よりも内側に設けられる。したがって、本実施形態に係る半導体装置1の平面視の大きさは、第1の能動部品12の外周からさらに0.2mmずつ余白をとって4.4mm四方となる。
【0048】
一方、図4に示すように、比較例に係る半導体装置2では、第1の能動部品12を迂回して、第1の能動部品12の外周から100μm離隔した位置に接続ビア17が設けられる。そのため、比較例に係る半導体装置2では、平面視の大きさは、第1の能動部品12から100μm外周に設けられた接続ビア17よりさらに0.2mmずつ余白をとった大きさが必要となる。したがって、接続ビア17の直径を200μmとすると、比較例に係る半導体装置2の平面視の大きさは、5.0mm四方となる。
【0049】
上記の検証結果をまとめると、以下の表1のようになる。
【0050】
【表1】
【0051】
表1に示すように、本実施形態に係る半導体装置1によれば、同じ大きさの第1の能動部品12、および第2の能動部品22が使用された比較例に係る半導体装置2に対して、半導体装置の平面視の大きさを小さくすることが可能である。
【0052】
(1.3.発展例)
次に、図5Aおよび図5Bを参照して、本実施形態に係る半導体装置の発展例について説明する。図5Aは、第1の発展例に係る半導体装置の断面構造を模式的に示す断面図である。図5Bは、第2の発展例に係る半導体装置の断面構造を模式的に示す断面図である。
【0053】
(第1の発展例)
まず、図5Aを参照して、本実施形態の第1の発展例に係る半導体装置1Aについて説明する。
【0054】
図5Aに示すように、第1の発展例に係る半導体装置1Aは、図1で示した半導体装置1に対して、外部接続端子48が設けられた一方の面と対向する他方の面側に、配線層56、コンタクトビア55、バンプ端子57、層間絶縁膜51、および保護層52が設けられる点が異なる。すなわち、第1の発展例に係る半導体装置1Aは、図1で示した半導体装置1に対して、外部接続端子48が設けられた一方の面と対向する他方の面に、外部の電子部品等との入出力を行うバンプ端子57が設けられる点が異なる。なお、その他の構成については、図1で示した半導体装置1と実質的に同様であるため、ここでの説明は省略する。
【0055】
層間絶縁膜51は、層間絶縁膜32、33、34、35、36と同様に、各層間絶縁膜に埋め込まれた配線層56、およびコンタクトビア55を互いに電気的に絶縁する。層間絶縁膜51は、絶縁性の有機樹脂で形成される。層間絶縁膜51は、例えば、層間絶縁膜32、33、34、35、36と同様の有機樹脂を使用して形成することができる。
【0056】
配線層56は、例えば、Cuなどの金属で形成されて、層間絶縁膜32に設けられる。なお、配線層56は、図示しないコンタクトビアにて第1の能動部品12、または配線層16などと、コンタクトビア55とを電気的に接続する。コンタクトビア55は、層間絶縁膜51を貫通して設けられ、配線層26と、電極パッド47とを電気的に接続する。コンタクトビア55は、例えば、Cuなどの金属で形成されてもよい。
【0057】
バンプ端子57は、層間絶縁膜51に設けられ、コンタクトビア55と、外部の電子部品とを電気的に接続する。バンプ端子57は、例えば、Cuなどの金属で形成される。また、バンプ端子57の表面は、ニッケル(Ni)および金(Au)などの金属が成膜されていてもよい。バンプ端子57は、単層で形成されてもよく、複数層の積層構造で形成されてもよい。
【0058】
保護層52は、半導体装置1Aを外部環境から保護するために、半導体装置1Aの電気的接続のための接点以外の領域に設けられる。具体的には、保護層52は、バンプ端子57が露出するような開口を設けて、半導体装置1Aの表面に設けられる。保護層52は、例えば、ソルダーレジストであってもよい。
【0059】
このような第1の発展例に係る半導体装置1Aによれば、半導体装置1Aの表面に設けられたバンプ端子57によって、外部の電子部品等と電気的な接続を形成することができる。したがって、第1の発展例に係る半導体装置1Aは、外部接続端子48が設けられた一方の面と対向する他方の面側からも、外部の電子部品等からの入出力を受け付けることができる。なお、第2の実施形態で後述するが、バンプ端子57と電気的に接続される外部の電子部品は、例えば、イメージセンサなどのセンサ類、抵抗器、トランスおよびコンデンサなどの受動部品、ならびにMEMS(Micro Electro Mechanical Systems)などであってもよい。
【0060】
(第2の発展例)
続いて、図5Bを参照して、本実施形態の第2の発展例に係る半導体装置1Bについて説明する。
【0061】
図5Bに示すように、第2の発展例に係る半導体装置1Bは、図1で示した半導体装置1に対して、さらに第3の能動部品22Bを内蔵する点が異なる。
【0062】
第3の能動部品22Bは、第2の能動部品22と同様に、端子23B、再配線層24B、コンタクトビア25B、配線層26B、図示しないコンタクトビア、および電極パッド47を介して外部接続端子48と電気的に接続している。また、第3の能動部品22Bは、回路または端子が設けられた面を外部接続端子48が設けられた面側に向けて(図5Bでは下向き)、接着層21Bにて層間絶縁膜34と接着している。
【0063】
なお、その他の構成については、図1で示した半導体装置1と実質的に同様であるため、ここでの説明は省略する。また、端子23Bについては端子23と実質的に同様であり、再配線層24Bについては再配線層24と実質的に同様であり、コンタクトビア25Bについてはコンタクトビア25と実質的に同様であり、配線層26Bについては配線層26と実質的に同様であるため、ここでの説明は省略する。
【0064】
第3の能動部品22Bは、半導体装置1Bに内蔵された能動部品であり、半導体装置1Bの外部接続端子48が設けられた面側の層間絶縁膜35に設けられる。第3の能動部品22Bは、第2の能動部品22と同様に、供給された電力の増幅または整流などの能動動作を行う部品であり、具体的には、MPUなどの演算処理素子、PMICおよび認証チップなどの集積回路素子、ならびにSDRAMおよびフラッシュメモリなどの記憶素子などであってもよい。
【0065】
ここで、第3の能動部品22Bは、第2の能動部品22と同様に、第1の能動部品12よりも平面面積が小さい能動部品であり、第1の能動部品12の積層方向における射影領域に設けられる。これによれば、半導体装置1Bは、第1の能動部品12の積層方向における射影領域に、第2の能動部品22、および第3の能動部品22Bの双方を設けることができる。そのため、半導体装置1Bによれば、多くの能動部品を効率的な配置で内部に積層することができるため、半導体装置1Bをより小型化および薄型化することができる。
【0066】
なお、図5Bでは、第2の能動部品22が設けられた層間絶縁膜35に、同様に第3の能動部品22Bを設けたが、第2の発展例は、上記例示に限定されない。半導体装置がより多層化されている場合、第3の能動部品22Bは、第2の能動部品22よりも外部接続端子48が設けられた面側に設けられてもよい。ただし、半導体装置のさらなる多層化は、半導体装置の製造コストを増加させるため、第3の能動部品22Bは、第2の能動部品22が設けられた層間絶縁膜35に、第2の能動部品22と並列して設けられることが好ましい。
【0067】
(1.4.半導体装置の製造方法)
次に、図6図29を参照して、本実施形態に係る半導体装置の製造方法の一例について説明する。なお、製造方法の説明では、各層が積層される方向を「上」と表現する。
【0068】
以下では、本実施形態の第1の発展例に係る半導体装置1Aの製造方法について説明する。本実施形態に係る半導体装置1、および第2の発展例に係る半導体装置1Bの製造方法は、第1の発展例に係る半導体装置1Aの製造方法を参照すれば、容易に理解可能であるため、ここでの説明は省略する。
【0069】
まず、図6図11を参照して、第1の能動部品12への再配線層14の形成方法について説明する。図6図11は、第1の能動部品12に再配線層14を形成する各工程を説明する模式的な断面図である。
【0070】
まず、図6に示すように、Alからなる端子13が形成された第1の能動部品12の表面に、CVD(Chemical Vapor Deposion)等を用いてSiN等からなる無機絶縁層71を成膜し、リソグラフィ等を用いて開口を形成する。
【0071】
続いて、図7に示すように、無機絶縁層71および端子13の上に、スピンコート法等を用いて、ポリイミドまたはポリベンゾオキサゾールからなる有機絶縁層72を成膜し、リソグラフィ等によって端子13が露出するように開口を形成する。
【0072】
次に、図8に示すように、有機絶縁層72の上に、スパッタ法を用いて10nm〜100nm程度のTiW、および100nm〜1000nm程度のCuを成膜し、シード層73を形成する。なお、シード層73は、TiWに替えてCr、Ni、Ti、およびPtなどの高融点金属を用いて形成することも可能であり、TiCuなどのこれらの高融点金属の合金を用いて形成することも可能である。また、シード層73は、Cuに替えてNi、Ag、およびAuなどの金属、またはこれらの合金を用いて形成することも可能である。
【0073】
その後、図9に示すように、シード層73の上に、スピンコート法等を用いてフォトレジスト74を成膜し、フォトリソグラフィ等を用いて再配線層14を形成する領域のフォトレジスト74を除去する。なお、このようなレジストのパターニングは、具体的には、表面洗浄、レジスト塗布、乾燥、露光、および現像の各工程を経て行われる。
【0074】
続いて、図10に示すように、シード層73の上に、電解銅めっき法または電解ニッケルめっき法等を用いて再配線層14を形成する。再配線層14において、コンタクトビア接続用のランドは、直径50μm〜100μm程度にて形成されることが好ましく、配線は、厚さ3μm〜10μm程度、最小幅10μm程度にて形成されることが好ましい。
【0075】
次に、図11に示すように、フォトレジスト74を除去し、再配線層14をレジスト等でマスクした後、Arイオンミリング等のドライエッチングを行うことで、不要なシード層73を除去し、再配線層14の各々を電気的に分離する。なお、シード層73の除去は、王水、硝酸第2セリウムアンモニウム、または水酸化カリウムなどの溶液を用いたウェットエッチングでも実行することが可能である。ただし、ウェットエッチングでは、再配線層14へのサイドエッチングおよび厚み減少が生じる可能性があるため、これらを考慮すると、シード層73の除去は、ドライエッチングで実行することが好ましい。
【0076】
以上の工程により、第1の能動部品12に再配線層14を形成することができる。第2の能動部品22についても同様の工程によって再配線層24を形成することができる。
【0077】
続いて、図12図29を参照して、第1の発展例に係る半導体装置1Aの製造方法について説明する。図12図29は、第1の発展例に係る半導体装置1Aの製造方法の各工程を説明する模式的な断面図である。
【0078】
まず、図12に示すように、支持基板81、接着性樹脂層82、極薄銅箔84およびキャリア銅箔83からなるピーラブル銅箔を用意する。
【0079】
次に、図13に示すように、支持基板81の一方の面に、接着性樹脂層82を介して、極薄銅箔84およびキャリア銅箔83からなるピーラブル銅箔をロールラミネートまたは積層プレスにて熱圧着させる。
【0080】
なお、支持基板81には、無機材料、金属材料、または樹脂材料等からなる各種基板を使用することができる。具体的には、支持基板81には、Si、ガラス、セラミック、銅、銅合金、アルミニウム、アルミニウム合金、ステンレス鋼、ポリイミド樹脂、またはエポキシ樹脂等からなる基板を使用することができる。
【0081】
また、ピーラブル銅箔は、厚さ2μm〜5μmの極薄銅箔84に、厚さ18μm〜35μmのキャリア銅箔83を真空蒸着したものである。ピーラブル銅箔は、後段の工程で、極薄銅箔84と、キャリア銅箔83とを容易に剥離することができるように形成されている。したがって、ピーラブル銅箔を用いることにより、後段の工程で半導体装置1Aから支持基板81を容易に剥離することができる。ピーラブル銅箔としては、例えば、古河サーキットフォイル株式会社製3FD−P3/35、または三井金属鉱業株式会社製MT−18S5DHなどを用いることができる。
【0082】
接着性樹脂層82としては、補強材としてガラス繊維を含有させたエポキシ樹脂、ポリイミド樹脂、PPE樹脂、フェノール樹脂、PTFE樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、PPS樹脂、およびPPO樹脂などを用いることができる。また、接着性樹脂層82は、補強材として、アラミド不織布、アラミド繊維、またはポリエステル繊維を含有してもよい。
【0083】
また、極薄銅箔84の上には、無電解銅めっき法を用いて、厚さ0.5μm〜3μmのめっき下地層が形成されてもよい。めっき下地層は、図15で示すようにバンプ端子57を電解銅めっき法にて形成するための導電層として機能する。ただし、めっき下地層を形成せず、極薄銅箔84の上に直接電解銅めっき用の電極を接触させて、バンプ端子57を形成してもよい。
【0084】
次に、図14に示すように、極薄銅箔84またはめっき下地層(図示せず)の上に、ドライフィルムのめっきレジストをロールラミネート法等で貼り付け、パターニングすることで、レジスト層85を形成する。その後、図15に示すように、極薄銅箔84またはめっき下地層(図示せず)の上に、電解銅めっき法を用いて厚さ15μm程度のバンプ端子57を形成する。
【0085】
続いて、図16に示すように、レジスト層85を剥離した後、層間絶縁膜51を形成するための前処理として、バンプ端子57の露出している表面を粗化処理する。これにより、バンプ端子57と、層間絶縁膜51との接着性を向上させることができる。なお、粗化処理は、酸化還元による黒化処理、または過水硫酸(すなわち、過酸化水素水と硫酸の混合液)を用いたソフトエッチング処理によって実行することができる。
【0086】
次に、図17に示すように、バンプ端子57の上に、層間絶縁膜51をロールラミネートまたは積層プレス等を用いて熱圧着させる。具体的には、層間絶縁膜51としてエポキシ樹脂を用いる場合、厚さ45μmのエポキシ樹脂をロールラミネートにて圧着させればよい。また、層間絶縁膜51としてガラスエポキシ樹脂を用いる場合、任意の厚さの銅箔を重ね合わせた後、積層プレスすることで熱圧着させればよい。
【0087】
続いて、図18に示すように、層間絶縁膜51に、レーザ法またはフォトエッチング法を用いてコンタクトビア55を形成するためのビアホールを形成する。具体的には、層間絶縁膜51が熱硬化性樹脂である場合、レーザ法にてビアホールを形成することができる。レーザ法に用いるレーザとしては、高調波YAGレーザ、およびエキシマレーザなどの紫外線レーザ、ならびに炭酸ガスレーザなどの赤外線レーザを用いることができる。
【0088】
ただし、レーザ法にてビアホールを形成した場合、ビアホールの底部に層間絶縁膜51の残渣が残る場合がある。このような場合、層間絶縁膜51の残渣の樹脂を分解除去するデスミア処理を行うことが好ましい。なお、デスミア処理とは、強塩基によって樹脂を膨潤させた後、クロム酸または過マンガン酸水溶液等の酸化剤を使用して樹脂を分解除去する処理である。また、デスミア処理に替えて、プラズマ処理または研磨材によるサンドブラスト処理によって層間絶縁膜51の残渣を除去してもよい。
【0089】
一方、層間絶縁膜51が感光性樹脂である場合、フォトエッチング法にてビアホールを形成することができる。具体的には、フォトエッチング法では、ビアホールを形成する領域以外をマスクした後、紫外線等によって感光性樹脂を露光して、現像することで感光性樹脂を除去し、ビアホールを形成することができる。
【0090】
半導体装置1Aに設けられるコンタクトビアおよび接続ビアは、いずれも比較的直径が小さいため、これらのビアのビアホールは、処理時間が短いレーザ法またはフォトエッチング法を用いて形成することが好ましい。なお、ドリル等による機械加工は、ビアホールが大口径となり、半導体装置1Aの小型化に不向きなこと、および処理時間が長くなることから、好ましくない。
【0091】
続いて、バンプ端子57の表面を粗化処理した後、ビアホールの壁面および層間絶縁膜51の表面に無電解銅めっきを実行し、めっき下地層を形成する。その後、図14図16で説明したバンプ端子57の形成と同様に、層間絶縁膜51の上に、ドライフィルムのめっきレジストをロールラミネート法等で貼り付け、パターニングすることで、コンタクトビア55および配線層56が形成される領域を開口させたレジスト層を形成する。さらに、電解銅めっき法を用いて、レジスト層の開口に厚さ15μmのコンタクトビア55および配線層56を形成する。
【0092】
次に、レジスト層を剥離した後、過水硫酸等を用いたフラッシュエッチング等を用いて、層間絶縁膜51上のめっき下地層を除去することで、コンタクトビア55および配線層56を形成する。さらに、粗化処理をした後、配線層56の上に、層間絶縁膜32をロールラミネートまたは積層プレス等を用いて熱圧着させることで、図19で示すような構造を形成する。
【0093】
続いて、図20に示すように、層間絶縁膜32の上に、半導体素子等が形成された表面を上にして(すなわち、フェイスアップ状態で)第1の能動部品12を実装する。なお、第1の能動部品12の実装には、接着層11として、例えば、ダイアタッチフィルムを用いることができる。また、第1の能動部品12は、半導体装置1Aの薄型化のために、厚み30μm〜50μm程度に薄化されていてもよい。
【0094】
次に、図21に示すように、第1の能動部品12の上に、層間絶縁膜33をロールラミネートまたは積層プレス等を用いて熱圧着させる。続いて、図18および図19にて説明した工程と同様に、ビアホール形成、デスミア処理、粗化処理、無電解銅めっき、および電解銅めっきを行うことによって、図22に示すように、第1の能動部品12の再配線層14と電気的に接続するコンタクトビア15および配線層16を形成し、配線層16の上に層間絶縁膜34を形成する。
【0095】
続いて、図20にて説明した工程と同様の工程によって、第2の能動部品22を層間絶縁膜34の上に実装し、図21にて説明した工程と同様の工程によって、層間絶縁膜35を形成する。その後、図18にて説明した工程と同様に、ビアホール形成、デスミア処理、および粗化処理を行うことによって、層間絶縁膜35、34の一部を開口させ、図23に示すように、接続ビア17のビアホールと、コンタクトビア25のビアホールとを形成する。接続ビア17のビアホールは、絶縁性を確保するために、第2の能動部品22から100μm程度離隔して設けることが好ましい。
【0096】
なお、接続ビア17と、コンタクトビア25とは、形成される深さが異なるため、形成されるビアの直径も異なることになる。また、接続ビア17またはコンタクトビア25と接続する配線層16または再配線層24には、接続するビアの直径に対応した接続部(いわゆるランド)が形成される。それぞれのビアの大きさと、対応する接続部の大きさの一例を以下の表2に示す。
【0097】
【表2】
【0098】
次に、図14図16で説明した工程と同様の工程にて、無電解銅めっきおよび電解銅めっきを行うことによって、図24に示すように、コンタクトビア25、接続ビア17、および配線層26を形成する。なお、コンタクトビア25は、深さが小さいため、内部が銅めっきで充填されたフィルドビアとなるが、接続ビア17は、深さが大きいため、内部が銅めっきで充填されないコンフォーマルビアとなる。
【0099】
続いて、配線層26の上に、層間絶縁膜36をロールラミネートまたは積層プレス等を用いて熱圧着させる。これにより、接続ビア17が形成されたビアホールの内部が層間絶縁膜36にて充填される。続いて、図18および図19にて説明した工程と同様に、ビアホール形成、デスミア処理、粗化処理、無電解銅めっき、および電解銅めっきを行うことによって、図25に示すように、配線層26と電気的に接続するコンタクトビア45および電極パッド47を形成する。
【0100】
その後、図26に示すように、ピーラブル銅箔の極薄銅箔84からキャリア銅箔83を支持基板81ごと剥離する。続いて、図27に示すように、過水硫酸を用いたソフトエッチング処理にて極薄銅箔84を除去することで、電極パッド47およびバンプ端子57が表面に露出した半導体装置を得ることができる。
【0101】
続いて、図28に示すように、電極パッド47およびバンプ端子57の接点部分が開口するようにパターニングして、ソルダーレジストからなる保護層31、37を形成する。また、ロールコータを用いて、フィルムタイプのソルダーレジストにて保護層31、37を形成してもよい。
【0102】
次に、図29に示すように、電極パッド47の上に、外部接続端子48として、はんだボールを搭載する。なお、保護層31、37の開口に設けられた電極パッド47およびバンプ端子57には、3μm以上の無電解ニッケルめっき、および0.03μm以上の無電解金めっきが施されていてもよい。また、無電解金めっきの厚みは、0.5μm以上であってもよく、1.0μm以上であってもよい。また、保護層31、37の開口に設けられた電極パッド47およびバンプ端子57には、金属めっき以外に、有機防錆被膜が形成されてもよい。
【0103】
さらに、外部接続端子48が形成された後、半導体装置1Aの外形に沿ってダイサーなどで切断し、個片に分離することで、半導体装置1Aを製造することができる。
【0104】
以上にて、本開示の第1の実施形態に係る半導体装置について詳細に説明した。
【0105】
<2.第2の実施形態>
次に、図30および図31を参照して、本開示の第2の実施形態に係る電子モジュールについて説明する。第2の実施形態に係る電子モジュールは、第1の実施形態に係る半導体装置を有し、所定の機能を果たすモジュールである。
【0106】
(2.1.電子モジュールの構成例)
まず、図30を参照して、本実施形態に係る電子モジュール10の構成について説明する。図30は、本実施形態に係る電子モジュール10の断面構造を模式的に示す断面図である。
【0107】
図30に示すように、第2の実施形態に係る電子モジュール10は、第1の実施形態の第1の発展例に係る半導体装置1Aのバンプ端子57に、接続端子62等を介して電子部品61が搭載された構造を有する。なお、図5Aにて説明した構成については、実質的に同様であるため、ここでの説明は省略する。
【0108】
電子部品61は、信号を出力するセンサ類であってもよく、供給された電力を消費、蓄積、または放出する受動部品であってもよく、供給された電力を入力信号として用いて、異なる出力信号に変換する能動部品であってもよい。また、電子部品61は、MEMSなどであってもよい。具体的には、電子部品61は、イメージセンサなどのセンサ類、抵抗器、トランスおよびコンデンサなどの受動部品、ならびにMEMSなどであってもよい。
【0109】
接続端子62は、バンプ端子57を介して、電子部品61と、半導体装置1Aとを電気的に接続する。接続端子62は、外部接続端子48と同様に、BGAを構成するはんだボール、POPなどの三次元実装用のCuコアはんだボール、柱状の銅の上にはんだをキャップしたCuピラーバンプ、またはLGAを構成する電極端子などであってもよい。
【0110】
本実施形態に係る電子モジュール10は、外部接続端子48が設けられた一方の面と対向する他方の面に電子部品61を搭載することができる。これによれば、電子部品61を別途パッケージ化して半導体装置1Aと並列に配置した場合に対して、電子モジュール10をより小型化することができる。
【0111】
(2.2.変形例)
続いて、図31を参照して、本実施形態の変形例に係る電子モジュールについて説明する。図31は、本実施形態の変形例に係る電子モジュール10Aの断面構造を模式的に示す断面図である。
【0112】
図31に示すように、本変形例に係る電子モジュール10Aは、図30に示した電子モジュール10に対して、電子部品61を封止する封止材層63を備える点が異なる。これによれば、電子モジュール10Aは、外部環境から電子部品61を保護し、かつ電子モジュール10A自体の強度を向上させることができる。
【0113】
封止材層63は、外部環境から電子部品61を保護すると共に、電子部品61が半導体装置1Aから脱落することを防止する。具体的には、封止材層63は、エポキシ樹脂、ポリイミド樹脂、PPE樹脂、フェノール樹脂、PTFE樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、PPS樹脂、およびPPO樹脂など絶縁性の有機樹脂を用いて、トランスファーモールド法によって形成することができる。また、封止材層63は、上記の有機樹脂のうち1種単独で形成されてもよく、上記の有機樹脂のうち複数種を混合または反応させたもので形成されてもよい。
【0114】
ここで、電子部品61と半導体装置1Aとを接続する接続端子62間の空隙は、封止材層63で埋め込まれていることが好ましい。これによれば、電子モジュール10Aの強度をさらに向上させることができるため、電子モジュール10Aを他の基板等に実装する際に、接続端子62に亀裂等が入ることを防止し、接続端子62での接続不良の発生を抑制することができる。なお、接続端子62間の空隙は、封止材層63を形成する有機樹脂で埋め込まれていてもよく、別途、キャピラリーアンダーフィル封止材を用いて埋め込まれていてもよい。
【0115】
<3.第3の実施形態>
続いて、図32および図33を参照して、本開示の第3の実施形態に係る電子機器について説明する。第3の実施形態に係る電子機器は、第1の実施形態に係る半導体装置、または第2の実施形態に係る電子モジュールを有する電子機器である。
【0116】
(3.1.電子機器の外観例)
まず、図32を参照して、本実施形態に係る電子機器100の概略について説明する。図32は、本実施形態に係る電子機器100の外観例を示した斜視図である。
【0117】
図32に示すように、電子機器100は、例えば、横長の扁平な形状に形成された外筐101の内外に各構成が配置された外観を有する。電子機器100は、例えば、ゲーム機器として用いられる機器であってもよい。
【0118】
外筐101の前面には、長手方向の中央部に表示パネル102が設けられる。また、表示パネル102の左右には、それぞれ周方向に離隔して配置された操作キー103、および操作キー104が設けられる。また、外筐101の前面の下端部には、操作キー105が設けられる。操作キー103、104、105は、方向キーまたは決定キー等として機能し、表示パネル102に表示されるメニュー項目の選択、およびゲームの進行等に用いられる。
【0119】
また、外筐101の上面には、外部機器を接続するための接続端子106、電力供給用の供給端子107、および外部機器との赤外線通信を行う受光窓108等が設けられる。
【0120】
(3.2.電子機器の構成例)
次に、図33を参照して、電子機器100の回路構成について説明する。図33は、本実施形態に係る電子機器100の構成を示すブロック図である。
【0121】
図33に示すように、電子機器100は、メインCPU(Central Processing Unit)110と、システムコントローラ120とを備える。メインCPU110、およびシステムコントローラ120には、例えば、図示しないバッテリー等から異なる系統で電力が供給される。
【0122】
メインCPU110は、各種情報の設定またはアプリケーションの選択をユーザに行わせるためのメニュー画面を生成するメニュー処理部111と、アプリケーションを実行するアプリケーション処理部112とを有する。
【0123】
また、電子機器100は、ユーザにより設定された各種情報を保持するメモリー等の設定情報保持部130を備える。設定情報保持部130には、メインCPU110によってユーザによって設定された情報が送出され、設定情報保持部130は、送出された情報を保持する。
【0124】
システムコントローラ120は、操作入力受付部121、通信処理部122および電力制御部123を有する。操作入力受付部121は、操作キー103、104、および105の状態検出を行う。また、通信処理部122は、外部機器との間の通信処理を行い、電力制御部123は、電子機器100の各部に供給される電力の制御を行う。
【0125】
なお、第1の実施形態に係る半導体装置、または第2の実施形態に係る電子モジュールは、メインCPU110、システムコントローラ120、および設定情報保持部130のうちの少なくともいずれかに搭載される。第1の実施形態に係る半導体装置、または第2の実施形態に係る電子モジュールを用いることにより、電子機器100は、より小型化および薄型化することが可能である。
【0126】
<4.まとめ>
以上にて説明したように、本開示の第1の実施形態に係る半導体装置1は、内部に複数の能動部品を効率的な配置で積層することができる。したがって、本開示の第1の実施形態に係る半導体装置1によれば、同じ大きさの能動部品を用いた他の半導体装置と比較して、小型化および薄型化することが可能である。
【0127】
また、本開示の第1の実施形態に係る半導体装置1では、第1の能動部品12と、外部接続端子48とを電気的に接続する接続ビア17が半導体装置1の基板面に対して垂直に設けられる。これによれば、接続ビア17は、第1の能動部品12から外部接続端子48までの配線長を短くすることができるため、伝送線路における寄生容量および抵抗ばらつきによる損失を低減することができる。このような半導体装置1は、ミリ波帯またはサブテラヘルツ波帯の周波数を使用する高周波通信モジュールに好適に使用することができる。
【0128】
また、本開示の第2の実施形態に係る電子モジュール10では、外部接続端子48が設けられた一方の面と対向する他方の面にバンプ端子57を設け、バンプ端子57と電気的に接続する電子部品をさらに搭載することができる。したがって、本開示の第2の実施形態に係る電子モジュール10によれば、さらに他の電子部品を積層して搭載することができるため、より小型化することが可能である。
【0129】
さらに、上記のような半導体装置1または電子モジュール10を用いることにより、本開示の第3の実施形態に係る電子機器100をより小型化することが可能である。
【0130】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【0131】
また、本開示にて説明した各要素を適宜組み合わせたものも本開示の技術的範囲に属することはいうまでもない。
【0132】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【0133】
なお、以下のような構成も本開示の技術的範囲に属する。
(1)
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備え、
前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第2の能動部品とを含む、半導体装置。
(2)
前記第2の能動部品は、前記第1の能動部品の積層方向における射影領域に設けられる、前記(1)に記載の半導体装置。
(3)
前記第1の能動部品と、前記外部接続端子とを接続する接続ビアは、前記第2の能動部品と離隔して、前記第1の能動部品の積層方向における射影領域に設けられる、前記(1)または(2)に記載の半導体装置。
(4)
前記複数の能動部品は、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも平面面積が小さい第3の能動部品をさらに含み、
前記第3の能動部品は、積層方向における前記第1の能動部品の射影領域に、前記第1の能動部品と並列して設けられる、前記(1)〜(3)のいずれか一項に記載の半導体装置。
(5)
前記複数の能動部品の少なくともいずれか1つ以上は、演算処理素子である、前記(1)〜(4)のいずれか一項に記載の半導体装置。
(6)
前記接続ビアは、前記多層配線基板の基板面に対して垂直に設けられる、前記(1)〜(5)のいずれか一項に記載の半導体装置。
(7)
前記第1の能動部品と、前記第2の能動部品との間には、金属配線が設けられ、
前記金属配線は、前記第1の能動部品と、前記第2の能動部品とを電磁的にシールドする、前記(1)〜(6)のいずれか一項に記載の半導体装置。
(8)
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備える半導体装置を含み、
前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子モジュール。
(9)
前記他方の面上には、さらにバンプ端子が設けられ、
前記バンプ端子上には、電子部品が設けられる、前記(8)に記載の電子モジュール。
(10)
前記電子部品を封止する封止材層をさらに備える、前記(9)に記載の電子モジュール。
(11)
一方の面に外部接続端子が設けられた多層配線基板と、
前記多層配線基板の内部に積層して設けられ、前記外部接続端子と接続ビアを介して接続する複数の能動部品と、
を備える半導体装置を含み、
前記半導体装置に備えられる前記複数の能動部品は、前記一方の面と対向する他方の面側に設けられた第1の能動部品と、前記第1の能動部品よりも前記一方の面側に設けられ、前記第1の能動部品よりも小さい第2の能動部品とを含む、電子機器。
(12)
支持基板上に複数の能動部品を絶縁性樹脂で埋め込みながら積層し、多層配線基板を形成する工程と、
前記複数の能動部品のそれぞれと接続する接続ビアを形成する工程と、
前記多層配線基板の表面に、前記接続ビアと接続する電極パッドを形成する工程と、
前記電極パッド上に外部接続端子を形成する工程と、
を含み、
前記複数の能動部品は、前記支持基板側に積層された第1の能動部品と、前記外部接続端子が形成された面側に積層され、前記第1の能動部品よりも平面面積が大きい第2の能動部品とを含む、半導体装置の製造方法。
(13)
前記電極パッドを形成した後、前記多層配線基板から前記支持基板を剥離する工程をさらに含む、前記(12)に記載の半導体装置の製造方法。
(14)
前記接続ビアが設けられるビアホールは、レーザ加工またはフォトエッチングによって形成される、前記(12)または(13)に記載の半導体装置の製造方法。
【符号の説明】
【0134】
1、1A、1B 半導体装置
10、10A 電子モジュール
12 第1の能動部品
15、25、45、55 コンタクトビア
16、26、56 配線層
17 接続ビア
22 第2の能動部品
32、33、34、35、36、51 層間絶縁膜
47 電極パッド
48 外部接続端子
31、37、52 保護層
57 バンプ端子
61 電子部品
62 接続端子
63 封止材層
81 支持基板
82 接着性樹脂層
83 キャリア銅箔
84 極薄銅箔
100 電子機器
図1
図2
図3
図4
図5A
図5B
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
【国際調査報告】