再表2018-220879IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 再表2018-220879

(19)【発行国】日本国特許庁(JP)
【公報種別】再公表特許(A1)
(11)【国際公開番号】WO/0
(43)【国際公開日】2018年12月6日
【発行日】2019年11月7日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/78 20060101AFI20191011BHJP
   H01L 29/739 20060101ALI20191011BHJP
   H01L 29/861 20060101ALI20191011BHJP
   H01L 29/868 20060101ALI20191011BHJP
   H01L 29/12 20060101ALI20191011BHJP
   H01L 21/8234 20060101ALI20191011BHJP
   H01L 27/06 20060101ALI20191011BHJP
   H01L 27/088 20060101ALI20191011BHJP
【ＦＩ】
   H01L29/78 652J
   H01L29/78 653A
   H01L29/78 652C
   H01L29/78 657D
   H01L29/78 655A
   H01L29/91 C
   H01L29/78 655G
   H01L29/78 652Q
   H01L29/78 652T
   H01L29/91 F
   H01L29/78 652D
   H01L29/78 655B
   H01L29/78 652K
   H01L29/78 655E
   H01L27/06 102A
   H01L27/088 E
【審査請求】有
【予備審査請求】未請求
【全頁数】49
【出願番号】特願2019-521942(P2019-521942)
(21)【国際出願番号】PCT/0/0
(22)【国際出願日】2017年10月26日
(31)【優先権主張番号】特願2017-107702(P2017-107702)
(32)【優先日】2017年5月31日
(33)【優先権主張国】JP
(81)【指定国】 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,ST,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,TM),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,RS,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DJ,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IR,IS,JO,JP,KE,KG,KH,KN,KP,KR,KW,KZ,LA,LC,LK,LR,LS,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】内藤 達也
【テーマコード（参考）】
5F048
【Ｆターム（参考）】
5F048AA05
5F048AC06
5F048AC10
5F048BA01
5F048BA14
5F048BA15
5F048BB01
5F048BB02
5F048BB05
5F048BB11
5F048BB19
5F048BC02
5F048BC03
5F048BC12
5F048BD07
5F048BE09
5F048BF02
5F048BF03
5F048BF07
5F048BF15
5F048BF16
5F048BF18
5F048CB07
(57)【要約】
第１導電型のドリフト領域を有する半導体基板と、半導体基板の上面から半導体基板の内部まで設けられた第１のトレンチ部と、半導体基板の上面とドリフト領域との間において第１のトレンチ部と隣接して設けられた第２導電型のベース領域と、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域と、第１の蓄積領域より深い位置に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型の第２の蓄積領域と、第１の蓄積領域と第２の蓄積領域との間に設けられた第２導電型の中間領域とを備え、第２の蓄積領域は、第１の蓄積領域より深い位置に設けられた第１の開口部を有する半導体装置を提供する。
【特許請求の範囲】
【請求項1】
第１導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記半導体基板の内部まで設けられた第１のトレンチ部と、
前記半導体基板の上面と前記ドリフト領域との間において前記第１のトレンチ部と隣接して設けられた第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域と、
前記第１の蓄積領域より深い位置に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第２の蓄積領域と、
前記第１の蓄積領域と前記第２の蓄積領域との間に設けられた第２導電型の中間領域と
を備え、
前記第２の蓄積領域は、前記第１の蓄積領域より深い位置に設けられた第１の開口部を有する半導体装置。
【請求項2】
前記第１の蓄積領域は、前記第１のトレンチ部との間に第１の間隙を有する
請求項１に記載の半導体装置。
【請求項3】
前記第２の蓄積領域は、前記半導体基板の深さ方向において前記第１の間隙と重なって設けられ、
前記第１の開口部は前記第１の間隙と重ならない位置に設けられる
請求項２に記載の半導体装置。
【請求項4】
前記半導体基板の上面から前記半導体基板の内部まで設けられ、且つ、前記第１のトレンチ部と対向する第２のトレンチ部を更に備え、
前記第１の蓄積領域は、前記第２のトレンチ部との間に第２の間隙を有し、
前記第２の蓄積領域は、前記半導体基板の深さ方向において前記第２の間隙と重って設けられ、
前記第１の開口部は、前記半導体基板の深さ方向において前記第２の間隙と重ならない位置に設けられている
請求項３に記載の半導体装置。
【請求項5】
前記第１のトレンチ部はゲートトレンチ部であり、
前記半導体基板の上面と前記ベース領域との間において前記第１のトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を更に備える
請求項４に記載の半導体装置。
【請求項6】
前記半導体基板の内部において前記第１のトレンチ部および前記第２のトレンチ部に挟まれた領域をメサ部とし、前記第１のトレンチ部および前記第２のトレンチ部を結ぶ方向をメサ幅方向とした場合に、
前記メサ幅方向において、前記第１の開口部の幅が、前記第２の蓄積領域の幅よりも小さい
請求項４または５に記載の半導体装置。
【請求項7】
前記第１の開口部が、前記メサ部の前記メサ幅方向における中央を含むように配置されている
請求項６に記載の半導体装置。
【請求項8】
前記中間領域は、前記半導体基板の深さ方向において前記第１の開口部と重なる
請求項１から７のいずれか一項に記載の半導体装置。
【請求項9】
前記中間領域は、前記第１の開口部の内部にも設けられている
請求項８に記載の半導体装置。
【請求項10】
前記中間領域は、前記第１の開口部を通って、前記第２の蓄積領域よりも下側に突出して設けられている
請求項８または９に記載の半導体装置。
【請求項11】
前記中間領域は、前記半導体基板の深さ方向において前記第１の開口部と重ならないように配置されている
請求項１から７のいずれか一項に記載の半導体装置。
【請求項12】
前記第１の蓄積領域は、前記第１の開口部と重なる領域に、第２の開口部を有する
請求項１から１１のいずれか一項に記載の半導体装置。
【請求項13】
前記メサ幅方向において、前記第１の間隙の幅をＬ１とし、前記メサ部の幅をＭとした場合に、
０＜Ｌ１／Ｍ≦０．１
である請求項６または７に記載の半導体装置。
【請求項14】
前記第１のトレンチ部は、前記半導体基板の上面において予め定められた延伸方向に沿って延伸して設けられ、
前記第１のトレンチ部は、前記延伸方向と垂直な断面において、側壁が直線状に形成された上側部分と、前記上側部分の下側に設けられ側壁が曲線状に形成された下側部分とを有し、
前記延伸方向と垂直な断面において、前記第１のトレンチ部の下側部分の上端と、前記中間領域とを、前記第２の蓄積領域を通過せずに結ぶ最短経路の距離をＸとし、前記メサ部の幅をＭとした場合に、
Ｍ／２＜Ｘ
である請求項６または７に記載の半導体装置。
【請求項15】
前記メサ幅方向において、前記第１の間隙の幅をＬ１とし、前記第１の開口部の幅をＬ２とした場合に、
Ｌ１＜Ｌ２
である請求項６または７に記載の半導体装置。
【請求項16】
前記メサ幅方向において、前記第１の間隙および前記第１の開口部の間の距離をＬ３とし、前記メサ部の幅をＭとした場合に、
０．９×Ｍ／２≦Ｌ３
である請求項６または７に記載の半導体装置。
【請求項17】
前記メサ幅方向における前記第１の開口部の幅が、前記半導体基板の上面と垂直な深さ方向における前記中間領域の厚みより大きい
請求項６または７に記載の半導体装置。
【請求項18】
前記半導体基板の上面と垂直な深さ方向において、前記エミッタ領域の下側に設けられた前記ベース領域の厚みが、前記中間領域の厚みより大きい
請求項５に記載の半導体装置。
【請求項19】
前記半導体基板の上面と垂直な深さ方向において、前記第１の蓄積領域の厚みが、前記中間領域の厚みより大きい
請求項１から１８のいずれか一項に記載の半導体装置。
【請求項20】
前記半導体基板の上面と垂直な深さ方向において、前記第２の蓄積領域の厚みが、前記中間領域の厚みより大きい
請求項１から１９のいずれか一項に記載の半導体装置。
【請求項21】
前記半導体基板は、前記ゲートトレンチ部を含むトランジスタ部と、ダイオードが形成されたダイオード部とを含み、
前記ダイオード部は、前記半導体基板の上面から前記半導体基板の内部まで設けられたダミートレンチ部を複数有し、
前記ダイオード部の前記半導体基板の内部において前記ダミートレンチ部に挟まれた領域をメサ部とした場合に、前記ダイオード部の前記メサ部は、前記ベース領域、前記第１の蓄積領域、前記第２の蓄積領域および前記中間領域を有する
請求項５に記載の半導体装置。
【請求項22】
前記半導体基板は、前記トランジスタ部と、前記ダイオード部との間に配置された境界メサ部を更に備え、
前記境界メサ部は、前記ベース領域、前記第１の蓄積領域、前記第２の蓄積領域および前記中間領域を有し、
前記境界メサ部における前記第１の開口部の幅は、前記トランジスタ部のいずれかの前記メサ部における前記第１の開口部の幅よりも大きい
請求項２１に記載の半導体装置。
【請求項23】
前記ダイオード部の前記メサ部における前記第１の開口部の幅は、前記トランジスタ部の前記メサ部における前記第１の開口部の幅よりも大きい
請求項２１または２２に記載の半導体装置。
【請求項24】
前記半導体基板の下面に配置されたコレクタ電極と、
前記トランジスタ部の前記半導体基板の内部に設けられ、前記コレクタ電極と電気的に接続されている第２導電型のコレクタ領域と、
前記ダイオード部の前記半導体基板の内部に設けられ、前記コレクタ電極と電気的に接続されている第１導電型のカソード領域と、
前記半導体基板の内部において、前記カソード領域の上方に形成され、前記コレクタ電極と接触していない、第２導電型のフローティング領域と
を更に備える請求項２１から２３のいずれか一項に記載の半導体装置。
【請求項25】
前記フローティング領域は第３の開口部を有し、
前記第３の開口部は、前記ダイオード部の前記第２の蓄積領域に設けられた前記第１の開口部と重なる位置に配置されている
請求項２４に記載の半導体装置。
【請求項26】
前記ダイオード部の前記第２の蓄積領域に設けられた前記第１の開口部の個数は、前記トランジスタ部の前記第２の蓄積領域に設けられた前記第１の開口部の個数よりも多い
請求項２１から２５のいずれか一項に記載の半導体装置。
【請求項27】
前記半導体基板の内部において２つの前記ダミートレンチ部に挟まれた領域をメサ部とし、２つの前記ダミートレンチ部を結ぶ方向をメサ幅方向とした場合に、
前記ダイオード部の前記第２の蓄積領域において、前記メサ幅方向に沿って複数の前記第１の開口部が配置されている
請求項２６に記載の半導体装置。
【請求項28】
前記ダイオード部の前記第２の蓄積領域において前記メサ幅方向に沿って配置された複数の前記第１の開口部のうち、前記ダミートレンチ部に最も近い前記第１の開口部の幅が、前記ダミートレンチ部から最も離れた前記第１の開口部の幅より大きい
請求項２７に記載の半導体装置。
【請求項29】
前記ダイオード部の前記メサ部における前記半導体基板の上面には、前記メサ幅方向とは垂直な方向に沿って第２導電型のコンタクト領域と、前記コンタクト領域よりも正孔の移動度が小さい調整領域とが交互に配置され、
前記ダイオード部の前記第２の蓄積領域において前記メサ幅方向に沿って配置された複数の前記第１の開口部のうち、前記ダミートレンチ部に最も近い前記第１の開口部は、前記コンタクト領域と重なるように、前記メサ幅方向と垂直な方向に沿って離散的に配置されている
請求項２７または２８に記載の半導体装置。
【請求項30】
前記半導体基板は、ダイオードが形成されたダイオード部を更に備え、
前記ダイオード部は、
前記ベース領域と、
前記第１の蓄積領域と、
前記第２の蓄積領域と、
前記中間領域と、
前記ベース領域と接して、且つ、前記半導体基板の上面から前記ドリフト領域まで形成された、前記ベース領域よりもドーピング濃度の高い第２導電型のピラー領域と
を有する請求項１から２０のいずれか一項に記載の半導体装置。
【請求項31】
前記半導体基板の上面において、前記ピラー領域は、前記ドリフト領域よりもドーピング濃度の高い高濃度領域に挟まれている
請求項３０に記載の半導体装置。
【請求項32】
前記半導体基板の深さ方向における前記ピラー領域のドーピング濃度分布は複数のピークを有する
請求項３０または３１に記載の半導体装置。
【請求項33】
前記ピラー領域の前記ドーピング濃度分布が極小値となる深さ位置は、前記第２の蓄積領域とは重ならない
請求項３２に記載の半導体装置。
【請求項34】
前記ピラー領域のドーピング濃度のピーク値は、５．０×１０１７／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である
請求項３０から３３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置
【背景技術】
【0002】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置において、チャネルとして機能するＰ型のベース領域の下に、高濃度のＮ型領域を設ける構成が知られている（例えば、特許文献１参照）。また、おもて面側にｎ＋ソース層とトレンチを備えた逆導通ＩＧＢＴ（ＲＣ‐ＩＧＢＴ）が知られている（例えば、特許文献２参照）。
特許文献１ 特開２０１４−１９７７０２号公報
特許文献２ 特開平１１−９７７１５号公報
【解決しようとする課題】
【0003】
半導体装置は、耐圧等の特性がよいことが好ましい。
【一般的開示】
【0004】
課題を解決するために、本発明の一つの態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面から前記半導体基板の内部まで設けられた第１のトレンチ部を備えてよい。半導体装置は、半導体基板の上面とドリフト領域との間において第１のトレンチ部と隣接して設けられた第２導電型のベース領域を備えてよい。半導体装置は、ベース領域とドリフト領域との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域を備えてよい。半導体装置は、第１の蓄積領域より深い位置に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型の第２の蓄積領域を備えてよい。半導体装置は、第１の蓄積領域と第２の蓄積領域との間に設けられた第２導電型の中間領域を備えてよい。第２の蓄積領域は、第１の蓄積領域より深い位置に設けられた第１の開口部を有してよい。
【0005】
第１の蓄積領域は、第１のトレンチ部との間に第１の間隙を有してよい。第２の蓄積領域は、半導体基板の深さ方向において第１の間隙と重なって設けられてよい。第１の開口部は第１の間隙と重ならない位置に設けられてよい。
【0006】
半導体装置は、半導体基板の上面から半導体基板の内部まで設けられ、且つ、第１のトレンチ部と対向する第２のトレンチ部を備えてよい。第１の蓄積領域は、第２のトレンチ部との間に第２の間隙を有してよい。第２の蓄積領域は、半導体基板の深さ方向において第２の間隙と重って設けられてよい。第１の開口部は、半導体基板の深さ方向において第２の間隙と重ならない位置に設けられていてよい。
【0007】
第１のトレンチ部はゲートトレンチ部であってよい。半導体装置は、半導体基板の上面とベース領域との間において第１のトレンチ部と隣接して設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。
【0008】
半導体基板の内部において第１のトレンチ部および第２のトレンチ部に挟まれた領域をメサ部としてよい。第１のトレンチ部および第２のトレンチ部を結ぶ方向をメサ幅方向としてよい。メサ幅方向において、第１の開口部の幅が、第２の蓄積領域の幅よりも小さくてよい。
【0009】
第１の開口部が、メサ部のメサ幅方向における中央を含むように配置されていてよい。中間領域は、半導体基板の深さ方向において第１の開口部と重なってよい。中間領域は、第１の開口部の内部にも設けられていてよい。
【0010】
中間領域は、第１の開口部を通って、第２の蓄積領域よりも下側に突出して設けられていてよい。中間領域は、半導体基板の深さ方向において第１の開口部と重ならないように配置されていてよい。第１の蓄積領域は、第１の開口部と重なる領域に、第２の開口部を有してよい。
【0011】
メサ幅方向において、第１の間隙の幅をＬ１とし、メサ部の幅をＭとした場合に、０＜Ｌ１／Ｍ≦０．１であってよい。第１のトレンチ部は、半導体基板の上面において予め定められた延伸方向に沿って延伸して設けられてよい。第１のトレンチ部は、延伸方向と垂直な断面において、側壁が直線状に形成された上側部分を有してよい。第１のトレンチ部は、上側部分の下側に設けられ側壁が曲線状に形成された下側部分を有してよい。延伸方向と垂直な断面において、第１のトレンチ部の下側部分の上端と、中間領域とを、第２の蓄積領域を通過せずに結ぶ最短経路の距離をＸとし、メサ部の幅をＭとした場合に、Ｍ／２＜Ｘであってよい。
【0012】
メサ幅方向において、第１の間隙の幅をＬ１とし、第１の開口部の幅をＬ２とした場合に、Ｌ１＜Ｌ２であってよい。メサ幅方向において、第１の間隙および第１の開口部の間の距離をＬ３とし、メサ部の幅をＭとした場合に、０．９×Ｍ／２≦Ｌ３であってよい。
【0013】
メサ幅方向における第１の開口部の幅が、半導体基板の上面と垂直な深さ方向における中間領域の厚みより大きくてよい。半導体基板の上面と垂直な深さ方向において、エミッタ領域の下側に設けられたベース領域の厚みが、中間領域の厚みより大きくてよい。
【0014】
半導体基板の上面と垂直な深さ方向において、第１の蓄積領域の厚みが、中間領域の厚みより大きくてよい。半導体基板の上面と垂直な深さ方向において、第２の蓄積領域の厚みが、中間領域の厚みより大きくいてよい。
【0015】
半導体基板は、ゲートトレンチ部を含むトランジスタ部と、ダイオードが形成されたダイオード部とを含んでよい。ダイオード部は、半導体基板の上面から半導体基板の内部まで設けられたダミートレンチ部を複数有してよい。ダイオード部の半導体基板の内部においてダミートレンチ部に挟まれた領域をメサ部とした場合に、ダイオード部のメサ部は、ベース領域、第１の蓄積領域、第２の蓄積領域および中間領域を有してよい。
【0016】
半導体基板は、トランジスタ部と、ダイオード部との間に配置された境界メサ部を備えてよい。境界メサ部は、ベース領域、第１の蓄積領域、第２の蓄積領域および中間領域を有してよい。境界メサ部における第１の開口部の幅は、トランジスタ部のいずれかのメサ部における第１の開口部の幅よりも大きくてよい。ダイオード部のメサ部における第１の開口部の幅は、トランジスタ部のメサ部における第１の開口部の幅よりも大きくてよい。
【0017】
半導体装置は、半導体基板の下面に配置されたコレクタ電極を備えてよい。半導体装置は、トランジスタ部の半導体基板の内部に設けられ、コレクタ電極と電気的に接続されている第２導電型のコレクタ領域を備えてよい。半導体装置は、ダイオード部の半導体基板の内部に設けられ、コレクタ電極と電気的に接続されている第１導電型のカソード領域を備えてよい。半導体装置は、半導体基板の内部において、カソード領域の上方に形成され、コレクタ電極と接触していない、第２導電型のフローティング領域を備えてよい。
【0018】
フローティング領域は第３の開口部を有してよい。第３の開口部は、ダイオード部の第２の蓄積領域に設けられた第１の開口部と重なる位置に配置されていてよい。ダイオード部の第２の蓄積領域に設けられた第１の開口部の個数は、トランジスタ部の第２の蓄積領域に設けられた第１の開口部の個数よりも多くてよい。
【0019】
半導体基板の内部において２つのダミートレンチ部に挟まれた領域をメサ部としてよい。２つのダミートレンチ部を結ぶ方向をメサ幅方向としてよい。ダイオード部の第２の蓄積領域において、メサ幅方向に沿って複数の第１の開口部が配置されていてよい。
【0020】
ダイオード部の第２の蓄積領域においてメサ幅方向に沿って配置された複数の第１の開口部のうち、ダミートレンチ部に最も近い第１の開口部の幅が、ダミートレンチ部から最も離れた第１の開口部の幅より大きくてよい。
【0021】
ダイオード部のメサ部における半導体基板の上面には、メサ幅方向とは垂直な方向に沿って第２導電型のコンタクト領域と、コンタクト領域よりも正孔の移動度が小さい調整領域とが交互に配置されてよい。ダイオード部の第２の蓄積領域においてメサ幅方向に沿って配置された複数の第１の開口部のうち、ダミートレンチ部に最も近い第１の開口部は、コンタクト領域と重なるように、メサ幅方向と垂直な方向に沿って離散的に配置されていてよい。
【0022】
半導体基板は、ダイオードが形成されたダイオード部を更に備えてよい。ダイオード部は、ベース領域を有してよい。ダイオード部は、第１の蓄積領域を有してよい。ダイオード部は、第２の蓄積領域を有してよい。ダイオード部は、中間領域を有してよい。ダイオード部は、ベース領域と接して、且つ、半導体基板の上面からドリフト領域まで形成された、ベース領域よりもドーピング濃度の高い第２導電型のピラー領域を有してよい。
【0023】
半導体基板の上面において、ピラー領域は、ドリフト領域よりもドーピング濃度の高い高濃度領域に挟まれていてよい。半導体基板の深さ方向におけるピラー領域のドーピング濃度分布は複数のピークを有してよい。
【0024】
ピラー領域のドーピング濃度分布が極小値となる深さ位置は、第２の蓄積領域とは重ならなくてよい。ピラー領域のドーピング濃度のピーク値は、５．０×１０１７／ｃｍ３以上、１．０×１０２０／ｃｍ３以下であってよい。
【0025】
なお、の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0026】
【図1】本発明の半導体装置１００の上面を部分的に示す図である。
【図2】トランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０を拡大して示す上面図である。
【図3】図１のａ−ａ断面における半導体装置１００の構造の一例を示す図である。
【図4】メサ部６０のＹＺ断面の拡大図である。
【図5】メサ部６０のＹＺ断面の他の例の拡大図である。
【図6】メサ部６０のＹＺ断面の他の例の拡大図である。
【図7】メサ部６０のＹＺ断面の他の例の拡大図である。
【図8】図１のａ−ａ断面における半導体装置１００の構造の他の例を示す図である。
【図9】半導体装置１００の上面の他の例を示す図である。
【図10】図９におけるａ−ａ断面を示す図である。
【図11】図９におけるａ−ａ断面の他の例を示す図である。
【図12】図９におけるａ−ａ断面の他の例を示す図である。
【図13】メサ部６０のＹＺ断面の他の例の拡大図である。
【図14】半導体装置１００におけるａ−ａ断面の他の例を示す図である。
【図15】半導体装置１００におけるａ−ａ断面の他の例を示す図である。
【図16】図１４に示した半導体装置１００の動作例を説明する図である。
【図17】図１４に示した半導体装置１００の動作例を説明する図である。
【図18】半導体装置１００におけるａ−ａ断面の他の例を示す図である。
【図19】半導体装置１００の上面の他の例を示す図である。
【図20】図１９に示した半導体装置１００のトランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０を拡大して示す上面図である。
【図21】図２０に示したダイオード部８０のメサ部６０におけるｂ−ｂ断面の一例を示す図である。
【図22】ダイオード部８０のメサ部６０の上面における、第１の開口部６１の配置例を示す図である。
【図23】トランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０の上面構造の他の例を示す図である。
【図24】半導体装置１００のｂ−ｂ断面の他の例を示す図である。
【図25】半導体装置１００の上面構造の他の例を示す図である。
【図26】図２５におけるａ−ａ断面の一例を示す図である。
【図27】トランジスタ部７０のメサ部６０と、ピラー領域２６のＺ軸方向におけるドーピング濃度分布の一例を示す図である。
【図28】図２５におけるａ−ａ断面の他の例を示す図である。
【図29】図２５におけるａ−ａ断面の他の例を示す図である。
【図30】半導体装置１００の上面構造の他の例を示す図である。
【図31】図３０におけるａ−ａ断面の一例を示す図である。
【図32】本発明の半導体装置２００の一例のＹＺ断面を示す図である。
【図33】本発明の半導体装置３００の一例のＹＺ断面を示す図である。
【発明を実施するための形態】
【0027】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0028】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
【0029】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
【0030】
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
【0031】
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度とする場合がある。
【0032】
図１は、本発明の半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して設けられ、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
【0033】
半導体基板の上面においてトランジスタ部７０およびダイオード部８０は、所定の配列方向（図１の例ではＹ軸方向）に沿って交互に配列されてよい。また、半導体装置１００は、半導体基板の上面においてトランジスタ部７０およびダイオード部８０の境界に配置された境界部９０を更に備えてよい。
【0034】
図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
【0035】
本例の半導体装置１００は、半導体基板の内部に設けられ、且つ、半導体基板の上面に露出するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。
【0036】
エミッタ電極５２およびゲート金属層５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して形成される。
【0037】
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。
【0038】
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで形成される。ゲートランナー４８と半導体基板の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲートランナー４８と接触する。なお、図１では平面視で、エミッタ電極５２とゲートランナー４８が重なっている箇所があるが、エミッタ電極５２とゲートランナー４８は図示しない絶縁膜を挟んで互いに電気的に絶縁している。
【0039】
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
【0040】
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、半導体基板の上面において所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。本例のトランジスタ部７０は、連続して配列された複数のゲートトレンチ部４０を有する。本例のトランジスタ部７０は、境界部９０またはダイオード部８０に隣接する領域にダミートレンチ部３０を有する。トランジスタ部７０において、境界部９０またはダイオード部８０に隣接しない領域には、ダミートレンチ部３０が設けられていない。つまり本例では、それぞれのトランジスタ部７０において、ゲートトレンチ部４０の間には、ダミートレンチ部３０が設けられていない。トランジスタ部７０のゲートトレンチ部４０と、境界部９０またはダイオード部８０との間には、ダミートレンチ部３０が設けられてよい。他の例のトランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に形成されてもよい。
【0041】
境界部９０およびダイオード部８０には、複数のダミートレンチ部３０が所定の間隔で連続して配列されている。境界部９０またはダイオード部８０においてトランジスタ部７０と隣接するトレンチ部は、ゲートトレンチ部４０であってもよい。
【0042】
ゲートトレンチ部４０は、半導体基板の上面に平行であって配列方向と垂直な延伸方向（本例ではＸ軸方向）に沿って延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。接続部分４１の少なくとも一部は曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲートランナー４８は、ゲートトレンチ部４０の接続部分４１において、ゲートトレンチ部４０の内部に設けられたゲート導電部と接続してよい。
【0043】
ダミートレンチ部３０は、ゲートトレンチ部４０と同様に半導体基板１０の上面においてＵ字形状を有してよい。つまり、本例のダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有する。他の例においては、ダミートレンチ部３０は、接続部分３１を有さずに延伸方向に延伸する直線形状を有してもよい。なお本明細書では、それぞれのトレンチ部の直線状の延伸部分（３１、２９）を、１つのトレンチ部としている。
【0044】
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は第２導電型（本例ではＰ＋型）であり、ゲート金属層５０が設けられる側の活性領域の端部から、所定の範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域はウェル領域１１に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１１に覆われていてよい。
【0045】
各トレンチ部に挟まれた領域をメサ部６０と称する。メサ部６０とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本明細書では、境界部９０におけるメサ部６０を、境界メサ部６０−１と称する場合がある。メサ部６０には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ−型である。本例では、各メサ部６０のＸ軸方向における両端部には、ベース領域１４−ｅが配置されている（図１においては、Ｘ軸方向の一方の端部のみを示している）。
【0046】
メサ部６０の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が選択的に形成される。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０のメサ部６０の上面には、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。本例では、それぞれのメサ部６０の上面において、ベース領域１４−ｅに隣接する領域は、コンタクト領域１５である。
【0047】
エミッタ領域１２は、メサ部６０の上面においてゲートトレンチ部４０と隣接して設けられる。また、一部のエミッタ領域１２は、ダミートレンチ部３０と隣接して設けられてもよい。
【0048】
トランジスタ部７０のコンタクト領域１５は、メサ部６０の上面においてエミッタ領域１２と隣接して設けられてよい。エミッタ領域１２およびコンタクト領域１５のそれぞれは、コンタクトホール５４により絶縁膜から露出する部分を有する。
【0049】
本例のトランジスタ部７０におけるエミッタ領域１２およびコンタクト領域１５は、半導体基板の上面においてトレンチ部の延伸方向（Ｘ軸方向）に延伸するストライプ形状に設けられている。ストライプ形状とは、トレンチ部の延伸方向（Ｘ軸方向）における長さが、トレンチ部の配列方向（Ｙ軸方向）における幅よりも長いことを指す。長さおよび幅は、Ｘ軸方向およびＹ軸方向における最大の長さおよび最大の幅を指してよい。ストライプ形状とは、当該長さが、当該幅の２倍以上の形状を指してよく、４倍以上の形状を指してよく、１０倍以上の形状を指してもよい。
【0050】
図１の例では、トランジスタ部７０の各メサ部６０において、ストライプ状のエミッタ領域１２が、ゲートトレンチ部４０の延伸部分３９と隣接して設けられている。つまり、ストライプ状のエミッタ領域１２が、各メサ部６０のＹ軸方向の両端に配置されている。コンタクト領域１５は、エミッタ領域１２に挟まれて配置されている。なお、Ｘ軸方向において、エミッタ領域１２とベース領域１４−ｅとの間には、コンタクト領域１５が設けられてよい。
【0051】
それぞれのメサ部６０に、コンタクトホール５４が複数設けられてよい。一例として、トランジスタ部７０の各メサ部６０において、いずれかのコンタクトホール５４は、コンタクト領域１５とエミッタ領域１２とのＰＮ接合部分が絶縁膜から露出するように配置される。本例では、トランジスタ部７０のそれぞれのメサ部６０の上面に２つのＰＮ接合部分が形成されるので、それぞれのＰＮ接合部分に対応するコンタクトホール５４が配置されている。また、メサ部６０には、コンタクト領域１５を絶縁膜から露出させるコンタクトホール５４が設けられていてもよい。本例では、Ｙ軸方向におけるコンタクト領域１５の中央と対向する位置に、コンタクトホール５４が設けられている。
【0052】
本例のダイオード部８０のメサ部６０には、エミッタ領域１２が形成されていない。ダイオード部８０のメサ部６０には、コンタクト領域１５またはベース領域１４が、メサ部６０を挟む一方のダミートレンチ部３０から、他方のダミートレンチ部３０に渡って形成されている。つまり、半導体基板の上面において、ダイオード部８０のメサ部６０のＹ軸方向の幅と、ダイオード部８０のメサ部６０に設けられたコンタクト領域１５またはベース領域１４のＹ軸方向の幅は等しい。図１のダイオード部８０の例では、メサ部６０の上面においてベース領域１４−ｅと隣接する領域にコンタクト領域１５が配置されている。また、ベース領域１４−ｅとはＸ軸方向の逆側においてコンタクト領域１５と隣接する領域にベース領域１４が配置されている。
【0053】
境界部９０の境界メサ部６０−１の上面には、ベース領域１４−ｅに挟まれた領域全体にコンタクト領域１５が設けられている。一つの境界メサ部６０−１の上面に露出するコンタクト領域１５の面積は、ダイオード部８０の一つのメサ部６０の上面に露出するコンタクト領域１５の面積より大きくてよい。なお、図１では境界部９０における境界メサ部６０−１が一つである例を示しているが、境界部９０は、Ｙ軸方向において配列された複数の境界メサ部６０−１を有してもよい。
【0054】
ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。境界メサ部６０−１においてコンタクトホール５４は、コンタクト領域１５の上方に形成される。いずれのコンタクトホール５４も、メサ部６０のＸ軸方向両端に配置されたベース領域１４−ｅおよびウェル領域１１の上方には配置されていない。
【0055】
なおダイオード部８０は、半導体基板の下面側の領域において、第１導電型のカソード領域８２を有する。本例のカソード領域８２はＮ＋型である。図１においては、カソード領域８２が形成される範囲を破線で示している。ダイオード部８０は、カソード領域８２を半導体基板の上面に投影した領域であってよい。カソード領域８２を半導体基板の上面に投影した領域は、コンタクト領域１５から＋Ｘ軸方向に離れていてよい。半導体基板の下面側の領域において、カソード領域８２が形成されていない領域には、第２導電型のコレクタ領域が形成されてよい。トランジスタ部７０は、コレクタ領域を半導体基板の上面に投影した領域のうち、トレンチ部またはメサ部が形成されている領域であってよい。
【0056】
図２は、トランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０を拡大して示す上面図である。図２に示すトランジスタ部７０のメサ部６０は、ダミートレンチ部３０に挟まれたメサ部６０であるが、ゲートトレンチ部４０に隣接するメサ部６０も同様の構造を有する。
【0057】
それぞれのメサ部６０において、半導体基板の内部には、第１導電型の第１の蓄積領域１６と、第１導電型の第２の蓄積領域１７とが設けられている。第１の蓄積領域１６および第２の蓄積領域１７は、半導体基板の内部において異なる深さ位置に形成されている。第１の蓄積領域１６および第２の蓄積領域１７は、半導体基板の上面には露出していない。図２においては、半導体基板の上面と平行な投影面において第１の蓄積領域１６および第２の蓄積領域１７が設けられる範囲を、破線で示している。本例の第１の蓄積領域１６および第２の蓄積領域１７は、当該投影面において、Ｘ軸方向の両端に配置された２つのベース領域１４−ｅに挟まれた領域にストライプ状に配置されている。図２に示すように、第１の蓄積領域１６と第２の蓄積領域１７は、Ｚ軸方向において一部の領域が重なるように配置されている。
【0058】
図３は、図１のａ−ａ断面における半導体装置１００の構造の一例を示す図である。ａ−ａ断面は、トランジスタ部７０のエミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。
【0059】
コレクタ電極２４は、半導体基板１０の下面２３に形成される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。
【0060】
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８はＮ−型である。ドリフト領域１８は、他のドーピング領域が形成されずに残存した領域であってよい。
【0061】
半導体基板１０には、半導体基板１０の上面２１とドリフト領域１８との間に設けられ、コンタクト領域１５よりもドーピング濃度の低いＰ−型のベース領域１４が設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１から、ベース領域１４を貫通して、半導体基板１０の内部（本例ではドリフト領域１８）まで設けられる。
【0062】
上述したように、メサ部６０は、半導体基板１０の内部において２つのトレンチ部に挟まれた領域である。メサ部６０を挟んで対向して設けられた２つのトレンチ部は、第１のトレンチ部および第２のトレンチ部の一例である。第１のトレンチ部は、ゲートトレンチ部４０であってよく、ダミートレンチ部３０であってもよい。第２のトレンチ部は、ゲートトレンチ部４０であってよく、ダミートレンチ部３０であってもよい。
【0063】
当該断面において、トランジスタ部７０のメサ部６０には、エミッタ領域１２、コンタクト領域１５、ベース領域１４、第１の蓄積領域１６、第２の蓄積領域１７および中間領域６２が設けられる。ベース領域１４は、メサ部６０を挟む２つのトレンチ部のうち、少なくとも第１のトレンチ部と隣接して設けられる。本例のベース領域１４は、メサ部６０の挟む２つのトレンチ部の両方に隣接して設けられる。蓄積領域は、ドリフト領域１８と同じ導電型のドーパント（本例ではＮ型のドナー）が、ドリフト領域１８よりも高い濃度で蓄積した領域である。
【0064】
エミッタ領域１２は、メサ部６０の内部において半導体基板１０の上面２１とベース領域１４との間に設けられる。本例のエミッタ領域１２は、ゲートトレンチ部４０またはダミートレンチ部３０と隣接する領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。
【0065】
コンタクト領域１５は、メサ部６０の内部において半導体基板１０の上面２１とベース領域１４との間に設けられる。本例のコンタクト領域１５は、ゲートトレンチ部４０およびダミートレンチ部３０と隣接しない領域において、ベース領域１４と半導体基板１０の上面２１との間に設けられる。
【0066】
第１の蓄積領域１６は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の領域である。第１の蓄積領域１６は、ベース領域１４とドリフト領域１８との間に設けられる。第１の蓄積領域１６は、第１のトレンチ部（例えば、ゲートトレンチ部４０）との間に間隙を有して配置されてよい。本例の第１の蓄積領域１６は、メサ部６０の両側に配置された２つのトレンチ部の両方に対して、間隙を有して配置されている。第１の蓄積領域１６と、トレンチ部との間には、第２導電型の領域が設けられる。本例では、第１の蓄積領域１６とトレンチ部との間には、Ｐ−型のベース領域１４が配置されている。
【0067】
第２の蓄積領域１７は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の領域である。第２の蓄積領域１７のドーピング濃度は、第１の蓄積領域１６のドーピング濃度と同一であってよく、高くてよく、低くてもよい。第２の蓄積領域１７は、半導体基板１０の深さ方向（Ｚ軸方向）において、半導体基板１０の上面からみて、第１の蓄積領域１６よりも深い位置に設けられる。本例の第２の蓄積領域１７は、第１の蓄積領域１６とドリフト領域１８との間に設けられる。第１の蓄積領域１６および第２の蓄積領域１７は、トレンチ部の下端よりも上側に配置されている。また、第２の蓄積領域１７は、半導体基板１０の深さ方向（Ｚ軸方向）において、第１の蓄積領域１６とトレンチ部との間の間隙と重なって設けられてよい。第２の蓄積領域１７は、半導体基板１０の上面からみて、第１の蓄積領域１６よりも深い位置に配置された第１の開口部６１を有する。本例の第１の開口部６１は、第１の蓄積領域１６とトレンチ部との間の間隙と重ならない位置に設けられている。第１の開口部６１は、第２の蓄積領域１７を貫通する。
【0068】
中間領域６２は、半導体基板１０の深さ方向（Ｚ軸方向）において、第１の蓄積領域１６と第２の蓄積領域１７との間に設けられる。中間領域６２は、メサ部６０の両側の２つのトレンチ部のそれぞれと隣接していてよい。中間領域６２は、第２導電型の領域である。中間領域６２のドーピング濃度は、ベース領域１４のドーピング濃度と同一であってよい。また、ベース領域１４にＮ型の不純物を注入して第１の蓄積領域１６を形成する場合に、第１の蓄積領域１６の下側に残存したＰ型の領域を、中間領域６２としてもよい。
【0069】
第２の蓄積領域１７に設けられた第１の開口部６１を介して、ドリフト領域１８と中間領域６２とが接続する。図３に示すように、第１の開口部６１の内部に、ドリフト領域１８と中間領域６２との接合が配置されてよい。他の例では、第２の蓄積領域１７の下側にドリフト領域１８と中間領域６２との接合が配置されてよい。この場合、第１の開口部６１の内部全体に中間領域６２が形成される。他の例では、第２の蓄積領域１７の上側にドリフト領域１８と中間領域６２との接合が配置されてよい。この場合、第１の開口部６１の内部全体にドリフト領域１８が形成される。
【0070】
当該断面におけるダイオード部８０のメサ部６０は、エミッタ領域１２およびコンタクト領域１５が設けられない。他の構造は、トランジスタ部７０のメサ部６０と同様である。つまり、ダイオード部８０のメサ部６０には、ベース領域１４、第１の蓄積領域１６、第２の蓄積領域１７および中間領域６２が設けられる。ダイオード部８０のメサ部６０におけるベース領域１４は、当該断面において、第１の蓄積領域１６と半導体基板１０の上面２１との間の領域の全体に形成されている。
【0071】
当該断面における境界部９０の境界メサ部６０−１は、エミッタ領域１２が設けられない。他の構造は、トランジスタ部７０のメサ部６０と同様である。つまり、境界メサ部６０−１には、コンタクト領域１５、ベース領域１４、第１の蓄積領域１６、第２の蓄積領域１７および中間領域６２が設けられる。境界メサ部６０−１におけるコンタクト領域１５は、境界メサ部６０−１を挟む２つのトレンチ部の両方に隣接する。
【0072】
第１の蓄積領域１６および第２の蓄積領域１７を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。また、第１の蓄積領域１６をトレンチ部から離して配置することで、ダイオード部８０の逆回復時等における過渡的なコレクタ−ゲート間容量を低減できる。
【0073】
第２の蓄積領域１７を、第１の蓄積領域１６およびトレンチ部の間の間隙を覆うように配置することで、トレンチ部に隣接する領域において、キャリアが過剰に引き抜かれることを抑制できる。このため、コレクタ−ゲート間容量を低減させつつ、ＩＥ効果を維持できる。更に、第２の蓄積領域１７に第１の開口部６１を設けることで、半導体装置１００のオン時等においてトレンチ部に隣接する領域ではキャリアを蓄積することができ、ターンオフ時等においては第１の開口部６１を介してキャリアを引き抜くことができる。このため、ＩＥ効果を維持しつつ、ターンオフ損失を低減できる。なお、ダイオード部８０および境界部９０の少なくとも一方には、第１の蓄積領域１６および第２の蓄積領域１７の少なくとも一方が設けられていなくともよい。
【0074】
トランジスタ部７０、ダイオード部８０および境界部９０のそれぞれにおいて、ドリフト領域１８の下側にはＮ＋型のバッファ領域２０が形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
【0075】
トランジスタ部７０において、バッファ領域２０の下側には、Ｐ＋型のコレクタ領域２２が形成される。ダイオード部８０において、バッファ領域２０の下側には、Ｎ＋型のカソード領域８２が形成される。境界部９０において、バッファ領域２０の下側には、コレクタ領域２２が形成されてよく、カソード領域８２が形成されてもよい。本例の境界部９０には、コレクタ領域２２が形成されている。
【0076】
一例としてダイオード部８０は、半導体基板１０の下面２３に垂直な方向においてカソード領域８２と重なる領域である。また、トランジスタ部７０は、半導体基板１０の下面２３に垂直な方向においてコレクタ領域２２と重なる領域のうち、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域である。境界部９０は、メサ部６０の上面にエミッタ領域１２が形成されておらず、且つ、メサ部６０の上面の大部分（例えば、メサ部６０の上面の半分以上）においてコンタクト領域１５が形成された領域である。
【0077】
半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０、および、１つ以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５、第１の蓄積領域１６、第２の蓄積領域１７および中間領域６２の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達してよい。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部に隣接してドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【0078】
ゲートトレンチ部４０は、半導体基板１０の上面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
【0079】
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
【0080】
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
【0081】
図４は、メサ部６０のＹＺ断面の拡大図である。図４においては、トランジスタ部７０におけるメサ部６０を示している。本例において第１のトレンチ部はゲートトレンチ部４０−１であり、第２のトレンチ部はゲートトレンチ部４０−２である。
【0082】
第１の蓄積領域１６は、ゲートトレンチ部４０−１との間に第１の間隙６３を有する。第１の蓄積領域１６は、ゲートトレンチ部４０−２との間に第２の間隙６４を有する。第１の間隙６３および第２の間隙６４には、ベース領域１４が形成されてよい。第１の間隙６３および第２の間隙６４を介して、ベース領域１４と中間領域６２とが接続されている。
【0083】
第２の蓄積領域１７は、半導体基板１０の深さ方向において第１の間隙６３および第２の間隙６４の両方と重なって配置される。本例の第２の蓄積領域１７は、ゲートトレンチ部４０−１およびゲートトレンチ部４０−２の両方と接して設けられる。第２の蓄積領域１７は、第１の間隙６３および第２の間隙６４の全体を少なくとも覆うように配置される。
【0084】
第１の開口部６１は、半導体基板１０の深さ方向において第１の間隙６３および第２の間隙６４の両方と重ならない位置に設けられている。本例の第１の開口部６１は、メサ部６０のメサ幅方向（すなわち、２つのトレンチ部を結ぶ方向。本例ではＹ軸方向）における中央を開口内に含むように配置されている。これにより、第１の開口部６１とゲートトレンチ部４０との距離を最大化して、ゲートトレンチ部４０の近傍に蓄積されたキャリアが第１の開口部６１を介して引き抜かれることを抑制できる。このため、半導体装置１００のオン電圧を低減できる。
【0085】
メサ幅方向において、第１の開口部６１の幅Ｌ２が、第２の蓄積領域１７の幅（Ｍ−Ｌ２）よりも小さいことが好ましい。なお、メサ幅方向におけるメサ部６０の幅をＭとする。第２の蓄積領域１７に比べて、第１の開口部６１の幅Ｌ２が大きくなると、ゲートトレンチ部４０の近傍に蓄積されたキャリアが、第１の開口部６１から引き抜かれやすくなる。このため、オン電圧が上昇してしまう。第１の開口部６１の幅Ｌ２は、第２の蓄積領域１７の幅（Ｍ−Ｌ２）の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。また、第１の開口部６１の幅Ｌ２は、１μｍ以下であってよく、０．５μｍ以下であってよく、０．３μｍ以下であってもよい。
【0086】
中間領域６２は、半導体基板１０の深さ方向において、第１の開口部６１と重なって配置されてよい。つまり、半導体基板１０の下面２３側からＺ軸方向に第１の開口部６１を見たときに、中間領域６２の一部の領域が見えるように中間領域６２が配置されてよい。これにより、ターンオフ時等において、キャリアを第１の開口部６１から引き抜きやすくなる。図４に示すように、中間領域６２は、第１の開口部６１の内部にも設けられてよい。
【0087】
また、第１の間隙６３の幅をＬ１とした場合に、下式を満たすことが好ましい。
０＜Ｌ１／Ｍ≦０．１
第２の間隙６４の幅は、第１の間隙６３の幅と同一であってよい。ゲート−コレクタ間容量を低減するには、第１の蓄積領域１６と、ゲートトレンチ部４０とが少しでも離れていればよい。また、第１の間隙６３の幅Ｌ１を大きくすると、ゲートトレンチ部４０の近傍におけるキャリア蓄積効果が低減してしまう。Ｌ１／Ｍの上限は、０．０５であってよく、０．０２５であってもよい。Ｌ１／Ｍの下限は、０．０１であってよく、０．０２であってもよい。一例として、メサ部６０のメサ幅Ｍは、１μｍ以上、１０μｍ以下程度である。第１の間隙６３の幅Ｌ１は、０．５μｍ以下であってよく、０．３μｍ以下であってよく、０．１μｍ以下であってもよい。
【0088】
また、第１の間隙６３の幅と、第１の開口部６１の幅Ｌ２は、Ｌ１＜Ｌ２の関係を満たしてよい。第１の開口部６１の幅Ｌ２が小さくなりすぎると、キャリアの引き抜き効率が低下してしまう。幅Ｌ２は、幅Ｌ１の１．２倍以上であってよく、１．５倍以上であってもよい。ただし、Ｌ２＜Ｌ１であってもよい。
【0089】
メサ幅方向において、第１の間隙６３および第１の開口部６１の間の距離をＬ３とする。つまり、距離Ｌ３は、第１の間隙６３の第１の開口部６１側の端部から、第１の開口部６１の第１の間隙６３側の端部までの、Ｙ軸上の距離である。本例において距離Ｌ３は、第１の蓄積領域１６と重なっている、第２の蓄積領域１７の幅である。距離Ｌ３およびメサ幅Ｍは、０．９×Ｍ／２≦Ｌ３を満たしてよい。これにより、第１の開口部６１を、メサ部６０のほぼ中心に配置して、ゲートトレンチ部４０の近傍に蓄積されたキャリアが第１の開口部６１を介して引き抜かれることを抑制できる。
【0090】
半導体基板１０の上面２１と垂直な深さ方向における、中間領域６２の厚みをＴ１、エミッタ領域１２の下側に設けられたベース領域１４の厚みをＴ２、第１の蓄積領域１６の厚みをＴ３、第２の蓄積領域１７の厚みをＴ４とする。第１の開口部６１の幅Ｌ２は、中間領域６２の厚みＴ１より大きくてよい。幅Ｌ２は、厚みＴ１の２倍以上であってよく、３倍以上であってもよい。中間領域６２は、ＸＹ面においてメサ部６０のほぼ全体に形成されているので、Ｚ軸方向の厚みが小さくてもキャリアを通過させることができる。一方で、第１の開口部６１の幅Ｌ２を小さくしすぎると、ドリフト領域１８からキャリアを効率よく引き抜くことができなくなる。
【0091】
ベース領域１４の厚みＴ２は、中間領域６２の厚みＴ１より大きくてよい。ベース領域１４の厚みＴ２は、深さ方向においてエミッタ領域１２と第１の蓄積領域１６に挟まれた領域の厚みを指す。ベース領域１４を薄くしすぎると、チャネル長が短くなり、各ドーピング領域の位置バラツキによる閾値電圧の変動が大きくなってしまう。厚みＴ２は、厚みＴ１の２倍以上であってよく、３倍以上であってもよい。
【0092】
第１の蓄積領域１６の厚みＴ３は、中間領域６２の厚みＴ１より大きくてよい。厚みＴ３は、厚みＴ１の２倍以上であってよく、４倍以上であってもよい。第２の蓄積領域１７の厚みＴ４は、中間領域６２の厚みＴ１より大きくてよい。厚みＴ４は、厚みＴ１の３倍以上であってよく、５倍以上であってもよい。なお、ドリフト領域１８のドーピング濃度の２倍となる位置を、第２の蓄積領域１７とドリフト領域１８との境界としてよい。それぞれの蓄積領域の厚みを大きくすることで、キャリアの蓄積効果を高めることができる。第２の蓄積領域１７の厚みＴ４は、第１の蓄積領域１６の厚みＴ３より大きくてよい。これにより、トレンチ部の下端近傍において、キャリアを効率的に蓄積できる。
【0093】
半導体基板１０の上面２１と垂直な深さ方向において、半導体基板１０の上面２１から第１の蓄積領域１６の下端までの距離をＤ３、第１の蓄積領域１６の下端から第２の蓄積領域１７の下端までの距離をＤ２、第２の蓄積領域１７の下端からゲートトレンチ部４０の下端までの距離をＤ１とする。距離Ｄ１は、距離Ｄ２と距離Ｄ３の和より大きくてよい。距離Ｄ１が小さくなると、ゲートトレンチ部４０の下端近傍に蓄積されたキャリアが、第１の開口部６１を介して引き抜かれやすくなり、オン電圧が上昇してしまう。距離Ｄ１は、距離Ｄ２＋Ｄ３の１．２倍以上であってよく、１．５倍以上であってもよい。距離Ｄ３は距離Ｄ２より大きくよい。距離Ｄ３は、距離Ｄ２の１．５倍以上であってよく、２倍以上であってもよい。
【0094】
なお、本例のトランジスタ部７０は、ゲートトレンチ部４０の間に、ダミートレンチ部３０を設けていない。つまり、複数のゲートトレンチ部４０が、ダミートレンチ部３０を挟まずに、Ｙ軸方向において連続して配列されている。
【0095】
一般に、１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とを交互に配列することで、キャリア蓄積効果を生じさせることができる。ダミートレンチ部３０とゲートトレンチ部４０との比率を変化させることで、スイッチング速度等の半導体装置１００の特性を調整できる。また、Ｙ軸方向に空乏層を伸ばして、半導体装置１００の耐圧を向上できる。
【0096】
これに対して半導体装置１００においては、第１の蓄積領域１６および第２の蓄積領域１７を設けることでキャリア蓄積効果を生じさせることができる。また、第１の開口部６１の幅または個数を変化させることで、スイッチング速度等の半導体装置１００の特性を調整できる。また、第１の開口部６１の近傍において中間領域６２とドリフト領域１８によるＰＮ接合が設けられるので、第１の開口部６１から空乏層を広げることができる。このため、ダミートレンチ部３０と同様に、空乏層をＹ軸方向に伸ばすことができる。
【0097】
つまり、ゲートトレンチ部４０の間にダミートレンチ部３０を設けなくとも、ダミートレンチ部３０を設けた場合と同様の効果が生じる。そして、ゲートトレンチ部４０の間にダミートレンチ部３０を設けなくともよいので、ダミートレンチ部３０のダミー絶縁膜３２が所定の特性を有しているか等を試験するスクリーニング試験の工数を低減できる。
【0098】
図４の例においては、第２の蓄積領域１７は、一部の領域がベース領域１４と同一の深さ位置に設けられ、他の一部の領域がドリフト領域１８と同一の深さ位置に設けられていた。他の例では、第２の蓄積領域１７は、全体がドリフト領域１８と同一の深さ位置に設けられていてもよい。
【0099】
また、第１の蓄積領域１６は、Ｚ軸方向において第１の開口部６１と重なる範囲内に形成されてもよい。つまり、第１の蓄積領域１６のＹ軸方向における両端は、第１の開口部６１と重なる位置に設けられてよい。この場合、中間領域６２は、第１の蓄積領域１６と、第１の開口部６１との間に配置されてよい。
【0100】
また、第１の蓄積領域１６は、隣りあう２つのゲートトレンチ部４０のうち、少なくとも一方のゲートトレンチ部４０と接していてもよい。つまり、第１の蓄積領域１６と、少なくとも一つのゲートトレンチ部４０との間には第１の間隙６３が設けられなくともよい。
【0101】
また、第１の間隙６３の少なくとも一部の領域と、第１の開口部６１の少なくとも一部の領域とは、Ｚ軸方向において重なる位置に設けられてもよい。第１の間隙６３および第１の開口部６１のうちのいずれか一方の全体が、他方と重なるように設けられてもよい。この場合、第１の間隙６３および第１の開口部６１は、両方がゲートトレンチ部４０と接していてよく、両方が接していなくてもよく、いずれか一方だけがゲートトレンチ部４０と接していてもよい。
【0102】
図５は、メサ部６０のＹＺ断面の他の例の拡大図である。図４においては、トランジスタ部７０におけるメサ部６０を示している。本例のゲートトレンチ部４０は、上側部分４６と、下側部分４７とを有する。
【0103】
図１および図２に示したように、ゲートトレンチ部４０は半導体基板１０の上面２１において予め定められた延伸方向（Ｘ軸方向）に沿って延伸して設けられる。上側部分４６は、延伸方向と垂直な断面（ＹＺ面）において、側壁が直線状に形成された部分である。なお、上側部分４６において半導体基板１０の上面２１と隣接する部分では、側壁が直線状でなくともよい。下側部分４７は、上側部分４６の下側に設けられ、側壁が曲線状に形成された部分である。下側部分４７は、ゲートトレンチ部４０の下端を含む。下側部分４７の上端（上側部分４６との境界）は、側壁の傾きが、上側部分４６の側壁の傾きから変化し始める点である。
【0104】
ＹＺ断面において、下側部分４７における側壁の上端と、中間領域６２とを、第２の蓄積領域１７を通過せずに結ぶ最短経路６５の距離をＸとする。距離Ｘは、メサ部６０の幅Ｍの半分より大きくてよい（すなわち、Ｍ／２＜Ｘを満たしてよい）。ゲートトレンチ部４０の下端近傍から中間領域６２までの距離Ｘを大きくすることで、ゲートトレンチ部４０の下端近傍に蓄積されたキャリアが、中間領域６２を介して引き抜かれることを抑制できる。距離Ｘは、メサ幅Ｍの半分の１．２倍より大きくてよく、１．４倍より大きくてもよい。
【0105】
また、下側部分４７の上端が不明瞭な場合、ゲートトレンチ部４０の下端と、中間領域６２とを結ぶ最短経路の距離をＸとしてもよい。ゲートトレンチ部４０の下端は、ゲートトレンチ部４０において最も下側に位置する点である。ゲートトレンチ部４０の下端は、Ｙ軸方向においてゲートトレンチ部４０の中央に配置されてよい。
【0106】
本例の中間領域６２は、第１の開口部６１を通って、第２の蓄積領域１７よりも下側に突出して設けられている。この場合、キャリアの引き抜きが容易になる。第２の蓄積領域１７よりも下側に突出する中間領域６２の部分の深さ方向における長さは、中間領域６２の厚みＴ１より小さくてよく、大きくてもよい。中間領域６２の突出長さに応じて、キャリアの引き抜き効率と、オン電圧とを調整できる。
【0107】
図６は、メサ部６０のＹＺ断面の他の例の拡大図である。本例のメサ部６０は、中間領域６２の配置が、図４または図５に示したメサ部６０と異なる。他の構造は、図４または図５に示したメサ部６０と同一であってよい。
【0108】
本例の中間領域６２は、半導体基板１０の深さ方向において、第１の開口部６１と重ならないように配置されている。つまり、第１の開口部６１の端部６６は、第１の蓄積領域１６および第２の蓄積領域１７の間において、第２の蓄積領域１７の端部６７よりも外側に配置されている。外側とは、隣接するゲートトレンチ部４０により近い側を指す。
【0109】
この場合、半導体基板１０の下面２３側から見て、中間領域６２が露出していない。このため、ゲートトレンチ部４０の下端近傍に蓄積したキャリアが、中間領域６２を介して引き抜かれることを抑制できる。本例では、第１の開口部６１の内部全体にドリフト領域１８が形成されている。ドリフト領域１８は、第１の蓄積領域１６および第２の蓄積領域１７の間にも形成されてよい。
【0110】
本例においては、ゲートトレンチ部４０の下側部分４７の上端と、中間領域６２とを結ぶ最短経路は、下側部分４７の上端と第１の開口部６１の端部６７とを結ぶ部分９１と、端部６７に沿って第２の蓄積領域１７を迂回する部分９２と、端部６７と中間領域６２とを結ぶ部分９３とを有する。
【0111】
図７は、メサ部６０のＹＺ断面の他の例の拡大図である。本例のメサ部６０は、第１の蓄積領域１６の形状が、図４から図６に示したメサ部６０と異なる。他の構造は、図４から図６に示したいずれかのメサ部６０と同一であってよい。
【0112】
本例の第１の蓄積領域１６は、半導体基板１０の深さ方向において第１の開口部６１と重なる第２の開口部６８を有する。第２の開口部６８は、第１の蓄積領域１６を貫通する。第２の開口部６８の内部には、ベース領域１４と同一の導電型の領域が形成されている。このような構造により、半導体装置１００のターンオフ時等において、正孔等のキャリアを、第１の開口部６１および第２の開口部６８を通って引き抜くことができる。第１の開口部６１および第２の開口部６８は、半導体装置１００の深さ方向において、コンタクト領域１５と重なる領域に形成されてよい。
【0113】
Ｙ軸方向において、第２の開口部６８の幅は、第１の開口部６１の幅と同一であってよく、大きくてもよく、小さくてもよい。また、Ｘ軸方向において、第２の開口部６８の長さは、第１の開口部６１の長さと同一であってよく、大きくてもよく、小さくてもよい。
【0114】
図８は、図１のａ−ａ断面における半導体装置１００の構造の他の例を示す図である。本例の半導体装置１００は、第１の開口部６１の形状が、図１から図７において説明した半導体装置１００と異なる。他の構造は、図１から図７において説明したいずれかの半導体装置１００と同一であってよい。
【0115】
本例では、境界メサ部６０−１における第１の開口部６１のＹ軸方向における幅Ｙ２は、トランジスタ部７０のいずれかのメサ部６０における第１の開口部６１の幅Ｙ１よりも大きい。境界メサ部６０−１における第１の開口部６１のＹ軸方向における幅Ｙ２は、トランジスタ部７０のいずれのメサ部６０における第１の開口部６１の幅Ｙ１よりも大きくてよい。これにより、トランジスタ部７０とダイオード部８０との境界において、正孔等のキャリアを効率よく引き抜くことができる。このため、トランジスタ部７０およびダイオード部８０において、一方のキャリアが他方に影響を与えることを抑制できる。
【0116】
また、ダイオード部８０における第１の開口部６１のＹ軸方向における幅Ｙ３は、トランジスタ部７０のメサ部６０における第１の開口部６１の幅Ｙ１よりも大きくてよい。ダイオード部８０における第１の開口部６１の幅Ｙ３は、トランジスタ部７０から離れたメサ部６０ほど大きくてよい。また、ダイオード部８０における少なくとも一部のメサ部６０の第１の開口部６１の幅Ｙ３は、境界メサ部６０−１における第１の開口部６１の幅Ｙ２よりも大きくてよい。このような構造により、ダイオード部８０において、第２の蓄積領域１７による正孔等のキャリアの移動が阻害されるのを抑制できる。
【0117】
図９は、半導体装置１００の上面の他の例を示す図である。本例では、トランジスタ部７０のそれぞれのメサ部６０のベース領域１４−ｅに挟まれた領域において、コンタクト領域１５とエミッタ領域１２とがＸ軸方向に沿って交互に配置されている。Ｙ軸方向において、コンタクト領域１５およびエミッタ領域１２の幅は、メサ部６０の幅と等しい。つまり、コンタクト領域１５およびエミッタ領域１２は、それぞれのメサ部６０において、メサ部６０を挟む２つのトレンチ部の両方に隣接するように形成されている。他の構造は、図１および図２に示した半導体装置１００と同一である。
【0118】
図１０は、図９におけるａ−ａ断面を示す図である。本例のａ−ａ断面は、トランジスタ部７０のエミッタ領域１２を通過するＹＺ面である。本例のａ−ａ断面は、トランジスタ部７０のメサ部６０において、エミッタ領域１２が２つのトレンチ部に隣接するように配置されている点で、図１から図８に示した半導体装置１００と相違する。他の構造は、図１から図８に示したいずれかの態様の半導体装置１００と同一である。このような構造によっても、オン電圧の低下と、ターンオフ損失の低減を容易に両立できる。
【0119】
図１１は、図９におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、図１から図１０において説明したいずれかの半導体装置１００の構成に加え、フローティング領域８４を更に備える。フローティング領域８４は、ダイオード部８０において、カソード領域８２の上方に形成されている。
【0120】
フローティング領域８４は、電気的にフローティング状態である、第２導電型（本例ではＰ＋型）の領域である。電気的にフローティング状態とは、コレクタ電極２４およびエミッタ電極５２のいずれにも接触していない状態を指す。フローティング領域８４を設けることにより、カソード領域８２からの電子の注入を抑制できる。これにより、半導体基板１０の下面側においてライフタイムキラーを形成しなくとも、半導体基板１０の深さ方向におけるキャリア分布を調整できる。このため、半導体装置１００の製造コストを低減でき、また、ライフタイムキラーに起因するリーク電流を低減できる。
【0121】
なお、フローティング領域８４は、カソード領域８２を部分的に覆うように形成されている。フローティング領域８４には、第３の開口部８５が設けられてよい。つまり、カソード領域８２の一部分は、フローティング領域８４に覆われていない。これによりフローティング領域８４を設けても、ダイオード部８０がダイオード動作できる。電子の注入を抑制すべく、フローティング領域８４は、カソード領域８２の上面の半分より大きい範囲を覆って形成されてよい。
【0122】
なお、フローティング領域８４は、第１の開口部６１と重なる位置には配置されなくともよい。つまり、第３の開口部８５と、第１の開口部６１とが重なる位置に配置されてよい。この場合、第１の開口部６１の直下において、カソード領域８２から電子が注入される。
【0123】
図１２は、図９におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、図１１に示した半導体装置１００に対して、フローティング領域８４の配置が異なる。他の構造は、図１１に示した半導体装置１００と同一である。
【0124】
本例のフローティング領域８４は、第１の開口部６１と重なる位置に配置されている。つまり、第３の開口部８５と、第１の開口部６１とが重ならないように、フローティング領域８４が配置されている。この場合、第１の開口部６１とはＹ軸方向においてずれた位置において、カソード領域８２から電子が注入される。
【0125】
図１３は、メサ部６０のＹＺ断面の他の例の拡大図である。本例のメサ部６０は、ゲートトレンチ部４０の構造が、図１から図１２に示したいずれかの半導体装置１００のゲートトレンチ部４０と異なる。他の構造は、図１から図１２に示したいずれかの半導体装置１００と同一であってよい。
【0126】
本例のゲートトレンチ部４０は、ゲート絶縁膜４２が薄い薄膜部７２と、薄膜部７２よりもゲート絶縁膜４２が厚い厚膜部７４とを有する。ゲート絶縁膜４２の厚みは、Ｙ軸方向における厚みを用いてよい。厚膜部７４を設けることで、ゲートトレンチ部４０の下端におけるゲートトレンチ部４０の耐圧を向上できる。
【0127】
本例では、中間領域６２に沿って正孔がＹ軸方向に移動するので、正孔に引き寄せられて、電子電流がメサ部６０の中央側にも広がりやすい。この場合、Ｐ型領域において電子電流の流れる経路長が長くなり、オン電圧が上昇する。本例においては、第１の蓄積領域１６および中間領域６２は、薄膜部７２と対向して配置されることが好ましい。薄膜部７２においては、電子がゲート導電部４４に強く引き付けられるので、電子電流をゲートトレンチ部４０に沿って流すことが容易になる。第２の蓄積領域１７は、薄膜部７２に対向して配置されてよく、厚膜部７４に対向して配置されてよく、薄膜部７２および厚膜部７４の両方に跨って配置されてもよい。
【0128】
図１４は、半導体装置１００におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０の構造が、図１から図１３において説明した半導体装置１００と異なる。トランジスタ部７０および境界部９０は、図１から図１３において説明したいずれかの態様のトランジスタ部７０および境界部９０と同一であってよい。図１４の例におけるトランジスタ部７０および境界部９０は、図１０に示したトランジスタ部７０および境界部９０と同一である。
【0129】
本例のダイオード部８０は、図１０に示したダイオード部８０に対して、第２の蓄積領域１７の構造が異なる。他の構造は、図１０に示したダイオード部８０と同一であってよい。本例のダイオード部８０の第２の蓄積領域１７は、Ｙ軸方向（メサ幅方向）に沿って配置された第１の開口部６１のメサ部６０一つ当たりの数が、トランジスタ部７０においてＹ軸方向に沿って配置された第１の開口部６１のメサ部６０一つ当たりの数よりも多い。本例では、トランジスタ部７０の各メサ部６０には、一つの第１の開口部６１が設けられており、ダイオード部８０の各メサ部６０には、複数の第１の開口部６１がＹ軸方向に沿って設けられている。
【0130】
ダイオード部８０の各メサ部６０におけるいずれかの第１の開口部６１は、トランジスタ部７０の各メサ部６０における第１の開口部６１と対応する位置に配置されてよい。対応する位置とは、メサ部６０内におけるＹ軸方向の位置が同一であることを指す。本例では、トランジスタ部７０の各メサ部６０の第１の開口部６１は、各メサ部６０のＹ軸方向の中央に配置されており、ダイオード部８０の各メサ部６０のいずれかの第１の開口部６１も、各メサ部６０のＹ軸方向の中央に配置されている。境界メサ部６０−１における第１の開口部６１の配置は、トランジスタ部７０のメサ部６０と同一であってよく、ダイオード部８０のメサ部６０と同一であってよく、トランジスタ部７０およびダイオード部８０とは異なっていてもよい。
【0131】
トランジスタ部７０の第２の蓄積領域１７における第１の開口部６１の数を比較的に少なくすることで、オン時におけるキャリアの蓄積効果を維持できる。また、ダイオード部８０の第２の蓄積領域１７に、より多くの第１の開口部６１を設けることで、アノード側からのキャリアの注入量を増加させて、ダイオード部８０の順方向電圧を小さくできる。また、ターンオフ時等においてキャリアを容易に引き抜くことができる。また、ダイオード部８０の第２の蓄積領域１７に第１の開口部６１を分散して設けることで、ＰＮ接合をＹ軸方向に分散して配置することができ、空乏層が広がる起点を分散して設けることができる。このため、半導体装置１００の耐圧を向上できる。
【0132】
ダイオード部８０における、それぞれの第１の開口部６１のＹ軸方向における幅は、トランジスタ部７０における第１の開口部６１のＹ軸方向の幅と同一であってよく、異なっていてもよい。また、ダイオード部８０におけるそれぞれの第１の開口部６１の幅は、互いに同一であってよく、異なっていてもよい。
【0133】
また、ダイオード部８０の各メサ部６０における第１の開口部６１のＹ軸方向における個数は、互いに同一であってよく、異なっていてもよい。一例として、Ｙ軸方向におけるトランジスタ部７０からの距離が大きいメサ部６０ほど、第１の開口部６１の数が少なくてもよい。
【0134】
本例のダイオード部８０は、フローティング領域８４を更に有する。フローティング領域８４は、境界メサ部６０−１との境界において、カソード領域８２を露出させてよい。フローティング領域８４は、ダイオード部８０の第１の開口部６１とＺ軸方向において重なるように設けられてよい。本例のフローティング領域８４は、ダミートレンチ部３０の下方に第３の開口部８５を有しており、他の位置には第３の開口部８５を有していない。図１４の例では、フローティング領域８４が一つのメサ部６０に渡って設けられているが、フローティング領域８４は、Ｙ軸方向に沿って複数のメサ部６０に渡って連続して設けられてもよい。
【0135】
ダイオード部８０において、トレンチ部に接していない第２の蓄積領域１７の、Ｙ軸方向における幅Ｌａは、第１の開口部６１の幅Ｌｂよりも長くてよい。この場合は、ダイオード部のアノード側からのキャリアの注入量を減少させて、ダイオード部８０の逆回復損失を小さくできる。
【0136】
ダイオード部８０において、トレンチ部に接していない第２の蓄積領域１７の、Ｙ軸方向における幅Ｌａは、第１の開口部６１の幅Ｌｂよりも短くてよい。この場合は、ドリフト領域１８とベース領域１４とのＰＮ接合をＹ軸方向に分散して広く配置することができ、空乏層が広がる起点を広く設けることができる。このため、半導体装置１００の耐圧を向上できる。
【0137】
境界部９０に最も近く隣接するフローティング領域８４において、境界部９０側の端部の位置から、当該端部を半導体基板１０の上面２１に投影したメサ部６０内部で、ダミートレンチ部３０に接した第２の蓄積領域１７のＹ軸方向端部までの長さＷａは、５μｍ以下であってよい。これにより、逆回復時の正孔の注入を担保し、サージ電圧を抑制する。
【0138】
図１５は、半導体装置１００におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０の構造が、図１４において説明した半導体装置１００と異なる。トランジスタ部７０および境界部９０は、図１４において説明したいずれかの態様のトランジスタ部７０および境界部９０と同一であってよい。
【0139】
本例のダイオード部８０は、図１４に示したダイオード部８０に対して、フローティング領域８４の構造が異なる。他の構造は、図１４に示したダイオード部８０と同一であってよい。フローティング領域８４は、少なくとも一つの第３の開口部８５が、ダイオード部８０の第２の蓄積領域１７に設けられたいずれかの第１の開口部６１と、Ｚ軸方向において重なる位置に配置されている。
【0140】
図１５の例では、フローティング領域８４は、メサ部６０のＹ軸方向の中央に配置された第１の開口部６１−１と重なる第３の開口部８５を有している。他の例では、フローティング領域８４は、メサ部６０のそれぞれの第１の開口部６１と重なるように、一つのメサ部６０内に複数の第３の開口部８５をＹ軸方向において離散的に有してもよい。第１の開口部６１と第３の開口部８５とを重ねて配置することで、キャリアの注入を促進できる。
【0141】
図１６は、図１４に示した半導体装置１００の動作例を説明する図である。図１６は、ダイオード部８０に順バイアスが印加されている状態を示している。また、図１６において正孔（ホール）の注入を実線の矢印で示しており、電子の注入を破線の矢印で示している。
【0142】
本例では、ダイオード部８０に複数の第１の開口部６１を設けているので、順バイアス時において、アノード側からのホールの注入量を増加させることができる。このため、ダイオード部８０の順バイアスを小さくできる。
【0143】
図１７は、図１４に示した半導体装置１００の動作例を説明する図である。図１７は、ダイオード部８０が逆回復している状態を示している。本例では、ダイオード部８０に複数の第１の開口部６１を設けているので、逆回復時において、アノード側からのホールの引き抜き量を増加させることができる。このため、ダイオード部８０の逆回復時間を短くできる。
【0144】
逆回復時には、フローティング領域８４とカソード領域８２とのｐｎ接合は逆バイアス状態となり、アバランシェ降伏によるアバランシェ電流が発生する。そのため、正孔は当該ｐｎ接合からバッファ領域２０、ドリフト領域１８に向かって流れ、電子は当該ｐｎ接合からカソード領域８２に向かって流れる。
【0145】
なお、境界部９０およびダイオード部８０の境界における第３の開口部８５のＹ軸方向の幅は、５μｍ以下であってよい。これにより、電子が急激に引き抜かれることを抑制して、逆回復時におけるサージ電流を小さくできる。
【0146】
図１８は、半導体装置１００におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０の構造が、図１５において説明した半導体装置１００と異なる。トランジスタ部７０および境界部９０は、図１５において説明したいずれかの態様のトランジスタ部７０および境界部９０と同一であってよい。
【0147】
本例のダイオード部８０は、図１５に示したダイオード部８０に対して、フローティング領域８４の構造が異なる。他の構造は、図１５に示したダイオード部８０と同一であってよい。本例のフローティング領域８４は、メサ部６０のそれぞれの第１の開口部６１と重なるように、複数の第３の開口部８５をＹ軸方向において離散的に有する。これにより、順バイアス時におけるキャリアの注入を促進して、順方向電圧を更に小さくできる。対応する第１の開口部６１および第３の開口部８５は、部分的に重なって配置されてよく、全体が重なって配置されてもよい。
【0148】
図１９は、半導体装置１００の上面の他の例を示す図である。本例の半導体装置１００は、ダイオード部８０の構造が、図１から図１８において説明したいずれかの態様の半導体装置１００と異なる。他の構造は、図１から図１８いおいて説明したいずれかの態様の半導体装置１００と同一であってよい。図１９に示した例においては、ダイオード部８０以外の構造は、図９に示した半導体装置１００と同一である。
【0149】
本例のダイオード部８０の各メサ部６０における半導体基板１０の上面には、メサ幅方向とは垂直な方向（Ｘ軸方向）に沿って、Ｐ＋型のコンタクト領域１５と、コンタクト領域１５よりも正孔の移動度が小さい調整領域１９とが交互に配置されている。調整領域１９は、コンタクト領域１５よりもドーピング濃度の低いＰ型の領域であってよい。調整領域１９のドーピング濃度は、ベース領域１４と同一であってよく、異なっていてもよい。他の例では、調整領域１９は、Ｎ型の領域であってもよい。調整領域１９のドーピング濃度は、エミッタ領域１２と同一であってよく、異なっていてもよい。
【0150】
ダイオード部８０にコンタクト領域１５を設けることで、ダイオード部８０のドリフト領域１８へのキャリアの注入量を増大させて、ダイオード部８０の順方向電圧Ｖｆを小さくできる。特に、大電流動作時における順方向電圧Ｖｆを小さくできる。ただし、コンタクト領域１５の面積を大きくすると、逆回復動作時に流れる逆電流のピーク値Ｉｒｐが大きくなってしまう。ダイオード部８０のメサ部６０の上面に形成されるコンタクト領域１５と、調整領域１９との面積比を調整することで、ダイオード部８０の順方向電圧Ｖｆおよび逆電流のピーク値Ｉｒｐを調整できる。
【0151】
一例として、ダイオード部８０におけるコンタクト領域１５は、トランジスタ部７０におけるコンタクト領域１５に対して、Ｘ軸方向において同一の位置および幅で設けられてよい。調整領域１９は、トランジスタ部７０のエミッタ領域１２に対して、Ｘ軸方向において同一の位置および幅で設けられてよい。これらの位置および幅は、半導体基板１０の上面における位置および幅であってよい。
【0152】
他の例では、ダイオード部８０におけるコンタクト領域１５は、トランジスタ部７０におけるコンタクト領域１５に対して、Ｘ軸方向における位置および幅の少なくとも一方が異なっていてよい。調整領域１９は、トランジスタ部７０のエミッタ領域１２に対して、Ｘ軸方向における位置および幅の少なくとも一方が異なっていてよい。これらの位置および幅を調整することで、ダイオード部８０の順方向電圧Ｖｆおよび逆電流のピーク値Ｉｒｐを調整できる。
【0153】
図１９においては、コンタクト領域１５および調整領域１９が、Ｘ軸方向に沿って交互に配置された例を示したが、コンタクト領域１５および調整領域１９の配置は図１９の例に限定されない。それぞれのコンタクト領域１５がコンタクトホール５４を介してエミッタ電極５２に接続できることを条件として、コンタクト領域１５および調整領域１９の配置を変更できる。
【0154】
図２０は、図１９に示した半導体装置１００のトランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０の上面を拡大して示す上面図である。本例においては、第２の蓄積領域１７が設けられる領域にドットでハッチングを付している。また、コンタクトホール５４のハッチングを省略している。
【0155】
それぞれのメサ部６０には、図２に示した例と同様に、第１の蓄積領域１６、第２の蓄積領域１７、第１の間隙および第１の開口部６１が、Ｘ軸方向に沿ってストライプ状に配置されている。ただし、ダイオード部８０のメサ部６０においては、複数の第１の開口部６１がＹ軸方向に沿って配列されている。なお、第１の蓄積領域１６および第２の蓄積領域１７のＸ軸方向における端部は、コンタクトホール５４の端部よりもベース領域１４−ｅ側（Ｘ軸負側）に配置されていてよく、図２の例と同様にコンタクトホール５４の端部に対してベース領域１４−ｅとは逆側（Ｘ軸正側）に配置されていてもよい。
【0156】
図２１は、図２０に示したダイオード部８０のメサ部６０におけるｂ−ｂ断面の一例を示す図である。上述したように、第２の蓄積領域１７には、複数の第１の開口部６１が設けられている。
【0157】
本例では、複数の第１の開口部６１のうち、ダミートレンチ部３０に最も近い第１の開口部６１−１は、ダミートレンチ部３０とは離れて設けられる。第１の開口部６１−１は、第１の間隙６３、６４とは、Ｚ軸方向において重ならずに設けられてよい。第１の開口部６１−１とダミートレンチ部３０とのＹ軸方向における距離は、第１の間隙６３のＹ軸方向における幅の２倍以上であってよく、３倍以上であってもよい。
【0158】
なお、コンタクト領域１５からベース領域１４に注入された正孔は、第１の蓄積領域１６を通過するよりも、第１の間隙６３、６４を通過しやすくなる。第１の間隙６３、６４を通過した正孔の大部分は、ダミートレンチ部３０に最も近い第１の開口部６１−１を介してドリフト領域１８に注入される。このため、ダミートレンチ部３０から最も離れた第１の開口部６１−２を通過する正孔は、第１の開口部６１−１を通過する正孔よりも少なくなる。
【0159】
ただし、第１の開口部６１−２を設けることで、空乏層が広がるＰＮ接合を、Ｙ軸方向における分散して配置できる。このため、ダイオード部８０の耐圧を向上させることができる。なお、第１の開口部６１−２は、正孔の通過量が比較的に少ないので、Ｙ軸方向の幅が小さくてもよい。Ｙ軸方向の幅が小さくても、空乏層が広がる起点として機能できる。一方で、第１の開口部６１−１は、正孔を効率よく通過させるべく、ある程度の幅を有することが好ましい。ダミートレンチ部３０に最も近い第１の開口部６１−１のＹ軸方向における幅Ｌ４は、ダミートレンチ部３０から最も離れた第１の開口部６１−２のＹ軸方向における幅Ｌ５より大きくよい。幅Ｌ４は、幅Ｌ５の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。
【0160】
図２２は、ダイオード部８０のメサ部６０の上面における、第１の開口部６１の配置例を示す図である。図２０に示した例では、ダイオード部８０のメサ部６０におけるそれぞれの第１の開口部６１は、Ｘ軸方向に連続して形成されていた。本例では、ダイオード部８０のメサ部６０において、ダミートレンチ部３０に最も近い第１の開口部６１−１が、Ｘ軸方向に離散的に配置されている。第１の開口部６１−２は、Ｘ軸方向に沿ってストライプ状に連続して設けられてよい。第１の開口部６１−２は、Ｘ軸方向において、第１の開口部６１−１よりも長く形成されてよい。第１の開口部６１−２は、メサ部６０においてＸ軸方向の両端に配置された２つのコンタクト領域１５の間に連続して形成されてよい。
【0161】
第１の開口部６１−１は、上面視においてコンタクト領域１５と重なる領域に設けられてよい。第１の開口部６１−１は、全体がコンタクト領域１５と重なる領域に設けられてよく、一部の領域が調整領域１９と重なる領域に設けられてもよい。つまり、第１の開口部６１−１のＸ軸方向の長さは、コンタクト領域１５のＸ軸方向の長さより小さくてよく、コンタクト領域１５のＸ軸方向の長さ以上であってもよい。
【0162】
第１の開口部６１−１を離散的に設けることで、第１の開口部６１−１の面積を容易に調整して、正孔の注入量を調整できる。このため、ダイオード部８０の順方向電圧を容易に調整できる。また、第１の開口部６１−２をＸ軸方向に沿って連続して形成することで、空乏層が広がる起点を、Ｘ軸方向に沿って連続的に形成できる。このため、ダイオード部８０の耐圧を向上できる。
【0163】
図２３は、トランジスタ部７０、ダイオード部８０および境界部９０におけるメサ部６０の上面構造の他の例を示す図である。本例のダイオード部８０は、調整領域１９がＸ軸方向に沿ってストライプ状に形成されている。調整領域１９の形状は、図２に示したトランジスタ部７０のエミッタ領域１２と同一であってよく、異なっていてもよい。
【0164】
一例として調整領域１９のＹ軸方向における幅は、エミッタ領域１２のＹ軸方向における幅と同一であってよく、細くてよく、太くてもよい。調整領域１９の形状を調整することで、コンタクト領域１５の面積を調整できる。
【0165】
トランジスタ部７０および境界部９０の構造は、図１から図２２において説明したいずれかの態様の半導体装置１００のトランジスタ部７０および境界部９０と同一であってよい。図２３の例におけるトランジスタ部７０および境界部９０では、図２に示したトランジスタ部７０および境界部９０と同一の構造を有する。
【0166】
図２４は、半導体装置１００のｂ−ｂ断面の他の例を示す図である。本例のダイオード部８０のメサ部６０は、コンタクト領域１５がＹ軸方向に沿って離散的に設けられている。それぞれのコンタクト領域１５は、Ｘ軸方向に沿ってストライプ状に設けられてよく、離散的に設けられてもよい。それぞれのコンタクト領域１５は、コンタクトホール５４の下方に設けられる。ダイオード部８０のメサ部６０の上面において、コンタクト領域１５以外の調整領域は、ベース領域１４であってよい。
【0167】
コンタクトホール５４の内部には、メタルプラグ９４が設けられてよい。メタルプラグ９４は、エミッタ電極５２と同一の材料で形成されてよく、タングステンで形成されてもよい。メタルプラグ９４をタングステンで形成することで、微細なメサ部６０に複数のメタルプラグ９４を容易に形成できる。
【0168】
それぞれのコンタクト領域１５において、メタルプラグ９４と接する領域には、Ｐ型の高濃度領域９５が形成されてよい。高濃度領域９５のドーピング濃度は、コンタクト領域１５のドーピング濃度より高い。これにより、コンタクト領域１５とメタルプラグ９４との間の接触抵抗を低減できる。
【0169】
少なくとも一つの第１の開口部６１は、いずれかのコンタクト領域１５と、Ｚ軸方向において少なくとも部分的に重なる位置に設けられてよい。図２４の例では、全ての第１の開口部６１が、いずれかのコンタクト領域１５と少なくとも部分的に重なっている。
【0170】
図２５は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、図１から図２４において説明した半導体装置１００に対して、ダミートレンチ部３０に代えてピラー領域２６を備える。ピラー領域２６は、半導体基板１０の内部に形成されたＰ型の領域である。他の構造は、図１から図２４において説明したいずれかの態様の半導体装置１００と同一であってよい。図２５では、図１に示した半導体装置１００において、ダミートレンチ部３０に代えてピラー領域２６を設けた構成を示している。
【0171】
ピラー領域２６は、Ｙ軸方向に沿って配列されている。本例のピラー領域２６のＹ軸方向における間隔は、図１から図２４において説明したダミートレンチ部３０の延伸部分２９の間隔と同一である。他の例では、ピラー領域２６のＹ軸方向の間隔は、ゲートトレンチ部４０の延伸部分３９の間隔よりも大きくてよく、小さくてもよい。ピラー領域２６のＹ軸方向における幅は、ゲートトレンチ部４０の延伸部分３９の幅と同一であってよく、異なっていてもよい。
【0172】
ピラー領域２６の上面視における形状は、一例としてＸ軸方向に沿って延伸する直線形状である。ピラー領域２６のＸ軸方向における端部は、ウェル領域１１に設けられてよい。他の例では、ピラー領域２６の上面視の形状は、ダミートレンチ部３０と同様にＵ字形状であってもよい。
【0173】
図２６は、図２５におけるａ−ａ断面の一例を示す図である。本例の半導体装置１００は、ピラー領域２６以外の構造は、図１から図２４において説明したいずれかの態様の半導体装置１００と同一である。
【0174】
ピラー領域２６は、半導体基板１０の上面２１から、ドリフト領域１８に達するまで形成されている。ピラー領域２６の上端は、層間絶縁膜３８により覆われていてよい。つまり、ピラー領域２６は、エミッタ電極５２とは接続されていなくてよい。
【0175】
ピラー領域２６の少なくとも一部の領域は、ベース領域１４と接していてよい。トランジスタ部７０に設けられたピラー領域２６は、半導体基板１０の上面において、ドリフト領域１８よりもドーピング濃度の高いＮ型の高濃度領域に挟まれてよい。本例における高濃度領域は、エミッタ領域１２である。トランジスタ部７０と境界部９０との境界に設けられたピラー領域２６は、トランジスタ部７０側においてエミッタ領域１２と接しており、境界部９０側においてコンタクト領域１５と接してよい。
【0176】
ピラー領域２６は、ゲートトレンチ部４０と同一の深さ位置まで形成されてよく、より深い位置まで形成されてよく、より浅い位置まで形成されていてもよい。ピラー領域２６のＺ軸方向の長さは、ゲートトレンチ部４０のＺ軸方向の長さの８０％以上、１２０％以上であってよい。ただし、ピラー領域２６は、第２の蓄積領域１７よりも深い位置まで形成されることが好ましい。
【0177】
本例のピラー領域２６は、ベース領域１４よりもドーピング濃度の高いＰ＋型である。ピラー領域２６のドーピング濃度のピーク値は、５．０×１０１７／ｃｍ３以上、１．０×１０２０／ｃｍ３以下であってよい。ピラー領域２６のドーピング濃度のピーク値は、コンタクト領域１５のドーピング濃度のピーク値と同一であってよい。
【0178】
このような構成によっても、ダミートレンチ部３０を設けた場合と同様に、トランジスタ部７０のオン電圧を低くできる。また、ゲートトレンチ部４０とピラー領域２６の割合を調整することで、スイッチング速度も調整できる。また、ダミートレンチ部３０が無いので、ダミートレンチ部３０の絶縁膜等のスクリーニング試験を行わなくてよい。このため、試験のコストを低減できる。
【0179】
また、ダミートレンチ部３０のスクリーニング用の配線およびパッドを半導体基板１０に形成しなくてよいので、半導体基板１０におけるトランジスタ部７０、ダイオード部８０等の素子領域を拡大できる。また、ピラー領域２６をエミッタ領域１２等の高濃度のＮ型領域で挟むことで、正孔に対するピラー領域２６のインピーダンスを増加させることができ、正孔の引き抜きを抑制できる。
【0180】
図２７は、トランジスタ部７０のメサ部６０と、ピラー領域２６のＺ軸方向におけるドーピング濃度分布の一例を示す図である。本例では、第１の蓄積領域１６と、ピラー領域２６との間に第１の間隙６３、６４が設けられている。
【0181】
図２７では、Ｙ軸方向におけるピラー領域２６の中央を通る断面ｃ−ｃでのドーピング濃度分布を示している。ピラー領域２６のＺ軸方向におけるドーピング濃度分布は、複数のピークを有してよい。図２６の例では、ドーピング濃度分布は、深さ位置Ｚ０、Ｚ２およびＺ４においてピークを有する。ピラー領域２６は、異なる深さ位置にＰ型不純物を注入して熱処理することで形成されてよい。これにより、深さ方向に長いピラー領域２６を容易に形成できる。
【0182】
ピラー領域２６のドーピング濃度分布が極小値となる深さ位置Ｚ１、Ｚ３は、いずれもエミッタ領域１２、第１の蓄積領域１６および第２の蓄積領域１７とは重ならなくてよい。つまり、深さ位置Ｚ１、Ｚ３は、いずれも、高濃度のＮ型領域の上端から下端までの深さ位置の範囲に含まれない。
【0183】
ドーピング濃度分布がピーク値となる深さ位置Ｚ０、Ｚ２、Ｚ４の少なくとも一つは、エミッタ領域１２、第１の蓄積領域１６および第２の蓄積領域１７と重なる位置に設けられてよい。つまり、深さ位置Ｚ０、Ｚ２、Ｚ４の少なくとも一つは、高濃度のＮ型領域の上端から下端までの深さ位置の範囲に含まれる。
【0184】
ピラー領域２６において、ドーピング濃度が低い領域を、高濃度のＮ型領域に対向しないように配置することで、ピラー領域２６内にＮ型不純物が拡散することを抑制できる。このため、ピラー領域２６のＹ軸方向における幅を一定以上に維持できる。
【0185】
エミッタ領域１２と対向する位置に、ピラー領域２６のドーピング濃度の最大値が配置されてよい。ピラー領域２６の上端には、他の領域よりもドーピング濃度の高い高濃度領域２７が設けられてよい。ピラー領域２６は、第１の蓄積領域１６および第２の蓄積領域１７と接していなくてよい。この場合、ピラー領域２６と各蓄積領域との間には、ベース領域１４が設けられる。ピラー領域２６のドーピング濃度のピーク値は、半導体基板１０の上面からの距離が大きいほど、小さくなってよい。他の例では、ピラー領域２６のドーピング濃度のピーク値は、同一であってもよい。
【0186】
図２７において破線で示されるピラー領域２６のように、ドーピング濃度のピーク位置に対応して、ピラー領域２６のＹ軸方向の幅が局所的に広くてよい。また、ドーピング濃度の極小の位置に対応して、ピラー領域２６のＹ軸方向の幅が局所的に狭くてよい。局所的に狭い、とは、ドーピング濃度のピーク位置の深さの幅に比べて狭いとしてよい。なお、それぞれのピラー領域２６が、図２７において破線で示したような形状を有してよい。
【0187】
さらに、第２の蓄積領域１７、および第１の蓄積領域１６の深さを、ピラー領域２６の幅が局所的に狭い深さと略一致させてよい。これにより、比較的高いドーピング濃度の第１または第２の蓄積領域と、比較的高いドーピング濃度のピラー領域２６のピーク位置とがｐｎ接合を形成することを、回避することができる。その結果、当該ｐｎ接合における局所的な電界強度の増加を抑制でき、耐圧を高く確保できる。
【0188】
図２８は、図２５におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、ピラー領域２６の上端が層間絶縁膜３８で覆われていない点で、図２６の例とは相違する。他の構造は、図２６および図２７において説明したいずれかの態様の半導体装置１００と同一であってよい。この場合、ピラー領域２６を介して、ドリフト領域１８に対して正孔を注入および引き抜くことができる。
【0189】
図２９は、図２５におけるａ−ａ断面の他の例を示す図である。本例の半導体装置１００は、ピラー領域２６の上端の一部が層間絶縁膜３８で覆われていない点で、図２６の例とは相違する。つまり、ピラー領域２６の上端は、エミッタ電極５２に接続している。他の構造は、図２６および図２７において説明したいずれかの態様の半導体装置１００と同一であってよい。この場合も、ピラー領域２６を介して、ドリフト領域１８に対して正孔を注入および引き抜くことができる。
【0190】
図３０は、半導体装置１００の上面構造の他の例を示す図である。本例の半導体装置１００は、図２５に示した半導体装置１００に対して、トランジスタ部７０の構造が異なる。本例のトランジスタ部７０の構造は、図９に示したトランジスタ部７０と同一である。トランジスタ部７０以外の構造は、図２５から図２９において説明した半導体装置１００と同一である。
【0191】
図３１は、図３０におけるａ−ａ断面の一例を示す図である。本例の半導体装置１００は、図２６に示した半導体装置１００に対して、トランジスタ部７０の構造が異なる。本例のトランジスタ部７０の構造は、図１０に示したトランジスタ部７０と同一である。トランジスタ部７０以外の構造は、図２６において説明した半導体装置１００と同一である。なお、図２５から図３１において説明した半導体装置１００は、第１の蓄積領域１６および第２の蓄積領域１７を備えなくともよい。
【0192】
図３２は、本発明の半導体装置２００の一例のＹＺ断面を示す図である。半導体装置２００は、図１から図３１において説明したトランジスタ部７０を備える。半導体装置２００は、ダイオード部８０および境界部９０を備えていない。トランジスタ部７０は、図１から図３１において説明したいずれかの態様のトランジスタ部７０と同一である。
【0193】
図３３は、本発明の半導体装置３００の一例のＹＺ断面を示す図である。半導体装置３００は、図１から図３１において説明したダイオード部８０を備える。半導体装置３００は、トランジスタ部７０および境界部９０を備えていない。ダイオード部８０は、図１から図３１において説明したいずれかの態様のダイオード部８０と同一である。
【0194】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は実施の形態に記載の範囲には限定されない。実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【符号の説明】
【0195】
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・第１の蓄積領域、１７・・・第２の蓄積領域、１８・・・ドリフト領域、１９・・・調整領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２６・・・ピラー領域、２７・・・高濃度領域、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４６・・・上側部分、４７・・・下側部分、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、６１・・・第１の開口部、６２・・・中間領域、６３・・・第１の間隙、６４・・・第２の間隙、６５・・・最短経路、６６・・・端部、６７・・・端部、６８・・・第２の開口部、７０・・・トランジスタ部、７２・・・薄膜部、７４・・・厚膜部、８０・・・ダイオード部、８２・・・カソード領域、８４・・・フローティング領域、８５・・・第３の開口部、９０・・・境界部、９１、９２、９３・・・部分、９４・・・メタルプラグ、９５・・・高濃度領域、１００・・・半導体装置、２００・・・半導体装置、３００・・・半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】

【手続補正書】
【提出日】2018年8月16日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
第１導電型のドリフト領域を有する半導体基板と、
前記半導体基板の上面から前記半導体基板の内部まで設けられた第１のトレンチ部と、
前記半導体基板の上面と前記ドリフト領域との間において前記第１のトレンチ部と隣接して設けられた第２導電型のベース領域と、
前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域と、
前記第１の蓄積領域より深い位置に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型の第２の蓄積領域と、
前記第１の蓄積領域と前記第２の蓄積領域との間に設けられた第２導電型の中間領域と
を備え、
前記第２の蓄積領域は、前記第１の蓄積領域より深い位置に設けられた第１の開口部を有する半導体装置。
【請求項2】
前記第１の蓄積領域は、前記第１のトレンチ部との間に第１の間隙を有する
請求項１に記載の半導体装置。
【請求項3】
前記第２の蓄積領域は、前記半導体基板の深さ方向において前記第１の間隙と重なって設けられ、
前記第１の開口部は前記第１の間隙と重ならない位置に設けられる
請求項２に記載の半導体装置。
【請求項4】
前記半導体基板の上面から前記半導体基板の内部まで設けられ、且つ、前記第１のトレンチ部と対向する第２のトレンチ部を更に備え、
前記第１の蓄積領域は、前記第２のトレンチ部との間に第２の間隙を有し、
前記第２の蓄積領域は、前記半導体基板の深さ方向において前記第２の間隙と重って設けられ、
前記第１の開口部は、前記半導体基板の深さ方向において前記第２の間隙と重ならない位置に設けられている
請求項３に記載の半導体装置。
【請求項5】
前記第１のトレンチ部はゲートトレンチ部であり、
前記半導体基板の上面と前記ベース領域との間において前記第１のトレンチ部と隣接して設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を更に備える
請求項４に記載の半導体装置。
【請求項6】
前記半導体基板の内部において前記第１のトレンチ部および前記第２のトレンチ部に挟まれた領域をメサ部とし、前記第１のトレンチ部および前記第２のトレンチ部を結ぶ方向をメサ幅方向とした場合に、
前記メサ幅方向において、前記第１の開口部の幅が、前記第２の蓄積領域の幅よりも小さい
請求項４または５に記載の半導体装置。
【請求項7】
前記第１の開口部が、前記メサ部の前記メサ幅方向における中央を含むように配置されている
請求項６に記載の半導体装置。
【請求項8】
前記中間領域は、前記半導体基板の深さ方向において前記第１の開口部と重なる
請求項１から７のいずれか一項に記載の半導体装置。
【請求項9】
前記中間領域は、前記第１の開口部の内部にも設けられている
請求項８に記載の半導体装置。
【請求項10】
前記中間領域は、前記第１の開口部を通って、前記第２の蓄積領域よりも下側に突出して設けられている
請求項８または９に記載の半導体装置。
【請求項11】
前記中間領域は、前記半導体基板の深さ方向において前記第１の開口部と重ならないように配置されている
請求項１から７のいずれか一項に記載の半導体装置。
【請求項12】
前記半導体基板の上面から前記半導体基板の内部まで設けられ、且つ、前記第１のトレンチ部と対向する第２のトレンチ部を備え、
前記第２の蓄積領域は、前記第１のトレンチ部および前記第２のトレンチ部の両方と接して設けられ、
前記第１の蓄積領域は、前記第１の開口部と重なる領域に、第２の開口部を有する
請求項１から１１のいずれか一項に記載の半導体装置。
【請求項13】
前記メサ幅方向において、前記第１の間隙の幅をＬ１とし、前記メサ部の幅をＭとした場合に、
０＜Ｌ１／Ｍ≦０．１
である請求項６または７に記載の半導体装置。
【請求項14】
前記第１のトレンチ部は、前記半導体基板の上面において予め定められた延伸方向に沿って延伸して設けられ、
前記第１のトレンチ部は、前記延伸方向と垂直な断面において、側壁が直線状に形成された上側部分と、前記上側部分の下側に設けられ側壁が曲線状に形成された下側部分とを有し、
前記延伸方向と垂直な断面において、前記第１のトレンチ部の下側部分の上端と、前記中間領域とを、前記第２の蓄積領域を通過せずに結ぶ最短経路の距離をＸとし、前記メサ部の幅をＭとした場合に、
Ｍ／２＜Ｘ
である請求項６または７に記載の半導体装置。
【請求項15】
前記メサ幅方向において、前記第１の間隙の幅をＬ１とし、前記第１の開口部の幅をＬ２とした場合に、
Ｌ１＜Ｌ２
である請求項６または７に記載の半導体装置。
【請求項16】
前記メサ幅方向において、前記第１の間隙および前記第１の開口部の間の距離をＬ３とし、前記メサ部の幅をＭとした場合に、
０．９×Ｍ／２≦Ｌ３
である請求項６または７に記載の半導体装置。
【請求項17】
前記メサ幅方向における前記第１の開口部の幅が、前記半導体基板の上面と垂直な深さ方向における前記中間領域の厚みより大きい
請求項６または７に記載の半導体装置。
【請求項18】
前記半導体基板の上面と垂直な深さ方向において、前記エミッタ領域の下側に設けられた前記ベース領域の厚みが、前記中間領域の厚みより大きい
請求項５に記載の半導体装置。
【請求項19】
前記半導体基板の上面と垂直な深さ方向において、前記第１の蓄積領域の厚みが、前記中間領域の厚みより大きい
請求項１から１８のいずれか一項に記載の半導体装置。
【請求項20】
前記半導体基板の上面と垂直な深さ方向において、前記第２の蓄積領域の厚みが、前記中間領域の厚みより大きい
請求項１から１９のいずれか一項に記載の半導体装置。
【請求項21】
前記半導体基板は、前記ゲートトレンチ部を含むトランジスタ部と、ダイオードが形成されたダイオード部とを含み、
前記ダイオード部は、前記半導体基板の上面から前記半導体基板の内部まで設けられたダミートレンチ部を複数有し、
前記ダイオード部の前記半導体基板の内部において前記ダミートレンチ部に挟まれた領域をメサ部とした場合に、前記ダイオード部の前記メサ部は、前記ベース領域、前記第１の蓄積領域、前記第２の蓄積領域および前記中間領域を有する
請求項５に記載の半導体装置。
【請求項22】
前記半導体基板は、前記トランジスタ部と、前記ダイオード部との間に配置された境界メサ部を更に備え、
前記境界メサ部は、前記ベース領域、前記第１の蓄積領域、前記第２の蓄積領域および前記中間領域を有し、
前記境界メサ部における前記第１の開口部の幅は、前記トランジスタ部のいずれかの前記メサ部における前記第１の開口部の幅よりも大きい
請求項２１に記載の半導体装置。
【請求項23】
前記ダイオード部の前記メサ部における前記第１の開口部の幅は、前記トランジスタ部の前記メサ部における前記第１の開口部の幅よりも大きい
請求項２１または２２に記載の半導体装置。
【請求項24】
前記半導体基板の下面に配置されたコレクタ電極と、
前記トランジスタ部の前記半導体基板の内部に設けられ、前記コレクタ電極と電気的に接続されている第２導電型のコレクタ領域と、
前記ダイオード部の前記半導体基板の内部に設けられ、前記コレクタ電極と電気的に接続されている第１導電型のカソード領域と、
前記半導体基板の内部において、前記カソード領域の上方に形成され、前記コレクタ電極と接触していない、第２導電型のフローティング領域と
を更に備える請求項２１から２３のいずれか一項に記載の半導体装置。
【請求項25】
前記フローティング領域は第３の開口部を有し、
前記第３の開口部は、前記ダイオード部の前記第２の蓄積領域に設けられた前記第１の開口部と重なる位置に配置されている
請求項２４に記載の半導体装置。
【請求項26】
前記ダイオード部の前記第２の蓄積領域に設けられた前記第１の開口部の個数は、前記トランジスタ部の前記第２の蓄積領域に設けられた前記第１の開口部の個数よりも多い
請求項２１から２５のいずれか一項に記載の半導体装置。
【請求項27】
前記半導体基板の内部において２つの前記ダミートレンチ部に挟まれた領域をメサ部とし、２つの前記ダミートレンチ部を結ぶ方向をメサ幅方向とした場合に、
前記ダイオード部の前記第２の蓄積領域において、前記メサ幅方向に沿って複数の前記第１の開口部が配置されている
請求項２６に記載の半導体装置。
【請求項28】
前記ダイオード部の前記第２の蓄積領域において前記メサ幅方向に沿って配置された複数の前記第１の開口部のうち、前記ダミートレンチ部に最も近い前記第１の開口部の幅が、前記ダミートレンチ部から最も離れた前記第１の開口部の幅より大きい
請求項２７に記載の半導体装置。
【請求項29】
前記ダイオード部の前記メサ部における前記半導体基板の上面には、前記メサ幅方向とは垂直な方向に沿って第２導電型のコンタクト領域と、前記コンタクト領域よりも正孔の移動度が小さい調整領域とが交互に配置され、
前記ダイオード部の前記第２の蓄積領域において前記メサ幅方向に沿って配置された複数の前記第１の開口部のうち、前記ダミートレンチ部に最も近い前記第１の開口部は、前記コンタクト領域と重なるように、前記メサ幅方向と垂直な方向に沿って離散的に配置されている
請求項２７または２８に記載の半導体装置。
【請求項30】
前記半導体基板は、ダイオードが形成されたダイオード部を更に備え、
前記ダイオード部は、
前記ベース領域と、
前記第１の蓄積領域と、
前記第２の蓄積領域と、
前記中間領域と、
前記ベース領域と接して、且つ、前記半導体基板の上面から前記ドリフト領域まで形成された、前記ベース領域よりもドーピング濃度の高い第２導電型のピラー領域と
を有する請求項１から２０のいずれか一項に記載の半導体装置。
【請求項31】
前記半導体基板の上面において、前記ピラー領域は、前記ドリフト領域よりもドーピング濃度の高い高濃度領域に挟まれている
請求項３０に記載の半導体装置。
【請求項32】
前記半導体基板の深さ方向における前記ピラー領域のドーピング濃度分布は複数のピークを有する
請求項３０または３１に記載の半導体装置。
【請求項33】
前記ピラー領域の前記ドーピング濃度分布が極小値となる深さ位置は、前記第２の蓄積領域とは重ならない
請求項３２に記載の半導体装置。
【請求項34】
前記ピラー領域のドーピング濃度のピーク値は、５．０×１０１７／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である
請求項３０から３３のいずれか一項に記載の半導体装置。
【請求項35】
前記半導体基板の上面から前記半導体基板の内部まで設けられ、且つ、前記第１のトレンチ部と対向する第２のトレンチ部を備え、
前記半導体基板の内部において前記第１のトレンチ部および前記第２のトレンチ部に挟まれた領域をメサ部とし、前記第１のトレンチ部および前記第２のトレンチ部を結ぶ方向をメサ幅方向とした場合に、
前記第１の開口部が、前記メサ部の前記メサ幅方向における中央を含むように配置されており、
前記第１の開口部と前記第１の間隙の間において、前記第１の蓄積領域と前記第２の蓄積領域とが重なるように配置されている
請求項１から２０のいずれか一項に記載の半導体装置。
【国際調査報告】

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.